TWI455295B - 固態成像裝置、電子設備及製造固態成像裝置之方法 - Google Patents

固態成像裝置、電子設備及製造固態成像裝置之方法 Download PDF

Info

Publication number
TWI455295B
TWI455295B TW099124978A TW99124978A TWI455295B TW I455295 B TWI455295 B TW I455295B TW 099124978 A TW099124978 A TW 099124978A TW 99124978 A TW99124978 A TW 99124978A TW I455295 B TWI455295 B TW I455295B
Authority
TW
Taiwan
Prior art keywords
region
gate electrode
transistor
insulating film
transfer
Prior art date
Application number
TW099124978A
Other languages
English (en)
Other versions
TW201117364A (en
Inventor
Keiji Mabuchi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201117364A publication Critical patent/TW201117364A/zh
Application granted granted Critical
Publication of TWI455295B publication Critical patent/TWI455295B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

固態成像裝置、電子設備及製造固態成像裝置之方法
本發明係關於一種固態成像裝置、一種電子設備及一種用於製造一固態成像裝置之方法。
諸如數位視訊相機及數位靜物相機等電子設備包含固態成像裝置。電子設備中包含之固態成像裝置之實例包含互補金屬氧化物半導體(CMOS)型影像感測器及電荷耦合裝置(CCD)型影像感測器。
一固態成像裝置在一半導體基板之一表面上具有一成像區。該成像區係形成複數個像素之處。亦在該成像區中形成對應於該等像素之複數個光電轉換元件。光電轉換元件自欲拍攝之一物件接收光且將該光轉換成電荷以產生信號電荷。舉例而言，形成若干個光電二極體作為此等光電轉換元件。每一光電二極體藉由在其pn接面處將所接收之光轉換成電荷來產生信號電荷且累積該等信號電荷。
固態成像裝置之一個實例係一CMOS影像感測器。已設想一類型之CMOS影像感測器，其中一轉移電晶體形成於一絕緣體上覆矽(SOI)基板上其中移除氧化矽之一部分中且一像素電晶體形成於該SOI基板之頂部矽層上。就此CMOS影像感測器而言，已提出延伸一光電二極體以到達該像素電晶體下方之一部分。此乃因在將此結構用於使用能夠改良特性(諸如，減少暗電流、白斑、殘留影像及諸如此類)之一隱埋類型光電二極體之一固態成像裝置中時，可減少該固態成像裝置之大小且可增加該固態成像裝置之飽和電子數目(例如，參考日本未經審查之專利申請公開案第2006-173351號及Xinyu Zheng、Suresh Seahadri、Michael Wood、Chris Wrigley及Bedabrate Pain之「Process and Pixels for High Performance Imager in SOI-CMOS Technology」(德國)、IEEE workshop on charge-coupled Device ＆ Advanced Image Sensors,2003年5月)。
為形成自SOI基板之其中保留一隱埋氧化物(BOX)層之一部分連續地延伸至其中已移除該BOX層之一部分之一光電二極體，期望在移除該BOX層之前進行離子植入。此意指在用於形成該光電二極體之離子植入之後形成一轉移閘極電極。然而，此可導致該轉移閘極電極與該光電二極體之間的大量非對準。
當該光電二極體不在像素電晶體下方而在轉移電晶體下方延伸時，可首先形成該轉移閘極電極且然後可使用該轉移電極作為一遮罩來以一自對準方式植入離子。此可消除該光電二極體與該像素電晶體而非該轉移電晶體之間的非對準。
然而，難以採用此製程來形成在一像素電晶體而非該轉移電晶體下方延伸之一光電二極體。因此，該轉移電晶體與該光電二極體之間的非對準可仍發生。因此，將信號電荷自該光電二極體轉移至一浮動擴散部之效率可降低且所拍攝之影像之品質可降格。
期望提供可改良所拍攝影像之影像品質之一種固態成像裝置及一種電子設備及用於製造該固態成像裝置之一種方法。
本發明之一實施例提供一種用於製造一固態成像裝置之方法，該固態成像裝置包含一半導體基板，其具有其中形成一光電轉換單元及一轉移電晶體之一信號讀出表面，該光電轉換單元包含其間形成一pn接面之一第一區與一第二區，該轉移電晶體經組態以經由一通道區將信號電荷自該光電轉換單元轉移至一讀出汲極。該方法包含以下步驟：藉由將一第一導電類型之一雜質之離子植入至該信號讀出表面之其中欲形成該光電轉換單元、該通道區及該讀出汲極之一部分中來在該半導體基板中形成該第一區；藉由將一第二導電類型之一雜質植入至該信號讀出表面之其中欲形成該光電轉換單元、該通道區及該讀出汲極之一部分中來在該半導體基板中形成該第二區，該部分位於比該第一區深之一位置處；在該信號讀出表面上面形成一抗蝕劑圖案，該抗蝕劑圖案具有留下該信號讀出表面之一部分未覆蓋之一開口，其中欲形成該通道區及該讀出汲極；藉由在使用該抗蝕劑圖案作為一遮罩之同時將該第一導電類型之一雜質植入至該信號讀出表面之其中欲形成該通道區及該讀出汲極之一部分中來在該半導體基板中形成一第三區，該部分位於比該第一區深之一位置處；藉由蝕刻來移除該第一區之位於該第三區上方之一部分；在該半導體基板之該信號讀出表面之已自其移除該第一區之一部分上形成該轉移電晶體之一閘極絕緣膜；形成自該通道區上方延伸至該第一區上方之一轉移閘極電極，其中在該轉移閘極電極與該通道區之間存在該閘極絕緣膜；及藉由在使用該轉移閘極電極作為一遮罩之同時將該第二導電類型之一雜質之離子植入至該半導體基板之該信號讀出表面之已自其移除該第一區之一部分中來形成該讀出汲極。
在此實施例中，使用相同遮罩來形成該第三區及移除該第一區。因此，可以一自對準方式形式該第三區。然後，形成一轉移閘極電極以自在自其移除該第一區之該部分中之該通道形成區上方延伸至該光電轉換單元上方。使用該轉移閘極電極作為一遮罩來以一自對準方式形成一讀出汲極。因此，該轉移閘極電極與該光電轉換單元之間以及該轉移閘極電極與該讀出汲極之間的非對準未發生。因此，可抑制由非對準所導致之轉移信號電荷之效率之降低。
本發明之另一實施例提供一種固態成像裝置，該固態成像裝置包含：一光電轉換單元，其包含其間形成一pn接面之一第一導電類型之一第一區與一第二導電類型之一第二區，該第一區及該第二區形成於一半導體基板之一信號讀出表面中，該第二區位於比該第一區深之一位置處；及一轉移電晶體，其經組態以經由位於該第一區之一表面下方且水平地毗鄰於該光電轉換單元之一通道區將在該光電轉換單元中累積之信號電荷轉移至一讀出汲極，該轉移電晶體形成於該信號讀出表面中。該轉移電晶體包含自該通道區上方延伸至該第一區上方以便延伸跨越一臺階之一轉移閘極電極，其中在該轉移閘極電極與該通道區之間存在一閘極絕緣膜。
根據此實施例，該轉移閘極電極與該光電轉換單元之間的位置關係係由該臺階確定。因此，不存在非對準之反效應且轉移信號電荷之效率得到改良。
本發明之又一實施例提供一種電子設備，該電子設備包含：一光電轉換單元，其包含其間形成一pn接面之一第一導電類型之一第一區與一第二導電類型之一第二區，該第一區及該第二區形成於一半導體基板之一信號讀出表面中，該第二區位於比該第一區深之一位置處；及一轉移電晶體，其經組態以經由位於該第一區之一表面下方且水平地毗鄰於該光電轉換單元之一通道區將在該光電轉換單元中累積之信號電荷轉移至一讀出汲極，該轉移電晶體形成於該信號讀出表面中。該轉移電晶體包含自該通道區上方延伸至該第一區上方以便延伸跨越一臺階之一轉移閘極電極，其中在該轉移閘極電極與該通道區之間存在一閘極絕緣膜。
根據本發明之實施例，可提供可改良所拍攝影像之影像品質之一種固態成像裝置及一種電子設備及用於製造該固態成像裝置之一種方法。
現將參考圖式闡述本發明之實施例。
以如下次序闡述該等實施例：
1.　第一實施例(在一BOX層上形成一轉移閘極電極)
2.　第二實施例(在一基板(P+ )上形成一轉移閘極電極)
3.　第三實施例(在一頂部矽層上形成一轉移閘極電極)
4.　第四實施例(在氧化物膜上形成一轉移閘極電極)
1.　第一實施例 [A]　裝置組態 (1)　相機之總體組態
圖1係顯示根據本發明之一實施例之一相機之一組態之一圖。
如圖1中所示，一相機200包含下文闡述之一固態成像裝置1、一光學系統202、一驅動電路203及一信號處理電路204。
固態成像裝置1具有接收已透過光學系統202進入之入射光(欲拍攝之一物件之影像)之一表面。固態成像裝置1將該入射光轉換成電荷以產生信號電荷且輸出原始資料。根據自驅動電路203輸出之控制信號來驅動固態成像裝置1。下文闡述固態成像裝置1之詳細結構。
光學系統202包含一成像透鏡(未顯示)及一光圈(未顯示)且經配置以使得欲拍攝之一物件之一影像之入射光聚集於固態成像裝置1之一表面PS上。
更具體而言，如圖1中所示，光學系統202沿垂直於表面PS之一方向在固態成像裝置1之表面PS之一中心部分中發射一主光線L。然而，向表面PS之一週邊部分發射之主光線L相對於垂直於表面PS之方向係傾斜。由於出射光瞳距離在光學系統202中係有限，因此向固態成像裝置1之表面PS發射之主光線L隨距表面PS之中心之距離增加而變得愈加傾斜。
驅動電路203將各種控制信號輸出至固態成像裝置1及信號處理電路204且控制固態成像裝置1及信號處理電路204之作業。
信號處理電路204經組態以藉由對自固態成像裝置1輸出之原始資料執行信號處理來產生欲拍攝之一物件之一數位影像。
(2)　固態成像裝置之總體組態
現將闡述固態成像裝置1之一總體組態。
圖2係根據本發明之第一實施例之固態成像裝置之一總體組態之一示意性平面圖。
如圖2中所示，此實施例之固態成像裝置1係一CMOS類型影像感測器且包含一半導體基板101。如圖2中所示，半導體基板101在一表面上具有一影像拍攝區PA及一周邊區SA。舉例而言，半導體基板101係由矽組成。
(2-1)　影像拍攝區
現將闡述影像拍攝區PA。
參考圖2，影像拍攝區PA具有一矩形形狀且具有沿x方向及y方向對準之若干個像素P。換言之，像素P配置成一矩陣。影像拍攝區PA經配置以使得其中心與圖1中所示之光學系統202之光軸對準。影像拍攝區PA等效於圖1中所示之表面PS。
圖3係顯示第一實施例之影像拍攝區中之一像素之一相關部分之一電路圖。
如圖3中所示，形成於影像拍攝區PA中之像素P包含一光電二極體21、一轉移電晶體22、一放大電晶體23、一選擇電晶體24及一重設電晶體25。
如圖3中所示，像素P之光電二極體21包含一接地陽極及耦合至轉移電晶體22之一陰極。
在像素P中，如圖3中所示，轉移電晶體22係提供於光電二極體21與浮動擴散部FD之間。將轉移電晶體22之閘極電極連接至一轉移線26。當轉移脈衝自轉移線26饋送至該閘極電極時，轉移電晶體22將產生於光電二極體21中之信號電荷轉移至浮動擴散部FD。
如圖3中所示，像素P中之放大電晶體23之閘極電極連接至浮動擴散區FD。放大電晶體23係提供於選擇電晶體24與下文所述之一垂直信號線27之間。
如圖3中所示，像素P之選擇電晶體24之閘極電極連接至透過其饋送位址信號之一位址線28。選擇電晶體24係提供於一電源Vdd與放大電晶體23之間。
如圖3中所示，像素P之重設電晶體25之閘極電極連接至透過其饋送重設信號之一重設線29。重設電晶體25係提供於電源Vdd與浮動擴散部FD之間。
同一列中之像素P之轉移電晶體22之閘極電極彼此連接，如同選擇電晶體24之閘極電極與重設電晶體25之閘極電極一樣。因此，就對準成列之像素P之作業而言，同一列中之像素P係同時驅動。
(2-2)　週邊區
現將闡述週邊區SA。
如圖2中所示，週邊區SA位於影像拍攝區PA之週邊中。在週邊區SA中提供用於處理由像素P產生之信號電荷之週邊電路。
特定而言，如圖2中所示，提供一垂直選擇電路13、一行電路14、一水平選擇電路15、一水平信號線16、一輸出電路17及一時序控制電路18作為週邊電路。
舉例而言，垂直選擇電路13包含一移位暫存器(未顯示)且逐列地選擇及驅動像素P。
舉例而言，行電路14包含一取樣保持(S/H)電路(未顯示)及一相關雙重取樣(CDS)電路(未顯示)。行電路14逐行地對自像素P讀出之信號執行信號處理。
舉例而言，水平選擇電路15包含一移位暫存器(未顯示)且按順序選擇及輸出由行電路14自像素P讀出之信號。水平選擇電路15執行選擇及驅動且經由水平信號線16將自像素P讀出之信號按順序輸出至輸出電路17。
舉例而言，輸出電路17包含一數位放大器。輸出電路17對自水平選擇電路15輸出之信號執行信號處理(諸如，放大)且然後將信號輸出至一外部裝置。
時序控制電路18產生各種時序信號且將該等信號輸出至垂直選擇電路13、行電路14及水平選擇電路15以控制各別單元之驅動。
圖4係指示根據第一實施例之在自像素P讀取信號時饋送至各別單元之脈衝信號之一時序曲線圖。在圖4中，(a)指示一選擇信號，(b)指示一轉移信號且(c)指示一重設信號。
如圖4中所示，在一第一時序t1處，接通選擇電晶體24。接下來，在一第二時序t2處，接通重設電晶體25。此重設放大電晶體23之閘極電位。
接下來，在一第三時序t3處，關斷重設電晶體25。隨後，將對應於此重設位準之電壓讀出至行電路14。
在一第四時序t4處，接通轉移電晶體22以將光電二極體21中累積之信號電荷轉移至放大電晶體23之閘極。
接下來，在一第五時序t5處，關斷轉移電晶體22。隨後，將對應於所累積信號電荷之量之信號位準之電壓讀出至行電路14。
行電路14對首先讀出之重設位準與接下來讀出之信號位準進行減法處理。因此，舉例而言，取消藉由改變各別像素P之電晶體之Vth所產生之固定圖案雜訊。
由於電晶體22、24及25之閘極分別由沿水平方向x對準之像素之列連接，因此該等像素之驅動係逐列地執行，亦即，同時驅動同一列之像素。特定而言，水平線(像素列)係根據由垂直選擇電路13饋送之選擇信號依次沿垂直於該等水平線之方向選擇。每一像素之電晶體係由自時序控制電路18輸出之各種時序信號控制。因此，各別像素之輸出信號係經由垂直信號線27逐列地讀出至行電路14。
然後，行電路14中累積之信號由水平選擇電路15選擇且按順序輸出至輸出電路17。
(3)　固態成像裝置之詳細結構
現將闡述此實施例之固態成像裝置1之細節。
圖5係根據本發明之第一實施例之固態成像裝置之一剖視圖。
此實施例之固態成像裝置1經組態以接收自半導體基板101之後側進入之主光線L以拍攝影像。
特定而言，如圖5中所示，固態成像裝置1包含由一n型矽半導體組成之半導體基板101。在半導體基板101上佈置一隱埋氧化物膜30。在隱埋氧化物膜30上佈置一矽膜40。半導體基板101具備光電二極體21、轉移電晶體22、一像素電晶體Tr及一光電二極體隔離層60。
像素電晶體Tr包含圖3中所示之放大電晶體23、選擇電晶體24及重設電晶體25。在圖5至9中，放大電晶體23、選擇電晶體24及重設電晶體25共同地圖解說明為像素電晶體Tr。
除其中形成下文所述之一溝槽RE之一區中之外，隱埋氧化物膜30係形成於半導體基板101之整個表面上。矽膜40佈置於隱埋氧化物膜30上其中形成像素電晶體Tr之一區中。
(3-1)　光電二極體
如圖5中所示，光電二極體21形成於半導體基板101內側。光電二極體21自半導體基板101之後側接收光且將該光轉換成電荷以產生信號電荷。光電二極體21包含一n型半導體層10及一p型半導體層20。p型半導體層20形成於比其中形成n型半導體層10之位置淺之一位置處。如圖5中所示，n型半導體層10與p型半導體層20接觸以在光電二極體21中形成一pn接面。
藉由將一n型雜質植入至由一n型矽半導體組成之半導體基板101中來形成n型半導體層10。因此，n型半導體層10中之n型雜質之濃度高於半導體基板101中之n型雜質之濃度。n型半導體層10中之n型雜質之濃度低於下文所述之浮動擴散部FD中之n型雜質之濃度。p型半導體層20中之p型雜質之濃度經設定而高於下文所述之一p型半導體區50及光電二極體隔離層60中之p型雜質之濃度。
(3-2)　電晶體
舉例而言，藉由一熱氧化方法來氧化矽膜40之一表面以形成由氧化矽組成之一閘極絕緣膜42。像素電晶體Tr(亦即，放大電晶體23、選擇電晶體24及重設電晶體25)之一閘極電極Trg形成於閘極絕緣膜42上。雖然圖式中未顯示，但源極/汲極區形成於毗鄰於閘極電極Trg之矽膜40中且與閘極電極Trg及閘極絕緣膜42一起形成像素電晶體Tr。
(3-2-1)　轉移電晶體
如圖5中所示，轉移電晶體22形成於半導體基板101之表面中。轉移電晶體22讀出由光電二極體21產生之信號電荷。
如圖5中所示，轉移電晶體22之一轉移閘極電極22g自光電二極體21上之隱埋氧化物膜30之一部分連續地延伸至毗鄰於光電二極體21之溝槽RE(下文所述)之一部分。亦即，轉移閘極電極22g隨其延伸跨越臺階而自一通道形成區CH上方延伸至p型半導體層20之一部分，其中在轉移閘極電極22g與通道形成區CH之間存在一閘極絕緣膜54(下文所述)。換言之，轉移閘極電極22g延伸跨越位於其中靠近浮動擴散部FD隱埋氧化物膜30被移除之一部分中之閘極絕緣膜54與隱埋氧化物膜30之靠近光電二極體21之一部分之間的臺階。轉移閘極電極22g由其中擴散一特定導電類型之一雜質之一半導體組成。舉例而言，轉移閘極電極22g由多晶矽組成。
參考圖5，浮動擴散部FD形成於半導體基板101之在溝槽RE下方之表面中以使得浮動擴散部FD對角地毗鄰於轉移閘極電極22g。舉例而言，藉由將一n型雜質植入至半導體基板101中來形成浮動擴散部FD以使得浮動擴散部FD中之n型雜質之濃度高於n型半導體層10中之n型雜質之濃度。在轉移閘極電極22g下方且在浮動擴散部FD與光電二極體21之間的一區係其中形成一通道之一通道形成區CH。轉移電晶體22經由該通道將光電二極體21之n型半導體層10中累積之信號電荷讀出至浮動擴散部FD。換言之，在此轉移電晶體22中，浮動擴散部FD與光電二極體21之n型半導體層10充當一對源極區與汲極區。
(3-2-2)像素電晶體
像素電晶體Tr包含圖3中所示之放大電晶體23、選擇電晶體24及重設電晶體25。
像素電晶體Tr形成於隱埋氧化物膜30上。像素電晶體Tr之閘極電極Trg形成於矽膜40之表面上之由氧化矽組成之閘極絕緣膜42上。舉例而言，藉由將一n型雜質植入至矽膜40中來形成像素電晶體Tr之源極區(未顯示)與汲極區(未顯示)。
如圖3中所示，像素電晶體Tr之放大電晶體23、選擇電晶體24及重設電晶體25彼此電連接。
(3-3)　溝槽
溝槽RE形成於半導體基板101中且毗鄰於光電二極體21。舉例而言，藉由蝕刻半導體基板101之隱埋氧化物膜30及p型半導體層20來形成溝槽RE以便在溝槽RE之底部處曝露n型半導體層10。較佳地，溝槽RE係足夠深以曝露n型半導體層10之表面。舉例而言，藉由一熱氧化方法來氧化半導體基板101中之溝槽RE之內表面且在半導體基板101之在溝槽RE中之表面上形成轉移電晶體22之由氧化矽組成之閘極絕緣膜54。
轉移閘極電極22g經形成而自溝槽RE之在該通道形成區上方之一部分延伸至p型半導體層20上方。
(3-4) p型半導體區
一p型半導體區50位於溝槽RE下方及半導體基板101中且面向浮動擴散部FD，其中在p型半導體區50與浮動擴散部FD之間存在一間隙。舉例而言，p型半導體區50位於比p型半導體層20深之一位置處。在圖5之一剖視圖中，p型半導體區50經形成以具有等於溝槽RE之寬度(亦即，通道形成區CH之長度與浮動擴散部FD之長度之總和)之一長度。
若不提供p型半導體區50，則不管轉移電晶體22是接通(ON)還是關斷(OFF)，具有相同導電類型之光電二極體21電荷累積層與浮動擴散部FD係連續。然後，變得難以控制信號電荷之轉移。當形成p型半導體區50時，在該電荷累積層與該浮動擴散部FD之間建立一電位障壁且因此信號電荷之路徑(通道形成區CH)可變窄。因此，當形成p型半導體區50時，可藉由切換轉移電晶體22接通(ON)與關斷(OFF)來控制該等信號電荷之轉移。
另一選擇係，p型半導體區50可比溝槽RE之寬度長且可與下文所述之光電二極體隔離層60接觸。
(3-5)　光電二極體隔離層
如圖5中所示，在半導體基板101中形成用於隔離n型半導體層10之光電二極體隔離層60。舉例而言，藉由植入一p型雜質之離子來形成光電二極體隔離層60。
如圖5中所示，在半導體基板101之前面側處形成一佈線層HL。佈線層HL包含嵌入於一層間絕緣膜Sz中之複數個佈線H。該等佈線分別充當圖3中所示之轉移線26、垂直信號線27、位址線28、重設線29等。
如圖5中所示，在半導體基板101之後側處形成一保護膜70。保護膜70由氧化鉿、氮化矽等組成且保護半導體基板101之後表面。
另外，在半導體基板101上形成與像素P相關聯之光學組件，諸如一晶片上透鏡(未顯示)、一濾色器(未顯示)等。舉例而言，當該成像裝置具有其中光係入射於半導體基板101之後側上之一背部層壓類型性質時，在半導體基板101之後側上提供光學組件，諸如一晶片上透鏡、一濾色器等。
[B]　生產方法
現將闡述一種用於製造固態成像裝置1之方法。
圖6A至8C係顯示用於製造第一實施例之固態成像裝置之方法之各別步驟中之一相關部分之剖視圖。
(1)　光電二極體之形成
首先，參考圖6A，p型半導體層20形成如下。
在形成光電二極體21之前，製備其上按順序分層形成一隱埋氧化物膜30及一矽膜40之一半導體基板101。舉例而言，可使用一絕緣體覆矽(SOI)基板或可使用藉由在一半導體基板101上分層形成一隱埋氧化物膜30及一矽膜40所製備之一基板。
參考圖6A，藉由將一p型雜質之離子植入至半導體基板101中來在半導體基板101之表面中形成一p型半導體層20(亦即，一p+ 層)。p型半導體層20至少形成於其中欲形成光電二極體21、通道形成區CH及浮動擴散部FD之部分中。
更具體而言，在透過隱埋氧化物膜30及矽膜40植入p型雜質之離子時，選擇離子植入之能量以使得p型半導體層20經形成而靠近半導體基板101之表面。舉例而言，在以下條件下將p型雜質之離子植入至半導體基板101中：
植入離子：硼(B)
植入能量：大約50 keV
雜質濃度：大約1×1013 /cm2
當在以上所提及條件下將p型雜質之離子植入至半導體基板101中時，形成p型半導體層20。p型半導體層20中之p型雜質濃度變得高於p型半導體區50及光電二極體隔離層60中之p型雜質濃度。
接下來，如圖6B中所示，藉由將一p型雜質之離子植入至半導體基板101中來在半導體基板101中形成光電二極體隔離層60。
特定而言，透過隱埋氧化物膜30及矽膜40以七個劃分階段將p型雜質之離子植入至半導體基板101之其中欲形成光電二極體隔離層60之部分中。在改變植入能量之同時在以下條件下進行p型雜質之植入：
植入離子：硼(B)
植入能量：大約100 keV至大約3 MeV
雜質濃度：大約2×1012 /cm2
光電二極體隔離層60向下形成至距基板表面大約4μm之一深度。
當在以上所提及條件下將p型雜質之離子植入至半導體基板101中時，形成光電二極體隔離層60。
接下來，參考圖6C，藉由將一n型雜質之離子植入至半導體基板101中來形成n型半導體層10。在p型半導體層20下方且在其中未形成光電二極體隔離層60之一區中形成n型半導體層10。n型半導體層10至少形成於其中欲形成光電二極體21、通道形成區CH及浮動擴散部FD之部分中。
更具體而言，選擇離子植入之能量以使得n型半導體層10與p型半導體層20之後側接觸且n型雜質之離子透過隱埋氧化物膜30及矽膜40植入至半導體基板101中。舉例而言，在以下條件下將n型雜質之離子植入至半導體基板101中：
植入離子：砷(As)
植入能量：大約400 keV
雜質濃度：大約4×1012 /cm2
當在以上所提及條件下將n型雜質之離子植入至半導體基板101中時，形成n型半導體層10。
為沿後側方向擴展n型半導體層10，可複數次執行n型雜質離子至半導體基板101中之植入。
(2)　電晶體之形成
接下來，形成圖5中所示之轉移電晶體22及像素電晶體Tr。
首先，如下文參考圖7A所述，除其中欲形成像素電晶體Tr之部分之外，移除矽膜40。
亦即，在其中欲形成像素電晶體Tr之部分中之矽膜40上形成一遮罩(未顯示)。然後，如圖7A中所示，使用該遮罩(未顯示)來蝕刻矽膜40以移除位於除其中欲形成像素電晶體Tr以外之部分中之矽膜40。隨後，移除該遮罩(未顯示)。
接下來，如下文參考圖7B所述，形成p型半導體區50。
亦即，在隱埋氧化物膜30及矽膜40上形成具有一開口之一抗蝕劑圖案80以使得該開口出現在其中欲形成p型半導體區50之一部分處。換言之，形成在其中欲形成通道形成區CH及浮動擴散部FD之部分處具有一開口之抗蝕劑圖案80。舉例而言，藉由使用一曝光裝置將一圖案影像曝光至佈置於半導體基板101上之一光阻劑膜(未顯示)上且顯影該圖案影像來形成抗蝕劑圖案80。然後，在使用抗蝕劑圖案80作為一遮罩之同時沿圖7B中之箭頭之方向植入一p型雜質之離子以在半導體基板101中形成p型半導體區50。
特定而言，選擇離子植入之能量以使得p型半導體區50位於比半導體基板101中之p型半導體層20深之一位置處。舉例而言，在以下條件下將p型雜質之離子植入至半導體基板101中：
植入離子：硼(B)
植入能量：大約70 keV
雜質濃度：大約4×1012 /cm2
當藉由使用抗蝕劑圖案80作為一遮罩在前面提及之條件下植入p型雜質之離子時，在半導體基板101中其中欲形成通道形成區CH及浮動擴散部FD之一部分中形成p型半導體區50。此外，當在前面提及之條件下植入p型雜質之離子時，p型半導體區50中之p型雜質濃度變得低於p型半導體層20中之p型雜質濃度且與光電二極體隔離層60中之p型雜質濃度大約相同。
另一選擇係，p型半導體區50可經形成以與光電二極體隔離層60接觸或重疊。在此一情形下，在抗蝕劑圖案80中形成在光電二極體隔離層60上面延伸之一開口且藉由使用此抗蝕劑圖案80作為一遮罩來形成p型半導體區50。
接下來，如下文參考圖7C所述，形成溝槽RE。
亦即，參考圖7C，將用以形成p型半導體區50之抗蝕劑圖案80用作遮罩且蝕刻隱埋氧化物膜30及p型半導體層20以形成溝槽RE。由於將抗蝕劑圖案80用作一遮罩，因此在其中欲形成通道形成區CH及浮動擴散部FD之一部分中形成溝槽RE。舉例而言，進行該蝕刻直至在溝槽RE之底部處曝露n型半導體層10為止。
更具體而言，藉由使用抗蝕劑圖案80作為一遮罩來將隱埋氧化物膜30蝕刻掉。舉例而言，在以下條件下蝕刻隱埋氧化物膜30：
蝕刻之類型：幹式蝕刻
使用之氣體：CF4
接下來，改變蝕刻條件且藉由使用抗蝕劑圖案80作為一遮罩來蝕刻半導體基板101中之p型半導體層20以移除p型半導體層20向下至(舉例而言)PN接面(亦即，n型半導體層10之表面)。舉例而言，在以下條件下蝕刻p型半導體層20：
蝕刻之類型：幹式蝕刻
使用之氣體：CF4 +O2
隨後，移除抗蝕劑圖案80。因此，相對於溝槽RE以一自對準方式形成p型半導體區50。
另一選擇係，在使用抗蝕劑圖案80作為一遮罩來蝕刻隱埋氧化物膜30之後，可移除抗蝕劑圖案80且可使用隱埋氧化物膜30作為一遮罩來移除p型半導體層20向下至n型半導體層10之表面。
接下來，如下文參考圖8A所述，形成該等閘極絕緣膜。
亦即，舉例而言，藉由一熱製程來氧化矽膜40之表面以形成由氧化矽組成之一閘極絕緣膜42。舉例而言，藉由一熱製程來氧化自其移除p型半導體層20之表面(亦即，半導體基板101之曝露於溝槽RE中之表面)以形成由氧化矽組成之閘極絕緣膜54。
接下來，如下文參考圖8B所述，形成閘極電極(亦即，轉移閘極電極22g及閘極電極Trg)。
亦即，轉移閘極電極22g經形成以自通道形成區CH上方延伸至光電二極體21上方之隱埋氧化物膜30之上部表面之一部分，其中在轉移閘極電極22g與通道形成區CH之間存在溝槽RE中之閘極絕緣膜54。此處，轉移閘極電極22g經形成以不接觸閘極絕緣膜42。與形成轉移閘極電極22g同時地在閘極絕緣膜42上形成閘極電極Trg。
舉例而言，藉由通過在隱埋氧化物膜30、閘極絕緣膜42及閘極絕緣膜54上形成一多晶矽膜且使用具有對應於閘極電極形成區之一圖案之一光阻劑(未顯示)作為一遮罩幹式蝕刻該多晶矽膜來圖案化而形成轉移閘極電極22g及閘極電極Trg。
接下來，如下文參考圖8C所述，形成浮動擴散部FD。
亦即，沿圖8C中之箭頭之方向將一n型雜質之離子植入至半導體基板101中以在半導體基板101之其中移除p型半導體層20(亦即，其中形成溝槽RE)之表面上形成浮動擴散部FD。
更具體而言，如圖8C中所示，藉由使用一抗蝕劑圖案90、轉移閘極電極22g及隱埋氧化物膜30作為遮罩來將n型雜質之離子植入至半導體基板101中。因此，浮動擴散部FD相對於轉移閘極電極22g以一自對準方式形成於半導體基板101之一表面區中，對角地毗鄰於轉移閘極電極22g。與浮動擴散部FD之形成同時地，亦將n型雜質離子在閘極電極Trg之兩側處植入至矽膜40中以便形成像素電晶體Tr之源極區與汲極區。舉例而言，在以下條件下將n型雜質之離子植入至半導體基板101中：
植入離子：磷(P)
植入能量：大約10 keV
植入劑量：大約2×1015 原子/cm2
舉例而言，當在以上所提及條件下將n型雜質之離子植入至半導體基板101中時，形成浮動擴散部FD。此外，當在以上所提及條件下植入n型雜質之離子時，浮動擴散部FD中之n型雜質濃度變得高於n型半導體層10中之n型雜質濃度。浮動擴散部FD與光電二極體21分別充當轉移電晶體22之源極區與汲極區。因此，獲得轉移電晶體22及像素電晶體Tr。隨後，移除抗蝕劑圖案90。
接下來，如圖9A中所示，在該等電晶體上形成佈線層HL及層間絕緣膜Sz。
參考圖9B，將一支撐基板(未顯示)接合至半導體基板101之其中形成該等電晶體之一前側上。舉例而言，藉由化學機械拋光(CMP)來拋光半導體基板101之後表面以減小半導體基板101之厚度。
然後，在半導體基板101之經拋光表面上形成氧化鉿膜或氮化矽膜以形成用於保護半導體基板101之後表面之保護膜70。因此，獲得圖5中所示之固態成像裝置1。
[C]　總結
如上所述，在此實施例中，轉移閘極電極22g毗鄰於p型半導體層20，其中該兩者之間存在閘極絕緣膜54。因此，由非對準所導致之反效應不會發生。光電二極體21之光電子累積單元係n型半導體層10之位於p型半導體層20下方之一部分。轉移閘極電極22g與該光電子累積單元之間的位置關係亦不受非對準之影響。在該通道區中，由於p型半導體層20之端部與p型半導體區50之端部兩者皆由溝槽RE界定，因此該通道區亦不受非對準之影響。因此，根據此實施例之生產方法，可提供其中可將信號電荷自光電二極體21滿意地轉移至浮動擴散部FD之一固態成像裝置1。
因此，可製作具有一高飽和信號位準、高靈敏度及低隨機雜訊之一固態成像裝置1。當使用固態成像裝置1時，可製作具有一高飽和信號位準、高靈敏度及低隨機雜訊之一電子設備。
光電二極體21之該光電子累積單元沿深度方向及橫向方向兩者接近於轉移閘極電極22g，其中在該光電子累積單元與轉移閘極電極22g之間存在閘極絕緣膜54。因此，將光電二極體21之該電荷累積層中所累積之該等信號電荷轉移至浮動擴散部FD之效率可得到改良且可降低電壓。
在此實施例中，由半導體基板101之後表面接收光。然而，其他配置亦係可能。甚至在由半導體基板101之其中形成該像素電晶體及其他相關聯組件之前表面接收主光線L時，亦可獲得相同優點。
2.　第二實施例 [A]　裝置組態
圖10係根據本發明之一第二實施例之一固態成像裝置之一剖視圖。
如圖10中所示，此實施例之一固態成像裝置1b在轉移閘極電極(轉移閘極電極22gb)之配置上不同於第一實施例。第二實施例在其他特徵上與第一實施例相同。因此，簡化說明以避免冗餘。
如圖10中所示，轉移閘極電極22gb形成於一閘極絕緣膜54b上且自一溝槽REb之一部分連續地延伸至一光電二極體21b之一p型半導體層20b之上部表面。換言之，轉移閘極電極22gb自一通道形成區CHb上方連續地延伸至p型半導體層20b之上方，其中在轉移閘極電極22gb與p型半導體層20b之間存在閘極絕緣膜54b。除此之外，固態成像裝置1b與第一實施例具有相同組態。
在此實施例中，轉移閘極電極22gb未形成於一隱埋氧化物膜30b上而形成於p型半導體層20b上方之閘極絕緣膜54b上。因此，轉移閘極電極22gb延伸跨越之臺階變得低於第一實施例中之臺階。因此，增加閘極蝕刻裕量且可簡化生產，此乃因可易於移除該臺階部分中剩餘之閘極材料。
[B]　生產方法
現將闡述一種用於製造固態成像裝置1b之方法。
圖11A至11C係顯示用於製造第二實施例之固態成像裝置之方法之各別步驟中之一相關部分之剖視圖。
直到形成溝槽RE之步驟之步驟與第一實施例相同且因此未闡述。
如下文參考圖11A所述，移除隱埋氧化物膜30b。此處，至少移除其中欲形成轉移閘極電極22gb之區中之隱埋氧化物膜30b。
亦即，首先，如圖11A中所示，形成具有一開口(其具有欲自其移除隱埋氧化物膜30b之部分之一形狀)之一抗蝕劑圖案90b以使得該開口出現在彼部分處。舉例而言，藉由使用一曝光裝置將一圖案影像曝光至佈置於一半導體基板101b上之一光阻劑膜(未顯示)上且顯影該圖案影像來形成抗蝕劑圖案90b。
然後，如圖11A中所示，使用抗蝕劑圖案90b作為一遮罩來蝕刻隱埋氧化物膜30b以移除隱埋氧化物膜30b之一特定部分。隨後，移除抗蝕劑圖案90b。因此，形成溝槽REb。
接下來，參考圖11B，如在第一實施例中，形成閘極絕緣膜(亦即，一閘極絕緣膜42b及一閘極絕緣膜54b)。
然後，如下文參考圖11C所述，形成閘極電極(亦即，一轉移閘極電極22gb及一像素電晶體Trb之一閘極電極Trgb)。
亦即，轉移閘極電極22gb形成於閘極絕緣膜54b上以自通道形成區CHb上方延伸至一光電二極體21b之p型半導體層20b上方同時避免與閘極絕緣膜42b接觸。與形成轉移閘極電極22gb同時地在閘極絕緣膜42b上之閘極電極形成區中形成閘極電極Trgb。形成轉移閘極電極22gb及閘極電極Trgb之製程與第一實施例相同。
隨後，如在第一實施例中，形成一浮動擴散部FDb、一佈線層Hzb、一層間絕緣膜Szb及一保護膜70b以結束圖10中所示之固態成像裝置1b之製作。
[C]　總結
在此實施例中，除轉移閘極電極22gb之外，如在第一實施例中形成所有組件。
因此，如在第一實施例中，可生產能夠將信號電荷自光電二極體21b滿意地轉移至浮動擴散部FDb之一固態成像裝置1b。因此，可製作具有一高飽和信號位準、高靈敏度及低隨機雜訊之一固態成像裝置1b。當使用固態成像裝置1b時，可製作具有一高飽和信號位準、高靈敏度及低隨機雜訊之一電子設備。
此外，由於轉移閘極電極22gb係形成於p型半導體層20b上而非隱埋氧化物膜30b上，因此轉移閘極電極22gb延伸跨越之臺階變得低於第一實施例中之臺階。因此，增加閘極蝕刻裕量且可簡化生產，此乃因可易於移除該臺階部分中剩餘之閘極材料。
3.　第三實施例 [A]　裝置組態
圖12係根據本發明之一第三實施例之一固態成像裝置之一剖視圖。
如圖12中所示，此實施例之一固態成像裝置1c在轉移閘極電極(轉移閘極電極22gc)之配置上不同於第一實施例。第三實施例在其他特徵上與第一實施例相同。因此，簡化說明以避免冗餘。
如圖12中所示，轉移閘極電極22gc自一通道形成區CHc上方之一閘極絕緣膜54c之一部分連續地延伸至一光電二極體21c上方之一矽膜40c上之一閘極絕緣膜42c之一部分。除此之外，固態成像裝置1c與第一實施例具有相同組態。
在此實施例中，轉移閘極電極22gc未形成於一隱埋氧化物膜30c上而形成於閘極絕緣膜42c上。因此，與第一實施例之固態成像裝置1相比較，此實施例之固態成像裝置1c之大小可係進一步減小。
[B]　生產方法
現將闡述一種用於製造固態成像裝置1c之方法。
圖13A至14B係顯示用於製造第三實施例之固態成像裝置之方法之各別步驟中之一相關部分之剖視圖。
直到形成一像素電晶體Trc之步驟之步驟與第一實施例相同且因此未闡述。
接下來，如下文參考圖13A所述，形成一p型半導體區50c。
亦即，形成具有一開口(其具有其中欲形成p型半導體區50c之一部分之一形狀)之一抗蝕劑圖案80c以使得該開口經配置以出現在彼部分處。換言之，形成抗蝕劑圖案80c以曝露其中欲形成通道形成區CHc及一浮動擴散部FDc之部分。此外，形成抗蝕劑圖案80c以使得矽膜40c之開口側側表面形成抗蝕劑圖案80c之開口之側壁。形成抗蝕劑圖案80c之製程與第一實施例相同。
在使用抗蝕劑圖案80c作為一遮罩之同時沿圖]3A中之箭頭之方向植入p型雜質之離子以在一半導體基板101c中形成p型半導體區50c。該離子植入之製程與第一實施例相同。
接下來，如圖13B中所示，藉由與第一實施例中相同之製程來形成一溝槽REc。因此，相對於溝槽REc以一自對準方式形成p型半導體區50c。
接下來，如圖14A中所示，藉由與第一實施例中相同之製程來形成閘極絕緣膜(亦即，一閘極絕緣膜42c及一閘極絕緣膜54c)。
接下來，如下文參考圖14B所述，形成閘極電極(亦即，一轉移閘極電極22gc及一閘極電極Trgc)。
亦即，轉移閘極電極22gc經形成以自通道形成區CHc上方之溝槽REc中之閘極絕緣膜54c之一部分延伸至矽膜40c之上部表面上之閘極絕緣膜42c之一部分同時避免接觸閘極電極Trgc。與轉移閘極電極22gc同時地在閘極絕緣膜42c上之閘極電極形成區中形成閘極電極Trgc。形成轉移閘極電極22gc及閘極電極Trgc之製程與第一實施例相同。
隨後，如在第一實施例中，形成一浮動擴散部FDc、一佈線層Hzc、一層間絕緣膜Szc及一保護膜70c以結束圖12中所示之固態成像裝置1c之製作。
[C]　總結
在此實施例中，除轉移閘極電極22gc之外，如在第一實施例中形成所有元件。
因此，如在第一實施例中，可生產能夠透過轉移閘極電極22gc將信號電荷自光電二極體21c滿意地轉移至浮動擴散部FDc之一固態成像裝置1c。
因此，可製作具有一高飽和信號位準、高靈敏度及低隨機雜訊之一固態成像裝置1c。當使用固態成像裝置1c時，可製作具有一高飽和信號位準、高靈敏度及低隨機雜訊之一電子設備。
由於轉移閘極電極22gc形成於矽膜40c上，因此可將固態成像裝置1c之面積減小在第一實施例中曝露隱埋氧化物膜30之部分之面積。因此，可減小固態成像裝置1c之大小。
4.　第四實施例 [A]　裝置組態
圖15至17係圖解說明根據本發明之一第四實施例之一固態成像裝置1d之一相關部分之圖。
如圖16中所示，此實施例之固態成像裝置1d在光電二極體21d及轉移電極22gd之配置上不同於第一實施例。在其他方面，第四實施例與第一實施例相同。因此，簡化說明以避免冗餘。
圖15係一影像拍攝區PA之一俯視圖。圖16係影像拍攝區PA沿圖15中之線XVI-XVI所截取之一剖視圖。圖17圖解說明影像拍攝區PA中所提供之像素P之一電路組態。
現將闡述固態成像裝置1d之各別組件。
(1)　光電二極體
固態成像裝置1d包含以與圖2中所示方式相同之一方式配置於一信號讀出表面(xy表面)上之複數個光電二極體21d。光電二極體21d以規則間隔沿水平方向x及正交於水平方向x之垂直方向y對準以便對應於像素P之配置。
在此實施例中，如圖15及16中所示，每一光電二極體21d具備一轉移電晶體22d。轉移電晶體22d毗鄰於光電二極體21d。光電二極體21d經配置以使得一對光電二極體21d夾入一個浮動擴散部FDd。在此實施例中，相對於水平方向x及垂直方向y兩者對角地對準之兩個光電二極體21d經配置以夾入一個浮動擴散部FDd。
如圖17中所示，四個光電二極體21d經組態以共用一個組之一放大電晶體23d、一選擇電晶體24d及一重設電晶體25d。針對四個光電二極體21d形成四個轉移電晶體22d。兩個光電二極體21d與兩個轉移電晶體22d經形成以共用一個浮動擴散部FDd。
如圖17中所示，針對四個光電二極體21d提供一個放大電晶體23d、一個選擇電晶體24d及一個重設電晶體25d。
(2)　轉移電晶體
如圖15中所示，複數個轉移電晶體22d經形成以對應於像素P。轉移電晶體22d經配置以使得兩個轉移電晶體22d夾入安置於相對於水平方向x及垂直方向y對角地對準之像素P之間的一浮動擴散部FDd。
如圖16中所示，轉移電晶體22d之轉移閘極電極22gd自一通道形成區CHd上方之一閘極絕緣膜54d之一部分延伸至一光電二極體21d上之一隱埋氧化物膜30d之一部分。如圖16中所示，轉移電晶體22d之轉移閘極電極22gd在一半導體基板101d之表面中對角地毗鄰於浮動擴散部FDd。一對轉移閘極電極22gd夾入一個浮動擴散部FDd。
在此實施例中，如圖17中所示，每一轉移電晶體22d之端子中之一者電耦合至光電二極體21d之一陰極且另一端子電耦合至浮動擴散部FDd。特定而言，一對轉移電晶體電耦合至一個浮動擴散部FDd。另一對轉移電晶體電耦合至另一浮動擴散部FDd。
(3)　像素電晶體
如圖15中所示，在沿垂直方向y對準之複數個光電二極體21d之間提供包含一放大電晶體23d、一選擇電晶體24d及一重設電晶體25d之一像素電晶體Trd。
在此實施例中，如圖17中所示，光電二極體21d之一群組共用放大電晶體23d、選擇電晶體24d及重設電晶體25d。更具體而言，如圖17中所示，針對四個光電二極體21d之每一群組提供一個放大電晶體23d、一個選擇電晶體24d及一個重設電晶體25d。因此，與第一實施例之固態成像裝置1相比較，此實施例之固態成像裝置1d之大小可係進一步減小。
[B]　生產方法
現將闡述一種用於製造固態成像裝置1d之方法。
圖18A及18B係顯示用於製造第四實施例之固態成像裝置之方法之各別步驟中之一相關部分之剖視圖。
直到形成閘極絕緣膜之步驟之步驟與第一實施例相同且因此未闡述。
如下文參考圖18A所述，接下來形成閘極電極(亦即，一轉移閘極電極22gd及一閘極電極Trgd)。
亦即，轉移閘極電極22gd經形成以自一通道形成區CHd上方之一溝槽REd中之一閘極絕緣膜54d之一部分延伸至光電二極體21d上之一隱埋氧化物膜30d之上部表面之一部分。與轉移閘極電極22gd同時地在閘極絕緣膜42d上之閘極電極形成區中形成閘極電極Trgd。形成轉移閘極電極22gd及閘極電極Trgd之製程與第一實施例相同。
接下來，如圖18B中所示，藉由沿圖18B中之箭頭之方向將一n型雜質之離子植入至自其移除一p型半導體層20d之半導體基板101d中來在一半導體基板101d之表面中形成一浮動擴散部FDd。
更具體而言，如圖18B中所示，藉由使用一抗蝕劑圖案90d、轉移閘極電極22gd及一隱埋氧化物膜30d作為一遮罩來將n型雜質之離子植入至半導體基板101d中。因此，浮動擴散部FDd形成於半導體基板101d之表面區中以便毗鄰於該對轉移閘極電極22gd中之每一者。同時，亦將n型雜質離子在閘極電極Trgd之兩個側處注入至一矽膜40d中以便形成像素電晶體Trdg之源極區與汲極區。該離子植入之條件與第一實施例中之彼等條件相同。
隨後，如圖18A及18B中所示，如在第一實施例中形成一佈線層Hzd、一層間絕緣膜Szd及一保護膜70d以結束固態成像裝置1d之製作。
[C]　總結
在此實施例中，除所配置之光電二極體21d之數目及轉移閘極電極22gd之外，如在第一實施例中形成所有組件。
因此，如在第一實施例中，可生產能夠透過轉移閘極電極22gd將信號電荷自光電二極體21d滿意地轉移至浮動擴散部FDd之一固態成像裝置1d。
因此，可製作具有一高飽和信號位準、高靈敏度及低隨機雜訊之一固態成像裝置1d。當使用固態成像裝置1d時，可製作具有一高飽和信號位準、高靈敏度及低隨機雜訊之一電子設備。
在此實施例中，針對四個光電二極體提供四個轉移電晶體。針對四個光電二極體21d提供一個放大電晶體23d、一個選擇電晶體24d及一個重設電晶體25d。因此，可減小固態成像裝置1d之大小。
在實施本發明時，可採用以上實施例之各種修改及變更形式。舉例而言，該p型半導體區可具有除上述實施例之彼等組態以外之一組態。
圖19係顯示一p型半導體區50之一修改形式之一剖視圖。如圖19中所示，p型半導體區50可係自溝槽RE下方沿深度方向延伸。
根據此結構，當關斷轉移電晶體22時，光電二極體21與浮動擴散部FD不連續。當接通轉移電晶體22時，在通道形成區CH中形成一通道且光電二極體21與浮動擴散部FD係連續。
雖然此等實施例中闡述在後側處接收主光線L之固態成像裝置，但組態並不限於此。在前側處接收主光線L之固態成像裝置可達成相同優點。
應注意，在上述實施例中，半導體基板101、101b、101c及101d係根據本發明之半導體基板之非限定性實例。n型半導體層10係本發明之第二區之一非限定性實例。p型半導體層20係本發明之第一區之一非限定性實例。光電二極體21、21b、21c及21d係根據本發明之光電轉換單元之非限定性實例。轉移電晶體22、22b、22c及22d係根據本發明之轉移電晶體之非限定性實例。轉移閘極電極22g、22gb、22gc及22gd係根據本發明之轉移閘極電極之非限定性實例。像素電晶體Tr、Trb、Trc及Trd係根據本發明之電晶體之非限定性實例。抗蝕劑圖案80及80c係根據本發明之抗蝕劑圖案之非限定性實例。p型半導體區50及50c係根據本發明之第三區之非限定性實例。隱埋氧化物膜30及30d係根據本發明之絕緣膜之非限定性實例。矽膜40、40c及40d係根據本發明之半導體層之非限定性實例。閘極絕緣膜54、54b、54c及54d係根據本發明之半導體層之非限定性實例。通道形成區CH、CHb、CHc及CHd係根據本發明之通道區之非限定性實例。浮動擴散部FD、FDb、FDc及FDd係根據本發明之讀出汲極之非限定性實例。
本申請案含有與全部內容藉此皆以引用方式併入本文中之於2009年8月20日在日本專利局提出申請之日本優先專利申請案JP 2009-191133中所揭示之標的物相關之標的物。
彼等熟習此項技術者應理解，可端視設計要求及其他因素而做出各種修改、組合、子組合及變更，只要其等在隨附申請專利範圍及其等效形式之範疇內即可。
1．．．固態成像裝置
1b．．．固態成像裝置
1c．．．固態成像裝置
1d．．．固態成像裝置
10．．．n型半導體層
13．．．垂直選擇電路
14．．．行電路
15．．．水平選擇電路
16．．．水平信號線
17．．．輸出電路
18．．．時序控制電路
20．．．p型半導體層
20b．．．p型半導體層
20d．．．p型半導體層
21．．．光電二極體
21b．．．光電二極體
21c．．．光電二極體
21d．．．光電二極體
22．．．轉移電晶體
22b．．．轉移電晶體
22c．．．轉移電晶體
22d．．．轉移電晶體
22g．．．轉移閘極電極
22gb．．．轉移閘極電極
22gc．．．轉移閘極電極
22gd．．．轉移閘極電極
23．．．放大電晶體
24．．．選擇電晶體
25．．．重設電晶體
26．．．轉移線
27．．．垂直信號線
28．．．位址線
29．．．重設線
30．．．隱埋氧化物膜
30b．．．隱埋氧化物膜
30c．．．隱埋氧化物膜
30d．．．隱埋氧化物膜
40．．．矽膜
40c．．．矽膜
40d．．．矽膜
42．．．閘極絕緣膜
42b．．．閘極絕緣膜
42c．．．閘極絕緣膜
42d．．．閘極絕緣膜
50．．．p型半導體區
50c．．．p型半導體區
54．．．閘極絕緣膜
54b．．．閘極絕緣膜
54c．．．閘極絕緣膜
54d．．．閘極絕緣膜
60．．．光電二極體隔離層
70．．．保護膜
70b．．．保護膜
70c．．．保護膜
70d．．．保護膜
80．．．抗蝕劑圖案
80c．．．抗蝕劑圖案
90．．．抗蝕劑圖案
90b．．．抗蝕劑圖案
90d．．．抗蝕劑圖案
101．．．半導體基板
101b．．．半導體基板
101c．．．半導體基板
101d．．．半導體基板
200．．．相機
202．．．光學系統
203．．．驅動電路
204．．．信號處理電路
CH．．．通道形成區
CHb．．．通道形成區
CHc．．．通道形成區
CHd．．．通道形成區
FD．．．浮動擴散部
FDb．．．浮動擴散部
FDc．．．浮動擴散部
FDd．．．浮動擴散部
H．．．佈線
HL．．．佈線層
P．．．像素
PA．．．影像拍攝區
PS．．．表面
RE．．．溝槽
REb．．．溝槽
REc．．．溝槽
Red．．．溝槽
SA．．．週邊區
Sz．．．層間絕緣膜
Szb．．．層間絕緣膜
Szc．．．層間絕緣膜
Szd．．．層間絕緣膜
Tr．．．像素電晶體
Trb．．．像素電晶體
Trc．．．像素電晶體
Trd．．．像素電晶體
Trg．．．閘極電極
Trgb．．．閘極電極
Trgc．．．閘極電極
Trgd．．．閘極電極
Vdd．．．電源
圖1係顯示根據本發明之一實施例之一相機之一組態之一圖；
圖2係根據本發明之一第一實施例之一固態成像裝置之一總體組態之一示意性平面圖；
圖3係顯示第一實施例之一影像拍攝區中之一像素之一相關部分之一電路圖；
圖4係指示根據第一實施例之在自像素P讀取信號時饋送至各別單元之脈衝信號之一時序曲線圖；
圖5係根據第一實施例之固態成像裝置之一剖視圖；
圖6A至9B係顯示用於製造第一實施例之固態成像裝置之一方法之各別步驟中之一相關部分之一剖視圖；
圖10係根據一第二實施例之一固態成像裝置之一剖視圖；
圖11A至11C係顯示用於製造第二實施例之固態成像裝置之一方法之各別步驟中之一相關部分之一剖視圖；
圖12係根據本發明之一第三實施例之一固態成像裝置之一剖視圖；
圖13A至14B係顯示用於製造第三實施例之固態成像裝置之方法之各別步驟中之一相關部分之剖視圖；
圖15係顯示根據本發明之一第四實施例之一固態成像裝置之一相關部分之一圖；
圖16係根據第四實施例之固態成像裝置之一剖視圖；
圖17係顯示在第四實施例之一影像拍攝區中所提供之像素P之一相關部分之一電路圖；
圖18A及18B係顯示用於製造第四實施例之固態成像裝置之一方法之各別步驟中之一相關部分之剖視圖；及
圖19係顯示一固態成像裝置之一修改形式之一剖視圖。
1．．．固態成像裝置
10．．．n型半導體層
20．．．p型半導體層
21．．．光電二極體
22．．．轉移電晶體
22g．．．轉移閘極電極
30．．．隱埋氧化物膜
40．．．矽膜
42．．．閘極絕緣膜
50．．．p型半導體區
54．．．閘極絕緣膜
60．．．光電二極體隔離層
70．．．保護膜
101．．．半導體基板
CH．．．通道形成區
FD．．．浮動擴散部
H．．．佈線
HL．．．佈線層
RE．．．溝槽
Sz．．．層間絕緣膜
Tr．．．像素電晶體
Trg．．．閘極電極

Claims (12)

  1. 一種用於製造一固態成像裝置之方法，該固態成像裝置包含一半導體基板，該半導體基板具有其中形成一光電轉換單元及一轉移電晶體之一信號讀出表面，該光電轉換單元包含其間形成一pn接面之一第一區與一第二區，該轉移電晶體經組態以經由一通道區將信號電荷自該光電轉換單元轉移至一讀出汲極，該方法包括以下步驟：藉由將一第一導電類型之一雜質之離子植入至該信號讀出表面之其中欲形成該光電轉換單元、該通道區及該讀出汲極之一部分中來在該半導體基板中形成該第一區；藉由將一第二導電類型之一雜質植入至該信號讀出表面之其中欲形成該光電轉換單元、該通道區及該讀出汲極之一部分中來在該半導體基板中形成該第二區，該部分位於比該第一區深之一位置處；在該信號讀出表面上方形成一抗蝕劑圖案，該抗蝕劑圖案具有留下該信號讀出表面之一部分未覆蓋之一開口，其中欲形成該通道區及該讀出汲極；在使用該抗蝕劑圖案作為一遮罩之同時藉由將該第一導電類型之一雜質植入至該信號讀出表面之其中欲形成該通道區及該讀出汲極之一部分中來在該半導體基板中形成一第三區，該部分位於比該第一區深之一位置處；藉由蝕刻來移除該第一區之位於該第三區上方之一部分； 在該半導體基板之該信號讀出表面之已自其移除該第一區之一部分上形成該轉移電晶體之一閘極絕緣膜；形成自該通道區上方延伸至該第一區上方之一轉移閘極電極，其中在該轉移閘極電極與該通道區之間存在該閘極絕緣膜；及在使用該轉移閘極電極作為一遮罩之同時藉由將該第二導電類型之一雜質之離子植入至該半導體基板之該信號讀出表面之已自其移除該第一區之一部分中來形成該讀出汲極。
  2. 如請求項1之方法，其中在形成該第三區時，在比該第二區深之一位置處形成該第三區。
  3. 如請求項1之方法，其中在形成該第一區時，透過形成於該半導體基板之該信號讀出表面上之一絕緣膜植入該第一導電類型之該雜質之該等離子，在形成該第二區時，透過該絕緣膜植入該第二導電類型之該雜質，在形成該抗蝕劑圖案時，在該絕緣膜上方形成該抗蝕劑圖案，且在移除該第一區之該部分之前，將該抗蝕劑圖案用作一遮罩以將位於該半導體基板之該信號讀出表面之其中欲形成該通道區及該讀出汲極之該部分上方之該絕緣膜蝕刻掉。
  4. 如請求項3之方法，其中在形成該第一區時，透過該絕緣膜及形成於該絕緣膜上方之一半導體層將該第一導電 類型之該雜質之該等離子植入至該半導體基板之該信號讀出表面中，且在形成該第二區時，透過該絕緣膜及該半導體層植入該第二導電類型之該雜質。
  5. 如請求項4之方法，其進一步包括以下一步驟：使用該半導體層來在該信號讀出表面中形成一電晶體，該電晶體經組態以將對應於轉移至該讀出汲極之信號電荷之資料信號輸出至一信號線，其中在形成該電晶體時，在已形成該第二區之後圖案化該半導體層以使得該半導體層具有對應於該電晶體之一圖案；在形成該轉移電晶體之該閘極絕緣膜時，在該半導體層上形成該電晶體之一閘極絕緣膜，且在形成該轉移閘極電極時，在其中欲形成該轉移閘極電極及該電晶體之閘極電極之一部分中形成一導電膜以覆蓋該信號讀出表面，且隨後圖案化該導電膜以形成該轉移閘極電極及該電晶體之一閘極電極。
  6. 如請求項5之方法，其中在形成該轉移閘極電極時，將該轉移閘極電極形成為自該通道區上方延伸至該絕緣膜上方，其中在該轉移閘極電極與該絕緣膜之間存在該電晶體之該閘極絕緣膜。
  7. 一種固態成像裝置，其包括：一光電轉換單元，其包含其間形成一pn接面之一第一導電類型之一第一區與一第二導電類型之一第二區，該 第一區及該第二區形成於一半導體基板之一信號讀出表面中，該第二區位於比該第一區深之一位置處；一轉移電晶體，其經組態以經由位於該第一區之一表面下方且水平地毗鄰於該光電轉換單元之一通道區將該光電轉換單元中累積之信號電荷轉移至一讀出汲極，該轉移電晶體形成於該信號讀出表面中；及該第一導電類型之一第三區，其形成於該信號讀出表面中且在該讀出汲極下方；其中該轉移電晶體包含自該通道區上方延伸至該第一區上方以便延伸跨越一臺階之一轉移閘極電極，在該轉移閘極電極與該通道區之間存在一閘極絕緣膜。
  8. 如請求項7之固態成像裝置，其進一步包括：一絕緣膜，其形成於該光電轉換單元上方，其中該轉移閘極電極形成於該第一區上方，其中在該轉移閘極電極與該第一區之間存在該絕緣膜。
  9. 如請求項8之固態成像裝置，其進一步包括：一電晶體，其經組態以將對應於轉移至該讀出汲極之該等信號電荷之資料信號輸出至一信號線，其中該電晶體係提供於該絕緣膜上方。
  10. 如請求項9之固態成像裝置，其中該轉移閘極電極形成於該第一區上方，其中在該轉移閘極電極與該第一區之間存在該半導體層。
  11. 一種固態成像裝置，其包括：一光電轉換單元，其包含形成於一半導體基板之一信 號讀出表面中之一第一導電類型之一第一區及一第二導電類型之一第二區，該半導體基板包含一半導體層、在該半導體層下方之一絕緣膜及在該絕緣膜下方之一半導體區，該第一區及該第二區在該半導體區中形成其間之一pn接面，該第二區位於比該第一區深之一位置處；一轉移電晶體，其經組態以經由一通道區將該光電轉換單元中累積之信號電荷轉移至一讀出汲極，該轉移電晶體係提供於該信號讀出表面中；及該第一導電類型之一第三區，其形成於該信號讀出表面中且在該讀出汲極下方；其中該轉移電晶體包含一轉移閘極電極，該轉移閘極電極延伸跨越自其移除該絕緣膜之一讀出汲極側部分與未自其移除該絕緣膜之一光電轉換單元側部分之間的一臺階。
  12. 一種電子設備，其包括：一光電轉換單元，其包含其間形成一pn接面之一第一導電類型之一第一區與一第二導電類型之一第二區，該第一區及該第二區形成於一半導體基板之一信號讀出表面中，該第二區位於比該第一區深之一位置處；一轉移電晶體，其經組態以經由位於該第一區之一表面下方且水平地毗鄰於該光電轉換單元之一通道區將該光電轉換單元中累積之信號電荷轉移至一讀出汲極，該轉移電晶體形成於該信號讀出表面中；及該第一導電類型之一第三區，其形成於該信號讀出表面中且在該讀出汲極下方； 其中該轉移電晶體包含自該通道區上方延伸至該第一區上方以便延伸跨越一臺階之一轉移閘極電極，在該轉移閘極電極與該通道區之間存在一閘極絕緣膜。
TW099124978A 2009-08-20 2010-07-28 固態成像裝置、電子設備及製造固態成像裝置之方法 TWI455295B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009191133A JP5487798B2 (ja) 2009-08-20 2009-08-20 固体撮像装置、電子機器および固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
TW201117364A TW201117364A (en) 2011-05-16
TWI455295B true TWI455295B (zh) 2014-10-01

Family

ID=43604618

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099124978A TWI455295B (zh) 2009-08-20 2010-07-28 固態成像裝置、電子設備及製造固態成像裝置之方法

Country Status (5)

Country Link
US (1) US8399914B2 (zh)
JP (1) JP5487798B2 (zh)
KR (1) KR20110019702A (zh)
CN (1) CN101997015B (zh)
TW (1) TWI455295B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6327779B2 (ja) * 2012-02-29 2018-05-23 キヤノン株式会社 光電変換装置、焦点検出装置および撮像システム
JP2014022561A (ja) * 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
KR102087233B1 (ko) * 2013-01-17 2020-03-10 삼성전자주식회사 수직 구조 전송 게이트 전극을 갖는 시모스 이미지 센서 및 제조방법
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
KR20150061074A (ko) * 2013-11-25 2015-06-04 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
CN111818282B (zh) 2015-09-30 2023-07-18 株式会社尼康 摄像元件及摄像装置
US11961865B2 (en) 2016-02-09 2024-04-16 Sony Group Corporation Semiconductor device, method of manufacturing a semiconductor device, solid-state imaging device, and electronic apparatus
CN109564924A (zh) * 2016-04-21 2019-04-02 Towerjazz松下半导体有限公司 固态图像摄像装置及其制造方法
CN110970453B (zh) * 2018-10-01 2024-10-08 松下知识产权经营株式会社 摄像装置
WO2023190406A1 (ja) * 2022-03-29 2023-10-05 ラピスセミコンダクタ株式会社 半導体装置、固体撮像装置
WO2023190407A1 (ja) * 2022-03-29 2023-10-05 ラピスセミコンダクタ株式会社 半導体装置、固体撮像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023081A (en) * 1997-11-14 2000-02-08 Motorola, Inc. Semiconductor image sensor
US7126102B2 (en) * 2003-01-06 2006-10-24 Canon Kabushiki Kaisha Photoelectric conversion device and camera using photoelectric conversion device
TW200717788A (en) * 2005-09-27 2007-05-01 Omnivision Tech Inc Self-aligned photodiode for CMOS images sensor and method of making
US7364960B2 (en) * 2004-10-20 2008-04-29 Samsung Electronics Co., Ltd. Methods for fabricating solid state image sensor devices having non-planar transistors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466612A (en) * 1992-03-11 1995-11-14 Matsushita Electronics Corp. Method of manufacturing a solid-state image pickup device
JP2004014911A (ja) * 2002-06-10 2004-01-15 Renesas Technology Corp 半導体装置およびその製造方法
JP4439888B2 (ja) * 2003-11-27 2010-03-24 イノテック株式会社 Ｍｏｓ型固体撮像装置及びその駆動方法
JP2005311496A (ja) * 2004-04-19 2005-11-04 Sony Corp 固体撮像装置
US20050274994A1 (en) * 2004-06-14 2005-12-15 Rhodes Howard E High dielectric constant spacer for imagers
JP4725095B2 (ja) * 2004-12-15 2011-07-13 ソニー株式会社 裏面入射型固体撮像装置及びその製造方法
JP2007096271A (ja) * 2005-09-05 2007-04-12 Toshiba Corp 固体撮像装置及びその製造方法
JP4321568B2 (ja) * 2006-08-29 2009-08-26 ソニー株式会社 固体撮像装置および撮像装置
JP2009140983A (ja) * 2007-12-04 2009-06-25 Panasonic Corp 固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023081A (en) * 1997-11-14 2000-02-08 Motorola, Inc. Semiconductor image sensor
US7126102B2 (en) * 2003-01-06 2006-10-24 Canon Kabushiki Kaisha Photoelectric conversion device and camera using photoelectric conversion device
US20080230685A1 (en) * 2003-01-06 2008-09-25 Canon Kabushiki Kaisha Photoelectric Conversion Device and Camera Using Photoelectric Conversion Device
US7364960B2 (en) * 2004-10-20 2008-04-29 Samsung Electronics Co., Ltd. Methods for fabricating solid state image sensor devices having non-planar transistors
TW200717788A (en) * 2005-09-27 2007-05-01 Omnivision Tech Inc Self-aligned photodiode for CMOS images sensor and method of making

Also Published As

Publication number Publication date
JP2011044548A (ja) 2011-03-03
JP5487798B2 (ja) 2014-05-07
US20110042723A1 (en) 2011-02-24
KR20110019702A (ko) 2011-02-28
US8399914B2 (en) 2013-03-19
CN101997015B (zh) 2012-11-28
TW201117364A (en) 2011-05-16
CN101997015A (zh) 2011-03-30

Similar Documents

Publication Publication Date Title
TWI455295B (zh) 固態成像裝置、電子設備及製造固態成像裝置之方法
US11729530B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP5564909B2 (ja) 固体撮像装置とその製造方法、及び電子機器
TWI447902B (zh) 固態影像裝置、其製造方法及電子設備
JP5558857B2 (ja) 光電変換装置およびそれを用いた撮像システム
JP5621266B2 (ja) 固体撮像装置とその製造方法、並びに電子機器
US20070246746A1 (en) Solid-state image pickup device
TW201630173A (zh) 固體攝像裝置及固體攝像裝置之製造方法
JP2015053411A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
TWI505454B (zh) 固態攝像裝置及其驅動方法、固態攝像裝置之製造方法、以及電子資訊機器
JP2010114274A (ja) 固体撮像装置とその製造方法、及び電子機器
TW202245243A (zh) 圖像感測器及其製造方法
JP2017195215A (ja) 撮像素子及びその製造方法
WO2011042981A1 (ja) 固体撮像装置及びその製造方法
JP2006191108A (ja) Ｃｍｏｓイメージセンサー及びその製造方法
JP4115446B2 (ja) Ｃｍｏｓイメージセンサの製造方法
JP2007180538A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
US12137294B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP2009140983A (ja) 固体撮像装置
JP2006066710A (ja) 固体撮像装置及びその製造方法
CN118053885A (zh) 图像传感器和制造图像传感器的方法
JP2010080739A (ja) 固体撮像装置、半導体装置、および、その製造方法
JP2013211295A (ja) 固体撮像装置及びその製造方法、電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees