JP2010080739A - 固体撮像装置、半導体装置、および、その製造方法 - Google Patents
固体撮像装置、半導体装置、および、その製造方法 Download PDFInfo
- Publication number
- JP2010080739A JP2010080739A JP2008248501A JP2008248501A JP2010080739A JP 2010080739 A JP2010080739 A JP 2010080739A JP 2008248501 A JP2008248501 A JP 2008248501A JP 2008248501 A JP2008248501 A JP 2008248501A JP 2010080739 A JP2010080739 A JP 2010080739A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gate electrode
- impurity concentration
- photoelectric conversion
- conversion unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】縦型トランジスタにおいて耐圧を向上させる。
【解決手段】縦型トランジスタを形成する際には、導電型の不純物が拡散された半導体によって、ゲート電極22gを形成する。ここでは、ゲート電極22gにて、基板101の内部に位置する底面側の不純物濃度が、基板の表面側の不純物濃度よりも低くなるように、不純物を分布させる。
【選択図】図4
【解決手段】縦型トランジスタを形成する際には、導電型の不純物が拡散された半導体によって、ゲート電極22gを形成する。ここでは、ゲート電極22gにて、基板101の内部に位置する底面側の不純物濃度が、基板の表面側の不純物濃度よりも低くなるように、不純物を分布させる。
【選択図】図4
Description
本発明は、固体撮像装置、半導体装置、および、その製造方法に関する。特に、本発明は、光電変換部が生成した信号電荷をチャネルを介して読み出すように構成された転送トランジスタを含み、その転送トランジスタが縦型トランジスタである固体撮像装置、および、その製造方法に関する。また、縦型トランジスタを含む半導体装置、および、その製造方法に関する。
デジタルビデオカメラ、デジタルスチルカメラなどのカメラは、固体撮像装置を含む。たとえば、CMOS(Complementary Metal Oxicide Semiconductor)型イメージセンサ、CCD(Charge Coupled Device)型イメージセンサを、固体撮像装置として含む。
固体撮像装置においては、複数の画素が形成されている撮像領域が、半導体基板の面に設けられている。この撮像領域においては、被写体像による光を受光し、その受光した光を光電変換することによって信号電荷を生成する光電変換部が、その複数の画素に対応するように、複数、形成されている。たとえば、フォトダイオードが、この光電変換部として形成されている。
また、各画素においては、転送トランジスタが設けられており、転送トランジスタは、光電変換部が生成した信号電荷を光電変換部から読み出すように構成されている。たとえば、CMOS型イメージセンサにおいては、転送トランジスタは、その光電変換部から読み出した信号電荷を、フローティングディフュージョンへ転送するように構成されている
上記の固体撮像装置では、多画素化に伴って、各画素のサイズが小さくなってきている。その結果、固体撮像装置においては、各画素当たりの受光量が減少して、感度が低下する場合がある。たとえば、各画素に接続する配線に起因して、上記の不具合が顕在化する場合がある。
このような不具合の解消のために、裏面照射型の固体撮像装置が提案されている。裏面照射型の固体撮像装置では、半導体基板の内部に光電変換部が設けられており、その光電変換部よりも半導体基板の表面の側に、転送トランジスタなどの素子と配線とが設けられている。そして、裏面照射型の固体撮像装置では、半導体基板の裏面側から入射する光を、光電変換部が受光して信号電荷を生成する(たとえば、特許文献1参照)。
また、さらに、上記の不具合の解消のために、上記の転送トランジスタを、いわゆる縦型トランジスタとして構成することが提案されている。具体的には、チャネルが半導体基板の深さ方向に沿うように、ゲート電極を半導体基板の深さ方向に延在して形成することで、この転送トランジスタを設けている。
上記の縦型トランジスタを形成する際には、半導体基板の深さ方向に延在するようにトレンチを形成する。その後、たとえば、熱酸化法によって、そのトレンチの表面のシリコンを酸化し、シリコン酸化膜を成膜することで、このゲート絶縁膜を形成する。そして、そのゲート絶縁膜が成膜されたトレンチに、たとえば、ポリシリコンを埋め込んだ後、パターン加工することで、ゲート電極を形成する(たとえば、特許文献2参照)。
しかしながら、上記の縦型トランジスタにおいてゲート絶縁膜を形成する際には、酸化剤の失活およびストレスによって酸化作用が抑制されることがあるために、そのトレンチにおいてゲート絶縁膜を均一な厚みで形成することが困難な場合がある。特に、トレンチの底面側のコーナー部においては、ゲート絶縁膜が薄く形成され易く、たとえば、1nm程度、薄い膜になる。このため、ゲート絶縁膜の耐圧劣化が生じる場合がある。よって、縦型トランジスタにおいては、その薄く形成されたゲート絶縁膜の部分において、電界が集中して、特性の劣化が生ずる場合がある。
そして、これに起因して、固体撮像装置では、縦型トランジスタとして形成された転送トランジスタが、光電変換部から信号電荷を適切に読み出すことが、困難になる場合がある。このため、固体撮像装置においては、撮像画像の画像品質が劣化する場合がある。
したがって、本発明は、縦型トランジスタの耐圧を向上可能な、固体撮像装置、半導体装置、および、その製造方法を提供する。
本発明の固体撮像装置は、基板と、前記基板の内部に設けられており、光を受光して光電変換することによって信号電荷を生成する光電変換部と、前記光電変換部よりも前記基板の表面の側に設けられており、前記光電変換部が生成した信号電荷を前記光電変換部からチャネルを介して読み出すように構成された転送トランジスタとを有し、前記転送トランジスタは、前記チャネルが前記基板の深さ方向において前記基板の表面から内部に沿って形成されるように、ゲート電極が前記基板の深さ方向において前記基板の表面から内部へ延在している縦型トランジスタであり、前記ゲート電極は、導電型の不純物が拡散された半導体によって形成されており、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物が分布している。
好適には、前記ゲート電極は、前記不純物の分布が、前記基板の表面から内部の間において極値を含まずに、前記基板の表面から内部へ単調に低くなるように形成されている。
好適には、前記ゲート電極は、前記基板の内部に位置する底面のコーナー部分の不純物濃度が、他の部分の不純物濃度よりも低くなるように形成されている。
好適には、前記光電変換部は、前記基板において前記転送トランジスタが設けられた表面に対して反対側に位置する裏面の側から入射する光を受光し、前記信号電荷を生成するように構成されている。
本発明の固体撮像装置の製造方法は、光を光電変換することによって信号電荷を生成する光電変換部を、基板の内部に設ける光電変換部形成工程と、前記光電変換部が生成した信号電荷を前記光電変換部からチャネルを介して読み出すように構成された転送トランジスタを、前記光電変換部よりも前記基板の表面の側に設ける転送トランジスタ形成工程とを有し、前記転送トランジスタ形成工程は、ゲート電極が前記基板の深さ方向において前記基板の表面から内部へ延在し、前記チャネルが前記基板の深さ方向において前記基板の表面から内部に沿って形成されるように、前記ゲート電極を形成するゲート電極形成工程を含み、前記ゲート電極形成工程においては、導電型の不純物が拡散された半導体によって、前記ゲート電極を形成し、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物を分布させる。
本発明の半導体装置は、基板と、チャネルが基板の深さ方向において前記基板の表面から内部に沿って形成されるように、ゲート電極が前記基板の深さ方向において前記基板の表面から内部へ延在している縦型トランジスタとを含み、前記ゲート電極は、導電型の不純物が添加された半導体によって形成され、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物が分布している。
本発明の半導体装置の製造方法は、ゲート電極が基板の深さ方向において前記基板の表面から内部へ延在し、前記チャネルが前記基板の深さ方向において前記基板の表面から内部に沿って形成される縦型トランジスタを形成する縦型トランジスタ形成工程を有し、前記縦型トランジスタ形成工程においては、導電型の不純物が拡散された半導体によって前記ゲート電極を形成するゲート電極形成工程を含み、前記ゲート電極形成工程においては、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物を分布させる。
本発明においては、縦型トランジスタを形成する際には、導電型の不純物が拡散された半導体によって、ゲート電極を形成する。ここでは、基板の内部に位置する底面側における不純物濃度が、基板の表面側における不純物濃度よりも低くなるように、ゲート電極において、不純物を分布させる。
本発明によれば、縦型トランジスタの耐圧を向上可能な、固体撮像装置、半導体装置、および、その製造方法を提供に関することができる。
以下に、本発明の実施形態について、図面を参照して説明する。
<実施形態1>
[装置構成]
図1は、本発明にかかる実施形態1において、固体撮像装置1の全体構成の概略を示す平面図である。
[装置構成]
図1は、本発明にかかる実施形態1において、固体撮像装置1の全体構成の概略を示す平面図である。
本実施形態の固体撮像装置1は、CMOS型イメージセンサであり、図1に示すように、基板101を含む。この基板101は、図1に示すように、基板101の面においては、撮像領域PAと、周辺領域SAとが設けられている。
この基板101の面において撮像領域PAは、図1に示すように、矩形形状であり、複数の画素Pがx方向とy方向とのそれぞれに、配置されている。つまり、画素Pがマトリクス状に並んでいる。
また、基板101の面において周辺領域SAは、図1に示すように、撮像領域PAの周囲に位置している。そして、この周辺領域SAにおいては、画素Pにおいて生成された信号電荷を処理する周辺回路が設けられている。
具体的には、図1に示すように、この周辺回路としては、垂直選択回路13と、カラム回路14と、水平選択回路15と、水平信号線16と、出力回路17と、タイミングジェネレータ(TG)18とが、設けられている。
垂直選択回路13は、たとえば、シフトレジスタを含み、画素Pを行単位で選択駆動する。
カラム回路14は、たとえば、S/H(サンプルホールド)回路およびCDS(Correlated Double Sampling;相関二重サンプリング)回路を含む。そして、カラム回路14は、列単位で画素Pから読み出した信号について信号処理を実施する。
水平選択回路15は、たとえば、シフトレジスタを含み、カラム回路14によって各画素Pから読み出した信号を、順次、選択して出力する。そして、水平選択回路15の選択駆動によって、順次、画素Pから読み出した信号を、水平信号線16を介して出力回路17に出力する。
出力回路17は、たとえば、デジタルアンプを含み、水平選択回路15によって出力された信号について、増幅処理などの信号処理が実施後、外部へ出力する。
タイミングジェネレータ18は、各種のタイミング信号を生成し、垂直選択回路13、カラム回路14、水平選択回路15に出力することで、各部について駆動制御を行う。
図2は、本発明にかかる実施形態1において、撮像領域PAにおいて設けられた画素Pの要部を示す回路図である。
撮像領域PAにおいて設けられた画素Pは、図2に示すように、フォトダイオード21と、転送トランジスタ22と、増幅トランジスタ23と、アドレストランジスタ24と、リセットトランジスタ25とを含む。
画素Pにおいて、フォトダイオード21は、図2に示すように、アノードが接地されている。そして、フォトダイオード21は、図2に示すように、カソードが、転送トランジスタ22に接続されている。
画素Pにおいて、転送トランジスタ22は、図2に示すように、フォトダイオード21とフローティングディフュージョンFDとの間において介在するように設けられている。また、転送トランジスタ22は、ゲートが、転送線26に接続されている。そして、転送トランジスタ22においては、転送線26からゲートに転送パルスが与えられることで、フォトダイオード21にて生成された信号電荷を、フローティングディフュージョンFDに転送する。
画素Pにおいて、増幅トランジスタ23は、図2に示すように、ゲートがフローティングディフュージョンFDに接続されている。また、増幅トランジスタ23は、アドレストランジスタ24を介して垂直信号線27に接続され、撮像領域PA以外に設けられている定電流源Iとソースフォロアを構成している。そして、アドレストランジスタ24がオン状態になったとき、増幅トランジスタ23は、フローティングディフュージョンFDの電位を増幅して、その電位に応じた電圧が垂直信号線27へ出力される。
画素Pにおいて、アドレストランジスタ24は、図2に示すように、アドレス信号が供給されるアドレス線28にゲートが接続されている。アドレストランジスタ24は、アドレス信号がゲートに供給されてオン状態になり、上記のように増幅トランジスタ23によって増幅された電圧が、垂直信号線27から出力される。そして、その電圧は、垂直信号線27を介して、上述したカラム回路14のS/H・CDS回路に出力される。
画素Pにおいて、リセットトランジスタ25は、図2に示すように、リセット信号が供給されるリセット線29にゲートが接続され、また、電源VddとフローティングディフュージョンFDとの間において介在している。そして、リセットトランジスタ25は、リセット線29からリセット信号がゲートに供給された際に、フローティングディフュージョンFDの電位を、電源Vddの電位に、リセットする。
この画素Pを駆動する動作は、転送トランジスタ22と、アドレストランジスタ24と、リセットトランジスタ25との各ゲートが、行単位で接続されているので、その行単位にて並ぶ複数の画素Pのそれぞれについて同時に行われる。
本実施形態にかかる固体撮像装置1の詳細な内容について説明する。
図3は、本発明にかかる実施形態1において、固体撮像装置1の概要を示す断面図である。なお、撮像領域PAにおいては、上記したように、画素Pが構成されているが、主要部を除き、図示を省略している。
図3に示すように、本実施形態の固体撮像装置1は、いわゆる裏面照射型であって、画素Pにおいて、基板101の裏面側から入射する光Lを受光して撮像を実施するように構成されている。
具体的には、固体撮像装置1は、図3に示すように、基板101を含む。この基板101は、たとえば、p型のシリコン半導体からなる。
そして、この基板101の内部においては、図3に示すように、フォトダイオード21が形成されている。このフォトダイオード21の詳細については、後述する。
そして、図3に示すように、基板101の表面において、正面側には、転送トランジスタ22が設けられている。なお、転送トランジスタ22の詳細については、後述する。また、図示していないが、この基板101の正面においては、この上記の他に、上述した増幅トランジスタ23と、アドレストランジスタ24と、リセットトランジスタ25とが、画素Pに対応するように設けられている。
また、基板101の正面側には、図3に示すように、配線層HLが形成されている。この配線層HLは、複数の配線Hが、層間絶縁膜Szの間に設けられている。図示していないが、この複数の配線Hのそれぞれは、転送トランジスタ22、増幅トランジスタ23、アドレストランジスタ24、リセットトランジスタ25のそれぞれに電気的に接続されている。
そして、この配線層HLにおいて、基板101とは反対側に位置する表面には、図3に示すように、支持基板SJが設けられている。支持基板SJは、たとえば、シリコン半導体基板であって、配線層HLに接着されており、基板101を補強している。
一方で、基板101の裏面側においては、図3に示すように、遮光膜LSが、たとえば、酸化シリコンからなる光透過性の絶縁膜Sz1を介して設けられている。遮光膜LSは、たとえば、黒色の金属酸化膜で形成されている。この遮光膜LSにおいては、基板101にてフォトダイオード21が形成された領域に対応する部分に、開口KKが形成されており、裏面側から入射する光Lが、この開口KKからフォトダイオード21へ出射するように構成されている。そして、この開口KKを埋め込むように、たとえば、窒化シリコンからなる絶縁膜Sz2が、パッシベーション膜として、遮光膜LS上に成膜されている。
そして、基板101の裏面側においては、図3に示すように、カラーフィルタ301が、絶縁膜Sz2の上に設けられている。カラーフィルタ301は、たとえば、色素を含む樹脂膜によって形成されている。このカラーフィルタ301は、遮光膜LSの開口KKに対応するように設けられており、入射した光Lがカラーフィルタ301によって着色された後に、その開口KKを介して、フォトダイオード21へ入射する。
さらに、基板101の裏面側においては、図3に示すように、マイクロレンズMLがカラーフィルタ301の上に設けられている。マイクロレンズMLは、凸型レンズであって、カラーフィルタ301を介在して、フォトダイオード21に対面するように配置されており、入射した光Lを集光して、フォトダイオード21へ出射する。
図4は、本発明にかかる実施形態1において、固体撮像装置1に設けられた画素Pの要部を拡大して示す拡大断面図である。
フォトダイオード21は、図4に示すように、n型半導体領域21nとp型半導体領域21pとを含み、光を受光して光電変換することによって信号電荷を生成する。本実施形態においては、フォトダイオード21は、基板101において転送トランジスタ22が設けられた表面に対して反対側に位置する裏面の側から入射する光を受光し、信号電荷を生成するように構成されている、
このフォトダイオード21において、n型半導体領域21nおよびp型半導体領域21pは、たとえば、p型のシリコン半導体からなる基板101の内部に設けられている。そして、n型半導体領域21nとp型半導体領域21pとのそれぞれが、互いに接してpn接合を形成している。
具体的には、フォトダイオード21において、n型半導体領域21nは、図4に示すように、低濃度n型半導体領域21naと、高濃度n型半導体領域21nbとを含む。
ここでは、低濃度n型半導体領域21naは、基板101の内部において、高濃度n型半導体領域21nbよりも、基板101の裏面側へ位置するように設けられている。
そして、高濃度n型半導体領域21nbは、基板101の内部において、低濃度n型半導体領域21naよりも、基板101の表面側へ位置するように、低濃度n型半導体領域21naに積層して設けられている。
つまり、低濃度n型半導体領域21naと高濃度n型半導体領域21nbとのそれぞれは、基板101の裏面側から表面側へ、順次、積層している。
また、フォトダイオード21において、p型半導体領域21pは、図4に示すように、高濃度p型半導体領域21paと、第1および第2の低濃度p型半導体領域21pb,21pcとを含む。
ここでは、高濃度p型半導体領域21paと、第1および第2の低濃度p型半導体領域21pb,21pcとのそれぞれは、n型半導体領域21nにおいて、基板101の表面側に位置する面の上に設けられている。
そして、高濃度p型半導体領域21paは、n型半導体領域21nにて基板101の表面側に位置する面において周辺に位置する領域に対応するように、設けられている。
また、第1および第2の低濃度p型半導体領域21pb,21pcは、n型半導体領域21nにて基板101の表面側に位置する面において中央に位置する領域に対応するように、設けられている。
本実施形態では、n型半導体領域21nにて基板101の表面側に位置する面において中央に位置する領域には、トレンチREが設けられており、そのトレンチREの底面と、その底面側に位置する側面とに、第2の低濃度p型半導体領域21pcが設けられている。そして、第1の低濃度p型半導体領域21paは、n型半導体領域21nにて基板101の表面側に位置する面において、そのトレンチREの周囲に位置するように設けられている。
転送トランジスタ22は、図4に示すように、フォトダイオード21よりも基板101の表面の側に設けられており、フォトダイオード21が生成した信号電荷を、そのフォトダイオード21からチャネル22cを介して読み出すように構成されている。
この転送トランジスタ22においては、図4に示すように、ゲート電極22gが、T字形状であって、基板101の表面に沿って延在する部分の他に、基板101の深さ方向zにおいて基板101の表面から内部へ延在する部分を含むように形成されている。つまり、転送トランジスタ22は、チャネル22cが基板101の深さ方向zにて基板101の表面から内部に沿って形成される部分を含む縦型トランジスタとして構成されている。
具体的には、基板101の表面においては、図4に示すように、基板101の深さ方向zに延在するトレンチREが設けられており、そのトレンチREの底面と側面とを覆うように、ゲート絶縁膜22zが設けられている。そして、これと共に、基板101の表面において、そのトレンチREの周囲に位置する部分を覆うように、ゲート絶縁膜22zが設けられている。
そして、転送トランジスタ22にて、ゲート電極22gは、図4に示すように、ゲート絶縁膜22zが設けられたトレンチREに、導電材料を埋め込むように導電膜を成膜後、その導電膜をパターン加工することで形成される。
詳細については後述するが、本実施形態においては、ゲート電極22gは、導電型の不純物が拡散された半導体によって形成される。たとえば、ゲート電極22gは、ポリシリコンを用いて形成される。そして、ゲート電極22gは、基板101の裏面側における不純物濃度が、基板101の表面側における不純物濃度よりも低くなるように形成される。たとえば、ゲート電極22gは、その不純物の分布が、基板101の表面側と裏面側との間において極値を含まずに、基板101の表面の側から裏面の側へ単調に低くなるように形成される。たとえば、ゲート電極22gは、基板101の裏面側の部分の不純物濃度が、1.0×1020atom/cm3以下になるように、形成されている。
転送トランジスタ22においては、フローティングディフュージョンFDがチャネル22cに隣接して設けられている。フローティングディフュージョンFDは、たとえば、n型不純物が基板101に注入されて形成される。そして、転送トランジスタ22は、このフローティングディフュージョンFDへフォトダイオード21のn型半導体領域21nに蓄積された信号電荷を、チャネル22cを介して読み出す。つまり、転送トランジスタ22においては、フローティングディフュージョンFDとn型半導体領域21nとが、一対のソース・ドレイン領域として構成されている。
図5は、本発明にかかる実施形態1において、カメラ40の構成を示す構成図である。
図5に示すように、カメラ40は、上述した固体撮像装置1を含む他、光学系42と、駆動回路43と、信号処理回路44とを有する。
光学系42は、たとえば、光学レンズを含み、被写体像を固体撮像装置1の撮像面へ結像させる。
駆動回路43は、各種の駆動信号を固体撮像装置1と信号処理回路44とに出力し、固体撮像装置1と信号処理回路44とのそれぞれを駆動させる。
信号処理回路44は、固体撮像装置1から出力されたローデータについて信号処理を実施することによって、被写体像についてデジタル画像を生成する。
[製造方法]
以下より、上記の固体撮像装置1を製造する製造方法について説明する。
以下より、上記の固体撮像装置1を製造する製造方法について説明する。
図6から図8は、本発明にかかる実施形態1において、固体撮像装置1を製造する方法の各工程にて設けられた要部を示す断面図である。
まず、図6(a)に示すように、n型半導体領域21nと、p型半導体領域21pの高濃度p型半導体領域21paおよび第1の低濃度p型半導体領域21pbと、フローティングディフュージョンFDとを、基板101に形成する。
ここでは、p型のシリコン半導体からなる基板101にて、上記の各部を形成する領域へ、イオン注入法により導電性の不純物を導入した後に、活性化アニール処理を実施することによって、上記の各部を形成する。
具体的には、低濃度n型半導体領域21naと高濃度n型半導体領域21nbとのそれぞれを、基板101の裏面側から正面側へ、順次、積層するように設けることで、n型半導体領域21nを、基板101の内部へ形成する。つまり、n型不純物を基板101の内部に注入し、低濃度n型半導体領域21naを形成する。そして、低濃度n型半導体領域21naよりもn型不純物の濃度が高くなるように、n型不純物を基板101の内部に注入し、高濃度n型半導体領域21nbを形成する。
そして、高濃度p型半導体領域21paと、第1の低濃度p型半導体領域21pbとのそれぞれを、n型半導体領域21nにおいて、基板101の正面側に位置する面の上に設ける。ここでは、n型半導体領域21nにて基板101の正面側に位置する面の周辺に位置する領域に対応するように、p型不純物を基板101の内部に注入して、高濃度p型半導体領域21paを設ける。また、n型半導体領域21nにて基板101の正面側に位置する面の中央に位置する領域に対応するように、p型不純物を基板101の内部に注入して、第1の低濃度p型半導体領域21pbを設ける。
つぎに、図6(b)に示すように、マスクMを基板101に形成する。
ここでは、転送トランジスタ22を構成するゲート電極22gとゲート絶縁膜22zとにおいて基板101の深さ方向zに延在する部分を設ける基板101の領域に、開口部Mkを設けるように、マスクMを形成する。
具体的には、たとえば、シリコン酸化膜(図示なし)を、基板101の正面側の表面に成膜後、そのシリコン酸化膜をリソグラフィによってパターン加工して、上記のようにマスクMを形成する。
つぎに、図7(c)に示すように、トレンチREを基板101に形成する。
ここでは、上記にて示したマスクMを用いて、基板101にてマスクMの開口部Mkに対応する部分について、エッチング処理を実施して除去することで、このトレンチREを形成する。
具体的には、図7(c)に示すように、基板101の内部に設けられた第1の低濃度p型半導体領域21pbの中心を貫くと共に、高濃度n型半導体領域21nbの中心に凹部を設けるように、基板101についてエッチング処理を実施する。たとえば、ドライエッチング法にて、基板101の正面側からエッチングガスを供給して、このエッチング処理を実施する。なお、ウェットエッチング法にて、エッチング処理を実施しても良い。
そして、この後、たとえば、ドライエッチング法によって、基板101の表面からマスクMを除去する。
このようにすることで、基板101の深さ方向zに延在するように、トレンチREが形成される。
つぎに、図7(d)に示すように、ゲート絶縁膜22zを基板101に形成する。
ここでは、トレンチREの側面および底面を含む基板101の正面側の表面を被覆するように、ゲート絶縁膜22zを形成する。
具体的には、熱酸化法によって、この基板101の表面を酸化して、その表面にシリコン酸化膜を成膜することで、ゲート絶縁膜22zを形成する。
つぎに、図8(e)に示すように、第2の低濃度p型半導体領域21pcを基板101に形成する。
ここでは、たとえば、斜めイオン注入法によって、トレンチREの底面とその底面側に位置する側面とのそれぞれから高濃度n型半導体領域21nbへ、ゲート絶縁膜22zを介して、p型不純物を導入する。
これにより、基板101の内部において、トレンチREの底面と、その底面側に位置する側面とのそれぞれに対応する部分に、第2の低濃度p型半導体領域21pcが形成される。
つぎに、図8(f)に示すように、ポリシリコン膜22gaを基板101の表面に形成する。
ここでは、ゲート絶縁膜22zが被覆されたトレンチREの内部を埋め込むように、たとえば、CVD法によって、ポリシリコン膜22gaを、基板101の正面側の表面に形成する。つまり、トレンチREの側面および底面を含む基板101の表面を被覆するように、その表面にポリシリコン膜22gaを成膜する。
その後、たとえば、気相拡散法によって、基板101の正面側から、導電性の不純物をポリシリコン膜22gaに導入する。その後、活性化アニール処理を実施し、ポリシリコン膜22gaに不純物を拡散させる。
本実施形態においては、基板101の裏面側における不純物濃度が、基板101の正面側における不純物濃度よりも低くなるように、このポリシリコン膜22gaを形成する。さらに、その不純物の分布が、基板101の正面側と裏面側との間において極値を含まずに、基板101の正面の側から裏面の側へ単調に低くなるように形成する。
詳細については後述するが、このポリシリコン膜22gaをパターン加工して形成されるゲート電極22gにおいては、基板101の裏面側の部分の不純物濃度が、1.0×1020atom/cm3以下にすることが好適である。特に、基板101の裏面側の部分の不純物濃度が、1.0×1019atom/cm3以下にすることが、より好適である。
このため、たとえば、基板101の裏面側の部分の不純物濃度が、1.0×1019atom/cm3であって、基板101の表面側の部分の不純物濃度が、5.0×1020atom/cm3になるように、ポリシリコン膜22gaを形成する。
たとえば、750℃の下で2時間、5%のPH3を用いて、圧力を5Torrとして、気相拡散法により、不純物を導入する。
その後、たとえば、温度が1050℃であって、時間を5secとした条件下で、上記の活性化アニール処理を実施する。
上記においては、気相拡散法を用いて、ポリシリコン膜に不純物を導入する方法を説明したが、これに限定されない。たとえば、イオン注入法によって、ポリシリコン膜22gaに不純物を導入しても良い。
つぎに、図4に示したように、ゲート電極22gを形成する。
ここでは、上述したポリシリコン膜22gaを、リソグラフィによってパターン加工して、ゲート電極22gを形成する。
その後、各部を設けることによって、図3に示したように、固体撮像装置1を完成させる。
以上のように、本実施形態においては、転送トランジスタ22は、いわゆる縦型トランジスタであり、ゲート電極22gが基板101の深さ方向zにおいて基板101の表面(正面側)から内部(裏面側)へ延在している。ここでは、このゲート電極22gは、導電型の不純物が拡散されたポリシリコンからなり、基板101の内部に位置する底面側の不純物濃度が、基板101の正面側の不純物濃度よりも低い。つまり、ゲート電極22gについて、底面のコーナー部分の不純物濃度が、他の部分の不純物濃度よりも低くなるように形成している。このため、本実施形態の転送トランジスタ22のような縦型トランジスタにて、ゲート絶縁膜22zの底面のコーナー部分が薄く形成された場合であっても、そのゲート絶縁膜22zが薄い部分で電界集中が生ずることを抑制可能であり、特性の劣化を防止できる。
また、本実施形態においては、ゲート電極22gについて、基板101の裏面側の部分の不純物濃度を、1.0×1020atom/cm3以下、より好適には、1.0×1019atom/cm3以下にするように形成している。
図9は、本発明にかかる実施形態1において、ゲート電極22gの不純物濃度C(atom/cm3)と、動作時の電気的膜厚Tinv(Å)との関係を示す図である。
図9に示すように、不純物濃度Cが、1.020atom/cm3以下である場合には、電気的膜厚Tinvが厚くなるため、好適であり、特に、1.019atom/cm3以下である場合には、電気的膜厚Tinvが十分な厚さになるため、より好適である。このように、電気的膜厚Tinvが厚くなる理由は、ゲート電極22gの底部は、不純物濃度Cが低いため、動作時(転送時)に、そのゲート電極22gの底部において空乏化が生ずるためである。
さらに、本実施形態においては、ゲート電極22gについて、不純物の分布が、基板101の表面側と底面側との間において極値を含まずに、基板101の表面の側から底面の側へ単調に低くなるように形成している。このため、本実施形態においては、縦型トランジスタである転送トランジスタ22のチャネル22cの電界が、基板101の深さ方向zにおいて単調に変化するので、電荷の転送を効率的に行うことができる。
<実施形態2>
本実施形態は、固体撮像装置1を製造する方法が、実施形態1と異なる。この点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、記載を省略する。
本実施形態は、固体撮像装置1を製造する方法が、実施形態1と異なる。この点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、記載を省略する。
図10と図11は、本発明にかかる実施形態2において、固体撮像装置1を製造する方法の各工程にて設けられた要部を示す断面図である。
本実施形態においては、図10(a)に示すように、ゲート絶縁膜22zを基板101に形成する。
ここでは、実施形態1において、図7(d)に示した場合と同様にして、トレンチREの側面および底面を含む基板101の表面を被覆するように、ゲート絶縁膜22zを形成する。
つぎに、図10(b)に示すように、ポリシリコン膜22gbを基板101に形成する。
ここでは、トレンチREの内部を埋め込むように、たとえば、CVD法によって、導電性不純物を含まないポリシリコン膜22gbを基板101の表面に形成する。つまり、トレンチREの側面および底面を含む基板101の表面を被覆するように、ノン・ドープ・シリコン(non−doped Poly Si)で、この膜を形成する。
つぎに、図11(c)に示すように、ポリシリコン膜22gbをエッチバックする。
ここでは、ポリシリコン膜22gbにおいて、トレンチREの底部に位置する部分を残し、その上部に位置する部分を除去するように、ポリシリコン膜22gbについて、エッチバックを実施する。
つぎに、図11(d)に示すように、ポリシリコン膜22gcを基板101の表面に形成する。
ここでは、トレンチREの内部を埋め込むように、導電性不純物を含むポリシリコン膜22gcを基板101の表面に形成する。つまり、ポリシリコン膜22gbが底部に残るトレンチREの側面および底面を含む基板101の表面を被覆するように、「in−situ Doped Poly Si」で、この膜を形成する。
たとえば、リンの不純物濃度が[P]=2.0wt%になるように、アモルファスシリコン膜を成膜した後、温度1050℃の下で5sec間、活性化アニール処理を実施して、このポリシリコン膜22gcを形成する。
これにより、ポリシリコン膜22gcの不純物が、トレンチREの底部にあるポリシリコン膜22gbへ拡散する。このため、トレンチRE内の底部に設けられたポリシリコン膜22gb、および、その上部に設けられたポリシリコン膜22gcは、不純物の分布が、基板101の表面の側から裏面の側へ単調に低くなるように形成される。つまり、トレンチREの内部に設けれたポリシリコン膜22gb,22gcは、実施形態1の場合と同様に、不純物の分布が、基板101の表面側と裏面側との間において極値を含まないように、形成される。
つぎに、図4に示したように、ゲート電極22gを形成する。
ここでは、実施形態1の場合と同様に、上述したポリシリコン膜22gcを、リソグラフィによってパターン加工することによって、ポリシリコン膜22gb,22gcからゲート電極22gを形成する。
以上のように、本実施形態においては、実施形態1と同様に、縦型トランジスタである転送トランジスタ22のゲート電極22gについて、トレンチREの底面のコーナー部分の不純物濃度が、他の部分の不純物濃度よりも低くなるように形成している。このため、実施形態1の場合と同様に、縦型トランジスタにて、ゲート絶縁膜22zの底面のコーナー部分が薄く形成された場合であっても、そのゲート絶縁膜22zが薄い部分で電界集中が生ずることを抑制可能であり、特性の劣化を防止できる。
本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。
上記の実施形態においては、CMOSイメージセンサに適用する場合について説明したが、これに限定されない。たとえば、CCDイメージセンサについて、適用可能である。また、裏面照射型の場合について説明したが、これに限らない。
また、上記の実施形態においては、固体撮像装置に設けられる転送トランジスタとして用いられる縦型トランジスタに適用する場合について説明したが、これに限定されない。たとえば、パワーデバイス等、様々な半導体装置において、本実施形態の縦型トランジスタを適用可能である。
なお、上記の実施形態において、固体撮像装置1は、本発明の固体撮像装置,半導体装置に相当する。また、上記の実施形態において、フォトダイオード21は、本発明の光電変換部に相当する。また、上記の実施形態において、転送トランジスタ22は、本発明の転送トランジスタ,縦型トランジスタに相当する。また、上記の実施形態において、ゲート電極22gは、本発明のゲート電極に相当する。また、上記の実施形態において、基板101は、本発明の基板に相当する。
1…固体撮像装置,13…垂直選択回路,14…カラム回路,15…水平選択回路,16…水平信号線,17…出力回路,18…タイミングジェネレータ,21…フォトダイオード,21n…n型半導体領域,21na…低濃度n型半導体領域,21nb…高濃度n型半導体領域,21p…p型半導体領域,21pa…高濃度p型半導体領域,21pb…第1の低濃度p型半導体領域,21pc…第2の低濃度p型半導体領域,22…転送トランジスタ,22c…チャネル,22g…ゲート電極,22ga…ポリシリコン膜,22gb…ポリシリコン膜,22gc…ポリシリコン膜,22z…ゲート絶縁膜,23…増幅トランジスタ,24…アドレストランジスタ,25…リセットトランジスタ,26…転送線,27…垂直信号線,28…アドレス線,29…リセット線,101…基板,301…カラーフィルタ,FD…フローティングディフュージョン,H…配線,HL…配線層,KK…開口,L…光,LS…遮光膜,M…マスク,ML…マイクロレンズ,Mk…開口部,P…画素,PA…撮像領域,RE…トレンチ,SA…周辺領域,SJ…支持基板
Claims (7)
- 基板と、
前記基板の内部に設けられており、光を受光して光電変換することによって信号電荷を生成する光電変換部と、
前記光電変換部よりも前記基板の表面の側に設けられており、前記光電変換部が生成した信号電荷を前記光電変換部からチャネルを介して読み出すように構成された転送トランジスタと
を有し、
前記転送トランジスタは、
前記チャネルが前記基板の深さ方向において前記基板の表面から内部に沿って形成されるように、ゲート電極が前記基板の深さ方向において前記基板の表面から内部へ延在している縦型トランジスタであり、
前記ゲート電極は、導電型の不純物が拡散された半導体によって形成されており、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物が分布している
固体撮像装置。 - 前記ゲート電極は、前記不純物の分布が、前記基板の表面から内部の間において極値を含まずに、前記基板の表面から内部へ単調に低くなるように形成されている、
請求項1に記載の固体撮像装置。 - 前記ゲート電極は、前記基板の内部に位置する底面のコーナー部分の不純物濃度が、他の部分の不純物濃度よりも低くなるように形成されている、
請求項1に記載の固体撮像装置。 - 前記光電変換部は、前記基板において前記転送トランジスタが設けられた表面に対して反対側に位置する裏面の側から入射する光を受光し、前記信号電荷を生成するように構成されている、
請求項1から3のいずれかに記載の固体撮像装置。 - 光を光電変換することによって信号電荷を生成する光電変換部を、基板の内部に設ける光電変換部形成工程と、
前記光電変換部が生成した信号電荷を前記光電変換部からチャネルを介して読み出すように構成された転送トランジスタを、前記光電変換部よりも前記基板の表面の側に設ける転送トランジスタ形成工程と
を有し、
前記転送トランジスタ形成工程は、
ゲート電極が前記基板の深さ方向において前記基板の表面から内部へ延在し、前記チャネルが前記基板の深さ方向において前記基板の表面から内部に沿って形成されるように、前記ゲート電極を形成するゲート電極形成工程
を含み、
前記ゲート電極形成工程においては、導電型の不純物が拡散された半導体によって、前記ゲート電極を形成し、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物を分布させる、
固体撮像装置の製造方法。 - 基板と、
チャネルが基板の深さ方向において前記基板の表面から内部に沿って形成されるように、ゲート電極が前記基板の深さ方向において前記基板の表面から内部へ延在している縦型トランジスタと
を含み、
前記ゲート電極は、導電型の不純物が添加された半導体によって形成され、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物が分布している
半導体装置。 - ゲート電極が基板の深さ方向において前記基板の表面から内部へ延在し、前記チャネルが前記基板の深さ方向において前記基板の表面から内部に沿って形成される縦型トランジスタを形成する縦型トランジスタ形成工程
を有し、
前記縦型トランジスタ形成工程においては、
導電型の不純物が拡散された半導体によって前記ゲート電極を形成するゲート電極形成工程
を含み、
前記ゲート電極形成工程においては、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物を分布させる、
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008248501A JP2010080739A (ja) | 2008-09-26 | 2008-09-26 | 固体撮像装置、半導体装置、および、その製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008248501A JP2010080739A (ja) | 2008-09-26 | 2008-09-26 | 固体撮像装置、半導体装置、および、その製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010080739A true JP2010080739A (ja) | 2010-04-08 |
Family
ID=42210837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008248501A Pending JP2010080739A (ja) | 2008-09-26 | 2008-09-26 | 固体撮像装置、半導体装置、および、その製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010080739A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180085521A (ko) * | 2017-01-19 | 2018-07-27 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 제조방법 |
-
2008
- 2008-09-26 JP JP2008248501A patent/JP2010080739A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180085521A (ko) * | 2017-01-19 | 2018-07-27 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 제조방법 |
KR102609993B1 (ko) * | 2017-01-19 | 2023-12-06 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7855407B2 (en) | CMOS image sensor and method for manufacturing the same | |
JP6179865B2 (ja) | 固体撮像装置及びその製造方法 | |
KR100720503B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
JP5531580B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
TWI404200B (zh) | Solid-state imaging devices and electronic machines | |
US8399914B2 (en) | Method for making solid-state imaging device | |
JP2013012556A (ja) | 固体撮像装置とその製造方法、および電子機器 | |
WO2014002362A1 (ja) | 固体撮像装置及びその製造方法 | |
TWI617014B (zh) | Solid-state imaging device, manufacturing method, and electronic device | |
JP5508356B2 (ja) | 固体撮像装置およびその駆動方法、固体撮像装置の製造方法、並びに電子情報機器 | |
WO2016006474A1 (ja) | 固体撮像装置、製造方法、および電子機器 | |
US12021106B2 (en) | Solid-state image sensor and electronic device | |
JP5272281B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
JP2007088305A (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
KR100640980B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
JPH11274461A (ja) | 固体撮像装置とその製造方法 | |
US11569279B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
JP2010267709A (ja) | 固体撮像装置、電子機器、固体撮像装置の製造方法および電子機器の製造方法 | |
JP2007180540A (ja) | Cmosイメージセンサ及びその製造方法 | |
CN116250248A (zh) | 固态摄像装置及其制造方法和电子设备 | |
JP4115446B2 (ja) | Cmosイメージセンサの製造方法 | |
JP2010080739A (ja) | 固体撮像装置、半導体装置、および、その製造方法 | |
JP2010056245A (ja) | 半導体撮像素子及びその製造方法、電子機器 | |
JP2006041080A (ja) | 固体撮像装置 | |
JP2014127514A (ja) | 固体撮像素子、固体撮像素子の製造方法および電子機器 |