JP2010114274A - 固体撮像装置とその製造方法、及び電子機器 - Google Patents

Abstract

【課題】固体撮像装置における飽和電荷量（Ｑｓ）を増加し、ゲート界面の調整を図る。ゲート界面の調整は、例えば、暗電流の発生を抑制、あるいは電荷転送の改善を図る。
【解決手段】半導体基板１１内に埋め込まれた光電変換素子となるフォトダイオードＰＤと、チャネル方向が前記半導体基板１１に対して垂直である縦型の転送トランジスタＴｒ１と、縦型の転送トランジスタＴｒ１の転送ゲート部の周りに形成されたゲート界面調整用の不純物イオン注入領域２５とを有する。
【選択図】図３

Description

本発明は、固体撮像装置とその製造方法、及びこの固体撮像装置を備えた電子機器に関する。

固体撮像装置は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサに代表される増幅型固体撮像装置と、ＣＣＤ（Charge Coupled Device）イメージセンサに代表される電荷転送方固体撮像装置に大別される。これら固体撮像装置は、デジタルスチルカメラ、デジタルビデオカメラなどに広く用いられている。また、近年、カメラ付き携帯電話やＰＤＡ（Personal Digital Assistant）などのモバイル機器に搭載される固体撮像装置としては、電源電圧が低く、消費電力の観点などからＣＭＯＳイメージセンサが多くも用いられている。

ＣＭＯＳ固体撮像装置として、光電変換素子（フォトダイオード）をｐ型シリコン半導体基板の内部に形成し、縦型の転送トランジスタを形成して、飽和電荷量（Ｑｓ）、感度低下させることなく、画素サイズの微細化を図った固体撮像装置が提案されている（特許文献１参照）。図２６に、かかるＣＭＯＳ固体撮像装置の画素の要部断面構造を示す。

このＣＭＯＳ固体撮像装置１１１は、基板裏面から光を照射する裏面照射型の固体撮像素子である。このＣＭＯＳ固体撮像装置１１１では、半導体基板１１２の表面側に、各画素を構成する画素トランジスタ、本例では転送トランジスタＴｒ１、リセットトランジスタＴｒ２及び増幅トランジスタＴｒ３が形成される。これら画素トランジスタの下部にフォトダイオードＰＤが形成される。フォトダイオードＰＤは、半導体基板１１２の内部に電荷蓄積領域となる高不純物領域（ｎ＋領域）１１３Ａと低不純物領域（ｎ領域）１１３Ｂからなるｎ型半導体領域１１３と、その表面側の高不純物濃度のｐ型半導体領域（ｐ＋領域）１１４とにより構成される。

縦型転送トランジスタＴｒ１は、半導体基板１１２の表面から深さ方向にフォトダイオードＰＤのｎ型の高濃度不純物領域（ｎ＋領域）１１３Ａ内に達する溝部１１４内にゲート絶縁膜１１５を介して埋め込んだ柱状の転送ゲート電極１１６を有して構成される。半導体基板１１２の表面にはゲート絶縁膜１１５に接するようにフローティングディフージョン（ＦＤ）４０となるｎ型のソース・ドレイン領域１１７が形成される。縦型転送トランジスタＴｒ１の転送ゲート電極１１６は、単位画素１３１の中心、すなわちフォトダイオードＰＤの中心に相当する位置に形成される。フォトダイオードＰＤの高不純物濃度領域（ｎ＋領域）１１３Ａ内に形成されたゲート絶縁膜１１５を取り囲むように、高不純物濃度のｐ型半導体領域（ｐ＋領域）１２１が形成される。

リセットトランジスタＴｒ２は、半導体基板１１２の表面側の一対のｎ型のソース・ドレイン領域１１７及び１１８とゲート絶縁膜を介して形成されたリセットゲート電極１２３とにより構成される。増幅トランジスタＴｒ３は、半導体基板１１２の表面側の一対のｎ型のソース・ドレイン領域１１９及び１２０と、ゲート絶縁膜を介して形成されたリセットゲート電極１２４とのより構成される。さらに、これら画素トランジスタ（Ｔｒ１，Ｔｒ２，Ｔｒ３）が形成された半導体基盤１１２の上に、層間絶縁膜１２５を介して複数層の配線１２６を形成した多層配線層が形成される。さらに、図示しないが、半導体基板１１２の裏面には、カラーフィルタ及びその上の各画素に対応した位置にオンチップマイクロレンズ等が形成される。図１９において、符号１３０は画素分離領域を示す。符号１３１は単位画素を示す。

その他、裏面照射型の固体撮像装置に関しても、特許文献２に開示されている。
特開２００５−２２３０８４号公報 特開２００３−３１７８５号公報

ところで、上述の固体撮像装置１１１では、縦型転送トランジスタＴｒ１を画素中心に配置することで、フォトダイオードＰＤの周辺と転送ゲート電極１１６との距離が同じになり、信号電荷の完全転送が容易になるとされている。しかしながら、転送ゲート電極１１６は、フォトダイオードＰＤの形成を阻害する存在となる。このため、転送ゲート電極１１６の部分は、フォトダイオードＰＤとして形成することができず、単位面積当たりの飽和電荷量（Ｑｓ）が減少することになり、画素特性に不利な構造となっている。

また、固体撮像装置１１１では、フォトダイオードＰＤとフローティングディフージョンＦＤ（ｎ型のソース・ドレイン領域１１７）間の距離で実効チャネル長を決定している。しかし、この構成の場合、転送ゲート電極下にｎ＋領域１１３Ａが接する形で存在し、ＧＩＤＬ（Gate Induced Drain Leakage）起因の暗電流による白傷が発生し、画素特性を大きく傷つける懼れがある。

固体撮像装置１１１では、図２６に示すように、フォトダイオードＰＤのｎ型半導体領域（ｎ+領域）１１３Ａ表面に、転送ゲート電極１１６を囲むようにｐ−領域１２２が形成されている。このｐ−領域１２２によって、フォトダイオードＰＤの電荷蓄積量を維持しつつ、転送ゲート電極１１６での電荷転送を容易にしている。しかし、領域１２２がｐ−では、実際に転送パスを確保することが難しい。

固体撮像装置１１１では、転送ゲート電極１１６に付随するゲート絶縁膜１１５と、フォトダイオードＰＤのｎ型半導体領域（ｎ＋領域）１１３Ａとの間にｐ−領域１２２を形成することで、フォトダイオードＰＤの欠陥などによる暗電流の発生を抑制している。しかしながら、転送ゲート電極１１６を形成するために、シリコンの半導体基板１１２を選択エッチングしたときに生じるダメージに起因した欠陥から発生する暗電流を抑制する必要があり、ｐ−領域１２２では不十分である。

固体撮像装置１１１では、フローティングディフージョンのｎ型ソース・ドレイン領域１１７と、フォトダイオードＰＤとの間にある転送ゲート電極脇のチャネル領域がｐ型領域になっている。しかし、この構造では、フォトダイオードＰＤに蓄積された信号電荷を完全転送することが難しい。固体撮像装置では、画素が微細化されても飽和電荷量の増加と共に、電荷転送の改善が望まれる。

本発明は、上述の点に鑑み、飽和電荷量（Ｑｓ）を増加し、転送ゲート界面の調整を図った固体撮像装置とその製造方法を提供するものである。
また、本発明は、上記固体撮像装置を備えた電子機器を提供するものである。

本発明に係る固体撮像装置は、半導体基板の深さ方向に形成された複数層の光電変換素子となるフォトダイオードと、チャネル方向が前記半導体基板に対して垂直である縦型の転送トランジスタと、複数層のフォトダイオードの各電荷蓄積領域となる第２導電型半導体領域を接続するオーバーフローパスと、縦型の転送トランジスタの転送ゲート部の周りに形成されたゲート界面調整用の不純物イオン注入領域とを有する。

本発明の固体撮像装置では、半導体基板の深さ方向に複数層のフォトダイオードが形成され、電荷蓄積時には、いずれかのフォトダイオードが飽和電荷量に達すると、オーバーフローパスを通して、溢れた信号電荷が飽和していないフォトダイオードに蓄積される。これにより飽和電荷量（Ｑｓ）が増加する。縦型の転送ゲート部の周りにゲート界面調整用の不純物イオン注入領域が形成されるので、残像がなく、かつ白傷の発生が抑えられる構造が実現できる。不純物イオン注入領域が、例えば、第２導電型半導体領域であれば、電荷転送効率がより改善され、第１導電型半導体領域であれば、暗電流の発生が抑制され、白傷の発生が抑えられる。

本発明に係る固体撮像装置は、半導体基板内に埋め込まれた光電変換素子となるフォトダイオードと、複数の画素トランジスタのうち、画素端に配置されチャネル方向が前記半導体基板に対して垂直である縦型の転送トランジスタと、縦型の転送トランジスタの転送ゲート部の周りに形成された所要導電型の不純物イオン注入領域とを有する。

本発明の固体撮像装置では、半導体基盤内に埋め込まれた光電変換素子となるフォトダイオードが、一層の場合、複数層の場合を含む。いずれの場合も、縦型の転送トランジスタが画素端に配置されるので、フォトダイオードの面積を広く取ることができ、飽和電荷量（Ｑｓ）が増加する。縦型の転送ゲート部の周りの所要導電型の不純物イオン注入領域が、例えば第２導電型半導体領域であれば、電荷転送効率がより改善される。また、所要導電型の不純物イオン注入領域が、第１導電型半導体領域であれば、暗電流の発生が抑制され、白傷の発生が抑えられる。

本発明に係る固体撮像装置の製造方法は、半導体基板の深さ方向に複数層のフォトダイオードと、各フォトダイオードの電荷蓄積領域となる第２導電型半導体領域を接続するオーバーフローパスを形成する工程と、半導体基板の深さ方向に、オーバーフローパスに接して不純物イオン注入領域を形成する工程と、不純物イオン注入領域内に、半導体基板の深さ方向に伸びる溝部を形成する工程と、溝部の内壁面にゲート絶縁膜を形成し、溝部内に埋め込むように縦型転送トランジスタの転送ゲート電極を形成する工程を有する。

本発明の固体撮像装置の製造方法では、複数層のフォトダイオードとオーバーフローパスを形成した後、不純物イオン注入領域を形成し、次いで、不純物イオン注入領域に転送ゲート電極を埋め込む溝部を形成している。これにより溝部内壁面に沿った不純物イオン注入領域の形成ができる。また、不純物イオン注入領域を挟んでオーバーフローパスと対向する縦型の転送ゲート部を形成することができる。

本発明に係る固体撮像装置の製造方法は、半導体基板の深さ方向に不純物イオン注入領域を形成する工程と、不純物イオン注入領域内に、半導体基板の深さ方向に伸びる溝部を形成する工程と、半導体基板の深さ方向に複数層のフォトダイオードと、各フォトダイオードの電荷蓄積領域となる第２導電型半導体領域を接続し不純物イオン注入領域に接するオーバーフローパスを形成する工程と、溝部の内壁面にゲート絶縁膜を形成し、溝部内に埋め込むように縦型転送トランジスタの転送ゲート電極を形成する工程を有する。

本発明の固体撮像装置の製造方法では、不純物イオン注入領域を形成し、この不純物イオン注入領域に縦型の転送ゲート電極を埋め込む溝部を形成した後に、複数層のフォトダイオードとオーバーフローパスを形成している。これにより溝部内壁面に沿った不純物イオン注入領域の形成ができる。また、不純物イオン注入領域を挟んでオーバーフローパスと対向する縦型の転送ゲート部を形成することができる。

本発明に係る電子機器は、光学レンズと、固体撮像装置と、固体撮像装置の出力信号を処理する信号処理回路を備える。固体撮像装置は、半導体基板の深さ方向に形成された複数層の光電変換素子となるフォトダイオードと、チャネル方向が前記半導体基板に対して垂直である縦型の転送トランジスタと、縦型の転送トランジスタの転送ゲート部の周りに形成された不純物イオン注入領域と、複数層のフォトダイオードの各電荷蓄積領域となる第２導電型半導体領域を接続するオーバーフローパスとを有する。

本発明に係る固体撮像装置及びその製造方法によれば、単位画素の飽和電荷量（Ｑｓ）が増加し、電荷転送のより改善向上した、あるいは暗電流の発生を抑制して白傷の発生が抑えられた固体撮像装置を提供することできる。
本発明に係る電子機器によれば、上記本発明の固体撮像装置を備えることにより、ダイナミックレンジの向上、高画質化された電子機器を提供することができる。

以下、図面を参照して本発明の実施の形態を説明する。

図１に、本発明に適用される固体撮像装置、すなわちＣＭＯＳ固体撮像装置の一例の概略構成を示す。本例の固体撮像装置１は、半導体基板１１例えばシリコン基板に複数の光電変換素子を含む画素２が規則的に２次元的に配列された画素部（いわゆる撮像領域）３と、周辺回路部とを有して構成される。画素２は、光電変換素子となる例えばフォトダイオードと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を有して成る。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３つのトランジスタで構成することができる。その他、選択トランジスタを追加して４つのトランジスタで構成することもできる。単位画素の等価回路は通常と同様である。後述に単位画素の一例を示す。

周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８などを有して構成される。

制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成し、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。

垂直駆動回路４は、例えばシフトレジスタによって構成され、画素部３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換素子となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基く画素信号をカラム信号処理回路５に供給する。

カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとに黒基準画素（有効画素領域の周囲に形成される）からの信号によってノイズ除去などの信号処理を行う。すなわちカラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。

水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。

図２に、単位画素の等価回路の一例を示す。本回路例に係る単位画素２は、１つの光電変換素子であるフォトダイオードＰＤと、転送トランジスタＴｒ１、リセットトランジスタＴｒ２及び増幅トランジスタＴｒ３の３つの画素トランジスタを有する。これら画素トランジスタＴｒ１〜Ｔｒ３は、本例ではｎチャネルＭＯＳトランジスタを用いている。

転送トランジスタＴｒ１は、フォトダイオードＰＤのカソードとフローティングディフージョン（ＦＤ）との間に接続される。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（本例では電子）は、転送ゲートに転送パルスが印加されることによって、フローティングディフージョン（ＦＤ）に転送される。

リセットトランジスタＴｒ２は、そのドレインが選択電源ＳＥＬＶＤＤに接続され、そのソースがフローティングディフージョン（ＦＤ）に接続される。フォトダイオードＰＤからフローティングディフージョン（ＦＤ）への信号電荷の転送に先立って、リセットゲートにリセットパルスを印加することにより、フローティングディフージョン（ＦＤ）の電位がリセットされる。選択電源ＳＥＬＶＤＤは、電源電圧としてＶＤＤレベルとＧＮＤレベルとを選択的にとる電源である。

増幅トランジスタＴｒ３は、その増幅ゲートにフローティングディフージョン（ＦＤ）が接続され、そのドレインが選択電源ＳＥＬＶＤＤに接続され、そのソースが垂直信号線９に接続されたソースフォロア構成となっている。選択電源ＳＥＬＶＤＤがＶＤＤレベルになることにより、動作状態となって画素２を選択する。リセットトランジスタＴｒ２によりリセットした後のフローティングディフージョン（ＦＤ）の電位はリセットレベルとして垂直信号線９に出力される。さらに、転送トランジスタＴｒ１によって信号電荷を転送した後のフローティングディフージョン（ＦＤ）の電位は、信号レベルとして垂直信号線９に出力される。

上述の固体撮像装置において、光を基板裏面側から入射させる裏面照射型に構成するときは、画素部３及び周辺回路部が形成された半導体基板の表面側の上方に、層間絶縁膜を介して多層配線層が形成され、裏面側が光入射面（いわゆる受光面）となる。裏面側の画素部３上に平坦化膜を介してオンチップカラーフィルタ、さらにその上にオンチップマイクロレンズが形成される。

上述の固体撮像装置において、光を基板表面側から入射させる表面照射型に構成するときは、画素部３及び周辺回路部が形成された基板の表面側の上方に、層間絶縁膜を介して多層配線層が形成される。画素部３では、多層配線層の上に平坦化膜を介してオンチップカラーフィルタ、さらにその上にオンチップマイクロレンズが形成される。

＜第１の実施の形態＞
［固体撮像装置の構成］
図３に、本発明に係る固体撮像装置の第１実施の形態を示す。図３は、画素部３の要部の断面構造を示す。本実施の形態に係る固体撮像装置１０１は、第１導電型、例えばｐ型のシリコン半導体基板１１に画素分離領域２１が形成され、この画素分離領域２１で区画された領域にフォトダイオードＰＤと画素トランジスタからなる単位画素２が形成される。
単位画素２では、半導体基板１１内に、複数の光電変換素子となるフォトダイオードＰＤ［ＰＤ１，ＰＤ２，ＰＤ３］を層状に形成し、転送トランジスタＴｒ１を縦型トランジスタで形成して構成される。すなわち、複数層のフォトダイオードＰＤ［ＰＤ１、ＰＤ２、ＰＤ３］は、半導体基板１１の深さ方向に第２導電型であるｎ型の半導体領域と、第１導電型であるｐ型の半導体領域が交互に積層されて構成される。画素分離領域２１は、例えばｐ型半導体領域で形成することができる。

縦型の転送トランジスタＴｒ１では、半導体基板１１に深さ方向に垂直に延びる溝部２２が形成され、溝部２２にゲート絶縁膜２３を介して柱状の転送ゲート電極２４が埋め込まれるように形成される。転送ゲート電極は、その上部が半導体基板１１の表面に沿うように張り出して形成され、その転送ゲートの張り出し部分に近接するように、半導体基板表面にｎ型半導体領域によるフローティングディフージョン（ＦＤ）４０が形成される。転送トランジスタＴｒ１は、単位画素２の端、すなわちフォトダイオードＰＤ［ＰＤ１〜ＰＤ３］の端に形成される。

第１フォトダイオードＰＤ１は、半導体基板１１の最深部の位置にｐｎ接合面が形成されるように、ｎ型半導体領域２８とその上のｐ型半導体領域２９とを有して構成される。第２フォトダイオードＰＤ２は、半導体基板１１の中間の深さ位置にｐｎ接合面が形成されるように、ｎ半導体領域３０とその上のｐ型半導体領域３１とを有して構成される。第３フォトダイオードＰＤ３は、半導体基板１１の表面側の位置にｐｎ接合面が形成されるように、ｎ型半導体領域３２とその上のｐ型半導体領域３３とを有して構成される。

半導体基板１１の表面側に形成された第３フォトダイオードＰＤ３は、画素トランジスタであるリセットトランジスタＴｒ２及び増幅トランジスタＴｒ３が形成されるｐ型半導体ウェル領域２７を残して転送ゲート電極２４側に寄って形成される。

半導体基板１１裏面側において、第１フォトダイオードＰＤ１のｎ型半導体領域２８の直下から転送ゲート部の直下にわたり、ｎ型半導体領域２８より不純物濃度が低いｎ型半導体領域（ｎ−領域）３７が形成される。

転送ゲート電極２４の基板表面に張り出した部分の直下の半導体基板表面には、第３フォトダイオードＰＤ３のｐ型半導体領域３３に連続して、フローティングディフージョン（ＦＤ）４０に通じるチャネル領域３６が形成される。このチャネル領域３６は、例えばｎ−領域またはｐ−領域で形成される。

フローティングディフージョン（ＦＤ）４０は、半導体基板表面に形成され、転送ゲート電極２４の基板表面に張り出した部分に形成したサイドウォール４１をマスクにセルフアラインで形成される。

さらに、本実施の形態では、各フォトダイオードＰＤ１〜ＰＤ３の電荷蓄積領域となるｎ型半導体領域２８、３０、３２の相互を接続するｎ型半導体領域によるオーバーフローパス３５が形成される。さらに、転送ゲート部の周り、すなわち溝部２２の内壁面に形成したゲート絶縁膜２５と半導体基板１１との界面に、ゲート界面調整用の不純物イオン注入領域が形成される。本例では不純物イオン注入領域として、暗電流を抑制するためのｐ型半導体領域２５が形成される。

ｐ型半導体領域２５は、溝部２２を選択エッチングなどで形成したときの結晶欠陥、歪みに起因してゲート絶縁膜２５と半導体基板１１との界面から発生する暗電流、白傷となる電荷（電子）を再結合させて消滅させる機能を有する。

オーバーフローパス３５は、暗電流を抑制するためのｐ型半導体領域２５に接して形成され、転送ゲート部のチャネル領域３４を兼ねる。このオーバーフローパス３５は、電荷蓄積時には、フォトダイオードＰＤ［ＰＤ１〜ＰＤ３］の電荷蓄積領域であるｎ型半導体領域２８，３０，３２の空乏化したポテンシャルより浅いポテンシャルを有する。また、オーバーフローパス２５は、電荷転送時には、転送ゲート電極に印加される転送パルスにより、フォトダイオードＰＤからフローティングディフージョン（ＦＤ）４０へ信号電荷を転送するためのチャネル領域３４として働く深いポテンシャルを有する。

オーバーフローパス３５は、受光時に、１のフォトダイオードＰＤで蓄積しきれなかった電荷（飽和電荷量を超えた電荷）を、オーバーフローパス３５のポテンシャルを超えて、隣接するフォトダイオードＰＤへ蓄積させる機能を有する。

オーバーフローパス３５は、転送ゲート部の周りのｐ型半導体領域２５に接して形成される。第１、第２のフォトダイオードＰＤ１、ＰＤ２のｐ型半導体領域２９、３１と転送ゲート部との間にオーバーフローパス３５が形成される。すなわち、フォトダイオードＰＤのｐ型半導体領域２９、３１は、転送ゲート部から所要の距離だけオフセットして形成されている。つまり、ｐ型半導体領域２９、３１は、オーバーフローパス３５の幅分だけ転送ゲート部から離れて形成される。

半導体基板１１の表面のｐ型半導体ウェル領域２７には、ｎ型のソース・ドレイン領域４１，４２，４３が形成される。このうちの一対のソース・ドレイン領域４１及び４２と、ゲート絶縁膜４４を介して形成されたリセットゲート電極４５とにより、リセットトランジスタＴｒ２が構成される。また、他対のソース・ドレイン領域４２及び４３と、ゲート絶縁膜４４を介して形成された増幅ゲート電極４６とにより、増幅トランジスタＴｒ３が構成される。半導体基板１１の表面の所要位置には、ｐ型半導体領域によるチャネルストップ領域４７が形成される。

さらに、図示しないが、半導体基板１１の表面上には、層間絶縁膜を介して複数層の配線を配置した多層配線層が形成される。
また、本実施の形態の固体撮像装置１０１は、光を基板裏面側から照射する裏面照射型に構成される。このため、図示しないが、半導体基板１１の裏面にｎ型半導体領域（ｎ−領域）３７に接するように高不純物濃度の暗電流抑制のためのｐ型半導体領域が形成される。さらに、このｐ型半導体領域の面上に平坦化膜を介してカラーフィルタ及びオンチップマイクロレンズが形成される。

［動作説明］
次に、第１実施の形態に係る固体撮像装置１０１の動作を説明する。電荷蓄積時には、入射した光によって光電変換して信号電荷が発生する。発生した信号電荷（本例では電子）は、ポテンシャル勾配にしたがってｎ型半導体領域へ移動し、ポテンシャルエネルギが最小となるところで、フォトダイオードＰＤに蓄積される。即ち、基板に埋込まれた第１フォトダイオードＰＤ１のｎ型半導体領域２８、第２フォトダイオードＰＤ２のｎ型半導体領域３０、基板表面の第３フォトダイオードＰＤ３のｎ型半導体領域３２のいずれかに蓄積される。各ｎ型半導体領域２８，３０，３２は完全空乏化しており、そのポテンシャルに信号電荷が蓄積される。

そして、強い光が入射された場合、生成される信号電荷は多くなり、いずれかのフォトダイオードＰＤ１、ＰＤ２、ＰＤ３のｎ型半導体領域の飽和電荷量を超える。いずれかのフォトダイオードＰＤ１、ＰＤ２、ＰＤ３が、飽和電荷量に達すると、その飽和電荷量を超えた電荷は、オーバーフローパス３５のポテンシャルを超えて、飽和に達していないフォトダイオードＰＤのｎ型半導体領域に蓄積される。

一例として、最初に、第１フォトダイオードＰＤ１のｎ型半導体領域２８が飽和電荷量に達すると、その飽和電荷量を超えた電荷は、オーバーフローパス３５を通して隣接する第２フォトダイオードＰＤ２のｎ型半導体領域３０に蓄積される。第２フォトダイオードＰＤ２のｎ型半導体領域３０が飽和電荷量に達すると、その飽和電荷量を超えた電荷は、オーバーフローパス３５を通して隣接する第３フォトダイオードＰＤ３のｎ型半導体領域３２に蓄積される。さらに、第３フォトダイオードＰＤ３のｎ型半導体領域３２が飽和電荷量に達すると、その飽和電荷量を超えた電荷は、チャネル領域３６を通してフローティングディフージョン（ＦＤ）４０に流れ、排出される。

電荷転送時には、転送トランジスタＴｒ１の転送ゲート電極２４に転送パルス（本例では正電圧）が印加されることにより、転送トランジスタＴｒ１がオン状態になる。すなわち、転送パルスの印加により、各フォトダイオードＰＤ［ＰＤ１，ＰＤ２，ＰＤ３］のｎ型半導体領域２８、３０，３２及びそれらに連なるオーバーフローパス３５のポテンシャルが変調される。すなわち、オーバーフローパス３５のポテンシャルが深くなり、ポテンシャル勾配が転送ゲート部に向かって形成される。このポテンシャル勾配に従って、フォトダイオードＰＤ［ＰＤ１〜ＰＤ３］のいずれか、あるいは全てのフォトダイオードＰＤのｎ型半導体領域（２８，３０，３２）に蓄積された信号電荷が転送ゲート部まで転送される。転送ゲート部に達した信号電荷は、オーバーフローパス３５が転送チャネル３４となって、基板の垂直方向に延びる転送ゲート部に沿って基板表面側の転送ゲート部下のチャネル領域３６まで転送される。その後、信号電荷は、表面転送ゲート部下のチャネル領域３６に形成されるポテンシャル勾配に従って、フローティングディフージョン（ＦＤ）４０に移動する。

第１実施の形態に係る固体撮像装置１０１によれば、半導体基板１１の深さ方向に複数のフォトダイオードＰＤ［ＰＤ１〜ＰＤ３］を積層し、オーバーフローパス３５を介して各フォトダイオードＰＤ１〜ＰＤ３のｎ型半導体領域２８〜３２を接続している。そして、電荷蓄積時に、いずれかのフォトダイオードＰＤで飽和電荷量に達すると、その飽和電荷量を超えた電荷は、オーバーフローパス３５を通して他の飽和していないフォトダイオードＰＤへ蓄積される。この構成により、画素サイズを微細化した場合でも、単位画素当たりの実効的な飽和電荷量（Ｑｓ）が増加し、ダイナミックレンジを大きくでき、コントラストを向上することができる。

転送トランジスタＴｒ１を縦型トランジスタとして構成すると共に、転送トランジスタＴｒ１を画素２の端に形成することにより、フォトダイオードＰＤ［ＰＤ１〜ＰＤ３］の面積を大きく取ることができ、単位面積当たりの飽和電荷量（Ｑｓ）を増加することができる。縦型の転送トランジスタＴｒ１の転送ゲート部の全体を覆うｐ型半導体領域２５を形成したことにより、縦型の転送トランジスタＴｒ１の脇及び底部に存在する欠陥などに起因する暗電流の発生を抑制し、白傷の発生を抑制することができる。

複数のフォトダイオードＰＤを積層し、そのフォトダイオードＰＤを構成するｐ型半導体領域２９、３１と転送ゲート部との間にオーバーフローパス３５が形成される。すなわち、フォトダイオードＰＤのｐ型半導体領域２９、３１を転送ゲート部から所要の距離だけオフセットして形成している。このオフセット量を調整することで、フォトダイオードＰＤに蓄積された信号電荷を、オーバーフローパス３５を兼ねるチャネル領域３４を通じて、縦方向に完全転送することができる。かつ、フォトダイオードＰＤに蓄積できる飽和電荷量（Ｑｓ）を確保できる。そして、このような完全転送かつ飽和電荷量（Ｑｓ）を確保できる構造の設計を可能にする。

［固体撮像装置の製造方法（１）］
図４〜図１１に、第１実施の形態に係る固体撮像装置１０１の製造方法の一例を示す。先ず、図４に示すように、ｐ型の半導体基板１１にｐ型半導体ウェル領域２７を形成する。ｐ型半導体ウェル領域２７の深さ方向に第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２を積層して形成する。第１フォトダイオードＰＤ１は、半導体基板１１の最深部に、ｐｎ接合面を有するように、ｎ型半導体領域２８とｐ型半導体領域２９を積層して形成する。第２フォトダイオードＰＤ２は、半導体基板１１の中間部に、同様にｐｎ接合を形成するように、ｎ型半導体領域３０とｐ型半導体領域３１を積層して形成する。これらｎ型半導体領域２８、３０及びｐ型半導体領域２９，３１は、交互に互いに接するように形成する。

また、第１、第２のフォトダイオードＰＤ１、ＰＤ２の各ｎ型半導体領域２８、３０，を接続するｎ型半導体領域によるオーバーフローパス３５を形成する。また、半導体基板１１の第１フォトダイオードＰＤ１のｎ型半導体領域２８の直下に、後に形成される転送ゲート部の底部まで延びるｎ型半導体領域２８より低不純物濃度のｎ型半導体領域３７を形成する。上述の各領域は、イオン注入法を用いて形成する。

次に、図５に示すように、半導体基板１１に単位画素を区画するための、ｐ型半導体領域による画素分離領域２１をイオン注入法にて形成する。また、半導体基板１１の表面側の所要部分に、ＳＴＩ構造のチャネルストップ領域４７を形成する。このＳＴＩ（Shallow Trench Isolation）構造は、基板表面から選択エッチングで所要深さの溝を形成し、この溝内をシリコン酸化膜で埋め込むことにより形成する。ＳＴＩ構造のチャネルストップ領域４７は、いわゆる素子分離領域に相当する。

次に、図６に示すように、半導体基板１１の表面に、チャネルストップ領域４７の上面と面一となるように、順次絶縁膜、例えばシリコン酸化膜５５及びシリコン窒化膜５６を形成する。このシリコン窒化膜５６上に縦型の転送ゲート電極を形成する部分に対応して開口５２を有するレジストマスク５１を形成する。開口５２は、画素の端に位置するように形成する。このレジストマスク５２の開口５２を通じて、ｐ型不純物５３をイオン注入して、半導体基板１１内に暗電流抑制にためのｐ型半導体領域２５を形成する。ｐ型半導体領域２５は、各フォトダイオードＰＤ［ＰＤ１、ＰＤ２、ＰＤ３］のｎ型半導体領域を接続するｎ型のオーバーフローパス３５に接するように、かつ低不純物濃度のｎ型半導体領域３７に達して、もしくはその近傍まで形成する。

次に、図７に示すように、レジストマスク５１の開口５２に対して等方性エッチングを行う。この等方性エッチングにより、シリコン窒化膜５６によるサイドウォール５６ａを形成する。

次に、図８に示すように、レジストマスク５１を除去し、サイドウォール５６ａを有するシリコン窒化膜５６をマスクに、異方性エッチングによりｐ型半導体領域２５を選択エッチングして溝部２２を形成して行く。溝部２２は、いわゆるセルフアラインで形成される。上記ｐ型半導体領域２５及び溝部２２は、画素端に形成する。

そして、図９に示すように、この選択エッチングを進行させて、ｐ型半導体領域２５が、溝部内側壁及び溝部低面に所要の幅だけ残るように溝部２２を形成する。その後、シリコン酸化膜５５及びシリコン窒化膜５６を除去する。

次に、図１０に示すように、溝部２２の内面及び半導体基板１１の表面にわたってゲート絶縁膜２３を形成する。ゲート絶縁膜２３としては、例えばシリコン酸化（ＳｉＯ_２）膜を用いることができる。その後、溝部２２内に埋め込むように、かつ半導体基板１１の表面にわたってゲート電極材、例えばポリシリコン膜を形成し、パターニングする。これにより、一部基板表面に張り出すと共に、溝部２２内に埋め込まれた柱状の転送ゲート電極２４を形成する。また基板表面のｐ型半導体ウェル領域２７上に、ゲート絶縁膜２３を介して、例えば同様のポリシリコン膜によるリセットゲート電極４５及び増幅ゲート電極４６を形成する。

次に、図１１に示すように、それぞれの転送ゲート電極２４、リセットゲート電極４５及び増幅ゲート電極４６にサイドウォール４８を形成する。それぞれのサイドウォール４８をマスクにしてｎ型不純物をイオン注入し、セルフアラインにてｎ型半導体領域によるフローティングディフージョン（ＦＤ）４０、ソース・ドレイン領域４１、４２，４３を形成する。これにより、縦型転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３を形成する。縦型転送トランジスタＴｒ１は、画素端に形成される。

この工程の後もしくはこの工程の前に、ｐ型半導体ウェル領域２７の表面に、第３フォトダイオードＰＤ３を形成する。第３のフォトダイオードＰＤ３は、ｐｎ接合を形成するように、ｎ型半導体領域３２とその上のｐ型半導体領域３３をイオン注入により積層して形成する。さらに、ｐ型半導体領域３３に連なり暗電流抑制のためのｐ型半導体領域２５に達する、ｎ−領域またはｐ−領域によるチャネル領域３６を形成する。

これ以降は、通常のように、半導体基板１１の表面側に層間絶縁膜を介して複数層の配線を配置した多層配線層を形成する。また半導体基板１１の裏面に、ｎ型半導体領域３７に接するように暗電流抑制のためのｐ型半導体領域、平坦化膜、カラーフィルタ及びオンチップマイクロレンズを順次形成する。このようにして、目的の裏面照射型の固体撮像装置１０１を得る。

［固体撮像装置の製造方法（２）］
図１２〜図１８に、第１実施の形態に係る固体撮像装置１０１の製造方法の他の例を示す。先ず、図１２に示すように、ｐ型半導体基板１１にｐ型半導体ウェル領域２７と、その下層に低不純物濃度のｎ型半導体領域３７を形成する。ｐ型半導体ウェル領域２７に単位画素を区画するためのｐ型半導体領域による画素分離領域２１を形成する。

そして、半導体基板１１の表面に、チャネルストップ領域４７の上面と面一となるように、順次絶縁膜、例えばシリコン酸化膜５５及びシリコン窒化膜５６を形成する。このシリコン窒化膜５６上に縦型の転送ゲート電極を形成する部分に対応して開口５２を有するレジストマスク５１を形成する。開口５２は、画素の端に位置するように形成する。このレジストマスク５２の開口５２を通じて、ｐ型不純物５３をイオン注入して、半導体基板１１内に暗電流抑制にためのｐ型半導体領域２５を形成する。ｐ型半導体領域２５は、低不純物濃度のｎ型半導体領域３７に達して、もしくはその近傍まで形成する。

次に、図１３に示すように、レジストマスク５１の開口５２に対して等方性エッチングを行う。この等方性エッチングにより、シリコン窒化膜５６によるサイドウォール５６ａを形成する。

次に、図１４に示すように、レジストマスク５１を除去し、サイドウォール５６ａを有するシリコン窒化膜５６をマスクに、異方性エッチングによりｐ型半導体領域２５を選択エッチングして溝部２２を形成して行く。溝部２２は、いわゆるセルフアラインで形成される。上記ｐ型半導体領域２５及び溝部２２は、画素端に形成する。

そして、図１５に示すように、この選択エッチングを進行させて、ｐ型半導体領域２５が、溝部内側壁及び溝部低面に所要の幅だけ残るように溝部２２を形成する。その後、シリコン酸化膜５５及びシリコン窒化膜５６を除去する。

次に、図１６に示すように、各画素分離領域２１で区画されたｐ型半導体ウェル領域２７の深さ方向に、第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２を積層して形成する。第１フォトダイオードＰＤ１は、半導体基板１１の最深部に、ｐｎ接合面を有するように、ｎ型半導体領域２８とｐ型半導体領域２９を積層して形成する。第２フォトダイオードＰＤ２は、半導体基板１１の中間部に、同様にｐｎ接合を形成するように、ｎ型半導体領域３０とｐ型半導体領域３１を積層して形成する。これらｎ型半導体領域２８、３０及びｐ型半導体領域２９，３１は、交互に互いに接するように形成する。

また、第１、第２のフォトダイオードＰＤ１、ＰＤ２の各ｎ型半導体領域２８、３０，を接続するｎ型半導体領域によるオーバーフローパス３５を形成する。最深部に位置するｎ型半導体領域２８及びオーバーフローパス３５は、下層の低不純物濃度のｎ型半導体領域３７に接して形成する。上述の各領域は、イオン注入法を用いて形成する。

次に、図１７に示すように、半導体基板１１の表面側の所要部分に、高不純物濃度のｐ型半導体領域によるチャネルストップ領域４７を形成する。このｐ型半導体領域のチャネルストップ領域４７は、いわゆる素子分離領域に相当する。

さらに、溝部２２の内面及び半導体基板１１の表面にわたってゲート絶縁膜２３を形成する。ゲート絶縁膜２３としては、例えばシリコン酸化（ＳｉＯ_２）膜を用いることができる。その後、溝部２２内に埋め込むように、かつ半導体基板１１の表面にわたってゲート電極材、例えばポリシリコン膜を形成し、パターニングする。これにより、一部基板表面に張り出すと共に、溝部２２内に埋め込まれた柱状の転送ゲート電極２４を形成する。また基板表面のｐ型半導体ウェル領域２７上に、ゲート絶縁膜２３を介して、例えば同様のポリシリコン膜によるリセットゲート電極４５及び増幅ゲート電極４６を形成する。

次に、図１８に示すように、それぞれの転送ゲート電極２４、リセットゲート電極４５及び増幅ゲート電極４６にサイドウォール４８を形成する。それぞれのサイドウォール４８をマスクにしてｎ型不純物をイオン注入し、セルフアラインにて、ｎ型半導体領域によるフローティングディフージョン（ＦＤ）４０、ソース・ドレイン領域４１、４２，４３を形成する。これにより、縦型転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３を形成する。縦型転送トランジスタＴｒ１は、画素端に形成される。

この工程の後もしくはこの工程の前に、ｐ型半導体ウェル領域２７の表面に、第３フォトダイオードＰＤ３を形成する。第３のフォトダイオードＰＤ３は、ｐｎ接合を形成するようにｎ型半導体領域３２とその上のｐ型半導体領域３３をイオン注入により積層して形成する。さらに、ｐ型半導体領域３３に連なり暗電流抑制のためのｐ型半導体領域２５に達する、ｎ−領域またはｐ−領域によるチャネル領域３６を形成する。

これ以降は、通常のように、半導体基板１１の表面側に層間絶縁膜を介して複数層の配線を配置した多層配線層を形成する。また半導体基板１１の裏面に、ｎ型半導体領域３７に接するように暗電流抑制のためのｐ型半導体領域、平坦化膜、カラーフィルタ及びオンチップマイクロレンズを順次形成する。このようにして、目的の裏面照射型の固体撮像装置１０１を得る。

なお、ｐ型半導体領域２５の形成の他の方法としては、先に溝部２２を形成し、その後に溝部２２の内壁面に斜めイオン注入法により、ｐ型半導体領域２５を形成することもできる。

上述の固体撮像装置の製造方法によれば、半導体基板１１の深さ方向に積層された複数のフォトダイオードＰＤと、オーバーフローパス３５と、縦型の転送トランジスタＴｒ１の転送ゲート部を覆う暗電流抑制のためのｐ型半導体領域２５を形成することができる。すなわち、各例共に、飽和電荷量（Ｑｓ）が増加し、暗電流の発生を抑制して白傷の発生を抑制した固体撮像装置１０１を製造することができる。

そして本実施の形態の製法では、ゲート電極２４，４５，５６側壁のサイドウォール４８をマスクにセルフアラインでｎ型不純物をイオン注入してソース・ドレイン領域（ｎ＋領域）４１，４２，４３、ＦＤを形成する。このため、転送ゲート部下に、このｎ＋領域によるフォトダイオード（ＦＤ）４０が回りこまず、ＧＩＤＬ起因の暗電流を抑制することができる。また、サイドウォール４８をマスクにフローティングディフージョン（ＦＤ）４０を形成するので、縦型の転送トランジスタＴｒ１の形成の際のマスクずれが生じても、フローティングディフージョン（ＦＤ）４０は、縦型転送ゲート部から常に一定の距離を離して形成することができる。

縦型の転送ゲート部の周りのｐ型半導体領域２５は、レジストマスク５１を介してイオン注入でｐ型半導体領域２５を形成した後、マスク開口５２に対して等方性エッチングによりサイドウォール５４を形成し、セルフアラインでｐ型半導体領域２５の一部を選択エッチングして形成している。このため、アスペクト比が高い溝部２２の壁面に対応するｐ型半導体領域２２を精度良く形成することができる。

先に、ｐ型半導体領域２５を形成し、その後でｐ型半導体領域２５を選択エッチングして溝部２２を形成するので、溝部２２の底部にはｐ型半導体領域２５が形成される。従って、縦型の転送トランジスタＴｒ１の底部に生じた欠陥起因の暗電流を抑制し、白傷の発生を抑えることができる。

＜第２の実施の形態＞
［固体撮像装置の構成］
図１９に、本発明に係る固体撮像装置の第２実施の形態を示す。本実施の形態に係る固体撮像装置１０２は、第１実施の形態の固体撮像装置１０１において、基板表面側の第３フォトダイオードＰＤ３であるｎ型半導体領域３２及びｐ型半導体領域３３と、チャネル領域３６を省略して構成される。この構成では、第２フォトダイオードＰＤ２と基板表面との間の転送ゲート部下のｐ型半導体ウェル領域がチャネル領域３６１として作用する。その他の構成は第１実施の形態と同様であるので、図３と対応する部分には同一符号を付して重複説明を省略する。

本実施の形態における固体撮像装置１０２の動作は、前述の第１実施の形態で説明したと同様である。

第２実施の形態に係る固体撮像装置１０２によれば、基板表面側の第３フォトダイオードＰＤ３が省略された構成であるので、画素サイズがさらに微細化した場合に適する。すなわち、基板表面の第３フォトダイオードＰＤ３の形成が困難なほど、画素サイズが微細化されても、深さ方向に第１、第２のフォトダイオードＰＤ１，ＰＤ２が形成されていることにより、飽和電荷量（Ｑｓ）の確保と暗電流の抑制ができる。その他、第１実施の形態で説明したと同様の効果を奏する。

＜第３実施の形態＞
［固体撮像装置の構成］
図２０に、本発明に係る固体撮像装置の第３実施の形態を示す。本実施の形態に係る固体撮像装置１０３は、複数のフォトダイオードとして、基板内に埋め込まれた第１フォトダイオードＰＤ１と、基板表面側の第３フォトダイオードＰＤ３との、２つのフォトダイオードを有して構成される。つまり、第１実施の形態における第２フォトダイオードＰＤ２が省略された構成である。本例においても、第１フォトダイオードＰＤ１及び第３フォトダイオードＰＤ３の電荷蓄積領域となるｎ型半導体領域２８及び３２の相互を接続するｎ型半導体領域によるオーバーフローパス３５が形成される。また、オーバーフローパス３５は、転送ゲート部のチャネル領域３４を兼ねている。その他の構成は、前述の第１実施の形態と同様であるので、図２０において、図３と対応する部分には同一符号を付して重複説明を省略する。

第３実施の形態に係る固体撮像装置１０３によれば、基板内に埋め込まれた第１フォトダイオードＰＤ１と、基板表面側の第３フォトダイオードＰＤ２の２つのフォトダイオードＰＤを有して構成されている。この構成により、飽和電荷量（Ｑｓ）の確保と暗電流の抑制ができる。フォトダイオードＰＤ１とＰＤ３の二層構造にすることで、縦型転送トランジスタＴｒ１の深さを浅くすることができる。それにより、転送経路が短くなることで転送効率を改善でき、界面の面積が減ることで白傷の発生を抑えることができる。その他、第１実施の形態で説明したと同様の効果を奏する。

＜第４の実施の形態＞
［固体撮像装置の構成］
第４実施の形態に係る固体撮像装置は、図示しないが、フォトダイオードとして埋め込みのフォトダイオードＰＤを一層のみ形成して構成される。すなわち、本実施の形態に係る固体撮像装置は、第１実施の形態の固体撮像装置１０１の構成から第２フォトダイオードＰＤ２、第３フォトダイオードＰＤ３及びチャネル領域３６を省略した構成とされる。第１フォトダイオードＰＤ１と基板表面の間の転送ゲート部下のｐ型半導体ウェル領域２７がチャネル領域として作用する。その他の構成は、図３と同様である。

第４実施の形態に係る固体撮像装置においても、転送トランジスタＴｒ１が画素端に形成されているので、フォトダイオードＰＤの面積を大きく取ることができ、飽和電荷量（Ｑｓ）を増加することができる。また、縦型の転送ゲート部の周りにｐ型半導体領域２５が形成されるので、暗電流の発生を抑制し、白傷の発生を抑えることができる。

第４実施の形態に係る固体撮像装置において、縦型の転送トランジスタの転送ゲート部の周りに、上記のｐ型半導体領域に代えてｎ型半導体領域を形成した構成とすることもできる。この構成の場合には、電荷転送効率をより改善することができる。

＜第５の実施の形態＞
［固体撮像装置の構成］
図２１〜図２２に、本発明に係る固体撮像装置の第５実施の形態を示す。本実施の形態に係る固体撮像装置１０６は、複数のフォトダイオード、本例では２つのフォトダイオードに対し、転送トランジスタを除く他の画素トランジスタを共有した画素構成（以下、共有画素という）６１を２次元配列して構成される。

本実施の形態の２画素を共有した共有画素６１の回路構成を図２３に示す。２つのフォトダイオードＰＤ（Ａ）、ＰＤ（Ｂ）が、それぞれ対応する２つの転送トランジスタＴｒ１Ａ、Ｔｒ１Ｂのソースに接続される。転送トランジスタＴｒ１ＡおよびＴｒ１Ｂのドレインは、１つのリセットトランジスタＴｒ２のソースに接続される。各転送トランジスタＴｒ１Ａ、Ｔｒ１ＢとリセットトランジスタＴｒ１２間の共通のフローティングディフージョン（ＦＤ）４０が、１つの増幅トランジスタＴｒ３のゲートに接続される。リセットトランジスタＴｒ２のドレインと増幅トランジスタＴｒのドレインが上述した選択電源ＳＥＬＶＤＤに接続され、増幅トランジスタＴｒ３のソースが垂直信号線９に接続される。

図２１に、共有画素６１の概略平面構造を示す。共有画素６１は、中央部に共通のフローティングディフージョン（ＦＤ）４０が配置され、このフローティングディフージョン（ＦＤ）４０を挟んで２つのフォトダイオードＰＤ（Ａ）及びＰＤ（Ｂ）が配置される。それぞれの転送トランジスタＴｒ１Ａ及びＴｒ１Ｂは、各画素の端、すなわちフォトダイオードＰＤ（Ａ）及びＰＤ（Ｂ）のコーナ部に対応した位置に対向して配置される。それぞれの転送ゲート電極２４Ａ、２４Ｂは、フォトダイオードＰＤ（Ａ）、ＰＤ（Ｂ）とフローティングディフージョン（ＦＤ）４０間に形成される。そして、図２２に示すように、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３は、フォトダイオード上の基板表面側に形成される。

そして、本実施の形態に係る固体撮像装置１０５は、図２２に示すように、中央部のフローティングディフージョン（ＦＤ）４０を挟んで、左右対称に２組の縦型の転送トランジスタ及びフォトダイオードの構成が形成される。すなわち、一方の側に縦型の転送トランジスタＴｒ１ＡとフォトダイオードＰＤ（Ａ）の構成が配置され、他方の側に縦型の転送トランジスタＴｒ１ＢとフォトダイオードＰＤ（Ｂ）の構成が配置される。リセットトランジスタＴｒ２及び増幅トランジスタＴｒ３は、ｐ型半導体ウェル領域２７に形成される。

縦型の転送トランジスタＴｒ１Ａ、Ｔｒ１Ｂの構成、第１〜第３のフォトダイオードＰＤ１〜ＰＤ３及びオーバーフローパス３５を有するフォトダイオードＰＤ（Ａ）、ＰＤ（Ｂ）の構成は、図３で示したと同様である。詳細説明は省略する。

第５実施の形態に係る画素共有の固体撮像装置１０６によれば、単位画素の飽和電荷量（Ｑｓ）が増加すると共に、画素共有であることによって、さらにフォトダイオード面積が広くなり、さらなる飽和電荷量（Ｑｓ）が増加する。しかも縦型の転送ゲート部の周りにｐ型半導体領域２５が形成されているので、縦型の転送ゲート部の脇に存在する欠陥起因の暗電流が抑制され、白傷の発生を抑えることができる。その他、第１実施の形態で説明したと同様の効果を奏する。

＜第６実施の形態＞
［固体撮像装置の構成］
図２４に、本発明に係る固体撮像装置の第６実施の形態を示す。本実施の形態に係る固体撮像装置１０６は、前述と同様に、半導体基板１１の深さ方向に複数のフォトダイオードＰＤ［ＰＤ１、ＰＤ２、ＰＤ３］が形成され、転送トランジスタＴｒ１がチャネル方向を半導体基板に対して垂直とした縦型に形成して構成される。また、各フォトダイオードＰＤ１〜ＰＤ３の電荷蓄積領域となるｎ型半導体領域２８、３０、３２の相互を接続するｎ型半導体領域によるオーバーフローパス３５が形成される。本例ではオーバーフローパス３５がチャネル領域３４を兼ねて構成される。

さらに、本実施の形態では、転送ゲート部の周り、すなわち溝部２２の内壁面に形成したゲート絶縁膜２５と半導体基板１１とのゲート界面に、ゲート界面調整用の不純物イオン注入領域が形成される。本例では不純物イオン注入領域として、ｎ型半導体領域５８が形成される。このｎ型半導体領域５８は、オーバーフローパス３５、フォトダイオードＰＤのｎ型半導体領域２８、３０、３２の形成とは異なるイオン注入工程で形成され、電荷転送効率の改善に供される。溝部２２の底部は、ｎ型半導体領域５８が形成されず、ｐ型半導体領域で形成される。ｎ型半導体領域５８は、前述の第1実施の形態の暗電流抑制用のｐ型半導体領域２５の形成と同様の方法を適用して、半導体基板にｎ型不純物をイオン注入した後に溝部２２を形成するようにして、形成することができる。もしくはｎ型半導体領域５８は、溝部を形成した後に溝側壁に斜めイオン注入する方法により形成することができる。その他の構成は第１実施の形態と同様であるので、図３と対応する部分には同一符号を付して重複説明を省略する。

第６実施の形態に係る固体撮像装置１０６によれば、半導体基板１１の深さ方向に複数のフォトダイオードＰＤ［ＰＤ１〜ＰＤ３］を積層し、オーバーフローパス３５を介して各フォトダイオードＰＤ１〜ＰＤ３のｎ型半導体領域２８〜３２を接続している。そして、電荷蓄積時に、いずれかのフォトダイオードＰＤで飽和電荷量に達すると、その飽和電荷量を超えた電荷は、オーバーフローパス３５を通して他の飽和していないフォトダイオードＰＤへ蓄積される。この構成により、画素サイズを微細化した場合でも、単位画素当たりの実効的な飽和電荷量（Ｑｓ）が増加し、ダイナミックレンジを大きくでき、コントラストを向上することができる。

さらに、縦型の転送ゲート部の周りのゲート界面に、ｎ型不純物イオン注入領域５８が形成されているので、電荷転送効率をより改善することができる。

転送トランジスタＴｒ１を、縦型トランジスタとして構成すると共に、転送トランジスタＴｒ１を画素２の端に形成することにより、フォトダイオードＰＤ［ＰＤ１〜ＰＤ３］の面積を大きく取ることができ、単位面積当たりの飽和電荷量（Ｑｓ）を増加することができる。

その他、第1実施の形態で説明したと同様に、複数のフォトダイオードＰＤを積層し、そのフォトダイオードＰＤを構成するｐ型半導体領域２９、３１と転送ゲート部の間にオーバーフローパス３５が形成される。すなわち、フォトダイオードＰＤのｐ型半導体領域２９、３１が、転送ゲート部から所要の距離だけオフセットして形成している。このオフセット量を調整することで、フォトダイオードＰＤに蓄積された信号電荷を、オーバーフローパス３５を兼ねるチャネル領域３４を通じて、縦方向に完全転送することができる。かつ、フォトダイオードＰＤに蓄積できる飽和電荷量（Ｑｓ）を確保できる。そして、このような完全転送かつ飽和電荷量（Ｑｓ）を確保できる構造の設計を可能にする。

第６実施の形態における縦型転送ゲート部の周りにｎ型半導体領域５８を設けた構成は、前述の第２、第３、第５の実施の形態で示すフォトダイオード構成を有する固体撮像装置にも適用することができる。

上記各実施の形態では、信号電荷として電子を用いた固体撮像装置について説明した。本発明は信号電荷として正孔を用いた固体撮像装置に適用することもできる。この場合、各半導体領域の導電型は、上例とは逆に第１導電型をｎ型とし、第２導電型をｐ型として構成される。

＜第７の実施の形態＞
［電子機器の構成］
本発明に係る固体撮像装置は、固体撮像装置を備えたデジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、あるいは撮像機能を備え他の機器、などの電子機器に適用することができる。

図２５に、本発明に係る電子機器の一例としてカメラに適用した第５実施の形態を示す。本実施の形態に係るカメラは、静止画撮影又は動画撮影可能なビデオカメラを例としたものである。本実施の形態に係るカメラ９１は、固体撮像装置９２と、光学レンズ（光学系）９３と、シャッタ装置９４と、駆動回路９５と、信号処理回路９６とを有する。

固体撮像装置９２は、上述した第１〜第６実施の形態のいずれか１つの固体撮像装置が適用される。好ましくは、第１、第２、第３、第５、第６実施の形態の固体撮像装置が適用される。光学レンズ９３は、被写体から像光（入射光）を固体撮像装置９２の撮像面上に結像させる。これにより、固体撮像装置９２内に一定期間、信号電荷が蓄積されるこの光学レンズ９３は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置９４は、固体撮像装置９２への光照射期間および遮光期間を制御する。駆動回路９５は、固体撮像装置９２の転送動作およびシャッタ動作を制御する制御信号を供給する。駆動回路９５から供給される駆動信号（タイミング信号）により、固体撮像装置９２の信号転送を行う。信号処理回路９６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記録媒体に記憶され、あるいはモニタに出力される。

本実施の形態のカメラ９０では、飽和電荷量（Ｑｓ）の増加や、ダイナミックレンジの向上を図り、しかも暗電流の発生を抑制して白傷の発生を抑えて、画素サイズの微細化を可能にする。このため、電子機器の小型化が可能であり、かつ高画質化された電子機器が得られる。

本発明に適用される固体撮像装置の一例を示す概略構成図である。 図１における単位画素の一例を示す等価回路図である。 本発明に係る固体撮像装置の第１実施の形態を示す要部の構成図である。 本発明に係る固体撮像装置の製造方法の一例を示す製造工程図（その１）である。 本発明に係る固体撮像装置の製造方法の一例を示す製造工程図（その２）である。 本発明に係る固体撮像装置の製造方法の一例を示す製造工程図（その３）である。 本発明に係る固体撮像装置の製造方法の一例を示す製造工程図（その４）である。 本発明に係る固体撮像装置の製造方法の一例を示す製造工程図（その５）である。 本発明に係る固体撮像装置の製造方法の一例を示す製造工程図（その６）である。 本発明に係る固体撮像装置の製造方法の一例を示す製造工程図（その７）である。 本発明に係る固体撮像装置の製造方法の一例を示す製造工程図（その８）である。 本発明に係る固体撮像装置の製造方法の他の例を示す製造工程図（その１）である。 本発明に係る固体撮像装置の製造方法の他の例を示す製造工程図（その２）である。 本発明に係る固体撮像装置の製造方法の他の例を示す製造工程図（その３）である。 本発明に係る固体撮像装置の製造方法の他の例を示す製造工程図（その４）である。 本発明に係る固体撮像装置の製造方法の他の例を示す製造工程図（その５）である。 本発明に係る固体撮像装置の製造方法の他の例を示す製造工程図（その６）である。 本発明に係る固体撮像装置の製造方法の他の例を示す製造工程図（その７）である。 本発明に係る固体撮像装置の第２実施の形態を示す要部の構成図である。 本発明に係る固体撮像装置の第３実施の形態を示す要部の構成図である。 本発明に係る固体撮像装置の第５実施の形態を示す要部の平面図である。 図２１のＡ−Ａ線上の断面図である。 第５実施の形態に係る固体撮像素子の共有画素の一例を示す等価回路図である。 本発明に係る固体撮像装置の第６実施の形態を示す要部の構成図である 本発明に係る電子機器をカメラに適用した第５実施の形態の構成図である。 従来の固体撮像装置の一例を示す要部の構成図である。

符号の説明

１・・固体撮像装置、２・・画素、３・・画素部、４・・垂直駆動回路、５・・カラム信号処理回路、６・・水平駆動回路、７・・出力部、８・・制御回路、９・・垂直信号線、１０・・水平信号線、１０１・・固体撮像装置、ＰＤ１〜ＰＤ３・・フォトダイオード、Ｔｒ１・・縦型の転送トランジスタ、Ｔｒ２・・リセットトランジスタ、Ｔｒ３・・増幅トランジスタ、１１・・半導体基板、２１・・画素分離領域、２２・・溝部、２３・・ゲート絶縁膜、２４・・転送ゲート電極、２５・・ｐ型半導体領域、２８，３０，３２・・ｎ型半導体領域、２９，３１，３３・・ｐ型半導体領域、３４・・チャネル領域、３５・・オーバーフローパス、３６・・チャネル領域、４０・・フローティングディフージョン、４７・・チャネルストップ領域（素子分離）、４８・・サイドウォール、５８・・ｎ型半導体領域

Claims (18)

1. 半導体基板の深さ方向に形成された複数層の光電変換素子となるフォトダイオードと、 チャネル方向が前記半導体基板に対して垂直である縦型の転送トランジスタと、
   前記複数層のフォトダイオードの各電荷蓄積領域となる第２導電型半導体領域を接続するオーバーフローパスと、
   前記縦型の転送トランジスタの転送ゲート部の周りに形成されたゲート界面調整用の不純物イオン注入領域と
   を有する固体撮像装置。
2. 前記オーバーフローパスがチャネル領域を兼ねる
   請求項１記載の固体撮像装置。
3. 第２導電型の前記オーバーフローパスが、前記フォトダイオードの第１導電型半導体領域と前記転送ゲート部の間に形成される
   請求項２記載の固体撮像装置。
4. 前記ゲート界面調整用の不純物イオン注入領域が第２導電型半導体領域である
   請求項１記載の固体撮像装置。
5. 前記ゲート界面調整用の不純物イオン注入領域が暗電流抑制のための第１導電型半導体領域である
   請求項１記載の固体撮像装置。
6. 前記縦型の転送トランジスタが画素端に配置される
   請求項１記載の固体撮像装置。
7. 前記半導体基板の表面に第２導電型のフローティングディフージョン領域を有する
   請求項６記載の固体撮像装置。
8. 複数のフォトダイオードに対して転送トランジスタを除く他の画素トランジスタと、フローティングディフージョン領域が共有とされ、
   前記転送トランジスタが、前記各単位画素の端に形成される
   請求項２記載の固体撮像装置。
9. 半導体基板内に埋め込まれた光電変換素子となるフォトダイオードと、
   複数の画素トランジスタのうち、画素端に配置されチャネル方向が前記半導体基板に対して垂直である縦型の転送トランジスタと、
   前記縦型の転送トランジスタの転送ゲート部の周りに形成された所要導電型の不純物イオン注入領域と
   を有する固体撮像装置。
10. 半導体基板の深さ方向に複数層のフォトダイオードと、各フォトダイオードの電荷蓄積領域となる第２導電型半導体領域を接続するオーバーフローパスを形成する工程と、
    前記半導体基板の深さ方向に、前記オーバーフローパスに接して所要導電型の不純物イオン注入領域を形成する工程と、
    前記不純物イオン注入領域内に、前記半導体基板の深さ方向に伸びる溝部を形成する工程と、
    前記溝部の内壁面にゲート絶縁膜を形成し、前記溝部内に埋め込むように縦型転送トランジスタの転送ゲート電極を形成する工程
    を有する固体撮像装置の製造方法。
11. 前記縦型転送トランジスタを画素端に形成する
    請求項１０記載の固体撮像装置の製造方法。
12. 前記転送ゲート電極の半導体基板の表面に張り出す部分に形成したサイドウォールをマスクにセルフアラインにて、前記半導体基板に第２導電型のフローティングディフージョン領域を形成する工程を有する
    請求項１０記載の固体撮像装置の製造方法。
13. 半導体基板の深さ方向に所要導電型の不純物イオン注入領域を形成する工程と、
    前記不純物イオン注入領域内に、前記半導体基板の深さ方向に延びる溝部を形成する工程と、
    前記半導体基板の深さ方向に複数層のフォトダイオードと、各フォトダイオードの電荷蓄積領域となる第２導電型半導体領域を接続し前記不純物イオン注入領域に接するオーバーフローパスを形成する工程と、
    前記溝部の内壁面にゲート絶縁膜を形成し、前記溝部内に埋め込むように縦型転送トランジスタの転送ゲート電極を形成する工程
    を有する固体撮像装置の製造方法。
14. 前記縦型転送トランジスタを画素端に形成する
    請求項１３記載の固体撮像装置の製造方法。
15. 前記転送ゲート電極の半導体基板の表面に張り出す部分に形成したサイドウォールをマスクにセルフアラインにて、前記半導体基板に第２導電型のフローティングディフージョン領域を形成する工程を有する
    請求項１３記載の固体撮像装置の製造方法。
16. 光学レンズと、
    固体撮像装置と、
    前記固体撮像装置の出力信号を処理する信号処理回路を備え、
    前記固体撮像装置は、
    半導体基板の深さ方向に形成された複数層の光電変換素子となるフォトダイオードと、 チャネル方向が前記半導体基板に対して垂直である縦型の転送トランジスタと、
    前記縦型の転送トランジスタの転送ゲート部の周りに形成された不純物イオン注入領域と、
    前記複数層のフォトダイオードの各電荷蓄積領域となる第２導電型半導体領域を接続するオーバーフローパスとを有する
    電子機器。
17. 前記固体撮像装置において、前記オーバーフローパスがチャネル領域を兼ね、前記半導体基板の表面に第２導電型のフローティングディフージョン領域を有する
    請求項１６記載の電子機器。
18. 前記固体撮像装置において、前記縦型の転送トランジスタが画素端に配置される
    請求項１６記載の電子機器。

Images