CN111279484A - 固态成像装置和电子设备 - Google Patents

固态成像装置和电子设备 Download PDF

Info

Publication number
CN111279484A
CN111279484A CN201880070103.1A CN201880070103A CN111279484A CN 111279484 A CN111279484 A CN 111279484A CN 201880070103 A CN201880070103 A CN 201880070103A CN 111279484 A CN111279484 A CN 111279484A
Authority
CN
China
Prior art keywords
photoelectric conversion
pixel
region
conversion portion
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880070103.1A
Other languages
English (en)
Other versions
CN111279484B (zh
Inventor
大浦雅史
岩渊信
奥山敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN111279484A publication Critical patent/CN111279484A/zh
Application granted granted Critical
Publication of CN111279484B publication Critical patent/CN111279484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14667—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)
  • Light Receiving Elements (AREA)

Abstract

本技术涉及能够抑制暗电流特性的劣化的固态成像装置和电子设备。本发明设有：光电转换部，其执行光电转换；沟槽，其在深度方向上贯通半导体基板，并且形成在各自形成于彼此相邻的像素中的所述光电转换部之间；和作为所述沟槽的侧壁的一部分的PN结区域，所述PN结区域包括P型区域和N型区域。所述P型区域具有突出到所述N型区域的下侧的区域。本发明还设有：具有pn结的无机光电转换部和具有有机光电转换膜的有机光电转换部，所述无机光电转换部和有机光电转换部在同一像素内从受光面侧沿深度方向层叠；和作为所述无机光电转换部的侧壁的一部分的PN结区域，所述PN结区域包括P型区域和N型区域。此外，本发明还设有：光电转换部，其执行光电转换；沟槽，其在未贯通半导体基板的情况下挖入到所述半导体基板中；作为所述沟槽的侧壁的一部分的PN结区域，所述PN结区域包括第一P型区域和N型区域；和在所述光电转换部的受光面侧的第二P型区域。例如，本技术可以适用于背面照射型CMOS图像传感器。

Description

固态成像装置和电子设备
技术领域
本技术涉及固态成像装置和电子设备，更具体地，涉及这样的固态成像装置和电子设备，其中在形成于各像素之间的像素间遮光壁的侧壁上形成有P型固相扩散层和N型固相扩散层，从而形成强电场区域以保持电荷，并因而增加各像素的饱和电荷量Qs。
背景技术
传统上，已知这样的一种技术，其中为了增加固态成像装置的各像素的饱和电荷量Qs，在形成于各像素之间的沟槽的侧壁上形成有P型扩散层和N型扩散层，用于形成强电场区域以保持电荷(例如，参见专利文献1)。
引用文献列表
专利文献
专利文献1：日本专利申请特开No.2015-162603
发明内容
本发明要解决的问题
然而，在专利文献1所公开的结构中，硅(Si)基板的光入射侧上的钉扎减弱。结果，产生的电荷流入到光电二极管中，这可能使暗特性劣化。例如，可能出现白点或可能产生暗电流。
鉴于上述情况作出了本技术，并且本技术旨在抑制暗特性的劣化。
问题的解决方案
根据本技术一个方面的固态成像装置包括：光电转换部，其执行光电转换；沟槽，其在深度方向上贯通半导体基板，并且形成在设置于相邻像素中的所述光电转换部之间；和形成在所述沟槽的侧壁上的PN结区域，所述PN结区域包括P型区域和N型区域，其中所述P型区域具有突出到所述N型区域的下侧的突出区域。
根据本技术一个方面的第一电子设备配备有上述第一固态成像装置。
根据本技术一个方面的第二固态成像装置包括：具有pn结的无机光电转换部和具有有机光电转换膜的有机光电转换部，所述无机光电转换部和所述有机光电转换部在同一像素内从受光面侧沿深度方向层叠；和形成在所述无机光电转换部的侧壁上的PN结区域，所述PN结区域包括P型区域和N型区域。
根据本技术一个方面的第二电子设备配备有上述第二固态成像装置。
根据本技术一个方面的第三固态成像装置包括：光电转换部，其执行光电转换；沟槽，其在未贯通半导体基板的情况下形成在所述半导体基板中；形成在所述沟槽的侧壁上的PN结区域，所述PN结区域包括第一P型区域和N型区域；和第二P型区域，其形成在所述光电转换部的受光面侧。
根据本技术一个方面的第三电子设备配备有上述第三固态成像装置。
在根据本技术一个方面的第一固态成像装置中，第一固态成像装置包括：光电转换部，其执行光电转换；沟槽，其在深度方向上贯通半导体基板，并且形成在设置于相邻像素中的所述光电转换部之间；和形成在所述沟槽的侧壁上的PN结区域，所述PN结区域包括P型区域和N型区域，其中所述P型区域具有突出到所述N型区域的下侧的突出区域。
根据本技术一个方面的第一电子设备配备有第一固态成像装置。
在根据本技术一个方面的第二固态成像装置中，第二固态成像装置包括：具有pn结的无机光电转换部和具有有机光电转换膜的有机光电转换部，所述无机光电转换部和所述有机光电转换部在同一像素内从受光面侧沿深度方向层叠；和形成在所述无机光电转换部的侧壁上的PN结区域，所述PN结区域包括P型区域和N型区域。
根据本技术一个方面的第二电子设备配备有第二固态成像装置。
在根据本技术一个方面的第三固态成像装置中，第三固态成像装置包括：光电转换部，其执行光电转换；沟槽，其在未贯通半导体基板的情况下形成在所述半导体基板中；形成在所述沟槽的侧壁上的PN结区域，所述PN结区域包括第一P型区域和N型区域；和第二P型区域，其形成在所述光电转换部的受光面侧。
根据本技术一个方面的第三电子设备配备有第三固态成像装置。
发明的效果
根据本技术，可以防止暗特性的劣化。
注意，这里记载的效果不必须受到限制，并且可以呈现本公开中记载的任何效果。
附图说明
图1是示出了成像装置的构成例的图。
图2是示出了成像元件的构成例的图。
图3是示出了本技术适用的像素的第一构成例的垂直断面图。
图4是本技术适用的像素的根据第一实施方案的前面侧的平面图。
图5是像素的电路图。
图6是用于说明DTI 82及其周边的制造方法的图。
图7是示出了本技术适用的像素的第二构成例的垂直断面图。
图8是示出了本技术适用的像素的第三构成例的垂直断面图。
图9是示出了本技术适用的像素的第四构成例的垂直断面图。
图10是示出了本技术适用的像素的第五构成例的垂直断面图。
图11是示出了本技术适用的像素的第六构成例的垂直断面图。
图12是示出了本技术适用的像素的第七构成例的垂直断面图。
图13是示出了本技术适用的像素的第八构成例的垂直断面图。
图14是示出了本技术适用的像素的第九构成例的垂直断面图。
图15是示出了本技术适用的像素的第十构成例的垂直断面图。
图16示出了显示本技术适用的像素的第十一构成例的垂直断面图和平面图。
图17示出了显示本技术适用的像素的第十二构成例的垂直断面图和平面图。
图18是示出了本技术适用的像素的第十三构成例的垂直断面图。
图19是示出了本技术适用的像素的第十四构成例的垂直断面图。
图20是用于说明强电场区域的制造的图。
图21是用于说明强电场区域的制造的图。
图22是用于说明强电场区域的制造的图。
图23是示出了本技术适用的像素的第十五构成例的垂直断面图。
图24是用于说明DTI的构成例的图。
图25是用于说明强电场区域的制造的图。
图26是用于说明强电场区域的制造的图。
图27是用于说明强电场区域的制造的图。
图28是用于说明强电场区域的制造的图。
图29是示出了本技术适用的像素的第十六构成例的垂直断面图。
图30是示出了本技术适用的像素的第十六构成例的另一示例的垂直断面图。
图31是用于说明DTI的形状的图。
图32是用于说明DTI的形状的图。
图33是用于说明DTI的形状的图。
图34是用于说明像素的第一制造过程的图。
图35是用于说明像素的第一制造过程的图。
图36是用于说明像素的第二制造过程的图。
图37是用于说明像素的第二制造过程的图。
图38是用于说明像素的第三制造过程的图。
图39是用于说明像素的第三制造过程的图。
图40是示出了本技术适用的像素的第十七构成例的垂直断面图。
图41是与图40所示的第十七构成例相对应的平面图。
图42是示出了本技术适用的像素的第十八构成例的垂直断面图。
图43是示出了本技术适用的像素的第十九构成例的垂直断面图。
图44是示出了本技术适用的像素的第二十构成例的垂直断面图。
图45是示出了在两个像素共享FD等的情况下的构成例的平面图。
图46是示出了根据本公开的技术可以适用的层叠型固态成像装置的构成例的概要的图。
图47是示出了层叠型固态成像装置23020的第一构成例的断面图。
图48是示出了层叠型固态成像装置23020的第二构成例的断面图。
图49是示出了层叠型固态成像装置23020的第三构成例的断面图。
图50是示出了根据本公开的技术可以适用的层叠型固态成像装置的另一构成例的断面图。
图51是示出了内部信息获取系统的示意性构成的示例的框图。
图52是示出了车辆控制系统的示意性构成的示例的框图。
图53是示出了车外信息检测部和成像部的安装位置的示例的说明图。
具体实施方式
在下文中，将参照附图对用于实施本技术的最佳方式(在下文中，称为实施方案)进行详细地说明。
由于本技术可以适用于成像装置，所以这里将以本技术适用于成像装置的情况为例进行说明。注意，这里，将以成像装置为例给出说明，但是本技术不限于适用于成像装置，并且通常可适用于将成像装置用作诸如包括数码相机、摄像机等的成像装置、具有成像功能的诸如移动电话等移动终端装置和将成像装置用作图像读出部的复印机等成像部(光电转换部)的电子设备。应当注意的是，可以将安装在电子设备上的模块型构成(即，相机模块)限定为成像装置。
图1是示出了作为根据本公开的电子设备的示例的成像装置的构成例的框图。如图1所示，成像装置10包括：包括透镜组11等的光学系统、成像元件12、用作相机信号处理部的DSP电路13、帧存储器14、显示部15、记录部16、操作系统17、电源系统18等。
然后，在该构成中，DSP电路13、帧存储器14、显示部15、记录部16、操作系统17和电源系统18经由总线19相互连接。CPU 20控制成像装置10内的各部分。
透镜组11捕获来自被摄体的入射光(图像光)，并在成像元件12的成像面上形成图像。成像元件12将通过透镜组11在成像面上形成图像的入射光的量逐个像素地转换成电气信号，并输出电气信号作为像素信号。可以使用以下说明的包括像素的成像元件(图像传感器)作为成像元件12。
显示部15包括诸如液晶显示部或有机电致发光(EL)显示部等面板型显示部，并显示由成像元件12捕获的运动图像或静止图像。记录部16将由成像元件12捕获的运动图像或静止图像记录在诸如录像带或数字通用光盘(DVD)等记录介质上。
根据由使用者执行的操作，操作系统17发出用于成像装置的各种功能的操作命令。电源系统18将作为DSP电路13、帧存储器14、显示部15、记录部16和操作系统17的操作电源的各种电源适宜地供给到这些电力供应目标中。
<成像元件的构成>
图2是示出了成像元件12的构成例的框图。成像元件12可以是互补金属氧化物半导体(CMOS)图像传感器。
成像元件12包括像素阵列部41、垂直驱动部42、列处理部43、水平驱动部44和系统控制部45。像素阵列部41、垂直驱动部42、列处理部43、水平驱动部44和系统控制部45形成在未示出的半导体基板(芯片)上。
在像素阵列部41中，单位像素(例如，图3中的像素50)以矩阵状二维地排列，每个单位像素具有生成与入射光量相对应的电荷量的光电荷并在其内存储生成的光电荷的光电转换元件。注意，在下文中，与入射光量相对应的电荷量的光电荷可以简称为“电荷”，并且单位像素可以简称为“像素”。
相对于以矩阵状排列的像素，像素阵列部41还设有像素驱动线46和垂直信号线47。沿着图中的水平方向(各像素行中的像素的排列方向)针对每行形成像素驱动线46，沿着图中的垂直方向(各列中的像素的排列方向)针对每列形成垂直信号线47。像素驱动线46的一端与垂直驱动部42的对应于各行的输出端连接。
成像元件12还包括信号处理部48和数据存储部49。信号处理部48和数据存储部49可以由设置在与成像元件12分离的基板上的外部信号处理部(例如，数字信号处理部(DSP))来实现或通过软件处理来实现，或者可以设置在与成像元件12相同的基板上。
垂直驱动部42是包括移位寄存器、地址解码器等并且同时驱动像素阵列部41中的所有像素或者例如逐行地驱动像素阵列部41中的像素的像素驱动部。尽管未示出垂直驱动部42的具体构成，但是垂直驱动部42具有包括读出扫描系统和扫出扫描系统的构成。可选择地，垂直驱动部42具有执行批量扫出和批量传输的构成。
读出扫描系统逐行顺次地选择性地扫描像素阵列部41中的单位像素，以便从单位像素读出信号。在行驱动(滚动快门操作)的情况下，当执行扫出操作时，在与快门速度相对应的时间之前，在读出扫描操作之前对经过读出扫描系统的读出扫描操作的读出行执行扫出扫描操作。此外，在全局曝光(全局快门操作)的情况下，在与快门速度相对应的时间之前，在批量传输操作之前执行批量扫出操作。
由于上述扫出操作，所以从读出行中的单位像素的光电转换元件扫出(复位)不必要的电荷。然后，以扫出(复位)不必要的电荷的方式执行所谓的电子快门操作。在这种情况下，电子快门操作是指，去除光电转换元件中的光电荷并且重新开始曝光(开始光电荷的累积)的操作。
由读出扫描系统的读出操作读出的信号对应于在读出操作之前就接收或在电子快门操作之后接收的光量。在行驱动的情况下，从先前的读出操作的读出时间或电子快门操作的扫出时间到当前读出操作的读出时间的时段被设定为单位像素中的光电荷的累积时段(曝光时段)。在全局曝光的情况下，从批量扫出到批量传输的时段被设定为累积时段(曝光时段)。
通过相应的垂直信号线47将从由垂直驱动部42选择性地扫描的像素行中的各单位像素输出的像素信号供给到列处理部43。针对像素阵列部41的每个像素列，列处理部43对通过垂直信号线47从所选择的行中的各单位像素输出的像素信号进行预定信号处理，并暂时存储已经过预定信号处理的像素信号。
具体地，列处理部43至少执行噪声去除处理，例如，作为信号处理的相关双采样(CDS)处理。由于列处理部43的相关双采样，因此去除了诸如复位噪声和放大晶体管的阈值变化等像素固有的固定模式噪声。注意，除了噪声去除功能之外，列处理部43例如还可以具有模数(AD)转换功能，并且以数字形式输出信号电平。
水平驱动部44包括移位寄存器、地址解码器等，并且逐个选择与列处理部43中的每个像素列相对应的单位电路。由于水平驱动部44的选择性扫描，所以经过列处理部43的信号处理的像素信号被顺次地输出到信号处理部48。
系统控制部45包括生成各种类型的定时信号等的定时发生器，并且基于由定时发生器生成的各种类型的定时信号，控制垂直驱动部42、列处理部43、水平驱动部44等的驱动。
信号处理部48至少具有加法处理功能，并且对从列处理部43输出的像素信号执行诸如加法处理等各种信号处理。数据存储部49暂时存储信号处理部48的信号处理所需的数据。
<单位像素的结构>
接着，对在像素阵列部41中以矩阵状排列的每个单位像素50的具体结构进行说明。以下说明的像素50可以减少由于硅(Si)基板(图3中的Si基板70)的光入射侧上的钉扎减弱且产生的电荷因此流入光电二极管(图3中的PD 71)中而引起的暗特性劣化(即，例如，白点的生成或暗电流的产生)的可能性。
<根据第一实施方案的像素的构成例>
图3是本技术适用的像素50的根据第一实施方案的像素50a的垂直断面图，图4是像素50a的前面侧的平面图。注意，图3对应于沿着图4中的线X-X’的位置。
在下文中，将以像素50作为背面照射型为例进行说明。然而，本技术也可以适用于前面照射型。
图3所示的像素50具有光电二极管(PD)71，其是形成在Si基板70内部的各像素的光电转换元件。在PD 71的光入射侧(在图中，作为背面侧的下侧)形成有P型区域72，并且在P型区域72的下方进一步形成有平坦化膜73。P型区域72和平坦化膜73之间的边界定义为背面Si界面75。
在平坦化膜73中形成有遮光膜74。遮光膜74设置为防止光泄漏到相邻像素中，并且形成在相邻的PD 71之间。例如，遮光膜74包含诸如钨(W)等金属材料。
在平面化膜73上和Si基板70的背面侧形成有用于将入射光会聚到PD 71的片上透镜(OCL)76。无机材料可以用于OCL 76。例如，可以使用SiN、SiO或SiOxNy(0<x≤1，0<y≤1)。
尽管在图3中未示出，但是玻璃盖或诸如树脂板等透明板可以贴合在OCL 76上。此外，尽管在图3中未示出，但是在OCL 76和平坦化膜73之间可以形成有滤色器层。此外，在滤色器层中，可以针对每个像素设置多个滤色器，并且可以例如以拜耳(Bayer)排列来配置滤色器的颜色。
在与PD 71的光入射侧相反的侧(在图中，作为前面侧的上侧)形成有有源区域(P阱)77。在有源区域77中，形成有用于隔离像素晶体管等的元件隔离区域(在下文中，称为浅沟槽隔离(STI)78)。
在Si基板70的前面侧(图中的上侧)和有源区域77上形成有配线层79，并且在配线层79上形成有多个晶体管。图3示出了其中形成有传输晶体管80的示例。传输晶体管(栅极)80是垂直晶体管。即，在传输晶体管(栅极)80中，纵型晶体管沟槽81是开口的，并且在其中形成有用于从PD 71读出电荷的传输栅极(TG)80。
此外，在Si基板70的前面侧形成有诸如放大(AMP)晶体管、选择(SEL)晶体管和复位(RST)晶体管等像素晶体管。参照图4对这些晶体管的配置进行说明，并参照图5中的电路图对操作进行说明。
在像素50a之间形成有沟槽。该沟槽称为深沟槽隔离(DTI)82。DTI 82形成在相邻的像素50a之间，并且在深度方向(在图中，垂直方向，即，从前面到背面的方向)上贯通Si基板70。此外，DTI 82还用作像素之间的遮光壁，使得不必要的光不会泄漏到相邻的像素50a。
在PD 71和DTI 82之间按照从DTI 82到PD 71的顺序形成有P型固相扩散层83和N型固相扩散层84。P型固相扩散层83沿着DTI 82形成，以与Si基板70的背面Si界面75接触。N型固相扩散层84沿着DTI 82形成，以与Si基板70的P型区域72接触。
应当注意的是，固相扩散层是指其中根据后述的方法形成有通过掺杂生成的P型层和N型层的层。然而，在本技术中，该方法不限于固相扩散法，并且通过诸如离子注入等其他方法生成的P型层和N型层可以设置在DTI 82和PD 71之间。此外，实施方案中的PD 71包括N型区域。在N型区域的部分区域或整个区域中执行光电转换。
P型固相扩散层83形成为与背面Si界面75接触，而N型固相扩散层84不接触背面Si界面75。因此，在N型固相扩散层84和背面Si界面75之间存在间隙。
通过这种构成，P型固相扩散层83和N型固相扩散层84之间的PN结区域形成强电场区域，并保持在PD 71中生成的电荷。根据这种构成，沿着DTI 82形成的P型固相扩散层83和N型固相扩散层84形成强电场区域，并且可以保持在PD 71中生成的电荷。
在N型固相扩散层84沿着DTI 82形成以与Si基板70的背面Si界面75接触的情况下，在光入射面侧上N型固相扩散层84与Si基板70的背面Si界面75接触的部分中电荷的钉扎减弱，导致产生的电荷流入到PD 71中。结果，暗特性可能劣化。例如，可能出现白点，或者可能产生暗电流。
然而，在图3所示的像素50a中，N型固相扩散层84未与Si基板70的背面Si界面75接触，而是沿着DTI 82形成以与Si基板70的P型区域72接触。通过这种构成，能够防止电荷的钉扎的减弱，因此可以防止由于电荷流入到PD 71中而导致的暗特性的劣化。
另外，在图3所示的像素50a中，在DTI 82的内壁上形成有含有SiO2的侧壁膜85，并且包含多晶硅的填充物86埋入在侧壁膜85的内部。
根据第一实施方案的像素50a具有其中在背面侧设有P型区域72且在背面Si界面75附近不存在PD 71和N型固相扩散层84的构成。结果，不会发生在背面Si界面75附近的钉扎的减弱。因此，可以防止由于电荷流入到PD 71中而导致的暗特性的劣化。
注意，关于DTI 82，代替SiO2，SiN可以用于侧壁膜85。此外，代替用于填充物86的多晶硅，可以使用掺杂多晶硅。在填充有掺杂多晶硅的情况下或者在填充多晶硅之后掺杂有N型或P型杂质的情况下，将负偏压施加到所得的填充物能够强化在DTI 82的侧壁上的钉扎，从而可以进一步改善暗特性。
参照图4和图5对形成在像素50a中的晶体管的配置和各晶体管的操作进行说明。图4是当从前面侧(图3中的上侧)观察时像素阵列部41(图2)的3×3阵列中的9个像素50a的平面图，图5是用于说明图4所示的各晶体管之间的连接关系的电路图。
在图4中，一个矩形代表一个像素50a。如图4所示，DTI 82形成为包围像素50a(包括在像素50a中的PD 71)。此外，在像素50a的前面上形成有传输晶体管(栅极)80、浮动扩散部(FD)91、复位晶体管92、放大晶体管93和选择晶体管94。
PD 71生成并累积与受光量相对应的电荷(信号电荷)。PD 71具有接地的阳极端子和经由传输晶体管80与FD 91连接的阴极端子。
当通过传输信号TR导通时，传输晶体管80读出在PD 71中生成的电荷，并将生成的电荷传输到FD 91。
FD 91保持从PD 71读出的电荷。当通过复位信号RST导通时，复位晶体管92通过将FD 91中累积的电荷排出到漏极(恒定电压源Vdd)来复位FD 91的电位。
放大晶体管93根据FD 91的电位输出像素信号。即，放大晶体管93与经由垂直信号线33连接的作为恒定电流源的负荷MOS(未示出)构成源极跟随器电路，并且根据FD 91中累积的电荷，将表示电平的像素信号从放大晶体管93经由选择晶体管94和垂直信号线47输出到列处理部43(图2)。
当通过选择信号SEL选择像素31时，选择晶体管94导通，并且经由垂直信号线33将像素31的像素信号输出到列处理部43。传输信号TR、选择信号SEL和复位信号RST传输到其的各信号线对应于图2中的像素驱动线46。
像素50a可以如上所述地构造，但是不限于具有上述构成。像素50a可以具有其他构成。
<DTI 82及其周边的制造方法>
图6是用于说明DTI 82及其周边的制造方法的图。
如图6的A所示，当在Si基板70中使DTI 82开口时，将Si基板70上的待形成DTI 82的位置之外的区域用使用SiN和SiO2的硬掩模覆盖，并且对未被硬掩模覆盖的区域进行干法蚀刻。因此，使凹槽在垂直方向上开口至Si基板70的预定深度。
接着，在开口槽的内侧上形成含有作为N型杂质的磷(P)的SiO2膜，然后，进行热处理，以将磷(P)掺杂到从SiO2膜到Si基板70的部分(在下文中，称为固相扩散)。
然后，如图6的B所示，在去除形成于开口槽内部的含有P的SiO2膜之后，再次进行热处理，以使磷(P)扩散到Si基板70的内部。因此，形成与现有凹槽的形状自对准的N型固相扩散层84。之后，对凹槽的底部进行干法蚀刻，由此使凹槽在深度方向上延伸。
接着，如图6的C所示，在延伸槽的内部形成含有作为P型杂质的硼(B)的SiO2膜，然后，进行热处理。通过该处理，硼(B)通过固相扩散从SiO2膜朝向Si基板70扩散，由此形成与延伸槽的形状自对准的P型固相扩散层83。
之后，去除形成在凹槽内壁上的含有硼(B)的SiO2膜。
接着，如图6的D所示，在开口槽的内壁上形成含有SiO2的侧壁膜85并用多晶硅对其进行填充。因此，形成DTI 82。之后，形成像素晶体管和配线。然后，从背面侧对Si基板70进行减薄。当对Si基板70进行减薄时，包括P型固相扩散层83的DTI 82的底部同时被减薄。减薄处理进行到未到达N型固相扩散层84的深度。
通过上述步骤，由不与背面Si界面75接触的N型固相扩散层84和与背面Si界面75接触的P型固相扩散层83构成的强电场区域可以与PD 71相邻地形成。
<第二实施方案>
图7是本技术适用的根据第二实施方案的像素50b的垂直断面图。
第二实施方案与第一实施方案的不同之处在于，DTI 82形成在STI 78中，其他构成与第一实施方案类似。因此，与第一实施方案中的那些部分类似的部分由相同的附图标记表示，并且适宜地省略其说明。在像素50的下列说明中，与第一实施方案中的像素50b的那些部分相同的部分由相同的附图标记表示，并且适宜地省略其说明。
在图7所示的像素50b中，形成在有源区域77中的STI 78b一直形成到其中形成有DTI 82b的部分(直到像素50b的端部)。然后，DTI 82b形成在STI 78b的下方。
换句话说，STI 78b形成在其中形成有DTI 82b的部分，并且STI 78b和DTI 82b形成在其中STI 78b和DTI 82b彼此接触的位置。
通过这样的形成，与STI 78b和DTI 82b形成在不同位置的情况(例如，第一实施方案中的像素50a(图3))相比，能够减小像素50b的尺寸。
根据第二实施方案的像素50b还可以提供与根据第一实施方案的像素50a类似的效果，即，防止暗特性劣化的效果。
<第三实施方案>
图8是本技术适用的根据第三实施方案的像素50c的垂直断面图。
第三实施方案与第一实施方案中的像素50a和第二实施方案中的像素50b的不同之处在于，具有负固定电荷的膜101形成在DTI 82c的侧壁上，并且在膜101的内部填充有作为填充物86c的SiO2。
第一实施方案中的像素50a具有这样的构成，其中含有SiO2的侧壁膜85形成在DTI82的侧壁上并填充有多晶硅，而在第三实施方案的像素50c中，具有负固定电荷的膜101形成在DTI 82c的侧壁上，并且膜101的内部填充有SiO2。
例如，在DTI 82c的侧壁上形成的具有负固定电荷的膜101可以是二氧化铪(HfO2)膜、氧化铝(Al2O3)膜、氧化锆(ZrO2)膜、氧化钽(Ta2O5)膜或氧化钛(TiO2)膜。上述类型的膜已经用作绝缘栅场效应晶体管等的栅极绝缘膜，因此，已经确立了成膜方法。因此，可以容易地形成这种膜。
成膜方法的示例包括化学气相沉积法、溅射法、原子层沉积法等。如果使用原子层沉积法，则会同时形成厚度为约1nm的SiO2层，其会降低成膜过程中的界面准位(interfacestate)，因此这是优选的。
另外，上述材料之外的材料的示例包括氧化镧(La2O3)、氧化镨(Pr2O3)、氧化铈(CeO2)、氧化钕(Nd2O3)、氧化钷(Pm2O3)、氧化钐(Sm2O3)、氧化铕(Eu2O3)、氧化钆(Gd2O3)、氧化铽(Tb2O3)、氧化镝(Dy2O3)、氧化钬(Ho2O3)、氧化铒(Er2O3)、氧化铥(Tm2O3)、氧化镱(Yb2O3)、氧化镥(Lu2O3)和氧化钇(Y2O3)。
此外，可以使用氮化铪膜、氮化铝膜、氮氧化铪膜或氮氧化铝膜来形成具有负固定电荷的膜101。
只要不损害绝缘性，就可以在具有负固定电荷的膜101中添加硅(Si)或氮(N)。只要不损害膜的绝缘性，就可以适宜地确定添加剂的浓度。然而，为了防止诸如白点等图像缺陷的发生，优选的是，将诸如硅或氮等添加剂添加到具有负固定电荷的膜101的表面，即，与PD 71相反的表面。如上所述，硅(Si)和氮(N)的添加使得能够增加膜的耐热性和在处理过程中防止离子注入的能力。
在第三实施方案中，能够加强DTI 82的沟槽侧壁上的钉扎。因此，例如，当与第一实施方案中的像素50a相比时，像素50c可以更可靠地防止暗特性的劣化。
为了形成第三实施方案中的DTI 82，可以进行如下所述的处理。具体地，在图6的D所示的状态下，对背面进行研磨直到暴露出作为填充物86添加的多晶硅。然后，通过光致抗蚀剂和湿法蚀刻去除凹槽内部的填充物86(多晶硅)和侧壁膜85(SiO2)，形成膜101。之后，用SiO2填充凹槽。
注意，代替SiO2作为填充物，凹槽的内部可以填充有诸如钨(W)等金属材料。在这种情况下，抑制了倾斜入射的光通过DTI 82的透射，从而可以减少混色。
<第四实施方案>
图9是本技术适用的根据第四实施方案的像素50d的垂直断面图。
第四实施方案与第一实施方案中的像素50a的不同之处在于，沿着DTI 82形成的N型固相扩散层84d在Si基板70的深度方向上具有浓度梯度。其他构成类似于第一实施方案中的像素50a的构成。
第一实施方案中的像素50a的N型固相扩散层84的N型杂质浓度与深度方向无关，是恒定的，而第四实施方案中的像素50d的N型固相扩散层84d的N型杂质浓度在深度方向上是变化的。
即，在像素50d的N型固相扩散层84d的前面附近的N型固相扩散层84d-1具有高的N型杂质浓度，而在背面附近的N型固相扩散层84d-2具有低的N型杂质浓度。
根据第四实施方案的像素50d可以提供与根据第一实施方案的像素50a类似的效果。另外，像素50d还可以提供另一种效果：由于通过在N型固相扩散层84d中设置浓度梯度而使背面侧的电位变小，因此使得能够容易地读出电荷。
例如，可以以下述方式在N型固相扩散层84d中设置浓度梯度。具体地，当用于DTI82的凹槽开口时，在凹槽的侧壁上引起蚀刻损坏，并且可以通过利用因损伤量引起的固相扩散的掺杂量的差异来设置浓度梯度。
注意，代替在N型固相扩散层84d中设置浓度梯度，可以减小前面附近的P型固相扩散层83d中的P型杂质的浓度，并且可以增加背面附近的P型固相扩散层83d中的P型杂质的浓度。在这种情况下，也可以获得与当浓度梯度设置在N型固相扩散层84d中时获得的效果类似的效果。
另外，N型固相扩散层84d和P型固相扩散层83d都可以具有浓度梯度。
<第五实施方案>
图10是本技术适用的根据第五实施方案的像素50e的垂直断面图。
根据第五实施方案的像素50e与第一实施方案的不同之处在于，含有SiO2且形成在DTI 82e的内壁上的侧壁膜85e形成为比根据第一实施方案的像素50e的侧壁膜85更厚。其他构成类似于第一实施方案的构成。
SiO2的光折射率低于Si。因此，进入Si基板70的光根据斯涅尔定律(Snell’s law)被反射，从而防止了向相邻像素50的光透射。然而，如果侧壁膜85很薄，则斯涅尔定律不完全建立并且可能会增加透射光。
第五实施方案中的像素50e的侧壁膜85e形成为较厚。因此，可以减少偏离斯涅尔定律，并增加入射光在侧壁膜85e上的反射。结果，可以减少向相邻像素50e的入射光的透射。因此，根据第五实施方案的像素50e可以提供与根据第一实施方案的像素50a的效果类似的效果，并且还可以提供防止由于倾斜入射光引起的向相邻像素50e的混色的效果。
<第六实施方案>
图11是本技术适用的根据第六实施方案的像素50f的垂直断面图。
根据第六实施方案的像素50f与第一实施方案中的像素50a的不同之处在于，PD71与背面Si界面75之间的区域111中掺杂有P型杂质，由此浓度梯度设置成使得在Si基板70中，P型杂质的浓度在背面侧比前面侧更高。其他构成类似于第一实施方案中的像素50a的构成。
再次参照图3，在第一实施方案的像素50a中，Si基板70不具有浓度梯度，并且P型区域72形成在PD 71与背面Si界面75之间。在根据第六实施方案的像素50f中，Si基板70具有浓度梯度。浓度梯度使得P型杂质的浓度在背面侧(P型区域111侧)比前面侧更高。
具有这种浓度梯度的根据第六实施方案的像素50f可以提供与根据第一实施方案的像素50a类似的效果，并且与第一实施方案中的像素50a相比，还可以提供能够更易于读出电荷的进一步效果。
<第七实施方案>
图12是本技术适用的根据第七实施方案的像素50g的垂直断面图。
根据第七实施方案的像素50g与根据第一实施方案的像素50a的不同之处在于，像素50g具有比像素50a更厚的Si基板70，并且随着Si基板70的厚度增加，DTI 82等形成得更深。
第七实施方案中的像素50g具有厚的Si基板70g。随着Si基板70g的厚度增加，PD71g的面积(体积)增加，并且DTI 82g更深。此外，由于DTI 82g形成得更深，所以P型固相扩散层83g和N型固相扩散层84g也形成得更深(更宽)。
由于P型固相扩散层83g和N型固相扩散层84g更宽，所以由P型固相扩散层83g和N型固相扩散层84g构成的PN结区域的面积增加。因此，根据第七实施方案的像素50g可以提供与根据第一实施方案的像素50g类似的效果，并且与根据第一实施方案的像素50a相比，还可以提供增加饱和电荷量Qs的效果。
<第八实施方案>
图13是本技术适用的根据第八实施方案的像素50h的垂直断面图。
在根据第八实施方案的像素50h中，如在图12所示的根据第七实施方案的像素50g中一样，延长了Si基板70g在深度方向上的长度。
此外，在像素50r中，通过离子注入在背面侧的PD 71中形成有P型区域121-1、N型区域122和P型区域121-2。在由P型区域121-1、N型区域122和P型区域121-2形成的pn结处产生强电场，由此可以保持电荷。
因此，根据第八实施方案的像素50h可以提供与根据第七实施方案的像素50g类似的效果，并且还可以提供增加饱和电荷量Qs的效果。
<第九实施方案>
图14是本技术适用的根据第九实施方案的像素50i的垂直断面图。
根据第九实施方案的像素50i与根据第一实施方案的像素50a的不同之处在于，在Si基板70的前面侧形成有MOS电容器131和像素晶体管(未示出)。其他构成类似于第一实施方案中的像素50a的构成。
通常，即使PD 71的饱和电荷量Qs增加，输出也因垂直信号线VSL(图2所示的垂直信号线47)的振幅限制而受到限制，除非降低转换效率，并且难以充分利用增加的饱和电荷量Qs。
为了降低PD 71的转换效率，需要向FD 91(图4)添加容量。鉴于此，根据第九实施方案的像素50i具有其中添加MOS电容器131作为将要添加到FD 91(图11中未示出)的容量的构成。
根据第九实施方案的像素50i可以提供与根据第一实施方案的像素50a类似的效果。此外，由于MOS电容器131被添加到FD 91，所以像素50i可以降低PD 71的转换效率，并且可以充分利用增加的饱和电荷量Qs。
<第十实施方案>
图15是本技术适用的根据第十实施方案的像素50j的垂直断面图。
根据第十实施方案的像素50j与根据第一实施方案的像素50a的不同之处在于，在形成于有源区域77内的阱接触部151中形成有两个接触部152，并且接触部152与Cu配线153连接。其他构成类似于根据第一实施方案的像素50a的构成。
如上所述，可以设置阱接触部151。注意，尽管图15示出了其中形成有两个接触部152的示例，但是可以在阱接触部151中形成两个以上的接触部152。
根据第十实施方案的像素50j可以提供与根据第一实施方案的像素50a类似的效果，并且还可以提供改善关键成品率缺陷的效果。
<第十一实施方案>
图16示出了本技术适用的根据第十一实施方案的像素50k的垂直断面图和平面图。
根据第十一实施方案的像素50k与根据第一实施方案的像素50a的不同之处在于，通过使纵型晶体管沟槽81k在像素50k的中央处开口而形成有传输晶体管(栅极)80k。其他构成类似于第一实施方案中的像素50a的构成。
在图16所示的像素50k中，传输晶体管(栅极)80k位于与PD 71的外周等距的位置。因此，根据第十一实施方案的像素50k可以提供与根据第一实施方案的像素50a类似的效果，并且还可以改善电荷的传输，因为传输晶体管(栅极)位于与PD 71的外周等距的位置。
<第十二实施方案>
图17示出了本技术适用的根据第十二实施方案的像素50m的垂直断面图和平面图。
根据第十二实施方案的像素50m与根据第一实施方案的像素50a的不同之处在于，传输晶体管80m包括两个纵型晶体管沟槽81-1和81-2。其他构成类似于第一实施方案中的像素50a的构成。
根据第一实施方案的像素50a(图3)具有其中传输晶体管80包括一个纵型晶体管沟槽81的构成，而根据第十二实施方案的像素50m具有其中传输晶体管80m包括两个纵型晶体管沟槽81-1和81-2的构成。
由于包括两个纵型晶体管沟槽81-1和81-2的上述构成，所以在传输晶体管80k的电位改变时，两个纵型晶体管沟槽81-1和81-2之间的区域的电位的跟随性增强。因此，可以增大调制度。结果，可以改善电荷的传输效率。
此外，还可以获得与根据第一实施方案的像素50a的效果类似的效果。
需要注意的是，尽管在上述说明中，作为一个示例，传输晶体管80k包括两个纵型晶体管沟槽81-1和81-2，但是可以在各像素区域中设置两个以上的纵型晶体管沟槽81。
此外，已经说明了其中两个纵型晶体管沟槽81-1和81-2形成为具有相同的尺寸(长度和厚度)的示例。然而，在形成有多个纵型晶体管沟槽81的情况下，它们可以具有不同的尺寸。例如，两个纵型晶体管沟槽81-1和81-2中的一个可以比另一个更长，或者比另一个更厚。
<第十三实施方案>
图18是本技术适用的根据第十三实施方案的像素50n的垂直断面图。
根据第十三实施方案的像素50n与根据第一实施方案的像素50a的不同之处在于遮光膜74的构成，其他构成类似于像素50a的构成。
在根据第十三实施方案的像素50n中，在DTI 82n的上方和下方分别形成有遮光膜74n-1和遮光膜74n-2。根据第一实施方案的像素50a(图3)在其背面侧上具有覆盖DTI 82的背面侧(图中的下侧)的遮光膜74，而在像素50n(图18)中，DTI 82n填充有与遮光膜74的材料相同的金属材料(例如，钨)，并且Si基板70的前面侧(图中的上侧)也被金属材料覆盖。
换句话说，除背面(光入射面)外，各像素区域都被金属材料包围。然而，需要注意的是，在其中除像素50n的背面外像素50n由金属材料包围的构成中，在必要的部分适宜地形成开口。例如，遮光膜74n-2的传输晶体管80n所在的部分是开口的，并且在其中形成有用于与外部连接的端子。
注意，钨(W)之外的金属材料也可以用于遮光膜74等。
根据第十三实施方案中的像素50n，能够防止入射光泄漏到相邻像素50n，从而可以抑制混色。
此外，从背面入射并且在没有执行光电转换的情况下到达前面的光被金属材料(遮光膜74n-2)反射并再次入射到PD 71。因此，第十三实施方案的像素50n可以提供与根据第一实施方案的像素50a类似的效果，并且还可以提供增强PD 71的感度的效果。
<第十四实施方案>
图19是本技术适用的根据第十四实施方案的像素50p的垂直断面图。
根据第十四实施方案的像素50p与根据第一实施方案的像素50a的不同之处在于背面侧的P型固相扩散层83p和侧壁膜85p的形状。其他构成类似于根据第一实施方案的像素50a的构成。
像素50p的P型固相扩散层83p形成为在像素50p的背面侧突出到N型固相扩散层84p的下侧。像素50p具有在P型区域72p的端部突出到P型区域72p的内部的P型固相扩散层83p。此外，形成在P型固相扩散层83p内部的侧壁膜85p也形成为朝向P型区域72p突出。此外，形成在侧壁膜85p内部的填充物86p也形成为朝向P型区域72p突出。
由于上述构成，所以N型固相扩散层84p更可靠地不与Si基板70的背面Si界面75接触。因此，能够防止电荷的钉扎的减弱，这可以防止电荷流入到PD 71中。因此，可以防止暗特性的劣化。
当形成N型固相扩散层84p时，深度和浓度可以变化。例如，可以存在这样的变化，使得A像素50的N型固相扩散层84比B像素50的N型固相扩散层84更深。在这种情况下，深入形成的N型固相扩散层84可以到达P型区域72的内部，或者可以贯通P型区域72并且到达Si基板70的背面Si界面75。
可选择地，例如，可以存在这样的变化，使得A像素50的N型固相扩散层84中的N型杂质的浓度高于B像素50的N型固相扩散层84中的N型杂质的浓度。在这种情况下，具有更高浓度的N型固相扩散层84可以到达P型区域72的内部，或者可以贯通P型区域72并且到达Si基板70的背面Si界面75。
在像素50p中，在N型固相扩散层84p的背面Si界面75侧形成有P型区域72p，此外，P型固相扩散层83p形成为突出到N型固相扩散层84p的下侧。因此，如果如上所述，N型固相扩散层84p的深度或浓度存在变化，则可以吸收这种变化，并且可以通过P型固相扩散层83p来可靠地防止N型固相扩散层84p与Si基板70的背面Si界面75之间的接触。
根据第十四实施方案的像素50p可以提供与根据第一实施方案的像素50a的效果类似的效果。
参照图20～22对根据第十四实施方案的像素50p的制造过程、特别是DTI 82p和P型固相扩散层83p的形成过程进行说明。
在步骤S51中，准备将要在其上形成DTI 82p的基板。在基板上形成氧化硅膜200，并且将绝缘膜(绝缘材料)201埋入到已形成的凹槽中。例如，沉积LP-TEOS作为氧化硅膜200。
在步骤S52中，通过干法蚀刻去除氧化硅膜200的一部分、绝缘膜201的一部分、SiN的一部分和Si基板70的一部分。因此，在步骤S52中形成深凹槽(深沟槽)。在平面图中，深沟槽具有格子形状，并且一直形成到在后续步骤中将要通过固相扩散形成N型区域的区域的下端。
在步骤S53中，通过使用原子层沉积(ALD)法在晶圆的整个表面上沉积含有磷(P)的氧化硅膜(PSG)202。通过步骤S53中的处理，在晶圆的除形成有深沟槽的部分外的表面上、在深沟槽的侧面上以及在深沟槽的底面上形成PSG膜202。由于这里使用了磷(P)，因此PSG膜202形成为N型膜。
在步骤S54中，进行热扩散处理。在步骤S54中，对晶圆进行退火，由此使磷(P)在PSG膜202和Si基板70彼此接触的区域中通过固相扩散从PSG膜202扩散到Si基板70。结果，如图20中的步骤S54所示，形成N型杂质区域203。N型杂质区域203是成为N型固相扩散层84p的区域。
在步骤S55中，去除晶圆上的PSG膜202。例如，可以通过使用氢氟酸的湿法蚀刻来去除PSG膜202。
在步骤S56(图21)中，通过干法蚀刻对晶圆的深沟槽的底面上的硅进行进一步钻孔。在步骤S56中进一步钻出的深沟槽具有与在步骤S52中形成的深沟槽的宽度相等的宽度，但是比在步骤S52中形成的深沟槽更深。即，深沟槽被进一步钻到比将要形成P型区域72p(图19)的区域更深的位置。
在步骤S57中，例如，通过使用LP-CVD法在晶圆的整个表面上沉积SiN膜204。在晶圆的除形成有深沟槽的部分外的表面上、在深沟槽的侧面上以及在深沟槽的底面上形成SiN膜204。
在步骤S58中，通过使用干法蚀刻来对晶圆上的SiN膜204的整个表面进行回蚀。由于步骤S58中的处理，所以如图21的步骤S58所示，去除了晶圆的除形成有深沟槽的部分外的表面上以及在深沟槽的底面上的SiN膜204，并且仅将SiN膜204留在深沟槽的侧面上。
在步骤S59中，对晶圆中的未被SiN膜204覆盖的深沟槽的底面进行湿法蚀刻。如图21的步骤S59所示，由于深沟槽的底面被湿法蚀刻，所以深沟槽的底部突出为比沟槽的宽度更宽。例如，形成具有椭圆断面的空腔。
在步骤S60中，去除深沟槽的侧壁上的SiN膜204。例如，可以通过使用热磷酸的湿法蚀刻来去除SiN膜。
在步骤S61(图22)中，使用原子层沉积(ALD)法沉积含有硼(B)的氧化硅膜(BSG)205。通过步骤S61中的处理，在晶圆的除形成有深沟槽的部分外的表面上、在深沟槽的侧面上以及在深沟槽的底面上形成BSG膜205。由于这里使用了硼(B)，所以BSG膜205形成为P型膜。
在步骤S62中，进行热扩散处理。在步骤S62中，对晶圆进行退火，由此使硼(B)在BSG膜205和Si基板70彼此接触的区域中通过固相扩散从BSG膜205扩散到Si基板70。结果，如图22的步骤S62所示，形成P型杂质区域206。P型杂质区域206是成为P型固相扩散层83p(图19)的区域。
在步骤S63中，去除BSG膜205。例如，可以通过使用氢氟酸的湿法蚀刻来去除BSG膜205。
在步骤S64中，将多晶硅作为填充物86p埋入到沟槽中，并去除沉积在晶圆上的不必要的多晶硅。此外，还形成像素晶体管、配线等。然后，从背面侧对Si基板70进行减薄。进行减薄直到暴露出深沟槽的底部。换句话说，如图22的步骤S64所示，将Si基板70减薄到在步骤S59(图21)中形成的且比沟槽更宽的空腔的中央部分(例如，与断面近似为椭圆形的空腔的长轴相对应的部分)。
以这种方式，形成与图19所示的像素50p的DTI 82i有关的部分。如参照图19所述的，像素50p可以构造为具有其中P型固相扩散层83p位于N型固相扩散层84p与背面Si界面75之间的形状。因此，可以可靠地防止N型固相扩散层84p与Si基板70的背面Si界面75接触。因此，能够防止电荷的钉扎的减弱，这可以防止电荷流入到PD 71中。因此，可以防止暗特性的劣化。
<第十五实施方案>
图23是本技术适用的根据第十五实施方案的像素50q的垂直断面图。
本技术还可以适用于纵向分光型像素50。第十五实施方案说明了本技术适用于纵向分光型像素50q的情况。在图23所示的像素50q中，上侧限定为背面侧(光入射侧)，下侧限定为前面侧(其上形成有配线层等的侧)。
在图23所示的像素50q中，层叠有光电转换部(PD)。在像素50q中，在作为Si基板70q的表面的表面301侧上设有传输Tr(MOS FET)等形成于其内的多层配线层302。
在图23中，像素50q具有其中垂直层叠一个有机光电转换部303和两个无机光电转换部304和305的层叠结构。光电转换部303,304和305选择性地检测不同波长范围内的光，并执行光电转换。例如，有机光电转换部303包含两种以上类型的有机半导体材料。
如上所述，层叠两个无机光电转换部304和305以及一个有机光电转换部303，从而可以通过一个元件(像素)获得红色信号、绿色信号和蓝色信号。有机光电转换部303形成在作为Si基板70q的背面的表面306上，并且无机光电转换部304和305埋入到Si基板70q内。
有机光电转换部303包括使用有机半导体吸收选定波长范围内的光(即，在这种情况下，绿色光)以生成电子-空穴对的有机光电转换元件。有机光电转换部303具有其中有机光电转换层(有机半导体层)309夹在设置成用于提取信号电荷的下部电极307和上部电极308之间的构成。下部电极307和上部电极308经由配线层和接触金属层与埋入到Si基板70q内的导电插塞310和311电气连接。
在有机光电转换部303中，在Si基板70q的表面306上形成有层间绝缘膜312和313。在层间绝缘膜312中，在面向导电插塞310和311的区域中分别设有通孔，并且导电插塞314和315分别埋入到各通孔中。在层间绝缘膜313中，配线层316和317分别埋入到面向导电插塞314和315的区域中。
在层间绝缘膜313上设有下部电极307和配线层319。配线层319通过绝缘膜318与下部电极307电隔离。在配线层319和下部电极307中，有机光电转换层309形成在下部电极307上，并且上部电极308形成为覆盖有机光电转换层309。在上部电极308上，形成有保护膜320以覆盖上部电极308的表面。在保护膜320的预定区域中设有接触孔321，并且在保护膜320上形成有接触金属层322，其中该接触金属层填充接触孔321并且延伸到配线层319的上表面。
导电插塞314与导电插塞310一起用作连接器，并且与导电插塞310和配线层316一起形成用于电荷(电子)从下部电极307到绿色用蓄电层323的传输路径。导电插塞315与导电插塞311一起用作连接器，并且与导电插塞311、配线层317、配线层319和接触金属层322一起形成用于来自上部电极308的电荷(空穴)的排出路径。
导电插塞314和315可以由诸如钛(Ti)、氮化钛(TiN)和钨(W)等金属材料的层叠膜构成，以便用作遮光膜。此外，即使在导电插塞310和311形成为N型或P型半导体层的情况下，使用这种层叠膜也可以确保导电插塞310和311与硅之间的接触。
为了减小与Si基板70q的硅层324的界面准位，并抑制从与硅层324的界面的暗电流的产生，可以使用具有小界面准位的绝缘膜来形成层间绝缘膜312。例如，氧化铪(HfO2)膜和氧化硅(SiO2)膜的层叠膜可以用作这种绝缘膜。例如，层间绝缘膜313是包含氧化硅、氮化硅(SiN)、氮氧化硅(SiON)等中的一种的单层膜，或者是包含这些材料中的两种以上的层叠膜。
例如，绝缘膜318是包含氧化硅、氮化硅、氮氧化硅等中的一种的单层膜，或者是包含这些材料中的两种以上的层叠膜。例如，绝缘膜318具有平坦化表面，使得绝缘膜318具有相对于下部电极307几乎没有高差的形状和图案。绝缘膜318具有使像素50q的各像素的下部电极307彼此电气隔离的功能。
下部电极307设置在面向在Si基板70q内沿垂直方向配置的无机光电转换部304和305并且覆盖无机光电转换部304和305的区域中。下部电极307包括光透射导电膜。例如，下部电极307包括铟锡氧化物(ITO)。
然而，代替铟锡氧化物，可以使用添加有掺杂剂的氧化锡(SnO2)材料或通过向氧化锌铝添加掺杂剂而得到的氧化锌(ZnO)材料作为下部电极307的构成材料。氧化锌材料的示例包括含有铝(Al)作为掺杂剂的铝掺杂氧化锌(AZO)、含有镓(Ga)作为掺杂剂的镓掺杂氧化锌(GZO)和含有铟(In)作为掺杂剂的铟掺杂氧化锌(IZO)。此外，除了上述材料之外，还可以使用CuI、InSbO4、ZnMgO、CuInO2、MgIn2O4、CdO、ZnSnO3等。需要注意的是，在图23中，由于从下部电极307提取在有机光电转换层309中获得的信号电荷(电子)，所以下部电极307针对每个像素是分离的。
例如，有机光电转换层309包含三种类型的材料，即，第一有机半导体材料、第二有机半导体材料和/或第三有机半导体材料。三种类型的有机半导体材料中的任何一种是有机p型半导体或有机n型半导体，或者是有机p型半导体和有机n型半导体。此外，三种类型的有机半导体材料中的任何一种对选定波长范围内的光执行光电转换，同时透射另一波长范围内的光。具体地，例如，有机光电转换层309具有作为绿色波长的450nm～650nm的范围内的最大吸收波长。
在有机光电转换层309和下部电极307之间以及在有机光电转换层309和上部电极308之间可以设有另一层(未示出)。例如，从下部电极307侧按此顺序层叠底涂膜(undercoat film)、空穴传输层、电子阻挡膜、有机光电转换层309、空穴阻挡膜、缓冲膜、电子传输层和功函数调整膜。
上部电极308包括与下部电极307类似的光透射导电膜。上部电极308针对每个像素可以是分离的，或者可以形成为各像素共用的电极。例如，上部电极308的厚度为10nm～200nm。
例如，保护膜320是包含氧化硅、氮化硅、氮氧化硅等中的一种的单层膜，或者是包含这些材料中的两种以上的层叠膜。例如，保护膜320的厚度为100nm～30,000nm。
例如，接触金属层322包含钛、钨、氮化钛、铝等中的任一种，或者是包含这些材料中的两种以上的层叠膜。
无机光电转换部304和305是各自具有pn结的光电二极管(PD)，并且在Si基板70q内的光路上从表面306侧以无机光电转换部304和305的顺序形成。无机光电转换部304选择性地检测蓝色光并累积与蓝色相对应的信号电荷。例如，无机光电转换部304沿着Si基板70q的表面306从选择区域延伸到多层配线层302的界面附近的区域。
无机光电转换部305选择性地检测红色光并累积与红色相对应的信号电荷。例如，无机光电转换部305形成在无机光电转换部304的下方(表面301侧)的区域中。注意，蓝色是例如对应于450nm～495nm的波长范围的颜色，红色是例如对应于620nm～750nm的波长范围的颜色。无机光电转换部304和305可以检测到各个波长范围的一部分或全部中的光就足够了。
图23中的像素具有其中有机光电转换部303和两个无机光电转换部304和305在垂直方向上层叠的层叠结构。有机光电转换部303吸收(检测)绿色光并对其执行光电转换，无机光电转换部304吸收(检测)蓝色光并对其执行光电转换，并且无机光电转换部305吸收(检测)红色光并对其执行光电转换。因此，图23所示的像素可以在一个像素中通过在垂直(层)方向上进行纵向分光来获取红色、绿色和蓝色信号。
根据本公开的技术可以适用于如上所述的像素50q，并且在无机光电转换部304和无机光电转换部305的每个中形成有包括N型固相扩散层和P型固相扩散层的强电场区域351。
参照图24对形成在无机光电转换部304和无机光电转换部305中的强电场区域351进行说明。强电场区域351包括P型固相扩散层361和N型固相扩散层362。
更具体地，在无机光电转换部304中形成有P型固相扩散层361和N型固相扩散层362-2，并且在无机光电转换部305中形成有P型固相扩散层361和N型固相扩散层362-1。连续地形成在无机光电转换部304和无机光电转换部305中形成的P型固相扩散层361。
此外，在P型固相扩散层361的Si侧壁的界面中形成有侧壁膜385，并且侧壁膜385的中央部填充有填充物386。如同上述实施方案中的填充物86，填充物386可以是含有多晶硅或SiO2作为材料的膜。
硅层324存在于无机光电转换部304和无机光电转换部305之间。硅层324使无机光电转换部304与无机光电转换部305彼此分离。在硅层324中，形成P型垂直隔离区域371。此外，P型隔离区域371与无机光电转换部304之间的硅层以及P型隔离区域371与无机光电转换部305之间的硅层可以是N型。
如上所述，在无机光电转换部304中存在由P型固相扩散层361和N型固相扩散层362-2构成的强电场区域351，并且在无机光电转换部305中存在由P型固相扩散层361和N型固相扩散层362-1构成的强电场区域351。此外，在侧壁膜385和Si侧壁之间的界面上存在P型固相扩散层361。因此，如上述实施方案中一样，在不引起电荷的钉扎减弱的情况下，电荷蓄积区域可以分别形成在无机光电转换部304和无机光电转换部305中，由此可以防止因电荷流入到无机光电转换部304或305中而引起的暗特性的劣化。另外，由于电荷累积区域形成在光电转换部304和305的侧壁上，所以可以增大每单位像素单元面积的电荷累积区域。
参照图25和图26对根据第十五实施方案的像素50q的制造过程、特别是构成强电场区域351的P型固相扩散层361和N型固相扩散层362的形成过程进行说明。注意，用于形成P型固相扩散层361和N型固相扩散层362的方法基本上与参照图20～22说明的方法类似。因此，将适宜地省略其详细说明。
在步骤S101中，沟槽一直形成至未到达P型隔离区域371的位置。之后，例如，形成含有磷(P)的氧化硅膜(PSG膜)381。PSG膜381形成在沟槽的底面和侧面以及晶圆上。可以通过执行与图20所示的步骤S51至S53中的处理等效的处理来进行该步骤S101。
在步骤S102中，进行热扩散处理，由此使磷(P)在PSG膜381和Si基板70q彼此接触的区域中通过固相扩散从PSG膜381扩散到Si基板70q。结果，形成N型杂质区域382。N型杂质区域382是与N型固相扩散层362-1相对应的部分。之后，去除PSG膜381。可以通过执行与图20所示的步骤S54和S55中的处理等效的处理来进行该步骤S102。
在步骤S103中，进一步对沟槽进行钻孔。在步骤S103中，沟槽钻穿P型区域371至将要形成N型固相扩散层362-2的部分。此外，形成PSG膜383。如步骤S101中一样，PSG膜383形成在沟槽的底面和侧面以及晶圆上。
在步骤S104中，例如，在PSG膜383将要留在的深度处形成保护性抗蚀剂384。保护性抗蚀剂384形成为使得通过湿法蚀刻去除保护性抗蚀剂384的不需要的部分。PSG膜383将要留在的深度表示将要形成N型固相扩散层362-2的部分。保护性抗蚀剂384是对化学制品具有高选择性的埋入膜。注意，代替保护性抗蚀剂，可以使用可以埋入到沟槽内的涂布膜。
在步骤S105中，去除需要被剥离的PSG膜383。在这种情况下，将要形成N型固相扩散层362-2的区域之外(换句话说，存在保护性抗蚀剂354的区域之外)的区域中的PSG膜383被去除。在去除需要被剥离的PSG膜383之后，保护性抗蚀剂354也被去除。
在步骤S106(图26)中，如步骤S102中一样，进行热扩散处理，由此使磷(P)在PSG膜383和Si基板70q彼此接触的区域中通过固相扩散从PSG膜383扩散到Si基板70q。结果，形成N型杂质区域385。N型杂质区域385是与N型固相扩散层362-2相对应的部分。之后，去除PSG膜383。
在步骤S107中，进行附加的热处理，由此使N型磷(P)扩散，从而扩大N型区域。因此，形成与N型固相扩散层362-1和N型固相扩散层362-2相对应的部分。由于如上所述的附加的热处理，所以在后续步骤中在形成P型固相扩散区域之后，可以在沟槽的侧壁中以期望的浓度和深度形成PN结区域。
在步骤S108中，形成例如含有硼(B)的氧化硅膜(BSG膜)386。
在步骤S109中，进行热扩散处理，由此使硼(B)在BSG膜386与Si基板70q彼此接触的区域中通过固相扩散从BSG膜386扩散到Si基板70q。结果，形成P型杂质区域。P型杂质区域是与P型固相扩散层361相对应的部分。之后，去除BSG膜386。
可以通过执行与图22所示的步骤S61至S63中的处理等效的处理来执行步骤S108和S109。之后，在步骤S110中，在其上形成有P型固相扩散层361的沟槽侧壁的Si表面上形成侧壁膜385和填充物386，然后，回蚀并埋入形成的侧壁膜385和填充物386。步骤S110中的处理对应于步骤S64(图22)中的处理。然后，形成氧化膜，并且通过CMP将形成的氧化膜平坦化，由此上部被氧化膜覆盖。因此，如图24所示，形成强电场区域351、P型固相扩散层和N型固相扩散层。P型固相扩散层形成在沟槽的Si侧壁的表面上，N型固相扩散层形成在比P型固相扩散层更深的位置处。
参照图27和图28对根据第十五实施方案的像素50q的制造过程、特别是构成强电场区域351的P型固相扩散层361和N型固相扩散层352的另一形成过程进行说明。
步骤S131和S132类似于步骤S101和S102(图25)。具体地，形成沟槽，在沟槽中形成PSG膜381，并且通过固相扩散形成N型杂质区域382。
在步骤S133中，如步骤S103(图25)中一样，进一步对沟槽进行钻孔。然后，形成停止膜391。在步骤S134中，去除停止膜391的不需要的部分。停止膜391形成至未到达在步骤S135中将要形成的PSG膜392要留在的部分的深度。未到达PSG膜392要留在的部分的深度是未到达将要形成N型固相扩散层362-2的部分的深度。
例如，如下所述地形成停止膜391。具体地，在钻到将要形成N型固相扩散层362-2的部分的沟槽的整个表面上形成停止膜391。随后形成保护膜，然后，在整个表面上蚀刻保护膜以暴露出沟槽底部上的停止膜391。之后，利用对保护膜具有选择性且可以蚀刻沟槽底部的停止膜391的化学制品对停止膜391进行处理。通过该处理，仅去除未被保护膜覆盖的沟槽底部的停止膜391。
在步骤S135中，形成PSG膜392。PSG膜392形成在沟槽的底面和侧面(在停止膜391上)以及晶圆上。
在步骤S136(图28)中，通过进行热扩散处理来形成N型杂质区域393。此外，在形成N型杂质区域393之后，去除PSG膜392，并且去除停止膜391。
在步骤S137中，进一步进行热扩散处理，使得N型杂质区域382和393扩大。因此，形成与N型固相扩散层362-1和N型固相扩散层362-2相对应的部分。
在步骤S138和S139中，进行与步骤S108和S109(图26)中的处理类似的处理，由此形成P型固相扩散层361。之后，在其上形成有P型固相扩散层361的沟槽侧壁的Si表面上形成侧壁膜385和填充物386，然后，回蚀并埋入形成的侧壁膜385和填充物386。该处理对应于步骤S110(图26)中的处理。然后，形成氧化膜，并且通过CMP将形成的氧化膜平坦化，由此上部被氧化膜覆盖。因此，如图24所示，形成强电场区域351、P型固相扩散层和N型固相扩散层。P型固相扩散层形成在沟槽的Si侧壁的表面上，并且N型固相扩散层形成在比P型固相扩散层更深的位置处。
在参照图25至图28所述的处理中，当通过形成PSG膜和BSG膜并且进行固相扩散来形成N型杂质区域(对应于N型固相扩散层362的区域)和P型杂质区域(对应于P型固相扩散层361的区域)时，可以通过离子注入、等离子体掺杂等形成杂质区域。
以这种方式，形成图24所示的强电场区域351。如参照图23和图24所述的，可以制造像素50q，其包括无机光电转换部304中的由P型固相扩散层361和N型固相扩散层362-1构成的强电场区域351和由无机光电转换部305中的P型固相扩散层361和N型固相扩散层362-2构成的强电场区域351。
因此，在根据第十五实施方案的像素50q中，还可以在无机光电转换部304和305中形成由于强电场引起的电荷累积区域，而不会使电荷的钉扎减弱。因此，可以防止因电荷流入到无机光电转换部304或305中而引起的暗特性的劣化。另外，由于在光电转换部304和305的侧壁上形成有电荷累积区域，所以可以增加每单位像素单元面积的电荷累积区域。
另外，适宜地控制纵向分光P型隔离区域相对于N型固相扩散层362的深度的位置，即，在图24中，位于N型固相扩散层362-1和N型固相扩散层362-2之间的硅层324相对于N型固相扩散层362-1的深度和N型固相扩散层362-2的深度的位置(例如，通过其使得P型垂直隔离区域371位于N型固相扩散层362-1和N型固相扩散层362-2之间的N型固相扩散层362-1的深度和N型固相扩散层362-2的深度)。这样的控制使得能够在不会由于通过N型固相扩散层降低P型垂直隔离区域中的P型杂质的浓度而导致隔离性能劣化的情况下，在沟槽的侧壁上形成强电场区域351。因此，可以实现Qs的增加和在垂直方向上的混色的抑制。
<第十六实施方案>
图29是本技术适用的根据第十六实施方案的像素50r的垂直断面图。
在上述实施方案中，DTI 82贯通像素50的Si基板70。根据第十六实施方案的像素50r与根据第一实施方案的像素50a的不同之处在于，例如，DTI 82r未贯通Si基板70。
在像素50r中，DTI 82r到达背面Si界面75。相比之下，在前侧上，DTI 82r一直形成到P阱区域77的中部，而未贯通P阱区域77。如上所述，在DTI 82r未贯通Si基板70的情况下，在DTI 82r中形成的P型固相扩散层83r和N型固相扩散层84r也未贯通Si基板70，而是一直形成到P阱区域77的中途。
在上述构成中，P型固相扩散层83r和N型固相扩散层84r也形成在PD 71的侧面上。因此，还能够防止PD 71中的电荷的钉扎的减弱，由此可以防止暗特性的劣化。
尽管图29所示的像素50r的传输晶体管80r包括纵型晶体管沟槽81r，但是如图30所示的像素50r’中一样，也可以使用不具有纵型晶体管沟槽81r’的传输晶体管80r’。此外，尽管未示出，但是图30所示的像素50r’可以构造成使得N型区域和P型区域形成在P阱区域77中，以使传输晶体管80r’容易地传输来自PD 71的电荷。
如上所述，由于其中DTI 82r未贯通Si基板70的构成，所以可以独立地设计布置在前面侧的诸如晶体管等元件和形成在背面侧的PD 71。参照图31～33对此进行说明。图31～33是当从前面观察时的像素50r的平面图。
图31示出了图4的平面图中的一个像素。在一个像素50r上布置有传输晶体管80r、FD 91r、复位晶体管92r、放大晶体管93r和选择晶体管94r。这些元件布置在像素50r的前面上。在图31所示的示例中，沟槽82r形成为包围这些元件，并且由DTI 82r包围的区域限定为PD 71r。
即，假设将包围所配置的元件的四边形定义为四边形411，则DTI 82r形成在包围四边形411的区域中。在这种情况下，其内配置有元件的四边形411和DTI 82r彼此对准。
在图32所示的像素50r中，其内配置有元件的四边形411与DTI 82r偏移45度。
如参照图29～30所说明的，DTI 82r未贯通Si基板70。换句话说，在DTI 82r和其上配置有元件的像素50r的表面上存在P阱区域431。因此，可以独立地设计元件的布局和DTI82r的布局。即，没有必要将布置DTI 82r的位置与其内配置有元件的四边形411对准。
因此，如图32所示，其内配置有元件的四边形411可以与DTI 82r偏移45度。在这种情况下，由DTI 82r包围的部分也被定义为PD 71r。
由于DTI 82r相对于其内配置有元件的四边形411偏移45度的构成，所以DTI 82r的侧壁为(100)平面。因此，可以改善界面特性。
如图33所示，DTI 82r，换句话说，PD 71r，可以形成为四边形之外的形状。图33所示的DTI 82r(PD 71r)具有通过组合H形和I形而获得的形状。利用这样的形状，PD 71r的侧壁的面积增加。
在PD 71r的侧壁上形成有DTI 82r，并且在DTI 82r中形成有由P型固相扩散层83r和N型固相扩散层84r构成的强电场区域。因此，可以通过增加PD 72r的侧壁的面积来增加强电场区域的面积。因此，可以获得进一步增加Qs的效果。
注意，图33所示的形状是示例，并且在平面图中PD 71r可以具有例如多边形形状、圆形形状或通过组合多个图形而获得的形状。PD 71r可以具有任何形状，只要PD 72r的侧壁的面积增加且强电场区域增加即可。
<制造过程>
对图29所示的像素50r的制造过程进行说明。这里，对制造像素50r的情况进行说明。然而，下文将说明的制造过程可适用于其中DTI 82贯通Si基板70的像素50(例如，像素50a(图3))的制造。
参照图34和图35对像素50r的制造过程(在下文中，称为第一制造过程)进行说明。
在步骤S201中，进行线前端(FEOL)处理。通过FEOL处理，在像素50r的前面上形成诸如晶体管(例如，传输晶体管80r)等元件。已经经过FEOL处理的基板称为FEOL基板422(图35)。在FEOL处理期间，PD 71等也形成在Si基板70内。在图35中，它们形成在硅基板(Si-sub)423内。
在步骤S202中，进行线后端(BEOL)处理。通过BEOL处理，形成像素50r内的配线。形成用于形成电路的连接配线，该电路包括在FEOL基板422中形成的诸如晶体管等元件。已经经过BEOL处理的基板称为BEOL基板421(图35)。
如图35所示，通过步骤S201和步骤S202中的处理，从顶部按顺序层叠BEOL基板421、FEOL基板422和硅基板423。
在步骤S203中，将其中层叠有BEOL基板421、FEOL基板422和硅基板423的基板倒置，并且将支撑基板424(图35中的Si-sub)贴合到BEOL基板421。在图35中，上下颠倒地书写文字，以指示对应的基板已被倒置。
在步骤S204中，对硅基板423进行减薄。在图35的中间部分，硅基板423位于顶部。在将支撑基板424贴合到BEOL基板241之后，硅基板423被减薄。
在步骤S205中，在减薄的硅基板423中形成DTR 82r。在步骤S206中，进行固相扩散处理，由此形成P型固相扩散层83r和N型固相扩散层84r。例如，可以通过应用参照图6说明的步骤和参照图20～22说明的步骤来形成DTR 82r和固相扩散层。
在步骤S207中，形成滤色器(CF)、OCL 76等。
以这种方式，可以制造图29所示的像素50r。
在步骤S206中进行固相扩散处理，并且在步骤S206之前的步骤S202中，形成配线(BEOL)。固相扩散处理通常在高温下进行。在已经形成有配线的基板上进行固相扩散处理的情况下，在固相扩散过程中可以承受高温的材料用作配线的材料。可选择地，在配线的材料可以承受的温度下进行固相扩散处理。
根据第一制造过程，可以在不使处理量增加太多的情况下制造像素50r。
参照图36和图37对像素50r的另一制造过程(第二制造过程)进行说明。第二制造过程包括与第一制造过程相同的处理，因此，将适宜地省略相同处理的说明。
在步骤S231中，在硅基板451中形成DTI 82r(图37)。硅基板451足够厚，以承受用于形成DTI 82r的步骤。
在步骤S232中，进行固相扩散处理，由此在硅基板451中形成P型固相扩散层83r和N型固相扩散层84r。
在步骤S233中，将硅基板451倒置，并贴合支撑基板(Si-sub)452。如图37的第二部分所示，硅保留在硅基板451的DTI 82r上方的区域中，并且支撑基板452贴合在底部上。
在步骤S234中，进行减薄处理，由此去除残留在DTI 82r上方的区域中的硅基板451的硅。
在步骤S235中，进行FEOL处理，由此形成FEOL基板453(图37)。在步骤S236中，进行BEOL处理，由此形成BEOL基板454(图37)。
通过到目前为止的处理，如图37的第三部分所示，形成了从顶部按顺序层叠有BEOL基板454、FEOL基板453、硅基板451和支撑基板452的基板。
在步骤S237中，将其中层叠有BEOL基板454、FEOL基板453、硅基板451和支撑基板452的基板倒置，并且将支撑基板455贴合到BEOL基板454。
在步骤S238中，进行减薄。减薄是去除贴合到硅基板451的支撑基板452的处理。如图37的第五部分所示，通过去除支撑基板452，暴露出DTI 82r。
在步骤S239中，形成滤色器(CF)、OCL 76等。
以这种方式，可以制造图29所示的像素50r。
在以这种过程制造像素50r的情况下，在BEOL处理之前进行固相扩散，从而可以在高温下进行固相扩散。
根据第二制造过程，提高了在选择配线材料方面的自由度，例如，即使使用采用廉价材料的配线，也可以制造像素50r。
参照图38和图39对像素50r的又一个制造过程(第三制造过程)进行说明。第三制造过程包括与第一和第二制造过程相同的过程，因此，将适宜地省略相同处理的说明。
在步骤S251中，在硅基板471(图39)中形成DTI 82r。硅基板471足够厚，以承受用于形成DTI 82r的步骤。
在步骤S252中，进行固相扩散处理，由此在硅基板471中形成P型固相扩散层83r和N型固相扩散层84r。
在步骤S253中，通过硅在硅基板471上的外延生长，在硅基板471上(在DTI 82r上)形成硅膜472。如图38的第二部分所示，由于硅的外延生长，所以制造出其中DTI 82r被硅包围的基板。
在步骤S254中，进行FEOL处理，由此形成FEOL基板473(图39)。在步骤S255中，进行BEOL处理，由此形成BEOL基板474(图39)。
通过到目前为止的处理，如图39的第三部分所示，形成了其中从顶部按顺序层叠有BEOL基板474、FEOL基板473、硅膜472和硅基板471的基板。
在步骤S256中，将其中层叠有BEOL基板474、FEOL基板473、硅膜472和硅基板471的基板倒置，并且将支撑基板475贴合到BEOL基板474。在这种状态的基板中，如图39的第四部分所示，硅残留在DTI 82r上方的区域中。去除残留的硅(步骤S257中的减薄处理)。
在步骤S258中，形成滤色器(CF)、OCL 76等。
以这种方式，可以制造图29所示的像素50r。
在以这种过程制造像素50r的情况下，在BEOL处理之前进行固相扩散，从而可以在高温下进行固相扩散。
此外，可以通过比第二制造过程更少的步骤数量形成像素50r。
<第十七实施方案>
图40是本技术适用的根据第十七实施方案的像素50s的垂直断面图。此外，图41是包括在第十七实施方案中的包含AL焊盘提取部的像素50s的平面图。
作为第十七实施方案，说明包括用于将像素50连接到另一半导体基板等的AL焊盘的构成。图40示出了其中针对图3所示的第一实施方案中的像素50a设置AL焊盘的示例。然而，通过与第十七实施方案相结合，根据第二至第十七实施方案的像素50b至50s中的任何像素50都可以设有AL焊盘。
如图40和图41所示，像素阵列部41(图2)形成在图中的左侧，并且AL焊盘提取部501设置在图中的右侧。对于AL焊盘提取部501，作为像素50s与其他半导体基板等之间的连接端子的AL焊盘502形成在基板表面(图中的上侧)。
如图40所示，在AL焊盘提取部501中的每个AL焊盘502周围形成有固相扩散沟槽503。固相扩散沟槽503以与第一实施方案中的DTI 82类似的方式形成。因此，能够将各AL焊盘502与像素阵列部41和其他外围电路部(未示出)电气隔离。
注意，形成在AL焊盘提取部501中的固相扩散沟槽503可以用作例如光致抗蚀剂的标记。此外，由此，固相扩散沟槽503也可以用作用于后续处理的对准标记。
<第十八实施方案>
图42是本技术适用的根据第十八实施方案的像素50t的垂直断面图。
作为第十八实施方案，说明包括像素50和外围电路部的构成。图42示出了其中针对图3所示的第一实施方案中的像素50a设置外围电路的示例。然而，通过与第十八实施方案相结合，根据第二至第十七实施方案的像素50b至50s中的任何像素50都可以设有外围电路。
如图42所示，像素阵列部41(图2)形成在图中的左侧，外围电路部511设置在图中的右侧。在外围电路部511中形成有固相扩散沟槽521。固相扩散沟槽521以与第一实施方案中的DTI 82类似的方式形成。
沿着固相扩散沟槽521形成的P型固相扩散层83t的前面侧(图中的上侧)与形成在Si基板70的前面中的P+扩散层512电气连接。此外，P型固相扩散层83t的背面侧(图中的下侧)与形成在背面Si界面75附近的P阱区域513或由Si基板70的背面界面附近的钉扎膜形成的空穴层515电气连接。
P阱区域513经由背面接触部514与含有诸如钨(W)等金属材料的遮光膜74连接。结果，Si基板70的前面侧和背面侧彼此电气连接并固定到遮光膜74的电位。
在第十八实施方案中，P型固相扩散层83t还可以用作P阱区域，这在传统上对于将Si基板70的前面侧和背面侧彼此连接是必要的。因此，可以减少形成P阱区域的步骤数量。
<第十九实施方案>
图43是本技术适用的根据第十九实施方案的像素50u的垂直断面图。
与第十八实施方案类似，作为第十九实施方案，说明包括像素50和外围电路部的构成。图43示出了其中针对图3所示的第一实施方案中的像素50a设置外围电路的示例。然而，通过与第十九实施方案相结合，根据第二至第十七实施方案的像素50b至50s中的任何像素50都可以设有外围电路。
如同根据第十八实施方案的像素50s，如图43所示，根据第十九实施方案的像素50u具有在图中左侧的像素阵列部41和在图中右侧的外围电路部531。在外围电路部531中形成有固相扩散沟槽321u。以与第一实施方案中的DTI 82类似的方式形成固相扩散沟槽321u。
固相扩散沟槽321u形成在外围电路部531中。固相扩散沟槽321u以与第一实施方案中的DTI 82类似的方式形成。沿着固相扩散沟槽321u形成的P型固相扩散层83u的前面侧(图中的上侧)经由P阱区域532与在Si基板70的前面中形成的P+扩散层512u电气连接。这一点与图42所示的像素50t不同。
此外，P型固相扩散层83u的背面侧(图中的下侧)与在背面Si界面75或空穴层515附近形成的P阱区域513电气连接。P阱区域513经由背面接触部514与含有诸如W等金属材料的遮光膜74连接。因此，Si基板70的前面侧和背面侧彼此电气连接并固定到遮光膜74的电位。
在第十九实施方案中，P型固相扩散层83u还可以用作P阱区域，这在传统上对于将Si基板70的前面侧和背面侧彼此连接是必要的。因此，可以减少形成P阱区域的步骤数量。
<第二十实施方案>
图44是本技术适用的根据第二十实施方案的像素50v的垂直断面图。
与第十八实施方案类似，作为第二十实施方案，说明包括像素50和外围电路部的构成。图44示出了其中针对图3所示的第一实施方案中的像素50a设置外围电路的示例。然而，通过与第二十实施方案相结合，根据第二至第十七实施方案的像素50b至50s中的任何像素50都可以设有外围电路。
如同根据第十八实施方案的像素50s，如图44所示，根据第二十实施方案的像素50v具有在图中左侧的像素阵列部41和在图中右侧的外围电路部571。
固相扩散沟槽503形成在位于像素阵列部41和外围电路部571之间的边界的边界部572处。
因此，根据第二十实施方案的像素50v可以提供与根据第一实施方案的像素50a的效果类似的效果，并且由于固相扩散沟槽503v，所以还防止外围电路部571中生成的光进入像素阵列部41中。
注意，可以适宜地组合上述第一至第二十实施方案。
<第一变形例>
在上述第一至第二十实施方案中，各像素50具有FD 91(图4)和像素晶体管(例如，复位晶体管92(图2)等)。然而，FD 91或像素晶体管可以由多个像素50共享。
图45示出了在垂直方向上彼此相邻的两个像素50共享FD 91和像素晶体管的情况的平面图。
在图45所示的示例中，例如，右下像素50-1和位于像素50-1上方的像素50-2共享FD 91和像素晶体管。像素50-1的FD 91’-1、像素50-2的FD 91’-2、转换效率切换晶体管612以及像素50-2的放大晶体管93’-2通过配线611-1连接。
此外，像素50-1的MOS电容器613和像素50-2的转换效率切换晶体管612通过配线611-2连接。
当如上所述应用共享结构时，每个像素的元件数量减少，并且各像素的占用面积足够大。因此，可以设置转换效率切换晶体管612和将要添加到FD 91’的MOS电容器613。
转换效率切换晶体管612可以切换到旨在提高感度输出的应用的高转换效率，并且可以切换到旨在增加饱和电荷量Qs的应用的低转换效率。
添加到FD 91’的MOS电容器613可以增加FD容量。因此，可以实现低转换效率，并且因此可以增加饱和电荷量Qs。
<其他变形例>
例如，第一至第二十实施方案还可以适用于如下文所述的通过层叠多个基板形成的像素50。
<根据本公开的技术可以适用的层叠型固态成像装置的构成例>
图46是示出了根据本公开的技术可以适用的层叠型固态成像装置的构成例的概要的图。
图46的A示出了非层叠型固态成像装置的示意性构成例。如图46的A所示，固态成像装置23010包括单个晶片(半导体基板)23011。晶片23011具有其中像素排列成阵列的像素区域23012，并且安装有控制像素的驱动并执行其他各种类型的控制的控制电路23013以及用于信号处理的逻辑电路23014。
图46的B和C示出了层叠型固态成像装置的示意性构成例。如图46的B和C所示，在固态成像装置23020中，传感器晶片23021和逻辑晶片23024这两个晶片层叠并且彼此电气连接。以这种方式，固态成像装置23020被构造为单个半导体芯片。
在图46的B中，传感器晶片23021包括像素区域23012和控制电路23013，并且逻辑晶片23024包括逻辑电路23014，该逻辑电路包括执行信号处理的信号处理电路。
在图46的C中，传感器晶片23021包括像素区域23012，并且逻辑晶片23024包括控制电路23013和逻辑电路23014。
图47是示出了层叠型固态成像装置23020的第一构成例的断面图。
传感器晶片23021包括构成配置在像素区域23012中的像素的光电二极管(PD)、浮动扩散部(FD)和晶体管(Tr)(MOS FET)，以及成为控制电路23013的Tr等。另外，在传感器晶片23021中形成有配线层23101。配线层23101包括多层，在该示例中为三层配线23110。注意，代替形成在传感器晶片23021中，控制电路23013(成为控制电路23013的Tr)可以形成在逻辑晶片23024中。
逻辑晶片23024包括构成逻辑电路23014的Tr。此外，逻辑晶片23024包括具有多层的配线层23161，在该示例中为三层配线23170。此外，在逻辑晶片23024中，形成有连接孔23171。连接孔23171具有形成在其内壁面上的绝缘膜23172。将要连接到配线23170等的连接导体23173埋入到连接孔23171中。
传感器晶片23021和逻辑晶片23024彼此贴合，使得其配线层23101和23161彼此面对。因此，形成其中层叠有传感器晶片23021和逻辑晶片23024的层叠型固态成像装置23020。诸如保护膜等膜23191形成在传感器晶片23021和逻辑晶片23024彼此贴合的面上。
传感器晶片23021形成有连接孔23111，其从传感器晶片23021的背面侧(从光入射到PD的侧)(上侧)贯通传感器晶片23021并到达逻辑晶片23024中的最上层的配线23170。另外，传感器晶片23021形成有连接孔23121，其位于连接孔23111附近并从传感器晶片23021的背面侧到达第一层中的配线23110。绝缘膜23112形成在连接孔23111的内壁面上，绝缘膜23122形成在连接孔23121的内壁面上。然后，连接导体23113和23123分别埋入到连接孔23111和23121中。连接导体23113和连接导体23123在传感器晶片23021的背面侧上电气连接。因此，传感器晶片23021和逻辑晶片23024经由配线层23101、连接孔23121、连接孔23111和配线层23161彼此电气连接。
图48是示出了层叠型固态成像装置23020的第二构成例的断面图。
在固态成像装置23020的第二构成例中，传感器晶片23021(传感器晶片23021的配线层23101的(配线23110))和逻辑晶片(逻辑晶片23024的配线层23161的(配线23170))经由形成在传感器晶片23021中的单个连接孔23211彼此电气连接。
即，在图48中，连接孔23211从传感器晶片23021的背面侧贯通传感器晶片23021，并到达逻辑晶片23024中的最上层的配线23170和传感器晶片23021中的最上层的配线23110。在连接孔23211的内壁面上形成有绝缘膜23212，并且连接导体23213埋入到连接孔23211中。在上述的图47中，传感器晶片23021和逻辑晶片23024通过两个连接孔23111和23121彼此电气连接。另一方面，在图48中，传感器晶片23021和逻辑晶片23024通过单个连接孔23211彼此电气连接。
图49是示出了层叠型固态成像装置23020的第三构成例的断面图。
图49所示的固态成像装置23020不包括在传感器晶片23021和逻辑晶片23024彼此贴合的面上的诸如保护膜等膜23191，因此其与图47所示的其中诸如保护膜等膜23191形成在传感器晶片23021和逻辑晶片23024彼此贴合的面上的构成不同。
以下文所述的方式形成图49所示的固态成像装置23020。具体地，传感器晶片23021和逻辑晶片23024彼此叠置，使得配线23110和23170彼此直接接触。然后，在施加必要压力的同时，通过加热配线23110和23170，使配线23110和23170彼此直接接合。
图50是示出了根据本公开的技术可以适用的层叠型固态成像装置的另一构成例的断面图。
在图50中，固态成像装置23401具有其中层叠有传感器晶片23411、逻辑晶片23412和存储器晶片23413这三个晶片的三层层叠结构。
例如，存储器晶片23413包括存储在逻辑晶片23412中执行信号处理暂时需要的数据的存储器电路。
在图50中，逻辑晶片23412和存储器晶片23413以该顺序层叠在传感器晶片23411下方。然而，逻辑晶片23412和存储器晶片23413可以以相反的顺序层叠在传感器晶片23411下方，即，按照存储器晶片23413和逻辑晶片23412的顺序。
注意，在图50中，在传感器晶片23411中形成有用作像素的光电转换部的PD和像素Tr的源极/漏极区域。
栅电极经由栅极绝缘膜形成在PD周围，并且像素Tr 23421和像素Tr 23422由栅电极和成对的源极/漏极区域形成。
与PD相邻的像素Tr 23421用作传输Tr，并且构成像素Tr 23421的成对的源极和漏极区域中的一个用作FD。
此外，在传感器晶片23411中形成有层间绝缘膜，并且在层间绝缘膜中形成有连接孔。在连接孔中，形成有与像素Tr 23421和像素Tr 23422连接的连接导体23431。
此外，传感器晶片23411设有具有与各个连接导体23431连接的多层配线23432的配线层23433。
此外，用作外部连接用的电极的铝焊盘23434形成在传感器晶片23411的配线层23433的最下层上。即，在传感器晶片23411中，铝焊盘23434形成在相对于配线23432更靠近与逻辑晶片23412的贴合面23440的位置处。铝焊盘23434用作与信号输出到外部或从外部输入信号相关联的配线的一端。
此外，传感器晶片23411形成有用于与逻辑晶片23412电气连接的接触部23441。接触部23441与逻辑晶片23412的接触部23451连接，并且还与传感器晶片23411的铝焊盘23442连接。
此外，传感器晶片23411形成有从传感器晶片23411的背面侧(上侧)到达铝焊盘23442的焊盘孔23443。
根据本公开的技术可以适用于如上所述的固态成像装置。
<内部信息获取系统的应用例>
根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术可以适用于内窥镜手术系统。
图51是示出了用于获取使用根据本公开的技术(本技术)可以适用的胶囊内窥镜的患者的内部信息的系统的示意性构成的示例的框图。
内部信息获取系统10001包括胶囊内窥镜10100和外部控制装置10200。
在检查期间，患者吞咽胶囊内窥镜10100。胶囊内窥镜10100具有图像捕获功能和无线通信功能。胶囊内窥镜10100在由于蠕动运动等而移动通过相关器官的内部直到其从患者自然排出的同时，以预定间隔顺次地捕获诸如胃和肠等器官内部的图像(在下文中，也称为内部图像)，并且将关于内部图像的信息无线地顺次地传输到身体外部的外部控制装置10200。
外部控制装置10200综合地控制内部信息获取系统10001的操作。此外，外部控制装置10200接收关于从胶囊内窥镜10100传输的内部图像的信息，并且基于所接收的关于内部图像的信息，生成用于在显示装置(未示出)上显示内部图像的图像数据。
以这种方式，利用内部信息获取系统10001，可以在从吞咽胶囊内窥镜10100的时间到排出胶囊内窥镜10100的时间内连续地获取表示患者的内部状况的图像。
对胶囊内窥镜10100和外部控制装置10200的构成和功能进行进一步详细地说明。
胶囊内窥镜10100包括胶囊状壳体10101，并且包括收容在胶囊状壳体10101中的光源部10111、成像部10112、图像处理部10113、无线通信部10114、供电部10115、电源部10116和控制部10117。
例如，光源部10111包括诸如发光二极管(LED)等光源，并且用光照射成像部10112的成像视野。
成像部10112包括成像元件和光学系统，该光学系统包括设置在成像元件前面的多个透镜的。发射到作为观察对象的身体组织的光的反射光(在下文中，称为观察光)由光学系统收集并进入成像元件。成像部10112对进入成像元件的观察光执行光电转换，并生成与观察光相对应的图像信号。将由成像部10112生成的图像信号提供给图像处理部10113。
图像处理部10113包括诸如中央处理单元(CPU)或图形处理单元(GPU)等处理器，并且对由成像部10112生成的图像信号执行各种类型的信号处理。图像处理部10113将经过信号处理的图像信号作为RAW数据提供给无线通信部10114。
无线通信部10114对经过图像处理部10113的信号处理的图像信号执行诸如调制处理等预定处理，并且经由天线10114A将所得的图像信号传输到外部控制装置10200。另外，无线通信部10114经由天线10114A接收来自外部控制装置10200的与胶囊内窥镜10100的驱动控制有关的控制信号。无线通信部10114将从外部控制装置10200接收到的控制信号提供给控制部10117。
供电部10115包括用于接收电力的天线线圈、用于从在天线线圈中产生的电流再生电力的电力再生电路、升压电路等。在供电部10115中，使用所谓的非接触充电的原理来生成电力。
电源部10116包括二次电池，并存储由供电部10115生成的电力。尽管在图51中，为了防止附图的复杂化，未示出指示来自电源部10116的电力的供电目的地的箭头等，但是存储在电源部10116中的电力被供给到光源部10111、成像部10112、图像处理部10113、无线通信部10114和控制部10117，并且可以用于驱动这些部件。
控制部10117包括诸如CPU等处理器，并且根据从外部控制装置10200传输的控制信号，适宜地控制光源部10111、成像部10112、图像处理部10113、无线通信部10114和供电部10115的驱动。
外部控制装置10200可以是诸如CPU或GPU等处理器，或者是其上安装有处理器和诸如存储器等存储元件的微型计算机或控制板等装置。外部控制装置10200经由天线10200A将控制信号传输到胶囊内窥镜10100的控制部10117，来控制胶囊内窥镜10100的操作。在胶囊内窥镜10100中，例如，通过来自外部控制装置10200的控制信号，可以改变光源部10111用光照射观察对象的光照射条件。另外，通过来自外部控制装置10200的控制信号，可以改变图像捕获条件(例如，成像部10112中的诸如帧速率和曝光水平等)。另外，通过来自外部控制装置10200的控制信号，可以改变图像处理部10113中的处理内容和无线通信部10114传输图像信号的条件(例如，诸如传输间隔和要传输的图像的数量)。
另外，外部控制装置10200对从胶囊内窥镜10100传输的图像信号执行各种类型的图像处理，并生成用于在显示装置上显示所捕获的内部图像的图像数据。作为图像处理，可以执行各种已知的信号处理，例如，显影处理(去马赛克处理)、图像质量改善处理(诸如频带增强处理、超分辨率处理、降噪(NR)处理和/或抖动校正处理等)和/或放大处理(电子变焦处理)。外部控制装置10200控制显示装置的驱动，并基于所生成的图像数据使显示装置显示捕获的内部图像。可选择地，外部控制装置10200还可以使记录装置(未示出)记录所生成的图像数据，或者使打印装置(未示出)打印出所生成的图像数据。
以上已经说明了根据本公开的技术可以适用的内部信息获取系统的示例。根据本公开的技术可以适用于上述构成中的成像部10112。
<移动体的应用例>
根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术可以实现为待安装在诸如汽车、电动汽车、混合电动汽车、摩托车、自行车、个人移动装置、飞机、无人机、船舶和机器人等任何类型的移动体上的装置。
图52是示出了作为根据本公开的技术可以适用的移动体控制系统的示例的车辆控制系统的示意性构成例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图52所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、主体系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，作为综合控制单元12050的功能构成，示出了微型计算机12051、声音/图像输出部12052和车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的装置的操作。例如，驱动系统控制单元12010用作用于产生如内燃机、驱动电机等车辆的驱动力的驱动力产生装置、用于向车轮传递驱动力的驱动力传递机构、用于调节车辆的转向角的转向机构、产生车辆的制动力的制动装置等的控制装置。
主体系统控制单元12020根据各种程序来控制安装到车体的各种装置的操作。例如，主体系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动窗装置或用于诸如头灯、尾灯、刹车灯、闪光信号灯或雾灯等各种灯的控制装置。在这种情况下，主体系统控制单元12020可以接收从可以用作按键的便携式装置传递的无线电波或来自各种开关的信号。主体系统控制单元12020接收这些无线电波或信号的输入，并控制车辆的门锁装置、电动窗装置、灯等。
车外信息检测单元12030检测配备有车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031捕获车辆外部的图像，并接收所捕获的图像数据。基于接收到的图像，车外信息检测单元12030可以进行诸如人、车辆、障碍物、路标或道路上的文字等检测物体的处理或检测到它们的距离的处理。
成像部12031是接收光并输出对应于受光量的电气信号的光学传感器。成像部12031可以输出电气信号作为图像或者作为测距信息。此外，由成像部12031接收的光可以是可见光或者可以是诸如红外线等不可见光。
车内信息检测单元12040检测有关车辆内部的信息。例如，车内信息检测单元12040与检测驾驶员的状态的驾驶员状态检测部12041连接。例如，驾驶员状态检测部12041可以包括捕获驾驶员的图像的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳度或驾驶员的集中度，或者可以判断驾驶员是否打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息来计算驱动力产生装置、转向机构或制动装置的控制目标值，并且向驱动系统控制单元12010输出控制指令。例如，微型计算机12051可以进行协调控制，旨在实现高级驾驶员辅助系统(ADAS)的功能，该功能包括车辆的碰撞避免或碰撞缓和、基于车辆之间的距离的追踪行驶、车辆速度保持行驶、车辆碰撞警告、车辆的车道偏离警告等。
另外，微型计算机12051可以通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆的周边状况的信息来控制驱动力产生装置、转向机构、制动装置等而进行协调控制，旨在用于使车辆自主行驶而不需要驾驶员的操作的自动驾驶等。
此外，微型计算机12051可以基于由车外信息检测单元12030获得的关于车辆外部的信息将控制指令输出到主体系统控制单元12020。例如，微型计算机12051可以进行例如旨在防止眩光的协同控制，其包括基于由车外信息检测单元12030检测到的前方车辆或对向车辆的位置来控制头灯并将远光灯变为近光灯。
声音/图像输出部12052将声音输出信号和图像输出信号中的至少一种传递到能够在视觉上或听觉上向车辆乘员或车辆外部的人通知信息的输出装置。在图52的示例中，作为输出装置的示例，音频扬声器12061、显示部12062和仪表板12063被示出。例如，显示部12062可以包括车载显示器和平视显示器中的至少一种。
图53是示出了成像部12031的安装位置的示例的图。
在图53中，车辆12100包括作为成像部12031的成像部12101、12102、12103、12104和12105。
例如，成像部12101、12102、12103、12104和12105设置在诸如车辆12100的车头、侧视镜、后保险杠或后门以及车内的挡风玻璃的上部等位置。在车头的成像部12101和在车内的挡风玻璃上部的成像部12105中的每个主要获得车辆12100的前方的环境图像。在侧视镜的成像部12102和12103主要获得车辆12100的侧方的环境图像。在后保险杠或后门的成像部12104主要获得车辆12100的后方的环境图像。由成像部12101和12105获得的车辆前方的环境图像主要用于检测前方车辆、行人、障碍物、交通信号、交通标志、车道等。
注意，图53示出了成像部12101～12104的成像范围的示例。成像范围12111表示在车头的成像部12101的成像范围，成像范围12112和12113分别表示在侧视镜的成像部12102和12103的成像范围，并且成像范围12114表示在后保险杠或后门的成像部12104的成像范围。例如，通过叠加由成像部12101～12104捕获的图像数据，可以获得车辆12100的从上方看到的鸟瞰图像。
成像部12101～12104中的至少一个可以具有获取距离信息的功能。例如，成像部12101～12104中的至少一个可以是包括多个成像元件的立体相机，或者可以是包括相位差检测用的像素的成像元件。
例如，基于从成像部12101～12104获得的距离信息，微型计算机12051获得车辆12100与成像范围12111～12114内的各立体物之间的距离和距离的时间变化(相对于车辆12100的相对速度)，并且可以提取特别是位于车辆12100的行驶路线上的最接近车辆12100且在与车辆12100的行驶方向大致相同的方向上以预定速度(例如，0km/h以上)行驶的立体物作为前方车辆。此外，微型计算机12051可以通过预先设定在车辆12100和前方车辆之间要确保的距离来进行自动制动控制(包括追踪行驶停止控制)、自动加速控制(包括追踪行驶开始驱动控制)等。以这种方式，能够进行旨在实现自主行驶而不需要驾驶员的操作等的协同控制。
例如，基于从成像部12101～12104获得的距离信息，微型计算机12051可以将立体物的立体物数据分类为两轮车辆、普通车辆、大型车辆、行人、诸如电线杆等其他立体物，提取数据，并利用该数据自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物分类为车辆12100的驾驶员可以看到的障碍物和车辆12100的驾驶员难以看到的障碍物。然后，微型计算机12051判断指示与各障碍物碰撞的危险度的碰撞风险。当碰撞风险等于或高于预设定值并且因此存在碰撞的可能性时，微型计算机12051可以通过经由音频扬声器12061或显示部12062向驾驶员输出警告或者经由驱动系统控制单元12010进行强制减速或进行回避转向来进行驱动辅助，以避免碰撞。
成像部12101～12104中的至少一个可以是检测红外光的红外相机。例如，微型计算机12051可以通过判断由成像部12101～12104捕获的图像是否包括行人来识别行人。例如，识别行人的方法包括，提取由作为红外相机的成像部12101～12104捕获的图像中的特征点的步骤，以及对指示物体的轮廓的一系列特征点进行图案匹配处理的步骤，从而判断该物体是否为行人。当微型计算机12051判断由成像部12101～12104捕获的图像包括行人并识别出行人时，声音/图像输出部12052控制显示部12062，使得矩形轮廓线显示叠加在识别出的行人上，以强调行人。此外，声音/图像输出部12052可以控制显示部12062，使得在期望的位置显示代表行人的图标等。
上面已经说明了根据本公开的技术可以适用的车辆控制系统的示例。根据本公开的技术可以适用于上述构成中的成像部12031等。
应当注意的是，本技术的实施方案不限于上述实施方案，并且在不脱离本技术的要旨的情况下可以进行各种修改。
本技术还可以具有以下构成。
(1)一种固态成像装置，包括：
光电转换部，其执行光电转换；
沟槽，其在深度方向上贯通半导体基板，并且形成在设置于相邻像素中的所述光电转换部之间；和
形成在所述沟槽的侧壁上的PN结区域，所述PN结区域包括P型区域和N型区域，
其中所述P型区域具有突出到所述N型区域的下侧的突出区域。
(2)根据上述(1)所述的固态成像装置，
其中所述P型区域的突出区域位于所述N型区域与其内形成有所述光电转换部的基板界面之间的区域中。
(3)根据上述(1)或(2)所述的固态成像装置，
其中所述P型区域和所述N型区域是固相扩散层。
(4)根据上述(1)～(3)中任一项所述的固态成像装置，
其中所述P型区域还形成在所述光电转换部的光入射面侧。
(5)一种配备有固态成像装置的电子设备，
所述固态成像装置包括：
光电转换部，其执行光电转换；
沟槽，其在深度方向上贯通半导体基板，并且形成在设置于相邻像素中的所述光电转换部之间；和
形成在所述沟槽的侧壁上的PN结区域，所述PN结区域包括P型区域和N型区域，
其中所述P型区域具有突出到所述N型区域的下侧的突出区域。
(6)一种固态成像装置，包括：
具有pn结的无机光电转换部和具有有机光电转换膜的有机光电转换部，所述无机光电转换部和所述有机光电转换部在同一像素内从受光面侧沿深度方向层叠；和
形成在所述无机光电转换部的侧壁上的PN结区域，所述PN结区域包括P型区域和N型区域。
(7)根据上述(6)所述的固态成像装置，还包括：第一颜色有机光电转换部；第二颜色无机光电转换部；和第三颜色无机光电转换部，所述第一颜色有机光电转换部、所述第二颜色无机光电转换部和所述第三颜色无机光电转换部沿垂直方向层叠，
其中所述第二颜色无机光电转换部和所述第三颜色无机光电转换部中的每个都包括所述PN结区域。
(8)根据上述(7)所述的固态成像装置，
其中在所述第二颜色无机光电转换部中形成的所述P型区域和在所述第三颜色无机光电转换部中形成的所述P型区域连续地形成，和
在所述第二颜色无机光电转换部中形成的所述N型区域和在所述第三颜色无机光电转换部中形成的所述N型区域各自形成在相应的无机光电转换部中。
(9)一种配备有固态成像装置的电子设备，
所述固态成像装置包括：
具有pn结的无机光电转换部和具有有机光电转换膜的有机光电转换部，所述无机光电转换部和所述有机光电转换部在同一像素内从受光面侧沿深度方向层叠；和
形成在所述无机光电转换部的侧壁上的PN结区域，所述PN结区域包括P型区域和N型区域。
(10)一种固态成像装置，包括：
光电转换部，其执行光电转换；
沟槽，其在未贯通半导体基板的情况下形成在所述半导体基板中；
形成在所述沟槽的侧壁上的PN结区域，所述PN结区域包括第一P型区域和N型区域；和
第二P型区域，其形成在所述光电转换部的受光面侧。
(11)根据上述(10)所述的固态成像装置，
其中所述第一P型区域和所述N型区域是固相扩散层。
(12)根据上述(10)或(11)所述的固态成像装置，
其中有源区域形成在所述沟槽和所述半导体基板的界面之间。
(13)根据上述(10)～(12)中任一项所述的固态成像装置，还包括：
多个元件，
其中包围布置有所述多个元件的区域的四边形形状和包围所述光电转换部的所述沟槽的形状彼此偏移45度。
(14)根据上述(10)～(13)中任一项所述的固态成像装置，
其中所述光电转换部具有侧面增大的形状，并且所述PN结区域形成在所述侧面上。
(15)一种配备有固态成像装置的电子设备，
所述固态成像装置包括：
光电转换部，其执行光电转换；
沟槽，其在未贯通半导体基板的情况下形成在所述半导体基板中；
形成在所述沟槽的侧壁上的PN结区域，所述PN结区域包括第一P型区域和N型区域；和
第二P型区域，其形成在所述光电转换部的受光面侧。
附图标记列表
10 成像装置 12 成像元件
41 像素阵列部 50 像素
70 Si基板 71 PD
72 P型区域 74 遮光膜
76 OCL 77 有源区域
75 背面Si界面 78 STI
81 纵型晶体管沟槽 82 DTI
83 P型固相扩散层 84 N型固相扩散层
85 侧壁膜 86 填充物
101 膜 121 P型区域
122 N型区域 131 MOS电容器
151 阱接触部 152 接触部
153 Cu配线 211 N型区域
231 分离防止区域 301 表面
302 多层配线层 303 有机光电转换部
304 无机光电转换部 305 无机光电转换部
306 表面 307 下部电极
308 上部电极 309 有机光电转换层
310 导电插塞 311 导电插塞
312 层间绝缘膜 313 层间绝缘膜
314 导电插塞 315 导电插塞
316 配线层 317 配线层
318 绝缘膜 319 配线层
320 保护膜 321 P型区域
322 接触金属层 323 绿色用蓄电层
324 硅层 351 强电场区域
352 N型固相扩散层 354 保护性抗蚀剂
361 P型固相扩散层 362 N型固相扩散层
362-1 N型固相扩散层 362-2 N型固相扩散层
363 填充物 371 P型垂直隔离区域
381 PSG膜 382 杂质区域
383 PSG膜 384 保护性抗蚀剂
385 杂质区域 386 BSG膜
391 停止膜 392 PSG膜
393 杂质区域 411 四边形
421 BEOL基板 422 FEOL基板
423 硅基板 424 支撑基板
431 P阱区域 451 硅基板
452 支撑基板 453 FEOL基板
454 BEOL基板 455 支撑基板
471 硅基板 472 硅膜
473 FEOL基板 474 BEOL基板
475 支撑基板 501 AL焊盘提取部
502 AL焊盘 503 固相扩散沟槽
511 外围电路部 512 P+扩散层
513 P阱区域 514 背面接触部
515 空穴层 521 外围电路部
532 P阱区域 571 外围电路部
572 边界部 611 FD配线
612 转换效率切换晶体管 613 MOS电容器

Claims (15)

1.一种固态成像装置，包括：
光电转换部，其执行光电转换；
沟槽，其在深度方向上贯通半导体基板，并且形成在设置于相邻像素中的所述光电转换部之间；和
形成在所述沟槽的侧壁上的PN结区域，所述PN结区域包括P型区域和N型区域，
其中所述P型区域具有突出到所述N型区域的下侧的突出区域。
2.根据权利要求1所述的固态成像装置，
其中所述P型区域的突出区域位于所述N型区域与其内形成有所述光电转换部的基板界面之间的区域中。
3.根据权利要求1所述的固态成像装置，
其中所述P型区域和所述N型区域是固相扩散层。
4.根据权利要求1所述的固态成像装置，
其中所述P型区域还形成在所述光电转换部的光入射面侧。
5.一种配备有固态成像装置的电子设备，
所述固态成像装置包括：
光电转换部，其执行光电转换；
沟槽，其在深度方向上贯通半导体基板，并且形成在设置于相邻像素中的所述光电转换部之间；和
形成在所述沟槽的侧壁上的PN结区域，所述PN结区域包括P型区域和N型区域，
其中所述P型区域具有突出到所述N型区域的下侧的突出区域。
6.一种固态成像装置，包括：
具有pn结的无机光电转换部和具有有机光电转换膜的有机光电转换部，所述无机光电转换部和所述有机光电转换部在同一像素内从受光面侧沿深度方向层叠；和
形成在所述无机光电转换部的侧壁上的PN结区域，所述PN结区域包括P型区域和N型区域。
7.根据权利要求6所述的固态成像装置，还包括：第一颜色有机光电转换部；第二颜色无机光电转换部；和第三颜色无机光电转换部，所述第一颜色有机光电转换部、所述第二颜色无机光电转换部和所述第三颜色无机光电转换部沿垂直方向层叠，
其中所述第二颜色无机光电转换部和所述第三颜色无机光电转换部中的每个都包括所述PN结区域。
8.根据权利要求7所述的固态成像装置，
其中在所述第二颜色无机光电转换部中形成的所述P型区域和在所述第三颜色无机光电转换部中形成的所述P型区域连续地形成，和
在所述第二颜色无机光电转换部中形成的所述N型区域和在所述第三颜色无机光电转换部中形成的所述N型区域各自形成在相应的无机光电转换部中。
9.一种配备有固态成像装置的电子设备，
所述固态成像装置包括：
具有pn结的无机光电转换部和具有有机光电转换膜的有机光电转换部，所述无机光电转换部和所述有机光电转换部在同一像素内从受光面侧沿深度方向层叠；和
形成在所述无机光电转换部的侧壁上的PN结区域，所述PN结区域包括P型区域和N型区域。
10.一种固态成像装置，包括：
光电转换部，其执行光电转换；
沟槽，其在未贯通半导体基板的情况下形成在所述半导体基板中；
形成在所述沟槽的侧壁上的PN结区域，所述PN结区域包括第一P型区域和N型区域；和
第二P型区域，其形成在所述光电转换部的受光面侧。
11.根据权利要求10所述的固态成像装置，
其中所述第一P型区域和所述N型区域是固相扩散层。
12.根据权利要求10所述的固态成像装置，
其中有源区域形成在所述沟槽和所述半导体基板的界面之间。
13.根据权利要求10所述的固态成像装置，还包括：
多个元件，
其中包围布置有所述多个元件的区域的四边形形状和包围所述光电转换部的所述沟槽的形状彼此偏移45度。
14.根据权利要求10所述的固态成像装置，
其中所述光电转换部具有侧面增大的形状，并且所述PN结区域形成在所述侧面上。
15.一种配备有固态成像装置的电子设备，
所述固态成像装置包括：
光电转换部，其执行光电转换；
沟槽，其在未贯通半导体基板的情况下形成在所述半导体基板中；
形成在所述沟槽的侧壁上的PN结区域，所述PN结区域包括第一P型区域和N型区域；和
第二P型区域，其形成在所述光电转换部的受光面侧。
CN201880070103.1A 2017-11-09 2018-10-26 固态成像装置和电子设备 Active CN111279484B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017216077 2017-11-09
JP2017-216077 2017-11-09
PCT/JP2018/039814 WO2019093151A1 (ja) 2017-11-09 2018-10-26 固体撮像装置、および電子機器

Publications (2)

Publication Number Publication Date
CN111279484A true CN111279484A (zh) 2020-06-12
CN111279484B CN111279484B (zh) 2024-09-17

Family

ID=66438338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880070103.1A Active CN111279484B (zh) 2017-11-09 2018-10-26 固态成像装置和电子设备

Country Status (5)

Country Link
US (1) US11587968B2 (zh)
EP (1) EP3709358B1 (zh)
JP (1) JP7366751B2 (zh)
CN (1) CN111279484B (zh)
WO (1) WO2019093151A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101476A (en) 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP6855287B2 (ja) * 2017-03-08 2021-04-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
CA3083970A1 (en) 2017-12-01 2019-06-06 Suzhou Ribo Life Science Co., Ltd. Nucleic acid, composition and conjugate comprising the same, and preparation method and use thereof
US11633482B2 (en) 2017-12-29 2023-04-25 Suzhou Ribo Life Science Co., Ltd. Conjugates and preparation and use thereof
JP2020088291A (ja) * 2018-11-29 2020-06-04 キヤノン株式会社 光電変換装置、光電変換システム、移動体
JP2021136380A (ja) * 2020-02-28 2021-09-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US20220020787A1 (en) * 2020-07-17 2022-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, semiconductor image sensor, and method of manufacturing the same
TW202226564A (zh) * 2020-12-25 2022-07-01 日商索尼半導體解決方案公司 固態攝像裝置及其製造方法
US11908878B2 (en) * 2021-01-15 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and manufacturing method thereof
WO2024053401A1 (ja) * 2022-09-06 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 光検出装置、電子機器及び光検出装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103316A (ja) * 2008-10-23 2010-05-06 Sharp Corp 固体撮像装置およびその製造方法、並びに電子情報機器
JP2010114274A (ja) * 2008-11-06 2010-05-20 Sony Corp 固体撮像装置とその製造方法、及び電子機器
CN102969323A (zh) * 2011-08-31 2013-03-13 索尼公司 固态摄像装置和电子设备
CN104380468A (zh) * 2012-06-29 2015-02-25 索尼公司 固态成像装置、固态成像装置的制造方法和电子设备
CN104835826A (zh) * 2014-02-10 2015-08-12 株式会社东芝 固体摄像装置
WO2016143531A1 (ja) * 2015-03-09 2016-09-15 ソニー株式会社 撮像素子及びその製造方法、並びに電子機器
WO2016194653A1 (ja) * 2015-06-05 2016-12-08 ソニー株式会社 撮像素子、電子機器、並びに、製造装置および方法
WO2017187957A1 (ja) * 2016-04-25 2017-11-02 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096271A (ja) 2005-09-05 2007-04-12 Toshiba Corp 固体撮像装置及びその製造方法
US7659564B2 (en) 2006-02-14 2010-02-09 International Business Machines Corporation CMOS imager photodiode with enhanced capacitance
JP2007311648A (ja) 2006-05-19 2007-11-29 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
JP2009206356A (ja) 2008-02-28 2009-09-10 Toshiba Corp 固体撮像装置およびその製造方法
JP4816768B2 (ja) 2009-06-22 2011-11-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2010225818A (ja) 2009-03-23 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法
FR2954587B1 (fr) 2009-11-10 2012-07-20 St Microelectronics Sa Procede de formation d'un capteur d'images eclaire par la face arriere
JP5810551B2 (ja) 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP6299058B2 (ja) 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP5794068B2 (ja) 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2013098446A (ja) 2011-11-04 2013-05-20 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
TW201405792A (zh) 2012-07-30 2014-02-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP2015012126A (ja) 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP2015053411A (ja) 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
KR102209097B1 (ko) 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP2015162603A (ja) * 2014-02-27 2015-09-07 株式会社東芝 半導体装置
JP2016136584A (ja) 2015-01-23 2016-07-28 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2016143850A (ja) 2015-02-05 2016-08-08 ソニー株式会社 固体撮像装置および電子機器
JP6855287B2 (ja) * 2017-03-08 2021-04-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103316A (ja) * 2008-10-23 2010-05-06 Sharp Corp 固体撮像装置およびその製造方法、並びに電子情報機器
JP2010114274A (ja) * 2008-11-06 2010-05-20 Sony Corp 固体撮像装置とその製造方法、及び電子機器
CN102969323A (zh) * 2011-08-31 2013-03-13 索尼公司 固态摄像装置和电子设备
CN104380468A (zh) * 2012-06-29 2015-02-25 索尼公司 固态成像装置、固态成像装置的制造方法和电子设备
CN104835826A (zh) * 2014-02-10 2015-08-12 株式会社东芝 固体摄像装置
WO2016143531A1 (ja) * 2015-03-09 2016-09-15 ソニー株式会社 撮像素子及びその製造方法、並びに電子機器
WO2016194653A1 (ja) * 2015-06-05 2016-12-08 ソニー株式会社 撮像素子、電子機器、並びに、製造装置および方法
WO2017187957A1 (ja) * 2016-04-25 2017-11-02 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器

Also Published As

Publication number Publication date
EP3709358A1 (en) 2020-09-16
EP3709358B1 (en) 2024-02-21
WO2019093151A1 (ja) 2019-05-16
US20200350346A1 (en) 2020-11-05
JP7366751B2 (ja) 2023-10-23
EP3709358A4 (en) 2021-06-16
CN111279484B (zh) 2024-09-17
JPWO2019093151A1 (ja) 2020-12-10
US11587968B2 (en) 2023-02-21

Similar Documents

Publication Publication Date Title
CN111279484B (zh) 固态成像装置和电子设备
US12107097B2 (en) Solid-state imaging device and electronic apparatus
US20220246683A1 (en) Solid-state imaging element and solid-state imaging apparatus
US12002826B2 (en) Solid-state imaging element and solid-state imaging apparatus
CN110100312B (zh) 固态成像装置和电子设备
KR102716764B1 (ko) 촬상 소자 및 전자 기기
CN110088907B (zh) 固体摄像器件及其制造方法和电子装置
CN113812000A (zh) 固态成像装置
CN111226318A (zh) 摄像器件和电子设备
US20220238590A1 (en) Imaging device
US20220359599A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
US11990497B2 (en) Solid-state imaging element and electronic device
US11552119B2 (en) Solid-state imaging device and electronic equipment
US20240014240A1 (en) Solid-state imaging element and manufacturing method thereof
WO2024070293A1 (ja) 光電変換素子および光検出装置
CN111527606A (zh) 摄像元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant