JP6855287B2 - 固体撮像装置、および電子機器 - Google Patents

固体撮像装置、および電子機器 Download PDF

Info

Publication number
JP6855287B2
JP6855287B2 JP2017043810A JP2017043810A JP6855287B2 JP 6855287 B2 JP6855287 B2 JP 6855287B2 JP 2017043810 A JP2017043810 A JP 2017043810A JP 2017043810 A JP2017043810 A JP 2017043810A JP 6855287 B2 JP6855287 B2 JP 6855287B2
Authority
JP
Japan
Prior art keywords
solid
type
diffusion layer
image sensor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017043810A
Other languages
English (en)
Other versions
JP2018148116A (ja
Inventor
哲弥 内田
哲弥 内田
鈴木　亮司
亮司 鈴木
久浩 安齋
久浩 安齋
洋一 上田
洋一 上田
吉田　慎一
慎一 吉田
佑花里 武谷
佑花里 武谷
智之 平野
智之 平野
森　裕之
裕之 森
宏利 野村
宏利 野村
義治 工藤
義治 工藤
雅史 大浦
雅史 大浦
信 岩淵
信 岩淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2017043810A priority Critical patent/JP6855287B2/ja
Priority to TW106143859A priority patent/TWI759382B/zh
Priority to US16/486,664 priority patent/US11171167B2/en
Priority to PCT/JP2018/006415 priority patent/WO2018163838A1/en
Priority to CN201880005264.2A priority patent/CN110100312B/zh
Priority to KR1020197014055A priority patent/KR102594743B1/ko
Priority to EP18710548.1A priority patent/EP3593382A1/en
Publication of JP2018148116A publication Critical patent/JP2018148116A/ja
Application granted granted Critical
Publication of JP6855287B2 publication Critical patent/JP6855287B2/ja
Priority to US17/489,427 priority patent/US11888008B2/en
Priority to US18/511,444 priority patent/US20240088184A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本技術は、固体撮像装置、および電子機器に関し、特に、各画素間に形成した画素間遮光壁の側壁にP型固相拡散層とN型固相拡散層を形成して強電界領域を成し、電荷を保持させることにより各画素の飽和電荷量Qsを向上させるようにした固体撮像装置、および電子機器に関する。
従来、固体撮像装置の各画素の飽和電荷量Qsを向上させることを目的として、各画素間に形成したトレンチの側壁にP型拡散層とN型拡散層を形成して強電界領域を成し、電荷を保持させる技術が知られている（例えば、特許文献１参照）。以下、該トレンチを画素間遮光壁、またはDTI(Deep Trench Isolation)と称する。
図１は上述した従来技術が適用されている固体撮像装置の構成の一例を示す水平方向断面図である。図２は該固体撮像装置の１画素分の垂直方向断面図である。
該固体撮像装置は、裏面照射型であり、Si基板１０の内部に形成された各画素の光電変換素子であるPD（フォトダイオード）１１を取り囲むようにDTI１２が形成されている。PD１１とDTI１２との間には、DTI１２側からPD１１に向かって順にP型固相拡散層１３とN型固相拡散層１４が、DTI１２に沿ってSi基板１０の裏面Si界面２０に接するまで形成されている。これにより、P型固相拡散層１３とN型固相拡散層１４のＰＮ接合部分は強電界領域を成し、PD１１にて発生された電荷を保持するようにされている。
DTI１２の裏面側（図面下側）には、隣接画素への光の漏れ出しを抑止する遮光膜１５が形成されている。遮光膜１５は、例えば、Ｗ（タングステン）等の金属材から成る。Si基板１０の裏面側には、入射光をPD１１に集光させるOCL（オンチップレンズ）１６が形成されている。
Si基板１０の表面側（図面上側）には、縦型Tr.（トランジスタ）トレンチ１７が開口され、そこにPD１１から電荷を読み出すための転送ゲート（TG）が形成されている。さらに、Si基板１０の表面側にはAMP Tr.、SEL Tr.、RST Tr.等の画素Tr.が形成されている。PD１１と画素Tr.との間のアクティブ領域（Pwell）１９には、画素Tr.等を分離する素子分離領域（以下、STI(Shallow Trench Isolation)と称する）２１が形成されている。
特開２０１５−１６２６０３号公報
上述した構成によれば、DTI１２に沿って形成したP型固相拡散層１３とN型固相拡散層１４が強電界領域を成し、PD１１にて発生された電荷を保持することができる。ただし、図２に示された構成では、光の入射面側であるSi基板１０の裏面Si界面２０にN型固相拡散層１４が達しており、この部分では電荷のピニングが弱体化してしまうため、発生した電荷がPD１１に流れ込んでDark特性が悪化する（例えば、白点が生じたり、暗電流が発生したりする)ことが生じ得る。
本技術はこのような状況に鑑みてなされたものであり、Dark特性の悪化を抑止できるようにするものである。
本技術の第１の側面である固体撮像装置は、画素毎に形成された光電変換を行う光電変換部と、半導体基板を深さ方向に貫き、隣接する画素それぞれの前記光電変換部の間に形成された画素間遮光壁と、前記画素間遮光壁に沿って、前記半導体基板の裏面に接するまで形成されたP型固相拡散層と、前記光電変換部に隣接し、前記光電変換部と前記P型固相拡散層との間に形成されたN型固相拡散層と、前記P型固相拡散層と隣接し、かつ、前記光電変換部および前記N型固相拡散層と前記半導体基板の裏面である光入射面側の界面との間に形成されたP型領域とを有し、前記P型固相拡散層および前記N型固相拡散層は、前記画素間遮光壁を形成する際に開口された溝の内壁から不純物がドーピングされることにより形成されており、前記半導体基板の裏面近傍におけるN型不純物のドーピングが行われていない領域に前記P型領域が設けられることで前記N型固相拡散層と前記半導体基板の裏面との間に間隔が設けられている。
前記P型層は、前記画素間遮光壁を形成する際に開口された溝の内壁から不純物がドーピングされることにより形成されているようにすることができる。
前記P型層は、前記画素間遮光壁の形状にセルフアラインされて形成されているようにすることができる。
前記P型層は、P型固相拡散層であるようにすることができる。
前記N型領域は、光電変換部とN型固相拡散層からなり、前記N型固相拡散層は、前記光電変換部と前記P型固相拡散層の間に形成されているようにすることができる。
前記画素間遮光壁は、アクティブ領域に形成されているようにすることができる。
前記画素間遮光壁は、STIに形成されているようにすることができる。
前記画素間遮光壁は、STIと前記半導体基板の光入射面側の界面との間に形成されているようにすることができる。
前記画素間遮光壁の内壁には、負の固定電荷をもった膜が形成されているようにすることができる。
前記P型固相拡散層または前記N型固相拡散層の少なくとも一方は、前記半導体基板の深さ方向にドーピングされている不純物の濃度勾配を有するようにすることができる。
本技術の第１の側面である固体撮像装置は、前記光電変換部によって生成された電荷を保持する保持部と、前記保持部の容量を拡張する容量拡張部とをさらに有することができる。
前記画素間遮光壁は、SiO2膜を有することができる。
本技術の第１の側面である固体撮像装置は、前記半導体基板の表面に形成され電極パッドと、前記電極パッドを取り囲むように形成され、前記半導体基板の深さ方向に貫かれたトレンチと、前記トレンチに隣接して設けられたP型層と、前記トレンチに隣接して設けられた前記P型層に隣接して設けられたN型層と、前記トレンチに隣接して設けられた前記P型層と隣接し、かつ、前記N型層と前記半導体基板の光入射面の界面との間に形成された第２のP型領域と、前記半導体基板の表面に形成され、前記トレンチによって取り囲まれている電極パッドとをさらに有することができる。
本技術の第１の側面である固体撮像装置は、所定の信号処理回路が形成されている周辺回路部と、複数の画素が配置されている画素アレイと前記周辺回路部との境に形成され、前記半導体基板の深さ方向に貫かれたトレンチと、前記トレンチに隣接して設けられたP型層と、前記トレンチに隣接して設けられた前記P型層に隣接して設けられたN型層と、前記トレンチに隣接して設けられた前記P型層と隣接し、かつ、前記N型層と前記半導体基板の光入射面の界面との間に形成された第２のP型領域とをさらに有することができる。
本技術の第１の側面である固体撮像装置は、前記光電変換を行うN型領域に達するように前記半導体基板の深さ方向に形成された縦型Tr.をさらに有することができる。
本技術の第１の側面である固体撮像装置は、各画素領域のアクティブ領域に形成されたウェルコンタクト部と、前記ウェルコンタクト部に設けられた２以上のコンタクトとをさらに有することができる。
本技術の第１の側面である固体撮像装置は、イオン注入により前記光電変換部内に形成されたPN接合部をさらに有することができる。
前記半導体基板における各画素領域は、光入射面以外が金属材によって取り囲まれているようにすることができる。
前記半導体基板に形成されている画素Tr.は、複数の画素によって共有されるようにすることができる。
本技術の第２の側面である電子機器は、固体撮像装置が搭載された電子機器において、前記固体撮像装置が、画素毎に形成された光電変換を行う光電変換部と、半導体基板を深さ方向に貫き、隣接する画素それぞれの前記光電変換部の間に形成された画素間遮光壁と、前記画素間遮光壁に沿って、前記半導体基板の裏面に接するまで形成されたP型固相拡散層と、前記光電変換部に隣接し、前記光電変換部と前記P型固相拡散層との間に形成されたN型固相拡散層と、前記P型固相拡散層と隣接し、かつ、前記光電変換部および前記N型固相拡散層と前記半導体基板の裏面である光入射面側の界面との間に形成されたP型領域とを有し、前記P型固相拡散層および前記N型固相拡散層は、前記画素間遮光壁を形成する際に開口された溝の内壁から不純物がドーピングされることにより形成されており、前記半導体基板の裏面近傍におけるN型不純物のドーピングが行われていない領域に前記P型領域が設けられることで前記N型固相拡散層と前記半導体基板の裏面との間に間隔が設けられている。
本技術の第１および第２の側面においては、半導体基板の光入射面側の界面付近におけるピニングの弱体化が抑止される。
本技術の第１および第２の一側面によれば、Dark特性の悪化を抑止することができる。
従来技術が適用された固体撮像装置の構成の一例を示す水平方向断面図である。 従来技術が適用された固体撮像装置の構成の一例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第１の構成例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第１の実施の形態の表面側の平面図である。 本技術の特徴に関わるDTI１２周辺の製造方法を説明するための図である。 本技術が適用された固体撮像装置の第２の構成例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第３の構成例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第４の構成例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第５の構成例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第６の構成例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第７の構成例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第８の構成例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第９の構成例を示す垂直方向断面図である。 図１３に示された第９の構成例に対応する平面図である。 本技術が適用された固体撮像装置の第１０の構成例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第１１の構成例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第１２の構成例を示す垂直方向断面図および平面図である。 本技術が適用された固体撮像装置の第１３の構成例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第１４の構成例を示す垂直方向断面図および平面図である。 本技術が適用された固体撮像装置の第１５の構成例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第１６の構成例を示す垂直方向断面図である。 本技術が適用された固体撮像装置の第１７の構成例を示す垂直方向断面図である。 ２画素でFD等を共有する場合の構成例を示す平面図である。 本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。 積層型の固体撮像装置23020の第１の構成例を示す断面図である。 積層型の固体撮像装置23020の第２の構成例を示す断面図である。 積層型の固体撮像装置23020の第３の構成例を示す断面図である。 本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部および撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
＜第１の実施の形態＞
図３は本技術が適用された固体撮像装置の第１の構成例（第１の実施の形態）を示す垂直方向断面図、図４は第１の実施の形態の表面側の平面図である。なお、図３は、図４中の線分Ｘ−Ｘ’の位置に対応するものである。以下に説明する各実施の形態と、図２に示された従来の構成の一例とで共通する構成要素については、同一の符号を付しているので、その説明は適宜省略する。
該第１の実施の形態は、裏面照射型であり、DTI１２が各画素の領域を取り囲むようにDTI１２がSi基板１０を貫通して形成されている。PD１１とDTI１２との間には、DTI１２側からPD１１に向かって順にP型固相拡散層１３とN型固相拡散層１４が形成されている。
なお、固相拡散層とは、後述する製法によって生成された層を指すが、本技術ではこれに限られず、別の製法によって生成されたP型層とN型層をDTI１２とPD１１との間にそれぞれ設けてもよい。また、実施の形態におけるPD１１はN型領域で構成されている。光電変換は、これらN型領域の一部、または全てにおいて行われる。
さらに、DTI１２の内壁にはSiO2から成る側壁膜３１が形成され、その内側にはポリシリコンから成る充填材３２が埋め込まれている。
ただし、P型固相拡散層１３は裏面Si界面２０に接するまで形成されているが、N型固相拡散層１４は裏面Si界面２０に接しておらず、N型固相拡散層１４と裏面Si界面２０の間に間隔が設けられている。
このように、第１の実施の形態では、PD１１およびN型固定拡散層１４と、裏面Si界面２０との間、すなわち、Si基板１０においてPD１１等が形成されていない領域には、P型領域３５が設けられており、PD１１およびN型固相拡散層１４が裏面Si界面２０付近に存在しないことになる。これにより、裏面Si界面２０付近におけるピニングの弱体化が生じないので、発生した電荷がPD１１に流れ込んでDark特性が悪化してしまう事態の発生を抑止することができる。
なお、DTI１２については、内壁膜３１に採用したSiO2の代わりSiNを採用してもよい。また、充填材３２に採用したポリシリコンの代わりにドーピングポリシリコンを用いてもよい。ドーピングポリシリコンを充填した場合、または、ポリシリコンを充填した後にN型不純物またはP型不純物をドーピングした場合には、そこに負バイアスを印加すれば、DTI１２の側壁のピニングを強化することができるので、Dark特性をさらに改善することができる。
＜本技術の特徴に関わるDTI１２周辺の製造方法＞
図５は、本技術の特徴に関わるDTI１２周辺の製造方法を説明するための図である。
Si基板１０にDTI１２を開口するに際しては、同図Ａに示されるように、Si基板１０上のDTI１２を形成する位置以外をSiNとSiO2を用いたハードマスクで覆い、ハードマスクによって覆われていない部分をドライエッチングによりSi基板１０の所定の深さまで垂直方向に溝を開口する。
次に、開口した溝の内側にN型の不純物であるＰ（リン）を含むSiO2膜を成膜してから熱処理を行い、SiO2膜からSi基板１０側にＰをドーピング(以下、固相拡散と称する)させる。
次に、同図Ｂに示されるように、開口した溝の内側に成膜したＰを含むSiO2膜を除去してから、再び熱処理を行い、ＰをSi基板１０の内部にまで拡散させることによって、現状の溝の形状にセルフアラインされたN型固相拡散層１４を形成する。この後、ドライエッチングにより溝の底部をエッチングして深さ方向に延長する。
次に、同図Ｃに示されるように、延長した溝の内側にP型の不純物であるＢ（ボロン）を含むSiO2膜を成膜してから熱処理を行い、SiO2膜からSi基板１０側にＢを固相拡散させることによって、延長した溝の形状にセルフアラインされたP型固相拡散層１３を形成する。
この後、溝の内壁に成膜されているＢを含むSiO2膜を除去する。
最後に、同図Ｄに示されるように、開口されている溝の内壁にSiO2から成る側壁膜３１を成膜し、ポリシリコンを充填してDTI１２を形成する。その後、画素トランジスタや配線を形成する。その後、裏面側からSi基板１０を薄膜化するが、その際に、DTI１２の底部はP型固相拡散層１３を含めて同時に薄膜化される。この薄膜化は、N型固相拡散層１４に達しない深さまで行うものとする。
以上の工程を経ることにより、裏面Si界面２０に接していないN型固相拡散層１４と、裏面Si界面２０に接しているP型固相拡散層１３とから成る強電界領域をPD１１に隣接して形成することができる。
＜第２の実施の形態＞
図６は本技術が適用された固体撮像装置の第２の構成例（第２の実施の形態）を示す垂直方向断面図である。
該第２の実施の形態では、DTI１２がSTI２１に形成されている点が第１の実施の形態（DTI１２がアクティブ領域１９の形成されている）と異なり、その他の構成は第１の実施の形態と同様である。
該第２の実施の形態も第１の実施の形態と同様の効果を得ることができる。
＜第３の実施の形態＞
図７は本技術が適用された固体撮像装置の第３の構成例（第３の実施の形態）を示す垂直方向断面図である。
該第３の実施の形態では、DTI１２の側壁に負の固定電荷をもった膜６１が形成され、その内側にSiO2が充填されている点が第２の実施の形態（DTI１２の側壁にSiO2の側壁膜３１が形成され、ポリシリコンが充填されている）と異なり、その他の構成は第２の実施の形態と同様である。なお、DTI１２の側壁に形成する膜６１としては、HfO膜、TaO膜、AlO膜等を用いることができる。
該第３の実施の形態では、DTI１２のトレンチ側壁のピニングが強化されるので、第２の実施の形態に比較してさらにDark特性を改善することができる。
該第３の実施の形態におけるDTI１２を形成するために、図５Ｄに示された状態から裏面側をポリシリコン３２が露出するまで研磨した後に、フォトレジストとウェットエッチングにより溝内部のポリシリコン３２と側壁膜３１（SiO2）を除去し、膜６１を成膜してからSiO2を溝に充填すればよい。
なお、充填材としてSiO2の代わりに、溝の内部をＷ等の金属材で充填してもよい。この場合、斜め方向からの入射光に対するDTI１２での光透過が抑制されるので混色を改善することができる。
＜第４の実施の形態＞
図８は本技術が適用された固体撮像装置の第４の構成例（第４の実施の形態）を示す垂直方向断面図である。
該第４の実施の形態では、DTI１２に沿って形成したN型固相拡散層１４がSi基板１０の深さ方向に濃度勾配を持っている点が第１の実施の形態（N型固相拡散層１４の濃度は深さ方向に一定）と異なり、その他の構成は第１の実施の形態と同様である。
すなわち、表面側に近いN型固相拡散層１４−１はN型不純物の濃度が濃く、裏面側に近いN型固相拡散層１４−２はN型不純物の濃度が薄く形成されている。
該第４の実施の形態は、第１の実施の形態と同様の効果を得られることに加えて、N型固相拡散層１４に濃度勾配を設けたことにより、裏面側のポテンシャルが浅くなるので電荷を読み出し易くすることできる。
N型固相拡散層１４に濃度勾配を設けるには、例えば、DTI１２の溝を開口する際に溝の側壁にエッチングダメージが入るので、そのダメージ量による固相拡散ドーピング量の違いを利用することができる。
なお、N型固相拡散層１４に濃度勾配を設ける代わりに、表面側に近いP型固相拡散層１３はP型不純物の濃度が薄く、裏面側に近いP型固相拡散層１３はP型不純物の濃度が濃くなるように形成するようにしてもよい。この場合にも、N型固相拡散層１４に濃度勾配を設けた場合と同様の効果を得ることができる。
また、N型固相拡散層１４とP型固相拡散層１３の両方に濃度勾配を持たせてもよい。
＜第５の実施の形態＞
図９は本技術が適用された固体撮像装置の第５の構成例（第５の実施の形態）を示す垂直方向断面図である。
該第５の実施の形態では、DTI１２の内壁に形成されているSiO2から成る側壁膜３１が第１の実施の形態に比較して厚く形成されている点が第１の実施の形態と異なり、その他の構成は第１の実施の形態と同様である。
SiO2は、Siに比較して光の屈折率が低いので、Si基板１０に入射した入射光はスネルの法則に従って反射して隣接画素に光が透過することが抑制されるが、側壁膜３１の膜厚が薄いとスネルの法則が完全に成り立たずに透過光が増えてしまう。該第５の実施の形態では、側壁膜３１の膜厚が厚く形成されているので、スネルの法則からの乖離が少なくなり、入射光の側壁膜３１での反射が増えて隣接画素への透過を減らすことができる。よって、該第５の実施の形態では、第１の実施の形態と同様の効果を得られることに加えて、斜め入射光に起因する隣接画素への混色を抑止することができる。
＜第６の実施の形態＞
図１０は本技術が適用された固体撮像装置の第６の構成例（第６の実施の形態）を示す垂直方向断面図である。
該第６の実施の形態では、Si基板１０の表面側にMOSキャパシタ７１および画素Tr.（不図示）が形成されている点が第１の実施の形態（Si基板１０の表面側にMOSキャパシタ７１はない）と異なり、その他の構成は第１の実施の形態と同様である。
通常、PD１１の飽和電荷量Qsを大きくしても、変換効率を下げないと垂直信号線VSLの振幅リミットで出力が制限されてしまい、増加された飽和電荷量Qsを生かしきることができない。PD１１の変換効率を下げるためには、FD（フローティングディフュージョン）に容量を付加する必要があり、該第６の実施の形態では、MOSキャパシタ７１がFDに付加する容量に対応する。
該第６の実施の形態は、第１の実施の形態と同様の効果を得られることに加えて、FDにMOSキャパシタ７１を付加したことにより、PD１１の変換効率を下げることができるので、増加された飽和電荷量Qsを生かしきることができる。
＜第７の実施の形態＞
図１１は本技術が適用された固体撮像装置の第７の構成例（第７の実施の形態）を示す垂直方向断面図である。
該第７の実施の形態は、第１の実施の形態に比較してSi基板１０の厚さが長くなっており、その他の構成は第１の実施の形態と同様である。
Si基板１０が厚くなることに伴い、PD１１の面積が増加し、DTI１２が深くなって、P型固相拡散層１３とN型固相拡散層１４のＰＮ接合部分の面積が広くなる。
よって、第７の実施の形態は、第１の実施の形態と同様の効果を得られることに加えて、第１の実施の形態よりもさらに飽和電荷量Qsを増加させることができる。
＜第８の実施の形態＞
図１２は本技術が適用された固体撮像装置の第８の構成例（第８の実施の形態）を示す垂直方向断面図である。
該第８の実施の形態は、PD１１と裏面Si界面２０の間の領域８１にP型不純物をドーピングすることにより、Si基板１０におけるP型不純物の濃度が表面側よりも裏面側が濃くなるよう濃度勾配が設けられている点が第１の実施の形態（Si基板１０に濃度勾配が無い）と異なり、その他の構成は第１の実施の形態と同様である。
よって、第８の実施の形態は、第１の実施の形態と同様の効果を得られることに加えて、第１の実施の形態より電荷を読み出し易くすることできる。
＜第９の実施の形態＞
図１３は本技術が適用された固体撮像装置の第９の構成例（第９の実施の形態）を示す垂直方向断面図である。図１４は、該第９の実施の形態に含まれるALパッド取り出し部の平面図である。
該第９の実施の形態には、第１の実施の形態と同様に構成される画素アレイ部（図中左側）とALパッド取り出し部１０１を有する。ALパッド取り出し部１０１は、該固体撮像装置と他の半導体基板等との接続端子となるALパッド１０２が基板表面（図中上側）に形成されている。
図１４に示されるように、ALパッド取り出し部１０１における各ALパッド１０２の周囲には、第１の実施の形態におけるDTI１２と同様に形成される固相拡散トレンチ１０３が形成されている。これにより、各ALパッド１０２を画素アレイ部やその他の周辺回路部（不図示）から電気的に絶縁することができる。
なお、ALパッド取り出し部１０１に形成した固相拡散トレンチ１０３は、例えば、フォトレジストにおけるマークとして利用することができる。またこれにより、その後の工程におけるアライメントマークに用いることもできる。
＜第１０の実施の形態＞
図１５は本技術が適用された固体撮像装置の第１０の構成例（第１０の実施の形態）を示す垂直方向断面図である。
該第１０の実施の形態には、第１の実施の形態と同様に構成される画素アレイ部（図中左側）と周辺回路部１１１を有する。
周辺回路部１１１には、第１の実施の形態におけるDTI１２と同様に形成される固相拡散トレンチ１０３が形成されている。固相拡散トレンチ１０３に沿って形成されているP型固相拡散層１３の表面側（図面上側）は、Si基板１０の表面に形成されているP+拡散層１１２に電気的に接続されている。また、P型固相拡散層の裏面側（図面下側）は、裏面Si界面２０付近に形成されたPwell領域１１３または、Si基板１０の裏面界面近傍にピニング膜により形成されるホール層１１５に電気的に接続されている。Pwell領域１１３は、裏面コンタクト１１４を介してＷ等の金属材から成る遮光膜１５に接続されている。これにより、Si基板１０の表面側と裏面側が電気的に接続されて遮光膜１５の電位に固定される。
第１０の実施の形態では、従来、Si基板１０の表面側と裏面側を繋ぐために必要であったPwell領域の役割をP型固相拡散層１３が兼ねることができるので、該Pwell領域を形成する工程を削減することができる。
＜第１１の実施の形態＞
図１６は本技術が適用された固体撮像装置の第１１の構成例（第１１の実施の形態）を示す垂直方向断面図である。
該第１１の実施の形態には、第１の実施の形態と同様に構成される画素アレイ部（図中左側）と周辺回路部１２１を有する。
周辺回路部１２１には、第１の実施の形態におけるDTI１２と同様に形成される固相拡散トレンチ１０３が形成されている。固相拡散トレンチ１０３に沿って形成されているP型固相拡散層１３の表面側（図面上側）は、Pwell領域１２２を介してSi基板１０の表面に形成されているP+拡散層１１２に電気的に接続されている。また、P型固相拡散層の裏面側（図面下側）は、裏面Si界面２０付近に形成されたPwell領域１１３または、ホール層１１５に電気的に接続されている。Pwell領域１１３は、裏面コンタクト１１４を介してＷ等の金属材から成る遮光膜１５に接続されている。これにより、Si基板１０の表面側と裏面側が電気的に接続されて遮光膜１５の電位に固定される。
第１０の実施の形態では、従来、Si基板１０の表面側と裏面側を繋ぐために必要であったPwell領域の役割をP型固相拡散層１３が兼ねることができるので、該Pwell領域を形成する工程を削減することができる。
＜第１２の実施の形態＞
図１７は本技術が適用された固体撮像装置の第１２の構成例（第１２の実施の形態）を示しており、同図Ａは垂直方向断面図、同図Ｂは平面図である。
該第１２の実施の形態は、TGが２本の縦型Tr.トレンチ１７によって形成されている点が第１の実施の形態（TGが１本の縦型Tr.トレンチ１７によって形成されている）と異なり、その他の構成は第１の実施の形態と同様である。なお、各画素領域に２本以上の縦型Tr.トレンチ１７を形成するようにしてもよい。
第１２の実施の形態では、TGの電位を変えたときの２本の縦型Tr.トレンチ１７に挟まれた領域のポテンシャルの追随性が向上するので、変調度を上げることができる。この結果、電荷の転送効率を改善することができる。
＜第１３の実施の形態＞
図１８は本技術が適用された固体撮像装置の第１３の構成例（第１３の実施の形態）を示す垂直方向断面図である。
該第１３の実施の形態は、アクティブ領域１９に形成されているウェルコンタクト部１５１に２つのコンタクト１５２が形成されている点が第１の実施の形態と異なり、その他の構成は第１の実施の形態と同様である。なお、ウェルコンタクト部１５１に２以上のコンタクト１５２を形成してもよい。
よって、第１３の実施の形態は、第１の実施の形態と同様の効果を得られることに加えて、重欠陥歩留りを改善することができる
＜第１４の実施の形態＞
図１９は本技術が適用された固体撮像装置の第１４の構成例（第１４の実施の形態）を示しており、同図Ａは垂直方向断面図、同図Ｂは平面図である。
該第１４の実施の形態は、縦型Tr.トレンチ１７が画素の中央に開口されてTGが形成されている、換言すれば、TGがPD１１の各外周から等距離に存在している点が第１の実施の形態と異なり、その他の構成は第１の実施の形態と同様である。
よって、第１４の実施の形態では、第１の実施の形態と同様の効果を得られることに加えて、TGがPD１１の各外周から等距離に存在することになるので、電荷の転送を改善することができる。
＜第１５の実施の形態＞
図２０は本技術が適用された固体撮像装置の第１５の構成例（第１５の実施の形態）を示す垂直方向断面図である。
該第１５の実施の形態には、第１の実施の形態と同様に構成される画素アレイ部（図中左側）と周辺回路部１６１を有する。
画素アレイ部と周辺回路部１６１の境界に位置する境界部１６２には、第１の実施の形態におけるDTI１２と同様に形成される固相拡散トレンチ１０３が形成されている。
よって、第１５の実施の形態では、第１の実施の形態と同様の効果を得られることに加えて、固相拡散トレンチ１０３により、周辺回路部１６１で生じ得る発光が画素アレイ部に侵入することを抑止できる。
＜第１６の実施の形態＞
図２１は本技術が適用された固体撮像装置の第１６の構成例（第１６の実施の形態）を示す垂直方向断面図である。
該第１６の実施の形態は、図１１に示された第７の実施の形態（Si基板１０等の深さ方向の長さが延長されたもの）のPD１１に対し、その裏面側にイオン注入によりP型領域１７１−１、N型領域１７２、およびP型領域１７１−２が形成されている。これらのＰＮ接合部には強電界が生じて電荷を保持することができる。
よって、第１６の実施の形態では、第１の実施の形態と同様の効果を得られることに加えて、第７の実施の形態よりもさらに飽和電荷量Qsを増加させることができる。
＜第１７の実施の形態＞
図２２は本技術が適用された固体撮像装置の第１７の構成例（第１７の実施の形態）を示す垂直方向断面図である。
該第１７の実施の形態は、DTI１２の裏面側（図面下側）を覆っていた遮光膜１５と同じ金属材（Ｗ）により、DTI１２の内部を充填するとともに、Si基板１０の表面側（図面上側）も覆われている、すなわち、各画素領域の裏面以外が金属材で囲まれている点が第１の実施の形態と異なり、その他の構成は第１の実施の形態と同様である。なお、遮光膜１５等には、Ｗ以外の金属材を用いてもよい。
これにより、入射光が隣接画素に漏れ出すことが無くなるので混色が抑止される。また、裏面側から入射して光電変換されずに表面側に到達した光は金属材により反射されて再びPD１１に入射される。
よって、第１７の実施の形態では、第１の実施の形態と同様の効果を得られることに加えて、PD１１の感度をより向上させることができる。
なお、上述した第１乃至第１７の実施の形態は、適宜組み合わせることが可能である。
＜第１の変形例＞
上述した第１乃至第１７の実施の形態は、各画素がそれぞれFDや画素Tr.を有していたが、FDや画素Tr.１８を複数の画素で共有するようにしてもよい。
図２３は、縦方向に隣接する２画素がFDおよび画素Tr.１８を共有している場合の平面図を示している。
同図の場合、１画素当たりの素子数が減って各画素の専有面積に余裕があるので、変換効率切り替えTr.１９２やFDに付加するためのMOSキャパシタ１９３を設けている。
変換効率切り替えTr.１９２は、感度出力の向上を目的とする用途では高変換効率に切り替え、飽和電荷量Qsの向上を目的とする用途では低変換効率に切り替えることができる。
FDに付加されたMOSキャパシタ１９３は、FD容量を増加させることができるので、低変換効率の実現が可能となり、飽和電荷量Qsを向上させることができる。
＜他の変形例＞
第１乃至第１７の実施の形態は、例えば以下のように複数の基板を積層して構成する固体撮像装置にも適用できる。
＜本開示に係る技術を適用し得る積層型の固体撮像装置の構成例＞
図２４は、本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。
図２４のＡは、非積層型の固体撮像装置の概略構成例を示している。固体撮像装置23010は、図２４のＡに示すように、１枚のダイ（半導体基板）23011を有する。このダイ23011には、画素がアレイ状に配置された画素領域23012と、画素の駆動その他の各種の制御を行う制御回路23013と、信号処理するためのロジック回路23014とが搭載されている。
図２４のＢ及びＣは、積層型の固体撮像装置の概略構成例を示している。固体撮像装置23020は、図２４のＢ及びＣに示すように、センサダイ23021とロジックダイ23024との2枚のダイが積層され、電気的に接続されて、１つの半導体チップとして構成されている。
図２４のＢでは、センサダイ23021には、画素領域23012と制御回路23013が搭載され、ロジックダイ23024には、信号処理を行う信号処理回路を含むロジック回路23014が搭載されている。
図２４のＣでは、センサダイ23021には、画素領域23012が搭載され、ロジックダイ23024には、制御回路23013及びロジック回路23014が搭載されている。
図２５は、積層型の固体撮像装置23020の第１の構成例を示す断面図である。
センサダイ23021には、画素領域23012となる画素を構成するPD（フォトダイオード）や、FD（フローティングディフュージョン）、Tr（MOS FET）、及び、制御回路23013となるTr等が形成される。さらに、センサダイ23021には、複数層、本例では３層の配線23110を有する配線層23101が形成される。なお、制御回路23013（となるTr）は、センサダイ23021ではなく、ロジックダイ23024に構成することができる。
ロジックダイ23024には、ロジック回路23014を構成するTrが形成される。さらに、ロジックダイ23024には、複数層、本例では３層の配線23170を有する配線層23161が形成される。また、ロジックダイ23024には、内壁面に絶縁膜23172が形成された接続孔23171が形成され、接続孔23171内には、配線23170等と接続される接続導体23173が埋め込まれる。
センサダイ23021とロジックダイ23024とは、互いの配線層23101及び23161が向き合うように貼り合わされ、これにより、センサダイ23021とロジックダイ23024とが積層された積層型の固体撮像装置23020が構成されている。センサダイ23021とロジックダイ23024とが貼り合わされる面には、保護膜等の膜23191が形成されている。
センサダイ23021には、センサダイ23021の裏面側（PDに光が入射する側）（上側）からセンサダイ23021を貫通してロジックダイ23024の最上層の配線23170に達する接続孔23111が形成される。さらに、センサダイ23021には、接続孔23111に近接して、センサダイ23021の裏面側から１層目の配線23110に達する接続孔23121が形成される。接続孔23111の内壁面には、絶縁膜23112が形成され、接続孔23121の内壁面には、絶縁膜23122が形成される。そして、接続孔23111及び23121内には、接続導体23113及び23123がそれぞれ埋め込まれる。接続導体23113と接続導体23123とは、センサダイ23021の裏面側で電気的に接続され、これにより、センサダイ23021とロジックダイ23024とが、配線層23101、接続孔23121、接続孔23111、及び、配線層23161を介して、電気的に接続される。
図２６は、積層型の固体撮像装置23020の第２の構成例を示す断面図である。
固体撮像装置23020の第２の構成例では、センサダイ23021に形成する１つの接続孔23211によって、センサダイ23021（の配線層23101（の配線23110））と、ロジックダイ23024（の配線層23161（の配線23170））とが電気的に接続される。
すなわち、図２６では、接続孔23211が、センサダイ23021の裏面側からセンサダイ23021を貫通してロジックダイ23024の最上層の配線23170に達し、且つ、センサダイ23021の最上層の配線23110に達するように形成される。接続孔23211の内壁面には、絶縁膜23212が形成され、接続孔23211内には、接続導体23213が埋め込まれる。上述の図２５では、２つの接続孔23111及び23121によって、センサダイ23021とロジックダイ23024とが電気的に接続されるが、図２６では、１つの接続孔23211によって、センサダイ23021とロジックダイ23024とが電気的に接続される。
図２７は、積層型の固体撮像装置23020の第３の構成例を示す断面図である。
図２７の固体撮像装置23020は、センサダイ23021とロジックダイ23024とが貼り合わされる面に、保護膜等の膜23191が形成されていない点で、センサダイ23021とロジックダイ23024とが貼り合わされる面に、保護膜等の膜23191が形成されている図２５の場合と異なる。
図２７の固体撮像装置23020は、配線23110及び23170が直接接触するように、センサダイ23021とロジックダイ23024とを重ね合わせ、所要の加重をかけながら加熱し、配線23110及び23170を直接接合することで構成される。
図２８は、本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。
図２８では、固体撮像装置23401は、センサダイ23411と、ロジックダイ23412と、メモリダイ23413との3枚のダイが積層された３層の積層構造になっている。
メモリダイ23413は、例えば、ロジックダイ23412で行われる信号処理において一時的に必要となるデータの記憶を行うメモリ回路を有する。
図２８では、センサダイ23411の下に、ロジックダイ23412及びメモリダイ23413が、その順番で積層されているが、ロジックダイ23412及びメモリダイ23413は、逆順、すなわち、メモリダイ23413及びロジックダイ23412の順番で、センサダイ23411の下に積層することができる。
なお、図２８では、センサダイ23411には、画素の光電変換部となるPDや、画素Trのソース／ドレイン領域が形成されている。
PDの周囲にはゲート絶縁膜を介してゲート電極が形成され、ゲート電極と対のソース／ドレイン領域により画素Tr23421、画素Tr23422が形成されている。
PDに隣接する画素Tr23421が転送Trであり、その画素Tr23421を構成する対のソース／ドレイン領域の一方がFDになっている。
また、センサダイ23411には、層間絶縁膜が形成され、層間絶縁膜には、接続孔が形成される。接続孔には、画素Tr23421、及び、画素Tr23422に接続する接続導体23431が形成されている。
さらに、センサダイ23411には、各接続導体23431に接続する複数層の配線23432を有する配線層23433が形成されている。
また、センサダイ23411の配線層23433の最下層には、外部接続用の電極となるアルミパッド23434が形成されている。すなわち、センサダイ23411では、配線23432よりもロジックダイ23412との接着面23440に近い位置にアルミパッド23434が形成されている。アルミパッド23434は、外部との信号の入出力に係る配線の一端として用いられる。
さらに、センサダイ23411には、ロジックダイ23412との電気的接続に用いられるコンタクト23441が形成されている。コンタクト23441は、ロジックダイ23412のコンタクト23451に接続されるとともに、センサダイ23411のアルミパッド23442にも接続されている。
そして、センサダイ23411には、センサダイ23411の裏面側（上側）からアルミパッド23442に達するようにパッド孔23443が形成されている。
本開示に係る技術は、以上のような固体撮像装置に適用することができる。
＜体内情報取得システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図２９は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能および無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
カプセル型内視鏡１０１００と外部制御装置１０２００の構成および機能についてより詳細に説明する。
カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、および制御部１０１１７が収納されている。
光源部１０１１１は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
撮像部１０１１２は、撮像素子、および当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
画像処理部１０１１３は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、および昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図２９では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、および制御部１０１１７に供給され、これらの駆動に用いられ得る。
制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、および、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
外部制御装置１０２００は、ＣＰＵ，ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Ｎｏｉｓｅ ｒｅｄｕｃｔｉｏｎ）処理および／若しくは手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１０１１２に適用することができる。
＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図３０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、および統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、および車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、および、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声および画像のうちの少なくとも一方の出力信号を送信する。図３０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２およびインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイおよびヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図３１は、撮像部１２０３１の設置位置の例を示す図である。
図３１では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドアおよび車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１および車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１および１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図３１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
本技術は以下のような構成も取ることができる。
（１）
画素毎に形成された光電変換を行うN型領域と、
半導体基板を深さ方向に貫き、隣接する画素それぞれの前記光電変換を行うN型領域の間に形成された画素間遮光壁と、
前記光電変換を行うN型領域と前記画素間遮光壁との間に形成されたP型層と、
前記P型層と隣接し、かつ、前記N型領域と前記半導体基板の光入射面側の界面との間に形成されたP型領域と
を有する
固体撮像装置。
（２）
前記P型層は、前記画素間遮光壁を形成する際に開口された溝の内壁から不純物がドーピングされることにより形成されている
前記（１）に記載の固体撮像装置。
（３）
前記P型層は、前記画素間遮光壁の形状にセルフアラインされて形成されている
前記（１）または（２）に記載の固体撮像装置。
（４）
前記P型層は、P型固相拡散層である
前記（１）から（３）のいずれかに記載の固体撮像装置。
（５）
前記N型領域は、光電変換部とN型固相拡散層からなり、
前記N型固相拡散層は、前記光電変換部と前記P型固相拡散層の間に形成されている
前記（４）に記載の固体撮像装置。
（６）
前記画素間遮光壁は、アクティブ領域に形成されている
前記（１）から（５）のいずれかに記載の固体撮像装置。
（７）
前記画素間遮光壁は、STIに形成されている
前記（１）から（５）のいずれかに記載の固体撮像装置。
（８）
前記画素間遮光壁は、STIと前記半導体基板の光入射面側の界面との間に形成されている
前記（１）から（５）のいずれかに記載の固体撮像装置。
（９）
前記画素間遮光壁の内壁には、負の固定電荷をもった膜が形成されている
前記（１）から（８）のいずれかに記載の固体撮像装置。
（１０）
前記P型固相拡散層または前記N型固相拡散層の少なくとも一方は、前記半導体基板の深さ方向にドーピングされている不純物の濃度勾配を有する
前記（５）に記載の固体撮像装置。
（１１）
前記光電変換部によって生成された電荷を保持する保持部と、
前記保持部の容量を拡張する容量拡張部と
をさらに有する前記（１）から（１０）のいずれかに記載の固体撮像装置。
（１２）
前記画素間遮光壁は、SiO2膜を有している
前記（１）から（１１）のいずれかに記載の固体撮像装置。
（１３）
前記半導体基板の表面に形成され電極パッドと、
前記電極パッドを取り囲むように形成され、前記半導体基板の深さ方向に貫かれたトレンチと、
前記トレンチに隣接して設けられたP型層と、
前記トレンチに隣接して設けられた前記P型層に隣接して設けられたN型層と、
前記トレンチに隣接して設けられた前記P型層と隣接し、かつ、前記N型層と前記半導体基板の光入射面の界面との間に形成された第２のP型領域と、
前記半導体基板の表面に形成され、前記トレンチによって取り囲まれている電極パッドと
をさらに有する前記（１）から（１２）のいずれかに記載の固体撮像装置。
（１４）
所定の信号処理回路が形成されている周辺回路部と、
複数の画素が配置されている画素アレイと前記周辺回路部との境に形成され、前記半導体基板の深さ方向に貫かれたトレンチと、
前記トレンチに隣接して設けられたP型層と、
前記トレンチに隣接して設けられた前記P型層に隣接して設けられたN型層と、
前記トレンチに隣接して設けられた前記P型層と隣接し、かつ、前記N型層と前記半導体基板の光入射面の界面との間に形成された第２のP型領域と
をさらに有する前記（１）から（１３）のいずれかに記載の固体撮像装置。
（１５）
前記光電変換を行うN型領域に達するように前記半導体基板の深さ方向に形成された縦型Tr.を
さらに有する前記（１）から（１４）のいずれかに記載の固体撮像装置。
（１６）
各画素領域のアクティブ領域に形成されたウェルコンタクト部と、
前記ウェルコンタクト部に設けられた２以上のコンタクトと
をさらに有する前記（１）から（１５）のいずれかに記載の固体撮像装置。
（１７）
イオン注入により前記光電変換部内に形成されたPN接合部を
さらに有する前記（５）に記載の固体撮像装置。
（１８）
前記半導体基板における各画素領域は、光入射面以外が金属材によって取り囲まれている
前記（１）から（１７）のいずれかに記載の固体撮像装置。
（１９）
前記半導体基板に形成されている画素Tr.は、複数の画素によって共有される
前記（１）から（１８）のいずれかに記載の固体撮像装置。
（２０）
固体撮像装置が搭載された電子機器において、
前記固体撮像装置は、
画素毎に形成された光電変換を行うN型領域と、
半導体基板を深さ方向に貫き、隣接する画素それぞれの前記光電変換を行うN型領域の間に形成された画素間遮光壁と、
前記光電変換を行うN型領域と前記画素間遮光壁との間に形成されたP型層と、
前記P型層と隣接し、かつ、前記N型領域と前記半導体基板の光入射面側の界面との間に形成されたP型領域とを有する
電子機器。
１０ Si基板， １１ PD， １２ DTI， １３ P型固相拡散層， １４ N型固相拡散層， １５ 遮光膜， １６ OCL， １７ 縦型Tr.トレンチ， １９ アクティブ領域， ２０ 裏面Si界面， ２１ STI， ３１ 側壁膜， ３２ 充填材，３５ P型領域， ６１ 膜， ７１ MOSキャパシタ，１０１ ALパッド取り出し部， １０２ ALパッド， １０３ 固相拡散トレンチ， １１１ 周辺回路部， １１２ P+拡散層， １１３ Pwell領域， １１４ 裏面コンタクト， １２１ 周辺回路部， １２２ Pwell領域， １５１ ウェルコンタクト部， １５２ コンタクト， １５３ Ｃｕ配線， １６１ 周辺回路部，１６２ 境界部， １７１ P型領域， １７２ N型領域， １９１ FD配線， １９２ 変換効率切り替えTr.， １９３ MOSキャパシタ

Claims (17)

  1. 画素毎に形成された光電変換を行う光電変換部と、
    半導体基板を深さ方向に貫き、隣接する画素それぞれの前記光電変換部の間に形成された画素間遮光壁と、
    前記画素間遮光壁に沿って、前記半導体基板の裏面に接するまで形成されたP型固相拡散層と、
    前記光電変換部に隣接し、前記光電変換部と前記P型固相拡散層との間に形成されたN型固相拡散層と、
    前記P型固相拡散層と隣接し、かつ、前記光電変換部および前記N型固相拡散層と前記半導体基板の裏面である光入射面側の界面との間に形成されたP型領域と
    を有し、
    前記P型固相拡散層および前記N型固相拡散層は、前記画素間遮光壁を形成する際に開口された溝の内壁から不純物がドーピングされることにより形成されており、前記半導体基板の裏面近傍におけるN型不純物のドーピングが行われていない領域に前記P型領域が設けられることで前記N型固相拡散層と前記半導体基板の裏面との間に間隔が設けられている
    固体撮像装置。
  2. 前記P型固相拡散層は、前記画素間遮光壁の形状にセルフアラインされて形成されている
    請求項１に記載の固体撮像装置。
  3. 前記画素間遮光壁は、アクティブ領域に形成されている
    請求項１に記載の固体撮像装置。
  4. 前記画素間遮光壁は、STIに形成されている
    請求項１に記載の固体撮像装置。
  5. 前記画素間遮光壁は、STIと前記半導体基板の光入射面側の界面との間に形成されている
    請求項１に記載の固体撮像装置。
  6. 前記画素間遮光壁の内壁には、負の固定電荷をもった膜が形成されている
    請求項１に記載の固体撮像装置。
  7. 前記P型固相拡散層または前記N型固相拡散層の少なくとも一方は、前記半導体基板の深さ方向にドーピングされている不純物の濃度勾配を有する
    請求項１に記載の固体撮像装置。
  8. 前記光電変換部によって生成された電荷を保持する保持部と、
    前記保持部の容量を拡張する容量拡張部と
    をさらに有する請求項１に記載の固体撮像装置。
  9. 前記画素間遮光壁は、SiO2膜を有している
    請求項１に記載の固体撮像装置。
  10. 前記半導体基板の表面に形成され電極パッドと、
    前記電極パッドを取り囲むように形成され、前記半導体基板の深さ方向に貫かれたトレンチと、
    前記トレンチに隣接して設けられたP型層と、
    前記トレンチに隣接して設けられた前記P型層に隣接して設けられたN型層と、
    前記トレンチに隣接して設けられた前記P型層と隣接し、かつ、前記N型層と前記半導体基板の光入射面の界面との間に形成された第２のP型領域と、
    前記半導体基板の表面に形成され、前記トレンチによって取り囲まれている電極パッドと
    をさらに有する請求項１に記載の固体撮像装置。
  11. 所定の信号処理回路が形成されている周辺回路部と、
    複数の画素が配置されている画素アレイと前記周辺回路部との境に形成され、前記半導体基板の深さ方向に貫かれたトレンチと、
    前記トレンチに隣接して設けられたP型層と、
    前記トレンチに隣接して設けられた前記P型層に隣接して設けられたN型層と、
    前記トレンチに隣接して設けられた前記P型層と隣接し、かつ、前記N型層と前記半導体基板の光入射面の界面との間に形成された第２のP型領域と
    をさらに有する請求項１に記載の固体撮像装置。
  12. 前記光電変換部に達するように前記半導体基板の深さ方向に形成された縦型Tr.（トランジスタ）を
    さらに有する請求項１に記載の固体撮像装置。
  13. 各画素領域のアクティブ領域に形成されたウェルコンタクト部と、
    前記ウェルコンタクト部に設けられた２以上のコンタクトと
    をさらに有する請求項１に記載の固体撮像装置。
  14. イオン注入により前記光電変換部内に形成されたPN接合部を
    さらに有する請求項１に記載の固体撮像装置。
  15. 前記半導体基板における各画素領域は、光入射面以外が金属材によって取り囲まれている
    請求項１に記載の固体撮像装置。
  16. 前記半導体基板に形成されている画素Tr.（トランジスタ）は、複数の画素によって共有される
    請求項１に記載の固体撮像装置。
  17. 固体撮像装置が搭載された電子機器において、
    前記固体撮像装置は、
    画素毎に形成された光電変換を行う光電変換部と、
    半導体基板を深さ方向に貫き、隣接する画素それぞれの前記光電変換部の間に形成された画素間遮光壁と、
    前記画素間遮光壁に沿って、前記半導体基板の裏面に接するまで形成されたP型固相拡散層と、
    前記光電変換部に隣接し、前記光電変換部と前記P型固相拡散層との間に形成されたN型固相拡散層と、
    前記P型固相拡散層と隣接し、かつ、前記光電変換部および前記N型固相拡散層と前記半導体基板の裏面である光入射面側の界面との間に形成されたP型領域と
    を有し、
    前記P型固相拡散層および前記N型固相拡散層は、前記画素間遮光壁を形成する際に開口された溝の内壁から不純物がドーピングされることにより形成されており、前記半導体基板の裏面近傍におけるN型不純物のドーピングが行われていない領域に前記P型領域が設けられることで前記N型固相拡散層と前記半導体基板の裏面との間に間隔が設けられている
    電子機器。
JP2017043810A 2017-03-08 2017-03-08 固体撮像装置、および電子機器 Active JP6855287B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2017043810A JP6855287B2 (ja) 2017-03-08 2017-03-08 固体撮像装置、および電子機器
TW106143859A TWI759382B (zh) 2017-03-08 2017-12-14 固態成像裝置及電子裝置
PCT/JP2018/006415 WO2018163838A1 (en) 2017-03-08 2018-02-22 Solid-state imaging apparatus and electronic apparatus
CN201880005264.2A CN110100312B (zh) 2017-03-08 2018-02-22 固态成像装置和电子设备
US16/486,664 US11171167B2 (en) 2017-03-08 2018-02-22 Solid-state imaging apparatus and electronic apparatus
KR1020197014055A KR102594743B1 (ko) 2017-03-08 2018-02-22 고체 촬상 장치, 및 전자 기기
EP18710548.1A EP3593382A1 (en) 2017-03-08 2018-02-22 Solid-state imaging apparatus and electronic apparatus
US17/489,427 US11888008B2 (en) 2017-03-08 2021-09-29 Solid-state imaging apparatus and electronic apparatus
US18/511,444 US20240088184A1 (en) 2017-03-08 2023-11-16 Solid-state imaging apparatus and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017043810A JP6855287B2 (ja) 2017-03-08 2017-03-08 固体撮像装置、および電子機器

Publications (2)

Publication Number Publication Date
JP2018148116A JP2018148116A (ja) 2018-09-20
JP6855287B2 true JP6855287B2 (ja) 2021-04-07

Family

ID=61622646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017043810A Active JP6855287B2 (ja) 2017-03-08 2017-03-08 固体撮像装置、および電子機器

Country Status (7)

Country Link
US (3) US11171167B2 (ja)
EP (1) EP3593382A1 (ja)
JP (1) JP6855287B2 (ja)
KR (1) KR102594743B1 (ja)
CN (1) CN110100312B (ja)
TW (1) TWI759382B (ja)
WO (1) WO2018163838A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
JP6855287B2 (ja) * 2017-03-08 2021-04-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
KR102375989B1 (ko) 2017-08-10 2022-03-18 삼성전자주식회사 화소 사이의 신호 차이를 보상하는 이미지 센서
JP7366751B2 (ja) * 2017-11-09 2023-10-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JP7182968B2 (ja) 2018-09-12 2022-12-05 キヤノン株式会社 光電変換装置および機器
US20210399029A1 (en) * 2018-11-06 2021-12-23 Sony Semiconductor Solutions Corporation Imaging element and electronic equipment
WO2020100607A1 (ja) * 2018-11-16 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置
CN113169197A (zh) * 2018-12-26 2021-07-23 索尼半导体解决方案公司 光电转换元件、固态成像装置和电子设备
JP2020153701A (ja) * 2019-03-18 2020-09-24 ソニー株式会社 測距装置
JP2020182112A (ja) 2019-04-25 2020-11-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2020194912A (ja) * 2019-05-29 2020-12-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
TW202121671A (zh) * 2019-05-31 2021-06-01 日商索尼半導體解決方案公司 固體攝像裝置
CN113812000A (zh) * 2019-06-26 2021-12-17 索尼半导体解决方案公司 固态成像装置
CN110400815A (zh) * 2019-08-07 2019-11-01 德淮半导体有限公司 图像传感器及其形成方法
WO2021124975A1 (ja) * 2019-12-16 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US11309347B2 (en) 2020-02-11 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit photodetector
EP4105968A4 (en) * 2020-02-12 2023-08-02 Sony Semiconductor Solutions Corporation SOLID-STATE IMAGING ELEMENT AND IMAGING SYSTEM
JP2021141262A (ja) * 2020-03-06 2021-09-16 Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 固体撮像装置用画素
JP2021153161A (ja) * 2020-03-25 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び、固体撮像装置の製造方法
KR20210122525A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
US11450700B2 (en) 2020-07-29 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor image sensor pixel isolation structure for reducing crosstalk
KR20230092888A (ko) 2020-10-29 2023-06-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 그 제조 방법, 그리고 전자 기기
JP2022094727A (ja) * 2020-12-15 2022-06-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
TW202226564A (zh) 2020-12-25 2022-07-01 日商索尼半導體解決方案公司 固態攝像裝置及其製造方法
CN117836946A (zh) * 2021-09-24 2024-04-05 索尼半导体解决方案公司 摄像装置和电子设备
CN117882193A (zh) 2021-09-29 2024-04-12 索尼半导体解决方案公司 摄像元件、摄像装置和制造方法
JP2023120672A (ja) * 2022-02-18 2023-08-30 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809008B1 (en) 2003-08-28 2004-10-26 Motorola, Inc. Integrated photosensor for CMOS imagers
JP2006269546A (ja) * 2005-03-22 2006-10-05 Sony Corp 固体撮像装置
KR101030300B1 (ko) * 2008-10-06 2011-04-20 주식회사 동부하이텍 씨모스 이미지 센서의 제조방법
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP5568969B2 (ja) * 2009-11-30 2014-08-13 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5621266B2 (ja) * 2010-01-27 2014-11-12 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP5810551B2 (ja) * 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP6074884B2 (ja) * 2011-08-11 2017-02-08 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
US9570489B2 (en) * 2011-07-12 2017-02-14 Sony Corporation Solid state imaging device having impurity concentration on light receiving surface being greater or equal to that on opposing surface
KR20140111492A (ko) * 2013-03-11 2014-09-19 삼성전자주식회사 반도체 장치
JP6303803B2 (ja) * 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
JP2015162603A (ja) * 2014-02-27 2015-09-07 株式会社東芝 半導体装置
KR102383649B1 (ko) * 2014-08-19 2022-04-08 삼성전자주식회사 Cmos 이미지 센서
JP2016143850A (ja) * 2015-02-05 2016-08-08 ソニー株式会社 固体撮像装置および電子機器
JP2016162917A (ja) * 2015-03-03 2016-09-05 ソニー株式会社 固体撮像素子および電子機器
JP6855287B2 (ja) * 2017-03-08 2021-04-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JP7366751B2 (ja) * 2017-11-09 2023-10-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器

Also Published As

Publication number Publication date
WO2018163838A1 (en) 2018-09-13
TWI759382B (zh) 2022-04-01
US11888008B2 (en) 2024-01-30
KR20190119029A (ko) 2019-10-21
US20220020799A1 (en) 2022-01-20
JP2018148116A (ja) 2018-09-20
US20210143196A1 (en) 2021-05-13
CN110100312B (zh) 2024-02-13
US11171167B2 (en) 2021-11-09
US20240088184A1 (en) 2024-03-14
KR102594743B1 (ko) 2023-10-27
CN110100312A (zh) 2019-08-06
EP3593382A1 (en) 2020-01-15
TW201843825A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
JP6855287B2 (ja) 固体撮像装置、および電子機器
US20230033933A1 (en) Imaging element having p-type and n-type solid phase diffusion layers formed in a side wall of an interpixel light shielding wall
US20200266221A1 (en) Solid-state imaging device and electronic apparatus
US11798968B2 (en) Image pickup device and electronic apparatus
CN110785849B (zh) 摄像装置和电子设备
US10880506B2 (en) Solid-state imaging device, electronic apparatus, and driving method
CN110662986A (zh) 光接收元件和电子设备
US11605625B2 (en) Semiconductor device and manufacturing method therefor, solid-state imaging element, and electronic equipment
WO2019093149A1 (ja) 固体撮像装置、および電子機器
CN118156280A (zh) 成像装置和电子设备
CN115023813A (zh) 摄像元件和半导体芯片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210317

R150 Certificate of patent or registration of utility model

Ref document number: 6855287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150