CN115023813A - 摄像元件和半导体芯片 - Google Patents

摄像元件和半导体芯片 Download PDF

Info

Publication number
CN115023813A
CN115023813A CN202180011540.8A CN202180011540A CN115023813A CN 115023813 A CN115023813 A CN 115023813A CN 202180011540 A CN202180011540 A CN 202180011540A CN 115023813 A CN115023813 A CN 115023813A
Authority
CN
China
Prior art keywords
chip
impurity layer
image pickup
stacked
pickup element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180011540.8A
Other languages
English (en)
Inventor
冈野仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN115023813A publication Critical patent/CN115023813A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11835—Degree of specialisation for implementing specific functions
    • H01L2027/11837—Implementation of digital circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本技术涉及能够降低轮廓的摄像元件和半导体芯片。第一芯片和第二芯片层叠，所述第一芯片包括光电二极管，所述第二芯片包括用于处理来自所述光电二极管的信号的电路，并且在所述第二芯片的与层叠有所述第一芯片的第一面相反的第二面上，设置有杂质层。所述杂质层的杂质浓度高于构成所述第二芯片的半导体基板的杂质浓度。例如，本技术能够应用于由多个层叠芯片构成的、轮廓低且尺寸小的摄像元件。

Description

摄像元件和半导体芯片
技术领域
本技术涉及摄像元件和半导体芯片，例如，涉及能够缩短的摄像元件和半导体芯片。
背景技术
在现有技术中，在使用半导体基板的装置中，为了抑制芯片面积、配线电阻和功耗等的增大，提出了层叠多个半导体基板的结构(例如，参见专利文献1)。
作为层叠多个半导体基板的方法，已知如下方法：首先在晶片工艺中层叠多个半导体基板，电连接这些半导体基板，然后将半导体基板单片化为芯片尺寸。实际上，由逻辑基板和传感器基板构成的CMOS图像传感器是使用上述方法生产的，并且也存在其中层叠三个或更多个半导体基板的CMOS图像传感器。
[引用列表]
[专利文献]
[专利文献1]
JP 2009-88430A
发明内容
[技术问题]
顺便提及，当通过层叠多个半导体基板来形成半导体装置时，期望减小总厚度。期望通过减小总厚度来实现更薄、更短和更小的半导体基板。
本技术是鉴于这种情况做出的，并且本技术旨在使半导体基板更薄、更短和更小。
[解决问题的技术方案]
本技术的一个方面的第一摄像元件包括：第一芯片，其包括光电二极管；和第二芯片，其包括用于处理来自所述光电二极管的信号的电路，所述第一芯片和所述第二芯片层叠，并且在所述第二芯片的与层叠有所述第一芯片的第一面相反的第二面上，设置有杂质层。
本技术的一个方面的半导体芯片是厚度为20μm以下的芯片，其包括杂质层，所述杂质层设置在所述芯片的预定面上。
本技术的一个方面的第二摄像元件包括：第一芯片，其包括光电二极管；第二芯片，其包括用于处理来自所述光电二极管的信号的电路；和第三芯片，其具有存储功能或AI功能，所述第一芯片至所述第三芯片层叠，并且在所述第三芯片的与层叠有所述第二芯片的第一面相反的第二面上，设置有杂质层。
在本技术的一个方面的第一摄像元件中，第一芯片和第二芯片层叠，所述第一芯片包括光电二极管，所述第二芯片包括用于处理来自所述光电二极管的信号的电路，并且在所述第二芯片的与层叠有所述第一芯片的第一面相反的第二面上，设置有杂质层。
本技术的一个方面的半导体芯片是厚度为20μm以下的半导体芯片，并且在所述芯片的预定面上设置有杂质层。
在本技术的一个方面的第二摄像元件中，第一芯片、第二芯片和第三芯片层叠，所述第一芯片包括光电二极管，所述第二芯片包括用于处理来自所述光电二极管的信号的电路，所述第三芯片具有存储功能或AI功能，并且在所述第三芯片的与层叠有所述第二芯片的第一面相反的第二面上，设置有杂质层。
附图说明
图1是示出摄像装置的构造示例的图。
图2是示出摄像元件的构造示例的图。
图3是应用了本技术的摄像元件的第一实施例的截面图。
图4是示出形成有晶体管的层的图。
图5是示出由于缺陷引起的泄漏的发生的图。
图6是示出在基板的中间形成高浓度杂质层的情况的图。
图7是示出第二实施例中的摄像元件的截面构造示例的图。
图8是示出根据第二实施例的摄像元件的截面构造示例的图。
图9是示出第三实施例中的摄像元件的截面构造示例的图。
图10是示出第四实施例中的层叠芯片的截面构造示例的图。
图11是示出第五实施例中的层叠芯片的截面构造示例的图。
图12是示出第六实施例中的层叠芯片的截面构造示例的图。
图13是示出第七实施例中的层叠芯片的截面构造示例的图。
图14是示出第八实施例中的层叠芯片的截面构造示例的图。
图15是示出第九实施例中的单层芯片的截面构造示例的图。
图16是示出内窥镜手术系统的示意性构造的示例的图。
图17是示出摄像头和CCU的功能构造的示例的框图。
图18是示出车辆控制系统的示意性构造的示例的框图。
图19是示出车外信息检测单元和摄像单元的安装位置的示例的示意图。
具体实施方式
在下文中，将说明用于实施本技术的方式(以下称为实施例)。
由于本技术能够应用于摄像装置，因此这里将以本技术应用于摄像装置的情况为例进行说明。尽管本文将以摄像装置的情况为例进行说明，但是本技术不限于摄像装置的应用，并且能够应用于使用摄像装置作为摄像单元(光电转换单元)的所有电子设备，例如，诸如数码相机或摄像机等摄像装置、诸如移动电话等具有摄像功能的移动终端装置以及使用摄像装置作为图像读取单元的复印机。可以使用安装在电子设备中的模块类型的形式(即相机模块)作为摄像装置。
图1是示出作为本公开的电子设备的示例的摄像装置的构造示例的框图。如图1所示，摄像装置10具有包括透镜组11等的光学系统、摄像元件12、作为相机信号处理单元的DSP电路13、帧存储器14、显示单元15、记录单元16、操作系统17和电源系统18等。
DSP电路13、帧存储器14、显示单元15、记录单元16、操作系统17和电源系统18经由总线19彼此连接。CPU 20控制摄像装置10中的各单元。
透镜组11获取来自被摄体的入射光(图像光)，并且在摄像元件12的成像面上形成图像。摄像元件12逐个像素地将由透镜组11在成像面上成像的入射光的光量转换为电信号，并且将该电信号作为像素信号输出。作为摄像元件12，可以使用包括下述像素的摄像元件。
显示单元15包括诸如液晶显示单元或有机电致发光(EL：electro luminescence)显示单元等面板型显示单元，并且显示由摄像元件12拍摄的运动图像或静止图像。记录单元16将由摄像元件12拍摄的运动图像或静止图像记录在诸如录像带或数字多功能盘(DVD)等记录介质上。
操作系统17在用户的操作下产生用于本摄像装置的各种功能的操作命令。电源系统18适当地将用作DSP电路13、帧存储器14、显示单元15、记录单元16和操作系统17的操作电源的各种电源提供给这些供应对象。
<摄像元件的构造>
图2是示出摄像元件12的构造示例的框图。摄像元件12能够是CMOS(complementary metal oxide semiconductor：互补金属氧化物半导体)图像传感器。
摄像元件12包括像素阵列单元41、垂直驱动单元42、列处理单元43、水平驱动单元44和系统控制单元45。像素阵列单元41、垂直驱动单元42、列处理单元43、水平驱动单元44和系统控制单元45形成在半导体基板(芯片)(未示出)上。
在像素阵列单元41中，分别具有光电转换元件的单位像素以矩阵状二维布置，光电转换元件产生与入射光量对应的电荷量的光电荷，并且将光电荷累积在其中。在下文中，具有与入射光量对应的电荷量的光电荷可以被简称为“电荷”，并且单位像素可以被简称为“像素”。
在像素阵列单元41中，在矩阵状的像素布置中，在图2中的水平方向(像素行中像素的排列方向)上针对各行还形成有像素驱动线46，并且在图2中的垂直方向(像素列中像素的排列方向)上针对各列形成有垂直信号线47。像素驱动线46的一端连接到垂直驱动单元42的与各行对应的输出端。
摄像元件12还包括信号处理单元48和数据存储单元49。信号处理单元48和数据存储单元49可以由设置在与摄像元件12分开的基板上的外部信号处理单元来处理，例如由DSP(digital signal processor：数字信号处理器)或软件来处理，或者可以安装在与摄像元件12相同的基板上。
垂直驱动单元42是如下的像素驱动单元：其包括移位寄存器和地址解码器等，并且同时或以行为单位驱动像素阵列单元41的各个像素。尽管图中未具体示出垂直驱动单元42的具体构造，但是垂直驱动单元42包括读取扫描系统和扫出扫描系统，或者被构造为具有批量扫出和批量传输。
读取扫描系统以行为单位依次选择性地扫描像素阵列单元41的单位像素，以从单位像素读取信号。在行驱动(卷帘快门操作)的情况下，对于扫出，在比读取扫描提前一个与快门速度对应的时间，对由读取扫描系统执行读取扫描的读取行执行扫出扫描。在全局曝光(全局快门操作)的情况下，在比批量传输提前一个与快门速度对应的时间执行批量扫出。
通过该扫出，不必要的电荷从读取行中的单位像素的光电转换元件扫出(复位)。通过扫出(复位)不必要的电荷来执行所谓的电子快门操作。这里，电子快门操作是丢弃光电转换元件的光电荷并重新开始曝光(开始光电荷的累积)的操作。
通过读取扫描系统的读取操作读取的信号对应于在紧接在前的读取操作或电子快门操作之后入射的光量。在行驱动的情况下，从紧接在前的读取操作的读取时刻或电子快门操作的扫出时刻到当前读取操作的读取时刻的时间段是单位像素中的光电荷累积时段(曝光时段)。在全局曝光的情况下，从批量扫出到批量传输的时间段是累积时段(曝光时段)。
从垂直驱动单元42选择性扫描的像素行的各单位像素输出的像素信号通过各垂直信号线47提供给列处理单元43。列处理单元43针对像素阵列单元41的各像素列，对通过垂直信号线47从所选行的各单位像素输出的像素信号执行预定的信号处理，并且临时保持信号处理之后的像素信号。
具体地，作为信号处理，列处理单元43至少执行噪声消除处理，例如相关双采样(CDS：Correlated Double Sampling)处理。通过列处理单元43中的相关双采样，去除像素特有的固定模式噪声，例如复位噪声或放大晶体管的阈值变化。除了噪声消除处理之外，列处理单元43还能够具有例如模数(AD)转换功能，以将信号电平作为数字信号输出。
水平驱动单元44包括移位寄存器和地址解码器等，并且水平驱动单元44依次选择列处理单元43的与像素列对应的单元电路。通过水平驱动单元44的选择性扫描，由列处理单元43进行信号处理的像素信号被依次输出到信号处理单元48。
例如，系统控制单元45包括生成各种时序信号的时序发生器，并且系统控制单元45基于时序发生器生成的各种时序信号来执行垂直驱动单元42、列处理单元43和水平驱动单元44等的驱动控制。
信号处理单元48至少具有加法处理功能，并且对从列处理单元43输出的像素信号执行诸如加法处理等各种信号处理。数据存储单元49临时存储信号处理单元48中的信号处理所需的数据。
<第一实施例>
图3示出了第一实施例中的摄像元件12(称为摄像元件12a)的截面构造的示例。摄像元件12a具有如下构造：从图3的顶部起依次层叠有CMOS图像传感器(CIS)芯片101、逻辑芯片102和支撑基底103。图3的上侧是光入射面侧，并且CIS芯片101层叠在光入射面侧。
例如，CIS芯片101是包括图2所示的像素阵列单元41的芯片。CIS芯片101由光电二极管层116和配线层114构成，在光电二极管层116中，形成有形成于硅基板上的多个光电二极管113。另外，在CIS芯片101的光入射面侧，层叠有芯片上透镜111和滤色器112。
在逻辑芯片102中，形成有逻辑电路和存储器等。例如，逻辑电路是系统控制单元45或信号处理单元48(图2)。逻辑芯片102和CIS芯片101使用各芯片中形成的焊盘连接。例如，在逻辑芯片102中，在层叠有CIS芯片101的一侧形成有焊盘121。另外，在CIS芯片101中，在层叠有逻辑芯片102的一侧形成有焊盘115。
焊盘115和焊盘121分别由诸如铜(Cu)等导体形成。焊盘115电连接到形成在CIS芯片101中的电路的预定部分，例如，用于从光电二极管113读取信号的配线等。此外，焊盘121电连接到形成在逻辑芯片102中的逻辑电路。
另外，如图3所示，在CIS芯片101和逻辑芯片102层叠的状态下，彼此对应的焊盘115和焊盘121形成在相互接触的位置。即，形成在CIS芯片101中的电路和形成在逻辑芯片102中的电路通过焊盘115和焊盘121彼此电连接。
形成在摄像元件12a中的焊盘115和焊盘121的数量是任意的。
如图3所示，在逻辑芯片102中形成有配线122和晶体管123等。在逻辑芯片102中，例如，在由硅(Si)构成的硅基板105的上侧(CIS芯片101侧)形成有多层配线层104。在该多层配线层104中，构造有图2所示的系统控制单元45和信号处理单元48等。在多层配线层104中形成有多个配线层，并且在配线层之间形成有层间绝缘膜。
焊盘121连接到配线122。另外，形成在预定配线层中的焊盘121和配线122通过形成在垂直方向上的通孔连接。在图3中，尽管示出了一个晶体管123(的栅极)，但是形成有多个晶体管。
在逻辑芯片102中，在层叠有支撑基底103的一侧，即，在与层叠有CIS芯片101的面相反的面(硅基板105侧)上形成有高浓度杂质层130。高浓度杂质层130是具有高P型或N型杂质浓度的层，这将在下面详细说明。
在第一实施例中，尽管将示出和说明高浓度杂质层130仅形成在逻辑芯片102的硅基板105的一个表面(背面)上的示例，但是高浓度杂质层130也可以形成在逻辑芯片102的侧面上。
高浓度杂质层130被设置成在制造逻辑芯片102时，防止由于例如在逻辑芯片102被减薄时形成的缺陷而引起的不利影响。这将参考图4进行说明。
图4是形成有晶体管123的区域的放大图。在图4中，在逻辑芯片102中，形成有晶体管123的栅极部的区域是栅极形成层104，形成有晶体管123的源极和漏极的区域是源极-漏极形成层106。在图4和图5中，多层配线层104被称为栅极形成层104。此外，硅基板105是P型基板107，并且在P型基板107中形成有源极或漏极的区域被描述为源极-漏极形成层106。
在逻辑芯片102中，形成有N型晶体管123-1和P型晶体管123-2。在源极-漏极形成层106中，形成有P阱151和N阱152。在P阱151中形成有N型晶体管123-1，在N阱152中形成有P型晶体管123-2。
在源极-漏极形成层106中，形成有N+区域153。N+区域153形成在N型晶体管123-1的(栅极的)左右两侧，其中一个用作源极，另一个用作漏极。另外，在源极-漏极形成层106中形成有P+区域154。P+区域154形成在P型晶体管123-2的(栅极的)左右两侧，其中一个用作源极，另一个用作漏极。
另外，在源极-漏极形成层106中形成有元件分离区域155。如图4所示，元件分离区域155形成为穿过作为形成有晶体管(例如，N型晶体管123-1或P型晶体管123-2)的半导体层的源极-漏极形成层106。元件分离区域155由任意绝缘体构成。
在半导体的PN结部分处，形成有耗尽层。例如，在P阱151和N+区域153彼此接触的部分以及N阱152和P+区域154彼此接触的部分中，形成有耗尽层161。
当耗尽层161扩散至在源极-漏极形成层106中形成的缺陷附近或者扩散至与缺陷接触的位置时，漏电流可能从耗尽层161流向缺陷并且从缺陷流向耗尽层161。这将参照图5进行说明。
图5是硅基板105的一部分的放大图。此外，图5示出了逻辑芯片102的厚度(硅基板105的厚度)不同的情况，并且示出了图5的B所示的硅基板105的厚度小于图5的A所示的硅基板105的厚度的情况。
将参考图5的A。示出了图5的A所示的硅基板105被减薄直至硅基板105具有厚度d1的情况。例如，当厚度d1是能够确保在硅基板105上形成的N+区域153(耗尽层161)和缺陷162充分分离的状态下的厚度时，能够防止经由缺陷162在耗尽层161和缺陷162之间发生泄漏。
示出了图5的B所示的逻辑芯片102被减薄直至源极-漏极形成层106到达厚度d2的情况。厚度d2是满足厚度d1>厚度d2的厚度。例如，当厚度d2是不能确保在源极-漏极形成层106中形成的N+区域153(耗尽层161)和缺陷162充分分离的状态下的厚度时，可能经由缺陷162在耗尽层161和缺陷162之间发生泄漏。
例如，在制造逻辑芯片102时的减薄工艺中，可能会形成缺陷162。另外，当将逻辑芯片102减薄至诸如厚度d2的厚度时，如上所述，经由缺陷162的泄漏有可能增加。当发生这种泄漏增加时，在制造时逻辑芯片将会被作为次品处理。
因此，逻辑芯片102必须具有一定的厚度。然而，当逻辑芯片102能够形成得较薄时，能够减小摄像元件12的长度和尺寸。
因此，如参考图3所述，在逻辑芯片102中形成高浓度杂质层130。高浓度杂质层130形成为与硅基板105(P型基板107)具有相同的载流子类型的杂质层。
这里，由于硅基板105是通过包含P型杂质的P型基板107的示例来进行说明的，因此高浓度杂质层130形成为含有浓度高于P型基板107的P型杂质的层。
当硅基板105是包含N型杂质的N型基板时，高浓度杂质层130形成为含有浓度高于硅基板105(N型基板)的N型杂质的层。在下面的说明中，将以硅基板105是P型基板107并且高浓度杂质层130是P型杂质层的情况为例进行说明。
将说明高浓度杂质层130，并且高浓度是指杂质浓度至少高于硅基板105(P型基板107)的杂质浓度。换句话说，可以在诸如逻辑芯片102等芯片中形成杂质浓度高于硅基板105的杂质浓度的层。
通过设置高浓度杂质层130，可以防止耗尽层161从例如硅基板105中的N+区域153扩散。此外，通过设置高浓度杂质层130，可以使用高浓度杂质层130本身来阻挡从例如硅基板105中的N+区域153扩散的耗尽层161的扩散。通过在硅基板105上形成这样的高浓度杂质层130，可以抑制经由缺陷162在阱之间的泄漏增加。
通过设置高浓度杂质层130，即使逻辑芯片102形成为小厚度，也可以抑制经由缺陷162在阱之间的泄漏发生(增加)。因此，即使逻辑芯片102的厚度形成为较小，也可以降低逻辑芯片102成为次品的可能性。因此，可以薄薄地形成逻辑芯片102，并且可以使包括这种逻辑芯片102的摄像元件12a更短和更小。
例如，逻辑芯片102的硅基板105的厚度能够形成为小于或等于20μm。根据本技术，即使硅基板105的厚度形成为小于或等于20μm，也可以防止泄漏的发生(增加)。
可以使硅基板105的厚度小于作为存在于硅基板105的源极-漏极形成层106中的杂质层(例如，N+区域153)的深度和从该杂质层扩散的耗尽层161的宽度之和的深度。
高浓度杂质层130可以如图3所示形成在逻辑芯片102的硅基板105的背面侧，或者可以如图6所示形成在远离硅基板105的背面的位置处。在图6所示的摄像元件12a的逻辑芯片102中，高浓度杂质层130形成在逻辑芯片102的硅基板105的中间。
例如，当从硅基板105的背面到前表面的厚度是100％并且距背面侧的厚度是0％时，高浓度杂质层130能够形成在例如0～50％的范围内。
如图3所示，高浓度杂质层130可以在逻辑芯片102的背面侧(硅基板105的背面侧)形成为具有预定厚度和杂质浓度，所述背面侧是层叠有支撑基底103的表面侧。此外，如图6所示，高浓度杂质层130可以在远离逻辑芯片102的硅基板105的背面侧的位置处形成有预定厚度和杂质浓度，所述位置是靠近晶体管123(多层配线层104)侧的位置。
在硅基板105中形成高浓度杂质层130的位置可以是如下位置：在不与N+区域153或P+区域154(以下将使用N+区域153作为示例继续说明)重叠的位置和硅基板105的背面之间。此外，高浓度杂质层130可以形成在与耗尽层161的一部分重叠的位置，或者可以形成在远离耗尽层161的位置。
此外，高浓度杂质层130形成在靠近N+区域153侧的位置时的杂质浓度可以低于高浓度杂质层130形成在比N+区域153远的位置时的杂质浓度。
通常，例如，当N+区域153的杂质浓度高时，或者当与N+区域153接触的P-阱区域151的杂质浓度高时，耗尽层161的扩散(以下适当地称为耗尽层宽度)增加。因此，为了防止耗尽层161的扩散并且抑制通过缺陷162在阱之间的泄漏，通过考虑N+区域153的浓度来设定高浓度杂质层130的形成位置或杂质浓度，并且形成高浓度杂质层130。
由于当N+区域153的杂质浓度高时耗尽层161的扩散增加，因此，如图6所示，可以通过例如在硅基板105的中间形成高浓度杂质层130，使用高浓度杂质层130来防止耗尽层161扩散，并且可以防止通过形成在硅基板105的背面侧的缺陷162的泄漏发生。
在这种情况下，高浓度杂质层130的杂质浓度被设定为低于或等于高浓度杂质层130不影响晶体管123的浓度。当高浓度杂质层130的杂质浓度变高时，高浓度杂质层130的影响可以延伸到N+区域153的区域，并且晶体管123的性能可能恶化。高浓度杂质层130的杂质浓度被设定为不会导致这种状况的杂质浓度。
由于当N+区域153中的杂质浓度高时耗尽层161的扩散增加，因此，如图3所示，可以通过在硅基板105的背面附近形成高浓度杂质层130来防止具有缺陷162的区域耗尽，并且可以防止通过在硅基板105的背面侧形成的缺陷162(换句话说，在高浓度杂质层130附近形成的缺陷162)的泄漏发生。
同样在这种情况下，高浓度杂质层130的杂质浓度被设定为低于或等于高浓度杂质层130不影响晶体管123的浓度。
即使在N+区域153的杂质浓度低的情况下，也与N+区域153的杂质浓度高的情况相同，可以通过适当地设定与硅基板105中的高浓度杂质层130的位置对应的杂质浓度来抑制泄漏的发生。换句话说，可以根据杂质浓度适当地设定硅基板105中的高浓度杂质层130的位置，从而抑制泄漏的发生。
将说明具体数值的示例。当硅基板105(P型基板107)(图4)的杂质浓度为1E13/cm3至1E14/cm3并且硅基板105被磨薄至10μm或更小的厚度时，在硅基板105的背面上形成浓度约为1E16/cm3的高浓度杂质层130，所述浓度高于其基板浓度(P型基板107的浓度)。
通过采用其中杂质浓度高于硅基板105的杂质浓度的高浓度杂质层130被包括在硅基板105的背面(研磨侧的表面)上的构造，即使硅基板105薄薄地形成，也可以抑制经由研磨时产生的缺陷162在阱之间的泄漏发生。因此，根据本技术，可以构造薄的硅基板105。
通过应用本技术，能够将关于硅基板105的厚度的具体数值设定为例如1μm至20μm。根据本技术，即使硅基板105形成为具有1μm至20μm的厚度，也可以防止泄漏的发生。
这里描述的高浓度杂质层130的形成位置或杂质浓度等能够类似地应用于以下实施例。
通过在制造逻辑芯片102时对逻辑芯片102进行研磨，然后从研磨表面侧或从研磨表面的相反面以高能量注入第2族元素，从而能够形成高浓度杂质层130。
此外，可以通过对逻辑芯片102进行研磨，然后从研磨表面侧以低能量注入第2族元素，从而形成高浓度杂质层130。
此外，高浓度杂质层130可以通过等离子体掺杂形成。此外，高浓度杂质层130可以通过固相扩散形成。当通过固相扩散将高浓度杂质层130形成为P型杂质层时，例如通过掺杂P型杂质形成P型杂质膜，然后对薄膜进行加热以使P型杂质扩散，从而能够形成具有预定厚度的高浓度杂质层130。
此外，可以通过对逻辑芯片102进行研磨，然后将含有P型杂质的材料涂覆在研磨表面上，从而形成高浓度杂质层130。
根据这种形成，可以形成高浓度杂质层130，而不影响芯片(装置)的特性。因此，即使在形成高浓度杂质层130的情况下，也可以在维持芯片(装置)的特性的同时获得上述效果。
<第二实施例>
图7示出了第二实施例中的摄像元件12(称为摄像元件12b)的截面构造的示例。
第二实施例中的摄像元件12b与第一实施例中的摄像元件12a的不同之处在于，层叠(设置)有两个逻辑芯片102，并且摄像元件12b与摄像元件12a在其他方面基本相同。在下文中，将适当地省略对相同部分的说明。
在根据第二实施例的摄像元件12b中，相对于一个CIS芯片101层叠(设置)有逻辑芯片102-1和逻辑芯片102-2。这里，尽管说明了逻辑芯片102-1和逻辑芯片102-2，但是这些芯片中的任何一个都可以是形成有除了逻辑电路以外的电路(诸如存储器等)的芯片。
此外，在图7中，尽管示出了在一个CIS芯片101上层叠有包括逻辑芯片102-1和逻辑芯片102-2的两个芯片的示例，但是也可以层叠两个以上的逻辑芯片102。
如图7所示的摄像元件12，当相对于一个CIS芯片101设置逻辑芯片102-1和逻辑芯片102-2两个逻辑芯片时，在逻辑芯片102-1和逻辑芯片102-2之间产生间隙。在该间隙中，形成有氧化膜201。
逻辑芯片102-1和逻辑芯片102-2周围的空间被氧化膜201填充。因此，逻辑芯片102-1和逻辑芯片102-2处于埋入氧化膜201中的状态。
此外，在逻辑芯片102-1和逻辑芯片102-2中的每一个上还形成(层叠)有高浓度杂质层130b。高浓度杂质层130b也形成在逻辑芯片102-1和逻辑芯片102-2之间的间隙部分中。与第一实施例的摄像元件12a一样，高浓度杂质层130b形成在逻辑芯片102-1和逻辑芯片102-2各者的不是层叠有CIS芯片101的那一面(背面)上，并且也形成在逻辑芯片102-1和逻辑芯片102-2各者的侧面上。
如图7所示，在逻辑芯片102-1的侧面和背面上，形成有高浓度杂质层130b，并且在高浓度杂质层130b上层叠有氧化膜201。类似地，在逻辑芯片102-2的侧面和背面上，形成有高浓度杂质层130b，并且在高浓度杂质层130b上层叠有氧化膜201。
因此，高浓度杂质层130b也可以形成在逻辑芯片102的侧面上。
同样，在根据第二实施例的摄像元件12b中，通过形成高浓度杂质层130b，即使逻辑芯片102的厚度减小，也可以抑制通过在界面附近形成的缺陷在阱之间的泄漏增加。
如图8所示，形成在逻辑芯片102-1中的高浓度杂质层130b-1和形成在逻辑芯片102-2中的高浓度杂质层130b-2可以以不同的杂质浓度形成。例如，高浓度杂质层130b-1可以形成为具有高于或低于高浓度杂质层130b-2的杂质浓度的杂质浓度。
尽管在图8中未示出，但是高浓度杂质层130b-1和高浓度杂质层130b-2可以不在相同的位置形成。例如，逻辑芯片102-1和逻辑芯片102-2可以被构造为不同的厚度，并且通过将逻辑芯片102-1和逻辑芯片102-2构造为不同的厚度，可以在不同的位置形成高浓度杂质层130b-1和高浓度杂质层130b-2。
此外，例如，高浓度杂质层130b-1和高浓度杂质层130b-2可以被构造为不形成在相同的位置，例如，如图3所示，高浓度杂质层130b-1形成在逻辑芯片102-1的背面侧，并且如图6所示，高浓度杂质层130b-2形成在逻辑芯片102-2的硅基板105的中间。
此外，例如，逻辑芯片102-1可以由P型基板构成，逻辑芯片102-2可以由N型基板构成，并且由于基板的这种差异，高浓度杂质层130b-1可以被构造为P型杂质浓度高的层，高浓度杂质层130b-2可以被构造为N型杂质浓度高的层。即，高浓度杂质层130b-1和高浓度杂质层130b-2可以形成为掺杂有不同杂质的层(不同载流子类型的层)。
此外，即使逻辑芯片102-1和逻辑芯片102-2是相同载流子的基板，高浓度杂质层130b-1和高浓度杂质层130b-2也可以形成为不同载流子的层。
同样，在图7和图8所示的摄像元件12b中，通过形成高浓度杂质层130b，即使逻辑芯片102的厚度减小，也可以抑制通过在界面附近形成的缺陷引起的阱之间的泄漏增加。
此外，当逻辑芯片102能够形成得较薄时，逻辑芯片102-1和逻辑芯片102-2之间的间隙的深度也能够做得很小。由于间隙具有与逻辑芯片102的厚度相同的深度，因此当逻辑芯片102变薄时，间隙变浅。
当逻辑芯片102之间的间隙较深时，很难用氧化膜201完全填充间隙，并且很可能在氧化膜201中形成含有空气的间隙。当氧化膜201中存在间隙时，待层叠的支撑基底103很可能弯曲或热膨胀。
然而，根据本技术，由于能够使逻辑芯片102变薄并且能够将逻辑芯片102之间的间隙形成得较浅，因此可以用氧化膜201充分填充间隙。因此，可以防止支撑基底103弯曲或在逻辑芯片102之间形成含有空气的间隙。
<第三实施例>
图9示出了第三实施例中的摄像元件12(称为摄像元件12c)的截面构造的示例。
第三实施例中的摄像元件12c与第一实施例中的摄像元件12a的不同之处在于，层叠有芯片251，并且其他方面基本相同。
芯片251可以是形成有逻辑电路的芯片，或者可以是形成有存储器的芯片。另外，芯片251可以是具有人工智能(AI)功能的信号处理芯片。
此外，尽管这里示出了在第三层中仅层叠芯片251的情况，但是例如，如图7所示的摄像元件12b那样，也可以层叠(设置)两个以上的芯片。另外，当在第三层中层叠两个或更多个芯片时，可以层叠(设置)具有存储功能的芯片和具有AI功能的芯片。
芯片251经由高浓度杂质层130层叠在逻辑芯片102上。与逻辑芯片102一样，芯片251由多层配线层254和硅基板255构成。在多层配线层254中，形成有配线262。
与CIS芯片101和逻辑芯片102一样，逻辑芯片102和芯片251通过焊盘连接。在芯片251中，在层叠有逻辑芯片102的一侧形成有焊盘261。形成在芯片251中的配线层中的配线262连接到焊盘261。
形成在芯片251中的焊盘261与形成在氧化膜253中的焊盘263连接，并且该焊盘263经由通孔125与逻辑芯片102的多层配线层104中的配线124连接。这里，尽管示出了逻辑芯片102和芯片251通过焊盘261和焊盘263电连接的情况，但是逻辑芯片102和芯片251也可以使用其他连接方法连接。
在芯片251的与层叠有逻辑芯片102的面相反的面(背面)上，换句话说，在硅基板255侧，形成有高浓度杂质层252。该高浓度杂质层252仅形成在背面的一部分中。在图9所示的截面图中，高浓度杂质层252没有形成在芯片251的端部侧。另外，芯片251处于埋入包括高浓度杂质层252的氧化膜253中的状态。
高浓度杂质层130c以覆盖逻辑芯片102的整个背面的方式形成，而高浓度杂质层252以覆盖芯片251的背面的一部分的方式形成(形成在芯片251的背面的一部分区域中)。高浓度杂质层可以形成为覆盖芯片的整个预定面，或者可以形成为覆盖芯片的预定面的一部分。另外，当高浓度杂质层形成为覆盖芯片的预定面的一部分时，例如，高浓度杂质层可以形成为条纹形状。高浓度杂质层可以形成在由于出现缺陷而可能发生泄漏的区域中。
如同第三实施例中，当层叠多个芯片时，可以在多个芯片中的一个芯片或每个芯片上形成高浓度杂质层。另外，即使在层叠不同尺寸的芯片(例如，逻辑芯片102和芯片251)的情况下，也能够应用本技术。
同样，在根据第三实施例的摄像元件12c中，通过形成高浓度杂质层130c和高浓度杂质层252，即使逻辑芯片102或芯片251的厚度减小，也可以抑制通过在界面附近形成的缺陷引起的阱之间的泄漏增加。
<第四实施例>
将说明第四实施例。尽管以包括高浓度杂质层的摄像元件12为例说明了第一至第三实施例，但是还可以在构成摄像元件的芯片以外的芯片中形成高浓度杂质层。
图10是示出第四实施例中的层叠芯片的构造示例的图。在图10所示的层叠芯片301a中，从图10中的上侧起依次层叠有存储芯片311、逻辑芯片102和支撑基底103。图10所示的层叠芯片301a的不同之处在于，使用存储芯片311来代替图8所示的摄像元件12b的CIS芯片101，并且其他方面相同。
在图10所示的层叠芯片301a中，相对于一个存储芯片311层叠(设置)有逻辑芯片102-1和逻辑芯片102-2。根据层叠芯片301a，例如，由逻辑芯片102-1处理的数据能够存储在存储芯片311中，并且逻辑芯片102-2能够使用所存储的数据执行预定处理。
在层叠芯片301a的逻辑芯片102-1和逻辑芯片102-2各者的背面上形成有高浓度杂质层330。例如，该高浓度杂质层330是与第二实施例中的摄像元件12b的高浓度杂质层130b对应的层，并且该高浓度杂质层330能够具有与第一实施例中的高浓度杂质层130a相同的构造(材料等)。因此，即使当逻辑芯片102-1和逻辑芯片102-2以较薄的形状形成时，也可以防止由于背面侧的缺陷引起的泄漏产生(增加)。
通过减小逻辑芯片102-1和逻辑芯片102-2的厚度，可以减小其中层叠有逻辑芯片102-1和逻辑芯片102-2的层叠芯片301a本身的厚度。因此，可以使层叠芯片301a更短和更小。
<第五实施例>
图11是示出根据第五实施例的层叠芯片301b的构造示例的图。
在第五实施例的层叠芯片301b中，与第四实施例的层叠芯片301a(图10)一样，层叠有存储芯片311、逻辑芯片102和支撑基底103。在第五实施例的层叠芯片301b中，在存储芯片311中形成有高浓度杂质层330b。
高浓度杂质层330可以如图10所示的层叠芯片301a中那样形成在逻辑芯片102中，或者可以如图11所示的层叠芯片301b中那样形成在存储芯片311中。
另外，高浓度杂质层330可以形成在层叠有支撑基底103的一侧的面上，或者可以形成在没有层叠支撑基底103的一侧的面上。此外，与图11所示的示例一样，高浓度杂质层330可以形成在没有层叠其他芯片的一侧，换句话说，可以处于暴露状态。
此外，层叠(设置)在存储芯片311中的逻辑芯片102可以如同第四实施例的层叠芯片301a一样是多个逻辑芯片102，或者可以如同第五实施例的层叠芯片301b一样是一个逻辑芯片102。
可以组合第四实施例和第五实施例，以在存储芯片311和逻辑芯片102两者上都形成高浓度杂质层。
高浓度杂质层形成在构成层叠芯片301的多个芯片中的一个或多个芯片的预定面上。此外，待层叠(设置)的芯片可以是一对一的关系或一对多的关系。
通过将要形成得较薄的芯片薄薄地形成并在薄薄地形成的芯片上形成高浓度杂质层，即使存在减薄时形成的缺陷，也可以防止经由该缺陷的泄漏产生。因此，可以层叠能够抑制泄漏的薄型芯片，并且可以使层叠芯片301更短和更小。
<第六实施例>
图12是示出第六实施例中的层叠芯片301c的构造示例的图。
第六实施例中的层叠芯片301c与第四实施例中的层叠芯片301a的不同之处在于，从第四实施例的层叠芯片301a中去除支撑基底103。层叠芯片301c可以具有其中在层叠芯片301中不设置支撑基底103的构造。
此外，第六实施例中的层叠芯片301c与第四实施例中的层叠芯片301a的不同之处在于，仅在逻辑芯片102-1和逻辑芯片102-2之间的间隙部分中填充氧化膜201c。换句话说，在逻辑芯片102-1和逻辑芯片102-2各者的侧面上没有形成高浓度杂质层330c。
层叠芯片301c可以具有其中在芯片的侧面上形成高浓度杂质层或者不形成高浓度杂质层的构造。
高浓度杂质层是否形成在芯片的侧面上取决于制造工艺的差异。如图12所示，当在逻辑芯片102-1和逻辑芯片102-2的侧面上没有形成高浓度杂质层330c时，在将逻辑芯片102-1和逻辑芯片102-2设置在存储芯片311中之后，用氧化膜201c填充逻辑芯片102-1和逻辑芯片102-2之间的空间(间隙)。
当该间隙被氧化膜201c填充时，氧化膜201c也形成在逻辑芯片102-1和逻辑芯片102-2的背面侧，但是例如通过化学机械研磨(CMP：chemical mechanical polish)去除形成在背面侧的氧化膜201c。此后，当形成高浓度杂质层330c时，制造出如图12所示的层叠芯片301c。
将再次参考图10。如同图10所示的层叠芯片301a那样，当在逻辑芯片102-1和逻辑芯片102-2的侧面上形成高浓度杂质层330时，在将逻辑芯片102-1和逻辑芯片102-2设置在存储芯片311中之后，在逻辑芯片102-1和逻辑芯片102-2各者的侧面和背面上形成高浓度杂质层330。
此后，用氧化膜201填充逻辑芯片102-1和逻辑芯片102-2之间的间隙，并且氧化膜201形成在逻辑芯片102-1和逻辑芯片102-2各者的背面上。以这种方式，当在形成高浓度杂质层330之后形成氧化膜201时，制造出如图10所示的层叠芯片301a。
同样，在图12所示的第六实施例的层叠芯片301c中，与上述实施例一样，通过形成高浓度杂质层330c，可以抑制通过缺陷的泄漏发生(增加)。因此，可以形成更薄形状的层叠芯片301c。另外，通过采用不包括支撑基底103的构造，可以在较薄侧形成层叠芯片301c。
可以以较小的间隙安装这种不包括支撑基底103的层叠芯片301c。
<第七实施例>
图13是示出第七实施例中的层叠芯片301d的构造示例的图。
第七实施例中的层叠芯片301d具有层叠多个芯片的构造。在上述实施例中，尽管以芯片是CIS芯片、存储芯片或逻辑芯片等的情况为例进行了说明，但是待层叠的芯片也可以是这些芯片中的任何一种，或者可以是未示出的其他芯片。
在图13所示的层叠芯片301d中，示出了如下示例：从图13的顶部起依次层叠有芯片401、芯片402和芯片403，并且还层叠有支撑基底404。芯片401、芯片402和芯片403中的每一个都可以是诸如CIS芯片、存储芯片和逻辑芯片等芯片。
在芯片401的背面上形成有高浓度杂质层330d-1，在芯片402的背面上形成有高浓度杂质层330d-2，在芯片403的背面上形成有高浓度杂质层330d-3。由于芯片401至403分别包括高浓度杂质层330d-1至330d-3，因此获得了能够抑制泄漏发生的构造。
此外，可以在薄侧形成芯片401至403中的每一个。通过以较薄的形状形成芯片401至403中的每一个，可以使层叠芯片301d自身更短和更小。
尽管图13所示的层叠芯片301d具有层叠三个芯片401至403的构造，但是本技术也能够适用于层叠四个或更多个芯片的情况。另外，根据本技术，由于可以使各芯片更短，因此，当层叠多个芯片时，与现有技术相比，可以使多个芯片更短。
对于各芯片401至403的连接，能够应用硅通孔(TSV)、凸块和CuCu连接等。例如，芯片401和支撑基底404通过TSV 411连接。另外，TSV 411和支撑基底404通过凸块412连接。
类似地，芯片403和支撑基底404通过TSV 413连接，并且TSV 413和支撑基底404通过凸块414连接。
通过应用本技术，可以薄薄地形成TSV 411和TSV 413。例如，TSV 411经由芯片402和芯片403从芯片401形成到凸块412。通常，TSV形成为所谓的锥形形状，其具有宽的开口部分并且从开口部分起逐渐变窄。
通常，当形成TSV 411的深度变大时，锥形形状的开口部分应该形成为更大和更厚。根据本技术，可以薄薄地形成芯片401至403中的每一个。
因此，可以缩短形成TSV 411的深度，并且可以薄薄地形成TSV 411。通过薄薄地形成TSV 411，可以减小平面中形成TSV 411的面积，并且可以使层叠芯片301d更小。
同样，在图13所示的第七实施例的层叠芯片301d中，如上述实施例中那样，通过形成高浓度杂质层330d，可以抑制通过缺陷引起的泄漏发生(增加)。因此，可以以较薄的形状形成层叠芯片301d，并且可以实现更短和更小的层叠芯片301d。
<第八实施例>
图14是示出第八实施例中的层叠芯片301e的构造示例的图。
第八实施例中的层叠芯片301e与第五实施例中的层叠芯片301b(图11)的不同之处在于，逻辑芯片102被构造为包括单片(monolithic)器件。该单片器件是在一个基板上或基板内形成晶体管、二极管、电阻器和电容器等并进行布线的集成电路。
在图14所示的示例中，在逻辑芯片102中嵌入单片器件351。通过具有在逻辑芯片102中嵌入单片器件351的构造的逻辑芯片102，可以增大安装面积。
此外，在图14所示的示例中，在逻辑芯片102的背面上形成有高浓度杂质层330e-1和高浓度杂质层330e-2。此外，在硅基板的没有形成单片器件351的装置的背面侧形成有高浓度杂质层130e-3。例如，高浓度杂质层330e-1、高浓度杂质层330e-2和高浓度杂质层130e-3可以是具有不同杂质浓度、不同载流子(例如，P型和N型载流子)或不同特性的层。此外，高浓度杂质层330e-1和高浓度杂质层330e-2能够是在要形成的区域中具有芯片特性(例如适合于该芯片的特性)的层，这取决于芯片是P型还是N型。
因此，不管芯片的种类如何，都可以形成高浓度杂质层。同样在图14所示的第八实施例的层叠芯片301e中，如同上述实施例，通过形成高浓度杂质层330e，可以抑制通过缺陷引起的泄漏发生(增加)。因此，可以以较薄的形状形成层叠芯片301e，并且可以使层叠芯片301e更短和更小。
<第九实施例>
图15是示出第九实施例中的单层芯片501的构造示例的图。
在第一至第八实施例中，尽管以层叠多个芯片的情况为例进行了说明，但是如图15所示，也可以使用一个芯片(单层)。图15所示的单层芯片501由单层构成，并且在其背面上形成有高浓度杂质层330f。
同样在图15所示的第九实施例的单层芯片501中，如同上述实施例一样，通过形成高浓度杂质层330f，可以抑制通过缺陷引起的泄漏发生(增加)。因此，可以以较薄的形状形成单层芯片501，并且可以使单层芯片501更短和更小。
由于单层芯片501为单层并且形成得薄，例如20um或更小，因此单层芯片501能够用作诸如可穿戴设备等可弯曲设备。
根据本技术，即使在芯片(器件)中产生缺陷的情况下，也可以防止由于该缺陷引起的泄漏发生(增加)。因此，可以使芯片(器件)更薄、更短和更小。另外，由于即使在芯片(器件)上形成高浓度杂质层，该芯片(器件)的特性也不会变化，因此可以在维持芯片(器件)的特性的同时获得上述效果。
此外，能够在芯片(器件)的背面上形成高浓度杂质层，并且不影响芯片(器件)的较深位置。虽然在芯片(器件)的较深位置处例如形成与晶体管的源极或漏极对应的区域，但是由于在对这些区域有影响的位置处没有形成高浓度杂质层，因此不会降低芯片(器件)的可靠性。
<内窥镜手术系统的应用例>
与本公开相关的技术(本技术)能够适用于各种产品。例如，根据本公开的技术可以应用于内窥镜手术系统。
图16是示出能够应用根据本公开的技术(本技术)的内窥镜手术系统的示意性构造的示例的图。
在图16中，示出了外科医生(医生)11131使用内窥镜手术系统11000对病床11133上的患者11132进行手术的状态。如图16所示，内窥镜手术系统11000包括内窥镜(endoscope)11100、诸如气腹管(pneumoperitoneum tube)11111和能量处置工具11112等其他手术工具11110、支撑内窥镜11100的支撑臂装置11120、和安装有用于内窥镜手术的各种装置的推车11200。
内窥镜11100包括：镜筒11101，从该镜筒11101的尖端起具有预定长度的区域被插入患者11132的体腔中；以及摄像头11102，摄像头11102连接到镜筒11101的近端。在所示的示例中，示出了被构造为具有刚性镜筒11101的所谓的刚性内窥镜的内窥镜11100，但是内窥镜11100也可以被构造为具有柔性镜筒的所谓的柔性内窥镜。
在镜筒11101的尖端，设置有安装物镜的开口。光源装置11203连接到内窥镜11100，由光源装置11203产生的光通过在镜筒11101内延伸的光引导件被引导到该镜筒的尖端，并且该光经由上述物镜照射到患者11132体腔中的观察对象上。内窥镜11100可以是直视内窥镜(direct-viewing endoscope)，或者可以是透视内窥镜(perspective-viewingendoscope)或侧视内窥镜(side-viewing endoscope)。
在摄像头11102内设置有光学系统和图像传感器，并且来自观察对象的反射光(观察光)通过该光学系统会聚到该图像传感器上。观察光通过图像传感器进行光电转换，并产生对应于观察光的电信号，即，对应于观察图像的图像信号。该图像信号作为原始数据被发送到CCU(camera control unit：相机控制单元)11201。
CCU 11201由中央处理单元(CPU：central processing unit)或图形处理单元(GPU：graphics processing unit)等构成，并且CCU 11201对内窥镜11100和显示装置11202的操作进行总体控制。此外，CCU 11201接收来自摄像头11102的图像信号，并且对该图像信号进行诸如显像处理(去马赛克处理)等用于显示基于该图像信号的图像的各种图像处理。
在CCU 11201的控制下，显示装置11202显示基于图像信号(由CCU 11201进行了图像处理)的图像。
例如，光源装置11203由诸如发光二极管(LED：light emitting diode)等光源构成，并且将对手术部位等进行摄像时的照射光提供给内窥镜11100。
输入装置11204是内窥镜手术系统11000的输入接口。用户能够通过输入装置11204将各种信息或指令输入到内窥镜手术系统11000。例如，用户输入用于根据内窥镜11100改变摄像条件(照射光的类型、倍率或焦距等)的指令。
处置工具控制装置11205控制用于组织的烧灼或切割、或血管的密封等的能量处置工具11112的驱动。气腹装置11206通过气腹管11111将气体注入到患者11132的体腔中以使体腔膨胀，从而确保使用内窥镜11100的视野以及确保外科医生的工作空间。记录仪11207是能够记录与手术有关的各种信息的装置。打印机11208是能够以诸如文本、图像和图表等各种形式打印与手术有关的各种信息的装置。
例如，向内窥镜11100提供对手术部位进行摄像时的照射光的光源装置11203能够由LED、激光光源、或LED和激光光源的组合构成的白光源构成。当白光源包括RGB激光光源的组合时，能够以高精度来控制各颜色(各波长)的输出强度和输出时序，因此，在光源装置11203中，能够对拍摄图像的白平衡进行调整。此外，在这种情况下，通过以时分方式(timedivision manner)利用来自RGB激光光源各者的激光束照射观察对象，并且与照射时序同步地控制摄像头11102的图像传感器的驱动，使得也能够以时分方式来拍摄分别对应于R、G和B的图像。根据这种方法，在图像传感器中没有设置滤色器的情况下，也能够获得彩色图像。
此外，可以控制光源装置11203的驱动，从而以预定时间间隔改变输出光的强度。通过与光强度变化的时刻同步地控制摄像头11102的图像传感器的驱动并以时分方式(time division manner)获取图像，然后合成这些图像，使得能够产生没有所谓的黑点和白点的高动态范围图像。
此外，光源装置11203可以被构造成能够提供与特殊光观察对应的预定波长带的光。在特殊光观察中，例如，执行所谓的窄带摄像，其中，利用人体组织中的光吸收的波长依赖性，通过照射比普通观察时的照射光(即，白光)的带域更窄的带域的光，来以高对比度对诸如黏膜表层中的血管等预定组织进行摄像。可替代地，在特殊光观察中，可以执行通过照射激发光而产生的荧光来获得图像的荧光观察。在荧光观察中，能够用激发光照射人体组织，并且能够观察来自该人体组织的荧光(自发荧光观察)，或者能够将诸如吲哚菁绿(ICG：indocyanine green)等试剂局部注射到人体组织中，并且能够利用与该试剂的荧光波长对应的激发光照射人体组织，从而获得荧光图像。光源装置11203能够被构造成能够提供与这种特殊光观察对应的窄带光和/或激发光。
图17是示出图16所示的摄像头11102和CCU 11201的功能构造的示例的框图。
摄像头11102包括透镜单元11401、摄像单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。CCU 11201具有通信单元11411、图像处理单元11412和控制单元11413。摄像头11102和CCU 11201通过传输线缆11400彼此可通信地连接。
透镜单元11401是设置在与镜筒11101连接的连接部中的光学系统。从镜筒11101的尖端接收的观察光被引导到摄像头11102，并入射到透镜单元11401。透镜单元11401被构造为多个透镜(包括变焦透镜和聚焦透镜)的组合。
构成摄像单元11402的图像传感器的数量可以是一个(所谓的单板型)，或者可以是多个(所谓的多板型)。例如，当摄像单元11402被构造为多板型时，可以通过各图像传感器产生分别与R、G和B对应的图像信号并合成这些图像信号，从而可以获得彩色图像。可替代地，摄像单元11402可以被构造为包括一对图像传感器，用于获取与3D(三维)显示对应的右眼图像信号和左眼图像信号。通过执行3D显示，外科医生11131能够更精确地掌握手术部位中的活体组织的深度。当摄像单元11402被构造为多板型时，可以与各图像传感器对应地设置透镜单元11401的多个系统。
此外，摄像单元11402并非必须设置在摄像头11102中。例如，摄像单元11402可以设置在镜筒11101内且紧跟在物镜的后方。
驱动单元11403包括致动器，并且在摄像头控制单元11405的控制下，驱动单元11403将透镜单元11401的变焦透镜和聚焦透镜沿着光轴移动预定距离。这样，能够适当地调整摄像单元11402所拍摄的图像的倍率和焦点。
通信单元11404使用向CCU 11201发送各种信息和从CCU 11201接收各种信息的通信装置构成。通信单元11404将从摄像单元11402获得的图像信号作为原始数据通过传输线缆11400发送到CCU 11201。
此外，通信单元11404从CCU 11201接收用于控制摄像头11102的驱动的控制信号，并将该控制信号提供给摄像头控制单元11405。例如，控制信号包括与摄像条件相关的信息，例如，表示规定所拍摄图像的帧率的信息、表示规定摄像时的曝光值的信息、和/或表示规定所拍摄图像的倍率和焦点的信息。
诸如帧率、曝光值、倍率和焦点等摄像条件可以由用户适当地指定，或者可以由CCU 11201的控制单元11413基于所获取的图像信号来自动地设置。在后一种情况下，在内窥镜11100中设置有所谓的自动曝光(AE：auto exposure)功能、自动聚焦(AF：auto focus)功能和自动白平衡(AWB：auto white balance)功能。
摄像头控制单元11405基于通过通信单元11404接收的来自CCU 11201的控制信号来控制摄像头11102的驱动。
通信单元11411包括用于向摄像头11102发送各种信息和从摄像头11102接收各种信息的通信装置。通信单元11411接收通过传输线缆11400从摄像头11102发送的图像信号。
此外，通信单元11411将用于控制摄像头11102的驱动的控制信号发送到摄像头11102。上述图像信号或上述控制信号能够通过电通信或光通信等进行传输。
图像处理单元11412对从摄像头11102发送来的作为原始数据的图像信号进行各种图像处理。
控制单元11413执行与通过内窥镜11100对手术部位等进行摄像和通过对手术部位等进行摄像而获得的拍摄图像的显示有关的各种控制。例如，控制单元11413产生用于控制摄像头11102的驱动的控制信号。
此外，基于在图像处理单元11412中进行了图像处理的图像信号，控制单元11413使显示装置11202显示手术部位等的所拍摄图像。在这种情况下，控制单元11413可以利用各种图像识别技术来识别所拍摄图像中的各种物体。例如，控制单元11413能够检测所拍摄图像中所包括的物体的边缘的形状或颜色等，来识别出诸如镊子等手术工具、特定活体部位、出血、或在使用能量处置工具11112时的薄雾等。当控制单元11413使显示装置11202显示出所拍摄图像时，控制单元11413可以利用识别结果在手术部位的图像上叠加并显示各种手术辅助信息。通过叠加并显示手术辅助信息并且将该手术辅助信息呈现给外科医生11131，能够减轻外科医生11131的负担，并且外科医生11131能够可靠地进行手术。
连接摄像头11102和CCU 11201的传输线缆11400是与电信号通信兼容的电信号线缆、与光通信兼容的光纤、或者与电通信和光通信兼容的复合线缆。
这里，在所示的示例中，尽管使用传输线缆11400执行有线通信，但是也可以以无线的方式执行摄像头11102与CCU 11201之间的通信。
<移动体的应用例>
与本公开相关的技术(本技术)能够适用于各种产品。此外，根据本公开的技术可以被实现为安装在以下任何类型的移动体上的装置，所述移动体例如是：汽车、电动汽车、混合动力汽车、摩托车、自行车、个人移动设备、飞机、无人机、轮船和机器人。
图18是示出作为能够应用根据本公开的技术的移动体控制系统的示例的车辆控制系统的示意性构造示例的框图。
车辆控制系统12000包括通过通信网络12001彼此连接的多个电子控制单元。在图18所示的示例中，车辆控制系统12000包括：驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。此外，作为集成控制单元12050的功能构造，示出了微型计算机12051、声音图像输出单元12052以及车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的设备的操作。例如，驱动系统控制单元12010用作下述各设备的控制装置，这些设备是：诸如内燃机或驱动电机等用于产生车辆的驱动力的驱动力产生设备；用于将驱动力传递到车轮的驱动力传递机构；用于调节车辆的转向角的转向机构；以及用于产生车辆的制动力的制动设备等。
车身系统控制单元12020根据各种程序来控制安装在车体上的各种设备的操作。例如，车身系统控制单元12020用作下述各设备的控制装置，这些设备是：无钥匙进入系统；智能钥匙系统；电动车窗装置；或诸如前灯、尾灯、刹车灯、转向指示灯或雾灯等各种灯。在这种情况下，能够将从代替钥匙的便携式设备发送来的无线电波或各种开关的信号输入到车身系统控制单元12020。车身系统控制单元12020接收这些无线电波或信号的输入，并且控制车辆的门锁装置、电动车窗装置和灯等。
车外信息检测单元12030检测安装有车辆控制系统12000的车辆的外部信息。例如，摄像单元12031与车外信息检测单元12030连接。车外信息检测单元12030使摄像单元12031拍摄车辆外部的图像，并且接收所拍摄的图像。基于所接收到的图像，车外信息检测单元12030可以对诸如行人、车辆、障碍物、标志或路面上的字母等执行物体检测处理或距离检测处理。
摄像单元12031是用于接收光并且输出与所接收的光量对应的电信号的光学传感器。摄像单元12031能够将该电信号作为图像输出，或者能够将该电信号作为测距信息输出。此外，由摄像单元12031接收的光可以是可见光，或者可以是诸如红外线等非可见光。
车内信息检测单元12040检测车辆内部的信息。例如，用于检测驾驶员状态的驾驶员状态检测单元12041与车内信息检测单元12040连接。例如，驾驶员状态检测单元12041包括用于对驾驶员进行摄像的相机，并且基于从驾驶员状态检测单元12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或专注程度，或者可以判断驾驶员是否在打瞌睡。
基于由车外信息检测单元12030或车内信息检测单元12040获取的车外和车内的信息，微型计算机12051能够计算驱动力产生设备、转向机构或制动设备的控制目标值，并且能够向驱动系统控制单元12010输出控制命令。例如，微型计算机12051能够执行用于实现高级驾驶员辅助系统(ADAS：advanced driver assistance system)功能的协同控制，所述高级驾驶员辅助系统功能包括：车辆的碰撞避免或撞击减轻、基于车间距离的跟随行驶、车速保持行驶、车辆碰撞警告以及车辆的车道偏离警告等。
另外，微型计算机12051能够基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆附近的信息来控制驱动力产生设备、转向机构或制动设备等，从而执行例如以不依赖驾驶员的操作而使车辆自主行驶的自动驾驶等为目的的协同控制。
另外，基于由车外信息检测单元12030获取的车辆外部的信息，微型计算机12051能够向车身系统控制单元12020输出控制命令。例如，微型计算机12051能够根据由车外信息检测单元12030检测到的前车或对面来车的位置来控制前灯，从而执行用于防眩光的协同控制，例如将远光灯切换到近光灯。
声音图像输出单元12052将声音和图像中的至少一者的输出信号发送到输出设备，该输出设备能够在视觉上或在听觉上向车上的乘客或车辆外部通知信息。在图18的示例中，作为输出设备的示例，示出了音频扬声器12061、显示单元12062和仪表板12063。例如，显示单元12062可以包括车载显示器(on-board display)和平视显示器(head-updisplay)中的至少一者。
图19是示出摄像单元12031的安装位置的示例的图。
在图19中，摄像单元12031包括摄像单元12101、12102、12103、12104和12105。
摄像单元12101、12102、12103、12104和12105被设置于诸如车辆12100的前鼻、后视镜、后保险杠和后门以及车内的挡风玻璃的上部等位置。包括在前鼻中的摄像单元12101和包括在车内的挡风玻璃的上部的摄像单元12105主要获取车辆12100前方区域的图像。包括在后视镜中的摄像单元12102和12103主要获取车辆12100侧面区域的图像。包括在后保险杠或后门中的摄像单元12104主要获取车辆12100后方区域的图像。包括在车内的挡风玻璃的上部的摄像单元12105主要用于检测前车、行人、障碍物、交通信号灯、交通标志或车道等。
在图19中，示出了摄像单元12101～12104的摄像范围的示例。摄像范围12111表示设置于前鼻的摄像单元12101的摄像范围，摄像范围12112和12113分别表示设置于后视镜的摄像单元12102和12103的摄像范围，摄像范围12114表示设置于后保险杠或后门的摄像单元12104的摄像范围。例如，通过将由摄像单元12101～12104获取的图像数据叠加，能够获得从上方看到的车辆12100的鸟瞰图像。
摄像单元12101～12104中的至少一者可以具有获取距离信息的功能。例如，摄像单元12101～12104中的至少一者可以是包括多个图像传感器的立体相机，或者可以是具有用于相位差检测的像素的图像传感器。
例如，微型计算机12051能够基于从摄像单元12101～12104获得的距离信息来获得距摄像范围12111～12114内的各三维物体的距离以及该距离随时间的变化(相对于车辆12100的相对速度)，从而将尤其在与车辆12100几乎相同的方向上以预定速度(例如，大于或等于0km/h)行驶的、在车辆12100的行驶道路上最靠近的三维物体提取为前车。此外，微型计算机12051能够预先设置在前车的前方应该保证的车间距离，并且能够执行自动制动控制(包括跟随停止控制)和自动加速控制(包括跟随起动控制)等。因此，可以执行例如以不依赖驾驶员的操作而使车辆自主行驶的自动驾驶等为目的的协同控制。
例如，基于从摄像单元12101～12104获得的距离信息，微型计算机12051能够将关于三维物体的三维数据分类为诸如两轮车辆、普通车辆、大型车辆、行人和电线杆等其他三维物体，提取三维物体数据，并使用三维物体数据来自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员能够看见的障碍物和难以看见的障碍物。微型计算机12051能够确定用于表示与各障碍物发生碰撞的风险度的碰撞风险，并且当碰撞风险等于或高于设定值并且可能发生碰撞时，微型计算机12051能够通过音频扬声器12061或显示单元12062向驾驶员输出警告，或者通过驱动系统控制单元12010执行强制减速或避让转向，从而执行用于避免碰撞的驾驶辅助。
摄像单元12101～12104中的至少一者可以是用于检测红外线的红外相机。例如，微型计算机12051能够通过判定摄像单元12101～12104的所拍摄图像中是否存在行人来识别该行人。例如，使用以下过程来进行这种行人识别：提取作为红外相机的摄像单元12101～12104的所拍摄图像中的特征点；以及通过对表示物体的轮廓的一系列特征点进行图案匹配处理来判定该物体是否是行人。当微型计算机12051判定摄像单元12101～12104的所拍摄图像中存在行人并因此识别出该行人时，声音图像输出单元12052控制显示单元12062，使得显示单元12062在识别出的行人上叠加并显示用于强调的方形轮廓线。另外，声音图像输出单元12052可以控制显示单元12062，使得显示单元12062例如在所期望的位置处显示用于表示行人的图标等。
在本说明书中，系统表示由多个设备构成的整个设备。
本说明书中描述的效果仅仅是示例而不是限制，并且可以获得其他效果。
本技术的实施例不限于上述实施例，并且能够在不脱离本技术的主旨的情况下进行各种修改。
本技术也能够以如下方式构造。
(1)一种摄像元件，其包括：
第一芯片，其包括光电二极管；和
第二芯片，其包括用于处理来自所述光电二极管的信号的电路，所述第一芯片和所述第二芯片层叠，
其中，在所述第二芯片的与层叠有所述第一芯片的第一面相反的第二面上，设置有杂质层。
(2)根据(1)所述的摄像元件，其中，所述杂质层的杂质浓度高于构成所述第二芯片的半导体基板的杂质浓度。
(3)根据(1)或(2)所述的摄像元件，其中，所述杂质层是与所述第二芯片的载流子类型相同的载流子。
(4)根据(1)至(3)中任一项所述的摄像元件，其中，所述杂质层设置在所述第二面的一部分或整个面上。
(5)根据(1)至(4)中任一项所述的摄像元件，其中，所述杂质层形成在远离所述第二芯片的第二面的位置。
(6)根据(1)至(5)中任一项所述的摄像元件，其中，所述杂质层也设置在所述第二芯片的侧面上。
(7)根据(1)至(6)中任一项所述的摄像元件，其中，在所述第二面上设置有不同特性的杂质层。
(8)根据(1)至(7)中任一项所述的摄像元件，其中，所述第二芯片的厚度为20μm以下。
(9)根据(1)至(8)中任一项所述的摄像元件，其中，在所述第二芯片上进一步层叠有第三芯片。
(10)根据(1)至(9)中任一项所述的摄像元件，其中，相对于所述第一芯片设置有两个或更多个第二芯片。
(11)根据(10)所述的摄像元件，其中，在所述两个或更多个第二芯片中的每一个中设置具有不同杂质浓度的杂质层。
(12)根据(10)所述的摄像元件，其中，在所述两个或更多个第二芯片中的每一个中设置具有不同载流子的杂质层。
(13)根据(1)至(12)中任一项所述的摄像元件，其中，所述第二芯片的杂质浓度为1E13/cm-3至1E14/cm-3，并且所述杂质层的杂质浓度为1E16/cm-3以上。
(14)一种半导体芯片，其厚度为20μm以下，包括：
杂质层，所述杂质层设置在所述芯片的预定面上。
(15)根据(14)所述的半导体芯片，
其中，层叠有包括所述半导体芯片的多个芯片，并且
在所述多个芯片中的至少一个中设置有杂质层。
(16)根据(14)或(15)所述的半导体芯片，
其中，所述半导体芯片是其上安装有存储器或逻辑电路的芯片。
(17)一种摄像元件，其包括：
第一芯片，其包括光电二极管；
第二芯片，其包括用于处理来自所述光电二极管的信号的电路；和
第三芯片，其具有存储功能或AI功能，所述第一芯片至所述第三芯片层叠，
其中，在所述第三芯片的与层叠有所述第二芯片的第一面相反的第二面上，设置有杂质层。
(18)根据(17)所述的摄像元件，
其中，在所述第二芯片的与层叠有所述第一芯片的第三面相反的第四面上，设置有杂质层。
[附图标记列表]
10 摄像装置
11 透镜组
12 摄像元件
13 DSP电路
14 帧存储器
15 显示单元
16 记录单元
17 操作系统
18 电源系统
19 总线
20 CPU
41 像素阵列单元
42 垂直驱动单元
43 列处理单元
44 水平驱动单元
45 系统控制单元
46 像素驱动线
47 垂直信号线
48 信号处理单元
49 数据存储单元
101 CIS芯片
102 逻辑芯片
103 支撑基底
104 栅极形成层
106源极-漏极形成层
111 芯片上透镜
112 滤色器
113 光电二极管
114 配线层
115 焊盘
121 焊盘
122 配线
123 晶体管
130 高浓度杂质层
151 P阱
152 N阱
153 N+区域
154 P+区域
155 元件分离区域
161 耗尽层
162 缺陷
201 氧化膜
251 芯片
252 高浓度杂质层
253 氧化膜
301 层叠芯片
311 存储芯片
330 高浓度杂质层
351 单片器件
401 芯片
402 芯片
403 芯片
404 支撑基底
412 凸块
414 凸块
501 单层芯片

Claims (18)

1.一种摄像元件，其包括：
第一芯片，其包括光电二极管；和
第二芯片，其包括用于处理来自所述光电二极管的信号的电路，所述第一芯片和所述第二芯片层叠，
其中，在所述第二芯片的与层叠有所述第一芯片的第一面相反的第二面上，设置有杂质层。
2.根据权利要求1所述的摄像元件，其中，所述杂质层的杂质浓度高于构成所述第二芯片的半导体基板的杂质浓度。
3.根据权利要求1所述的摄像元件，其中，所述杂质层具有与所述第二芯片的载流子类型相同的载流子。
4.根据权利要求1所述的摄像元件，其中，所述杂质层设置在所述第二面的一部分或整个面上。
5.根据权利要求1所述的摄像元件，其中，所述杂质层形成在远离所述第二芯片的第二面的位置。
6.根据权利要求1所述的摄像元件，其中，所述杂质层也设置在所述第二芯片的侧面上。
7.根据权利要求1所述的摄像元件，其中，在所述第二面上设置有不同特性的杂质层。
8.根据权利要求1所述的摄像元件，其中，所述第二芯片的厚度为20μm以下。
9.根据权利要求1所述的摄像元件，其中，在所述第二芯片上进一步层叠有第三芯片。
10.根据权利要求1所述的摄像元件，其中，相对于所述第一芯片设置有两个或更多个所述第二芯片。
11.根据权利要求10所述的摄像元件，其中，在所述两个或更多个所述第二芯片中的每一个中设置有杂质浓度不同的所述杂质层。
12.根据权利要求10所述的摄像元件，其中，在所述两个或更多个所述第二芯片中的每一个中设置有具有不同载流子的所述杂质层。
13.根据权利要求1所述的摄像元件，其中，所述第二芯片的杂质浓度为1E13/cm-3至1E14/cm-3，并且所述杂质层的杂质浓度为1E16/cm-3以上。
14.一种半导体芯片，其为厚度为20μm以下的芯片，包括：
设置在所述芯片的预定面上的杂质层。
15.根据权利要求14所述的半导体芯片，
其中，层叠有包括所述半导体芯片的多个芯片，并且
在所述多个芯片中的至少一个中设置有杂质层。
16.根据权利要求14所述的半导体芯片，其中，所述半导体芯片是其上安装有存储器或逻辑电路的芯片。
17.一种摄像元件，其包括：
第一芯片，其包括光电二极管；
第二芯片，其包括用于处理来自所述光电二极管的信号的电路；和
第三芯片，其具有存储功能或AI功能，所述第一芯片至所述第三芯片层叠，
其中，在所述第三芯片的与层叠有所述第二芯片的第一面相反的第二面上，设置有杂质层。
18.根据权利要求17所述的摄像元件，其中，在所述第二芯片的与层叠有所述第一芯片的第三面相反的第四面上，设置有杂质层。
CN202180011540.8A 2020-03-19 2021-03-05 摄像元件和半导体芯片 Pending CN115023813A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-049247 2020-03-19
JP2020049247 2020-03-19
PCT/JP2021/008592 WO2021187151A1 (ja) 2020-03-19 2021-03-05 撮像素子、半導体チップ

Publications (1)

Publication Number Publication Date
CN115023813A true CN115023813A (zh) 2022-09-06

Family

ID=77772062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180011540.8A Pending CN115023813A (zh) 2020-03-19 2021-03-05 摄像元件和半导体芯片

Country Status (3)

Country Link
US (1) US20230163153A1 (zh)
CN (1) CN115023813A (zh)
WO (1) WO2021187151A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202984A (ja) * 2005-01-20 2006-08-03 Hamamatsu Photonics Kk 検出器
JP7123908B2 (ja) * 2017-03-30 2022-08-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器、および半導体装置
JP2019029583A (ja) * 2017-08-02 2019-02-21 キヤノン株式会社 光電変換装置及びその製造方法

Also Published As

Publication number Publication date
WO2021187151A1 (ja) 2021-09-23
US20230163153A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
US20230033933A1 (en) Imaging element having p-type and n-type solid phase diffusion layers formed in a side wall of an interpixel light shielding wall
EP3796386B1 (en) Imaging element and electronic device
CN110785849B (zh) 摄像装置和电子设备
US20220181364A1 (en) Imaging element and semiconductor element
US20210384237A1 (en) Solid-state imaging element and imaging device
EP3920224A1 (en) Solid-state imaging element, electronic apparatus, and method for manufacturing solid-state imaging element
US20230052040A1 (en) Semiconductor device, imaging device, and manufacturing apparatus
US20220254819A1 (en) Solid-state imaging device and electronic apparatus
US20230353894A1 (en) Imaging device and electronic device
CN110662986A (zh) 光接收元件和电子设备
CN114631187A (zh) 固态成像装置和电子设备
KR102664496B1 (ko) 촬상 소자, 전자 기기
US20230095332A1 (en) Imaging element and semiconductor chip
US20240088191A1 (en) Photoelectric conversion device and electronic apparatus
US20220367539A1 (en) Imaging device
US20230163153A1 (en) Imaging element and semiconductor chip
TWI834644B (zh) 攝像元件及電子機器
WO2022145190A1 (ja) 固体撮像装置および電子機器
US20240055460A1 (en) Solid-state imaging device
WO2024111457A1 (ja) 光検出装置、その製造方法、及び電子機器
WO2022249678A1 (ja) 固体撮像装置およびその製造方法
US20220344390A1 (en) Organic cis image sensor
US20240006432A1 (en) Imaging device
US20230197752A2 (en) Image sensor and electronic device
KR20240058850A (ko) 광 검출 장치, 광 검출 장치의 제조 방법 및 전자 기기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination