TW202121671A - 固體攝像裝置 - Google Patents

固體攝像裝置 Download PDF

Info

Publication number
TW202121671A
TW202121671A TW109117565A TW109117565A TW202121671A TW 202121671 A TW202121671 A TW 202121671A TW 109117565 A TW109117565 A TW 109117565A TW 109117565 A TW109117565 A TW 109117565A TW 202121671 A TW202121671 A TW 202121671A
Authority
TW
Taiwan
Prior art keywords
imaging device
unit
charge
solid
pixel
Prior art date
Application number
TW109117565A
Other languages
English (en)
Inventor
福井大伸
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202121671A publication Critical patent/TW202121671A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Abstract

本發明之固體攝像裝置具備：第1半導體基板，其對每一單位區域設置有光電轉換部；分離區域，其在厚度方向貫通前述第1半導體基板而設置，將前述單位區域相互電性分離；電荷保持部，其電性連接於前述光電轉換部，可自前述光電轉換部接收信號電荷；及電荷蓄積部，其由複數個前述單位區域共有，自前述所共有之單位區域各者之前述光電轉換部及前述電荷保持部對其傳送前述信號電荷。

Description

固體攝像裝置
本發明係關於一種具有半導體基板之固體攝像裝置。
近年來，在利用CMOS(Complementary Metal Oxide Semiconductor，互補式金屬氧化物半導體)影像感測器等之固體攝像裝置中，使用像面相位差AF(Auto Focus，自動對焦)之技術。在像面相位差AF中，使用攝像像素檢測相位差。
例如，在專利文獻1中曾揭示所謂之PD(Photo Diode，光電二極體)分割方式之像面相位差AF技術。PD分割方式係在1個像素中將PD分割為複數個，在經分割之PD各者獲得相位資訊之方法。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2015-12127號公報
在此固體攝像裝置中，較理想為抑制因為在光電轉換部之信號電荷之飽和而導致之圖像之劣化。
較理想為提供一種可抑制因為在光電轉換部之信號電荷之飽和而導致之圖像之劣化之固體攝像裝。
本發明之一實施形態之固體攝像裝置具備：第1半導體基板，其對每一單位區域設置有光電轉換部；分離區域，其在厚度方向貫通第1半導體基板而設置，將單位區域相互電性分離；電荷保持部，其電性連接於光電轉換部，可自光電轉換部接收信號電荷；及電荷蓄積部，其由複數個單位區域共有，自所共有之單位區域各者之光電轉換部及電荷保持部對其傳送信號電荷。
在本發明之一實施形態之固體攝像裝置中，由於設置有電荷保持部，故在光電轉換部因信號電荷而飽和時，信號電荷自光電轉換部流入電荷保持部。
以下，針對本發明之實施形態，參照圖式詳細地說明。此外，說明之順序係如下述般。 1.實施形態(具有電荷保持部之固體攝像裝置) 2.變化例1(電荷保持部具有梳狀之平面形狀之例) 3.變化例2(就每1×2之單位區域共有電荷蓄積部之例) 4.變化例3(就每2×2之單位區域共有電荷蓄積部之例) 5.變化例4(就每2×4之單位區域共有電荷蓄積部之例) 6.變化例5(由N型擴散層及配線構成電荷保持部之例) 7.變化例6(具有3個基板之積層構造之例) 8.適用例 9.應用例
＜實施形態＞ (攝像裝置100之構成) 圖1係示意性顯示本發明之一實施形態之固體攝像裝置(攝像裝置100)之功能構成之一例者。攝像裝置100對於例如可見區域之波長之光具有感度。在該攝像裝置100設置有：例如四角形狀之受光區域100P、及受光區域100P之外側之周邊區域100S。在周邊區域100S設置有用於驅動受光區域100P之周邊電路。
在攝像裝置100之受光區域100P設置有例如二維配置之複數個讀出單位區域(像素P)。設置於周邊區域100S之周邊電路包含例如列掃描部201、水平選擇部203、行掃描部204及系統控制部202。
在像素P中，例如就每一像素列配線有像素驅動線Lread(例如列選擇線及重置控制線)，就每一像素行配線有垂直信號線Lsig。像素驅動線Lread係傳送用於自像素P讀出信號之驅動信號者。像素驅動線Lread之一端連接於與列掃描部201之各列對應之輸出端。
列掃描部201係由移位暫存器及位址解碼器等構成，以例如列單位驅動受光區域100P之各像素P之像素驅動部。從由列掃描部201選擇掃描之像素列之各像素P輸出之信號經由垂直信號線Lsig各者對水平選擇部203供給。水平選擇部203由就每一垂直信號線Lsig設置之放大器及水平選擇開關等構成。
行掃描部204係由移位暫存器及位址解碼器等構成，掃描且依次驅動水平選擇部203之各水平選擇開關者。藉由該行掃描部204之選擇掃描，而經由垂直信號線Lsig各者傳送之各像素之信號依次輸出至水平信號線，並經由該水平信號線205向未圖示之信號處理部等輸入。
系統控制部202係接收自外部賦予之時脈、及指令動作模式之資料等，且輸出攝像裝置100之內部資訊等之資料者。系統控制部202更具有產生各種時序信號之時序產生器，基於由該時序產生器產生之各種時序信號進行列掃描部201、水平選擇部203及行掃描部204等之驅動控制。
圖2顯示圖1所示之受光區域100P之示意性平面構成。在圖2中顯示受光區域100P之1個像素P。攝像裝置100可進行所謂之利用PD分割方式之相位差檢測。例如，設置於受光區域100P之複數個像素P各者包含2個單位區域(單位區域P-1、P-2)。亦即，受光區域100P之像素P全部可相位差檢測像素而發揮功能。像素P及單位區域P-1、P-2具有例如四角形之平面形狀。單位區域P-1與單位區域P-2之間、及相鄰之像素P之間由元件分離部43分離。在單位區域P-1、P-2各者設置有傳送電晶體TR、浮動擴散部FD、電位調整區域Ca及電荷保持部C。在各像素P中，單位區域P-1之浮動擴散部FD、與單位區域P-2之浮動擴散部FD藉由配線113而電性連接。亦即，由2個單位區域(單位區域P-1、P-2)共有浮動擴散部FD。在各像素P設置有例如放大電晶體AMP、重置電晶體RST、選擇電晶體SEL及虛設電晶體DMY。此處，浮動擴散部FD對應於本發明之「電荷蓄積部」之一具體例。
圖3顯示沿圖2所示之III-III’線之剖面構成。攝像裝置100具有：半導體基板11，其具有對向之面11S1(表面)及面11S2(背面)；及多層配線層112，其設置於半導體基板11之面11S1。該攝像裝置100係背面照射型固體攝像裝置，半導體基板11之面11S2成為受光面。積層於半導體基板11之多層配線層112包含複數條配線(後述之配線113等)及層間絕緣膜117。攝像裝置100在半導體基板11之面11S2介隔著絕緣膜115具有彩色濾光器40及受光透鏡50。此處，半導體基板11對應於本發明之「第1半導體基板」之一具體例。
在半導體基板11主要設置有PD 41及元件分離部43。PD 41設置於單位區域P-1、P-2各者。元件分離部43以將相鄰之PD 41分隔之方式設置。此處，PD 41對應於本發明之「光電轉換部」之一具體例，元件分離部43對應於本發明之「分離區域」之一具體例。
半導體基板11由例如P型之矽(Si)構成。半導體基板11之在厚度方向(圖3之Z方向)延伸之元件分離部43具有例如FTI(Full Trench Isolation，全溝渠隔離)構造，例如自面11S1貫通至面11S2而設置。該元件分離部43具有例如格柵狀之平面形狀，以包圍單位區域P-1、P-2各者之方式配置(圖2)。元件分離部43包含例如：貫通槽，其自面11S1到達面11S2；側壁膜431，其覆蓋該槽之內壁；及填充材432，其經由側壁膜431被埋入貫通槽。側壁膜431由例如氧化矽(SiO)或氮化矽(SiN)等之絕緣膜構成。填充材432由例如多晶矽(Poly Si)等構成。填充材432可為例如空氣層。或，填充材432可為鎢(W)等之遮光性之金屬材料。如此，藉由利用FTI構造之元件分離部43將單位區域P-1與單位區域P-2之間分隔，而抑制信號電荷在單位區域P-1之PD 41與單位區域P-2之PD 41之間之移動。因而，可抑制因為信號電荷在單位區域P-1與單位區域P-2之間之移動而導致之相位差檢測之精度之降低。
圖4及圖5顯示受光區域100P之剖面構成之其他之例。
如圖4所示，可在半導體基板11之面11S1附近設置元件分離膜143。該元件分離膜143係所謂之STI(Shallow Trench Isolation，淺溝渠隔離)，被埋入半導體基板11之面11S1。元件分離膜143例如設置於浮動擴散部FD、傳送電晶體Tr、重置電晶體RST、放大電晶體AMP、選擇電晶體SEL及虛設電晶體DMY之周圍。藉由該元件分離膜143而將相鄰之雜質擴散區域電性分離。元件分離膜143由例如氧化矽(SiO)及TEOS(Tetra Ethyl Ortho Silicate，原矽酸四乙酯)等之絕緣材料構成。在面11S1附近，元件分離部43可到達此元件分離膜143。
如圖5所示，元件分離部43包含：貫通槽，其自面11S1到達面11S2；固定電荷膜433，其覆蓋該槽之內壁；及絕緣材434，其經由固定電荷膜433被埋入貫通槽。固定電荷膜433係具有負的固定電荷之膜，可由例如氧化鉿(HfO)膜、氧化鉭(TaO)膜或氧化鋁(AlO)膜等構成。針對絕緣材434，可利用例如氧化矽(SiO2 )等。在此元件分離部43中，由於元件分離部43側壁之釘紮被強化，故更有效地改善暗電流特性。
半導體基板11具有元件分離部43與PD 41之間之P井層44(圖3～圖5)。P井層44設置於元件分離部43之周圍。藉由設置P井層44，而可抑制暗電流。在半導體基板11之厚度方向上，P井層44自面11S1以至面11S2整個均設置。在半導體基板11之面11S1與PD 41之間設置有P井42。
PD 41在半導體基板11就每一單位區域(就單位區域P-1、P-2各者)設置。該PD 41係在半導體基板11之厚度方向形成之例如n型雜質擴散區域。該PD 41例如與設置於半導體基板11之面11S1附近之P井42及元件分離部43之周圍之P井層44具有pn接面。亦即，PD 41係所謂pn接面型光電二極體。
浮動擴散部FD、電荷保持部C、傳送電晶體TR、重置電晶體RST、放大電晶體AMP、選擇電晶體SEL及虛設電晶體DMY設置於半導體基板11之面11S1附近。
朝浮動擴散部FD，經由傳送電晶體TR傳送在PD 41產生之信號電荷。在該浮動擴散部FD與PD 41之間設置有P井42。浮動擴散部FD例如藉由使N型之雜質以高濃度擴散至設置於半導體基板11之面11S1附近之P井42而形成。亦即，浮動擴散部FD係設置於半導體基板11之面11S1附近之N型之雜質擴散區域。單位區域P-1之浮動擴散部FD、與單位區域P-2之浮動擴散部FD藉由配線113而電性連接。換言之，每2個單位區域(單位區域P-1、P-2)共有浮動擴散部FD。浮動擴散部FD具有例如四角形之平面形狀(圖2)。
本實施形態之攝像裝置100除浮動擴散部FD以外，還具有可接收在PD 41產生之信號電荷之電荷保持部C。電荷保持部C設置於單位區域P-1、P-2各者。雖然細節於後文敘述，但藉此，在PD 41因信號電荷而飽和時，信號電荷自PD 41流入電荷保持部C。因而，可抑制因為在PD 41之信號電荷之飽和而導致之圖像之劣化。
在攝像裝置100中，在信號電荷之蓄積時，PD 41與電荷保持部C之間之電位障壁構成為小於PD 41與浮動擴散部FD之間之電位障壁(後述之圖9A、圖9B)。藉此，在蓄積於PD 41之信號電荷飽和時，信號電荷經由傳送電晶體(後述之傳送電晶體TR1b、TR2b)流入電荷保持部C。
電荷保持部C例如設置於半導體基板11之面11S1附近。在電荷保持部C與PD 41之間設置有P井42。電荷保持部C例如藉由使N型之雜質擴散至設置於半導體基板11之面11S1附近之P井42而形成。亦即，電荷保持部C係設置於半導體基板11之面11S1附近之N型之雜質擴散區域。在電荷保持部C中，於該N型之雜質擴散區域與P井42之邊界產生之空乏層作為電容而發揮功能。例如，在傳送電晶體TR之閘極電極(後述之傳送閘極TG)之一者設置有浮動擴散部FD，在另一者設置有電荷保持部C。電荷保持部C具有例如四角形之平面形狀(圖2)。
傳送電晶體TR包含例如傳送閘極TG及閘極絕緣膜。傳送閘極TG具有例如T字之剖面形狀，一部分被埋入半導體基板11。重置電晶體RST包含例如閘極電極RST-G及閘極絕緣膜。放大電晶體AMP包含例如閘極電極AMP-G及閘極絕緣膜。選擇電晶體SEL包含例如閘極電極SEL-G及閘極絕緣膜。虛設電晶體DMY包含例如閘極電極DMY-G及閘極絕緣膜。此電晶體由例如MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)而構成。例如，放大電晶體AMP及重置電晶體RST設置於單位區域P-1，選擇電晶體SEL及虛設電晶體DMY設置於單位區域P-2(圖2)。
在傳送閘極TG與電荷保持部C之間設置有電位調整區域Ca。例如，藉由使N型之雜質擴散至設置於半導體基板11之面11S1附近之P井42而形成。電位調整區域Ca設置於單位區域P-1、P-2各者。藉由設置此電位調整區域Ca，而可將PD 41與電荷保持部C之間之電位障壁調整為小於PD 41與浮動擴散部FD之間之電位障壁。
在半導體基板11之面11S1附近，更設置有連接於電源線VSS之P型雜質擴散區域、及連接於電源線VDD之N型雜質擴散區域(圖2)。在PD 41及電荷保持部C因信號電荷而飽和時，多餘之信號電荷經由重置電晶體RST朝電源線VDD排出。
圖6顯示攝像裝置100之像素電路之構成之一例。
單位區域P-1具有例如PD1(PD 41)、傳送電晶體TR1a、TR1b(傳送電晶體TR)、及電荷保持部C1(電荷保持部C)。單位區域P-2具有例如PD2(PD 41)、傳送電晶體TR2a、TR2b(傳送電晶體TR)、及電荷保持部C2(電荷保持部C)。傳送電晶體TR1a、TR1b各者電性連接於PD1，傳送電晶體TR2a、TR2b各者電性連接於PD2。在電荷保持部C1中暫時保持經由傳送電晶體TR1b自PD1溢出之信號電荷，在電荷保持部C2中暫時保持經由傳送電晶體TR2b自PD1溢出之信號電荷。在由單位區域P-1、P-2共有之浮動擴散部FD中，暫時保持經由傳送電晶體TR1a、TR1b自PD1及電荷保持部C1輸出之信號電荷、及經由傳送電晶體TR2a、TR2b自PD2及電荷保持部C2輸出之信號電荷。
PD1、PD2之陰極電性連接於傳送電晶體TR1a、TR2a之源極及傳送電晶體TR1b、TR2b之汲極，PD1、PD2之陽極電性連接於基準電位線(例如接地)。傳送電晶體TR1a、TR2a之汲極電性連接於浮動擴散部FD，傳送電晶體TR1b、TR2b之源極電性連接於電荷保持部C1、C2。傳送電晶體TR1a、TR1b、TR2a、TR2b之閘極電性連接於像素驅動線(圖1之像素驅動線Lread)。在單位區域P-1中，傳送電晶體TR1a、TR1b之閘極電性連接於同一像素驅動線，在單位區域P-2中，傳送電晶體TR2a、TR2b之閘極電性連接於同一像素驅動線。亦即，傳送電晶體TR1a及傳送電晶體TR1b之導通狀態及遮斷狀態同時被切換，傳送電晶體TR2a及傳送電晶體TR2b之導通狀態及遮斷狀態同時被切換。
在浮動擴散部FD電性連接有重置電晶體RST之源極及放大電晶體之閘極。重置電晶體RST之汲極及放大電晶體AMP之汲極連接於電源線VDD。重置電晶體RST之閘極電性連接於像素驅動線。放大電晶體AMP之源極電性連接於選擇電晶體SEL之汲極。選擇電晶體SEL之源極電性連接於垂直信號線(圖1之垂直信號線Lsig)，選擇電晶體SEL之閘極電性連接於像素驅動線。
傳送電晶體TR1a、TR1b、TR2a、TR2b在成為導通狀態時，將PD1、PD2及電荷保持部C1、C2之信號電荷朝浮動擴散部FD傳送。傳送電晶體TR之傳送閘極TG例如自半導體基板11之面11S1上延伸至貫通P井42且到達PD 41之深度(圖3)。重置電晶體RST將浮動擴散部FD之電位重置為特定之電位。在重置電晶體RST成為導通狀態時，將浮動擴散部FD之電位重置為電源線VDD之電位。放大電晶體AMP產生與由浮動擴散部FD保持之電荷之位準相應之電壓之信號，而作為像素信號。放大電晶體AMP係構成源極隨耦型放大器，輸出與在PD1、PD2產生之電荷之位準相應之電壓之像素信號者。選擇電晶體SEL控制來自放大電晶體AMP之像素信號之輸出時序。放大電晶體AMP在選擇電晶體SEL成為導通狀態時，將浮動擴散部FD之電位放大，並將與該電位相應之電壓經由垂直信號線輸出至水平選擇部203。
積層於半導體基板11之多層配線層112與半導體基板11之面11S1相接。設置於該多層配線層112之配線除配線113以外，還包含例如像素驅動線Lread及垂直信號線Lsig等。層間絕緣膜117由例如氧化矽(SiO)等構成。
覆蓋半導體基板11之面11S2之絕緣膜115具有例如將面11S2平坦化之功能。絕緣膜115包含例如氮化矽(SiN)、氧化矽(SiO)或氮氧化矽(SiON)等。絕緣膜115可為單層構造，亦可具有積層構造。該絕緣膜115可包含防反射膜或固定電荷膜。針對固定電荷膜，可利用例如具有負的固定電荷之高介電材料。固定電荷膜由例如氧化鉿(HfO)、氧化鋁(AlO)、氧化鋯(ZrO)膜、氧化鉭(TaO)、氧化鈦(TiO)、或其等之積層膜等而構成。防反射膜由例如氮化鈦(TiN)、氮化矽或氮氧化矽等而構成。
例如遮光膜116與絕緣膜115一起設置於半導體基板11之面11S2與彩色濾光器40之間。遮光膜116例如在平面(圖3之XY平面)觀察下，設置於與元件分離部43重合之位置。遮光膜116由例如鎢(W)等之遮光性之金屬材料構成。例如，在遮光膜116與半導體基板11之面11S2之間、及遮光膜116與彩色濾光器40之間設置有絕緣膜115。藉由設置此遮光膜116，而可抑制光朝單位區域P-1、P-2漏出。
彩色濾光器40隔著絕緣膜115覆蓋半導體基板11之面11S2。該彩色濾光器40為例如紅色(R)濾光器、綠色(G)濾光器、藍色(B)濾光器及白色濾光器(W)之任一者，例如就每一像素P設置。該等彩色濾光器40係以常規顏色排列(例如拜耳排列)設置。藉由設置此彩色濾光器40，而在攝像裝置100中，獲得與該顏色排列對應之顏色之受光資料。
彩色濾光器40上之受光透鏡50例如就每一像素P設置。
圖7將元件分離部43平面構成與受光透鏡50一起顯示。如此，受光透鏡50以跨於單位區域P-1與單位區域P-2之間之元件分離部43之方式設置，由2個單位區域(單位區域P-1、P-2)共有。就每一像素P設置之受光透鏡50具有例如橢圓之平面形狀。該受光透鏡50之透鏡系統設定為與像素P之尺寸相應之值。作為微透鏡50之透鏡材料可舉出例如有機材料或矽氧化膜(SiO)等。
(攝像裝置100之動作) 在此攝像裝置100中，例如如下述般取得信號電荷。若光通過受光透鏡50及彩色濾光器40等入射至半導體基板11之面11S2，則光由各像素P之PD 41檢測(吸收)，且將紅、綠或藍之色光進行光電轉換。例如，在PD 41產生之電子-電洞對中之電子蓄積於PD 41及電荷保持部C，電洞朝電源線VSS排出。在攝像時，就每一像素P，將在單位區域P-1、P-2兩者之PD 41產生之信號電荷(例如電子)相加，而讀出像素信號。
(攝像裝置100之相位差檢測) 在攝像裝置100中，由於各像素P包含2個單位區域P-1、P-2，故檢測左右方向(圖2等之X方向)之相位差。藉由將傳送電晶體TR1a與傳送電晶體TR2a(圖6)以互不相同之時序導通，而可將在單位區域P-1之PD 41(圖6之PD1)產生之信號電荷、與在單位區域P-2之PD 41(圖6之PD2)產生之信號電荷分別獨立地朝浮動擴散部FD傳送。藉此，讀出單位區域P-1、P-2各者之像素信號，並檢測左右方向之相位差。
(攝像裝置100之作用及效果) 在本實施形態之攝像裝置100中，由於設置有電荷保持部C，故在PD 41因信號電荷而飽和時，信號電荷自PD 41流入電荷保持部C。藉此，抑制在PD 41溢出之信號電荷向電源電位VDD等排出。以下，針對該作用效果，利用比較例進行說明。
圖8顯示比較例之固體攝像裝置(攝像裝置200)之受光區域之剖面構成。圖8與顯示攝像裝置100之圖3對應。在該攝像裝置200中，與攝像裝置100同樣地可進行利用PD分割方式之相位差檢測，各像素P包含單位區域P-1、P-2。在半導體基板11設置有將單位區域P-1與單位區域P-2之間分隔之元件分離部43。攝像裝置200於在單位區域P-1、P-2未設置電荷保持部(圖3之電荷保持部C)及電位調整區域(圖3之電位調整區域Ca)之方面，與攝像裝置100不同。
在攝像裝置200中，當在單位區域P-1、P-2之任一者，因PD 41之信號電荷而飽和時，容易產生圖像之劣化。假若在單位區域P-1，PD 41之信號電荷飽和，則在飽和後，在單位區域P-1產生之信號電荷經由重置電晶體RST朝電源線VDD排出。因而，自單位區域P-1之輸出成為一定。
圖9係示意性顯示單位區域P-1、P-2各者之輸入輸出特性、及像素P之輸入輸出特性者。像素P之輸入輸出特性對應於將單位區域P-1之輸入輸出特性、與單位區域P-2之輸入輸出特性相加者。如此，當在單位區域P-1，PD 41之信號電荷飽和時，因為該信號電荷之飽和，而無法維持像素P之輸出之線性(linearity)。藉此，容易產生圖像之劣化。
於在單位區域P-1與單位區域P-2之間未設置元件分離部43之情形下，亦可考量在單位區域P-1之PD 41與單位區域P-2之PD 41之間設置輝散路徑。藉由設置此輝散路徑，而即便假定單位區域P-1之PD 41飽和，在飽和後於單位區域P-1產生之信號電荷亦經由輝散路徑流入單位區域P-2之PD 41。因而，可在信號電荷不朝電源線VDD排出下，維持像素P之線性。然而，於在單位區域P-1與單位區域P-2之間未設置元件分離部43之情形下，在單位區域P-1與單位區域P-2之間之信號電荷容易移動。因而，因為其，而相位差檢測之精度降低。又，單位區域P-1、P-2各者之飽和電子數由輝散路徑之電位限流。因而，在設置有輝散路徑之情形下，與設置有元件分離部43之情形相比，單位區域P-1、P-2各者之飽和電子數、亦即信號之輸出位準降低。
相對於此，在本實施形態中，由於在單位區域P-1、P-2各者設置電荷保持部C，故在光電轉換部輝散之信號電荷流入電荷保持部C。
圖10A、圖10B顯示攝像裝置100之各像素P之電位圖。分別而言，圖10A顯示信號電荷蓄積時之電位圖，圖10B顯示信號電荷讀出時之電位圖。
在攝像裝置100中，於信號電荷蓄積時，單位區域P-1之PD1(PD 41)與電荷保持部C1(電荷保持部C)之間之電位障壁構成為小於PD1與浮動擴散部FD之間之電位障壁。該電位障壁之調整藉由單位區域P-1之電位調整區域Ca而進行。又，在攝像裝置100中，於信號電荷蓄積時，單位區域P-2之PD2(PD 41)與電荷保持部C2(電荷保持部C)之間之電位障壁構成為小於PD2與浮動擴散部FD之間之電位障壁。該電位障壁之調整藉由單位區域P-2之電位調整區域Ca而進行。因而，在信號電荷蓄積時，當PD1或PD2之信號電荷飽和時，自PD1溢出之信號電荷流入電荷保持部C1，自PD2溢出之信號電荷流入電荷保持部C2(圖10A)。因而，即便PD1、PD2之信號電荷飽和，飽和後之信號電荷亦不朝電源線VDD排出。
在信號電荷讀出時，攝像裝置100如以下般動作(圖10B)。傳送電晶體TR1a與傳送電晶體TR1b(圖6)同時成為導通狀態，蓄積於PD1及電荷保持部C1之信號電荷朝浮動擴散部FD傳送。又，傳送電晶體TR2a與傳送電晶體TR2b(圖6)同時成為導通狀態，蓄積於PD2及電荷保持部C2之信號電荷朝浮動擴散部FD傳送。因而，流入電荷保持部C1、C2之信號電荷亦與PD1、PD2之信號電荷一起被讀出。如此，在攝像裝置10中，由於能夠藉由電荷保持部C，維持將PD1之輸出與PD2之輸出相加之像素P之輸出之線性，故抑制因為信號電荷之飽和而導致之圖像之劣化。
又，由於在單位區域P-1與單位區域P-2之間，設置有貫通半導體基板11之元件分離部43，故抑制因為單位區域P-1與單位區域P-2之間之信號電荷之移動而導致之相位差檢測之精度之降低。
如以上所說明般，在本實施形態之攝像裝置100中，由於設置電荷保持部C，故電荷保持部C可接收在PD 41溢出之信號電荷。換言之，抑制在PD 41溢出之信號電荷朝電源電位VDD等排出。因而，可抑制因為在PD 41之信號電荷之飽和而導致之圖像之劣化。
又，由於在單位區域P-1與單位區域P-2之間設置元件分離部43，故可抑制因為單位區域P-1與單位區域P-2之間之信號電荷之移動而導致之相位差檢測之精度之降低。
又，與所謂之一側遮光式像面相位差AF方式相比，在PD分割式像面相位差AF方式下，容易維持高解析度。再者，由於所有像素P可作為相位差檢測像素而發揮功能，故可提高相位差檢測之精度。又，由於所有像素P具有相同之構成，故製造亦變得容易。
以下，針對上述實施形態之變化例進行說明，但在以後之說明中針對與上述實施形態相同之構成部分賦予同一符號，且其說明適宜地省略。
＜變化例1＞ 圖11A及圖11B係示意性顯示上述實施形態之變化例1之攝像裝置(攝像裝置100A)之主要部分之構成者。圖11A顯示像素P之平面構成，圖11B顯示沿圖11A所示之B-B’線之剖面構成。圖11A與顯示攝像裝置100之圖2對應。在該攝像裝置100A中，電荷保持部C具有梳狀之平面形狀。除此方面以外，攝像裝置100A具有與上述實施形態之攝像裝置100同樣之構成，其作用及效果亦同樣。
設置於攝像裝置100A之電荷保持部C例如與上述攝像裝置100之電荷保持部C同樣地為半導體基板11之面11S1附近之N型之雜質擴散區域。電荷保持部C包含例如自傳送電晶體TR之傳送閘極TG附近在X軸方向延伸之電荷保持部Ck1、Ck2、Ck3、及在Y軸方向延伸之電荷保持部Ck4。電荷保持部Ck4配置於傳送閘極TG附近，在電荷保持部Ck4連接有電荷保持部Ck1、Ck2、Ck3。在電荷保持部Ck1、Ck2、Ck3、Ck4各者之周圍設置有P井42。亦即，圖11A及圖11B所示之電荷保持部C具有分支為3個之梳狀之平面形狀。電荷保持部C之梳形狀並不限定於該形狀。
在攝像裝置100A中，由於在單位區域P-1、P-2各者設置有具有梳狀之平面形狀之電荷保持部C，故與具有四角形之平面形狀之電荷保持部C(例如圖2)相比，電荷保持部C之表面積增加。藉此，可增加電荷保持部C之電容。
＜變化例2＞ 圖12A、圖12B及圖12C係示意性顯示上述實施形態之變化例2之攝像裝置(攝像裝置100G)之主要部分之構成者。圖12A顯示像素P之平面構成，圖12B顯示沿圖12A所示之B-B’線之剖面構成，圖12C顯示沿圖12A所示之C-C’線之剖面構成。沿圖12A所示之A-A’線之剖面構成成為與圖3同樣之剖面構成。圖12A與顯示攝像裝置100之圖2對應。
本變化例之攝像裝置100G相當於在上述變化例1之攝像裝置100A中，於電荷保持部Ck1、Ck2、Ck3中之與電荷保持部Ck4側之端部為相反側之端部連接有電荷保持部Ck5，在電荷保持部Ck1與電荷保持部Ck2之間隙及電荷保持部Ck2與電荷保持部Ck3之間隙各者形成元件分離膜47，在元件分離膜47與電荷保持部Ck1、Ck2、Ck3、Ck4之間形成覆蓋元件分離膜47之P層48。此情形下，各元件分離膜47之側面介隔著P層48由電荷保持部C覆蓋。元件分離膜47為例如STI(Shallow Trench Isolation，淺溝渠隔離)，被埋入半導體基板11之面11S1。P層48為P型之雜質擴散區域，係用於抑制在STI之周圍產生暗電流之層。P層48之p型雜質濃度變得高於P井42之p型雜質濃度。因而，攝像裝置100G除設置有電荷保持部Ck5及元件分離膜47以外，具備與上述變化例1之攝像裝置100A同樣之構成，至少具有與上述變化例1之攝像裝置100A同樣之作用及效果。
設置於攝像裝置100G之電荷保持部C例如與上述變化例1之攝像裝置100A之電荷保持部C同樣地為半導體基板11之面11S1附近之N型之雜質擴散區域。在電荷保持部C中，於該N型之雜質擴散區域與覆蓋P井42及元件分離膜47之P層48之邊界產生之空乏層作為電容而發揮功能。電荷保持部C包含例如自傳送電晶體TR之傳送閘極TG附近在X軸方向延伸之電荷保持部Ck1、Ck2、Ck3、及在Y軸方向延伸之電荷保持部Ck4、Ck5。電荷保持部Ck4配置於傳送閘極TG附近，在電荷保持部Ck4連接有電荷保持部Ck1、Ck2、Ck3。電荷保持部Ck5配置於遠離傳送閘極TG之位置，在電荷保持部Ck5連接有電荷保持部Ck1、Ck2、Ck3。在電荷保持部C之周圍設置有P井42。
在本變化例中，例如，如圖12B、圖12C所示，電荷保持部Ck1、Ck2、Ck3、Ck5之底部可連接於電荷保持部Ck6。此情形下，電荷保持部C包含例如自傳送電晶體TR之傳送閘極TG附近朝X軸方向延伸之電荷保持部Ck1、Ck2、Ck3、朝Y軸方向延伸之電荷保持部Ck4、Ck5、及朝X軸方向及Y軸方向擴展之電荷保持部Ck6。電荷保持部Ck6配置於遠離傳送閘極TG之位置，且配置於電荷保持部C之底部，在電荷保持部Ck6連接有電荷保持部Ck1、Ck2、Ck3、Ck5。各元件分離膜47之側面及底面介隔著P層48由電荷保持部C覆蓋。
在攝像裝置100G中，由於在單位區域P-1、P-2各者，設置有具有形成有分別設置有元件分離膜47之2個狹槽之平面形狀的電荷保持部C，故與具有四角形之平面形狀之電荷保持部C(例如圖2)相比，電荷保持部C之表面積增加。藉此，可增加電荷保持部C之電容。
＜變化例3＞ 圖13係示意性顯示上述實施形態之變化例3之攝像裝置(攝像裝置100B)之主要部分之平面構成者。圖13與顯示攝像裝置100之圖2對應。在該攝像裝置100B中，各像素P具有沿Y軸方向排列之2個單位區域(單位區域P-1、P-2)。亦即，在攝像裝置100B中，可進行上下方向之相位差檢測。除該點以外，攝像裝置100B具有與上述實施形態之攝像裝置100同樣之構成，其作用及效果亦同樣。
攝像裝置100B之受光透鏡50例如與上述實施形態所說明者同樣地，對每一像素P設置。
＜變化例4＞ 圖14及圖15係示意性顯示上述實施形態之變化例4之攝像裝置(攝像裝置100C)之主要部分之構成者。圖14顯示像素P之平面構成，圖15顯示沿圖14所示之XIV-XIV’線之剖面構成。圖14與顯示攝像裝置100之圖2對應。在該攝像裝置100C中，各像素P包含4個單位區域(單位區域P-1、P-2、P-3、P-4)。除該點以外，攝像裝置100C具有與上述實施形態之攝像裝置100同樣之構成，且其作用及效果亦同樣。
單位區域P-1與單位區域P-2沿X軸方向排列，單位區域P-1與單位區域P-3沿Y軸方向排列。單位區域P-3與單位區域P-4沿X軸方向排列，單位區域P-2與單位區域P-4沿Y軸方向排列。亦即，各像素P包含2×2之4個單位區域P-1、P-2、P-3、P-4。在單位區域P-1、P-2、P-3、P-4各自設置有電荷保持部C。例如，分別而言，在單位區域P-1設置有放大電晶體AMP，在單位區域P-2設置有選擇電晶體SEL，在單位區域P-3設置有重置電晶體RST，在單位區域P-4設置有虛設電晶體DMY。
單位區域P-1之浮動擴散部FD與單位區域P-3之浮動擴散部FD藉由配線113而連接，單位區域P-3之浮動擴散部FD與單位區域P-4之浮動擴散部FD藉由配線113而連接。又，單位區域P-4之浮動擴散部FD與單位區域P-2之浮動擴散部FD藉由配線113而連接，單位區域P-2之浮動擴散部FD與單位區域P-1之浮動擴散部FD藉由配線113而連接。亦即，在1個像素P中，單位區域P-1、P-2、P-3、P-4各者之浮動擴散部FD相互電性連接。換言之，在4個單位區域(單位區域P-1、P-2、P-3、P-4)共有浮動擴散部FD。
圖16針對攝像裝置100C，顯示像素電路之構成之一例。
單位區域P-1具有例如PD1、傳送電晶體TR1a、TR1b、及電荷保持部C1。單位區域P-2具有例如PD2、傳送電晶體TR2a、TR2b、及電荷保持部C2。單位區域P-3具有例如PD3、傳送電晶體TR3a、TR3b、及電荷保持部C3。單位區域P-4具有例如PD4、傳送電晶體TR4a、TR4b、及電荷保持部C4。傳送電晶體TR1a、TR1b各者電性連接於PD1，傳送電晶體TR2a、TR2b各者電性連接於PD2，傳送電晶體TR3a、TR3b各者電性連接於PD3，傳送電晶體TR4a、TR4b各者電性連接於PD4。
在電荷保持部C1中暫時保持經由傳送電晶體TR1b自PD1溢出之信號電荷，在電荷保持部C2中暫時保持經由傳送電晶體TR2b自PD1溢出之信號電荷，在電荷保持部C3中暫時保持經由傳送電晶體TR3b自PD3溢出之信號電荷，在電荷保持部C4中暫時保持經由傳送電晶體TR4b自PD4溢出之信號電荷。
在由單位區域P-1、P-2、P-3、P-4共有之浮動擴散部FD中，暫時保持經由傳送電晶體TR1a、TR1b自PD1及電荷保持部C1輸出之信號電荷、經由傳送電晶體TR2a、TR2b自PD2及電荷保持部C2輸出之信號電荷、經由傳送電晶體TR3a、TR3b自PD3及電荷保持部C3輸出之信號電荷、及經由傳送電晶體TR4a、TR4b自PD4及電荷保持部C4輸出之信號電荷。由浮動擴散部FD保持之信號電荷與上述攝像裝置100所說明者同樣地，經由放大電晶體AMP及選擇電晶體SEL朝垂直信號線(圖1之垂直信號線Lsig)讀出。
在攝像裝置100C中，由於各像素P包含2×2之4個單位區域(單位區域P-1、P-2、P-3、P-4)，故可檢測下方向及左右方向之相位差。
圖17係將攝像裝置100C之受光透鏡50之平面構成之一例與元件分離部43一起顯示者。攝像裝置100C之受光透鏡50例如就每一像素P設置。該受光透鏡50以跨於將單位區域P-1、P-2、P-3、P-4分隔之元件分離部43之方式設置，由4個單位區域(單位區域P-1、P-2、P-3、P-4)共有。各像素P之受光透鏡50具有例如圓的平面形狀。
＜變化例5＞ 圖18係示意性顯示上述實施形態之變化例5之攝像裝置(攝像裝置100D)之主要部分之平面構成者。圖19與顯示攝像裝置100之圖2對應。在該攝像裝置100D中，各像素P具有8個單位區域(單位區域P-1、P-2、P-3、P-4、P-5、P-6、P-7、P-8)。除此方面以外，攝像裝置100D具有與上述實施形態之攝像裝置100同樣之構成，且其作用及效果亦同樣。
單位區域P-1、單位區域P-2、單位區域P-3及單位區域P-4沿X軸方向排列，單位區域P-1與單位區域P-5沿Y軸方向排列。單位區域P-5、單位區域P-6、單位區域P-7及單位區域P-8沿X軸方向排列。單位區域P-2與單位區域P-6、單位區域P-3與單位區域P-7、單位區域P-4與單位區域P-8分別沿Y軸方向排列。亦即，各像素P包含4×2之8個單位區域P-1、P-2、P-3、P-4。單位區域P-1、P-2、P-3、P-4、P-5、P-6、P-7、P-8排列平面形狀例如為矩形，Y軸方向之大小變得大於X軸方向之大小。例如，單位區域P-1、P-2、P-3、P-4、P-5、P-6、P-7、P-8之Y軸方向之大小成為X軸方向之大小之2倍。
在單位區域P-1、P-2、P-3、P-4，P-4、P-5、P-6、P-7、P-8各自設置有電荷保持部C。例如，分別而言，在單位區域P-1設置有重置電晶體RST，在單位區域P-2設置有放大電晶體AMP，在單位區域P-3設置有選擇電晶體SEL，在單位區域P-4設置有虛設電晶體DMY。單位區域P-1、P-2、P-3、P-4、P-5、P-6、P-7、P-8各者之浮動擴散部FD相互藉由配線113而連接。
圖19將設置於像素P之受光透鏡50之平面構成與彩色濾光器40及元件分離部43一起顯示。受光透鏡50例如以跨於在X軸方向鄰接之2個單位區域之方式設置。例如，由單位區域P-1及單位區域P-2共有受光透鏡50，由單位區域P-3及單位區域P-4共有受光透鏡50，由單位區域P-5及單位區域P-6共有受光透鏡50，由單位區域P-7及單位區域P-8共有受光透鏡50。在共有該受光透鏡50之2個單位區域，設置有相同顏色之彩色濾光器40。例如，在單位區域P-1及單位區域P-2設置有紅色之彩色濾光器(彩色濾光器40R)，在單位區域P-3及單位區域P-4設置有綠色之彩色濾光器(彩色濾光器40G)，在單位區域P-5及單位區域P-6設置有綠色之彩色濾光器40G，在單位區域P-7及單位區域P-8設置有藍色之彩色濾光器(彩色濾光器40B)。
＜變化例6＞ 圖20及圖21係示意性顯示上述實施形態之變化例6之攝像裝置(攝像裝置100E)之主要部分之構成者。圖20顯示像素P之平面構成，圖21顯示沿圖20所示之XX-XX’線之剖面構成。圖20與顯示攝像裝置100之圖2對應，圖21與顯示攝像裝置100之圖3對應。在該攝像裝置100E中，電荷保持部C具有擴散層Cs及配線Cw(圖21)。除此方面以外，攝像裝置100E具有與上述實施形態之攝像裝置100同樣之構成，且其作用及效果亦同樣。
擴散層Cs係自半導體基板11之面11S1遍及半導體基板11之厚度方向之N型之雜質擴散區域。擴散層Cs例如露出於半導體基板11之面11S1，在PD 41與擴散層Cs之間設置有P井42。配線Cw例如設置於多層配線層112，與擴散層Cs對向。
攝像裝置100E例如具有與上述攝像裝置100所說明者同樣之像素電路(圖6)。
圖22顯示攝像裝置100E之像素電路之另一例。在攝像裝置100E中，單位區域P-1之電荷保持部C與單位區域P-2之電荷保持部C可被電性連接。換言之，在攝像裝置100E中，可在單位區域P-1與單位區域P-2之間共有電荷保持部C。此時，例如，單位區域P-1之配線Cw與單位區域P-2之配線Cw藉由多層配線層112之配線而電性連接。
攝像裝置100E之受光透鏡50例如與上述實施形態所說明者同樣地，就每一像素P設置(圖7)。
又，攝像裝置100E之各像素P可包含在X軸方向排列之2個單位區域(單位區域P-1、P-2)(圖20、圖21)，或可與上述變化例2所說明者同樣地，包含在Y軸方向排列之2個單位區域。攝像裝置100E之各像素P可與上述變化例3、4所說明者同樣地，包含4個或8個單位區域。
＜變化例7＞ 圖23係示意性顯示上述實施形態之變化例7之攝像裝置(攝像裝置100F)之主要部分之剖面構成者。圖23與顯示攝像裝置100之圖3對應。圖24顯示攝像裝置100F之概略構成之一例。該攝像裝置100F具有由包含半導體基板11之第1基板10、及包含半導體基板21之第2基板20積層而成之三維構造。在半導體基板11設置有進行光電轉換之感測器像素12，在半導體基板21設置有輸出基於自感測器像素輸出之電荷之圖像信號之讀出電路22。除此方面以外，攝像裝置100F具有與上述實施形態之攝像裝置100同樣之構成，且其作用及效果亦同樣。此處，半導體基板21對應於本發明之「第2半導體基板」之一具體例。
攝像裝置100F係由3個基板(第1基板10、第2基板20及第3基板30)依序積層而成者。
第1基板10如上述般在半導體基板11具有進行光電轉換之複數個感測器像素12。複數個感測器像素12在第1基板10之像素區域13內呈行列狀設置。第2基板20在半導體基板21就每4個感測器像素12各具有1個輸出基於自感測器像素12輸出之電荷之像素信號之讀出電路22。第2基板20具有：在列方向延伸之複數條像素驅動線23、及在行方向延伸之複數條垂直信號線24。第3基板30在半導體基板31具有處理像素信號之邏輯電路32。邏輯電路32具有例如：垂直驅動電路33、行信號處理電路34、水平驅動電路35及系統控制電路36。邏輯電路32(具體而言水平驅動電路35)將每一感測器像素12之輸出電壓Vout輸出至外部。在邏輯電路32中，例如，可在與源極電極及汲極電極相接之雜質擴散區域之表面，形成包含CoSi2 或NiSi等之利用矽化物(Self Aligned Silicide，自對準矽化物)製程而形成之矽化物的低電阻區域。
垂直驅動電路33例如以列單位依序選擇複數個感測器像素12。行信號處理電路34例如對於從由垂直驅動電路33選擇之列之各感測器像素12輸出之像素信號，施以相關雙取樣(Correlated Double Sampling：CDS)處理。行信號處理電路34例如藉由施以CDS處理而提取像素信號之信號位準，並保持與各感測器像素12之受光量相應之像素資料。水平驅動電路35例如將由行信號處理電路34保持之像素資料依次輸出至外部。系統控制電路36例如控制邏輯電路32內之各區塊(垂直驅動電路33、行信號處理電路34及水平驅動電路35)之驅動。
圖25係顯示感測器像素12及讀出電路22之一例者。以下，如圖25所示，針對2個感測器像素12共有1個讀出電路22之情形進行說明。此處，所謂「共有」係意指將2個感測器像素12之輸出被輸入至共通之讀出電路22。共有1個讀出電路22之感測器像素12之數目可為例如4個或8個等，並不限定於2個。
各感測器像素12具有相互共通之構成要素。在圖25中，為了將各感測器像素12之構成要素相互區別，而於各感測器像素12之構成要素之符號之末尾賦予辨識編號(1、2)。以下，雖然在必須將各感測器像素12之構成要素相互區別之情形下，於各感測器像素12之構成要素之符號之末尾賦予辨識編號，但在無須將各感測器像素12之構成要素相互區別之情形下，省略各感測器像素12之構成要素之符號之末尾之辨識編號。
各感測器像素12具有例如：光電二極體PD、與光電二極體PD電性連接之傳送電晶體TRa、TRb、暫時保持經由傳送電晶體TRa自光電二極體PD輸出之電荷之浮動擴散部FD、及暫時保持經由傳送電晶體TRb自光電二極體PD輸出之電荷之電荷保持部C。光電二極體PD進行光電轉換而產生與受光量相應之電荷。光電二極體PD之陰極電性連接於傳送電晶體TR之源極，光電二極體PD之陽極電性連接於基準電位線(例如接地)。傳送電晶體TRa之汲極電性連接於浮動擴散部FD，傳送電晶體TRb之源極電性連接於電荷保持部C，傳送電晶體TRa、TRb之閘極電性連接於像素驅動線23。傳送電晶體TRa、TRb為例如MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)。
共有1個讀出電路22之各感測器像素12之浮動擴散部FD相互電性連接，且電性連接於共通之讀出電路22之輸入端。讀出電路22具有例如：重置電晶體RST、選擇電晶體SEL、及放大電晶體AMP。此外，選擇電晶體SEL可根據需要而省略。重置電晶體RST之源極(讀出電路22之輸入端)電性連接於浮動擴散部FD，重置電晶體RST之汲極電性連接於電源線VDD及放大電晶體AMP之汲極。重置電晶體RST之閘極電性連接於像素驅動線23。放大電晶體AMP之源極電性連接於選擇電晶體SEL之汲極，放大電晶體AMP之閘極電性連接於重置電晶體RST之源極。選擇電晶體SEL之源極(讀出電路22之輸出端)電性連接於垂直信號線24，選擇電晶體SEL之閘極電性連接於像素驅動線23。此處，重置電晶體RST、選擇電晶體SEL及放大電晶體AMP對應於本發明之「輸出電晶體」之一具體例。
傳送電晶體TRa、TRb在傳送電晶體TRa、TRb成為導通狀態時，將光電二極體PD之電荷及電荷保持部C之電荷傳送至浮動擴散部FD。傳送電晶體TRa、TRb之閘極(傳送閘極TG)例如如圖23所示般自半導體基板11之表面延伸至貫通P井42且到達PD 41之深度。重置電晶體RST將浮動擴散部FD之電位重置為特定之電位。在重置電晶體RST成為導通狀態時，將浮動擴散部FD之電位重置為電源線VDD之電位。選擇電晶體SEL控制來自讀出電路22之像素信號之輸出時序。放大電晶體AMP產生與由浮動擴散部FD保持之電荷之位準相應之電壓之信號，而作為像素信號。放大電晶體AMP係構成源極隨耦型放大器，輸出與在光電二極體PD產生之電荷之位準相應之電壓之像素信號者。放大電晶體AMP在選擇電晶體SEL成為導通狀態時將浮動擴散部FD之電位放大，將與該電位相應之電壓經由垂直信號線24輸出至行信號處理電路34。重置電晶體RST、放大電晶體AMP及選擇電晶體SEL為例如MOSFET。
此外，如圖26所示，選擇電晶體SEL可設置於電源線VDD與放大電晶體AMP之間。此情形下，重置電晶體RST之汲極電性連接於電源線VDD及選擇電晶體SEL之汲極。選擇電晶體SEL之源極電性連接於放大電晶體AMP之汲極，選擇電晶體SEL之閘極電性連接於像素驅動線23。放大電晶體AMP之源極(讀出電路22之輸出端)電性連接於垂直信號線24，放大電晶體AMP之閘極電性連接於重置電晶體RST之源極。又，如圖27及圖28所示，FD傳送電晶體FDG可設置於重置電晶體RST之源極與放大電晶體AMP之閘極之間。
FD傳送電晶體FDG在切換轉換效率時使用。一般而言，於在較暗之場所之攝影時，像素信號較小。在基於Q=CV進行電荷電壓轉換時，若浮動擴散部FD之電容(FD電容CFD )較大，則在放大電晶體AMP，轉換為電壓時之V變小。另一方面，在較亮之場所中，由於像素信號變大，故若FD電容CFD 不大，則在浮動擴散部FD不會完全接收光電二極體PD之電荷。進而，FD電容CFD 必須變大，以使在放大電晶體AMP，轉換為電壓時之V不會變得過大(換言之變小)。基於其等，在將FD傳送電晶體FDG設為導通時，由於增加FD傳送電晶體FDG之量之閘極電容，故整體之FD電容CFD 變大。另一方面，在將FD傳送電晶體FDG設為關斷時，整體之FD電容CFD 變小。如此，藉由將FD傳送電晶體FDG進行導通關斷切換，而可將FD電容CFD 設為可變，切換轉換效率。
圖29係顯示複數個讀出電路22與複數條垂直信號線24之連接態樣之一例者。在複數個讀出電路22在垂直信號線24之延伸方向(例如行方向)排列地配置時，複數條垂直信號線24可就每一讀出電路22各分配1條。例如，如圖29所示，在4個讀出電路22於垂直信號線24之延伸方向(例如行方向)排列地配置之情形下，4條垂直信號線24可就每一讀出電路22各分配1條。此外，在圖29中，為了區別各垂直信號線24，而於各垂直信號線24之符號之末尾賦予辨識編號(1、2、3、4)。
其次，針對攝像裝置100F之垂直方向之剖面構成，利用圖23進行說明。攝像裝置100F如上述般具有依序積層有第1基板10、第2基板20及第3基板30之構成，進而在第1基板10之背面(光入射面)側具備彩色濾光器40及受光透鏡50。彩色濾光器40及受光透鏡50各者例如就每一感測器像素12各設置1個。即，攝像裝置100F為背面照射型攝像裝置。
第1基板10係在半導體基板11之面11S1上積層絕緣層46而構成。第1基板10具有絕緣層46，而作為層間絕緣膜51之一部分。絕緣層46設置於半導體基板11與後述之半導體基板21之間。
第1基板10就每一感測器像素12具有光電二極體PD、傳送電晶體TR、浮動擴散部FD及電荷保持部C。第1基板10成為在半導體基板11之面11S1側(與光入射面側為相反側、第2基板20側)之一部分設置有傳送電晶體TR及浮動擴散部FD之構成。第1基板10具有將各感測器像素12分離之元件分離部43。第1基板10例如更具有與半導體基板11之面11S2相接之固定電荷膜45。固定電荷膜45為了抑制產生因為半導體基板11之受光面側之界面狀態而導致之暗電流，而帶負電。固定電荷膜45例如由具有負的固定電荷之絕緣膜形成。作為此絕緣膜之材料，例如可舉出氧化鉿、氧化鋯、氧化鋁、氧化鈦或氧化鉭。藉由固定電荷膜45誘發之電場，而在半導體基板11之受光面側之界面形成電洞蓄積層。藉由該電洞蓄積層而抑制產生來自界面之電子。
第2基板20係在半導體基板21上積層絕緣層52而構成。第2基板20具有絕緣層52，而作為層間絕緣膜51之一部分。絕緣層52設置於半導體基板21與半導體基板31之間。半導體基板21由矽基板構成。第2基板20就每2個感測器像素12具有1個讀出電路22。第2基板20成為在半導體基板21之表面(與第3基板30對向之面21S1、一個面)側之一部分設置有讀出電路22之構成。第2基板20對於半導體基板11之表面(面11S1)朝向半導體基板21之背面(面21S2)貼合於第1基板10。即，第2基板20面對背地貼合於第1基板10。第2基板20進而在與半導體基板21相同之層內具有貫通半導體基板21之絕緣層53。第2基板20具有絕緣層53，而作為層間絕緣膜51之一部分。絕緣層53以覆蓋後述之貫通配線54之側面之方式設置。
包含第1基板10及第2基板20之積層體具有：層間絕緣膜51、及設置於層間絕緣膜51內之貫通配線54。上述積層體就每一感測器像素12具有1條貫通配線54。貫通配線54在半導體基板21之法線方向延伸，貫通層間絕緣膜51中之包含絕緣層53之部位而設置。第1基板10及第2基板20藉由貫通配線54而相互電性連接。具體而言，貫通配線54電性連接於浮動擴散部FD及配線113。
第2基板20例如在絕緣層52內具有與讀出電路22及半導體基板21電性連接之複數個連接部59。第2基板20例如進一步在絕緣層52上具有配線層56。配線層56具有例如：絕緣層57、及設置於絕緣層57內之複數條像素驅動線23及複數條垂直信號線24。配線層56例如進一步在絕緣層57內將複數條連接配線55就每2個感測器像素12各具有1條。連接配線55將電性連接於共有讀出電路22之2個感測器像素12中所含之浮動擴散部FD之各貫通配線54相互電性連接。
配線層56例如進一步在絕緣層57內具有複數個墊電極58。各墊電極58由例如Cu(銅)、Al(鋁)等之金屬形成。各墊電極58露出於配線層56之表面。各墊電極58用於第2基板20與第3基板30之電性連接、及第2基板20與第3基板30之貼合。複數個墊電極58例如就每一像素驅動線23及垂直信號線24各設置1個。此處，墊電極58之總數(或，墊電極58與墊電極64(後述)之接面之總數少於第1基板10中所含之感測器像素12之總數。
第3基板30例如在半導體基板31上積層層間絕緣膜61而構成。此外，由於第3基板30如後述般以表面側之面彼此貼合於第2基板20，故在針對第3基板30內之構成進行說明時，上下之說明與圖式中之上下方向相反。半導體基板31由矽基板構成。第3基板30成為在半導體基板31之表面(面31S1)側之一部分設置有邏輯電路32之構成。第3基板30例如進一步在層間絕緣膜61上具有配線層62。配線層62具有例如：絕緣層63、及設置於絕緣層63內之複數個墊電極64。複數個墊電極64與邏輯電路32電性連接。各墊電極64由例如Cu(銅)形成。各墊電極64露出於配線層62之表面。各墊電極64用於第2基板20與第3基板30之電性連接、及第2基板20與第3基板30之貼合。又，墊電極64可未必為複數個，即便為1個亦可與邏輯電路32電性連接。第2基板20及第3基板30藉由墊電極58、64彼此之接合而相互電性連接。即，傳送電晶體TR之閘極(傳送閘極TG)經由貫通配線54、及墊電極58、64電性連接於邏輯電路32。第3基板30在半導體基板21之表面(面21S1)側朝向半導體基板31之表面(面31S1)貼合於第2基板20。即，第3基板30面對面地貼合於第2基板20。
圖30及圖31係顯示攝像裝置100F之水平方向之剖面構成之一例者。圖30係顯示圖23之剖面Sec1中之剖面構成之一例的圖，圖31係顯示圖23之剖面Sec2中之剖面構成之一例的圖。此外，在圖30中，於顯示圖23之剖面Sec1中之剖面構成之一例之圖中，重合有顯示半導體基板11之表面構成之一例之圖，且絕緣層46省略。又，在圖31中，於顯示圖23之剖面Sec2中之剖面構成之一例之圖中，重合有顯示半導體基板21之表面構成之一例之圖。
在共有讀出電路22之2個感測器像素12中，2個浮動擴散部FD例如介隔著元件分離部43相互接近地配置。在共有讀出電路22之2個感測器像素12中，2個電荷保持部C自隔著2個浮動擴散部FD對向之區域彎曲延伸至共有讀出電路22之2個感測器像素12之間之元件分離部43附近。在攝像裝置100F中，由於讀出電路22設置於第2基板20，故與攝像裝置100等相比，容易增大電荷保持部C之面積。亦即，容易增大電荷保持部C之電容。
由2個感測器像素12共有之1個讀出電路22例如由存在於與2個感測器像素12對向之區域內的重置電晶體RST、放大電晶體AMP及選擇電晶體SEL構成。由2個感測器像素12共有之1個讀出電路22例如由設置於與一個感測器像素12對向之區域內之放大電晶體AMP及重置電晶體RST、及設置於與另一感測器像素12對向之區域內之選擇電晶體SEL及虛設電晶體DMY而構成。
圖32顯示沿圖31所示之I-I’線之剖面構成。如圖23所示，隔著元件分離部43相鄰之2條貫通配線54各自電性連接於浮動擴散部FD。該2條貫通配線54經由配線層56之配線113相互連接。又，如圖31、圖32所示，另一貫通配線54經由配線層56之配線及連接部59電性連接於放大電晶體AMP之閘極電極AMP-G。電性連接於該放大電晶體AMP之閘極電極AMP-G之配線層56之配線經由配線113電性連接於浮動擴散部FD。
攝像裝置100F由於具有第1基板10、第2基板20及第3基板30之積層構造，故在與設置有PD 41、浮動擴散部FD及電荷保持部C之第1基板10不同之基板(第2基板20)形成放大電晶體AMP及選擇電晶體SEL。藉此，可增大放大電晶體AMP及選擇電晶體SEL之佔有面積，而有效地抑制雜訊。又，亦可增加電荷保持部C之電容。進而，在製造工序之方面上亦可使放大電晶體AMP及選擇電晶體SEL之製造溫度最佳化，而抑制產生雜訊。
此外，由於具有邏輯電路32之第3基板30積層於設置有PD 41等之第1基板10，故可減小晶片尺寸。
圖33係顯示攝像裝置100F之垂直方向之剖面構成之另一例者。如此，第2基板20與第3基板30之電性連接可在與第1基板10之周邊區域14對向之區域進行。周邊區域14相當於第1基板10之邊框區域，設置於像素區域13之周緣。該第2基板20在與周邊區域14對向之區域具有複數個墊電極58，第3基板30在與周邊區域14對向之區域具有複數個墊電極64。第2基板20及第3基板30藉由設置於與周邊區域14對向之區域之墊電極58、64彼此之接合而相互電性連接。
如此，第2基板20及第3基板30可藉由設置於與周邊區域14對向之區域之墊電極58、64彼此之接合而相互電性連接。藉此，與在與像素區域13對向之區域，將墊電極58、64彼此接合之情形相比，可降低阻礙每1像素之面積微細化之虞。因而，除上述所說明之效果以外，可以與截至目前同等之晶片尺寸提供不阻礙每1像素之面積微細化之3層構造之攝像裝置100F。
圖34係顯示攝像裝置100F之電路構成之一例者。該攝像裝置100F例如為搭載有行並列ADC之CMOS影像感測器。
如圖34所示，攝像裝置100F成為除具有包含光電轉換元件之複數個感測器像素12呈行列狀(矩陣狀)二維配置而成之像素區域13以外，還具有垂直驅動電路33、行信號處理電路34、參考電壓供給部38、水平驅動電路35、水平輸出線37及系統控制電路36的構成。
在該系統構成中，系統控制電路36基於主時脈MCK產生成為垂直驅動電路33、行信號處理電路34、參考電壓供給部38及水平驅動電路35等之動作之基準的時脈信號及控制信號等，並對於垂直驅動電路33、行信號處理電路34、參考電壓供給部38及水平驅動電路35等賦予。
又，垂直驅動電路33與像素區域13之各感測器像素12一起形成於第1基板10，進而，亦形成於讀出電路22所形成之第2基板20。行信號處理電路34、參考電壓供給部38、水平驅動電路35、水平輸出線37及系統控制電路36形成於第3基板30。
作為感測器像素12，雖然此處省略圖示，但例如可利用除具有光電二極體PD以外，還具有將在光電二極體PD進行光電轉換而獲得之電荷傳送至浮動擴散部FD之傳送電晶體TR之構成之感測器像素。又，作為讀出電路22，雖然此處省略圖示，但例如可利用具有控制浮動擴散部FD之電位之重置電晶體RST、輸出與浮動擴散部FD之電位相應之信號之放大電晶體AMP、及用於進行像素選擇之選擇電晶體SEL之3電晶體構成之讀出電路。
在像素區域13中二維配置有感測器像素12，且對於該m列n行之像素配置就每列配線有像素驅動線23，就每行配線有垂直信號線24。複數條像素驅動線23之各一端連接於與垂直驅動電路33之各列對應之各輸出端。垂直驅動電路33由移位暫存器等構成，經由複數條像素驅動線23進行像素區域13之列位址及列掃描之控制。
行信號處理電路34例如具有就像素區域13之每一像素行、亦即每一垂直信號線24設置之ADC(類比-數位轉換電路)34-1～34-m，將自像素區域13之各感測器像素12就每行輸出之類比信號轉換為數位信號並輸出。
參考電壓供給部38具有例如DAC(數位-類比轉換電路)38A，而作為產生隨著時間之經過而位準呈傾斜狀變化之所謂之斜波(RAMP)波形之參考電壓Vref的機構。此外，作為產生斜波波形之參考電壓Vref之機構並不限定於DAC 38A。
DAC 38A在自系統控制電路36賦予之控制信號CS1之控制下，基於自該系統控制電路36賦予之時脈CK產生斜波波形之參考電壓Vref，並對於行信號處理電路34之ADC 34-1～34-m供給。
此外，ADC 34-1～34-m各者成為可選擇性地進行與以下各動作模式對應之AD轉換動作之構成，即：利用讀出全部感測器像素12之資訊之連續掃描方式之一般圖框率模式、及與一般圖框率模式時相比，將感測器像素12之曝光時間設定為1/N且將圖框率提高至N倍、例如2倍的高速圖框率模式。該動作模式之切換係藉由自系統控制電路36賦予之控制信號CS2、CS3之控制而執行。又，對於系統控制電路36，自外部之系統控制器(未圖示)賦予用於切換一般圖框率模式與高速圖框率模式之各動作模式之指示資訊。
ADC 34-1～34-m全部成為相同之構成，此處，舉出ADC 34-m為例進行說明。ADC 34-m成為具有比較器34A、作為計數機構之例如向上/向下計數器(圖中記述為U/DCNT)34B、傳送開關34C及記憶體裝置34D之構成。
比較器34A將與自像素區域13之第n行之各感測器像素12輸出之信號相應之垂直信號線24之信號電壓Vx和自參考電壓供給部38供給之斜波波形之參考電壓Vref進行比較，例如，在參考電壓Vref大於信號電壓Vx時輸出Vco成為"H"位凖，在參考電壓Vref為信號電壓Vx以下時輸出Vco成為"L"位凖。
向上/向下計數器34B係非同步計數器，在自系統控制電路36賦予之控制信號CS2之控制下，自系統控制電路36與DAC 18A同時賦予時脈CK，藉由與該時脈CK同步地進行向下(DOWN)計數或向上(UP)計數，而計測自在比較器34A之比較動作之開始起直至比較動作之結束為止之比較期間。
具體而言，在一般圖框率模式下，於信號自1個感測器像素12之讀出動作中，在第1次之讀出動作時，藉由進行向下計數而計測第1次之讀出時之比較時間，在第2次之讀出動作時，藉由進行向上計數而計測第2次之讀出時之比較時間。
另一方面，在高速圖框率模式下，將針對某一列之感測器像素12之計數結果就此保持，繼而，針對下一列之感測器像素12，根據前一次之計數結果在第1次之讀出動作時藉由進行向下計數而計測第1次之讀出時之比較時間，在第2次之讀出動作時藉由進行向上計數而計測第2次之讀出時之比較時間。
傳送開關34C在自系統控制電路36賦予之控制信號CS3之控制下，於一般圖框率模式下，在針對某一列之感測器像素12之向上/向下計數器34B之計數動作完成之時點成為導通(閉合)狀態而將該向上/向下計數器34B之計數結果傳送至記憶體裝置34D。
另一方面，在例如N=2之高速圖框率下，於針對某一列之感測器像素12之向上/向下計數器34B之計數動作完成之時點為關斷(斷開)狀態不變，繼而，在針對下一列之感測器像素12之向上/向下計數器34B之計數動作完成之時點成為導通狀態而將針對該向上/向下計數器34B之垂直2像素份額之計數結果傳送至記憶體裝置34D。
如此，自像素區域13之各感測器像素12經由垂直信號線24被供給至每行之類比信號藉由ADC 34-1～34-m之比較器34A及向上/向下計數器34B之各動作而被轉換為N位元之數位信號且被儲存於記憶體裝置34D。
水平驅動電路35由移位暫存器等而構成，進行行信號處理電路34之ADC 34-1～34-m之行位址及行掃描之控制。在該水平驅動電路35之控制下，由ADC 34-1～34-m各者予以AD轉換之N位元之數位信號依序被讀出至水平輸出線37，且經由該水平輸出線37作為攝像資料被輸出。
此外，雖然在本發明中無直接關聯而未特別圖示，但除上述構成要素以外亦可設置對經由水平輸出線37輸出之攝像資料施以各種信號處理之電路等。
在搭載上述構成之本變化例之行並聯ADC之攝像裝置100F中，由於可將向上/向下計數器34B之計數結果經由傳送開關34C選擇性地傳送至記憶體裝置34D，故可獨立地控制向上/向下計數器34B之計數動作、及該向上/向下計數器34B之計數結果向水平輸出線37之讀出動作。
圖35係顯示將3個基板(第1基板10、第2基板20、第3基板30)積層而構成圖34之攝像裝置100F之例者。此處，在第1基板10中，於中央部分形成有包含複數個感測器像素12之像素區域13，在像素區域13之周圍形成有垂直驅動電路33。又，在第2基板20中，於中央部分形成有包含複數個讀出電路22之讀出電路區域15，在讀出電路區域15之周圍形成有垂直驅動電路33。在第3基板30中，形成有行信號處理電路34、水平驅動電路35、系統控制電路36、水平輸出線37及參考電壓供給部38。藉此，與上述變化例同樣地，不會因為基板彼此電性連接之構造，而導致晶片尺寸變大，或阻礙每1像素之面積微細化。其結果，可以與截至目前同等之晶片尺寸提供不阻礙每1像素之面積微細化的3層構造之攝像裝置100F。此外，垂直驅動電路33可僅形成於第1基板10，亦可僅形成於第2基板20。
圖36係顯示上述攝像裝置100F之剖面構成之一例者。圖35等所示之攝像裝置100F係將3個基板(第1基板10、第2基板20、第3基板30)積層而構成。然而，攝像裝置100F可將2個基板(第1基板10、第2基板20)積層而構成。此時，邏輯電路32例如如圖36所示般分別形成於第1基板10、及第2基板20。此處，在邏輯電路32中之設置於第1基板10側之電路32A中，設置有電晶體，該電晶體具有積層有包含可承受高溫製程之材料(例如，high-ｋ)之高介電率膜及金屬閘極電極的閘極構造。另一方面，在設置於第2基板20側之電路32B中，在與源極電極及汲極電極相接之雜質擴散區域之表面形成包含CoSi2 或NiSi等之利用金屬矽化物(Self Aligned Silicide，自對準矽化物)製程而形成之矽化物的低電阻區域26。包含矽化物之低電阻區域由半導體基板之材料與金屬之化合物而形成。藉此，在形成感測器像素12時，可使用熱氧化等之高溫製程。又，在邏輯電路32中設置於第2基板20側之電路32B中，若在與源極電極及汲極電極相接之雜質擴散區域之表面設置有包含矽化物之低電阻區域26，可減少接觸電阻。其結果為，可使在邏輯電路32之運算速度高速化。
圖37顯示上述攝像裝置100F之剖面構成之另一例。在攝像裝置100F中，於第3基板30之邏輯電路32中，可在與源極電極及汲極電極相接之雜質擴散區域之表面形成使用CoSi2 或NiSi等之金屬矽化物(Self Aligned Silicide，自對準矽化物)製程而形成之包含矽化物的低電阻區域37。藉此，在形成感測器像素12時，可使用熱氧化等之高溫製程。又，在邏輯電路32中，若在與源極電極及汲極電極相接之雜質擴散區域之表面設置有包含矽化物之低電阻區域37，可減少接觸電阻。其結果為，可使在邏輯電路32之運算速度高速化。
此外，在上述實施形態及其變化例1～7中，導電型可為相反。例如，在上述實施形態及其變化例1～7之記載中，可將P型替換為N型，將N型替換為P型。在如此之情形下，亦可獲得與上述實施形態及其變化例1～7同樣之效果。
＜應用例＞ 圖38係顯示具備上述實施形態及其變化例1～7之攝像裝置100、100A～100G(以下通記作攝像裝置100)之攝像系統7之概略構成之一例者。
攝像系統7係例如數位靜態相機及視訊攝影機等攝像裝置、或智慧型手機及平板型終端等可攜式終端裝置等之電子機器。攝像系統7具備例如：光學系統241、快門裝置242、攝像裝置100、DSP電路243、圖框記憶體244、顯示部245、記憶部246、操作部247及電源部248。在攝像系統7中，快門裝置242、攝像裝置100、DSP電路243、圖框記憶體244、顯示部245、記憶部246、操作部247及電源部248經由匯流排線249相互連接。
攝像裝置100輸出與入射光相應之圖像資料。光學系統241係具有1片或複數片透鏡者，將來自被攝體之光(入射光)導引至攝像裝置100，且在攝像裝置100之受光面成像。快門裝置242配置於光學系統241及攝像裝置100之間，依照操作部247之控制而控制對攝像裝置100之光照射期間及遮光期間。DSP電路243係處理自攝像裝置100輸出之信號(圖像資料)之信號處理電路。圖框記憶體244以圖框單位暫時保持由DSP電路243予以處理之圖像資料。顯示部245包含例如液晶面板或有機EL(Electro Luminescence，電致發光)面板等之面板型顯示裝置，顯示由攝像裝置100拍攝到之動畫或靜畫。記憶部246係將由攝像裝置100拍攝到到之動畫或靜畫之圖像資料記錄於半導體記憶體或硬碟等之記錄媒體。操作部247依照使用者之操作發出針對攝像系統7具有之各種功能之操作指令。電源部248將成為攝像裝置100、DSP電路243、圖框記憶體244、顯示部245、記憶部246、及操作部247之動作電源之各種電源對該等供給對象適宜供給。
其次，針對攝像系統7之攝像程序進行說明。
圖39顯示攝像系統7之攝像動作之流程圖之一例。使用者藉由對操作部247進行操作而指示攝像開始(步驟S101)。如是，操作部247將攝像指令發送至攝像裝置100(步驟S102)。攝像裝置100(具體而言，系統控制電路36)在接收到攝像指令時，執行利用特定之攝像方式之攝像(步驟S103)。
攝像裝置100將經由光學系統241及快門裝置242在受光面成像之光(圖像資料)輸出至DSP電路243。此處，所謂圖像資料係基於由浮動擴散部FD暫時保持之電荷而產生之像素信號之所有像素份額之資料。DSP電路243基於自攝像裝置100輸入之圖像資料進行特定之信號處理(例如雜訊降低處理等)(步驟S104)。DSP電路243使已進行特定之信號處理之圖像資料保持於圖框記憶體244，圖框記憶體244使圖像資料記憶於記憶部246(步驟S105)。如此，進行攝像系統7之攝像。
在本適用例中，攝像裝置100應用於攝像系統7。藉此，由於可將攝像裝置100小型化或高精細化，故可提供一種小型或高精細之攝像系統7。
圖40係顯示非積層型固體攝像裝置(固體攝像裝置23210)及可應用本發明之技術之積層型固體攝像裝置(固體攝像裝置23020)之構成例之概要的圖。
圖40之A顯示非積層型固體攝像裝置之概略構成例。固體攝像裝置23010如圖40之A所示般，具有1個晶粒(半導體基板)23011。於該晶粒23011，搭載有：像素區域23012，其呈陣列狀配置有像素；控制電路23013，其進行像素之驅動及其他各種控制；及邏輯電路23014，其用於信號處理。
圖40之B及C顯示積層型固體攝像裝置之概略構成例。固體攝像裝置23020如圖40之B及C所示般，感測器晶粒23021與邏輯晶粒23024此2個晶粒積層且電性連接，而構成為1個半導體晶片。
在圖40之B中，於感測器晶粒23021，搭載有像素區域23012與控制電路23013，於邏輯晶粒23024，搭載有包含進行信號處理之信號處理電路之邏輯電路23014。再者，可在感測器晶粒20321中搭載例如上述之讀出電路22等。
在圖40之C中，於感測器晶粒23021，搭載有像素區域23012，於邏輯晶粒23024，搭載有控制電路23013及邏輯電路23014。
圖41係顯示積層型固體攝像裝置23020之第1構成例之剖視圖。
於感測器晶粒23021，形成有構成成為像素區域23012之像素之PD(光電二極體)、FD(浮動擴散部)、Tr(MOS FET)、及成為控制電路23013之Tr等。進而，於感測器晶粒23021，形成具有複數層、在本例中為3層之配線23110之配線層23101。此外，控制電路23013(成為其之Tr)可構成於邏輯晶粒23024，而非構成於感測器晶粒23021。
於邏輯晶粒23024，形成有構成邏輯電路23014之Tr。進而，於邏輯晶粒23024形成具有複數層、在本例中為3層之配線23170之配線層23161。又，於邏輯晶粒23024，形成在內壁面形成有絕緣膜23172之連接孔23171，於連接孔23171內，埋入有與配線23170等連接之連接導體23173。
感測器晶粒23021與邏輯晶粒23024以彼此之配線層23101及23161相向之方式被貼合，藉此，構成由感測器晶粒23021與邏輯晶粒23024積層而成之積層型固體攝像裝置23020。於感測器晶粒23021與邏輯晶粒23024貼合之面，形成保護膜等之膜23191。
於感測器晶粒23021，形成連接孔23111，該連接孔23111自感測器晶粒23021之背面側(光朝PD入射之側)(上側)貫通感測器晶粒23021而到達邏輯晶粒23024之最上層之配線23170。進而，於感測器晶粒23021與連接孔23111接近而形成連接孔23121，該連接孔23121自感測器晶粒23021之背面側到達第1層配線23110。於連接孔23111之內壁面，形成絕緣膜23112，於連接孔23121之內壁面，形成絕緣膜23122。而且，於連接孔23111及23121內，分別埋入有連接導體23113及23123。連接導體23113與連接導體23123在感測器晶粒23021之背面側被電性連接，藉此，感測器晶粒23021與邏輯晶粒23024經由配線層23101、連接孔23121、連接孔23111、及配線層23161被電性連接。
圖42係顯示積層型固體攝像裝置23020之第2構成例之剖視圖。
在固體攝像裝置23020之第2構成例中，藉由形成於感測器晶粒23021之1個連接孔23211，而將感測器晶粒23021(之配線層23101(之配線23110))、與邏輯晶粒23024(之配線層23161(之配線23170))電性連接。
亦即，在圖42中，連接孔23211以自感測器晶粒23021之背面側貫通感測器晶粒23021而達到邏輯晶粒23024之最上層之配線23170，且到達感測器晶粒23021之最上層之配線23110之方式形成。於連接孔23211之內壁面，形成有絕緣膜23212，於連接孔23211內，埋入連接導體23213。於上述之圖41中，藉由2個連接孔23111及23121，感測器晶粒23021與邏輯晶粒23024電性連接，在圖42中，藉由1個連接孔23211，而感測器晶粒23021與邏輯晶粒23024電性連接。
圖43係顯示積層型固體攝像裝置23020之第3構成例之剖視圖。
圖43之固體攝像裝置23020於在感測器晶粒23021與邏輯晶粒23024貼合之面未形成保護膜等之膜23191之方面，與在感測器晶粒23021與邏輯晶粒23024貼合之面形成有保護膜等之膜23191之圖41之情形不同。
圖43之固體攝像裝置23020以配線23110及23170直接接觸之方式，使感測器晶粒23021與邏輯晶粒23024重合，藉由一面施加所需之加重一面加熱，將配線23110及23170直接接合而構成。
圖44係顯示可應用本發明之技術之積層型固體攝像裝置之另一構成例之剖視圖。
在圖44中，固體攝像裝置23401為積層有感測器晶粒23411、邏輯晶粒23412、記憶體晶粒23413之3個晶粒之3層之積層構造。
記憶體晶粒23413例如具有記憶體電路，該記憶體電路進行在由邏輯晶粒23412進行之信號處理中暫時所需之資料之記憶。
在圖44中，可於感測器晶粒23411之下，邏輯晶粒23412及記憶體晶粒23413依序積層，邏輯晶粒23412及記憶體晶粒23413以相反之順序，亦即以記憶體晶粒23413及邏輯晶粒23412之順序積層於感測器晶粒23411之下。
此外，於圖44中，於感測器晶粒23411，形成有成為像素之光電轉換部之PD，或像素Tr之源極/汲極區域。
於PD之周圍經由閘極絕緣膜形成閘極電極，藉由與閘極電極成對之源極/汲極區域而形成像素Tr 23421、像素Tr 23422。
與PD相鄰之像素Tr 23421為傳送Tr，構成該像素Tr 23421之成對之源極/汲極區域之一者成為FD。
又，於感測器晶粒23411，形成有層間絕緣膜，於層間絕緣膜形成有連接孔。於連接孔，形成有與像素Tr 23421、及像素Tr 23422連接之連接導體23431。
進而，於感測器晶粒23411，形成具有連接於各連接導體23431之複數層配線23432之配線層23433。
又，於感測器晶粒23411之配線層23433之最下層，形成有成為外部連接用之電極之鋁墊23434。亦即，在感測器晶粒23411中，於較配線23432更靠近與邏輯晶粒23412之接著面23440之位置形成有鋁墊23434。鋁墊23434用作與外部之信號之輸入輸出之配線之一端。
進而，於感測器晶粒23411，形成有用於與邏輯晶粒23412電性連接之接點23441。接點23441連接於邏輯晶粒23412之接點23451，且亦連接於感測器晶粒23411之鋁墊23442。
而且，在感測器晶粒23411，以自感測器晶粒23411之背面側(上側)到達鋁墊23442之方式形成有墊孔23443。
圖45係顯示積層型固體攝像裝置23020之第3構成例之剖視圖。
如圖45所示，可藉由連接配線(連接配線23136、23158)，將感測器晶粒23021與邏輯晶粒23024結合。連接配線23136露出於感測器晶粒23021之與邏輯晶粒23024之接合面。連接配線23158露出於邏輯晶粒23024之與感測器晶粒23021之接合面。連接配線23136、23158在感測器晶粒23021與邏輯晶粒23024之接合面相互相接。連接配線23136、23158由例如銅(Cu)等之金屬構成。如此，感測器晶粒23021與邏輯晶粒23024可藉由金屬直接接合而接合。
本發明之技術可應用於如以上之固體攝像裝置。例如，可在配線23110及配線層23161，設置例如上述之複數條像素驅動線23及複數條垂直信號線24。
＜應用例＞ (應用例1) 本發明之技術(本發明)可應用於各種製品。例如，本發明之技術可實現為搭載於汽車、電動汽車、油電混合汽車、機車、自行車、個人移動性裝置、飛機、無人機、船舶、機器人等任一種類之移動體之裝置。
圖46係顯示作為可應用本發明之技術之移動體控制系統之一例之車輛控制系統之概略構成例的方塊圖。
車輛控制系統12000具備經由通訊網路12001連接之複數個電子控制單元。在圖46所示之例中，車輛控制系統12000具備：驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及綜合控制單元12050。又，作為綜合控制單元12050之功能構成，圖示有微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface，介面)12053。
驅動系統控制單元12010依照各種程式控制與車輛之驅動系統相關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等之用於產生車輛之驅動力之驅動力產生裝置、用於將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛之舵角之轉向機構、及產生車輛之制動力之制動裝置等的控制裝置而發揮功能。
車體系統控制單元12020依照各種程式控制裝備於車體之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙門禁系統、智慧型鑰匙系統、電動車窗裝置、或頭燈、尾燈、煞車燈、方向燈或霧燈等之各種燈之控制裝置而發揮功能。此情形下，可對車體系統控制單元12020輸入自代替鑰匙之可攜式機發出之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，而控制車輛之門鎖裝置、電動車窗裝置、燈等。
車外資訊檢測單元12030檢測搭載車輛控制系統12000之車輛外部之資訊。例如，在車外資訊檢測單元12030連接有攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收拍攝到之圖像。車外資訊檢測單元12030可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。
攝像部12031係接收光且輸出與該光之受光量相應之電信號之光感測器。攝像部12031可將電信號作為圖像輸出，亦可作為測距之資訊而輸出。又，攝像部12031接收到之光可為可見光，亦可為紅外線等之非可見光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040連接有例如檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040基於自駕駛者狀態檢測部12041輸入之檢測資訊，可算出駕駛者之疲勞度或注意力集中度，亦可判別駕駛者是否打瞌睡。
微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，且對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含車輛之避免碰撞或緩和衝擊、基於車距之追隨行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道脫離警告等的ADAS(Advanced Driver Assistance System，先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051藉由基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛之周圍之資訊而控制驅動力產生裝置、轉向機構或制動裝置等，而可進行以不依賴駕駛者之操作而自律行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051可進行根據由車外資訊檢測單元12030檢測到之前方車或對向車之位置而控制頭燈、而將遠光燈切換為近光燈等之以謀求防眩為目的之協調控制。
聲音圖像輸出部12052朝可針對車輛之乘客或車外以視覺性或聽覺性通知資訊之輸出裝置，發送聲音及圖像中之至少一者之輸出信號。在圖46之例中，例示有音訊揚聲器12061、顯示部12062及儀表板12063作為輸出裝置。顯示部12062例如可包含車載顯示器及抬頭顯示器之至少一者。
圖47係顯示攝像部12031之設置位置之例之圖。
在圖47中，車輛12100具有攝像部12101、12102、12103、12104、12105作為攝像部12031。
攝像部12101、12102、12103、12104、12105設置於例如車輛12100之前保險桿、側視鏡、後保險桿、後門及車廂內之擋風玻璃之上部等之位置。前保險桿所具備之攝像部12101及車廂內之擋風玻璃之上部所具備之攝像部12105主要獲得車輛12100之前方之圖像。後照鏡所具備之攝像部12102、12103主要取得車輛12100之側方之圖像。後保險桿或後門所具備之攝像部12104主要取得車輛12100之後方之圖像。由攝像部12101及12105取得之前方之圖像主要用於前方車輛或行人、障礙物、號志機、交通標誌或車道線等之檢測。
此外，在圖47中，顯示攝像部12101至12104之攝影範圍之一例。攝像範圍12111表示設置於前保險桿之攝像部12101之攝像範圍，攝像範圍12112、12113表示分別設置於後照鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設置於後保險桿或後門之攝像部12104之攝像範圍。例如，藉由重疊由攝像部12101至12104拍攝到之圖像資料，可獲得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少1者可具有取得距離資訊之功能。例如，攝像部12101至12104之至少一者可為包含複數個攝像元件之立體攝影機，亦可為具有相位差檢測用之像素之攝像元件。
例如，微電腦12051藉由基於根據攝像部12101至12104獲得之距離資訊，求得與攝像範圍12111至12114內之各立體物相隔之距離、及該距離之時間性變化(對於車輛12100之相對速度)，而可尤其將位於車輛12100之行進路上最近之立體物、且為在與車輛12100大致相同之方向以特定之速度(例如0 km/h以上)行駛之立體物擷取作為前方車。進而，微電腦12051可設定針對前方車於近前應預先確保之車距，進行自動煞車控制(亦包含停止追隨控制)、自動加速控制(亦包含追隨起步控制)等。如此般可進行不依賴駕駛者之操作而自律行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於自攝像部12101至12104獲得之距離資訊，將與立體物相關之立體物資料分類為機車、普通車輛、大型車輛、行人、電線桿等其他之立體物而加以擷取，用於自動迴避障礙物。例如，微電腦12051可將車輛12100之周邊之障礙物辨識為車輛12100之駕駛員可視認之障礙物及難以視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞風險，當遇到碰撞風險為設定值以上而有可能發生碰撞之狀況時，藉由經由音訊揚聲器12061或顯示部12062對駕駛員輸出警報，或經由驅動系統控制單元12010進行強制減速或迴避操舵，而可進行用於避免碰撞之駕駛支援。
攝像部12101至12104之至少1個可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定在攝像部12101至12104之攝像圖像中是否存在有行人而辨識行人。如此之行人之辨識藉由例如提取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之程序、針對表示物體之輪廓之一系列特徵點進行圖案匹配處理而判別是否為行人之程序而進行。當微電腦12051判定在攝像部12101至12104之攝像圖像中存在有行人，且辨識行人時，聲音圖像輸出部12052以對該被辨識出之行人重疊顯示用於強調之方形輪廓線之方式控制顯示部12062。又，聲音圖像輸出部12052亦可以將顯示行人之圖標等顯示於所期望之位置之方式控制顯示部12062。
以上，針對可應用本發明之技術之移動體控制系統之一例進行了說明。本發明之技術可應用於以上所說明之構成中之攝像部12031。具體而言，上述實施形態及其變化例之攝像裝置100可應用於攝像部12031。由於藉由將本發明之技術應用於攝像部12031，而可獲得雜訊較少之高精細之攝影圖像，故可在移動體控制系統中進行利用攝影圖像之高精度之控制。
(應用例2) 圖48係顯示可應用本揭示之技術(本發明)之內視鏡手術系統之概略構成之一例的圖。
在圖48中，圖示施術者(醫生)11131使用內視鏡手術系統11000對病床11133上之患者11132進行手術之狀況。如圖示般，內視鏡手術系統11000包含：內視鏡11100、氣腹管11111或能量處置具11112等之其他手術器具11110、支持內視鏡11100之支持臂裝置11120、及搭載有用於內視鏡下手術之各種裝置之手推車11200。
內視鏡11100由將距前端特定之長度之區域插入患者11132之體腔內之鏡筒11101、及連接於鏡筒11101之基端之相機頭11102構成。在圖示之例中，圖示構成為具有剛性之鏡筒11101之所謂剛性鏡之內視鏡11100，但內視鏡11100可構成為具有撓性之鏡筒之所謂撓性鏡。
在鏡筒11101之前端，設置有供物鏡嵌入之開口部。在內視鏡11100連接有光源裝置11203，由該光源裝置11203產生之光由在鏡筒11101之內部延伸設置之光導光至該鏡筒之前端，並經由物鏡朝向患者11132之體腔內之觀察對象照射。再者，內視鏡11100可為直視鏡，亦可為斜視鏡或側視鏡。
在相機頭11102之內部設置有光學系統及攝像元件，來自觀察對象之反射光(觀察光)藉由該光學系統而集光至該攝像元件。藉由該攝像元件對觀察光進行光電轉換，產生與觀察光對應之電信號、亦即與觀察像對應之圖像信號。該圖像信號作為RAW資料朝相機控制單元(CCU: Camera Control Unit)11201發送。
CCU 11201由CPU(Central Processing Unit，中央處理單元)或GPU(Graphics Processing Unit，圖形處理單元)等而構成，統括地控制內視鏡11100及顯示裝置11202之動作。進而，CCU 11201自相機頭11102接收圖像信號，對該圖像信號實施例如顯影處理(解馬賽克處理)等用於顯示基於該圖像信號之圖像之各種圖像處理。
顯示裝置11202藉由來自CCU 11201之控制而顯示基於由該CCU 11201已實施圖像處理之圖像信號的圖像。
光源裝置11203由例如LED(Light Emitting Diode，發光二極體)等光源構成，對內視鏡11100供給拍攝手術部位等時之照射光。
輸入裝置11204係對於內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204對於內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦距等)之意旨之指示等。
處置具控制裝置11205控制用於燒灼、切開組織或封閉血管等之能量處置具11112之驅動。氣腹裝置11206出於確保內視鏡11100之視野及確保施術者之作業空間之目的，為了使患者11132之體腔膨脹，而經由氣腹管11111將氣體送入該體腔內。記錄器11207係可記錄與手術相關之各種資訊之裝置。印表機11208係可以文字、圖像或圖表等各種形式印刷與手術相關之各種資訊之裝置。
此外，對內視鏡11100供給拍攝手術部位時之照射光之光源裝置11203可由包含例如LED、雷射光源或其等之組合構成之白色光源構成。在由RGB雷射光源之組合構成白色光源之情形下，由於能夠高精度地控制各色(各波長)之輸出強度及輸出時序，故在光源裝置11203中可進行攝像圖像之白平衡之調整。又，此情形下，藉由分時對觀察對象照射來自RGB雷射光源各者之雷射光，與該照射時序同步地控制相機頭11102之攝像元件之驅動，而也可分時拍攝與RGB各者對應之圖像。根據該方法，即便在該攝像元件不設置彩色濾光器，亦可獲得彩色圖像。
又，光源裝置11203可以每隔特定之時間變更所輸出之光之強度之方式控制該驅動。與該光之強度之變更之時序同步地控制相機頭11102之攝像元件之驅動而分時取得圖像，藉由合成該圖像而可產生無所謂欠曝及過曝之高動態範圍之圖像。
又，光源裝置11203可構成為可供給與特殊光觀察對應之特定之波長頻帶下之光。在特殊光觀察中，例如，藉由利用生物體組織之光之吸收之波長依存性，與一般之觀察時之照射光(亦即白色光)相比照射窄頻之光，而進行以高對比度拍攝黏膜表層之血管等之特定之組織之所謂之窄頻光觀察(Narrow Band Imaging，窄頻影像)。或，在特殊光觀察中，可進行利用藉由照射激發光而產生之螢光獲得圖像之螢光觀察。在螢光觀察中，可進行對生物體組織照射激發光而觀察來自該生物體組織之螢光(本身螢光觀察)、或對生物體組織局部注射靛氰綠(ICG)等之試劑且對該生物體組織照射與該試劑之螢光波長對應之激發光而獲得螢光像等。光源裝置11203可構成為可供給與此特殊光觀察對應之窄頻光及/或激發光。
圖49係顯示圖48所示之相機頭11102及CCU 11201之功能構成之一例的方塊圖。
相機頭11102具有：透鏡單元11401、攝像部11402、驅動部11403、通訊部11404、及相機頭控制部11405。CCU 11201具有：通訊部11411、圖像處理部11412、及控制部11413。相機頭11102與CCU 11201藉由傳送纜線11400可相互通訊地連接。
透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。自鏡筒11101之前端擷取入之觀察光被導光至相機頭11102，並朝該透鏡單元11401入射。透鏡單元11401係組合有包含變焦透鏡及對焦透鏡之複數個透鏡而構成。
攝像部11402由攝像元件構成。構成攝像部11402之攝像元件可為1個(所謂之單板式)，亦可為複數個(所謂之多板式)。若攝像部11402由多板式構成，例如由各攝像元件產生與RGB各者對應之圖像信號，藉由將其等合成而可獲得彩色圖像。或，攝像部11402可構成為具有用於分別取得與3D(Dimensional，維度)顯示對應之右眼用及左眼用之圖像信號之1對攝像元件。藉由進行3D顯示，而施術者11131可更正確地掌握手術部位之生物體組織之深度。此外，若攝像部11402由多板式構成，可與各攝像元件對應地，亦將透鏡單元11401設置複數個系統。
又，攝像部11402可未必設置於相機頭11102。例如，攝像部11402可在鏡筒11101之內部設置於物鏡之正後方。
驅動部11403由致動器構成，藉由來自相機頭控制部11405之控制，而使透鏡單元11401之變焦透鏡及對焦透鏡沿光軸移動特定之距離。藉此，可適宜地調整由攝像部11402拍攝到之攝像圖像之倍率及焦點。
通訊部11404由用於在與CCU 11201之間收發各種資訊之通訊裝置而構成。通訊部11404將自攝像部11402獲得之圖像信號作為RAW資料經由傳送纜線11400發送至CCU 11201。
又，通訊部11404自CCU 11201接收用於控制相機頭11102之驅動之控制信號，且對相機頭控制部11405供給。在該控制信號中包含例如指定攝像圖像之圖框率之意旨之資訊、指定攝像時之曝光值之意旨之資訊、及/或指定攝像圖像之倍率及焦點之意旨之資訊等與攝像條件相關之資訊。
此外，上述之圖框率或曝光值、倍率、焦點等攝像條件可由使用者適宜地指定，亦可基於所取得之圖像信號由CCU 11201之控制部11413自動地設定。如為後者，需在內視鏡11100搭載所謂之AE(Auto Exposure，自動曝光)功能、AF(Auto Focus，自動對焦)功能及AWB(Auto White Balance，自動白平衡)功能。
相機頭控制部11405基於經由通訊部11404接收到之來自CCU 11201之控制信號，控制相機頭11102之驅動。
通訊部11411由用於在與相機頭11102之間收發各種資訊之通訊裝置而構成。通訊部11411接收自相機頭11102經由傳送纜線11400發送之圖像信號。
又，通訊部11411對相機頭11102發送用於控制相機頭11102之驅動之控制信號。圖像信號或控制信號可藉由電通訊或光通訊等發送。
圖像處理部11412對自相機頭11102發送之作為RAW資料之圖像信號，實施各種圖像處理。
控制部11413進行與內視鏡11100對手術部位等之攝像、及由手術部位等之攝像獲得之攝像圖像之顯示相關之各種控制。例如，控制部11413產生用於控制相機頭11102之驅動之控制信號。
又，控制部11413基於由圖像處理部11412已實施圖像處理之圖像信號使顯示裝置11202顯示拍攝到手術部位等之攝像圖像。此時，控制部11413可利用各種圖像辨識技術辨識攝像圖像內之各種物體。例如，控制部11413藉由檢測攝像圖像中所含之物體之邊緣之形狀或顏色等，而可辨識鑷子等手術器具、特定之生物體部位、出血、能量處置具11112之使用時之霧氣等。控制部11413可在使顯示裝置11202顯示攝像圖像時，利用該辨識結果使各種手術支援資訊重疊顯示於該手術部位之圖像。藉由重疊顯示手術支援資訊，對施術者11131予以提示，而可減輕施術者11131之負擔，而施術者11131準確地進行手術。
連接相機頭11102及CCU 11201之傳送纜線11400可為與電信號之通訊對應之電信號纜線、與光通訊對應之光纖、或其等之複合纜線。
此處，在圖示之例中，可利用傳送纜線11400以有線進行通訊，但相機頭11102與CCU 11201之間之通訊可以無線進行。
以上，針對可應用本發明之技術之內視鏡手術系統之一例進行了說明。本發明之技術可較佳地應用於以上所說明之構成中之設置於內視鏡11100之相機頭11102之攝像部11402。由於藉由將本發明之技術應用於攝像部11402，而可將攝像部11402小型化或高精細化，故可提供小型或高精細之內視鏡11100。
以上，舉出實施形態及其變化例1～7、適用例以及應用例說明了本發明，但本發明並不限定於上述實施形態等，可進行各種變化。例如，在上述實施形態等中顯示複數條像素驅動線23在列方向、複數條垂直信號線在行方向延伸之例，但可在互為相同之方向延伸。又，像素驅動線23可適宜地改變其延伸方向，而為垂直方向等。
又，在上述實施形態等中，針對將包含單位區域P-1、P-2等之像素P用作相位差檢測像素之例進行了說明，但包含單位區域P-1、P-2等之像素P可具有其他之功能。
又，在上述實施形態等中，針對受光區域100P之所有像素P包含單位區域P-1、P-2等之情形進行了說明，但可行的是，受光區域100P之一部分之像素P包含單位區域P-1、P-2等。進而，可在作為相位差檢測像素而發揮功能之像素P設置其他之構件，而取代彩色濾光器40。
在上述實施形態等中所說明之效果係一例，可為其他效果，亦可更包含其他效果。
此外，本發明可為如以下之構成。根據具有以下之構成之固體攝像裝置，由於設置電荷保持部，故電荷保持部可接收在光電轉換部溢出之信號電荷。換言之，抑制在光電轉換部溢出之信號電荷朝電源電位VDD等排出。因而，可抑制因為在光電轉換部之信號電荷之飽和而導致之圖像之劣化。 (1) 一種固體攝像裝置，其具備： 第1半導體基板，其對每一單位區域設置有光電轉換部； 分離區域，其在厚度方向貫通前述第1半導體基板而設置，將前述單位區域相互電性分離； 電荷保持部，其電性連接於前述光電轉換部，可自前述光電轉換部接收信號電荷；及 電荷蓄積部，其由複數個前述單位區域共有，自前述所共有之單位區域各者之前述光電轉換部及前述電荷保持部對其傳送前述信號電荷。 (2) 如前述(1)之固體攝像裝置，其中前述光電轉換部與前述電荷保持部之間之電位障壁小於前述光電轉換部與前述電荷蓄積部之間之電位障壁。 (3) 如前述(1)或(2)之固體攝像裝置，其更具有自前述光電轉換部朝前述電荷蓄積部傳送前述信號電荷之傳送電晶體；且 前述傳送電晶體之源極、汲極之一者連接於前述電荷蓄積部，前述源極、汲極之另一者連接於前述電荷保持部。 (4) 如前述(3)之固體攝像裝置，其中對每一前述單位區域設置有前述傳送電晶體。 (5) 如前述(1)至(4)中任一項之固體攝像裝置，其中前述電荷保持部包含設置於前述第1半導體基板之第1導電型之雜質擴散區域；且 前述第1導電型之雜質擴散區域設置於前述第1半導體基板之第2導電型之擴散層之一部分。 (6) 如前述(5)之固體攝像裝置，其中前述電荷保持部包含具有梳狀之平面形狀之前述雜質擴散區域。 (7) 如前述(1)至(6)中任一項之固體攝像裝置，其中前述電荷蓄積部由2個前述單位區域共有。 (8) 如前述(1)至(6)中任一項之固體攝像裝置，其中前述電荷蓄積部由4個前述單位區域共有。 (9) 如前述(1)至(8)中任一項之固體攝像裝置，其中前述電荷保持部對每一前述單位區域設置。 (10) 如前述(1)至(8)中任一項之固體攝像裝置，其中在共有前述電荷蓄積部之前述複數個前述單位區域中，共有前述電荷保持部。 (11) 如前述(1)至(10)中任一項之固體攝像裝置，其更具有電性連接於前述電荷蓄積部之輸出電晶體。 (12) 如前述(11)之固體攝像裝置，其更具有供設置前述輸出電晶體且積層於前述第1半導體基板之第2半導體基板。 (13) 如前述(1)至(12)中任一項之固體攝像裝置，其更具有： 多層配線層，其設置於前述第1半導體基板之正面；及 受光透鏡，其設置於前述第1半導體基板之背面。 (14) 如前述(13)之固體攝像裝置，其中前述受光透鏡遍設於共有前述電荷蓄積部之前述複數個前述單位區域。 (15) 如前述(1)至(14)中任一項之固體攝像裝置，其更具有相位差檢測像素；且 前述電荷蓄積部對每一前述相位差檢測像素設置。
本發明申請案係以在日本專利廳於2019年5月31日申請之日本專利申請案編號2019-102044號為基礎而主張其優先權者，並藉由參照該發明申請案之全部內容而援用於本發明申請案。
雖然只要是熟悉此項技術者根據設計方面之要件及其他要因即可想到各種修正、組合、子組合、及變更，但可理解為其等包含於後附之申請專利之範圍及其均等物之範圍內。
7:攝像系統 10:第1基板 11:半導體基板 11S1:面(表面) 11S2:面(背面) 12:感測器像素 13:像素區域 14:周邊區域 15:讀出電路區域 20:第2基板 21:半導體基板 21S1,21S2,31S1:面 22:讀出電路 23:像素驅動線 24:垂直信號線 26:低電阻區域 30:第3基板 31:半導體基板 32:邏輯電路 32A,32B:電路 33:垂直驅動電路 34:行信號處理電路 34-1~34-m:ADC 34A:比較器 34B:向上/向下計數器 34C:傳送開關 34D:記憶體裝置 35:水平驅動電路 36:系統控制電路 37:水平輸出線、低電阻區域 38:參考電壓供給部 38A:DAC 40,40B,40G,40R:彩色濾光器 41:PD 42:P井 43:元件分離部 44,45:P井層 46,52,53,57,63:絕緣層 47:元件分離膜 48:P層 50:受光透鏡 51,61,117:層間絕緣膜 54:貫通配線 55,23136,23158:連接配線 56,62,23101,23161,23433:配線層 58,64:墊電極 59:連接部 100,100A~100G:攝像裝置 100P:受光區域 100S:周邊區域 112:多層配線層 113,23110,23170,23432:配線 115,23112,23172,23212,23122:絕緣膜 116:遮光膜 143:元件分離膜 200:攝像裝置 201:列掃描部 202:系統控制部 203:水平選擇部 204:行掃描部 205:水平信號線 241:光學系統 242:快門裝置 243:DSP電路 244:圖框記憶體 245:顯示部 246:記憶部 247:操作部 248:電源部 249:匯流排線 431:側壁膜 432:填充材 433:固定電荷膜 434:絕緣材 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:相機頭 11110:其他手術器具 11111:氣腹管 11112:能量處置具 11120:支持臂裝置 11131:施術者(醫生) 11132:患者 11133:病床 11200:手推車 11201:CCU 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳送纜線 11401:透鏡單元 11402:攝像部 11403:驅動部 11404:通訊部 11405:相機頭控制部 11411:通訊部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通訊網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:綜合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:音訊揚聲器 12062:顯示部 12063:儀表板 12100:車輛 12101~12105:攝像部 12111~12114:攝像範圍 23010，23020，23401:固體攝像裝置 23011:晶粒(半導體基板) 23012:像素區域 23013:控制電路 23014:邏輯電路 23021,23411:感測器晶粒 23024,23412:邏輯晶粒 23111,23121:連接孔 23113,23123,23173,23213,23431:連接導體 23171,23211:連接孔 23191:膜 23413:記憶體晶粒 23421,23422:像素Tr 23434,23442:鋁墊 23440:接著面 23441,23451:接點 23443:墊孔 AMP:放大電晶體 AMP-G,DMY-G,RST-G,SEL-G:閘極電極 B-B’,C-C’,I-I’,III-III’,XIV-XIV’,XX-XX’:線 C,C1,C2,C3,C4,Ck1,Ck2,Ck3,Ck4,Ck5,Ck6:電荷保持部 Ca:電位調整區域 CK:時脈 CS1,CS2,CS3:控制信號 Cs:擴散層 Cw:配線 DMY:虛設電晶體 FD:浮動擴散部 FDG:FD傳送電晶體 Lread:像素驅動線 Lsig:垂直信號線 MCK:主時脈 P:像素 P-1,P-2,P-3,P-4,P-5,P-6,P-7,P-8:單位區域 RST:重置電晶體 Sec1,Sec2:剖面 SEL:選擇電晶體 TG:傳送閘極 TR,Tr,TR1a,TR1b,TR2a,TR2b,TR3a,TR3b,TR4a,TR4b:傳送電晶體 VDD:電源線、電源電位 Vref:參考電壓 Vout:輸出電壓 VSS:電源線 X:方向、軸 Y:軸 Z:方向
圖1係顯示本發明之一實施形態之攝像元件之整體構成的平面示意圖。 圖2係顯示圖1所示之受光區域之主要部分之構成的平面示意圖。 圖3係顯示沿圖2所示之III-III’線之剖面構成之一例之示意圖。 圖4係顯示圖3所示之受光區域之剖面構成之另一例(1)之示意圖。 圖5係顯示圖3所示之受光區域之剖面構成之又一例(2)之示意圖。 圖6係顯示圖2所示之像素之電路構成之一例的圖。 圖7係顯示圖3所示之元件分離部及受光透鏡之平面構成之示意圖。 圖8係顯示比較例之攝像裝置之主要部分之剖面構成的示意圖。 圖9係示意性顯示圖8所示之攝像裝置之輸入輸出特性之圖。 圖10A係示意性顯示在圖2等所示之攝像裝置之信號電荷蓄積時之電位圖之圖。 圖10B係示意性顯示在圖2等所示之攝像裝置之信號電荷讀出時之電位圖之圖。 圖11A係顯示變化例1之攝像裝置之主要部分之構成的平面示意圖。 圖11B係顯示沿圖11A所示之B-B’線之剖面構成之示意圖。 圖12A係顯示變化例2之攝像裝置之主要部分之構成的平面示意圖。 圖12B係顯示沿圖12A所示之B-B’線之剖面構成之示意圖。 圖12C係顯示沿圖12A所示之C-C’線之剖面構成之示意圖。 圖13係顯示變化例3之攝像裝置之主要部分之構成的平面示意圖。 圖14係顯示變化例4之攝像裝置之主要部分之構成的平面示意圖。 圖15係顯示沿圖14所示之XIV-XIV’線之剖面構成之示意圖。 圖16係顯示圖14等所示之像素之電路構成之一例的圖。 圖17係用於針對圖15所示受光透鏡之另一構成進行說明之平面示意圖。 圖18係顯示變化例5之攝像裝置之主要部分之構成的平面示意圖。 圖19係顯示圖18所示之攝像裝置之彩色濾光器及受光透鏡之構成之一例的平面示意圖。 圖20係顯示變化例6之攝像裝置之主要部分之構成的平面示意圖。 圖21係顯示沿圖20所示之XX-XX’線之剖面構成之示意圖。 圖22係顯示圖20等所示之像素之電路構成之一例的圖。 圖23係顯示變化例7之攝像元件之主要部分之構成的剖面示意圖。 圖24係顯示圖23所示之攝像裝置之概略構成之一例的圖。 圖25係顯示圖23所示之感測器像素及讀出電路之一例之圖。 圖26係顯示圖23所示之感測器像素及讀出電路之一例之圖。 圖27係顯示圖23所示之感測器像素及讀出電路之一例之圖。 圖28係顯示圖23所示之感測器像素及讀出電路之一例之圖。 圖29係顯示複數個讀出電路與複數條垂直信號線之連接態樣之一例之圖。 圖30係顯示圖23所示之攝像裝置之水平方向之剖面構成之一例的圖。 圖31係顯示圖24所示之攝像裝置之水平方向之剖面構成之一例的圖。 圖32係顯示沿圖31所示之I-I’線之剖面構成之圖。 圖33係顯示圖23所示之攝像裝置之垂直方向之剖面構成之另一例的圖。 圖34係顯示圖23所示之攝像裝置之電路構成之一例的圖。 圖35係顯示積層3個基板而構成圖34所示之攝像裝置之例之圖。 圖36係顯示將圖35所示之邏輯電路分別形成於感測器像素所設置之基板、及讀出電路所設置之基板之例之圖。 圖37係顯示將圖36所示之邏輯電路形成於第3基板之例之圖。 圖38係顯示具備上述實施形態及其變化例之攝像裝置之攝像系統之概略構成之一例的圖。 圖39係顯示圖38之攝像系統之攝像程序之一例的圖。 圖40A～C係顯示非積層型固體攝像裝置及可應用本發明之技術之積層型固體攝像裝置之構成例之概要的圖。 圖41係顯示積層型固體攝像裝置之第1構成例之剖視圖。 圖42係顯示積層型固體攝像裝置之第2構成例之剖視圖。 圖43係顯示積層型固體攝像裝置之第3構成例之剖視圖。 圖44係顯示可應用本發明之技術之積層型固體攝像裝置之另一構成例的剖視圖。 圖45係顯示積層型固體攝像裝置之第4構成例之剖視圖。 圖46係顯示車輛控制系統之概略構成之一例之方塊圖。 圖47係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。 圖48係顯示內視鏡手術系統之概略構成之一例之圖。 圖49係顯示相機頭及CCU之功能構成之一例之方塊圖。
43:元件分離部
113:配線
AMP:放大電晶體
AMP-G,DMY-G,RST-G,SEL-G:閘極電極
C:電荷保持部
DMY:虛設電晶體
FD:浮動擴散部
III-III’:線
P:像素
P-1,P-2:單位區域
RST:重置電晶體
SEL:選擇電晶體
TG:傳送閘極
TR:傳送電晶體
VDD:電源線、電源電位
VSS:電源線
X:方向、軸
Y:軸
Z:方向

Claims (15)

  1. 一種固體攝像裝置，其具備： 第1半導體基板，其對每一單位區域設置有光電轉換部； 分離區域，其在厚度方向貫通前述第1半導體基板而設置，將前述單位區域相互電性分離； 電荷保持部，其電性連接於前述光電轉換部，可自前述光電轉換部接收信號電荷；及 電荷蓄積部，其由複數個前述單位區域共有，自前述所共有之單位區域各者之前述光電轉換部及前述電荷保持部對其傳送前述信號電荷。
  2. 如請求項1之固體攝像裝置，其中前述光電轉換部與前述電荷保持部之間之電位障壁小於前述光電轉換部與前述電荷蓄積部之間之電位障壁。
  3. 如請求項1之固體攝像裝置，其更具有自前述光電轉換部朝前述電荷蓄積部傳送前述信號電荷之傳送電晶體；且 前述傳送電晶體之源極、汲極之一者連接於前述電荷蓄積部，前述源極、汲極之另一者連接於前述電荷保持部。
  4. 如請求項3之固體攝像裝置，其中對每一前述單位區域設置有前述傳送電晶體。
  5. 如請求項1之固體攝像裝置，其中前述電荷保持部包含設置於前述第1半導體基板之第1導電型之雜質擴散區域；且 前述第1導電型之雜質擴散區域設置於前述第1半導體基板之第2導電型之擴散層之一部分。
  6. 如請求項5之固體攝像裝置，其中前述電荷保持部包含具有梳狀之平面形狀之前述雜質擴散區域。
  7. 如請求項1之固體攝像裝置，其中前述電荷蓄積部由2個前述單位區域共有。
  8. 如請求項1之固體攝像裝置，其中前述電荷蓄積部由4個前述單位區域共有。
  9. 如請求項1之固體攝像裝置，其中前述電荷保持部對每一前述單位區域設置。
  10. 如請求項1之固體攝像裝置，其中在共有前述電荷蓄積部之前述複數個前述單位區域中，共有前述電荷保持部。
  11. 如請求項1之固體攝像裝置，其更具有電性連接於前述電荷蓄積部之輸出電晶體。
  12. 如請求項11固體攝像裝置，其更具有供設置前述輸出電晶體且積層於前述第1半導體基板之第2半導體基板。
  13. 如請求項1之固體攝像裝置，其更具有： 多層配線層，其設置於前述第1半導體基板之正面；及 受光透鏡，其設置於前述第1半導體基板之背面。
  14. 如請求項13之固體攝像裝置，其中前述受光透鏡遍設於共有前述電荷蓄積部之前述複數個前述單位區域。
  15. 如請求項1之固體攝像裝置，其更具有相位差檢測像素；且 前述電荷蓄積部對每一前述相位差檢測像素而設置。
TW109117565A 2019-05-31 2020-05-26 固體攝像裝置 TW202121671A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019102044 2019-05-31
JP2019-102044 2019-05-31

Publications (1)

Publication Number Publication Date
TW202121671A true TW202121671A (zh) 2021-06-01

Family

ID=73552374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109117565A TW202121671A (zh) 2019-05-31 2020-05-26 固體攝像裝置

Country Status (3)

Country Link
US (1) US20220271069A1 (zh)
TW (1) TW202121671A (zh)
WO (1) WO2020241717A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022044285A (ja) * 2020-09-07 2022-03-17 オリンパス株式会社 検出装置および検出方法
WO2022201839A1 (ja) * 2021-03-24 2022-09-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
WO2023153107A1 (ja) * 2022-02-14 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799594B2 (ja) * 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
JP5569153B2 (ja) * 2009-09-02 2014-08-13 ソニー株式会社 固体撮像装置およびその製造方法
JP2012084644A (ja) * 2010-10-08 2012-04-26 Renesas Electronics Corp 裏面照射型固体撮像装置
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013016675A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置、電子機器、及び、固体撮像装置の製造方法
JP5864990B2 (ja) * 2011-10-03 2016-02-17 キヤノン株式会社 固体撮像装置およびカメラ
JP2013175610A (ja) * 2012-02-27 2013-09-05 Toshiba Corp 固体撮像素子
JP6231741B2 (ja) * 2012-12-10 2017-11-15 キヤノン株式会社 固体撮像装置およびその製造方法
JP6021762B2 (ja) * 2013-08-28 2016-11-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および製造方法、並びに、電子機器
JP5784167B2 (ja) * 2014-03-14 2015-09-24 キヤノン株式会社 固体撮像装置の製造方法
JP6075646B2 (ja) * 2014-03-17 2017-02-08 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
US9768213B2 (en) * 2015-06-03 2017-09-19 Canon Kabushiki Kaisha Solid-state image sensor and camera
JP6738200B2 (ja) * 2016-05-26 2020-08-12 キヤノン株式会社 撮像装置
US10271037B2 (en) * 2017-01-20 2019-04-23 Semiconductor Components Industries, Llc Image sensors with hybrid three-dimensional imaging
JP6855287B2 (ja) * 2017-03-08 2021-04-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器

Also Published As

Publication number Publication date
WO2020241717A1 (ja) 2020-12-03
US20220271069A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
US11798972B2 (en) Imaging element
TW202036878A (zh) 固體攝像元件及攝像裝置
WO2020170936A1 (ja) 撮像装置
TW202121671A (zh) 固體攝像裝置
WO2020100607A1 (ja) 撮像装置
TW202044335A (zh) 攝像元件及半導體元件
CN112889147A (zh) 固体摄像元件和视频记录装置
US20220123040A1 (en) Semiconductor device and imaging unit
JP7472032B2 (ja) 撮像素子および電子機器
TW202133333A (zh) 攝像元件及攝像元件之製造方法
TW202029733A (zh) 固態攝像裝置及電子機器
TW202101527A (zh) 攝像裝置及攝像裝置之製造方法以及半導體裝置
CN116686077A (zh) 光电转换元件及电子设备
WO2020129712A1 (ja) 撮像装置
TWI837245B (zh) 攝像裝置
WO2022254824A1 (ja) 撮像素子
CN117716504A (zh) 光检测装置、光检测装置的制造方法和电子设备
CN115769366A (zh) 摄像器件