TW202036878A - 固體攝像元件及攝像裝置 - Google Patents

固體攝像元件及攝像裝置 Download PDF

Info

Publication number
TW202036878A
TW202036878A TW108138155A TW108138155A TW202036878A TW 202036878 A TW202036878 A TW 202036878A TW 108138155 A TW108138155 A TW 108138155A TW 108138155 A TW108138155 A TW 108138155A TW 202036878 A TW202036878 A TW 202036878A
Authority
TW
Taiwan
Prior art keywords
transistor
substrate
channel region
pixel
gate electrode
Prior art date
Application number
TW108138155A
Other languages
English (en)
Other versions
TWI842757B (zh
Inventor
山川真彌
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202036878A publication Critical patent/TW202036878A/zh
Application granted granted Critical
Publication of TWI842757B publication Critical patent/TWI842757B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之固體攝像元件具備：第1基板，其具有光電轉換部及電性連接於前述光電轉換部之傳送電晶體；第2基板，其與前述第1基板對向地設置，且具有輸出電晶體，該輸出電晶體包含：閘極電極、與前述閘極電極對向地配置之第1導電型之通道區域、及與前述通道區域鄰接之前述第1導電型之源極、汲極區域；及驅動電路，其經由前述傳送電晶體及前述輸出電晶體而輸出由前述光電轉換部產生之信號電荷。

Description

固體攝像元件及攝像裝置
本發明係關於一種具有光電轉換部之固體攝像元件及攝像裝置。
近年來，圖像感測器除圖像攝影之用途以外，還可用於監視及汽車之自動駕駛等之用途。針對此圖像感測器使用例如CCD(Charge Coupled Device，電荷耦合裝置)及CMOS(Complementary Metal Oxide Semiconductor，互補式金屬氧化物半導體)等之固體攝像元件。
固體攝像元件例如包含就每一像素設置之光電轉換部、及將由光電轉換部產生之信號電荷輸出至驅動電路之輸出電晶體(例如，參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2012-54876號公報
在此固體攝像元件中，較理想為抑制雜訊。
因而，較理想為提供一種可抑制雜訊之固體攝像元件、及具備其之攝像裝置。
本發明之一實施形態之固體攝像元件(1)具備：第1基板，其具有光電轉換部及電性連接於光電轉換部之傳送電晶體；第2基板，其與第1基板對向地設置，且具有輸出電晶體，該輸出電晶體包含：閘極電極、與閘極電極對向地配置之第1導電型之通道區域、及與通道區域鄰接之第1導電型之源極、汲極區域；以及驅動電路，其經由傳送電晶體及輸出電晶體而輸出由光電轉換部產生之信號電荷。
本發明之一實施形態之攝像裝置(1)係具備上述本發明之一實施形態之固體攝像元件(1)者。
本發明之一實施形態之固體攝像元件(2)具備：光電轉換部；傳送電晶體，其電性連接於光電轉換部；輸出電晶體，其電性連接於傳送電晶體，且包含：第1導電型之通道區域、具有覆蓋通道區域之複數個面之閘極電極、及與通道區域鄰接之第1導電型之源極、汲極區域；以及驅動電路，其經由傳送電晶體及輸出電晶體而輸出由光電轉換部產生之信號電荷。
本發明之一實施形態之攝像裝置(2)係具備上述本發明之一實施形態之固體攝像元件(2)者。
在本發明之一實施形態之固體攝像元件(1)(2)及攝像裝置(1)(2)中，由於輸出電晶體具有與源極、汲極區域之導電型為相同導電型(第1導電型)之通道區域，故通道區域之電流路徑與閘極電極側之界面相離而形成。藉此，不易在閘極電極側之界面捕獲(trap)在通道區域中流動之載子。
此外，不一定限定於以下所記載之效果，只要係在本發明中所記載之任一效果皆可為本發明之效果。
以下，參照圖式詳細地說明本發明之實施形態。此外，說明係按照以下之順序進行。 1.第1實施形態(設置有具有與源極、汲極區域為相同導電型之通道區域之放大電晶體的固體攝像元件之例) 2.變化例1(放大電晶體具有鰭式FET(Field Effect Transistor，場效電晶體)構造之例) 3.變化例2(放大電晶體具有GAA(Gate All Around，環繞式閘極)構造之例) 4.變化例3(由複數個像素共有放大電晶體之例) 5.第2實施形態(具有第1基板、第2基板及第3基板之積層構造之固體攝像元件之例) 6.變化例4(重置電晶體、放大電晶體及選擇電晶體具有鰭式FET構造之例) 7.變化例5(具有FTI(Full Trench Isolation，全溝渠隔離)構造之例) 8.變化例6(在面板外緣利用Cu-Cu接合之例) 9.變化例7(在像素與讀出電路之間設置偏移之例) 10.變化例8(設置有讀出電路之矽基板成為島狀之例) 11.變化例9(設置有讀出電路之矽基板成為島狀之例) 12.變化例10(由4個像素P共有FD之例) 13.變化例11(以一般之行ADC電路構成信號處理電路之例) 14.變化例12(積層3個基板而構成攝像元件之例) 15.變化例13(將邏輯電路設置於第1基板、及第2基板之例) 16.變化例14(將邏輯電路設置於第3基板之例) 17.應用例(電子機器之例) 18.應用例
＜第1實施形態＞ (攝像元件10之整體構成) 圖1係顯示本發明之第1實施形態之固體攝像元件(攝像元件10)之功能構成之一例的方塊圖。該攝像元件10例如為CMOS圖像感測器等之放大型固體攝像元件。攝像元件10可為其他放大型固體攝像元件，或可為CCD等之電荷傳送型之固體攝像元件。
攝像元件10具有設置有像素陣列部12及周邊電路部之半導體基板11。像素陣列部12設置於例如半導體基板11之中央部，周邊電路部設置於像素陣列部12之外側。周邊電路部例如包含：垂直驅動電路13、信號處理電路14、水平驅動電路15、及系統控制電路16。
在像素陣列部12中呈行列狀二維配置有單位像素(像素P)，該單位像素(像素P)具有產生與入射光之光量相應之電荷量之信號電荷且蓄積於內部之光電轉換部。換言之，複數個像素P沿圖1之X方向(第1方向)及Y方向(第2方向)配置。此處言及之“單位像素”係用於獲得攝像信號之攝像像素。針對像素P(攝像像素)之具體的電路構成於後文敘述。
在像素陣列部12中，對於行列狀之像素排列就每一像素列沿列方向(像素列之像素之排列方向)配線有像素驅動線17，就每一像素行沿行方向(像素行之像素之排列方向)配線有垂直信號線18。像素驅動線17傳送自垂直驅動電路13以列單位輸出之用於驅動像素之驅動信號。在圖1中，針對像素驅動線17以1條配線進行顯示，但並不限定於1條。像素驅動線17之一端連接於與垂直驅動電路13之各列對應之輸出端。
垂直驅動電路13由移位暫存器及位址解碼器等構成，以例如行單位驅動像素陣列部12之各像素。此處，針對垂直驅動電路13之具體的構成省略圖示，但一般而言，成為具有讀出掃描系統及排除掃描系統之2個掃描系統之構成。
讀出掃描系統為了自單位像素讀出信號，而以列單位依序選擇掃描像素陣列部12之單位像素。自單位像素讀出之信號係類比信號。排除掃描系統對於由讀出掃描系統進行讀出掃描之讀出列，較該讀出掃描提前快門速度之時間份額進行排除掃描。
藉由利用該排除掃描系統之排除掃描自讀出列之單位像素之光電轉換部排除不必要之電荷而將光電轉換部重置。而且，藉由該排除掃描系統對不必要電荷之排除(重置)而進行所謂之電子快門動作。此處，所謂電子快門動作係意味著捨棄光電轉換部之信號電荷而重新開始曝光(開始信號電荷之蓄積)之動作。
由讀出掃描系統之讀出動作讀出之信號與在緊接其前之讀出動作或電子快門動作以後入射之光量對應。而且，自緊接在前之讀出動作之讀出時序或電子快門動作之排除時序至此次之讀出動作之讀出時序之期間為單位像素中之信號電荷之蓄積期間(曝光期間)。
從由垂直驅動電路13選擇掃描之像素列之各單位像素輸出之信號經由垂直信號線18各者被供給至信號處理電路14。信號處理電路14就像素陣列部12之每一像素行對自選擇列之各像素經由垂直信號線18輸出之信號施以特定之信號處理，且暫時保持信號處理後之像素信號。
具體而言，信號處理電路14接收單位像素之信號，對該信號進行例如CDS(Correlated Double Sampling：相關雙取樣)之雜訊去除、信號放大、AD(Analog-Digital類比-數位)轉換等之信號處理。利用雜訊去除處理去除重置雜訊及放大電晶體之臨限值偏差等之像素固有之固定模式雜訊。此外，此處例示之信號處理僅為一例，作為信號處理並不限定於其等。此處，該信號處理電路14對應於本發明之驅動電路之一具體例。
水平驅動電路15由移位暫存器及位址解碼器等構成，進行依序選擇與信號處理電路14之像素行對應之單位電路之掃描。利用水平驅動電路15之選擇掃描將由信號處理電路14之各單位電路予以信號處理之像素信號依序輸出至水平匯流排B，並通過水平匯流排B朝半導體基板11之外部傳送。
系統控制電路16接收自半導體基板11之外部賦予之時脈、及指令動作模式之資料等，且輸出攝像裝置10之內部資訊等之資料。再者，系統控制電路16具有產生各種時序信號之時序產生器，基於由該時序產生器產生之各種時序信號進行垂直驅動電路13、信號處理電路14、及水平驅動電路15等之周邊電路部之驅動控制。
(像素P之電路構成) 圖2係顯示輸出基於自各像素P輸出之電荷之像素信號之讀出電路20之一例的電路圖。
各像素P具有例如光電二極體21，而作為光電轉換部。在就每一像素P設置之光電二極體21連接有例如傳送電晶體22、重置電晶體23、放大電晶體24、及選擇電晶體25。此處，本發明之輸出電晶體之一具體例係放大電晶體24。
又，對於像素P，作為像素驅動線17，例如，針對同一像素列之各像素P共通地設置有傳送線17a、重置線17b、及選擇線17c之3條驅動配線。傳送線17a、重置線17b、及選擇線17c各者之一端以像素列單位連接於與垂直驅動電路13之各像素列對應之輸出端，而傳送驅動像素P之驅動信號即傳送脈衝ϕTRF、重置脈衝ϕRST、及選擇脈衝ϕSEL。
光電二極體21之陽極電極連接於負側電源(例如接地)，將接收之光(入射光)光電轉換為與其光量相應之電荷量之信號電荷並蓄積該信號電荷。光電二極體21之陰極電極經由傳送電晶體22與放大電晶體24之閘極電極電性連接。將與放大電晶體24之閘極電極電性相連之節點稱為FD(浮動擴散)部26(電荷蓄積部)。
傳送電晶體22連接於光電二極體21之陰極電極與FD部26之間。對傳送電晶體22之閘極電極，經由傳送線17a賦予高位準(例如Vdd位準)有效(以下稱為高有效)之傳送脈衝ϕTRF。藉此，傳送電晶體22成為導通狀態，將由光電二極體21予以光電轉換之信號電荷傳送至FD部26。
重置電晶體23分別將汲極電極連接於像素電源Vdd，將源極電極連接於FD部26。對重置電晶體23之閘極電極經由重置線17b賦予高有效之重置脈衝ϕRST。藉此，重置電晶體23成為導通狀態，藉由朝像素電源Vdd捨棄FD部26之電荷而將FD部26重置。
放大電晶體24分別將閘極電極連接於FD部26，將汲極電極連接於像素電源Vdd。而且，放大電晶體24將由重置電晶體23予以重置後之FD部26之電位作為重置信號(重置位準)Vrst而輸出。進而，放大電晶體24將受傳送電晶體22傳送信號電荷後之FD部26之電位作為光蓄積信號(信號位準)Vsig而輸出。
選擇電晶體25例如分別將汲極電極連接於放大電晶體24之源極電極，將源極電極連接於垂直信號線18。對選擇電晶體25之閘極電極經由選擇線17c賦予高有效之選擇脈衝ϕSEL。藉此，選擇電晶體25成為導通狀態，將單位像素P設為選擇狀態，而將自放大電晶體24供給之信號輸出至垂直信號線18。
垂直信號線18連接於以定電壓經偏壓之定電流源之電晶體(未圖示)。因而，放大電晶體24、選擇電晶體25及垂直信號線18構成所謂之源極隨耦器電路。
在圖2之例中，設為將選擇電晶體25連接於放大電晶體24之源極電極與垂直信號線18之間之電路構成，但也可採用將選擇電晶體25連接於像素電源Vdd與放大電晶體24之汲極電極之間之電路構成。
各像素P之電路構成並不限定於包含上述之4個電晶體之像素構成。例如，可為包含兼用作放大電晶體24與選擇電晶體25之3個電晶體之像素構成者，該像素電路之構成不受限制。
(像素P之具體的構成) 以下，利用圖3、圖4A及圖4B針對像素P之具體的構成進行說明。圖3係示意性顯示像素P之平面構成者，圖4A、圖4B係各自示意性顯示沿圖3所示之A-A’線之剖面構成、及沿圖3所示之B-B’線之剖面構成者。
該攝像元件10係例如背面照射型之攝像元件。及於各像素P之寬廣之區域設置有例如具有大致四角形狀之平面形狀之光電二極體21。在各像素P之端部附近例如依序排列地配置有重置電晶體23、放大電晶體24及選擇電晶體25。在重置電晶體23與光電二極體21之間設置有FD部26及傳送電晶體22(圖3)。放大電晶體24設置於半導體基板11之一個面(後述之面S11B)側，具有：閘極電極24G、閘極絕緣膜24I、通道區域24C及一對源極、汲極區域24A、24B。
半導體基板11具有：光入射側之面S11A、及與面S11A對向之面S11B。該半導體基板11由例如矽(Si)構成。在該半導體基板11中就每一像素P設置有光電二極體21。光電二極體21係例如具有pn接面之光電二極體，具有形成於p型井區域111之p型雜質區域21a及n型雜質區域21b。例如，自半導體基板11之面S11B側，沿厚度方向依序設置有p型雜質區域21a及n型雜質區域21b。例如，p型雜質區域21a之深度方向(圖4B之Z方向)之大小為30 nm～200 nm左右，n型雜質區域21b之深度方向之大小為1 μm～5 μm左右。例如，p型雜質區域21a之雜質濃度為1×1018 cm-3 ～1×1019 cm-3 左右，n型雜質區域21b之雜質濃度為1×1015 cm-3 ×1×1018 cm-3 左右。p型井區域111之雜質濃度為例如1×1016 cm-3 ～1×1018 cm-3 左右。
在半導體基板11內之面S11B附近設置有放大電晶體24之通道區域24C及一對源極、汲極區域24A、24B。一對源極、汲極區域24A、24B例如係形成於p型井區域111之n型(第1導電型)之雜質擴散區域，與通道區域24C鄰接地設置。沿放大電晶體24之通道長度方向(圖4A之Y方向)依序設置有源極、汲極區域24A、通道區域24C及源極、汲極區域24B。源極、汲極區域24A、24B之雜質濃度為例如1×1019 cm-3 ×1×1021 cm-3 左右。在本實施形態中，放大電晶體24之通道區域24C係由與該源極、汲極區域24A、24B為相同導電型之n型之雜質擴散區域形成。亦即，放大電晶體24具有無接面構造。細節於後文敘述，但藉此，不易在與閘極絕緣膜24I之界面捕獲(trap)在通道區域24C中流動之載子，而可抑制在放大電晶體24產生雜訊。
配置於一對源極、汲極區域24A、24B之間之通道區域24C係形成於p型井區域111之n型之雜質擴散區域。該通道區域24C之雜質濃度為5×1017 cm-3 ×1×1019 cm-3 左右。通道區域24C由閘極電極24G包圍。通道區域24C之通道長度方向之大小為例如200 nm～3000 nm左右。通道區域24C之通道寬度方向(圖4B之X方向)之大小為例如20 nm～200 nm左右。通道區域24C之深度方向之大小(大小D)例如大於一對源極、汲極區域24A、24B之深度方向之大小，為50 nm～500 nm左右。
包圍通道區域24C之閘極電極24G具有：對向之一對側面241、242、及將該一對側面241、242連接之上表面243，該等一對側面241、242及上表面243各者與通道區域24C對向。換言之，一對側面241、242及上表面243形成包圍通道區域24C之凹形狀。
一對側面241、242係大致垂直於半導體基板11之面S11B之平面(圖4B之YZ平面)，與通道寬度方向對向。在該一對側面241、242之間設置有通道區域24C。一對側面241、242之一部分或全部被埋入半導體基板11。一對側面241、242中之被埋入半導體基板11之部分之深度方向之大小為例如100 nm～500 nm左右。
圖5顯示一對側面241、242之另一例。通道區域24C之一部分可自一對側面241、242露出。較佳為通道區域24C之深度方向之大小之一半以上由一對側面241、242覆蓋。
上表面243係大致平行於半導體基板11之面S11B之平面(圖3B之XY平面)，設置於半導體基板11之外側。亦即，上表面243與半導體基板11對向地設置。上表面243與一對側面241、242各者之一端相接。
包含該一對側面241、242及上表面243之閘極電極24G例如由p型(第2導電型)之多晶矽(Poly-Si)等構成。閘極電極24G可由鎢(W)、鈦(Ti)、氮化鈦(TiN)、鉿(Hf)、矽化鉿(HfSi)、釕(Ru)、銥(Ir)及鈷(Co)等之金屬構成。
在一對側面241、242及上表面243各者與通道區域24C之間設置有閘極絕緣膜24I。該閘極絕緣膜24I由例如氧化矽(SiO)等之絕緣膜構成。閘極絕緣膜24I之厚度為例如3 nm～15 nm左右。
在被埋入半導體基板11之側面241、242之周圍設置有元件分離區域(STI：Shallow Trench Isolation，淺溝渠隔離)112。該元件分離區域112例如由氧化矽等之絕緣性材料構成。在半導體基板11內，於側面242與光電二極體21之間設置有元件分離區域112。
(攝像元件10之動作) 在攝像元件10中，若光(例如可視區域之波長之光)自半導體基板11之面S11A朝光電二極體21入射，則在光電二極體21產生電洞(hole)及電子之對(經光電轉換)。若傳送電晶體22成為導通狀態，則蓄積於光電二極體21之信號電荷被傳送至FD部26。在FD部26中，將信號電荷轉換為電壓信號，該電壓信號經由放大電晶體24及選擇電晶體25被輸出至垂直信號線18。
(攝像元件10之作用、效果) 在本實施形態之攝像元件10中，放大電晶體24係所謂之無接面電晶體，具有與源極、汲極區域24A、24B之導電型(n型)為相同導電型之通道區域24C。藉此，由於通道區域24C之電流路徑與閘極絕緣膜24I之界面相離而形成，故不易在與閘極絕緣膜24I之界面捕獲在通道區域24C中流動之載子。以下，針對該作用效果，利用比較例進行說明。
圖6A、圖6B顯示比較例之放大電晶體(放大電晶體124)之示意性剖面構成。圖6A與沿圖3之A-A’線之剖面構成對應，圖6B與沿圖3之B-B’線之剖面構成對應。該放大電晶體124之閘極電極(閘極電極124G)由設置於半導體基板11之外側之1個平面構成。該閘極電極124G未被埋入半導體基板11內。與閘極電極124G對向之通道區域124C例如由與一對源極、汲極區域24A、24B之導電型(n型)為相反導電型(p型)之雜質擴散區域構成。通道區域124C可為較稀薄之n型，但難以增大通道區域124C之深度方向(圖6A之Z方向)之大小(大小D100)。此係緣於利用僅設置於半導體基板11之外側之閘極電極124G控制放大電晶體124之導通關斷之故。通道區域124C之深度方向之大小D100為例如50 nm左右，小於源極、汲極區域24A、24B之深度方向之大小。
在此放大電晶體124中，通道區域124C之電流路徑形成於與閘極絕緣膜24I之界面附近。因而，若在閘極絕緣膜24I中存在陷阱階，則在通道區域124C中流動之載子在該陷阱階被捕獲、或自陷阱階放出，而於在通道區域124C中流動之電流中產生波動。起因於該電流之波動而產生雜訊。
作為抑制雜訊之方法，也可考量增大放大電晶體之佔有面積。然而，在該方法中，與放大電晶體設置於相同半導體基板之光電二極體之佔有面積變小，對感度及信號電荷之飽和蓄積量等產生影響。
相對於此，在攝像元件10中，由於利用雜質濃度較高之n型雜質擴散區域構成通道區域24C，故通道區域24C之與閘極絕緣膜24I之界面附近成為空乏層，在與閘極絕緣膜24I相離之位置形成通道區域24C之電流路徑。
圖7係示意性顯示在導通狀態之放大電晶體24中流動之電流(電流C)者。如此，在放大電晶體24中，電流C之大部分在通道區域24C之深度方向之中央部中流動。又，閘極電極24G之一對側面241、242被埋入半導體基板11，故可增大通道區域24C之深度方向之大小D(圖4A)。
因而，即便在閘極絕緣膜24I存在陷阱階，亦不易在該陷阱階捕獲在放大電晶體24之通道區域24C中流動之載子。因而，抑制產生起因於在通道區域24C中流動之電流之波動的雜訊。
又，由於在不增大放大電晶體24之佔有面積下抑制雜訊，故可維持光電二極體21之佔有面積。因而，也抑制對感度及信號電荷之飽和蓄積量等之影響。
如以上所說明般，在本實施形態之攝像元件10中，由於放大電晶體24具有與源極、汲極區域24A、24B之導電型為相同導電型(n型)之通道區域24C，故可減少起因於通道區域24C之在閘極電極24G側之界面捕獲之載子的雜訊。因而，可抑制雜訊。
又，在攝像元件10中，由於閘極電極24G之一對側面241、242被埋入半導體基板11，故容易增大通道區域24C之深度方向之大小D。因而，可更有效地抑制產生雜訊。
在攝像元件10中，可抑制雜訊，而實現高SN比。因而，即便為夜間之攝影等，亦可獲得清晰之圖像。
以下，針對上述第1實施形態之變化例及其他之實施形態進行說明，但在以後之說明中針對與上述第1實施形態相同之構成部分賦予同一符號且適宜地省略其說明。
＜變化例1＞ 圖8係顯示上述第1實施形態之變化例1之攝像元件10(圖1)之主要部分之示意性剖面構成者。圖8與沿圖3之B-B’線之剖面構成對應。該攝像元件10具備具有鰭式FET構造之放大電晶體24。除此方面以外，變化例1之攝像元件10具有與上述第1實施形態之攝像元件10同樣之構成，其作用及效果也同樣。
具有該鰭式FET構造之放大電晶體24具有：鰭F，其設置有通道區域24C；閘極電極24G，其設置於該鰭F之周圍；及閘極絕緣膜24I，其設置於閘極電極24G與鰭F之間。
鰭F例如由擴散有n型之雜質之矽(Si)等構成。鰭F在半導體基板11之面S11B上大致垂直於面S11B而設置。亦即，具有鰭式FET構造之放大電晶體24在設置有光電二極體21之半導體基板11之外側具有n型之通道區域24C。藉此，可抑制對光電二極體21之佔有面積之影響，且增大放大電晶體24之佔有面積。通道區域24C之雜質濃度為例如5×1017 cm-3 ～1×1019 cm-3 左右。鰭F在通道長度方向(圖8之Y方向)延伸。在該鰭F中設置有與通道區域24C鄰接之源極、汲極區域24A、24B(圖4A)。源極、汲極區域24A、24B具有與通道區域24C相同之導電型(n型)。
閘極電極24G與鰭F一起設置於半導體基板11之面S11B上。該閘極電極24G包含：隔著鰭F對向之一對側面241、242、及將一對側面241、242連接之上表面243。上表面243隔著鰭F與半導體基板11之面S11B對向。閘極電極24G由例如p型之多晶矽等構成。在鰭F與一對側面241、242及上表面234各者之間設置有閘極絕緣膜24I。閘極絕緣膜24I由例如氧化矽(SiO)等構成。
本變化例之攝像元件10也與上述第1實施形態所說明者同樣地，由於放大電晶體24具有與源極、汲極區域24A、24B之導電型為相同導電型(n型)之通道區域24C，故可減少起因於通道區域24C之在閘極電極24G側之界面捕獲之載子的雜訊。又，由於在設置有光電二極體21之半導體基板11之外側設置通道區域24C(鰭F)，故可增大放大電晶體24之佔有面積。因而，可更有效地抑制雜訊。
＜變化例2＞ 圖9係顯示上述第1實施形態之變化例2之攝像元件10(圖1)之主要部分之示意性剖面構成者。圖9與沿圖3之B-B’線之剖面構成對應。該攝像元件10具備具有GAA構造之放大電晶體24。除此方面以外，變化例2之攝像元件10具有與上述第1實施形態之攝像元件10同樣之構成，其作用及效果也同樣。
具有該GAA構造之放大電晶體24具有：半導體部24N，其設置有通道區域24C；閘極電極24G，其包圍該半導體部24N；及閘極絕緣膜24I，其設置於閘極電極24G與半導體部24N之間。
半導體部24N例如由擴散有n型之雜質之矽(Si)等構成。半導體部24N可由例如奈米線構成。半導體部24N設置於半導體基板11之面S11B上，在通道長度方向(圖9之Y方向)延伸。在該半導體部24N之由閘極電極24G包圍之區域設置n型之通道區域24C，在與通道區域24C鄰接之區域設置n型之源極、汲極區域24A、24B(圖4A)。
閘極電極24G與半導體部24N一起設置於半導體基板11之面S11B上。該閘極電極24G包含：大致垂直於半導體基板11(面S11B)而設置之一對側面241、242、及大致平行地設置於半導體基板11(面S11B)之上表面243及下表面244。一對側面241、242隔著半導體部24N對向。上表面243及下表面244將該一對側面241、242連接，且隔著奈米線相互對向。上表面243及下表面244中之下表面244設置於更靠近半導體基板11之位置。閘極電極24G由例如p型之多晶矽等構成。
本變化例之攝像元件10也與上述第1實施形態所說明者同樣地，由於放大電晶體24具有與源極、汲極區域24A、24B之導電型為相同導電型(n型)之通道區域24C，故可減少起因於通道區域24C之在閘極電極24G側之界面捕獲之載子的雜訊。又，由於在設置有光電二極體21之半導體基板11之外側設置通道區域24C(半導體部24N)，故可增大放大電晶體24之佔有面積。因而，可更有效地抑制雜訊。
＜變化例3＞ 圖10係顯示上述第1實施形態之變化例3之攝像元件10(圖1)之等效電路之構成之一例者。在該攝像元件10中，由複數個像素P共有放大電晶體24等。除此方面以外，變化例3之攝像元件10具有與上述第1實施形態之攝像元件10同樣之構成，其作用及效果也同樣。
在該攝像元件10中，由例如4個像素P共有FD部26、重置電晶體23、放大電晶體24及選擇電晶體25。
圖11係顯示4個像素P、由該4個像素P共有之FD部26、重置電晶體23、放大電晶體24及選擇電晶體25之示意性平面構成者。與圖10一起利用該圖11說明本變化例之攝像元件10之構成。
在4個像素P各者設置有光電二極體(光電二極體21-1、21-2、21-3、21-4之任一者)。光電二極體21-1連接於傳送電晶體22-1，光電二極體21-2連接於傳送電晶體22-2，光電二極體21-3連接於傳送電晶體22-4。亦即，在1個像素P中配置有1個光電二極體(光電二極體21-1、21-2、21-3、21-4之任一者)及1個傳送電晶體(傳送電晶體22-1、22-2、22-3、22-4之任一者)。對於傳送電晶體22-1、22-2、22-3、22-4之閘極電極各者，經由傳送線17a-1、17a-2、17a-3、17a-4賦予傳送脈衝ϕTRF1、ϕTRF2、ϕTRF3、ϕTRF4(圖10)。
FD部26設置於4個像素P之中央部(圖11)。由光電二極體21-1、21-2、21-3、21-4各者予以光電轉換之信號電荷經由傳送電晶體22-1、22-2、22-3、22-4被傳送至FD部26。
重置電晶體23、放大電晶體24及選擇電晶體25例如在所共有之4個像素P之端部(例如圖11之X方向之端部)排列地配置。該放大電晶體24之構成例如與上述第1實施形態所說明之構成同樣(參照圖4A、圖4B)。或，放大電晶體24之構成可與上述變化例1(圖8)或變化例2(圖9)所說明之構成同樣。
本變化例之攝像元件10也與上述第1實施形態所說明者同樣地，由於放大電晶體24具有與源極、汲極區域24A、24B之導電型為相同導電型(N型)之通道區域24C，故可減少起因於通道區域24C之在閘極電極24G側之界面捕獲之載子的雜訊。
＜第2實施形態＞ 圖12係顯示本發明之第2實施形態之固體攝像元件(攝像元件10A)之剖面構成者。該攝像元件10A具有以下部分之積層構造，即：設置有光電二極體21等之第1基板11A、設置有讀出電路20(具體而言為放大電晶體24及選擇電晶體25)之第2基板30、及設置有邏輯電路(驅動電路)之第3基板40。除此方面以外，第2實施形態之攝像元件10A具有與上述第1實施形態之攝像元件10同樣之構成，其作用及效果也同樣。此處，本發明之輸出電晶體之一具體例係放大電晶體24及選擇電晶體25。
在攝像元件10A中依序積層有第1基板11A、第2基板30及第3基板40。光自第1基板11A側朝攝像元件10A入射。亦即，攝像元件10A為背面照射型攝像元件。
第1基板11A在半導體基板11具有進行光電轉換之複數個像素P。第2基板30在半導體層30S例如就每4個像素P各具有1個讀出電路20。第2基板30具有像素驅動線17及垂直信號線18。第3基板40在半導體層40S具有處理像素信號之邏輯電路LC。邏輯電路LC例如具有：垂直驅動電路13、信號處理電路14、水平驅動電路15及系統控制電路16。邏輯電路LC(具體而言水平驅動電路15)將每一像素P之輸出電壓Vout輸出至外部。在邏輯電路LC中，例如，可在與源極電極及汲極電極相接之雜質擴散區域之表面形成包含CoSi2 或NiSi等之利用金屬矽化物(Self Aligned Silicide，自對準矽化物)製程而形成之矽化物的低電阻區域。
圖13係顯示像素P及讀出電路20之一例者。以下，如圖13所示，針對4個像素P共有1個讀出電路20之情形進行說明。此處，所謂“共有”係意指將4個像素P之輸出輸入至共通之讀出電路20。
各像素P具有相互共通之構成要素。在圖13中，為了將各像素P之構成要素相互區別，而在各像素P之構成要素之符號之末尾賦予辨識編號(1、2、3、4)。以下，在必須將各像素P之構成要素相互區別時，在各像素P之構成要素之符號之末尾賦予辨識編號，但在無須將各像素P之構成要素相互區別時，省略各像素P之構成要素之符號之末尾之辨識編號。
各像素P例如具有：光電二極體21、與光電二極體21電性連接之傳送電晶體22、及暫時保持經由傳送電晶體22自光電二極體21輸出之電荷之FD部26。光電二極體21進行光電轉換而產生與受光量相應之電荷。光電二極體21之陰極電性連接於傳送電晶體22之源極，光電二極體21之陽極電性連接於基準電位線(例如接地)。傳送電晶體22之汲極電性連接於FD部26，傳送電晶體22之閘極電性連接於像素驅動線17。傳送電晶體22例如為CMOS(Complementary Metal Oxide Semiconductor，互補式金屬氧化物半導體)電晶體。
共有1個讀出電路20之各像素P之FD部26被相互電性連接，且電性連接於共通之讀出電路20之輸入端。讀出電路20例如具有：重置電晶體23、選擇電晶體25、及放大電晶體24。此外，選擇電晶體25可根據需要而省略。重置電晶體23之源極(讀出電路20之輸入端)電性連接於FD部26，重置電晶體23之汲極電性連接於電源線VDD及放大電晶體24之汲極。重置電晶體23之閘極電性連接於像素驅動線17(參照圖12)。放大電晶體24之源極電性連接於選擇電晶體25之汲極，放大電晶體24之閘極電性連接於重置電晶體23之源極。選擇電晶體25之源極(讀出電路20之輸出端)電性連接於垂直信號線18，選擇電晶體25之閘極電性連接於像素驅動線17(參照圖12)。
傳送電晶體22在傳送電晶體22成為導通狀態時，將光電二極體21之電荷傳送至FD部26。重置電晶體23將FD部26之電位重置為特定之電位。重置電晶體23在成為導通狀態時，將FD部26之電位重置為電源線VDD之電位。選擇電晶體25控制來自讀出電路20之像素信號之輸出時序。放大電晶體24產生與被保持於FD部26之電荷之位準相應之電壓之信號，而作為像素信號。放大電晶體24係構成源極隨耦器型之放大器，輸出與在光電二極體21產生之電荷之位準相應之電壓之像素信號者。放大電晶體24在選擇電晶體25成為導通狀態時，將FD部26之電位放大，將與該電位相應之電壓經由垂直信號線18輸出至信號處理電路14。重置電晶體23、放大電晶體24及選擇電晶體25例如為CMOS電晶體。
此外，如圖14所示，選擇電晶體25可設置於電源線VDD與放大電晶體24之間。此時，重置電晶體23之汲極電性連接於電源線VDD及選擇電晶體25之汲極。選擇電晶體25之源極電性連接於放大電晶體24之汲極，選擇電晶體25之閘極電性連接於像素驅動線17(參照圖1)。放大電晶體24之源極(讀出電路20之輸出端)電性連接於垂直信號線18，放大電晶體24之閘極電性連接於重置電晶體23之源極。又，如圖15、圖16所示，FD傳送電晶體27可設置於重置電晶體23之源極與放大電晶體24之閘極之間。
FD傳送電晶體27在切換轉換效率時使用。一般而言，於在較暗之場所之攝影時，像素信號較小。在基於Q=CV進行電荷電壓轉換時，若FD部26之電容(FD電容C)較大，則以放大電晶體24轉換為電壓時之V變小。另一方面，在較亮之場所中，由於像素信號變大，故若FD電容C不大，則在FD部26不會完全接收光電二極體21之電荷。進而，FD電容C必須變大，以使以放大電晶體24轉換為電壓時之V不會變得過大(換言之變小)。基於其等，在將FD傳送電晶體27設為導通時，由於增加FD傳送電晶體27份額之閘極電容，故整體之FD電容C變大。另一方面，在將FD傳送電晶體27設為關斷時，整體之FD電容C變小。如此，藉由將FD傳送電晶體27進行導通關斷切換，而將FD電容C設為可變，可切換轉換效率。
圖17係顯示複數個讀出電路20與複數條垂直信號線18之連接態樣之一例者。當複數個讀出電路20在垂直信號線18之延伸方向(例如行方向)排列地配置時，複數條垂直信號線18可就每一讀出電路20各分配1條。例如，如圖17所示，當4個讀出電路20在垂直信號線18之延伸方向(例如行方向)排列地配置時，4條垂直信號線18可就每一讀出電路20各分配1條。此外，在圖17中，為了區別各垂直信號線18，而在各垂直信號線18之符號之末尾賦予辨識編號(1、2、3、4)。
圖18顯示攝像元件10A之垂直方向之剖面構成之一例。第1基板11A具有半導體基板11及半導體基板11上之層間絕緣膜19。第2基板30與第1基板11A對向地設置，自第1基板11A(層間絕緣膜19)側依序具有半導體層30S、層間絕緣膜30I及多層配線層30W。第3基板40自第2基板30(多層配線層30W)側依序具有多層配線層40W、層間絕緣膜40I及半導體層40S。在第2基板30之多層配線層30W與第3基板40之多層配線層40W之間設置有接合面S。
在半導體基板11例如設置有光電二極體21及FD部26。FD部26設置於半導體基板11內之面S11B附近。該FD部26係由例如在p型井區域111擴散有n型之雜質之雜質擴散區域構成。FD部26之n型雜質之濃度為例如1×1019 cm-3 ～1×1020 cm-3 左右。半導體基板11之面S11A成為光入射面。
將傳送電晶體22與FD部26一起設置於半導體基板11之面S11B附近。傳送電晶體22例如包含閘極電極22G及閘極絕緣膜22I。閘極電極22G在半導體基板11之外側與半導體基板11對向地設置。閘極電極22G由例如p型之多晶矽等構成。閘極電極22G可由鎢(W)、鈦(Ti)、氮化鈦(TiN)、鉿(Hf)、矽化鉿 (HfSi)、釕(Ru)、銥(Ir)及鈷(Co)等之金屬構成。閘極絕緣膜22I設置於閘極電極22G與半導體基板11之間。閘極絕緣膜22I由例如矽氧化膜(SiO)等構成。閘極絕緣膜22I可由氧化鉿(HfO2 )，矽酸鉿(HfSiO)、氧化鉭(Ta2 O5 )及鋁酸鉿(HfAlO)等之高介電絕緣材料構成。閘極電極22G及閘極絕緣膜22I由層間絕緣膜19覆蓋。層間絕緣膜19由例如氧化矽(SiO)等構成。
第1基板11A例如可更具有與半導體基板11之面S11A相接之固定電荷膜。固定電荷膜為了抑制產生起因於半導體基板11之受光面側之界面能階的暗電流，而帶負電。固定電荷膜例如由具有負的固定電荷之絕緣膜形成。作為此絕緣膜之材料，例如可舉出氧化鉿、氧化鋯、氧化鋁、氧化鈦或氧化鉭。藉由固定電荷膜誘發之電場，而在半導體基板11之受光面側之界面形成電洞蓄積層。利用該電洞蓄積層抑制產生來自界面之電子。攝像元件10A例如在第1基板11A之光入射側具有彩色濾光器(例如圖30之彩色濾光器55)及受光透鏡(例如圖30之受光透鏡60)。彩色濾光器設置於半導體基板11之面S11A側。彩色濾光器例如與固定電荷膜相接而設置，設置於介隔著固定電荷膜與像素P對向之位置。受光透鏡例如與彩色濾光器相接而設置，設置於介隔著彩色濾光器及固定電荷膜與像素P對向之位置。
第2基板30之半導體層30S隔著層間絕緣膜19與半導體基板11對向。半導體層30S係由例如厚度(圖12之Z方向之大小)為20 nm～200 nm之矽(Si)層構成。在該半導體層30S中例如設置有放大電晶體24及選擇電晶體25各者之通道區域24C、25C及源極、汲極區域24A、24B、25A、25B。
放大電晶體24之一對源極、汲極區域24A、24B為設置於半導體層30S之n型之雜質擴散區域，例如，自半導體層30S之層間絕緣膜30I側跨厚度方向(圖18之Z方向)之一部分設置。在一對源極、汲極區域24A、24B之間設置有通道區域24C。該放大電晶體24之通道區域24C與上述第1實施形態所說明者同樣地具有與源極、汲極區域24A、24B相同之導電型(n型)。通道區域24C例如跨半導體層30S之厚度方向之全部而設置。
選擇電晶體25例如配置於放大電晶體24之通道長度方向(圖18之Y方向)之相鄰之位置。該選擇電晶體25之一對源極、汲極區域25A、25B之一者(源極、汲極區域25B)與放大電晶體24之一對源極、汲極區域24A、24B之一者(源極、汲極區域24A)鄰接，其等可被共有。選擇電晶體25之一對源極、汲極區域25A、25B為設置於半導體層30S之n型之雜質擴散區域，例如，自半導體層30S之層間絕緣膜30I側跨厚度方向之一部分而設置。在一對源極、汲極區域25A、25B之間設置有通道區域25C。該選擇電晶體25之通道區域25C例如具有與源極、汲極區域25A、25B相同之導電型(n型)。通道區域24C例如跨半導體層30S之厚度方向之全部而設置。
積層型攝像元件10A中，在與設置有光電二極體21及FD部26之半導體基板11不同之半導體層30S，設置有放大電晶體24及選擇電晶體25之通道區域24C、25C等。藉此，可增加放大電晶體24及選擇電晶體25之佔有面積，而更有效地抑制雜訊產生。又，由於與光電二極體21等不同地另製造放大電晶體24及選擇電晶體25，故容易將製造放大電晶體24及選擇電晶體25時之溫度最佳化。因而，在製造工序之方面上也可有效地抑制雜訊產生。
至少放大電晶體24之通道區域24C及選擇電晶體25之通道區域25C之任一者為與源極、汲極區域24A、24B、25A、25B之導電型相同之導電型即可。例如，選擇電晶體25之通道區域25C可為p型之雜質擴散區域。
在半導體層30S設置有元件分離區域112。該元件分離區域112設置於通道區域24C、25C及一對源極、汲極區域24A、24B、25A、25B之周圍。藉此，將複數個電晶體電性分離。
放大電晶體24除具有通道區域24C及一對源極、汲極區域24A、24B以外，還具有閘極電極24G及閘極絕緣膜24I。選擇電晶體25除具有通道區域25C及源極、汲極區域25A、25B以外，還具有閘極電極25G及閘極絕緣膜25I。
放大電晶體24及選擇電晶體25為例如平坦(planer)型電晶體。閘極電極24G、25G設置於半導體層30S之外側，各自由與通道區域24C、25C對向之1個平面構成。亦即，閘極電極24G、25G具有平板形狀。例如，半導體層30S係使用SOI基板(後述之圖15B之SOI基板50)等形成，在半導體層30S之厚度較小時，容易構成平坦型無接面電晶體。閘極電極24G、25G例如由p型之多晶矽等構成。閘極電極24G、25G可由鎢(W)、鈦(Ti)、氮化鈦(TiN)、鉿(Hf)、矽化鉿(HfSi)、釕(Ru)、銥(Ir)及鈷(Co)等金屬構成。
在閘極電極24G、25G各者與半導體層30S之間設置有閘極絕緣膜24I、25I。閘極絕緣膜24I、25I係由例如矽氧化膜(SiO)等構成。閘極絕緣膜24I、25I可由氧化鉿(HfO2 )、矽酸鉿(HfSiO)、氧化鉭(Ta2 O5 )及鋁酸鉿(HfAlO)等之高介電絕緣材料構成。
閘極電極24G、25G及閘極絕緣膜24I、25I由層間絕緣膜30I覆蓋。層間絕緣膜30I由例如氧化矽(SiO)等構成。在層間絕緣膜30I設置有：到達放大電晶體24之閘極電極24G之連接孔、及貫通層間絕緣膜30I、半導體層30S及層間絕緣膜19且到達FD部26之連接孔。在到達閘極電極24G之連接孔設置有電極24E，在到達FD部26之連接孔設置有電極26E。
多層配線層30W隔著層間絕緣膜30I與半導體層30S對向。該多層配線層30W包含：複數條配線31、層間絕緣膜32、及接觸電極33。配線31例如由銅(Cu)或鋁(Al)等之金屬材料構成。電極24E及電極26E經由配線31相互連接。亦即，放大電晶體24之閘極電極24G經由配線31連接於FD部26。該配線31電性連接於例如重置電晶體23(圖2)。層間絕緣膜32係用於將複數條配線31之間分離者，例如由氧化矽(SiO)等構成。接觸電極33例如係用於將多層配線層30W之配線31與多層配線層40W(具體而言後述之接觸電極43)電性連接者。該接觸電極33由例如銅(Cu)構成，一個面露出於接合面S。
在第3基板40之半導體層40S例如設置有複數個電晶體Tr之通道區域40SC及一對源極、汲極區域40SA、40SB。由該複數個電晶體Tr形成例如邏輯電路。朝該邏輯電路，自光電二極體21經由放大電晶體24及選擇電晶體25輸出信號電荷。如此，在攝像元件10A中，在與設置有光電二極體21等之半導體基板11不同之基板(第3基板40)設置有邏輯電路LC，且將其等積層。藉此，可減小晶片尺寸。
複數個電晶體Tr各者除具有通道區域40SC及一對源極、汲極區域40SA、40SB以外，還具有閘極電極40IG及閘極絕緣膜40II。複數個電晶體Tr各者之閘極電極40IG例如設置於半導體層40S之外側，各自由與通道區域40SC對向之1個平面構成。在該閘極電極40IG與半導體層40S之間設置有閘極絕緣膜40II。閘極電極40IG及閘極絕緣膜40II由層間絕緣膜40I覆蓋。
第3基板40之多層配線層40W隔著層間絕緣膜40I與半導體層40S對向。在該多層配線層40W與第2基板30之多層配線層30W之間形成有接合面S。多層配線層40W包含：複數條配線41、層間絕緣膜42、及接觸電極43。配線41例如由銅(Cu)或鋁(Al)等之金屬材料構成。層間絕緣膜42係用於將複數條配線41之間分離者，例如由氧化矽(SiO)等構成。接觸電極43例如係用於將多層配線層40W之配線41與多層配線層30W之接觸電極33電性連接者。該接觸電極43由例如銅(Cu)構成，一個面露出於接合面S，且與接觸電極33相接。亦即，第3基板40與第2基板30藉由CuCu(銅銅)接合而連接。
第2實施形態之攝像元件10A也與上述第1實施形態所說明者同樣地，由於放大電晶體24具有與源極、汲極區域24A、24B之導電型為相同導電型(n型)之通道區域24C，故可減少起因於通道區域24C之在閘極電極24G側之界面捕獲之載子的雜訊。又，由於選擇電晶體25也具有與源極、汲極區域25A、25B之導電型為相同導電型(n型)之通道區域25C，故可減少起因於通道區域25C之在閘極電極25G側之界面捕獲之載子的雜訊。
再者，由於攝像元件10A具有第1基板11A、第2基板30及第3基板40之積層構造，故在與設置有光電二極體21及FD部26之第1基板11A不同之基板(第2基板30)形成有放大電晶體24及選擇電晶體。藉此，可增大放大電晶體24及選擇電晶體25之佔有面積，而更有效地抑制雜訊。又，在製造工序之方面上也可使放大電晶體24及選擇電晶體25之製造溫度最佳化，而抑制產生雜訊。
此外，由於具有邏輯電路LC之第3基板40積層於設置有光電二極體21等之第1基板11A，故可減小晶片尺寸。
＜變化例4＞ 圖19、圖20A及圖20B係顯示上述第2實施形態之變化例(變化例4)之攝像元件10A(圖18)之主要部分之示意性構成者。圖19顯示重置電晶體23、放大電晶體24及選擇電晶體25之平面構成，圖20A、圖20B各自顯示沿圖19所示之A-A’線之剖面構成、及沿圖19所示之B-B’線之剖面構成。該攝像元件10A之重置電晶體23、放大電晶體24及選擇電晶體25具有鰭式FET構造。除此方面以外，變化例4之攝像元件10A具有與上述第2實施形態之攝像元件10A同樣之構成，其作用及效果也同樣。
具有鰭式FET構造之重置電晶體23具有：設置有通道區域23C之鰭F1、設置於該鰭F1之周圍之閘極電極23G、及設置於閘極電極23G與鰭F1之間之閘極絕緣膜23I(圖19、圖20A)。具有鰭式FET構造之放大電晶體24具有：設置有通道區域24C之鰭F2、F3、設置於該鰭F2、F3之周圍之閘極電極24G、及設置於閘極電極24G與鰭F2、F3之間之閘極絕緣膜24I(圖19、圖20A)。具有鰭式FET構造之選擇電晶體25具有：設置有通道區域25C之鰭F2、F3、設置於該鰭F2、F3之周圍之閘極電極25G、及設置於閘極電極25G與鰭F2、F3之間之閘極絕緣膜25I(圖19、圖20B)。
鰭F1、F2、F3例如由擴散有n型之雜質之矽(Si)等構成。例如，由n型雜質之雜質濃度為1×1017 cm-3 ～1×1019 cm-3 左右之矽構成鰭F1、F2、F3。該鰭F1、F2、F3在層間絕緣膜19上大致垂直於半導體基板11之面S11B而設置。由該鰭F1、F2、F3構成第2基板30之半導體層30S。鰭F1、F2、F3例如相互平行地延伸。鰭F1、F2、F3由元件分離區域112相互分離。鰭F2與鰭F3在兩端部相互連接。
在鰭F1設置有與通道區域23C鄰接之源極、汲極區域23A、23B，在鰭F2、F3設置有與通道區域24C鄰接之源極、汲極區域24A、24B及與通道區域25C鄰接之源極、汲極區域25A、25B。亦即，重置電晶體23在半導體基板11之外側之鰭F1具有：n型之源極、汲極區域23A、23B、及與該源極、汲極區域23A、23B為相同導電型(n型)之通道區域23C。放大電晶體24在鰭F2、F3具有：n型之源極、汲極區域24A、24B、及與該源極、汲極區域24A、24B為相同導電型(n型)之通道區域24C。選擇電晶體25例如與放大電晶體24相同地在鰭F2、F3具有：n型之源極、汲極區域25A、25B、及與該源極、汲極區域25A、25B為相同導電型(n型)之通道區域25C。換言之，在鰭F2、F3連續地設置有複數個通道區域24C、25C及源極、汲極區域24A、24B、25A、25B。
在鰭F2、F3之一個端部設置有接點部FC1，在鰭F2、F3之另一端部設置有接點部FC2。接點部FC1係將放大電晶體24之一對源極、汲極區域24A、24B之一者(源極、汲極區域24B)連接於像素電源Vdd之部分。接點部FC2係將選擇電晶體25之一對源極、汲極區域25A、25B之一者(源極、汲極區域25A)連接於垂直信號線18(圖2)之部分。
閘極電極23G與鰭F1一起設置於層間絕緣膜19上。該閘極電極23G包含：隔著鰭F1對向之一對側面231、232、及將一對側面231、232連接之上表面233。上表面233隔著鰭F1與層間絕緣膜19對向。上表面233由層間絕緣膜30I覆蓋。在鰭F1與一對側面231、232及上表面233各者之間設置有閘極絕緣膜23I。
閘極電極24G與鰭F2、F3一起設置於層間絕緣膜19上。該閘極電極24G包含：隔著鰭F2、F3對向之一對側面241、242、將一對側面241、242連接之上表面243、及鰭F2與鰭F3之間之分離面245。一對側面241、242及分離面245相互平行地設置。上表面243隔著鰭F2、F3與層間絕緣膜19對向。上表面243由層間絕緣膜30I覆蓋。在鰭F2、F3與一對側面241、242、上表面233及分離面235各者之間設置有閘極絕緣膜24I。
閘極電極25G與鰭F2、F3一起設置於層間絕緣膜19上。該閘極電極25G包含：隔著鰭F2、F3對向之一對側面251、252、將一對側面251、252連接之上表面253、及鰭F2與鰭F3之間之分離面255。一對側面251、252及分離面255相互平行地設置。上表面253隔著鰭F2、F3與層間絕緣膜19對向。上表面253由層間絕緣膜30I覆蓋。在鰭F2、F3與一對側面251、252、上表面253及分離面255各者之間設置有閘極絕緣膜25I。
此閘極電極23G、24G、25G由例如p型之多晶矽等構成。閘極絕緣膜23I、24I、25I由例如氧化矽(SiO)等構成。
層間絕緣膜30I隔著鰭F1、F2、F3與層間絕緣膜19對向。在該層間絕緣膜30I設置有：到達閘極電極24G、25G之上表面243、253之連接孔、及到達鰭F1之連接孔。在到達上表面243之連接孔設置有電極24E，在到達上表面253之連接孔設置有電極25E，在到達鰭F1之連接孔設置有電極23E。
具有此重置電晶體23、放大電晶體24及選擇電晶體25之攝像元件10A例如可如以下般製造(圖21A～圖22H)。此外，雖然在圖21A～圖22H中圖示重置電晶體23，但針對放大電晶體24及選擇電晶體25也可同樣地製造。
首先，如圖21A所示，形成第1基板11A。第1基板11A如例如以下般形成。
首先，準備以例如雜質濃度1×1016 cm-3 ～1×1018 cm-3 左右擴散有p型之雜質之半導體基板11。可利用具有更稀薄之p型之雜質濃度之半導體基板11，或可利用擴散有n型之雜質之半導體基板11。其次，進行熱氧化，在半導體基板11之面S11B形成厚度3 nm～10 nm左右之氧化矽膜。繼而，在該氧化矽膜上，將例如多晶矽膜成膜。之後，利用微影術及蝕刻法將多晶矽膜及氧化矽膜成形為特定之形狀。藉此，形成傳送電晶體22之閘極電極22G及閘極絕緣膜22I。
在形成閘極電極22G及閘極絕緣膜22I後，於半導體基板11內形成光電二極體21。光電二極體21例如由深度方向之大小為30 nm～200 nm左右之p型雜質區域21a、及深度方向之大小為1 μm～5 μm左右之n型雜質區域21b形成。例如，p型雜質區域21a之雜質濃度為1×1018 cm-3 ×1×1019 cm-3 左右，n型雜質區域21b之雜質濃度為1×1015 cm-3 ×1×1018 cm-3 左右。
在形成光電二極體21後，於半導體基板11內形成FD部26。FD部26例如由n型之雜質擴散區域形成。該FD部26之濃度為例如1×1019 cm-3 ×1×1020 cm-3 左右。在形成FD部26後，例如，在1秒～10秒內進行1000℃～1100℃左右之氧化退火。之後，在半導體基板11上，以覆蓋傳送電晶體22之閘極電極22G及閘極絕緣膜22I之方式將氧化矽等之絕緣膜成膜。對該絕緣膜施以CMP(Chemical Mechanical Polishing，化學機械研磨)等之平坦化處理，而形成層間絕緣膜19。如此，形成第1基板11A。
在形成第1基板11A後，如圖21B所示，在第1基板11A貼合SOI基板50。SOI基板50例如在基板51上依序具有第1氧化膜52、半導體層53F及第2氧化膜54。基板51由例如矽(Si)基板構成。第1氧化膜52及第2氧化膜54由例如氧化矽(SiO)膜構成。半導體層53F由例如擴散有n型之雜質之矽層構成。該半導體層53F之n型雜質之濃度為例如1×1017 cm-3 ×1×1019 cm-3 左右。半導體層53F之厚度為200 nm～1000 nm左右。以第2氧化膜54與層間絕緣膜19相接之方式在第1基板11A貼合SOI基板50。可預先對該等接合面施以電漿處理，而提高接合強度。半導體層53F之n型雜質之濃度可更稀薄，或可在半導體層53F擴散有p型之雜質。此半導體層53F在之後之工序中注入n型之雜質。且，可貼合塊狀之矽基板，而取代SOI基板50。
於在第1基板11A貼合有SOI基板50後，如圖21C所示，去除SOI基板50之基板51及第1氧化膜52。基板51及第1氧化膜52之去除係利用例如CMP等進行。在將塊狀之矽基板貼合於第1基板11A，而取代SOI基板50時，利用CMP等切削矽基板，而調整為所期望之厚度。
在去除基板51及第1氧化膜52後，如圖22A所示，利用微影術及蝕刻法將半導體層53F成形為所期望之形狀，而形成鰭F1(及F2、F3)。此外，在圖22A～圖22H中僅圖示較層間絕緣膜19更上層。
在形成鰭F1後，如圖22B所示，在鰭F1之周圍形成元件分離區域112。元件分離區域112如例如以下般形成。首先，以覆蓋鰭F1之方式，在層間絕緣膜19上將氧化矽等之絕緣膜成膜。之後，對該絕緣膜施以CMP等之平坦化處理，而形成元件分離區域112。如此，形成包含鰭F1(及鰭F2、F3)及元件分離區域112之半導體層30S。
在形成元件分離區域112後，如圖22C所示，在鰭F1之兩側下形成貫通半導體層30S且到達層間絕緣膜19之槽112M。該槽112M係用於形成閘極電極23G(及閘極電極24G、25G)之一對側面231、232(及側面241、242、251、252)者。槽112M例如利用蝕刻法形成。
當在半導體層30S形成槽112M後，如圖22D所示，在鰭F1(及鰭F2、F3)之周圍形成閘極絕緣膜23I(及閘極絕緣膜24I、25I)。閘極絕緣膜23I例如為藉由對鰭F1施以熱氧化而形成之氧化矽(SiO)膜，厚度具有3 nm～10 nm左右。閘極絕緣膜23I可利用成膜工序形成。
在形成閘極絕緣膜23I後，如圖22E所示，形成閘極電極23G(及閘極電極24G、25G)。閘極電極23G如例如以下般形成。首先，以將槽112M埋入之方式，在元件分離區域112上，例如將p型之多晶矽成膜。其次，對該多晶矽膜施以CMP等之平坦化處理。之後，利用光微影術及蝕刻法將多晶矽膜成形為特定之形狀。藉此，形成閘極電極23G。在形成閘極電極23G後，在與通道區域23C(及通道區域24C、25C)鄰接之位置形成源極、汲極區域23A、23B(及源極、汲極區域24A、24B)。源極、汲極區域23A、23B係藉由在鰭F1(及鰭F2、F3)注入n型之雜質而形成。之後，例如，在1秒～10內進行1000℃～1100℃左右之活化退火。
繼而，如圖22F所示，在半導體層30S上形成層間絕緣膜30I。層間絕緣膜30I在以覆蓋閘極電極23G之方式將絕緣膜成膜後，對該絕緣膜施以CMP等之平坦化處理而形成。
在形成層間絕緣膜30I後，如圖22G所示，形成電極26E(及電極23E、24E、25E)。電極26E如例如以下般形成。首先，利用例如蝕刻法形成到達FD部26之連接孔。其次，在該連接孔埋入鎢(W)等之導電材料。藉此，形成電極26E。
在形成電極26E後，如圖22H所示，在層間絕緣膜30I上形成配線31。配線31例如利用銅(Cu)等形成。
其次，形成包含其他配線31、層間絕緣膜32及接觸電極33之多層配線層30W。藉此，形成第2基板30。之後，例如利用CuCu(銅銅)接合使該第2基板30接合於第3基板40。如此，完成圖19、圖20A、圖20B所示之攝像元件10A。
本變化例之攝像元件10A也與上述第2實施形態所說明者同樣地，由於放大電晶體24具有與源極、汲極區域24A、24B之導電型為相同導電型(n型)之通道區域24C，故可減少起因於通道區域24C之在閘極電極24G側之界面捕獲之載子的雜訊。又，由於重置電晶體23及選擇電晶體25也具有與源極、汲極區域23A、23B、25A、25B之導電型為相同導電型(n型)之通道區域23C、25C，故可減少起因於通道區域23C、25C之在閘極電極23G、25G側之界面捕獲之載子的雜訊。
在本變化例中，針對具有鰭式FET構造之重置電晶體23、放大電晶體24及選擇電晶體25進行了說明，但重置電晶體23、放大電晶體24及選擇電晶體25可與上述變化例2(圖9)所說明者同樣地具有GAA構造。
＜變化例5＞ 圖23係顯示上述第2實施形態之變化例(變化例5)之攝像元件10A(圖18)之主要部分之示意性剖面構成者。在該變化例5之攝像元件10A中，將光電二極體21設置於較面S11B更深之位置(面S11A側)，且由縱型電晶體(傳送閘極TG)構成傳送電晶體22。除此方面以外，變化例5之攝像元件10A具有與上述第2實施形態之攝像元件10A同樣之構成，其作用及效果也同樣。
傳送電晶體22之閘極(傳送閘極TG)自半導體基板11之表面延伸至貫通p型井區域111且到達光電二極體21之深度。
第1基板11A具有將各像素P分離之像素分離部21S。像素分離部21S在半導體基板11之法線方向(相對於半導體基板11之面S11B垂直之方向)延伸而形成。像素分離部21S設置於相互相鄰之2個像素P之間。像素分離部21S將相互相鄰之像素P彼此電性分離。像素分離部21S例如由氧化矽構成。像素分離部21S例如貫通半導體基板11。在該像素分離部21S之側面側設置有p型雜質區域21a及n型雜質區域21b。
如圖23所示，第1基板11A與第2基板30藉由電極26E而相互電性連接。再者，第1基板11A與第2基板30藉由貫通層間絕緣膜19、30I之電極E1、E2而連接(參照後述之圖24、25)。在攝像元件10A中，例如就每一像素P設置電極E1、E2。又，如圖23所示，第2基板30與第3基板40藉由接觸電極33、43彼此之接合而相互電性連接。此處，電極26E之寬度窄於接觸電極33、43彼此之接合部位之寬度。即，電極26E之剖面積小於接觸電極33、43彼此之接合部位之剖面積。因而，電極26E不會阻礙第1基板11A之每1像素之面積之微細化。又，由於讀出電路20形成於第2基板30，邏輯電路LC形成於第3基板40，故將用於將第2基板30與第3基板40相互電性連接之構造和用於將第1基板11A與第2基板30相互電性連接之構造相比，可以更自由之佈局形成配置及用於連接之接點之數目等。因而，作為將第2基板30與第3基板40相互電性連接之構造，可利用接觸電極33、43彼此之接合。
圖24、圖25係顯示攝像元件10A之水平方向之剖面構成之一例者。圖24、圖25之上側之圖係顯示圖23之剖面Sec1下之剖面構成之一例的圖，圖24、圖25之下側之圖係顯示圖23之剖面Sec2下之剖面構成之一例的圖。在圖24中例示在第2方向H排列2組2×2之4個像素P之構成，在圖25中例示在第1方向V及第2方向H排列4組2×2之4個像素P之構成。此外，在圖24、圖25之上側之剖視圖中，於顯示圖23之剖面Sec1下之剖面構成之一例之圖，重合有顯示半導體基板11之表面構成之一例之圖，且省略層間絕緣膜19。又，在圖24、圖25之下側之剖視圖中，於顯示圖23之剖面Sec2下之剖面構成之一例之圖中，重合有顯示半導體層30S之表面構成之一例之圖。
如圖24、圖25所示，複數個電極26E、複數個電極E2及複數個電極E1在第1基板11A之面內於第1方向V(圖10之上下方向、圖11之左右方向)呈帶狀排列地配置。此外，在圖24、圖25中例示覆數個電極26E、複數個電極E2及複數個電極E1在第1方向V呈2行排列地配置之情形。第1方向V與矩陣狀配置之複數個像素P之2個排列方向(例如列方向及行方向)中之一個排列方向(例如行方向)平行。在共有讀出電路20之4個像素P中，4個FD部26例如經由像素分離部21S相互接近地配置。在共有讀出電路20之4個像素P中，4個傳送閘極TG以包圍4個FD部26之方式配置，例如成為藉由4個傳送閘極TG形成圓環形狀之形狀。
元件分離區域112係由在第1方向V延伸之複數個區塊構成。半導體層30S係由在第1方向V延伸且介隔著元件分離區域112在與第1方向V正交之第2方向H排列地配置之複數個島狀之區塊30SA構成。在各區塊30SA中，例如設置有複數組重置電晶體23、放大電晶體24及選擇電晶體25。由4個像素P共有之1個讀出電路20例如由存在於與4個像素P對向之區域內的重置電晶體23、放大電晶體24及選擇電晶體25構成。由4個像素P共有之1個讀出電路20例如由元件分離區域112之左鄰之區塊30SA內之放大電晶體24、及元件分離區域112之右鄰之區塊30SA內之重置電晶體23及選擇電晶體25構成。
圖26、圖27、圖28、圖29係顯示在攝像元件10A之水平面內之配線佈局之一例者。在圖26～圖29中例示由4個像素P共有之1個讀出電路20設置於與4個像素P對向之區域內之情形。圖26～圖29所記載之配線例如在多層配線層30W中設置於互不相同之層內。
相互相鄰之4個電極26E例如如圖26所示般與配線31電性連接。相互相鄰之4個電極26E進一步例如如圖26所示，經由配線31及電極24E電性連接於元件分離區域112之左鄰區塊30SA中所含之放大電晶體24之閘極、及元件分離區域112之右鄰區塊30SA中所含之重置電晶體23之閘極。
電源線VDD例如如圖27所示般配置於與在第2方向H排列地配置之各讀出電路20對向之位置。電源線VDD例如如圖27所示，經由電極24E電性連接於在第2方向H排列地配置之各讀出電路20之放大電晶體24之汲極及重置電晶體23之汲極。2條像素驅動線17例如如圖27所示般配置於與在第2方向H排列地配置之各讀出電路20對向之位置。一條像素驅動線17(第2控制線)例如係如圖27所示般電性連接於在第2方向H排列地配置之各讀出電路20之重置電晶體23之閘極的配線RSTG。另一像素驅動線17(第3控制線)例如係如圖27所示般電性連接於在第2方向H排列地配置之各讀出電路20之選擇電晶體25之閘極的配線SELG。在各讀出電路20中，放大電晶體24之源極與選擇電晶體25之汲極例如如圖27所示般經由配線31W相互電性連接。
2條電源線VSS例如如圖28所示般配置於與在第2方向H排列地配置之各讀出電路20對向之位置。各電源線VSS例如如圖28所示般在與在第2方向H排列地配置之各像素P對向之位置處電性連接於複數個電極E1。4條像素驅動線17例如如圖28所示般配置於與在第2方向H排列地配置之各讀出電路20對向之位置。4條像素驅動線17各者例如係如圖28所示般電性連接於與在第2方向H排列地配置之各讀出電路20對應的4個像素P中之1個像素P之電極E2的配線TRG。即，4條像素驅動線17(第1控制線)電性連接於在第2方向H排列地配置之各像素P之傳送電晶體22之閘極(傳送閘極TG)。在圖28中，為了區別各配線TRG，而在各配線TRG之末尾賦予辨別符(1、2、3、4)。
垂直信號線18例如如圖29所示般配置於與在第1方向V排列地配置之各讀出電路20對向之位置。垂直信號線18(輸出線)例如如圖29所示般電性連接於在第1方向V排列地配置之各讀出電路20之輸出端(放大電晶體24之源極)。
在本變化例中，將像素P及讀出電路20形成於互不相同之基板(第1基板11A及第2基板30)。藉此，與將像素P及讀出電路20形成於同一基板之情形相比，可擴大像素P及讀出電路20之面積。其結果為，可提高光電轉換效率，或減少電晶體雜訊。又，具有像素P之第1基板11A、與具有讀出電路20之第2基板30藉由設置於層間絕緣膜19、30I內之電極26E而相互電性連接。藉此，與藉由墊電極彼此之接合、或貫通半導體基板之貫通配線(例如TSV(Thorough Si Via，穿矽導通體))而將第1基板11A與第2基板30相互電性連接之情形相比，可使晶片尺寸更小型化。又，藉由每1像素之面積之更微細化，而可進一步提高解析度。又，在設為與先前同樣之晶片尺寸時，可擴大像素P之形成區域。又，在本變化例中，將讀出電路20及邏輯電路LC形成於互不相同之基板(第2基板30及第3基板40)。藉此，與將讀出電路20及邏輯電路LC形成於同一基板之情形相比，可擴大讀出電路20及邏輯電路LC之面積。又，由於讀出電路20及邏輯電路LC之面積不受像素分離部21S約束，故可提高雜訊特性。又，在本變化例中，第2基板30及第3基板40藉由接觸電極33、43彼此之接合而相互電性連接。此處，由於讀出電路20形成於第2基板30，邏輯電路LC形成於第3基板40，故將用於將第2基板30與第3基板40相互電性連接之構造和用於將第1基板11A與第2基板30相互電性連接之構造相比，可以更自由之佈局形成配置及用於連接之接點之數目等。因而，可將接觸電極33、43彼此之接合用於第2基板30與第3基板40之電性連接。如此，在本變化例中，與基板之積體化相應地進行基板彼此之電性連接。藉此，起因於將基板彼此電性連接之構造，而晶片尺寸不會變大，或不會阻礙每1像素之面積之微細化。其結果為，可以與目前同等之晶片尺寸提供不阻礙每1像素之面積之微細化的3層構造之攝像元件10A。
又，在本變化例中，將具有光電二極體21、傳送電晶體22及FD部26之像素P形成於第1基板11A，將具有重置電晶體23、放大電晶體24及選擇電晶體25之讀出電路20形成於第2基板30。藉此，與將像素P及讀出電路20形成於同一基板之情形相比，可擴大像素P及讀出電路20之面積。其結果為，即便在將接觸電極33、43彼此之接合用於第2基板30與第3基板40之電性連接之情形下，晶片尺寸亦不會變大，或亦不會阻礙每1像素之面積之微細化。其結果為，可以與目前同等之晶片尺寸提供不阻礙每1像素之面積之微細化的3層構造之攝像元件10A。具體而言，藉由設置於第1基板11A之電晶體變少，而尤其是可擴大像素P之光電二極體21之面積。藉此，可使光電轉換之飽和信號電荷量增加，而提高光電轉換效率。在第2基板30中，可確保讀出電路20之各電晶體之佈局之自由度。又，由於可擴大各電晶體之面積，故藉由尤其放大電晶體24之面積，而可減少影響像素信號之雜訊。即便在將接觸電極33、43彼此之接合用作第2基板30與第3基板40之電性連接之情形下，晶片尺寸亦不會變大，或亦不會阻礙每1像素之面積之微細化。其結果為，可以與目前同等之晶片尺寸提供不阻礙每1像素之面積之微細化的3層構造之攝像元件10A。
又，在本變化例中，第2基板30在半導體基板11之表面側朝向半導體層30S之背面貼合於第1基板11A，第3基板40在半導體層30S之表面側朝向半導體層40S之表面側貼合於第2基板30。藉此，藉由將電極26E用於第1基板11A與第2基板30之電性連接，將接觸電極33、43彼此之接合用於第2基板30與第3基板40之電性連接，而可以與目前同等之晶片尺寸提供不阻礙每1像素之面積之微細化的3層構造之攝像元件10A。
又，在本變化例中，電極26E之剖面積小於接觸電極33、43彼此之接合部位之剖面積。藉此，可以與目前同等之晶片尺寸提供不阻礙每1像素之面積之微細化的3層構造之攝像元件10A。
又，在本變化例之邏輯電路LC中，在與源極電極及汲極電極相接之雜質擴散區域之表面形成包含CoSi2 或NiSi等之利用金屬矽化物(Self Aligned Silicide，自對準矽化物)製程而形成之矽化物的低電阻區域。包含矽化物之低電阻區域係由半導體基板之材料與金屬之化合物形成。此處，邏輯電路LC設置於第3基板40。因而，可在與形成像素P及讀出電路20之製程不同之製程中形成邏輯電路LC。其結果為，在形成像素P及讀出電路20時，可利用熱氧化等之高溫製程。又，也可將耐熱性較低之材料之矽化物用於邏輯電路LC。因而，當在與邏輯電路LC之源極電極及汲極電極相接之雜質擴散區域之表面設置有包含矽化物之低電阻區域時，可減小接觸電阻，其結果為，可使在邏輯電路LC之運算速度高速化。
又，在本變化例中，於第1基板11A中設置有將各像素P分離之像素分離部21S。然而，在本變化例中，具有光電二極體21、傳送電晶體22及FD部26之像素P形成於第1基板11A，具有重置電晶體23、放大電晶體24及選擇電晶體25之讀出電路20形成於第2基板30。藉此，即便在因每1像素之面積之微細化而由像素分離部21S包圍之面積變小時，亦可擴大像素P及讀出電路20之面積。其結果為，即便在利用像素分離部21S時，晶片尺寸亦不會變大，或亦不會阻礙每1像素之面積之微細化。因而，可以與目前同等之晶片尺寸提供不阻礙每1像素之面積之微細化的3層構造之攝像元件10A。
又，在本變化例中，像素分離部21S貫通半導體基板11。藉此，即便在因每1像素之面積之微細化而像素P彼此之距離接近時，亦可抑制在相鄰之像素P間之信號串擾，抑制重現圖像上之解析度降低或因混色所致之畫質劣化。
又，在本變化例中，包含第1基板11A及第2基板30之積層體就每一像素P具有3個電極26E、E1、E2。電極26E電性連接於傳送電晶體22之閘極(傳送閘極TG)，電極E1電性連接於半導體基板11之p型井區域111，電極E2電性連接於FD部26。即，電極26E、E1、E2之數目多於第1基板11A中所含之像素P之數目。然而，在本變化例中，將剖面積較小之電極26E用於第1基板11A與第2基板30之電性連接。藉此，可使晶片尺寸更小型化，且可使第1基板11A之每1像素之面積更微細化。其結果為，可以與目前同等之晶片尺寸提供不阻礙每1像素之面積之微細化的3層構造之攝像元件10A。
＜變化例6＞ 圖30係顯示上述第2實施形態之變化例(變化例6)之攝像元件10A之垂直方向之剖面構成之一變化例者。在本變化例中，第2基板30與第3基板40之電性連接在與第1基板11A之周邊區域12B對向之區域進行。周邊區域12B相當於第1基板11A之邊框區域，設置於像素陣列部12之周緣。在本變化例中，第2基板30在與周邊區域12B對向之區域具有複數個接觸電極33，第3基板40在與周邊區域12B對向之區域具有複數個接觸電極44。第2基板30及第3基板40藉由設置於與周邊區域12B對向之區域之接觸電極33、43彼此之接合而相互電性連接。
如此，在本變化例中，第2基板30及第3基板40藉由設置於與周邊區域12B對向之區域之接觸電極33、43彼此之接合而相互電性連接。藉此，與在與像素陣列部12對向之區域內將接觸電極33、43彼此接合之情形相比，可降低阻礙每1像素之面積之微細化之虞。因而，可以與目前同等之晶片尺寸提供不阻礙每1像素之面積之微細化的3層構造之攝像元件10A。
＜變化例7＞ 圖31、圖32係顯示上述第2實施形態之攝像元件10A之水平方向之剖面構成之一變化例者。圖31、圖32之上側之圖係圖23之剖面Sec1下之剖面構成之一變化例，圖31之下側之圖係圖23之剖面Sec2下之剖面構成之一變化例。此外，在圖31、圖32之上側之剖視圖中，於顯示圖23之剖面Sec1下之剖面構成之一變化例之圖，重合有顯示圖23之半導體基板11之表面構成之一變化例之圖，且省略層間絕緣膜19。又，在圖31、圖32之下側之剖視圖中，於顯示圖23之剖面Sec2下之剖面構成之一變化例之圖，重合有顯示半導體層30S之表面構成之一變化例之圖。
如圖31、圖32所示，複數個電極26E、複數個電極E2及複數個電極E1(圖中之呈行列狀配置之複數個點)在第1基板11A之面內於第1方向V(圖23、圖24之左右方向)呈帶狀排列地配置。此外，在圖31、圖32中例示覆數個電極26E、複數個電極E2及複數個電極E1在第1方向V呈2行排列地配置之情形。在共有讀出電路20之4個像素P中，4個FD部26例如介隔著像素分離部21S相互接近地配置。在共有讀出電路20之4個像素P中，4個傳送閘極TG(TG1、TG2、TG3、TG4)以包圍4個FD部26之方式配置，例如成為藉由4個傳送閘極TG形成圓環形狀之形狀。
元件分離區域112係由在第1方向V延伸之複數個區塊構成。半導體層30S係由在第1方向V延伸且介隔著元件分離區域112在與第1方向V正交之第2方向H排列地配置之複數個島狀之區塊30SA構成。在各區塊30SA中，例如設置有重置電晶體23、放大電晶體24及選擇電晶體25。由4個像素P共有之1個讀出電路20例如與4個像素P並非正對地配置，而是在第2方向H偏移地配置。
在圖31中，由4個像素P共有之1個讀出電路20在第2基板30中由存在於將與4個像素P對向之區域在第2方向H偏移之區域內的重置電晶體23、放大電晶體24及選擇電晶體25構成。由4個像素P共有之1個讀出電路20例如由1個區塊30SA內之放大電晶體24、重置電晶體23及選擇電晶體25構成。
在圖32中，由4個像素P共有之1個讀出電路20在第2基板30中由存在於將與4個像素P對向之區域在第2方向H偏移之區域內的重置電晶體23、放大電晶體24、選擇電晶體25及FD傳送電晶體27構成。由4個像素P共有之1個讀出電路20例如由1個區塊30SA內之放大電晶體24、重置電晶體23、選擇電晶體25及FD傳送電晶體27構成。
在本變化例中，由4個像素P共有之1個讀出電路20例如與4個像素P並非正對地配置，而是自與4個像素P正對之位置在第2方向H偏移地配置。在如此之情形下，可縮短配線31W，或也可省略配線31W，而由共通之雜質區域構成放大電晶體24之源極、及選擇電晶體25之汲極。其結果為，可減小讀出電路20之尺寸，或增大讀出電路20內之其他部位之尺寸。
＜變化例8＞ 圖33係顯示上述第2實施形態之攝像元件10A之水平方向之剖面構成之一變化例者。在圖33中顯示圖24之剖面構成之一變化例。
在本變化例中，半導體層30S係由介隔著元件分離區域112在第1方向V及第2方向H排列地配置之複數個島狀之區塊30SA構成。在各區塊30SA中，例如設置有一組重置電晶體23、放大電晶體24及選擇電晶體25。在如此之情形下，可利用元件分離區域112抑制相互相鄰之讀出電路20彼此之串擾，而可抑制重現圖像上之解析度低下或因混色所致之畫質劣化。
＜變化例9＞ 圖34係顯示上述第2實施形態之攝像元件10A之水平方向之剖面構成之一變化例者。在圖34中顯示圖33之剖面構成之一變化例。
在本變化例中，由4個像素P共有之1個讀出電路20例如與4個像素P並非正對地配置，而是在第1方向V偏移地配置。在本變化例中，進而，與變化例8同樣地，半導體層30S係由介隔著元件分離區域112在第1方向V及第2方向H排列地配置之複數個島狀之區塊30SA構成。在各區塊30SA中，例如設置有一組重置電晶體23、放大電晶體24及選擇電晶體25。在本變化例中，進而，也在第2方向H排列複數個電極E1及複數個電極26E。具體而言，複數個電極E1配置於共有某一讀出電路20之4個電極26E與共有在該讀出電路20之第2方向H相鄰之另一讀出電路20之4個電極26E之間。在如此之情形下，可利用元件分離區域112及電極E1抑制相互相鄰之讀出電路20彼此之串擾，而可抑制重現圖像上之解析度低下或因混色所致之畫質劣化。
＜變化例10＞ 圖35係顯示上述第2實施形態及其變化例之攝像元件10A之水平方向之剖面構成之一例者。在圖35中顯示圖24之剖面構成之一變化例。
在本變化例中，第1基板11A就每一像素P具有光電二極體21及傳送電晶體22，且就每4個像素P共有FD部26。因而，在本變化例中，就每4個像素P設置1個電極26E。
在呈矩陣狀配置之複數個像素P中，方便上將與藉由將與共有1個FD部26之4個像素P對應之單位區域在第1方向V偏移1個像素P份額而獲得之區域對應的4個像素P稱為4個像素PA。此時，在本變化例中，第1基板11A就每4個像素PA共有電極E1。因而，在本變化例中就每4個像素PA設置1個電極E1。
在本變化例中，第1基板11A具有就每一像素P將光電二極體21及傳送電晶體22分離之像素分離部21S。像素分離部21S自半導體基板11之法線方向觀察不完全包圍像素P，在FD部26(電極26E)之附近與電極E1之附近具有間隙(未形成區域)。而且，藉由該間隙而可實現4個像素P對1個電極26E之共有、及4個像素PA對1個電極E1之共有。在本變化例中，第2基板30就共有FD部26之每4個像素P具有讀出電路20。
圖36係顯示本變化例之攝像元件10A之水平方向之剖面構成之一例者。在圖36中顯示圖33之剖面構成之一變化例。在本變化例中，第1基板11A就每一像素P具有光電二極體21及傳送電晶體22，且就每4個像素P共有FD部26。再者，第1基板11A具有就每一像素P將光電二極體21及傳送電晶體22分離之像素分離部21S。
圖37係顯示本變化例之攝像元件10A之水平方向之剖面構成之一例者。在圖37中顯示圖34之剖面構成之一變化例。在本變化例中，第1基板11A就每一像素P具有光電二極體21及傳送電晶體22，且就每4個像素P共有FD部26。再者，第1基板11A具有就每一像素P將光電二極體21及傳送電晶體22分離之像素分離部21S。
＜變化例11＞ 圖38係顯示上述第2實施形態及其變化例之攝像元件10A之電路構成之一例者。本變化例之攝像元件10A係搭載行並聯ADC之CMOS圖像感測器。
如圖38所示，本變化例之攝像元件10A為除具有包含光電轉換元件之複數個像素P呈行列狀(矩陣狀)二維配置而成之像素陣列部12以外，還具有垂直驅動電路13、信號處理電路14、參考電壓供給部38、水平驅動電路15、水平輸出線37及系統控制電路16的構成。
在該系統構中，系統控制電路16基於主時脈MCK產生成為垂直驅動電路13、信號處理電路14、參考電壓供給部38及水平驅動電路15等之動作之基準的時脈信號及控制信號等，並對於垂直驅動電路13、信號處理電路14、參考電壓供給部38及水平驅動電路15等賦予。
又，垂直驅動電路13與像素陣列部12之各像素P一起形成於第1基板11A，進而，也形成於形成有讀出電路20之第2基板30。信號處理電路14、參考電壓供給部38、水平驅動電路15、水平輸出線37及系統控制電路16形成於第3基板40。
作為像素P，雖然此處省略圖示，但例如，可利用除具有光電二極體21以外，還具有將由光電二極體21進行光電轉換而獲得之電荷傳送至FD部26之傳送電晶體22之構成之像素P。又，作為讀出電路20，雖然此處省略圖示，但例如可利用具有控制FD部26之電位之重置電晶體23、輸出與FD部26之電位相應之信號之放大電晶體24、及用於進行像素選擇之選擇電晶體25之3電晶體構成之讀出電路20。
在像素陣列部12中二維配置有像素P，且對於該m列n行之像素配置就每列配線有像素驅動線17，就每行配線有垂直信號線18。複數條像素驅動線17之各一端連接於與垂直驅動電路13之各列對應之各輸出端。垂直驅動電路13係由移位暫存器等構成，經由複數條像素驅動線17進行像素陣列部12之列位址及列掃描之控制。
信號處理電路14例如具有就像素陣列部12之每一像素行、亦即每一垂直信號線18設置之ADC(類比-數位轉換電路)34-1～34-m，將自像素陣列部12之各像素P就每行輸出之類比信號轉換為數位信號並輸出。
參考電壓供給部38具有例如DAC(數位-類比轉換電路)38A，作為產生隨著時間之經過而位準呈傾斜狀變化之所謂之斜波(RAMP)波形之參考電壓Vref的機構。此外，作為產生斜波波形之參考電壓Vref之機構並不限定於DAC 38A。
DAC 38A在自系統控制電路16賦予之控制信號CS1之控制下，基於自該系統控制電路16賦予之時脈CK產生斜波波形之參考電壓Vref並對於信號處理電路14之ADC 34-1～34-m供給。
此外，ADC 34-1～34-m各者為可選擇性地進行與以下各動作模式對應之AD轉換動作之構成，即：利用讀出全部像素P之資訊之連續掃描方式之一般圖框率模式、及與一般圖框率模式時相比，將像素P之曝光時間設定為1/N且將圖框率提高至N倍、例如2倍的高速圖框率模式。該動作模式之切換係藉由自系統控制電路16賦予之控制信號CS2、CS3之控制而執行。又，對於系統控制電路16，自外部之系統控制器(未圖示)賦予用於切換一般圖框率模式與高速圖框率模式之各動作模式之指示資訊。
ADC 34-1～34-m全部為相同之構成，此處，舉出ADC 34-m為例進行說明。ADC 34-m為具有比較器34A、作為計數機構之例如向上/向下計數器(圖中記述為U/DCNT)34B、傳送開關34C及記憶體裝置34D之構成。
比較器34A將與自像素陣列部12之第n行之各像素P輸出之信號相應之垂直信號線18之信號電壓Vx和自參考電壓供給部38供給之斜波波形之參考電壓Vref進行比較，例如，在參考電壓Vref大於信號電壓Vx時輸出Vco成為“H”位準，在參考電壓Vref為信號電壓Vx以下時輸出Vco成為“L”位準。
向上/向下計數器34B係非同步計數器，在自系統控制電路16賦予之控制信號CS2之控制下，自系統控制電路16與DAC 18A同時賦予時脈CK，藉由與該時脈CK同步地進行向下(DOWN)計數或向上(UP)計數，而計測自在比較器34A之比較動作之開始起直至比較動作之結束為止之比較期間。
具體而言，在一般圖框率模式下，於信號自1個像素P之讀出動作中，在第1次之讀出動作時藉由進行向下計數而計測第1次之讀出時之比較時間，在第2次之讀出動作時藉由進行向上計數而計測第2次之讀出時之比較時間。
另一方面，在高速圖框率模式下，將針對某一列之像素P之計數結果就此保持，繼而，針對下一列之像素P，根據前一次之計數結果在第1次之讀出動作時藉由進行向下計數而計測第1次之讀出時之比較時間，在第2次之讀出動作時藉由進行向上計數而計測第2次之讀出時之比較時間。
傳送開關34C在自系統控制電路16賦予之控制信號CS3之控制下，於一般圖框率模式下，在針對某一列之像素P之向上/向下計數器34B之計數動作完成之時點成為導通(閉合)狀態而將該向上/向下計數器34B之計數結果傳送至記憶體裝置34D。
另一方面，在例如N=2之高速圖框率下，於針對某一列之像素P之向上/向下計數器34B之計數動作完成之時點為關斷(斷開)狀態不變，繼而，在針對下一列之像素P之向上/向下計數器34B之計數動作完成之時點成為導通狀態而將針對該向上/向下計數器34B之垂直2像素份額之計數結果傳送至記憶體裝置34D。
如此，自像素陣列部12之各像素P經由垂直信號線18被供給至每行之類比信號藉由ADC 34-1～34-m之比較器34A及向上/向下計數器34B之各動作而被轉換為N位元之數位信號且被儲存於記憶體裝置34D。
水平驅動電路15係由移位暫存器等構成，進行信號處理電路14之ADC 34-1～34-m之行位址及行掃描之控制。在該水平驅動電路15之控制下，由ADC 34-1～34-m各者予以AD轉換之N位元之數位信號依序被讀出至水平輸出線37，且經由該水平輸出線37作為攝像資料而輸出。
此外，雖然在本發明中無直接關聯故未特別圖示，但除上述構成要素以外，亦可設置對經由水平輸出線37輸出之攝像資料施行各種信號處理之電路等。
搭載上述構成之本變化例之行並聯ADC之攝像元件10A中，由於可將向上/向下計數器34B之計數結果經由傳送開關34C選擇性地傳送至記憶體裝置34D，故可獨立地控制向上/向下計數器34B之計數動作、及將該向上/向下計數器34B之計數結果向水平輸出線37讀出之動作。
＜變化例12＞ 圖39顯示將3個基板(第1基板11A、第2基板30、第3基板40)積層而構成圖38之攝像元件之例。本變化例中，於第1基板11A，在中央部分形成有包含複數個像素P之像素陣列部12，在像素陣列部12之周圍形成有垂直驅動電路13。又，在第2基板30中，於中央部分形成有包含複數個讀出電路20之讀出電路區域20R，在讀出電路區域20R之周圍形成有垂直驅動電路13。在第3基板40中，形成有信號處理電路14、水平驅動電路15、系統控制電路16、水平輸出線37及參考電壓供給部38。藉此，與上述實施形態及其變化例同樣地，不會由於將基板彼此電性連接之構造而導致晶片尺寸變大、或阻礙每1像素之面積之微細化。其結果為，可以與目前為止同等之晶片尺寸提供不阻礙每1像素之面積之微細化的3層構造之攝像元件10A。此外，垂直驅動電路13既可僅形成於第1基板11A，亦可僅形成於第2基板30。
＜變化例13＞ 圖40顯示上述第2實施形態及其變化例之攝像元件10A之剖面構成之一變化例。在上述第2實施形態及其變化例中，攝像元件10A積層3個基板(第1基板11A、第2基板30、第3基板40)而構成。然而，在上述第2實施形態及其變化例中，攝像元件10A可積層2個基板(第1基板11A、第2基板30)而構成。此時，邏輯電路LC例如如圖40所示般分別形成於第1基板11A、及第2基板30。此處，在邏輯電路LC中設置於第1基板11A側之電路LCA中設置有電晶體，該電晶體具有積層有包含可承受高溫製程之材料(例如high-ｋ)之高介電率膜及金屬閘極電極的閘極構造。另一方面，在設置於第2基板30側之電路LCB中，在與源極電極及汲極電極相接之雜質擴散區域之表面，形成包含CoSi2 或NiSi等之使用金屬矽化物(Self Aligned Silicide，自對準矽化物)製程而形成之矽化物的低電阻區域30SL。包含矽化物之低電阻區域係由半導體基板之材料與金屬之化合物形成。藉此，在形成像素P時，可使用熱氧化等之高溫製程。又，在邏輯電路LC中之設置於第2基板30側之電路LCB中，當在與源極電極及汲極電極相接之雜質擴散區域之表面設置有包含矽化物之低電阻區域30SL時，可減少接觸電阻。其結果為，可使在邏輯電路LC之運算速度高速化。
＜變化例14＞ 圖41顯示上述第2實施形態及其變化例之攝像元件10A之剖面構成之一變化例。在上述第2實施形態及其變化例之第3基板40之邏輯電路LC中，可在與源極電極及汲極電極相接之雜質擴散區域之表面形成包含CoSi2 或NiSi等之利用金屬矽化物(Self Aligned Silicide，自對準矽化物)製程而形成之矽化物的低電阻區域40SL。藉此，在形成像素P時，可利用熱氧化等之高溫製程。又，在邏輯電路LC中，當在與源極電極及汲極電極相接之雜質擴散區域之表面設置有包含矽化物之低電阻區域40SL時，可減少接觸電阻。其結果為，可使在邏輯電路LC之運算速度高速化。
＜應用例＞ 圖42係顯示具備上述第1、第2實施形態及其變化例之攝像元件10、10A的攝像裝置2之概略構成之一例者。
攝像裝置2係例如數位靜態相機或視訊攝影機等之攝像裝置、或智慧型手機或平板型終端等之可攜式終端裝置等之電子機器。攝像裝置2例如具備：上述第1、第2實施形態及其變化例之攝像元件10、10A、DSP電路141、圖框記憶體142、顯示部143、記憶部144、操作部145及電源部146。在攝像裝置2中，上述實施形態及其變化例之攝像元件10、10A、DSP電路141、圖框記憶體142、顯示部143、記憶部144、操作部145及電源部146經由匯流排線147相互連接。
上述第1、第2實施形態及其變化例之攝像元件10、10A輸出與入射光相應之圖像資料。DSP電路141係處理自上述實施形態及其變化例之攝像元件10、10A輸出之信號(圖像資料)之信號處理電路。圖框記憶體142以圖框單位暫時保持由DSP電路141予以處理之圖像資料。顯示部143例如包含液晶面板或有機EL(Electro Luminescence，電致發光)面板等之面板型顯示裝置，顯示由上述實施形態及其變化例之攝像元件10、10A拍攝到之動畫或靜畫。記憶部144將由上述第1、第2實施形態及其變化例之攝像元件10、10A拍攝到之動畫或靜畫之圖像資料記錄於半導體記憶體或硬碟等之記錄媒體。操作部145依照使用者之操作發出針對攝像裝置2具有之各種功能之操作指令。電源部146將成為上述第1、第2實施形態及其變化例之攝像元件10、10A、DSP電路141、圖框記憶體142、顯示部143、記憶部144及操作部145之動作電源之各種電源對於該等供給對象適宜地供給。
其次，針對攝像裝置2之攝像程序進行說明。
圖43顯示攝像裝置2之攝像動作之流程圖之一例。使用者藉由操作操作部145而指示攝像開始(步驟S101)。如是，操作部145將攝像指令發送至攝像元件10、10A(步驟S102)。攝像元件10、10A(具體而言，系統控制電路16)在接收到攝像指令時，執行利用特定之攝像方式之攝像(步驟S103)。
攝像元件10、10A將利用攝像而獲得之圖像資料輸出至DSP電路141。此處，所謂圖像資料係基於被暫時保持於FD部26之電荷而產生之像素信號之所有像素份額之資料。DSP電路141基於自攝像元件10、10A輸入之圖像資料進行特定之信號處理(例如雜訊減少處理等)(步驟S104)。DSP電路141使已進行特定之信號處理之圖像資料保持於圖框記憶體142，圖框記憶體142使圖像資料記憶於記憶部144(步驟S105)。如此，進行攝像裝置2之攝像。
在本應用例中，將上述實施形態及其變化例之攝像元件10、10A應用於攝像裝置2。藉此，由於能夠將攝像元件10、10A小型化或高精細化，故可提供小型或高精細之攝像裝置2。
＜對於體內資訊取得系統之應用例＞ 再者，本發明之技術(本發明)可應用於各種產品。例如，本發明之技術可應用於內視鏡手術系統。
圖44係顯示可應用本發明之技術(本發明)的利用膠囊型內視鏡之患者之體內資訊取得系統之概略構成之一例的方塊圖。
體內資訊取得系統10001係由膠囊型內視鏡10100、及外部控制裝置10200構成。
膠囊型內視鏡10100在檢查時由患者吞嚥。膠囊型內視鏡10100具有攝像功能及無線通訊功能，在直至自患者被自然排出為止之期間，藉由蠕動運動等在胃或腸等器官之內部移動，且以特定之間隔依次拍攝該器官之內部之圖像(以下稱為體內圖像)，並對體外之外部控制裝置10200依次無線發送針對該體內圖像之資訊。
外部控制裝置10200統括地控制體內資訊取得系統10001之動作。且，外部控制裝置10200接收針對自膠囊型內視鏡10100發送而來之體內圖像之資訊，基於接收之針對體內圖像之資訊產生用於將該體內圖像顯示於顯示裝置(未圖示)之圖像資料。
在體內資訊取得系統10001中，如上述般，在膠囊型內視鏡10100自被吞嚥直至被排出為止之期間，可隨時獲得拍攝患者體內之狀況之體內圖像。
針對膠囊型內視鏡10100及外部控制裝置10200之構成及功能更詳細地說明。
膠囊型內視鏡10100具有膠囊型殼體10101，在該殼體10101內收納有：光源部10111、攝像部10112、圖像處理部10113、無線通訊部10114、饋電部10115、電源部10116、及控制部10117。
光源部10111係由例如LED(light emitting diode，發光二極體)等光源構成，對於攝像部10112之拍攝視野照射光。
攝像部10112係由攝像元件、及包含設置於該攝像元件之前段之複數個透鏡之光學系統構成。對作為觀察對象之生物體組織照射之光之反射光(以下稱為觀察光)由該光學系統集光，並朝該攝像元件入射。在攝像部10112中，於該攝像元件中，入射至其之觀察光被光電轉換，而產生與該觀察光對應之圖像信號。由攝像部10112產生之圖像信號對圖像處理部10113提供。
圖像處理部10113係由CPU(Central Processing Unit，中央處理單元)或GPU(Graphics Processing Unit，圖形處理單元)等處理器構成，對於由攝像部10112產生之圖像信號進行各種信號處理。圖像處理部10113將已實施信號處理之圖像信號作為RAW資料對無線通訊部10114提供。
無線通訊部10114對於由圖像處理部10113實施信號處理之圖像信號進行調變處理等特定之處理，將該圖像信號經由天線10114A朝外部控制裝置10200發送。又，無線通訊部10114自外部控制裝置10200經由天線10114A接收與膠囊型內視鏡10100之驅動控制相關之控制信號。無線通訊部10114對控制部10117提供自外部控制裝置10200接收之控制信號。
饋電部10115係由受電用之天線線圈、自在該天線線圈產生之電流重現電力之電力重現電路、及升壓電路等構成。在饋電部10115中，利用所謂之非接觸充電之原理產生電力。
電源部10116係由二次電池構成，蓄積由饋電部10115產生之電力。在圖44中，為了避免圖式變複雜，而省略顯示來自電源部10116之電力之供給目的地之箭頭等之圖示，蓄積於電源部10116之電力朝光源部10111、攝像部10112、圖像處理部10113、無線通訊部10114、及控制部10117供給，可用於其等之驅動。
控制部10117係由CPU等之處理器構成，依照自外部控制裝置10200發送之控制信號適宜地控制光源部10111、攝像部10112、圖像處理部10113、無線通訊部10114、及饋電部10115之驅動。
外部控制裝置10200係由CPU、GPU等之處理器、或混載有處理器及記憶體等記憶元件之微電腦或控制基板等構成。外部控制裝置10200藉由對於膠囊型內視鏡10100之控制部10117經由天線10200A發送控制信號而控制膠囊型內視鏡10100之動作。在膠囊型內視鏡10100中，例如，藉由來自外部控制裝置10200之控制信號，而可變更光源部10111之對於觀察對象之光之照射條件。又，藉由來自外部控制裝置10200之控制信號，而可變更攝像條件(例如攝像部10112之圖框率、曝光值等)。又，藉由來自外部控制裝置10200之控制信號，而可變更圖像處理部10113之處理之內容、或無線通訊部10114發送圖像信號之條件(例如發送間隔、發送圖像數等)。
又，外部控制裝置10200對於自膠囊型內視鏡10100發送之圖像信號實施各種圖像處理，而產生用於將所拍攝之體內圖像顯示於顯示裝置之圖像資料。作為該圖像處理，可進行例如顯影處理(解馬賽克處理)、高畫質化處理(頻帶強調處理、超解析處理、NR(Noise reduction，雜訊降低)處理及/或手抖修正處理等)、及/或放大處理(電子變焦處理)等各種信號處理。外部控制裝置10200控制顯示裝置之驅動，基於產生之圖像資料產生所拍攝之體內圖像。或，外部控制裝置10200可使產生之圖像資料記錄於記錄裝置(未圖示)，或朝印刷裝置(未圖示)印刷輸出。
以上，針對可應用本發明之技術之體內資訊取得系統之一例進行了說明。本發明之技術可應用於以上所說明之構成中之例如攝像部10112。藉此，檢測精度提高。
＜對內視鏡手術系統之應用例＞ 本發明之技術(本發明)可對於各種產品應用。例如，本發明之技術可應用於內視鏡手術系統。
圖45係顯示可應用本揭示之技術(本發明)之內視鏡手術系統之概略構成之一例的圖。
在圖45中，圖示手術者(醫生)11131使用內視鏡手術系統11000對病床11133上之患者11132進行手術之狀況。如圖示般，內視鏡手術系統11000包含：內視鏡11100、氣腹管11111或能量處置具11112等之其他手術器具11110、支持內視鏡11100之支持臂裝置11120、及搭載有用於內視鏡下手術之各種裝置之推車11200。
內視鏡11100係由將距前端特定之長度之區域插入患者11132之體腔內之鏡筒11101、及連接於鏡筒11101之基端之相機頭11102構成。在圖示之例中，圖示構成為具有剛性鏡筒11101之所謂剛性鏡之內視鏡11100，但內視鏡11100可構成為具有撓性鏡筒之所謂撓性鏡。
在鏡筒11101之前端設置有嵌入有物鏡之開口部。在內視鏡11100連接有光源裝置11203，由該光源裝置11203產生之光由在鏡筒11101之內部延伸設置之光導導光至該鏡筒之前端，並經由物鏡朝向患者11132之體腔內之觀察對象照射。再者，內視鏡11100既可為直視鏡，亦可為斜視鏡或側視鏡。
在相機頭11102之內部設置有光學系統及攝像元件，來自觀察對象之反射光(觀察光)藉由該光學系統而在該攝像元件集光。藉由該攝像元件對觀察光進行光電轉換，產生與觀察光對應之電氣信號、亦即與觀察像對應之圖像信號。該圖像信號作為RAW資料朝照相機控制單元(CCU：Camera Control Unit)11201發送。
CCU 11201係由CPU(Central Processing Unit，中央處理單元)及GPU(Graphics Processing Unit，圖形處理單元)等構成，統括地控制內視鏡11100及顯示裝置11202之動作。再者，CCU 11201自相機頭11102接收圖像信號，對該圖像信號實施例如顯影處理(解馬賽克處理)等用於顯示基於該圖像信號之圖像之各種圖像處理。
顯示裝置11202藉由來自CCU 11201之控制而顯示基於由該CCU 11201實施圖像處理之圖像信號的圖像。
光源裝置11203係由例如LED(light emitting diode，發光二極體)等光源構成，對內視鏡11100供給拍攝手術部位等時之照射光。
輸入裝置11204係對於內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204對於內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦距等)之意旨之指示等。
處置具控制裝置11205控制用於組織之燒灼、切開或血管之封堵等之能量處置具11112之驅動。氣腹裝置11206出於確保內視鏡11100之視野及確保手術者之作業空間之目的，為了使患者11132之體腔膨脹，而經由氣腹管11111將氣體送入該體腔內。記錄器11207係可記錄與手術相關之各種資訊之裝置。印表機11208係可以文字、圖像或圖等各種形式印刷與手術相關之各種資訊之裝置。
此外，對內視鏡11100供給拍攝手術部位時之照射光之光源裝置11203可由包含例如LED、雷射光源或由其等之組合構成之白色光源構成。在由RGB雷射光源之組合構成白色光源時，由於能夠高精度地控制各色(各波長)之輸出強度及輸出時序，故在光源裝置11203中可進行攝像圖像之白平衡之調整。又，此時，藉由時分地對觀察對象照射來自RGB雷射光源各者之雷射光，與該照射時序同步地控制相機頭11102之攝像元件之驅動，而也可時分地拍攝與RGB各者對應之圖像。根據該方法，即便在該攝像元件不設置彩色濾光器，亦可獲得彩色圖像。
又，光源裝置11203可以每隔特定之時間變更輸出之光之強度之方式控制該驅動。與該光之強度之變更之時序同步地控制相機頭11102之攝像元件之驅動而時分地取得圖像，藉由合成該圖像而可產生所謂之無發黑及泛白之高動態範圍之圖像。
又，光源裝置11203可構成為可供給與特殊光觀察對應之特定之波長頻帶下之光。在特殊光觀察中，例如，藉由利用生物體組織之光之吸收之波長依賴性，與一般之觀察時之照射光(亦即白色光)相比照射窄頻之光，而進行以高對比度拍攝黏膜表層之血管等之特定之組織之所謂之窄頻光觀察(Narrow Band Imaging，窄頻影像)。或，在特殊光觀察中，可進行利用藉由照射激發光而產生之螢光獲得圖像之螢光觀察。在螢光觀察中，可進行對生物體組織照射激發光而觀察來自該生物體組織之螢光(自身螢光觀察)、或對生物體組織局部注射靛氰綠(ICG)等之試劑且對該生物體組織照射與該試劑之螢光波長對應之激發光而獲得螢光像等。光源裝置11203可構成為可供給與此特殊光觀察對應之窄頻光及/或激發光。
圖46係顯示圖45所示之相機頭11102及CCU 11201之功能構成之一例的方塊圖。
相機頭11102具有：透鏡單元11401、攝像部11402、驅動部11403、通訊部11404、及相機頭控制部11405。CCU 11201具有：通訊部11411、圖像處理部11412、及控制部11413。相機頭11102與CCU 11201藉由傳送纜線11400可相互通訊地連接。
透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。自鏡筒11101之前端擷取入之觀察光被導光至相機頭11102，而朝該透鏡單元11401入射。透鏡單元11401係組合有包含變焦透鏡及對焦透鏡之複數個透鏡而構成。
構成攝像部11402之攝像元件既可為1個(所謂之單板式)，也可為複數個(所謂之多板式)。在攝像部11402由多板式構成時，例如由各攝像元件產生與RGB各者對應之圖像信號，藉由將其等合成而可獲得彩色圖像。或，攝像部11402可構成為具有用於分別取得與3D(dimensional，維度)顯示對應之右眼用及左眼用之圖像信號的1對攝像元件。藉由進行3D顯示，而手術者11131可更正確地掌握手術部位之生物體組織之深度。此外，在攝像部11402由多板式構成時，與各攝像元件對應地，透鏡單元11401也可設置複數個系統。
又，攝像部11402可不一定設置於相機頭11102。例如，攝像部11402可在鏡筒11101之內部設置於物鏡之正後方。
驅動部11403係由致動器構成，藉由來自相機頭控制部11405之控制，而使透鏡單元11401之變焦透鏡及對焦透鏡沿光軸移動特定之距離。藉此，可適宜地調整由攝像部11402拍攝之攝像圖像之倍率及焦點。
通訊部11404係由用於在與CCU 11201之間發送接收各種資訊之通訊裝置構成。通訊部11404將自攝像部11402獲得之圖像信號作為RAW資料經由傳送纜線11400朝CCU 11201發送。
又，通訊部11404自CCU 11201接收用於控制相機頭11102之驅動之控制信號，並對相機頭控制部11405供給。在該控制信號中例如包含指定攝像圖像之圖框率之意旨之資訊、指定攝像時之曝光值之意旨之資訊、及/或指定攝像圖像之倍率及焦點之意旨之資訊等與攝像條件相關之資訊。
此外，上述之圖框率或曝光值、倍率、焦點等攝像條件既可由使用者適宜地指定，也可基於所取得之圖像信號由CCU 11201之控制部11413自動地設定。在後者之情形下，在內視鏡11100搭載有所謂之AE(Auto Exposure，自動曝光)功能、AF(Auto Focus，自動對焦)功能及AWB(Auto White Balance，自動白平衡)功能。
相機頭控制部11405基於經由通訊部11404接收之來自CCU 11201之控制信號控制相機頭11102之驅動。
通訊部11411係由用於在與相機頭11102之間發送接收各種資訊之通訊裝置構成。通訊部11411接收自相機頭11102經由傳送纜線11400發送之圖像信號。
又，通訊部11411對相機頭11102發送用於控制相機頭11102之驅動之控制信號。圖像信號或控制信號可藉由電氣通訊或光通訊等發送。
圖像處理部11412對自相機頭11102發送之作為RAW資料之圖像信號實施各種圖像處理。
控制部11413進行與由內視鏡11100進行之手術部位等之攝像、及由手術部位等之攝像獲得之攝像圖像之顯示相關之各種控制。例如，控制部11413產生用於控制相機頭11102之驅動之控制信號。
又，控制部11413基於由圖像處理部11412實施圖像處理之圖像信號使顯示裝置11202顯示拍攝到手術部位等之攝像圖像。此時，控制部11413可利用各種圖像辨識技術辨識攝像圖像內之各種物體。例如，控制部11413藉由檢測攝像圖像中所含之物體之邊緣之形狀或顏色等，而可辨識鑷子等手術器具、特定之生物體部位、出血、能量處置具11112之使用時之霧氣等。控制部11413可在使顯示裝置11202顯示攝像圖像時，利用該辨識結果使各種手術支援資訊重疊顯示於該手術部位之圖像。藉由重疊顯示手術支援資訊，對手術者11131予以提示，而可減輕手術者11131之負擔，而手術者11131準確地進行手術。
連接相機頭11102及CCU 11201之傳送纜線11400可為與電氣信號之通訊對應之電氣信號纜線、與光通訊對應之光纖、或其等之複合纜線。
此處，在圖示之例中，可利用傳送纜線11400以有線進行通訊，但相機頭11102與CCU 11201之間之通訊可以無線進行。
以上，針對可應用本發明之技術之內視鏡手術系統之一例進行了說明。本發明之技術可應用於以上所說明之構成中之攝像部11402。藉由對攝像部11402應用本發明之技術，而檢測精度提高。
此外，此處，作為一例針對內視鏡手術系統進行了說明，但本發明之技術此外可應用於例如顯微鏡手術系統等。
＜對於移動體之應用例＞ 本發明之技術可應用於各種產品。例如，本發明之技術可實現為搭載於汽車、電力機動車、混合動力機動車、自動二輪車、自行車、個人移動性裝置、飛機、無人機、船舶、機器人、建設機械、農業機械(曳引機器)等任一種類之移動體之裝置。
圖47係顯示作為可應用本發明之技術之移動體控制系統之一例之車輛控制系統之概略構成例之方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。在圖47所示之例中，車輛控制系統12000具備：驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及綜合控制單元12050。又，作為綜合控制單元12050之功能構成，圖示有微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface，介面)12053。
驅動系統控制單元12010依照各種程式控制與車輛之驅動系統相關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等之用於產生車輛之驅動力之驅動力產生裝置、用於將驅動力朝車輪傳遞之驅動力傳遞機構、調節車輛之舵角之轉向機構、及產生車輛之制動力之制動裝置等的控制裝置而發揮功能。
車體系統控制單元12020依照各種程式控制裝備於車體之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙進入系統、智慧型鑰匙系統、動力車窗裝置、或前照燈、尾燈、煞車燈、方向指示燈或霧燈等之各種燈之控制裝置而發揮功能。此時，對於車體系統控制單元12020，可輸入有自代替鑰匙之可攜式裝置發出之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，而控制車輛之車門鎖閉裝置、動力車窗裝置、燈等。
車外資訊檢測單元12030檢測搭載車輛控制系統12000之車輛之外部之資訊。例如，在車外資訊檢測單元12030連接有攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收所拍攝之圖像。車外資訊檢測單元12030可基於所接收之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。
攝像部12031係接收光且輸出與該光之受光量相應之電信號之光感測器。攝像部12031既可將電信號作為圖像輸出，亦可作為測距之資訊輸出。又，攝像部12031所接收之光既可為可視光，也可為紅外線等之非可視光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040連接有例如檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040基於自駕駛者狀態檢測部12041輸入之檢測資訊，既可算出駕駛者之疲勞度或集中度，亦可判別駕駛者是否打瞌睡。
微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，且對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含車輛之碰撞避免或衝擊緩和、基於車距之追隨行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道脫離警告等的ADAS(Advanced Driver Assistance Systems，先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051藉由基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛之周圍之資訊控制驅動力產生裝置、轉向機構或制動裝置等，而可進行以在不依賴於駕駛者之操作下自主地行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051與由車外資訊檢測單元12030檢測到之前方車或對向車之位置相應地控制前照燈，而可進行將遠光切換為近光等之以謀求防眩為目的之協調控制。
聲音圖像輸出部12052朝可針對車輛之乘客或車外視覺性或聽覺性通知資訊之輸出裝置發送聲音及圖像中之至少一者之輸出信號。在圖47之例中，例示有音訊揚聲器12061、顯示部12062及儀錶板12063作為輸出裝置。顯示部12062例如可包含機上顯示器及抬頭顯示器之至少一者。
圖48係顯示攝像部12031之設置位置之例之圖。
在圖48中，具有攝像部12101、12102、12103、12104、12105，而作為攝像部12031。
攝像部12101、12102、12103、12104、12105設置於例如車輛12100之前端突出部、側視鏡、後保險桿、後背門及車廂內之擋風玻璃之上部等之位置。前端部所具備之攝像部12101及車室內之擋風玻璃之上部所具備之攝像部12105主要獲得車輛12100之前方之圖像。側視鏡所具備之攝像部12102、12103主要取得車輛12100之側方之圖像。後保險桿或後背門所具備之攝像部12104主要取得車輛12100之後方之圖像。車廂內之擋風玻璃之上部所具備之攝像部12105主要用於前方車輛、或行人、障礙物、信號燈、交通標誌或車道等之檢測。
此外，在圖48中，顯示攝像部12101至12104之攝影範圍之一例。攝像範圍12111顯示設置於前端突出部之攝像部12101之攝像範圍，攝像範圍12112、12113顯示分別設置於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114顯示設置於後保險桿或後背門之攝像部12104之攝像範圍。例如，藉由重疊由攝像部12101至12104拍攝之圖像資料，而可取得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少1者可具有取得距離資訊之功能。例如，攝像部12101至12104之至少1者既可為包含複數個攝像元件之立體照相機，也可為具有相位差檢測用之像素之攝像元件。
例如，微電腦12051藉由基於根據攝像部12101至12104取得之距離資訊，求得至攝像範圍12111至12114內之各立體物之距離、及該距離之時間性變化(對於車輛12100之相對速度)，而可在尤其是位於車輛12100之前進路上之最近之立體物中，將朝與車輛12100大致相同之方向以特定之速度(例如0 km/h以上)行駛之立體物作為前方車抽出。進而，微電腦12051設定針對前方車之近前預設應確保之車距，而可進行自動制動控制(亦包含追隨停止控制)或自動加速控制(亦包含追隨起步控制)等。如此般可進行以在不依賴於駕駛者之操作下自主地行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於自攝像部12101至12104取得之距離資訊，將與立體物相關之立體物資料分類為2輪車、普通車輛、大型車輛、行人、電線桿等其他之立體物並提取，且用於障礙物之自動迴避。例如，微電腦12051將車輛12100之周邊之障礙物識別為車輛12100之駕駛員能夠視認之障礙物及難以視認之障礙物。然後，微電腦12051判斷顯示與各障礙物之碰撞之危險度之碰撞風險，在碰撞風險為設定值以上而有碰撞可能性之狀況時，藉由經由音訊揚聲器12061或顯示部12062對駕駛員輸出警報，或經由驅動系統控制單元12010進行強制減速或躲避操舵，而可進行用於避免碰撞之駕駛支援。
攝像部12101至12104之至少1者可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定在攝像部12101至12104之攝像圖像中是否有行人而辨識行人。如此之行人之辨識藉由例如提取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之程序、針對顯示物體之輪廓之一系列特徵點進行圖案匹配處理而判別是否為行人之程序而進行。微電腦12051當判定在攝像部12101至12104之攝像圖像中有行人，且辨識為行人時，聲音圖像輸出部12052以針對該被辨識出之行人重疊顯示用於強調之方形輪廓線之方式控制顯示部12062。又，聲音圖像輸出部12052亦可以將顯示行人之圖標等顯示於所期望之位置之方式控制顯示部12062。
以上，針對可應用本發明之技術之車輛控制系統之一例進行了說明。本發明之技術可應用於以上所說明之構成之中之攝像部12031。由於藉由對攝像部12031應用本發明之技術，而可獲得更易於觀察之拍攝圖像，故能夠減輕駕駛員之疲勞。
以上，舉出實施形態及變化例說明了本發明之內容，但本發明內容並不限定於上述實施形態等，可進行各種變化。例如，在上述實施形態中所說明之攝像元件之層構成為一例，可更具備其他層。又，各層之材料及厚度也為一例，並不限定於上述之內容。
又，在上述實施形態等中，針對放大電晶體24為無接面電晶體之情形進行了說明，但只要重置電晶體23、放大電晶體24及選擇電晶體25中至少任一者為無接面電晶體即可。
又，在上述第2實施形態中，針對放大電晶體24及選擇電晶體25具有單閘極構造之情形進行了說明，但放大電晶體24及選擇電晶體25可具有雙閘極構造。
又，在上述變化例4中，針對重置電晶體23之通道區域23C設置於1個鰭(鰭F1)，放大電晶體24及選擇電晶體25之通道區域24C、25C設置於2個鰭(鰭F2、F3)之情形進行了說明，但鰭之數目並不限定於其。
在上述實施形態等中所說明之效果係一例，可為其他效果，也可更包含其他效果。
此外，本發明可為如以下之構成。根據具有以下之構成之固體攝像元件(1)(2)及攝像裝置(1)(2)，由於輸出電晶體具有與源極、汲極區域之導電型為相同導電型(第1導電型)之通道區域，故可減少起因於通道區域之在閘極電極側之界面捕獲之載子的雜訊。因而，可抑制雜訊。 (1) 一種固體攝像元件，其具備： 第1基板，其具有光電轉換部及電性連接於前述光電轉換部之傳送電晶體； 第2基板，其與前述第1基板對向地設置，且具有輸出電晶體，該輸出電晶體包含：閘極電極、與前述閘極電極對向地配置之第1導電型之通道區域、及與前述通道區域鄰接之前述第1導電型之源極、汲極區域；及 驅動電路，其經由前述傳送電晶體及前述輸出電晶體而輸出由前述光電轉換部產生之信號電荷。 (2) 如前述(1)之固體攝像元件，其中前述閘極電極具有平板形狀。 (3) 如前述(1)或(2)之固體攝像元件，其更具有第3基板，該第3基板隔著前述第2基板與前述第1基板對向，且設置有前述驅動電路。 (4) 一種固體攝像元件，其具備： 光電轉換部； 傳送電晶體，其電性連接於前述光電轉換部； 輸出電晶體，其電性連接於前述傳送電晶體，且包含：第1導電型之通道區域、具有覆蓋前述通道區域之複數個面之閘極電極、及與前述通道區域鄰接之前述第1導電型之源極、汲極區域；及 驅動電路，其經由前述傳送電晶體及前述輸出電晶體而輸出由前述光電轉換部產生之信號電荷。 (5) 如前述(4)之固體攝像元件，其更具有： 第1基板，其具有前述光電轉換部及前述傳送電晶體； 第2基板，其與前述第1基板對向地設置，且具有前述輸出電晶體；及 第3基板，其隔著前述第2基板與前述第1基板對向，且設置有前述驅動電路。 (6) 如前述(1)至(5)中任一項之固體攝像元件，其更具有前述閘極電極與前述通道區域之間之閘極絕緣膜。 (7) 如前述(1)至(6)中任一項之固體攝像元件，其更具有電荷蓄積部，該電荷蓄積部自前述傳送電晶體對其傳送由前述光電轉換部產生之信號電荷。 (8) 如前述(7)之固體攝像元件，其更具有： 放大電晶體，其輸出與前述電荷蓄積部之電位大小相應之信號； 重置電晶體，其將前述電荷蓄積部之電位重置；及 選擇電晶體，其控制前述放大電晶體之輸出；且 前述放大電晶體、前述重置電晶體及前述選擇電晶體之至少一者為前述輸出電晶體。 (9) 如前述(1)至(8)中任一項之固體攝像元件，其更具有設置有前述通道區域及前述源極、汲極區域之鰭。 (10) 如前述(9)之固體攝像元件，其中於前述鰭連續地設置有複數個前述通道區域及複數個源極、汲極區域。 (11) 如前述(1)或(4)之固體攝像元件，其中前述閘極電極包含：隔著前述通道區域對向之第1面及第2面、及將前述第1面及前述第2面相連之第3面。 (12) 如前述(11)之固體攝像元件，其中前述閘極電極更包含隔著前述通道區域與前述第3面對向之第4面。 (13) 如前述(1)至(12)中任一項之固體攝像元件，其中前述閘極電極包含第2導電型之多晶矽。 (14) 一種攝像裝置，其具備固體攝像元件，該固體攝像元件包含： 第1基板，其具有光電轉換部及電性連接於前述光電轉換部之傳送電晶體； 第2基板，其與前述第1基板對向地設置，且具有輸出電晶體，該輸出電晶體包含：閘極電極、與前述閘極電極對向地配置之第1導電型之通道區域、及與前述通道區域鄰接之前述第1導電型之源極、汲極區域；及 驅動電路，其經由前述傳送電晶體及前述輸出電晶體而輸出由前述光電轉換部產生之信號電荷。 (15) 一種攝像裝置，其具備固體攝像元件，該固體攝像元件包含： 光電轉換部； 傳送電晶體，其電性連接於前述光電轉換部； 輸出電晶體，其電性連接於前述傳送電晶體，且包含：第1導電型之通道區域、具有覆蓋前述通道區域之複數個面之閘極電極、及與前述通道區域鄰接之前述第1導電型之源極、汲極區域；及 驅動電路，其經由前述傳送電晶體及前述輸出電晶體而輸出由前述光電轉換部產生之信號電荷。
本發明申請案係以在日本專利廳於2018年10月30日申請之日本專利申請案編號第2018-203704號為基礎而主張其優先權者，並藉由參照該發明申請案之全部內容而援用於本發明申請案。
雖然只要係熟悉此項技術者根據設計方面之要件及其他要因即可想到各種修正、組合、子組合、及變更，但可理解為其等包含於後附之申請專利之範圍及其均等物之範圍內。
1:攝像裝置/固體攝像元件 2:攝像裝置/固體攝像元件 10:攝像元件 10A:攝像元件 11:半導體基板 11A:第1基板 12:像素陣列部 12B:周邊區域 13:垂直驅動電路 14:信號處理電路 15:水平驅動電路 16:系統控制電路 17:像素驅動線 17a:傳送線 17a-1:傳送線 17a-2:傳送線 17a-3:傳送線 17a-4:傳送線 17b:重置線 17c:選擇線 18:垂直信號線 19:層間絕緣膜 20:讀出電路 20R:讀出電路區域 21:光電二極體 21-1:光電二極體 21-2:光電二極體 21-3:光電二極體 21-4:光電二極體 21a:p型雜質區域 21b:n型雜質區域 21S:像素分離部 22:傳送電晶體 22-1:傳送電晶體 22-2:傳送電晶體 22-3:傳送電晶體 22-4:傳送電晶體 22G:閘極電極 22I:閘極絕緣膜 23:重置電晶體 23A:源極、汲極區域 23B:源極、汲極區域 23C:通道區域 23E:電極 23G:閘極電極 23I:閘極絕緣膜 24:放大電晶體 24A:源極、汲極區域 24B:源極、汲極區域 24C:通道區域 24E:電極 24G:閘極電極 24I:閘極絕緣膜 24N:半導體部 25:選擇電晶體 25A:源極、汲極區域 25B:源極、汲極區域 25C:通道區域 25E:電極 25G:閘極電極 25I:閘極絕緣膜 26:FD(浮動擴散)部/FD部 26E:電極 27:FD傳送電晶體 30:第2基板 30I:層間絕緣膜 30S:半導體層 30SA:區塊 30SL:低電阻區 30W:多層配線層 31:配線 31W:配線 32:層間絕緣膜 33:接觸電極 34:ADC 34-1~34-m:ADC 34A:比較器 34B:向上/向下計數器/U/DCNT 34C:傳送開關 34D:記憶體裝置 37:水平輸出線 38:參考電壓供給部 38A:DAC 40:第3基板 40I:層間絕緣膜 40IG:閘極電極 40II:閘極絕緣膜 40S:半導體層 40SA:源極、汲極區域 40SB:源極、汲極區域 40SC:通道區域 40SL:低電阻區域 40W:多層配線層 41:配線 42:層間絕緣膜 43:接觸電極 50:SOI基板 51:基板 52:第1氧化膜 53F:半導體層 54:第2氧化膜 55:彩色濾光器 60:受光透鏡 111:p型井區域 112:元件分離區域 112M:槽 121:顯示部 124:放大電晶體 124C:通道區域 124G:閘極電極 141:DSP電路 142:圖框記憶體 143:顯示部 144:記憶部 145:操作部 146:電源部 231:側面 232:側面 233:上表面 241:側面 242:側面 243:上表面 244:下表面 245:分離面 251:側面 252:側面 253:上表面 255:分離面 10001:體內資訊取得系統 10100:膠囊型內視鏡 10101:膠囊型殼體/殼體 10111:光源部 10112:攝像部 10113:圖像處理部 10114:無線通訊部 10114A:天線 10115:饋電部 10116:電源部 10117:控制部 10200:外部控制裝置 10200A:天線 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:相機頭 11110:手術器具 11111:氣腹管 11112:能量處置具 11120:支持臂裝置 11131:手術者/醫生 11132:患者 11133:病床 11200:手推車 11201:照相機控制單元/CCU 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:處置具控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳送纜線 11401:透鏡單元 11402:攝像部 11403:驅動部 11404:通訊部 11405:相機頭控制部 11411:通訊部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通訊網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:綜合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:音訊揚聲器 12062:顯示部 12063:儀錶板 12100:車輛 12101:攝像部 12102:攝像部 12103:攝像部 12104:攝像部 12105:攝像部 12111:攝像範圍 12112:攝像範圍 12113:攝像範圍 12114:攝像範圍 A-A’:線 B-B’:線 C:電流 CK:時脈 CS1~CS3:控制信號 D:大小 D100:大小 E1:電極 E2:電極 F:鰭 F1:鰭 F2:鰭 F3:鰭 FC1:接點部 FC2:接點部 H:第2方向 LC:邏輯電路 LCA:電路 LCB:電路 MCK:主時脈 P:像素 S:接合面 S11A:面 S11B:面 Sec1:剖面 Sec2:剖面 TG:傳送閘極 TG1:傳送閘極 TG2:傳送閘極 TG3:傳送閘極 TG4:傳送閘極 TRG1:配線 TRG2:配線 TRG3:配線 TRG4:配線 Tr:電晶體 V:第1方向 VDD:電源線 Vdd:像素電源 Vout:輸出電壓 Vref:參考電壓 VSS:電源線 X:方向(第1方向) Y:方向(第2方向) Z:方向 ϕRST:重置脈衝 ϕSEL:選擇脈衝 ϕTRF:傳送脈衝 ϕTRF1:傳送脈衝 ϕTRF2:傳送脈衝 ϕTRF3:傳送脈衝 ϕTRF4:傳送脈衝
圖1係顯示本發明之第1實施形態之攝像元件之功能構成之一例的方塊圖。 圖2係顯示圖1所示之像素之電路構成之一例的圖。 圖3係顯示圖1所示之像素之構成之一例的平面示意圖。 圖4A係顯示沿圖3所示之A-A’線之剖面構成之示意圖。 圖4B係顯示沿圖3之B-B’線之剖面之示意圖。 圖5係顯示圖4B所示之閘極電極之構成之另一例的剖面示意圖。 圖6A係比較例之放大電晶體之與圖4A對應之剖面示意圖。 圖6B係與比較例之放大電晶體圖4B對應之剖面示意圖。 圖7係顯示在圖4B所示之放大電晶體中流動之電流之路徑的剖面示意圖。 圖8係顯示變化例1之攝像元件之構成之剖面示意圖。 圖9係顯示變化例2之攝像元件之構成之剖面示意圖。 圖10係顯示變化例3之攝像元件之像素之電路構成之一例的圖。 圖11係顯示圖10所示之攝像元件之平面構成之一例的示意圖。 圖12係顯示本發明之第2實施形態之攝像元件之主要部分之概略構成的示意圖。 圖13係顯示圖12之像素及讀出電路之一例之圖。 圖14係顯示圖12之像素及讀出電路之一例之圖。 圖15係顯示圖12之像素及讀出電路之一例之圖。 圖16係顯示圖12之像素及讀出電路之一例之圖。 圖17係顯示複數個讀出電路與複數條垂直信號線之連接態樣之一例之圖。 圖18係顯示圖12之攝像元件之垂直方向之剖面構成之一例的圖。 圖19係顯示變化例4之攝像元件之主要部分之構成的平面示意圖。 圖20A係顯示沿圖19所示之A-A’線之剖面構成之示意圖。 圖20B係顯示沿圖19所示之B-B’線之剖面構成之示意圖。 圖21A係顯示圖20A等所示之攝像元件之製造方法之一工序的剖面示意圖。 圖21B係顯示接續圖21A之工序之剖面示意圖。 圖21C係顯示接續圖21B之工序之剖面示意圖。 圖22A係顯示接續圖21C之工序之另一例之剖面示意圖。 圖22B係顯示接續圖22A之工序之剖面示意圖。 圖22C係顯示接續圖22B之工序之剖面示意圖。 圖22D係顯示接續圖22C之工序之剖面示意圖。 圖22E係顯示接續圖22D之工序之剖面示意圖。 圖22F係顯示接續圖22E之工序之剖面示意圖。 圖22G係顯示接續圖22F之工序之剖面示意圖。 圖22H係顯示接續圖22G之工序之剖面示意圖。 圖23係顯示變化例5之攝像元件之主要部分之構成的剖面示意圖。 圖24係顯示圖23之攝像元件之水平方向之剖面構成之一例的圖。 圖25係顯示圖23之攝像元件之水平方向之剖面構成之一例的圖。 圖26係顯示在圖23之攝像元件之水平面內之配線佈局之一例的圖。 圖27係顯示在圖23之攝像元件之水平面內之配線佈局之一例的圖。 圖28係顯示在圖23之攝像元件之水平面內之配線佈局之一例的圖。 圖29係顯示在圖23之攝像元件之水平面內之配線佈局之一例的圖。 圖30係顯示變化例6之攝像元件之垂直方向之剖面構成之一例的圖。 圖31係顯示變化例7之攝像元件之水平方向之剖面構成之一例的圖。 圖32係顯示圖23所示之攝像元件之水平方向之剖面構成之另一例的圖。 圖33係顯示變化例8之攝像元件之水平方向之剖面構成之一例的圖。 圖34係顯示變化例9之攝像元件之水平方向之剖面構成之一例的圖。 圖35係顯示變化例10之攝像元件之水平方向之剖面構成之一例的圖。 圖36係顯示圖35所示之攝像元件之水平方向之剖面構成之另一例(1)的圖。 圖37係顯示圖35所示之攝像元件之水平方向之剖面構成之另一例(2)的圖。 圖38係顯示上述第2實施形態及其變化例之攝像元件之電路構成之一例的圖。 圖39係顯示積層3個基板而構成圖38之攝像裝置之例之圖。 圖40係顯示將邏輯電路分別形成於設置有像素P之基板、及設置有讀出電路之基板之例之圖。 圖41係顯示將邏輯電路形成於第3基板之例之圖。 圖42係顯示具備上述實施形態及其變化例之攝像裝置之攝像裝置之概略構成之一例的圖。 圖43係顯示圖42之攝像裝置之攝像程序之一例的圖。 圖44係顯示體內資訊取得系統之概略構成之一例之方塊圖。 圖45係顯示內視鏡手術系統之概略構成之一例之圖。 圖46係顯示相機頭及CCU之功能構成之一例之方塊圖。 圖47係顯示車輛控制系統之概略構成之一例之方塊圖。 圖48係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。
10A:攝像元件
11:半導體基板
11A:第1基板
19:層間絕緣膜
21:光電二極體
21a:p型雜質區域
21b:n型雜質區域
22:傳送電晶體
22G:閘極電極
22I:閘極絕緣膜
24:放大電晶體
24A:源極、汲極區域
24B:源極、汲極區域
24C:通道區域
24E:電極
24G:閘極電極
24I:閘極絕緣膜
25:選擇電晶體
25A:源極、汲極區域
25B:源極、汲極區域
25C:通道區域
25G:閘極電極
25I:閘極絕緣膜
26:FD(浮動擴散)部/FD部
26E:電極
30:第2基板
30I:層間絕緣膜
30S:半導體層
30W:多層配線層
31:配線
32:層間絕緣膜
33:接觸電極
40:第3基板
40I:層間絕緣膜
40IG:閘極電極
40II:閘極絕緣膜
40S:半導體層
40SA:源極、汲極區域
40SB:源極、汲極區域
40SC:通道區域
40W:多層配線層
41:配線
42:層間絕緣膜
43:接觸電極
111:p型井區域
112:元件分離區域
P:像素
S:接合面
S11A:面
S11B:面
Tr:電晶體
X:方向(第1方向)
Y:方向(第2方向)
Z:方向

Claims (15)

  1. 一種固體攝像元件，其具備： 第1基板，其具有光電轉換部及電性連接於前述光電轉換部之傳送電晶體； 第2基板，其與前述第1基板對向地設置，且具有輸出電晶體，該輸出電晶體包含：閘極電極、與前述閘極電極對向地配置之第1導電型之通道區域、及與前述通道區域鄰接之前述第1導電型之源極、汲極區域；及 驅動電路，其經由前述傳送電晶體及前述輸出電晶體而輸出由前述光電轉換部產生之信號電荷。
  2. 如請求項1之固體攝像元件，其中前述閘極電極具有平板形狀。
  3. 如請求項1之固體攝像元件，其更具有第3基板，該第3基板隔著前述第2基板與前述第1基板對向，且設置有前述驅動電路。
  4. 一種固體攝像元件，其具備： 光電轉換部； 傳送電晶體，其電性連接於前述光電轉換部； 輸出電晶體，其電性連接於前述傳送電晶體，且包含：第1導電型之通道區域、具有覆蓋前述通道區域之複數個面之閘極電極、及與前述通道區域鄰接之前述第1導電型之源極、汲極區域；及 驅動電路，其經由前述傳送電晶體及前述輸出電晶體而輸出由前述光電轉換部產生之信號電荷。
  5. 如請求項4之固體攝像元件，其更具有： 第1基板，其具有前述光電轉換部及前述傳送電晶體； 第2基板，其與前述第1基板對向地設置，且具有前述輸出電晶體；及 第3基板，其隔著前述第2基板與前述第1基板對向，且設置有前述驅動電路。
  6. 如請求項1之固體攝像元件，其更具有前述閘極電極與前述通道區域之間之閘極絕緣膜。
  7. 如請求項1之固體攝像元件，其更具有電荷蓄積部，該電荷蓄積部自前述傳送電晶體對其傳送由前述光電轉換部產生之信號電荷。
  8. 如請求項7之固體攝像元件，其更具有： 放大電晶體，其輸出與前述電荷蓄積部之電位大小相應之信號； 重置電晶體，其將前述電荷蓄積部之電位重置；及 選擇電晶體，其控制前述放大電晶體之輸出；且 前述放大電晶體、前述重置電晶體及前述選擇電晶體之至少一者為前述輸出電晶體。
  9. 如請求項1之固體攝像元件，其更具有設置有前述通道區域及前述源極、汲極區域之鰭。
  10. 如請求項9之固體攝像元件，其中於前述鰭連續地設置有複數個前述通道區域及複數個源極、汲極區域。
  11. 如請求項1之固體攝像元件，其中前述閘極電極包含：隔著前述通道區域對向之第1面及第2面、及將前述第1面及前述第2面相連之第3面。
  12. 如請求項11之固體攝像元件，其中前述閘極電極更包含隔著前述通道區域與前述第3面對向之第4面。
  13. 如請求項1之固體攝像元件，其中前述閘極電極包含第2導電型之多晶矽。
  14. 一種攝像裝置，其具備固體攝像元件，該固體攝像元件包含： 第1基板，其具有光電轉換部及電性連接於前述光電轉換部之傳送電晶體； 第2基板，其與前述第1基板對向地設置，且具有輸出電晶體，該輸出電晶體包含：閘極電極、與前述閘極電極對向地配置之第1導電型之通道區域、及與前述通道區域鄰接之前述第1導電型之源極、汲極區域；及 驅動電路，其經由前述傳送電晶體及前述輸出電晶體而輸出由前述光電轉換部產生之信號電荷。
  15. 一種攝像裝置，其具備固體攝像元件，該固體攝像元件包含： 光電轉換部； 傳送電晶體，其電性連接於前述光電轉換部； 輸出電晶體，其電性連接於前述傳送電晶體，且包含：第1導電型之通道區域、具有覆蓋前述通道區域之複數個面之閘極電極、及與前述通道區域鄰接之前述第1導電型之源極、汲極區域；及 驅動電路，其經由前述傳送電晶體及前述輸出電晶體而輸出由前述光電轉換部產生之信號電荷。
TW108138155A 2018-10-30 2019-10-23 固體攝像元件及攝像裝置 TWI842757B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-203704 2018-10-30
JP2018203704 2018-10-30

Publications (2)

Publication Number Publication Date
TW202036878A true TW202036878A (zh) 2020-10-01
TWI842757B TWI842757B (zh) 2024-05-21

Family

ID=

Also Published As

Publication number Publication date
JPWO2020090403A1 (ja) 2021-09-24
US20210384237A1 (en) 2021-12-09
WO2020090403A1 (ja) 2020-05-07
CN112868102A (zh) 2021-05-28
DE112019005424T5 (de) 2021-09-02

Similar Documents

Publication Publication Date Title
US11798972B2 (en) Imaging element
WO2020090403A1 (ja) 固体撮像素子および撮像装置
WO2020170936A1 (ja) 撮像装置
WO2020100607A1 (ja) 撮像装置
TW202044335A (zh) 攝像元件及半導體元件
TW202029733A (zh) 固態攝像裝置及電子機器
TW202029488A (zh) 固體攝像元件及影像記錄裝置
US20220123040A1 (en) Semiconductor device and imaging unit
JP7472032B2 (ja) 撮像素子および電子機器
TW202121671A (zh) 固體攝像裝置
TW202139447A (zh) 攝像裝置
TW202129938A (zh) 攝像裝置
TW202107726A (zh) 半導體裝置及攝像裝置
TW202101527A (zh) 攝像裝置及攝像裝置之製造方法以及半導體裝置
CN114072913A (zh) 固体摄像装置
US20220367539A1 (en) Imaging device
WO2020129712A1 (ja) 撮像装置
TWI842757B (zh) 固體攝像元件及攝像裝置
US12009381B2 (en) Solid-state imaging device
WO2023249116A1 (ja) 撮像素子及び電子機器
US20230268369A1 (en) Wiring structure, method of manufacturing the same, and imaging device
JP2022184222A (ja) 撮像素子
CN113940058A (zh) 摄像装置
TW202005070A (zh) 攝像元件及電子機器