CN114072913A - 固体摄像装置 - Google Patents

固体摄像装置 Download PDF

Info

Publication number
CN114072913A
CN114072913A CN202080037851.7A CN202080037851A CN114072913A CN 114072913 A CN114072913 A CN 114072913A CN 202080037851 A CN202080037851 A CN 202080037851A CN 114072913 A CN114072913 A CN 114072913A
Authority
CN
China
Prior art keywords
pixel
substrate
electrode
semiconductor layer
image pickup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080037851.7A
Other languages
English (en)
Inventor
北野良昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN114072913A publication Critical patent/CN114072913A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

根据本发明的固体摄像装置，包括：第一基板，其针对各像素包括光电转换部和电荷累积器，在所述电荷累积器中存储由所述光电转换部产生的信号电荷；第二基板，其包括半导体层和像素晶体管，所述半导体层层堆叠在所述第一基板上，并且所述像素晶体管包括面对着所述半导体层的栅极电极且用于读出所述电荷累积部中的所述信号电荷；以及贯通电极，其设置在所述第一基板和所述第二基板中，将所述第一基板和所述第二基板电连接，并且所述贯通电极的一部分与所述栅极电极接触。

Description

固体摄像装置
技术领域
本发明涉及包括彼此堆叠的多个半导体层的固体摄像装置。
背景技术
近来，针对固体摄像装置，CMOS(互补金属氧化物半导体)图像传感器的研发已经取得进展。例如，专利文献1发明了一种其中堆叠有包括像素阵列部的半导体晶片和包括逻辑电路的半导体晶片的固体摄像装置。
例如，在像素阵列部中设置有光电二极管、浮动扩散部、像素晶体管等。
引用文献列表
专利文献
专利文献1：日本待审查专利申请第2010-245506号公报
发明内容
在这种固体摄像装置中，期望降低从像素晶体管输出的信号的噪声。
因此，期望提供一种能够降低从像素晶体管输出的信号的噪声的固体摄像装置。
根据本发明的实施方案的固体摄像装置包括：第一基板，其包括针对各像素的光电转换部和电荷累积部，所述电荷累积部累积在所述光电转换部中产生的信号电荷；第二基板包括半导体层和像素晶体管，所述半导体层堆叠在所述第一基板上，并且所述像素晶体管包括与所述半导体层相对的栅极电极，并且读取所述电荷累积部的信号电荷；以及贯通电极(through electrode)，其设置在所述第一基板和所述第二基板中，并且将所述第一基板与所述第二基板彼此电连接并且部分地与所述栅极电极接触。
在根据本发明实施方案的固体摄像装置中，所述像素晶体管的所述栅极电极被设置为与所述贯通电极的一部分接触。因此，与栅极电极远离贯通电极布置的情况相比，增大了所述栅极电极的面积。
附图说明
[图1]图1是示出了根据本发明的实施方案的摄像装置的功能构造的示例的框图。
[图2]图2是图1所示的摄像装置的示意性构造的示意性平面图。
[图3]图3是沿着图2所示的线III-III'的横截面构造的示意图。
[图4]图4是图1所示的像素共用单元的等效电路图。
[图5]图5是示出了多个像素共用单元与多条垂直信号线之间的连接模式的示例的图。
[图6]图6是图3所示的摄像装置的具体构造的示例的示意性横截面图。
[图7A]图7A是图6所示的第一基板的主要部分的平面构造的示例的示意图。
[图7B]图7B是焊盘部连同图7A所示的第一基板的主要部分一起的平面构造的示意图。
[图8]图8是图6所示的第二基板(半导体层)的平面构造的示例的示意图。
[图9]图9是像素电路和第一基板的主要部分连同图6所示的第一配线层一起的平面构造的示例的示意图。
[图10]图10是图6所示的第一配线层和第二配线层的平面构造的示例的示意图。
[图11]图11是图6所示的第二配线层和第三配线层的平面构造的示例的示意图。
[图12]图12是图6所示的第三配线层和第四配线层的平面构造的示例的示意图。
[图13]图13是图6所示的放大晶体管和贯通电极的附近的横截面构造的示意图。
[图14]图14是图13所示的放大晶体管的放大后的示意性横截面图。
[图15]图15是用于说明到图3所示的摄像装置的输入信号的路径的示意图。
[图16]图16是用于说明图3所示的摄像装置的像素信号的信号路径的示意图。
[图17]图17是根据比较例的摄像装置的主要部分的横截面构造的示意图。
[图18]图18是用于说明图13所示的放大晶体管的尺寸的示意性横截面图。
[图19]图19是根据变形例1的摄像装置的主要部分的横截面构造的示意图。
[图20](A)是根据变形例2的摄像装置的主要部分的横截面构造的示意图，并且(B)是(A)所示的栅极电极的平面构造的示意图。
[图21]图21是根据变形例3的摄像装置的主要部分的横截面构造的示意图。
[图22]图22是根据变形例4的摄像装置的主要部分的横截面构造的示意图。
[图23]图23是根据变形例5的摄像装置的主要部分的横截面构造的示意图。
[图24]图24是图8所示的第二基板(半导体层)的平面构造的变形例的示意图。
[图25]图25是第一配线层和第一基板的主要部分连同图24所示的像素电路一起的平面构造的示意图。
[图26]图26是第二配线层连同图25所示的第一配线层一起的平面构造的示例的示意图。
[图27]图27是第三配线层连同与图26所示的第二配线层一起的平面构造的示例的示意图。
[图28]图28是第四配线层连同与图27所示的第三配线层一起的平面构造的示例的示意图。
[图29]图29是图7A所示的第一基板的平面构造的变形例的示意图。
[图30]图30是堆叠在图29所示的第一基板上的第二基板(半导体层)的平面构造的示例的示意图。
[图31]图31是第一配线层连同图30所示的像素电路一起的平面构造的示例的示意图。
[图32]图32是第二配线层与图31所示的第一配线层一起的平面构造的示例的示意图。
[图33]图33是第三配线层连同与图32所示的第二配线层一起的的平配置的示例的示意图。
[图34]图34是第四配线层连同图33所示的第三配线层一起的平面构造的示例的示意图。
[图35]图35是图29所示的第一基板的平面构造的另一示例的示意图。
[图36]图36是堆叠在图35所示的第一基板上的第二基板(半导体层)的平面构造的示例的示意图。
[图37]图37是第一配线层连同图36所示的像素电路一起的平面构造的示例的示意图。
[图38]图38是第二配线层连同图37所示的第一配线层一起的平面构造的示例的示意图。
[图39]图39是第三配线层连同图38所示的第二配线层一起的平面构造的示例的示意图。
[图40]图40是第四配线层连同图39所示的第三配线层一起的平面构造的示例的示意图。
[图41]图41是图3所示的摄像装置的另一示例的示意性横截面图。
[图42]图42是用于说明到图41所示的摄像装置的输入信号的路径的示意图。
[图43]图43是用于说明图41所示的摄像装置的像素信号的信号路径的示意图。
[图44]图44是图6所示的摄像装置的另一示例的示意性横截面图。
[图45]图45是示出了图4所示的等效电路的另一示例的图。
[图46]图46是图7A等所示的像素分离部的另一示例的示意性平面图。
[图47]图47是根据本发明变形例13的摄像装置的构造示例的厚度方向上的横截面图。
[图48]图48是根据本发明变形例13的摄像装置的构造示例的厚度方向上的横截面图。
[图49]图49是根据本发明变形例13的摄像装置的构造示例的厚度方向上的横截面图。
[图50]图50是根据本发明变形例13的多个像素单元的布局示例的水平方向上的横截面图。
[图51]图51是根据本发明变形例13的多个像素单元的布局示例的水平方向上的横截面图。
[图52]图52是根据本发明变形例13的多个像素单元的布局示例的水平方向上的横截面图。
[图53]图53是根据本发明的实施方案和变形例13的组合的摄像装置的构造示例的厚度方向上的横截面图。
[图54]图54是根据本发明的实施方案和变形例13的组合的摄像装置的构造示例的厚度方向上的横截面图。
[图55]图55是示出了包括根据上述任一实施方案及其变形例的摄像装置的摄像系统的示意性构造的示例的图。
[图56]图56是示出了图55所示的摄像系统的摄像过程的示例的图。
[图57]图57是说明车辆控制系统的示意性构造的示例的框图。
[图58]图58是辅助说明车外信息检测部和摄像部的安装位置的示例的图。
[图59]图59是示出了内窥镜手术系统的示意性构造的示例的图。
[图60]图60是示出了相机头和相机控制单元(CCU)的功能构造的示例的框图。
具体实施方案
下面参照附图详细描述本发明的一些实施方案。应当注意的是，按照以下顺序给出说明。
1.实施方案(具有三个基板的堆叠结构的摄像装置)
2.变形例1(栅极电极与放大晶体管的前表面和侧表面接触的示例)
3.变形例2(放大晶体管的栅极电极包含贯通孔(through hole)的示例)
4.变形例3(包含连接至鳍(fin)的连接部的示例)
5.变形例4(放大晶体管包括平面型晶体管的示例)
6.变形例5(放大晶体管包括埋入型栅极电极的示例)
7.变形例6(平面构造的示例1)
8.变形例7(平面构造的示例2)
9.变形例8(平面构造的示例3)
10.变形例9(在像素阵列部的中间部分包含基板之间的接触部的示例)
11.变形例10(包括平面传输晶体管的示例)
12.变形例11(一个像素连接至一个读出电路的示例)
13.变形例12(像素分离部的构造示例)
14.变形例13(为每多个传感器像素设置一个阱接触的示例)
15.应用示例(摄像系统)
16.实际应用示例
<1.实施方案>
[摄像装置1的功能构造]
图1是示出了根据本发明实施方案的固体摄像装置(摄像装置1)的功能构造的示例的框图。
图1的摄像装置1例如包括输入部510A、行驱动部520、时序控制器530、像素阵列部540、列信号处理器550、图像信号处理器560和输出部510B。
在像素阵列部540中，以阵列方式重复地布置有像素541。更具体地，分别包括多个像素的像素共用单元539是重复单元，并且在行方向和列方向上以阵列方式被重复地布置。需要注意的是，在本说明书中，为了方便起见，有时将行方向和与行方向垂直的列方向分别称为“H方向”和“V方向”。在图1的示例中，一个像素共用单元539包括四个像素(像素541A、像素541B、像素541C和像素541D)。像素541A、像素541B、像素541C和像素541D分别包括光电二极管PD(在稍后说明的图6等中示出)。像素共用单元539是共用一个像素电路(稍后说明的图3的像素电路210)的单元。换言之，针对每四个像素(像素541A、像素541B、像素541C和像素541D)包括一个像素电路(稍后说明的像素电路210)。以时分方式驱动像素电路以依次地读取各个像素541A、541B、541C和541D的像素信号。例如，以两行两列布置像素541A、像素541B、像素541C和像素541D。除了像素541A、像素541B、像素541C和像素541D之外，像素阵列部540还包括多条行驱动信号线542和多条垂直信号线(列读出线)543。行驱动信号线542驱动在像素阵列部540的行方向上并排布置并且包括在多个像素共用单元539中的像素541。行驱动信号线542驱动在像素共用单元539的行方向上并排布置的各个像素。如后参照图4所述，像素共用单元539包括多个晶体管。为了驱动多个晶体管中的各者，多条行驱动信号线542连接至一个像素共用单元539。像素共用单元539连接至垂直信号线(列读出线)543。通过垂直信号线(列读出线)543从像素共用单元539中包括的各个像素541A、541B、541C和541D中读取像素信号。
行驱动部520例如包括确定用于驱动像素的行的位置的行地址控制器，即行解码器部，以及生成用于驱动像素541A、像素541B、像素541C和像素541D的信号的行驱动电路部。
列信号处理器550例如连接至垂直信号线543，并且包括与像素541A、像素541B、像素541C和像素541D(像素共用单元539)形成源极跟随电路的负载电路部。列信号处理器550可以包括放大通过垂直信号线543从像素共用单元530读取的信号的放大电路部。列信号处理器550可以包括噪声处理器。噪声处理器例如从作为来自像素共用单元539的光电转换结果而被读取的信号中去除系统的噪声水平。
列信号处理器550例如包括模数转换器(ADC)。模数转换器将从像素共用单元539读取的信号或经过上述噪声处理的模拟信号转换为数字信号。ADC例如包括比较器部和计数器部。比较器部将作为转换目标的模拟信号与作为比较目标的参考信号进行比较。计数器部测量直到比较器部中的比较结果被反转的时间。列信号处理器550可以包括控制读出列的扫描的水平扫描电路部。
时序控制器530基于输入到装置的参考时钟信号和时序控制信号，向行驱动部520和列信号处理器550供给控制时序的信号。
图像信号处理器560是对作为光电转换结果获得的数据(即，作为摄像装置1的摄像操作的结果获得的数据)执行各种类型的信号处理的电路。图像信号处理器560例如包括图像信号处理电路部和数据保持部。图像信号处理器560可以包括处理器部。
在图像信号处理器560中执行的信号处理的一个示例是色调曲线校正处理，在该处理中，在AD转换的摄像数据是通过拍摄暗被摄体而获得的数据的情况下增大灰度，并且在AD转换的摄像数据是通过拍摄亮被摄体获得的数据的情况下减小灰度。在这种情况下，期望将关于用于校正摄像数据的灰度的色调曲线的特征数据预先存储在图像信号处理器560的数据保持部中。
输入部510A从装置外部向摄像装置1输入例如上述参考时钟信号、时序控制信号、特征数据等。时序控制信号的示例包括垂直同步信号、水平同步信号等。例如，特征数据将被存储在图像信号处理器560的数据保持部中。输入部510A例如包括输入端子511、输入电路部512、输入振幅变化部513、输入数据转换电路部514和电源部(未示出)。
输入端子511是用于输入数据的外部端子。输入电路部512将输入到输入端子511的信号输入到摄像装置1中。输入振幅变化部513将由输入电路部512输入的信号的振幅变为在摄影装置1内部容易使用的振幅。输入数据转换电路部514改变输入数据的数据列的顺序。输入数据转换电路部514例如包括串并转换电路。串并转换电路将作为输入数据接收的串行信号转换为并行信号。需要注意的是，在输入部510A中，可以省略输入幅度变化部513和输入数据转换电路部514。电源部使用从外部供给至摄像装置1的电力供应摄像装置1内部所需的各种类型的电压的电力。
在摄像装置1连接至外部存储设备的情况下，输入部510A可以包括从外部存储设备接收数据的存储接口电路。外部存储装置的示例包括闪存、SRAM、DRAM等。
输出部510B将图像数据输出至装置外部。图像数据的示例包括由摄像装置1拍摄的图像数据、经过图像信号处理器560信号处理后的图像数据等。输出部510B例如包括输出数据转换电路部515、输出振幅变化部516、输出电路部517和输出端子518。
输出数据转换电路部515例如包括并串转换电路。输出数据转换电路部515将摄像装置1内部使用的并行信号转换为串行信号。输出振幅变化部516改变摄像装置1内部使用的信号的幅度。在连接至摄像装置1外部的外部设备中容易地使用具有改变后振幅的信号。输出电路部517是将数据从摄像装置1内部输出至装置外部的电路，并且输出电路部517驱动摄像装置1外部的连接至输出端子518的配线。在输出端子518处，数据从摄像装置1输出至装置外部。在输出部510B中，可以省略输出数据转换电路部515和输出振幅变化部516。
在摄像装置1连接至外部存储设备的情况下，输出部510B可以包括将数据输出至外部存储设备的存储接口电路。外部存储设备的示例包括闪存、SRAM、DRAM等。
[摄像装置1的示意性构造]
图2和图3分别示出了摄像装置1的示意性构造的示例。摄像装置1包括三个基板(第一基板100、第二基板200和第三基板300)。图2示意性示出了第一基板100、第二基板200和第三基板300中的各者的平面构造，并且图3示意性示出了彼此堆叠的第一基板100、第二基板200和第三基板300的横截面构造。图3对应于沿着图2所示的线III-III'的横截面构造。摄像装置1是具有其中三个基板(第一基板100、第二基板200和第三基板300)接合在一起的三维结构的摄像装置。第一基板100包括半导体层100S和配线层100T。第二基板200包括半导体层200S和配线层200T。第三基板300包括半导体层300S和配线层300T。这里，为了方便起见，将包括在第一基板100、第二基板200和第三基板300的各者中的配线及其周围的层间绝缘膜的组合称为设置在各个基板(第一基板100、第二基板200和第三基板300)中的配线层(100T、200T或300T)。第一基板100、第二基板200和第三基板300依次堆叠，并且在堆叠方向上依次布置有半导体层100S、配线层100T、半导体层200S、配线层200T、配线层300T和半导体层300S。稍后将说明第一基板100、第二基板200和第三基板300的具体构造。图3所示的箭头表示光L入射到摄像装置1上的方向。在本说明书中，为了方便起见，在后续截面图中，有时将摄像装置1的光入射侧称为“底部”、“下侧”或“下方”，并且有时将与光入射侧相对的侧称为“顶部”、“上侧”或“上方”。此外，在本说明书中，为了方便起见，在包括半导体层和配线层的基板中，有时将配线层的一侧称为前表面，并且有时将半导体层的一侧称为后表面。需要注意的是，说明书中的记载不限于上述那些名称。摄像装置1例如是光从包括光电二极管的第一基板100的后表面侧进入的背面照射型摄像装置。
像素阵列部540和像素阵列部540包含的像素共用单元539均使用第一基板100和第二基板200来配置。第一基板100包含像素共用单元539中包括的多个像素541A、541B、541C和541D。像素541中的各者包括光电二极管(稍后说明的光电二极管PD)和传输晶体管(稍后说明的传输晶体管TR)。第二基板200包括像素共用单元539中包含的像素电路(稍后说明的像素电路210)。像素电路分别读取通过传输晶体管从像素541A、像素541B、像素541C和像素541D中的各者的光电二极管传输来的像素信号，或者复位光电二极管。除了这样的像素电路之外，第二基板200还包括沿着行方向延伸的多条行驱动信号线542和沿着列方向延伸的多条垂直信号线543。第二基板200还包括沿着行方向延伸的电源线544。第三基板300例如包括输入部510A、行驱动部520、时序控制器530、列信号处理器550、图像信号处理器560和输出部510B。行驱动部520例如设置在第一基板100、第二基板200和第三基板300的堆叠方向(下文中简称为堆叠方向)上与像素阵列部540部分地重叠的区域中。更具体地，行驱动部520设置在堆叠方向(图2)上与像素阵列部540的在H方向上的端部附近的部分重叠的区域中。列信号处理器550例如设置在堆叠方向上与像素阵列部540部分地重叠的区域中。更具体地，列信号处理器550设置在堆叠方向(图2)上与像素阵列部540的在V方向上的端部附近的部分重叠的区域中。尽管未示出，例如，输入部510A和输出部510B可以布置在第三基板300以外的部分中，并且例如可以布置在第二基板200中。或者，输入部510A和输出部510B可以设置在第一基板100的后表面(光入射面)侧。需要注意的是，上述设置在第二基板200中的像素电路也称为像素晶体管电路、像素晶体管组、像素晶体管、像素读出电路或读出电路。在本说明书中，使用术语“像素电路”。
第一基板100和第二基板200例如通过贯通电极(稍后将说明的图6的贯通电极120E和贯通电极121E)电连接。第二基板200和第三基板300例如通过接触部201、接触部202、接触部301和接触部302彼此电连接。第二基板200设置有接触部201和接触部202，并且第三基板300设置有接触部301和接触部302。第二基板200的接触部201与第三基板300的接触部301接触，并且第二基板200的接触部202与第三基板300的接触部302接触。第二基板200包括设有多个接触部201的接触区域201R和设置有多个接触部202的接触区域202R。第三基板300包括设置有多个接触部301的接触区域301R和设置有多个接触部302的接触区域302R。接触区域201R和接触区域301R在堆叠方向上设置在像素阵列部540和行驱动部520之间(图3)。换言之，接触区域201R和接触区域301R例如设置在行驱动部520(第三基板300)和像素阵列部540(第二基板200)在堆叠方向上彼此重叠的区域中或该区域附近的区域。例如，接触区域201R和301R布置在这种区域的在H方向上的端部(图2)。在第三基板300中，接触区域301R例如设置在与行驱动部520的一部分重叠的位置处，具体地在行驱动部520的在H方向上的端部(图2和图3)。接触部201和接触部301例如将设置在第三基板300中的行驱动部520和设置在第二基板200中的行驱动线542彼此连接。接触部201和接触部301例如可以将设置在第三基板300中的输入部510A连接至电源线544和参考电位线(稍后说明的参考电位线VSS)。接触区域202R和接触区域302R设置在堆叠方向的像素阵列部540和列信号处理器550之间(图3)。换言之，接触区域202R和接触区域302R例如设置在列信号处理器550(第三基板300)和像素阵列部540(第二基板200)在堆叠方向上彼此重叠的区域中或该区域附近的区域中。接触区域202R和接触区域302R布置在这种区域的在V方向上的端部(图2)。在第三基板300中，接触区域301R例如设置在与列信号处理器550的一部分重叠的位置处，具体地在列信号处理器550的在V方向上的端部(图2和图3)。接触部202和接触部302例如将从像素阵列部540中包括的多个像素共用单元539中的各者输出的像素信号(对应于作为由光电二极管光电转换结果产生的电荷量的信号)连接至设置在第三基板300的列信号处理器550。像素信号被从第二基板200传输至第三基板300。
图3是如上所述的摄像装置1的横截面图的示例。第一基板100、第二基板200和第三基板300通过配线层100T、配线层200T和配线层300T彼此电连接。例如，摄像装置1包括将第二基板200和第三基板300彼此电连接的电连接部。具体地，接触部201、接触部202、接触部301和接触部302均使用使用导电材料形成的电极形成。导电材料例如使用诸如铜(Cu)、铝(Al)和金(Au)等金属材料形成。接触区域201R、接触区域202R、接触区域301R和接触区域302R例如通过直接接合被形成为电极的配线将第二基板和第三基板彼此电连接，这使得能够将信号输入至第二基板200和第三基板300和/或从第二基板200和第三基板300输出。
可以在期望的位置处设置将第二基板200和第三基板300彼此电连接的电连接部。例如，如图3所述，作为接触区域202R、接触区域301R和接触区域302R，电连接部可以设置在在堆叠方向上与像素阵列部540重叠的区域中。此外，电连接部可以设置在在堆叠方向上不与像素阵列部540重叠的区域中。具体地，电连接部可以设置在在堆叠方向上与布置在像素阵列部540外部的外围部重叠的区域中。
第一基板100和第二基板200例如包括连接孔部Hl和连接孔部H2。连接孔部H1和连接孔部H2穿透第一基板100和第二基板200(图3)。连接孔部H1和连接孔部H2设置在像素阵列部540的外部(或与像素阵列部540重叠的部分)(图2)。例如，连接孔部H1布置在像素阵列部540的在H方向上的外部，并且连接孔部H2布置在像素阵列部540的在V方向上的外部。例如，连接孔部H1到达设置在第三基板300中的输入部510A，并且连接孔部H2到达设置在第三基板300中的输出部510B。连接孔部H1和连接孔部H2可以是中空的，或者可以至少部分地包括导电材料。例如，存在其中接合线连接至被形成为输入部510A和/或输出部510B的电极的构造。或者，存在如下构造：其中，被形成为输入部510A和/或输出部510B的电极与设置在连接孔部H1和连接孔部H2中的导电材料彼此连接。设置在连接孔部H1和连接孔部H2中的导电材料可以埋入在连接孔部H1和连接孔部H2中的各者的一部分或全部中，或者导电材料可以形成在连接孔部H1和连接孔部H2中的各者的侧壁上。
需要注意的是，图3示出了其中输入部510A和输出部510B设置在第三基板300中的构造，但是这不是限制性的。例如，通过配线层200T和配线层300T将第三基板300的信号传输至第二基板200使得能够在第二基板200中设置输入部510A和/或输出部510B。同样地，通过配线层100T和配线层200T将第二基板200的信号传输至第一基板100使得能够在第一基板100中设置输入部510A和/或输出部510B。
图4是示出了像素共用单元539的构造示例的等效电路图。像素共用单元539包括多个像素541(图4示出了四个像素541，即像素541A、像素541B、像素541C和像素541D)、连接至多个像素541的一个像素电路210，以及连接至像素电路210的垂直信号线5433。像素电路210例如包括四个晶体管，具体地，放大晶体管AMP、选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG。如上所述，像素共用单元539以时分方式操作一个像素电路210以将包括在像素共用单元539中的四个像素541(像素541A、像素541B、像素541C和像素541D)的像素信号依次地输出至垂直信号线543。一个像素电路210连接至多个像素541，并且其中多个像素541的像素信号通过一个像素电路210以时分方式输出的模式意味着“由多个像素541共用一个像素电路”。这里，像素电路210中包含的至少一个晶体管(例如，放大晶体管AMP、选择晶体管SEL、复位晶体管RST或FD转换增益切换晶体管FDG)对应于本发明的“像素晶体管”的具体示例。
像素541A、像素541B、像素541C和像素541D包括彼此相同的组件。在下文中，为了彼此区分像素541A、像素541B、像素541C和像素541D的组件，将标识号“1”分配在像素541A的组件的附图标记的末尾，将标识号“2”分配在像素541B的组件的附图标记的末尾，将标识号“3”分配到像素541C的组件的附图标记的末尾，并且将标识号“4”分配到像素541D的组件的附图标记的末尾。在不需要彼此区分像素541A、像素541B、像素541C和像素541D的组件的情况下，将省略像素541A、像素541B、像素541C和像素541D中的各者的组件的附图标记末尾处的标识号。
像素541A、像素541B、像素541C和像素541D例如分别包括光电二极管PD、电连接到光电二极管PD的传输晶体管TR和电连接至传输晶体管TR的浮动扩散部FD。在光电二极管PD(PD1、PD2、PD3和PD4)中，阴极电连接至传输晶体管TR的源极，并且阳极电连接至参考电位线(例如，地)。光电二极管PD光电转换入射光以产生与接收的光量相对应的电荷。传输晶体管TR(传输晶体管TR1、传输晶体管TR2、传输晶体管TR3和传输晶体管TR4)例如是n型CMOS(互补金属氧化物半导体)晶体管。在传输晶体管TR中，漏极电连接与浮动扩散部FD，并且栅极电连接至驱动信号线。驱动信号线是连接至一个像素共用单元539的多条行驱动信号线542(参照图1)的一部分。传输晶体管TR将光电二极管PD产生的电荷传输至浮动扩散部FD。浮动扩散部FD(浮动扩散部FD1、浮动扩散部FD2、浮动扩散部FD3和浮动扩散部FD4)是形成在p型半导体层中的n型扩散层区域。浮动扩散部FD是临时地保持从光电二极管PD传输的电荷的电荷保持装置，和产生与电荷量相对应的电压的电荷-电压转换装置。这里，光电二极管PD对应于本发明的“光电转换部”的具体示例，并且浮动扩散部FD对应于本发明的“电荷累积部”的具体示例。
包括在一个像素共用单元539中的四个浮动扩散部FD(浮动扩散部FD1、浮动扩散部FD2、浮动扩散部FD3和浮动扩散部FD4)彼此电连接，并且电连接到放大晶体管AMP的栅极和FD转换增益切换晶体管FDG的源极。FD转换增益切换晶体管FDG的漏极连接至复位晶体管RST的源极，并且FD转换增益切换晶体管FDG的栅极连接至驱动信号线。该驱动信号线是连接至一个像素共用单元539的多条行驱动信号线542的一部分。复位晶体管RST的漏极连接至电源线VDD，并且复位晶体管RST的栅极连接至驱动信号线。该驱动信号线是连接至一个像素共用单元539的多条行驱动信号线542的一部分。放大晶体管AMP的栅极连接至浮动扩散部FD，放大晶体管AMP的漏极连接至电源线VDD，并且放大晶体管AMP的源极连接至选择晶体管SEL的漏极。选择晶体管SEL的源极连接至垂直信号线543，并且选择晶体管SEL的栅极连接到驱动信号线。该驱动信号线是连接至一个像素共用单元539的多条行驱动信号线542的一部分。
在导通传输晶体管TR的情况下，传输晶体管TR将光电二极管PD的电荷传输至浮动扩散部FD。传输晶体管TR的栅极(传输栅极TG)例如包括所谓的垂直电极，并且设置为从半导体层(稍后说明的图6的半导体层100S)的前表面延伸至到达PD的深度，如稍后说明的图6所述。复位晶体管RST将浮动扩散部FD的电位复位至预定电位。在导通复位晶体管RST的情况下，浮动扩散部FD的电位被复位为电源线VDD的电位。选择晶体管SEL控制来自像素电路210的像素信号的输出时序。放大晶体管AMP生成与由浮动扩散部FD保持的电荷的电平相对应的电压信号作为像素信号。放大晶体管AMP通过选择晶体管SEL连接至垂直信号线543。放大晶体管AMP连同连接至列信号处理器550的垂直信号线543的负载电路部(参照图1)一起构成源极跟随器。在导通选择晶体管SEL的情况下，放大晶体管AMP通过垂直信号线543将浮动扩散部FD的电压输出至列信号处理器550。复位晶体管RST、放大晶体管AMP和选择晶体管SEL例如是N型CMOS型晶体管。
FD转换增益切换晶体管FDG用于改变浮动扩散部FD的电荷-电压转换的增益。通常，在暗处进行拍摄时，像素信号较小。在基于Q＝CV进行电荷-电压转换时，较大的浮动扩散部FD的电容(FD电容C)导致在放大晶体管AMP处转换为电压时的值V较小。同时，在亮处像素信号变大；因此，浮动扩散部FD不可能接收光电二极管PD的电荷，除非FD电容C很大。此外，FD电容C需要较大以使值V在放大晶体管AMP处转换为电压时不会太大(换言之，是小的)。考虑到这些，当导通FD转换增益切换晶体管FDG时，增加了针对FD转换增益切换晶体管FDG的栅极电容，从而导致整个FD电容C变大。同时，当截止FD转换增益切换晶体管FDG时，整个FD电容C变小。以这种方式，执行FD转换增益切换晶体管FDG的ON/OFF切换使得FD电容C可变，从而使得能够切换转换效率。FD转换增益切换晶体管FDG例如是N型CMOS型晶体管。
需要注意的是，不设置FD转换增益切换晶体管FDG的构造是可行的。此时，像素电路210例如包括三个晶体管，即放大晶体管AMP、选择晶体管SEL和复位晶体管RST。像素电路210例如包括诸如放大晶体管AMP、选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG等像素晶体管中的至少一者。
选择晶体管SEL可以设置在电源线VDD与放大晶体管AMP之间。在这种情况下，复位晶体管RST的漏极电连接至电源线VDD和选择晶体管SEL的漏极。选择晶体管SEL的源极电连接至放大晶体管AMP的漏极，并且选择晶体管SEL的栅极电连接至行驱动信号线542(参照图1)。放大晶体管AMP的源极(像素电路210的输出端)电连接至垂直信号线543，并且放大晶体管AMP的栅极电连接至复位晶体管RST的源极。需要注意的是，虽然未示出，共用一个像素电路210的像素541的数量可以不是四个。例如，两个或八个像素541可以共用一个像素电路210。
图5示出了多个像素共用单元539与垂直信号线543之间的连接模式的示例。例如，在列方向上并排布置的四个像素共用单元539被分成四组，并且垂直信号线543连接至四组中的各者。为了简化说明，图5示出了其中四组中的各者包括一个像素共用单元539的示例；然而，四组中的各者可以包括多个像素共用单元539。如上所述，在摄像装置1中，在列方向上并排布置的多个像素共用单元539可以被分成包括一个或多个像素共用单元539的组。例如，垂直信号线543和列信号处理电路550连接至各个组，这使得能够同时读取来自相应各组的像素信号。或者，在摄像装置1中，一条垂直信号线543可以连接至在列方向上并排布置的多个像素共用单元539。此时，以时分方式从连接至一条垂直信号线543的多个像素共用单元539中依次地读取像素信号。
[摄像装置1的具体构造]
图6示出了在相对于摄像装置1的第一基板100、第二基板200和第三基板300的主表面的垂直方向上的横截面构造的示例。为了便于理解，图6示意性示出了组件的位置关系，并且可能与实际的横截面不同。在摄像装置1中，第一基板100、第二基板200和第三基板300以此顺序堆叠。摄像装置1还包括在第一基板100的后表面侧(光入射面侧)上的光接收透镜401。在光接收透镜401和第一基板之间可以设置有滤色器层(未示出)。例如，针对像素541A、像素541B、像素541C和像素541D中的各者设置光接收透镜401。摄像装置1例如是背面照射型摄像装置。摄像装置1包括设置在中心部分的像素阵列部540和设置在像素阵列部540外部的外围部540B。
第一基板100从光接收透镜401侧开始依次包括绝缘膜111、固定电荷膜112、半导体层100S和配线层100T。半导体层100S例如包括硅基板。半导体层100S例如包括在前表面的一部分(配线层100T侧的面)和该部分附近的p阱层115，和包括在p阱层115以外的区域(比p阱层115更深的区域)中的n型半导体区域114。例如，pn结光电二极管PD包括n型半导体区域114和p阱层115。p阱层115是p型半导体区域。
图7A示出了第一基板100的平面构造的示例。图7A主要示出了第一基板100的像素分离部117、光电二极管PD、浮动扩散部FD、VSS接触区域118和传输晶体管TR的平面构造。将使用图7A连同图6一起说明第一基板100的构造。
浮动扩散部FD和VSS接触区域118设置在半导体层100S的前表面附近。浮动扩散部FD包括设置在p阱层115中的n型半导体区域。像素541A、像素541B、像素541C和像素541D中的各者的浮动扩散部FD(浮动扩散部FD1、浮动扩散部FD2、浮动扩散部FD3和浮动扩散部FD4)例如设置为在像素共用单元539的中心部分中彼此靠近(图7A)。如后将详述地，包括在像素共用单元539中的四个浮动扩散部(浮动扩散部FD1、浮动扩散部FD2、浮动扩散部FD3和浮动扩散部FD4)通过电连接装置(稍后说明的焊盘部120)在第一基板中(更具体地在配线层100T中)彼此电连接。此外，浮动扩散部FD通过电装置(稍后说明的贯通电极120E)从第一基板100连接至第二基板200(更具体地，从配线层100T到配线层200T)。在第二基板200(更具体地在配线层200T内部)中，浮动扩散部FD通过电装置电连接至放大晶体管AMP的栅极和FD转换增益切换晶体管FDG的源极。
VSS接触区域118是电连接至参考电位线VSS的区域，并且布置为与浮动扩散部FD分开。例如，在像素541A、像素541B、像素541C和像素541D中，浮动扩散部FD布置在各像素的V方向上的一端，并且VSS接触区域118布置在另一端(图7A)。VSS接触区域118例如包括p型半导体区域。例如，VSS接触区域118连接至地电位或固定电位。因此，参考电位被供给至半导体层100S。
第一基板100包括传输晶体管TR以及光电二极管PD、浮动扩散部FD和VSS接触区域118。光电二极管PD、浮动扩散部FD、VSS接触区域118和传输晶体管TR设置在像素541A、像素541B、像素541C和像素541D中的各者中。传输晶体管TR设置在半导体层100S的前表面侧(与光入射面侧相反的一侧，第二基板200侧)。传输晶体管TR包括传输栅极TG。传输栅极TG例如包括与半导体层100S的前表面相对的水平部分TGb和设置在半导体层100S内部的垂直部分TGa。垂直部分TGa在半导体层100S的厚度方向上延伸。垂直部分TGa包括与水平部分TGb接触的一个端部和设置在n型半导体区域114内部的另一端部。传输晶体管TR包括这种垂直晶体管，这避免发生像素信号传输的失败，从而使得能够提高像素信号的读出效率。
传输栅极TG的水平部分TGb在H方向(图7A)上从与垂直部分TGa相对的位置朝向例如像素共用单元539的中间部分延伸。这使得到达传输栅极TG的贯通电极(稍后说明的贯通电极TGV)的H方向的位置能够靠近连接至浮动扩散部FD和VSS接触区域118的贯通电极(稍后说明的贯通电极120E和贯通电极121E)的H方向的位置。例如，设置在第一基板100中的多个像素共用单元539具有彼此相同的配置(图7A)。
半导体层100S包括将像素541A、像素541B、像素541C和像素541D彼此分离的像素分离部117。像素分离部117形成为在垂直于半导体层100S的方向(垂直于半导体层100S的前表面的方向)上延伸。像素分离部117设置为将像素541A、像素541B、像素541C和像素541D彼此分开，并且具有平面网格形状(图7A和图7B)。例如，像素分离部117将像素541A、像素541B、像素541C和像素541D彼此电分离和光分离。像素分离部117例如包括遮光膜117A和绝缘膜117B。例如，将钨(W)等用作遮光膜117A。绝缘膜117B设置在遮光膜117A和p阱层115或n型半导体区域114之间。绝缘膜117B例如包括氧化硅(SiO)。像素分离部117例如具有FTI(全沟槽隔离)结构，并且穿透半导体层100S。虽然未示出，但是像素分离部117不限于穿透半导体层100S的FTI结构。例如，像素分离部117可以具有不穿透半导体层100S的DTI(深沟隔离)结构。像素分离部117沿着垂直于半导体层100S的方向延伸，并且形成在半导体层100S的部分区域中。
半导体层100S例如包括第一钉扎区域113和第二钉扎区域116。第一钉扎区域113设置在半导体层100S的后表面附近，并且布置在n-型半导体区域114和固定电荷膜112之间。第二钉扎区域116设置在像素分离部117的侧面上，具体地，在像素分离部117与p阱层115或n型半导体区域114之间。第一钉扎区域113和第二钉扎区域116分别包括例如p型半导体区域。
具有负固定电荷的固定电荷膜112设置在半导体层100S和绝缘膜111之间。空穴累积层的第一钉扎区域113通过由固定电荷膜112感应的电场形成在半导体层100S的光接收面(后表面)侧的界面处。这抑制了由半导体层100S的光接收面侧的界面状态引起的暗电流的产生。固定电荷膜112例如使用具有负固定电荷的绝缘膜形成。具有负固定电荷的绝缘膜的材料的示例包括氧化铪、氧化锆、氧化铝、氧化钛和氧化钽。
遮光膜117A设置在固定电荷膜112和绝缘膜111之间。可以与像素分离部117中包含的遮光膜117A连续地设置遮光膜117A。固定电荷膜112和绝缘膜111之间的遮光膜117A例如可以选择性地设置在与半导体层100S内部的像素分离部117相对的位置处。设置绝缘膜111被设置为覆盖遮光膜117A。绝缘膜111例如包括氧化硅。
设置在半导体层100S和第二基板200之间的配线层100T从半导体层100S侧依次包括层间绝缘膜119、焊盘部120和焊盘部121、钝化膜122、层间绝缘膜123和接合膜124。例如，传输栅极TG的水平部分TGb设置在配线层100T中。层间绝缘膜119设置在半导体层100S的整个前表面上，并且与半导体层100S接触。层间绝缘膜119例如包括氧化硅膜。需要注意的是，配线层100T的构造不限于上述构造，并且只要配线层100T具有包括配线和绝缘膜的构造就足够了。这里，焊盘部120对应于本发明的“共用连接部”的具体示例。
图7B示出了焊盘部120和焊盘部121连同图7A所示的平面构造的构造。焊盘部120和焊盘部121设置在层间绝缘膜119上的选择区域中。焊盘部120将像素541A、像素541B、像素541C和像素541D的浮动扩散部FD(浮动扩散部FD1、浮动扩散部FD2、浮动扩散部FD3和浮动扩散部FD4)彼此连接。针对各像素共用单元539，焊盘部120例如布置在平面图中像素共用单元539的中心部分(图7B)。焊盘部120设置为跨过像素分离部117，并且布置为重叠在浮动扩散部FD1、浮动扩散部FD2、浮动扩散部FD3和浮动扩散部FD4中各者的至少一部分上(图6和7B)。具体地，焊盘部120形成在如下区域中：该区域在垂直于半导体层100S的前表面的方向上与共用像素电路210的多个浮动扩散部FD(浮动扩散部FD1、浮动扩散部FD2、浮动扩散部FD3、和浮动扩散部FD4)中的各者的至少一部分和形成于共用像素电路210的多个光电二极管PD(光电二极管PD1、光电二极管PD2、光电二极管PD3和光电二极管PD4)之间的像素分离部117的至少一部分重叠。层间绝缘膜119包括用于将焊盘部120与浮动扩散部FD1、浮动扩散部FD2、浮动扩散部FD3和浮动扩散部FD4中的各者彼此电连接的连接通孔120C。针对像素541A、像素541B、像素541C和像素541D中的各者设置连接通孔120C。例如，焊盘部120的一部分埋入在连接孔120C中，以将焊盘部120与浮动扩散部FD1、浮动扩散部FD2、浮动扩散部FD3和浮动扩散部FD4中的各者彼此电连接。
焊盘部121将多个VSS接触区域118彼此连接。例如，设置在V方向上彼此相邻的像素共用单元539中一者的像素541C和像素541D中的VSS接触区域118和设置在另一像素共用单元539的像素541A和像素541B中的VSS接触区域118通过焊盘部121彼此电连接。例如，焊盘部121设置为跨过像素分离部117，并且布置为叠加在四个VSS接触区域118中的各者的至少一部分上。具体地，焊盘部121形成在如下区域中：该区域在垂直于半导体层100s的前表面的方向上与多个VSS接触区域118中的各者的至少一部分和形成于多个VSS接触区域118之间的像素隔离部117的至少一部分重叠。层间绝缘膜119包括用于将焊盘部121和各个VSS接触区域118彼此电连接的连接通孔121C。针对像素541A、像素541B、像素541C和像素541D中的各者设置连接通孔121C。例如，焊盘部121的一部分埋入在连接通孔121C中以将焊盘部121和VSS接触区域118中的各者彼此电连接。例如，在V方向上并排布置的多个像素共用单元539中的各者的焊盘部120和焊盘部121在H方向上布置在大致相同的位置处(图7B)。
通过设置焊盘部120，使得在整个芯片中能够减少用于从浮动扩散部FD连接至像素电路210(例如，放大晶体管AMP的栅极电极)的配线。同样地，通过设置焊盘部121，使得在整个芯片中能够减少向VSS接触区域118的各者供给电位的配线。这使得能够实现减小整个芯片的面积，抑制小型化的像素中配线之间的电干扰，和/或通过减少组件数量来降低成本等等。
可以在第一基板100和第二基板200的所需位置处设置焊盘部120和焊盘部121。具体地，可以在配线层100T和半导体层200S的绝缘区域212中的一者中设置焊盘部120和焊盘部121。在配线层100T中设置焊盘部120和焊盘部121的情况下，焊盘部120和焊盘部121可以与半导体层100S直接接触。具体地，焊盘部120和焊盘部121可以配置为直接连接至各个浮动扩散部FD和/或VSS接触区域118的至少一部分。此外，可以采用其中从连接至焊盘部120和焊盘部分121的各个浮动扩散部FD和/或VSS接触区域118设置连接孔120C和连接孔121C，并且焊盘部120和焊盘部121设置在配线层100T和半导体层200S的绝缘区域2112的期望位置处的配置。
特别地，在配线层100T中设置焊盘部120和焊盘部121的情况下，可以减少连接至半导体层200S的绝缘区域212的浮动扩散部FD和/或VSS接触区域118的配线。这使得能够减小形成有像素电路210的第二基板200的用于形成用于将浮动扩散部FD连接至像素电路210的贯通配线的绝缘区域212的面积。因此，能够确保形成像素电路210的第二基板200的大面积。确保像素电路210的面积使得能够形成大的像素晶体管，并且有助于由于降低噪声等带来的图像质量的提高。
特别地，在像素分离部117使用FTI结构的情况下，浮动扩散部FD和/或VSS接触区域118优选地设置在各个像素541中。因此，使用焊盘部120和焊盘部121的构造使得能够显著地减少将第一基板100和第二基板200彼此连接的配线。
此外，如图7B所示，例如，在V方向上交替地直线状地布置连接多个浮动扩散部FD的焊盘部120和连接多个VSS接触区域118的焊盘部121。此外，焊盘部120和焊盘部121形成在被多个光电二极管PD、多个传输栅极TG和多个浮动扩散部FD包围的位置处。这使得可以在形成有多个元件的第一基板100中自由地布置除了浮动扩散部FD和VSS接触区域118之外的元件，并且提高整个芯片的布局效率。此外，确保了形成在各个像素共用单元539中的元件的布局对称性，这使得能够抑制像素541的特性的差异。
焊盘部120和焊盘部121例如包括多晶硅(Poly Si)，更具体地，掺杂有杂质的掺杂多晶硅。焊盘部120和焊盘部121优选地包括诸如多晶硅、钨(W)、钛(Ti)和氮化钛(TiN)等具有高耐热性的导电材料。这使得在将第二基板200的半导体层200S接合至第一基板100之后能够形成像素电路210。下面将说明其原因。需要注意的是，在以下说明中，将第一基板100与第二基板200的半导体层200S接合在一起之后形成像素电路210的方法称为第一制造方法。
这里，可以想到在第二基板200中形成像素电路210然后将像素电路210接合至第一基板100(下文中，称为第二制造方法)。在第二制造方法中，在第一基板100的前表面(配线层100T的前表面)和第二基板200的前表面(配线层200T的前表面)上预先形成用于电连接的电极。在第一基板100和第二基板200接合在一起的情况下，形成在第一基板100的前表面和第二基板200的前表面上的用于电连接的电极同时彼此接触。因此，在第一基板100中包括的配线和在第二基板200中包括的配线之间形成电连接。因此，使用第二制造方法构成摄像装置1使得能够使用与第一基板100和第二基板200的构造相对应的合适的工艺进行制造并且制造具有高质量和高性能的摄像装置。
在该第二制造方法中，在将第一基板100和第二基板200接合在一起时，用于接合的制造设备可能导致对齐误差。此外，第一基板100和第二基板200各自具有例如约数十厘米的直径，并且在将第一基板100与第二基板200接合在一起时，在第一基板100和第二基板200的各部分的微观区域中可能发生基板的膨胀和收缩。基板的膨胀和收缩是由基板彼此接触的时间的轻微偏差引起的。由于第一基板100和第二基板200的这种膨胀和收缩，在第一基板10的前表面和第二基板200的前表面上形成的用于电连接的电极的位置可能发生误差。在第二种制造方法中，即使发生这种误差，优选地仍能够使第一基板100和第二基板200的电极彼此接触。具体地，考虑到上述误差，将第一基板100和第二基板200中的至少一者、优选地两者的电极都做得较大。因此，在使用第二制造方法的情况下，例如，形成在第一基板100或第二基板200的前表面上的电极的尺寸(基板平面方向上的尺寸)大于在厚度方向上从第一基板100或第二基板200的内部延伸至前表面的内部电极的尺寸。
同时，焊盘部120和焊盘部121包括具有耐热性的导电材料，这使得可以使用上述第一制造方法。在第一制造方法中，在形成包括光电二极管PD、传输晶体管TR等的第一基板100之后，将第一基板100和第二基板200(半导体层2000S)接合在一起。此时，第二基板200处于其中像素电路210所包含的有源元件、配线层等图案未形成的状态。第二基板200处于形成图案之前的状态。因此，即使在将第一基板100和第二基板200接合在一起时发生接合位置的误差，该误差也不会导致第一基板100的图案和第二基板200的图案之间的对齐误差。其原因是第二基板200的图案是在将第一基板100和第二基板200接合在一起之后形成的。需要注意的是，在形成第二基板的图案时，例如，在用于图案形成的曝光设备中，图案被形成为与形成在第一基板上的图案对齐。由于上述原因，在第一制造方法中，在摄像装置1的制造中不会发生第一基板100和第二基板200之间的接合位置的误差。由于类似的原因，在第一制造方法中，由第二制造方法中引起的基板膨胀和收缩所导致的误差在摄像装置1的制造中也不是问题。
在第一制造方法中，在第一基板100和第二基板200(半导体层200S)以这种方式接合在一起之后，在第二基板200上形成有源元件。然后，形成贯通电极120E和贯通电极121E以及贯通电极TGV(图6)。在贯通电极120E、贯通电极121E和贯通电极TGV的形成中，例如，通过曝光装置使用减小的投影曝光从第二基板200的上方形成贯通电极的图案。因此，使用减小的投影曝光，即使第二基板200与曝光装置之间的对齐出现误差，第二基板200中的误差大小也仅为上述第二制造方法中误差的一小部分(减小的投影曝光放大倍数的倒数)。因此，通过使用第一制造方法布置摄像装置1，有利于在第一基板100和第二基板200中形成的元件之间的对齐，这使得能够制造具有高质量和高性能的摄像装置。
使用该第一制造方法制造的摄像装置1具有与通过第二制造方法制造的摄像装置不同的特性。具体地，在通过第一制造方法制造的摄像装置1中，例如，贯通电极120E、贯通电极121E和贯通电极TGV均具有从第二基板200到第一基板100大致固定的厚度(基板平面方向上的尺寸)或者，在贯通电极120E、贯通电极121E和贯通电极TGV均具有锥形形状的情况下，它们具有固定斜率的锥形形状。在包括该贯通电极120E、贯通电极121E和贯通电极TGV的摄像装置1中，像素541容易小型化。
这里，在通过第一制造方法制造摄像装置1的情况下，在将第一基板100和第二基板200(半导体层200S)接合在一起之后，在第二基板200上形成有源元件。因此，形成有源元件所需的热处理也影响第一基板100。由于该原因，如上所述，设置在第一基板100中的焊盘部120和焊盘部121优选使用具有高耐热性的导电材料。例如，焊盘部120和焊盘部121优选地使用具有比包括在第二基板200的配线层200T中的至少一些配线材料更高熔点(即，更高的耐热性)的材料。例如，焊盘部120和焊盘部121使用诸如掺杂多晶硅、钨、钛、氮化钛等具有高耐热性的导电材料。这使得能够使用上述第一制造方法来制造摄像装置1。
例如，钝化膜122设置在半导体层100S的整个前表面以覆盖焊盘部120和焊盘部121(图6)。钝化膜122例如包括氮化硅(SiN)膜。层间绝缘膜123覆盖焊盘部120和焊盘部121，钝化膜122夹在层间绝缘膜与焊盘部之间。例如，层间绝缘膜123设置在半导体层100S的整个前表面。层间绝缘膜123例如包括氧化硅(SiO)膜。接合膜124设置在第一基板100(具体地，配线层100T)和第二基板200之间的接合面上。即，接合膜124与第二基板200接触。接合膜124设置在第一基板100的整个主表面上。接合膜124例如包括氮化硅膜。
例如，光接收透镜401与半导体层100S相对，固定电荷膜112和绝缘膜111夹在其间(图6)。例如，光接收透镜401设置在与像素541A、像素541B、像素541C和像素541D中的各者的光电二极管PD相对的位置处。
第二基板200从第一基板100侧开始依次包括半导体层200S和配线层200T。半导体层200S包括硅基板。在半导体层200S中，在厚度方向上设置有阱区域211。阱区域211例如是p型半导体区域。第二基板20包括针对各像素共用单元539设置的像素电路210。例如，像素电路210设置在半导体层200S的前表面侧(配线层200T侧)。在摄像装置1中，第二基板200接合至第一基板100以使第二基板200的后表面侧(半导体层200S侧)与第一基板100的前表面侧(配线层100T侧)相对。即，第二基板200面对背地接合至第一基板100。
图8至图12示意性示出了第二基板200的平面构造的示例。图8示出了设置在半导体层200S的前表面附近的像素电路210的构造。图9示意性示出了配线层200T(具体地，稍后说明的第一配线层W1)、连接至配线层200T的半导体层200S和第一基板100的各部分的构造。图10至图12各自示出了配线层200T的平面构造的示例。下面使用图8至图12连同图6一起说明第二基板200的构造。在图8和图9中，由点线(broken line)示出了光电二极管PD的轮廓(像素隔离部117和光电二极管PD之间的边界)，并且由虚线(dotted line)示出了在与像素电路210中包含的各个晶体管的栅极电极重叠的部分中的半导体层200S和元件隔离区域213或绝缘区域212之间的边界。在与放大晶体管AMP的栅极电极重叠的部分中，半导体层200S与元件分离区域213之间的边界以及元件分离区域213与绝缘区域212之间的边界设置在沟道宽度方向的一侧。
第二基板200包括分隔半导体层200S的绝缘区域212和设置在半导体层200S的厚度方向上的一部分中的元件分离区域213(图6)。例如，在H方向上彼此相邻的两个像素电路210之间设置的绝缘区域212中，布置有连接至两个像素电路210的两个像素共用单元539的贯通电极120E和贯通电极121E以及贯通电极TGV(贯通电极TGV1、贯通电极TGV2、贯通电极TGV3和贯通电极TGV4)。这里，贯通电极120E对应于本发明的“贯通电极”的具体示例。
绝缘区域212具有与半导体层200S大致相同的厚度(图6)。半导体层200S被绝缘区域212划分。贯通电极120E和贯通电极121E以及贯通电极TGV布置在绝缘区域212中。绝缘区域212例如包括氧化硅。
贯通电极120E和贯通电极121E设置为在厚度方向上贯穿绝缘区域212。贯通电极120E、贯通电极121E的上端连接至配线层200T的配线(稍后说明的第一配线层W1、第二配线层W2、第三配线层W3和第四配线层W4)。贯通电极120E和贯通电极121E设置为贯穿绝缘区域212、接合膜124、层间绝缘膜123和钝化膜122，并且其下端连接至焊盘部120和焊盘部121(图6)。贯通电极120E将焊盘部120和像素电路210彼此电连接。即，第一基板100的浮动扩散部FD通过贯通电极120E电连接到第二基板200的像素电路210。贯通电极121E将焊盘部121和配线层200T的参考电位线VSS彼此电连接。即，第一基板100的VSS接触区域118通过贯通电极121E电连接至第二基板200的参考电位线VSS。
贯通电极TGV设置为在厚度方向上贯穿绝缘区域212。贯通电极TGV的上端连接至配线层200T的配线。贯通电极TGV设置为穿透绝缘区域212、接合膜124、层间绝缘膜123、钝化膜122和层间绝缘膜119，并且其下端连接至传输栅极TG(图6)。该贯通电极TGV将像素541A、像素541B、像素541C和像素541D中的各者的传输栅极TG(传输栅极TG1、传输栅极TG2、传输栅极TG3或传输栅极TG4)与配线层200T的配线(行驱动信号线542的一部分，具体地稍后将述的图11的配线TRG1、配线TRG2、配线TRG3或配线TRG4)彼此电连接。即，第一基板100的传输栅极TG通过贯通电极TGV电连接至第二基板200的配线TRG以将驱动信号传输至各个传输晶体管TR(传输晶体管TR1、传输晶体管TR2、传输晶体管TR3和传输晶体管TR4)。
绝缘区域212是用于使用于将第一基板100和第二基板200彼此电连接的贯通电极120E和贯通电极121E以及贯通电极TGV与半导体层200S绝缘的区域。例如，在H方向上相邻的两个像素电路210(像素共用单元539)之间设置的绝缘区域212中，布置有连接至两个像素电路210的贯通电极120E和贯通电极121E以及贯通电极TGV(贯通电极TGV1、贯通电极TGV2、贯通电极TGV3和贯通电极TGV4)。例如，绝缘区域212设置为沿着V方向上延伸(图8和图9)。这里，通过设计传输栅极TG的水平部分TGb的布置，使得贯穿电极TGV被布置为与垂直部分TGa的位置相比，使得从而与垂直部分TGa的位置相比，贯穿电极TGV的在H方向上的位置更靠近贯穿电极120E和贯穿电极121E在H方向上的位置(图7A和9)。例如，贯通电极TGV布置在与贯通电极120E和贯通电极120E在H方向上大致相同的位置处。这使得能够在沿着V方向上延伸的绝缘区域212中集中地设置贯通电极120E和贯通电极121E以及贯通电极TGV。作为另一构造示例，可以想到仅在与垂直部分TGa重叠的区域中设置水平部分TGb。在这种情况下，例如，贯通电极TGV形成在垂直部分TGa的大致正上方，并且贯通电极TGV布置在各个像素541的H方向和Y方向的大致中间部分。此时，贯通电极TGV在H方向的位置与贯通电极120E和贯通电极121E在H方向的位置显著偏离。例如，绝缘区域212设置在例如贯通电极TGV以及贯通电极120E和贯通电极121E的周围，以将它们与其附近的半导体层200S电绝缘。在贯通电极TGV的在H方向上的位置与贯通电极120E和贯通电极121E的在H方向上的位置显著分离的情况下，需要在各贯通电极120E、贯通电极121E和贯通电极TGV的周围独立地设置绝缘区域212。因此，半导体层200S被细分。与此相比，在沿着V方向延伸的绝缘区域212中集中地布置贯通电极120E和贯通电极121E以及贯通电极TGV的布局能够增加半导体层200S在H方向上的尺寸。这使得能够在半导体层200S中确保大面积的半导体元件形成区域。因此，能够增加放大晶体管AMP的尺寸并且提高例如跨导gm。这使得能够减少RTS(随机电报信号)噪声。
如参照图4所述，像素共用单元539具有如下结构：其中，设置在多个像素541中的浮动扩散部FD彼此电连接，并且多个像素541共用一个像素电路210。然后，浮动扩散部FD之间的电连接由设置在第一基板100(图6和图7B)中的焊盘部120完成。设置在第一基板100中的电连接部(焊盘部120)和设置在第二基板200中的像素电路210通过一个贯通电极120E彼此电连接。作为另一结构示例，可以想到在第二基板200中设置浮动扩散部FD之间的电连接部。在这种情况下，在像素共用单元539中，设置有连接至各个浮动扩散部FD1、浮动扩散部FD2、浮动扩散部FD3和浮动扩散部FD4的四个贯通电极。因此，在第二基板200中，增加了贯穿半导体层200S的贯通电极的数量，并且将这些贯通电极的周边绝缘的绝缘区域212变大。与此相比，焊盘部120设置在第一基板100中的结构(图6和图7B)使得能够减少贯通电极的数量并且使绝缘区域212变小。因此，可以在半导体层200S中确保大面积的半导体元件形成区域。例如，这使得可以增加放大晶体管AMP的尺寸并且抑制噪声。
元件隔离区域213设置在半导体层200S的前表面侧。元件隔离区域213具有STI(浅沟槽隔离)结构。在元件隔离区域213中，在厚度方向(垂直于第二基板200的主表面的方向)上挖刻半导体层200S，并且在挖刻部分中埋入绝缘膜。绝缘膜例如包括氧化硅。元件隔离区域213根据像素电路210的布局实现了像素电路210中包含的多个晶体管之间的元件分离。半导体层200S(具体地，阱区域211)在元件隔离区域213的下方(半导体层200S的深部分)延伸。
下文中，将参照图7A、图7B和图8说明在第一基板100的像素共用单元539的轮廓形状(基板平面方向上的轮廓形状)与第二基板200的像素共用单元539的轮廓形状之间的差异。
在摄像装置1中，像素共用单元539设置在第一基板100和第二基板200两者上。例如，设置在第一基板100中的像素共用单元539的轮廓形状和设置在第二基板200中的像素共用单元539的轮廓形状彼此不同。
在图7A和图7B中，由交替的长短虚线表示像素541A、像素541B、像素541C和像素541D中的各者的轮廓线，并且由粗线表示像素共用单元539的轮廓线。例如，第一基板100的像素共用单元539包括在H方向上彼此相邻布置的两个像素541(像素541A和像素541B)以及在V方向上与其相邻布置的两个像素541(像素541C和像素541D)。即，第一基板100的像素共用单元539包括两行两列的四个相邻像素541，并且第一基板100的像素共用单元539具有大致正方形的轮廓形状。在像素阵列部540中，这些像素共用单元539在H方向上以两个像素间距(对应于两个像素541的间距)并且在V方向以两个像素间距(对应于两个像素541的间距)彼此相邻布置。
在图8和图9中，由交替的长短虚线表示像素541A、像素541B、像素541C和像素541D中的各者的轮廓线，并且由粗线表示像素共用单元539的轮廓线。例如，第二基板200的像素共用单元539的轮廓形状在H方向上小于第一基板100的像素共用单元539的轮廓形状，并且在V方向上大于第一基板100的像素共用单元539的轮廓形状。例如，第二基板200的像素共用单元539形成为H方向上具有对应于一个像素的尺寸(区域)，并且形成为在V方向上具有对应于四个像素的尺寸。即，第二基板200的像素共用单元539形成为具有对应于一行四列布置的相邻像素的尺寸，并且第二基板200的像素共用单元539具有大致矩形的轮廓形状。
例如，在各个像素电路210中，选择晶体管SEL、放大晶体管AMP、复位晶体管RST和FD转换增益切换晶体管FDG在V方向上以此顺序并排布置(图8)。如上所述，像素电路210中的各者的轮廓形状设置为大致矩形形状，这使得能够在一个方向(图8的V方向)上并排布置四个晶体管(选择晶体管SEL、放大晶体管AMP、复位晶体管RST和FD转换增益切换晶体管FDG)。这使得能够在一个扩散区域(连接至电源线VDD的扩散区域)中共用放大晶体管AMP的漏极和复位晶体管RST的漏极。例如，可以以大致正方形形状设置各个像素电路210的形成区域(参照稍后将述的图21)。在这种情况下，在一个方向上布置有两个晶体管，这使得难以在一个扩散区域中共用放大晶体管AMP的漏极和复位晶体管RST的漏极。因此，将像素电路210的形成区域设置为大致矩形，使得能够容易地将4个晶体管彼此靠近地布置，并且能够使像素电路210的形成区域变小。即，能够将像素小型化。此外，在不需要使像素电路210的形成区域变小的情况下，可以扩大放大晶体管AMP的形成区域并且降低噪声。
例如，除了选择晶体管SEL、放大晶体管AMP、复位晶体管RST和FD转换增益切换晶体管FDG之外，在半导体层200S的前表面附近还设置有连接至参考电位线VSS的VSS接触区域218。VSS接触区域218例如包括p型半导体区域。VSS接触区域218通过配线层200T的配线和贯通电极121E电连接至第一基板100(半导体层100S)的VSS接触区域118。例如，该VSS接触区域218设置在与FD转换增益切换晶体管FDG的源极相邻的位置处，元件隔离区域213夹在该源极与VSS接触区域218之间(图8)。
接下来，将参照图7B和图8说明设置在第一基板100中的像素共用单元539和设置在第二基板200中的像素共用单元539之间的位置关系。例如，第一基板100的V方向上并排布置的两个像素共用单元539中的一个像素共用单元539(例如，图7B的纸面的上侧)连接至在第二基板200的H方向上并排布置的两个像素共用单元539中的一个像素共用单元539(例如，图8的纸面的左侧)。例如，第一基板100的V方向上并排布置的两个像素共用单元539中的另一个像素共用单元539(例如，图7B的纸面的下侧)连接至第二基板200的H方向上并排布置的两个像素共用单元539中的另一个像素共用单元539(例如，图8的纸面的右侧)。
例如，在第二基板200的H方向上并排布置的两个像素共用单元539中，一个像素共用单元539的内部布局(晶体管等的布置)大致上等于通过在V方向和H方向上反转另一个像素共用单元539的内部布局而得到的布局。下面将说明通过这种布局实现的效果。
在第一基板100的V方向上并排布置的两个像素共用单元539中，各个焊盘部120设置在像素共用单元539的轮廓形状的中间部分，即，像素共用单元539的V方向和H方向(图7B)的中间部分。同时，第二基板200的像素共用单元539具有如上所述的在V方向上较长的大致矩形的轮廓形状。因此，例如，连接至焊盘部120的放大晶体管AMP布置在从像素共用单元539的V方向的中间向纸面的上侧偏离的位置处。例如，在第二基板200的H方向上并排布置的两个像素共用单元539的内部布局相同的情况下，一个像素共用单元539的放大晶体管AMP与焊盘部120(例如，图7的纸面上侧的像素共用单元539的焊盘部120)之间的距离相对较短。然而，另一像素共用单元539的放大晶体管AMP与焊盘部120(例如，图7的纸面下侧的像素共用单元539的焊盘部120)之间的距离较长。因此，增大了放大晶体管AMP和焊盘部120之间的用于连接所需的配线面积，这可能使像素共用单元539的配线布局复杂化。这会影响摄像装置1的小型化。
相比之下，在第二基板200的H方向上并排布置的两个像素共用单元539的内部布局至少在V方向上是彼此反转的，这使得能够缩短两个像素共用单元539的放大晶体管AMP和焊盘部120之间的距离。因此，与在第二基板200的H方向上并排布置的两个像素共用单元539的内部布局相同的构造相比，容易将摄像装置1小型化。需要注意的是，第二基板200的多个像素共用单元539中的各者的平面布局在图8所示的范围内是左右对称的。然而，包括稍后所述的图9所示的第一配线层W1的布局是左右不对称的。
此外，优选地，在第二基板200的H方向上并排布置的两个像素共用单元539的内部布局在H方向上也是彼此反转的。下面将说明其原因。如图9所示，在第二基板200的H方向上并排布置的两个像素共用单元539均连接至第一基板100的焊盘部120和焊盘部121。例如，焊盘部120和焊盘部121布置在在第二基板200的H方向上并排部置的两个像素共用单元539的在H方向上的中间部分(H方向上并排布置的两个像素共用单元539之间)。因此，第二基板200的H方向上并排布置的两个像素共用单元539的内部布局在H方向上也是彼此反转的，这使得能够减小第二基板200的多个像素共用单元539中的各者与焊盘部120和焊盘部121之间的距离。即，更容易小型化摄像装置1。
此外，第二基板200的像素共用单元539的轮廓线的位置可以与第一基板100的像素共用单元539中的一者的轮廓线的位置不对齐。例如，在第二基板200上的在H方向上布置的两个像素共用单元539中的一个像素共用单元539(例如，图9的纸面的左侧)中，在V方向上的一侧(例如，图9的纸面的上侧)的轮廓布置在第一基板100的对应的像素共用单元539(例如，图7B的纸面的上侧)的V方向上的一侧的轮廓的外侧。此外，在第二基板200上的在H方向上布置的两个像素共用单元539中的另一个像素共用单元539(例如，图9的纸面的右侧)中，在V方向上的另一侧(例如，图9的纸面的下侧)的轮廓布置在第一基板100的对应的像素共用单元539(例如，图9的纸面的下侧)的V方向上的另一侧的轮廓的外侧。如上所述，通过彼此相关地布置第二基板200的像素共用单元539和第一基板100的像素共用单元539，能够缩短放大晶体管AMP和焊盘部120之间的距离。因此，容易小型化摄像装置1。
此外，第二基板200的多个像素共用单元539的轮廓线的位置可以不对齐。例如，第二基板200上的在H方向上并排布置的两个像素共用单元539被布置为V方向上的轮廓的位置偏移的状态。这使得能够缩短放大晶体管AMP和焊盘部120之间的距离。这使得容易小型化摄像装置1。
将参照图7B和图9说明像素阵列部540的像素共用单元539的重复排列。第一基板100的像素共用单元539在H方向上具有对应于两个像素541的尺寸并且在V方向上具有对应于两个像素541的尺寸(图7B)。例如，在第一基板100的像素阵列部540中，具有对应于四个像素的尺寸的像素共用单元539在H方向上以两个像素间距(对应于两个像素541的间距)且在V方向上以两个像素间距(对应于两个像素541的间距)彼此相邻地重复排列。或者，在第一基板100的像素阵列部540中，可以设置作为在V方向上彼此相邻布置的两个像素共用单元539的一对像素共用单元539。例如，在第一基板100的像素阵列部540中，在H方向上以两个像素间距(对应于两个像素541的间距)且在V方向上以四个像素间距(对应于四个像素541的间距)重复地彼此相邻地布置成对的像素共用单元539。第二基板200的像素共用单元539具有H方向上对应于一个像素541的尺寸和V方向上对应于四个像素541的尺寸(图9)。例如，在第二基板200的像素阵列部540中，设置有包括具有对应于四个像素541的尺寸的两个像素共用单元539的一对像素共用单元539。像素共用单元539在H方向上彼此相邻地布置并且在V方向上偏离地布置。例如，在第二基板200的像素阵列部540中，多对像素共用单元539在H方向上以两个像素间距(对应于两个像素541的间距)且在V方向上以四个像素间距(对应于四个像素541的间距)无间隙地彼此相邻地重复布置。像素共用单元539的这种重复排列使得能够无间隙的排列像素共用单元539。这使得容易小型化摄像装置1。
优选地，放大晶体管AMP例如具有诸如鳍(Fin)型(图6)等三维结构。例如，Fin型放大晶体管AMP包括包含半导体层200S的一部分的鳍(稍后将述的图13的鳍230)、具有与鳍相对的多个平坦面的栅极电极(稍后将述的图13的栅极电极231)，以及设置在栅极电极和鳍之间的栅极绝缘膜。具有三维结构的晶体管是其中设置有与沟道相对的栅极电极的多个平坦面的晶体管，或者是其中在沟道周围设置有栅极电极的弯曲表面的晶体管。在这种具有三维结构的晶体管具有与平面型晶体管相同的面积(图8的占用面积)的情况下，与平面型晶体管相比，能够增大晶体管的有效栅极宽度。因此，大量电流通过具有三维结构的晶体管从而增加跨导gm。与平面型晶体管相比，这使得能够提高具有三维结构的晶体管的操作速度。此外，可以减少RN(随机噪声)。此外，与平面型晶体管相比，具有三维结构的晶体管具有更大的栅极面积，这降低了RTS噪声。这里，放大晶体管AMP对应于本发明的“像素晶体管”的具体示例。稍后将说明放大晶体管AMP的更具体的结构。
将这种具有三维结构的晶体管用于放大晶体管AMP、选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG中的至少一者使得能够改善晶体管特性，例如，用于提高图像质量。特别地，放大晶体管AMP包括具有三维结构的晶体管，这使得能够有效地降低噪声并且提高图像质量。此外，放大晶体管AMP、选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG都可以使用具有三维结构的晶体管来构成。此时，容易制造像素电路210。
配线层200T例如包括钝化膜221、层间绝缘膜222和多条配线(第一配线层Wl、第二配线层W2、第三配线层W3和第四配线层W4)。钝化膜221例如与半导体层200S的前表面接触，并且覆盖半导体层200S的整个前表面。钝化膜221覆盖选择晶体管SEL、放大晶体管AMP、复位晶体管RST和FD转换增益切换晶体管FDG的各个栅极电极。层间绝缘膜222设置在钝化膜221与第三基板300之间。多条配线(第一配线层W1、第二配线层W2、第三配线层W3和第四配线层W4)被层间绝缘膜222分隔。层间绝缘膜222例如包括氧化硅。
在配线层200T中，例如，从半导体层200S侧开始依次设置有第一配线层Wl、第二配线层W2、第三配线层W3、第四配线层W4以及接触部201和接触部202。层间绝缘膜222包括将第一配线层W1、第二配线层W1、第三配线层W3、或第四配线层W4及其下面的层彼此连接的多个连接部。连接部是其中导电材料埋入在层间绝缘膜222中设置的连接孔中的部分。例如，层间绝缘膜222包括将第一配线层W1和半导体层200S的VSS接触区域218V彼此连接的连接部218V。例如，将第二基板200的元件彼此连接的这种连接部的孔径不同于贯通电极120E和贯通电极121E以及贯通电极TGV的孔径。具体地，将第二基板200的元件彼此连接的连接孔的孔径优选地小于贯通电极120E和贯通电极121E以及贯通电极TGV的孔径。下面说明其原因。设置在配线层200T中的连接部(诸如连接部218V)的深度小于贯通电极120E和贯通电极121E以及贯通电极TGV的深度。因此，在连接部中，与贯通电极120E和贯通电极121E以及贯通电极TGV相比，在连接孔中能够容易地埋入导电材料。通过使连接部的孔径小于贯通电极120E和贯通电极121E以及贯通电极TGV的孔径，能够容易的将摄像装置1小型化。
例如，贯通电极120E通过第一配线层W1连接至放大晶体管AMP的栅极和FD转换增益切换晶体管FDG的源极(具体地，连接孔到达FD转换增益切换晶体管FDG的源极)。例如，第一配线层W1将贯通电极121E和连接部218V彼此连接，这使得半导体层200S的VSS接触区域218和半导体层100S的VSS接触区域118彼此电连接。
接下来，将参照图10至图12说明配线层200T的平面构造。图10示出了第一配线层W1和第二配线层W2的平面构造的示例。图11示出了第二配线层W2和第三配线层W3的平面构造的示例。图12示出了第三配线层W3和第四配线层W4的平面构造的示例。
例如，第三配线层W3包括沿着H方向(行方向)延伸的配线TRG1、配线TRG2、配线TRG3和配线TRG4、配线SELL、配线RSTL和配线FDGL(图11)。这些配线对应于参考图4所述的多条行驱动信号线542。配线TRG1、配线TRG2、配线TRG3和配线TRG4分别向传输栅极TG1、传输栅极TG2、传输栅极TG3和传输栅极TG4传输驱动信号。配线TRG1、配线TRG2、配线TRG3和配线TRG4通过第二配线层W2、第一配线层W1和贯通电极120E分别连接至传输栅极TG1、传输栅极TG2、传输栅极TG3和传输栅极TG4。配线SELL向选择晶体管SEL的栅极传输驱动信号，配线RSTL向复位晶体管RST的栅极传输驱动信号，并且配线FDGL向FD转换增益切换晶体管FDG的栅极传输驱动信号。配线SELL、配线RSTL和配线FDGL通过第二配线层W2、第一配线层W1和连接部分别连接至选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG的栅极。
例如，第四配线层W4包括沿着V方向(列方向)延伸的电源线VDD、参考电位线VSS和垂直信号线543(图12)。电源线VDD通过第三配线层W3、第二配线层W2、第一配线层W1和连接部连接至放大晶体管AMP的漏极和复位晶体管RST的漏极。参考电位线VSS通过第三配线层W3、第二配线层W2、第一配线层W1和连接部218V连接至VSS接触区域218。此外，参考电位线VSS通过第三配线层W3、第二配线层W2、第一配线W1、贯通电极121E和焊盘部121连接至第一基板100的VSS接触区域118。垂直信号线543通过第三配线层W3、第二配线层W2、第一配线层W1和连接部连接至选择晶体管SEL的源极(Vout)。
接触部201和接触部202可以设置在平面图中与像素阵列部540重叠的位置处(例如，图3)，或者可以设置在像素阵列部540外部的外围部540B中(例如，图6)。接触部201和接触部202设置在第二基板200的前表面(配线层200T侧的表面)上。接触部201和接触部202例如包括诸如Cu(铜)和Al(铝)等金属。接触部201和接触部202露出在配线层200T的前表面(第三基板300侧的表面)。接触部201和接触部202用于第二基板200和第三基板300之间的电连接以及第二基板200和第三基板300之间的接合。
图6示出了在第二基板200的外围部540B中设置的外围电路的示例。外围电路可以包括行驱动部520的一部分、列信号处理器550的一部分等。此外，如图3所示，外围电路可以不设置在第二基板200的外围部540B中，并且连接孔部H1和连接孔部H2可以布置在像素阵列部540附近。
例如，第三基板300从第二基板200侧开始依次包括配线层300T和半导体层300S。例如，半导体层300S的前表面设置在第二基板200侧。半导体层300S包括硅基板。在半导体层300S的前表面侧的部分中设置有电路。具体地，例如，输入部510A、行驱动部520、时序控制器530、列信号处理器550、图像信号处理器560和输出部510B的至少一部分设置在半导体层300S的前表面侧。设置在半导体层300S和第二基板200之间的配线层300T例如包括层间绝缘膜、由层间绝缘膜分隔的多各配线层以及接触部301和接触部302。接触部301和接触部302露出在配线层300T的前表面(第二基板200侧的表面)。接触部301连接至第二基板200的接触部201，并且接触部302连接至第二基板200的接触部202。接触部301和接触部302电连接至形成在半导体层300S中的电路(例如，输入部510A、行驱动部520、时序控制器530、列信号处理器550、图像信号处理器560和输出部510B中的至少一者)。接触部301和接触部302例如包括诸如Cu(铜)和铝(Al)等金属。例如，外部端子TA通过连接孔部H1连接至输入部510A，并且外部端子TB通过连接孔部H2连接至输出部510B。
[放大晶体管AMP的具体构造]
下文中，将说明放大晶体管AMP的具体构造。
图13是图6所示的放大晶体管AMP和贯通电极120E附近的示意性横截面图，并且图14以放大方式示出了图13所示的放大晶体管AMP。例如，放大晶体管AMP设置在比像素电路210中包含的其他晶体管更靠近贯通电极120E的位置处。放大晶体管AMP例如包括鳍230和栅极电极231。栅极绝缘膜(未示出)设置在鳍230和栅极电极231之间。通过部分地挖刻半导体层200S来形成鳍230。例如，放大晶体管AMP包括沿着沟道长度方向(垂直于图13的纸面的方向)延伸的两个鳍230。例如，两个鳍230设置为彼此分开，绝缘膜232夹在其间。绝缘膜232包括氧化硅(SiO)等。放大晶体管AMP可以包括一个鳍230或者可以包括三个以上鳍230。
例如，从半导体层200S到配线层200T设置有栅极电极231。栅极电极231的厚度方向的一部分(图13的纸面的下部)嵌入在半导体层200S(或绝缘区域212)中，并且另一部分(图13的纸面的上部分)设置在配线层200T中。栅极电极231也嵌入在两个鳍230之间。绝缘区域212或绝缘膜232设置在栅极电极231和接合膜124之间。这样的栅极电极231与鳍230的多个表面相面对。换言之，栅极电极231在多个方向上与鳍230相面对。具体地，栅极电极231被设置为与两个鳍230中的各者的沿着沟槽长度方向延伸的一对侧表面和连接两个鳍230中的各者的一对侧表面的顶表面相面对。例如，各个鳍230的一对侧表面的上部分与栅极电极231相面对，并且各个鳍230的一对侧表面的下部分覆盖有绝缘膜232或绝缘区域212。例如，两个鳍230中的各者的底表面与接合膜124接触。
栅极电极231具有与鳍230的顶表面(半导体层200S的前表面)相对的前表面231f，和设置在与前表面231f相交的方向上的一对侧表面231s(图14)。例如，前表面231f大致平行于第一基板100，并且设置在配线层200T中。例如，一对侧表面231s设置为大致垂直于前表面231f。一对侧表面231s彼此相对，两个鳍230夹在一对侧表面231s之间。在本实施方案中，栅极电极231设置为与贯通电极120E接触。因此，如稍后将详述，与栅极电极231和贯通电极120E分离地布置的情况相比，增加了栅极电极231的面积，具体地，沟道宽度方向上的面积。
栅极电极231的一对侧表面231s中的一者设置为与贯通电极120E相邻，并且与贯通电极120E的一部分接触。更具体地，设置在配线层200T和半导体层200S(绝缘区域212)中的贯通电极120E的一部分与栅极电极231的侧表面231s部分地接触。例如，一个侧表面231s在栅极电极231的厚度方向上与贯通电极120E接触。另一个侧表面231s的在厚度方向上的一部分被钝化膜221覆盖，并且其他部分埋入在绝缘区域212中。例如，前表面231f由钝化膜221覆盖。
下文中，将说明摄像装置1的特性。
通常，摄像装置包括作为主要部件的光电二极管和像素电路。这里，在增大光电二极管的面积的情况下，增加了作为光电转换的结果产生的电荷，因此使得能够提高像素信号的信噪比(S/N比)，从而使得摄像装置输出更有利的图像数据(图像信息)。同时，在增大像素电路中包括的晶体管的尺寸(具体地，放大晶体管的尺寸)的情况下，减少了像素电路中产生的噪声，因此使得能够提高摄像信号的S/N比，从而使得摄像装置输出更有利的图像数据(图像信息)。
然而，可以想到的是，在光电二极管和像素电路设置在同一半导体基板中的摄像装置中，在半导体基板的有限区域内增大光电二极管的面积的情况下，包括在像素电路中的晶体管的尺寸减小了。此外，可以想到的是，在增大像素电路中包括的晶体管的尺寸的情况下，光电二极管的面积减小了。
为了解决这些问题，根据本实施方案的摄像装置1使用其中多个像素541共用一个像素电路210的结构，并且共用的像素电路210被布置为叠加在光电二极管PD上。这使得能够在半导体基板的有限面积内使光电二极管PD的面积尽可能大，并且使得像素电路210中包含的晶体管的尺寸尽可能大。这使得能够提高像素信号的S/N比，从而使得摄像装置1输出更有利的图像数据(图像信息)。
在实现了其中多个像素541共用一个像素电路210并且像素电路210被布置为叠加在光电二极管PD上的结构的情况下，延伸有从多个像素541的各浮置扩散部FD连接至一个像素电路210的多个配线。为了确保其中形成有像素电路210的第二基板200的大面积，例如，可以形成将多条延伸的配线彼此连接以将它们组合成一条的连接配线。对于从VSS接触区域118延伸的多条配线，可以形成将多条配线彼此连接以将它们组合成一条的连接配线。
例如，可以想到的是，在将从多个像素541的各个浮动扩散部FD延伸的多条配线彼此连接的连接配线形成在其中形成有像素电路210的第二基板200的情况下，将要形成像素电路210中包含的晶体管的面积减小了。同样地，可以想到的是，在将从多个像素541的VSS接触区域118延伸的多条配线彼此连接以将它们组合成一个的连接配线形成在其中形成有像素电路210的第二基板200的情况下，将要形成像素电路210中包含的晶体管的面积减小了。
为了解决这些问题，例如，根据本实施方案的摄像装置1可以具有其中多个像素541共用一个像素电路210，并且共用的像素电路210布置为叠加在光电二极管PD上的结构，以及其中在第一基板100中设置有将多个像素541的浮动扩散部FD彼此连接以将它们组合成一个的连接配线和将多个像素541中包括的连接VSS接触区域118彼此连接以将它们组合成一个的连接配线的结构。
这里，在使用上述第二制造方法作为用于在第一基板100中设置将多个像素541的浮动扩散部FD彼此连接以将它们组合成一个的连接配线，以及将多个像素541的VSS接触区域118彼此连接以将它们组合成一个的连接配线的制造方法的情况下，可以使用与第一基板100和第二基板200的构造相对应的合适的工艺进行制造，并且制造具有高质量和高性能的摄像装置。此外，可以通过简单的工艺形成第一基板100和第二基板200的连接配线。具体地，在使用上述第二制造方法的情况下，连接至浮动扩散部FD的电极和连接至VSS接触区域118的电极设置在形成在第一基板和第二基板之间的接合界面的第一基板100的前表面和第二基板200的前表面上。此外，即使在将两个基板接合在一起时设置在第一基板100和第二基板200的前表面上的电极之间发生位移，为了使形成在两个基板的前表面的电极相互接触，优选地使形成在两个基板的前表面的电极变大。在这种情况下，认为在摄像装置1中包括的各像素的有限区域中难以布置上述电极。
为了解决第一基板100和第二基板200之间的接合界面上需要大电极的问题，例如，在根据本实施方案的摄像装置1中，可以使用上述的第一制造方法作为多个像素541共用一个像素电路210并且布置共用的像素电路210以在光电二极管PD上叠加共用的像素电路210的制造方法。这使得能够便于形成在第一基板100和第二基板200中的元件的对齐并且制造具有高质量和高性能的摄像装置。此外，可以包括通过使用这种制造方法形成的独特结构。即，其中依次堆叠第一基板100的半导体层100S和配线层100T以及第二基板200的半导体层200S和配线层200T的结构；即，包括其中第一基板100和第二基板200面对背地堆叠，并且包括从第二基板200的半导体层200S的前表面侧穿透半导体层200S和第一基板100的配线层100T并且到达第一基板100的半导体层100S的前表面的贯通电极120E和贯通电极121E的结构。
在其中第一基板100设置有将多个像素541的浮动扩散部FD彼此连接以将它们组合成一个的连接配线和连接多个像素541的VSS接触区域118以将它们组合成一个的连接配线的结构中，使用第一制造方法将该结构和第二基板200堆叠，并且像素电路210形成在第二基板200中，这会导致用于形成像素电路210中包含的有源元件所需的热处理影响第一基板100中形成的上述连接配线。
因此，为了解决用于形成上述有源元件的热处理影响上述连接配线的问题，在根据本实施方案的摄像装置1中，期望将具有高耐热性的导电材料用于将多个像素541的浮动扩散部FD彼此连接以将它们组合成一个的连接配线和将多个像素541的VSS接触区域118彼此连接以将它们组合成一个的连接配线。具体地，作为具有高耐热性的导电材料，可以使用具有比第二基板200的配线层200T中包括的至少一些配线材料更高熔点的材料。
如上所述，例如，根据本实施方案的摄像装置1包括：(1)第一基板100和第二基板200面对背地堆叠的结构(具体地，其中第一基板100的半导体层100S和配线层100T以及第二基板200的半导体层200S和配线层200T依次堆叠的结构)，(2)贯通电极120E和贯通电极121E设置为从第二基板200的半导体层200S的前表面侧经过半导体层200S和第一基板100的配线层100T穿透至第一基板100的半导体层100S的前表面的结构，和(3)将包括在多个像素541中的浮动扩散部FD彼此连接以将它们组合成一个的连接配线和将多个像素541中包括的VSS接触区域118彼此连接以将它们组合成一个的连接配线使用具有高耐热性的导电材料形成，这使得能够在第一基板100中设置将多个像素541中包括的浮动扩散部FD彼此连接以将它们组合成一个的连接配线和将多个像素541中包括的VSS接触区域118彼此连接以将它们组合成一个的连接配线而无需在第一基板100和第二基板200之间的界面处设置大电极。
[摄像装置1的操作]
接下来，将使用图15和图16说明摄像装置1的操作。图15和图16对应于图3且加上了用于指示各信号的路径的箭头。图15示出了由箭头指示的从外部输入到摄像装置1的输入信号、电源电势和参考电势的路径。图16示出了由箭头指示的从摄像装置1输出到外部的像素信号的信号路径。例如，通过输入部510A输入到摄像装置1的输入信号(例如，像素时钟和同步信号)被传输到第三基板300的行驱动部520，并且在行驱动部520中产生行驱动信号。行驱动信号通过接触部301和接触部201传输至第二基板200。此外，行驱动信号通过配线层200T的行驱动信号线542到达像素阵列部540的各个像素共用单元539。在已经到达第二基板200的像素共用单元539的行驱动信号中，除了传输栅极TG的驱动信号之外的驱动信号被输入至像素电路210以驱动像素电路210中包含的各个晶体管。传输栅极TG的驱动信号通过贯通电极TGV输入至第一基板100的传输栅极TG1、传输栅极TG2、传输栅极TG3和传输栅极TG4以驱动像素541A、像素541B、像素541C和像素541D(图15)。此外，从摄像装置1的外部供给至第三基板300的输入部510A(输入端子511)的电源电位和参考电位通过接触部301和接触部201传输至第二基板200以通过配线层200T中的配线供给至各个像素共用单元539的像素电路210。参考电位还通过贯通电极121E被供给至第一基板100的像素541A、像素541B、像素541C和像素541D。同时，在第一基板100的像素541A、像素541B、像素541C和像素541D中被光电转换的像素信号通过贯通电极120E传输至第二基板200的像素电路210的各个像素共用单元539。基于该像素信号的像素信号通过垂直信号线543和接触部202和接触部302从像素电路210传输至第三基板300。像素信号在第三基板300的列信号处理器550和图像信号处理器560中被处理，然后通过输出部510B输出至外部(图16)。
[效果]
在根据本实施方案的摄像装置1中，放大晶体管AMP的栅极电极231设置为与贯通电极120E的一部分接触，与栅极电极231与贯通电极120E分离地布置的情况相比，这使得栅极电极231的面积变大。将使用比较例说明关于此的作用和效果。
图17示出了根据比较例的摄像装置(摄像装置1000)的主要部分的横截面构造。图17与示出了摄像装置1的图13相对应。在摄像装置1000中，放大晶体管AMP的栅极电极231与贯通电极120E分离地布置。形成有放大晶体管AMP的沟道的半导体层200S设置为与贯通电极120E隔开距离K1，并且摄像装置1000在这一点上与摄像装置1不同。
在这样的摄像装置1000中，放大晶体管AMP的尺寸受到以下距离Kl和距离K2的限制。距离K1是形成有放大晶体管AMP的沟道的半导体层200S与贯通电极120E之间的距离。距离K2是鳍230的侧表面与栅极电极231的侧表面231s之间的距离。在摄像装置1000中，栅极电极231与贯通电极120E分离地设置；因此，很难增大距离K2。即，难以充分地增大栅极电极231的面积，这可能使诸如跨导gm等晶体管特性劣化。这增加了RTS(随机电报信号)噪声，并且RTS噪声可能会影响图像数据。
图18示出了规定摄像装置1的放大晶体管AMP的尺寸的距离K1。在本实施方案中，栅极电极231的侧表面231s以这种方式与贯通电极120E接触；因此，放大晶体管AMP的大小不受鳍230与栅极电极231的侧表面231s之间的距离(图17的距离K2)的限制。换言之，在摄像装置1中，只要考虑形成有放大晶体管的沟道的半导体层200S与贯通电极120E之间的距离K1就足够。因此，可以增大栅极电极231的在沟道宽度方向上的面积。这使得能够增加放大晶体管AMP的尺寸并且提高诸如跨导gm等晶体管特性。因此，在摄像装置1中，能够降低从放大晶体管AMP输出的信号的RST噪声并且输出具有高质量的图像数据。
此外，在形成放大晶体管AMP之后形成贯通电极120E使得可以自对齐地沿着栅极电极231的侧表面231s形成贯通电极120E。此时，放大晶体管AMP与贯通电极120E之间不会发生错位。这使得能够减少设计上的裕度，这容易使栅极电极231的沟道宽度方向上的面积更大。因此，即使在这方面也可以增大放大晶体管AMP的尺寸。
此外，在本实施方案中，像素541A、像素541B、像素541C和像素541D(像素共用单元539)以及像素电路210设置在相互不同的基板(第一基板100和第二基板200)中。与像素541A、像素541B、像素541C和像素541D以及像素电路210形成在相同基板的情况相比，这使得能够增大像素541A、像素541B、像素541C和像素541D以及像素电路210的面积。这从而使得能够增加通过光电转换获得的像素信号量并且减小像素电路210的晶体管噪声。因此，能够提高像素信号的信噪比，从而使得摄像装置1输出更有利的像素数据(图像信息)。此外，可以小型化摄像装置1(换言之，减小像素尺寸并且缩小摄像装置1的尺寸)。像素尺寸的减小使得能够增加每单位面积的像素数量，从而使得摄像装置1输出具有高图像质量的图像。
此外，在摄像装置1中，第一基板100和第二基板200通过设置在绝缘区域212中的贯通电极120E和贯通电极121E彼此电连接。例如，可以想到通过将焊盘电极接合在一起来彼此接合第一基板100和第二基板200的方法以及通过穿透半导体层的贯穿配线(例如，TSV((全硅通孔))将第一基板100和第二基板200彼此连接的方法。与这些方法相比，在绝缘区域212中设置贯通电极120E和贯通电极121E使得能够减少用于第一基板100和第二基板200之间的连接所需的面积。这使可以减小像素尺寸并且进一步缩小摄像装置1的尺寸。此外，每像素面积的进一步小型化使得能够进一步提高分辨率。在不需要减小芯片尺寸的情况下，能够扩大像素541A、像素541B、像素541C和像素541D以及像素电路210的形成区域。这继而使得能够增加由光电转换获得的像素信号的量并且降低像素电路210中包含的晶体管的噪声。这使得能够提高像素信号的信噪比，从而使得摄像装置1输出更有利的像素数据(图像信息)。
此外，在摄像装置1中，像素电路210以及列信号处理器550和图像信号处理器560设置在相互不同的基板(第二基板200和第三基板300)中。与像素电路210、列信号处理器550和图像信号处理器560形成在相同基板中的情况相比，可以增大像素电路210的面积和列信号处理器550和图像信号处理器560的面积。这使得能够减少列信号处理器550中产生的噪声并且在图像信号处理器560中安装更先进的图像处理电路。因此，能够提高像素信号的信噪比，从而使摄像装置1输出更有利的像素数据(图像信息)。
此外，在摄像装置1中，像素阵列部540设置在第一基板100和第二基板200中，并且列信号处理器550和图像信号处理器560设置在第三基板300中。此外，将第二基板200和第三基板300彼此连接的接触部201、接触部202、接触部301和接触部302形成在像素阵列部540的上方。这使得能够自由地布置接触部201、接触部202、接触部301和接触部302，在布局上不受像素阵列中包括的各种类型的配线的干扰。因此，可以将接触部201、接触部202、接触部301和接触部302用于第二基板200和第三基板300之间的电连接。例如，通过使用接触部201、接触部202、接触部301和接触部302提高了列信号处理器550和图像信号处理器560中的布局的灵活性。这使得能够减少列信号处理器550中产生的噪声并且在图像信号处理器560中安装更先进的图像处理电路。因此，能够提高像素信号的信噪比，从而使摄像装置1输出更有利的像素数据(图像信息)。
此外，在摄像装置1中，像素分离部117贯穿半导体层100S。这使得即使在相邻像素(像素541A、像素541B、像素541C和像素541D)之间的距离由于每像素面积的小型化而减小的情况下，也能够抑制像素541A、像素541B、像素541C和像素541D之间的颜色混合。因此，能够提高像素信号的信噪比，从而使摄像装置1输出更有利的像素数据(图像信息)。
此外，在摄像装置1中，针对各像素共用单元539设置像素电路210。因此，与针对像素541A、像素541B、像素541C和像素41D中的各者设置像素电路210的情况相比，可以扩大像素电路210中包含的晶体管(放大晶体管AMP、复位晶体管RST、选择晶体管SEL和FD转换增益切换晶体管FDG)的形成区域。例如，放大晶体管AMP的形成区域的扩大能够抑制噪声。因此，能够提高像素信号的信噪比，从而使摄像装置1输出更有利的像素数据(图像信息)。
此外，在摄像装置1中，将四个像素(像素541A、像素541B、像素541C和像素541D)的浮动扩散部FD(浮动扩散部FD1、浮动扩散部FD2、浮动扩散部FD3和浮动扩散部FD4)彼此电连接的焊盘部120设置在第一基板100中。因此，与在第二基板200中设置这种焊盘部120的情况相比，可以减少将第一基板100和第二基板200彼此连接的贯通电极(贯通电极120E)的数量。这能够使得绝缘区域212较小并且确保像素电路210中包含的晶体管的足够大的形成区域(半导体层200S)。这使得能够降低像素电路210中包含的晶体管的噪声，这使得能够提高像素信号的信噪比，从而使摄像装置1输出更有利的像素数据(图像信息)。
此外，在摄像装置1中，诸如放大晶体管AMP等像素电路210中包含的晶体管包括具有三维结构的晶体管。与使用平面晶体管的情况相比，这使得能够在保持占用面积(footprint)的同时增加有效栅极宽度。因此，能够在不妨碍像素小型化的情况下提高晶体管性能(例如操作速度和RN)。此外，增大了栅极面积，这使得能够降低RTS噪声。这使得能够更有效地抑制噪声对图像的影响。
此外，在本实施方案中，关于第二基板200，已经说明了其中使得像素电路210中允许包含的放大晶体管AMP、复位晶体管RST和选择晶体管SEL形成于一个半导体层200S中的示例；然而，至少一个晶体管可以形成在半导体层200S-1中，并且其余晶体管可以形成在不同于半导体层100S和半导体层200S-1的半导体层200S-2中。尽管未示出半导体层200S-2，例如，在半导体层200S-1(对应于半导体层200S)上方形成有绝缘层、连接部和连接配线，并且在其上进一步地堆叠半导体层200S-2。该另一半导体层200S-2堆叠与堆叠于层间绝缘膜123的半导体层100S上的表面相对的侧的表面上，并且能够在半导体层200S-2中形成期望的晶体管。作为示例，可以在半导体层200S-1中形成放大晶体管AMP，并且在半导体层200S-2中形成复位晶体管RST和/或选择晶体管SEL。
此外，可以设置多个其他半导体层，并且可以在其他半导体层中的各者中设置像素电路210的晶体管中的期望的一个。作为示例，可以在半导体层200S-1中形成放大晶体管AMP。此外，在绝缘层、连接部和连接配线堆叠在半导体层200S上并且在其上进一步堆叠半导体层200S-2的情况下，可以在半导体层200S-2中形成复位晶体管RST。在绝缘层、连接部和连接配线堆叠在半导体层200S-2上并且在其上进一步堆叠半导体层200S-3的情况下，可以在半导体层200S-3中形成选择晶体管SEL。在半导体层200S-1、半导体层200S-2和半导体层200S-3中形成的晶体管可以是像素电路210中包含的任何晶体管。
因此，在第二基板200中设置有多个半导体层的结构使得能够减少一个像素电路210占用的半导体层200S的面积。如果可以减小各像素电路210的面积或小型化各晶体管，那么也可以减小芯片的面积。此外，可以使包含在像素电路210中的放大晶体管、复位晶体管和选择晶体管中的期望的晶体管的面积增大。特别地，增大放大晶体管的面积使得能够期待降噪效果。
应当注意的是，如上所述，在像素电路210被分别形成在多个半导体层(例如，半导体层200S-1、半导体层200S-2和半导体层200S-3)中的情况下，例如，如与稍后说明的变形例13对应的图53所示，在包含放大晶体管AMP的栅极电极23的基板(配线层1210)中，栅极电极231可以设置为与配线L1002(对应于贯通电极1210)接触。此外，如图54所示，配线L1002(对应于贯通电极120)设置为与半导体层1221中设置的复位晶体管RST的源极接触。
下面将说明根据上述实施方案的摄像装置1的变形例。在以下变形例中，与上述实施方案中相同的组件由相同的附图标记表示。
<2.变形例1>
图19示出了根据上述实施方案的摄像装置的主要部分的横截面构造的变形例。图19示意性示出了放大晶体管AMP和贯通电极120E附近的横截面构造，并且对应于上述实施方案所述的图13。
在本变形例中，栅极电极231的侧表面231s和前表面231f与贯通电极120E接触。根据本变形例的摄像装置1在这一点上不同于上述实施方案所述的摄像装置。
例如，栅极电极231的前表面231f的在贯通电极120E侧的端部从钝化膜221露出。贯通电极120E与栅极电极231的从前表面231f的端部开始到侧表面231s的部分接触。与其中仅栅极电极的侧表面231s与贯通电极120E(例如，图13)接触的构造相比，这使得能够增大栅极电极231和贯通电极120E之间的接触面积。
根据本变形例的摄像装置1还实现了类似于上述实施方案所述的那些效果。此外，可以增大栅极电极231和贯通电极120E之间的接触面积，这使得能够提高它们之间连接的稳定性。
<3.变形例2>
图20的(A)和(B)示出了根据本实施方案的摄像装置1的主要部分的构造的变形例。图20的(A)示意性示出了放大晶体管AMP和贯通电极120E附近的横截面构造，并且对应于上述实施方案所述的图13。图20的(B)示意性示出了图20的(A)所示的栅极电极231的平面构造。
在本变形例中，插入有贯通电极120E的贯通孔231M设置在栅极电极231中。根据本变形例的摄像装置1在这一点上不同于上述实施方案所述的摄像装置1。
贯通孔231M在厚度方向上从栅极电极231的前表面231f到与前表面231f相反的后表面穿透栅极电极231(图20的(A))。贯通孔231M设置在平面图中不与鳍230重叠的位置处。贯通孔231M例如在平面图中布置比在沟道宽度方向上并排布置的多个鳍230更靠近栅极电极231的侧表面231s的位置处(图20的(B))。
贯通电极120E设置在平面图中的与栅极电极231的贯通孔231M重叠的位置处，并且插入在贯通孔231M中。贯通电极120E在贯通孔231M的内周面上与栅极电极231接触。例如，贯通电极120E在贯通孔231M的圆周方向上与栅极电极231接触，并且在贯通孔231M的长度方向(栅极电极231的厚度方向)上与栅极电极231接触。与其中仅栅极电极231侧表面与贯通电极120E接触的构造(例如，图13)相比，在栅极电极231中设置插入有贯通电极120E的贯通孔231M使得能够增大栅极电极231和贯通电极120E的接触面积。
根据本变形例的摄像装置1也实现了类似于上述实施方案所述的那些效果。此外，可以增大栅极电极231和贯通电极120E之间的接触面积，这使得能够提高它们之间连接的稳定性。此外，贯通电极120E插入到栅极电极231的贯通孔231M中，这进一步防止了在形成贯通电极120E时栅极电极231和贯通电极120E之间的不对准。在这方面，也能够提高栅极电极231和贯通电极120E之间连接的稳定性。
<4.变形例3>
图21示出了根据上述实施方案的摄像装置的主要部分的横截面构造的变形例。图21示意性示出了放大晶体管AMP和贯通电极120E附近的横截面构造，并且对应于上述实施方案所述的图13。
在本变形例中，在相邻的鳍230之间设置有连接部230c。根据本变形例的摄像装置1在这一点上不同于上述实施方案所述的摄像装置1。
连接部230c连接在沟道宽度方向上并排布置的多个鳍230。例如，在从半导体层200S形成鳍230时，通过在相邻的鳍230之间留下半导体层200S来形成连接部230c。即，连接部230c使用半导体层200S的一部分构成。连接部230c的高度(半导体层200S的厚度方向上的尺寸)例如小于鳍230的高度。连接部230c设置为将相邻的鳍230的下部(第一基板100侧的部分)彼此连接。即，可以设置连接部230c来代替上述实施方案中所述的绝缘膜232(图13)。与其中在相邻的鳍230之间设置绝缘膜232的构造相比，设置将相邻的鳍230彼此连接的连接部230c，增大了形成放大晶体管AMP的沟道的面积。
例如，贯通电极120E与栅极电极231的从前表面231f的端部到侧表面231s的部分接触。这使得能够以类似于上述变形例1所述的方式提高栅极电极231和贯通电极120E之间连接的稳定性。贯通电极120E可以仅与栅极电极231的侧表面231s接触(参照图13)。或者，在栅极电极231中可以设置贯通孔，并且贯通电极120E可以在贯通孔的内周面上与栅极电极231接触(参照图20的(A)和(B))。
根据本变形例的摄像装置1还实现了类似于上述实施方案所述的那些效果。此外，在相邻鳍230之间设置连接部230c使得能够增大放大晶体管AMP的尺寸。这使得能够更有效地提高诸如跨导gm等晶体管特性。
<5.变形例4>
图22示出了根据上述实施方案的摄像装置1的主要部分的横截面构造的变形例。图22示意性示出了放大晶体管AMP和贯通电极120E附近的横截面构造，并且对应于上述实施方案所述的图13。
在本变形例中，放大晶体管AMP包括平面型(planar)晶体管。根据本变形例的摄像装置1在这一点上不同于上述实施方案所述的摄像装置1。
放大晶体管AMP包括半导体层200S、与半导体层200S相对的栅极电极231以及设置在栅极电极231和半导体层200S之间的栅极绝缘膜(未示出)。栅极电极231例如包括与半导体层200S的前表面相对的水平部231H和与水平部231H相交的侧壁部231W。例如，侧壁部231W设置为与水平部231H大致垂直。
水平部231H设置为基本上平行于半导体层200S的平面。水平部231H设置在半导体层200S和钝化膜221之间，更具体地，在栅极绝缘膜和钝化膜221之间。例如，栅极电极231的前表面231f设置在水平部231H中，并且前表面231f被钝化膜221覆盖。
侧壁部231W连接至水平部231H。侧壁部231W设置在水平部231H与贯通电极120E之间以及半导体层200S(更具体地，栅极绝缘膜)与贯通电极120E之间。即，侧壁部231W的在高度方向上的尺寸大于水平部231H的在厚度方向上的尺寸。侧壁部231W被设置成与半导体层200S的在沟道长度方向上延伸的一对侧表面的其中一者(更靠近贯通电极120E的侧表面)相对。例如，侧壁部231W设置为在厚度方向上覆盖半导体层200S的一个侧表面。例如，栅极电极231的侧表面231s设置在侧壁部231W中。
贯通电极120E与栅极电极231的侧壁部231W接触。例如，贯通电极120E在高度方向上与侧壁部231W接触。如上所述，侧壁部231W的在高度方向上的尺寸大于水平部231H的在厚度方向上的尺寸。与其中水平部230H的端表面(垂直于前表面231f的表面)与贯通电极120E接触的构造相比，这使得能够增大贯通电极120E和栅极电极231之间的接触面积。这使得能够提高贯通电极120E和栅极电极231之间连接的稳定性。
根据本变形例的摄像装置1还实现了类似于上述实施方案所述的那些效果。放大晶体管AMP可以以这种方式包括平面型晶体管。
<6.变形例5>
图23示出了根据上述实施方案的摄像装置1的主要部分的横截面构造的变形例。图23示意性示出了放大晶体管AMP和贯通电极120E附近的横截面构造，并且对应于上述实施方案所述的图13。
在本变形例中，放大晶体管AMP以类似于上述变形例4所述的方式包括平面型(planar)晶体管。此外，在放大晶体管AMP中，栅极电极231的一部分嵌入在半导体层200S中。根据本变形例的摄像装置1在这一点上不同于上述实施方案所述的摄像装置1。
除了水平部231H和侧壁部231W之外，放大晶体管AMP的栅极电极231还包括垂直部231V。垂直部231V是所谓的垂直栅极电极，并且在厚度方向上嵌入在半导体层200S中。例如，垂直部231V的上端连接至水平部231H的中间部分。
根据本变形例的摄像装置1也实现了类似于上述实施方案所述的那些效果。放大晶体管AMP的栅极电极231可以以这种方式包括嵌入在半导体层200S中的垂直部231V。
<7.变形例6>
图24至图28示出了根据上述实施方案的摄像装置1的平面构造的变形例。图24示意性示出了第二基板200的半导体层200S的前表面附近的平面构造，并且对应于上述实施方案所述的图8。图25示意性示出了第一配线层W1、连接至第一配线层W1的半导体层200S和第一基板100的各部分的构造，并且对应于上述实施方案所述的图9。图26示出了第一配线层W1和第二配线层W2的平面构造的示例，并且对应于上述实施方案所述的图10。图27示出了第二配线层W2和第三配线层W3的平面构造的示例，并且对应于上述实施方案所述的图11。图28示出了第三配线层W3和第四配线层W4的平面构造的示例，并且对应于上述实施方案所述的图12。
在本变形例中，如图25所示，在第二基板200的H方向上并排布置的两个像素共用单元539中，一个(例如，在纸面的右侧)像素共用单元539的内部布局具有通过仅在H方向上反转另一个(例如，在纸面的左侧)像素共用单元539的内部布局而获得的构造。此外，一个像素共用单元539的轮廓线与另一像素共用单元539的轮廓线之间在V方向上的偏差大于上述实施方案所述的偏差(图9)。以这种方式，增大V方向的偏差使得能够减小另一像素共用单元539的放大晶体管AMP和连接至放大晶体管AMP的焊盘部(图7B所示的V方向上并排布置的两个像素共用单元539中的另一个(在纸面的下侧)的焊盘部120))之间的距离。这种布局能够在不需在V方向上彼此反转两个像素共用单元539的平面布局的情况下，使得图24至图28所示的摄像装置1的变形例1能够使在H方向上彼此并排布置的两个像素共用单元539的面积与上述实施方案所述的第二基板200的像素共用单元539的面积相同。需要注意的是，第一基板100的像素共用单元539的平面布局与上述实施方案所述的平面布局(图7A和图7B)相同。因此，根据本变形例的摄像装置1能够实现类似于上述实施方案所述的摄像装置1的那些效果。第二基板200的像素共用单元539的布置方式不限于上述实施方案和本变形例所述的布置方式。
<8.变形例7>
图29至图34示出了根据上述实施方案的摄像装置1的平面构造的变形例。图29示意性示出了第一基板100的平面构造，并且对应于上述实施方案所述的图7A。图30示意性示出了第二基板200的半导体层200S的前表面附近的平面构造，并且对应于上述实施方案所述的图8。图31示意性示出了第一配线层W1、连接至第一配线层W1的半导体层200S和第一基板100的各部分的构造，并且对应于上述实施方案所述的图9。图32示出了第一配线层W1和第二配线层W2的平面构造的示例，并且对应于上述实施方案所述的图10。图33示出了第二配线层W2和第三配线层W3的平面构造的示例，并且对应于上述实施方案所述的图11。图34示出了第三配线层W3和第四配线层W4的平面构造的示例，并且对应于上述实施方案所述的图12。
在本变形例中，各个像素电路210的轮廓具有大致正方形的平面形状(图30等)。根据本变形例的摄像装置1的平面构造在这一点上不同于上述实施方案所述的摄像装置1的平面构造。
例如，第一基板100的像素共用单元539以类似于上述实施方案所述的方式形成在两行两列的像素区域上方，并且具有大致正方形的平面形状(图29)。例如，在各个像素共用单元539中，一个像素列中的像素541A和像素541C的传输栅极TG1和传输栅极TG3的水平部分TGb从叠加在垂直部分TGa上的位置朝向像素共用单元539的在H方向上的中间部分的方向(更具体地，在朝向像素541A和541C的外边缘的方向以及朝向像素共用单元539的中间部分的方向)延伸并且另一个像素列中的像素541B和像素541D的传输栅极TG2和传输栅极TG4的水平部分TGb从叠加在垂直部分TGa上的位置朝向像素共用单元539的在H方向上的外侧(更具体地，向像素的外边缘的方向)延伸。连接至浮动扩散部FD的焊盘部120设置在像素共用单元539的中间部分(像素共用单元539的H方向和V方向的中间部分)，并且连接至VSS接触区域118的焊盘部121设置在像素共用单元539的至少在H方向上(在图29的H方向和V方向上)的端部。
作为另一布置示例，可以想到传输栅极TGl、传输栅极TG2、传输栅极TG3和传输栅极TG4的水平部分TGb仅设置在与垂直部分TGa相对的区域中。在此情况下，以类似于上述实施方案所述的方式，易于精细地划分半导体层200S。因此，难以形成像素电路210的大晶体管。相反，在传输栅极TG1、传输栅极TG2、传输栅极TG3和传输栅极TG4的水平部分TGb如上述变形例一样从叠加在垂直部分TGa上的位置沿着H方向延伸的情况下，以类似于上述实施方案所述的方式能够增大半导体层200S的宽度。具体地，可以将连接至传输栅极TG1和传输栅极TG3的贯通电极TGV1和贯通电极TGV3的在H方向上的位置布置在贯通电极120E的在H方向上的位置附近，并且将连接至传输栅极TG2和传输栅极TG4的贯通电极TGV2和贯通电极TGV4的在H方向上的位置布置在贯通电极121E的在H方向上的位置附近(图31)。这使得能够以类似于上述实施方案所述的方式增大半导体层200S的沿着V方向延伸的宽度(沿着H方向的尺寸)。因此，可以增大像素电路210的晶体管的尺寸，特别是放大晶体管AMP的尺寸。这因此使得能够提高像素信号的信噪比，从而使摄像装置1输出更有利的像素数据(图像信息)。
第二基板200的像素共用单元539例如具有与第一基板100的像素共用单元539在H方向和V方向上大致相同的尺寸，并且设置在与两行两列的像素区域大致对应的区域上方。例如，在各个像素电路210中，选择晶体管SEL和放大晶体管AMP在V方向上并排布置于在沿着V方向延伸的一个半导体层200S中，并且FD转换增益切换晶体管FDG和复位晶体管RST在V方向上并排布置于在沿着V方向延伸的一个半导体层200S中。设置有选择晶体管SEL和放大晶体管AMP的一个半导体层200S以及设置有FD转换增益切换晶体管FDG和复位晶体管RST的一个半导体层200S在H方向上并排布置，绝缘区域212夹在两者之间。绝缘区域212在V方向上延伸(图30)。
这里，将参照图30和图31说明第二基板200的像素共用单元539的轮廓。例如，图29所示的第一基板100的像素共用单元539连接至设置于焊盘部120的在H方向上的一侧(在图31纸面的左侧)的放大晶体管AMP和选择晶体管SEL，以及设置在焊盘部120的在H方向上的另一侧(在图31纸面的右侧)的FD转换增益切换晶体管FDG和复位晶体管RST。包括放大晶体管AMP、选择晶体管SEL、FD转换增益切换晶体管FDG和复位晶体管RST的第二基板200的像素共用单元539的轮廓由以下四个外边缘决定。
第一外边缘是包括选择晶体管SEL和放大晶体管AMP的半导体层200S的在V方向上的一端(图31纸面的上侧的端部)的外边缘。第一外边缘设置在像素共用单元539中包括的放大晶体管AMP和在V方向上与该像素共用单元539的一侧(图31中的纸面的上侧)相邻的像素共用单元539中包括的选择晶体管SEL之间。更具体地，第一外边缘在放大晶体管AMP和选择晶体管SEL之间设置在元件隔离区域213的在V方向上的中间部分。第二外边缘是包括选择晶体管SEL和放大晶体管AMP的半导体层200S的在V方向上的另一端(图31纸面下侧的端部)的外边缘。第二外边缘设置在该像素共用单元539中包括的选择晶体管SEL和在V方向上与该像素共用单元539的另一侧(在图31纸面的下侧)相邻的像素共用单元539中包括的放大晶体管AMP之间。更具体地，第二外边缘在选择晶体管SEL和放大晶体管AMP之间设置于元件隔离区域213的在V方向上的中间部分。第三外边缘是包括复位晶体管RST和FD转换增益切换晶体管FDG的半导体层200S的在V方向上的另一端(图31中的纸面下侧的端部)的外边缘。第三外边缘设置在该像素共用单元539中包括的FD转换增益切换晶体管FDG和在V方向上与该像素共用单元539的另一侧相邻的像素共用单元539中包括的复位晶体管RST之间。更具体地，第三外边缘在FD转换增益切换晶体管FDG和复位晶体管RST之间设置于元件隔离区域213的在V方向上的中间部分。第四外边缘是包括复位晶体管RST和FD转换增益切换晶体管FDG的半导体层200S的在V方向上的一端(图31中的纸面的上侧的端部)的外边缘。第四外边缘设置在像素共用单元539中包含的复位晶体管RST和在V方向上与该像素共用单元539的一侧(在纸面的上侧)相邻的像素共用单元539中包括的FD转换增益切换晶体管FDG(未示出)之间。更具体地，第四外边缘在复位晶体管RST和FD转换增益切换晶体管FDG之间设置于元件隔离区域213(未示出)的在V方向上的中间部分。
在包括该第一外边缘、第二外边缘、第三外边缘和第四外边缘的第二基板200的像素共用单元539的轮廓中，第三外边缘和第四外边缘配置为在V方向上从第一外边缘和第二外边缘偏向一侧(换言之，偏向在V方向上的一侧)。使用该布局使得放大晶体管AMP的栅极和FD转换增益切换晶体管FDG的源极都能够被布置为尽可能地靠近焊盘部120。这使得更容易减小将它们彼此连接的配线的面积并且小型化摄像装置1。需要注意的是，VSS接触区域218设置在包括选择晶体管SEL和放大晶体管AMP的半导体层200S与包括复位晶体管RST和FD转换增益切换晶体管FDG的半导体层200S之间。例如，多个像素电路210具有彼此相同的布置。
包括这种第二基板200的摄像装置1也实现了类似于上述实施方案所述的那些效果。第二基板200的像素共用单元539的布置方式不限于上述实施方案和本变形例所述的布置方式。
<9.变形例8>
图35至图40示出了根据上述实施方案的摄像装置1的平面构造的变形例。图35示意性示出了第一基板100的平面构造，并且对应于上述实施方案所述的图7B。图36示意性示出了第二基板200的半导体层200S的前表面附近的平面构造，并且对应于上述实施方案所述的图8。图37示意性示出了第一配线层W1、连接至第一配线层W1的半导体层200S和第一基板100的各个部分的构造，并且对应于上述实施方案所述的图9。图38示出了第一配线层W1和第二配线层W2的平面构造的示例，并且对应于上述实施方案所述的图10。图39示出了第二配线层W2和第三配线层W3的平面构造的示例，并且对应于上述实施方案所述的图11。图40示出了第三配线层W3和第四配线层W4的平面构造的示例，并且对应于上述实施方案所述的图12。
在本变形例中，第二基板200的半导体层200S沿着H方向延伸(图37)。即，本变形例大致对应于通过将上述图30等所示的摄像装置1的平面构造旋转90度而获得的构造。
例如，第一基板100的像素共用单元539以类似于上述实施方案所述的方式形成在两行两列的像素区域上方，并且具有大致正方形的平面形状(图35)。例如，在各个像素共用单元539中，一个像素行的像素541A和像素541B的传输栅极TG1和传输栅极TG2在V方向上朝向像素共用单元的中间部分延伸，并且另一像素行的像素541C和像素541D的传输栅极TG3和传输栅极TG4在V方向上朝向像素共用单元539的外部延伸。连接至浮动扩散部FD的焊盘部120设置在像素共用单元539的中间部分，并且连接至VSS接触区域118的焊盘部121设置在像素共用单元539的至少在V方向上(图35的H方向和V方向)的端部。此时，传输栅极TG1和传输栅极TG2的贯通电极TGV1和贯通电极TGV2的V方向的位置靠近贯通电极120E的V方向的位置，并且贯通电极TGV3和贯通电极TGV4的传输栅极TG3和传输栅极TG4的V方向的位置靠近贯通电极121E的V方向的位置(图37)。因此，由于类似于上述实施方案所述的原因，可以增大在H方向上延伸的半导体层200S的宽度(V方向上的尺寸)。这使得能够增加放大晶体管AMP的尺寸并且抑制噪声。
在各个像素电路210中，选择晶体管SEL和放大晶体管AMP在H方向上并排布置，并且复位晶体管RST布置于在V方向上与选择晶体管SEL相邻的位置处，绝缘区域212夹在选择晶体管SEL和复位晶体管RST之间(图36)。FD转换增益切换晶体管FDG与复位晶体管RST在H方向上并排布置。VSS接触区域218以岛形形状设置在绝缘区域212中。例如，第三配线层W3沿着H方向延伸(图39)，并且第四配线层W4沿着V方向延伸(图40)。
包括这种第二基板200的摄像装置1也实现了类似于上述实施方案所述的那些效果。第二基板200的像素共用单元539的布置方式不限于上述实施方案和本变形例所述的布置方式。例如，上述实施方案和变形例6中所述的半导体层200S可以沿着H方向延伸。
<10.变形例9>
图41示意性示出了根据上述实施方案的摄像装置1的横截面构造的变形例。图41对应于上述实施方案所述的图3。在本变形例中，除了接触部201、接触部202、接触部301和接触部302之外，摄像装置1在与像素阵列部540的中间部分相对的位置处还包括接触部203、接触部204、接触部303和接触部304。本变形例的摄像装置1在这一点上不同于上述实施方案所述的摄像装置1。
接触部203和接触部204设置在第二基板200中，并且露出于与第三基板300的接合面。接触部303和接触部304设置在第三基板300中，并且露出于与第二基板200的接合面。接触部203与接触部303接触，并且接触部204与接触部304接触。即，在摄像装置1中，除了接触部201、接触部202、接触部301和接触部302之外，第二基板200和第三基板300还通过接触部203、接触部204、接触部303和接触部304彼此连接。
接下来，使用图42和图43说明摄像装置1的操作。图42示出了由箭头指示的从外部输入到摄像装置1的输入信号、电源电位和参考电位的路径。图43示出了由箭头指示的从摄像装置1输出到外部的像素信号的信号路径。例如，将通过输入部510A输入到摄像装置1的输入信号传输至第三基板300的行驱动部520，并且在行驱动部520中产生行驱动信号。通过接触部303和接触部203将行驱动信号传输至第二基板200。此外，行驱动信号通过配线层200T中的行驱动信号线542到达像素阵列部540的各个像素共用单元539。在已经到达第二基板200的像素共用单元539的行驱动信号中，除了传输栅极TG的驱动信号之外的驱动信号被输入至像素电路210以驱动在像素电路210中包含的各个晶体管。传输栅极TG的驱动信号通过贯通电极TGV被输入至第一基板100的传输栅极TG1、传输栅极TG2、传输栅极TG3和传输栅极TG4以驱动像素541A、像素541B、像素541C和像素541D。此外，从摄像装置1的外部供给至第三基板300的输入部510A(输入端子511)的电源电位和参考电位通过接触部303和接触部203传输至第二基板200以通过配线层200T中的配线而被供给至各个像素共用单元539的像素电路210。参考电位还通过贯通电极121被供给至第一基板100的像素541A、像素541B、像素541C和像素541D。同时，针对各像素共用单元539，在第一基板100的像素541A、像素541B、像素541C和像素541D中被光电转换的像素信号被传输到第二基板200的像素电路210。基于该像素信号的像素信号通过垂直信号线543以及接触部204和接触部304从像素电路210传输至第三基板300。像素信号在第三基板300的列信号处理器550和图像信号处理器560中被处理，然后通过输出部510B输出至外部。
包括这种接触部203、接触部204、接触部303和接触部304的摄像装置1也实现了类似于上述实施方案所述的那些效果。作为经由接触部303和304的配线的连接目标的接触部的位置和数量等能够根据第三基板300的电路设计等而改变。
<11.变形例10>
图44示出了根据上述实施方案的摄像装置1的横截面构造的变形例。图44对应于上述实施方案所述的图6。在本变形例中，具有平面结构的传输晶体管TR设置在第一基板100中。根据本变形例的摄像装置1在这一点上不同于上述实施方案所述的摄像装置1。
传输晶体管TR包括仅包括水平部分TGb的传输栅极TG。换言之，传输栅极TG不包括垂直部分TGa，并且设置为与半导体层100S相对。
包括具有这种平面结构的传输晶体管TR的摄像装置1也实现了类似于上述实施方案所述的那些效果。此外，与在第一基板中设置垂直传输栅极TG的情况相比，可以想到的是，在第一基板100中设置平面传输栅极TG以形成更靠近半导体层100S的前表面的光电二极管PD，从而增加了饱和信号量(Qs)。此外，可以想到的是，与在第一基板100中形成垂直传输栅极TG的方法相比，在第一基板100中形成平面传输栅极TG的方法具有更少的制造工序，这防止了由于制造工序而对光电二极管PD产生的负面影响。
<12.变形例11>
图45示出了根据上述实施方案的摄像装置的像素电路的变形例。图45对应于上述实施方案所述的图4。在本变形例中，针对各像素(像素541A)设置像素电路210。即，多个像素不共用像素电路210。根据本变形例的摄像装置1在这一点上不同于上述实施方案所述的摄像装置1。
根据本变形例的摄像装置1与上述实施方案所述的摄像装置1的相同之处在于：像素541A和像素电路210设置在相互不同的基板(第一基板100和第二基板200)中。因此，根据本变形例的摄像装置1也能够实现类似于上述实施方案所述的那些效果。
<13.变形例12>
图46示出了上述实施方案所述的像素分离部117的平面构造的变形例。在围绕像素541A、像素541B、像素541C和像素541D中的各者的像素分离部117中可以设置有间隙。即，像素分离部117可以不包围像素541A、像素541B、像素541C和像素541D中的各者的整个外周。例如，像素分离部117的间隙设置在焊盘部120和焊盘部121的附近(参照图7B)。
在上述实施方案中，已经说明了其中像素分离部117具有穿透半导体层100S的FTI结构(参照图6)的示例。然而，像素分离部117可以具有除了FTI结构之外的结构。例如，像素分离部117可以设置为不完全穿透半导体层100S，并且可以具有所谓的DTI(深沟槽隔离)结构。
<14.变形例13>
在上述实施方案中，已经说明了其中在多个传感器像素的各者中布置有电连接到浮动扩散部FD的一条配线(即，浮动扩散部接触)和电连接至阱层WE的一条配线(即，阱接触)的结构。然而，本发明的实施方案不限于此。在本发明的实施方案中，针对每多个传感器像素可以设置一个浮动扩散部。例如，一个浮动扩散部接触可以由彼此相邻的四个传感器像素共用。类似地，针对每多个传感器像素可以设置一个阱接触。例如，一个阱接触可以由彼此相邻的四个传感器像素共用。
图50至图52是根据本发明的变形例13的摄像装置1A的构造示例的在厚度方向上的横截面图。图53至图55是根据本发明的变形例13的多个像素单元PU的布局示例的在水平方向上的横截面图。需要注意的是，图50至图52所示的横截面仅为示意图，并且不是用于严格准确地示出实际结构的示意图。在图50至图52所示的横截面图中，为了容易地说明摄像装置1A的纸面上的布置，晶体管和杂质扩散层在水平方向上的位置在位置sec1至位置sec3处被有意地改变。
具体地，在图50所示的摄像装置1A的像素单元PU中，在位置sec1处的横截面是沿着图53的线A1-A1'的横截面，在位置sec2处的横截面是沿着图54的线B1-B1'的横截面，在位置sec3处的横截面是沿着图55的线C1-C1'的横截面。类似地，在图51所示的摄像装置1A中，在位置sec1处的横截面是沿着图53的线A2-A2'的横截面，在位置sec2处的横截面是沿着图54的B2-B2'的横截面，在位置sec3处的横截面是沿着图55的线C2-C2'的横截面。在图52所示的摄像装置1A中，在位置sec1处的横截面是沿着图53的线A3-A3'的横截面，在位置sec2处的横截面是沿着图54的B3-B3'的横截面，在位置sec3处的横截面是沿着图55的线C3-C3'的横截面。
如图51和图55所示，在摄像装置1A中，跨越多个传感器像素1012设置的共用焊盘电极1102和在共用焊盘电极1102上设置的一条配线L1002是共用的。例如，在摄像装置1A中，存在其中四个传感器像素1012的浮动扩散部FD1至浮动扩散部FD4在平面图中彼此相邻，元件分离层1016夹在其间的区域。共用焊盘电极1102设置在该区域中。共用焊盘电极1102设置为跨越四个浮动扩散部FD1至FD4，并且电连接至四个浮动扩散部FD1至FD4中的各者。共用焊盘电极1102例如包括掺杂有n型杂质或p型杂质的多晶硅膜。
在共用焊盘电极1102的中央部分设置有一条配线L1002(即，浮动扩散部接触)。如图51和图53至图55所示，设置在共用焊盘电极1102的中央部分上的配线L1002从第一基板部1010通过第二基板部1020的下基板1210延伸至第二基板部1020的上基板1220，并且通过上基板1220中设置的配线等连接至放大晶体管AMP的栅极电极AG。
此外，如图50和图55所示，在摄像装置1A中，跨越多个传感器像素1012设置的共用焊盘电极1110和在共用焊盘电极1110上设置的一条配线L1010是共用的。例如，在摄像装置1A中，存在其中四个传感器像素1012的阱层WE在平面图中彼此相邻并且元件分离层1016夹在其间的区域。共用焊盘电极1110设置在该区域中。共用焊盘电极1110布置为跨越四个传感器像素1012的阱层WE，并且电连接至四个传感器像素1012的阱层WE中的各者。作为示例，共用焊盘电极1110布置在一个共用焊盘电极1102和在Y轴方向上并排布置的另一个共用焊盘电极1102之间。在Y轴方向上，并排交替地布置共用焊盘电极1102和共用焊盘电极1110。共用焊盘电极1110例如包括掺杂有n型杂质或p型杂质的多晶硅膜。
在共用焊盘电极1110的中央部分设置有一条配线L1010(即，阱接触)。如图50和图52至图55所示，设置在共用焊盘电极1110的中央部分上的配线L1010从第一基板部1010通过第二基板部1020的下基板1210延伸至第二基板部1020的上基板1220，并且通过在上基板1220中设置的配线等连接至供给参考电位(例如，地电位：0V)的参考电位线。
在共用焊盘电极1110的中央部分设置的配线L1010电连接至共用焊盘电极1110的顶表面、设置在下基板1210中的贯通孔的内表面和设置在上基板1220中的贯通孔的内表面的各者中。因此，第一基板部1010的半导体基板1011的阱层WE以及第二基板部1020的下基板1210和上基板1220的阱层连接至参考电位(例如，地电位：0V)。
根据本发明变形例13的摄像装置1A具有类似于根据实施方案的摄像装置1的那些效果。此外，摄像装置1A还包括设置在包括在第一基板部1010中的半导体基板1011的前表面11a的一侧并且布置为跨越多个(例如，四个)彼此相邻的传感器像素1012的共用焊盘电极1102和共用焊盘电极1110。共用焊盘电极1102电连接至四个传感器像素1012的浮动扩散部FD。共用焊盘电极1110电连接至四个传感器像素1012的阱层WE。这使得能够将连接至浮动扩散部区FD的配线L1002设置为每四个传感器像素1012共用。这使得能够将连接至阱层WE的配线L1010设置为每四个传感器像素1012共用。这使得能够减少配线L1002的数量和配线L1010的数量，这使得能够减小传感器像素1012的面积并且缩小摄像装置1A的尺寸。
<23.应用示例>
图55示出了包括根据上述实施方案及其变形例中任一者的摄像装置1的摄像系统7的示意性构造的示例。
摄像系统7是电子设备。电子设备的示例包括诸如数码相机或摄像机等摄像装置，以及诸如智能电话或平板型终端等便携式终端设备。摄像系统7例如包括根据上述实施方案及其变形例中任一者的摄像装置1、DSP电路243、帧存储器244、显示部245、存储部246、操作部247和电源部248。在摄像系统7中，根据上述实施方案及其变形例中任一者的摄像装置1、DSP电路243、帧存储器244、显示部245、存储部246、操作部247和电源部248通过总线249相互连接。
根据上述实施方案及其变形例中任一者的摄像装置1输出对应于入射光的图像数据。DSP电路243是处理从根据上述实施方案及其变形例中任一者的摄像装置1输出的信号(图像数据)的信号处理电路。帧存储器244以帧为单位临时地保存由DSP电路243处理后的图像数据。显示部245例如包括诸如液晶面板或有机EL(电致发光)面板等面板型显示装置，并且显示由根据上述实施方案及其变形例中任一者的摄像装置1拍摄的运动图像或静止图像。存储部246在诸如半导体存储器或硬盘等记录介质中记录由上述实施方案及其变形例中的任一者的摄像装置1拍摄的运动图像或静止图像的图像数据。操作部247根据用户的操作发出用于摄像系统7的各种功能的操作命令。电源部248将用于工作电源的各种类型的电源相应地供给至作为供应目标的根据上述实施方案及其变形例中任一者的摄像装置1、DSP电路243、帧存储器244、显示部245、存储部246和操作部247。
接下来，将说明摄像系统7的摄像过程。
图56示出了摄像系统7的摄像操作的流程图的示例。用户通过操作操作部247来指示开始摄像(步骤S101)。然后，操作部247向摄像装置1发送摄像命令(步骤S102)。摄像装置1(具体地，系统控制电路36)在接收到摄像命令时以预定摄像方法执行摄像(步骤S103)。
摄像装置1将通过摄像获得的图像数据输出至DSP电路243。这里，图像数据指的是针对基于临时地保持在浮动扩散部FD中的电荷生成的像素信号的所有像素的数据。DSP电路243基于从摄像装置1输入的图像数据执行预定的信号处理(例如，降噪处理等)(步骤S104)。DSP电路243使帧存储器244保持经过预定信号处理后的图像数据，并且帧存储器244使存储部246存储图像数据(步骤S105)。以这种方式，执行摄像系统7中的摄像。
在本应用示例中，将根据上述实施方案及其变形例中的任一者的摄像装置1应用于摄像系统7。这使得摄像装置1的尺寸更小或清晰度更高，这使得能够提供小型或高分辨率的摄像系统7。
<24.实际应用示例>
[实际应用示例1]
根据本发明的技术(本技术)可以应用到各种产品。例如，根据本发明的技术可以以安装在诸如汽车、电动车、混合动力汽车、摩托车、自行车、个人移动设备、飞机、无人机、船舶、机器人等任意类型的移动体上的装置的形式实现。
图57是示出了作为可以应用根据本发明的实施例的技术的移动体控制系统的示例的车辆控制系统的示意性构造的示例的框图。
车辆控制系统12000包含通过通信网络12001彼此连接的多个电控制单元。在图57说明的例子中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。此外，示出了作为集成控制单元12050的功能构造的微型计算机12051、声音图像输出部12052和车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种类型的程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作如下装置的控制装置：诸如内燃机、驱动马达等用于产生车辆驱动力的驱动力产生装置、将驱动力传递到车轮的驱动力传递机构、调整车辆转向角的转向机构、产生车辆制动力的制动装置等。
车身系统控制单元12020根据各种类型的程序控制设置在车身上的各种类型的装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动车窗装置或诸如前照灯、倒车灯、刹车灯、转向灯、雾灯等各种灯的控制装置。在这种情况下，可以向车身系统控制单元12020输入从替代钥匙的移动装置发送的无线电波或者各种开关的信号。车身系统控制单元12020接收这些无线电波或者信号的输入，并且控制车辆的门锁装置、电动车窗装置或车灯等。
车外信息检测单元12030检测关于包含车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030连接至摄像部12031。车外信息检测单元12030使摄像部12031对车辆外部的图像成像，并且接收所成像的图像。基于所接收到的图像，车外信息检测单元12030可以执行检测诸如人、车辆、障碍物、标志、路面上的字符等对象的处理，或者检测距上述对象的距离的处理。
摄像部12031是接收光线并且输出与接收到光的光量相对应的电信号的光学传感器。摄像部12031可以将电信号作为图像输出，或者可以将电信号作为关于测量的距离的信息输出。此外，由摄像部12031接收的光可以是可见光，或者可以是诸如红外线等不可见光。
车内信息检测单元12040检测关于车辆的内部的信息。车内信息检测单元12040例如与检测驾驶员状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括拍摄驾驶员的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或者驾驶员的集中程度，或者可以确定驾驶员是否在打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获取的关于车辆内部或外部的信息来计算驱动力产生装置、转向机构或者制动装置的控制目标值，并且向驾驶系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS)的功能的协同控制，ADAS功能包括用于车辆的碰撞避免或冲击减缓、基于跟车距离的跟随驾驶、车速保持驾驶、车辆碰撞警告、车辆偏离车道警告等。
此外，通过基于由车外信息检测单元12030或车内信息检测单元12040获取的关于车辆外部或内部的信息控制驱动力产生装置、转向机构、制动装置等，微型计算机12051能够执行旨在实现自动驾驶等的协同控制，所述自动驾驶使得车辆能够在不依赖驾驶员的操作的情况下自主的行驶。
此外，基于由车外信息检测单元12030获取的关于车辆外部的信息，微型计算机12051可以向车身系统控制单元12020输出控制命令。例如，微型计算机12051可以例如根据由车外信息检测单元12030检测到的前方车辆或迎面而来的车辆的位置，通过控制前照灯以从远光变为近光来执行旨在防止眩光的协同控制。
声音图像输出部12052将声音或者图像中的至少一者的输出信号发送到能够在视觉或者听觉上通知车辆的乘客或车辆外部的输出装置。在图57的示例中，音频扬声器12061、显示部12062和仪表板12063被示出为输出装置。显示部12062例如可以包括车载显示器和抬头显示器中的至少一者。
图58是说明摄像部12031的安装位置的示例的示意图。
在图58中，摄像部12031包括摄像部12101、摄像部12102、摄像部12103、摄像部12104和摄像部12105。
摄像部12101、摄像部12102、摄像部12103、摄像部12104和摄像部12105例如设置在车辆12100的前鼻、侧视镜、后保险杠和后门上的位置以及车内的挡风玻璃的上部的位置等。设置在前鼻的摄像部12101和设置在车内的挡风玻璃上部的摄像部12105主要获取车辆12100的前方的图像。设置在侧视镜的摄像部12102和摄像部12103主要获取车辆12100的两侧的图像。设置在后保险杠或后门上的摄像部12104主要获取车辆12100的后方的图像。设置在车内的挡风玻璃上部的摄像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志、车道等。
顺便提及地，图58示出了摄像部12101至摄像部12104的摄像范围的示例。摄像范围12111代表设置在前鼻的摄像部12101的摄像范围。摄像范围12112和12113分别代表设置在侧视镜的摄像部12102和摄像部12103的摄像范围。摄像范围12114代表设置在后保险杠或后盖上的摄像部12104的摄像范围。例如，通过叠加由摄像部12101至摄像部12104成像的图像数据获得从上面观察的车辆12100的鸟瞰图像。
摄像部12101至摄像部12104中的至少一者可以具有获取距离信息的功能。例如，摄像部12101至摄像部12104中的至少一个可以是由多个成像元件组成的立体相机，或者可以使具有用于相位差检测的像素的成像元件。
例如，基于从摄像部12101至摄像部12104获取的距离信息，微型计算机12051可以确定在摄像范围12111到摄像范围12114内的各个三维对象的距离和所述距离的时间变化(相对于车辆12100的相对速度)，并且从而提取特别是在车辆12100的行驶路径上的并且以预定速度(例如，等于或大于0千米/小时)沿着与车辆12100大致相同的方向行驶的最靠近的三维物体作为前方车辆。此外，微型计算机12051可以预先设定需要保持的在前方的与前车的车间距离，并且进行自动制动控制(包括跟随停止控制)、自动加速控制(包括跟随起动控制)等。因此，能够执行旨在使车辆不依赖于驾驶员的操作而自动行驶的自动驾驶等的协同控制。
例如，基于从摄像部12101至摄像部12104获取的距离信息，微型计算机12501可以将关于三维物体的三维物体数据分类为两轮车辆、标准车辆、大型车辆、行人、电线杆和其它三维物体的三维对象数据，提取分类后的三维对象数据，并且使用提取的三维物体数据用于障碍物的自动躲避。例如，微型计算机12051将车辆12100周围的障碍物分类为车辆12100的驾驶员能够视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微型计算机12051确定用于指示与各个障碍物碰撞的风险的碰撞风险。在碰撞风险等于或者高于设定值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或者显示部12062向驾驶员发出警告，并且通过驱动系统控制单元12010执行强制减速或者规避转向。微型计算机12051从而能够协助驾驶以避免碰撞。
摄像部12101至摄像部12104中至少一者可以是检测红外线的红外相机。微型计算机12051可以例如通过确定摄像部12101至摄像部12104拍摄的图像中是否存在行人来识别行人。例如，对行人的这种识别是通过如下步骤执行的：提取作为红外相机的摄像部12101至摄像部12104的拍摄图像中的特征点的步骤；以及对一系列代表物体轮廓的特征点进行模式匹配处理以确定是否是行人的步骤。如果微型计算机12051确定在摄像部12101至摄像部12104的拍摄图像中存在行人，并因此识别出了行人，则声音图像输出部12052控制显示部12062以使得用于强调的方形轮廓线被显示为叠加在识别出的行人上。此外，声音图像输出部12052还可以控制显示部12062，以便在需要的位置显示代表行人的图标等。
上文已经说明了可以应用根据本发明的技术的移动体控制系统的一个示例。根据本发明的技术可以应用于上述构造中的摄像部12031。具体地，根据上述实施方案及其变形例中任一者的摄像装置1可应用于摄像部12031。将根据本发明的技术应用于摄像部12031使得能够获得具有更少噪声的高分辨率的拍摄图像，这使得能够在移动体控制系统中使用拍摄的图像执行高精度的控制。
[实际应用示例2]
图59是示出了可以应用根据本发明的实施例的技术(本技术)的内窥镜手术系统的示意性构造的示例的视图。
在图59中，示出了外科大夫(医生)11131正在使用内窥镜手术系统11000为在病床11133上的患者11132执行手术的状态。如图所示，内窥镜手术系统11000包括内窥镜11100、其它手术工具11110(例如气腹管11111和能量装置11112)、支撑臂装置11120(在其上支撑内窥镜11100)和推车11200，用于内窥镜手术的各种装置装载在推车11200上。
内窥镜11100包括镜筒11101和连接至镜筒11101的近端的摄像头11102，镜筒11101具有从其远端起预定长度的用于插入患者11132的体腔的区域。在所说明的示例中，内窥镜11100被说明为包括作为具有硬型的镜筒11101的刚性内窥镜。然而，内窥镜11100也可以是包括作为具有柔性的镜筒11101的柔性内窥镜。
镜筒11101在其远端具有安装物镜的开口部。光源装置11203连接至内窥镜11100，使得由光源装置11203产生的光通过在镜筒11101内部延伸的光导而被引导至镜筒的远端并且通过物镜向患者11132体腔中的观察目标照射。需要注意的是，内窥镜11100可以是前视内窥镜，或者可以是斜视内窥镜或者侧视内窥镜。
在摄像头11102的内部设置有光学系统和摄像元件，使得来自观察目标的反射光(观察光)被光学系统聚集在摄像元件上。摄像元件对观察光进行光电转换，以产生与观察光相对应的电信号，即与观察图像相对应的图像信号。图像信号被作为原始数据传输到相机控制单元(CCU)11201。
CCU 11201包括中央处理单元(CPU)、图形处理单元(GPU)等，并且集中地控制内窥镜11100和显示装置11202的操作。此外，CCU 11201从摄像头11102接收图像信号，并且针对图像信号执行用于基于图像信号显示图像的各种图像处理，例如显影处理(去马赛克处理)。
显示装置11202在CCU 11201的控制下显示基于已由CCU 11201进行了图像处理的图像信号的图像。
光源装置11203包括诸如例如发光二极管(LED)等光源，并且在对手术区域等进行摄像时向内窥镜11100提供照射光。
输入装置11204是用于内窥镜手术系统11000的输入接口。使用者可以通过输入装置11204执行输入到内窥镜手术系统11000的各种类型信息或指令的输入。例如，使用者将通过内窥镜11100输入指令等来改变图像拍摄条件(照射光的类型、放大率或焦距等)。
治疗工具控制装置11205控制用于烧灼或切开组织、密封血管等的能量装置11112的驱动。气腹装置11206通过气腹管11111将气体送入患者11132的体腔内以便对体腔充气，以确保内窥镜11100的视野并且确保外科大夫的工作空间。记录器11207是能够记录与手术有关的各种类型的信息的装置。打印机11208是能够以各种形式(例如文本、图像或图形)打印与手术有关的各种类型的信息的装置。
需要注意的是，在手术区域要被摄像时将照射光提供至内窥镜11100的光源装置11203可以包括诸如包含LED、激光光源或者它们的组合的白光源。在白光源包括红、绿、蓝(RGB)激光光源的组合的情况下，因为可以高精度地控制各种颜色(各个波长)的输出强度和输出时序，所以可以由光源装置11203执行拍摄图像的白平衡调整。此外，在这种情况下，如果来自各个RGB激光光源的激光束分时地照射到观察目标上，并且与照射时序同步地控制摄像头11102的摄像元件的驱动，则也能够分时地摄取对应于R、G和B各者的图像。根据此方法，即使没有为摄像元件提供滤色器，也能够获得彩色图像。
此外，可以控制光源装置11203，使得要输出的光的强度每经过预定时间而改变。通过与光强度的改变的时序同步地控制摄像头11102的摄像装置的驱动从而分时地获取图像并且合成所述图像，能够创建没有曝光不足阴影和过曝高光的高动态范围的图像。
此外，光源装置11203可以被构造用于提供能够用于特殊光观察的预定波长带的光。在特殊光观察中，例如，通过利用人体组织中光吸收的波长依赖性照射与普通观察的照射光(即白光)相比更窄波段的光，进行以高对比度对预定组织(例如粘膜的表面的血管等)成像的窄带光观察。或者，在特殊光观察中，可以执行用于由通过激发光照射产生的荧光而获得图像的荧光观察。在荧光观察中，可以通过将激发光照射到身体组织上来观察来自身体组织的荧光(自体荧光观察)或者通过局部注射试剂(诸如吲哚菁绿(ICG))并且将与试剂的荧光波长对应的激发光照射到人体组织上获得荧光图像。光源装置11203可以被构造为提供适于上述的特殊光观察的窄带光和/或激发光。
图60是示出了图595中说明的摄像头11102和CCU 11201的功能构造的示例的框图。
摄像头11102包括透镜单元11401、摄像单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。CCU 11201包括通信单元11411、图像处理单元11412和控制单元11413。摄像头11102和CCU 11201通过传输电缆11400彼此连接以进行通信。
透镜单元11401是设置在与镜筒11101的连接位置处的光学系统。从镜筒11101的远端摄取的观察光被引导到摄像头11102并且被引入到透镜单元11401中。透镜单元11401包括包含变焦透镜和聚焦透镜的多个透镜的组合。
摄像单元11402包含的摄像元件的数量可以是一个(单板型)或者是多个(多板型)。例如，在摄像单元11402被构造为多板型的摄像单元的情况下，通过摄像元件生成与R、G和B的各者相对应的图像信号，并且可以合成图像信号以获得彩色图像。摄像单元11402还可以被构造为具有用于分别获取用于右眼的图像信号和用于左眼的图像信号的一对摄像元件，从而用于三维(3D)显示。如果执行3D显示，则外科大夫11131能够更准确地理解手术区域中活体组织的深度。应当注意的是，在摄像单元11402被构造为立体型的摄像单元的情况下，与各个摄像元件相对应地设置有透镜单元11401的多个系统。
此外，摄像单元11402不是必须设置在摄像头11102上。例如，可以在镜筒11101内部紧挨着物镜后面设置摄像单元11402。
驱动单元11403包含致动器，并且在摄像头控制单元11405的控制下，沿光轴以预定距离移动透镜单元11401的变焦透镜和聚焦透镜。因此，能够适当地调整由摄像单元11402拍摄的图像的放大率和焦点。
通信单元11404包括用于发送各种类型的信息到CCU 11201和接收来自CCU 11201的各种类型信息的通信装置。通信单元11404通过传输电缆11400将从摄像单元11402获取的图像信号作为RAW数据发送到CCU 11201。
此外，通信单元11404从CCU 11201接收用于控制摄像头11102的驱动的控制信号，并将该控制信号提供给摄像头控制单元11405。控制信息包括诸如与摄像条件相关的信息，例如指定拍摄图像的帧率的信息、指定拍摄图像时的曝光值的信息和/或指定拍摄图像的放大倍数和焦点的信息。
应当注意的是，诸如帧率、曝光值、放大倍数或焦点等的图像拍摄条件可以由用户指定或者可以由CCU 11201的控制单元11413基于获得的图像信号自动设置。在后一种情况下，内窥镜11100包括了自动曝光(AE)功能、自动聚焦(AF)功能和自动白平衡(AWB)功能。
摄像头控制单元11405基于通过通信单元11404接收到的来自CCU11201的控制信号控制摄像头11102的驱动。
通信单元11411包含用于发送各种类型的信息到摄像头11102和接收来自摄像头11102的各种类型的信息的通信装置。通过传输电缆11400，通信单元11411接收从摄像头11102向其发送的图像信号。
此外，通信单元11411向摄像头11102发送用于控制摄像头11102的驱动的控制信号。图像信号和控制信号可以通过电通信、光通信等传输。
图像处理单元11412对从摄像头11102向其发送的RAW数据形式的图像信号执行各种图像处理。
控制单元11413执行与由内窥镜11100对手术区域等的摄像和通过对手术区域等的摄像而获得的拍摄图像的显示相关的各种类型的控制。例如，控制单元11413创建用于控制摄像头11102的驱动的控制信号。
此外，控制单元11413基于已经由图像处理单元11412进行了图像处理的图像信号控制显示装置11202显示对手术区域等成像的被摄图像。因此，控制单元11413可以使用各种图像识别技术来识别所拍摄图像中的各种对象。例如，控制单元11413可以通过检测包含在拍摄图像中的对象的边缘的形状、颜色等来识别例如镊子等手术工具、特定的活体区域、出血、当使用能量装置11112时的雾等等。当控制单元11413控制显示装置11202显示拍摄的图像时，控制单元11413可以使用识别的结果使得以与手术区域的图像交叠的方式显示各种类型的手术支持信息。当以交叠的方式显示手术支持信息并且呈现给外科大夫11131时，能够减轻外科大夫11131的负担，并且外科医生11131可以确信地进行手术。
将摄像头11102和CCU 11201彼此连接的传输电缆11400是能够用于电信号通信的电信号电缆、能够用于光通信的光纤或者能够用于电通信和光通信的复合电缆。
这里，虽然在所说明的示例中，通过使用传输电缆11400的有线通信来执行通信，但是也可以通过无线通信来执行摄像头11102和CCU11201之间的通信。
上文已经说明了可以应用根据本发明的技术的内窥镜手术系统的一个示例。在上述构造中，根据本发明的技术可以适当地应用于设置在内窥镜11100的摄像头11102中的摄像单元11402。将根据本发明的技术应用于摄像单元11402，能够实现摄像单元11402的更小尺寸或更高清晰度，这使得能够提供具有小尺寸或高清晰度的内窥镜11100。
尽管已经参考实施方案及其变形例、应用示例和实际应用示例说明了本发明，但是本发明不限于上述实施方案等，并且可以以多种方式进行变形。应当注意的是，本文所述的效果仅仅是说明性的。本发明的效果不限于本文所述的那些。本发明可以具有除了本文所述的那些效果以外的效果。
此外，例如，本发明还可以具有以下构造。在具有以下任意构造的固体摄像装置中，像素晶体管的栅极电极设置为与贯通电极的一部分接触，这使得能够增大栅极电极的面积并且提高像素晶体管的特性。这使得能够降低从像素晶体管输出的信号的噪声。
(1)
一种固体摄像装置，其包括：
第一基板，其针对各像素均包括光电转换部和电荷累积部，所述电荷累积部累积在所述光电转换部中产生的信号电荷；
第二基板，其包括半导体层和像素晶体管，所述半导体层堆叠在所述第一基板上，并且所述像素晶体管包括面对着所述半导体层的栅极电极，并且所述像素晶体管读取所述电荷累积部的所述信号电荷；以及
贯通电极，其设置在所述第一基板和所述第二基板中并且将所述第一基板和所述第二基板彼此电连接，并且所述贯通电极与所述栅极电极部分地接触。
(2)
根据(1)所述的固体摄像装置，其中，所述栅极电极在多个方向上面对着所述半导体层。
(3)
根据(1)或(2)所述的固体摄像装置，其中
所述半导体层包括至少一个鳍，并且
所述栅极电极与所述鳍的多个表面相面对。
(4)
根据(3)所述的固体摄像装置，其中
所述半导体层包括多个所述鳍，以及
所述半导体层还包括设置在相邻的所述鳍之间的绝缘膜。
(5)
根据(3)所述的固体摄像装置，其中
所述半导体层包括多个所述鳍，并且
所述半导体层还包括连接相邻的所述鳍的连接部。
(6)
根据(1)至(5)中任一项所述的固体摄像装置，其中，所述栅极电极具有与所述第一基板相面对的前表面和设置在与所述前表面相交的方向上并且与所述贯通电极接触的侧表面。
(7)
根据(6)所述的固体摄像装置，其中
所述栅极电极包括水平部和侧壁部，所述水平部设置有所述前表面，并且所述侧壁部设置有所述侧表面并且设置在所述半导体层和所述贯通电极之间，并且
所述侧壁部设置在所述半导体层的厚度方向上。
(8)
根据(7)所述的固体摄像装置，还包括垂直部，所述垂直部连接至所述水平部并且嵌入在所述半导体层的厚度方向上的一部分中。
(9)
根据(6)所述的固体摄像装置，其中所述栅极电极的所述前表面的一部分也与所述贯通电极接触。
(10)
根据(1)至(6)中任一项所述的固体摄像装置，其中
在所述栅极电极中设置有贯通孔，并且
所述贯通电极与所述贯通孔的内周面接触。
(11)
根据(1)至(10)中任一项所述的固体摄像装置，其中
所述第二基板还包括分隔所述半导体层的绝缘区域，并且
所述贯通电极被设置为贯穿所述绝缘区域。
(12)
根据(1)至(11)中任一项所述的固体摄像装置，其中，所述像素晶体管是放大晶体管。
(13)
根据(1)至(12)中任一项所述的固体摄像装置，其中，所述贯通电极将所述电荷累积部与所述像素晶体管的所述栅极电极彼此电连接。
(14)
根据(1)至(13)中任一项所述的固体摄像装置，还包括与多个所述电荷累积部连接并且设置在所述第一基板中的共用连接部，其中
所述贯通电极的一端与所述共用连接部接触。
附图标记列表
本申请要求2019年6月26日向日本专利局提交的日本专利申请JP2019-118474的优先权，并且将其全部内容通过引用并入本文。
本领域技术人员应当理解的是，在所附权利要求或其等同物的范围内，根据设计要求和其他因素，可以发生各种变形、组合、子组合和变化。

Claims (14)

1.一种固体摄像装置，其包括：
第一基板，其针对各像素均包括光电转换部和电荷累积部，所述电荷累积部累积在所述光电转换部中产生的信号电荷；
第二基板，其包括半导体层和像素晶体管，所述半导体层堆叠在所述第一基板上，并且所述像素晶体管包括面对着所述半导体层的栅极电极，并且所述像素晶体管读取所述电荷累积部的所述信号电荷；以及
贯通电极，其设置在所述第一基板和所述第二基板中并且将所述第一基板和所述第二基板彼此电连接，并且所述贯通电极与所述栅极电极部分地接触。
2.根据权利要求1所述的固体摄像装置，其中，所述栅极电极在多个方向上面对着所述半导体层。
3.根据权利要求1所述的固体摄像装置，其中
所述半导体层包括至少一个鳍，并且
所述栅极电极与所述鳍的多个表面相面对。
4.根据权利要求3所述的固体摄像装置，其中
所述半导体层包括多个所述鳍，以及
所述半导体层还包括设置在相邻的所述鳍之间的绝缘膜。
5.根据权利要求3所述的固体摄像装置，其中
所述半导体层包括多个所述鳍，并且
所述半导体层还包括连接相邻的所述鳍的连接部。
6.根据权利要求1所述的固体摄像装置，其中，所述栅极电极具有与所述第一基板相面对的前表面和设置在与所述前表面相交的方向上并且与所述贯通电极接触的侧表面。
7.根据权利要求6所述的固体摄像装置，其中
所述栅极电极包括水平部和侧壁部，所述水平部设置有所述前表面，并且所述侧壁部设置有所述侧表面并且设置在所述半导体层和所述贯通电极之间，并且
所述侧壁部设置在所述半导体层的厚度方向上。
8.根据权利要求7所述的固体摄像装置，还包括：垂直部，所述垂直部连接至所述水平部并且嵌入在所述半导体层的厚度方向上的一部分中。
9.根据权利要求6所述的固体摄像装置，其中，所述栅极电极的所述前表面的一部分也与所述贯通电极接触。
10.根据权利要求1所述的固体摄像装置，其中
在所述栅极电极中设置有贯通孔，并且
所述贯通电极与所述贯通孔的内周面接触。
11.根据权利要求1所述的固体摄像装置，其中
所述第二基板还包括分隔所述半导体层的绝缘区域，并且
所述贯通电极被设置为贯穿所述绝缘区域。
12.根据权利要求1所述的固体摄像装置，其中，所述像素晶体管是放大晶体管。
13.根据权利要求1所述的固体摄像装置，其中，所述贯通电极将所述电荷累积部与所述像素晶体管的所述栅极电极彼此电连接。
14.根据权利要求1所述的固体摄像装置，还包括与多个所述电荷累积部连接并且设置在所述第一基板中的共用连接部，其中
所述贯通电极的一端与所述共用连接部接触。
CN202080037851.7A 2019-06-26 2020-06-25 固体摄像装置 Pending CN114072913A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-118474 2019-06-26
JP2019118474 2019-06-26
PCT/JP2020/024925 WO2020262502A1 (ja) 2019-06-26 2020-06-25 固体撮像装置

Publications (1)

Publication Number Publication Date
CN114072913A true CN114072913A (zh) 2022-02-18

Family

ID=74060632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080037851.7A Pending CN114072913A (zh) 2019-06-26 2020-06-25 固体摄像装置

Country Status (6)

Country Link
US (1) US20220367552A1 (zh)
JP (1) JPWO2020262502A1 (zh)
KR (1) KR20220025812A (zh)
CN (1) CN114072913A (zh)
DE (1) DE112020003071T5 (zh)
WO (1) WO2020262502A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7391574B2 (ja) * 2019-08-29 2023-12-05 キヤノン株式会社 半導体装置の製造方法および半導体装置
WO2023176449A1 (ja) * 2022-03-15 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
WO2011077580A1 (ja) * 2009-12-26 2011-06-30 キヤノン株式会社 固体撮像装置および撮像システム
JP2014022561A (ja) * 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
KR102521342B1 (ko) * 2016-05-31 2023-04-14 에스케이하이닉스 주식회사 3층 적층 이미지 센서
JP7068622B2 (ja) 2017-12-28 2022-05-17 Toto株式会社 便蓋装置

Also Published As

Publication number Publication date
KR20220025812A (ko) 2022-03-03
JPWO2020262502A1 (zh) 2020-12-30
WO2020262502A1 (ja) 2020-12-30
DE112020003071T5 (de) 2022-03-10
US20220367552A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US11985443B2 (en) Solid-state image sensor
EP3993013A1 (en) Imaging device
WO2020262131A1 (ja) 撮像装置
WO2020262582A1 (ja) 半導体装置及びその製造方法
JP2023169424A (ja) 固体撮像素子
WO2020262502A1 (ja) 固体撮像装置
WO2020262501A1 (ja) 撮像装置
US20220321816A1 (en) Imaging device
US20220262832A1 (en) Semiconductor device and imaging device
EP3993014A1 (en) Imaging device
US20220239853A1 (en) Solid-state imaging device and electronic device
TW202107722A (zh) 攝像裝置
US20240055460A1 (en) Solid-state imaging device
WO2024090081A1 (ja) 増幅回路、コンパレータおよび固体撮像装置
WO2023223743A1 (ja) 光検出素子
WO2023136174A1 (ja) 固体撮像装置および電子機器
WO2023243440A1 (ja) 比較器、光検出素子および電子機器
US20220359602A1 (en) Imaging device
WO2023058484A1 (ja) 撮像装置
US20240006432A1 (en) Imaging device
WO2023157627A1 (ja) 比較器、光検出素子および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination