WO2023058484A1 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
WO2023058484A1
WO2023058484A1 PCT/JP2022/035667 JP2022035667W WO2023058484A1 WO 2023058484 A1 WO2023058484 A1 WO 2023058484A1 JP 2022035667 W JP2022035667 W JP 2022035667W WO 2023058484 A1 WO2023058484 A1 WO 2023058484A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
insulating film
conductor
pixel
pixels
Prior art date
Application number
PCT/JP2022/035667
Other languages
English (en)
French (fr)
Inventor
和哉 杉村
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023058484A1 publication Critical patent/WO2023058484A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • the present disclosure relates to imaging devices.
  • a solid-state imaging device including a semiconductor substrate having an element formation portion, a signal charge accumulation portion formed inside the element formation portion, and a gate electrode for controlling transfer of a signal charge group accumulated in the signal charge accumulation portion. known (see, for example, Patent Document 1).
  • the present disclosure has been made in view of such circumstances, and aims to provide an imaging device capable of reducing the capacitance of the transfer gate electrode.
  • An imaging device includes a first substrate and a plurality of pixels provided on the first substrate.
  • Each of the plurality of pixels includes a photoelectric conversion portion provided in the first substrate, a charge storage portion provided in the first substrate, and a first surface side of the first substrate, and the a transfer transistor that transfers charges from the photoelectric conversion unit to the charge storage unit.
  • the transfer transistor has a transfer gate electrode provided on the first surface of the first substrate with an insulating film interposed therebetween.
  • the insulating film has a first insulating film positioned on a channel region formed on the first substrate, and a second insulating film positioned on a region other than the channel region on the first substrate. The second insulating film is thicker than the first insulating film.
  • An imaging device includes a first substrate and a plurality of pixels provided on the first substrate.
  • Each of the plurality of pixels includes a photoelectric conversion portion provided in the first substrate, a charge storage portion provided in the first substrate, and a first surface side of the first substrate, and the a transfer transistor that transfers charges from the photoelectric conversion unit to the charge storage unit.
  • the transfer transistor has a transfer gate electrode provided on the first surface of the first substrate with an insulating film interposed therebetween.
  • the transfer gate electrode has a first conductor and a second conductor connected to the first conductor.
  • the insulating film includes a first insulating film positioned between the first substrate and the first conductor, and a second insulating film positioned between the first substrate and the second conductor. have.
  • the second insulating film is thicker than the first insulating film.
  • the capacitance between the second conductor portion and the first substrate which is part of the capacitance generated between the transfer gate electrode and the first substrate, can be reduced.
  • the capacitance of the transfer gate electrode can be reduced as compared with the case where the first insulating film and the second insulating film have the same film thickness.
  • FIG. 1 is a plan view showing a schematic configuration example of an imaging device according to an embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view showing a schematic configuration example of an imaging device according to an embodiment of the present disclosure.
  • FIG. 3 is an equivalent circuit diagram showing a configuration example of a pixel sharing unit according to an embodiment of the present disclosure.
  • FIG. 4 is a cross-sectional view showing a configuration example of an imaging device according to an embodiment of the present disclosure.
  • FIG. 5 is a plan view showing a configuration example of a pixel sharing unit according to an embodiment of the present disclosure.
  • FIG. 6 is a plan view showing an example arrangement of multiple pixel sharing units according to an embodiment of the present disclosure.
  • FIG. 7A is a plan view showing a configuration example of a pixel according to an embodiment of the present disclosure
  • FIG. FIG. 7B is a cross-sectional view showing a configuration example of a pixel according to the embodiment of the present disclosure
  • FIG. 8 is a cross-sectional view showing a configuration example of a pixel according to a comparative example of the present disclosure.
  • FIG. 9 is a plan view showing Modification 1 of the pixel according to the embodiment of the present disclosure.
  • FIG. 10 is a plan view showing Modification 2 of the pixel according to the embodiment of the present disclosure.
  • 11A is a plan view showing Modification 3 of the pixel according to the embodiment of the present disclosure.
  • FIG. 11B is a cross-sectional view showing Modification 3 of the pixel according to the embodiment of the present disclosure.
  • 12A is a plan view showing Modification 4 of the pixel according to the embodiment of the present disclosure.
  • FIG. 12B is a cross-sectional view showing Modification 4 of the pixel according to the embodiment of the present disclosure.
  • FIG. 13 is a diagram showing an example of a schematic configuration of an imaging system 7 including the imaging device 1 according to the above embodiment and its modification.
  • FIG. 14 is a flow chart showing an example of an imaging operation in the imaging system 7.
  • FIG. 15 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • FIG. 16 is a diagram showing an example of the installation position of the imaging unit 12031.
  • FIG. 17 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technique (the present technique) according to the present disclosure can be applied.
  • FIG. 18 is a block diagram showing an example of functional configurations of the camera head 11102 and CCU 11201 shown in FIG.
  • FIG. 1 is a plan view showing a schematic configuration example of an imaging device 1 according to an embodiment of the present disclosure, and is a diagram schematically showing a plane configuration of each of a first substrate 100, a second substrate 200, and a third substrate 300.
  • FIG. 2 is a cross-sectional view showing a schematic configuration example of the imaging device 1 according to the embodiment of the present disclosure.
  • FIG. 3 is a diagram schematically showing a cross section of a three-dimensional structure formed by bonding along line III-III';
  • the imaging device 1 includes three substrates (first substrate 100, second substrate 200, and third substrate 300).
  • the first substrate 100 includes a semiconductor layer 100S and a wiring layer 100T.
  • the second substrate 200 includes a semiconductor layer 200S and a wiring layer 200T.
  • the third substrate 300 includes a semiconductor layer 300S and a wiring layer 300T.
  • each substrate the first substrate 100, the second substrate 300.
  • They are referred to as wiring layers (100T, 200T, 300T) provided on the substrate 200 and the third substrate 300).
  • the first substrate 100, the second substrate 200, and the third substrate 300 are stacked in this order, and along the stacking direction (Z direction), the semiconductor layer 100S, the wiring layer 100T, the semiconductor layer 200S, the wiring layer 200T, the wiring Layer 300T and semiconductor layer 300S are arranged in this order.
  • the semiconductor layer 100S, the wiring layer 100T, the semiconductor layer 200S, the wiring layer 200T, the wiring Layer 300T and semiconductor layer 300S are arranged in this order.
  • Detailed configurations of the first substrate 100, the second substrate 200, and the third substrate 300 will be described later.
  • the arrow shown in FIG. 2 represents the incident direction of light L to the imaging device 1 .
  • the light incident side of the imaging device 1 will be referred to as “bottom”, “lower side”, and “lower”, and the side opposite to the light incident side will be referred to as “upper”, “upper”, and “upper” in subsequent cross-sectional views.
  • the wiring layer side may be referred to as the front surface
  • the semiconductor layer side may be referred to as the back surface. Note that the description in the specification is not limited to the above-mentioned names.
  • the imaging device 1 is, for example, a back-illuminated imaging device in which light is incident from the back side of the first substrate 100 having photodiodes.
  • the pixel array section 540 is configured using the first substrate 100 and the second substrate 200 .
  • a plurality of pixels 541 are repeatedly arranged in an array in the pixel array section 540 .
  • a pixel sharing unit 539 including a plurality of pixels 541 is a repeating unit, which is repeatedly arranged in an array in the row direction and the column direction.
  • the row direction may be called the H direction
  • the column direction orthogonal to the row direction may be called the V direction.
  • one pixel sharing unit 539 includes four pixels (pixels 541A, 541B, 541C, 541D). Pixels 541A, 541B, 541C, and 541D each have a photodiode PD (illustrated in FIG. 4 and the like, which will be described later).
  • the pixel sharing unit 539 is a unit that shares one pixel circuit (the pixel circuit 210 in FIG. 3, which will be described later). In other words, each of the four pixels (pixels 541A, 541B, 541C, 541D) has one pixel circuit (pixel circuit 210 described later).
  • the pixel signals of the pixels 541A, 541B, 541C, and 541D are sequentially read out by operating the pixel circuits in a time division manner.
  • the pixels 541A, 541B, 541C, and 541D are arranged, for example, in 2 rows ⁇ 2 columns.
  • the pixel array section 540 is provided with a plurality of row drive signal lines 542 and a plurality of vertical signal lines (column readout lines) 543 along with pixels 541A, 541B, 541C, and 541D.
  • the row drive signal line 542 drives the pixels 541 included in each of the plurality of pixel sharing units 539 arranged side by side in the row direction in the pixel array section 540 .
  • the pixel sharing unit 539 is provided with a plurality of transistors.
  • a plurality of row drive signal lines 542 are connected to one pixel sharing unit 539 in order to drive these transistors respectively.
  • Pixel signals are read out through vertical signal lines (column readout lines) 543 from each of the pixels 541A, 541B, 541C, and 541D included in the pixel sharing unit 539 .
  • the first substrate 100 is provided with a plurality of pixels 541A, 541B, 541C, and 541D that the pixel sharing unit 539 has.
  • the second substrate 200 includes pixel circuits (pixel circuits 210 to be described later) included in the pixel sharing unit 539, a plurality of row driving signal lines 542 extending in the row direction, a plurality of vertical signal lines 543 extending in the column direction, A power supply line 544 extending in the row direction is provided.
  • the third substrate 300 is provided with, for example, an input section 510A, a row driving section 520, a timing control section 530, a column signal processing section 550, an image signal processing section 560, and an output section 510B.
  • the row driving section 520 is provided, for example, in a region partially overlapping the pixel array section 540 in the stacking direction (Z direction) of the first substrate 100 , the second substrate 200 and the third substrate 300 .
  • the pixel circuits provided on the second substrate 200 are also called pixel transistor circuits, pixel transistor groups, pixel transistors, pixel readout circuits, or readout circuits.
  • the term "pixel circuit" is used.
  • the first substrate 100 and the second substrate 200 are electrically connected by, for example, through electrodes (through electrodes 120E and 121E in FIG. 4, which will be described later).
  • the second substrate 200 and the third substrate 300 are electrically connected via contact portions 201, 202, 301 and 302, for example.
  • Contact portions 201 and 202 are provided on the second substrate 200
  • contact portions 301 and 302 are provided on the third substrate 300 .
  • the contact portion 201 of the second substrate 200 is in contact with the contact portion 301 of the third substrate 300
  • the contact portion 202 of the second substrate 200 is in contact with the contact portion 302 of the third substrate 300 .
  • the second substrate 200 has a contact region 201R provided with a plurality of contact portions 201 and a contact region 202R provided with a plurality of contact portions 202 .
  • the third substrate 300 has a contact region 301R provided with a plurality of contact portions 301 and a contact region 302R provided with a plurality of contact portions 302 .
  • the contact regions 201R and 301R are provided between the pixel array section 540 and the row driving section 520 in the stacking direction (Z direction).
  • the contact portions 201 and 301 in the contact regions 201R and 301R connect, for example, the row driving portion 520 provided on the third substrate 300 and the row driving signal line 542 provided on the second substrate 200.
  • the contact portions 201 and 301 may connect, for example, the input portion 510A provided on the third substrate 300 to the power supply line 544 and the reference potential line (reference potential line VSS to be described later).
  • the contact regions 202R and 302R are provided between the pixel array section 540 and the column signal processing section 550 in the stacking direction (Z direction).
  • the contact portions 202 and 302 in the contact regions 202R and 302R receive, for example, pixel signals output from each of the plurality of pixel sharing units 539 included in the pixel array portion 540 (the amount of charge generated as a result of photoelectric conversion in the photodiodes). ) are connected to the column signal processing unit 550 provided on the third substrate 300 . Pixel signals are sent from the second substrate 200 to the third substrate 300 .
  • the contact portions 201, 202, 301, 302 are made of metal materials such as copper (Cu), aluminum (Al), and gold (Au).
  • connection holes H1 and H2 are provided in the first substrate 100 and the second substrate 200 .
  • the connection holes H1 and H2 penetrate through the first substrate 100 and the second substrate 200 .
  • the connection hole portions H1 and H2 are provided outside the pixel array portion 540 (or a portion overlapping the pixel array portion 540).
  • the connection hole portion H1 is arranged outside the pixel array portion 540 in the H direction
  • the connection hole portion H2 is arranged outside the pixel array portion 540 in the V direction.
  • the connection hole portion H1 reaches the input portion 510A provided on the third substrate 300
  • the connection hole portion H2 reaches the output portion 510B provided on the third substrate 300.
  • connection holes H1 and H2 may be hollow, and may at least partially contain a conductive material.
  • a conductive material For example, there is a configuration in which bonding wires are connected to electrodes formed as the input section 510A and/or the output section 510B.
  • the electrodes formed as the input section 510A and/or the output section 510B are connected to the conductive material provided in the connection holes H1 and H2.
  • the conductive material provided in the connection holes H1 and H2 may be partially or entirely embedded in the connection holes H1 and H2, and the conductive material may be formed on the sidewalls of the connection holes H1 and H2. good.
  • FIG. 3 is an equivalent circuit diagram representing a configuration example of the pixel sharing unit 539 according to the embodiment of the present disclosure.
  • the pixel sharing unit 539 includes a plurality of pixels 541 (FIG. 3 represents four pixels 541: pixels 541A, 541B, 541C, and 541D), one pixel circuit 210 connected to the plurality of pixels 541, and a pixel circuit and a vertical signal line 543 connected to 210 .
  • the pixel circuit 210 includes, for example, four transistors, specifically an amplification transistor AMP, a selection transistor SEL, a reset transistor RST, and an FD conversion gain switching transistor FDG.
  • the pixel sharing unit 539 operates one pixel circuit 210 in a time-sharing manner to generate pixel signals of the four pixels 541 (pixels 541A, 541B, 541C, and 541D) included in the pixel sharing unit 539. are sequentially output to the vertical signal line 543 .
  • a mode in which one pixel circuit 210 is connected to a plurality of pixels 541 and pixel signals of the plurality of pixels 541 are output by the one pixel circuit 210 in a time-sharing manner is referred to as "a pixel circuit in which the plurality of pixels 541 are one.” We share 210.”
  • the pixels 541A, 541B, 541C, and 541D have components common to each other.
  • the identification number 1 is added to the end of the code for the components of the pixel 541A
  • the identification number 2 is added to the end of the code for the components of the pixel 541B
  • the identification number 3 is added to the end of the code for the constituent elements of the pixel 541C
  • the identification number 4 is added to the end of the reference numerals for the constituent elements of the pixel 541D.
  • the identification numbers at the end of the reference numerals of the components of the pixels 541A, 541B, 541C, and 541D are omitted.
  • the pixels 541A, 541B, 541C, and 541D have, for example, a photodiode PD, a transfer transistor TR electrically connected to the photodiode PD, and a floating diffusion FD electrically connected to the transfer transistor TR.
  • the photodiodes PD (PD1, PD2, PD3, PD4) have their cathodes electrically connected to the sources of the transfer transistors TR, and their anodes electrically connected to a reference potential line (for example, ground).
  • the photodiode PD photoelectrically converts the incident light and generates an electric charge according to the amount of light received.
  • the transfer transistors TR (transfer transistors TR1, TR2, TR3, TR4) are, for example, n-type MOS (Metal Oxide Semiconductor) transistors.
  • the transfer transistor TR has a drain electrically connected to the floating diffusion FD and a gate electrically connected to the drive signal line. This drive signal line is part of a plurality of row drive signal lines 542 connected to one pixel sharing unit 539 .
  • the transfer transistor TR transfers charges generated in the photodiode PD to the floating diffusion FD.
  • the floating diffusions FD are n-type diffusion layer regions formed in the p-type semiconductor layer.
  • the floating diffusion FD is charge holding means for temporarily holding charges transferred from the photodiode PD, and is charge-voltage conversion means for generating a voltage corresponding to the charge amount.
  • the four floating diffusions FD (floating diffusions FD1, FD2, FD3, and FD4) included in one pixel sharing unit 539 are electrically connected to each other and serve as the gate of the amplification transistor AMP and the source of the FD conversion gain switching transistor FDG. is electrically connected to The drain of the FD conversion gain switching transistor FDG is connected to the source of the reset transistor RST, and the gate of the FD conversion gain switching transistor FDG is connected to the drive signal line.
  • This drive signal line is part of a plurality of row drive signal lines 542 connected to one pixel sharing unit 539 .
  • the drain of the reset transistor RST is connected to the power supply line VDD, and the gate of the reset transistor RST is connected to the drive signal line.
  • This drive signal line is part of a plurality of row drive signal lines 542 connected to one pixel sharing unit 539 .
  • the gate of the amplification transistor AMP is connected to the floating diffusion FD, the drain of the amplification transistor AMP is connected to the power supply line VDD, and the source of the amplification transistor AMP is connected to the drain of the selection transistor SEL.
  • the source of the select transistor SEL is connected to the vertical signal line 543, and the gate of the select transistor SEL is connected to the drive signal line.
  • This drive signal line is part of a plurality of row drive signal lines 542 connected to one pixel sharing unit 539 .
  • the transfer transistor TR transfers the charge of the photodiode PD to the floating diffusion FD when the transfer transistor TR is turned on.
  • the gate of the transfer transistor TR includes, for example, a so-called vertical electrode, and as shown in FIG. It is provided to extend to the depth to be reached.
  • the reset transistor RST resets the potential of the floating diffusion FD to a predetermined potential.
  • the reset transistor RST is turned on, the potential of the floating diffusion FD is reset to the potential of the power supply line VDD.
  • the selection transistor SEL controls the output timing of pixel signals from the pixel circuit 210 .
  • the amplification transistor AMP generates a voltage signal corresponding to the level of the charge held in the floating diffusion FD as a pixel signal.
  • the amplification transistor AMP is connected to the vertical signal line 543 via the selection transistor SEL.
  • the amplification transistor AMP outputs the voltage of the floating diffusion FD to the vertical signal line 543 when the selection transistor SEL is turned on.
  • the reset transistor RST, amplification transistor AMP, and selection transistor SEL are, for example, n-type MOS transistors.
  • the FD conversion gain switching transistor FDG is used when changing the gain of charge-voltage conversion in the floating diffusion FD.
  • pixel signals are small when shooting in a dark place.
  • the FD capacitance C needs to be large so that V when converted into voltage by the amplification transistor AMP does not become too large (in other words, so that it becomes small).
  • the FD conversion gain switching transistor FDG when the FD conversion gain switching transistor FDG is turned on, the gate capacitance of the FD conversion gain switching transistor FDG increases, and the overall FD capacitance C increases. On the other hand, when the FD conversion gain switching transistor FDG is turned off, the overall FD capacitance C becomes smaller. In this way, by switching on and off the FD conversion gain switching transistor FDG, the FD capacitance C can be made variable and the conversion efficiency can be switched.
  • the FD conversion gain switching transistor FDG is, for example, an n-type MOS transistor.
  • the imaging device 1 can also be configured without the FD conversion gain switching transistor FDG.
  • the pixel circuit 210 is composed of three transistors, for example, an amplification transistor AMP, a selection transistor SEL, and a reset transistor RST.
  • the pixel circuit 210 has, for example, at least one of pixel transistors such as an amplification transistor AMP, a selection transistor SEL, a reset transistor RST, and an FD conversion gain switching transistor FDG.
  • the selection transistor SEL may be provided between the power supply line VDD and the amplification transistor AMP.
  • the drain of the reset transistor RST is electrically connected to the power line VDD and the drain of the select transistor SEL.
  • a source of the selection transistor SEL is electrically connected to a drain of the amplification transistor AMP, and a gate of the selection transistor SEL is electrically connected to the row drive signal line 542 .
  • the source of the amplification transistor AMP (the output terminal of the pixel circuit 210) is electrically connected to the vertical signal line 543, and the gate of the amplification transistor AMP is electrically connected to the source of the reset transistor RST.
  • the number of pixels 541 sharing one pixel circuit 210 may be other than four. For example, two or eight pixels 541 may share one pixel circuit 210 .
  • FIG. 4 is a cross-sectional view showing a configuration example of the imaging device 1 according to the embodiment of the present disclosure. It is a figure which shows an example. FIG. 4 is a schematic representation to facilitate understanding of the positional relationship of the constituent elements, and may differ from the actual cross section.
  • the imaging device 1 the first substrate 100, the second substrate 200 and the third substrate 300 are laminated in this order.
  • the imaging device 1 further has a light receiving lens 401 on the rear surface side (light incident surface side) of the first substrate 100 .
  • a color filter layer (not shown) may be provided between the light receiving lens 401 and the first substrate 100 .
  • the light receiving lens 401 is provided, for example, in each of the pixels 541A, 541B, 541C, and 541D.
  • the imaging device 1 is, for example, a back-illuminated imaging device.
  • the imaging device 1 has a pixel array portion 540 arranged in the central portion and a peripheral portion 540B arranged outside the pixel array portion 540 .
  • the first substrate 100 has an insulating film 111, a fixed charge film 112, a semiconductor layer 100S and a wiring layer 100T in this order from the light receiving lens 401 side.
  • the semiconductor layer 100S is composed of, for example, a silicon substrate.
  • the semiconductor layer 100S has, for example, a P-well layer 115 on a part of the surface (the surface on the side of the wiring layer 100T) and its vicinity, and in other regions (regions deeper than the P-well layer 115), It has an n-type semiconductor region 114 .
  • the n-type semiconductor region 114 and the P-well layer 115 constitute a pn-junction photodiode PD.
  • the P-well layer 115 is a p-type semiconductor region.
  • a floating diffusion FD and a VSS contact region 118 are provided near the surface of the semiconductor layer 100S.
  • the floating diffusion FD is composed of an n-type semiconductor region provided within the P-well layer 115 .
  • Floating diffusions FD floating diffusions FD1, FD2, FD3, and FD4 of pixels 541A, 541B, 541C, and 541D are provided close to each other in the central portion of pixel sharing unit 539, for example. This point will be explained in more detail later with reference to FIG.
  • the VSS contact region 118 is a region electrically connected to the reference potential line VSS, and is arranged apart from the floating diffusion FD.
  • the floating diffusion FD is arranged at one end of each pixel in the V direction, and the VSS contact region 118 is arranged at the other end.
  • the VSS contact region 118 is composed of, for example, a p-type semiconductor region.
  • the VSS contact region 118 is connected to, for example, ground potential or fixed potential. Thereby, the reference potential is supplied to the semiconductor layer 100S.
  • a transfer transistor TR is provided on the first substrate 100 together with a photodiode PD, a floating diffusion FD and a VSS contact region 118 .
  • a photodiode PD, a floating diffusion FD, a VSS contact region 118, and a transfer transistor TR are provided for each of the pixels 541A, 541B, 541C, and 541D.
  • the transfer transistor TR is provided on the surface side of the semiconductor layer 100S (the side opposite to the light incident surface side, the second substrate 200 side).
  • the transfer transistor TR has a transfer gate electrode TG as a gate electrode.
  • the transfer gate electrode TG has, for example, a first conductor and a second conductor connected to the first conductor. The configuration of the transfer gate electrode TG will be described later in detail with reference to FIGS. 7A and 7B.
  • the semiconductor layer 100S is provided with a pixel separation section 117 that separates the pixels 541A, 541B, 541C, and 541D from each other.
  • the pixel separation portion 117 is formed extending in the normal direction of the semiconductor layer 100S (the direction perpendicular to the surface of the semiconductor layer 100S).
  • the pixel separation section 117 is provided so as to partition the pixels 541A, 541B, 541C, and 541D from each other, and has, for example, a grid-like planar shape (see FIG. 5 described later).
  • the pixel separation unit 117 electrically and optically separates the pixels 541A, 541B, 541C, and 541D from each other, for example.
  • the pixel separation section 117 includes, for example, a light shielding film 117A and an insulating film 117B.
  • tungsten (W) or the like is used for the light shielding film 117A.
  • the insulating film 117B is provided between the light shielding film 117A and the P-well layer 115 or the n-type semiconductor region 114. As shown in FIG.
  • the insulating film 117B is made of, for example, silicon oxide (SiO).
  • the pixel separation section 117 has, for example, an FTI (Full Trench Isolation) structure and penetrates the semiconductor layer 100S.
  • FTI Full Trench Isolation
  • the pixel separation section 117 is not limited to the FTI structure penetrating the semiconductor layer 100S.
  • a DTI Deep Trench Isolation
  • the pixel separation portion 117 extends in the normal direction of the semiconductor layer 100S and is formed in a partial region of the semiconductor layer 100S.
  • a first pinning region 113 and a second pinning region 116 are provided in the semiconductor layer 100S.
  • the first pinning region 113 is provided near the back surface of the semiconductor layer 100S and arranged between the n-type semiconductor region 114 and the fixed charge film 112 .
  • the second pinning region 116 is provided on the side surface of the pixel isolation portion 117 , specifically between the pixel isolation portion 117 and the P-well layer 115 or the n-type semiconductor region 114 .
  • the first pinning region 113 and the second pinning region 116 are composed of, for example, p-type semiconductor regions.
  • a fixed charge film 112 having negative fixed charges is provided between the semiconductor layer 100S and the insulating film 111 . Due to the electric field induced by the fixed charge film 112, a first pinning region 113 of the hole accumulation layer is formed at the interface of the semiconductor layer 100S on the light receiving surface (back surface) side. This suppresses the generation of dark current due to the interface level on the light receiving surface side of the semiconductor layer 100S.
  • the fixed charge film 112 is formed of, for example, an insulating film having negative fixed charges. Examples of materials for the insulating film having negative fixed charges include hafnium oxide, zirconium oxide, aluminum oxide, titanium oxide, and tantalum oxide.
  • a light shielding film 117A is provided between the fixed charge film 112 and the insulating film 111 .
  • 117 A of light shielding films may be provided continuously with 117 A of light shielding films which comprise the pixel isolation
  • the light shielding film 117A between the fixed charge film 112 and the insulating film 111 is selectively provided, for example, at a position facing the pixel separation section 117 in the semiconductor layer 100S.
  • the insulating film 111 is provided so as to cover the light shielding film 117A.
  • the insulating film 111 is made of, for example, silicon oxide.
  • the wiring layer 100T provided between the semiconductor layer 100S and the second substrate 200 includes, from the semiconductor layer 100S side, an interlayer insulating film 119, a pad portion 120 (an example of a “shared conductor” of the present disclosure), 121, a passivation film. 122, an interlayer insulating film 123, and a bonding film 124 in this order.
  • the transfer gate electrode TG is provided, for example, in the wiring layer 100T.
  • the interlayer insulating film 119 is provided over the entire surface of the semiconductor layer 100S and is in contact with the semiconductor layer 100S.
  • the interlayer insulating film 119 is composed of, for example, a silicon oxide film.
  • the configuration of the wiring layer 100T is not limited to that described above, and may be any configuration having wiring and an insulating film.
  • the pad section 120 is selectively provided on the interlayer insulating film 119 .
  • the pad section 120 connects the floating diffusions FD (floating diffusions FD1, FD2, FD3, FD4) of the pixels 541A, 541B, 541C, 541D to each other.
  • connection vias 120C for electrically connecting the pad section 120 and the floating diffusions FD1, FD2, FD3, and FD4.
  • a connection via 120C is provided in each of the pixels 541A, 541B, 541C, and 541D.
  • the pad section 120 and the floating diffusions FD1, FD2, FD3, and FD4 are electrically connected by partially embedding the pad section 120 in the connection via 120C.
  • the pad section 121 is selectively provided on the interlayer insulating film 119 .
  • Pad portion 121 connects a plurality of VSS contact regions 118 to each other.
  • the VSS contact regions 118 provided in the pixels 541C and 541D of one pixel sharing unit 539 adjacent in the V direction and the VSS contact regions 118 provided in the pixels 541A and 541B of the other pixel sharing unit 539 are pads. They are electrically connected by the portion 121 .
  • the pad section 121 is provided, for example, so as to straddle the pixel separation section 117 and is arranged to overlap at least a part of each of these four VSS contact regions 118 .
  • the pad section 121 is a semiconductor pad for at least a portion of each of the plurality of VSS contact regions 118 and at least a portion of the pixel isolation portion 117 formed between the plurality of VSS contact regions 118. It is formed in a region overlapping in a direction perpendicular to the surface of the layer 100S.
  • a connection via 121C for electrically connecting the pad portion 121 and the VSS contact region 118 is provided in the interlayer insulating film 119 .
  • a connection via 121C is provided in each of the pixels 541A, 541B, 541C, and 541D.
  • the pad portion 121 and the VSS contact region 118 are electrically connected by partially embedding the pad portion 121 in the connection via 121C.
  • the pad portions 120 and the pad portions 121 of each of the plurality of pixel sharing units 539 arranged in the V direction are arranged at substantially the same position in the H direction.
  • the pad section 120 By providing the pad section 120, the wiring for connecting each floating diffusion FD to the pixel circuit 210 (for example, the gate electrode of the amplification transistor AMP) can be reduced in the entire chip. Similarly, by providing the pad section 121, the wiring for supplying the potential to each VSS contact region 118 can be reduced in the entire chip. This makes it possible to reduce the area of the entire chip, suppress electrical interference between wirings in miniaturized pixels, and/or reduce costs by reducing the number of parts.
  • the pad portions 120 and 121 can be provided at desired positions on the first substrate 100 and the second substrate 200 . Specifically, the pad portions 120 and 121 can be provided in either the wiring layer 100T or the insulating region 212 of the semiconductor layer 200S. When provided in the wiring layer 100T, the pad portions 120 and 121 may be brought into direct contact with the semiconductor layer 100S. Specifically, the pad portions 120 and 121 may be directly connected to at least part of each of the floating diffusion FD and/or the VSS contact region 118 .
  • Connection vias 120C and 121C are provided from the floating diffusion FD and/or the VSS contact region 118 connected to the pad portions 120 and 121, respectively, and the pad portions 120 and 120 are provided at desired positions in the insulating regions 212 of the wiring layer 100T and the semiconductor layer 200S. , 121 may be provided.
  • the wiring for connecting the first substrate 100 and the second substrate 200 can be greatly reduced.
  • a large area of the second substrate 200 forming the pixel circuit 210 can be secured.
  • the pixel transistor can be formed large, which can contribute to the improvement of image quality due to noise reduction or the like.
  • the pad portions 120 and 121 are made of, for example, polysilicon (PolySi), more specifically, doped polysilicon to which impurities are added. Pads 120 and 121 are preferably made of a highly heat-resistant conductive material such as polysilicon, tungsten (W), titanium (Ti), and titanium nitride (TiN). This makes it possible to form the pixel circuit 210 after the semiconductor layer 200 ⁇ /b>S of the second substrate 200 is attached to the first substrate 100 .
  • PolySi polysilicon
  • Pads 120 and 121 are preferably made of a highly heat-resistant conductive material such as polysilicon, tungsten (W), titanium (Ti), and titanium nitride (TiN). This makes it possible to form the pixel circuit 210 after the semiconductor layer 200 ⁇ /b>S of the second substrate 200 is attached to the first substrate 100 .
  • the passivation film 122 is provided over the entire surface of the semiconductor layer 100S so as to cover the pad portions 120 and 121, for example.
  • the passivation film 122 is composed of, for example, a silicon nitride (SiN) film.
  • An interlayer insulating film 123 covers the pad portions 120 and 121 with a passivation film 122 interposed therebetween.
  • the interlayer insulating film 123 is provided, for example, over the entire surface of the semiconductor layer 100S.
  • the interlayer insulating film 123 is composed of, for example, a silicon oxide (SiO) film.
  • the bonding film 124 is provided on the bonding surface between the first substrate 100 (specifically, the wiring layer 100T) and the second substrate 200 . That is, the bonding film 124 is in contact with the second substrate 200 .
  • the bonding film 124 is provided over the entire main surface of the first substrate 100 .
  • the bonding film 124 is composed of, for example, a silicon nit
  • the light receiving lens 401 faces the semiconductor layer 100S with the fixed charge film 112 and the insulating film 111 interposed therebetween, for example.
  • the light receiving lens 401 is provided, for example, at a position facing the photodiode PD of each of the pixels 541A, 541B, 541C, and 541D.
  • the second substrate 200 has a semiconductor layer 200S and a wiring layer 200T in this order from the first substrate 100 side.
  • the semiconductor layer 200S is composed of a silicon substrate.
  • a well region 211 is provided over the thickness direction.
  • Well region 211 is, for example, a p-type semiconductor region.
  • a pixel circuit 210 arranged for each pixel sharing unit 539 is provided on the second substrate 200 .
  • the pixel circuit 210 is provided, for example, on the surface side (wiring layer 200T side) of the semiconductor layer 200S.
  • the second substrate 200 is bonded to the first substrate 100 such that the back surface side (semiconductor layer 200S side) of the second substrate 200 faces the front surface side (wiring layer 100T side) of the first substrate 100. ing. That is, the second substrate 200 is bonded to the first substrate 100 face-to-back.
  • the third substrate 300 has, for example, a wiring layer 300T and a semiconductor layer 300S in this order from the second substrate 200 side.
  • the surface of the semiconductor layer 300S is provided on the second substrate 200 side.
  • the semiconductor layer 300S is composed of a silicon substrate.
  • a circuit is provided on the surface side portion of the semiconductor layer 300S.
  • the portion on the surface side of the semiconductor layer 300S includes, for example, the input unit 510A, the row driving unit 520, the timing control unit 530, the column signal processing unit 550, the image signal processing unit 560, and the output unit 510B. at least partially provided.
  • a wiring layer 300T provided between the semiconductor layer 300S and the second substrate 200 includes, for example, an interlayer insulating film, a plurality of wiring layers separated by the interlayer insulating film, and contact portions 301 and 302. there is
  • the contact portions 301 and 302 are exposed on the surface of the wiring layer 300T (the surface on the side of the second substrate 200). They are in contact with the contact portions 202 respectively.
  • the contact portions 301 and 302 are connected to circuits formed in the semiconductor layer 300S (for example, at least one of the input portion 510A, the row driving portion 520, the timing control portion 530, the column signal processing portion 550, the image signal processing portion 560, and the output portion 510B). or ) is electrically connected.
  • the contact portions 301 and 302 are made of metal such as Cu (copper) and aluminum (Al).
  • the external terminal TA is connected to the input section 510A through the connection hole H1
  • the external terminal TB is connected to the output section 510B through the connection hole H2.
  • FIG. 5 is a plan view showing a configuration example of the pixel sharing unit 539 according to the embodiment of the present disclosure, and is a plan view from the normal direction of the surface of the semiconductor layer 100S (see FIG. 4) included in the first substrate 100.
  • FIG. A cross section taken along line ab in the plan view of FIG. 5 corresponds to the region of line ab in the cross section shown in FIG.
  • one pixel sharing unit 539 includes four pixels 541 (pixels 541A, 541B, 541C, 541D). Pixels 541A, 541B, 541C, 541D each have a photodiode PD.
  • a pixel sharing unit 539 is a unit that shares one pixel circuit 210 . Pixel signals are sequentially read from each of the pixels 541A, 541B, 541C, and 541D by operating the pixel circuit 210 in a time-division manner.
  • the pixels 541A, 541B, 541C, and 541D are arranged, for example, in 2 rows ⁇ 2 columns.
  • the four floating diffusions FD (floating diffusions FD1, FD2, FD3, and FD4) included in one pixel sharing unit 539 are arranged near the center of the pixel sharing unit 539 in plan view.
  • the floating diffusions FD1, FD2, FD3, and FD4 arranged near the center of one pixel sharing unit 539 are electrically connected to each other via one pad section 120.
  • the pad section 120 is arranged in the central portion of each pixel sharing unit 539 in plan view.
  • the pad section 120 is provided so as to straddle the pixel separation section 117 provided between the pixels 541A, 541B, 541C, and 541D, and overlaps at least a part of each of the floating diffusions FD1, FD2, FD3, and FD4. are placed.
  • a through electrode 120E is provided on the pad section 120 for each pixel sharing unit 539 .
  • the floating diffusions FD1, FD2, FD3, and FD4 connect the gate of the amplification transistor AMP and the source of the FD conversion gain switching transistor FDG provided on the second substrate 200 (see FIG. 4) through the pad portion 120 and the through electrode 120E. is electrically connected to
  • FIG. 6 is a plan view showing an arrangement example of a plurality of pixel sharing units 539 according to the embodiment of the present disclosure. As shown in FIG. 6, the plurality of pixel sharing units 539 are arranged side by side in the row direction (H direction) and the column direction (V direction).
  • pad portions 120 to which a plurality of floating diffusions FD are connected and pad portions 121 to which a plurality of VSS contact regions 118 are connected are linearly alternately arranged in the V direction. Also, in the H direction, the plurality of pad portions 120 and the plurality of pad portions 121 are arranged linearly.
  • the pad portions 120 and 121 are arranged at positions surrounded by a plurality of photodiodes PD, a plurality of transfer gate electrodes TG, and a plurality of floating diffusions FD.
  • elements other than the floating diffusion FD and the VSS contact region 118 can be freely arranged on the first substrate 100 forming a plurality of elements, and the efficiency of the layout of the entire chip can be improved.
  • symmetry in the layout of the elements formed in each pixel sharing unit 539 is ensured, and variations in the characteristics of each pixel 541 can be suppressed.
  • FIGS. 7A and 7B are a plan view and a cross-sectional view showing a configuration example of the pixel 541 according to the embodiment of the present disclosure.
  • a cross section taken along line A'-BA in FIG. 7A corresponds to the cross-sectional view of FIG. 7B.
  • the pixel 541 is provided on the surface side of the semiconductor layer 100S and includes a transfer transistor TR that transfers the charge e ⁇ from the photodiode PD to the floating diffusion FD.
  • the transfer transistor TR has a transfer gate electrode TG provided on the surface of the semiconductor layer 100S with an insulating film 150 interposed therebetween.
  • the insulating film 150 has an insulating film 151 and an insulating film 152 stacked on the insulating film 151 .
  • the film thickness of the insulating film 152 is thicker than the film thickness of the insulating film 151 .
  • the insulating films 151 and 152 are silicon oxide (SiO) films.
  • the thickness T1 of the insulating film 151 is 6.5 nm, and the thickness T2 of the insulating film 152 is 180 nm.
  • the insulating film 151 is a thermal oxide film formed by thermally oxidizing the semiconductor layer 100S.
  • the insulating film 152 is a CVD film formed by a CVD (Chemical Vapor Deposition) method.
  • Insulating film 151 is located directly above the channel region 140 formed in the semiconductor layer 100S.
  • Insulating films 151 and 152 that is, laminated films in which an insulating film 152 is laminated on an insulating film 151 are located on regions other than directly above the channel region 140 in the semiconductor layer 100S.
  • the transfer gate electrode TG has a first conductor portion TG1 and a second conductor portion TG2 electrically connected to the first conductor portion TG1.
  • the first conductor part TG1 is located on the insulating film 151 .
  • the second conductor part TG2 is located on a laminated film in which the insulating film 152 is laminated on the insulating film 151 .
  • the insulating film 151 is positioned between the semiconductor layer 100S and the first conductor TG1, and the laminated film is positioned between the semiconductor layer 100S and the second conductor TG2.
  • the first conductor part TG1 and the first conductor part TG2 are made of a conductive material, for example, doped polysilicon to which impurities are added.
  • the first conductor portion TG1 and the second conductor portion TG2 may be formed simultaneously in the same process (that is, formed collectively), or may be formed separately (that is, the first conductor portion TG1 is formed first and then formed. , the second conductor portion TG2 may be formed).
  • the channel region 140 is formed in a region of the semiconductor layer 100S facing the first conductor portion TG1 with the insulating film 151 interposed therebetween and in the vicinity thereof. It is formed.
  • the first conductor part TG1 is located between the semiconductor layer 100S and the second conductor part TG2.
  • the second conductor TG2 has a larger area than the first conductor TG1.
  • L1 be the length of the first conductor portion TG1 in the gate length direction of the transfer gate electrode TG (that is, the direction parallel to the straight line A′-B), and L2 be the length of the second conductor portion TG2 in the gate length direction.
  • the length L2 of the second conductor portion TG2 is longer than the length L1 of the first conductor portion TG1.
  • the center CL2 of the second conductor portion TG2 is closer to the first conductor than the center CL2 of the second conductor portion TG2.
  • the center CL1 of the portion TG1 is positioned closer to the floating diffusion. This facilitates formation of the channel region 140 near the floating diffusion.
  • the first conductor portion TG1 is symmetrical with respect to a straight line (that is, a straight line A'-B) that is parallel to the gate length direction of the transfer gate electrode TG and passes through the center of the transfer gate electrode TG in the gate width direction. It has become. This facilitates widening the width of the channel region 140 formed directly under the first conductor portion TG1, and facilitates increasing the transfer efficiency of the charge e ⁇ from the photodiode PD to the floating diffusion FD.
  • the P-type region 130 may be partially provided in the pixel separation section 117.
  • the P-type region 130 electrically connects the P-well layer 115 located on the surface side of one of the adjacent pixels 541 and the P-well layer 115 located on the surface side of the other pixel 541 .
  • the P-type concentration in P-type region 130 is lower than the P-type concentration in P-well layer 115 .
  • the potential barrier between the adjacent pixels 541 can be lowered, and the charge e ⁇ can be easily transferred from one adjacent pixel to the other.
  • a pair of pixels 541 adjacent in the row direction (H direction) may be used as one pixel of the same color.
  • the outputs of the pair of pixels 541 adjacent in the H direction are combined to form the output of one pixel.
  • the P-type region 130 lowers the potential barrier between a pair of pixels 541, allowing charge e ⁇ to migrate from one pixel 541 to the other pixel 541 before the charge e ⁇ overflows in one pixel 541. It becomes possible. This makes it possible to make the output of one pixel output from the pair of pixels 541 more linear with respect to the amount of received light.
  • FIG. 8 is a cross-sectional view showing a configuration example of a pixel 541' according to a comparative example of the present disclosure.
  • a pixel 541' according to the comparative example has a transfer transistor TR'.
  • the transfer gate electrode TG' of the transfer transistor TR' is composed only of a flat conductor portion (for example, the second conductor portion TG2).
  • An insulating film 151' is arranged between the transfer gate electrode TG' and the semiconductor layer 100S.
  • the present inventor has found that the capacitance of the transfer gate electrode TG of the transfer transistor TR according to the embodiment shown in FIGS. 7A and 7B and the capacitance of the transfer gate electrode TG' of the transfer transistor TR' according to the comparative example shown in FIG. compared with
  • the film thickness T1 of the insulating film 151 is set to 6.5 nm
  • the film thickness T2 of the insulating film 152 is set to 180 nm
  • the dielectric constants of the insulating films 151 and 152 are set to 3.9.
  • the area of the first conductor portion TG1 in plan view was set to 0.02 ⁇ m 2
  • the area of the second conductor portion TG2 in plan view was set to 0.112 ⁇ m 2 .
  • the semiconductor layer 100S is a Si substrate and is a conductor. A simple calculation of the capacitance of the transfer gate electrode TG under these conditions yielded a value of 0.124 fF.
  • the film thickness T′ of the insulating film 151′ is set to 6.5 nm
  • the dielectric constant of the insulating film 151 is set to 3.9
  • the area of the transfer gate electrode TG′ in plan view is was set to 0.112 ⁇ m 2 .
  • the capacitance of the transfer gate electrode TG' according to the comparative example is 1, the capacitance of the transfer gate electrode TG according to the embodiment is 0.21. From this result, it was confirmed that the transfer gate electrode TG according to the embodiment has a lower capacitance than the transfer gate electrode TG' according to the comparative example.
  • the imaging device 1 includes the semiconductor layer 100S (an example of the “first substrate” of the present disclosure) and the plurality of pixels 541 provided on the semiconductor layer 100S. .
  • Each of the plurality of pixels 541 includes a photodiode PD (an example of a “photoelectric conversion unit” of the present disclosure) provided in the semiconductor layer 100S, and a floating diffusion FD (a “charge and a transfer transistor TR that is provided on the surface side of the semiconductor layer 100S (an example of the “surface” in the present disclosure) and transfers the charge e ⁇ from the photodiode PD to the floating diffusion FD.
  • the transfer transistor TR has a transfer gate electrode TG provided on the surface of the semiconductor layer 100S with an insulating film 150 interposed therebetween.
  • the insulating film 150 has a first insulating film positioned over the channel region 140 formed in the semiconductor layer 100S, and a second insulating film positioned over a region other than the channel region 140 in the semiconductor layer 100S.
  • the first insulating film is the insulating film 151 .
  • the second insulating film is a laminated film in which an insulating film 152 is laminated on an insulating film 151 .
  • the second insulating film is thicker than the first insulating film.
  • the capacitance generated between the transfer gate electrode TG and the semiconductor layer 100S which is located on the second insulating film (for example, the second conductor part TG2) and the semiconductor layer 100S.
  • the capacitance between them can be reduced.
  • the capacitance of the transfer gate electrode TG can be reduced compared to the case where the first insulating film and the second insulating film have the same film thickness (for example, the comparative example shown in FIG. 8).
  • the settling time of the transfer transistor TR can be reduced, and the speed of the transfer transistor TR can be increased.
  • the transfer gate electrode TG it is possible to reduce the capacitance of the transfer gate electrode TG while securing a large connection area with the through electrode TGV. More specifically, as shown in FIG. 4, in the imaging device 1 having a laminated structure in which the second substrate 200 is laminated on the first substrate 100, a through hole having a small diameter is formed in the interlayer insulating film 123 and the insulating region 212. In addition, it is very difficult in terms of manufacturing technology to embed an electrode material in a small-diameter through-hole without gaps.
  • the connection area between the transfer gate electrode TG and the through electrode TGV also needs to be larger than a certain size.
  • the transfer gate electrode TG has the first conductor portion TG1 and the second conductor portion TG2.
  • the capacitance per unit area of the second conductor TG is smaller than the capacitance per unit area of the first conductor TG1. This makes it possible to reduce the capacitance of the transfer gate electrode TG while securing a large connection area between the transfer gate electrode TG and the through electrode TGV.
  • the pad section 120 is positioned closer to the semiconductor layer 100S than the second conductor section TG2 of the transfer gate electrode TG. is preferred. As a result, the distance between the second conductor TG2 and the pad 120 can be increased compared to the case where the second conductor TG2 and the pad 120 are positioned at the same height. and the pad section 120 can be reduced.
  • FIG. 9 is a plan view showing Modification 1 of the pixel 541 according to the embodiment of the present disclosure.
  • the pixel 541 has a transfer transistor TRA.
  • the transfer transistor TRA is asymmetric with respect to the straight line A'-B, unlike the transfer transistor TR shown in FIGS. 7A and 7B.
  • the distance D between the first conductor portion and the P-type region 130 is longer than in the transfer transistor TR. Thereby, it is possible to suppress the potential of the first conductor part TG1 from affecting the potential of the P-type region 130 . Fluctuations in charge transfer characteristics through the P-type region 130 can be suppressed.
  • FIG. 10 is a plan view showing Modification 2 of the pixel 541 according to the embodiment of the present disclosure.
  • the pixel 541 has a transfer transistor TRB.
  • the first conductor portion TG1 of the transfer transistor TRB has a tapered shape in which the diameter gradually decreases from the second conductor portion TG2 toward the semiconductor layer 100S. Accordingly, the contact area between the first conductor TG1 and the insulating film 151 can be reduced, and the capacitance between the first conductor TG1 and the semiconductor layer 100S can be further reduced. Further, the first conductor TG1 can be smoothly connected to the second conductor TG2 while reducing the capacitance between the first conductor TG1 and the semiconductor layer 100S.
  • the tapered first conductor part TG1 is formed by, for example, etching the insulating film 152 using a mask so as to cause side etching to form a connection via having a tapered inner surface. It is easy to manufacture because it can be formed by depositing a conductive material (eg, doped doped polysilicon) therein.
  • a conductive material eg, doped doped polysilicon
  • Modification 3 11A and 11B are a plan view and a cross-sectional view showing Modification 3 of the pixel 541 according to the embodiment of the present disclosure.
  • the pixel 541 has a transfer transistor TRC.
  • the transfer transistor TRC has a longer length L1 in the gate length direction of the first conductor portion TG1 than the transfer transistor TR shown in FIGS. 7A and 7B. According to this, compared with the transfer transistor TR shown in FIGS. 7A and 7B, the capacitance of the transfer gate electrode TG is increased, but the current can be easily turned on/off by gate modulation.
  • Modification 4 of the pixel 541 is plan and cross-sectional views showing Modification 4 of the pixel 541 according to the embodiment of the present disclosure.
  • the shape of the pixel 541 in plan view is square or nearly square.
  • the pixel 541 has a transfer transistor TRD. 7A and 7B, also in the transfer transistor TRD shown in FIGS. 12A and 12B, the transfer gate electrode TG has the first conductor portion TG1 and the second conductor portion TG2. The capacitance of the gate electrode TG can be reduced.
  • the shape of the pixel 541 in plan view is a square or a square-like shape.
  • the shape of the pixel 541 is a normal type, and it is easy to increase the number of pixels.
  • pixels may not have a shared pixel structure.
  • one pixel includes one photodiode PD, one transfer transistor TR, one floating diffusion FD, one reset transistor RST, and one amplification transistor AMP.
  • one select transistor SEL may be added to these.
  • the imaging device 1 has the first substrate 100 and the second substrate 200 bonded to the surface side of the first substrate 100, and the photodiode PD and the floating diffusion are provided on the first substrate 100.
  • the FD, the transfer transistor TR, etc. are formed, and the pixel circuit 210 including the amplification transistor AMP, etc. is formed on the second substrate 200
  • the present technology is not limited to this.
  • the first substrate 100 and the second substrate 200 may be configured as one substrate.
  • the photodiode PD, floating diffusion FD, transfer transistor TR, pixel circuit 210, etc. may be formed on one substrate.
  • the third substrate 300 having the image signal processing section 560 and the like formed thereon may be bonded to this one substrate.
  • FIG. 13 is a diagram showing an example of a schematic configuration of an imaging system 7 including the imaging device 1 according to the above embodiment and its modification.
  • the imaging system 7 is, for example, an imaging device such as a digital still camera or a video camera, or an electronic device such as a mobile terminal device such as a smart phone or a tablet terminal.
  • the imaging system 7 includes, for example, the imaging device 1 according to the above embodiment and its modification, a DSP circuit 243, a frame memory 244, a display section 245, a storage section 246, an operation section 247, and a power supply section 248.
  • the imaging device 1, the DSP circuit 243, the frame memory 244, the display unit 245, the storage unit 246, the operation unit 247, and the power supply unit 248 according to the above embodiment and its modification are connected via a bus line 249. interconnected.
  • the imaging device 1 according to the above embodiment and its modification outputs image data corresponding to incident light.
  • the DSP circuit 243 is a signal processing circuit that processes a signal (image data) output from the imaging device 1 according to the above embodiment and its modification.
  • the frame memory 244 temporarily holds the image data processed by the DSP circuit 243 on a frame-by-frame basis.
  • the display unit 245 is, for example, a panel type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays a moving image or a still image captured by the imaging device 1 according to the above embodiment and its modification. .
  • the storage unit 246 records image data of a moving image or a still image captured by the imaging device 1 according to the above-described embodiment and its modifications in a recording medium such as a semiconductor memory or a hard disk.
  • the operation unit 247 issues operation commands for various functions of the imaging system 7 in accordance with user's operations.
  • the power source unit 248 supplies various power sources that serve as operating power sources for the imaging device 1, the DSP circuit 243, the frame memory 244, the display unit 245, the storage unit 246, and the operation unit 247 according to the above-described embodiment and modifications thereof. Appropriate supply to the target.
  • FIG. 14 is a flowchart showing an example of imaging operation in the imaging system 7.
  • the user instructs to start imaging by operating the operation unit 247 (step S101). Then, the operation unit 247 transmits an imaging command to the imaging device 1 (step S102). When the imaging device 1 (specifically, the system control circuit 36) receives the imaging command, it performs imaging in a predetermined imaging method (step S103).
  • the imaging device 1 outputs image data obtained by imaging to the DSP circuit 243 .
  • the image data is data for all pixels of pixel signals generated based on the charges temporarily held in the floating diffusion FD.
  • the DSP circuit 243 performs predetermined signal processing (for example, noise reduction processing) based on the image data input from the imaging device 1 (step S104).
  • the DSP circuit 243 causes the frame memory 244 to hold the image data subjected to the predetermined signal processing, and the frame memory 244 causes the storage unit 246 to store the image data (step S105). In this manner, imaging in the imaging system 7 is performed.
  • the imaging device 1 according to the above embodiment and its modification is applied to the imaging system 7 .
  • the capacity of the transfer gate electrode in the imaging device 1 can be reduced, and the transfer characteristics of the image signal can be improved, so that the high-performance imaging system 7 can be provided.
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure can be realized as a device mounted on any type of moving body such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots. may
  • FIG. 15 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • vehicle control system 12000 includes drive system control unit 12010 , body system control unit 12020 , vehicle exterior information detection unit 12030 , vehicle interior information detection unit 12040 , and integrated control unit 12050 .
  • integrated control unit 12050 As the functional configuration of the integrated control unit 12050, a microcomputer 12051, an audio/image output unit 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • the body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging section 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 16 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose of the vehicle 12100, the side mirrors, the rear bumper, the back door, and the upper part of the windshield in the vehicle interior, for example.
  • An image pickup unit 12101 provided in the front nose and an image pickup unit 12105 provided above the windshield in the passenger compartment mainly acquire images in front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • Forward images acquired by the imaging units 12101 and 12105 are mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 16 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided on the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the course of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 converts three-dimensional object data related to three-dimensional objects to other three-dimensional objects such as motorcycles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian exists in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the imaging device 1 according to the above embodiments and modifications thereof can be applied to the imaging unit 12031 .
  • the technology according to the present disclosure can be applied to the imaging unit 12031, the capacity of the transfer gate electrode in the imaging unit 12031 can be reduced, and the transfer characteristics of the image signal can be improved. High-precision control can be performed using images.
  • FIG. 17 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technique (the present technique) according to the present disclosure can be applied.
  • an operator (physician) 11131 uses an endoscopic surgery system 11000 to perform surgery on a patient 11132 on a patient bed 11133 .
  • an endoscopic surgery system 11000 includes an endoscope 11100, other surgical instruments 11110 such as a pneumoperitoneum tube 11111 and an energy treatment instrument 11112, and a support arm device 11120 for supporting the endoscope 11100. , and a cart 11200 loaded with various devices for endoscopic surgery.
  • An endoscope 11100 is composed of a lens barrel 11101 whose distal end is inserted into the body cavity of a patient 11132 and a camera head 11102 connected to the proximal end of the lens barrel 11101 .
  • an endoscope 11100 configured as a so-called rigid scope having a rigid lens barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible scope having a flexible lens barrel. good.
  • the tip of the lens barrel 11101 is provided with an opening into which the objective lens is fitted.
  • a light source device 11203 is connected to the endoscope 11100, and light generated by the light source device 11203 is guided to the tip of the lens barrel 11101 by a light guide extending inside the lens barrel 11101, where it reaches the objective. Through the lens, the light is irradiated toward the observation object inside the body cavity of the patient 11132 .
  • the endoscope 11100 may be a straight scope, a perspective scope, or a side scope.
  • An optical system and an imaging element are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the imaging element by the optical system.
  • the imaging device photoelectrically converts the observation light to generate an electrical signal corresponding to the observation light, that is, an image signal corresponding to the observation image.
  • the image signal is transmitted to a camera control unit (CCU: Camera Control Unit) 11201 as RAW data.
  • CCU Camera Control Unit
  • the CCU 11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and controls the operations of the endoscope 11100 and the display device 11202 in an integrated manner. Further, the CCU 11201 receives an image signal from the camera head 11102 and performs various image processing such as development processing (demosaicing) for displaying an image based on the image signal.
  • CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on an image signal subjected to image processing by the CCU 11201 under the control of the CCU 11201 .
  • the light source device 11203 is composed of a light source such as an LED (Light Emitting Diode), for example, and supplies the endoscope 11100 with irradiation light for photographing a surgical site or the like.
  • a light source such as an LED (Light Emitting Diode), for example, and supplies the endoscope 11100 with irradiation light for photographing a surgical site or the like.
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204 .
  • the user inputs an instruction or the like to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100 .
  • the treatment instrument control device 11205 controls driving of the energy treatment instrument 11112 for tissue cauterization, incision, blood vessel sealing, or the like.
  • the pneumoperitoneum device 11206 inflates the body cavity of the patient 11132 for the purpose of securing the visual field of the endoscope 11100 and securing the operator's working space, and injects gas into the body cavity through the pneumoperitoneum tube 11111. send in.
  • the recorder 11207 is a device capable of recording various types of information regarding surgery.
  • the printer 11208 is a device capable of printing various types of information regarding surgery in various formats such as text, images, and graphs.
  • the light source device 11203 that supplies the endoscope 11100 with irradiation light for photographing the surgical site can be composed of, for example, a white light source composed of an LED, a laser light source, or a combination thereof.
  • a white light source is configured by a combination of RGB laser light sources
  • the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. It can be carried out.
  • the observation target is irradiated with laser light from each of the RGB laser light sources in a time-division manner, and by controlling the drive of the imaging element of the camera head 11102 in synchronization with the irradiation timing, each of RGB can be handled. It is also possible to pick up images by time division. According to this method, a color image can be obtained without providing a color filter in the imaging device.
  • the driving of the light source device 11203 may be controlled so as to change the intensity of the output light every predetermined time.
  • the drive of the imaging device of the camera head 11102 in synchronism with the timing of the change in the intensity of the light to obtain an image in a time-division manner and synthesizing the images, a high dynamic A range of images can be generated.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, the wavelength dependence of light absorption in body tissues is used to irradiate a narrower band of light than the irradiation light (i.e., white light) used during normal observation, thereby observing the mucosal surface layer.
  • narrow band imaging in which a predetermined tissue such as a blood vessel is imaged with high contrast, is performed.
  • fluorescence observation may be performed in which an image is obtained from fluorescence generated by irradiation with excitation light.
  • the body tissue is irradiated with excitation light and the fluorescence from the body tissue is observed (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is A fluorescence image can be obtained by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 can be configured to be able to supply narrowband light and/or excitation light corresponding to such special light observation.
  • FIG. 18 is a block diagram showing an example of functional configurations of the camera head 11102 and CCU 11201 shown in FIG.
  • the camera head 11102 has a lens unit 11401, an imaging section 11402, a drive section 11403, a communication section 11404, and a camera head control section 11405.
  • the CCU 11201 has a communication section 11411 , an image processing section 11412 and a control section 11413 .
  • the camera head 11102 and the CCU 11201 are communicably connected to each other via a transmission cable 11400 .
  • a lens unit 11401 is an optical system provided at a connection with the lens barrel 11101 . Observation light captured from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401 .
  • a lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the imaging unit 11402 is composed of an imaging device.
  • the imaging device constituting the imaging unit 11402 may be one (so-called single-plate type) or plural (so-called multi-plate type).
  • image signals corresponding to RGB may be generated by each image pickup element, and a color image may be obtained by synthesizing the image signals.
  • the imaging unit 11402 may be configured to have a pair of imaging elements for respectively acquiring right-eye and left-eye image signals corresponding to 3D (Dimensional) display.
  • the 3D display enables the operator 11131 to more accurately grasp the depth of the living tissue in the surgical site.
  • a plurality of systems of lens units 11401 may be provided corresponding to each imaging element.
  • the imaging unit 11402 does not necessarily have to be provided in the camera head 11102 .
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is configured by an actuator, and moves the zoom lens and focus lens of the lens unit 11401 by a predetermined distance along the optical axis under control from the camera head control unit 11405 . Thereby, the magnification and focus of the image captured by the imaging unit 11402 can be appropriately adjusted.
  • the communication unit 11404 is composed of a communication device for transmitting and receiving various information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400 .
  • the communication unit 11404 receives a control signal for controlling driving of the camera head 11102 from the CCU 11201 and supplies it to the camera head control unit 11405 .
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and/or information to specify the magnification and focus of the captured image. Contains information about conditions.
  • the imaging conditions such as the frame rate, exposure value, magnification, and focus may be appropriately designated by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal. good.
  • the endoscope 11100 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls driving of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is composed of a communication device for transmitting and receiving various information to and from the camera head 11102 .
  • the communication unit 11411 receives image signals transmitted from the camera head 11102 via the transmission cable 11400 .
  • the communication unit 11411 transmits a control signal for controlling driving of the camera head 11102 to the camera head 11102 .
  • Image signals and control signals can be transmitted by electric communication, optical communication, or the like.
  • the image processing unit 11412 performs various types of image processing on the image signal, which is RAW data transmitted from the camera head 11102 .
  • the control unit 11413 performs various controls related to imaging of the surgical site and the like by the endoscope 11100 and display of the captured image obtained by imaging the surgical site and the like. For example, the control unit 11413 generates control signals for controlling driving of the camera head 11102 .
  • control unit 11413 causes the display device 11202 to display a captured image showing the surgical site and the like based on the image signal that has undergone image processing by the image processing unit 11412 .
  • the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 detects the shape, color, and the like of the edges of objects included in the captured image, thereby detecting surgical instruments such as forceps, specific body parts, bleeding, mist during use of the energy treatment instrument 11112, and the like. can recognize.
  • the control unit 11413 may use the recognition result to display various types of surgical assistance information superimposed on the image of the surgical site. By superimposing and presenting the surgery support information to the operator 11131, the burden on the operator 11131 can be reduced and the operator 11131 can proceed with the surgery reliably.
  • a transmission cable 11400 connecting the camera head 11102 and the CCU 11201 is an electrical signal cable compatible with electrical signal communication, an optical fiber compatible with optical communication, or a composite cable of these.
  • wired communication is performed using the transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may be performed wirelessly.
  • the technology according to the present disclosure can be preferably applied to the imaging unit 11402 provided in the camera head 11102 of the endoscope 11100 among the configurations described above.
  • the technology according to the present disclosure can be applied to the imaging unit 11402, the capacity of the transfer gate electrode in the imaging unit 11402 can be reduced, and the transfer characteristics of the image signal can be improved. 11100 can be provided.
  • the present technology can perform at least one of various omissions, replacements, and modifications of components without departing from the gist of the above-described embodiments.
  • the effects described in this specification are only examples and are not limited, and other effects may also occur.
  • the present disclosure can also take the following configurations.
  • the transfer transistor is a transfer gate electrode provided on the first surface of the first substrate via an insulating film;
  • the insulating film is a first insulating film located on a channel region formed on the first substrate; a second insulating film located on a region other than the channel region in the first substrate;
  • the imaging device wherein the second insulating film is thicker than the first insulating film.
  • the transfer gate electrode is a first conductor located on the first insulating film;
  • the transfer transistor is a transfer gate electrode provided on the first surface of the first substrate via an insulating film;
  • the transfer gate electrode is a first conductor; a second conductor connected to the first conductor;
  • the insulating film is a first insulating film positioned between the first substrate and the first conductor; a second insulating film positioned between the first substrate and the second conductor;
  • the imaging device wherein the second insulating film is thicker than the first insulating
  • an interlayer insulating film provided on the first surface side of the first substrate; a second substrate facing the first substrate with the interlayer insulating film interposed therebetween;
  • the image pickup device according to (6) further comprising an amplification transistor provided on the second substrate for amplifying electric charges transferred from the first substrate to the second substrate through the shared conductor.
  • the imaging device according to (6) or (7) wherein the shared conductor is positioned closer to the first substrate than the second conductor.
  • imaging device 7 imaging system 36 system control circuit 100 first substrate 100S, 200S, 300S semiconductor layers 100T, 200T, 300T wiring layers 111, 117B, 150, 151, 152 insulating film 112 fixed charge film 113 first pinning region 114 n type semiconductor region 115 P-well layer 116 second pinning region 117 pixel separation portion 117A light shielding film 118 VSS contact regions 119 and 123 interlayer insulating films 120 and 121 pad portions 120C and 121C connection vias 120E and 121E through electrode 121 pad portion 122 passivation film 124 bonding film 130 P-type region 140 channel region 200 second substrate 200S, 300S semiconductor layers 200T, 300T wiring layers 201, 202, 301, 302 contact portions 201R, 202R, 301R, 302R contact region 210 pixel circuit 211 well region 212 insulation Area 243 DSP circuit 244 Frame memory 245 Display unit 246 Storage unit 247 Operation unit 248 Power supply unit 249 Bus line 300 Third substrate 401

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

転送ゲート電極の容量を低減可能な撮像装置を提供する。撮像装置は、第１基板と、第１基板に設けられた複数の画素と、を有する。複数の画素の各々は、第１基板内に設けられた光電変換部と、第１基板内に設けられた電荷蓄積部と、第１基板の第１面側に設けられ、光電変換部から電荷蓄積部へ電荷を転送する転送トランジスタと、を有する。転送トランジスタは、第１基板の第１面上に絶縁膜を介して設けられた転送ゲート電極を有する。絶縁膜は、第１基板に形成されるチャネル領域上に位置する第１絶縁膜と、第１基板においてチャネル領域以外の領域上に位置する第２絶縁膜と、を有する。第２絶縁膜は第１絶縁膜よりも膜厚が厚い。

Description

撮像装置
　本開示は、撮像装置に関する。
　素子形成部を有する半導体基板と、素子形成部の内部に形成された信号電荷蓄積部と、信号電荷蓄積部に蓄積された信号電荷群の転送を制御するゲート電極と、を含む固体撮像装置が知られている（例えば、特許文献１参照）。
特開２００６－２８６８４８号公報
　信号電荷群の転送を制御するゲート電極（以下、転送ゲート電極ともいう）と半導体基板との間の容量が大きいと、転送ゲート電極を有するトランジスタ（以下、転送トランジスタともいう）のセトリングタイムが増大し、転送トランジスタの高速化が難しくなる。
　本開示はこのような事情に鑑みてなされたもので、転送ゲート電極の容量を低減可能な撮像装置を提供することを目的とする。
　本開示の一態様に係る撮像装置は、第１基板と、前記第１基板に設けられた複数の画素と、を有する。前記複数の画素の各々は、前記第１基板内に設けられた光電変換部と、前記第１基板内に設けられた電荷蓄積部と、前記第１基板の第１面側に設けられ、前記光電変換部から前記電荷蓄積部へ電荷を転送する転送トランジスタと、を有する。前記転送トランジスタは、前記第１基板の前記第１面上に絶縁膜を介して設けられた転送ゲート電極を有する。前記絶縁膜は、前記第１基板に形成されるチャネル領域上に位置する第１絶縁膜と、前記第１基板において前記チャネル領域以外の領域上に位置する第２絶縁膜と、を有する。前記第２絶縁膜は前記第１絶縁膜よりも膜厚が厚い。
　これによれば、転送ゲート電極と第１基板との間に生じる容量の一部であって、第２絶縁膜上に位置する部分（例えば、第２導体部）と第１基板との間の容量を小さくすることができる。これにより、第１絶縁膜と第２絶縁膜とが互いに同じ膜厚である場合と比べて、転送ゲート電極の容量を低減することができる。
　本開示の別の態様に係る撮像装置は、第１基板と、前記第１基板に設けられた複数の画素と、を有する。前記複数の画素の各々は、前記第１基板内に設けられた光電変換部と、前記第１基板内に設けられた電荷蓄積部と、前記第１基板の第１面側に設けられ、前記光電変換部から前記電荷蓄積部へ電荷を転送する転送トランジスタと、を有する。前記転送トランジスタは、前記第１基板の前記第１面上に絶縁膜を介して設けられた転送ゲート電極を有する。前記転送ゲート電極は、第１導体部と、前記第１導体部に接続する第２導体部と、を有する。前記絶縁膜は、前記第１基板と前記第１導体部との間に位置する第１絶縁膜と、前記第１基板と前記第２導体部との間に位置する第２絶縁膜と、を有する。前記第２絶縁膜は前記第１絶縁膜よりも膜厚が厚い。
　これによれば、転送ゲート電極と第１基板との間に生じる容量の一部であって、第２導体部と第１基板との間の容量を小さくすることができる。これにより、第１絶縁膜と第２絶縁膜とが互いに同じ膜厚である場合と比べて、転送ゲート電極の容量を低減することができる。
図１は、本開示の実施形態に係る撮像装置の概略構成例を示す平面図である。 図２は、本開示の実施形態に係る撮像装置の概略構成例を示す断面図である。 図３は、本開示の実施形態に係る画素共有ユニットの構成例を表す等価回路図である。 図４は、本開示の実施形態に係る撮像装置の構成例を示す断面図である。 図５は、本開示の実施形態に係る画素共有ユニットの構成例を示す平面図である。 図６は、本開示の実施形態に係る複数の画素共有ユニットの配置例を示す平面図である。 図７Ａは、本開示の実施形態に係る画素の構成例を示す平面図である。 図７Ｂは、本開示の実施形態に係る画素の構成例を示す断面図である。 図８は、本開示の比較例に係る画素の構成例を示す断面図である。 図９は、本開示の実施形態に係る画素の変形例１を示す平面図である。 図１０は、本開示の実施形態に係る画素の変形例２を示す平面図である。 図１１Ａは、本開示の実施形態に係る画素の変形例３を示す平面図である。 図１１Ｂは、本開示の実施形態に係る画素の変形例３を示す断面図である。 図１２Ａは、本開示の実施形態に係る画素の変形例４を示す平面図である。 図１２Ｂは、本開示の実施形態に係る画素の変形例４を示す断面図である。 図１３は、上記実施の形態およびその変形例に係る撮像装置１を備えた撮像システム７の概略構成の一例を示す図である。 図１４は、撮像システム７における撮像動作の一例を示すフローチャートである。 図１５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 図１６は、撮像部１２０３１の設置位置の例を示す図である。 図１７は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。 図１８は、図１７に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　以下において、図面を参照して本開示の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚さや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
（撮像装置の概略構成例）
　図１は、本開示の実施形態に係る撮像装置１の概略構成例を示す平面図であり、第１基板１００、第２基板２００、第３基板３００各々の平面構成を模式的に示す図である。図２は、本開示の実施形態に係る撮像装置１の概略構成例を示す断面図であり、図１に示した３つの基板（第１基板１００、第２基板２００、第３基板３００）を貼り合わせて構成された３次元構造体をＩＩＩ－ＩＩＩ’線に沿って切断した断面を模式的に示す図である。
　図１及び図２に示すように、撮像装置１は、３つの基板（第１基板１００、第２基板２００、第３基板３００）を備える。第１基板１００は、半導体層１００Ｓ及び配線層１００Ｔを含む。第２基板２００は、半導体層２００Ｓ及び配線層２００Ｔを含む。第３基板３００は、半導体層３００Ｓ及び配線層３００Ｔを含む。ここで、第１基板１００、第２基板２００及び第３基板３００の各基板に含まれる配線とその周囲の層間絶縁膜を合せたものを、便宜上、それぞれの基板（第１基板１００、第２基板２００及び第３基板３００）に設けられた配線層（１００Ｔ、２００Ｔ、３００Ｔ）と呼ぶ。
　第１基板１００、第２基板２００及び第３基板３００は、この順に積層されており、積層方向（Ｚ方向）に沿って、半導体層１００Ｓ、配線層１００Ｔ、半導体層２００Ｓ、配線層２００Ｔ、配線層３００Ｔ及び半導体層３００Ｓの順に配置されている。第１基板１００、第２基板２００及び第３基板３００の具体的な構成については後述する。
　図２に示した矢印は、撮像装置１への光Ｌの入射方向を表す。本明細書では、便宜上、以降の断面図で、撮像装置１における光入射側を「下」「下側」「下方」、光入射側と反対側を「上」「上側」「上方」と呼ぶ場合がある。また、本明細書では、便宜上、半導体層と配線層を備えた基板に関して、配線層の側を表面、半導体層の側を裏面と呼ぶ場合がある。なお、明細書の記載は、上記の呼び方に限定されない。撮像装置１は、例えば、フォトダイオードを有する第１基板１００の裏面側から光が入射する、裏面照射型撮像装置となっている。
　画素アレイ部５４０は、第１基板１００及び第２基板２００を用いて構成されている。画素アレイ部５４０には、複数の画素５４１がアレイ状に繰り返し配置されている。より具体的には、複数の画素５４１を含んだ画素共有ユニット５３９が繰り返し単位となり、これが、行方向と列方向とからなるアレイ状に繰り返し配置されている。なお、本明細書では、便宜上、行方向をＨ方向、行方向と直交する列方向をＶ方向、と呼ぶ場合がある。
　図１に示す例では、１つの画素共有ユニット５３９が、４つの画素（画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄ）を含んでいる。画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄは各々、フォトダイオードＰＤ（後述の図４等に図示）を有する。画素共有ユニット５３９は、１つの画素回路（後述の図３の画素回路２１０）を共有する単位である。換言すれば、４つの画素（画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄ）毎に、１つの画素回路（後述の画素回路２１０）を有する。この画素回路を時分割で動作させることにより、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄ各々の画素信号が順次読み出されるようになっている。
　画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄは、例えば２行×２列で配置されている。画素アレイ部５４０には、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄとともに、複数の行駆動信号線５４２及び複数の垂直信号線（列読出し線）５４３が設けられている。行駆動信号線５４２は、画素アレイ部５４０において行方向に並んで配列された、複数の画素共有ユニット５３９の各々に含まれる画素５４１を駆動する。後に図３を参照して詳しく説明するが、画素共有ユニット５３９には、複数のトランジスタが設けられている。これら複数のトランジスタをそれぞれ駆動するために、１つの画素共有ユニット５３９には複数の行駆動信号線５４２が接続されている。画素共有ユニット５３９に含まれる画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄの各々から、垂直信号線（列読出し線）５４３を介して画素信号が読み出される。
　例えば、第１基板１００には、画素共有ユニット５３９が有する複数の画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄが設けられている。第２基板２００には、画素共有ユニット５３９が有する画素回路（後述の画素回路２１０）、行方向に延在する複数の行駆動信号線５４２、列方向に延在する複数の垂直信号線５４３、行方向に延在する電源線５４４が設けられている。第３基板３００には、例えば、入力部５１０Ａ、行駆動部５２０、タイミング制御部５３０、列信号処理部５５０、画像信号処理部５６０、出力部５１０Ｂが設けられている。行駆動部５２０は、例えば、第１基板１００、第２基板２００及び第３基板３００の積層方向（Ｚ方向）において、一部が画素アレイ部５４０に重なる領域に設けられている。
　なお、上記第２基板２００に設けられた画素回路は、別の呼称として、画素トランジスタ回路、画素トランジスタ群、画素トランジスタ、画素読み出し回路又は読出回路と呼ばれることもある。本明細書では、画素回路との呼称を用いる。
　第１基板１００と第２基板２００とは、例えば、貫通電極（後述の図４の貫通電極１２０Ｅ、１２１Ｅ）により電気的に接続されている。第２基板２００と第３基板３００とは、例えば、コンタクト部２０１、２０２、３０１、３０２を介して電気的に接続されている。第２基板２００にコンタクト部２０１、２０２が設けられ、第３基板３００にコンタクト部３０１、３０２が設けられている。第２基板２００のコンタクト部２０１が第３基板３００のコンタクト部３０１に接し、第２基板２００のコンタクト部２０２が第３基板３００のコンタクト部３０２に接している。第２基板２００は、複数のコンタクト部２０１が設けられたコンタクト領域２０１Ｒと、複数のコンタクト部２０２が設けられたコンタクト領域２０２Ｒとを有する。第３基板３００は、複数のコンタクト部３０１が設けられたコンタクト領域３０１Ｒと、複数のコンタクト部３０２が設けられたコンタクト領域３０２Ｒとを有する。
　コンタクト領域２０１Ｒ、３０１Ｒは、積層方向（Ｚ方向）において、画素アレイ部５４０と行駆動部５２０との間に設けられている。コンタクト領域２０１Ｒ、３０１Ｒ内のコンタクト部２０１、３０１は、例えば、第３基板３００に設けられた行駆動部５２０と、第２基板２００に設けられた行駆動信号線５４２とを接続する。コンタクト部２０１、３０１は、例えば、第３基板３００に設けられた入力部５１０Ａと電源線５４４及び基準電位線（後述の基準電位線ＶＳＳ）とを接続していてもよい。
　コンタクト領域２０２Ｒ、３０２Ｒは、積層方向（Ｚ方向）において、画素アレイ部５４０と列信号処理部５５０との間に設けられている。コンタクト領域２０２Ｒ、３０２Ｒ内のコンタクト部２０２、３０２は、例えば、画素アレイ部５４０が有する複数の画素共有ユニット５３９の各々から出力された画素信号（フォトダイオードでの光電変換の結果発生した電荷の量に対応した信号）を、第３基板３００に設けられた列信号処理部５５０へと接続する。画素信号は、第２基板２００から第３基板３００に送られるようになっている。
　コンタクト部２０１、２０２、３０１、３０２は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、などの金属材料で形成される。
　第１基板１００及び第２基板２００には、例えば、接続孔部Ｈ１、Ｈ２が設けられている。接続孔部Ｈ１、Ｈ２は、第１基板１００及び第２基板２００を貫通している。接続孔部Ｈ１、Ｈ２は、画素アレイ部５４０（または画素アレイ部５４０に重なる部分）の外側に設けられている。例えば、接続孔部Ｈ１は、Ｈ方向において画素アレイ部５４０より外側に配置されており、接続孔部Ｈ２は、Ｖ方向において画素アレイ部５４０よりも外側に配置されている。例えば、接続孔部Ｈ１は、第３基板３００に設けられた入力部５１０Ａに達しており、接続孔部Ｈ２は、第３基板３００に設けられた出力部５１０Ｂに達している。接続孔部Ｈ１、Ｈ２は、空洞でもよく、少なくとも一部に導電材料を含んでいても良い。例えば、入力部５１０Ａ及び／又は出力部５１０Ｂとして形成された電極に、ボンディングワイヤを接続する構成がある。または、入力部５１０Ａ及び／又は出力部５１０Ｂとして形成された電極と、接続孔部Ｈ１、Ｈ２に設けられた導電材料とを接続する構成がある。接続孔部Ｈ１、Ｈ２に設けられた導電材料は、接続孔部Ｈ１、Ｈ２の一部又は全部に埋め込まれていても良く、導電材料が接続孔部Ｈ１、Ｈ２の側壁に形成されていても良い。
　図３は、本開示の実施形態に係る画素共有ユニット５３９の構成例を表す等価回路図である。画素共有ユニット５３９は、複数の画素５４１（図３では、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄの４つの画素５４１を表す）と、複数の画素５４１に接続された１の画素回路２１０と、画素回路２１０に接続された垂直信号線５４３とを含んでいる。画素回路２１０は、例えば、４つのトランジスタ、具体的には、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ及びＦＤ変換ゲイン切替トランジスタＦＤＧを含んでいる。
　上述のように、画素共有ユニット５３９は、１の画素回路２１０を時分割で動作させることにより、画素共有ユニット５３９に含まれる４つの画素５４１（画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄ）それぞれの画素信号を垂直信号線５４３へ順次出力するようになっている。複数の画素５４１に１の画素回路２１０が接続されており、複数の画素５４１の画素信号が、１の画素回路２１０により時分割で出力される態様を、「複数の画素５４１が１の画素回路２１０を共有する」という。
　画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄは、互いに共通の構成要素を有する。以降、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄの構成要素を互いに区別するために、画素５４１Ａの構成要素の符号の末尾には識別番号１、画素５４１Ｂの構成要素の符号の末尾には識別番号２、画素５４１Ｃの構成要素の符号の末尾には識別番号３、画素５４１Ｄの構成要素の符号の末尾には識別番号４を付与する。画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄの構成要素を互いに区別する必要のない場合には、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄの構成要素の符号の末尾の識別番号を省略する。
　画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄは、例えば、フォトダイオードＰＤと、フォトダイオードＰＤと電気的に接続された転送トランジスタＴＲと、転送トランジスタＴＲに電気的に接続されたフローティングディフュージョンＦＤとを有する。フォトダイオードＰＤ（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４）では、カソードが転送トランジスタＴＲのソースに電気的に接続されており、アノードが基準電位線（例えばグラウンド）に電気的に接続されている。
　フォトダイオードＰＤは、入射した光を光電変換し、その受光量に応じた電荷を発生する。転送トランジスタＴＲ（転送トランジスタＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４）は、例えば、ｎ型のＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。転送トランジスタＴＲでは、ドレインがフローティングディフュージョンＦＤに電気的に接続され、ゲートが駆動信号線に電気的に接続されている。この駆動信号線は、１の画素共有ユニット５３９に接続された複数の行駆動信号線５４２のうちの一部である。転送トランジスタＴＲは、フォトダイオードＰＤで発生した電荷をフローティングディフュージョンＦＤへと転送する。フローティングディフュージョンＦＤ（フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４）は、ｐ型半導体層中に形成されたｎ型拡散層領域である。フローティングディフュージョンＦＤは、フォトダイオードＰＤから転送された電荷を一時的に保持する電荷保持手段であり、かつ、その電荷量に応じた電圧を発生させる、電荷―電圧変換手段である。
　１の画素共有ユニット５３９に含まれる４つのフローティングディフュージョンＦＤ（フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４）は、互いに電気的に接続されるとともに、増幅トランジスタＡＭＰのゲート及びＦＤ変換ゲイン切替トランジスタＦＤＧのソースに電気的に接続されている。ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインはリセットトランジスタＲＳＴのソースに接続され、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲートは駆動信号線に接続されている。この駆動信号線は、１の画素共有ユニット５３９に接続された複数の行駆動信号線５４２のうちの一部である。
　リセットトランジスタＲＳＴのドレインは電源線ＶＤＤに接続され、リセットトランジスタＲＳＴのゲートは駆動信号線に接続されている。この駆動信号線は、１の画素共有ユニット５３９に接続された複数の行駆動信号線５４２のうちの一部である。増幅トランジスタＡＭＰのゲートはフローティングディフュージョンＦＤに接続され、増幅トランジスタＡＭＰのドレインは電源線ＶＤＤに接続され、増幅トランジスタＡＭＰのソースは選択トランジスタＳＥＬのドレインに接続されている。選択トランジスタＳＥＬのソースは垂直信号線５４３に接続され、選択トランジスタＳＥＬのゲートは駆動信号線に接続されている。この駆動信号線は、１の画素共有ユニット５３９に接続された複数の行駆動信号線５４２のうちの一部である。
　転送トランジスタＴＲは、転送トランジスタＴＲがオン状態となると、フォトダイオードＰＤの電荷をフローティングディフュージョンＦＤに転送する。転送トランジスタＴＲのゲート（転送ゲート電極ＴＧ）は、例えば、いわゆる縦型電極を含んでおり、後述の図４に示すように、半導体層（後述の図４の半導体層１００Ｓ）の表面からＰＤに達する深さまで延在して設けられている。
　リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位を所定の電位にリセットする。リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョンＦＤの電位を電源線ＶＤＤの電位にリセットする。選択トランジスタＳＥＬは、画素回路２１０からの画素信号の出力タイミングを制御する。増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョンＦＤに保持された電荷のレベルに応じた電圧の信号を生成する。
　増幅トランジスタＡＭＰは、選択トランジスタＳＥＬを介して垂直信号線５４３に接続されている。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョンＦＤの電圧を、垂直信号線５４３に出力する。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬは、例えば、ｎ型のＭＯＳトランジスタである。
　ＦＤ変換ゲイン切替トランジスタＦＤＧは、フローティングディフュージョンＦＤでの電荷―電圧変換のゲインを変更する際に用いられる。一般に、暗い場所での撮影時には画素信号が小さい。Ｑ＝ＣＶに基づき、電荷電圧変換を行う際に、フローティングディフュージョンＦＤの容量（ＦＤ容量Ｃ）が大きければ、増幅トランジスタＡＭＰで電圧に変換した際のＶが小さくなってしまう。一方、明るい場所では、画素信号が大きくなるので、ＦＤ容量Ｃが大きくなければ、フローティングディフュージョンＦＤで、フォトダイオードＰＤの電荷を受けきれない。さらに、増幅トランジスタＡＭＰで電圧に変換した際のＶが大きくなりすぎないように（言い換えると、小さくなるように）、ＦＤ容量Ｃが大きくなっている必要がある。
　撮像装置１では、ＦＤ変換ゲイン切替トランジスタＦＤＧをオンにすると、ＦＤ変換ゲイン切替トランジスタＦＤＧ分のゲート容量が増え、全体のＦＤ容量Ｃが大きくなる。一方、ＦＤ変換ゲイン切替トランジスタＦＤＧをオフにすると、全体のＦＤ容量Ｃが小さくなる。このように、ＦＤ変換ゲイン切替トランジスタＦＤＧをオンオフ切り替えることで、ＦＤ容量Ｃを可変にし、変換効率を切り替えることができる。ＦＤ変換ゲイン切替トランジスタＦＤＧは、例えば、ｎ型のＭＯＳトランジスタである。
　なお、撮像装置１では、ＦＤ変換ゲイン切替トランジスタＦＤＧを設けない構成も可能である。このとき、例えば、画素回路２１０は、例えば増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ及びリセットトランジスタＲＳＴの３つのトランジスタで構成される。画素回路２１０は、例えば、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ及びＦＤ変換ゲイン切替トランジスタＦＤＧなどの画素トランジスタの少なくとも１つを有する。
　選択トランジスタＳＥＬは、電源線ＶＤＤと増幅トランジスタＡＭＰとの間に設けられていてもよい。この場合、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤ及び選択トランジスタＳＥＬのドレインに電気的に接続されている。選択トランジスタＳＥＬのソースが増幅トランジスタＡＭＰのドレインに電気的に接続されており、選択トランジスタＳＥＬのゲートが行駆動信号線５４２に電気的に接続されている。増幅トランジスタＡＭＰのソース（画素回路２１０の出力端）が垂直信号線５４３に電気的に接続されており、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに電気的に接続されている。なお、図示は省略するが、１の画素回路２１０を共有する画素５４１の数は、４以外であってもよい。例えば、２つ又は８つの画素５４１が１の画素回路２１０を共有してもよい。
（撮像装置の構成例）
　図４は、本開示の実施形態に係る撮像装置１の構成例を示す断面図であり、第１基板１００、第２基板２００及び第３基板３００の主面に対して垂直方向の断面構成の一例を示す図である。図４は、構成要素の位置関係を分かりやすくするため、模式的に表したものであり、実際の断面と異なっていてもよい。撮像装置１では、第１基板１００、第２基板２００及び第３基板３００がこの順に積層されている。撮像装置１は、さらに、第１基板１００の裏面側（光入射面側）に受光レンズ４０１を有する。受光レンズ４０１と第１基板１００との間に、カラーフィルタ層（図示せず）が設けられていてもよい。受光レンズ４０１は、例えば、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄの各々に設けられている。撮像装置１は、例えば、裏面照射型の撮像装置である。撮像装置１は、中央部に配置された画素アレイ部５４０と、画素アレイ部５４０の外側に配置された周辺部５４０Ｂとを有する。
　第１基板１００は、受光レンズ４０１側から順に、絶縁膜１１１、固定電荷膜１１２、半導体層１００Ｓ及び配線層１００Ｔを有する。半導体層１００Ｓは、例えばシリコン基板により構成されている。半導体層１００Ｓは、例えば、表面（配線層１００Ｔ側の面）の一部及びその近傍に、Ｐウェル層１１５を有しており、それ以外の領域（Ｐウェル層１１５よりも深い領域）に、ｎ型半導体領域１１４を有する。例えば、ｎ型半導体領域１１４及びＰウェル層１１５によりｐｎ接合型のフォトダイオードＰＤが構成されている。Ｐウェル層１１５は、ｐ型半導体領域である。
　半導体層１００Ｓの表面近傍には、フローティングディフュージョンＦＤ及びＶＳＳコンタクト領域１１８が設けられている。フローティングディフュージョンＦＤは、Ｐウェル層１１５内に設けられたｎ型半導体領域により構成されている。画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄ各々のフローティングディフュージョンＦＤ（フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４）は、例えば、画素共有ユニット５３９の中央部に互いに近接して設けられている。この点については、後で図５を参照しながらより詳細に説明する。
　ＶＳＳコンタクト領域１１８は、基準電位線ＶＳＳに電気的に接続される領域であり、フローティングディフュージョンＦＤと離間して配置されている。例えば、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄでは、各画素のＶ方向の一端にフローティングディフュージョンＦＤが配置され、他端にＶＳＳコンタクト領域１１８が配置されている。ＶＳＳコンタクト領域１１８は、例えば、ｐ型半導体領域により構成されている。ＶＳＳコンタクト領域１１８は、例えば接地電位や固定電位に接続されている。これにより、半導体層１００Ｓに基準電位が供給される。
　第１基板１００には、フォトダイオードＰＤ、フローティングディフュージョンＦＤ及びＶＳＳコンタクト領域１１８とともに、転送トランジスタＴＲが設けられている。フォトダイオードＰＤ、フローティングディフュージョンＦＤ、ＶＳＳコンタクト領域１１８及び転送トランジスタＴＲは、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄの各々に設けられている。
　転送トランジスタＴＲは、半導体層１００Ｓの表面側（光入射面側とは反対側、第２基板２００側）に設けられている。転送トランジスタＴＲは、ゲート電極として、転送ゲート電極ＴＧを有する。転送ゲート電極ＴＧは、例えば、第１導体部と、第１導体部に接続する第２導体部とを有する。転送ゲート電極ＴＧの構成については、後で図７Ａ及び図７Ｂを参照しながらより詳細に説明する。
　半導体層１００Ｓには、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄを互いに分離する画素分離部１１７が設けられている。画素分離部１１７は、半導体層１００Ｓの法線方向（半導体層１００Ｓの表面に対して垂直な方向）に延在して形成されている。画素分離部１１７は、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄを互いに仕切るように設けられており、例えば格子状の平面形状を有する（後述の図５参照）。
　画素分離部１１７は、例えば、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄを互いに電気的及び光学的に分離する。画素分離部１１７は、例えば、遮光膜１１７Ａ及び絶縁膜１１７Ｂを含んでいる。遮光膜１１７Ａには、例えば、タングステン（Ｗ）等が用いられる。絶縁膜１１７Ｂは、遮光膜１１７ＡとＰウェル層１１５又はｎ型半導体領域１１４との間に設けられている。絶縁膜１１７Ｂは、例えば、酸化シリコン（ＳｉＯ）によって構成されている。
　画素分離部１１７は、例えば、ＦＴＩ（Ｆｕｌｌ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）構造を有しており、半導体層１００Ｓを貫通している。図示しないが、画素分離部１１７は半導体層１００Ｓを貫通するＦＴＩ構造に限定されない。例えば、半導体層１００Ｓを貫通しないＤＴＩ（Ｄｅｅｐ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）構造であっても良い。画素分離部１１７は、半導体層１００Ｓの法線方向に延在して、半導体層１００Ｓの一部の領域に形成される。
　半導体層１００Ｓには、例えば、第１ピニング領域１１３及び第２ピニング領域１１６が設けられている。第１ピニング領域１１３は、半導体層１００Ｓの裏面近傍に設けられており、ｎ型半導体領域１１４と固定電荷膜１１２との間に配置されている。第２ピニング領域１１６は、画素分離部１１７の側面、具体的には、画素分離部１１７とＰウェル層１１５又はｎ型半導体領域１１４との間に設けられている。第１ピニング領域１１３及び第２ピニング領域１１６は、例えば、ｐ型半導体領域により構成されている。
　半導体層１００Ｓと絶縁膜１１１との間には、負の固定電荷を有する固定電荷膜１１２が設けられている。固定電荷膜１１２が誘起する電界により、半導体層１００Ｓの受光面（裏面）側の界面に、ホール蓄積層の第１ピニング領域１１３が形成される。これにより、半導体層１００Ｓの受光面側の界面準位に起因した暗電流の発生が抑えられる。固定電荷膜１１２は、例えば、負の固定電荷を有する絶縁膜によって形成されている。この負の固定電荷を有する絶縁膜の材料としては、例えば、酸化ハフニウム、酸化ジルコン、酸化アルミニウム、酸化チタン又は酸化タンタルが挙げられる。
　固定電荷膜１１２と絶縁膜１１１との間には、遮光膜１１７Ａが設けられている。遮光膜１１７Ａは、画素分離部１１７を構成する遮光膜１１７Ａと連続して設けられていてもよい。固定電荷膜１１２と絶縁膜１１１との間の遮光膜１１７Ａは、例えば、半導体層１００Ｓ内の画素分離部１１７に対向する位置に選択的に設けられている。絶縁膜１１１は、遮光膜１１７Ａを覆うように設けられている。絶縁膜１１１は、例えば、酸化シリコンにより構成されている。
　半導体層１００Ｓと第２基板２００との間に設けられた配線層１００Ｔは、半導体層１００Ｓ側から、層間絶縁膜１１９、パッド部１２０（本開示の「共有導体」の一例）、１２１、パッシベーション膜１２２、層間絶縁膜１２３及び接合膜１２４をこの順に有する。転送ゲート電極ＴＧは、例えば、配線層１００Ｔに設けられている。層間絶縁膜１１９は、半導体層１００Ｓの表面全面にわたって設けられており、半導体層１００Ｓに接している。層間絶縁膜１１９は、例えば酸化シリコン膜により構成されている。なお、配線層１００Ｔの構成は上述の限りでなく、配線と絶縁膜とを有する構成であれば良い。
　パッド部１２０は、層間絶縁膜１１９上に選択的に設けられている。パッド部１２０は、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄ各々のフローティングディフュージョンＦＤ（フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４）を互いに接続する。
　層間絶縁膜１１９には、パッド部１２０とフローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４とを電気的に接続するための接続ビア１２０Ｃが設けられている。接続ビア１２０Ｃは、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄの各々に設けられている。例えば、接続ビア１２０Ｃにパッド部１２０の一部が埋め込まれることにより、パッド部１２０とフローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４とが電気的に接続されている。
　パッド部１２１は、層間絶縁膜１１９上に選択的に設けられている。パッド部１２１は、複数のＶＳＳコンタクト領域１１８を互いに接続する。例えば、Ｖ方向に隣り合う一方の画素共有ユニット５３９の画素５４１Ｃ、５４１Ｄに設けられたＶＳＳコンタクト領域１１８と、他方の画素共有ユニット５３９の画素５４１Ａ、５４１Ｂに設けられたＶＳＳコンタクト領域１１８とがパッド部１２１により電気的に接続されている。パッド部１２１は、例えば、画素分離部１１７を跨ぐように設けられており、これら４つのＶＳＳコンタクト領域１１８各々の少なくとも一部に重畳して配置されている。具体的には、パッド部１２１は、複数のＶＳＳコンタクト領域１１８各々の少なくとも一部と、その複数のＶＳＳコンタクト領域１１８の間に形成された画素分離部１１７の少なくとも一部とに対して、半導体層１００Ｓの表面に対して垂直な方向に重なる領域に形成される。
　層間絶縁膜１１９には、パッド部１２１とＶＳＳコンタクト領域１１８とを電気的に接続するための接続ビア１２１Ｃが設けられている。接続ビア１２１Ｃは、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄの各々に設けられている。例えば、接続ビア１２１Ｃにパッド部１２１の一部が埋め込まれることにより、パッド部１２１とＶＳＳコンタクト領域１１８とが電気的に接続されている。例えば、Ｖ方向に並ぶ複数の画素共有ユニット５３９各々のパッド部１２０及びパッド部１２１は、Ｈ方向において略同じ位置に配置されている。
　パッド部１２０を設けることで、チップ全体において、各フローティングディフュージョンＦＤから画素回路２１０（例えば増幅トランジスタＡＭＰのゲート電極）へ接続するための配線を減らすことができる。同様に、パッド部１２１を設けることで、チップ全体において、各ＶＳＳコンタクト領域１１８への電位を供給する配線を減らすことができる。これにより、チップ全体の面積の縮小、微細化された画素における配線間の電気的干渉の抑制、及び／又は部品点数の削減によるコスト削減などが可能になる。
　パッド部１２０、１２１は、第１基板１００、第２基板２００の所望の位置に設けることができる。具体的には、パッド部１２０、１２１を配線層１００Ｔ、半導体層２００Ｓの絶縁領域２１２のいずれかに設けることができる。配線層１００Ｔに設ける場合には、パッド部１２０、１２１を半導体層１００Ｓに直接接触させても良い。具体的には、パッド部１２０、１２１が、フローティングディフュージョンＦＤ及び／又はＶＳＳコンタクト領域１１８の各々の少なくとも一部と直接接続される構成でも良い。また、パッド部１２０、１２１に接続するフローティングディフュージョンＦＤ及び／又はＶＳＳコンタクト領域１１８の各々から接続ビア１２０Ｃ、１２１Ｃを設け、配線層１００Ｔ、半導体層２００Ｓの絶縁領域２１２の所望の位置にパッド部１２０、１２１を設ける構成でも良い。
　パッド部１２０、１２１の構成を用いることで、第１基板１００と第２基板２００とを接続する配線を大幅に削減することができる。配線を削減することにより、画素回路２１０を形成する第２基板２００の面積を大きく確保することができる。画素回路２１０の面積を確保することで、画素トランジスタを大きく形成することができ、ノイズ低減などによる画質向上に寄与することができる。
　パッド部１２０、１２１は、例えば、ポリシリコン（Ｐｏｌｙ　Ｓｉ）、より具体的には、不純物が添加されたドープドポリシリコンにより構成されている。パッド部１２０、１２１はポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）等の耐熱性の高い導電性材料により構成されていることが好ましい。これにより、第１基板１００に第２基板２００の半導体層２００Ｓを貼り合わせた後に、画素回路２１０を形成することが可能となる。
　パッシベーション膜１２２は、例えば、パッド部１２０、１２１を覆うように、半導体層１００Ｓの表面全面にわたって設けられている。パッシベーション膜１２２は、例えば、窒化シリコン（ＳｉＮ）膜により構成されている。層間絶縁膜１２３は、パッシベーション膜１２２を間にしてパッド部１２０、１２１を覆っている。層間絶縁膜１２３は、例えば、半導体層１００Ｓの表面全面にわたって設けられている。層間絶縁膜１２３は、例えば酸化シリコン（ＳｉＯ）膜により構成されている。接合膜１２４は、第１基板１００（具体的には配線層１００Ｔ）と第２基板２００との接合面に設けられている。即ち、接合膜１２４は、第２基板２００に接している。接合膜１２４は、第１基板１００の主面全面にわたって設けられている。接合膜１２４は、例えば、窒化シリコン膜により構成されている。
　受光レンズ４０１は、例えば、固定電荷膜１１２及び絶縁膜１１１を間にして半導体層１００Ｓに対向している。受光レンズ４０１は、例えば画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄ各々のフォトダイオードＰＤに対向する位置に設けられている。
　第２基板２００は、第１基板１００側から、半導体層２００Ｓ及び配線層２００Ｔをこの順に有する。半導体層２００Ｓは、シリコン基板で構成されている。半導体層２００Ｓでは、厚み方向にわたって、ウェル領域２１１が設けられている。ウェル領域２１１は、例えば、ｐ型半導体領域である。第２基板２００には、画素共有ユニット５３９毎に配置された画素回路２１０が設けられている。画素回路２１０は、例えば、半導体層２００Ｓの表面側（配線層２００Ｔ側）に設けられている。撮像装置１では、第１基板１００の表面側（配線層１００Ｔ側）に第２基板２００の裏面側（半導体層２００Ｓ側）が向かうようにして、第２基板２００が第１基板１００に貼り合わされている。つまり、第２基板２００は、第１基板１００に、フェイストゥーバックで貼り合わされている。
　第３基板３００は、例えば、第２基板２００側から配線層３００Ｔ及び半導体層３００Ｓをこの順に有する。例えば、半導体層３００Ｓの表面は、第２基板２００側に設けられている。半導体層３００Ｓは、シリコン基板で構成されている。この半導体層３００Ｓの表面側の部分には、回路が設けられている。具体的には、半導体層３００Ｓの表面側の部分には、例えば、入力部５１０Ａ、行駆動部５２０、タイミング制御部５３０、列信号処理部５５０、画像信号処理部５６０及び出力部５１０Ｂのうちの少なくとも一部が設けられている。半導体層３００Ｓと第２基板２００との間に設けられた配線層３００Ｔは、例えば、層間絶縁膜と、この層間絶縁膜により分離された複数の配線層と、コンタクト部３０１、３０２とを含んでいる。
　コンタクト部３０１、３０２は、配線層３００Ｔの表面（第２基板２００側の面）に露出されており、コンタクト部３０１は第２基板２００のコンタクト部２０１に、コンタクト部３０２は第２基板２００のコンタクト部２０２に各々接している。コンタクト部３０１、３０２は、半導体層３００Ｓに形成された回路（例えば、入力部５１０Ａ、行駆動部５２０、タイミング制御部５３０、列信号処理部５５０、画像信号処理部５６０及び出力部５１０Ｂの少なくともいずれか）に電気的に接続されている。コンタクト部３０１、３０２は、例えば、Ｃｕ（銅）及びアルミニウム（Ａｌ）等の金属により構成されている。例えば、接続孔部Ｈ１を介して外部端子ＴＡが入力部５１０Ａに接続されており、接続孔部Ｈ２を介して外部端子ＴＢが出力部５１０Ｂに接続されている。
（画素共有ユニットの構成例）
　図５は、本開示の実施形態に係る画素共有ユニット５３９の構成例を示す平面図であり、第１基板１００に含まれる半導体層１００Ｓ（図４参照）の表面の法線方向からの平面視による図である。図５の平面図をａ－ｂ線で切断した断面が、図４に示した断面図のａ－ｂ線の領域に対応している。
　図５に示すように、１つの画素共有ユニット５３９は、４つの画素５４１（画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄ）を含んでいる。画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄは各々、フォトダイオードＰＤを有する。画素共有ユニット５３９は、１つの画素回路２１０を共有する単位である。画素回路２１０を時分割で動作させることにより、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄの各々から画素信号が順次読み出される。画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄは、例えば２行×２列で配置されている。
　１つの画素共有ユニット５３９に含まれる４つのフローティングディフュージョンＦＤ（フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４）は、平面視で画素共有ユニット５３９の中央部に寄せて配置されている。１つの画素共有ユニット５３９の中央部に寄せて配置されたフローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４は、１つのパッド部１２０を介して互いに電気的に接続されている。
　パッド部１２０は、画素共有ユニット５３９毎に、平面視で画素共有ユニット５３９の中央部に配置されている。パッド部１２０は、画素５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄ間に設けられた画素分離部１１７を跨ぐように設けられており、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４の各々の少なくとも一部に重畳して配置されている。
　また、画素共有ユニット５３９毎に、パッド部１２０上に貫通電極１２０Ｅが設けられている。フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４は、パッド部１２０と貫通電極１２０Ｅとを介して、第２基板２００（図４参照）に設けられた増幅トランジスタＡＭＰのゲートとＦＤ変換ゲイン切替トランジスタＦＤＧのソースとに電気的に接続されている。
　図６は、本開示の実施形態に係る複数の画素共有ユニット５３９の配置例を示す平面図である。図６に示すように、複数の画素共有ユニット５３９は、行方向（Ｈ方向）及び列方向（Ｖ方向）にそれぞれ並んで配置されている。
　例えば、複数のフローティングディフュージョンＦＤが接続されるパッド部１２０と、複数のＶＳＳコンタクト領域１１８が接続されるパッド部１２１とは、Ｖ方向において直線状に交互に配置される。また、Ｈ方向においては、複数のパッド部１２０と、複数のパッド部１２１とがそれぞれ直線状に配置される。パッド部１２０、１２１は、複数のフォトダイオードＰＤや、複数の転送ゲート電極ＴＧや、複数のフローティングディフュージョンＦＤに囲まれる位置に配置される。
　これにより、複数の素子を形成する第１基板１００において、フローティングディフュージョンＦＤとＶＳＳコンタクト領域１１８以外の素子を自由に配置することができ、チップ全体のレイアウトの効率化を図ることができる。また、各画素共有ユニット５３９に形成される素子のレイアウトにおける対称性が確保され、各画素５４１の特性のばらつきを抑えることができる。
（転送トランジスタの構成例）
　図７Ａ及び図７Ｂは、本開示の実施形態に係る画素５４１の構成例を示す平面図と断面図である。図７Ａを、Ａ´－Ｂ－Ａ線で切断した断面が、図７Ｂの断面図に対応している。図７Ａ及び図７Ｂに示すように、画素５４１は、半導体層１００Ｓの表面側に設けられ、フォトダイオードＰＤからフローティングディフュージョンＦＤへ電荷ｅ－を転送する転送トランジスタＴＲを備える。転送トランジスタＴＲは、半導体層１００Ｓの表面上に絶縁膜１５０を介して設けられた転送ゲート電極ＴＧを有する。
　例えば、絶縁膜１５０は、絶縁膜１５１と、絶縁膜１５１上に積層された絶縁膜１５２とを有する。絶縁膜１５２の膜厚は、絶縁膜１５１の膜厚よりも厚い。一例を挙げると、絶縁膜１５１、１５２はそれぞれ酸化シリコン（ＳｉＯ）膜である。絶縁膜１５１の厚さＴ１は６．５ｎｍであり、絶縁膜１５２の厚さＴ２は１８０ｎｍである。絶縁膜１５１は、半導体層１００Ｓを熱酸化することにより形成された熱酸化膜である。絶縁膜１５２は、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法で形成されたＣＶＤ膜である。
　半導体層１００Ｓに形成されるチャネル領域１４０の直上に絶縁膜１５１が位置する。半導体層１００Ｓにおいてチャネル領域１４０の直上以外の領域上に、絶縁膜１５１、１５２（すなわち、絶縁膜１５１上に絶縁膜１５２が積層された積層膜）が位置する。
　転送ゲート電極ＴＧは、第１導体部ＴＧ１と、第１導体部ＴＧ１に電気的に接続する第２導体部ＴＧ２とを有する。第１導体部ＴＧ１は、絶縁膜１５１上に位置する。第２導体部ＴＧ２は、絶縁膜１５１上に絶縁膜１５２が積層された積層膜上に位置する。換言すると、半導体層１００Ｓと第１導体部ＴＧ１との間に絶縁膜１５１が位置し、半導体層１００Ｓと第２導体部ＴＧ２との間に上記の積層膜が位置する。
　第１導体部ＴＧ１及び第１導体部ＴＧ２は、導電性の材料で構成されており、例えば、不純物が添加されたドープドポリシリコンで構成されている。第１導体部ＴＧ１と第２導体部ＴＧ２は、同一工程で同時に形成（すなわち、一括で形成）されていてもよいし、別々に形成（すなわち、第１導体部ＴＧ１が先に形成され、その後で第２導体部ＴＧ２が形成）されていてもよい。
　第２導体部ＴＧ２よりも第１導体部ＴＧ１の方が半導体層１００Ｓに近いため、半導体層１００Ｓにおいて絶縁膜１５１を挟んで第１導体部ＴＧ１と対向する領域とその近傍に、チャネル領域１４０が形成される。
　第１導体部ＴＧ１は、半導体層１００Ｓと第２導体部ＴＧ２との間に位置する。半導体層１００Ｓの法線方向からの平面視で、第２導体部ＴＧ２は第１導体部ＴＧ１よりも面積が大きい。これにより、転送ゲート電極ＴＧにおいて貫通電極ＴＧＶとの接続面積を広く確保することができ、転送ゲート電極ＴＧ上に貫通電極ＴＧＶを配置することが容易となっている。
　転送ゲート電極ＴＧのゲート長方向（すなわち、直線Ａ´－Ｂに平行な方向）における第１導体部ＴＧ１の長さをＬ１とし、ゲート長方向における第２導体部ＴＧ２の長さをＬ２とすると、第２導体部ＴＧ２の長さＬ２は第１導体部ＴＧ１の長さＬ１よりも長い。転送ゲート電極ＴＧのゲート長方向における第１導体部ＴＧ１の中心をＣＬ１とし、ゲート長方向における第２導体部ＴＧ２の中心をＣＬ２とすると、第２導体部ＴＧ２の中心ＣＬ２よりも、第１導体部ＴＧ１の中心ＣＬ１の方が、フローティングディフュージョンに近い側に位置する。これにより、フローティングディフュージョンの近くにチャネル領域１４０を形成することが容易となっている。
　また、転送ゲート電極ＴＧのゲート長方向に平行で、かつ、転送ゲート電極ＴＧのゲート幅方向の中心を通る直線（すなわち、直線Ａ´－Ｂ）に対して、第１導体部ＴＧ１は線対称となっている。これにより、第１導体部ＴＧ１の直下に形成されるチャネル領域１４０の幅を広くすることが容易となり、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷ｅ－の転送効率を高めることが容易となっている。
　なお、図７Ａに示すように、本実施形態に係る撮像装置１では、画素分離部１１７にＰ型領域１３０が部分的に設けられていてもよい。例えば、Ｐ型領域１３０は、隣り合う一方の画素５４１の表面側に位置するＰウェル層１１５と、他方の画素５４１の表面側に位置するＰウェル層１１５とを電気的に接続する。Ｐ型領域１３０におけるＰ型濃度は、Ｐウェル層１１５におけるＰ型濃度よりも低濃度である。
　これによれば、隣接する画素５４１間の電位障壁を低くすることができ、隣接する一方の画素から他方の画素との間で電荷ｅ－が移動し易くなる。例えば、行方向（Ｈ方向）で隣り合う一対の画素５４１を同色の一画素として使用してよく、この場合、Ｈ方向で隣り合う一対の画素５４１の出力が合成されて一画素の出力となる。Ｐ型領域１３０により、一対の画素５４１間の電位障壁が低くなり、一方の画素５４１で電荷ｅ－がオーバフローする前に、一方の画素５４１から他方の画素５４１へ電荷ｅ－が移動することが可能となる。これにより、一対の画素５４１から出力される一画素の出力を、受光量に対して、より線形に近づけることが可能となる。
（比較例）
　図８は、本開示の比較例に係る画素５４１´の構成例を示す断面図である。図８に示すように、比較例に係る画素５４１´は転送トランジスタＴＲ´を有する。転送トランジスタＴＲ´の転送ゲート電極ＴＧ´は、実施形態の転送ゲート電極ＴＧとは異なり、平坦な導体部（例えば、第２導体部ＴＧ２）のみで構成されている。また、転送ゲート電極ＴＧ´と半導体層１００Ｓとの間には絶縁膜１５１´が配置されている。
（転送ゲート電極の容量の比較）
　本開示者は、図７Ａ及び図７Ｂに示した実施形態に係る転送トランジスタＴＲの転送ゲート電極ＴＧの容量と、図８に示した比較例に係る転送トランジスタＴＲ´の転送ゲート電極ＴＧ´の容量とを比較した。
　この比較では、実施形態に係る転送トランジスタＴＲについて、絶縁膜１５１の膜厚Ｔ１を６．５ｎｍとし、絶縁膜１５２の膜厚Ｔ２を１８０ｎｍとし、絶縁膜１５１、１５２の比誘電率を３．９とした。また、転送トランジスタＴＲにおいて、第１導体部ＴＧ１の平面視による面積を０．０２μｍ２とし、第２導体部ＴＧ２の平面視による面積を０．１１２μｍ２とした。半導体層１００ＳはＳｉ基板であり、導体であると仮定した。この条件のもとで、転送ゲート電極ＴＧの容量を簡易計算すると、０．１２４ｆＦであった。
　また、比較例に係る転送トランジスタＴＲ´について、絶縁膜１５１´の膜厚Ｔ´を６．５ｎｍとし、絶縁膜１５１の比誘電率を３．９とし、転送ゲート電極ＴＧ´の平面視による面積を０．１１２μｍ２とした。この条件のもとで、転送ゲート電極ＴＧ´の容量を簡易計算すると、０．５９５ｆＦであった。
　比較例に係る転送ゲート電極ＴＧ´の容量を１とすると、実施形態に係る転送ゲート電極ＴＧの容量は０．２１となる。この結果から、実施形態に係る転送ゲート電極ＴＧは、比較例に係る転送ゲート電極ＴＧ´よりも容量が低いことが確認された。
（実施形態の効果）
　以上説明したように、本開示の実施形態に係る撮像装置１は、半導体層１００Ｓ（本開示の「第１基板」の一例）と、半導体層１００Ｓに設けられた複数の画素５４１と、を有する。複数の画素５４１の各々は、半導体層１００Ｓ内に設けられたフォトダイオードＰＤ（本開示の「光電変換部」の一例）と、半導体層１００Ｓ内に設けられたフローティングディフュージョンＦＤ（本開示の「電荷蓄積部」の一例）と、半導体層１００Ｓの表面（本開示の「表面」の一例）側に設けられ、フォトダイオードＰＤからフローティングディフュージョンＦＤへ電荷ｅ－を転送する転送トランジスタＴＲと、を有する。転送トランジスタＴＲは、半導体層１００Ｓの表面上に絶縁膜１５０を介して設けられた転送ゲート電極ＴＧを有する。絶縁膜１５０は、半導体層１００Ｓに形成されるチャネル領域１４０上に位置する第１絶縁膜と、半導体層１００Ｓにおいてチャネル領域１４０以外の領域上に位置する第２絶縁膜とを有する。例えば、第１絶縁膜は、絶縁膜１５１である。第２絶縁膜は、絶縁膜１５１上に絶縁膜１５２が積層された積層膜である。第２絶縁膜は、第１絶縁膜よりも膜厚が厚い。
　これによれば、転送ゲート電極ＴＧと半導体層１００Ｓとの間に生じる容量の一部であって、第２絶縁膜上に位置する部分（例えば、第２導体部ＴＧ２）と半導体層１００Ｓとの間の容量を小さくすることができる。これにより、第１絶縁膜と第２絶縁膜とが互いに同じ膜厚である場合（例えば、図８に示した比較例）と比べて、転送ゲート電極ＴＧの容量を低減することができる。これにより、例えば、転送トランジスタＴＲのセトリングタイムを低減することができ、転送トランジスタＴＲの高速化が可能となる。
　また、転送ゲート電極ＴＧにおいて、貫通電極ＴＧＶとの接続面積を広く確保しつつ、転送ゲート電極ＴＧの容量を低減することが可能となる。詳しく説明すると、図４に示したように、第１基板１００に第２基板２００が積層された積層構造の撮像装置１において、層間絶縁膜１２３や絶縁領域２１２に径の小さい貫通穴を形成したり、径の小さい貫通穴に電極材を隙間なく埋め込んだりすることは、製造技術上の難易度が高い。このため、層間絶縁膜１２３等を貫通する貫通電極ＴＧＶの径を小さくすることには限界があり、貫通電極ＴＧＶの径は一定以上の大きさに形成される。このため、転送ゲート電極ＴＧにおける貫通電極ＴＧＶとの接続面積も、一定以上の大きさが必要となる。比較例では、貫通電極ＴＧＶとの接続面積を確保する必要から、転送ゲート電極ＴＧ´を大きく形成する必要があり、転送ゲート電極ＴＧ´の容量も大きかった。
　これに対し、本開示の実施形態に係る撮像装置１では、転送ゲート電極ＴＧが第１導体部ＴＧ１と第２導体部ＴＧ２とを有する。第２導体部ＴＧの単位面積当たりの容量は、第１導体部ＴＧ１の単位面積当たりの容量よりも小さい。これにより、転送ゲート電極ＴＧと貫通電極ＴＧＶとの接続面積を広く確保しつつ、転送ゲート電極ＴＧの容量を低減することが可能となる。
　また、本開示の実施形態に係る撮像装置１では、図７Ｂに示したように、転送ゲート電極ＴＧの第２導体部ＴＧ２よりもパッド部１２０の方が、半導体層１００Ｓに近い側に位置することが好ましい。これにより、第２導体部ＴＧ２とパッド部１２０とが同じ高さに位置する場合と比べて、第２導体部ＴＧ２とパッド部１２０との距離を長くすることができるので、第２導体部ＴＧ２とパッド部１２０との間に生じる容量を低減することができる。
（変形例１）
　図９は、本開示の実施形態に係る画素５４１の変形例１を示す平面図である。図９に示す変形例１において、画素５４１は転送トランジスタＴＲＡを有する。転送トランジスタＴＲＡは、図７Ａ及び図７Ｂに示した転送トランジスタＴＲとは異なり、直線Ａ´－Ｂに対して非対称となっている。転送トランジスタＴＲＡでは、転送トランジスタＴＲと比べて、第１導体部とＰ型領域１３０との距離Ｄが長くなっている。これにより、第１導体部ＴＧ１の電位がＰ型領域１３０の電位に影響することを抑制することができる。Ｐ型領域１３０を介した電荷移動特性の変動を抑制することができる。
（変形例２）
　図１０は、本開示の実施形態に係る画素５４１の変形例２を示す平面図である。図１０に示す変形例２において、画素５４１は転送トランジスタＴＲＢを有する。転送トランジスタＴＲＢの第１導体部ＴＧ１は、第２導体部ＴＧ２から半導体層１００Ｓに向けて径が徐々に小さくなる、テーパ形状を有する。これによれば、第１導体部ＴＧ１と絶縁膜１５１との接触面積を小さくすることができ、第１導体部ＴＧ１と半導体層１００Ｓの間の容量をさらに低減することが可能である。また、第１導体部ＴＧ１と半導体層１００Ｓの間の容量を低減しつつ、第１導体部ＴＧ１を第２導体部ＴＧ２になだらかに接続することができる。
　テーパ形状の第１導体部ＴＧ１は、例えば、マスクを用いて絶縁膜１５２に、サイドエッチが進行するようなエッチング処理を施して、内側面がテーパ形状の接続ビアを形成し、形成した接続ビア内に導電材料（例えば、不純物が添加されたドープドポリシリコン）を堆積することによって形成することができるので、製造が容易である。
（変形例３）
　図１１Ａ及び図１１Ｂは、本開示の実施形態に係る画素５４１の変形例３を示す平面図及び断面図である。図１１Ａ及び図１１Ｂに示す変形例３において、画素５４１は転送トランジスタＴＲＣを有する。転送トランジスタＴＲＣは、図７Ａ及び図７Ｂに示した転送トランジスタＴＲと比較して、第１導体部ＴＧ１のゲート長方向の長さＬ１が長くなっている。これによれば、図７Ａ及び図７Ｂに示した転送トランジスタＴＲと比較して、転送ゲート電極ＴＧの容量は増えてしまうが、ゲート変調による電流のオン／オフは容易となる。
（変形例４）
　図１２Ａ及び図１２Ｂは、本開示の実施形態に係る画素５４１の変形例４を示す平面図及び断面図である。図１２Ａ及び図１２Ｂに示す変形例４において、画素５４１の平面視による形状は正方形、または正方形に近い形を有する。また、画素５４１は、転送トランジスタＴＲＤを有する。図７Ａ及び図７Ｂに示した転送トランジスタＴＲと同様に、図１２Ａ及び図１２Ｂに示す転送トランジスタＴＲＤにおいても、転送ゲート電極ＴＧは第１導体部ＴＧ１と第２導体部ＴＧ２とを有するため、転送ゲート電極ＴＧの容量を低減することができる。また、画素５４１の平面視による形状は、正方形、または正方形に近い形である。画素５４１の形は通常型であり、多画素化が容易である。
＜その他の実施形態＞
　上記のように、本開示は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。本開示に係る技術（本技術）はここでは記載していない様々な実施形態等を含むことは勿論である。
　例えば、上記の実施形態では、４つの画素が１つの共有画素構造を構成していることを説明したが、本技術はこれに限定されない。本技術において、画素は共有画素構造でなくてもよい。具体的には、１つの画素が、１つのフォトダイオードＰＤと、１つの転送トランジスタＴＲと、１つのフローティングディフュージョンＦＤと、１つのリセットトランジスＲＳＴと、１つの増幅トランジスタＡＭＰとで構成されていてもよく、さらに、これらに１つの選択トランジスタＳＥＬを追加して構成されていてもよい。
　また、上記の実施形態では、撮像装置１が、第１基板１００と、第１基板１００の表面側に貼り合わせた第２基板２００とを有し、第１基板１００にフォトダイオードＰＤ、フローティングディフュージョンＦＤ、転送トランジスタＴＲ等が形成され、第２基板２００に増幅トランジスタＡＭＰ等を含む画素回路２１０が形成されていることを説明したが、本技術はこれに限定されない。本技術では、第１基板１００と第２基板２００とが１つの基板で構成されていてもよい。１つの基板にフォトダイオードＰＤ、フローティングディフュージョンＦＤ、転送トランジスタＴＲ、画素回路２１０等が形成されていてもよい。そして、この１つの基板に、画像信号処理部５６０等が形成された第３基板３００を貼り合わせるようにしてもよい。
　また、本技術は、一例として、以下の適用例、応用例を含む。
　＜適用例＞
　図１３は、上記実施の形態およびその変形例に係る撮像装置１を備えた撮像システム７の概略構成の一例を示す図である。
　撮像システム７は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。撮像システム７は、例えば、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路２４３、フレームメモリ２４４、表示部２４５、記憶部２４６、操作部２４７および電源部２４８を備えている。撮像システム７において、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路２４３、フレームメモリ２４４、表示部２４５、記憶部２４６、操作部２４７および電源部２４８は、バスライン２４９を介して相互に接続されている。
　上記実施の形態およびその変形例に係る撮像装置１は、入射光に応じた画像データを出力する。ＤＳＰ回路２４３は、上記実施の形態およびその変形例に係る撮像装置１から出力される信号（画像データ）を処理する信号処理回路である。フレームメモリ２４４は、ＤＳＰ回路２４３により処理された画像データを、フレーム単位で一時的に保持する。表示部２４５は、例えば、液晶パネルや有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネル等のパネル型表示装置からなり、上記実施の形態およびその変形例に係る撮像装置１で撮像された動画又は静止画を表示する。記憶部２４６は、上記実施の形態およびその変形例に係る撮像装置１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。操作部２４７は、ユーザによる操作に従い、撮像システム７が有する各種の機能についての操作指令を発する。電源部２４８は、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路２４３、フレームメモリ２４４、表示部２４５、記憶部２４６および操作部２４７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　次に、撮像システム７における撮像手順について説明する。
　図１４は、撮像システム７における撮像動作の一例を示すフローチャートである。ユーザは、操作部２４７を操作することにより撮像開始を指示する（ステップＳ１０１）。すると、操作部２４７は、撮像指令を撮像装置１に送信する（ステップＳ１０２）。撮像装置１（具体的にはシステム制御回路３６）は、撮像指令を受けると、所定の撮像方式での撮像を実行する（ステップＳ１０３）。
　撮像装置１は、撮像により得られた画像データをＤＳＰ回路２４３に出力する。ここで、画像データとは、フローティングディフュージョンＦＤに一時的に保持された電荷に基づいて生成された画素信号の全画素分のデータである。ＤＳＰ回路２４３は、撮像装置１から入力された画像データに基づいて所定の信号処理（例えばノイズ低減処理など）を行う（ステップＳ１０４）。ＤＳＰ回路２４３は、所定の信号処理がなされた画像データをフレームメモリ２４４に保持させ、フレームメモリ２４４は、画像データを記憶部２４６に記憶させる（ステップＳ１０５）。このようにして、撮像システム７における撮像が行われる。
　本適用例では、上記実施の形態およびその変形例に係る撮像装置１が撮像システム７に適用される。これにより、撮像装置１における転送ゲート電極の容量を低減することができ、画像信号の転送特性を向上させることができるので、高性能な撮像システム７を提供することができる。
　＜応用例＞
［応用例１］
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。この例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１６は、撮像部１２０３１の設置位置の例を示す図である。
　図１６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、上記実施の形態およびその変形例に係る撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１における転送ゲート電極の容量を低減することができ、画像信号の転送特性を向上させることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
［応用例２］
　図１７は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図１７では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図１８は、図１７に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００のカメラヘッド１１１０２に設けられた撮像部１１４０２に好適に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、撮像部１１４０２における転送ゲート電極の容量を低減することができ、画像信号の転送特性を向上させることができるので、高性能な内視鏡１１１００を提供することができる。
　このように、本技術は、上述した実施形態の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本開示は以下のような構成も取ることができる。
（１）
　第１基板と、
　前記第１基板に設けられた複数の画素と、を有し、
　前記複数の画素の各々は、
　前記第１基板内に設けられた光電変換部と、
　前記第１基板内に設けられた電荷蓄積部と、
　前記第１基板の第１面側に設けられ、前記光電変換部から前記電荷蓄積部へ電荷を転送する転送トランジスタと、を有し、
　前記転送トランジスタは、
　前記第１基板の前記第１面上に絶縁膜を介して設けられた転送ゲート電極を有し、
　前記絶縁膜は、
　前記第１基板に形成されるチャネル領域上に位置する第１絶縁膜と、
　前記第１基板において前記チャネル領域以外の領域上に位置する第２絶縁膜と、を有し、
　前記第２絶縁膜は前記第１絶縁膜よりも膜厚が厚い、撮像装置。
（２）
　前記転送ゲート電極は、
　前記第１絶縁膜上に位置する第１導体部と、
　前記第１導体部に接続し、前記第２絶縁膜上に位置する第２導体部と、を有する前記（１）に記載の撮像装置。
（３）
　第１基板と、
　前記第１基板に設けられた複数の画素と、を有し、
　前記複数の画素の各々は、
　前記第１基板内に設けられた光電変換部と、
　前記第１基板内に設けられた電荷蓄積部と、
　前記第１基板の第１面側に設けられ、前記光電変換部から前記電荷蓄積部へ電荷を転送する転送トランジスタと、を有し、
　前記転送トランジスタは、
　前記第１基板の前記第１面上に絶縁膜を介して設けられた転送ゲート電極を有し、
　前記転送ゲート電極は、
　第１導体部と、
　前記第１導体部に接続する第２導体部と、を有し、
　前記絶縁膜は、
　前記第１基板と前記第１導体部との間に位置する第１絶縁膜と、
　前記第１基板と前記第２導体部との間に位置する第２絶縁膜と、を有し、
　前記第２絶縁膜は前記第１絶縁膜よりも膜厚が厚い、撮像装置。
（４）
　前記第１基板と前記第２導体部との間に前記第１導体部が位置する、前記（２）又は（３）に記載の撮像装置。
（５）
　前記転送ゲート電極のゲート長方向における前記第２導体部の中心よりも、前記ゲート長方向における前記第１導体部の中心の方が、前記電荷蓄積部に近い側に位置する前記（４）に記載の撮像装置。
（６）
　前記第１基板の前記第１面側に設けられ、前記複数の画素のうち隣接する画素間で共有される共有導体、をさらに有し、
　前記共有導体は、前記隣接する画素の一方の前記電荷蓄積部と他方の前記電荷蓄積部とにそれぞれ接続する、前記（２）から（５）のいずれか１項に記載の撮像装置。
（７）
　前記第１基板の前記第１面側に設けられた層間絶縁膜と、
　前記層間絶縁膜を介して前記第１基板と向かい合う第２基板と、
　前記第２基板に設けられ、前記共有導体を通して前記第１基板から前記第２基板に転送される電荷を増幅する増幅トランジスタと、をさらに有する前記（６）に記載の撮像装置。
（８）
　前記第２導体部よりも前記共有導体の方が、前記第１基板に近い側に位置する、前記（６）又は（７）に記載の撮像装置。
（９）
　前記層間絶縁膜を貫通して前記第２導体部に接続する貫通電極、をさらに有する前記（７）又は（８）に記載の撮像装置。
１　撮像装置
７　撮像システム
３６　システム制御回路
１００　第１基板
１００Ｓ、２００Ｓ、３００Ｓ　半導体層
１００Ｔ、２００Ｔ、３００Ｔ　配線層
１１１、１１７Ｂ、１５０、１５１、１５２　絶縁膜
１１２　固定電荷膜
１１３　第１ピニング領域
１１４　ｎ型半導体領域
１１５　Ｐウェル層
１１６　第２ピニング領域
１１７　画素分離部
１１７Ａ　遮光膜
１１８　ＶＳＳコンタクト領域
１１９、１２３　層間絶縁膜
１２０、１２１　パッド部
１２０Ｃ、１２１Ｃ　接続ビア
１２０Ｅ、１２１Ｅ　貫通電極
１２１　パッド部
１２２　パッシベーション膜
１２４　接合膜
１３０　Ｐ型領域
１４０　チャネル領域
２００　第２基板
２００Ｓ、３００Ｓ　半導体層
２００Ｔ、３００Ｔ　配線層
２０１、２０２、３０１、３０２　コンタクト部
２０１Ｒ、２０２Ｒ、３０１Ｒ、３０２Ｒ　コンタクト領域
２１０　画素回路
２１１　ウェル領域
２１２　絶縁領域
２４３　ＤＳＰ回路
２４４　フレームメモリ
２４５　表示部
２４６　記憶部
２４７　操作部
２４８　電源部
２４９　バスライン
３００　第３基板
４０１　受光レンズ
５１０Ａ　入力部
５１０Ｂ　出力部
５２０　行駆動部
５３０　タイミング制御部
５３９　画素共有ユニット
５４０　画素アレイ部
５４０Ｂ　周辺部
５４１、５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄ　画素
５４２　行駆動信号線
５４３　垂直信号線（列読出し線）
５４４　電源線
５５０　列信号処理部
５６０　画像信号処理部
１１０００　内視鏡手術システム
１１１００　内視鏡
１１１０１　鏡筒
１１１０２　カメラヘッド
１１１１０　術具
１１１１１　気腹チューブ
１１１１２　エネルギー処置具
１１１２０　支持アーム装置
１１１３１　術者（医師）
１１１３２　患者
１１１３３　患者ベッド
１１２００　カート
１１２０１　カメラコントロールユニット（ＣＣＵ）
１１２０２　表示装置
１１２０３　光源装置
１１２０４　入力装置
１１２０５　処置具制御装置
１１２０６　気腹装置
１１２０７　レコーダ
１１２０８　プリンタ
１１４００　伝送ケーブル
１１４０１　レンズユニット
１１４０２、１２０３１、１２１０１、１２１０２、１２１０３、１２１０４、１２１０５　撮像部
１１４０３　駆動部
１１４０４　通信部
１１４０５　カメラヘッド制御部
１１４１１　通信部
１１４１２　画像処理部
１１４１３　制御部
１２０００　車両制御システム
１２００１　通信ネットワーク
１２０１０　駆動系制御ユニット
１２０２０　ボディ系制御ユニット
１２０３０　車外情報検出ユニット
１２０４０　車内情報検出ユニット
１２０４１　運転者状態検出部
１２０５０　統合制御ユニット
１２０５１　マイクロコンピュータ
１２０５２　音声画像出力部
１２０６１　オーディオスピーカ
１２０６２　表示部
１２０６３　インストルメントパネル
１２１００　車両
１２１１１、１２１１２、１２１１３、１２１１４　撮像範囲
ＡＭＰ　増幅トランジスタ
ＣＬ１、ＣＬ２　中心
ＦＤ、ＦＤ１、ＦＤ２、ＦＤ３、ＦＤ４　フローティングディフュージョン
ＦＤＧ　ＦＤ変換ゲイン切替トランジスタ
Ｈ１、Ｈ２　接続孔部
Ｌ　光
ＰＤ、ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４　フォトダイオード
ＲＳＴ　リセットトランジスタ
ＳＥＬ　選択トランジスタ
Ｔ´、Ｔ１、Ｔ２　膜厚
ＴＡ、ＴＢ　外部端子
ＴＧ　転送ゲート電極
ＴＧ１　第１導体部
ＴＧ２　第２導体部
ＴＧＶ　貫通電極
ＴＲ、ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４、ＴＲＡ、ＴＲＢ、ＴＲＣ、ＴＲＤ　転送トランジスタ
ＶＤＤ　電源線
ＶＳＳ　基準電位線

Claims (9)

  1. 　第１基板と、
    　前記第１基板に設けられた複数の画素と、を有し、
    　前記複数の画素の各々は、
    　前記第１基板内に設けられた光電変換部と、
    　前記第１基板内に設けられた電荷蓄積部と、
    　前記第１基板の第１面側に設けられ、前記光電変換部から前記電荷蓄積部へ電荷を転送する転送トランジスタと、を有し、
    　前記転送トランジスタは、
    　前記第１基板の前記第１面上に絶縁膜を介して設けられた転送ゲート電極を有し、
    　前記絶縁膜は、
    　前記第１基板に形成されるチャネル領域上に位置する第１絶縁膜と、
    　前記第１基板において前記チャネル領域以外の領域上に位置する第２絶縁膜と、を有し、
    　前記第２絶縁膜は前記第１絶縁膜よりも膜厚が厚い、撮像装置。
  2. 　前記転送ゲート電極は、
    　前記第１絶縁膜上に位置する第１導体部と、
    　前記第１導体部に接続し、前記第２絶縁膜上に位置する第２導体部と、を有する請求項１に記載の撮像装置。
  3. 　第１基板と、
    　前記第１基板に設けられた複数の画素と、を有し、
    　前記複数の画素の各々は、
    　前記第１基板内に設けられた光電変換部と、
    　前記第１基板内に設けられた電荷蓄積部と、
    　前記第１基板の第１面側に設けられ、前記光電変換部から前記電荷蓄積部へ電荷を転送する転送トランジスタと、を有し、
    　前記転送トランジスタは、
    　前記第１基板の前記第１面上に絶縁膜を介して設けられた転送ゲート電極を有し、
    　前記転送ゲート電極は、
    　第１導体部と、
    　前記第１導体部に接続する第２導体部と、を有し、
    　前記絶縁膜は、
    　前記第１基板と前記第１導体部との間に位置する第１絶縁膜と、
    　前記第１基板と前記第２導体部との間に位置する第２絶縁膜と、を有し、
    　前記第２絶縁膜は前記第１絶縁膜よりも膜厚が厚い、撮像装置。
  4. 　前記第１基板と前記第２導体部との間に前記第１導体部が位置する、請求項２に記載の撮像装置。
  5. 　前記転送ゲート電極のゲート長方向における前記第２導体部の中心よりも、前記ゲート長方向における前記第１導体部の中心の方が、前記電荷蓄積部に近い側に位置する請求項４に記載の撮像装置。
  6. 　前記第１基板の前記第１面側に設けられ、前記複数の画素のうち隣接する画素間で共有される共有導体、をさらに有し、
    　前記共有導体は、前記隣接する画素の一方の前記電荷蓄積部と他方の前記電荷蓄積部とにそれぞれ接続する、請求項２に記載の撮像装置。
  7. 　前記第１基板の前記第１面側に設けられた層間絶縁膜と、
    　前記層間絶縁膜を介して前記第１基板と向かい合う第２基板と、
    　前記第２基板に設けられ、前記共有導体を通して前記第１基板から前記第２基板に転送される電荷を増幅する増幅トランジスタと、をさらに有する請求項６に記載の撮像装置。
  8. 　前記第２導体部よりも前記共有導体の方が、前記第１基板に近い側に位置する、請求項６に記載の撮像装置。
  9. 　前記層間絶縁膜を貫通して前記第２導体部に接続する貫通電極、をさらに有する請求項７に記載の撮像装置。
PCT/JP2022/035667 2021-10-05 2022-09-26 撮像装置 WO2023058484A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021163900 2021-10-05
JP2021-163900 2021-10-05

Publications (1)

Publication Number Publication Date
WO2023058484A1 true WO2023058484A1 (ja) 2023-04-13

Family

ID=85804241

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/035667 WO2023058484A1 (ja) 2021-10-05 2022-09-26 撮像装置

Country Status (1)

Country Link
WO (1) WO2023058484A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120181588A1 (en) * 2011-01-13 2012-07-19 International Business Machines Corporation Pixel sensor cells with a split-dielectric transfer gate
WO2013027524A1 (ja) * 2011-08-24 2013-02-28 シャープ株式会社 固体撮像素子
WO2016027682A1 (ja) * 2014-08-19 2016-02-25 ソニー株式会社 固体撮像素子および電子機器
JP2016115855A (ja) * 2014-12-16 2016-06-23 キヤノン株式会社 固体撮像装置
WO2019220810A1 (ja) * 2018-05-16 2019-11-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
US20200266223A1 (en) * 2019-02-15 2020-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Low noise vertical gate device structure
WO2020262643A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120181588A1 (en) * 2011-01-13 2012-07-19 International Business Machines Corporation Pixel sensor cells with a split-dielectric transfer gate
WO2013027524A1 (ja) * 2011-08-24 2013-02-28 シャープ株式会社 固体撮像素子
WO2016027682A1 (ja) * 2014-08-19 2016-02-25 ソニー株式会社 固体撮像素子および電子機器
JP2016115855A (ja) * 2014-12-16 2016-06-23 キヤノン株式会社 固体撮像装置
WO2019220810A1 (ja) * 2018-05-16 2019-11-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
US20200266223A1 (en) * 2019-02-15 2020-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Low noise vertical gate device structure
WO2020262643A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Similar Documents

Publication Publication Date Title
WO2020189534A1 (ja) 撮像素子および半導体素子
WO2020262559A1 (ja) 撮像装置
JP2023169424A (ja) 固体撮像素子
WO2022138467A1 (ja) 固体撮像装置
WO2022085722A1 (ja) 撮像装置および受光素子
WO2020262502A1 (ja) 固体撮像装置
US20220262832A1 (en) Semiconductor device and imaging device
WO2020262323A1 (ja) 撮像装置
WO2022172711A1 (ja) 光電変換素子および電子機器
WO2022202127A1 (ja) 撮像素子及び撮像装置
JP2021005619A (ja) 撮像装置
US20230378219A1 (en) Imaging device and electronic apparatus
US20220367539A1 (en) Imaging device
US20220239853A1 (en) Solid-state imaging device and electronic device
WO2023058484A1 (ja) 撮像装置
WO2023223743A1 (ja) 光検出素子
WO2024014209A1 (ja) 撮像装置
WO2023249016A1 (ja) 撮像素子および撮像装置
WO2023243440A1 (ja) 比較器、光検出素子および電子機器
WO2023136174A1 (ja) 固体撮像装置および電子機器
WO2024127853A1 (ja) 光検出装置及び電子機器
WO2024111457A1 (ja) 光検出装置、その製造方法、及び電子機器
WO2023106308A1 (ja) 受光装置
WO2024090081A1 (ja) 増幅回路、コンパレータおよび固体撮像装置
WO2022254824A1 (ja) 撮像素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22878355

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE