WO2020090403A1 - 固体撮像素子および撮像装置 - Google Patents

固体撮像素子および撮像装置 Download PDF

Info

Publication number
WO2020090403A1
WO2020090403A1 PCT/JP2019/039986 JP2019039986W WO2020090403A1 WO 2020090403 A1 WO2020090403 A1 WO 2020090403A1 JP 2019039986 W JP2019039986 W JP 2019039986W WO 2020090403 A1 WO2020090403 A1 WO 2020090403A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
transistor
channel region
pixel
gate electrode
Prior art date
Application number
PCT/JP2019/039986
Other languages
English (en)
French (fr)
Inventor
真弥 山川
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to DE112019005424.4T priority Critical patent/DE112019005424T5/de
Priority to CN201980067928.2A priority patent/CN112868102A/zh
Priority to US17/288,088 priority patent/US20210384237A1/en
Priority to JP2020553731A priority patent/JPWO2020090403A1/ja
Publication of WO2020090403A1 publication Critical patent/WO2020090403A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Definitions

  • the present technology relates to a solid-state imaging device and an imaging device having a photoelectric conversion unit.
  • image sensors have been used not only for imaging, but also for monitoring and automatic driving of automobiles.
  • a solid-state image sensor such as a CCD (Charge Coupled Device) and a CMOS (Complementary Metal Oxide Semiconductor) is used.
  • CCD Charge Coupled Device
  • CMOS Complementary Metal Oxide Semiconductor
  • the solid-state imaging device includes, for example, a photoelectric conversion unit provided for each pixel and an output transistor that outputs a signal charge generated in the photoelectric conversion unit to a drive circuit (see, for example, Patent Document 1).
  • a solid-state imaging device (1) is provided with a first substrate having a photoelectric conversion unit and a transfer transistor electrically connected to the photoelectric conversion unit, and facing the first substrate, And a second substrate having an output transistor including a gate electrode, a first-conductivity-type channel region arranged to face the gate electrode, and a first-conductivity-type source / drain region adjacent to the channel region,
  • the signal charge generated in the photoelectric conversion unit is provided with a drive circuit that is output via the transfer transistor and the output transistor.
  • An imaging device (1) according to an embodiment of the present disclosure includes the solid-state imaging device (1) according to the embodiment of the present disclosure.
  • a solid-state imaging device (2) includes a photoelectric conversion unit, a transfer transistor electrically connected to the photoelectric conversion unit, and a transfer transistor electrically connected to the transfer transistor.
  • An output transistor including a channel region, a gate electrode having a plurality of surfaces covering the channel region, a source / drain region of the first conductivity type adjacent to the channel region, and a signal charge generated by the photoelectric conversion unit are transferred.
  • a drive circuit that outputs via a transistor and an output transistor.
  • An imaging device (2) according to an embodiment of the present disclosure includes the solid-state imaging device (2) according to the embodiment of the present disclosure.
  • the output transistor has the same conductivity type as the conductivity type of the source / drain region (first conductivity type).
  • the current path of the channel region is formed apart from the interface on the gate electrode side. This makes it difficult for the carriers flowing in the channel region to be trapped (trapped) at the interface on the gate electrode side.
  • FIG. 3 is a block diagram illustrating an example of a functional configuration of the image sensor according to the first embodiment of the present disclosure.
  • FIG. 3 is a diagram illustrating an example of a circuit configuration of the pixel shown in FIG. 1.
  • FIG. 2 is a schematic plan view showing an example of the configuration of the pixel shown in FIG. 1.
  • FIG. 4 is a schematic diagram showing a cross-sectional configuration along the line A-A ′ shown in FIG. 3.
  • FIG. 4 is a schematic diagram showing a cross section taken along line B-B ′ shown in FIG. 3. It is a cross-sectional schematic diagram showing the other example of a structure of the gate electrode shown in FIG. 4B. It is a cross-sectional schematic diagram corresponding to FIG.
  • FIG. 4A of the amplification transistor which concerns on a comparative example is a schematic cross-sectional view corresponding to FIG. 4B of an amplification transistor according to a comparative example. It is a cross-sectional schematic diagram showing the electric current path which flows through the amplification transistor shown in FIG. 4B.
  • FIG. 9 is a schematic cross-sectional view showing a configuration of an image sensor according to Modification 1. 9 is a schematic cross-sectional view showing the configuration of an image sensor according to Modification 2.
  • FIG. FIG. 11 is a diagram illustrating an example of a circuit configuration of pixels of an image sensor according to Modification 3.
  • FIG. 11 is a schematic diagram illustrating an example of a planar configuration of the image sensor illustrated in FIG. 10.
  • FIG. 13 is a diagram illustrating an example of the pixel and the readout circuit of FIG. 12.
  • FIG. 13 is a diagram illustrating an example of the pixel and the readout circuit of FIG. 12.
  • FIG. 13 is a diagram illustrating an example of the pixel and the readout circuit of FIG. 12.
  • FIG. 13 is a diagram illustrating an example of the pixel and the readout circuit of FIG. 12. It is a figure showing an example of the connection mode of a plurality of read-out circuits and a plurality of vertical signal lines.
  • FIG. 13 is a diagram illustrating an example of a vertical cross-sectional configuration of the image sensor of FIG. 12.
  • FIG. 11 is a schematic plan view showing the configuration of a main part of an image sensor according to Modification 4. It is a schematic diagram showing the cross-sectional structure along the AA 'line shown in FIG. It is a schematic diagram showing the cross-sectional structure along the B-B 'line shown in FIG.
  • FIG. 20B is a schematic sectional view illustrating a step of the method of manufacturing the image pickup device illustrated in FIG. 20A or the like. It is a cross-sectional schematic diagram showing the process of following FIG. 21A. It is a cross-sectional schematic diagram showing the process of following FIG. 21B. It is a cross-sectional schematic diagram showing the other example of the process of following FIG. 21C. It is a cross-sectional schematic diagram showing the process of following FIG. 22A.
  • FIG. 23C is a cross-sectional schematic diagram showing a process following on the process shown in FIG. 22B. It is a cross-sectional schematic diagram showing the process of following FIG. 22C. It is a cross-sectional schematic diagram showing the process of following FIG. 22D. It is a cross-sectional schematic diagram showing the process of following FIG. 22E. It is a cross-sectional schematic diagram showing the process of following FIG. 22F. It is a cross-sectional schematic diagram showing the process of following FIG. 22G.
  • FIG. 11 is a schematic cross-sectional view showing a configuration of a main part of an image sensor according to Modification 5.
  • FIG. 24 is a diagram illustrating an example of a horizontal cross-sectional configuration of the image sensor of FIG. 23.
  • FIG. 24 is a diagram illustrating an example of a horizontal cross-sectional configuration of the image sensor of FIG. 23.
  • FIG. 24 is a diagram illustrating an example of a horizontal cross-sectional configuration of the image sensor of FIG. 23. It is a figure showing an example of the wiring layout in the horizontal surface of the image sensor of FIG. It is a figure showing an example of the wiring layout in the horizontal surface of the image sensor of FIG. It is a figure showing an example of the wiring layout in the horizontal surface of the image sensor of FIG. It is a figure showing an example of the wiring layout in the horizontal surface of the image sensor of FIG. It is a figure showing an example of the wiring layout in the horizontal surface of the image sensor of FIG.
  • FIG. 16 is a diagram illustrating an example of a vertical cross-sectional configuration of an image sensor according to Modification 6.
  • FIG. 16 is a diagram illustrating an example of a horizontal cross-sectional configuration of an image sensor according to Modification 7.
  • FIG. 24 is a diagram illustrating another example of a horizontal cross-sectional configuration of the image pickup element illustrated in FIG. 23.
  • FIG. 11 is a diagram illustrating an example of a horizontal cross-sectional configuration of an image sensor according to Modification 8.
  • FIG. 16 is a diagram illustrating an example of a horizontal cross-sectional configuration of an image sensor according to Modification 9.
  • FIG. 16 is a diagram illustrating an example of a horizontal cross-sectional configuration of an image sensor according to Modification 10.
  • FIG. 36 is a diagram illustrating another example (1) of the horizontal cross-sectional configuration of the image pickup element illustrated in FIG. 35.
  • FIG. 36 is a diagram illustrating another example (2) of the horizontal cross-sectional configuration of the image pickup device illustrated in FIG. 35.
  • FIG. 39 is a diagram illustrating an example in which the imaging device in FIG. 38 is configured by stacking three substrates.
  • FIG. 11 is a diagram illustrating an example in which a logic circuit is divided into a substrate provided with a pixel P and a substrate provided with a reading circuit. It is a figure showing the example which formed the logic circuit in the 3rd board
  • FIG. 43 is a diagram illustrating an example of an imaging procedure in the imaging device in FIG. 42.
  • First Embodiment an example of a solid-state imaging device provided with an amplification transistor having a channel region of the same conductivity type as the source / drain regions
  • Modification 1 example in which the amplification transistor has a FinFET (Field Effect Transistor) structure
  • Modification 2 example in which the amplification transistor has a GAA (Gate All Around) structure
  • Modification 3 example in which an amplification transistor is shared by a plurality of pixels
  • Second embodiment (an example of a solid-state image sensor having a laminated structure of a first substrate, a second substrate and a third substrate) 6.
  • Modification 4 (example in which the reset transistor, the amplification transistor, and the selection transistor have a Fin FET structure) 7.
  • Modification 5 (example having FTI (Full Trench Isolation) structure) 8.
  • Modification 6 (example using Cu-Cu bonding at the outer edge of the panel) 9.
  • Modification 7 (example in which an offset is provided between the pixel and the readout circuit) 10.
  • Modification 8 (example in which the silicon substrate provided with the readout circuit has an island shape) 11.
  • Modification 9 (example in which the silicon substrate provided with the readout circuit has an island shape) 12.
  • Modification 10 (example in which FD is shared by four pixels P) 13.
  • Modification 11 (example in which the signal processing circuit is configured by a general column ADC circuit) 14.
  • Modification 12 (example in which the image pickup device is formed by stacking three substrates) 15.
  • Modification 13 (example in which the logic circuit is provided on the first substrate and the second substrate) 16.
  • Modification 14 (example in which logic circuit is provided on third substrate) 17.
  • Application example (example of electronic equipment) 18.
  • Application example (example of electronic equipment) 18.
  • FIG. 1 is a block diagram showing an example of a functional configuration of a solid-state image sensor (image sensor 10) according to the first embodiment of the present disclosure.
  • the image pickup device 10 is, for example, an amplification type solid-state image pickup device such as a CMOS image sensor.
  • the image pickup device 10 may be another amplification type solid state image pickup device, or may be a charge transfer type solid state image pickup device such as a CCD.
  • the image sensor 10 has a semiconductor substrate 11 provided with a pixel array section 12 and a peripheral circuit section.
  • the pixel array section 12 is provided, for example, in the center of the semiconductor substrate 11, and the peripheral circuit section is provided outside the pixel array section 12.
  • the peripheral circuit section includes, for example, a vertical drive circuit 13, a signal processing circuit 14, a horizontal drive circuit 15, and a system control circuit 16.
  • unit pixels (pixels P) each having a photoelectric conversion unit that generates a signal charge of an amount corresponding to the amount of incident light and accumulates it inside are arranged two-dimensionally in a matrix.
  • the plurality of pixels P are arranged along the X direction (first direction) and the Y direction (second direction) of FIG.
  • the “unit pixel” mentioned here is an image pickup pixel for obtaining an image pickup signal.
  • the specific circuit configuration of the pixel P (imaging pixel) will be described later.
  • a pixel drive line 17 is arranged along the row direction (arrangement direction of pixels in the pixel row) for each pixel row with respect to a matrix-shaped pixel array, and a vertical signal line 18 is provided for each pixel column.
  • the wiring is provided along the column direction (the arrangement direction of the pixels in the pixel column).
  • the pixel drive line 17 transmits a drive signal for driving the pixels, which is output from the vertical drive circuit 13 in units of rows.
  • the pixel drive line 17 is shown as one wiring, but the number is not limited to one.
  • One end of the pixel drive line 17 is connected to the output end corresponding to each row of the vertical drive circuit 13.
  • the vertical drive circuit 13 is composed of a shift register, an address decoder, and the like, and drives each pixel of the pixel array unit 12 in units of rows, for example.
  • the specific configuration of the vertical drive circuit 13 is not shown, it is generally configured to have two scanning systems, a read scanning system and a sweep scanning system.
  • the reading scanning system sequentially selects and scans the unit pixels of the pixel array section 12 in units of rows in order to read out signals from the unit pixels.
  • the signal read from the unit pixel is an analog signal.
  • the sweep-out scanning system performs sweep-out scanning with respect to the read-out row in which read-out scanning is performed by the read-out scanning system, prior to the read-out scanning by the shutter speed time.
  • the sweep scan by this sweep scan system resets the photoelectric conversion unit by sweeping unnecessary charges from the photoelectric conversion unit of the unit pixel in the readout row.
  • a so-called electronic shutter operation is performed by sweeping out (resetting) unnecessary charges by this sweeping scanning system.
  • the electronic shutter operation means an operation of discarding the signal charge of the photoelectric conversion unit and newly starting exposure (starting accumulation of signal charge).
  • the signal read by the read operation by the read scanning system corresponds to the amount of light incident after the read operation immediately before that or the electronic shutter operation. Then, the period from the read timing of the immediately previous read operation or the sweep timing of the electronic shutter operation to the read timing of the current read operation is the accumulation period (exposure period) of the signal charge in the unit pixel.
  • the signal output from each unit pixel of the pixel row selectively scanned by the vertical drive circuit 13 is supplied to the signal processing circuit 14 through each of the vertical signal lines 18.
  • the signal processing circuit 14 performs, for each pixel column of the pixel array unit 12, predetermined signal processing on the signal output from each pixel of the selected row through the vertical signal line 18, and temporarily outputs the pixel signal after the signal processing.
  • the signal processing circuit 14 receives a signal of a unit pixel, and performs signal processing such as noise removal by CDS (Correlated Double Sampling), signal amplification, and AD (Analog-Digital) conversion on the signal. To do.
  • the noise removal processing removes fixed pattern noise unique to the pixel such as reset noise and threshold variation of the amplification transistor.
  • the signal processing illustrated here is only an example, and the signal processing is not limited to these.
  • the signal processing circuit 14 corresponds to a specific example of the drive circuit of the present disclosure.
  • the horizontal drive circuit 15 is composed of a shift register, an address decoder, etc., and performs scanning for sequentially selecting unit circuits corresponding to the pixel columns of the signal processing circuit 14. By the selective scanning by the horizontal drive circuit 15, the pixel signals signal-processed by each unit circuit of the signal processing circuit 14 are sequentially output to the horizontal bus B and transmitted to the outside of the semiconductor substrate 11 through the horizontal bus B.
  • the system control circuit 16 receives a clock given from the outside of the semiconductor substrate 11, data for instructing an operation mode, and outputs data such as internal information of the image sensor 10. Further, the system control circuit 16 has a timing generator that generates various timing signals, and the vertical drive circuit 13, the signal processing circuit 14, and the horizontal drive circuit 15 are based on the various timing signals generated by the timing generator. Drive control of peripheral circuit parts such as
  • FIG. 2 is a circuit diagram showing an example of the readout circuit 20 that outputs a pixel signal based on the charges output from each pixel P.
  • Each pixel P has, for example, a photodiode 21 as a photoelectric conversion unit.
  • a transfer transistor 22, a reset transistor 23, an amplification transistor 24, and a selection transistor 25 are connected to the photodiode 21 provided for each pixel P.
  • the output transistor of the present disclosure is the amplification transistor 24.
  • the pixel drive line 17 for example, three drive wirings of a transfer line 17a, a reset line 17b, and a selection line 17c are provided in common for each pixel P of the same pixel row.
  • One end of each of the transfer line 17a, the reset line 17b, and the selection line 17c is connected to an output end corresponding to each pixel row of the vertical drive circuit 13 in pixel row units, and is a drive signal for driving the pixel P.
  • the transfer pulse ⁇ TRF, the reset pulse ⁇ RST, and the selection pulse ⁇ SEL are transmitted.
  • the photodiode 21 has an anode electrode connected to a negative power source (eg, ground), photoelectrically converts the received light (incident light) into a signal charge having a charge amount corresponding to the light amount, and accumulates the signal charge. To do.
  • the cathode electrode of the photodiode 21 is electrically connected to the gate electrode of the amplification transistor 24 via the transfer transistor 22.
  • a node electrically connected to the gate electrode of the amplification transistor 24 is referred to as an FD (floating diffusion) unit 26 (charge storage unit).
  • the transfer transistor 22 is connected between the cathode electrode of the photodiode 21 and the FD section 26.
  • a high-level (for example, Vdd level) active hereinafter referred to as High active) transfer pulse ⁇ TRF is applied via the transfer line 17a.
  • High active transfer pulse
  • the reset transistor 23 has a drain electrode connected to the pixel power supply Vdd and a source electrode connected to the FD section 26.
  • a high-active reset pulse ⁇ RST is applied to the gate electrode of the reset transistor 23 via the reset line 17b. As a result, the reset transistor 23 becomes conductive, and the charge of the FD section 26 is discarded to the pixel power supply Vdd, so that the FD section 26 is reset.
  • the amplification transistor 24 has a gate electrode connected to the FD section 26 and a drain electrode connected to the pixel power supply Vdd. Then, the amplification transistor 24 outputs the potential of the FD section 26 after being reset by the reset transistor 23 as a reset signal (reset level) Vrst. Further, the amplification transistor 24 outputs the potential of the FD section 26 after the signal charge is transferred by the transfer transistor 22 as a light accumulation signal (signal level) Vsig.
  • the drain electrode is connected to the source electrode of the amplification transistor 24, and the source electrode is connected to the vertical signal line 18.
  • a high-active selection pulse ⁇ SEL is applied to the gate electrode of the selection transistor 25 via the selection line 17c. As a result, the selection transistor 25 becomes conductive, and the signal supplied from the amplification transistor 24 is output to the vertical signal line 18 with the unit pixel P selected.
  • the vertical signal line 18 is connected to a transistor (not shown) which is a constant current source biased with a constant voltage. Therefore, the amplification transistor 24, the selection transistor 25, and the vertical signal line 18 form a so-called source follower circuit.
  • the selection transistor 25 has a circuit configuration in which it is connected between the source electrode of the amplification transistor 24 and the vertical signal line 18, but the selection transistor 25 is connected to the pixel power supply Vdd and the drain electrode of the amplification transistor 24. It is also possible to adopt a circuit configuration connected between the two.
  • each pixel P is not limited to the pixel configuration including the four transistors described above.
  • it may have a pixel configuration including three transistors that also serve as the amplification transistor 24 and the selection transistor 25, and the configuration of the pixel circuit is not limited.
  • FIGS. 3, 4A and 4B schematically show the planar configuration of the pixel P.
  • FIG. 4A is a sectional configuration taken along the line AA ′ shown in FIG. 3
  • FIG. 4B is a sectional view taken along the line B— shown in FIG.
  • Each of the cross-sectional configurations along the line B ′ is schematically represented.
  • the image sensor 10 is, for example, a backside illumination type image sensor.
  • a photodiode 21 having, for example, a substantially rectangular planar shape is provided over a wide area of each pixel P.
  • a reset transistor 23, an amplification transistor 24, and a selection transistor 25 are arranged in this order near the end of each pixel P.
  • the FD section 26 and the transfer transistor 22 are provided between the reset transistor 23 and the photodiode 21 (FIG. 3).
  • the amplification transistor 24 is provided on one surface (a surface S11B described later) of the semiconductor substrate 11 and has a gate electrode 24G, a gate insulating film 24I, a channel region 24C, and a pair of source / drain regions 24A and 24B. ing.
  • the semiconductor substrate 11 has a surface S11A on the light incident side and a surface S11B facing the surface S11A.
  • the semiconductor substrate 11 is made of, for example, silicon (Si).
  • a photodiode 21 is provided on the semiconductor substrate 11 for each pixel P.
  • the photodiode 21 is, for example, a photodiode having a pn junction, and has a p-type impurity region 21a and an n-type impurity region 21b formed in the p-type well region 111.
  • a p-type impurity region 21a and an n-type impurity region 21b are provided in this order from the surface S11B side of the semiconductor substrate 11 along the thickness direction.
  • the size of the p-type impurity region 21a in the depth direction is about 30 nm to 200 nm
  • the size of the n-type impurity region 21b in the depth direction is about 1 ⁇ m to 5 ⁇ m. ..
  • the impurity concentration of the p-type impurity region 21a is about 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3
  • the impurity concentration of the n-type impurity region 21b is 1 ⁇ 10 15 cm ⁇ 3 ⁇ 1. It is about 10 18 cm -3 .
  • the impurity concentration of the p-type well region 111 is, for example, about 1 ⁇ 10 16 cm ⁇ 3 to 1 ⁇ 10 18 cm ⁇ 3 .
  • a channel region 24C of the amplification transistor 24 and a pair of source / drain regions 24A and 24B are provided near the surface S11B in the semiconductor substrate 11.
  • the pair of source / drain regions 24A and 24B are, for example, n-type (first conductivity type) impurity diffusion regions formed in the p-type well region 111, and are provided adjacent to the channel region 24C.
  • a source / drain region 24A, a channel region 24C, and a source / drain region 24B are provided in this order along the channel length direction (Y direction in FIG. 4A) of the amplification transistor 24.
  • the impurity concentration of the source / drain regions 24A and 24B is, for example, about 1 ⁇ 10 19 cm ⁇ 3 ⁇ 1 ⁇ 10 21 cm ⁇ 3 .
  • the channel region 24C of the amplification transistor 24 is formed by an n-type impurity diffusion region of the same conductivity type as the source / drain regions 24A and 24B. That is, the amplification transistor 24 has a junctionless structure. Although details will be described later, this makes it difficult for carriers that flow in the channel region 24C to be captured (trapped) at the interface with the gate insulating film 24I, and noise in the amplification transistor 24 can be suppressed.
  • the channel region 24C arranged between the pair of source / drain regions 24A and 24B is an n-type impurity diffusion region formed in the p-type well region 111.
  • the impurity concentration of this channel region 24C is about 5 ⁇ 10 17 cm ⁇ 3 ⁇ 1 ⁇ 10 19 cm ⁇ 3 .
  • the channel region 24C is surrounded by the gate electrode 24G.
  • the size of the channel region 24C in the channel length direction is, for example, about 200 nm to 3000 nm.
  • the size of the channel region 24C in the channel width direction (X direction in FIG. 4B) is, for example, about 20 nm to 200 nm.
  • the size of the channel region 24C in the depth direction (size D) is, for example, larger than the size of the pair of source / drain regions 24A and 24B in the depth direction, and is about 50 nm to 500 nm.
  • the gate electrode 24G surrounding the channel region 24C has a pair of side surfaces 241 and 242 facing each other and an upper surface 243 connecting the pair of side surfaces 241 and 242.
  • the pair of side surfaces 241 and 242 and the upper surface 243 are Each faces the channel region 24C.
  • the pair of side surfaces 241, 242 and the upper surface 243 form a concave shape surrounding the channel region 24C.
  • the pair of side surfaces 241 and 242 are planes (YZ plane in FIG. 4B) substantially perpendicular to the surface S11B of the semiconductor substrate 11, and are opposed to each other in the channel width direction.
  • a channel region 24C is provided between the pair of side surfaces 241 and 242.
  • Part or all of the pair of side surfaces 241, 242 is embedded in the semiconductor substrate 11.
  • the size in the depth direction of the portion embedded in the semiconductor substrate 11 is, for example, about 100 nm to 500 nm.
  • FIG. 5 shows another example of the pair of side faces 241 and 242.
  • a part of the channel region 24C may be exposed from the pair of side surfaces 241 and 242. It is preferable that half or more of the size of the channel region 24C in the depth direction be covered by the pair of side surfaces 241 and 242.
  • the upper surface 243 is a plane (XY plane in FIG. 3B) substantially parallel to the surface S11B of the semiconductor substrate 11, and is provided outside the semiconductor substrate 11. That is, the upper surface 243 is provided so as to face the semiconductor substrate 11.
  • the upper surface 243 is in contact with one end of each of the pair of side surfaces 241 and 242.
  • the gate electrode 24G including the pair of side surfaces 241, 242 and the upper surface 243 is made of, for example, p-type (second conductivity type) polysilicon (Poly-Si) or the like.
  • the gate electrode 24G is made of a metal such as tungsten (W), titanium (Ti), titanium nitride (TiN), hafnium (Hf), hafnium silicide (HfSi), ruthenium (Ru), iridium (Ir) and cobalt (Co). It may be configured.
  • a gate insulating film 24I is provided between each of the pair of side surfaces 241, 242 and the upper surface 243 and the channel region 24C.
  • the gate insulating film 24I is made of an insulating film such as silicon oxide (SiO).
  • the thickness of the gate insulating film 24I is, for example, about 3 nm to 15 nm.
  • Element isolation regions (STI: Shallow Trench Isolation) 112 are provided around the side surfaces 241 and 242 embedded in the semiconductor substrate 11.
  • the element isolation region 112 is made of, for example, an insulating material such as silicon oxide.
  • the element isolation region 112 is provided between the side surface 242 and the photodiode 21.
  • the image sensor 10 In the image sensor 10, when light (for example, light having a wavelength in the visible region) enters the photodiode 21 from the surface S11A of the semiconductor substrate 11, a pair of holes and electrons is generated in the photodiode 21 (photoelectric conversion is performed). ). When the transfer transistor 22 is turned on, the signal charge accumulated in the photodiode 21 is transferred to the FD section 26. In the FD section 26, the signal charge is converted into a voltage signal, and this voltage signal is output to the vertical signal line 18 via the amplification transistor 24 and the selection transistor 25.
  • light for example, light having a wavelength in the visible region
  • the transfer transistor 22 When the transfer transistor 22 is turned on, the signal charge accumulated in the photodiode 21 is transferred to the FD section 26. In the FD section 26, the signal charge is converted into a voltage signal, and this voltage signal is output to the vertical signal line 18 via the amplification transistor 24 and the selection transistor 25.
  • the amplification transistor 24 is a so-called junctionless transistor and has a channel region 24C of the same conductivity type as the conductivity type (n type) of the source / drain regions 24A and 24B.
  • the current path of the channel region 24C is formed away from the interface with the gate insulating film 24I, so that the carriers flowing in the channel region 24C are less likely to be captured at the interface with the gate insulating film 24I.
  • this function and effect will be described using a comparative example.
  • 6A and 6B show a schematic cross-sectional configuration of an amplification transistor (amplification transistor 124) according to a comparative example.
  • 6A corresponds to the cross-sectional configuration along the line A-A 'in FIG. 3
  • FIG. 6B corresponds to the cross-sectional configuration along the line B-B' in FIG.
  • the gate electrode (gate electrode 124G) of the amplification transistor 124 is composed of only one plane provided outside the semiconductor substrate 11.
  • the gate electrode 124G is not embedded in the semiconductor substrate 11.
  • the channel region 124C facing the gate electrode 124G is formed of, for example, an impurity diffusion region having a conductivity type (p type) opposite to the conductivity type (n type) of the pair of source / drain regions 24A and 24B.
  • the channel region 124C may be a thin n-type, it is difficult to increase the size (size D100) in the depth direction (Z direction of FIG. 6A) of the channel region 124C. This is because the gate electrode 124G provided only outside the semiconductor substrate 11 controls on / off of the amplification transistor 124.
  • the size D100 of the channel region 124C in the depth direction is, for example, about 50 nm, which is smaller than the size of the source / drain regions 24A and 24B in the depth direction.
  • the current path of the channel region 124C is formed near the interface with the gate insulating film 24I. Therefore, when a trap level exists in the gate insulating film 24I, carriers flowing in the channel region 124C are trapped in the trap level or released from the trap level, causing fluctuations in the current flowing in the channel region 124C. Occurs. Noise is generated due to the fluctuation of the current.
  • the channel region 24C is configured by the n-type impurity diffusion region having a high impurity concentration, the channel region 24C has a depletion layer near the interface with the gate insulating film 24I, and the gate insulating film 24I. A current path of the channel region 24C is formed at a position away from.
  • FIG. 7 schematically shows a current (current C) flowing through the amplification transistor 24 in the ON state.
  • current C current flowing through the amplification transistor 24 in the ON state.
  • most of the current C flows in the central portion of the channel region 24C in the depth direction.
  • the pair of side surfaces 241 and 242 of the gate electrode 24G are embedded in the semiconductor substrate 11, the size D (FIG. 4A) in the depth direction of the channel region 24C can be increased.
  • the noise is suppressed without increasing the occupied area of the amplification transistor 24, the occupied area of the photodiode 21 can be maintained. Therefore, the influence on the sensitivity and the saturated accumulation amount of the signal charges can be suppressed.
  • the amplification transistor 24 has the channel region 24C of the same conductivity type (n type) as the conductivity type of the source / drain regions 24A and 24B. It is possible to reduce noise caused by carriers trapped at the interface of the channel region 24C on the gate electrode 24G side. Therefore, it is possible to suppress noise.
  • the imaging device 10 since the pair of side surfaces 241 and 242 of the gate electrode 24G are embedded in the semiconductor substrate 11, it is easy to increase the size D of the channel region 24C in the depth direction. Therefore, the generation of noise can be suppressed more effectively.
  • the image sensor 10 can suppress noise and realize a high SN ratio. Therefore, it is possible to obtain a clear image even at night shooting.
  • FIG. 8 shows a schematic cross-sectional configuration of a main part of the image sensor 10 (FIG. 1) according to the first modification of the first embodiment.
  • FIG. 8 corresponds to the sectional configuration taken along the line BB ′ of FIG.
  • the image pickup device 10 has an amplification transistor 24 having a Fin FET structure. Except for this point, the image sensor 10 according to the first modification has the same configuration as that of the image sensor 10 according to the first embodiment, and the operation and effect thereof are also the same.
  • the amplification transistor 24 having the FinFET structure includes a fin F provided with a channel region 24C, a gate electrode 24G provided around the fin F, and a gate provided between the gate electrode 24G and the fin F. It has an insulating film 24I.
  • the fin F is made of, for example, silicon (Si) in which n-type impurities are diffused.
  • the fin F is provided on the surface S11B of the semiconductor substrate 11 substantially perpendicular to the surface S11B. That is, the amplification transistor 24 having the Fin FET structure has the n-type channel region 24C outside the semiconductor substrate 11 on which the photodiode 21 is provided. As a result, the occupied area of the amplification transistor 24 can be increased while suppressing the influence on the occupied area of the photodiode 21.
  • the impurity concentration of the channel region 24C is, for example, about 5 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 .
  • the fins F extend in the channel length direction (Y direction in FIG. 8).
  • the fin F is provided with source / drain regions 24A and 24B (FIG. 4A) adjacent to the channel region 24C.
  • the source / drain regions 24A and 24B have the same conductivity type (n-type
  • the gate electrode 24G is provided on the surface S11B of the semiconductor substrate 11 together with the fin F.
  • the gate electrode 24G includes a pair of side surfaces 241 and 242 facing each other with the fin F in between, and an upper surface 243 connecting the pair of side surfaces 241 and 242.
  • the upper surface 243 faces the surface S11B of the semiconductor substrate 11 with the fin F in between.
  • the gate electrode 24G is made of, for example, p-type polysilicon or the like.
  • a gate insulating film 24I is provided between the fin F and each of the pair of side surfaces 241, 242 and the upper surface 234.
  • the gate insulating film 24I is made of, for example, silicon oxide (SiO) or the like.
  • the amplification transistor 24 has a channel of the same conductivity type (n type) as the conductivity type of the source / drain regions 24A and 24B. Since the region 24C is provided, it is possible to reduce noise caused by carriers captured in the interface of the channel region 24C on the gate electrode 24G side. Further, since the channel region 24C (fin F) is provided outside the semiconductor substrate 11 on which the photodiode 21 is provided, it is possible to increase the occupied area of the amplification transistor 24. Therefore, noise can be suppressed more effectively.
  • FIG. 9 shows a schematic cross-sectional configuration of a main part of the image sensor 10 (FIG. 1) according to the second modification of the first embodiment.
  • FIG. 9 corresponds to the sectional configuration taken along the line BB ′ of FIG.
  • the image pickup device 10 has an amplification transistor 24 having a GAA structure. Except for this point, the image sensor 10 according to the modified example 2 has the same configuration as the image sensor 10 of the first embodiment, and the operation and effect are also the same.
  • the amplification transistor 24 having the GAA structure includes a semiconductor portion 24N provided with a channel region 24C, a gate electrode 24G surrounding the semiconductor portion 24N, and a gate insulating film provided between the gate electrode 24G and the semiconductor portion 24N. 24I.
  • the semiconductor section 24N is made of, for example, silicon (Si) in which n-type impurities are diffused.
  • the semiconductor portion 24N may be composed of, for example, a nanowire.
  • the semiconductor portion 24N is provided on the surface S11B of the semiconductor substrate 11 and extends in the channel length direction (Y direction in FIG. 9).
  • An n-type channel region 24C is provided in a region surrounded by the gate electrode 24G of the semiconductor portion 24N, and n-type source / drain regions 24A and 24B (FIG. 4A) are provided in a region adjacent to the channel region 24C. Has been.
  • the gate electrode 24G is provided on the surface S11B of the semiconductor substrate 11 together with the semiconductor portion 24N.
  • the gate electrode 24G includes a pair of side surfaces 241 and 242 provided substantially perpendicular to the semiconductor substrate 11 (surface S11B), and an upper surface 243 and a lower surface 244 provided substantially parallel to the semiconductor substrate 11 (surface S11B). I'm out.
  • the pair of side surfaces 241 and 242 face each other with the semiconductor portion 24N in between.
  • the upper surface 243 and the lower surface 244 connect the pair of side surfaces 241 and 242 and face each other with the nanowires in between.
  • the lower surface 244 is provided at a position closer to the semiconductor substrate 11.
  • the gate electrode 24G is made of, for example, p-type polysilicon or the like.
  • the amplification transistor 24 has a channel of the same conductivity type (n type) as the conductivity type of the source / drain regions 24A and 24B. Since the region 24C is provided, it is possible to reduce noise caused by carriers captured in the interface of the channel region 24C on the gate electrode 24G side. Further, since the channel region 24C (semiconductor portion 24N) is provided outside the semiconductor substrate 11 provided with the photodiode 21, it is possible to increase the occupied area of the amplification transistor 24. Therefore, noise can be suppressed more effectively.
  • FIG. 10 illustrates an example of a configuration of an equivalent circuit of the image sensor 10 (FIG. 1) according to the third modification of the first embodiment.
  • the image pickup device 10 the plurality of pixels P share the amplification transistor 24 and the like. Except for this point, the image sensor 10 according to Modification 3 has the same configuration as the image sensor 10 of the first embodiment, and the operation and effect are also the same.
  • pixels P share the FD section 26, the reset transistor 23, the amplification transistor 24, and the selection transistor 25.
  • FIG. 11 shows a schematic plan configuration of four pixels P and an FD section 26, a reset transistor 23, an amplification transistor 24, and a selection transistor 25 shared by the four pixels P.
  • the configuration of the image sensor 10 of the present modification will be described with reference to FIG. 11 together with FIG. 10.
  • a photodiode (one of the photodiodes 21-1, 21-2, 21-3, 21-4) is provided in each of the four pixels P.
  • the photodiode 21-1 is connected to the transfer transistor 22-1
  • the photodiode 21-2 is connected to the transfer transistor 22-2
  • the photodiode 21-3 is connected to the transfer transistor 22-4. That is, one pixel P includes one photodiode (one of the photodiodes 21-1, 21-2, 21-3, 21-4) and one transfer transistor (transfer transistors 22-1, 22-2). , 22-3, 22-4) are arranged.
  • Transfer pulses ⁇ TRF1, ⁇ TRF2, ⁇ TRF3, and ⁇ TRF4 are transferred to the gate electrodes of the transfer transistors 22-1, 22-2, 22-3, 22-4, respectively, by transfer lines 17a-1, 17a-2, 17a-3, 17a-. 4 is provided (FIG. 10).
  • FD part 26 is provided in the central part of four pixels P (FIG. 11).
  • the signal charges photoelectrically converted by the photodiodes 21-1, 21-2, 21-3, 21-4 are transferred to the FD section 26 via the transfer transistors 22-1, 22-2, 22-3, 22-4. Transferred to.
  • the reset transistor 23, the amplification transistor 24, and the selection transistor 25 are arranged side by side, for example, at the ends of the four shared pixels P (for example, the ends in the X direction of FIG. 11).
  • the configuration of the amplification transistor 24 is, for example, the same as that described in the first embodiment (see FIGS. 4A and 4B). Alternatively, the configuration of the amplification transistor 24 may be the same as that described in Modification 1 (FIG. 8) or Modification 2 (FIG. 9).
  • the amplification transistor 24 has the same conductivity type (N-type) channel as the conductivity type of the source / drain regions 24A and 24B. Since the region 24C is provided, it is possible to reduce noise caused by carriers captured in the interface of the channel region 24C on the gate electrode 24G side.
  • FIG. 12 illustrates a schematic configuration of a solid-state image sensor (image sensor 10A) according to the second embodiment of the present disclosure.
  • the image pickup device 10A includes a first substrate 11A provided with a photodiode 21 and the like, a second substrate 30 provided with a readout circuit 20 (specifically, an amplification transistor 24 and a selection transistor 25), and a logic circuit (driving circuit). It has a laminated structure with a third substrate 40 provided with a circuit). Except for this point, the image pickup device 10A according to the second embodiment has the same configuration as the image pickup device 10 according to the first embodiment, and the operation and effect are also the same.
  • one specific example of the output transistor of the present disclosure is the amplification transistor 24 and the selection transistor 25.
  • the first substrate 11A, the second substrate 30, and the third substrate 40 are laminated in this order. Light enters the image sensor 10A from the first substrate 11A side. That is, the image pickup device 10A is a backside illumination type image pickup device.
  • the first substrate 11A has a plurality of pixels P that perform photoelectric conversion on the semiconductor substrate 11.
  • the second substrate 30 has, for example, one readout circuit 20 for each of the four pixels P in the semiconductor layer 30S.
  • the second substrate 30 has pixel drive lines 17 and vertical signal lines 18.
  • the third substrate 40 has a logic circuit LC that processes pixel signals on the semiconductor layer 40S.
  • the logic circuit LC has, for example, a vertical drive circuit 13, a signal processing circuit 14, a horizontal drive circuit 15, and a system control circuit 16.
  • the logic circuit LC (specifically, the horizontal drive circuit 15) outputs the output voltage Vout for each pixel P to the outside.
  • a low resistance region made of silicide formed by using a salicide (Self Aligned Silicide) process such as CoSi 2 or NiSi is formed on the surface of the impurity diffusion region in contact with the source electrode and the drain electrode. May be.
  • FIG. 13 shows an example of the pixel P and the readout circuit 20.
  • shared means that the outputs of the four pixels P are input to the common readout circuit 20.
  • Each pixel P has common constituent elements.
  • the identification numbers (1, 2, 3, 4) are given to the end of the reference numerals of the constituent elements of each pixel P.
  • an identification number is given to the end of the reference numeral of the constituent element of each pixel P, but the constituent elements of each pixel P need to be distinguished from each other. If not, the identification number at the end of the reference numeral of the constituent element of each pixel P is omitted.
  • Each pixel P is, for example, a photodiode 21, a transfer transistor 22 electrically connected to the photodiode 21, and an FD unit 26 that temporarily holds the charge output from the photodiode 21 via the transfer transistor 22. And have.
  • the photodiode 21 performs photoelectric conversion to generate electric charges according to the amount of received light.
  • the cathode of the photodiode 21 is electrically connected to the source of the transfer transistor 22, and the anode of the photodiode 21 is electrically connected to a reference potential line (eg ground).
  • the drain of the transfer transistor 22 is electrically connected to the FD section 26, and the gate of the transfer transistor 22 is electrically connected to the pixel drive line 17.
  • the transfer transistor 22 is, for example, a CMOS (Complementary Metal Oxide Semiconductor) transistor.
  • the FD portions 26 of the pixels P sharing one readout circuit 20 are electrically connected to each other and also to the input end of the common readout circuit 20.
  • the read circuit 20 has, for example, a reset transistor 23, a selection transistor 25, and an amplification transistor 24.
  • the selection transistor 25 may be omitted if necessary.
  • the source of the reset transistor 23 (the input end of the read circuit 20) is electrically connected to the FD section 26, and the drain of the reset transistor 23 is electrically connected to the power supply line VDD and the drain of the amplification transistor 24.
  • the gate of the reset transistor 23 is electrically connected to the pixel drive line 17 (see FIG. 12).
  • the source of the amplification transistor 24 is electrically connected to the drain of the selection transistor 25, and the gate of the amplification transistor 24 is electrically connected to the source of the reset transistor 23.
  • the source of the selection transistor 25 (the output end of the readout circuit 20) is electrically connected to the vertical signal line 18, and the gate of the selection transistor 25 is electrically connected to the pixel drive line 17 (see FIG. 12). ..
  • the transfer transistor 22 transfers the electric charge of the photodiode 21 to the FD section 26 when the transfer transistor 22 is turned on.
  • the reset transistor 23 resets the potential of the FD section 26 to a predetermined potential.
  • the selection transistor 25 controls the output timing of the pixel signal from the readout circuit 20.
  • the amplification transistor 24 generates, as a pixel signal, a signal having a voltage corresponding to the level of the charge held in the FD section 26.
  • the amplification transistor 24 constitutes a source follower type amplifier, and outputs a pixel signal having a voltage corresponding to the level of the charge generated in the photodiode 21.
  • the amplification transistor 24 When the selection transistor 25 is turned on, the amplification transistor 24 amplifies the potential of the FD section 26 and outputs a voltage corresponding to the potential to the signal processing circuit 14 via the vertical signal line 18.
  • the reset transistor 23, the amplification transistor 24, and the selection transistor 25 are CMOS transistors, for example.
  • the selection transistor 25 may be provided between the power supply line VDD and the amplification transistor 24.
  • the drain of the reset transistor 23 is electrically connected to the power line VDD and the drain of the selection transistor 25.
  • the source of the selection transistor 25 is electrically connected to the drain of the amplification transistor 24, and the gate of the selection transistor 25 is electrically connected to the pixel drive line 17 (see FIG. 1).
  • the source of the amplification transistor 24 (the output end of the read circuit 20) is electrically connected to the vertical signal line 18, and the gate of the amplification transistor 24 is electrically connected to the source of the reset transistor 23.
  • the FD transfer transistor 27 may be provided between the source of the reset transistor 23 and the gate of the amplification transistor 24.
  • FD transfer transistor 27 is used when switching the conversion efficiency.
  • the pixel signal is small when shooting in a dark place.
  • V the voltage when the voltage is converted by the amplification transistor 24 becomes small.
  • the FD capacitance C the capacitance of the FD portion 26
  • the FD section 26 cannot receive the charge of the photodiode 21.
  • the FD capacitance C needs to be large so that V when converted into a voltage by the amplification transistor 24 does not become too large (in other words, becomes small).
  • the FD transfer transistor 27 when the FD transfer transistor 27 is turned on, the gate capacitance for the FD transfer transistor 27 increases, so that the entire FD capacitance C increases. On the other hand, when the FD transfer transistor 27 is turned off, the entire FD capacitance C becomes small. In this way, by switching the FD transfer transistor 27 on and off, the FD capacitance C can be made variable and the conversion efficiency can be switched.
  • FIG. 17 shows an example of a connection mode between the plurality of read circuits 20 and the plurality of vertical signal lines 18.
  • the plurality of read circuits 20 are arranged side by side in the extending direction of the vertical signal lines 18 (for example, the column direction)
  • the four vertical signal lines 18 are read.
  • One may be assigned to each.
  • an identification number (1, 2, 3, 4) is given to the end of the code of each vertical signal line 18.
  • FIG. 18 shows an example of a vertical sectional configuration of the image sensor 10A.
  • the first substrate 11A has a semiconductor substrate 11 and an interlayer insulating film 19 on the semiconductor substrate 11.
  • the second substrate 30 is provided so as to face the first substrate 11A, and has a semiconductor layer 30S, an interlayer insulating film 30I, and a multilayer wiring layer 30W in this order from the first substrate 11A (interlayer insulating film 19) side. ..
  • the third substrate 40 has a multilayer wiring layer 40W, an interlayer insulating film 40I, and a semiconductor layer 40S in this order from the second substrate 30 (multilayer wiring layer 30W) side.
  • the bonding surface S is provided between the multilayer wiring layer 30W of the second substrate 30 and the multilayer wiring layer 40W of the third substrate 40.
  • the semiconductor substrate 11 is provided with, for example, the photodiode 21 and the FD section 26.
  • the FD portion 26 is provided in the semiconductor substrate 11 near the surface S11B.
  • the FD portion 26 is composed of, for example, an impurity diffusion region in which an n-type impurity is diffused in the p-type well region 111.
  • the concentration of the n-type impurity in the FD portion 26 is, for example, about 1 ⁇ 10 19 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 .
  • the surface S11A of the semiconductor substrate 11 serves as a light incident surface.
  • the transfer transistor 22 is provided together with the FD portion 26.
  • the transfer transistor 22 includes, for example, a gate electrode 22G and a gate insulating film 22I.
  • the gate electrode 22G is provided outside the semiconductor substrate 11 so as to face the semiconductor substrate 11.
  • the gate electrode 22G is made of, for example, p-type polysilicon or the like.
  • the gate electrode 22G is made of a metal such as tungsten (W), titanium (Ti), titanium nitride (TiN), hafnium (Hf), hafnium silicide (HfSi), ruthenium (Ru), iridium (Ir) and cobalt (Co). It may be configured.
  • the gate insulating film 22I is provided between the gate electrode 22G and the semiconductor substrate 11.
  • the gate insulating film 22I is made of, for example, a silicon oxide film (SiO) or the like.
  • the gate insulating film 22I may be made of a high dielectric insulating material such as hafnium oxide (HfO 2 ), hafnium silicate (HfSiO), tantalum oxide (Ta 2 O 5 ) and hafnium aluminate (HfAlO).
  • the gate electrode 22G and the gate insulating film 22I are covered with the interlayer insulating film 19.
  • the interlayer insulating film 19 is made of, for example, silicon oxide (SiO) or the like.
  • the first substrate 11A may further include, for example, a fixed charge film in contact with the surface S11A of the semiconductor substrate 11.
  • the fixed charge film is negatively charged in order to suppress the generation of dark current due to the interface state on the light receiving surface side of the semiconductor substrate 11.
  • the fixed charge film is formed of, for example, an insulating film having a negative fixed charge. Examples of the material of such an insulating film include hafnium oxide, zircon oxide, aluminum oxide, titanium oxide, and tantalum oxide.
  • An electric field induced by the fixed charge film forms a hole accumulation layer at the interface of the semiconductor substrate 11 on the light receiving surface side. The hole accumulation layer suppresses the generation of electrons from the interface.
  • the image sensor 10A has, for example, a color filter (for example, the color filter 55 in FIG.
  • the color filter is provided on the surface S11A side of the semiconductor substrate 11.
  • the color filter is provided, for example, in contact with the fixed charge film, and is provided at a position facing the pixel P via the fixed charge film.
  • the light receiving lens is provided, for example, in contact with the color filter, and is provided at a position facing the pixel P via the color filter and the fixed charge film.
  • the semiconductor layer 30S of the second substrate 30 faces the semiconductor substrate 11 with the interlayer insulating film 19 in between.
  • the semiconductor layer 30S is formed of, for example, a silicon (Si) layer having a thickness (size in the Z direction in FIG. 12) of 20 nm to 200 nm.
  • the semiconductor layer 30S is provided with, for example, channel regions 24C, 25C and source / drain regions 24A, 24B, 25A, 25B of the amplification transistor 24 and the selection transistor 25, respectively.
  • the pair of source / drain regions 24A and 24B of the amplification transistor 24 are n-type impurity diffusion regions provided in the semiconductor layer 30S, and are, for example, in the thickness direction (Z in FIG. 18) from the interlayer insulating film 30I side of the semiconductor layer 30S. Direction).
  • a channel region 24C is provided between the pair of source / drain regions 24A and 24B.
  • the channel region 24C of the amplification transistor 24 has the same conductivity type (n-type) as the source / drain regions 24A and 24B, as described in the first embodiment.
  • the channel region 24C is provided over the entire thickness direction of the semiconductor layer 30S, for example.
  • the selection transistors 25 are arranged at, for example, adjacent positions in the channel length direction (Y direction in FIG. 18) of the amplification transistor 24.
  • One of the pair of source / drain regions 25A and 25B (source / drain region 25B) of the selection transistor 25 is adjacent to one of the pair of source / drain regions 24A and 24B (source / drain region 24A) of the amplification transistor 24.
  • the pair of source / drain regions 25A and 25B of the selection transistor 25 are n-type impurity diffusion regions provided in the semiconductor layer 30S, and are provided, for example, over a part of the semiconductor layer 30S in the thickness direction from the interlayer insulating film 30I side. Has been.
  • a channel region 25C is provided between the pair of source / drain regions 25A and 25B.
  • the channel region 25C of the select transistor 25 has the same conductivity type (n-type) as the source / drain regions 25A and 25B, for example.
  • the channel region 24C is provided over the entire thickness direction of the semiconductor layer 30S, for example.
  • the channel regions 24C and 25C of the amplification transistor 24 and the selection transistor 25 are provided in the semiconductor layer 30S different from the semiconductor substrate 11 in which the photodiode 21 and the FD portion 26 are provided.
  • the area occupied by the amplification transistor 24 and the selection transistor 25 can be increased, and the generation of noise can be suppressed more effectively.
  • the amplification transistor 24 and the selection transistor 25 are manufactured separately from the photodiode 21 and the like, it becomes easy to optimize the temperature when manufacturing the amplification transistor 24 and the selection transistor 25. Therefore, also in terms of the manufacturing process, it is possible to effectively suppress the generation of noise.
  • At least one of the channel region 24C of the amplification transistor 24 and the channel region 25C of the selection transistor 25 may have the same conductivity type as that of the source / drain regions 24A, 24B, 25A, 25B.
  • the channel region 25C of the selection transistor 25 may be a p-type impurity diffusion region.
  • the element isolation region 112 is provided in the semiconductor layer 30S.
  • the element isolation region 112 is provided around the channel regions 24C and 25C and the pair of source / drain regions 24A, 24B, 25A and 25B. As a result, the plurality of transistors are electrically separated.
  • the amplification transistor 24 has a gate electrode 24G and a gate insulating film 24I in addition to the channel region 24C and the pair of source / drain regions 24A and 24B.
  • the selection transistor 25 has a gate electrode 25G and a gate insulating film 25I in addition to the channel region 25C and the source / drain regions 25A and 25B.
  • the amplification transistor 24 and the selection transistor 25 are, for example, planer type transistors.
  • the gate electrodes 24G and 25G are provided on the outer side of the semiconductor layer 30S, and each of the gate electrodes 24G and 25G is composed of one plane facing the channel regions 24C and 25C. That is, the gate electrodes 24G and 25G have a flat plate shape.
  • the semiconductor layer 30S is formed using an SOI substrate (SOI substrate 50 in FIG. 15B described later) or the like, and when the thickness of the semiconductor layer 30S is small, it is easy to configure a planar junctionless transistor.
  • the gate electrodes 24G and 25G are made of, for example, p-type polysilicon or the like.
  • the gate electrodes 24G and 25G are made of tungsten (W), titanium (Ti), titanium nitride (TiN), hafnium (Hf), hafnium silicide (HfSi), ruthenium (Ru), iridium (Ir) and cobalt (Co). It may be made of metal.
  • Gate insulating films 24I and 25I are provided between the gate electrodes 24G and 25G and the semiconductor layer 30S.
  • the gate insulating films 24I and 25I are composed of, for example, a silicon oxide film (SiO) or the like.
  • the gate insulating films 24I and 25I may be made of a high dielectric insulating material such as hafnium oxide (HfO 2 ), hafnium silicate (HfSiO), tantalum oxide (Ta 2 O 5 ) and hafnium aluminate (HfAlO). ..
  • the gate electrodes 24G and 25G and the gate insulating films 24I and 25I are covered with the interlayer insulating film 30I.
  • the interlayer insulating film 30I is made of, for example, silicon oxide (SiO) or the like.
  • the interlayer insulating film 30I is provided with a connection hole reaching the gate electrode 24G of the amplification transistor 24 and a connection hole penetrating the interlayer insulating film 30I, the semiconductor layer 30S and the interlayer insulating film 19 and reaching the FD portion 26. ..
  • An electrode 24E is provided in the connection hole reaching the gate electrode 24G, and an electrode 26E is provided in the connection hole reaching the FD portion 26.
  • the multilayer wiring layer 30W faces the semiconductor layer 30S with the interlayer insulating film 30I in between.
  • the multilayer wiring layer 30W includes a plurality of wirings 31, an interlayer insulating film 32, and a contact electrode 33.
  • the wiring 31 is made of, for example, a metal material such as copper (Cu) or aluminum (Al).
  • the electrode 24E and the electrode 26E are connected to each other via the wiring 31. That is, the gate electrode 24G of the amplification transistor 24 is connected to the FD section 26 via the wiring 31.
  • the wiring 31 is electrically connected to the reset transistor 23, for example (FIG. 2).
  • the interlayer insulating film 32 is for separating the plurality of wirings 31, and is made of, for example, silicon oxide (SiO) or the like.
  • the contact electrode 33 is for electrically connecting, for example, the wiring 31 of the multilayer wiring layer 30W and the multilayer wiring layer 40W (specifically, a contact electrode 43 described later).
  • the contact electrode 33 is made of, for example, copper (Cu), and one surface thereof is exposed to the joint surface S.
  • the semiconductor layer 40S of the third substrate 40 is provided with, for example, a channel region 40SC of a plurality of transistors Tr and a pair of source / drain regions 40SA and 40SB.
  • a logic circuit is formed by the plurality of transistors Tr. Signal charges are output from the photodiode 21 to the logic circuit via the amplification transistor 24 and the selection transistor 25.
  • the logic circuit LC is provided on a substrate (third substrate 40) different from the semiconductor substrate 11 on which the photodiode 21 and the like are provided, and these are stacked. As a result, the chip size can be reduced.
  • Each of the plurality of transistors Tr has a gate electrode 40IG and a gate insulating film 40II in addition to the channel region 40SC and the pair of source / drain regions 40SA and 40SB.
  • the gate electrode 40IG of each of the plurality of transistors Tr is provided, for example, on the outer side of the semiconductor layer 40S, and each is configured by one plane facing the channel region 40SC.
  • a gate insulating film 40II is provided between the gate electrode 40IG and the semiconductor layer 40S.
  • the gate electrode 40IG and the gate insulating film 40II are covered with the interlayer insulating film 40I.
  • the third substrate 40 multilayer wiring layer 40W faces the semiconductor layer 40S with the interlayer insulating film 40I in between.
  • a joint surface S is formed between the multilayer wiring layer 40W and the multilayer wiring layer 30W of the second substrate 30.
  • the multilayer wiring layer 40W includes a plurality of wirings 41, an interlayer insulating film 42, and a contact electrode 43.
  • the wiring 41 is made of, for example, a metal material such as copper (Cu) or aluminum (Al).
  • the interlayer insulating film 42 is for separating the plurality of wirings 41, and is made of, for example, silicon oxide (SiO) or the like.
  • the contact electrode 43 is, for example, for electrically connecting the wiring 41 of the multilayer wiring layer 40W and the contact electrode 33 of the multilayer wiring layer 30W.
  • the contact electrode 43 is made of, for example, copper (Cu), one surface of which is exposed at the joint surface S and is in contact with the contact electrode 33. That is, the third substrate 40 and the second substrate 30 are connected by CuCu bonding.
  • the amplification transistor 24 has the same conductivity type (n-type) as the source / drain regions 24A and 24B, as described in the first embodiment. Since the channel region 24C of 4) is included, it is possible to reduce noise caused by carriers trapped at the interface of the channel region 24C on the gate electrode 24G side. Further, since the select transistor 25 also has the channel region 25C of the same conductivity type (n-type) as the conductivity type of the source / drain regions 25A and 25B, it is captured at the interface of the channel region 25C on the gate electrode 25G side. The noise caused by the carrier can be reduced.
  • the image pickup device 10A has a laminated structure of the first substrate 11A, the second substrate 30, and the third substrate 40, it is different from the first substrate 11A in which the photodiode 21 and the FD portion 26 are provided.
  • the amplification transistor 24 and the selection transistor are formed on the substrate (second substrate 30).
  • the area occupied by the amplification transistor 24 and the selection transistor 25 can be increased, and noise can be suppressed more effectively.
  • the third substrate 40 having the logic circuit LC is laminated on the first substrate 11A provided with the photodiode 21 and the like, the chip size can be reduced.
  • FIG. 20A and FIG. 20B show a schematic configuration of a main part of an image sensor 10A (FIG. 18) according to a modification (Modification 4) of the second embodiment.
  • 19 shows a planar configuration of the reset transistor 23, the amplification transistor 24, and the selection transistor 25.
  • FIG. 20A is a sectional configuration taken along the line AA ′ shown in FIG. 19, and FIG. 20B is shown in FIG. The cross-sectional structures along the line BB 'are shown.
  • the reset transistor 23, the amplification transistor 24, and the selection transistor 25 of the image pickup device 10A have a Fin FET structure. Except for this point, the image sensor 10A according to Modification 4 has the same configuration as that of the image sensor 10A according to the second embodiment, and the operation and effect thereof are also the same.
  • the reset transistor 23 having a FinFET structure includes a fin F1 provided with a channel region 23C, a gate electrode 23G provided around the fin F1, and a gate insulation provided between the gate electrode 23G and the fin F1. And a film 23I (FIGS. 19 and 20A).
  • the amplification transistor 24 having the FinFET structure is provided between the fins F2 and F3 provided with the channel region 24C, the gate electrode 24G provided around the fins F2 and F3, and between the gate electrode 24G and the fins F2 and F3. And a gate insulating film 24I provided on the substrate (FIGS. 19 and 20A).
  • the selection transistor 25 having the FinFET structure includes the fins F2 and F3 provided with the channel region 25C, the gate electrode 25G provided around the fins F2 and F3, and the gate electrode 25G and the fins F2 and F3. And a gate insulating film 25I provided on the substrate (FIGS. 19 and 20B).
  • the fins F1, F2, F3 are made of, for example, silicon (Si) in which n-type impurities are diffused.
  • the fins F1, F2, and F3 are made of silicon having an n-type impurity concentration of about 1 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 .
  • the fins F1, F2, F3 are provided on the interlayer insulating film 19 substantially perpendicular to the surface S11B of the semiconductor substrate 11.
  • the fins F1, F2, and F3 form the semiconductor layer 30S of the second substrate 30.
  • the fins F1, F2, F3 extend parallel to each other, for example.
  • the fins F1, F2, F3 are isolated from each other by the element isolation region 112.
  • the fins F2 and F3 are connected to each other at both ends.
  • the fin F1 is provided with source / drain regions 23A, 23B adjacent to the channel region 23C, and the fins F2, F3 are provided with source / drain regions 24A, 24B adjacent to the channel region 24C and sources adjacent to the channel region 25C.
  • -Drain regions 25A and 25B are provided. That is, the reset transistor 23 has n-type source / drain regions 23A and 23B and a channel region 23C of the same conductivity type (n-type) as the source / drain regions 23A and 23B in the fin F1 outside the semiconductor substrate 11.
  • the amplification transistor 24 has n-type source / drain regions 24A and 24B in the fins F2 and F3, and a channel region 24C of the same conductivity type (n-type) as the source / drain regions 24A and 24B.
  • the selection transistor 25 includes, for example, n-type source / drain regions 25A and 25B in the same fins F2 and F3 as the amplification transistor 24, and a channel region 25C of the same conductivity type (n-type) as the source / drain regions 25A and 25B. And have.
  • the fins F2, F3 are provided with a plurality of channel regions 24C, 25C and source / drain regions 24A, 24B, 25A, 25B continuously.
  • a contact part FC1 is provided at one end of the fins F2, F3, and a contact part FC2 is provided at the other end of the fins F2, F3.
  • the contact portion FC1 is a portion that connects one of the pair of source / drain regions 24A and 24B (source / drain region 24B) of the amplification transistor 24 to the pixel power supply Vdd.
  • the contact portion FC2 is a portion that connects one of the pair of source / drain regions 25A and 25B (source / drain region 25A) of the selection transistor 25 to the vertical signal line 18 (FIG. 2).
  • the gate electrode 23G is provided on the interlayer insulating film 19 together with the fin F1.
  • the gate electrode 23G includes a pair of side surfaces 231 and 232 facing each other with the fin F1 in between, and an upper surface 233 connecting the pair of side surfaces 231 and 232.
  • the upper surface 233 faces the interlayer insulating film 19 with the fin F1 in between.
  • the upper surface 233 is covered with the interlayer insulating film 30I.
  • a gate insulating film 23I is provided between the fin F1 and each of the pair of side surfaces 231, 232 and the upper surface 233.
  • the gate electrode 24G is provided on the interlayer insulating film 19 together with the fins F2 and F3.
  • the gate electrode 24G includes a pair of side surfaces 241, 242 facing each other with the fins F2, F3 in between, an upper surface 243 connecting the pair of side surfaces 241, 242, and a separation surface 245 between the fin F2 and the fin F3. Contains.
  • the pair of side surfaces 241, 242 and the separation surface 245 are provided in parallel with each other.
  • the upper surface 243 faces the interlayer insulating film 19 with the fins F2 and F3 interposed therebetween.
  • the upper surface 243 is covered with the interlayer insulating film 30I.
  • a gate insulating film 24I is provided between the fins F2 and F3 and each of the pair of side surfaces 241, 242, the upper surface 233, and the separation surface 235.
  • the gate electrode 25G is provided on the interlayer insulating film 19 together with the fins F2 and F3.
  • the gate electrode 25G includes a pair of side surfaces 251 and 252 facing each other with the fins F2 and F3 in between, an upper surface 253 connecting the pair of side surfaces 251 and 252, and a separation surface 255 between the fin F2 and the fin F3. Contains.
  • the pair of side surfaces 251, 252 and the separation surface 255 are provided in parallel with each other.
  • the upper surface 253 faces the interlayer insulating film 19 with the fins F2 and F3 interposed therebetween.
  • the upper surface 253 is covered with the interlayer insulating film 30I.
  • a gate insulating film 25I is provided between the fins F2 and F3 and each of the pair of side surfaces 251, 252, the upper surface 253, and the separation surface 255.
  • Such gate electrodes 23G, 24G, 25G are made of, for example, p-type polysilicon or the like.
  • the gate insulating films 23I, 24I, 25I are made of, for example, silicon oxide (SiO).
  • the interlayer insulating film 30I faces the interlayer insulating film 19 with the fins F1, F2, F3 interposed therebetween.
  • the interlayer insulating film 30I is provided with a connection hole reaching the upper surfaces 243 and 253 of the gate electrodes 24G and 25G and a connection hole reaching the fin F1.
  • the connection hole reaching the upper surface 243 is provided with an electrode 24E
  • the connection hole reaching the upper surface 253 is provided with an electrode 25E
  • the connection hole reaching the fin F1 is provided with an electrode 23E.
  • the image pickup device 10A having the reset transistor 23, the amplification transistor 24, and the selection transistor 25 can be manufactured, for example, as follows (FIGS. 21A to 22H). Although the reset transistor 23 is illustrated in FIGS. 21A to 22H, the amplification transistor 24 and the selection transistor 25 can be manufactured in the same manner.
  • the first substrate 11A is formed.
  • the first substrate 11A is formed, for example, as follows.
  • a semiconductor substrate 11 in which p-type impurities are diffused at an impurity concentration of, for example, about 1 ⁇ 10 16 cm ⁇ 3 to 1 ⁇ 10 18 cm ⁇ 3 is prepared.
  • the semiconductor substrate 11 having a thinner p-type impurity concentration may be used, or the semiconductor substrate 11 in which n-type impurities are diffused may be used.
  • thermal oxidation is performed to form a silicon oxide film with a thickness of about 3 nm to 10 nm on the surface S11B of the semiconductor substrate 11.
  • a polysilicon film is formed on the silicon oxide film.
  • the polysilicon film and the silicon oxide film are formed into a predetermined shape by using the lithography method and the etching method. As a result, the gate electrode 22G and the gate insulating film 22I of the transfer transistor 22 are formed.
  • the photodiode 21 is formed in the semiconductor substrate 11.
  • the photodiode 21 is formed of, for example, a p-type impurity region 21a having a depth dimension of about 30 nm to 200 nm and an n-type impurity region 21b having a depth dimension of about 1 ⁇ m to 5 ⁇ m.
  • the impurity concentration of the p-type impurity region 21a is about 1 ⁇ 10 18 cm ⁇ 3 ⁇ 1 ⁇ 10 19 cm ⁇ 3
  • the impurity concentration of the n-type impurity region 21b is 1 ⁇ 10 15 cm ⁇ 3 ⁇ 1. It is about 10 18 cm -3 .
  • the FD portion 26 is formed in the semiconductor substrate 11.
  • the FD portion 26 is formed of, for example, an n-type impurity diffusion region.
  • the concentration of the FD portion 26 is, for example, about 1 ⁇ 10 19 cm ⁇ 3 ⁇ 1 ⁇ 10 20 cm ⁇ 3 .
  • oxidation annealing is performed at 1000 ° C. to 1100 ° C. for 1 second to 10 seconds.
  • an insulating film such as silicon oxide is formed on the semiconductor substrate 11 so as to cover the gate electrode 22G and the gate insulating film 22I of the transfer transistor 22.
  • This insulating film is subjected to flattening treatment such as CMP (Chemical Mechanical Polishing) to form an interlayer insulating film 19. In this way, the first substrate 11A is formed.
  • CMP Chemical Mechanical Polishing
  • the SOI substrate 50 is attached to the first substrate 11A as shown in FIG. 21B.
  • the SOI substrate 50 has, for example, a first oxide film 52, a semiconductor layer 53F, and a second oxide film 54 on a substrate 51 in this order.
  • the substrate 51 is composed of, for example, a silicon (Si) substrate.
  • the first oxide film 52 and the second oxide film 54 are made of, for example, a silicon oxide (SiO) film.
  • the semiconductor layer 53F is composed of, for example, a silicon layer in which n-type impurities are diffused.
  • the concentration of the n-type impurity in the semiconductor layer 53F is, for example, about 1 ⁇ 10 17 cm ⁇ 3 ⁇ 1 ⁇ 10 19 cm ⁇ 3 .
  • the thickness of the semiconductor layer 53F is about 200 nm to 1000 nm.
  • the SOI substrate 50 is attached to the first substrate 11A so that the second oxide film 54 and the interlayer insulating film 19 are in contact with each other. Plasma treatment may be performed on these joint surfaces in advance to increase the joint strength.
  • the concentration of n-type impurities in the semiconductor layer 53F may be made lower, or p-type impurities may be diffused in the semiconductor layer 53F. In such a semiconductor layer 53F, n-type impurities are implanted in a later step.
  • a bulk silicon substrate may be attached instead of the SOI substrate 50.
  • the substrate 51 and the first oxide film 52 of the SOI substrate 50 are removed as shown in FIG. 21C.
  • the removal of the substrate 51 and the first oxide film 52 is performed by using, for example, CMP.
  • the silicon substrate is ground by CMP or the like and adjusted to a desired thickness.
  • the semiconductor layer 53F is formed into a desired shape by using the lithography method and the etching method to form the fins F1 (and F2 and F3).
  • the semiconductor layer 53F is formed into a desired shape by using the lithography method and the etching method to form the fins F1 (and F2 and F3).
  • the layers above the interlayer insulating film 19 are shown.
  • the element isolation region 112 is formed around the fin F1 as shown in FIG. 22B.
  • the element isolation region 112 is formed as follows, for example. First, an insulating film such as silicon oxide is formed on the interlayer insulating film 19 so as to cover the fin F1. After that, the insulating film is subjected to planarization treatment such as CMP to form the element isolation region 112. Thus, the semiconductor layer 30S including the fin F1 (and the fins F2 and F3) and the element isolation region 112 is formed.
  • trenches 112M which penetrate the semiconductor layer 30S and reach the interlayer insulating film 19 are formed on both sides of the fin F1 as shown in FIG. 22C.
  • the groove 112M is for forming the pair of side surfaces 231, 232 (and the side surfaces 241, 242, 251, 252) of the gate electrode 23G (and the gate electrodes 24G, 25G).
  • the groove 112M is formed by using, for example, an etching method.
  • the gate insulating film 23I (and the gate insulating films 24I and 25I) is formed around the fin F1 (and the fins F2 and F3) as shown in FIG. 22D.
  • the gate insulating film 23I is, for example, a silicon oxide (SiO) film formed by subjecting the fin F1 to thermal oxidation, and has a thickness of about 3 nm to 10 nm.
  • the gate insulating film 23I may be formed by a film forming process.
  • the gate electrode 23G (and the gate electrodes 24G and 25G) is formed as shown in FIG. 22E.
  • the gate electrode 23G is formed as follows, for example. First, for example, p-type polysilicon is formed on the element isolation region 112 so as to fill the groove 112M. Then, the polysilicon film is subjected to a planarization process such as CMP. After that, the polysilicon film is formed into a predetermined shape by using the photolithography method and the etching method. As a result, the gate electrode 23G is formed.
  • the source / drain regions 23A and 23B are formed at positions adjacent to the channel region 23C (and the channel regions 24C and 25C).
  • the source / drain regions 23A and 23B are formed by implanting n-type impurities into the fin F1 (and fins F2 and F3). After that, for example, activation annealing at 1000 ° C. to 1100 ° C. is performed for 1 second to 10 seconds.
  • an interlayer insulating film 30I is formed on the semiconductor layer 30S.
  • the interlayer insulating film 30I is formed by forming an insulating film so as to cover the gate electrode 23G and then subjecting the insulating film to planarization treatment such as CMP.
  • the electrode 26E (and the electrodes 23E, 24E, 25E) is formed as shown in FIG. 22G.
  • the electrode 26E is formed as follows, for example. First, a connection hole reaching the FD portion 26 is formed by using, for example, an etching method. Then, a conductive material such as tungsten (W) is embedded in the connection hole. As a result, the electrode 26E is formed.
  • the wiring 31 is formed on the interlayer insulating film 30I as shown in FIG. 22H.
  • the wiring 31 is formed using, for example, copper (Cu) or the like.
  • a multilayer wiring layer 30W including another wiring 31, an interlayer insulating film 32, and a contact electrode 33 is formed.
  • the second substrate 30 is formed.
  • the second substrate 30 is bonded to the third substrate 40 by CuCu bonding, for example. In this way, the image pickup device 10A shown in FIGS. 19, 20A, and 20B is completed.
  • the amplification transistor 24 has a channel of the same conductivity type (n type) as the conductivity type of the source / drain regions 24A and 24B. Since the region 24C is provided, it is possible to reduce noise caused by carriers captured in the interface of the channel region 24C on the gate electrode 24G side. Further, since the reset transistor 23 and the selection transistor 25 also have channel regions 23C and 25C of the same conductivity type (n-type) as the conductivity types of the source / drain regions 23A, 23B, 25A and 25B, the channel regions 23C, It is possible to reduce the noise caused by the carriers trapped in the interface of the 25C on the side of the gate electrodes 23G and 25G.
  • the reset transistor 23, the amplification transistor 24, and the selection transistor 25 having the FinFET structure are described, but the reset transistor 23, the amplification transistor 24, and the selection transistor 25 are described in Modification 2 (FIG. 9). Similarly to the above, it may have a GAA structure.
  • FIG. 23 shows a schematic cross-sectional configuration of the essential parts of an image sensor 10A (FIG. 18) according to a modification (Modification 5) of the second embodiment.
  • the photodiode 21 is provided at a position deeper than the surface S11B (on the surface S11A side), and the transfer transistor 22 is formed of a vertical transistor (transfer gate TG).
  • the image pickup device 10A according to Modification 5 has the same configuration as the image pickup device 10A according to the second embodiment, and the operation and effect thereof are also the same.
  • the gate of the transfer transistor 22 extends from the surface of the semiconductor substrate 11 through the p-type well region 111 to a depth reaching the photodiode 21.
  • the first substrate 11A has a pixel separation section 21S that separates each pixel P.
  • the pixel separation portion 21S is formed so as to extend in the normal direction of the semiconductor substrate 11 (direction perpendicular to the surface S11B of the semiconductor substrate 11).
  • the pixel separation unit 21S is provided between two pixels P adjacent to each other.
  • the pixel separation unit 21S electrically separates the pixels P adjacent to each other.
  • the pixel separating unit 21S is made of, for example, silicon oxide.
  • the pixel separation portion 21S penetrates the semiconductor substrate 11, for example.
  • a p-type impurity region 21a and an n-type impurity region 21b are provided on the side surface side of the pixel isolation portion 21S.
  • the first substrate 11A and the second substrate 30 are electrically connected to each other by the electrode 26E. Further, the first substrate 11A and the second substrate 30 are connected by electrodes E1 and E2 penetrating the interlayer insulating films 19 and 30I (see FIGS. 24 and 25 described later). In the image sensor 10A, for example, electrodes E1 and E2 are provided for each pixel P. Further, as shown in FIG. 23, the second substrate 30 and the third substrate 40 are electrically connected to each other by the contact electrodes 33 and 43 bonded to each other.
  • the width of the electrode 26E is narrower than the width of the joint portion between the contact electrodes 33 and 43.
  • the cross-sectional area of the electrode 26E is smaller than the cross-sectional area of the contact portion between the contact electrodes 33 and 43. Therefore, the electrode 26E does not hinder the miniaturization of the area of each pixel on the first substrate 11A.
  • the read circuit 20 is formed on the second substrate 30 and the logic circuit LC is formed on the third substrate 40, a structure for electrically connecting the second substrate 30 and the third substrate 40 to each other. In comparison with the structure for electrically connecting the first substrate 11A and the second substrate 30 to each other, the layout and the number of contacts for connection can be formed in a more free layout. Therefore, as a structure for electrically connecting the second substrate 30 and the third substrate 40 to each other, joining of the contact electrodes 33 and 43 can be used.
  • FIG. 24 and 25 show an example of a horizontal cross-sectional configuration of the image sensor 10A.
  • 24 and 25 are diagrams showing an example of a sectional configuration at a cross section Sec1 of FIG. 23, and lower diagrams of FIGS. 24 and 25 show a sectional configuration at a cross section Sec2 of FIG. It is a figure showing an example.
  • FIG. 24 illustrates a configuration in which two 2 ⁇ 2 four pixels P are arranged in the second direction H.
  • four 2 ⁇ 2 four pixels P are set as the first pixel P.
  • a configuration in which the direction V and the second direction H are arranged side by side is illustrated. Note that in the upper cross-sectional views of FIGS.
  • FIGS. 24 and 25 a diagram showing an example of the surface configuration of the semiconductor substrate 11 is overlapped with a diagram showing an example of the cross-sectional configuration at the cross-section Sec1 of FIG. 19 is omitted.
  • the drawing showing an example of the surface configuration of the semiconductor layer 30S is superimposed on the drawing showing an example of the sectional configuration at the cross-section Sec2 of FIG.
  • the plurality of electrodes 26E, the plurality of electrodes E2, and the plurality of electrodes E1 are arranged in the first direction V (vertical direction in FIG. 10, left and right direction in FIG. 11) in the plane of the first substrate 11A.
  • Direction are arranged side by side in a strip shape.
  • the first direction V is parallel to one of the two arrangement directions (for example, the row direction and the column direction) of the plurality of pixels P arranged in a matrix (for example, the column direction).
  • the four FD units 26 are arranged close to each other, for example, via the pixel separation unit 21S.
  • the four transfer gates TG are arranged so as to surround the four FD portions 26, and for example, the four transfer gates TG form a ring shape. There is.
  • the element isolation region 112 is composed of a plurality of blocks extending in the first direction V.
  • the semiconductor layer 30S includes a plurality of island-shaped blocks 30SA that extend in the first direction V and are arranged side by side in the second direction H that is orthogonal to the first direction V with the element isolation region 112 interposed therebetween. There is.
  • Each block 30SA is provided with, for example, a plurality of sets of reset transistors 23, amplification transistors 24, and selection transistors 25.
  • One readout circuit 20 shared by the four pixels P is configured by, for example, a reset transistor 23, an amplification transistor 24, and a selection transistor 25 in a region facing the four pixels P.
  • One read circuit 20 shared by four pixels P includes, for example, an amplification transistor 24 in a block 30SA adjacent to the left of the element isolation region 112, a reset transistor 23 in a block 30SA adjacent to the right of the element isolation region 112, and It is composed of a selection transistor 25.
  • FIG. 26, FIG. 27, FIG. 28, and FIG. 29 show an example of the wiring layout in the horizontal plane of the image pickup device 10A. 26 to 29, the case where one read circuit 20 shared by four pixels P is provided in a region facing the four pixels P is illustrated.
  • the wirings shown in FIGS. 26 to 29 are provided, for example, in different layers in the multilayer wiring layer 30W.
  • the four electrodes 26E adjacent to each other are electrically connected to the wiring 31, as shown in FIG. 26, for example.
  • the four electrodes 26E adjacent to each other further include, for example, as shown in FIG. 26, the gate of the amplification transistor 24 included in the left adjacent block 30SA of the element isolation region 112 and the element via the wiring 31 and the electrode 24E. It is electrically connected to the gate of the reset transistor 23 included in the right adjacent block 30SA of the isolation region 112.
  • the power supply line VDD is arranged at a position facing each read circuit 20 arranged side by side in the second direction H, as shown in FIG. 27, for example.
  • the power supply line VDD is electrically connected to the drain of the amplification transistor 24 and the drain of the reset transistor 23 of each read circuit 20 arranged side by side in the second direction H via the electrode 24E, as shown in FIG. 27, for example. It is connected to the.
  • the two pixel drive lines 17 are arranged at positions facing the respective readout circuits 20 arranged side by side in the second direction H.
  • One pixel drive line 17 (second control line) is electrically connected to the gate of the reset transistor 23 of each readout circuit 20 arranged in the second direction H, for example, as shown in FIG.
  • the other pixel drive line 17 (third control line) is electrically connected to the gate of the selection transistor 25 of each readout circuit 20 arranged in the second direction H, for example, as shown in FIG.
  • the source of the amplification transistor 24 and the drain of the selection transistor 25 are electrically connected to each other via a wiring 31W, for example, as shown in FIG.
  • the two power supply lines VSS are arranged at positions facing the read circuits 20 arranged side by side in the second direction H.
  • each power supply line VSS is electrically connected to the plurality of electrodes E1 at a position facing each pixel P arranged side by side in the second direction H.
  • the four pixel drive lines 17 are arranged at positions facing the respective readout circuits 20 arranged side by side in the second direction H.
  • Each of the four pixel drive lines 17 is, for example, as shown in FIG. 28, one of the four pixels P corresponding to the readout circuits 20 arranged side by side in the second direction H.
  • the wiring TRG is electrically connected to the electrode E2.
  • the four pixel drive lines 17 are electrically connected to the gates (transfer gates TG) of the transfer transistors 22 of the pixels P arranged in the second direction H.
  • an identifier (1, 2, 3, 4) is given to the end of each wiring TRG.
  • the vertical signal line 18 is arranged at a position facing each read circuit 20 arranged side by side in the first direction V, as shown in FIG. 29, for example.
  • the vertical signal line 18 (output line) is electrically connected to the output terminal (source of the amplification transistor 24) of each read circuit 20 arranged side by side in the first direction V, as shown in FIG. 29, for example. ing.
  • the pixels P and the readout circuit 20 are formed on different substrates (first substrate 11A and second substrate 30).
  • the area of the pixel P and the readout circuit 20 can be increased as compared with the case where the pixel P and the readout circuit 20 are formed on the same substrate.
  • photoelectric conversion efficiency can be improved and transistor noise can be reduced.
  • the first substrate 11A having the pixels P and the second substrate 30 having the readout circuit 20 are electrically connected to each other by the electrode 26E provided in the interlayer insulating films 19 and 30I.
  • the chip size can be further reduced. Further, the resolution can be further increased by further miniaturizing the area per pixel. Further, when the chip size is the same as before, the formation region of the pixel P can be enlarged. Further, in this modification, the read circuit 20 and the logic circuit LC are formed on different substrates (second substrate 30 and third substrate 40).
  • the areas of the read circuit 20 and the logic circuit LC can be increased as compared with the case where the read circuit 20 and the logic circuit LC are formed on the same substrate. Further, since the areas of the read circuit 20 and the logic circuit LC are not constrained by the pixel separation section 21S, noise characteristics can be improved.
  • the second substrate 30 and the third substrate 40 are electrically connected to each other by bonding the contact electrodes 33 and 43 to each other.
  • the read circuit 20 is formed on the second substrate 30 and the logic circuit LC is formed on the third substrate 40, the second circuit 30 and the third substrate 40 are electrically connected to each other.
  • the substrates are electrically connected to each other according to the degree of integration of the substrates.
  • the chip size does not increase and the miniaturization of the area per pixel does not occur due to the structure in which the substrates are electrically connected to each other.
  • the pixel P having the photodiode 21, the transfer transistor 22, and the FD portion 26 is formed on the first substrate 11A
  • the read circuit 20 having the reset transistor 23, the amplification transistor 24, and the selection transistor 25 is the second. It is formed on the substrate 30.
  • the area of the pixel P and the readout circuit 20 can be increased as compared with the case where the pixel P and the readout circuit 20 are formed on the same substrate.
  • the contact electrodes 33 and 43 are bonded to each other for electrical connection between the second substrate 30 and the third substrate 40, the chip size becomes large and the area per pixel becomes large. It does not hinder the miniaturization.
  • the image pickup device 10A having a three-layer structure with the same chip size as before and not hindering the miniaturization of the area per pixel.
  • the area of the photodiode 21 of the pixel P can be particularly increased.
  • the saturation signal charge amount in photoelectric conversion can be increased, and the photoelectric conversion efficiency can be increased.
  • the second substrate 30 it is possible to secure the degree of freedom of layout of each transistor in the read circuit 20. Further, since the area of each transistor can be increased, the noise affecting the pixel signal can be reduced by particularly increasing the area of the amplification transistor 24.
  • the chip size is increased and the area per pixel is reduced. It does not interfere.
  • the image pickup device 10A having a three-layer structure with the same chip size as before and not hindering the miniaturization of the area per pixel.
  • the second substrate 30 is attached to the first substrate 11A with the back surface of the semiconductor layer 30S facing the front surface side of the semiconductor substrate 11, and the third substrate 40 is attached to the front surface side of the semiconductor layer 30S. Is bonded to the second substrate 30 with the front surface side of the semiconductor layer 40S facing.
  • the electrode 26E is used for the electrical connection between the first substrate 11A and the second substrate 30, and the contact electrodes 33, 43 are joined together for the electrical connection between the second substrate 30 and the third substrate 40.
  • the cross-sectional area of the electrode 26E is smaller than the cross-sectional area of the joint portion between the contact electrodes 33 and 43.
  • a low resistance region made of a silicide formed by using a salicide (Self Aligned Silicide) process such as CoSi 2 or NiSi on the surface of the impurity diffusion region in contact with the source electrode and the drain electrode. are formed.
  • the low resistance region made of silicide is formed of a compound of a material of the semiconductor substrate and a metal.
  • the logic circuit LC is provided on the third substrate 40. Therefore, the logic circuit LC can be formed by a process different from the process of forming the pixel P and the readout circuit 20. As a result, a high temperature process such as thermal oxidation can be used when forming the pixel P and the readout circuit 20.
  • silicide which is a material having low heat resistance
  • the contact resistance can be reduced, and as a result, the contact resistance in the logic circuit LC can be reduced.
  • the calculation speed can be increased.
  • the first substrate 11A is provided with a pixel separation unit 21S that separates each pixel P.
  • the pixel P having the photodiode 21, the transfer transistor 22, and the FD portion 26 is formed on the first substrate 11A
  • the read circuit 20 having the reset transistor 23, the amplification transistor 24, and the selection transistor 25 is the second. It is formed on the substrate 30.
  • the image pickup device 10A having the same chip size as before and having a three-layer structure that does not hinder the miniaturization of the area per pixel.
  • the pixel separation portion 21S penetrates the semiconductor substrate 11. As a result, even if the distance between the pixels P is reduced due to the miniaturization of the area per pixel, signal crosstalk between the adjacent pixels P can be suppressed, and the resolution is reduced on the reproduced image and color mixture is caused. Image quality deterioration can be suppressed.
  • the stacked body including the first substrate 11A and the second substrate 30 has three electrodes 26E, E1, and E2 for each pixel P.
  • the electrode 26E is electrically connected to the gate of the transfer transistor 22 (transfer gate TG), the electrode E1 is electrically connected to the p-type well region 111 of the semiconductor substrate 11, and the electrode E2 is electrically connected to the FD portion 26. Connected to each other. That is, the number of electrodes 26E, E1, E2 is larger than the number of pixels P included in the first substrate 11A.
  • the electrode 26E having a small cross-sectional area is used for the electrical connection between the first substrate 11A and the second substrate 30.
  • the chip size can be further reduced, and the area per pixel on the first substrate 11A can be further reduced.
  • the image pickup device 10A having a three-layer structure with the same chip size as before and not hindering the miniaturization of the area per pixel.
  • FIG. 30 illustrates a modification of the vertical cross-sectional configuration of the image sensor 10A according to the modification (Modification 6) of the second embodiment.
  • the second substrate 30 and the third substrate 40 are electrically connected to each other in a region of the first substrate 11A facing the peripheral region 12B.
  • the peripheral region 12B corresponds to the frame region of the first substrate 11A and is provided on the peripheral edge of the pixel array section 12.
  • the second substrate 30 has a plurality of contact electrodes 33 in a region facing the peripheral region 12B
  • the third substrate 40 has a plurality of contact electrodes 33 in a region facing the peripheral region 12B. It has 44.
  • the second substrate 30 and the third substrate 40 are electrically connected to each other by bonding the contact electrodes 33 and 43 provided in the region facing the peripheral region 12B.
  • the second substrate 30 and the third substrate 40 are electrically connected to each other by the contact electrodes 33 and 43 provided in the region facing the peripheral region 12B.
  • the contact electrodes 33 and 43 are bonded to each other in the region facing the pixel array section 12. Therefore, it is possible to provide the image pickup device 10A having the same chip size as before and having a three-layer structure that does not hinder the miniaturization of the area per pixel.
  • ⁇ Modification 7> 31 and 32 show a modification of the horizontal sectional configuration of the image sensor 10A according to the second embodiment.
  • the upper diagrams of FIGS. 31 and 32 show a modified example of the cross-sectional structure at the cross section Sec1 of FIG. 23, and the lower diagrams of FIG. 31 show a modified example of the cross-sectional structure at the cross section Sec2 of FIG. is there.
  • the interlayer insulating film 19 is omitted.
  • the plurality of electrodes 26E, the plurality of electrodes E2, and the plurality of electrodes E1 are arranged in the first substrate 11A in the plane. They are arranged side by side in a strip shape in one direction V (left and right direction in FIGS. 23 and 24). 31 and 32, the case where the plurality of electrodes 26E, the plurality of electrodes E2, and the plurality of electrodes E1 are arranged side by side in two rows in the first direction V is illustrated.
  • the four FD units 26 are arranged close to each other, for example, via the pixel separation unit 21S.
  • the four transfer gates TG (TG1, TG2, TG3, TG4) are arranged so as to surround the four FD portions 26, and for example, by the four transfer gates TG. It has a circular ring shape.
  • the element isolation region 112 is composed of a plurality of blocks extending in the first direction V.
  • the semiconductor layer 30S includes a plurality of island-shaped blocks 30SA that extend in the first direction V and are arranged side by side in the second direction H that is orthogonal to the first direction V with the element isolation region 112 interposed therebetween. There is.
  • Each block 30SA is provided with, for example, a reset transistor 23, an amplification transistor 24, and a selection transistor 25.
  • the one read circuit 20 shared by the four pixels P is not arranged to face the four pixels P, for example, but is arranged so as to be displaced in the second direction H.
  • one read circuit 20 shared by four pixels P includes a reset transistor 23, which is located in a region of the second substrate 30 that is opposed to the four pixels P and is displaced in the second direction H. It is composed of an amplification transistor 24 and a selection transistor 25.
  • One readout circuit 20 shared by the four pixels P is composed of, for example, an amplification transistor 24, a reset transistor 23, and a selection transistor 25 in one block 30SA.
  • one readout circuit 20 shared by four pixels P includes a reset transistor 23, which is located in a region of the second substrate 30 which is opposed to the four pixels P in the second direction H.
  • the amplification transistor 24, the selection transistor 25, and the FD transfer transistor 27 are included.
  • One read circuit 20 shared by the four pixels P is composed of, for example, the amplification transistor 24, the reset transistor 23, the selection transistor 25, and the FD transfer transistor 27 in one block 30SA.
  • the one read circuit 20 shared by the four pixels P is not arranged, for example, directly facing the four pixels P, but in a second direction H from a position directly facing the four pixels P. They are arranged offset.
  • the wiring 31W can be shortened, or the wiring 31W can be omitted and the source of the amplification transistor 24 and the drain of the selection transistor 25 can be formed by a common impurity region. ..
  • FIG. 33 shows a modification of the horizontal cross-sectional structure of the image sensor 10A according to the second embodiment.
  • FIG. 33 shows a modification of the sectional configuration of FIG.
  • the semiconductor layer 30S is composed of a plurality of island-shaped blocks 30SA arranged side by side in the first direction V and the second direction H via the element isolation region 112.
  • Each block 30SA is provided with, for example, a set of a reset transistor 23, an amplification transistor 24, and a selection transistor 25.
  • crosstalk between the read circuits 20 adjacent to each other can be suppressed by the element isolation region 112, and it is possible to suppress deterioration of resolution on reproduced images and deterioration of image quality due to color mixture.
  • FIG. 34 shows a modification of the horizontal cross-sectional configuration of the image sensor 10A according to the second embodiment.
  • FIG. 34 shows a modification of the sectional configuration of FIG. 33.
  • the one read circuit 20 shared by the four pixels P is not arranged, for example, directly facing the four pixels P, but is arranged so as to be displaced in the first direction V.
  • the semiconductor layer 30S is composed of a plurality of island-shaped blocks 30SA arranged side by side in the first direction V and the second direction H via the element isolation region 112. ing.
  • Each block 30SA is provided with, for example, a set of a reset transistor 23, an amplification transistor 24, and a selection transistor 25.
  • the plurality of electrodes E1 and the plurality of electrodes 26E are also arranged in the second direction H.
  • the plurality of electrodes E1 includes four electrodes 26E that share a certain read circuit 20 and four electrodes 26E that share another read circuit 20 adjacent to the read circuit 20 in the second direction H. It is located in between.
  • the crosstalk between the read circuits 20 adjacent to each other can be suppressed by the element isolation region 112 and the electrode E1, and the deterioration of the resolution on the reproduced image and the deterioration of the image quality due to the color mixture can be suppressed.
  • FIG. 35 illustrates an example of a horizontal cross-sectional configuration of the image sensor 10A according to the second embodiment and its modification.
  • FIG. 35 shows a modification of the sectional configuration of FIG.
  • the first substrate 11A has the photodiode 21 and the transfer transistor 22 for each pixel P, and the FD portion 26 is shared by every four pixels P. Therefore, in this modified example, one electrode 26E is provided for every four pixels P.
  • the four pixels P that are set will be referred to as four pixels PA.
  • the first substrate 11A shares the electrode E1 for every four pixels PA. Therefore, in this modification, one electrode E1 is provided for every four pixels PA.
  • the first substrate 11A has a pixel separation section 21S that separates the photodiode 21 and the transfer transistor 22 for each pixel P.
  • the pixel separation portion 21S does not completely surround the pixel P when viewed from the normal line direction of the semiconductor substrate 11, and a gap (unformed region) is formed between the FD portion 26 (electrode 26E) and the electrode E1. )have.
  • the gap allows the four pixels P to share one electrode 26E and the four pixels PA to share one electrode E1.
  • the second substrate 30 has the readout circuit 20 for each of the four pixels P sharing the FD section 26.
  • FIG. 36 shows an example of a horizontal cross-sectional configuration of the image sensor 10A according to the present modification.
  • FIG. 36 shows a modification of the sectional configuration of FIG. 33.
  • the first substrate 11A has the photodiode 21 and the transfer transistor 22 for each pixel P, and the FD portion 26 is shared by every four pixels P. Further, the first substrate 11A has a pixel separation section 21S that separates the photodiode 21 and the transfer transistor 22 for each pixel P.
  • FIG. 37 shows an example of a horizontal cross-sectional configuration of the image sensor 10A according to the present modification.
  • FIG. 37 shows a modification of the sectional configuration of FIG. 34.
  • the first substrate 11A has the photodiode 21 and the transfer transistor 22 for each pixel P, and the FD portion 26 is shared by every four pixels P. Further, the first substrate 11A has a pixel separation section 21S that separates the photodiode 21 and the transfer transistor 22 for each pixel P.
  • FIG. 38 shows an example of a circuit configuration of the image pickup device 10A according to the second embodiment and its modification.
  • the image sensor 10A according to the present modification is a CMOS image sensor equipped with a column parallel ADC.
  • the image sensor 10A in addition to the pixel array section 12 in which a plurality of pixels P including photoelectric conversion elements are two-dimensionally arranged in a matrix (matrix), vertical driving is performed.
  • the circuit 13, the signal processing circuit 14, the reference voltage supply unit 38, the horizontal drive circuit 15, the horizontal output line 37, and the system control circuit 16 are provided.
  • the system control circuit 16 uses the master clock MCK as a reference clock signal or control signal for operations of the vertical drive circuit 13, the signal processing circuit 14, the reference voltage supply unit 38, the horizontal drive circuit 15, and the like. Are generated and applied to the vertical drive circuit 13, the signal processing circuit 14, the reference voltage supply unit 38, the horizontal drive circuit 15, and the like.
  • the vertical drive circuit 13 is also formed on the first substrate 11A together with the pixels P of the pixel array section 12, and is also formed on the second substrate 30 on which the readout circuit 20 is formed.
  • the signal processing circuit 14, the reference voltage supply unit 38, the horizontal drive circuit 15, the horizontal output line 37, and the system control circuit 16 are formed on the third substrate 40.
  • the pixel P has, for example, a configuration including a photodiode 21 and a transfer transistor 22 that transfers charges obtained by photoelectric conversion in the photodiode 21 to the FD unit 26. Can be used.
  • a reset transistor 23 that controls the potential of the FD unit 26
  • an amplification transistor 24 that outputs a signal according to the potential of the FD unit 26
  • pixel selection A three-transistor configuration having a selection transistor 25 for performing the above can be used.
  • Pixels P are two-dimensionally arranged in the pixel array section 12, and pixel drive lines 17 are arranged for each row and vertical signal lines 18 are arranged for each column with respect to the pixel arrangement of m rows and n columns. There is.
  • Each one end of the plurality of pixel drive lines 17 is connected to each output end corresponding to each row of the vertical drive circuit 13.
  • the vertical drive circuit 13 is configured by a shift register or the like, and controls the row address and the row scan of the pixel array unit 12 via the plurality of pixel drive lines 17.
  • the signal processing circuit 14 has, for example, ADCs (analog-digital conversion circuits) 34-1 to 34-m provided for each pixel column of the pixel array section 12, that is, for each vertical signal line 18, and the pixel array section 12 is provided.
  • ADCs analog-digital conversion circuits
  • the reference voltage supply unit 38 has, for example, a DAC (digital-analog conversion circuit) 38A as a means for generating a reference voltage Vref having a so-called ramp (RAMP) waveform, the level of which changes in an inclined manner as time passes. There is.
  • the means for generating the reference voltage Vref having the ramp waveform is not limited to the DAC 38A.
  • the DAC 38A under the control of the control signal CS1 given from the system control circuit 16, generates the ramp waveform reference voltage Vref based on the clock CK given from the system control circuit 16 to generate the ADC 34-1 of the signal processing circuit 14. Supply to ⁇ 34-m.
  • each of the ADCs 34-1 to 34-m sets the exposure time of the pixel P to 1 / N as compared with the normal frame rate mode in the progressive scanning method for reading out all the information of the pixel P and the normal frame rate mode. Then, the AD conversion operation corresponding to each operation mode such as the high speed frame rate mode in which the frame rate is increased N times, for example, twice, can be selectively performed.
  • the switching of the operation mode is executed by the control by the control signals CS2 and CS3 provided from the system control circuit 16. Further, the system control circuit 16 is provided with instruction information for switching between the normal frame rate mode and each operation mode of the high frame rate mode from an external system controller (not shown).
  • the ADCs 34-1 to 34-m have the same configuration, and the ADC 34-m will be described as an example here.
  • the ADC 34-m has a configuration including a comparator 34A, counting means such as an up / down counter (denoted as U / DCNT in the drawing) 34B, a transfer switch 34C, and a memory device 34D.
  • the comparator 34A includes a signal voltage Vx of the vertical signal line 18 corresponding to a signal output from each pixel P in the n-th column of the pixel array unit 12 and a reference voltage Vref of a ramp waveform supplied from the reference voltage supply unit 38. And the output voltage Vco becomes "H” level when the reference voltage Vref is higher than the signal voltage Vx, and the output voltage Vco becomes “L” level when the reference voltage Vref is equal to or lower than the signal voltage Vx. ..
  • the up / down counter 34B is an asynchronous counter, and under the control of the control signal CS2 provided from the system control circuit 16, the system control circuit 16 provides the clock CK at the same time as the DAC 18A, and the down (in synchronization with the clock CK). By performing the DOWN) count or the UP (UP) count, the comparison period from the start of the comparison operation in the comparator 34A to the end of the comparison operation is measured.
  • the comparison time at the first read time is measured by counting down during the first read operation, and the second read operation is performed.
  • the comparison time at the time of the second read is measured by counting up during the read operation.
  • the count result for the pixel P in a certain row is held as it is, and then the pixel P in the next row is down-counted at the first read operation from the previous count result.
  • the comparison time during the first read and upcount during the second read operation to measure the comparison time during the second read.
  • the transfer switch 34C is turned on (closed) under the control of the control signal CS3 provided from the system control circuit 16 in the normal frame rate mode when the counting operation of the up / down counter 34B for the pixel P in a certain row is completed. ) State and the count result of the up / down counter 34B is transferred to the memory device 34D.
  • the pixel remains in the off (open) state at the time when the counting operation of the up / down counter 34B for the pixel P in a certain row is completed, and the pixel P in the next row continues.
  • the counting operation of the up / down counter 34B is completed, it is turned on and the count result for the vertical two pixels of the up / down counter 34B is transferred to the memory device 34D.
  • the analog signal supplied from each pixel P of the pixel array section 12 via the vertical signal line 18 for each column is output to the comparator 34A and the up / down counter 34B of the ADCs 34-1 to 34-m. By each operation, it is converted into an N-bit digital signal and stored in the memory device 34D.
  • the horizontal drive circuit 15 is composed of a shift register or the like, and controls the column address and column scan of the ADCs 34-1 to 34-m in the signal processing circuit 14. Under the control of the horizontal drive circuit 15, the N-bit digital signal AD-converted by each of the ADCs 34-1 to 34-m is sequentially read out to the horizontal output line 37, and passes through the horizontal output line 37. It is output as imaging data.
  • a circuit or the like for performing various kinds of signal processing on the imaging data output via the horizontal output line 37 may be provided in addition to the above-described constituent elements. Is.
  • the count result of the up / down counter 34B can be selectively transferred to the memory device 34D via the transfer switch 34C. It is possible to independently control the count operation of the down counter 34B and the read operation of the count result of the up / down counter 34B to the horizontal output line 37.
  • FIG. 39 shows an example in which the image sensor of FIG. 38 is formed by stacking three substrates (first substrate 11A, second substrate 30, third substrate 40).
  • the pixel array section 12 including the plurality of pixels P is formed in the central portion of the first substrate 11A
  • the vertical drive circuit 13 is formed around the pixel array section 12.
  • a read circuit region 20R including a plurality of read circuits 20 is formed in the central portion of the second substrate 30, and a vertical drive circuit 13 is formed around the read circuit region 20R.
  • the signal processing circuit 14 the horizontal drive circuit 15, the system control circuit 16, the horizontal output line 37, and the reference voltage supply unit 38 are formed.
  • the structure in which the substrates are electrically connected to each other increases the chip size and hinders the miniaturization of the area per pixel.
  • the vertical drive circuit 13 may be formed only on the first substrate 11A or only on the second substrate 30.
  • FIG. 40 shows a modification of the sectional configuration of the image sensor 10A according to the second embodiment and the modification thereof.
  • the image pickup device 10A is configured by stacking three substrates (first substrate 11A, second substrate 30, third substrate 40).
  • the image pickup device 10A may be configured by stacking two substrates (the first substrate 11A and the second substrate 30).
  • the logic circuit LC is formed separately on the first substrate 11A and the second substrate 30 as shown in FIG. 40, for example.
  • a high dielectric constant film made of a material (for example, high-k) capable of withstanding a high temperature process and a metal gate electrode are laminated.
  • a transistor having a gate structure is provided.
  • a silicide formed using a salicide (Self Aligned Silicide) process such as CoSi 2 or NiSi is formed on the surface of the impurity diffusion region in contact with the source electrode and the drain electrode.
  • the low resistance region 30SL is formed.
  • the low resistance region made of silicide is formed of a compound of a material of the semiconductor substrate and a metal.
  • the circuit LCB provided on the second substrate 30 side of the logic circuit LC, when the low resistance region 30SL made of silicide is provided on the surface of the impurity diffusion region in contact with the source electrode and the drain electrode, contact is made. The resistance can be reduced. As a result, the calculation speed in the logic circuit LC can be increased.
  • FIG. 41 shows a modification of the sectional configuration of the image sensor 10A according to the second embodiment and the modification thereof.
  • a salicide (Self Aligned Silicide) process such as CoSi 2 or NiSi is formed on the surface of the impurity diffusion region in contact with the source electrode and the drain electrode.
  • the low resistance region 40SL made of silicide may be formed. Thereby, when forming the pixel P, a high temperature process such as thermal oxidation can be used.
  • the contact resistance can be reduced. As a result, the calculation speed in the logic circuit LC can be increased.
  • FIG. 42 shows an example of a schematic configuration of an image pickup apparatus 2 including the image pickup devices 10 and 10A according to the first and second embodiments and the modifications thereof.
  • the imaging device 2 is, for example, an imaging device such as a digital still camera or a video camera, or an electronic device such as a mobile terminal device such as a smartphone or a tablet type terminal.
  • the image pickup apparatus 2 includes, for example, the image pickup devices 10 and 10A according to the first and second embodiments and the modifications thereof, the DSP circuit 141, the frame memory 142, the display unit 143, the storage unit 144, the operation unit 145, and the power supply.
  • the unit 146 is provided.
  • the image pickup devices 10 and 10A, the DSP circuit 141, the frame memory 142, the display unit 143, the storage unit 144, the operation unit 145, and the power supply unit 146 have the bus line 147. Connected to each other through.
  • the image pickup devices 10 and 10A output image data according to incident light.
  • the DSP circuit 141 is a signal processing circuit that processes signals (image data) output from the image pickup devices 10 and 10A according to the above-described embodiment and its modifications.
  • the frame memory 142 temporarily holds the image data processed by the DSP circuit 141 in frame units.
  • the display unit 143 is composed of, for example, a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays a moving image or a still image captured by the image sensor 10, 10A according to the above-described embodiment and its modification. indicate.
  • the storage unit 144 records image data of a moving image or a still image picked up by the image pickup devices 10 and 10A according to the first and second embodiments and the modifications thereof in a recording medium such as a semiconductor memory or a hard disk. ..
  • the operation unit 145 issues operation commands for various functions of the imaging device 2 in accordance with an operation performed by the user.
  • the power supply unit 146 is an operation power supply for the image pickup devices 10 and 10A according to the first and second embodiments and the modifications thereof, the DSP circuit 141, the frame memory 142, the display unit 143, the storage unit 144, and the operation unit 145. Various kinds of power sources are appropriately supplied to these supply targets.
  • FIG. 43 shows an example of a flowchart of the image pickup operation in the image pickup apparatus 2.
  • the user operates the operation unit 145 to give an instruction to start imaging (step S101). Then, the operation unit 145 transmits an imaging command to the imaging elements 10 and 10A (step S102). Upon receiving the image pickup command, the image pickup devices 10 and 10A (specifically, the system control circuit 16) execute image pickup by a predetermined image pickup method (step S103).
  • the image pickup devices 10 and 10A output the image data obtained by the image pickup to the DSP circuit 141.
  • the image data is data for all pixels of the pixel signal generated based on the electric charge temporarily held in the FD section 26.
  • the DSP circuit 141 performs predetermined signal processing (for example, noise reduction processing) based on the image data input from the image pickup devices 10 and 10A (step S104).
  • the DSP circuit 141 causes the frame memory 142 to hold the image data subjected to the predetermined signal processing, and the frame memory 142 causes the storage unit 144 to store the image data (step S105). In this way, the image pickup by the image pickup device 2 is performed.
  • the image pickup devices 10 and 10A according to the above-described embodiment and its modifications are applied to the image pickup apparatus 2.
  • the image pickup device 10 or 10A can be made smaller or have a higher definition, so that the image pickup device 2 having a smaller size or a higher definition can be provided.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 44 is a block diagram showing an example of a schematic configuration of a patient internal information acquisition system using a capsule endoscope to which the technology (the technology) according to the present disclosure can be applied.
  • the in-vivo information acquisition system 10001 includes a capsule endoscope 10100 and an external control device 10200.
  • the capsule endoscope 10100 is swallowed by the patient at the time of inspection.
  • the capsule endoscope 10100 has an imaging function and a wireless communication function, and moves inside the organ such as the stomach and the intestine by peristaltic movement and the like while being naturally discharged from the patient, and Images (hereinafter, also referred to as in-vivo images) are sequentially captured at predetermined intervals, and information regarding the in-vivo images is sequentially wirelessly transmitted to the external control device 10200 outside the body.
  • the external control device 10200 centrally controls the operation of the in-vivo information acquisition system 10001. Further, the external control device 10200 receives information about the in-vivo image transmitted from the capsule endoscope 10100, and displays the in-vivo image on a display device (not shown) based on the received information about the in-vivo image. Image data for displaying is generated.
  • the in-vivo information acquisition system 10001 can obtain an in-vivo image of the inside of the patient's body at any time during the period from when the capsule endoscope 10100 is swallowed until it is discharged.
  • the capsule endoscope 10100 has a capsule-type housing 10101, and in the housing 10101, a light source unit 10111, an imaging unit 10112, an image processing unit 10113, a wireless communication unit 10114, a power feeding unit 10115, and a power supply unit. 10116 and the control part 10117 are stored.
  • the light source unit 10111 includes a light source such as an LED (light emitting diode), and irradiates the imaging visual field of the imaging unit 10112 with light.
  • a light source such as an LED (light emitting diode)
  • the image pickup unit 10112 is composed of an image pickup device and an optical system including a plurality of lenses provided in front of the image pickup device. Reflected light (hereinafter, referred to as observation light) of the light irradiated on the body tissue as the observation target is condensed by the optical system and enters the image pickup device. In the image pickup unit 10112, the image pickup device photoelectrically converts the observation light incident thereon to generate an image signal corresponding to the observation light. The image signal generated by the imaging unit 10112 is provided to the image processing unit 10113.
  • the image processing unit 10113 is configured by a processor such as a CPU (Central Processing Unit) and a GPU (Graphics Processing Unit), and performs various signal processing on the image signal generated by the imaging unit 10112.
  • the image processing unit 10113 provides the image signal subjected to the signal processing to the wireless communication unit 10114 as RAW data.
  • the wireless communication unit 10114 performs a predetermined process such as a modulation process on the image signal subjected to the signal processing by the image processing unit 10113, and transmits the image signal to the external control device 10200 via the antenna 10114A. Further, the wireless communication unit 10114 receives a control signal related to drive control of the capsule endoscope 10100 from the external control device 10200 via the antenna 10114A. The wireless communication unit 10114 provides the control signal received from the external control device 10200 to the control unit 10117.
  • a predetermined process such as a modulation process
  • the wireless communication unit 10114 receives a control signal related to drive control of the capsule endoscope 10100 from the external control device 10200 via the antenna 10114A.
  • the wireless communication unit 10114 provides the control signal received from the external control device 10200 to the control unit 10117.
  • the power feeding unit 10115 includes an antenna coil for receiving power, a power regeneration circuit that regenerates power from the current generated in the antenna coil, a booster circuit, and the like.
  • the power supply unit 10115 generates electric power using the so-called non-contact charging principle.
  • the power supply unit 10116 is composed of a secondary battery and stores the electric power generated by the power supply unit 10115.
  • the arrows and the like indicating the destinations of the power supply from the power supply unit 10116 are omitted, but the power stored in the power supply unit 10116 is the light source unit 10111.
  • the control unit 10117 is configured by a processor such as a CPU, and controls the driving of the light source unit 10111, the imaging unit 10112, the image processing unit 10113, the wireless communication unit 10114, and the power feeding unit 10115 from the external control device 10200. Control as appropriate.
  • the external control device 10200 is configured by a processor such as a CPU or GPU, or a microcomputer or a control board in which a processor and a memory element such as a memory are mounted together.
  • the external control device 10200 controls the operation of the capsule endoscope 10100 by transmitting a control signal to the control unit 10117 of the capsule endoscope 10100 via the antenna 10200A.
  • the irradiation condition of light on the observation target in the light source unit 10111 can be changed by a control signal from the external control device 10200.
  • the imaging condition for example, the frame rate and the exposure value in the imaging unit 10112
  • the control signal from the external control device 10200 may change the content of the processing in the image processing unit 10113 and the condition (for example, the transmission interval, the number of transmission images, etc.) at which the wireless communication unit 10114 transmits the image signal. ..
  • the external control device 10200 also performs various types of image processing on the image signal transmitted from the capsule endoscope 10100, and generates image data for displaying the captured in-vivo image on the display device.
  • image processing include development processing (demosaic processing), high image quality processing (band enhancement processing, super-resolution processing, NR (Noise reduction) processing and / or camera shake correction processing, etc.), and / or enlargement processing ( Various signal processing such as electronic zoom processing) can be performed.
  • the external control device 10200 controls the driving of the display device to display the in-vivo image captured based on the generated image data.
  • the external control device 10200 may record the generated image data in a recording device (not shown) or may print it out by a printing device (not shown).
  • the technology according to the present disclosure can be applied to, for example, the imaging unit 10112 among the configurations described above. This improves the detection accuracy.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 45 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technology according to the present disclosure (the present technology) can be applied.
  • FIG. 45 illustrates a situation in which an operator (doctor) 11131 is operating on a patient 11132 on a patient bed 11133 using the endoscopic surgery system 11000.
  • the endoscopic surgery system 11000 includes an endoscope 11100, other surgical tools 11110 such as a pneumoperitoneum tube 11111 and an energy treatment tool 11112, and a support arm device 11120 that supports the endoscope 11100.
  • a cart 11200 on which various devices for endoscopic surgery are mounted.
  • the endoscope 11100 includes a lens barrel 11101 into which a region of a predetermined length from the distal end is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 configured as a so-called rigid endoscope having the rigid barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible mirror having a flexible barrel. Good.
  • An opening in which an objective lens is fitted is provided at the tip of the lens barrel 11101.
  • a light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101. It is irradiated toward the observation target in the body cavity of the patient 11132 via the lens.
  • the endoscope 11100 may be a direct-viewing endoscope, or may be a perspective or side-viewing endoscope.
  • An optical system and an image pickup device are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is condensed on the image pickup device by the optical system.
  • the observation light is photoelectrically converted by the imaging element, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted to the camera control unit (CCU: Camera Control Unit) 11201 as RAW data.
  • the CCU 11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and centrally controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU 11201 receives the image signal from the camera head 11102, and performs various image processing such as development processing (demosaic processing) on the image signal for displaying an image based on the image signal.
  • image processing such as development processing (demosaic processing)
  • the display device 11202 displays an image based on the image signal subjected to the image processing by the CCU 11201 under the control of the CCU 11201.
  • the light source device 11203 is composed of a light source such as an LED (light emitting diode), and supplies irradiation light to the endoscope 11100 when photographing a surgical site or the like.
  • a light source such as an LED (light emitting diode)
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various kinds of information and instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
  • the treatment instrument control device 11205 controls driving of the energy treatment instrument 11112 for cauterization of tissue, incision, sealing of blood vessel, or the like.
  • the pneumoperitoneum device 11206 is used to inflate the body cavity of the patient 11132 through the pneumoperitoneum tube 11111 in order to inflate the body cavity of the patient 11132 for the purpose of securing the visual field by the endoscope 11100 and the working space of the operator.
  • the recorder 11207 is a device capable of recording various information regarding surgery.
  • the printer 11208 is a device capable of printing various information regarding surgery in various formats such as text, images, and graphs.
  • the light source device 11203 that supplies irradiation light to the endoscope 11100 when imaging a surgical site can be configured by, for example, an LED, a laser light source, or a white light source configured by a combination thereof.
  • a white light source is formed by a combination of RGB laser light sources
  • the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy, so that the light source device 11203 adjusts the white balance of the captured image. It can be carried out.
  • the laser light from each of the RGB laser light sources is time-divided to the observation target, and the drive of the image pickup device of the camera head 11102 is controlled in synchronization with the irradiation timing, so that each of the RGB colors can be handled. It is also possible to take the captured image in time division. According to this method, a color image can be obtained without providing a color filter on the image sensor.
  • the drive of the light source device 11203 may be controlled so as to change the intensity of the output light at predetermined time intervals.
  • the driving of the image sensor of the camera head 11102 in synchronization with the timing of changing the intensity of the light to acquire images in a time-division manner and synthesizing the images, a high dynamic image without so-called blackout and overexposure is obtained. An image of the range can be generated.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • the special light observation for example, the wavelength dependence of the absorption of light in body tissues is used to irradiate a narrow band of light as compared with the irradiation light (that is, white light) at the time of normal observation, so that the mucosal surface layer
  • the so-called narrow band imaging is performed in which a predetermined tissue such as blood vessels is imaged with high contrast.
  • fluorescence observation in which an image is obtained by fluorescence generated by irradiating the excitation light may be performed.
  • the excitation light corresponding to the fluorescence wavelength of the reagent can be irradiated to obtain a fluorescence image and the like.
  • the light source device 11203 can be configured to be capable of supplying narrowband light and / or excitation light compatible with such special light observation.
  • FIG. 46 is a block diagram showing an example of the functional configuration of the camera head 11102 and the CCU 11201 shown in FIG.
  • the camera head 11102 includes a lens unit 11401, an imaging unit 11402, a driving unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • the CCU 11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and the CCU 11201 are communicably connected to each other via a transmission cable 11400.
  • the lens unit 11401 is an optical system provided at the connecting portion with the lens barrel 11101.
  • the observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the number of image pickup elements forming the image pickup unit 11402 may be one (so-called single-plate type) or plural (so-called multi-plate type).
  • image signals corresponding to RGB are generated by each image pickup element, and a color image may be obtained by combining them.
  • the image capturing unit 11402 may be configured to include a pair of image capturing elements for respectively acquiring image signals for the right eye and the left eye corresponding to 3D (dimensional) display.
  • the 3D display enables the operator 11131 to more accurately understand the depth of the living tissue in the operation site.
  • a plurality of lens units 11401 may be provided corresponding to each image pickup element.
  • the image pickup unit 11402 does not necessarily have to be provided in the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is composed of an actuator, and moves the zoom lens and the focus lens of the lens unit 11401 by a predetermined distance along the optical axis under the control of the camera head control unit 11405. As a result, the magnification and focus of the image captured by the image capturing unit 11402 can be adjusted appropriately.
  • the communication unit 11404 is composed of a communication device for transmitting and receiving various information to and from the CCU11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 receives a control signal for controlling the driving of the camera head 11102 from the CCU 11201 and supplies it to the camera head control unit 11405.
  • the control signal includes, for example, information that specifies the frame rate of the captured image, information that specifies the exposure value at the time of capturing, and / or information that specifies the magnification and focus of the captured image. Contains information about the condition.
  • the image capturing conditions such as the frame rate, the exposure value, the magnification, and the focus may be appropriately designated by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal. Good. In the latter case, the so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function are mounted on the endoscope 11100.
  • the camera head control unit 11405 controls driving of the camera head 11102 based on a control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is composed of a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives the image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling the driving of the camera head 11102 to the camera head 11102.
  • the image signal and the control signal can be transmitted by electric communication, optical communication, or the like.
  • the image processing unit 11412 performs various types of image processing on the image signal that is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls regarding imaging of a surgical site or the like by the endoscope 11100 and display of a captured image obtained by imaging the surgical site or the like. For example, the control unit 11413 generates a control signal for controlling the driving of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display a captured image of the surgical site or the like based on the image signal subjected to the image processing by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image using various image recognition techniques.
  • the control unit 11413 detects a surgical instrument such as forceps, a specific body part, bleeding, and a mist when the energy treatment instrument 11112 is used by detecting the shape and color of the edge of the object included in the captured image. Can be recognized.
  • the control unit 11413 may superimpose and display various types of surgery support information on the image of the operation unit using the recognition result. By displaying the surgery support information in a superimposed manner and presenting it to the operator 11131, the burden on the operator 11131 can be reduced, and the operator 11131 can proceed with the operation reliably.
  • a transmission cable 11400 that connects the camera head 11102 and the CCU 11201 is an electric signal cable compatible with electric signal communication, an optical fiber compatible with optical communication, or a composite cable of these.
  • wired communication is performed using the transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may be performed wirelessly.
  • the technology according to the present disclosure can be applied to the imaging unit 11402 among the configurations described above.
  • the detection accuracy is improved.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is applicable to any type of movement such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, a robot, a construction machine, and an agricultural machine (tractor). It may be realized as a device mounted on the body.
  • FIG. 47 is a block diagram showing a schematic configuration example of a vehicle control system which is an example of a mobile body control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, a vehicle exterior information detection unit 12030, a vehicle interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio / video output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as the functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device for generating a drive force of a vehicle such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to wheels, and a steering angle of the vehicle. It functions as a steering mechanism for adjusting and a control device such as a braking device for generating a braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a head lamp, a back lamp, a brake lamp, a winker, or a fog lamp.
  • the body system control unit 12020 can be input with radio waves or signals of various switches transmitted from a portable device that substitutes for a key.
  • the body system control unit 12020 receives input of these radio waves or signals and controls the vehicle door lock device, power window device, lamp, and the like.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the image capturing unit 12031 to capture an image of the vehicle exterior and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of received light.
  • the image pickup unit 12031 can output the electric signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver state detection unit 12041 that detects the state of the driver is connected.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated or it may be determined whether or not the driver is asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generation device, the steering mechanism or the braking device based on the information on the inside and outside of the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes functions of ADAS (Advanced Driver Assistance System) including collision avoidance or impact mitigation of a vehicle, follow-up traveling based on an inter-vehicle distance, vehicle speed maintenance traveling, a vehicle collision warning, or a vehicle lane departure warning. It is possible to perform cooperative control for the purpose.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generation device, the steering mechanism, the braking device, or the like on the basis of the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's It is possible to perform cooperative control for the purpose of autonomous driving or the like that autonomously travels without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamp according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the voice image output unit 12052 transmits an output signal of at least one of a voice and an image to an output device capable of visually or audibly notifying information to an occupant of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 48 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the image pickup unit 12031 includes image pickup units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as the front nose of the vehicle 12100, the side mirrors, the rear bumper, the back door, and the upper part of the windshield inside the vehicle.
  • the image capturing unit 12101 provided on the front nose and the image capturing unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire images in front of the vehicle 12100.
  • the imaging units 12102 and 12103 included in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the image capturing unit 12104 provided in the rear bumper or the back door mainly acquires an image behind the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic signal, a traffic sign, a lane, or the like.
  • FIG. 48 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors
  • the imaging range 12114 indicates The imaging range of the imaging part 12104 provided in a rear bumper or a back door is shown. For example, by overlaying the image data captured by the image capturing units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera including a plurality of image capturing elements or may be an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 based on the distance information obtained from the imaging units 12101 to 12104, the distance to each three-dimensional object within the imaging range 12111 to 12114 and the temporal change of this distance (relative speed with respect to the vehicle 12100).
  • the closest three-dimensional object on the traveling path of the vehicle 12100 which travels in the substantially same direction as the vehicle 12100 at a predetermined speed (for example, 0 km / h or more), can be extracted as a preceding vehicle. it can.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance before the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, which autonomously travels without depending on the operation of the driver.
  • the microcomputer 12051 uses the distance information obtained from the image capturing units 12101 to 12104 to convert three-dimensional object data regarding a three-dimensional object to other three-dimensional objects such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, telephone poles, and the like. It can be classified, extracted, and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles visible to the driver of the vehicle 12100 and obstacles difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or more than the set value and there is a possibility of collision, the microcomputer 12051 outputs the audio through the audio speaker 12061 and the display unit 12062. A driver can be assisted for avoiding a collision by outputting an alarm to the driver and performing forced deceleration or avoidance steering through the drive system control unit 12010.
  • At least one of the image capturing units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian is present in the images captured by the imaging units 12101 to 12104. To recognize such a pedestrian, for example, a procedure for extracting a feature point in an image captured by the image capturing units 12101 to 12104 as an infrared camera and pattern matching processing on a series of feature points indicating the contour of an object are performed to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 causes the recognized pedestrian to have a rectangular contour line for emphasis.
  • the display unit 12062 is controlled so as to superimpose. Further, the audio image output unit 12052 may control the display unit 12062 to display an icon indicating a pedestrian or the like at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • a captured image that is easier to see can be obtained, and thus fatigue of the driver can be reduced.
  • the layer structure of the image sensor described in the above embodiment is an example, and another layer may be provided. Further, the material and thickness of each layer are also examples, and are not limited to the above.
  • the amplification transistor 24 is a junctionless transistor
  • at least one of the reset transistor 23, the amplification transistor 24, and the selection transistor 25 may be a junctionless transistor. ..
  • the amplification transistor 24 and the selection transistor 25 may have a double gate structure. ..
  • the channel region 23C of the reset transistor 23 is provided in one fin (fin F1), and the channel regions 24C and 25C of the amplification transistor 24 and the selection transistor 25 are two fins (fins F2 and F3).
  • the number of fins is not limited to this.
  • the output transistor has a channel of the same conductivity type (first conductivity type) as the conductivity type of the source / drain regions. Since the region is provided, noise due to carriers trapped at the interface of the channel region on the gate electrode side can be reduced. Therefore, it is possible to suppress noise.
  • a first substrate having a photoelectric conversion unit and a transfer transistor electrically connected to the photoelectric conversion unit;
  • a gate electrode a first-conductivity-type channel region that is provided so as to face the first substrate, and is disposed so as to face the gate electrode, and a first-conductivity-type source that is adjacent to the channel region.
  • An output transistor including A drive circuit in which the signal charge generated by the photoelectric conversion unit is output via the transfer transistor and the output transistor.
  • an amplification transistor that outputs a signal according to the magnitude of the potential of the charge storage unit, A reset transistor for resetting the potential of the charge storage portion, A selection transistor for controlling the output of the amplification transistor,
  • the gate electrode includes a first surface and a second surface facing each other with the channel region in between, and a third surface connecting the first surface and the second surface to each other (1) or (4).
  • Solid-state image sensor (12) The solid-state imaging device according to (11), wherein the gate electrode further includes a fourth surface facing the third surface with the channel region in between.
  • the gate electrode includes second conductivity type polysilicon.
  • a first substrate having a photoelectric conversion unit and a transfer transistor electrically connected to the photoelectric conversion unit;
  • a gate electrode a first-conductivity-type channel region that is provided so as to face the first substrate, and is disposed so as to face the gate electrode, and a first-conductivity-type source that is adjacent to the channel region.
  • a second substrate having an output transistor including a drain region;
  • An image pickup apparatus including a solid-state image pickup device, comprising: a drive circuit in which signal charges generated by the photoelectric conversion unit are output via the transfer transistor and the output transistor.
  • a photoelectric conversion unit A transfer transistor electrically connected to the photoelectric conversion unit, A first conductivity type channel region electrically connected to the transfer transistor, a gate electrode having a plurality of surfaces covering the channel region, and a first conductivity type source / drain region adjacent to the channel region.
  • An output transistor including An image pickup apparatus including a solid-state image pickup device, comprising: a drive circuit in which signal charges generated by the photoelectric conversion unit are output via the transfer transistor and the output transistor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

光電変換部および前記光電変換部に電気的に接続された転送トランジスタを有する第１基板と、前記第１基板に対向して設けられ、かつ、ゲート電極と、前記ゲート電極に対向して配置された第１導電型のチャネル領域と、前記チャネル領域に隣接する前記第１導電型のソース・ドレイン領域とを含む出力トランジスタを有する第２基板と、前記光電変換部で生成された信号電荷が、前記転送トランジスタおよび前記出力トランジスタを介して出力される駆動回路とを備えた固体撮像素子。

Description

固体撮像素子および撮像装置
　本技術は、光電変換部を有する固体撮像素子および撮像装置に関する。
　近年、イメージセンサは、画像撮影の用途に加えて、監視および自動車の自動運転等の用途にも用いられている。このようなイメージセンサには、例えば、ＣＣＤ（Charge Coupled Device）およびＣＭＯＳ（Complementary Metal Oxide Semiconductor）等の固体撮像素子が用いられる。
　固体撮像素子は、例えば、画素毎に設けられた光電変換部と、光電変換部で発生した信号電荷を、駆動回路に出力する出力トランジスタとを含んでいる（例えば、特許文献１参照）。
特開２０１２－５４８７６号公報
　このような固体撮像素子では、ノイズを抑えることが望まれている。
　したがって、ノイズを抑えることが可能な固体撮像素子および、これを備えた撮像装置を提供することが望ましい。
　本開示の一実施の形態に係る固体撮像素子（１）は、光電変換部および光電変換部に電気的に接続された転送トランジスタを有する第１基板と、第１基板に対向して設けられ、かつ、ゲート電極と、ゲート電極に対向して配置された第１導電型のチャネル領域と、チャネル領域に隣接する第１導電型のソース・ドレイン領域とを含む出力トランジスタを有する第２基板と、光電変換部で生成された信号電荷が、転送トランジスタおよび出力トランジスタを介して出力される駆動回路とを備えたものである。
　本開示の一実施の形態に係る撮像装置（１）は、上記本開示の一実施の形態に係る固体撮像素子（１）を備えたものである。
　本開示の一実施の形態に係る固体撮像素子（２）は、光電変換部と、光電変換部に電気的に接続された転送トランジスタと、転送トランジスタに電気的に接続され、第１導電型のチャネル領域と、チャネル領域を覆う複数の面を有するゲート電極と、チャネル領域に隣接する第１導電型のソース・ドレイン領域とを含む出力トランジスタと、光電変換部で生成された信号電荷が、転送トランジスタおよび出力トランジスタを介して出力される駆動回路とを備えたものである。
　本開示の一実施の形態に係る撮像装置（２）は、上記本開示の一実施の形態に係る固体撮像素子（２）を備えたものである。
　本開示の一実施の形態に係る固体撮像素子（１）（２）および撮像装置（１）（２）では、出力トランジスタが、ソース・ドレイン領域の導電型と同じ導電型（第１導電型）のチャネル領域を有しているので、チャネル領域の電流経路は、ゲート電極側の界面から離れて形成される。これにより、チャネル領域を流れるキャリアが、ゲート電極側の界面に捕獲（トラップ）されにくくなる。
　なお、以下に記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本開示の第１の実施の形態に係る撮像素子の機能構成の一例を表すブロック図である。 図１に示した画素の回路構成の一例を表す図である。 図１に示した画素の構成の一例を表す平面模式図である。 図３に示したＡ－Ａ’線に沿った断面構成を表す模式図である。 図３に示したＢ－Ｂ’線に沿った断面表す模式図である。 図４Ｂに示したゲート電極の構成の他の例を表す断面模式図である。 比較例に係る増幅トランジスタの図４Ａに対応した断面模式図である。 比較例に係る増幅トランジスタ図４Ｂに対応した断面模式図である。 図４Ｂに示した増幅トランジスタを流れる電流経路を表す断面模式図である。 変形例１に係る撮像素子の構成を表す断面模式図である。 変形例２に係る撮像素子の構成を表す断面模式図である。 変形例３に係る撮像素子の画素の回路構成の一例を表す図である。 図１０に示した撮像素子の平面構成の一例を表す模式図である。 本開示の第２の実施の形態に係る撮像素子の要部の概略構成を表す模式図である。 図１２の画素および読み出し回路の一例を表す図である。 図１２の画素および読み出し回路の一例を表す図である。 図１２の画素および読み出し回路の一例を表す図である。 図１２の画素および読み出し回路の一例を表す図である。 複数の読み出し回路と複数の垂直信号線との接続態様の一例を表す図である。 図１２の撮像素子の垂直方向の断面構成の一例を表す図である。 変形例４に係る撮像素子の要部の構成を表す平面模式図である。 図１９に示したＡ－Ａ’線に沿った断面構成を表す模式図である。 図１９に示したＢ－Ｂ’線に沿った断面構成を表す模式図である。 図２０Ａ等に示した撮像素子の製造方法の一工程を表す断面模式図である。 図２１Ａに続く工程を表す断面模式図である。 図２１Ｂに続く工程を表す断面模式図である。 図２１Ｃに続く工程の他の例を表す断面模式図である。 図２２Ａに続く工程を表す断面模式図である。 図２２Ｂに続く工程を表す断面模式図である。 図２２Ｃに続く工程を表す断面模式図である。 図２２Ｄに続く工程を表す断面模式図である。 図２２Ｅに続く工程を表す断面模式図である。 図２２Ｆに続く工程を表す断面模式図である。 図２２Ｇに続く工程を表す断面模式図である。 変形例５に係る撮像素子の要部の構成を表す断面模式図である。 図２３の撮像素子の水平方向の断面構成の一例を表す図である。 図２３の撮像素子の水平方向の断面構成の一例を表す図である。 図２３の撮像素子の水平面内での配線レイアウトの一例を表す図である。 図２３の撮像素子の水平面内での配線レイアウトの一例を表す図である。 図２３の撮像素子の水平面内での配線レイアウトの一例を表す図である。 図２３の撮像素子の水平面内での配線レイアウトの一例を表す図である。 変形例６に係る撮像素子の垂直方向の断面構成の一例を表す図である。 変形例７に係る撮像素子の水平方向の断面構成の一例を表す図である。 図２３に示した撮像素子の水平方向の断面構成の他の例を表す図である。 変形例８に係る撮像素子の水平方向の断面構成の一例を表す図である。 変形例９に係る撮像素子の水平方向の断面構成の一例を表す図である。 変形例１０に係る撮像素子の水平方向の断面構成の一例を表す図である。 図３５に示した撮像素子の水平方向の断面構成の他の例（１）を表す図である。 図３５に示した撮像素子の水平方向の断面構成の他の例（２）を表す図である。 上記第２の実施の形態およびその変形例に係る撮像素子の回路構成の一例を表す図である。 図３８の撮像装置を３つの基板を積層して構成した例を表す図である。 ロジック回路を、画素Ｐの設けられた基板と、読み出し回路の設けられた基板とに分けて形成した例を表す図である。 ロジック回路を、第３基板に形成した例を表す図である。 上記実施の形態およびその変形例に係る撮像装置を備えた撮像装置の概略構成の一例を表す図である。 図４２の撮像装置における撮像手順の一例を表す図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
　１．第１の実施の形態（ソース・ドレイン領域と同じ導電型のチャネル領域を有する増幅トランジスタが設けられた固体撮像素子の例）
　２．変形例１（増幅トランジスタがＦｉｎ　ＦＥＴ（Field Effect Transistor）構造を有する例）
　３．変形例２（増幅トランジスタがＧＡＡ（Gate All Around）構造を有する例）
　４．変形例３（複数の画素で増幅トランジスタが共有される例）
　５．第２の実施の形態（第１基板、第２基板および第３基板の積層構造を有する固体撮像素子の例）
　６．変形例４（リセットトランジスタ、増幅トランジスタおよび選択トランジスタがＦｉｎ　ＦＥＴ構造を有する例）
　７．変形例５（ＦＴＩ（Full Trench Isolation）構造を有する例）
　８．変形例６（パネル外縁でＣｕ－Ｃｕ接合を用いた例）
　９．変形例７（画素と読み出し回路との間にオフセットを設けた例）
　１０．変形例８（読み出し回路の設けられたシリコン基板が島状となっている例）
　１１．変形例９（読み出し回路の設けられたシリコン基板が島状となっている例）
　１２．変形例１０（ＦＤを４つの画素Ｐで共有した例）
　１３．変形例１１（信号処理回路を一般的なカラムＡＤＣ回路で構成した例）
　１４．変形例１２（撮像素子を、３つの基板を積層して構成した例）
　１５．変形例１３（ロジック回路を第１基板、第２基板に設けた例）
　１６．変形例１４（ロジック回路を第３基板に設けた例）
　１７．適用例（電子機器の例）
　１８．応用例
＜第１の実施の形態＞
（撮像素子１０の全体構成）
　図１は、本開示の第１の実施の形態に係る固体撮像素子（撮像素子１０）の機能構成の一例を表すブロック図である。この撮像素子１０は、例えば、ＣＭＯＳイメージセンサ等の増幅型固体撮像素子である。撮像素子１０は、他の増幅型固体撮像素子であってもよく、あるいは、ＣＣＤ等の電荷転送型の固体撮像素子であってもよい。
　撮像素子１０は、画素アレイ部１２および周辺回路部が設けられた半導体基板１１を有している。画素アレイ部１２は、例えば半導体基板１１の中央部に設けられ、周辺回路部は、画素アレイ部１２の外側に設けられている。周辺回路部は、例えば、垂直駆動回路１３、信号処理回路１４、水平駆動回路１５、およびシステム制御回路１６を含んでいる。
　画素アレイ部１２には、入射光の光量に応じた電荷量の信号電荷を発生して内部に蓄積する光電変換部を有する単位画素（画素Ｐ）が行列状に２次元配置されている。換言すれば、複数の画素Ｐは、図１のＸ方向（第１方向）およびＹ方向（第２方向）に沿って配置されている。ここで言う「単位画素」とは、撮像信号を得るための撮像画素である。画素Ｐ（撮像画素）の具体的な回路構成については後述する。
　画素アレイ部１２には、行列状の画素配列に対して画素行毎に画素駆動線１７が行方向（画素行の画素の配列方向）に沿って配線され、画素列毎に垂直信号線１８が列方向（画素列の画素の配列方向）に沿って配線されている。画素駆動線１７は、垂直駆動回路１３から行単位で出力される、画素を駆動するための駆動信号を伝送する。図１では、画素駆動線１７について１本の配線として示しているが、１本に限られるものではない。画素駆動線１７の一端は、垂直駆動回路１３の各行に対応した出力端に接続されている。
　垂直駆動回路１３は、シフトレジスタやアドレスデコーダ等によって構成され、画素アレイ部１２の各画素を、例えば行単位で駆動する。ここでは、垂直駆動回路１３の具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
　読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１２の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
　この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換部から不要な電荷が掃き出されることによって光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の信号電荷を捨てて、新たに露光を開始する（信号電荷の蓄積を開始する）動作のことをいう。
　読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における信号電荷の蓄積期間（露光期間）となる。
　垂直駆動回路１３によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１８の各々を通して信号処理回路１４に供給される。信号処理回路１４は、画素アレイ部１２の画素列毎に、選択行の各画素から垂直信号線１８を通して出力される信号に対して所定の信号処理を施すとともに、信号処理後の画素信号を一時的に保持する。
　具体的には、信号処理回路１４は、単位画素の信号を受け、その信号に対して、例えばCDS(Correlated Double Sampling）によるノイズ除去、信号増幅、AD（Analog-Digital）変換等の信号処理を行う。ノイズ除去処理により、リセットノイズや増幅トランジスタの閾値ばらつき等といった画素固有の固定パターンノイズが除去される。なお、ここで例示した信号処理は一例に過ぎず、信号処理としてはこれらに限られるものではない。ここでは、この信号処理回路１４が、本開示の駆動回路の一具体例に対応する。
　水平駆動回路１５は、シフトレジスタやアドレスデコーダ等によって構成され、信号処理回路１４の画素列に対応する単位回路を順番に選択する走査を行う。水平駆動回路１５による選択走査により、信号処理回路１４の各単位回路で信号処理された画素信号が順番に水平バスＢに出力され、水平バスＢを通して半導体基板１１の外部へ伝送される。
　システム制御回路１６は、半導体基板１１の外部から与えられるクロックや、動作モードを指令するデータ等を受け取り、また、撮像素子１０の内部情報等のデータを出力する。さらに、システム制御回路１６は、各種のタイミング信号を生成するタイミングジェネレータを有し、そのタイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動回路１３、信号処理回路１４、および水平駆動回路１５等の周辺回路部の駆動制御を行う。
（画素Ｐの回路構成）
　図２は、各画素Ｐから出力された電荷に基づく画素信号を出力する読み出し回路２０の一例を示す回路図である。
　各画素Ｐは、光電変換部として、例えばフォトダイオード２１を有している。画素Ｐ毎に設けられたフォトダイオード２１には、例えば、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、および選択トランジスタ２５が接続されている。ここでは、本開示の出力トランジスタの一具体例が増幅トランジスタ２４である。
　また、画素Ｐに対して、画素駆動線１７として、例えば、転送線１７ａ、リセット線１７ｂ、および選択線１７ｃの３本の駆動配線が同一画素行の各画素Ｐについて共通に設けられている。転送線１７ａ、リセット線１７ｂ、および選択線１７ｃは、それぞれの一端が垂直駆動回路１３の各画素行に対応した出力端に画素行単位で接続されており、画素Ｐを駆動する駆動信号である転送パルスφTRF、リセットパルスφRST、および選択パルスφSELを伝送する。
　フォトダイオード２１は、アノード電極が負側電源（例えば、グランド）に接続されており、受光した光（入射光）をその光量に応じた電荷量の信号電荷に光電変換してその信号電荷を蓄積する。フォトダイオード２１のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２４のゲート電極と電気的に接続されている。増幅トランジスタ２４のゲート電極と電気的に繋がったノードを、FD（フローティングディフュージョン）部２６（電荷蓄積部）という。
　転送トランジスタ２２は、フォトダイオード２１のカソード電極とFD部２６との間に接続されている。転送トランジスタ２２のゲート電極には、高レベル（例えば、Vddレベル）がアクティブ（以下、Highアクティブという）の転送パルスφTRFが転送線１７ａを介して与えられる。これにより、転送トランジスタ２２は導通状態となり、フォトダイオード２１で光電変換された信号電荷がFD部２６に転送される。
　リセットトランジスタ２３は、ドレイン電極が画素電源Vddに、ソース電極がFD部２６にそれぞれ接続されている。リセットトランジスタ２３のゲート電極には、HighアクティブのリセットパルスφRSTがリセット線１７ｂを介して与えられる。これにより、リセットトランジスタ２３は導通状態となり、FD部２６の電荷を画素電源Vddに捨てることによってFD部２６がリセットされる。
　増幅トランジスタ２４は、ゲート電極がFD部２６に、ドレイン電極が画素電源Vddにそれぞれ接続されている。そして、増幅トランジスタ２４は、リセットトランジスタ２３によってリセットされた後のFD部２６の電位をリセット信号（リセットレベル）Vrstとして出力する。さらに、増幅トランジスタ２４は、転送トランジスタ２２によって信号電荷が転送された後のFD部２６の電位を光蓄積信号（信号レベル）Vsigとして出力する。
　選択トランジスタ２５は、例えば、ドレイン電極が増幅トランジスタ２４のソース電極に、ソース電極が垂直信号線１８にそれぞれ接続されている。選択トランジスタ２５のゲート電極には、Highアクティブの選択パルスφSELが選択線１７ｃを介して与えられる。これにより、選択トランジスタ２５は導通状態となり、単位画素Ｐを選択状態として増幅トランジスタ２４から供給される信号が垂直信号線１８に出力される。
　垂直信号線１８は、定電圧でバイアスされた定電流源のトランジスタ（図示せず）に接続されている。したがって、増幅トランジスタ２４、選択トランジスタ２５および垂直信号線１８は、いわゆるソースフォロワ回路を構成している。
　図２の例では、選択トランジスタ２５を、増幅トランジスタ２４のソース電極と垂直信号線１８との間に接続する回路構成としたが、選択トランジスタ２５を、画素電源Vddと増幅トランジスタ２４のドレイン電極との間に接続する回路構成を採ることも可能である。
　各画素Ｐの回路構成は、上述した４つのトランジスタからなる画素構成のものに限られるものではない。例えば、増幅トランジスタ２４と選択トランジスタ２５とを兼用した３つのトランジスタからなる画素構成のもの等であってもよく、その画素回路の構成は問わない。
（画素Ｐの具体的な構成）
　以下、図３、図４Ａおよび図４Ｂを用いて画素Ｐの具体的な構成について説明する。図３は、画素Ｐの平面構成を模式的に表したものであり、図４Ａは、図３に示したＡ－Ａ’線に沿った断面構成、図４Ｂは、図３に示したＢ－Ｂ’線に沿った断面構成を各々模式的に表したものである。
　この撮像素子１０は、例えば裏面照射型の撮像素子である。各画素Ｐの広い領域にわたって、例えば略四角形状の平面形状を有するフォトダイオード２１が設けられている。各画素Ｐの端近傍には、例えば、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５がこの順に並んで配置されている。リセットトランジスタ２３とフォトダイオード２１との間に、ＦＤ部２６および転送トランジスタ２２が設けられている（図３）。増幅トランジスタ２４は、半導体基板１１の一方の面（後述の面Ｓ１１Ｂ）側に設けられており、ゲート電極２４Ｇ、ゲート絶縁膜２４Ｉ、チャネル領域２４Ｃおよび一対のソース・ドレイン領域２４Ａ，２４Ｂを有している。
　半導体基板１１は、光入射側の面Ｓ１１Ａと、面Ｓ１１Ａに対向する面Ｓ１１Ｂとを有している。この半導体基板１１は、例えばシリコン（Ｓｉ）により構成されている。この半導体基板１１には、画素Ｐ毎に、フォトダイオード２１が設けられている。フォトダイオード２１は、例えばｐｎ接合を有するフォトダイオードであり、ｐ型ウェル領域１１１に形成された、ｐ型不純物領域２１ａおよびｎ型不純物領域２１ｂを有している。例えば、半導体基板１１の面Ｓ１１Ｂ側から、厚み方向に沿ってｐ型不純物領域２１ａおよびｎ型不純物領域２１ｂがこの順に設けられている。例えば、ｐ型不純物領域２１ａの深さ方向（図４ＢのＺ方向）の大きさは、３０ｎｍ～２００ｎｍ程度であり、ｎ型不純物領域２１ｂの深さ方向の大きさは、１μｍ～５μｍ程度である。例えば、ｐ型不純物領域２１ａの不純物濃度は、１×１０18ｃｍ-3～１×１０19ｃｍ-3程度であり、ｎ型不純物領域２１ｂの不純物濃度は、１×１０15ｃｍ-3×１×１０18ｃｍ-3程度である。ｐ型ウェル領域１１１の不純物濃度は、例えば、１×１０16ｃｍ-3～１×１０18ｃｍ-3程度である。
　半導体基板１１内の面Ｓ１１Ｂ近傍には、増幅トランジスタ２４のチャネル領域２４Ｃおよび一対のソース・ドレイン領域２４Ａ，２４Ｂが設けられている。一対のソース・ドレイン領域２４Ａ，２４Ｂは、例えば、ｐ型ウェル領域１１１に形成されたｎ型（第１導電型）の不純物拡散領域であり、チャネル領域２４Ｃに隣接して設けられている。増幅トランジスタ２４のチャネル長方向（図４ＡのＹ方向）に沿って、ソース・ドレイン領域２４Ａ、チャネル領域２４Ｃおよびソース・ドレイン領域２４Ｂがこの順に設けられている。ソース・ドレイン領域２４Ａ，２４Ｂの不純物濃度は、例えば１×１０19ｃｍ-3×１×１０21ｃｍ-3程度である。本実施の形態では、増幅トランジスタ２４のチャネル領域２４Ｃが、このソース・ドレイン領域２４Ａ，２４Ｂと同じ導電型のｎ型の不純物拡散領域により形成されている。即ち、増幅トランジスタ２４がジャンクションレス構造を有している。詳細は後述するが、これにより、チャネル領域２４Ｃを流れるキャリアが、ゲート絶縁膜２４Ｉとの界面に捕獲（トラップ）されにくくなり、増幅トランジスタ２４でのノイズの発生を抑えることができる。
　一対のソース・ドレイン領域２４Ａ，２４Ｂの間に配置されたチャネル領域２４Ｃは、ｐ型ウェル領域１１１に形成されたｎ型の不純物拡散領域である。このチャネル領域２４Ｃの不純物濃度は、５×１０17ｃｍ-3×１×１０19ｃｍ-3程度である。チャネル領域２４Ｃは、ゲート電極２４Ｇに囲まれている。チャネル領域２４Ｃのチャネル長方向の大きさは、例えば２００ｎｍ～３０００ｎｍ程度である。チャネル領域２４Ｃのチャネル幅方向（図４ＢのＸ方向）の大きさは、例えば、２０ｎｍ～２００ｎｍ程度である。チャネル領域２４Ｃの深さ方向の大きさ（大きさＤ）は、例えば、一対のソース・ドレイン領域２４Ａ，２４Ｂの深さ方向の大きさよりも大きくなっており、５０ｎｍ～５００ｎｍ程度である。
　チャネル領域２４Ｃを囲むゲート電極２４Ｇは、対向する一対の側面２４１，２４２と、この一対の側面２４１，２４２をつなぐ上面２４３とを有しており、これら一対の側面２４１，２４２および上面２４３が、各々チャネル領域２４Ｃに対向している。換言すれば、一対の側面２４１,２４２および上面２４３は、チャネル領域２４Ｃを囲む凹形状を形成している。
　一対の側面２４１，２４２は、半導体基板１１の面Ｓ１１Ｂに略垂直な平面（図４ＢのＹＺ平面）であり、チャネル幅方向に対向している。この一対の側面２４１，２４２の間にチャネル領域２４Ｃが設けられている。一対の側面２４１，２４２の一部または全部は、半導体基板１１に埋め込まれている。一対の側面２４１，２４２のうち、半導体基板１１に埋め込まれた部分の深さ方向の大きさは、例えば、１００ｎｍ～５００ｎｍ程度である。
　図５は、一対の側面２４１，２４２の他の例を表している。一対の側面２４１，２４２からチャネル領域２４Ｃの一部が露出されていてもよい。チャネル領域２４Ｃの深さ方向の大きさの半分以上が、一対の側面２４１，２４２により覆われていることが好ましい。
　上面２４３は、半導体基板１１の面Ｓ１１Ｂに略平行な平面（図３ＢのＸＹ平面）であり、半導体基板１１の外側に設けられている。即ち、上面２４３は、半導体基板１１に対向して設けられている。上面２４３は、一対の側面２４１，２４２各々の一端に接している。
　この一対の側面２４１，２４２および上面２４３を含むゲート電極２４Ｇは、例えば、ｐ型（第２導電型）のポリシリコン（Poly-Si）等により構成されている。ゲート電極２４Ｇは、タングステン（Ｗ），チタン（Ｔｉ），窒化チタン（ＴｉＮ），ハフニウム（Ｈｆ），ハフニウムシリサイド（ＨｆＳｉ），ルテニウム（Ｒｕ），イリジウム（Ｉｒ）およびコバルト（Ｃｏ）等の金属により構成するようにしてもよい。
　一対の側面２４１，２４２および上面２４３各々とチャネル領域２４Ｃとの間に、ゲート絶縁膜２４Ｉが設けられている。このゲート絶縁膜２４Ｉは、例えば酸化シリコン（ＳｉＯ）等の絶縁膜により構成されている。ゲート絶縁膜２４Ｉの厚みは、例えば３ｎｍ～１５ｎｍ程度である。
　半導体基板１１に埋め込まれた側面２４１，２４２の周囲には、素子分離領域（ＳＴＩ：Shallow Trench Isolation）１１２が設けられている。この素子分離領域１１２は、例えば、酸化シリコン等の絶縁性材料により構成されている。半導体基板１１内では、側面２４２とフォトダイオード２１との間に、素子分離領域１１２が設けられている。
（撮像素子１０の動作）
　撮像素子１０では、半導体基板１１の面Ｓ１１Ａからフォトダイオード２１へ光（例えば可視領域の波長の光）が入射すると、フォトダイオード２１で正孔（ホール）および電子の対が発生する（光電変換される）。転送トランジスタ２２がオン状態となると、フォトダイオード２１に蓄積された信号電荷がＦＤ部２６に転送される。ＦＤ部２６では、信号電荷が電圧信号に変換され、この電圧信号が、増幅トランジスタ２４および選択トランジスタ２５を介して、垂直信号線１８に出力される。
（撮像素子１０の作用・効果）
　本実施の形態の撮像素子１０では、増幅トランジスタ２４が、いわゆるジャンクションレストランジスタであり、ソース・ドレイン領域２４Ａ，２４Ｂの導電型（ｎ型）と同じ導電型のチャネル領域２４Ｃを有している。これにより、チャネル領域２４Ｃの電流経路が、ゲート絶縁膜２４Ｉとの界面から離れて形成されるので、チャネル領域２４Ｃを流れるキャリアが、ゲート絶縁膜２４Ｉとの界面に捕獲されにくくなる。以下、この作用効果について、比較例を用いて説明する。
　図６Ａ，図６Ｂは、比較例に係る増幅トランジスタ（増幅トランジスタ１２４）の模式的な断面構成を表している。図６Ａが、図３のＡ－Ａ’線に沿った断面構成に対応し、図６Ｂが図３のＢ－Ｂ’線に沿った断面構成に対応している。この増幅トランジスタ１２４のゲート電極（ゲート電極１２４Ｇ）は、半導体基板１１の外側に設けられた１つの平面のみにより構成されている。このゲート電極１２４Ｇは、半導体基板１１内に埋め込まれていない。ゲート電極１２４Ｇに対向するチャネル領域１２４Ｃは、例えば、一対のソース・ドレイン領域２４Ａ，２４Ｂの導電型（ｎ型）とは逆の導電型（ｐ型）の不純物拡散領域により構成されている。チャネル領域１２４Ｃは、薄いｎ型であってもよいが、チャネル領域１２４Ｃの深さ方向（図６ＡのＺ方向）の大きさ（大きさＤ１００）を大きくすることは困難である。半導体基板１１の外側のみに設けられたゲート電極１２４Ｇにより、増幅トランジスタ１２４のオンオフを制御するためである。チャネル領域１２４Ｃの深さ方向の大きさＤ１００は、例えば、５０ｎｍ程度であり、ソース・ドレイン領域２４Ａ，２４Ｂの深さ方向の大きさよりも小さくなっている。
　このような増幅トランジスタ１２４では、チャネル領域１２４Ｃの電流経路が、ゲート絶縁膜２４Ｉとの界面近傍に形成される。このため、ゲート絶縁膜２４Ｉ中に、トラップ準位が存在すると、チャネル領域１２４Ｃを流れるキャリアが、このトラップ準位に捕獲され、あるいはトラップ準位から放出され、チャネル領域１２４Ｃを流れる電流に揺らぎが生じる。この電流の揺らぎに起因してノイズが発生する。
　ノイズを抑える方法としては、増幅トランジスタの占有面積を増やすことも考え得る。しかし、この方法では、増幅トランジスタと同じ半導体基板に設けられるフォトダイオードの占有面積が小さくなり、感度および信号電荷の飽和蓄積量等に影響を及ぼす。
　これに対し、撮像素子１０では、不純物濃度の高いｎ型不純物拡散領域によりチャネル領域２４Ｃが構成されているので、チャネル領域２４Ｃのゲート絶縁膜２４Ｉとの界面近傍は空乏層となり、ゲート絶縁膜２４Ｉから離れた位置にチャネル領域２４Ｃの電流経路が形成される。
　図７は、オン状態の増幅トランジスタ２４を流れる電流（電流Ｃ）を模式的に表したものである。このように、増幅トランジスタ２４では、電流Ｃの大部分が、チャネル領域２４Ｃの深さ方向の中央部を流れる。また、ゲート電極２４Ｇの一対の側面２４１，２４２が、半導体基板１１に埋め込まれているので、チャネル領域２４Ｃの深さ方向の大きさＤ（図４Ａ）を大きくすることができる。
　このため、ゲート絶縁膜２４Ｉにトラップ準位が存在しても、増幅トランジスタ２４のチャネル領域２４Ｃを流れるキャリアは、このトラップ順位に捕獲されにくくなる。よって、チャネル領域２４Ｃを流れる電流の揺らぎに起因したノイズの発生が抑えられる。
　また、増幅トランジスタ２４の占有面積を増やすことなく、ノイズが抑えられるので、フォトダイオード２１の占有面積が維持できる。したがって、感度および信号電荷の飽和蓄積量等への影響も抑えられる。
　以上説明したように、本実施の形態の撮像素子１０では、増幅トランジスタ２４が、ソース・ドレイン領域２４Ａ，２４Ｂの導電型と同じ導電型（ｎ型）のチャネル領域２４Ｃを有するようにしたので、チャネル領域２４Ｃのゲート電極２４Ｇ側の界面に捕獲されるキャリアに起因したノイズを減らすことができる。よって、ノイズを抑えることが可能となる。
　また、撮像素子１０では、ゲート電極２４Ｇの一対の側面２４１，２４２が、半導体基板１１に埋め込まれているので、チャネル領域２４Ｃの深さ方向の大きさＤを大きくしやすい。よって、より効果的にノイズの発生を抑えることができる。
　撮像素子１０では、ノイズを抑え、高いＳＮ比を実現することが可能となる。したがって、夜間の撮影等であっても、鮮明な画像を得ることができる。
　以下、上記第１の実施の形態の変形例および他の実施の形態について説明するが、以降の説明において上記第１の実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜変形例１＞
　図８は、上記第１の実施の形態の変形例１に係る撮像素子１０（図１）の要部の模式的な断面構成を表したものである。図８は、図３のＢ－Ｂ’線に沿った断面構成に対応している。この撮像素子１０は、Ｆｉｎ　ＦＥＴ構造を有する増幅トランジスタ２４を有している。この点を除き、変形例１に係る撮像素子１０は、上記第１の実施の形態の撮像素子１０と同様の構成を有し、その作用および効果も同様である。
　このＦｉｎ　ＦＥＴ構造を有する増幅トランジスタ２４は、チャネル領域２４Ｃが設けられたフィンＦと、このフィンＦの周囲に設けられたゲート電極２４Ｇと、ゲート電極２４ＧとフィンＦとの間に設けられたゲート絶縁膜２４Ｉとを有している。
　フィンＦは、例えば、ｎ型の不純物が拡散されたシリコン（Ｓｉ）等により構成されている。フィンＦは、半導体基板１１の面Ｓ１１Ｂ上に、面Ｓ１１Ｂに略垂直に設けられている。即ち、Ｆｉｎ　ＦＥＴ構造を有する増幅トランジスタ２４は、フォトダイオード２１が設けられた半導体基板１１の外側に、ｎ型のチャネル領域２４Ｃを有している。これにより、フォトダイオード２１の占有面積への影響を抑えつつ、増幅トランジスタ２４の占有面積を増やすことができる。チャネル領域２４Ｃの不純物濃度は、例えば５×１０17ｃｍ-3～１×１０19ｃｍ-3程度である。フィンＦは、チャネル長方向（図８のＹ方向）に延在している。このフィンＦには、チャネル領域２４Ｃに隣接するソース・ドレイン領域２４Ａ，２４Ｂ（図４Ａ）が設けられている。ソース・ドレイン領域２４Ａ，２４Ｂは、チャネル領域２４Ｃと同じ導電型（ｎ型）を有している。
　ゲート電極２４Ｇは、フィンＦとともに、半導体基板１１の面Ｓ１１Ｂ上に設けられている。このゲート電極２４Ｇは、フィンＦを間にして対向する一対の側面２４１，２４２と、一対の側面２４１，２４２をつなぐ上面２４３とを含んでいる。上面２４３は、フィンＦを間にして、半導体基板１１の面Ｓ１１Ｂに対向している。ゲート電極２４Ｇは、例えばｐ型のポリシリコン等により構成されている。フィンＦと、一対の側面２４１，２４２および上面２３４各々との間に、ゲート絶縁膜２４Ｉが設けられている。ゲート絶縁膜２４Ｉは、例えば酸化シリコン（ＳｉＯ）等により構成されている。
　本変形例に係る撮像素子１０も、上記第１の実施の形態で説明したのと同様に、増幅トランジスタ２４が、ソース・ドレイン領域２４Ａ，２４Ｂの導電型と同じ導電型（ｎ型）のチャネル領域２４Ｃを有するようにしたので、チャネル領域２４Ｃのゲート電極２４Ｇ側の界面に捕獲されるキャリアに起因したノイズを減らすことができる。また、フォトダイオード２１が設けられた半導体基板１１の外側に、チャネル領域２４Ｃ（フィンＦ）が設けられているので、増幅トランジスタ２４の占有面積を増やすことが可能となる。よって、より効果的にノイズを抑えることができる。
＜変形例２＞
　図９は、上記第１の実施の形態の変形例２に係る撮像素子１０（図１）の要部の模式的な断面構成を表したものである。図９は、図３のＢ－Ｂ’線に沿った断面構成に対応している。この撮像素子１０は、ＧＡＡ構造を有する増幅トランジスタ２４を有している。この点を除き、変形例２に係る撮像素子１０は、上記第１の実施の形態の撮像素子１０と同様の構成を有し、その作用および効果も同様である。
　このＧＡＡ構造を有する増幅トランジスタ２４は、チャネル領域２４Ｃが設けられた半導体部２４Ｎと、この半導体部２４Ｎを囲むゲート電極２４Ｇと、ゲート電極２４Ｇと半導体部２４Ｎとの間に設けられたゲート絶縁膜２４Ｉとを有している。
　半導体部２４Ｎは、例えば、ｎ型の不純物が拡散されたシリコン（Ｓｉ）等により構成されている。半導体部２４Ｎは、例えばナノワイヤにより構成されていてもよい。半導体部２４Ｎは、半導体基板１１の面Ｓ１１Ｂ上に設けられ、チャネル長方向（図９のＹ方向）に延在している。この半導体部２４Ｎのゲート電極２４Ｇで囲まれた領域に、ｎ型のチャネル領域２４Ｃが設けられ、チャネル領域２４Ｃに隣接する領域に、ｎ型のソース・ドレイン領域２４Ａ，２４Ｂ（図４Ａ）が設けられている。
　ゲート電極２４Ｇは、半導体部２４Ｎとともに、半導体基板１１の面Ｓ１１Ｂ上に設けられている。このゲート電極２４Ｇは、半導体基板１１（面Ｓ１１Ｂ）に略垂直に設けられた一対の側面２４１，２４２と、半導体基板１１（面Ｓ１１Ｂ）に略平行に設けられた上面２４３および下面２４４とを含んでいる。一対の側面２４１，２４２は、半導体部２４Ｎを間にして対向している。上面２４３および下面２４４は、この一対の側面２４１，２４２をつなぐとともに、ナノイワヤを間にして互いに対向している。上面２４３および下面２４４のうち、下面２４４がより半導体基板１１に近い位置に設けられている。ゲート電極２４Ｇは、例えばｐ型のポリシリコン等により構成されている。
　本変形例に係る撮像素子１０も、上記第１の実施の形態で説明したのと同様に、増幅トランジスタ２４が、ソース・ドレイン領域２４Ａ，２４Ｂの導電型と同じ導電型（ｎ型）のチャネル領域２４Ｃを有するようにしたので、チャネル領域２４Ｃのゲート電極２４Ｇ側の界面に捕獲されるキャリアに起因したノイズを減らすことができる。また、フォトダイオード２１が設けられた半導体基板１１の外側に、チャネル領域２４Ｃ（半導体部２４Ｎ）が設けられているので、増幅トランジスタ２４の占有面積を増やすことが可能となる。よって、より効果的にノイズを抑えることができる。
＜変形例３＞
　図１０は、上記第１の実施の形態の変形例３に係る撮像素子１０（図１）の等価回路の構成の一例を表したものである。この撮像素子１０では、複数の画素Ｐで増幅トランジスタ２４等が共有されている。この点を除き、変形例３に係る撮像素子１０は、上記第１の実施の形態の撮像素子１０と同様の構成を有し、その作用および効果も同様である。
　この撮像素子１０では、例えば４つの画素Ｐで、ＦＤ部２６、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５が共有されている。
　図１１は、４つの画素Ｐと、この４つの画素Ｐで共有されるＦＤ部２６、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５との模式的な平面構成を表したものである。図１０とともに、この図１１を用いて本変形例の撮像素子１０の構成を説明する。
　４つの画素Ｐ各々にフォトダイオード（フォトダイオード２１－１，２１－２，２１－３，２１－４のいずれか）が設けられている。フォトダイオード２１－１は、転送トランジスタ２２－１に接続され、フォトダイオード２１－２は、転送トランジスタ２２－２に接続され、フォトダイオード２１－３は、転送トランジスタ２２－４に接続されている。即ち、１つの画素Ｐには、１つのフォトダイオード（フォトダイオード２１－１，２１－２，２１－３，２１－４のいずれか）および１つの転送トランジスタ（転送トランジスタ２２－１，２２－２，２２－３，２２－４のいずれか）が配置されている。転送トランジスタ２２－１，２２－２，２２－３，２２－４のゲート電極各々には、転送パルスφTRF１，φTRF２，φTRF３，φTRF４が転送線１７ａ－１，１７ａ－２，１７ａ－３，１７ａ－４を介して与えられるようになっている（図１０）。
　ＦＤ部２６は、４つの画素Ｐの中央部に設けられている（図１１）。フォトダイオード２１－１，２１－２，２１－３，２１－４各々で光電変換された信号電荷は、転送トランジスタ２２－１，２２－２，２２－３，２２－４を介してＦＤ部２６に転送される。
　リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５は、例えば、共有される４つの画素Ｐの端部（例えば、図１１のＸ方向の端部）に並んで配置されている。この増幅トランジスタ２４の構成は、例えば、上記第１の実施の形態で説明したものと同様である（図４Ａ，図４Ｂ参照）。あるいは、増幅トランジスタ２４の構成が、上記変形例１（図８）または変形例２（図９）で説明したものと同様であってもよい。
　本変形例に係る撮像素子１０も、上記第１の実施の形態で説明したのと同様に、増幅トランジスタ２４が、ソース・ドレイン領域２４Ａ，２４Ｂの導電型と同じ導電型（Ｎ型）のチャネル領域２４Ｃを有するようにしたので、チャネル領域２４Ｃのゲート電極２４Ｇ側の界面に捕獲されるキャリアに起因したノイズを減らすことができる。
＜第２の実施の形態＞
　図１２は、本開示の第２の実施の形態に係る固体撮像素子（撮像素子１０Ａ）の概略構成を表したものである。この撮像素子１０Ａは、フォトダイオード２１等が設けられた第１基板１１Ａと、読み出し回路２０（具体的には増幅トランジスタ２４および選択トランジスタ２５）が設けられた第２基板３０と、ロジック回路（駆動回路）が設けられた第３基板４０との積層構造を有している。この点を除き、第２の実施の形態に係る撮像素子１０Ａは、上記第１の実施の形態の撮像素子１０と同様の構成を有し、その作用および効果も同様である。ここでは、本開示の出力トランジスタの一具体例が、増幅トランジスタ２４および選択トランジスタ２５である。
　撮像素子１０Ａでは、第１基板１１Ａ、第２基板３０および第３基板４０がこの順に積層されている。撮像素子１０Ａには、第１基板１１Ａ側から光が入射するようになっている。即ち、撮像素子１０Ａは、裏面照射型の撮像素子である。
　第１基板１１Ａは、半導体基板１１に、光電変換を行う複数の画素Ｐを有している。第２基板３０は、半導体層３０Ｓに、読み出し回路２０を例えば、４つの画素Ｐごとに１つずつ有している。第２基板３０は、画素駆動線１７および垂直信号線１８を有している。第３基板４０は、半導体層４０Ｓに、画素信号を処理するロジック回路ＬＣを有している。ロジック回路ＬＣは、例えば、垂直駆動回路１３、信号処理回路１４、水平駆動回路１５およびシステム制御回路１６を有している。ロジック回路ＬＣ（具体的には水平駆動回路１５）は、画素Ｐごとの出力電圧Ｖｏｕｔを外部に出力する。ロジック回路ＬＣでは、例えば、ソース電極およびドレイン電極と接する不純物拡散領域の表面に、ＣｏＳｉ2やＮｉＳｉなどのサリサイド (Self Aligned Silicide)プロセスを用いて形成されたシリサイドからなる低抵抗領域が形成されていてもよい。
　図１３は、画素Ｐおよび読み出し回路２０の一例を表したものである。以下では、図１３に示したように、４つの画素Ｐが１つの読み出し回路２０を共有している場合について説明する。ここで、「共有」とは、４つの画素Ｐの出力が共通の読み出し回路２０に入力されることを指している。
　各画素Ｐは、互いに共通の構成要素を有している。図１３には、各画素Ｐの構成要素を互いに区別するために、各画素Ｐの構成要素の符号の末尾に識別番号（１，２，３，４）が付与されている。以下では、各画素Ｐの構成要素を互いに区別する必要のある場合には、各画素Ｐの構成要素の符号の末尾に識別番号を付与するが、各画素Ｐの構成要素を互いに区別する必要のない場合には、各画素Ｐの構成要素の符号の末尾の識別番号を省略するものとする。
　各画素Ｐは、例えば、フォトダイオード２１と、フォトダイオード２１と電気的に接続された転送トランジスタ２２と、転送トランジスタ２２を介してフォトダイオード２１から出力された電荷を一時的に保持するＦＤ部２６とを有している。フォトダイオード２１は、光電変換を行って受光量に応じた電荷を発生する。フォトダイオード２１のカソードが転送トランジスタ２２のソースに電気的に接続されており、フォトダイオード２１のアノードが基準電位線（例えばグラウンド）に電気的に接続されている。転送トランジスタ２２のドレインがＦＤ部２６に電気的に接続され、転送トランジスタ２２のゲートは画素駆動線１７に電気的に接続されている。転送トランジスタ２２は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタである。
　１つの読み出し回路２０を共有する各画素ＰのＦＤ部２６は、互いに電気的に接続されるとともに、共通の読み出し回路２０の入力端に電気的に接続されている。読み出し回路２０は、例えば、リセットトランジスタ２３と、選択トランジスタ２５と、増幅トランジスタ２４とを有している。なお、選択トランジスタ２５は、必要に応じて省略してもよい。リセットトランジスタ２３のソース（読み出し回路２０の入力端）がＦＤ部２６に電気的に接続されており、リセットトランジスタ２３のドレインが電源線ＶＤＤおよび増幅トランジスタ２４のドレインに電気的に接続されている。リセットトランジスタ２３のゲートは画素駆動線１７（図１２参照）に電気的に接続されている。増幅トランジスタ２４のソースが選択トランジスタ２５のドレインに電気的に接続されており、増幅トランジスタ２４のゲートがリセットトランジスタ２３のソースに電気的に接続されている。選択トランジスタ２５のソース（読み出し回路２０の出力端）が垂直信号線１８に電気的に接続されており、選択トランジスタ２５のゲートが画素駆動線１７（図１２参照）に電気的に接続されている。
　転送トランジスタ２２は、転送トランジスタ２２がオン状態となると、フォトダイオード２１の電荷をＦＤ部２６に転送する。リセットトランジスタ２３は、ＦＤ部２６の電位を所定の電位にリセットする。リセットトランジスタ２３がオン状態となると、ＦＤ部２６の電位を電源線ＶＤＤの電位にリセットする。選択トランジスタ２５は、読み出し回路２０からの画素信号の出力タイミングを制御する。増幅トランジスタ２４は、画素信号として、ＦＤ部２６に保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタ２４は、ソースフォロア型のアンプを構成しており、フォトダイオード２１で発生した電荷のレベルに応じた電圧の画素信号を出力するものである。増幅トランジスタ２４は、選択トランジスタ２５がオン状態となると、ＦＤ部２６の電位を増幅して、その電位に応じた電圧を、垂直信号線１８を介して信号処理回路１４に出力する。リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５は、例えば、ＣＭＯＳトランジスタである。
　なお、図１４に示したように、選択トランジスタ２５が、電源線ＶＤＤと増幅トランジスタ２４との間に設けられていてもよい。この場合、リセットトランジスタ２３のドレインが電源線ＶＤＤおよび選択トランジスタ２５のドレインに電気的に接続されている。選択トランジスタ２５のソースが増幅トランジスタ２４のドレインに電気的に接続されており、選択トランジスタ２５のゲートが画素駆動線１７（図１参照）に電気的に接続されている。増幅トランジスタ２４のソース（読み出し回路２０の出力端）が垂直信号線１８に電気的に接続されており、増幅トランジスタ２４のゲートがリセットトランジスタ２３のソースに電気的に接続されている。また、図１５、図１６に示したように、ＦＤ転送トランジスタ２７が、リセットトランジスタ２３のソースと増幅トランジスタ２４のゲートとの間に設けられていてもよい。
　ＦＤ転送トランジスタ２７は、変換効率を切り替える際に用いられる。一般に、暗い場所での撮影時には画素信号が小さい。Ｑ＝ＣＶに基づき、電荷電圧変換を行う際に、ＦＤ部２６の容量（ＦＤ容量Ｃ）が大きければ、増幅トランジスタ２４で電圧に変換した際のＶが小さくなってしまう。一方、明るい場所では、画素信号が大きくなるので、ＦＤ容量Ｃが大きくなければ、ＦＤ部２６で、フォトダイオード２１の電荷を受けきれない。さらに、増幅トランジスタ２４で電圧に変換した際のＶが大きくなりすぎないように（言い換えると、小さくなるように）、ＦＤ容量Ｃが大きくなっている必要がある。これらを踏まえると、ＦＤ転送トランジスタ２７をオンにしたときには、ＦＤ転送トランジスタ２７分のゲート容量が増えるので、全体のＦＤ容量Ｃが大きくなる。一方、ＦＤ転送トランジスタ２７をオフにしたときには、全体のＦＤ容量Ｃが小さくなる。このように、ＦＤ転送トランジスタ２７をオンオフ切り替えることで、ＦＤ容量Ｃを可変にし、変換効率を切り替えることができる。
　図１７は、複数の読み出し回路２０と、複数の垂直信号線１８との接続態様の一例を表したものである。複数の読み出し回路２０が、垂直信号線１８の延在方向（例えば列方向）に並んで配置されている場合、複数の垂直信号線１８は、読み出し回路２０ごとに１つずつ割り当てられていてもよい。例えば、図１７に示したように、４つの読み出し回路２０が、垂直信号線１８の延在方向（例えば列方向）に並んで配置されている場合、４つの垂直信号線１８が、読み出し回路２０ごとに１つずつ割り当てられていてもよい。なお、図１７では、各垂直信号線１８を区別するために、各垂直信号線１８の符号の末尾に識別番号（１，２，３，４）が付与されている。
　図１８は、撮像素子１０Ａの垂直方向の断面構成の一例を表している。第１基板１１Ａは、半導体基板１１と半導体基板１１上の層間絶縁膜１９とを有している。第２基板３０は、第１基板１１Ａに対向して設けられ、第１基板１１Ａ（層間絶縁膜１９）側から、半導体層３０Ｓ、層間絶縁膜３０Ｉおよび多層配線層３０Ｗをこの順に有している。第３基板４０は、第２基板３０（多層配線層３０Ｗ）側から、多層配線層４０Ｗ、層間絶縁膜４０Ｉおよび半導体層４０Ｓをこの順に有している。第２基板３０の多層配線層３０Ｗと、第３基板４０の多層配線層４０Ｗとの間に接合面Ｓが設けられている。
　半導体基板１１には、例えば、フォトダイオード２１およびＦＤ部２６が設けられている。ＦＤ部２６は、半導体基板１１内の面Ｓ１１Ｂ近傍に設けられている。このＦＤ部２６は、例えばｐ型ウェル領域１１１にｎ型の不純物が拡散された不純物拡散領域により構成されている。ＦＤ部２６のｎ型不純物の濃度は、例えば、１×１０19ｃｍ-3～１×１０20ｃｍ-3程度である。半導体基板１１の面Ｓ１１Ａが光入射面となる。
　半導体基板１１の面Ｓ１１Ｂ近傍には、ＦＤ部２６とともに、転送トランジスタ２２が設けられている。転送トランジスタ２２は、例えば、ゲート電極２２Ｇおよびゲート絶縁膜２２Ｉを含んでいる。ゲート電極２２Ｇは、半導体基板１１の外側に、半導体基板１１に対向して設けられている。ゲート電極２２Ｇは、例えば、ｐ型のポリシリコン等により構成されている。ゲート電極２２Ｇは、タングステン（Ｗ），チタン（Ｔｉ），窒化チタン（ＴｉＮ），ハフニウム（Ｈｆ），ハフニウムシリサイド（ＨｆＳｉ），ルテニウム（Ｒｕ），イリジウム（Ｉｒ）およびコバルト（Ｃｏ）等の金属により構成するようにしてもよい。ゲート絶縁膜２２Ｉは、ゲート電極２２Ｇと半導体基板１１との間に設けられている。ゲート絶縁膜２２Ｉは、例えば、シリコン酸化膜（ＳｉＯ）等により構成されている。ゲート絶縁膜２２Ｉは、酸化ハフニウム（ＨｆＯ2），ハフニウムシリケート（ＨｆＳｉＯ），酸化タンタル（Ｔａ2Ｏ5）およびハフニウムアルミネート（ＨｆＡｌＯ）等の高誘電絶縁材料により構成するようにしてもよい。ゲート電極２２Ｇおよびゲート絶縁膜２２Ｉは、層間絶縁膜１９に覆われている。層間絶縁膜１９は、例えば酸化シリコン（ＳｉＯ）等により構成されている。
　第１基板１１Ａは、例えば、さらに、半導体基板１１の面Ｓ１１Ａに接する固定電荷膜を有していてもよい。固定電荷膜は、半導体基板１１の受光面側の界面準位に起因する暗電流の発生を抑制するため、負に帯電している。固定電荷膜は、例えば、負の固定電荷を有する絶縁膜によって形成されている。そのような絶縁膜の材料としては、例えば、酸化ハフニウム、酸化ジルコン、酸化アルミニウム、酸化チタンまたは酸化タンタルが挙げられる。固定電荷膜が誘起する電界により、半導体基板１１の受光面側の界面にホール蓄積層が形成される。このホール蓄積層によって、界面からの電子の発生が抑制される。撮像素子１０Ａは、例えば、第１基板１１Ａの光入射側に、カラーフィルタ（例えば、図３０のカラーフィルタ５５）および受光レンズ（例えば、図３０の受光レンズ６０）を有している。カラーフィルタは、半導体基板１１の面Ｓ１１Ａ側に設けられている。カラーフィルタは、例えば、固定電荷膜に接して設けられており、固定電荷膜を介して画素Ｐと対向する位置に設けられている。受光レンズは、例えば、カラーフィルタに接して設けられており、カラーフィルタおよび固定電荷膜を介して画素Ｐと対向する位置に設けられている。
　第２基板３０の半導体層３０Ｓは、層間絶縁膜１９を間にして半導体基板１１に対向している。半導体層３０Ｓは、例えば厚み（図１２のＺ方向の大きさ）が２０ｎｍ～２００ｎｍのシリコン（Ｓｉ）層により構成されている。この半導体層３０Ｓには、例えば、増幅トランジスタ２４および選択トランジスタ２５各々のチャネル領域２４Ｃ，２５Ｃおよびソース・ドレイン領域２４Ａ，２４Ｂ，２５Ａ，２５Ｂが設けられている。
　増幅トランジスタ２４の一対のソース・ドレイン領域２４Ａ，２４Ｂは、半導体層３０Ｓに設けられたｎ型の不純物拡散領域であり、例えば、半導体層３０Ｓの層間絶縁膜３０Ｉ側から厚み方向（図１８のＺ方向）の一部にわたって設けられている。一対のソース・ドレイン領域２４Ａ，２４Ｂの間には、チャネル領域２４Ｃが設けられている。この増幅トランジスタ２４のチャネル領域２４Ｃは、上記第１の実施の形態で説明したのと同様に、ソース・ドレイン領域２４Ａ，２４Ｂと同じ導電型（ｎ型）を有している。チャネル領域２４Ｃは、例えば、半導体層３０Ｓの厚み方向の全部にわたって設けられている。
　選択トランジスタ２５は、例えば、増幅トランジスタ２４のチャネル長方向（図１８のＹ方向）の隣り合う位置に配置されている。この選択トランジスタ２５の一対のソース・ドレイン領域２５Ａ，２５Ｂの一方（ソース・ドレイン領域２５Ｂ）は、増幅トランジスタ２４の一対のソース・ドレイン領域２４Ａ，２４Ｂの一方（ソース・ドレイン領域２４Ａ）に隣接しており、これらが共有されていてもよい。選択トランジスタ２５の一対のソース・ドレイン領域２５Ａ，２５Ｂは、半導体層３０Ｓに設けられたｎ型の不純物拡散領域であり、例えば、半導体層３０Ｓの層間絶縁膜３０Ｉ側から厚み方向の一部にわたって設けられている。一対のソース・ドレイン領域２５Ａ，２５Ｂの間には、チャネル領域２５Ｃが設けられている。この選択トランジスタ２５のチャネル領域２５Ｃは、例えば、ソース・ドレイン領域２５Ａ，２５Ｂと同じ導電型（ｎ型）を有している。チャネル領域２４Ｃは、例えば、半導体層３０Ｓの厚み方向の全部にわたって設けられている。
　積層型の撮像素子１０Ａでは、フォトダイオード２１およびＦＤ部２６が設けられた半導体基板１１とは別の半導体層３０Ｓに、増幅トランジスタ２４および選択トランジスタ２５のチャネル領域２４Ｃ，２５Ｃ等が設けられる。これにより、増幅トランジスタ２４および選択トランジスタ２５の占有面積を増やし、より効果的にノイズの発生を抑えることができる。また、フォトダイオード２１等とは別に、増幅トランジスタ２４および選択トランジスタ２５を製造するので、増幅トランジスタ２４および選択トランジスタ２５を製造する際の温度を最適化しやすくなる。よって、製造工程の点でも、効果的にノイズの発生を抑えることができる。
　少なくとも増幅トランジスタ２４のチャネル領域２４Ｃおよび選択トランジスタ２５のチャネル領域２５Ｃのどちらか一方が、ソース・ドレイン領域２４Ａ，２４Ｂ，２５Ａ，２５Ｂの導電型と同じ導電型であればよい。例えば、選択トランジスタ２５のチャネル領域２５Ｃは、ｐ型の不純物拡散領域であってもよい。
　半導体層３０Ｓには、素子分離領域１１２が設けられている。この素子分離領域１１２は、チャネル領域２４Ｃ，２５Ｃおよび一対のソース・ドレイン領域２４Ａ，２４Ｂ，２５Ａ，２５Ｂの周囲に設けられている。これにより、複数のトランジスタが電気的に分離される。
　増幅トランジスタ２４は、チャネル領域２４Ｃおよび一対のソース・ドレイン領域２４Ａ，２４Ｂに加えて、ゲート電極２４Ｇおよびゲート絶縁膜２４Ｉを有している。選択トランジスタ２５は、チャネル領域２５Ｃおよびソース・ドレイン領域２５Ａ，２５Ｂに加えて、ゲート電極２５Ｇおよびゲート絶縁膜２５Ｉを有している。
　増幅トランジスタ２４および選択トランジスタ２５は、例えばプレーナ（planer）型のトランジスタである。ゲート電極２４Ｇ，２５Ｇは半導体層３０Ｓの外側に設けられ、各々、チャネル領域２４Ｃ，２５Ｃに対向する１つの平面により構成されている。即ち、ゲート電極２４Ｇ，２５Ｇは平板形状を有している。例えば、半導体層３０Ｓが、ＳＯＩ基板（後述の図１５ＢのＳＯＩ基板５０）等を用いて形成されており、半導体層３０Ｓの厚みが小さいとき、プレーナ型のジャンクションレストランジスタを構成しやすい。ゲート電極２４Ｇ，２５Ｇは、例えば、ｐ型のポリシリコン等により構成されている。ゲート電極２４Ｇ，２５Ｇは、タングステン（Ｗ），チタン（Ｔｉ），窒化チタン（ＴｉＮ），ハフニウム（Ｈｆ），ハフニウムシリサイド（ＨｆＳｉ），ルテニウム（Ｒｕ），イリジウム（Ｉｒ）およびコバルト（Ｃｏ）等の金属により構成するようにしてもよい。
　ゲート電極２４Ｇ，２５Ｇ各々と半導体層３０Ｓとの間にゲート絶縁膜２４Ｉ，２５Ｉが設けられている。ゲート絶縁膜２４Ｉ，２５Ｉは、例えばシリコン酸化膜（ＳｉＯ）等により構成されている。ゲート絶縁膜２４Ｉ，２５Ｉは、酸化ハフニウム（ＨｆＯ2），ハフニウムシリケート（ＨｆＳｉＯ），酸化タンタル（Ｔａ2Ｏ5）およびハフニウムアルミネート（ＨｆＡｌＯ）等の高誘電絶縁材料により構成するようにしてもよい。
　ゲート電極２４Ｇ，２５Ｇおよびゲート絶縁膜２４Ｉ，２５Ｉは、層間絶縁膜３０Ｉに覆われている。層間絶縁膜３０Ｉは、例えば酸化シリコン（ＳｉＯ）等により構成されている。層間絶縁膜３０Ｉには、増幅トランジスタ２４のゲート電極２４Ｇに達する接続孔と、層間絶縁膜３０Ｉ、半導体層３０Ｓおよび層間絶縁膜１９を貫通し、ＦＤ部２６に達する接続孔とが設けられている。ゲート電極２４Ｇに達する接続孔には電極２４Ｅが設けられ、ＦＤ部２６に達する接続孔には電極２６Ｅが設けられている。
　多層配線層３０Ｗは、層間絶縁膜３０Ｉを間にして、半導体層３０Ｓに対向している。この多層配線層３０Ｗは、複数の配線３１と、層間絶縁膜３２と、コンタクト電極３３とを含んでいる。配線３１は、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）等の金属材料により構成されている。電極２４Ｅおよび電極２６Ｅは、配線３１を介して互いに接続されている。即ち、増幅トランジスタ２４のゲート電極２４Ｇは、配線３１を介してＦＤ部２６に接続されている。この配線３１は、例えばリセットトランジスタ２３に電気的に接続されている（図２）。層間絶縁膜３２は、複数の配線３１の間を分離するためのものであり、例えば、酸化シリコン（ＳｉＯ）等により構成されている。コンタクト電極３３は、例えば、多層配線層３０Ｗの配線３１と、多層配線層４０Ｗ（具体的には後述のコンタクト電極４３）とを電気的に接続するためのものである。このコンタクト電極３３は、例えば銅（Ｃｕ）により構成されており、一方の面は接合面Ｓに露出されている。
　第３基板４０の半導体層４０Ｓには、例えば、複数のトランジスタＴｒのチャネル領域４０ＳＣおよび一対のソース・ドレイン領域４０ＳＡ，４０ＳＢが設けられている。この複数のトランジスタＴｒにより、例えばロジック回路が形成されている。このロジック回路に、フォトダイオード２１から、増幅トランジスタ２４および選択トランジスタ２５を介して信号電荷が出力されるようになっている。このように、撮像素子１０Ａでは、フォトダイオード２１等が設けられた半導体基板１１とは、別の基板（第３基板４０）にロジック回路ＬＣが設けられ、これらが積層されている。これにより、チップサイズを小さくすることが可能となる。
　複数のトランジスタＴｒは、各々、チャネル領域４０ＳＣおよび一対のソース・ドレイン領域４０ＳＡ，４０ＳＢに加えて、ゲート電極４０ＩＧおよびゲート絶縁膜４０ＩＩを有している。複数のトランジスタＴｒ各々のゲート電極４０ＩＧは、例えば、半導体層４０Ｓの外側に設けられ、各々、チャネル領域４０ＳＣに対向する１つの平面により構成されている。このゲート電極４０ＩＧと半導体層４０Ｓとの間にゲート絶縁膜４０ＩＩが設けられている。ゲート電極４０ＩＧおよびゲート絶縁膜４０ＩＩは、層間絶縁膜４０Ｉに覆われている。
　第３基板４０多層配線層４０Ｗは、層間絶縁膜４０Ｉを間にして、半導体層４０Ｓに対向している。この多層配線層４０Ｗと、第２基板３０の多層配線層３０Ｗとの間に接合面Ｓが形成されている。多層配線層４０Ｗは、複数の配線４１と、層間絶縁膜４２と、コンタクト電極４３とを含んでいる。配線４１は、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）等の金属材料により構成されている。層間絶縁膜４２は、複数の配線４１の間を分離するためのものであり、例えば、酸化シリコン（ＳｉＯ）等により構成されている。コンタクト電極４３は、例えば、多層配線層４０Ｗの配線４１と、多層配線層３０Ｗのコンタクト電極３３とを電気的に接続するためのものである。このコンタクト電極４３は、例えば銅（Ｃｕ）により構成されており、一方の面は接合面Ｓに露出され、コンタクト電極３３に接している。即ち、第３基板４０と第２基板３０とはＣｕＣｕ接合により接続されている。
　第２の実施の形態に係る撮像素子１０Ａも、上記第１の実施の形態で説明したのと同様に、増幅トランジスタ２４が、ソース・ドレイン領域２４Ａ，２４Ｂの導電型と同じ導電型（ｎ型）のチャネル領域２４Ｃを有するようにしたので、チャネル領域２４Ｃのゲート電極２４Ｇ側の界面に捕獲されるキャリアに起因したノイズを減らすことができる。また、選択トランジスタ２５も、ソース・ドレイン領域２５Ａ，２５Ｂの導電型と同じ導電型（ｎ型）のチャネル領域２５Ｃを有するようにしたので、チャネル領域２５Ｃのゲート電極２５Ｇ側の界面に捕獲されるキャリアに起因したノイズを減らすことができる。
　更に、撮像素子１０Ａは、第１基板１１Ａ、第２基板３０および第３基板４０の積層構造を有しているので、フォトダイオード２１およびＦＤ部２６が設けられた第１基板１１Ａとは別の基板（第２基板３０）に増幅トランジスタ２４および選択トランジスタが形成される。これにより、増幅トランジスタ２４および選択トランジスタ２５の占有面積を増やし、より効果的にノイズを抑えることができる。また、製造工程の点でも、増幅トランジスタ２４および選択トランジスタ２５の製造温度を最適化し、ノイズの発生を抑えることができる。
　加えて、ロジック回路ＬＣを有する第３基板４０が、フォトダイオード２１等が設けられた第１基板１１Ａに積層されているので、チップサイズを小さくすることができる。
＜変形例４＞
　図１９、図２０Ａおよび図２０Ｂは、上記第２の実施の形態の変形例（変形例４）に係る撮像素子１０Ａ（図１８）の要部の模式的な構成を表したものである。図１９は、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の平面構成を表し、図２０Ａは、図１９に示したＡ－Ａ’線に沿った断面構成、図２０Ｂは、図１９に示したＢ－Ｂ’線に沿った断面構成を各々表している。この撮像素子１０Ａのリセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５は、Ｆｉｎ　ＦＥＴ構造を有している。この点を除き、変形例４に係る撮像素子１０Ａは、上記第２の実施の形態の撮像素子１０Ａと同様の構成を有し、その作用および効果も同様である。
　Ｆｉｎ　ＦＥＴ構造を有するリセットトランジスタ２３は、チャネル領域２３Ｃが設けられたフィンＦ１と、このフィンＦ１の周囲に設けられたゲート電極２３Ｇと、ゲート電極２３ＧとフィンＦ１との間に設けられたゲート絶縁膜２３Ｉとを有している（図１９，図２０Ａ）。Ｆｉｎ　ＦＥＴ構造を有する増幅トランジスタ２４は、チャネル領域２４Ｃが設けられたフィンＦ２，Ｆ３と、このフィンＦ２，Ｆ３の周囲に設けられたゲート電極２４Ｇと、ゲート電極２４ＧとフィンＦ２，Ｆ３との間に設けられたゲート絶縁膜２４Ｉとを有している（図１９，図２０Ａ）。Ｆｉｎ　ＦＥＴ構造を有する選択トランジスタ２５は、チャネル領域２５Ｃが設けられたフィンＦ２，Ｆ３と、このフィンＦ２，Ｆ３の周囲に設けられたゲート電極２５Ｇと、ゲート電極２５ＧとフィンＦ２，Ｆ３との間に設けられたゲート絶縁膜２５Ｉとを有している（図１９，図２０Ｂ）。
　フィンＦ１，Ｆ２，Ｆ３は、例えば、ｎ型の不純物が拡散されたシリコン（Ｓｉ）等により構成されている。例えば、ｎ型不純物の不純物濃度が、１×１０17ｃｍ-3～１×１０19ｃｍ-3程度のシリコンにより、フィンＦ１，Ｆ２，Ｆ３が構成されている。このフィンＦ１，Ｆ２，Ｆ３は、層間絶縁膜１９上に、半導体基板１１の面Ｓ１１Ｂに略垂直に設けられている。このフィンＦ１，Ｆ２，Ｆ３により第２基板３０の半導体層３０Ｓが構成されている。フィンＦ１，Ｆ２，Ｆ３は、例えば、互いに平行に延在している。フィンＦ１，Ｆ２，Ｆ３は、互いに素子分離領域１１２により分離されている。フィンＦ２とフィンＦ３とは、互いに両端部で接続されている。
　フィンＦ１には、チャネル領域２３Ｃに隣接するソース・ドレイン領域２３Ａ，２３Ｂが設けられ、フィンＦ２，Ｆ３には、チャネル領域２４Ｃに隣接するソース・ドレイン領域２４Ａ，２４Ｂおよびチャネル領域２５Ｃに隣接するソース・ドレイン領域２５Ａ，２５Ｂが設けられている。即ち、リセットトランジスタ２３は、半導体基板１１の外側のフィンＦ１にｎ型のソース・ドレイン領域２３Ａ，２３Ｂと、このソース・ドレイン領域２３Ａ，２３Ｂと同じ導電型（ｎ型）のチャネル領域２３Ｃとを有している。増幅トランジスタ２４は、フィンＦ２，Ｆ３にｎ型のソース・ドレイン領域２４Ａ，２４Ｂと、このソース・ドレイン領域２４Ａ，２４Ｂと同じ導電型（ｎ型）のチャネル領域２４Ｃとを有している。選択トランジスタ２５は、例えば、増幅トランジスタ２４と同じフィンＦ２，Ｆ３に、ｎ型のソース・ドレイン領域２５Ａ，２５Ｂと、このソース・ドレイン領域２５Ａ，２５Ｂと同じ導電型（ｎ型）のチャネル領域２５Ｃとを有している。換言すれば、フィンＦ２，Ｆ３には複数のチャネル領域２４Ｃ，２５Ｃおよびソース・ドレイン領域２４Ａ，２４Ｂ，２５Ａ，２５Ｂが連続して設けられている。
　フィンＦ２，Ｆ３の一方の端部には、コンタクト部ＦＣ１が設けられ、フィンＦ２，Ｆ３の他方の端部には、コンタクト部ＦＣ２が設けられている。コンタクト部ＦＣ１は、増幅トランジスタ２４の一対のソース・ドレイン領域２４Ａ，２４Ｂの一方（ソース・ドレイン領域２４Ｂ）を画素電源Vddに接続する部分である。コンタクト部ＦＣ２は、選択トランジスタ２５の一対のソース・ドレイン領域２５Ａ，２５Ｂの一方（ソース・ドレイン領域２５Ａ）を垂直信号線１８（図２）に接続する部分である。
　ゲート電極２３Ｇは、フィンＦ１とともに、層間絶縁膜１９上に設けられている。このゲート電極２３Ｇは、フィンＦ１を間にして対向する一対の側面２３１，２３２と、一対の側面２３１，２３２をつなぐ上面２３３とを含んでいる。上面２３３は、フィンＦ１を間にして層間絶縁膜１９に対向している。上面２３３は、層間絶縁膜３０Ｉで覆われている。フィンＦ１と、一対の側面２３１，２３２および上面２３３各々との間に、ゲート絶縁膜２３Ｉが設けられている。
　ゲート電極２４Ｇは、フィンＦ２，Ｆ３とともに、層間絶縁膜１９上に設けられている。このゲート電極２４Ｇは、フィンＦ２，Ｆ３を間にして対向する一対の側面２４１，２４２と、一対の側面２４１，２４２をつなぐ上面２４３と、フィンＦ２とフィンＦ３との間の分離面２４５とを含んでいる。一対の側面２４１，２４２および分離面２４５は、互いに平行に設けられている。上面２４３は、フィンＦ２，Ｆ３を間にして層間絶縁膜１９に対向している。上面２４３は、層間絶縁膜３０Ｉで覆われている。フィンＦ２，Ｆ３と、一対の側面２４１，２４２、上面２３３および分離面２３５各々との間に、ゲート絶縁膜２４Ｉが設けられている。
　ゲート電極２５Ｇは、フィンＦ２，Ｆ３とともに、層間絶縁膜１９上に設けられている。このゲート電極２５Ｇは、フィンＦ２，Ｆ３を間にして対向する一対の側面２５１，２５２と、一対の側面２５１，２５２をつなぐ上面２５３と、フィンＦ２とフィンＦ３との間の分離面２５５とを含んでいる。一対の側面２５１，２５２および分離面２５５は、互いに平行に設けられている。上面２５３は、フィンＦ２，Ｆ３を間にして層間絶縁膜１９に対向している。上面２５３は、層間絶縁膜３０Ｉで覆われている。フィンＦ２，Ｆ３と、一対の側面２５１，２５２、上面２５３および分離面２５５各々との間に、ゲート絶縁膜２５Ｉが設けられている。
　このようなゲート電極２３Ｇ，２４Ｇ，２５Ｇは、例えばｐ型のポリシリコン等により構成されている。ゲート絶縁膜２３Ｉ，２４Ｉ，２５Ｉは、例えば酸化シリコン（ＳｉＯ）等により構成されている。
　層間絶縁膜３０Ｉは、フィンＦ１，Ｆ２，Ｆ３を間にして、層間絶縁膜１９に対向している。この層間絶縁膜３０Ｉには、ゲート電極２４Ｇ，２５Ｇの上面２４３，２５３に達する接続孔と、フィンＦ１に達する接続孔とが設けられている。上面２４３に達する接続孔には電極２４Ｅが設けられ、上面２５３に達する接続孔には電極２５Ｅが設けられ、フィンＦ１に達する接続孔には電極２３Ｅが設けられている。
　このようなリセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５を有する撮像素子１０Ａは、例えば、以下のようにして製造することができる（図２１Ａ～図２２Ｈ）。なお、図２１Ａ～図２２Ｈでは、リセットトランジスタ２３を図示するが、増幅トランジスタ２４および選択トランジスタ２５についても同様に製造することができる。
　まず、図２１Ａに示したように、第１基板１１Ａを形成する。第１基板１１Ａは、例えば以下のようにして形成する。
　まず、ｐ型の不純物が、例えば不純物濃度１×１０16ｃｍ-3～１×１０18ｃｍ-3程度で拡散された半導体基板１１を準備する。より薄いｐ型の不純物濃度を有する半導体基板１１を用いるようにしてもよく、あるいは、ｎ型の不純物が拡散された半導体基板１１を用いるようにしてもよい。次いで、熱酸化を行い、半導体基板１１の面Ｓ１１Ｂに厚み３ｎｍ～１０ｎｍ程度の酸化シリコン膜を形成する。続いて、この酸化シリコン膜上に、例えば、ポリシリコン膜を成膜する。この後、ポリシリコン膜および酸化シリコン膜をリソグラフィ法およびエッチング法を用いて所定の形状に成形する。これにより、転送トランジスタ２２のゲート電極２２Ｇおよびゲート絶縁膜２２Ｉが形成される。
　ゲート電極２２Ｇおよびゲート絶縁膜２２Ｉを形成した後、半導体基板１１内にフォトダイオード２１を形成する。フォトダイオード２１は、例えば、深さ方向の大きさが３０ｎｍ～２００ｎｍ程度のｐ型不純物領域２１ａと、深さ方向の大きさが１μｍ～５μｍ程度のｎ型不純物領域２１ｂにより形成する。例えば、ｐ型不純物領域２１ａの不純物濃度は、１×１０18ｃｍ-3×１×１０19ｃｍ-3程度であり、ｎ型不純物領域２１ｂの不純物濃度は、１×１０15ｃｍ-3×１×１０18ｃｍ-3程度である。
　フォトダイオード２１を形成した後、半導体基板１１内にＦＤ部２６を形成する。ＦＤ部２６は、例えば、ｎ型の不純物拡散領域により形成する。このＦＤ部２６の濃度は、例えば、１×１０19ｃｍ-3×１×１０20ｃｍ-3程度である。ＦＤ部２６を形成した後、例えば、１秒間～１０秒間、１０００℃～１１００℃程度の酸化アニールを行う。この後、半導体基板１１上に、転送トランジスタ２２のゲート電極２２Ｇおよびゲート絶縁膜２２Ｉを覆うように酸化シリコン等の絶縁膜を成膜する。この絶縁膜に、ＣＭＰ（Chemical Mechanical Polishing）等の平坦化処理を施し、層間絶縁膜１９を形成する。このようにして第１基板１１Ａが形成される。
　第１基板１１Ａを形成した後、図２１Ｂに示したように、第１基板１１ＡにＳＯＩ基板５０を貼り合わせる。ＳＯＩ基板５０は、例えば、基板５１上に、第１酸化膜５２、半導体層５３Ｆおよび第２酸化膜５４をこの順に有している。基板５１は、例えばシリコン（Ｓｉ）基板により構成されている。第１酸化膜５２および第２酸化膜５４は、例えば酸化シリコン（ＳｉＯ）膜により構成されている。半導体層５３Ｆは、例えばｎ型の不純物が拡散されたシリコン層により構成されている。この半導体層５３Ｆのｎ型不純物の濃度は、例えば、１×１０17ｃｍ-3×１×１０19ｃｍ-3程度である。半導体層５３Ｆの厚みは、２００ｎｍ～１０００ｎｍ程度である。第２酸化膜５４と層間絶縁膜１９とが接するように、第１基板１１ＡにＳＯＩ基板５０を貼り合わせる。予め、これらの接合面にプラズマ処理を施しておき、接合強度を高めるようにしてもよい。半導体層５３Ｆのｎ型不純物の濃度は、より薄くするようにしてもよく、あるいは、半導体層５３Ｆにｐ型の不純物が拡散されていてもよい。このような半導体層５３Ｆは、後の工程で、ｎ型の不純物が注入される。また、ＳＯＩ基板５０に代えて、バルクのシリコン基板を貼り合わせるようにしてもよい。
　第１基板１１Ａに、ＳＯＩ基板５０を貼り合わせた後、図２１Ｃに示したように、ＳＯＩ基板５０の基板５１および第１酸化膜５２を除去する。基板５１および第１酸化膜５２の除去は、例えばＣＭＰ等を用いて行う。ＳＯＩ基板５０に代えて、バルクのシリコン基板を、第１基板１１Ａに貼り合わせた場合には、ＣＭＰ等によりシリコン基板を削り、所望の厚みに調整する。
　基板５１および第１酸化膜５２を除去した後、図２２Ａに示したように、半導体層５３Ｆをリソグラフィ法およびエッチング法を用いて所望の形状に成形し、フィンＦ１（およびＦ２，Ｆ３）を形成する。なお、図２２Ａ～図２２Ｈでは、層間絶縁膜１９より上層のみ図示する。
　フィンＦ１を形成した後、図２２Ｂに示したように、フィンＦ１の周囲に素子分離領域１１２を形成する。素子分離領域１１２は、例えば、以下のようにして形成する。まず、フィンＦ１を覆うように、層間絶縁膜１９上に、酸化シリコン等の絶縁膜を成膜する。この後、この絶縁膜にＣＭＰ等の平坦化処理を施し、素子分離領域１１２を形成する。このように、フィンＦ１（およびフィンＦ２，Ｆ３）および素子分離領域１１２を含む半導体層３０Ｓを形成する。
　素子分離領域１１２を形成した後、図２２Ｃに示したように、フィンＦ１の両脇に、半導体層３０Ｓを貫通して層間絶縁膜１９に達する溝１１２Ｍを形成する。この溝１１２Ｍは、ゲート電極２３Ｇ（およびゲート電極２４Ｇ，２５Ｇ）の一対の側面２３１，２３２（および側面２４１，２４２，２５１，２５２）を形成するためのものである。溝１１２Ｍは、例えば、エッチング法を用いて形成する。
　半導体層３０Ｓに溝１１２Ｍを形成した後、図２２Ｄに示したように、フィンＦ１（およびフィンＦ２，Ｆ３）の周囲にゲート絶縁膜２３Ｉ（およびゲート絶縁膜２４Ｉ，２５Ｉ）を形成する。ゲート絶縁膜２３Ｉは、例えば、フィンＦ１に熱酸化を施すことにより形成された酸化シリコン（ＳｉＯ）膜であり、厚み３ｎｍ～１０ｎｍ程度を有している。ゲート絶縁膜２３Ｉは、成膜工程により形成するようにしてもよい。
　ゲート絶縁膜２３Ｉを形成した後、図２２Ｅに示したように、ゲート電極２３Ｇ（およびゲート電極２４Ｇ，２５Ｇ）を形成する。ゲート電極２３Ｇは、例えば以下のようにして形成する。まず、溝１１２Ｍを埋め込むように、素子分離領域１１２上に、例えば、ｐ型のポリシリコンを成膜する。次いで、このポリシリコン膜に、ＣＭＰ等の平坦化処理を施す。この後、フォトリソグラフィ法およびエッチング法を用いてポリシリコン膜を所定の形状に成形する。これにより、ゲート電極２３Ｇが形成される。ゲート電極２３Ｇを形成した後、チャネル領域２３Ｃ（およびチャネル領域２４Ｃ，２５Ｃ）に隣り合う位置にソース・ドレイン領域２３Ａ，２３Ｂ（およびソース・ドレイン領域２４Ａ，２４Ｂ）を形成する。ソース・ドレイン領域２３Ａ，２３Ｂは、フィンＦ１（およびフィンＦ２，Ｆ３）にｎ型の不純物を注入することにより形成する。この後、例えば、１秒間～１０秒間、１０００℃～１１００℃程度の活性化アニールを行う。
　続いて、図２２Ｆに示したように、半導体層３０Ｓ上に層間絶縁膜３０Ｉを形成する。層間絶縁膜３０Ｉは、ゲート電極２３Ｇを覆うように、絶縁膜を成膜した後、この絶縁膜にＣＭＰ等の平坦化処理を施して形成する。
　層間絶縁膜３０Ｉを形成した後、図２２Ｇに示したように、電極２６Ｅ（および電極２３Ｅ，２４Ｅ，２５Ｅ）を形成する。電極２６Ｅは、例えば、以下のようにして形成する。まず、例えばエッチング法を用いて、ＦＤ部２６に達する接続孔を形成する。次いで、この接続孔にタングステン（Ｗ）等の導電材料を埋め込む。これにより、電極２６Ｅが形成される。
　電極２６Ｅを形成した後、図２２Ｈに示したように、層間絶縁膜３０Ｉ上に配線３１を形成する。配線３１は、例えば、銅（Ｃｕ）等を用いて形成する。
　次いで、他の配線３１、層間絶縁膜３２およびコンタクト電極３３を含む多層配線層３０Ｗを形成する。これにより、第２基板３０が形成される。この後、この第２基板３０を、例えば、ＣｕＣｕ接合により第３基板４０に接合させる。このようにして、図１９，図２０Ａ，図２０Ｂに示した撮像素子１０Ａが完成する。
　本変形例に係る撮像素子１０Ａも、上記第２の実施の形態で説明したのと同様に、増幅トランジスタ２４が、ソース・ドレイン領域２４Ａ，２４Ｂの導電型と同じ導電型（ｎ型）のチャネル領域２４Ｃを有するようにしたので、チャネル領域２４Ｃのゲート電極２４Ｇ側の界面に捕獲されるキャリアに起因したノイズを減らすことができる。また、リセットトランジスタ２３および選択トランジスタ２５も、ソース・ドレイン領域２３Ａ，２３Ｂ，２５Ａ，２５Ｂの導電型と同じ導電型（ｎ型）のチャネル領域２３Ｃ，２５Ｃを有するようにしたので、チャネル領域２３Ｃ，２５Ｃのゲート電極２３Ｇ，２５Ｇ側の界面に捕獲されるキャリアに起因したノイズを減らすことができる。
　本変形例では、Ｆｉｎ　ＦＥＴ構造を有するリセットトランジスタ２３，増幅トランジスタ２４および選択トランジスタ２５について説明したが、リセットトランジスタ２３，増幅トランジスタ２４および選択トランジスタ２５は、上記変形例２（図９）で説明したのと同様に、ＧＡＡ構造を有していてもよい。
＜変形例５＞
　図２３は、上記第２の実施の形態の変形例（変形例５）に係る撮像素子１０Ａ（図１８）の要部の模式的な断面構成を表したものである。この変形例５に係る撮像素子１０Ａでは、フォトダイオード２１が面Ｓ１１Ｂよりも深い位置（面Ｓ１１Ａ側）に設けられ、かつ、転送トランジスタ２２が縦型トランジスタ（転送ゲートＴＧ）により構成されている。この点を除き、変形例５に係る撮像素子１０Ａは、上記第２の実施の形態の撮像素子１０Ａと同様の構成を有し、その作用および効果も同様である。
　転送トランジスタ２２のゲート（転送ゲートＴＧ）は、半導体基板１１の表面からｐ型ウェル領域１１１を貫通してフォトダイオード２１に達する深さまで延在している。
第１基板１１Ａは、各画素Ｐを分離する画素分離部２１Ｓを有している。画素分離部２１Ｓは、半導体基板１１の法線方向（半導体基板１１の面Ｓ１１Ｂに対して垂直な方向）に延在して形成されている。画素分離部２１Ｓは、互いに隣接する２つの画素Ｐの間に設けられている。画素分離部２１Ｓは、互いに隣接する画素Ｐ同士を電気的に分離する。画素分離部２１Ｓは、例えば、酸化シリコンによって構成されている。画素分離部２１Ｓは、例えば、半導体基板１１を貫通している。この画素分離部２１Ｓの側面側にｐ型不純物領域２１ａおよびｎ型不純物領域２１ｂが設けられている。
　図２３に示したように、第１基板１１Ａと第２基板３０とは、電極２６Ｅによって互いに電気的に接続されている。更に、第１基板１１Ａと第２基板３０とは、層間絶縁膜１９，３０Ｉを貫通する電極Ｅ１，Ｅ２により接続されている（後述の図２４，２５参照）。撮像素子１０Ａでは、例えば、画素Ｐ毎に電極Ｅ１，Ｅ２が設けられている。また、図２３に示したように、第２基板３０と第３基板４０とは、コンタクト電極３３，４３同士の接合によって互いに電気的に接続されている。ここで、電極２６Ｅの幅は、コンタクト電極３３，４３同士の接合箇所の幅よりも狭くなっている。つまり、電極２６Ｅの断面積は、コンタクト電極３３，４３同士の接合箇所の断面積よりも小さくなっている。従って、電極２６Ｅは、第１基板１１Ａにおける１画素あたりの面積の微細化を妨げることがない。また、読み出し回路２０は第２基板３０に形成され、ロジック回路ＬＣは第３基板４０に形成されていることから、第２基板３０と第３基板４０とを互いに電気的に接続するための構造を、第１基板１１Ａと第２基板３０とを互いに電気的に接続するための構造と比べて、配置や接続のためのコンタクトの数などをより自由なレイアウトで形成することが可能である。従って、第２基板３０と第３基板４０とを互いに電気的に接続するための構造として、コンタクト電極３３，４３同士の接合を用いることができる。
　図２４、図２５は、撮像素子１０Ａの水平方向の断面構成の一例を表したものである。図２４、図２５の上側の図は、図２３の断面Ｓｅｃ１での断面構成の一例を表す図であり、図２４、図２５の下側の図は、図２３の断面Ｓｅｃ２での断面構成の一例を表す図である。図２４には、２×２の４つの画素Ｐを２組、第２方向Ｈに並べた構成が例示されており、図２５には、２×２の４つの画素Ｐを４組、第１方向Ｖおよび第２方向Ｈに並べた構成が例示されている。なお、図２４、図２５の上側の断面図では、図２３の断面Ｓｅｃ１での断面構成の一例を表す図に、半導体基板１１の表面構成の一例を表す図が重ね合わされるとともに、層間絶縁膜１９が省略されている。また、図２４、図２５の下側の断面図では、図２３の断面Ｓｅｃ２での断面構成の一例を表す図に、半導体層３０Ｓの表面構成の一例を表す図が重ね合わされている。
　図２４、図２５に示したように、複数の電極２６Ｅ、複数の電極Ｅ２および複数の電極Ｅ１は、第１基板１１Ａの面内において第１方向Ｖ（図１０の上下方向、図１１の左右方向）に帯状に並んで配置されている。なお、図２４、図２５には、複数の電極２６Ｅ、複数の電極Ｅ２および複数の電極Ｅ１が第１方向Ｖに２列に並んで配置されている場合が例示されている。第１方向Ｖは、マトリクス状の配置された複数の画素Ｐの２つの配列方向（例えば行方向および列方向）のうち一方の配列方向（例えば列方向）と平行となっている。読み出し回路２０を共有する４つの画素Ｐにおいて、４つのＦＤ部２６は、例えば、画素分離部２１Ｓを介して互いに近接して配置されている。読み出し回路２０を共有する４つの画素Ｐにおいて、４つの転送ゲートＴＧは、４つのＦＤ部２６を囲むように配置されており、例えば、４つの転送ゲートＴＧによって円環形状となる形状となっている。
　素子分離領域１１２は、第１方向Ｖに延在する複数のブロックで構成されている。半導体層３０Ｓは、第１方向Ｖに延在するとともに、素子分離領域１１２を介して第１方向Ｖと直交する第２方向Ｈに並んで配置された複数の島状のブロック３０ＳＡで構成されている。各ブロック３０ＳＡには、例えば、複数組のリセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５が設けられている。４つの画素Ｐによって共有される１つの読み出し回路２０は、例えば、４つの画素Ｐと対向する領域内にある、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５によって構成されている。４つの画素Ｐによって共有される１つの読み出し回路２０は、例えば、素子分離領域１１２の左隣りのブロック３０ＳＡ内の増幅トランジスタ２４と、素子分離領域１１２の右隣りのブロック３０ＳＡ内のリセットトランジスタ２３および選択トランジスタ２５とによって構成されている。
　図２６、図２７、図２８、図２９は、撮像素子１０Ａの水平面内での配線レイアウトの一例を表したものである。図２６～図２９には、４つの画素Ｐによって共有される１つの読み出し回路２０が４つの画素Ｐと対向する領域内に設けられている場合が例示されている。図２６～図２９に記載の配線は、例えば、多層配線層３０Ｗにおいて互いに異なる層内に設けられている。
　互いに隣接する４つの電極２６Ｅは、例えば、図２６に示したように、配線３１と電気的に接続されている。互いに隣接する４つの電極２６Ｅは、さらに、例えば、図２６に示したように、配線３１および電極２４Ｅを介して、素子分離領域１１２の左隣りブロック３０ＳＡに含まれる増幅トランジスタ２４のゲートと、素子分離領域１１２の右隣りブロック３０ＳＡに含まれるリセットトランジスタ２３のゲートとに電気的に接続されている。
　電源線ＶＤＤは、例えば、図２７に示したように、第２方向Ｈに並んで配置された各読み出し回路２０と対向する位置に配置されている。電源線ＶＤＤは、例えば、図２７に示したように、電極２４Ｅを介して、第２方向Ｈに並んで配置された各読み出し回路２０の増幅トランジスタ２４のドレインおよびリセットトランジスタ２３のドレインに電気的に接続されている。２本の画素駆動線１７が、例えば、図２７に示したように、第２方向Ｈに並んで配置された各読み出し回路２０と対向する位置に配置されている。一方の画素駆動線１７（第２制御線）は、例えば、図２７に示したように、第２方向Ｈに並んで配置された各読み出し回路２０のリセットトランジスタ２３のゲートに電気的に接続された配線ＲＳＴＧである。他方の画素駆動線１７（第３制御線）は、例えば、図２７に示したように、第２方向Ｈに並んで配置された各読み出し回路２０の選択トランジスタ２５のゲートに電気的に接続された配線ＳＥＬＧである。各読み出し回路２０において、増幅トランジスタ２４のソースと、選択トランジスタ２５のドレインとが、例えば、図２７に示したように、配線３１Ｗを介して、互いに電気的に接続されている。
　２本の電源線ＶＳＳが、例えば、図２８に示したように、第２方向Ｈに並んで配置された各読み出し回路２０と対向する位置に配置されている。各電源線ＶＳＳは、例えば、図２８に示したように、第２方向Ｈに並んで配置された各画素Ｐと対向する位置において、複数の電極Ｅ１に電気的に接続されている。４本の画素駆動線１７が、例えば、図２８に示したように、第２方向Ｈに並んで配置された各読み出し回路２０と対向する位置に配置されている。４本の画素駆動線１７の各々は、例えば、図２８に示したように、第２方向Ｈに並んで配置された各読み出し回路２０に対応する４つの画素Ｐのうちの１つの画素Ｐの電極Ｅ２に電気的に接続された配線ＴＲＧである。つまり、４本の画素駆動線１７（第１制御線）は、第２方向Ｈに並んで配置された各画素Ｐの転送トランジスタ２２のゲート（転送ゲートＴＧ）に電気的に接続されている。図２８では、各配線ＴＲＧを区別するために、各配線ＴＲＧの末尾に識別子（１，２，３，４）が付与されている。
　垂直信号線１８は、例えば、図２９に示したように、第１方向Ｖに並んで配置された各読み出し回路２０と対向する位置に配置されている。垂直信号線１８（出力線）は、例えば、図２９に示したように、第１方向Ｖに並んで配置された各読み出し回路２０の出力端（増幅トランジスタ２４のソース）に電気的に接続されている。
　本変形例では、画素Ｐおよび読み出し回路２０が互いに異なる基板（第１基板１１Ａおよび第２基板３０）に形成されている。これにより、画素Ｐおよび読み出し回路２０を同一基板に形成した場合と比べて、画素Ｐおよび読み出し回路２０の面積を拡大することができる。その結果、光電変換効率を向上させたり、トランジスタノイズを低減したりすることができる。また、画素Ｐを有する第１基板１１Ａと、読み出し回路２０を有する第２基板３０とが、層間絶縁膜１９，３０Ｉ内に設けられた電極２６Ｅによって互いに電気的に接続されている。これにより、パッド電極同士の接合や、半導体基板を貫通させた貫通配線（例えばＴＳＶ（Thorough Si Via））によって、第１基板１１Ａと第２基板３０とを互いに電気的に接続した場合と比べて、チップサイズをより小型化することができる。また、１画素あたりの面積の更なる微細化により、解像度をより高くすることができる。また、従前と同様のチップサイズとした場合には、画素Ｐの形成領域を拡大することができる。また、本変形例では、読み出し回路２０およびロジック回路ＬＣが互いに異なる基板（第２基板３０および第３基板４０）に形成されている。これにより、読み出し回路２０およびロジック回路ＬＣを同一基板に形成した場合と比べて、読み出し回路２０およびロジック回路ＬＣの面積を拡大することができる。また、読み出し回路２０およびロジック回路ＬＣの面積が画素分離部２１Ｓによって律束されないので、ノイズ特性を向上させることができる。また、本変形例では、第２基板３０および第３基板４０は、コンタクト電極３３，４３同士の接合によって、互いに電気的に接続されている。ここで、読み出し回路２０は第２基板３０に形成され、ロジック回路ＬＣは第３基板４０に形成されていることから、第２基板３０と第３基板４０とを互いに電気的に接続するための構造を、第１基板１１Ａと第２基板３０とを互いに電気的に接続するための構造と比べて、配置や接続のためのコンタクトの数などをより自由なレイアウトで形成することが可能である。従って、第２基板３０と第３基板４０との電気的な接続に、コンタクト電極３３，４３同士の接合を用いることができる。このように、本変形例では、基板の集積度に応じて基板同士の電気的な接続がなされている。これにより、基板同士を電気的に接続する構造に起因して、チップサイズが大きくなったり、１画素あたりの面積の微細化を阻害したりしてしまうことがない。その結果、今までと同等のチップサイズで、１画素あたりの面積の微細化を阻害することのない３層構造の撮像素子１０Ａを提供することができる。
　また、本変形例では、フォトダイオード２１、転送トランジスタ２２およびＦＤ部２６を有する画素Ｐが第１基板１１Ａに形成され、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５を有する読み出し回路２０が第２基板３０に形成されている。これにより、画素Ｐおよび読み出し回路２０を同一基板に形成した場合と比べて、画素Ｐおよび読み出し回路２０の面積を拡大することができる。その結果、第２基板３０と第３基板４０との電気的な接続に、コンタクト電極３３，４３同士の接合を用いた場合であっても、チップサイズが大きくなったり、１画素あたりの面積の微細化を阻害したりしてしまうことがない。その結果、今までと同等のチップサイズで、１画素あたりの面積の微細化を阻害することのない３層構造の撮像素子１０Ａを提供することができる。具体的には、第１基板１１Ａに設けるトランジスタが少なくなることにより、特に画素Ｐのフォトダイオード２１の面積を拡大することができる。それにより、光電変換における飽和信号電荷量を増加させ、光電変換効率を高めることができる。第２基板３０では、読み出し回路２０における各トランジスタのレイアウトの自由度を確保することができる。また、各トランジスタの面積を拡大することができるので、特に増幅トランジスタ２４の面積を拡大することで、画素信号に影響するノイズを低減することができる。第２基板３０と第３基板４０との電気的な接続に、コンタクト電極３３，４３同士の接合を用いた場合であっても、チップサイズが大きくなったり、１画素あたりの面積の微細化を阻害したりしてしまうことがない。その結果、今までと同等のチップサイズで、１画素あたりの面積の微細化を阻害することのない３層構造の撮像素子１０Ａを提供することができる。
　また、本変形例では、第２基板３０は、半導体基板１１の表面側に半導体層３０Ｓの裏面を向けて第１基板１１Ａに貼り合わされており、第３基板４０は、半導体層３０Ｓの表面側に半導体層４０Ｓの表面側を向けて第２基板３０に貼り合わされている。これにより、第１基板１１Ａと第２基板３０との電気的な接続に電極２６Ｅを用い、第２基板３０と第３基板４０との電気的な接続に、コンタクト電極３３，４３同士の接合を用いることにより、今までと同等のチップサイズで、１画素あたりの面積の微細化を阻害することのない３層構造の撮像素子１０Ａを提供することができる。
　また、本変形例では、電極２６Ｅの断面積は、コンタクト電極３３，４３同士の接合箇所の断面積よりも小さくなっている。これにより、今までと同等のチップサイズで、１画素あたりの面積の微細化を阻害することのない３層構造の撮像素子１０Ａを提供することができる。
　また、本変形例のロジック回路ＬＣでは、ソース電極およびドレイン電極と接する不純物拡散領域の表面に、ＣｏＳｉ2やＮｉＳｉなどのサリサイド (Self Aligned Silicide)プロセスを用いて形成されたシリサイドからなる低抵抗領域が形成されている。シリサイドからなる低抵抗領域は、半導体基板の材料と金属との化合物で形成されている。ここで、ロジック回路ＬＣは、第３基板４０に設けられている。そのため、画素Ｐや読み出し回路２０を形成するプロセスとは別のプロセスで、ロジック回路ＬＣを形成することができる。その結果、画素Ｐや読み出し回路２０を形成する際に、熱酸化などの高温プロセスを用いることができる。また、ロジック回路ＬＣには、耐熱性の低い材料であるシリサイドを用いることもできる。従って、ロジック回路ＬＣのソース電極およびドレイン電極と接する不純物拡散領域の表面に、シリサイドからなる低抵抗領域を設けた場合には、接触抵抗を低減することができ、その結果、ロジック回路ＬＣでの演算速度を高速化することができる。
　また、本変形例では、第１基板１１Ａには、各画素Ｐを分離する画素分離部２１Ｓが設けられている。しかし、本変形例では、フォトダイオード２１、転送トランジスタ２２およびＦＤ部２６を有する画素Ｐが第１基板１１Ａに形成され、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５を有する読み出し回路２０が第２基板３０に形成されている。これにより、１画素あたりの面積の微細化によって画素分離部２１Ｓで囲まれた面積が小さくなった場合であっても、画素Ｐおよび読み出し回路２０の面積を拡大することができる。その結果、画素分離部２１Ｓを用いた場合であっても、チップサイズが大きくなったり、１画素あたりの面積の微細化を阻害したりしてしまうことがない。従って、今までと同等のチップサイズで、１画素あたりの面積の微細化を阻害することのない３層構造の撮像素子１０Ａを提供することができる。
　また、本変形例では、画素分離部２１Ｓは、半導体基板１１を貫通している。これにより、１画素あたりの面積の微細化によって画素Ｐ同士の距離が近づいた場合であっても、隣接する画素Ｐ間での信号クロストークを抑制でき、再生画像上での解像度低下や混色による画質劣化を抑制することができる。
　また、本変形例では、第１基板１１Ａおよび第２基板３０からなる積層体は、画素Ｐごとに、３つの電極２６Ｅ，Ｅ１，Ｅ２を有している。電極２６Ｅは、転送トランジスタ２２のゲート（転送ゲートＴＧ）に電気的に接続され、電極Ｅ１は、半導体基板１１のｐ型ウェル領域１１１に電気的に接続され、電極Ｅ２は、ＦＤ部２６に電気的に接続されている。つまり、電極２６Ｅ，Ｅ１，Ｅ２の数は、第１基板１１Ａに含まれる画素Ｐの数よりも多くなっている。しかし、本変形例では、第１基板１１Ａと第２基板３０との電気的な接続には、断面積の小さな電極２６Ｅが用いられている。これにより、チップサイズをより小型化することができ、また、第１基板１１Ａにおける１画素あたりの面積をより微細化することができる。その結果、今までと同等のチップサイズで、１画素あたりの面積の微細化を阻害することのない３層構造の撮像素子１０Ａを提供することができる。
＜変形例６＞
　図３０は、上記第２の実施の形態の変形例（変形例６）に係る撮像素子１０Ａの垂直方向の断面構成の一変形例を表すものである。本変形例では、第２基板３０と第３基板４０との電気的な接続が、第１基板１１Ａにおける周辺領域１２Ｂと対向する領域でなされている。周辺領域１２Ｂは、第１基板１１Ａの額縁領域に相当しており、画素アレイ部１２の周縁に設けられている。本変形例では、第２基板３０は、周辺領域１２Ｂと対向する領域に、複数のコンタクト電極３３を有しており、第３基板４０は、周辺領域１２Ｂと対向する領域に、複数のコンタクト電極４４を有している。第２基板３０および第３基板４０は、周辺領域１２Ｂと対向する領域に設けられたコンタクト電極３３，４３同士の接合によって、互いに電気的に接続されている。
　このように、本変形例では、第２基板３０および第３基板４０が、周辺領域１２Ｂと対向する領域に設けられたコンタクト電極３３，４３同士の接合によって、互いに電気的に接続されている。これにより、画素アレイ部１２と対向する領域で、コンタクト電極３３，４３同士を接合する場合と比べて、１画素あたりの面積の微細化を阻害するおそれを低減することができる。従って、今までと同等のチップサイズで、１画素あたりの面積の微細化を阻害することのない３層構造の撮像素子１０Ａを提供することができる。
＜変形例７＞
　図３１、図３２は、上記第２の実施の形態に係る撮像素子１０Ａの水平方向の断面構成の一変形例を表すものである。図３１、図３２の上側の図は、図２３の断面Ｓｅｃ１での断面構成の一変形例であり、図３１の下側の図は、図２３の断面Ｓｅｃ２での断面構成の一変形例である。なお、図３１、図３２の上側の断面図では、図２３の断面Ｓｅｃ１での断面構成の一変形例を表す図に、図２３の半導体基板１１の表面構成の一変形例を表す図が重ね合わされるとともに、層間絶縁膜１９が省略されている。また、図３１、図３２の下側の断面図では、図２３の断面Ｓｅｃ２での断面構成の一変形例を表す図に、半導体層３０Ｓの表面構成の一変形例を表す図が重ね合わされている。
　図３１、図３２に示したように、複数の電極２６Ｅ、複数の電極Ｅ２および複数の電極Ｅ１（図中の行列状に配置された複数のドット）は、第１基板１１Ａの面内において第１方向Ｖ（図２３、図２４の左右方向）に帯状に並んで配置されている。なお、図３１、図３２には、複数の電極２６Ｅ、複数の電極Ｅ２および複数の電極Ｅ１が第１方向Ｖに２列に並んで配置されている場合が例示されている。読み出し回路２０を共有する４つの画素Ｐにおいて、４つのＦＤ部２６は、例えば、画素分離部２１Ｓを介して互いに近接して配置されている。読み出し回路２０を共有する４つの画素Ｐにおいて、４つの転送ゲートＴＧ（ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４）は、４つのＦＤ部２６を囲むように配置されており、例えば、４つの転送ゲートＴＧによって円環形状となる形状となっている。
　素子分離領域１１２は、第１方向Ｖに延在する複数のブロックで構成されている。半導体層３０Ｓは、第１方向Ｖに延在するとともに、素子分離領域１１２を介して第１方向Ｖと直交する第２方向Ｈに並んで配置された複数の島状のブロック３０ＳＡで構成されている。各ブロック３０ＳＡには、例えば、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５が設けられている。４つの画素Ｐによって共有される１つの読み出し回路２０は、例えば、４つの画素Ｐと正対して配置されておらず、第２方向Ｈにずれて配置されている。
　図３１では、４つの画素Ｐによって共有される１つの読み出し回路２０は、第２基板３０において、４つの画素Ｐと対向する領域を第２方向Ｈにずらした領域内にある、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５によって構成されている。４つの画素Ｐによって共有される１つの読み出し回路２０は、例えば、１つのブロック３０ＳＡ内の増幅トランジスタ２４、リセットトランジスタ２３および選択トランジスタ２５によって構成されている。
　図３２では、４つの画素Ｐによって共有される１つの読み出し回路２０は、第２基板３０において、４つの画素Ｐと対向する領域を第２方向Ｈにずらした領域内にある、リセットトランジスタ２３、増幅トランジスタ２４、選択トランジスタ２５およびＦＤ転送トランジスタ２７によって構成されている。４つの画素Ｐによって共有される１つの読み出し回路２０は、例えば、１つのブロック３０ＳＡ内の増幅トランジスタ２４、リセットトランジスタ２３、選択トランジスタ２５およびＦＤ転送トランジスタ２７によって構成されている。
　本変形例では、４つの画素Ｐによって共有される１つの読み出し回路２０は、例えば、４つの画素Ｐと正対して配置されておらず、４つの画素Ｐと正対する位置から第２方向Ｈにずれて配置されている。このようにした場合には、配線３１Ｗを短くすることができ、または、配線３１Ｗを省略して、増幅トランジスタ２４のソースと、選択トランジスタ２５のドレインとを共通の不純物領域で構成することもできる。その結果、読み出し回路２０のサイズを小さくしたり、読み出し回路２０内の他の箇所のサイズを大きくしたりすることができる。
＜変形例８＞
　図３３は、上記第２の実施の形態に係る撮像素子１０Ａの水平方向の断面構成の一変形例を表すものである。図３３には、図２４の断面構成の一変形例が示されている。
　本変形例では、半導体層３０Ｓが、素子分離領域１１２を介して第１方向Ｖおよび第２方向Ｈに並んで配置された複数の島状のブロック３０ＳＡで構成されている。各ブロック３０ＳＡには、例えば、一組のリセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５が設けられている。このようにした場合には、互いに隣接する読み出し回路２０同士のクロストークを、素子分離領域１１２によって抑制することができ、再生画像上での解像度低下や混色による画質劣化を抑制することができる。
＜変形例９＞
　図３４は、上記第２の実施の形態に係る撮像素子１０Ａの水平方向の断面構成の一変形例を表すものである。図３４には、図３３の断面構成の一変形例が示されている。
　本変形例では、４つの画素Ｐによって共有される１つの読み出し回路２０が、例えば、４つの画素Ｐと正対して配置されておらず、第１方向Ｖにずれて配置されている。本変形例では、さらに、変形例８と同様、半導体層３０Ｓが、素子分離領域１１２を介して第１方向Ｖおよび第２方向Ｈに並んで配置された複数の島状のブロック３０ＳＡで構成されている。各ブロック３０ＳＡには、例えば、一組のリセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５が設けられている。本変形例では、さらに、複数の電極Ｅ１および複数の電極２６Ｅが、第２方向Ｈにも配列されている。具体的には、複数の電極Ｅ１が、ある読み出し回路２０を共有する４つの電極２６Ｅと、その読み出し回路２０の第２方向Ｈに隣接する他の読み出し回路２０を共有する４つの電極２６Ｅとの間に配置されている。このようにした場合には、互いに隣接する読み出し回路２０同士のクロストークを、素子分離領域１１２および電極Ｅ１によって抑制することができ、再生画像上での解像度低下や混色による画質劣化を抑制することができる。
＜変形例１０＞
　図３５は、上記第２の実施の形態およびその変形例に係る撮像素子１０Ａの水平方向の断面構成の一例を表したものである。図３５には、図２４の断面構成の一変形例が示されている。
　本変形例では、第１基板１１Ａは、フォトダイオード２１および転送トランジスタ２２を画素Ｐごとに有し、ＦＤ部２６を４つの画素Ｐごとに共有している。従って、本変形例では、４つの画素Ｐごとに、１つの電極２６Ｅが設けられている。
　マトリクス状に配置された複数の画素Ｐにおいて、１つのＦＤ部２６を共有する４つの画素Ｐに対応する単位領域を、１つの画素Ｐ分だけ第１方向Ｖにずらすことにより得られる領域に対応する４つの画素Ｐを、便宜的に、４つの画素ＰＡと称することとする。このとき、本変形例では、第１基板１１Ａは、電極Ｅ１を４つの画素ＰＡごとに共有している。従って、本変形例では、４つの画素ＰＡごとに、１つの電極Ｅ１が設けられている。
　本変形例では、第１基板１１Ａは、フォトダイオード２１および転送トランジスタ２２を画素Ｐごとに分離する画素分離部２１Ｓを有している。画素分離部２１Ｓは、半導体基板１１の法線方向から見て、画素Ｐを完全には囲っておらず、ＦＤ部２６（電極２６Ｅ）の近傍と、電極Ｅ１の近傍に、隙間（未形成領域）を有している。そして、その隙間によって、４つの画素Ｐによる１つの電極２６Ｅの共有や、４つの画素ＰＡによる１つの電極Ｅ１の共有を可能にしている。本変形例では、第２基板３０は、ＦＤ部２６を共有する４つの画素Ｐごとに読み出し回路２０を有している。
　図３６は、本変形例に係る撮像素子１０Ａの水平方向の断面構成の一例を表したものである。図３６には、図３３の断面構成の一変形例が示されている。本変形例では、第１基板１１Ａは、フォトダイオード２１および転送トランジスタ２２を画素Ｐごとに有し、ＦＤ部２６を４つの画素Ｐごとに共有している。さらに、第１基板１１Ａは、フォトダイオード２１および転送トランジスタ２２を画素Ｐごとに分離する画素分離部２１Ｓを有している。
　図３７は、本変形例に係る撮像素子１０Ａの水平方向の断面構成の一例を表したものである。図３７には、図３４の断面構成の一変形例が示されている。本変形例では、第１基板１１Ａは、フォトダイオード２１および転送トランジスタ２２を画素Ｐごとに有し、ＦＤ部２６を４つの画素Ｐごとに共有している。さらに、第１基板１１Ａは、フォトダイオード２１および転送トランジスタ２２を画素Ｐごとに分離する画素分離部２１Ｓを有している。
＜変形例１１＞
　図３８は、上記第２の実施の形態およびその変形例に係る撮像素子１０Ａの回路構成の一例を表したものである。本変形例に係る撮像素子１０Ａは、列並列ＡＤＣ搭載のＣＭＯＳイメージセンサである。
　図３８に示すように、本変形例に係る撮像素子１０Ａは、光電変換素子を含む複数の画素Ｐが行列状（マトリックス状）に２次元配置されてなる画素アレイ部１２に加えて、垂直駆動回路１３、信号処理回路１４、参照電圧供給部３８、水平駆動回路１５、水平出力線３７およびシステム制御回路１６を有する構成となっている。
　このシステム構成において、システム制御回路１６は、マスタークロックＭＣＫに基づいて、垂直駆動回路１３、信号処理回路１４、参照電圧供給部３８および水平駆動回路１５などの動作の基準となるクロック信号や制御信号などを生成し、垂直駆動回路１３、信号処理回路１４、参照電圧供給部３８および水平駆動回路１５などに対して与える。
　また、垂直駆動回路１３は、画素アレイ部１２の各画素Ｐとともに、第１基板１１Ａ形成されており、さらに、読み出し回路２０の形成されている第２基板３０にも形成される。信号処理回路１４、参照電圧供給部３８、水平駆動回路１５、水平出力線３７およびシステム制御回路１６は、第３基板４０に形成される。
　画素Ｐとしては、ここでは図示を省略するが、例えば、フォトダイオード２１の他に、フォトダイオード２１で光電変換して得られる電荷をＦＤ部２６に転送する転送トランジスタ２２とを有する構成のものを用いることができる。また、読み出し回路２０としては、ここでは図示を省略するが、例えば、ＦＤ部２６の電位を制御するリセットトランジスタ２３と、ＦＤ部２６の電位に応じた信号を出力する増幅トランジスタ２４と、画素選択を行うための選択トランジスタ２５とを有する３トランジスタ構成のものを用いることができる。
　画素アレイ部１２には、画素Ｐが２次元配置されるとともに、このｍ行ｎ列の画素配置に対して行毎に画素駆動線１７が配線され、列毎に垂直信号線１８が配線されている。複数の画素駆動線１７の各一端は、垂直駆動回路１３の各行に対応した各出力端に接続されている。垂直駆動回路１３は、シフトレジスタなどによって構成され、複数の画素駆動線１７を介して画素アレイ部１２の行アドレスや行走査の制御を行う。
　信号処理回路１４は、例えば、画素アレイ部１２の画素列毎、即ち垂直信号線１８毎に設けられたＡＤＣ（アナログ－デジタル変換回路）３４－１～３４－ｍを有し、画素アレイ部１２の各画素Ｐから列毎に出力されるアナログ信号をデジタル信号に変換して出力する。
　参照電圧供給部３８は、時間が経過するにつれてレベルが傾斜状に変化する、いわゆるランプ（ＲＡＭＰ）波形の参照電圧Ｖｒｅｆを生成する手段として、例えばＤＡＣ（デジタル－アナログ変換回路）３８Ａを有している。なお、ランプ波形の参照電圧Ｖｒｅｆを生成する手段としては、ＤＡＣ３８Ａに限られるものではない。
　ＤＡＣ３８Ａは、システム制御回路１６から与えられる制御信号ＣＳ１による制御の下に、当該システム制御回路１６から与えられるクロックＣＫに基づいてランプ波形の参照電圧Ｖｒｅｆを生成して信号処理回路１４のＡＤＣ３４－１～３４－ｍに対して供給する。
　なお、ＡＤＣ３４－１～３４－ｍの各々は、画素Ｐ全ての情報を読み出すプログレッシブ走査方式での通常フレームレートモードと、通常フレームレートモード時に比べて、画素Ｐの露光時間を１／Ｎに設定してフレームレートをＮ倍、例えば２倍に上げる高速フレームレートモードとの各動作モードに対応したＡＤ変換動作を選択的に行い得る構成となっている。この動作モードの切り替えは、システム制御回路１６から与えられる制御信号ＣＳ２，ＣＳ３による制御によって実行される。また、システム制御回路１６に対しては、外部のシステムコントローラ（図示せず）から、通常フレームレートモードと高速フレームレートモードの各動作モードとを切り替えるための指示情報が与えられる。
　ＡＤＣ３４－１～３４－ｍは全て同じ構成となっており、ここでは、ＡＤＣ３４－ｍを例に挙げて説明するものとする。ＡＤＣ３４－ｍは、比較器３４Ａ、計数手段である例えばアップ／ダウンカウンタ（図中、Ｕ／ＤＣＮＴと記している）３４Ｂ、転送スイッチ３４Ｃおよびメモリ装置３４Ｄを有する構成となっている。
　比較器３４Ａは、画素アレイ部１２のｎ列目の各画素Ｐから出力される信号に応じた垂直信号線１８の信号電圧Ｖｘと、参照電圧供給部３８から供給されるランプ波形の参照電圧Ｖｒｅｆとを比較し、例えば、参照電圧Ｖｒｅｆが信号電圧Ｖｘよりも大なるときに出力Ｖｃｏが"Ｈ"レベルになり、参照電圧Ｖｒｅｆが信号電圧Ｖｘ以下のときに出力Ｖｃｏが"Ｌ"レベルになる。
　アップ／ダウンカウンタ３４Ｂは非同期カウンタであり、システム制御回路１６から与えられる制御信号ＣＳ２による制御の下に、システム制御回路１６からクロックＣＫがＤＡＣ１８Ａと同時に与えられ、当該クロックＣＫに同期してダウン（ＤＯＷＮ）カウントまたはアップ（ＵＰ）カウントを行うことにより、比較器３４Ａでの比較動作の開始から比較動作の終了までの比較期間を計測する。
　具体的には、通常フレームレートモードでは、１つの画素Ｐからの信号の読み出し動作において、１回目の読み出し動作時にダウンカウントを行うことにより１回目の読み出し時の比較時間を計測し、２回目の読み出し動作時にアップカウントを行うことにより２回目の読み出し時の比較時間を計測する。
　一方、高速フレームレートモードでは、ある行の画素Ｐについてのカウント結果をそのまま保持しておき、引き続き、次の行の画素Ｐについて、前回のカウント結果から１回目の読み出し動作時にダウンカウントを行うことで１回目の読み出し時の比較時間を計測し、２回目の読み出し動作時にアップカウントを行うことで２回目の読み出し時の比較時間を計測する。
　転送スイッチ３４Ｃは、システム制御回路１６から与えられる制御信号ＣＳ３による制御の下に、通常フレームレートモードでは、ある行の画素Ｐについてのアップ／ダウンカウンタ３４Ｂのカウント動作が完了した時点でオン（閉）状態となって当該アップ／ダウンカウンタ３４Ｂのカウント結果をメモリ装置３４Ｄに転送する。
　一方、例えばＮ＝２の高速フレームレートでは、ある行の画素Ｐについてのアップ／ダウンカウンタ３４Ｂのカウント動作が完了した時点でオフ（開）状態のままであり、引き続き、次の行の画素Ｐについてのアップ／ダウンカウンタ３４Ｂのカウント動作が完了した時点でオン状態となって当該アップ／ダウンカウンタ３４Ｂの垂直２画素分についてのカウント結果をメモリ装置３４Ｄに転送する。
　このようにして、画素アレイ部１２の各画素Ｐから垂直信号線１８を経由して列毎に供給されるアナログ信号が、ＡＤＣ３４－１～３４－ｍにおける比較器３４Ａおよびアップ／ダウンカウンタ３４Ｂの各動作により、Ｎビットのデジタル信号に変換されてメモリ装置３４Ｄに格納される。
　水平駆動回路１５は、シフトレジスタなどによって構成され、信号処理回路１４におけるＡＤＣ３４－１～３４－ｍの列アドレスや列走査の制御を行う。この水平駆動回路１５による制御の下に、ＡＤＣ３４－１～３４－ｍの各々でＡＤ変換されたＮビットのデジタル信号は順に水平出力線３７に読み出され、当該水平出力線３７を経由して撮像データとして出力される。
　なお、本開示には直接関連しないため特に図示しないが、水平出力線３７を経由して出力される撮像データに対して各種の信号処理を施す回路等を、上記構成要素以外に設けることも可能である。
　上記構成の本変形例に係る列並列ＡＤＣ搭載の撮像素子１０Ａでは、アップ／ダウンカウンタ３４Ｂのカウント結果を、転送スイッチ３４Ｃを介して選択的にメモリ装置３４Ｄに転送することができるため、アップ／ダウンカウンタ３４Ｂのカウント動作と、当該アップ／ダウンカウンタ３４Ｂのカウント結果の水平出力線３７への読み出し動作とを独立して制御することが可能である。
＜変形例１２＞
　図３９は、図３８の撮像素子を３つの基板（第１基板１１Ａ，第２基板３０，第３基板４０）を積層して構成した例を表す。本変形例では、第１基板１１Ａにおいて、中央部分に、複数の画素Ｐを含む画素アレイ部１２が形成されており、画素アレイ部１２の周囲に垂直駆動回路１３が形成されている。また、第２基板３０において、中央部分に、複数の読み出し回路２０を含む読み出し回路領域２０Ｒが形成されており、読み出し回路領域２０Ｒの周囲に垂直駆動回路１３が形成されている。第３基板４０において、信号処理回路１４、水平駆動回路１５、システム制御回路１６、水平出力線３７および参照電圧供給部３８が形成されている。これにより、上記実施の形態およびその変形例と同様、基板同士を電気的に接続する構造に起因して、チップサイズが大きくなったり、１画素あたりの面積の微細化を阻害したりしてしまうことがない。その結果、今までと同等のチップサイズで、１画素あたりの面積の微細化を阻害することのない３層構造の撮像素子１０Ａを提供することができる。なお、垂直駆動回路１３は、第１基板１１Ａのみに形成されても、第２基板３０のみに形成されてもよい。
＜変形例１３＞
　図４０は、上記第２の実施の形態およびその変形例に係る撮像素子１０Ａの断面構成の一変形例を表す。上記第２の実施の形態およびその変形例では、撮像素子１０Ａは、３つの基板（第１基板１１Ａ，第２基板３０，第３基板４０）を積層して構成されていた。しかし、上記第２の実施の形態およびその変形例において、撮像素子１０Ａが、２つの基板（第１基板１１Ａ，第２基板３０）を積層して構成されていてもよい。このとき、ロジック回路ＬＣは、例えば、図４０に示したように、第１基板１１Ａと、第２基板３０とに分けて形成されている。ここで、ロジック回路ＬＣのうち、第１基板１１Ａ側に設けられた回路ＬＣＡでは、高温プロセスに耐え得る材料（例えば、ｈｉｇｈ－ｋ）からなる高誘電率膜とメタルゲート電極とが積層されたゲート構造を有するトランジスタが設けられている。一方、第２基板３０側に設けられた回路ＬＣＢでは、ソース電極およびドレイン電極と接する不純物拡散領域の表面に、ＣｏＳｉ2やＮｉＳｉなどのサリサイド (Self Aligned Silicide)プロセスを用いて形成されたシリサイドからなる低抵抗領域３０ＳＬが形成されている。シリサイドからなる低抵抗領域は、半導体基板の材料と金属との化合物で形成されている。これにより、画素Ｐを形成する際に、熱酸化などの高温プロセスを用いることができる。また、ロジック回路ＬＣのうち、第２基板３０側に設けられた回路ＬＣＢにおいて、ソース電極およびドレイン電極と接する不純物拡散領域の表面に、シリサイドからなる低抵抗領域３０ＳＬを設けた場合には、接触抵抗を低減することができる。その結果、ロジック回路ＬＣでの演算速度を高速化することができる。
＜変形例１４＞
　図４１は、上記第２の実施の形態およびその変形例に係る撮像素子１０Ａの断面構成の一変形例を表す。上記第２の実施の形態およびその変形例に係る第３基板４０のロジック回路ＬＣにおいて、ソース電極およびドレイン電極と接する不純物拡散領域の表面に、ＣｏＳｉ2やＮｉＳｉなどのサリサイド (Self Aligned Silicide)プロセスを用いて形成されたシリサイドからなる低抵抗領域４０ＳＬが形成されていてもよい。これにより、画素Ｐを形成する際に、熱酸化などの高温プロセスを用いることができる。また、ロジック回路ＬＣにおいて、ソース電極およびドレイン電極と接する不純物拡散領域の表面に、シリサイドからなる低抵抗領域４０ＳＬを設けた場合には、接触抵抗を低減することができる。その結果、ロジック回路ＬＣでの演算速度を高速化することができる。
　＜適用例＞
　図４２は、上記第１，第２の実施の形態およびその変形例に係る撮像素子１０，１０Ａを備えた撮像装置２の概略構成の一例を表したものである。
　撮像装置２は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。撮像装置２は、例えば、上記第１，第２の実施の形態およびその変形例に係る撮像素子１０，１０Ａ、ＤＳＰ回路１４１、フレームメモリ１４２、表示部１４３、記憶部１４４、操作部１４５および電源部１４６を備えている。撮像装置２において、上記実施の形態およびその変形例に係る撮像素子１０，１０Ａ、ＤＳＰ回路１４１、フレームメモリ１４２、表示部１４３、記憶部１４４、操作部１４５および電源部１４６は、バスライン１４７を介して相互に接続されている。
　上記第１，第２実施の形態およびその変形例に係る撮像素子１０，１０Ａは、入射光に応じた画像データを出力する。ＤＳＰ回路１４１は、上記実施の形態およびその変形例に係る撮像素子１０，１０Ａから出力される信号（画像データ）を処理する信号処理回路である。フレームメモリ１４２は、ＤＳＰ回路１４１により処理された画像データを、フレーム単位で一時的に保持する。表示部１４３は、例えば、液晶パネルや有機EL（Electro  Luminescence）パネル等のパネル型表示装置からなり、上記実施の形態およびその変形例に係る撮像素子１０，１０Ａで撮像された動画又は静止画を表示する。記憶部１４４は、上記第１，第２の実施の形態およびその変形例に係る撮像素子１０，１０Ａで撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。操作部１４５は、ユーザによる操作に従い、撮像装置２が有する各種の機能についての操作指令を発する。電源部１４６は、上記第１，第２の実施の形態およびその変形例に係る撮像素子１０，１０Ａ、ＤＳＰ回路１４１、フレームメモリ１４２、表示部１４３、記憶部１４４および操作部１４５の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　次に、撮像装置２における撮像手順について説明する。
　図４３は、撮像装置２における撮像動作のフローチャートの一例を表す。ユーザは、操作部１４５を操作することにより撮像開始を指示する（ステップＳ１０１）。すると、操作部１４５は、撮像指令を撮像素子１０，１０Ａに送信する（ステップＳ１０２）。撮像素子１０，１０Ａ（具体的にはシステム制御回路１６）は、撮像指令を受けると、所定の撮像方式での撮像を実行する（ステップＳ１０３）。
　撮像素子１０，１０Ａは、撮像により得られた画像データをＤＳＰ回路１４１に出力する。ここで、画像データとは、ＦＤ部２６に一時的に保持された電荷に基づいて生成された画素信号の全画素分のデータである。ＤＳＰ回路１４１は、撮像素子１０，１０Ａから入力された画像データに基づいて所定の信号処理（例えばノイズ低減処理など）を行う（ステップＳ１０４）。ＤＳＰ回路１４１は、所定の信号処理がなされた画像データをフレームメモリ１４２に保持させ、フレームメモリ１４２は、画像データを記憶部１４４に記憶させる（ステップＳ１０５）。このようにして、撮像装置２における撮像が行われる。
　本適用例では、上記実施の形態およびその変形例に係る撮像素子１０，１０Ａが撮像装置２に適用される。これにより、撮像素子１０，１０Ａを小型化もしくは高精細化することができるので、小型もしくは高精細な撮像装置２を提供することができる。
＜体内情報取得システムへの応用例＞
　更に、本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図４４は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
　体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
　カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
　外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
　体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
　カプセル型内視鏡１０１００と外部制御装置１０２００の構成及び機能についてより詳細に説明する。
　カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、及び制御部１０１１７が収納されている。
　光源部１０１１１は、例えばＬＥＤ（light emitting diode）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
　撮像部１０１１２は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
　画像処理部１０１１３は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
　無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
　給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
　電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図４４では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び制御部１０１１７に供給され、これらの駆動に用いられ得る。
　制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
　外部制御装置１０２００は、ＣＰＵ，ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
　また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Noise reduction）処理及び／又は手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
　以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１０１１２に適用され得る。これにより、検出精度が向上する。
＜内視鏡手術システムへの応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図４５は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図４５では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図４６は、図４５に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、検出精度が向上する。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜移動体への応用例＞
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図４７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図４８は、撮像部１２０３１の設置位置の例を示す図である。
　図４８では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図４８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031に適用され得る。撮像部12031に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　以上、実施の形態および変形例を挙げて本開示の内容を説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した撮像素子の層構成は一例であり、更に他の層を備えていてもよい。また、各層の材料や厚みも一例であって、上述のものに限定されるものではない。
　また、上記実施の形態等では、増幅トランジスタ２４がジャンクションレストランジスタである場合について説明したが、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５のうちの少なくともいずれか１つがジャンクションレストランジスタであればよい。
　また、上記第２の実施の形態では、増幅トランジスタ２４および選択トランジスタ２５が、シングルゲート構造を有する場合について説明したが、増幅トランジスタ２４および選択トランジスタ２５は、ダブルゲート構造を有していてもよい。
　また、上記変形例４では、リセットトランジスタ２３のチャネル領域２３Ｃが１つのフィン（フィンＦ１）に設けられ、増幅トランジスタ２４および選択トランジスタ２５のチャネル領域２４Ｃ，２５Ｃが２つのフィン（フィンＦ２，Ｆ３）に設けられる場合について説明したが、フィンの数はこれに限らない。
　上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
　尚、本開示は、以下のような構成であってもよい。以下の構成を有する固体撮像素子（１）（２）および撮像装置（１）（２）によれば、出力トランジスタが、ソース・ドレイン領域の導電型と同じ導電型（第１導電型）のチャネル領域を有するようにしたので、チャネル領域のゲート電極側の界面に捕獲されるキャリアに起因したノイズを減らすことができる。よって、ノイズを抑えることが可能となる。
（１）
　光電変換部および前記光電変換部に電気的に接続された転送トランジスタを有する第１基板と、
　前記第１基板に対向して設けられ、かつ、ゲート電極と、前記ゲート電極に対向して配置された第１導電型のチャネル領域と、前記チャネル領域に隣接する前記第１導電型のソース・ドレイン領域とを含む出力トランジスタを有する第２基板と、
　前記光電変換部で生成された信号電荷が、前記転送トランジスタおよび前記出力トランジスタを介して出力される駆動回路と
　を備えた固体撮像素子。
（２）
　前記ゲート電極は、平板形状を有する
　前記（１）に記載の固体撮像素子。
（３）
　更に、前記第２基板を間にして前記第１基板に対向し、前記駆動回路が設けられた第３基板を有する
　前記（１）または（２）に記載の固体撮像素子。
（４）
　光電変換部と、
　前記光電変換部に電気的に接続された転送トランジスタと、
　前記転送トランジスタに電気的に接続され、第１導電型のチャネル領域と、前記チャネル領域を覆う複数の面を有するゲート電極と、前記チャネル領域に隣接する前記第１導電型のソース・ドレイン領域とを含む出力トランジスタと、
　前記光電変換部で生成された信号電荷が、前記転送トランジスタおよび前記出力トランジスタを介して出力される駆動回路と
　を備えた固体撮像素子。
（５）
　更に、前記光電変換部および前記転送トランジスタを有する第１基板と、
　前記第１基板に対向して設けられ、前記出力トランジスタを有する第２基板と、
　前記第２基板を間にして前記第１基板に対向し、前記駆動回路が設けられた第３基板とを有する
　前記（４）に記載の固体撮像素子。
（６）
　更に、前記ゲート電極と前記チャネル領域との間のゲート絶縁膜を有する
　前記（１）ないし（５）のうちいずれか１つに記載の固体撮像素子。
（７）
　更に、前記光電変換部で生成された信号電荷が、前記転送トランジスタから転送される電荷蓄積部を有する
　前記（１）ないし（６）のうちいずれか１つに記載の固体撮像素子。
（８）
　更に、前記電荷蓄積部の電位の大きさに応じた信号を出力する増幅トランジスタと、
　前記電荷蓄積部の電位をリセットするリセットトランジスタと、
　前記増幅トランジスタの出力を制御する選択トランジスタとを有し、
　前記増幅トランジスタ、前記リセットトランジスタおよび前記選択トランジスタの少なくとも１つが、前記出力トランジスタである
　前記（７）に記載の固体撮像素子。
（９）
　更に、前記チャネル領域および前記ソース・ドレイン領域が設けられたフィンを有する
　前記（１）ないし（８）のうちいずれか１つに記載の固体撮像素子。
（１０）
　前記フィンには、複数の前記チャネル領域および複数のソース・ドレイン領域が連続して設けられている
　前記（９）に記載の固体撮像素子。
（１１）
　前記ゲート電極は、前記チャネル領域を間にして対向する第１面および第２面と、前記第１面および前記第２面をつなぐ第３面とを含む
　前記（１）または（４）に記載の固体撮像素子。
（１２)
　前記ゲート電極は、更に、前記チャネル領域を間にして前記第３面に対向する第４面を含む
　前記（１１）に記載の固体撮像素子。
（１３）
　前記ゲート電極は、第２導電型のポリシリコンを含む
　前記（１）ないし（１２）のうちいずれか１つに記載の固体撮像素子。
（１４）
　光電変換部および前記光電変換部に電気的に接続された転送トランジスタを有する第１基板と、
　前記第１基板に対向して設けられ、かつ、ゲート電極と、前記ゲート電極に対向して配置された第１導電型のチャネル領域と、前記チャネル領域に隣接する前記第１導電型のソース・ドレイン領域とを含む出力トランジスタを有する第２基板と、
　前記光電変換部で生成された信号電荷が、前記転送トランジスタおよび前記出力トランジスタを介して出力される駆動回路とを含む
　固体撮像素子を備えた撮像装置。
（１５）
　光電変換部と、
　前記光電変換部に電気的に接続された転送トランジスタと、
　前記転送トランジスタに電気的に接続され、第１導電型のチャネル領域と、前記チャネル領域を覆う複数の面を有するゲート電極と、前記チャネル領域に隣接する前記第１導電型のソース・ドレイン領域とを含む出力トランジスタと、
　前記光電変換部で生成された信号電荷が、前記転送トランジスタおよび前記出力トランジスタを介して出力される駆動回路とを含む
　固体撮像素子を備えた撮像装置。
　本出願は、日本国特許庁において２０１８年１０月３０日に出願された日本特許出願番号第２０１８－２０３７０４号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (15)

  1. 　光電変換部および前記光電変換部に電気的に接続された転送トランジスタを有する第１基板と、
    　前記第１基板に対向して設けられ、かつ、ゲート電極と、前記ゲート電極に対向して配置された第１導電型のチャネル領域と、前記チャネル領域に隣接する前記第１導電型のソース・ドレイン領域とを含む出力トランジスタを有する第２基板と、
    　前記光電変換部で生成された信号電荷が、前記転送トランジスタおよび前記出力トランジスタを介して出力される駆動回路と
    　を備えた固体撮像素子。
  2. 　前記ゲート電極は、平板形状を有する
    　請求項１に記載の固体撮像素子。
  3. 　更に、前記第２基板を間にして前記第１基板に対向し、前記駆動回路が設けられた第３基板を有する
    　請求項１に記載の固体撮像素子。
  4. 　光電変換部と、
    　前記光電変換部に電気的に接続された転送トランジスタと、
    　前記転送トランジスタに電気的に接続され、第１導電型のチャネル領域と、前記チャネル領域を覆う複数の面を有するゲート電極と、前記チャネル領域に隣接する前記第１導電型のソース・ドレイン領域とを含む出力トランジスタと、
    　前記光電変換部で生成された信号電荷が、前記転送トランジスタおよび前記出力トランジスタを介して出力される駆動回路と
    　を備えた固体撮像素子。
  5. 　更に、前記光電変換部および前記転送トランジスタを有する第１基板と、
    　前記第１基板に対向して設けられ、前記出力トランジスタを有する第２基板と、
    　前記第２基板を間にして前記第１基板に対向し、前記駆動回路が設けられた第３基板とを有する
    　請求項４に記載の固体撮像素子。
  6. 　更に、前記ゲート電極と前記チャネル領域との間のゲート絶縁膜を有する
    　請求項１に記載の固体撮像素子。
  7. 　更に、前記光電変換部で生成された信号電荷が、前記転送トランジスタから転送される電荷蓄積部を有する
    　請求項１に記載の固体撮像素子。
  8. 　更に、前記電荷蓄積部の電位の大きさに応じた信号を出力する増幅トランジスタと、
    　前記電荷蓄積部の電位をリセットするリセットトランジスタと、
    　前記増幅トランジスタの出力を制御する選択トランジスタとを有し、
    　前記増幅トランジスタ、前記リセットトランジスタおよび前記選択トランジスタの少なくとも１つが、前記出力トランジスタである
    　請求項７に記載の固体撮像素子。
  9. 　更に、前記チャネル領域および前記ソース・ドレイン領域が設けられたフィンを有する
    　請求項１に記載の固体撮像素子。
  10. 　前記フィンには、複数の前記チャネル領域および複数のソース・ドレイン領域が連続して設けられている
    　請求項９に記載の固体撮像素子。
  11. 　前記ゲート電極は、前記チャネル領域を間にして対向する第１面および第２面と、前記第１面および前記第２面をつなぐ第３面とを含む
    　請求項１に記載の固体撮像素子。
  12. 　前記ゲート電極は、更に、前記チャネル領域を間にして前記第３面に対向する第４面を含む
    　請求項１１に記載の固体撮像素子。
  13. 　前記ゲート電極は、第２導電型のポリシリコンを含む
    　請求項１に記載の固体撮像素子。
  14. 　光電変換部および前記光電変換部に電気的に接続された転送トランジスタを有する第１基板と、
    　前記第１基板に対向して設けられ、かつ、ゲート電極と、前記ゲート電極に対向して配置された第１導電型のチャネル領域と、前記チャネル領域に隣接する前記第１導電型のソース・ドレイン領域とを含む出力トランジスタを有する第２基板と、
    　前記光電変換部で生成された信号電荷が、前記転送トランジスタおよび前記出力トランジスタを介して出力される駆動回路とを含む
    　固体撮像素子を備えた撮像装置。
  15. 　光電変換部と、
    　前記光電変換部に電気的に接続された転送トランジスタと、
    　前記転送トランジスタに電気的に接続され、第１導電型のチャネル領域と、前記チャネル領域を覆う複数の面を有するゲート電極と、前記チャネル領域に隣接する前記第１導電型のソース・ドレイン領域とを含む出力トランジスタと、
    　前記光電変換部で生成された信号電荷が、前記転送トランジスタおよび前記出力トランジスタを介して出力される駆動回路とを含む
    　固体撮像素子を備えた撮像装置。
PCT/JP2019/039986 2018-10-30 2019-10-10 固体撮像素子および撮像装置 WO2020090403A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112019005424.4T DE112019005424T5 (de) 2018-10-30 2019-10-10 Festkörper-Bildgebungselement und Bildgebungsvorrichtung
CN201980067928.2A CN112868102A (zh) 2018-10-30 2019-10-10 固态摄像元件和摄像装置
US17/288,088 US20210384237A1 (en) 2018-10-30 2019-10-10 Solid-state imaging element and imaging device
JP2020553731A JPWO2020090403A1 (ja) 2018-10-30 2019-10-10 固体撮像素子および撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-203704 2018-10-30
JP2018203704 2018-10-30

Publications (1)

Publication Number Publication Date
WO2020090403A1 true WO2020090403A1 (ja) 2020-05-07

Family

ID=70462266

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/039986 WO2020090403A1 (ja) 2018-10-30 2019-10-10 固体撮像素子および撮像装置

Country Status (5)

Country Link
US (1) US20210384237A1 (ja)
JP (1) JPWO2020090403A1 (ja)
CN (1) CN112868102A (ja)
DE (1) DE112019005424T5 (ja)
WO (1) WO2020090403A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022124188A1 (ja) * 2020-12-10 2022-06-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
WO2022137854A1 (ja) * 2020-12-22 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法
WO2022249678A1 (ja) * 2021-05-27 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
WO2023139955A1 (ja) * 2022-01-18 2023-07-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び撮像装置
WO2023171147A1 (ja) * 2022-03-08 2023-09-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置、光検出装置、及び電子機器
EP4235791A4 (en) * 2020-10-23 2024-04-24 Sony Semiconductor Solutions Corp IMAGING DEVICE AND LIGHT RECEIVING ELEMENT

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828118B (zh) * 2022-04-19 2024-01-01 睿生光電股份有限公司 偵測裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311678A (ja) * 2008-08-22 2008-12-25 Toshiba Corp 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
JP2009016418A (ja) * 2007-07-02 2009-01-22 Nec Electronics Corp 半導体装置
WO2011077580A1 (ja) * 2009-12-26 2011-06-30 キヤノン株式会社 固体撮像装置および撮像システム
JP2012054876A (ja) * 2010-09-03 2012-03-15 Sony Corp 固体撮像素子およびカメラシステム
JP2013016963A (ja) * 2011-07-01 2013-01-24 Olympus Corp 固体撮像装置、固体撮像装置の制御方法、および撮像装置
WO2017169884A1 (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、センサ装置、および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
US9711407B2 (en) * 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
KR101648200B1 (ko) * 2009-10-22 2016-08-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN103855026B (zh) * 2012-12-06 2017-04-19 中国科学院微电子研究所 FinFET及其制造方法
JP2018203704A (ja) 2017-06-09 2018-12-27 株式会社ノエビア 洗浄料組成物

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016418A (ja) * 2007-07-02 2009-01-22 Nec Electronics Corp 半導体装置
JP2008311678A (ja) * 2008-08-22 2008-12-25 Toshiba Corp 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
WO2011077580A1 (ja) * 2009-12-26 2011-06-30 キヤノン株式会社 固体撮像装置および撮像システム
JP2012054876A (ja) * 2010-09-03 2012-03-15 Sony Corp 固体撮像素子およびカメラシステム
JP2013016963A (ja) * 2011-07-01 2013-01-24 Olympus Corp 固体撮像装置、固体撮像装置の制御方法、および撮像装置
WO2017169884A1 (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、センサ装置、および電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4235791A4 (en) * 2020-10-23 2024-04-24 Sony Semiconductor Solutions Corp IMAGING DEVICE AND LIGHT RECEIVING ELEMENT
WO2022124188A1 (ja) * 2020-12-10 2022-06-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
WO2022137854A1 (ja) * 2020-12-22 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法
WO2022249678A1 (ja) * 2021-05-27 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
WO2023139955A1 (ja) * 2022-01-18 2023-07-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び撮像装置
WO2023171147A1 (ja) * 2022-03-08 2023-09-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置、光検出装置、及び電子機器

Also Published As

Publication number Publication date
CN112868102A (zh) 2021-05-28
JPWO2020090403A1 (ja) 2021-09-24
TW202036878A (zh) 2020-10-01
DE112019005424T5 (de) 2021-09-02
US20210384237A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
US11798972B2 (en) Imaging element
WO2020090403A1 (ja) 固体撮像素子および撮像装置
JP2020096225A (ja) 撮像装置及び電子機器
US11984466B2 (en) Solid-state imaging element and video recording apparatus
US20220181364A1 (en) Imaging element and semiconductor element
WO2020100607A1 (ja) 撮像装置
WO2020170936A1 (ja) 撮像装置
US20220077207A1 (en) Solid-state imaging device and electronic apparatus
US20220123040A1 (en) Semiconductor device and imaging unit
JP7472032B2 (ja) 撮像素子および電子機器
US20220157876A1 (en) Imaging unit, method of manufacturing imaging unit, and semiconductor device
CN114072913A (zh) 固体摄像装置
US20220367539A1 (en) Imaging device
US20220367536A1 (en) Imaging device
WO2020129712A1 (ja) 撮像装置
US20220359602A1 (en) Imaging device
US20230268369A1 (en) Wiring structure, method of manufacturing the same, and imaging device
US20240055460A1 (en) Solid-state imaging device
TW202234692A (zh) 攝像元件及攝像裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19880319

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020553731

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19880319

Country of ref document: EP

Kind code of ref document: A1