CN112868102A - 固态摄像元件和摄像装置 - Google Patents

固态摄像元件和摄像装置 Download PDF

Info

Publication number
CN112868102A
CN112868102A CN201980067928.2A CN201980067928A CN112868102A CN 112868102 A CN112868102 A CN 112868102A CN 201980067928 A CN201980067928 A CN 201980067928A CN 112868102 A CN112868102 A CN 112868102A
Authority
CN
China
Prior art keywords
substrate
image pickup
transistor
pickup element
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980067928.2A
Other languages
English (en)
Inventor
山川真弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112868102A publication Critical patent/CN112868102A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种固态摄像元件，包括：第一基板，其包括光电转换部和电连接到所述光电转换部的传输晶体管；第二基板，其布置为与所述第一基板相对并且包括输出晶体管，所述输出晶体管包括栅电极、布置为与所述栅电极相对的第一导电类型的沟道区域以及与所述沟道区域相邻的所述第一导电类型的源极‑漏极区域；和驱动电路，所述驱动电路允许由所述光电转换部产生的信号电荷经由所述传输晶体管和所述输出晶体管输出。

Description

固态摄像元件和摄像装置
技术领域
本技术涉及一种包括光电转换部的固态摄像元件和摄像装置。
背景技术
近年来，图像传感器不仅用于拍摄图像的应用中，而且还用于诸如监视和汽车的自动驾驶等应用中。在这种图像传感器中，例如，使用诸如电荷耦合器件(CCD：ChargeCoupled Device)和互补金属氧化物半导体(CMOS：Complementary Metal OxideSemiconductor)等固态摄像元件。
例如，固态摄像元件包括光电转换部和输出晶体管。针对每个像素设置光电转换部。输出晶体管将在光电转换部中产生的信号电荷输出到驱动电路(例如，参见专利文献1)。
引用列表
专利文献
专利文献1：日本未审查专利申请公开No.2012-54876
发明内容
在这种固态摄像元件中，期望抑制噪声。
因此，期望提供能够抑制噪声的固态摄像元件和包括该固态摄像元件的摄像装置。
根据本公开的实施方案的固态摄像元件(1)包括：第一基板，所述第一基板包括光电转换部和电连接到所述光电转换部的传输晶体管；第二基板，所述第二基板设置成与所述第一基板相对并且包括输出晶体管，所述输出晶体管包括栅电极、布置成与所述栅电极相对的第一导电类型的沟道区域以及与所述沟道区域相邻的所述第一导电类型的源极-漏极区域；和驱动电路，所述驱动电路允许在所述光电转换部中产生的信号电荷经由所述传输晶体管和所述输出晶体管输出。
根据本公开的实施方案的摄像装置(1)包括根据本公开的前述实施方案的固态摄像元件(1)。
根据本公开的实施方案的固态摄像元件(2)包括：光电转换部；传输晶体管，所述传输晶体管电连接到所述光电转换部；输出晶体管，所述输出晶体管电连接到所述传输晶体管并包括第一导电类型的沟道区域、具有覆盖所述沟道区域的多个面的栅电极以及与所述沟道区域相邻的所述第一导电类型的源极-漏极区域；和驱动电路，所述驱动电路允许在所述光电转换部中产生的信号电荷经由所述传输晶体管和所述输出晶体管输出。
根据本公开的实施方案的摄像装置(2)包括根据本公开的前述实施方案的固态摄像元件(2)。
在根据本公开的实施方案的固态摄像元件(1)和(2)以及摄像装置(1)和(2)中，所述输出晶体管包括与所述源极-漏极区域的导电类型相同的导电类型(第一导电类型)的沟道区域。因此，所述沟道区域的电流路径形成为远离栅电极侧的界面。这使得在沟道区域中流动的载流子在栅电极侧的界面处被俘获的可能性较小。
注意，以下所述的效果不一定是限制性的，并且可以提供本公开所述的任何效果。
附图说明
图1是示出根据本公开的第一实施方案的摄像元件的功能构成的示例的框图。
图2是示出图1所示的像素的电路构成的示例的图。
图3是示出图1所示的像素的构成的示例的示意性平面图。
图4A是示出沿着图3所示的A-A’线的截面构成的示意图。
图4B是示出沿着图3所示的B-B’线的截面的示意图。
图5是示出图4B所示的栅电极的构成的另一示例的示意性截面图。
图6A是根据比较例的放大晶体管的对应于图4A的示意性截面图。
图6B是根据比较例的放大晶体管的对应于图4B的示意性截面图。
图7是示出在图4B所示的放大晶体管中流动的电流路径的示意性截面图。
图8是示出根据变形例1的摄像元件的构成的示意性截面图。
图9是示出根据变形例2的摄像元件的构成的示意性截面图。
图10是示出根据变形例3的摄像元件的像素的电路构成的示例的图。
图11是示出图10所示的摄像元件的平面构成的示例的示意图。
图12是示出根据本公开的第二实施方案的摄像元件的主要部分的概略构成的示意图。
图13是示出图12中的像素和读出电路的示例的图。
图14是示出图12中的像素和读出电路的示例的图。
图15是示出图12中的像素和读出电路的示例的图。
图16是示出图12中的像素和读出电路的示例的图。
图17是示出多个读出电路与多条垂直信号线之间的连接模式的示例的图。
图18是示出图12中的摄像元件在垂直方向上的截面构成的示例的图。
图19是示出根据变形例4的摄像元件的主要部分的构成的示意性平面图。
图20A是示出沿着图19所示的A-A’线的截面构成的示意图。
图20B是示出沿着图19所示的B-B’线的截面构成的示意图。
图21A是示出图20A等所示的摄像元件的制造方法的过程的示意性截面图。
图21B是示出图21A的后续过程的示意性截面图。
图21C是示出图21B的后续过程的示意性截面图。
图22A是示出图21C的后续过程的另一示例的示意性截面图。
图22B是示出图22A的后续过程的示意性截面图。
图22C是示出图22B的后续过程的示意性截面图。
图22D是示出图22C的后续过程的示意性截面图。
图22E是示出图22D的后续过程的示意性截面图。
图22F是示出图22E的后续过程的示意性截面图。
图22G是示出图22F的后续过程的示意性截面图。
图22H是示出图22G的后续过程的示意性截面图。
图23是示出根据变形例5的摄像元件的主要部分的构成的示意性截面图。
图24是示出图23中的摄像元件在水平方向上的截面构成的示例的图。
图25是示出图23中的摄像元件在水平方向上的截面构成的示例的图。
图26是示出图23中的摄像元件的水平平面中的布线布局的示例的图。
图27是示出图23中的摄像元件的水平平面中的布线布局的示例的图。
图28是示出图23中的摄像元件的水平平面中的布线布局的示例的图。
图29是示出图23中的摄像元件的水平平面中的布线布局的示例的图。
图30是示出根据变形例6的摄像元件在垂直方向上的截面构成的示例的图。
图31是示出根据变形例7的摄像元件在水平方向上的截面构成的示例的图。
图32是示出图23所示的摄像元件在水平方向上的截面构成的另一示例的图。
图33是示出根据变形例8的摄像元件在水平方向上的截面构成的示例的图。
图34是示出根据变形例9的摄像元件在水平方向上的截面构成的示例的图。
图35是示出根据变形例10的摄像元件在水平方向上的截面构成的示例的图。
图36是示出图35所示的摄像元件在水平方向上的截面构成的另一示例(1)的图。
图37是示出图35所示的摄像元件在水平方向上的截面构成的另一示例(2)的图。
图38是示出根据上述第二实施方案及其变形例的摄像元件的电路构成的示例的图。
图39是示出其中图38中的摄像元件包括层叠的三个基板的示例的图。
图40是示出其中逻辑电路分开形成在设置有像素P的基板和设置有读出电路的基板中的示例的图。
图41是示出其中逻辑电路形成在第三基板中的示例的图。
图42是示出包括根据上述实施方案及其变形例的摄像元件的摄像装置的示意性构成的示例的图。
图43是示出图42中的摄像装置中的摄像过程的示例的图。
图44是说明体内信息获取系统的示意性构成的示例的框图。
图45是说明内窥镜手术系统的示意性构成的示例的图。
图46是说明摄像机头和相机控制单元(CCU)的功能构成的示例的框图。
图47是说明车辆控制系统的示意性构成的示例的框图。
图48是辅助说明车外信息检测部和摄像部的安装置位置的示例的图。
具体实施方式
在下文中，参照附图详细说明本技术的一些实施方案。注意，按以下顺序给出说明。
1.第一实施方案(设置有放大晶体管的固态摄像元件的示例，该放大晶体管包括与源极-漏极区域具有相同导电类型的沟道区域)
2.变形例1(其中放大晶体管具有Fin FET(场效应晶体管)结构的示例)
3.变形例2(其中放大晶体管具有全环绕栅极(GAA：Gate All Around)结构的示例)
4.变形例3(其中放大晶体管由多个像素共享的示例)
5.第二实施方案(具有第一基板、第二基板和第三基板的层叠结构的固态摄像元件的示例)
6.变形例4(其中复位晶体管、放大晶体管和选择晶体管具有Fin FET结构的示例)
7.变形例5(具有全沟槽隔离(FTI：Full Trench Isolation)结构的示例)
8.变形例6(其中在面板的外边缘使用Cu-Cu键合的示例)
9.变形例7(其中在像素和读出电路之间设置偏移的示例)
10.变形例8(其中设置有读出电路的硅基板具有岛状的示例)
11.变形例9(其中设置有读出电路的硅基板具有岛状的示例)
12.变形例10(其中FD由四个像素P共享的示例)
13.变形例11(其中信号处理电路由一般的列ADC电路构成的示例)
14.变形例12(其中摄像元件由层叠的三个基板构成的示例)
15.变形例13(其中逻辑电路设置在第一基板和第二基板上的示例)
16.变形例14(其中逻辑电路设置在第三基板上的示例)
17.适用例(电子设备的示例)
18.应用例
<第一实施方案>
(摄像元件10的整体构成)
图1是示出根据本公开的第一实施方案的固态摄像元件(摄像元件10)的功能构成的示例的框图。例如，摄像元件10是诸如CMOS图像传感器等放大型固态摄像元件。摄像元件10可以是其他放大型固态摄像元件，或者可以是诸如CCD等电荷传输型的固态摄像元件。
摄像元件10包括其上设置有像素阵列单元12和外围电路单元的半导体基板11。像素阵列单元12设置在例如半导体基板11的中央部，而外围电路单元设置在像素阵列单元12的外侧。例如，外围电路单元包括垂直驱动电路13、信号处理电路14、水平驱动电路15和系统控制电路16。
在像素阵列单元12中，单位像素(像素P)以矩阵形式二维地布置。单位像素分别包括产生与入射光量相对应的电荷量的信号电荷并将该信号电荷累积在内部的光电转换部。换句话说，多个像素P沿着图1中的X方向(第一方向)和Y方向(第二方向)布置。这里所用的“单位像素”是用于获取摄像信号的摄像像素。稍后将说明像素P(摄像像素)的具体电路构成。
在像素阵列单元12中，对于矩阵中的像素排列，沿着各个像素行的行方向(像素行中的像素的排列方向)对像素驱动线17进行布线，并且沿着各个像素列的列方向(像素列中的像素的排列方向)对垂直信号线18进行布线。像素驱动线17传输用于像素驱动的驱动信号。从垂直驱动电路13以行为单位输出驱动信号。在图1中，像素驱动线17示出为单条布线，但不限于单条布线。像素驱动线17的一端连接到与垂直驱动电路13的每行相对应的输出端。
垂直驱动电路13包括例如移位寄存器和地址解码器，并且例如以行为单位驱动像素阵列单元12的每个像素。这里，省略了垂直驱动电路13的具体构成的图示，但是通常，垂直驱动电路13具有包括两个扫描系统，即，读出扫描系统和扫出扫描系统(dischargescanning system)的结构。
读出扫描系统以行为单位对像素阵列单元12的单位像素顺序执行选择性扫描，以从单位像素读出信号。从单位像素读出的信号是模拟信号。扫出扫描系统在读出扫描之前的快门速度的时间，对将要由读出扫描系统进行读出扫描的读出行执行扫出扫描。
通过扫出扫描系统的扫出扫描，从读出行中的单位像素的光电转换部扫出不必要的电荷，从而使光电转换部复位。因此，通过由扫出扫描系统扫出(复位)不必要的电荷，执行所谓的电子快门操作。这里，电子快门操作是指丢弃光电转换部中的信号电荷以重新开始曝光(开始信号电荷的累积)的操作。
将要通过读出扫描系统的读出操作读出的信号对应于紧接在其之前的读出操作或电子快门操作之后的入射光量。此外，从紧接在其之前的读出操作的读出时刻或电子快门操作的扫出时刻到当前的读出操作的读出时刻的时段用作单位像素中信号电荷的累积时段(曝光时段)。
将要从由垂直驱动电路13进行选择性扫描的像素行的每个单位像素输出的信号经由每条垂直信号线18提供给信号处理电路14。针对像素阵列单元12的每个像素列，信号处理电路14对将要经由垂直信号线18从所选择的行的每个像素输出的信号执行预定的信号处理，并在信号处理之后临时保持像素信号。
具体地，信号处理电路14接收单位像素的信号，并且通过CDS(相关双采样)、信号放大和AD(模数)转换等对该信号执行诸如噪声去除等信号处理。通过噪声去除处理，去除复位噪声和诸如放大晶体管的阈值变化等像素特有的固定模式噪声(fixed patternnoise)。注意，这里例示的信号处理仅是示例，并且信号处理不限于这些。这里，信号处理电路14对应于本公开的驱动电路的具体示例。
水平驱动电路15包括例如移位寄存器和地址解码器，并且对与信号处理电路14的像素列相对应的单位电路顺序执行选择性扫描。通过水平驱动电路15的选择性扫描，由信号处理电路14的各单位电路进行了信号处理的像素信号按顺序输出到水平总线B，并经由水平总线B传送到半导体基板11的外部。
系统控制电路16接收例如从半导体基板11的外部给出的时钟以及给出操作模式的指令的数据。此外，系统控制电路16输出诸如摄像元件10的内部信息等数据。此外，系统控制电路16包括产生各种定时信号的定时发生器。基于定时发生器中产生的各种定时信号，系统控制电路16执行诸如垂直驱动电路13、信号处理电路14和水平驱动电路15等外围电路单元的驱动控制。
(像素P的电路构成)
图2是示出基于从每个像素P输出的电荷来输出像素信号的读出电路20的示例的电路图。
每个像素P包括例如作为光电转换部的光电二极管21。例如，传输晶体管22、复位晶体管23、放大晶体管24和选择晶体管25连接到为每个像素P设置的光电二极管21。这里，本公开的输出晶体管的具体示例是放大晶体管24。
此外，相对于像素P，作为像素驱动线17，例如，传输线17a、复位线17b和选择线17c的三条驱动布线针对同一像素行的每个像素P共同设置。传输线17a、复位线17b和选择线17c中各者的一端以像素行为单位连接到垂直驱动电路13的与每个像素行相对应的输出端，以传输作为驱动像素P的驱动信号的传输脉冲
Figure BDA0003020767030000091
复位脉冲
Figure BDA0003020767030000092
和选择脉冲
Figure BDA0003020767030000093
光电二极管21包括连接到负侧电源(例如，接地)的阳极，并且将接收到的光(入射光)光电转换成与光量相对应的电荷量的信号电荷，以累积信号电荷。光电二极管21包括经由传输晶体管22电连接到放大晶体管24的栅电极的阴极。电连接到放大晶体管24的栅电极的节点称为FD(浮动扩散)部26(电荷累积部)。
传输晶体管22连接在光电二极管21的阴极和FD部26之间。其中高电平(例如，Vdd电平)为有源(在下文中，称为高有源)的传输脉冲
Figure BDA0003020767030000101
经由传输线17a提供给传输晶体管22的栅电极。因此，传输晶体管22进入导通状态，使由光电二极管21光电转换的信号电荷传输到FD部26。
复位晶体管23包括连接到像素电源Vdd的漏极和连接到FD部26的源极。高有源的复位脉冲
Figure BDA0003020767030000102
经由复位线17b提供给复位晶体管23的栅电极。因此，复位晶体管23进入导通状态，并且FD部26通过将FD部26的电荷排出到像素电源Vdd来复位。
放大晶体管24包括连接到FD部26的栅电极、连接到像素电源Vdd的漏极。因此，放大晶体管24将被复位晶体管23复位之后的FD部26的电位作为复位信号(复位电平)Vrst输出。此外，在信号电荷由传输晶体管22传输之后，放大晶体管24输出FD部26的电位作为光累积信号(信号电平)Vsig。
例如，选择晶体管25包括连接到放大晶体管24的源极的漏极和连接到垂直信号线18的源极。高有源的选择脉冲
Figure BDA0003020767030000103
经由选择线17c提供给选择晶体管25的栅电极。因此，选择晶体管25进入导通状态，使单位像素P进入选择状态，并使从放大晶体管24提供的信号输出到垂直信号线18。
垂直信号线18连接到以恒定电压偏置的恒定电流源的晶体管(未示出)。因此，放大晶体管24、选择晶体管25和垂直信号线18构成所谓的源极跟随器电路。
在图2的示例中，给出其中选择晶体管25连接在放大晶体管24的源极和垂直信号线18之间的电路构成。然而，也可以采用其中选择晶体管25连接在像素电源Vdd和放大晶体管24的漏极之间的电路构成。
每个像素P的电路构成不限于包括上述四个晶体管的像素构成的电路构成。例如，其他像素构成也可以包括三个晶体管，其中一个兼用作放大晶体管24和选择晶体管25。像素电路的构成没有限制。
(像素P的具体构成)
在下文中，参照图3、图4A和图4B说明像素P的具体构成。图3示意性地示出了像素P的平面构成。图4A和图4B分别示意性地示出了沿着图3所示的A-A’线的截面构成与沿着图3所示的B-B’线的截面构成。
例如，摄像元件10是背面照射型的摄像元件。在每个像素P的宽区域上，例如，设置有具有基本上矩形平面形状的光电二极管21。例如，在每个像素P的端部附近复位晶体管23、放大晶体管24和选择晶体管25按顺序并排布置。FD部26和传输晶体管22设置在复位晶体管23和光电二极管21之间(图3)。放大晶体管24设置在半导体基板11的一个表面(下文所述的表面S11B)侧，并且包括栅电极24G、栅极绝缘膜24I、沟道区域24C以及一对源极-漏极区域24A和24B。
半导体基板11包括在光入射侧的表面S11A和与表面S11A相对的表面S11B。例如，半导体基板11由硅(Si)构成。在半导体基板11中，为每个像素P设置有光电二极管21。光电二极管21例如是具有pn结的光电二极管，并且包括在p型阱区域111中形成的p型杂质区域21a和n型杂质区域21b。例如，p型杂质区域21a和n型杂质区域21b按顺序从半导体基板11的表面S11B侧沿着厚度方向设置。例如，p型杂质区域21a在深度方向(图4B中的Z方向)上的尺寸为约30nm～200nm。n型杂质区域21b在深度方向上的尺寸为约1μm～5μm。例如，p型杂质区域21a的杂质浓度为约1×1018cm-3～1×1019cm-3。n型杂质区域21b的杂质浓度为约1×1015cm-3×1×1018cm-3。例如，p型阱区域111的杂质浓度为约1×1016cm-3～1×1018cm-3。
在半导体基板11内部表面S11B的附近，设置有放大晶体管24的沟道区域24C以及一对源极-漏极区域24A和24B。例如，一对源极-漏极区域24A和24B是p型阱区域111中形成的n型(第一导电类型)的杂质扩散区域，并且与沟道区域24C相邻设置。源极-漏极区域24A、沟道区域24C和源极-漏极区域24B按顺序沿着放大晶体管24的沟道长度方向(图4A中的Y方向)设置。例如，源极-漏极区域24A和24B的杂质浓度为约1×1019cm-3×1×1021cm-3。在本实施方案中，放大晶体管24的沟道区域24C包括n型的杂质扩散区域，即，与源极-漏极区域24A和24B相同的导电类型。换句话说，放大晶体管24具有无结结构。尽管稍后进行详细说明，但这使得在沟道区域24C中流动的载流子在与栅极绝缘膜24I的界面处被捕获(被俘获)的可能性较小。因此，可以抑制放大晶体管24中的噪声的产生。
布置在一对源极-漏极区域24A和24B之间的沟道区域24C是在p型阱区域111中形成的n型杂质扩散区域。该沟道区域24C的杂质浓度为约5×1017cm-3×1×1019cm-3。沟道区域24C被栅电极24G围绕。例如，沟道区域24C在沟道长度方向上的尺寸为约200nm～3000nm。例如，沟道区域24C在沟道宽度方向(图4B中的X方向)上的尺寸为约20nm～200nm。例如，沟道区域24C在深度方向上的尺寸(尺寸D)大于一对源极-漏极区域24A和24B在深度方向上的尺寸，并且为约50nm～500nm。
围绕沟道区域24C的栅电极24G包括：相对的一对侧面241和242以及连接一对侧面241和242的上面243。一对侧面241和242以及上面243均与沟道区域24C相对。换句话说，一对侧面241和242以及上面243形成围绕沟道区域24C的凹形形状。
一对侧面241和242是基本上垂直于半导体基板11的表面S11B的平面(图4B中的YZ平面)，并且与沟道宽度方向相对。沟道区域24C设置在一对侧面241和242之间。一对侧面241和242的一部分或全部埋入在半导体基板11中。在一对侧面241和242中，埋入在半导体基板11中的部分在深度方向上的尺寸例如为约100nm～500nm。
图5示出了一对侧面241和242的另一示例。沟道区域24C的一部分可以从一对侧面241和242露出。优选地，沟道区域24C在深度方向上的尺寸的一半以上被一对侧面241和242覆盖。
上面243是基本上与半导体基板11的表面S11B平行的平面(图3B中的XY平面)，并且设置在半导体基板11的外部。即，上面243设置成与半导体基板11相对。上面243与一对侧面241和242中的每个的一端接触。
例如，包括一对侧面241和242以及上面243的栅电极24G由p型(第二导电类型)的多晶硅(Poly-Si)等构成。栅电极24G可以由诸如钨(W)、钛(Ti)、氮化钛(TiN)、铪(Hf)、硅化铪(HfSi)、钌(Ru)、铱(Ir)和钴(Co)等金属构成。
栅极绝缘膜24I设置在一对侧面241和242以及上面243中的每个与沟道区域24C之间。例如，栅极绝缘膜24I由诸如氧化硅(SiO)等绝缘膜构成。例如，栅极绝缘膜24I的厚度为约3nm～15nm。
元件隔离区域(STI：Shallow Trench Isolation(浅沟槽隔离))112设置在埋入半导体基板11中的侧面241和242周围。例如，元件隔离区域112由诸如氧化硅等绝缘材料构成。在半导体基板11内部，元件隔离区域112设置在侧面242与光电二极管21之间。
(摄像元件10的操作)
在摄像元件10中，光(例如，可见光区域中的波长的光)从半导体基板11的表面S11A入射到光电二极管21，由此，在光电二极管21中产生成对的空穴和电子(执行光电转换)。传输晶体管22导通，由此，光电二极管21中累积的信号电荷被传输到FD部26。在FD部26中，信号电荷转换成电压信号，并且电压信号经由放大晶体管24和选择晶体管25输出到垂直信号线18。
(摄像元件10的作用和效果)
在本实施方案的摄像元件10中，放大晶体管24是所谓的无结晶体管，并且包括具有与源极-漏极区域24A和24B的导电类型(n型)相同的导电类型的沟道区域24C。这使得沟道区域24C中的电流路径形成为远离与栅极绝缘膜24I的界面，从而使得在沟道区域24C中流动的载流子在与栅极绝缘膜24I的界面处被俘获的可能性较小。以下，使用比较例说明该作用和效果。
图6A和图6B示出了根据比较例的放大晶体管(放大晶体管124)的示意性截面构成。图6A对应于沿着图3中的A-A’线的截面构成，并且图6B对应于沿着图3中的B-B’线的截面构成。放大晶体管124的栅电极(栅电极124G)仅包括设置在半导体基板11的外部的单个平面。栅电极124G未被埋入在半导体基板11中。例如，与栅电极124G相对的沟道区域124C由与一对源极-漏极区域24A和24B的导电类型(n型)相反的导电类型(p型)的杂质扩散区域构成。沟道区域124C可以是低浓度n型，但是难以在深度方向(图6A中的Z方向)上增大沟道区域124C的尺寸(尺寸D100)。其原因之一是因为放大晶体管124的导通和截止由仅设置在半导体基板11的外部的栅电极124G控制。例如，沟道区域124C在深度方向上的尺寸D100为约50nm，并且小于源极-漏极区域24A和24B在深度方向上的尺寸。
在这种放大晶体管124中，沟道区域124C中的电流路径形成在与栅极绝缘膜24I的界面附近。因此，在栅极绝缘膜24I中存在俘获能级(trap level)导致在沟道区域124C中流动的载流子由俘获能级捕获或从俘获能级释放。这使得在沟道区域124C中流动的电流发生波动。电流的这种波动有助于产生噪声。
抑制噪声的可能方法可以是增大放大晶体管的占用面积。然而，在该方法中，减小了与放大晶体管设置在同一半导体基板中的光电二极管的占用面积。例如，这影响灵敏度和信号电荷的累积饱和量。
相反，在摄像元件10中，沟道区域24C由高杂质浓度的n型杂质扩散区域构成。因此，沟道区域24C与栅极绝缘膜24I之间的界面附近变为耗尽层，导致沟道区域24C中的电流路径形成在远离栅极绝缘膜24I的位置。
图7示意性地示出了在导通状态下的放大晶体管24中流动的电流(电流C)。因此，在放大晶体管24中，大部分电流C流过沟道区域24C在深度方向上的中央部。另外，栅电极24G的一对侧面241和242埋入半导体基板11中。这使得可以增大沟道区域24C在深度方向上的尺寸D(图4A)。
因此，即使在栅极绝缘膜24I中存在俘获能级的情况下，在放大晶体管24的沟道区域24C中流动的载流子也几乎不会由该俘获能级俘获。因此，抑制了由于在沟道区域24C中流动的电流的波动引起的噪声的产生。
此外，在不增大放大晶体管24的占用面积的情况下，抑制了噪声。这使得可以维持光电二极管21的占用面积。因此，例如，也抑制了对灵敏度和信号电荷的累积饱和量的影响。
如上所述，在本实施方案的摄像元件10中，放大晶体管24包括与源极-漏极区域24A和24B的导电类型相同的导电类型(n型)的沟道区域24C。这使得可以减少由于在沟道区域24C的栅电极24G侧的界面处俘获的载流子引起的噪声。因此，可以抑制噪声。
此外，在摄像元件10中，栅电极24G的一对侧面241和242埋入半导体基板11中。这使得易于增大沟道区域24C在深度方向上的尺寸D。因此，可以更有效地抑制噪声的产生。
在摄像元件10中，可以抑制噪声并实现高SN比。因此，例如，即使在夜间拍摄中，也可以获得清晰的图像。
在下文中，说明了前述第一实施方案和其他实施方案的变形例。然而，在以下说明中，与前述第一实施方案的组成部分相同的组成部分由相同的附图标记表示，并且适当地省略其说明。
<变形例1>
图8示出了根据前述第一实施方案的变形例1的摄像元件10(图1)的主要部分的示意性截面构成。图8对应于沿着图3中的B-B’线的截面构成。摄像元件10包括具有Fin FET结构的放大晶体管24。其他方面，根据变形例1的摄像元件10具有与前述第一实施方案的摄像元件10相似的构成，并且也具有相似的作用和效果。
具有Fin FET结构的放大晶体管24包括其中设置有沟道区域24C的鳍片F、设置在鳍片F周围的栅电极24G以及设置在栅电极24G和鳍片F之间的栅极绝缘膜24I。
例如，鳍片F由n型杂质扩散到其中的硅(Si)等构成。鳍片F基本上垂直于表面S11B设置在半导体基板11的表面S11B上。即，具有Fin FET结构的放大晶体管24在其中设置有光电二极管21的半导体基板11的外部包括n型沟道区域24C。这使得可以在抑制对光电二极管21的占用面积的影响的同时，增大放大晶体管24的占用面积。例如，沟道区域24C的杂质浓度为约5×1017cm-3～1×1019cm-3。鳍片F在沟道长度方向(图8中的Y方向)上延伸。鳍片F设置有与沟道区域24C相邻的源极-漏极区域24A和24B(图4A)。源极-漏极区域24A和24B具有与沟道区域24C相同的导电类型(n型)。
栅电极24G与鳍片F一起设置在半导体基板11的表面S11B上。栅电极24G包括与其间的鳍片F相对的一对侧面241和242，以及连接一对侧面241和242的上面243。上面243经由鳍片F与半导体基板11的表面S11B相对。例如，栅电极24G由p型多晶硅等构成。栅极绝缘膜24I设置在鳍片F与一对侧面241和242以及上面234中的每个之间。例如，栅极绝缘膜24I由氧化硅(SiO)等构成。
同样在根据本变形例的摄像元件10中，如前述第一实施方案中所述，放大晶体管24包括与源极-漏极区域24A和24B的导电类型相同的导电类型(n型)的沟道区域24C。因此，可以减少由在沟道区域24C的栅电极24G侧的界面处俘获的载流子引起的噪声。此外，沟道区域24C(鳍片F)设置在其中设置有光电二极管21的半导体基板11的外部。这使得可以增大放大晶体管24的占用面积。因此，可以更有效地抑制噪声。
<变形例2>
图9示出了根据前述第一实施方案的变形例2的摄像元件10(图1)的主要部分的示意性截面构成。图9对应于沿着图3中的B-B’线的截面构成。摄像元件10包括具有GAA结构的放大晶体管24。其他方面，根据变形例2的摄像元件10具有与前述第一实施方案的摄像元件10相似的构成，并且也具有相似的作用和效果。
具有GAA结构的放大晶体管24包括其中设置有沟道区域24C的半导体部24N、围绕半导体部24N的栅电极24G和设置在栅电极24G与半导体部24N之间的栅极绝缘膜24I。
例如，半导体部24N由n型杂质扩散到其中的硅(Si)等构成。例如，半导体部24N可以由纳米线构成。半导体部24N设置在半导体基板11的表面S11B上，并且在沟道长度方向(图9的Y方向)上延伸。在由半导体部24N的栅电极24G围绕的区域中，设置有n型沟道区域24C。在与沟道区域24C相邻的区域中，设置有n型源极-漏极区24A和24B(图4A)。
栅电极24G与半导体部24N一起设置在半导体基板11的表面S11B上。栅电极24G包括基本上垂直于半导体基板11(表面S11B)设置的一对侧面241和242，以及基本上平行于半导体基板11(表面S11B)设置的上面243和下面244。一对侧面241和242经由半导体部24N相对。上面243和下面244连接一对侧面241和242，并且经由纳米线彼此相对。在上面243和下面244中的下面244设置在更靠近半导体基板11的位置。例如，栅电极24G由p型多晶硅等构成。
同样在根据本变形例的摄像元件10中，如前述第一实施方案中所述，放大晶体管24包括与源极-漏极区域24A和24B的导电类型相同的导电类型(n型)的沟道区域24C。因此，可以减少由在沟道区域24C的栅电极24G侧的界面处俘获的载流子引起的噪声。此外，沟道区域24C(半导体部24N)设置在其中设置有光电二极管21的半导体基板11的外部。这使得可以增大放大晶体管24的占用面积。因此，可以更有效地抑制噪声。
<变形例3>
图10示出了根据前述第一实施方案的变形例3的摄像元件10(图1)的等效电路的构成的示例。在该摄像元件10中，放大晶体管24等由多个像素P共享。其他方面，根据变形例3的摄像元件10具有与前述第一实施方案的摄像元件10相似的构成，并且也具有相似的作用和效果。
在摄像元件10中，例如，FD部26、复位晶体管23、放大晶体管24和选择晶体管25由四个像素P共享。
图11示出了四个像素P以及由四个像素P共享的FD部26、复位晶体管23、放大晶体管24和选择晶体管25的示意性平面构成。使用图11与图10一起说明本变形例的摄像元件10的构成。
光电二极管(光电二极管21-1、21-2、21-3和21-4中的任一个)设置在四个像素P的相应的一个中。光电二极管21-1连接到传输晶体管22-1。光电二极管21-2连接到传输晶体管22-2。光电二极管21-3连接到传输晶体管22-4。即，在单个像素P中，布置有单个光电二极管(光电二极管21-1、21-2、21-3和21-4中的任一个)和单个传输晶体管(传输晶体管22-1、22-2、22-3和22-4中的任一个)。传输晶体管22-1、22-2、22-3和22-4的栅电极构造成分别经由传输线17a-1、17a-2、17a-3和17a-4供给有传输脉冲
Figure BDA0003020767030000181
和
Figure BDA0003020767030000182
(图10)。
FD部26设置在四个像素P的中央部(图11)。在光电二极管21-1、21-2、21-3和21-4中的每个中光电转换的信号电荷经由传输晶体管22-1、22-2、22-3和22-4传输到FD部26。
例如，复位晶体管23、放大晶体管24和选择晶体管25沿着共享晶体管的四个像素P的端部(例如，沿着图11中的X方向上的端部)并排布置。例如，放大晶体管24的构成与前述第一实施方案中所述的构成相似(参见图4A和图4B)。可替代地，放大晶体管24的构成可以与在变形例1(图8)或变形例2(图9)中所述的构成相似。
同样在根据本变形例的摄像元件10中，如前述第一实施方案中所述，放大晶体管24包括与源极-漏极区域24A和24B的导电类型相同的导电类型(n型)的沟道区域24C。因此，可以减少由沟道区域24C的栅电极24G侧的界面处俘获的载流子引起的噪声。
<第二实施方案>
图12示出了根据本公开的第二实施方案的固态摄像元件(摄像元件10A)的示意性构成。摄像元件10A包括第一基板11A、第二基板30和第三基板40的层叠结构。在第一基板11A上，设置有光电二极管21等。在第二基板30上，设置有读出电路20(具体地，放大晶体管24和选择器晶体管25)。在第三基板40上，设置有逻辑电路(驱动电路)。其他方面，第二实施方案的摄像元件10A具有与前述第一实施方案的摄像元件10相似的构成，并且也具有相似的作用和效果。这里，本公开的输出晶体管的具体示例是放大晶体管24和选择晶体管25。
在摄像元件10A中，第一基板11A、第二基板30和第三基板40按顺序层叠。摄像元件10A构造成允许光从布置有第一基板11A的一侧入射。即，摄像元件10A是背面照射型的摄像元件。
第一基板11A在半导体基板11上包括执行光电转换的多个像素P。第二基板30在半导体层30S上包括例如分别针对每四个像素P设置的读出电路20。第二基板30包括像素驱动线17和垂直信号线18。第三基板40在半导体层40S中包括对像素信号执行处理的逻辑电路LC。例如，逻辑电路LC包括垂直驱动电路13、信号处理电路14、水平驱动电路15和系统控制电路16。逻辑电路LC(具体地，水平驱动电路15)将每个像素P的输出电压Vout输出到外部。在逻辑电路LC中，例如，由诸如CoSi2或NiSi等硅化物构成的低电阻区域可以形成在与源极和漏极接触的杂质扩散区域的前表面中。硅化物是使用自对准多晶硅化物(salicide)(Self Aligned Silicide)工艺形成的。
图13示出了像素P和读出电路20的示例。在下文中，如图13所示，对四个像素P共享单个读出电路20的情况进行了说明。这里，“共享”是指四个像素P的输出被输入到共同的读出电路20。
像素P分别包括共同的构成元件。在图13中，为了将各个像素P的构成元件彼此区分开，在各个像素P的构成元件的附图标记的末尾附加了识别编号(1、2、3和4)。在下文中，在需要将各个像素P的构成元件彼此区分开的情况下，在各个像素P的构成元件的附图标记的末尾附加了识别编号，但在不需要将各个像素P的构成元件彼此区分开的情况下，省略了各个像素P的构成元件的附图标记的末尾的识别编号。
例如，每个像素P包括光电二极管21、传输晶体管22和FD部26。传输晶体管22电连接到光电二极管21。FD部26临时保持从光电二极管21经由传输晶体管22输出的电荷。光电二极管21执行光电转换以产生与接收的光量相对应的电荷。光电二极管21的阴极电连接到传输晶体管22的源极，并且光电二极管21的阳极电连接到参考电位线(例如，接地)。传输晶体管22的漏极电连接到FD部26，并且传输晶体管22的栅极电连接到像素驱动线17。例如，传输晶体管22是互补金属氧化物半导体(CMOS：Complementary Metal OxideSemiconductor)晶体管。
共享单个读出电路20的各个像素P的FD部26彼此电连接，并且电连接到共同的读出电路20的输入端。例如，读出电路20包括复位晶体管23、选择晶体管25和放大晶体管24。应当注意，必要时可以省略选择晶体管25。复位晶体管23的源极(读出电路20的输入端)电连接到FD部26，并且复位晶体管23的漏极电连接到电源线VDD和放大晶体管24的漏极。复位晶体管23的栅极电连接到像素驱动线17(参见图12)。放大晶体管24的源极电连接到选择晶体管25的漏极，并且放大晶体管24的栅极电连接到复位晶体管23的源极。选择晶体管25的源极(读出电路20的输出端)电连接到垂直信号线18，并且选择晶体管25的栅极电连接到像素驱动线17(参见图12)。
在传输晶体管22导通的情况下，传输晶体管22将光电二极管21的电荷传输到FD部26。复位晶体管23将FD部26的电位复位为预定电位。在复位晶体管23导通的情况下，FD部26的电位复位为电源线VDD的电位。选择晶体管25控制来自读出电路20的像素信号的输出时刻。放大晶体管24产生与FD部26中保持的电荷的电平相对应的电压的信号作为像素信号。放大晶体管24构成源极跟随器放大器，并且输出与由光电二极管21产生的电荷的电平相对应的电压的像素信号。在选择晶体管25导通的情况下，放大晶体管24放大FD部26的电位，并且经由垂直信号线18将与相关电位相对应的电压输出到信号处理电路14。例如，复位晶体管23、放大晶体管24和选择晶体管25是CMOS晶体管。
应当注意，如图14所示，选择晶体管25可以设置在电源线VDD和放大晶体管24之间。在这种情况下，复位晶体管23的漏极电连接到电源线VDD和选择晶体管25的漏极。选择晶体管25的源极电连接到放大晶体管24的漏极，并且选择晶体管25的栅极电连接到像素驱动线17(参见图1)。放大晶体管24的源极(读出电路20的输出端)电连接到垂直信号线18，并且放大晶体管24的栅极电连接到复位晶体管23的源极。另外，如图15和图16所示，FD传输晶体管27可以设置在复位晶体管23的源极和放大晶体管24的栅极之间。
FD传输晶体管27用于切换转换效率。通常，在暗处拍摄时像素信号较小。在基于Q＝CV执行从电荷到电压的转换的情况下，在由放大晶体管24转换成电压时，FD部26的大电容(FD电容C)使V变小。相反，在明亮的地方，像素信号变大，因此，在FD电容C不大的情况下，FD部26无法接收光电二极管21的电荷。此外，为了防止在由放大晶体管24转换成电压时V变得过大(换句话说，使V变小)，FD电容C需要变得较大。考虑到这些，在FD传输晶体管27导通的情况下，FD传输晶体管27的栅极电容增大，导致整个FD电容C增大。相反，在FD传输晶体管27截止的情况下，整个FD电容C变小。因此，导通和截止FD传输晶体管27可以使FD电容C可变，并切换转换效率。
图17示出了多个读出电路20与多条垂直信号线18之间的连接模式的示例。在多个读出电路20在垂直信号线18的延伸方向(例如，列方向)上并排布置的情况下，多条垂直信号线18可以一对一地分配给各个读出电路20。例如，如图17所示，在四个读出电路20在垂直信号线18的延伸方向(例如，列方向)上并排布置的情况下，四条垂直信号线18可以一对一地分配给各个读出电路20。应当注意，在图17中，为了区分每条垂直信号线18，在各条垂直信号线18的附图标记的末尾附加了识别编号(1、2、3、4)。
图18示出了摄像元件10A在垂直方向上的截面构成的示例。第一基板11A包括半导体基板11和半导体基板11上的层间绝缘膜19。第二基板30设置成与第一基板11A相对，并且从布置有第一基板11A(层间绝缘膜19)的一侧按顺序包括半导体层30S、层间绝缘膜30I和多层布线层30W。第三基板40从布置有第二基板30(多层布线层30W)的一侧按顺序包括多层布线层40W、层间绝缘膜40I和半导体层40S。接合面S设置在第二基板30的多层布线层30W与第三基板40的多层布线层40W之间。
例如，在半导体基板11中，设置有光电二极管21和FD部26。FD部26设置在半导体基板11的内部表面S11B的附近。例如，FD部26包括其中在p型阱区域111中扩散有n型杂质的杂质扩散区域。例如，FD部26的n型杂质的浓度为约1×1019cm-3～1×1020cm-3。半导体基板11的表面S11A用作光入射面。
传输晶体管22与FD部26一起设置在半导体基板11的表面S11B的附近。例如，传输晶体管22包括栅电极22G和栅极绝缘膜22I。栅电极22G在半导体基板11的外部设置成与半导体基板11相对。例如，栅电极22G由p型多晶硅等构成。栅电极22G可以由诸如钨(W)、钛(Ti)、氮化钛(TiN)、铪(Hf)、硅化铪(HfSi)、钌(Ru)、铱(Ir)和钴(Co)等金属构成。栅极绝缘膜22I设置在栅电极22G与半导体基板11之间。例如，栅极绝缘膜22I由氧化硅膜(SiO)等构成。栅极绝缘膜22I可以由诸如氧化铪(HfO2)、硅酸铪(HfSiO)、氧化钽(Ta2O5)和铝酸铪(HfAlO)等高介电绝缘材料构成。栅电极22G和栅极绝缘膜22I被层间绝缘膜19覆盖。例如，层间绝缘膜19由氧化硅(SiO)等构成。
例如，第一基板11A还可以包括与半导体基板11的表面S11A接触的固定电荷膜。固定电荷膜带负电以抑制由半导体基板11的光接收面侧的界面电平导致的暗电流的产生。例如，固定电荷膜由包含负的固定电荷的绝缘膜构成。这种绝缘膜的材料的示例包括氧化铪、氧化锆、氧化铝、氧化钛或氧化钽。空穴累积层通过由固定电荷膜感应的电场形成在半导体基板11的光接收面侧的界面处。该空穴累积层抑制了从界面产生电子。例如，摄像元件10A在第一基板11A的光入射侧包括滤色器(例如，图30中的滤色器55)和光接收透镜(例如，图30中的光接收透镜60)。滤色器设置在半导体基板11的表面S11A侧。例如，滤色器设置成与固定电荷膜接触，并且设置在经由固定电荷膜与像素P相对的位置。例如，光接收透镜设置成与滤色器接触，并且设置在经由滤色器和固定电荷膜与像素P相对的位置。
第二基板30的半导体层30S经由层间绝缘膜19与半导体基板11相对。半导体层30S由具有20nm～200nm的厚度(在图12中的Z方向上的尺寸)的硅(Si)层构成。在半导体层30S中，例如，分别设置有放大晶体管24和选择晶体管25的沟道区域24C和25C以及源极-漏极区域24A、24B、25A和25B。
放大晶体管24的一对源极-漏极区域24A和24B是设置在半导体层30S中的n型杂质扩散区域，并且例如从半导体层30S的层间绝缘膜30I侧设置在半导体层30S的厚度方向(图18中的Z方向)上的一部分上。沟道区域24C设置在一对源极-漏极区域24A和24B之间。如前述第一实施方案中所述，放大晶体管24的沟道区域24C具有与源极-漏极区域24A和24B的导电类型相同的导电类型(n型)。例如，沟道区域24C设置在半导体层30S的整个厚度方向上。
例如，选择晶体管25布置在沟道长度方向(图18中的Y方向)上与放大晶体管24相邻的位置。选择晶体管25的一对源极-漏极区域25A和25B中的一个(源极-漏极区域25B)与放大晶体管24的一对源极-漏极区域24A和24B中的一个(源极-漏极区域24A)相邻，并且这些可以共享。选择晶体管25的一对源极-漏极区域25A和25B是设置在半导体层30S中的n型杂质扩散区域，并且例如从半导体层30S的层间绝缘膜30I侧设置在半导体层30S的厚度方向上的一部分上。沟道区域25C设置在一对源极-漏极区域25A和25B之间。例如，选择晶体管25的沟道区域25C具有与源极-漏极区域25A和25B的导电类型相同的导电类型(n型)。例如，沟道区域24C设置在半导体层30S的整个厚度方向的上。
在层叠型的摄像元件10A中，放大晶体管24和选择晶体管25的沟道区域24C和25C等设置在与其中设置有光电二极管21和FD部26的半导体基板11不同的半导体层30S中。这使得可以增大放大晶体管24和选择晶体管25的占用面积，从而使得可以更有效地抑制噪声的产生。此外，放大晶体管24和选择晶体管25与光电二极管21等分开制造。这使得在制造放大晶体管24和选择晶体管25时更容易优化温度。因此，就制造过程而言，也可以有效地抑制噪声的产生。
只要放大晶体管24的沟道区域24C和选择晶体管25的沟道区域25C中的至少一者具有与源极-漏极区域24A、24B、25A和25B的导电类型相同的导电类型即可。例如，选择晶体管25的沟道区域25C可以是p型杂质扩散区域。
在半导体层30S中，设置有元件隔离区域112。元件隔离区域112设置在沟道区域24C和25C以及一对源极-漏极区域24A、24B、25A和25B的周围。因此，多个晶体管被电隔离。
除了沟道区域24C以及一对源极-漏极区域24A和24B之外，放大晶体管24还包括栅电极24G和栅极绝缘膜24I。除了沟道区域25C以及源极-漏极区域25A和25B之外，选择晶体管25还包括栅电极25G和栅极绝缘膜25I。
例如，放大晶体管24和选择晶体管25是平面(planer)型的晶体管。栅电极24G和25G设置在半导体层30S的外部，并且由与沟道区域24C和25C中的每个相对的单个平面构成。即，栅电极24G和25G均具有平板形状。例如，在使用SOI基板(下文所述的图15B中的SOI基板50)等形成半导体层30S，并且半导体层30S的厚度较小的情况下，容易构成平面型的无结晶体管。例如，栅电极24G和25G由p型多晶硅等构成。栅电极24G和25G可以由诸如钨(W)、钛(Ti)、氮化钛(TiN)、铪(Hf)、硅化铪(HfSi)、钌(Ru)、铱(Ir)和钴(Co)等金属构成。
栅极绝缘膜24I和25I分别设置在栅电极24G和25G与半导体层30S之间。例如，栅极绝缘膜24I和25I分别由氧化硅膜(SiO)等构成。栅极绝缘膜24I和25I可以由诸如氧化铪(HfO2)、硅酸铪(HfSiO)、氧化钽(Ta2O5)和铝酸铪(HfAlO)等高介电绝缘材料构成。
栅电极24G和25G以及栅极绝缘膜24I和25I被层间绝缘膜30I覆盖。例如，层间绝缘膜30I由氧化硅(SiO)等构成。层间绝缘膜30I设置有到达放大晶体管24的栅电极24G的连接孔以及贯通层间绝缘膜30I、半导体层30S和层间绝缘膜19到达FD部26的连接孔。到达栅电极24G的连接孔设置有电极24E。到达FD部26的连接孔设置有电极26E。
多层布线层30W经由层间绝缘膜30I与半导体层30S相对。多层布线层30W包括多条布线31、层间绝缘膜32和接触电极33。例如，布线31由诸如铜(Cu)或铝(Al)等金属材料构成。电极24E和电极26E经由布线31彼此连接。即，放大晶体管24的栅电极24G经由布线31与FD部26连接。例如，布线31电连接到复位晶体管23(图2)。层间绝缘膜32设置在多条布线31之间用于分离，并且由例如氧化硅(SiO)等构成。例如，接触电极33设置在多层布线层30W的布线31和多层布线层40W(具体地，下文所述的接触电极43)之间用于电连接。例如，接触电极33由铜(Cu)构成，并且一个面从接合面S露出。
例如，在第三基板40的半导体层40S中，设置有多个晶体管Tr的沟道区域40SC以及一对源极-漏极区域40SA和40SB。例如，多个晶体管Tr形成逻辑电路。信号电荷经由放大晶体管24和选择晶体管25从光电二极管21输出到逻辑电路。因此，在摄像元件10A中，逻辑电路LC设置在与其中设置有光电二极管21等的半导体基板11的不同的基板(第三基板40)上。不同的基板和半导体基板11层叠。因此，可以减小芯片尺寸。
除了沟道区域40SC以及一对源极-漏极区域40SA和40SB之外，多个晶体管Tr中的每个还包括栅电极40IG和栅极绝缘膜40II。例如，多个晶体管Tr中的每个的栅电极40IG设置在半导体层40S的外部，并且分别包括与沟道区域40SC相对的单个平面。栅极绝缘膜40II设置在栅电极40IG与半导体层40S之间。栅电极40IG和栅极绝缘膜40II被层间绝缘膜40I覆盖。
第三基板40的多层布线层40W经由层间绝缘膜40I与半导体层40S相对。接合面S形成在多层布线层40W与第二基板30的多层布线层30W之间。例如，多层布线层40W包括多条布线41、层间绝缘膜42和接触电极43。例如，布线41由诸如铜(Cu)或铝(Al)等金属材料构成。层间绝缘膜42设置在多条布线41之间用于分离，并且由例如氧化硅(SiO)等构成。例如，接触电极43设置在多层布线层40W的布线41和多层布线层30W的接触电极33之间用于电连接。例如，接触电极43由铜(Cu)构成，并且一个面从接合面S露出，与接触电极33接触。即，第三基板40和第二基板30通过CuCu键合连接。
同样在第二实施方案的摄像元件10A中，如前述第一实施方案中所述，放大晶体管24包括与源极-漏极区域24A和24B的导电类型相同的导电类型(n型)的沟道区域24C。因此，可以减少由沟道区域24C的栅电极24G侧的界面处俘获的载流子引起的噪声。此外，选择晶体管25还包括与源极-漏极区域25A和25B的导电类型相同的导电类型(n型)的沟道区域25C。因此，可以减少由沟道区域25C的栅电极25G侧的界面处俘获的载流子引起的噪声。
此外，摄像元件10A具有第一基板11A、第二基板30和第三基板40的层叠结构。因此，放大晶体管24和选择晶体管25形成在与其中设置有光电二极管21和FD部26的第一基板11A不同的基板(第二基板30)上。因此，可以增大放大晶体管24和选择晶体管25的占用面积，从而可以更有效地抑制噪声。此外，就制造工艺而言，也可以优化放大晶体管24和选择晶体管25的制造温度，从而可以抑制噪声的产生。
另外，包括逻辑电路LC的第三基板40层叠在其中设置有光电二极管21等的第一基板11A上。因此，可以减小芯片尺寸。
<变形例4>
图19、图20A和图20B示出了根据前述第二实施方案的变形例(变形例4)的摄像元件10A(图18)的主要部分的示意性构成。图19示出了复位晶体管23、放大晶体管24和选择晶体管25的平面构成。图20A和图20B分别示出了沿着图19所示的A-A’线的截面构成，以及沿着图19所示的B-B’线的截面构成。摄像元件10A的复位晶体管23、放大晶体管24和选择晶体管25具有Fin FET结构。其他方面，变形例4的摄像元件10A具有与前述第二实施方案的摄像元件10A相似的构成，并且也具有相似的作用和效果。
具有Fin FET结构的复位晶体管23包括其中设置有沟道区域23C的鳍片F1、设置在鳍片F1周围的栅电极23G以及设置在栅电极23G和鳍片F1之间的栅极绝缘膜23I(图19和图20A)。具有Fin FET结构的放大晶体管24包括其中设置有沟道区域24C的鳍片F2和F3、设置在鳍片F2和F3周围的栅电极24G以及设置在栅电极24G与鳍片F2和F3之间的栅极绝缘膜24I(图19和图20A)。具有Fin FET结构的选择晶体管25包括其中设置有沟道区域25C的鳍片F2和F3、设置在鳍片F2和F3周围的栅电极25G以及设置在栅电极25G与鳍片F2和F3之间的栅极绝缘膜25I(图19和图20B)。
例如，鳍片F1、F2和F3由n型杂质扩散到其中的硅(Si)等构成。例如，鳍片F1、F2和F3由具有约1×1017cm-3～1×1019cm-3的n型杂质的杂质浓度的硅构成。鳍片F1、F2和F3设置在基本上垂直于半导体基板11的表面S11B的层间绝缘膜19上。鳍片F1、F2和F3构成第二基板30的半导体层30S。例如，鳍片F1、F2和F3彼此平行地延伸。鳍片F1、F2和F3通过元件隔离区域112彼此分开。鳍片F2和F3在两端彼此连接。
在鳍片F1中，设置有与沟道区域23C相邻的源极-漏极区域23A和23B。在鳍片F2和F3中，设置有与沟道区域24C相邻的源极-漏极区域24A和25B以及与沟道区域25C相邻的源极-漏极区域25A和25B。即，复位晶体管23在半导体基板11外部的鳍片F1中包括n型源极-漏极区域23A和23B以及与源极-漏极区域23A和23B的导电类型相同的导电类型(n型)的沟道区域23C。放大晶体管24在鳍片F2和F3中包括n型源极-漏极区域24A和24B以及与源极-漏极区域24A和24B的导电类型相同的导电类型(n型)的沟道区域24C。例如，选择晶体管25在与放大晶体管24相同的鳍片F2和F3中包括n型源极-漏极区域25A和25B以及与源极-漏极区域25A和25B的导电类型相同的导电类型(n型)的沟道区域25C。换句话说，在鳍片F2和F3中，连续设置有多个沟道区域24C和25C以及源极-漏极区域24A、24B、25A和25B。
在鳍片F2和F3的一端，设置有接触部FC1。在鳍片F2和F3的另一端，设置有接触部FC2。接触部FC1是将放大晶体管24的一对源极-漏极区域24A和24B中的一个(源极-漏极区域24B)连接到像素电源Vdd的部分。接触部FC2是将选择晶体管25的一对源极-漏极区域25A和25B中的一个(源极-漏极区域25A)连接到垂直信号线18(图2)的部分。
栅电极23G与鳍片F1一起设置在层间绝缘膜19上。栅电极23G包括经由鳍片Fl彼此相对的一对侧面231和232以及连接一对侧面231和232的上面233。上面233经由鳍片F1与层间绝缘膜19相对。上面233被层间绝缘膜30I覆盖。栅极绝缘膜23I设置在鳍片F1与一对侧面231和232以及上面233中的每个之间。
栅电极24G与鳍片F2和F3一起设置在层间绝缘膜19上。栅电极24G包括经由鳍片F2和F3彼此相对的一对侧面241和242、连接一对侧面241和242的上面243以及在鳍片F2和鳍片F3之间的分隔面245。一对侧面241和242以及分隔面245彼此平行地设置。上面243经由鳍片F2和F3与层间绝缘膜19相对。上面243被层间绝缘膜30I覆盖。栅极绝缘膜24I设置在鳍片F2和F3与一对侧面241和242、上面233以及分隔面235中的每个之间。
栅电极25G与鳍片F2和F3一起设置在层间绝缘膜19上。栅电极25G包括经由鳍片F2和F3彼此相对的一对侧面251和252、连接一对侧面251和252的上面253以及在鳍片F2和鳍片F3之间的分隔面255。一对侧面251和252以及分隔面255彼此平行地设置。上面253经由鳍片F2和F3与层间绝缘膜19相对。上面253被层间绝缘膜30I覆盖。栅极绝缘膜25I设置在鳍片F2和F3与一对侧面251和252、上面253以及分隔面255中的每个之间。
例如，如上所述的栅电极23G、24G和25G由p型多晶硅等构成。例如，栅极绝缘膜23I、24I和25I由氧化硅(SiO)等构成。
层间绝缘膜30I经由鳍片F1、F2和F3与层间绝缘膜19相对。层间绝缘膜30I设置有到达栅电极24G和25G的上面243和253的连接孔以及到达鳍片F1的连接孔。到达上面243的连接孔设置有电极24E。到达上面253的连接孔设置有电极25E。到达鳍片F1的连接孔设置有电极23E。
例如，如上所述，包括复位晶体管23、放大晶体管24和选择晶体管25的摄像元件10A可以按如下制造(图21A～图22H)。尽管图21A～图22H示出了复位晶体管23，但是放大晶体管24和选择晶体管25也可以类似地制造。
首先，如图21A所示，形成第一基板11A。例如，第一基板11A按如下形成。
首先，准备其中p型杂质以约1×1016cm-3～1×1018cm-3的杂质浓度扩散的半导体基板11。可以使用具有较低的p型杂质浓度的半导体基板11，或者可替代地，可以使用n型杂质扩散到其中的半导体基板11。接下来，执行热氧化以在半导体基板11的表面S11B上形成具有约3nm～10nm的厚度的氧化硅膜。随后，例如，在该氧化硅膜上形成多晶硅膜。之后，通过光刻和蚀刻将多晶硅膜和氧化硅膜形成为预定形状。因此，形成传输晶体管22的栅电极22G和栅极绝缘膜22I。
在形成栅电极22G和栅极绝缘膜22I之后，在半导体基板11的内部形成光电二极管21。例如，光电二极管21由在深度方向上具有约30nm～200nm的尺寸的p型杂质区域21a和在深度方向上具有约1μm～5μm的尺寸的n型杂质区域21b形成。例如，p型杂质区域21a的杂质浓度为约1×1018cm-3×1×1019cm-3，并且n型杂质区域21b的杂质浓度为约1×1015cm-3×1×1018cm-3。
在形成光电二极管21之后，在半导体基板11的内部形成FD部26。例如，FD部26由n型杂质扩散区域形成。例如，该FD部26的浓度为约1×1019cm-3×1×1020cm-3。在形成FD部26之后，例如，在约1000℃～1100℃下执行1秒～10秒的氧化退火。此后，在半导体基板11上形成诸如氧化硅等绝缘膜，以覆盖传输晶体管22的栅电极22G和栅极绝缘膜22I。对该绝缘膜进行诸如CMP(化学机械抛光)等平坦化处理，以形成层间绝缘膜19。因此，形成第一基板11A。
在形成第一基板11A之后，如图21B所示，将SOI基板50接合到第一基板11A。例如，SOI基板50在基板51上按顺序包括第一氧化膜52、半导体层53F和第二氧化膜54。例如，基板51由硅(Si)基板构成。例如，第一氧化膜52和第二氧化膜54分别由氧化硅(SiO)膜构成。例如，半导体层53F由n型杂质扩散到其中的硅层构成。例如，该半导体层53F的n型杂质的浓度为约1×1017cm-3×1×1019cm-3。半导体层53F的厚度为约200nm～1000nm。将SOI基板50接合到第一基板11A，以使第二氧化膜54和层间绝缘膜19彼此接触。可以预先对接合面进行等离子体处理，以增大接合强度。可以使半导体层53F的n型杂质的浓度降低，或者可替代地，可以将p型杂质扩散到半导体层53F中。在随后的工艺中，将n型杂质注入到半导体层53F中。此外，代替SOI基板50，可以接合本体硅基板(bulk silicon substrate)。
在将SOI基板50接合到第一基板11A之后，如图21C所示，去除SOI基板50的基板51和第一氧化膜52。例如，使用CMP等执行基板51和第一氧化膜52的去除。在代替SOI基板50，将本体硅基板接合到第一基板11A的情况下，通过例如CMP等刮削硅基板，以调整到期望的厚度。
在去除基板51和第一氧化膜52之后，如图22A所示，使用光刻和蚀刻将半导体层53F形成期望的形状，以形成鳍片F1(以及F2和F3)。注意，在图22A～图22H中，仅示出了层间绝缘膜19上方的层。
在形成鳍片F1之后，如图22B所示，在鳍片F1的周围形成元件隔离区域112。例如，按如下形成元件隔离区域112。首先，在层间绝缘膜19上形成诸如氧化硅等绝缘膜，以覆盖鳍片F1。之后，对该绝缘膜进行诸如CMP等平坦化处理，以形成元件隔离区域112。因此，形成包括鳍片F1(以及鳍片F2和F3)以及元件隔离区域112的半导体层30S。
在形成元件隔离区域112之后，如图22C所示，在鳍片F1的两侧形成凹槽112M。凹槽112M贯通半导体层30S并到达层间绝缘膜19。凹槽112M被设置用于形成栅电极23G(以及栅电极24G和25G)的一对侧面231和232(以及侧面241、242、251和252)。例如，通过蚀刻形成凹槽112M。
在半导体层30S中形成凹槽112M之后，如图22D所示，在鳍片F1(以及鳍片F2、F3)的周围形成栅极绝缘膜23I(以及栅极绝缘膜24I和25I)。例如，栅极绝缘膜23I是通过对鳍片F1进行热氧化而形成的氧化硅(SiO)膜，并且具有约3nm～10nm的厚度。可以通过膜形成工艺来形成栅极绝缘膜23I。
在形成栅极绝缘膜23I之后，如图22E所示，形成栅电极23G(以及栅电极24G和25G)。例如，按如下形成栅电极23G。首先，例如，在元件隔离区域112上形成p型多晶硅，以填充凹槽112M。接下来，对该多晶硅膜进行诸如CMP等平坦化处理。之后，使用光刻和蚀刻将多晶硅膜形成预定形状。因此，形成栅电极23G。在形成栅电极23G之后，在与沟道区域23C(以及沟道区域24C和25C)相邻的位置处形成源极-漏极区域23A和23B(以及源极-漏极区域24A和24B)。通过将n型杂质注入到鳍片F1(以及鳍片F2和F3)中来形成源极-漏极区域23A和23B。之后，例如，在约1000℃～1100℃下进行1秒～10秒的活化退火。
随后，如图22F所示，在半导体层30S上形成层间绝缘膜30I。通过形成绝缘膜以覆盖栅电极23G，然后对绝缘膜进行诸如CMP等平坦化处理，来形成层间绝缘膜30I。
在形成层间绝缘膜30I之后，如图22G所示，形成电极26E(以及电极23E、24E和25E)。例如，按如下形成电极26E。首先，例如，通过蚀刻形成到达FD部26的连接孔。接下来，在连接孔中填充诸如钨(W)等导电材料。因此，形成电极26E。
在形成电极26E之后，如图22H所示，在层间绝缘膜30I上形成布线31。例如，使用铜(Cu)等形成布线31。
然后，形成包括其他布线31、层间绝缘膜32和接触电极33的多层布线层30W。因此，形成第二基板30。此后，例如通过CuCu键合将第二基板30接合到第三基板40。以这种方式，完成了图19、图20A和图20B所示的摄像元件10A。
同样在本变形例的摄像元件10A中，如前述第二实施方案中所述，放大晶体管24包括与源极-漏极区域24A和24B的导电类型相同的导电类型(n型)的沟道区域24C。因此，可以减少由于在沟道区域24C的栅电极24G侧的界面处俘获的载流子引起的噪声。此外，复位晶体管23和选择晶体管25包括与源极-漏极区域23A、23B、25A和25B的导电类型相同的导电类型(n型)的沟道区域23C和25C。因此，可以减少由于在沟道区域23C和25C的栅电极23G和25G侧的界面处俘获的载流子引起的噪声。
在本变形例中，说明了具有Fin FET结构的复位晶体管23、放大晶体管24和选择晶体管25。然而，如在前述变形例2(图9)中所述，复位晶体管23、放大晶体管24和选择晶体管25可以具有GAA结构。
<变形例5>
图23示出了根据前述第二实施方案的变形例(变形例5)的摄像元件10A(图18)的主要部分的示意性截面构成。在该变形例5的摄像元件10A中，光电二极管21设置在比表面S11B更深的位置(表面S11A侧)，并且传输晶体管22包括垂直晶体管(传输栅极TG)。其他方面，变形例5的摄像元件10A具有与前述第二实施方案的摄像元件10A相似的构成，并且也具有相似的作用和效果。
传输晶体管22的栅极(传输栅极TG)从半导体基板11的前表面贯通p型阱区域111延伸至到达光电二极管21的深度。
第一基板11A包括分隔每个像素P的像素分离部21S。像素分离部21S形成为在半导体基板11的法线方向(垂直于半导体基板11的表面S11B的方向)上延伸。像素分离部21S设置在彼此相邻的两个像素P之间。像素分离部21S将彼此相邻的像素P电分离。例如，像素分离部21S由氧化硅构成。例如，像素分离部21S贯通半导体基板11。p型杂质区域21a和n型杂质区域21b设置在像素分离部21S的侧面侧。
如图23所示，第一基板11A和第二基板30通过电极26E彼此电连接。此外，第一基板11A和第二基板30通过贯通层间绝缘膜19和30I的电极E1和E2连接(参见下文所述的图24和图25)。在摄像元件10A中，例如，针对每个像素P设置电极E1和E2。此外，如图23所示，第二基板30和第三基板40通过接触电极33和43的接合而彼此电连接。这里，电极26E的宽度比接触电极33和43的接合点的宽度窄。即，电极26E的截面面积比接触电极33和43的接合点的截面面积小。因此，电极26E几乎不会抑制第一基板11A中的每像素面积的小型化。此外，读出电路20形成在第二基板30上，并且逻辑电路LC形成在第三基板40上。这使得可以形成将第二基板30和第三基板40彼此电连接的结构，与将第一基板11A和第二基板30彼此电连接的结构相比，其布局在用于排列和连接的触点数量方面具有更高的自由度。因此，可以使用接触电极33和43的接合作为将第二基板30和第三基板40彼此电连接的结构。
图24和图25分别示出了摄像元件10A在水平方向上的截面构成的示例。图24和图25中的每个的上侧图示出了在图23的截面Sec1处的截面构成的示例，并且图24和图25中的每个的下侧图示出了在图23的截面Sec2处的截面构成的示例。图24例示了以下的构成：其中两组以2×2排列的四个像素P在第二方向H上并排布置，并且图25例示了以下的构成：其中四组以2×2排列的四个像素P在第一方向V和第二方向H上并排布置。应当注意的是，在图24和图25的上侧截面图中，示出了半导体基板11的前表面构成的示例的图叠加在示出了图23的截面Sec1处的截面构成的示例的图上，并且省略了层间绝缘膜19。另外，在图24和图25的下侧截面图中，示出了半导体层30S的前表面构成的示例的图叠加在示出了图23的截面Sec2处的截面构成的示例的图上。
如图24和图25所示，多个电极26E、多个电极E2和多个电极E1在第一基板11A的平面中的第一方向V(图10的上下方向或图11的左右方向)上以带状并排布置。应当注意，图24和图25例示了其中多个电极26E、多个电极E2和多个电极E1在第一方向V上以两列并排布置的情况。第一方向V平行于排列成矩阵的多个像素P的两个排列方向(例如，行方向和列方向)中的一个排列方向(例如，列方向)。例如，在共享读出电路20的四个像素P中，四个FD部26经由像素分离部21S彼此靠近布置。在共享读出电路20的四个像素P中，四个传输栅极TG布置成围绕四个FD部26。例如，四个传输栅极TG形成环形。
元件隔离区域112包括在第一方向V上延伸的多个块。半导体层30S包括在第一方向V上延伸并且经由元件隔离区域112在与第一方向V正交的第二方向H上并排布置的多个岛状块30SA。例如，每个块30SA包括具有复位晶体管23、放大晶体管24和选择晶体管25的多个组。由四个像素P共享的单个读出电路20在与四个像素P相对的区域中包括例如复位晶体管23、放大晶体管24和选择晶体管25。例如，由四个像素P共享的单个读出电路20包括位于元件隔离区域112的左侧的块30SA中的放大晶体管24以及在元件隔离区域112的右侧的块30SA中的复位晶体管23和选择晶体管25。
图26、图27、图28和图29分别示出了摄像元件10A的水平平面中的布线布局的示例。图26～图29分别例示了由四个像素P共享的单个读出电路20设置在与四个像素P相对的区域中的情况。例如，图26～图29所示的布线设置在多层布线层30W中彼此不同的层中。
例如，如图26所示，彼此相邻的四个电极26E电连接到布线31。例如，如图26所示，彼此相邻的四个电极26E经由布线31和电极24E进一步电连接到元件隔离区域112的左侧的块30SA中包括的放大晶体管24的栅极和元件隔离区域112的右侧的块30SA中包括的复位晶体管23的栅极。
例如，如图27所示，电源线VDD布置在与在第二方向H上并排布置的每个读出电路20相对的位置处。例如，如图27所示，电源线VDD经由电极24E电连接到在第二方向H上并排布置的每个读出电路20中的放大晶体管24的漏极和复位晶体管23的漏极。例如，如图27所示，两条像素驱动线17分别布置在与在第二方向H上并排布置的每个读出电路20相对的位置。例如，如图27所示，像素驱动线17中的一条(第二控制线)是电连接到在第二方向H上并排布置的每个读出电路20的复位晶体管23的栅极的布线RSTG。例如，如图27所示，像素驱动线17中的另一条(第三控制线)是电连接到在第二方向H上并排布置的每个读出电路20的选择晶体管25的栅极的布线SELG。在每个读出电路20中，例如，如图27所示，放大晶体管24的源极和选择晶体管25的漏极经由布线31W彼此电连接。
例如，如图28所示，两条电源线VSS分别布置在与在第二方向H上并排布置的每个读出电路20相对的位置处。例如，如图28所示，每条电源线VSS在与在第二方向H上并排布置的各个像素P相对的位置处电连接到多个电极E1。例如，如图28所示，四条像素驱动线17分别布置在与在第二方向H上并排布置的每个读出电路20相对的位置处。例如，如图28所示，四条像素驱动线17中的每条是电连接到与在第二方向H上并排布置的每个读出电路20相对应的四个像素P中的一个像素P的电极E2的布线TRG。即，四条像素驱动线17(第一控制线)电连接到在第二方向H上并排布置的各个像素P的传输晶体管22的栅极(传输栅极TG)。在图28中，在各个布线TRG的端部给出识别编号(1、2、3和4)，以区分各个布线TRG。
例如，如图29所示，垂直信号线18布置在与在第一方向V上并排布置的每个读出电路20相对的位置处。例如，如图29所示，垂直信号线18(输出线)电连接到在第一方向V上并排布置的每个读出电路20的输出端(放大晶体管24的源极)。
在本变形例中，像素P和读出电路20形成在彼此不同的基板(第一基板11A和第二基板30)上。因此，与像素P和读出电路20形成在同一基板上的情况相比，可以扩大像素P和读出电路20的面积。结果，可以增大光电转换效率，并降低晶体管噪声。此外，包括像素P的第一基板11A和包括读出电路20的第二基板30经由设置在层间绝缘膜19和30I中的电极26E彼此电连接。这与第一电极11A和第二基底30通过焊盘电极的接合或通过贯通半导体基板的贯通布线(例如，硅通孔(TSV：Thorough Si Via))彼此电连接的情况相比，引起芯片尺寸的进一步减小。此外，每像素面积的进一步小型化允许更高的分辨率。此外，在与之前相同的芯片尺寸的情况下，可以扩大像素P的形成区域。此外，在本变形例中，读出电路20和逻辑电路LC形成在彼此不同的基板上(第二基板30和第三基板40)。这与读出电路20和逻辑电路LC形成在同一基板上的情况相比，可以扩大读出电路20和逻辑电路LC的面积。另外，读出电路20和逻辑电路LC的面积不受像素分离部21S的限制。因此，可以增强噪声特性。此外，在本变形例中，第二基板30和第三基板40通过接触电极33和43的接合而彼此电连接。这里，读出电路20形成在第二基板30上，并且逻辑电路LC形成在第三基板40上。这使得可以形成将第二基板30和第三基板40彼此电连接的结构，与将第一基板11A和第二基板30彼此电连接的结构相比，其布局在排列和连接的触点数量方面具有更高的自由度。因此，可以将接触电极33和43的接合用于第二基板30和第三基板40之间的电连接。如前所述，在本变形例中，根据基板的集成度在基板之间进行电连接。这抑制了将基板彼此电连接的结构导致芯片尺寸的增加，或者抑制了每像素面积的小型化。结果，可以提供具有与之前相同的芯片尺寸且具有几乎不会抑制每像素面积的小型化的三层结构的摄像元件10A。
此外，在本变形例中，包括光电二极管21、传输晶体管22和FD部26的像素P形成在第一基板11A上，并且包括复位晶体管23、放大晶体管24和选择晶体管25的读出电路20形成在第二基板30上。与像素P和读出电路20形成在同一基板上的情况相比，这使得可以扩大像素P和读出电路20的面积。结果，将接触电极33和43的接合用于第二基板30和第三基板40之间的电连接几乎不会导致芯片尺寸的增加，或者几乎不会抑制每像素面积的小型化。结果，可以提供具有与之前相同的芯片尺寸且具有几乎不会抑制每像素面积的小型化的三层结构的摄像元件10A。具体地，减少将要设置在第一基板11A上的晶体管的数量，使得可以扩大像素P，尤其是光电二极管21的面积。因此，可以增大光电转换中的信号电荷饱和量，从而导致光电转换效率的提高。在第二基板30中，可以确保读出电路20中的每个晶体管的布局的自由度。此外，可以扩大每个晶体管的面积。因此，特别地，扩大放大晶体管24的面积使得可以减少影响像素信号的噪声。将接触电极33和43的接合用于第二基板30和第三基板40之间的电连接几乎不会导致芯片尺寸的增加，或者几乎不会抑制每像素面积的小型化。结果，可以提供具有与之前相同的芯片尺寸且具有几乎不会抑制每像素面积的小型化的三层结构的摄像元件10A。
此外，在本变形例中，第二基板30以半导体层30S的背面朝向半导体基板11的前表面侧接合到第一基板11A。第三基板40以半导体层40S的前表面侧朝向半导体层30S的前表面侧接合到第二基板30。因此，通过将电极26E用于第一基板11A和第二基板30之间的电连接以及将接触电极33和43的接合用于第二基板30和第三基板40之间的电连接，能够提供具有与之前相同的芯片尺寸且具有几乎不会抑制每像素面积的小型化的三层结构的摄像元件10A。
此外，在本变形例中，电极26E的截面面积比接触电极33和43之间的接合点的截面面积更小。因此，可以提供具有与之前相同的芯片尺寸且具有几乎不会抑制每像素面积的小型化的三层结构的摄像元件10A。
此外，在本变形例的逻辑电路LC中，在与源极和漏极接触的杂质扩散区域的前表面上，形成由诸如CoSi2或NiSi等硅化物构成的低电阻区域。硅化物是利用自对准硅化物(Self Aligned Silicide)工艺形成的。由硅化物构成的低电阻区域包括半导体基板的材料和金属的化合物。这里，逻辑电路LC设置在第三基板40上。因此，可以以与形成像素P和读出电路20的过程不同的过程形成逻辑电路LC。结果，在形成像素P和读出电路20中，可以使用诸如热氧化等高温工艺。此外，对于逻辑电路LC，也可以使用具有低耐热性的材料，硅化物。因此，在由硅化物构成的低电阻区域设置在与逻辑电路LC的源极和漏极接触的杂质扩散区域的前表面上的情况下，可以减小接触电阻。结果，可以提高逻辑电路LC中的计算速度。
此外，在本变形例中，在第一基板11A上，设置有分离每个像素P的像素分离部21S。然而，在本变形例中，包括光电二极管21、传输晶体管22以及FD部26的像素P形成在第一基板11A上。包括复位晶体管23、放大晶体管24和选择晶体管25的读出电路20形成在第二基板30上。因此，即使在由于每像素面积的小型化而减小由像素分离部21S所围绕的面积的情况下，也可以扩大像素P和读出电路20的面积。结果，像素分离部21S的使用几乎不会导致芯片尺寸的增加，或者几乎不会抑制每像素面积的小型化。因此，可以提供具有与之前相同的芯片尺寸且具有几乎不会抑制每像素面积的小型化的三层结构的摄像元件10A。
此外，在本变形例中，像素分离部21S贯通半导体基板11。因此，即使在由于每像素面积的小型化而使像素P之间的距离变小时，也可以抑制相邻像素P之间的信号串扰。这可以抑制再现图像的分辨率降低或者由颜色混合导致的图像质量的劣化。
此外，在变形例中，包括第一基板11A和第二基板30的层叠体对于每个像素P包括三个电极26E、E1和E2。电极26E电连接到传输晶体管22的栅极(传输栅极TG)。电极E1电连接到半导体基板11的p型阱区域111。电极E2电连接到FD部26。即，电极26E、E1和E2的数量大于第一基板11A中包括的像素P的数量。然而，在本变形例中，将截面面积小的电极26E用于第一基板11A与第二基板30之间的电连接。这导致芯片尺寸的进一步小型化，并且还导致第一基板11A中的每像素面积的进一步小型化。结果，可以提供具有与之前相同的芯片尺寸且具有几乎不会抑制每像素面积的小型化的三层结构的摄像元件10A。
<变形例6>
图30示出了根据上述第二实施方案的变形例(变形例6)的摄像元件10A在垂直方向上的截面构成的变形例。在本变形例中，在与第一基板11A的周边区域12B相对的区域中进行第二基板30与第三基板40之间的电连接。周边区域12B对应于第一基板11A的框架区域，并且设置在像素阵列单元12的周边。在本变形例中，第二基板30在与周边区域12B相对的区域中包括多个接触电极33，并且第三基板40在与周边区域12B相对的区域中包括多个接触电极44。第二基板30和第三基板40通过设置在与周边区域12B相对的区域中的接触电极33和43的接合而彼此电连接。
如上所述，在本变形例中，第二基板30和第三基板40通过设置在与周边区域12B相对的区域中的接触电极33和43的接合而彼此电连接。与在与像素阵列单元12相对的区域中接触电极33和43彼此接合的情况相比，这可以减小抑制每像素面积的小型化的可能性。因此，可以提供具有与之前相同的芯片尺寸且具有几乎不会抑制每像素面积的小型化的三层结构的摄像元件10A。
<变形例7>
图31和图32分别示出了根据上述第二实施方案的摄像元件10A在水平方向上的截面构成的变形例。图31和图32中的每个的上侧图示出了图23的截面Sec1处的截面构成的变形例，并且图31的下侧图示出了图23的截面Sec2处的截面构成的变形例。应当注意，在图31和图32的上侧截面图中，示出了图23中的半导体基板11的前表面构成的变形例的图叠加在示出了图23的截面Sec1处的截面构成的变形例的图上，并且省略了层间绝缘层19。另外，在图31和图32的下侧截面图中，示出了半导体层30S的前表面构成的变形例的图叠加在示出了图23的截面Sec2处的截面构成的变形例的图上。
如图31和图32所示，多个电极26E、多个电极E2和多个电极E1(图中以行和列布置的多个点)在第一基板11A的平面中在第一方向V(图23和图24中的左右方向)上以带状并排布置。应当注意，图31和图32例示了多个电极26E、多个电极E2和多个电极E1在第一方向V上以两列并排布置的情况。例如，在共享读出电路20的四个像素P中，四个FD部26经由像素分离部21S彼此靠近地布置。在共享读出电路20的四个像素P中，例如，四个传输栅极TG(TG1、TG2、TG3和TG4)布置成围绕四个FD部26，并且四个传输栅极TG形成环形。
元件隔离区域112包括在第一方向V上延伸的多个块。半导体层30S包括在第一方向V上延伸并且经由元件隔离区域112在与第一方向V正交的第二方向H上并排布置的多个岛状块30SA。例如，每个块30SA包括复位晶体管23、放大晶体管24和选择晶体管25。例如，由四个像素P共享的单个读出电路20不与四个像素P直接相对地布置，而是布置成在第二方向H上偏移。
在图31中，由四个像素P共享的单个读出电路20在第二基板30中的从与四个像素P相对的区域在第二方向H上偏移的区域中包括复位晶体管23、放大晶体管24和选择晶体管25。例如，由四个像素P共享的单个读出电路20在单个块30SA中包括放大晶体管24、复位晶体管23和选择晶体管25。
在图32中，由四个像素P共享的单个读出电路20在第二基板30中的从与四个像素P相对的区域在第二方向H上偏移的区域中包括复位晶体管23、放大晶体管24、选择晶体管25和FD传输晶体管27。例如，由四个像素P共享的单个读出电路20在单个块30SA中包括放大晶体管24、复位晶体管23、选择晶体管25和FD传输晶体管27。
在本变形例中，例如，由四个像素P共享的单个读出电路20未与四个像素P直接相对地布置，而是布置成从与四个像素P直接相对的位置在第二方向H上偏移。在这种情况下，可以缩短布线31，或者可替代地，可以省略布线31，并且在共同的杂质区域中形成放大晶体管24的源极和选择晶体管25的漏极。结果，可以减小读出电路20的尺寸或增大读出电路20中任何其他部分的尺寸。
<变形例8>
图33示出了根据上述第二实施方案的摄像元件10A在水平方向上的截面构成的变形例。图33示出了图24中的截面构成的变形例。
在本变形例中，半导体层30S包括经由元件隔离区域112在第一方向V和第二方向H上并排布置的多个岛状块30SA。例如，每个块30SA包括具有复位晶体管23、放大晶体管24和选择晶体管25的一个组。在这种情况下，可以由元件隔离区域112抑制彼此相邻的读出电路20之间的串扰。这可以抑制再现图像的分辨率降低以及由颜色混合导致的图像质量的劣化。
<变形例9>
图34示出了根据上述第二实施方案的摄像元件10A在水平方向上的截面构成的变形例。图34示出了图33中的截面构成的变形例。
在本变形例中，由四个像素P共享的单个读出电路20未与四个像素P直接相对地布置，而是布置成在第一方向V上偏移。此外，在本变形例中，如同变形例8，半导体层30S包括经由元件隔离区域112在第一方向V和第二方向H上并排布置的多个岛状块30SA。例如，每个块30SA包括具有复位晶体管23、放大晶体管24和选择晶体管25的一个组。此外，在本变形例中，多个电极E1和多个电极26E也排列在第二方向H上。具体地，多个电极E1布置在共享读出电路20的四个电极26E与共享该读出电路20在第二方向H上相邻的另一个读出电路20的四个电极26E之间。在这种情况下，可以由元件隔离区域112和电极E1抑制彼此相邻的读出电路20之间的串扰。这可以抑制再现图像的分辨率降低以及由颜色混合导致的图像质量的劣化。
<变形例10>
图35示出了根据上述第二实施方案及其变形例的摄像元件10A在水平方向上的截面构成的示例。图35示出了图24中的截面构成的变形例。
在本变形例中，第一基板11A包括用于每个像素P的光电二极管21和传输晶体管22，并且FD部26由每四个像素P共享。因此，在本变形例中，针对每四个像素P设置一个电极26E。
在以矩阵排列的多个像素P中，为了方便起见，将四个像素P称为四个像素PA，四个像素PA对应于通过使单位区域在第一方向V上偏移单个像素P而获得的区域。单位区域对应于共享单个FD部26的四个像素P。此时，在本变形例中，在第一基板11A中，电极E1由每四个像素PA共享。因此，在本变形例中，针对每四个像素PA设置一个电极E1。
在本变形例中，第一基板11A包括分离每个像素P的光电二极管21和传输晶体管22的像素分离部21S。从半导体基板11的法线方向观察，像素分离部21S未完全包围像素P，但是在FD部26(电极26E)附近和电极E1附近具有间隙(未形成区域)。因此，间隙允许由四个像素P共享一个电极26E以及由四个像素P共享一个电极E1。在本变形例中，第二基板30包括针对共享FD部26的每四个像素P的读出电路20。
图36示出了根据本变形例的摄像元件10A在水平方向上的截面构成的示例。图36示出了图33中的截面构成的变形例。在本变形例中，第一基板11A包括用于每个像素P的光电二极管21和传输晶体管22，并且FD部26由每四个像素P共享。此外，第一基板11A包括分离每个像素P的光电二极管21和传输晶体管22的像素分离部21S。
图37示出了根据本变形例的摄像元件10A在水平方向上的截面构成的示例。图37示出了图34中的截面构成的变形例。在本变形例中，第一基板11A包括用于每个像素P的光电二极管21和传输晶体管22，并且FD部26由每四个像素P共享。此外，第一基板11A包括分离每个像素P的光电二极管21和传输晶体管22的像素分离部21S。
<变形例11>
图38示出了根据上述第二实施方案及其变形例的摄像元件10A的电路构成的示例。根据本变形例的摄像元件10A是包括列并行ADC的CMOS图像传感器。
如图38所示，除了包括以行和列(矩阵)二维地排列的分别包括光电转换元件的多个像素P的像素阵列单元12之外，根据本变形例的摄像元件10A还包括垂直驱动电路13、信号处理电路14、参考电压供给单元38、水平驱动电路15、水平输出线37和系统控制电路16。
在该系统构成中，例如，系统控制电路16基于主时钟MCK生成用作例如垂直驱动电路13、信号处理电路14、参考电压供给单元38和水平驱动电路15的操作参考的时钟信号和控制信号，并将时钟信号和控制信号等提供给垂直驱动电路13、信号处理电路14、参考电压供给单元38和水平驱动电路15等。
另外，垂直驱动电路13与像素阵列单元12中的每个像素P一起形成在第一基板11A中，并且还形成在其中形成有读出电路20的第二基板30中。信号处理电路14、参考电压供给单元38、水平驱动电路15、水平输出线37和系统控制电路16形成在第三基板40中。
尽管这里未示出，但是例如，可以使用具有除了光电二极管21之外还包括传输晶体管22的构成的像素作为像素P。传输晶体管22将通过光电二极管21中的光电转换获得的电荷传输到FD部26。另外，尽管这里未示出，但是例如，可以使用具有三晶体管构成的那些读出电路作为读出电路20，该三晶体管构成包括控制FD部26的电位的复位晶体管23、输出与FD部26的电位相对应的信号的放大晶体管24以及用于像素选择的选择晶体管25。
在像素阵列单元12中，像素P二维地排列。针对这种m行n列的像素排列，像素驱动线17针对各行进行布线，并且垂直信号线18针对各列进行布线。多条像素驱动线17中的每条像素驱动线17的一端连接到垂直驱动电路13的与各行相对应的输出端中的相应的一个。例如，垂直驱动电路13包括移位寄存器，并且经由多条像素驱动线17执行像素阵列单元12的行地址和行扫描的控制。
例如，信号处理电路14包括针对像素阵列单元12的各个像素行，即针对各个垂直信号线18设置的ADC(模拟-数字转换电路)34-1～34-m，并且将从像素阵列单元12中的各个像素P逐列输出的模拟信号转换成数字信号，并输出该数字信号。
例如，参考电压供给单元38包括作为生成电平随时间倾斜地变化的所谓的斜坡(RAMP)波形的参考电压Vref的装置的DAC(数字-模拟转换电路)38A。应当注意，作为生成斜坡波形的参考电压Vref的装置不限于DAC 38A。
DAC 38A在由系统控制电路16提供的控制信号CS1的控制下，基于从系统控制电路16提供的时钟CK产生斜坡波形的参考电压Vref，并将参考电压Vref提供给信号处理电路14的ADC 34-1～34-m。
应当注意，每个ADC 34-1～34-m构造成选择性地执行与每个操作模式相对应的AD转换操作。操作模式包括其中读出所有像素P的信息的逐行扫描系统中的正常帧速率模式以及其中像素P的曝光时间设定为1/N以将帧速率增加N倍，例如正常帧速率模式下的帧速率的两倍的高的帧速率模式。通过利用从系统控制电路16提供的控制信号CS2和CS3的控制来执行操作模式的这种切换。此外，系统控制电路16提供有来自外部系统控制器(未显示)的用于在各个操作模式，即正常帧速率模式和高的帧速率模式之间进行切换的指令信息。
ADC 34-1～34-m均具有相同的构成，并且这里以ADC 34-m为例进行说明。例如，ADC 34-m具有包括比较器34A、用作计数装置的上下计数器(在图中被称为“U/DCNT”)34B、传输开关34C和存储装置34D的构成。
比较器34A将与从像素阵列单元12的第n列的每个像素P输出的信号相对应的垂直信号线18的信号电压Vx与从参考电压供给单元38提供的斜坡波形的参考电压Vref进行比较。例如，在参考电压Vref大于信号电压Vx的情况下，输出Vco变为“H”电平。在参考电压Vref等于或小于信号电压Vx的情况下，输出Vco变为“L”电平。
上下计数器34B包括异步计数器。在从系统控制电路16提供的控制信号CS2的控制下，上下计数器34B与DAC 18A同时从系统控制电路16提供时钟CK，并且与时钟CK同步地执行向下(DOWN)计数或向上(UP)计数，以测量比较器34A中从比较操作的开始到比较操作的结束的比较时间。
具体地，在正常帧速率模式下，在从一个像素P的信号的读出操作中，在第一读出操作中执行向下计数，以测量第一读出中的比较时间。在第二读出操作中进行向上计数，以测量第二读出中的比较时间。
相反，在高的帧速率模式下，任何行中的像素P的计数结果保持原样。随后，对于下一行中的像素P，根据先前的计数结果在第一读出操作中执行向下计数，以测量第一读出中的比较时间。在第二读出操作中执行向上计数，以测量第二读出中的比较时间。
在正常帧速率模式下，在从系统控制电路16提供的控制信号CS3的控制下，在由上下计数器34B完成对任何行中的像素P的计数操作时，传输开关34C变为ON(导通)状态，并且将上下计数器34B的相关的计数结果传输到存储装置34D。
相反，在N＝2的高的帧速率下，在由上下计数器34B完成对任何行中的像素P的计数操作时，传输开关34C保持在OFF(截止)状态。随后，在由上下计数器34B完成对下一行中的像素P的计数操作时，传输开关34C变为导通状态，并且由上下计数器34B将两个垂直像素的计数结果传输到存储装置34D。
如上所述，从像素阵列单元12中的各个像素P经由垂直信号线18逐列提供的模拟信号通过ADC 34-1～34-m中的比较器34A和上下计数器34B的各个操作转换成N位数字信号，并且该数字信号存储在存储装置34D中。
例如，水平驱动电路15包括移位寄存器，并且在信号处理电路14中执行ADC 34-1～34-m的列地址和列扫描的控制。在水平驱动电路15的控制下，在各个ADC 34-1～34-m中A/D转换的N位数字信号顺序地读出到水平输出线37，并且经由水平输出线37作为成像数据输出。
应当注意，除了上述构成元件之外，还可以设置对将要经由水平输出线37输出的成像数据执行各种类型的信号处理的电路等。然而，由于电路等与本公开不直接相关，因此未示出电路等。
在根据本变形例的包括具有上述构成的列并行ADC的摄像元件10A中，可以通过传输开关34C将上下计数器34B的计数结果选择性地传输到存储装置34D。因此，可以独立地控制上下计数器34B的计数操作以及上下计数器34B的计数结果到水平输出线37的读出操作。
<变形例12>
图39示出了其中通过层叠三个基板(第一基板11A、第二基板30和第三基板40)来构造图38中的摄像元件的示例。在本变形例中，在第一基板11A中，包括多个像素P的像素阵列单元12形成在中央部，并且垂直驱动电路13形成在像素阵列单元12的周围。另外，在第二基板30中，包括多个读出电路20的读出电路区域20R形成在中央部，并且垂直驱动电路13形成在读出电路区域20R的周围。在第三基板40中，形成有信号处理电路14、水平驱动电路15、系统控制电路16、水平输出线37和参考电压供给单元38。因此，如同上述实施方案及其变形例，基板的电连接的结构几乎不会导致芯片尺寸的增大，并且几乎不会抑制每像素面积的小型化。结果，可以提供具有与之前相同的芯片尺寸且具有几乎不抑制每像素面积的小型化的三层结构的摄像元件10A。应当注意，垂直驱动电路13可以仅形成在第一基板11A中，或者可以仅形成在第二基板30中。
<变形例13>
图40示出了根据上述第二实施方案及其变形例的摄像元件10A的截面构成的变形例。在上述第二实施方案及其变形例中，摄像元件10A通过层叠三个基板(第一基板11A、第二基板30和第三基板40)来构造。然而，在上述第二实施方案及其变形例中，摄像元件10A可以通过层叠两个基板(第一基板11A和第二基板30)来构造。此时，例如，如图40所示，逻辑电路LC分开形成在第一基板11A和第二基板30中。这里，设置在逻辑电路LC的第一基板11A中的电路LCA包括具有以下栅电极结构的晶体管：其中层叠有由耐高温工艺的材料构成的高介电常数(例如，高k)膜和金属栅电极。相反，在第二基板30中设置的电路LCB中，由诸如CoSi2和NiSi等硅化物构成的低电阻区域30SL设置在与源极和漏极接触的杂质扩散区域的前表面上。硅化物是利用自对准硅化物(Self Aligned Silicide)工艺形成的。由硅化物构成的低电阻区域由包含半导体基板的材料和金属的化合物构成。这可以在形成像素P中使用诸如热氧化等高温工艺。此外，在逻辑电路LC的第二电极30中设置的电路LCB中，在由硅化物构成的低电阻区域30SL设置在与源极和漏极接触的杂质扩散区域的前表面上的情况下，可以减小接触电阻。结果，可以提高逻辑电路LC的计算速度。
<变形例14>
图41示出了根据上述第二实施方案及其变形例的摄像元件10A的截面构成的变形例。在根据上述第二实施方案及其变形例的第三基板40的逻辑电路LC中，由诸如CoSi2和NiSi等硅化物构成的低电阻区域40SL可以设置在与源极和漏极接触的杂质扩散区域的前表面上。硅化物是利用自对准硅化物(Self Aligned Silicide)工艺形成的。这可以在形成像素P中使用诸如热氧化等高温工艺。此外，在逻辑电路LC中，在由硅化物构成的低电阻区域40SL设置在与源极和漏极接触的杂质扩散区域的前表面上的情况下，可以减小接触电阻。结果，可以提高逻辑电路LC的计算速度。
<适用例>
图42示出了包括根据上述第一和第二实施方案及其变形例的摄像元件10或10A的摄像装置2的示意性构成的示例。
例如，摄像装置2包括电子设备，该电子设备包括诸如数码相机或摄像机等摄像装置，或诸如智能电话或平板终端等移动终端装置。例如，摄像装置2包括根据前述第一和第二实施方案及其变形例的摄像元件10或10A、DSP电路141、帧存储器142、显示单元143、存储单元144、操作单元145和电源单元146。在摄像装置2中，根据前述实施方案及其变形例的摄像元件10或10A、DSP电路141、帧存储器142、显示单元143、存储单元144、操作单元145和电源单元146经由总线147彼此连接。
根据前述第一和第二实施方案及其变形例的摄像元件10或10A输出与入射光相对应的图像数据。DSP电路141是处理从根据前述实施方案及其变形例的摄像元件10或10A输出的信号(图像数据)的信号处理电路。帧存储器142以帧为单位临时保持由DSP电路141处理的图像数据。例如，显示单元143包括诸如液晶面板或有机电致发光(ElectroLuminescence：EL)面板等面板型显示装置，并且显示由根据前述实施方案及其变形例的摄像元件10或10A拍摄的运动图像或静止图像。存储单元144将由根据前述第一和第二实施方案及其变形例中的任何一个的摄像元件10或10A拍摄的运动图像或静止图像的图像数据记录在诸如半导体存储器或硬盘等记录介质中。操作单元145根据用户的操作输出关于摄像装置2的各种功能的操作指令。电源单元146必要时向这些供应目标提供用作根据上述第一和第二实施方案及其变形例的摄像元件10或10A、DSP电路141、帧存储器142、显示单元143、存储单元144和操作单元145的操作电源的各种电源。
接下来，给出摄像装置2中的成像过程的说明。
图43示出了摄像装置2中的摄像操作的流程图的示例。用户对操作单元145进行操作以给出用于开始摄像的指令(步骤S101)。于是，操作单元145将用于摄像的指令发送到摄像元件10或10A(步骤S102)。在接收到用于摄像的指令时，摄像元件10或10A(具体地，系统控制电路16)执行预定的摄像系统的摄像(步骤S103)。
摄像元件10或10A将通过摄像拍摄的图像数据输出到DSP电路141。这里，图像数据是基于临时保持在FD部26中的电荷产生的所有像素的像素信号的数据。DSP电路141基于从摄像元件10或10A提供的图像数据执行预定的信号处理(例如，降噪处理等)(步骤S104)。DSP电路141使帧存储器142保持已经经过预定的信号处理的图像数据，并且帧存储器142将图像数据存储在存储单元144中(步骤S105)。因此，在摄像装置2中执行摄像。
在本适用例中，根据上述实施方案及其变形例的摄像元件10和10A适用于摄像装置2。这能够引起摄像元件10和10A的尺寸减小或清晰度更高。因此，可以提供小尺寸或高清晰度的摄像装置2。
<体内信息获取系统的应用例>
此外，根据本公开的技术(本技术)适用于各种产品。例如，根据本公开的技术可以应用于内窥镜手术系统。
图44是示出使用可以应用根据本公开的实施方案的技术(本技术)的胶囊型内窥镜的患者的体内信息获取系统的示意性配置示例的框图。
体内信息获取系统10001包括胶囊型内窥镜10100和外部控制装置10200。
检查时患者吞咽胶囊型内窥镜10100。胶囊型内窥镜10100具有摄像功能和无线通信功能，并且在其通过蠕动运动在诸如胃或肠等器官的内部移动一段时间的同时以预定间隔顺序地拍摄器官的内部的图像(在下文中称为体内图像)，直到其从患者体内自然排出。然后，胶囊型内窥镜10100通过无线传输将体内图像的信息顺序传输给体外的外部控制装置10200。
外部控制装置10200整体控制体内信息获取系统10001的操作。进一步地，外部控制装置10200接收从胶囊型内窥镜10100传输到其上的体内图像的信息，并基于接收的体内图像的信息生成用于在显示装置(未示出)上显示体内图像的图像数据。
在体内信息获取系统10001中，以这种方式在胶囊型内窥镜10100被吞下之后直到胶囊型内窥镜10100被排出的时间段内的任何时间可以获取对患者体内的状态进行成像的体内图像。
下面更详细地描述胶囊型内窥镜10100和外部控制装置10200的配置和功能。
胶囊型内窥镜10100包括胶囊型壳体10101，壳体10101中容纳有光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114、供电单元10115、电源单元10116和控制单元10117。
光源单元10111由光源，例如发光二极管(LED：light emitting diode)构成，并且光源单元10111将光照射在摄像单元10112的摄像视场上。
摄像单元10112由摄像元件和光学系统构成，该光学系统包括设置在摄像元件的前一级的多个透镜。照射在作为观察目标的身体组织上的光的反射光(在下文中称为观察光)通过光学系统会聚并被引入到摄像元件中。在摄像单元10112中，通过摄像元件对入射的观察光进行光电转换，由此生成对应于观察光的图像信号。由摄像单元10112生成的图像信号被提供给图像处理单元10113。
图像处理单元10113由诸如中央处理器(CPU：central processing unit)或图形处理器元(GPU：graphics processing unit)等处理器构成，并且对由摄像单元10112生成的图像信号执行各种信号处理。因此，图像处理单元10113将已经执行了信号处理的图像信号作为原始(RAW)数据提供给无线通信单元10114。
无线通信单元10114对已经由图像处理单元10113执行了信号处理的图像信号执行诸如调制处理等预定处理，并且通过天线10114A将得到的图像信号传输到外部控制装置10200。此外，无线通信单元10114通过天线10114A从外部控制装置10200接收与胶囊型内窥镜10100的驱动控制有关的控制信号。无线通信单元10114将从外部控制装置10200接收到的控制信号提供给控制单元10117。
供电单元10115由用于电力接收的天线线圈、用于从天线线圈中产生的电流再生电力的电力再生电路和升压电路(voltage booster circuit)等构成。供电单元10115使用非接触充电原理产生电力。
电源单元10116由二次电池构成，并存储由供电单元10115产生的电力。在图44中，为了避免复杂的图示，省略了表示来自电源单元10116等的电力的供应目的地的箭头标记。然而，存储在电源单元10116中的电力被供应给光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114和控制单元10117，并且可以用于驱动光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114和控制单元10117。
控制单元10117由诸如CPU等处理器构成，并且根据从外部控制装置10200传输到其的控制信号适当地控制光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114和供电单元10115的驱动。
外部控制装置10200由处理器(诸如CPU或GPU)或混合地安装有处理器和存储元件(诸如存储器)的微型计算机或控制板等构成。外部控制装置10200通过天线10200A将控制信号传输到胶囊型内窥镜10100的控制单元10117，以控制胶囊型内窥镜10100的操作。在胶囊型内窥镜10100中，例如，可以根据来自外部控制装置10200的控制信号来改变光源单元10111的在观察目标时的光照射条件。此外，可以根据来自外部控制装置10200的控制信号来改变摄像条件(例如，摄像单元10112的帧速率或曝光值等)。此外，可以根据来自外部控制装置10200的控制信号来改变图像处理单元10113的处理的内容或者用于从无线通信单元10114传输图像信号的条件(例如，传输间隔或传输图像数量等)。
此外，外部控制装置10200对从胶囊型内窥镜10100发送到其的图像信号执行各种图像处理，以生成用于在显示装置上显示拍摄的体内图像的图像数据。作为图像处理，可以执行各种信号处理，例如，显影处理(去马赛克处理)、图像质量改善处理(带宽增强处理、超分辨率处理、降噪(NR：noise reduction)处理和/或图像稳定处理(image stabilizationprocess))和/或放大处理(电子变焦处理)。外部控制装置10200控制显示装置的驱动，以使显示装置显示基于所生成的图像数据的拍摄的体内图像。或者，外部控制装置10200还可以控制记录装置(未示出)以记录所生成的图像数据，或控制打印装置(未示出)以通过打印输出所生成的图像数据。
在上文中，说明了可以应用根据本公开的技术的体内信息获取系统的示例。例如，根据本公开的技术可以应用于上述构成中的摄像单元10112。这导致检测精度的提高。
<内窥镜手术系统的应用例>
根据本公开的技术(本技术)可以适用于各种产品。例如，根据本公开的技术可以应用于内窥镜手术系统。
图45是示出可以应用根据本公开实施方案的技术(本技术)的内窥镜手术系统的示意性配置的示例的图。
在图45中，示出了其中手术者(医生)11131正在使用内窥镜手术系统11000对病床11133上的患者11132进行手术的状态。如图所示，内窥镜手术系统11000包括内窥镜11100、如气腹管11111和能量装置11112等其他手术工具11110、支撑其上的内窥镜11100的支撑臂装置11120和其上安装了用于内窥镜手术的各种装置的推车11200。
内窥镜11100包括透镜镜筒11101和摄像机头11102，该透镜镜筒的从其远端起的预定长度的区域插入患者11132的体腔内，该摄像机头连接到透镜镜筒11101近端。在所示出的示例中，示出了配置为具有硬性透镜镜筒11101的刚性内窥镜的内窥镜11100。然而，也可以将内窥镜11100配置为具有柔性透镜镜筒11101的柔性内窥镜。
透镜镜筒11101在其远端具有物镜装配在其中的开口。光源装置11203与内窥镜11100连接以便将由光源装置11203生成的光通过延伸到透镜镜筒11101内部的光导引入透镜镜筒11101的远端，并通过物镜将其照射到患者11132体腔内的观察目标上。需要指出的是，内窥镜11100可以是前视内窥镜或可以是斜视内窥镜或侧视内窥镜。
光学系统和摄像元件设置在摄像机头11102的内部以便通过光学系统将来自观察目标的反射光(观察光)聚集在摄像元件上。通过摄像元件将观察光光电转换以生成与观察光相对应的电信号，即，与观察图像相对应的图像信号。将图像信号作为原始(RAW)数据传输到CCU 11201。
CCU 11201包括中央处理器(CPU)、图形处理器(GPU)等，并集中控制内窥镜11100和显示装置11202的操作。进一步地，例如，CCU 11201接收来自摄像机头11102的图像信号，并对图像信号执行如显影处理(去马赛克处理)等各种图像处理以显示基于图像信号的图像。
显示装置11202在CCU 11201的控制下在其上显示基于已经由CCU 11201进行过图像处理的图像信号的图像。
例如，光源装置11203包括如发光二极管(LED)等光源并将对手术区域摄像时的照射光提供给内窥镜11100。
输入装置11204是内窥镜手术系统11000的输入接口。使用者可以通过输入装置11204向内窥镜手术系统11000输入各种信息或指令。例如，使用者会输入改变内窥镜11100的摄像条件(照射光的类型、放大率、焦距等)的指令等。
治疗工具控制装置11205控制能量装置11112的驱动以烧灼或切开组织、封闭血管等。气腹装置11206通过气腹管11111将气体供给到患者11132的体腔内以使体腔膨胀以便确保内窥镜11100的视野并确保手术者的工作空间。记录器11207是能够记录与手术相关的各种信息的装置。打印机11208是能够以如文本、图像或图形等各种形式打印与手术相关的各种信息的装置。
需要指出的是，将当对手术区域进行摄像时的照射光提供到内窥镜11100的光源装置11203可以由白光光源构成，例如，白光光源由LED、激光光源或它们的组合构成。在白光光源由红色、绿色和蓝色(RGB)激光光源的组合构成的情况下，由于可以高精度地控制每种颜色(每个波长)的输出强度和输出时序，所以可以由光源装置11203调整所拍摄的图像的白平衡。进一步地，在这种情况下，如果来自各个RGB激光光源的激光束以时分的方式照射在观察目标上，那么与照射时序同步地控制摄像机头11102的摄像元件的驱动。然后也可以以时分的方式拍摄分别与R、G和B颜色相对应的图像。根据这种方法，即使没有为摄像元件配置滤色器，也可以获得彩色图像。
进一步地，可以控制光源装置11203的驱动以便每隔预定的时间改变将要输出的光的强度。通过与光强度的改变时序同步控制摄像机头11102的摄像元件的驱动来以时分的方式获取图像并合成图像，可以创建高动态范围的图像，而该图像不会存在曝光不足的遮挡阴影和曝光过度的高光。
进一步地，光源装置11203可以配置成提供对应于特殊光观察的预定波长带的光。例如，在特殊光观察中，通过利用身体组织的光吸收的波长依赖性，照射与普通观察时的照射光(即，白色光)相比窄带的光，以高对比度对如黏膜表层部分的血管等预定组织执行窄带观察(窄带成像)。可选择地，在特殊光观察中，可以执行用于从通过照射激发光生成的荧光获得图像的荧光观察。在荧光观察中，可以通过将激发光照射在身体组织上来执行身体组织的荧光观察(自发荧光观察)，或可以通过将如吲哚菁绿(indocyanine green:ICG)等试剂局部注射到身体组织内并将与试剂的荧光波长相对应的激发光照射在身体组织上来获得荧光图像。光源装置11203可以配置成提供这种适用于如上所述的特殊光观察的窄带光和/或激发光。
图46是示出图45中所示出的摄像机头11102和CCU 11201的功能配置示例的框图。
摄像机头11102包括透镜单元11401、摄像单元11402、驱动单元11403、通信单元11404和摄像机头控制单元11405。CCU 11201包括通信单元11411、图像处理单元11412和控制单元11413。摄像机头11102和CCU 11201通过传输电缆11400连接以便相互通信。
透镜单元11401是设置在与透镜镜筒11101的连接位置的光学系统。从透镜镜筒11101的远端进入的观察光被引导到摄像机头11102并引入透镜单元11401中。透镜单元11401由包括变焦透镜和聚焦透镜的多个透镜的组合构成。
摄像单元11402所包含的摄像元件的数量可以是一个(单板型)或多个(多板型)。例如，在摄像单元11402配置为多板型的情况下，通过摄像元件生成与各个R、G和B相对应的图像信号，并且可以合成图像信号以获得彩色图像。摄像单元11402也可以配置成具有用于获取与三维(3D)显示相对应的右眼图像信号和左眼图像信号的一对摄像元件。如果执行3D显示，然后手术者11131可以更精确地掌握手术区域活体组织的深度。需要指出的是，在摄像单元11402配置为立体式的情况下，对应于各个摄像元件设置多个透镜单元11401系统。
进一步地，摄像单元11402可能不一定设置在摄像机头11102上。例如，摄像单元11402可以设置在透镜镜筒11101内部物镜的正后方。
驱动单元11403由致动器构成，并且在摄像机头控制单元11405的控制下使透镜单元11401的变焦透镜和聚焦透镜沿着光轴移动预定的距离。因此，可以适当地调整由摄像单元11402拍摄的图像的放大率和焦点。
通信单元11404由用于向CCU 11201发送和从CCU 11201接收各种信息的通信装置构成。通信单元11404通过传输电缆11400将从摄像单元11402获取的图像信号作为RAW数据传输到CCU 11201。
另外，通信单元11404从CCU 11201接收用于控制摄像机头11102的驱动的控制信号，并将控制信号提供给摄像机头控制单元11405。例如，控制信号包括与摄像条件相关的信息，如指定拍摄的图像的帧速率的信息、指定拍摄图像时的曝光值的信息和/或指定拍摄的图像的放大率和焦点的信息。
需要指出的是，如帧速率、曝光值、放大率或焦点等摄像条件可以由使用者指定或可以由CCU 11201的控制单元11413基于获取的图像信号自动设定。在后一种情况下，在内窥镜11100中设置自动曝光(AE)功能、自动聚焦(AF)功能和自动白平衡(AWB)功能。
摄像机头控制单元11405基于通过通信单元11404从CCU 11201接收的控制信号控制摄像机头11102的驱动。
通信单元11411由用于向摄像机头11102发送和从摄像机头11102接收各种信息的通信装置构成。通信单元11411接收通过传输电缆11400从摄像机头11102传输到其上的图像信号。
进一步地，通信单元11411将用于控制摄像机头11102的驱动的控制信号传输到摄像机头11102。可以通过电通信、光学通信等传输图像信号和控制信号。
图像处理单元11412对从摄像机头11102传输到其上的RAW数据形式的图像信号执行各种图像处理。
控制单元11413执行与通过内窥镜11100对手术区域等进行图像拍摄和通过对手术区域等进行图像拍摄获得的拍摄图像的显示相关的各种控制。例如，控制单元11413创建用于控制摄像机头11102的驱动的控制信号。
进一步地，控制单元11413基于已经由图像处理单元11412进行过图像处理的图像信号控制显示装置11202显示其中对手术区域等进行了成像的拍摄的图像。此时，控制单元11413可以使用各种图像识别技术来识别拍摄的图像中的各种物体。例如，控制单元11413可以通过检测拍摄的图像中所包含的物体的边缘的形状、颜色等来识别例如手术钳等手术工具、特定的活体区域、出血、使用能量装置11112时的雾等。控制单元11413当控制显示装置11202显示拍摄的图像时，可以使用识别的结果使各种手术支持信息与手术区域的图像以重叠方式显示。在手术支持信息以重叠方式显示并呈现给手术者11131的情况下，可以减轻手术者11131的负担并且手术者11131可以可靠地进行手术。
将摄像机头11102和CCU 11201相互连接的传输电缆11400是用于电信号通信的电信号电缆、用于光学通信的光纤或用于电通信和光学通信的复合电缆。
这里，虽然在所示出的示例中，使用传输电缆11400通过有线通信进行通信，但是摄像机头11102和CCU 11201之间的通信可以通过无线通信进行。
在上文中，说明了可以应用根据本公开的技术的内窥镜手术系统的示例。例如，根据本公开的技术可以应用于上述构成中的摄像单元11402。将根据本公开的技术应用于摄像单元11402可以提高检测精度。
注意，这里以内窥镜手术系统为例进行说明，但是根据本公开的技术可以应用于其他系统，例如显微手术系统等。
<移动体的应用例>
根据本公开的技术可以应用于各种产品。例如，根据本公开的技术可以实现为安装在诸如汽车、电动汽车、混合动力电动汽车、摩托车、自行车、个人移动装置、飞机、无人机、船、机器人、建筑机械和农业机械(拖拉机)等任何一种类型的移动体上的装置。
图47是示出了作为可以应用根据本公开的实施方案的技术的移动体控制系统的示例的车辆控制系统的示意性配置示例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图47所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，微型计算机12051、声音/图像输出部12052和车载网络接口(I/F)12053被示出为综合控制单元12050的功能构成。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作以下装置的控制装置：诸如内燃机或驱动电机等用于产生车辆的驱动力的驱动力产生装置；用于将驱动力传递至车轮的驱动力传递机构；用于调整车辆的转向角的转向机构；以及用于产生车辆的制动力的制动装置等。
车身系统控制单元12020根据各种程序控制设置到车身上的各种装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动窗装置或诸如车头灯、车尾灯、刹车灯、转向信号灯或雾灯等各种灯的控制装置。在这种情况下，从作为钥匙的替代的便携式装置传输过来的无线电波或各种开关的信号能够输入至车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁装置、电动窗装置和灯等。
车外信息检测单元12030检测关于具有车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030与摄像部12031连接。车外信息检测单元12030使摄像部12031对车辆外部的图像进行摄像，并且接收所拍摄的图像。在接收的图像的基础上，车外信息检测单元12030可以对诸如人、车辆、障碍物、标记或路面上的符号等物体执行检测处理或距这些物体的距离的检测处理。
摄像部12031是光学传感器，其用于接收光并且输出与接收的光的光量对应的电信号。摄像部12031可以输出电信号作为图像，或可以输出电信号作为关于测量距离的信息。此外，摄像部12031接收的光可以是可见光，或可以是诸如红外线等不可见光。
车内信息检测单元12040检测关于车辆内部的信息。例如，车内信息检测单元12040与检测驾驶员状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括对驾驶员进行摄像的相机。在从驾驶员状态检测部12041输入的检测信息的基础上，车内信息检测单元12040可以计算驾驶员的疲劳程度或驾驶员的集中程度，或可以判断驾驶员是否正在打瞌睡。
微型计算机12051可以在关于车辆内部或外部的信息(该信息是由车外信息检测单元12030或车内信息检测单元12040获得的)的基础上计算驱动力产生装置、转向机构或制动装置的控制目标值，并向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现先进驾驶员辅助系统(ADAS：advanced driver assistancesystem)的功能的协同控制，该功能包括：车辆的碰撞避免或撞击减轻、基于车间距离的跟车行驶、车辆速度维持行驶、车辆碰撞警告或车辆偏离车道警告等。
此外，微型计算机12051可以执行旨在用于自动驾驶的协同控制，其在关于车辆内部或外部的信息(该信息是由车外信息检测单元12030或车内信息检测单元12040获得的)的基础上通过控制驱动力产生装置、转向机构或制动装置等使车辆自主行驶，而不依赖于驾驶员的操作等。
此外，微型计算机12051可以在关于车辆外部的信息(该信息是由车外信息检测单元12030获得的)的基础上向车身系统控制单元12020输出控制命令。例如，微型计算机12051可以根据车外信息检测单元12030检测到的前方车辆或对向车辆的位置通过控制车头灯以从远光灯变为近光灯来执行旨在防止眩光的协同控制。
声音/图像输出部12052将声音和图像中的至少一种的输出信号传输到输出装置，该输出装置能够在视觉上或听觉上将信息通知车辆的乘客或车辆的外部。在图47的示例中，音频扬声器12061、显示部12062和仪表面板12063被示出为输出装置。例如，显示部12062可以包括车载显示器和平视显示器中的至少一者。
图48是示出了摄像部12031的安装位置的示例的图。
在图48中，摄像部12031包括摄像部12101、12102、12103、12104和12105。
摄像部12101、12102、12103、12104和12105例如设置在车辆12100的前鼻、侧视镜、后保险杠和后门上的位置以及车辆内部挡风玻璃的上部上的位置。设置到前鼻上的摄像部12101和设置到车辆内部挡风玻璃的上部上的摄像部12105主要获得车辆12100的前方的图像。设置到侧视镜上的摄像部12102和12103主要获得车辆12100的侧面的图像。设置到后保险杠或后门上的摄像部12104主要获得车辆12100的后方的图像。设置到车辆内部挡风玻璃的上部上的摄像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志或车道等。
顺便提及，图48示出了摄像部12101至12104的拍摄范围的示例。摄像范围12111表示设置到前鼻上的摄像部12101的摄像范围。摄像范围12112和12113分别表示设置到侧视镜上的摄像部12102和12103的摄像范围。摄像范围12114表示设置到后保险杠或后门上的摄像部12104的摄像范围。例如，通过叠加由摄像部12101至12104拍摄的图像数据，获得从上方观看到的车辆12100的俯瞰图像。
摄像部12101至12104中的至少一者可以具有获得距离信息的功能。例如，摄像部12101至12104中的至少一者可以是由多个摄像元件构成的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。
例如，微型计算机12051可以在从摄像部12101至12104获得的距离信息的基础上确定到摄像范围12111到12114内的每个三维物体的距离和距离的时间变化(相对于车辆12100的相对速度)，从而提取最近的三维物体作为前方车辆，特别地，该三维物体存在于车辆12100的行驶路径上并且以预定速度(例如，等于或大于0千米/小时)在与车辆12100基本相同的方向上行驶。此外，微型计算机12051可以预先设定在前方车辆前方要保持的车间距离，并且执行自动制动控制(包括跟车停止控制)或自动加速控制(包括跟车启动控制)等。因此，可以执行旨在用于自动驾驶的协同控制，其使得车辆自主行驶而不依赖于驾驶员的操作等。
例如，微型计算机12051可以在从摄像部12101至12104获得的距离信息的基础上将关于三维物体的三维物体数据分类为两轮车辆、标准尺寸车辆、大型车辆、行人、电线杆和其他三维物体的三维物体数据，提取分类后的三维物体数据，并使用所提取的三维物体数据来自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以在视觉上识别的障碍物以及车辆12100的驾驶员难以在视觉上识别的障碍物。然后，微型计算机12051确定表示与每个障碍物碰撞的风险的碰撞风险。在碰撞风险等于或高于设定值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告，并通过驱动系统控制单元12010执行强制减速或者避让转向。微型计算机12051由此可以辅助驱动以避免碰撞。
摄像部12101至12104中的至少一者可以是检测红外线的红外摄像机。例如，微型计算机12051可以通过确定摄像部12101至12104的拍摄图像中是否存在行人来识别行人。例如，通过在作为红外摄像机的摄像部12101至12104的拍摄图像中提取特征点的程序以及通过对表示物体轮廓的一系列特征点执行图案匹配处理来确定是否是行人的程序来执行对行人的这种识别。当微型计算机12051确定摄像部12101至12104的拍摄图像中存在行人并且因此识别出行人时，声音/图像输出部12052控制显示部12062，使得用于强调的方形轮廓线以叠加在识别出的行人上的方式显示。声音/图像输出部12052还可以控制显示部12062，使得表示行人的图标等显示在期望的位置处。
在上文中，说明了可以应用根据本公开的技术的车辆控制系统的示例。根据本公开的技术可以应用于上述构成中的摄像部12031。将根据本公开的技术应用于摄像部12031可以获取更易于观看的图像。因此，可以减轻驾驶员的疲劳。
尽管以上已经参照实施方案和变形例说明了本公开的内容，但是本公开的内容不限于上述实施方案等，并且可以以各种方式进行变形。例如，在前述实施方案中所述的摄像元件的层结构仅是示例性的，并且可以进一步包括其他层。此外，每层的材料和厚度也是示例性的，并且不限于上述那些。
此外，在前述实施方案等中，说明了放大晶体管24是无结晶体管的情况。然而，只要复位晶体管23、放大晶体管24和选择晶体管25中的至少一者是无结晶体管即可。
此外，在上述第二实施方案中，说明了放大晶体管24和选择晶体管25具有单栅电极结构的情况。然而，放大晶体管24和选择晶体管25可以具有双栅电极结构。
另外，在上述变形例4中，说明了在单个鳍片(鳍片F1)上设置有复位晶体管23的沟道区域23C并且在两个鳍片(鳍片F2和F3)上设置有放大晶体管24和选择晶体管25的沟道区域24C和25C的情况。然而，鳍片的数量不限于此。
在前述实施方案等中所述的效果仅仅是示例性的。根据本公开的技术可以产生其他效果，或者进一步包括其他效果。
注意，本公开可以具有以下构成。根据具有以下构成的固态摄像元件(1)和(2)以及摄像装置(1)和(2)，输出晶体管包括与源极-漏极区域的导电类型相同的导电类型(第一导电类型)的沟道区域。这可以减少由在沟道区域的栅电极侧的界面处捕获的载流子引起的噪声。因此，可以抑制噪声。
(1)一种固态摄像元件，包括：
第一基板，所述第一基板包括光电转换部和电连接到所述光电转换部的传输晶体管；
第二基板，所述第二基板设置成与所述第一基板相对并且包括输出晶体管，所述输出晶体管包括栅电极、布置成与所述栅电极相对的第一导电类型的沟道区域以及与所述沟道区域相邻的所述第一导电类型的源极-漏极区域；和
驱动电路，所述驱动电路允许在所述光电转换部中产生的信号电荷经由所述传输晶体管和所述输出晶体管输出。
(2)根据上述(1)所述的固态摄像元件，其中，
所述栅电极具有平板形状。
(3)根据上述(1)或(2)所述的固态摄像元件，进一步包括：
第三基板，所述第三基板与所述第一基板相对，所述第二基板介于所述第三基板与所述第一基板之间，并且所述第三基板上设置有所述驱动电路。
(4)一种固态摄像元件，包括：
光电转换部；
传输晶体管，所述传输晶体管电连接到所述光电转换部；
输出晶体管，所述输出晶体管电连接到所述传输晶体管并包括第一导电类型的沟道区域、具有覆盖所述沟道区域的多个面的栅电极以及与所述沟道区域相邻的所述第一导电类型的源极-漏极区域；和
驱动电路，所述驱动电路允许在所述光电转换部中产生的信号电荷经由所述传输晶体管和所述输出晶体管输出。
(5)根据上述(4)所述的固态摄像元件，进一步包括：
第一基板，所述第一基板包括所述光电转换部和所述传输晶体管；
第二基板，所述第二基板设置成与所述第一基板相对并且包括所述输出晶体管；和
第三基板，所述第三基板与所述第一基板相对，所述第二基板介于所述第三基板与所述第一基板之间，并且所述第三基板上设置有所述驱动电路。
(6)根据上述(1)～(5)中任一项所述的固态摄像元件，进一步包括：
所述栅电极和所述沟道区域之间的栅极绝缘膜。
(7)根据上述(1)～(6)中任一项所述的固态摄像元件，进一步包括：
电荷累积部，在所述光电转换部中产生的信号电荷从所述传输晶体管传输到所述电荷累积部。
(8)根据上述(7)所述的固态摄像元件，进一步包括：
放大晶体管，所述放大晶体管根据所述电荷累积部的电位的大小来输出信号；
复位晶体管，所述复位晶体管将所述电荷累积部的电位复位；和
选择晶体管，所述选择晶体管控制所述放大晶体管的输出，其中，
所述放大晶体管、所述复位晶体管和所述选择晶体管中的至少一者为所述输出晶体管。
(9)根据上述(1)～(8)中任一项所述的固态摄像元件，进一步包括：
鳍片，其中设置有所述沟道区域和所述源极-漏极区域。
(10)根据上述(9)所述的固态摄像元件，其中，
在所述鳍片中，连续地设置有多个所述沟道区域和多个源极-漏极区域。
(11)根据上述(1)～(4)中任一项所述的固态摄像元件，其中，
所述栅电极包括第一面和相对的第二面以及连接所述第一面和所述第二面的第三面，所述沟道区域介于所述第一面与所述第二面之间。
(12)根据上述(11)所述的固态摄像元件，其中，
所述栅电极还包括与所述第三面相对的第四面，所述沟道区域介于所述第四面与所述第三面之间。
(13)根据上述(1)～(12)中任一项所述的固态摄像元件，其中，
所述栅电极包括第二导电类型的多晶硅。
(14)一种摄像装置，所述摄像装置包括固态摄像元件，所述固态摄像元件包括：
第一基板，所述第一基板包括光电转换部和电连接到所述光电转换部的传输晶体管；
第二基板，所述第二基板设置成与所述第一基板相对并且包括输出晶体管，所述输出晶体管包括栅电极、布置成与所述栅电极相对的第一导电类型的沟道区域以及与所述沟道区域相邻的所述第一导电类型的源极-漏极区域；和
驱动电路，所述驱动电路允许在所述光电转换部中产生的信号电荷经由所述传输晶体管和所述输出晶体管输出。
(15)一种摄像装置，所述摄像装置包括固态摄像元件，所述固态摄像元件包括：
光电转换部；
传输晶体管，所述传输晶体管电连接到所述光电转换部；
输出晶体管，所述输出晶体管电连接到所述传输晶体管并包括第一导电类型的沟道区域、具有覆盖所述沟道区域的多个面的栅电极以及与所述沟道区域相邻的所述第一导电类型的源极-漏极区域；和
驱动电路，所述驱动电路允许在所述光电转换部中产生的信号电荷经由所述传输晶体管和所述输出晶体管输出。
本申请要求于2018年10月30日向日本专利局提交的日本专利申请第2018-203704号的权益，其全部内容通过引用并入本文。
本领域技术人员应当理解，根据设计要求和其他因素，可以进行各种变形、组合、子组合和改变，只要它们在所附权利要求或其等同物的保护范围内即可。

Claims (15)

1.一种固态摄像元件，包括：
第一基板，所述第一基板包括光电转换部和电连接到所述光电转换部的传输晶体管；
第二基板，所述第二基板设置成与所述第一基板相对并且包括输出晶体管，所述输出晶体管包括栅电极、布置成与所述栅电极相对的第一导电类型的沟道区域以及与所述沟道区域相邻的所述第一导电类型的源极-漏极区域；和
驱动电路，所述驱动电路允许在所述光电转换部中产生的信号电荷经由所述传输晶体管和所述输出晶体管输出。
2.根据权利要求1所述的固态摄像元件，其中，
所述栅电极具有平板形状。
3.根据权利要求1所述的固态摄像元件，进一步包括：
第三基板，所述第三基板与所述第一基板相对，所述第二基板介于所述第三基板与所述第一基板之间，并且所述第三基板上设置有所述驱动电路。
4.一种固态摄像元件，包括：
光电转换部；
传输晶体管，所述传输晶体管电连接到所述光电转换部；
输出晶体管，所述输出晶体管电连接到所述传输晶体管并包括第一导电类型的沟道区域、具有覆盖所述沟道区域的多个面的栅电极以及与所述沟道区域相邻的所述第一导电类型的源极-漏极区域；和
驱动电路，所述驱动电路允许在所述光电转换部中产生的信号电荷经由所述传输晶体管和所述输出晶体管输出。
5.根据权利要求4所述的固态摄像元件，进一步包括：
第一基板，所述第一基板包括所述光电转换部和所述传输晶体管；
第二基板，所述第二基板设置成与所述第一基板相对并且包括所述输出晶体管；和
第三基板，所述第三基板与所述第一基板相对，所述第二基板介于所述第三基板与所述第一基板之间，并且所述第三基板上设置有所述驱动电路。
6.根据权利要求1所述的固态摄像元件，进一步包括：
所述栅电极和所述沟道区域之间的栅极绝缘膜。
7.根据权利要求1所述的固态摄像元件，进一步包括：
电荷累积部，在所述光电转换部中产生的信号电荷从所述传输晶体管传输到所述电荷累积部。
8.根据权利要求7所述的固态摄像元件，进一步包括：
放大晶体管，所述放大晶体管根据所述电荷累积部的电位的大小来输出信号；
复位晶体管，所述复位晶体管将所述电荷累积部的电位复位；和
选择晶体管，所述选择晶体管控制所述放大晶体管的输出，其中，
所述放大晶体管、所述复位晶体管和所述选择晶体管中的至少一者为所述输出晶体管。
9.根据权利要求1所述的固态摄像元件，进一步包括：
鳍片，其中设置有所述沟道区域和所述源极-漏极区域。
10.根据权利要求9所述的固态摄像元件，其中，
在所述鳍片中，连续地设置有多个所述沟道区域和多个源极-漏极区域。
11.根据权利要求1所述的固态摄像元件，其中，
所述栅电极包括第一面和相对的第二面以及连接所述第一面和所述第二面的第三面，所述沟道区域介于所述第一面与所述第二面之间。
12.根据权利要求11所述的固态摄像元件，其中，
所述栅电极还包括与所述第三面相对的第四面，所述沟道区域介于所述第四面与所述第三面之间。
13.根据权利要求1所述的固态摄像元件，其中，
所述栅电极包括第二导电类型的多晶硅。
14.一种摄像装置，所述摄像装置包括固态摄像元件，所述固态摄像元件包括：
第一基板，所述第一基板包括光电转换部和电连接到所述光电转换部的传输晶体管；
第二基板，所述第二基板设置成与所述第一基板相对并且包括输出晶体管，所述输出晶体管包括栅电极、布置成与所述栅电极相对的第一导电类型的沟道区域以及与所述沟道区域相邻的所述第一导电类型的源极-漏极区域；和
驱动电路，所述驱动电路允许在所述光电转换部中产生的信号电荷经由所述传输晶体管和所述输出晶体管输出。
15.一种摄像装置，所述摄像装置包括固态摄像元件，所述固态摄像元件包括：
光电转换部；
传输晶体管，所述传输晶体管电连接到所述光电转换部；
输出晶体管，所述输出晶体管电连接到所述传输晶体管并包括第一导电类型的沟道区域、具有覆盖所述沟道区域的多个面的栅电极以及与所述沟道区域相邻的所述第一导电类型的源极-漏极区域；和
驱动电路，所述驱动电路允许在所述光电转换部中产生的信号电荷经由所述传输晶体管和所述输出晶体管输出。
CN201980067928.2A 2018-10-30 2019-10-10 固态摄像元件和摄像装置 Pending CN112868102A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018203704 2018-10-30
JP2018-203704 2018-10-30
PCT/JP2019/039986 WO2020090403A1 (ja) 2018-10-30 2019-10-10 固体撮像素子および撮像装置

Publications (1)

Publication Number Publication Date
CN112868102A true CN112868102A (zh) 2021-05-28

Family

ID=70462266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980067928.2A Pending CN112868102A (zh) 2018-10-30 2019-10-10 固态摄像元件和摄像装置

Country Status (5)

Country Link
US (1) US20210384237A1 (zh)
JP (1) JPWO2020090403A1 (zh)
CN (1) CN112868102A (zh)
DE (1) DE112019005424T5 (zh)
WO (1) WO2020090403A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230411429A1 (en) * 2020-10-23 2023-12-21 Sony Semiconductor Solutions Corporation Imaging device and light-receiving element
JP2022092536A (ja) * 2020-12-10 2022-06-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
JP2024016310A (ja) * 2020-12-22 2024-02-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法
JPWO2022249678A1 (zh) * 2021-05-27 2022-12-01
JP2023104723A (ja) * 2022-01-18 2023-07-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び撮像装置
JP2023130928A (ja) * 2022-03-08 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置、光検出装置、及び電子機器
TWI828118B (zh) * 2022-04-19 2024-01-01 睿生光電股份有限公司 偵測裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
JP2009016418A (ja) * 2007-07-02 2009-01-22 Nec Electronics Corp 半導体装置
JP5032418B2 (ja) * 2008-08-22 2012-09-26 株式会社東芝 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
US9711407B2 (en) * 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
KR101648200B1 (ko) * 2009-10-22 2016-08-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN102668081B (zh) * 2009-12-26 2016-02-03 佳能株式会社 固态图像拾取装置和图像拾取系统
JP5500007B2 (ja) 2010-09-03 2014-05-21 ソニー株式会社 固体撮像素子およびカメラシステム
JP5881324B2 (ja) * 2011-07-01 2016-03-09 オリンパス株式会社 固体撮像装置、固体撮像装置の制御方法、および撮像装置
US8878251B2 (en) * 2012-10-17 2014-11-04 Seoul National University R&Db Foundation Silicon-compatible compound junctionless field effect transistor
CN103855026B (zh) * 2012-12-06 2017-04-19 中国科学院微电子研究所 FinFET及其制造方法
JP2017183636A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、センサ装置、および電子機器
JP2018203704A (ja) 2017-06-09 2018-12-27 株式会社ノエビア 洗浄料組成物

Also Published As

Publication number Publication date
WO2020090403A1 (ja) 2020-05-07
US20210384237A1 (en) 2021-12-09
JPWO2020090403A1 (ja) 2021-09-24
TW202036878A (zh) 2020-10-01
DE112019005424T5 (de) 2021-09-02

Similar Documents

Publication Publication Date Title
US11798972B2 (en) Imaging element
WO2020122010A1 (en) Imaging device and electronic apparatus
WO2020090403A1 (ja) 固体撮像素子および撮像装置
US11984466B2 (en) Solid-state imaging element and video recording apparatus
CN113853782A (zh) 摄像装置
US20210408090A1 (en) Imaging device
CN113348535A (zh) 摄像元件和半导体元件
US20220077207A1 (en) Solid-state imaging device and electronic apparatus
US20220123040A1 (en) Semiconductor device and imaging unit
JP7472032B2 (ja) 撮像素子および電子機器
US20220157876A1 (en) Imaging unit, method of manufacturing imaging unit, and semiconductor device
TWI842757B (zh) 固體攝像元件及攝像裝置
CN113228230A (zh) 摄像装置
US20230268369A1 (en) Wiring structure, method of manufacturing the same, and imaging device
US12027562B2 (en) Imaging element and semiconductor element
US20230275020A1 (en) Wiring structure, method of manufacturing the same, and imaging device
JP2024086835A (ja) 撮像素子および電子機器
TW202234692A (zh) 攝像元件及攝像裝置
CN115769366A (zh) 摄像器件
CN113940058A (zh) 摄像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination