JP5881324B2

JP5881324B2 - 固体撮像装置、固体撮像装置の制御方法、および撮像装置

Info

Publication number: JP5881324B2
Application number: JP2011147171A
Authority: JP
Inventors: 亨近藤
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2011-07-01
Filing date: 2011-07-01
Publication date: 2016-03-09
Anticipated expiration: 2031-07-01
Also published as: JP2013016963A

Description

本発明は、固体撮像装置、固体撮像装置の制御方法、および撮像装置に関する。

近年、ビデオカメラや電子スチルカメラなどの撮像装置が広く一般に普及している。これらの撮像装置（以下、「カメラ」という」には、ＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ：電荷結合素子）型の固体撮像装置や、増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置では、画素がマトリクス状に複数配置されている。そして、増幅型の固体撮像装置では、各画素の受光部である光電変換部で生成、蓄積された信号電荷を、画素内に設けられた増幅部に導き、増幅部によって増幅された信号を画素からの出力信号として出力する。

増幅型の固体撮像装置には、例えば、増幅部に接合型電界効果トランジスタを用いた固体撮像装置や、増幅部にＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）トランジスタを用いたＣＭＯＳ型固体撮像装置などがある。

また、従来から、一般的なＣＭＯＳ型固体撮像装置（以下、「固体撮像装置」ともいう）では、二次元のマトリクス状に配列された各画素の光電変換部で生成、蓄積された信号電荷を、行毎に順次読み出す方式が採用されている。この読み出し方式の場合、各画素の光電変換部における露光のタイミングは、信号電荷の読み出しの開始と終了によって決まり、画素毎に露光のタイミングが異なる。このため、このようなＣＭＯＳ型固体撮像装置を用いて速い動きの被写体を撮像すると、被写体が歪んで撮像されてしまうことがある。

この被写体の歪みをなくすための露光方法として、全ての画素を同じタイミングで露光させることによって、信号電荷の生成、蓄積の同時刻性を実現する同時撮像機能（以下、「グローバルシャッタ機能」という）が提案されている。そして、グローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置の用途も多くなってきている。

グローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置では、通常、光電変換部が生成した信号電荷の読み出しが終了するまで蓄えておく必要があることから、遮光性を持った蓄積容量部を有することが必要となる。従来のグローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置では、全ての画素を同時に露光した後、各光電変換部で生成された信号電荷を、全ての画素同時に、各蓄積容量部に転送して一旦蓄積しておき、蓄積容量部に蓄積された信号電荷を、所定の読み出しタイミングで順次画素信号に変換するようにしている。

しかし、従来のグローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置では、光電変換部と蓄積容量部とを、基板の同一平面上に配置しなければならず、固体撮像装置のチップ面積の増大を避けることができない。さらに、蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中に、光や蓄積容量部のリークに起因するノイズによって、信号の品質が劣化してしまうという問題がある。

このような問題を解決するための技術として、例えば、特許文献１のように、光電変換部が形成された第１の基板と、複数のＭＯＳトランジスタが形成された第２の基板とを、別々に作製し、これらの基板を張り合わせて１つの固体撮像装置とすることにより、固体撮像装置のチップ面積（実装面積）の増大を防ぐ方法が開示されている。特許文献１で開示された技術では、別々に作製した第１の基板と第２の基板とを、接続電極によって電気的に接続している。

特開２０１０−２１９３３９号公報

特許文献１で開示された技術では、従来のグローバルシャッタ機能を有する画素を、２つの基板に分けて構成している。このため、第１の基板のチップ面積の増大を避けることができる。また、第１の基板と第２の基板とを張り合わせた構成にすることによって、蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中の光に起因するノイズによる信号品質の劣化を避けることができる。

図１０は、特許文献１で開示された技術を適用した従来の固体撮像装置の基板の接続構成を示した概観図である。図１０（ａ）には、固体撮像装置１００の第１の基板と第２の基板の接続構成の側面図を示し、図１０（ｂ）には、固体撮像装置１００の第１の基板と第２の基板の接続構成の平面図を示している。

図１０（ａ）に示したように、固体撮像装置１００では、第１の基板に形成された画素部１１と、第２の基板に形成された画素部１２とを基板間接続部１３を介して接続している。より具体的には、画素部１１に光電変換部を形成し、画素部１２に蓄積容量部を形成している。また、基板間接続部１３内では、例えば、バンプによって画素部１１の光電変換部と画素部１２の蓄積容量部とを接続している。このようにして、固体撮像装置１００では、バンプを介して接続された画素部１１と画素部１２との構成によって、固体撮像装置１００の画素アレイ部４０の領域を積層構成で形成している。

しかしながら、固体撮像装置１００では、第１の基板の画素部１１の領域に相当する第２の基板の領域に、画素部１１の光電変換部で生成した信号電荷を蓄積する蓄積容量部を形成する信号保持領域を設け、さらに、固体撮像装置１００の周辺の読出し回路（図１０に示した固体撮像装置制御信号発生回路１０、垂直読出し回路２０、水平読出し回路３０、カラム信号処理回路６０、出力アンプ８０）を、第２の基板内に形成している。そのため、固体撮像装置１００における第２の基板のチップ面積は、第１の基板に比べ大幅に大きくなってしまう。これにより、特許文献１で開示された技術では、第１の基板と第２の基板とを接続した後の固体撮像装置１００のチップ面積は、第２の基板と同様の大きな面積となり、固体撮像装置１００の実装面積は、１枚の基板で製造された固体撮像装置の実装面積よりも大幅に小さくすることができないという問題がある。

また、特許文献１で開示された技術では、第１の基板と第２の基板とを接続した後に、第１の基板の薄膜化、カラーフィルタやマイクロレンズなどの形成を行う工程（製造工程）が開示されている。これは、図１０に示したように第１の基板と第２の基板とのチップ面積が異なる場合には、第１の基板と第２の基板との接続をチップ単位で行い、その後の基板の薄膜化、カラーフィルタやマイクロレンズなどの形成という製造工程もチップ単位で行うことを意味している。

通常、固体撮像装置の製造工程における基板の薄膜化、カラーフィルタやマイクロレンズなどの形成は、ウエハー状態で行われている。特許文献１で開示された技術のように、固体撮像装置の製造工程をチップ状態で行うということは、１枚のウエハーから製造することができるチップの数に応じた回数だけ製造工程を繰り返し行うということになり、さらに、チップ単位で基板の薄膜化、カラーフィルタやマイクロレンズなどの形成を行うための専用の製造装置も必要となってしまう。このため、特許文献１で開示された技術を適用した固体撮像装置１００の製造に係るコストが、非常に高くなってしまうという問題がある。

本発明は、上記の課題認識に基づいてなされたものであり、複数枚のチップを接続することによって構成される固体撮像装置において、固体撮像装置が形成されるそれぞれのチップの大きさの差を少なくすることによって、固体撮像装置のチップ面積（実装面積）の縮小化と、コストの削減を図ることができ、かつ、高品質の画像が得られる固体撮像装置、固体撮像装置の制御方法、および撮像装置を提供することを目的としている。

上記の課題を解決するため、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する固体撮像装置であって、光電変換素子と、前記光電変換素子で発生した信号を読み出す読み出し回路と、前記読み出し回路によって読み出された信号に対して信号処理を行う素子や回路を具備した信号処理回路と、を有し、前記光電変換素子は、前記第１の基板内に配置し、前記読み出し回路は、前記第２の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を読み出し、前記信号処理回路は、当該信号処理回路を構成する素子や回路の内、一部の素子や回路を前記第１の基板内に配置し、当該信号処理回路を構成する残りの素子や回路を前記第２の基板内に配置し、前記接続部を介して、当該第１の基板に配置された素子や回路と当該第２の基板に配置された素子や回路とを電気的に接続する。

また、本発明のある態様に係る固体撮像装置の制御方法は、第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する固体撮像装置の制御方法であって、前記第１の基板内に配置された光電変換素子で発生し前記接続部を経由した信号を、前記第２の基板内に配置された読み出し回路によって読み出す読み出しステップと、一部の素子や回路が前記第１の基板内に配置され、残りの素子や回路が前記第２の基板内に配置され、前記接続部を介して、当該第１の基板に配置された素子や回路と当該第２の基板に配置された素子や回路とが電気的に接続された構成の信号処理回路によって、前記読み出しステップによって読み出された信号に対して信号処理を行う信号処理ステップと、を含む。

また、本発明のある態様に係る撮像装置は、第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する撮像装置であって、光電変換素子と、前記光電変換素子で発生した信号を読み出す読み出し回路と、前記読み出し回路によって読み出された信号に対して信号処理を行う素子や回路を具備した信号処理回路と、を有し、前記光電変換素子は、前記第１の基板内に配置し、前記読み出し回路は、前記第２の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を読み出し、前記信号処理回路は、当該信号処理回路を構成する素子や回路の内、一部の素子や回路を前記第１の基板内に配置し、当該信号処理回路を構成する残りの素子や回路を前記第２の基板内に配置し、前記接続部を介して、当該第１の基板に配置された素子や回路と当該第２の基板に配置された素子や回路とを電気的に接続する。

また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する固体撮像装置であって、光電変換素子と、前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、前記読み出しトランジスタから出力された信号に対して信号処理を行う容量やトランジスタを具備した信号処理回路と、を有し、前記光電変換素子は、前記第１の基板内に配置し、前記読み出しトランジスタは、前記第２の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を出力し、前記信号処理回路は、当該信号処理回路を構成する容量やトランジスタの内、一部の容量やトランジスタを前記第１の基板内に配置し、当該信号処理回路を構成する残りの容量やトランジスタを前記第２の基板内に配置し、前記接続部を介して、当該第１の基板に配置された容量やトランジスタと当該第２の基板に配置された容量やトランジスタとを電気的に接続する。

また、本発明のある態様に係る固体撮像装置の制御方法は、第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する固体撮像装置の制御方法であって、前記第１の基板内に配置された光電変換素子で発生し前記接続部を経由した信号を、前記第２の基板内に配置され、ソースおよびドレインの一方に受ける読み出しトランジスタのソースおよびドレインの他方から出力させる読み出しステップと、一部の容量やトランジスタが前記第１の基板内に配置され、残りの容量やトランジスタが前記第２の基板内に配置され、前記接続部を介して、当該第１の基板に配置された容量やトランジスタと当該第２の基板に配置された容量やトランジスタとが電気的に接続された構成の信号処理回路に、前記読み出しステップで出力された信号に対して信号処理を行わせる信号処理ステップと、を含む。

また、本発明のある態様に係る撮像装置は、第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する撮像装置であって、光電変換素子と、前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、前記読み出しトランジスタから出力された信号に対して信号処理を行う容量やトランジスタを具備した信号処理回路と、を有し、前記光電変換素子は、前記第１の基板内に配置し、前記読み出しトランジスタは、前記第２の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を出力し、前記信号処理回路は、当該信号処理回路を構成する容量やトランジスタの内、一部の容量やトランジスタを前記第１の基板内に配置し、当該信号処理回路を構成する残りの容量やトランジスタを前記第２の基板内に配置し、前記接続部を介して、当該第１の基板に配置された容量やトランジスタと当該第２の基板に配置された容量やトランジスタとを電気的に接続する。

本発明の実施形態によるデジタルカメラの概略構成を示したブロック図である。本発明の第１の実施形態による固体撮像装置の概略構成を示したブロック図である。本第１の実施形態の固体撮像装置の画素アレイ部内の単位画素の概略構成を示した回路図である。本第１の実施形態の固体撮像装置内のカラム信号処理回路の概略構成を示した回路図である。本第１の実施形態の固体撮像装置の基板の接続構成を示した概観図である。本第１の実施形態の固体撮像装置の基板間接続部の配置の一例を模式的に示した図である。本発明の第２の実施形態の固体撮像装置内のカラム信号処理回路の概略構成を示した回路図である。本発明の第３の実施形態の固体撮像装置内のカラム信号処理回路の概略構成を示した回路図である。本発明の第４の実施形態の固体撮像装置の画素アレイ部内の単位画素の概略構成を示した回路図である。従来の固体撮像装置の基板の接続構成を示した概観図である。

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の説明は、例示のために特定の詳細な内容が含まれている。しかし、当業者であれば、以下に説明する詳細な内容に様々な変更を加えた場合であっても、本発明の範囲を超えないことは理解できるであろう。従って、以下に説明する本発明の例示的な実施形態は、権利を請求された発明に対して、一般性を失わせることなく、また、何ら限定をすることもなく、述べられたものである。

図１は、本実施形態によるデジタルカメラ（例えば、デジタル一眼レフレックスカメラシステム）の概略構成を示したブロック図である。ここに示した各構成要素は、ハードウェア的には、コンピュータのＣＰＵやメモリをはじめとする素子で実現することができ、ソフトウェア的にはコンピュータプログラムなどによって実現されるものであるが、ここでは、これらの連携によって実現される機能ブロックとして示している。従って、これらの機能ブロックは、ハードウェア、ソフトウェアの組合せによって、様々な形式で実現できるということは、当業者には理解できるであろう。

図１に示したデジタルカメラ７は、レンズユニット部２、固体撮像装置１、画像信号処理装置３、記録装置４、カメラ制御装置５、表示装置６から構成される。なお、図１に示したデジタルカメラ７は、固体撮像装置１を遮光するためのメカニカルシャッタを搭載せず、全画素同時に露光するグローバル露光を行うデジタルカメラである。

レンズユニット部２は、カメラ制御装置５によってズーム、フォーカス、絞りなどが駆動制御され、被写体像を固体撮像装置１に結像させる。
固体撮像装置１は、カメラ制御装置５によって駆動・制御され、レンズユニット部２を介して固体撮像装置１内に入射した被写体光を画像信号に変換するＭＯＳ型固体撮像装置である。なお、この固体撮像装置１に関する詳細な説明は、後述する。

画像信号処理装置３は、固体撮像装置１から出力された画像信号に対して、信号の増幅、画像データへの変換および各種の補正、画像データの圧縮などの処理を行う。画像信号処理装置３は、各処理における画像データの一時記憶手段として図示しないメモリを利用する。
記録装置４は、半導体メモリなどの着脱可能な記録媒体であり、画像データの記録または読み出しを行う。
表示装置６は、固体撮像装置１に結像され、画像信号処理装置３によって処理された画像データ、または記録装置４から読み出された画像データに基づく画像を表示する液晶などの表示装置である。
カメラ制御装置５は、デジタルカメラ７の全体の制御を行う制御装置である。

＜第１の実施形態＞
次に、デジタルカメラ７に搭載した第１の実施形態の固体撮像装置１について説明する。図２は、本第１の実施形態による固体撮像装置１の概略構成を示したブロック図である。図２において、固体撮像装置１は、固体撮像装置制御信号発生回路１０、垂直読出し回路２０、水平読出し回路３０、複数の単位画素５０で構成された画素アレイ部４０、カラム信号処理回路６０、出力アンプ８０から構成される。

なお、図２に示した固体撮像装置１では、複数の単位画素５０が、７行８列に２次元的に配置された画素アレイ部４０の例を示している。また、図２に示した固体撮像装置１では、カラム信号処理回路６０と、水平読出し回路３０と、出力アンプ８０とを、信号処理回路として構成している。

固体撮像装置制御信号発生回路１０は、垂直読出し回路２０、水平読出し回路３０、およびカラム信号処理回路６０を制御する。
垂直読出し回路２０は、固体撮像装置制御信号発生回路１０からの制御に応じて、画素アレイ部４０内のそれぞれの単位画素５０を制御し、各単位画素５０の画素信号を垂直信号線９０に出力させる。垂直読出し回路２０は、単位画素５０を制御するための制御信号を、画素アレイ部４０に配置された単位画素５０の行毎に出力する。

画素アレイ部４０内のそれぞれの単位画素５０は、入射した被写体光を画素信号に変換し、垂直読出し回路２０から入力された制御信号に応じて、入射した被写体光に応じた画素信号を、垂直信号線９０に出力する。なお、この単位画素５０に関する詳細な説明は、後述する。

カラム信号処理回路６０は、画素アレイ部４０の各列に配置され、固体撮像装置制御信号発生回路１０からの制御に応じて、各列の単位画素５０からそれぞれ垂直信号線９０に出力された画素信号に対してノイズ抑圧など処理を行う、ＣＤＳ（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ：相関二重サンプリング）処理などの処理回路である。カラム信号処理回路６０は、水平読出し回路３０からの制御に応じて、画素信号に対して処理を行った出力信号を、水平信号線７０に出力する。なお、このカラム信号処理回路６０に関する詳細な説明は、後述する。

水平読出し回路３０は、各列に配置されたカラム信号処理回路６０から出力される処理後の出力信号を、水平信号線７０に順次読み出す。水平信号線７０に読み出されたカラム信号処理回路６０の出力信号は、出力アンプ８０を介して固体撮像装置１の外部に出力される。

次に、本第１の実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素５０について説明する。図３は、本第１の実施形態の固体撮像装置１の画素アレイ部４０内の単位画素５０の概略構成を示した回路図である。図３では、１つの単位画素５０を示している。単位画素５０は、入射した被写体光を画素信号に変換し、垂直信号線９０に出力する。図３に示した単位画素５０の概略構成は、従来の固体撮像装置における単位画素の構成と同様の構成である。ただし、本第１の実施形態の固体撮像装置１においては、図３に示したように、それぞれの単位画素５０内の各構成要素を、第１の基板の画素部１１と第２の基板の画素部１２とに分けて配置している。

図３において、単位画素５０は、第１の基板の画素部１１に形成された光電変換部１０１、光電変換部リセットトランジスタ１０２、および第１の転送トランジスタ１０３と、第２の基板の画素部１２に形成された第２の転送トランジスタ１０４、画素リセットトランジスタ１０５、第１の増幅トランジスタ１０６、選択トランジスタ１０７、および電荷蓄積部１１０とから構成される。また、第１の基板の画素部１１と第２の基板の画素部１２とは、基板間接続部１３によって接続される。

基板間接続部１３は、第１の基板と第２の基板とを電気的に接続するための接続部である。基板間接続部１３は、例えば、蒸着法、めっき法で作製されるバンプなどを用いる。なお、第１の基板と第２の基板との間に存在する空間には、接着剤などの絶縁部材を充填させてもよい。第１の基板と第２の基板とは、基板間接続部１３を介して信号の送受信を行う。図３に示した単位画素５０では、第１の基板の画素部１１内の第１の転送トランジスタ１０３と、第２の基板の画素部１２内の第２の転送トランジスタ１０４および電荷蓄積部１１０とが、基板間接続部１３を介して接続されている。

光電変換部１０１は、入射した光を光電変換して信号電荷を発生させ、光電変換信号として蓄積する。第１の転送トランジスタ１０３は、垂直読出し回路２０から入力された制御信号ΦＴＸ１に応じて、光電変換部１０１に蓄積された光電変換信号を、基板間接続部１３を介して電荷蓄積部１１０に転送する。電荷蓄積部１１０は、光電変換信号を保持（蓄積）する容量である。第１の転送トランジスタ１０３によって転送された光電変換信号は、電荷蓄積部１１０に蓄積される。

第２の転送トランジスタ１０４は、垂直読出し回路２０から入力された制御信号ΦＴＸ２に応じて、電荷蓄積部１１０に保持（蓄積）された光電変換信号を、第１の増幅トランジスタ１０６のゲート端子に転送する。第１の増幅トランジスタ１０６は、ゲート端子に転送された光電変換信号に応じた信号電圧を出力する。選択トランジスタ１０７は、垂直読出し回路２０から入力された制御信号ΦＳＥＬに応じて、第１の増幅トランジスタ１０６が出力した信号電圧を、単位画素５０が出力する画素信号として垂直信号線９０に出力する。

光電変換部リセットトランジスタ１０２は、垂直読出し回路２０から入力された制御信号ΦＦＴに応じて、光電変換部１０１を電源電圧ＶＤＤにリセットする。画素リセットトランジスタ１０５は、垂直読出し回路２０から入力された制御信号ΦＲＳＴに応じて、単位画素５０内の信号を電源電圧ＶＤＤにリセットする。

固体撮像装置１では、垂直読出し回路２０が、全ての単位画素５０を同時に制御することによって、グローバルシャッタ機能を実現している。より具体的には、垂直読出し回路２０は、全ての単位画素５０の制御信号ΦＦＴを同時に出力して、全ての単位画素５０の光電変換部１０１による光電変換を同時に開始させる。そして、あらかじめ定められた露光時間が経過した後、垂直読出し回路２０は、全ての単位画素５０の制御信号ΦＴＸ１を同時に出力して、全ての単位画素５０の光電変換部１０１が蓄積した光電変換信号を同時に、電荷蓄積部１１０に転送して保持させる。

その後、固体撮像装置１では、垂直読出し回路２０が、単位画素５０を行毎に順次制御することによって、それぞれの単位画素５０が光電変換した画素信号を、垂直信号線９０に出力する。より具体的には、垂直読出し回路２０は、単位画素５０の行毎に制御信号ΦＴＸ２、制御信号ΦＲＳＴ、制御信号ΦＳＥＬを制御し、それぞれの電荷蓄積部１１０に保持された光電変換信号を、画素信号として垂直信号線９０に順次出力（読み出し）させる。単位画素５０では、それぞれの単位画素５０が読み出されるまでに発生する、リークなどに起因するノイズによる信号の品質の劣化を、電荷蓄積部１１０を設けることによって抑圧している。

次に、本第１の実施形態の固体撮像装置１内のカラム信号処理回路６０について説明する。図４は、本第１の実施形態の固体撮像装置１内のカラム信号処理回路６０の概略構成を示した回路図である。図４では、画素アレイ部４０の１つの列に配置されたカラム信号処理回路６０を示している。カラム信号処理回路６０は、単位画素５０が垂直信号線９０に出力した画素信号に対して、ノイズ抑圧などの処理を行い、処理後の出力信号を水平信号線７０に出力する。

図４に示したカラム信号処理回路６０の概略構成は、従来の固体撮像装置におけるカラム信号処理回路の構成と同様の構成である。ただし、本第１の実施形態の固体撮像装置１においては、図４に示したように、それぞれのカラム信号処理回路６０内の各構成要素を、第１の基板のカラム信号処理領域１４と第２の基板のカラム信号処理領域１５とに分けて配置している。

図４において、カラム信号処理回路６０は、第２の基板のカラム信号処理領域１５に形成された画素電流源２０１、サンプルホールドトランジスタ２０２、クランプトランジスタ２０３、および水平読出しトランジスタ２０４と、第１の基板のカラム信号処理領域１４に形成されたクランプ容量２０５およびサンプルホールド容量２０６とから構成される。また、第１の基板のカラム信号処理領域１４と第２の基板のカラム信号処理領域１５とは、図３に示した単位画素５０における第１の基板の画素部１１と第２の基板の画素部１２との接続と同様に、基板間接続部１３によって接続される。

基板間接続部１３は、図３に示した基板間接続部１３と同様の、第１の基板と第２の基板とを電気的に接続するための接続部であるため、詳細な説明は省略する。図４に示したカラム信号処理回路６０では、第２の基板のカラム信号処理領域１５内のクランプ容量２０５の一方の端子は、第１の基板のカラム信号処理領域１４内のサンプルホールドトランジスタ２０２の一方の端子に、基板間接続部１３を介して接続されている。また、第２の基板のカラム信号処理領域１５内のクランプ容量２０５の他方の端子は、第１の基板のカラム信号処理領域１４内のクランプトランジスタ２０３および水平読出しトランジスタ２０４の一方の端子に、基板間接続部１３を介して接続されている。また、第２の基板のカラム信号処理領域１５内のサンプルホールド容量２０６の一方の端子は、第１の基板のカラム信号処理領域１４内のクランプトランジスタ２０３および水平読出しトランジスタ２０４の一方の端子と、第２の基板のカラム信号処理領域１５内のクランプ容量２０５の他方の端子に接続される基板間接続部１３とに、基板間接続部１３を介して接続されている。

画素電流源２０１は、垂直信号線９０に接続された、単位画素５０の負荷電流源である。クランプトランジスタ２０３は、固体撮像装置制御信号発生回路１０から入力された制御信号ΦＣＬに応じて、サンプルホールド容量２０６およびクランプ容量２０５を固定電位にクランプする。これにより、サンプルホールド容量２０６およびクランプ容量２０５は、クランプされた固定電位を保持する。

サンプルホールドトランジスタ２０２は、固体撮像装置制御信号発生回路１０から入力された制御信号ΦＳＨに応じて、垂直信号線９０とカラム信号処理回路６０との接続を切り替え、サンプルホールド容量２０６に信号を保持させる。水平読出しトランジスタ２０４は、水平読出し回路３０から入力された制御信号ΦＨに応じて、サンプルホールド容量２０６に保持された信号を水平信号線７０に読み出す。

ここで、カラム信号処理回路６０の動作について説明する。最初に、クランプ容量２０５は、サンプルホールドトランジスタ２０２を介して入力された単位画素５０の画素信号のリセット電位と固定電位との差分の電位（以下、「ノイズ電位」という）を保持する。その後、サンプルホールドトランジスタ２０２を介して入力された単位画素５０の画素信号の電位がリセット電位から信号電位に変化すると、クランプ容量２０５は、ノイズ電位と信号電位との差分の電位を出力する。このノイズ電位と信号電位との差分の電位は、単位画素５０をリセットしたときのノイズを抑圧した電位（以下、「ノイズ抑圧電位」という）である。そして、サンプルホールド容量２０６は、クランプ容量２０５から出力されたノイズ抑圧電位を保持する。

このような動作によって、単位画素５０のリセット電位と信号電位との差分処理を行うことができ、単位画素５０から出力された画素信号に含まれるノイズ成分を抑圧することができる。このとき、カラム信号処理回路６０が出力するノイズ抑圧電位の出力電圧は、クランプ容量２０５とサンプルホールド容量２０６との容量比のみに影響される。カラム信号処理回路６０では、図４に示したように、クランプ容量２０５およびサンプルホールド容量２０６のみを第１の基板のカラム信号処理領域１４に形成しているため、第１の基板と第２の基板とによる積層構成であっても、カラム信号処理回路６０におけるノイズ抑圧など処理性能のばらつきを抑圧することができる。

次に、本第１の実施形態の固体撮像装置１における第１の基板と第２の基板との接続について説明する。図５は、本第１の実施形態の固体撮像装置１の基板の接続構成を示した概観図である。図５（ａ）には、固体撮像装置１の第１の基板と第２の基板の接続構成の側面図を示し、図５（ｂ）には、固体撮像装置１の第１の基板と第２の基板の接続構成の平面図を示している。また、図６は、本第１の実施形態の固体撮像装置１の基板間接続部１３の配置の一例を模式的に示した図である。図６（ａ）には、固体撮像装置１の第１の基板と第２の基板の基板間接続部１３の配置の側面図を示し、図６（ｂ）には、固体撮像装置１の第１の基板と第２の基板の基板間接続部１３の配置の平面図を示している。

図５に示したように、固体撮像装置１は、画素アレイ部４０内のそれぞれの単位画素５０を第１の基板の画素部１１と第２の基板の画素部１２とに分けて形成し、第１の基板と第２の基板とを積層構成にして基板間接続部１３によって接続している。これにより、固体撮像装置１では、図１０に示した従来の固体撮像装置１００と同様に、第１の基板のチップ面積、すなわち、画素アレイ部４０のチップ面積の増大と、それぞれの単位画素５０内の電荷蓄積部１１０に蓄積された信号電荷を読み出すまでの待機期間中の光に起因するノイズによる信号品質の劣化を避けることができる。

さらに、固体撮像装置１は、カラム信号処理回路６０を第１の基板のカラム信号処理領域１４と第２の基板のカラム信号処理領域１５とに分けて形成し、第１の基板と第２の基板とを積層構成にしている。これにより、固体撮像装置１では、図１０に示した従来の固体撮像装置１００よりも第２の基板のチップ面積を小さくすることができ、第１の基板と第２の基板とを接続した後の固体撮像装置１のチップ面積（実装面積）を小さくすることができる。

また、第１の基板のカラム信号処理領域１４と第２の基板のカラム信号処理領域１５との接続においては、例えば、図６に示したように、画素アレイ部４０の列毎に基板間接続部１３を配置する位置を変更することもできる。このように、基板間接続部１３の配置を変更することによって、隣り合う２つの基板間接続部１３の接続ピッチを広げることができ、第１の基板と第２の基板とを接続する際の歩留まりの劣化を抑圧することができる。また、基板間接続部１３の間の接続ピッチを広げているため、基板間接続部１３の大きさを大きくすることもできる。これにより、基板間接続部１３における抵抗成分を低減し、カラム信号処理回路６０を第１の基板と第２の基板とに分けたことによる動作速度の低下を抑えることができる。

上記に述べたように、本第１の実施形態における固体撮像装置１では、画素アレイ部４０内のそれぞれの単位画素５０およびカラム信号処理回路６０を、第１の基板と第２の基板とに分けて形成する。これにより、図５をみてわかるように、第１の基板と第２の基板との大きさの差を少なくすることができる。

また、本第１の実施形態における固体撮像装置１では、第１の基板と第２の基板とを別々に作製することできるため、第１の基板と第２の基板とで異なる半導体プロセスや異なる枚数の製造マスクとすることができる。この場合、カラム信号処理回路６０内の容量素子（受動素子）であるクランプ容量２０５およびサンプルホールド容量２０６以外のカラム信号処理回路６０の一部の回路と、水平読出し回路３０と、出力アンプ８０とで構成される信号処理回路を備える第２の基板を、より微細加工が可能な半導体プロセスで製造することが望ましい。これは、カラム信号処理回路６０で使用する容量素子のみを第１の基板に形成しているため、容易に対応することができる。このように、第１の基板と第２の基板とのそれぞれに適した製造を行うことができることにより、固体撮像装置１のコスト低減を図ることができる。

なお、本第１の実施形態における固体撮像装置１では、カラム信号処理回路６０を第１の基板と第２の基板とに分けて形成した場合について説明したが、第１の基板と第２の基板とに分けて形成する固体撮像装置１内の構成要素は、本第１の実施形態の構成に限定されるものではない。例えば、カラム信号処理回路６０、水平読出し回路３０、および出力アンプ８０で構成された信号処理回路、さらには、固体撮像装置制御信号発生回路１０および垂直読出し回路２０を含めた全体の回路構成（受動素子である容量素子や、それ以外の回路も含む）を考慮して、それぞれの構成要素内の回路を第１の基板と第２の基板とに分けて形成することもできる。このようにすることによって、第１の基板と第２の基板とのそれぞれの大きさを、同等の大きさに調節することができる。これにより、第１の基板と第２の基板とを接続した後の固体撮像装置１のチップ面積（実装面積）を、さらに小さくすることができる。

また、第１の基板と第２の基板との大きさを同様または同一の大きさにすることによって、固体撮像装置１の製造する際の第１の基板と第２の基板との接続を、ウエハー状態で行うことができる。そして、基板の薄膜化、カラーフィルタやマイクロレンズなどの形成といった製造工程もウエハー状態で行うことができる。これにより、固体撮像装置１の製造する際のコストを、図１０に示した従来の固体撮像装置１００よりも削減することができる。

なお、本第１の実施形態における固体撮像装置１では、カラム信号処理回路６０内のクランプ容量２０５およびサンプルホールド容量２０６を、第２の基板のカラム信号処理領域１５に配置する場合について説明したが、クランプ容量２０５およびサンプルホールド容量２０６を配置する基板は、本第１の実施形態の構成に限定されるものではない。例えば、クランプ容量２０５またはサンプルホールド容量２０６のいずれか一方を、第１の基板のカラム信号処理領域１４に配置し、クランプ容量２０５またはサンプルホールド容量２０６のいずれか他方を、第２の基板のカラム信号処理領域１５に配置する構成とすることもできる。この場合、カラム信号処理回路６０内における動作速度など、他の要因も考慮して配置する位置を決定することが望ましい。

＜第２の実施形態＞
次に、デジタルカメラ７に搭載した第２の実施形態の固体撮像装置について説明する。なお、本第２の実施形態の固体撮像装置は、図２に示した第１の実施形態の固体撮像装置１内のカラム信号処理回路６０が異なる回路構成となっているのみであり、その他の構成要素は、第１の実施形態の固体撮像装置１と同様である。従って、本第２の実施形態の固体撮像装置の構成要素において、図２に示した第１の実施形態の固体撮像装置１と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。

図７は、本第２の実施形態の固体撮像装置内のカラム信号処理回路６２の概略構成を示した回路図である。カラム信号処理回路６２は、図４に示したカラム信号処理回路６０と同様に、画素アレイ部４０の各列に配置され、固体撮像装置制御信号発生回路１０からの制御に応じて、各列の単位画素５０からそれぞれ垂直信号線９０に出力された画素信号に対してノイズ抑圧など処理を行うＣＤＳ処理などの処理回路である。図７では、画素アレイ部４０の１つの列に配置されたカラム信号処理回路６２を示している。カラム信号処理回路６２は、単位画素５０が垂直信号線９０に出力した画素信号に対して、ノイズ抑圧などの処理を行い、処理後の出力信号を水平信号線７０に出力する。

図７に示したカラム信号処理回路６２の概略構成は、図４に示したカラム信号処理回路６０の構成と同様の構成である。ただし、カラム信号処理回路６２では、図４に示したカラム信号処理回路６０に備えたクランプ容量２０５とサンプルホールド容量２０６とを、それぞれクランプ容量２５０およびクランプ容量２５１と、サンプルホールド容量２６０およびサンプルホールド容量２６１とに分けて形成している。

そして、図７に示したように、クランプ容量２５０およびサンプルホールド容量２６０を第１の基板のカラム信号処理領域１４に、クランプ容量２５１およびサンプルホールド容量２６１を第２の基板のカラム信号処理領域１５に、それぞれ分けて配置している。すなわち、カラム信号処理回路６２では、第２の基板のカラム信号処理領域１５内にもカラム信号処理回路６２内の容量素子（受動素子）であるクランプ容量２５１およびサンプルホールド容量２６１を配置している。なお、カラム信号処理回路６２におけるノイズ抑圧などの処理の動作は、図４に示したカラム信号処理回路６０と同様であるため、詳細な説明は省略する。

上記に述べたように、本第２の実施形態における固体撮像装置でも、第１の実施形態の固体撮像装置１と同様に、画素アレイ部４０内のそれぞれの単位画素５０およびカラム信号処理回路６２を、第１の基板と第２の基板とに分けて形成する。これにより、第１の実施形態における固体撮像装置１と同様の効果を得ることができる。

また、本第２の実施形態における固体撮像装置では、第２の基板内にもカラム信号処理回路６２で使用する容量素子（受動素子）であるクランプ容量２５１およびサンプルホールド容量２６１を形成している。このため、第１の基板と第２の基板とを接続する前に、第２の基板のみでカラム信号処理回路６２を動作させた検査などを行うことができる。このことにより、例えば、第２の基板のみの検査において不良であった第２の基板のチップが含まれる固体撮像装置は、第１の基板と第２の基板とを接続した後の検査を行わないなどの対応を行うことができ、第１の基板と第２の基板とを接続した後の固体撮像装置の検査に係るコストを低減することにより、さらなる固体撮像装置１のコスト低減を図ることができる。なお、第２の基板に形成するクランプ容量２５１およびサンプルホールド容量２６１と、第１の基板に形成するクランプ容量２５０およびサンプルホールド容量２６０とは、それぞれ、第１の基板内の面積と第２の基板内の面積とが同程度となるように割り振ることが望ましい。

＜第３の実施形態＞
次に、デジタルカメラ７に搭載した第３の実施形態の固体撮像装置について説明する。なお、本第３の実施形態の固体撮像装置は、図２に示した第１の実施形態の固体撮像装置１内のカラム信号処理回路６０が異なる回路構成となっているのみであり、その他の構成要素は、第１の実施形態の固体撮像装置１と同様である。従って、本第３の実施形態の固体撮像装置の構成要素においても、図２に示した第１の実施形態の固体撮像装置１と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。

図８は、本第３の実施形態の固体撮像装置内のカラム信号処理回路６３の概略構成を示した回路図である。カラム信号処理回路６３は、図４に示したカラム信号処理回路６０と同様に、画素アレイ部４０の各列に配置され、固体撮像装置制御信号発生回路１０からの制御に応じて、各列の単位画素５０からそれぞれ垂直信号線９０に出力された画素信号に対してノイズ抑圧など処理を行うＣＤＳ処理などの処理回路である。図８では、画素アレイ部４０の１つの列に配置されたカラム信号処理回路６３を示している。カラム信号処理回路６３は、単位画素５０が垂直信号線９０に出力した画素信号に対して、ノイズ抑圧などの処理を行い、処理後の信号を増幅した出力信号を水平信号線７０に出力する。

図８に示したカラム信号処理回路６３の概略構成は、従来の固体撮像装置における増幅機能を備えたカラム信号処理回路の構成と同様の構成である。ただし、本第３の実施形態の固体撮像装置においては、図８に示したように、それぞれのカラム信号処理回路６３内の各構成要素を、第１の基板のカラム信号処理領域１４と第２の基板のカラム信号処理領域１５とに分けて配置している。なお、以下の説明においては、カラム信号処理回路６３の構成要素において、図４に示したカラム信号処理回路６０の構成要素と同様の機能の構成要素には、同一の符号を付加して説明する。

図８において、カラム信号処理回路６３は、第２の基板のカラム信号処理領域１５に形成された画素電流源２０１、サンプルホールドトランジスタ２０２、クランプトランジスタ２０３、水平読出しトランジスタ２０４、クランプ容量２０５、サンプルホールド容量２０６、アンプリセットトランジスタ２０７、およびアンプ回路２１０と、第１の基板のカラム信号処理領域１４に形成された増幅用容量２０８および帰還容量２０９とから構成される。また、第１の基板のカラム信号処理領域１４と第２の基板のカラム信号処理領域１５とは、図３に示した単位画素５０における第１の基板の画素部１１と第２の基板の画素部１２との接続と同様に、基板間接続部１３によって接続される。図８に示したカラム信号処理回路６３では、増幅用容量２０８と、帰還容量２０９と、アンプ回路２１０との構成によって、垂直信号線９０から入力された単位画素５０の画素信号を増幅する、非反転増幅回路を構成している。

基板間接続部１３は、図３に示した基板間接続部１３と同様の、第１の基板と第２の基板とを電気的に接続するための接続部であるため、詳細な説明は省略する。図８に示したカラム信号処理回路６３では、第２の基板のカラム信号処理領域１５内の増幅用容量２０８の一方の端子は、第１の基板のカラム信号処理領域１４内のアンプリセットトランジスタ２０７の一方の端子と、アンプ回路２１０の一方の入力端子とに、基板間接続部１３を介して接続されている。また、第２の基板のカラム信号処理領域１５内の帰還容量２０９の一方の端子は、第１の基板のカラム信号処理領域１４内のアンプリセットトランジスタ２０７の一方の端子およびアンプ回路２１０の一方の入力端子と、第２の基板のカラム信号処理領域１５内の増幅用容量２０８の一方の端子に接続される基板間接続部１３とに、基板間接続部１３を介して接続されている。また、第２の基板のカラム信号処理領域１５内の帰還容量２０９の他方の端子は、第１の基板のカラム信号処理領域１４内のアンプリセットトランジスタ２０７の他方の端子と、サンプルホールドトランジスタ２０２の一方の端子と、アンプ回路２１０の出力端子とに、基板間接続部１３を介して接続されている。

画素電流源２０１は、垂直信号線９０に接続された、単位画素５０の負荷電流源である。クランプトランジスタ２０３は、固体撮像装置制御信号発生回路１０から入力された制御信号ΦＣＬに応じて、クランプ容量２０５を固定電位にクランプする。これにより、クランプ容量２０５は、クランプされた固定電位を保持する。

アンプリセットトランジスタ２０７は、固体撮像装置制御信号発生回路１０から入力された制御信号ΦＲＳに応じて、アンプ回路２１０をリセットする。アンプ回路２１０は、帰還容量２０９と増幅用容量２０８の比率に応じたクランプ後の信号を増幅して出力する。

サンプルホールドトランジスタ２０２は、固体撮像装置制御信号発生回路１０から入力された制御信号ΦＳＨに応じて、アンプ回路２１０によって増幅された出力をサンプルホールド容量２０６に保持させる。水平読出しトランジスタ２０４は、水平読出し回路３０から入力された制御信号ΦＨに応じて、サンプルホールド容量２０６に保持された信号を水平信号線７０に読み出す。

ここで、カラム信号処理回路６３の動作について説明する。最初に、クランプ容量２０５は、単位画素５０が垂直信号線９０に出力した単位画素５０の画素信号のリセット電位と固定電位との差分の電位であるノイズ電位を保持する。その後、単位画素５０が垂直信号線９０に出力した単位画素５０の画素信号の電位がリセット電位から信号電位に変化すると、クランプ容量２０５は、ノイズ電位と信号電位との差分の電位であるノイズ抑圧電位を出力する。そして、サンプルホールド容量２０６は、アンプ回路２１０によって増幅されたノイズ抑圧電位を保持する。

このような動作によって、単位画素５０のリセット電位と信号電位との差分処理、および差分信号の増幅を行うことができ、単位画素５０から出力された画素信号に含まれるノイズ成分を抑圧することができる。このとき、カラム信号処理回路６３が出力するノイズ抑圧電位の出力電圧は、増幅用容量２０８と帰還容量２０９との容量比のみに影響される。カラム信号処理回路６３では、図８に示したように、増幅用容量２０８および帰還容量２０９のみを第１の基板のカラム信号処理領域１４に形成しているため、第１の基板と第２の基板とによる積層構成であっても、カラム信号処理回路６３におけるノイズ抑圧など処理性能のばらつきを抑圧することができる。

上記に述べたように、本第３の実施形態における固体撮像装置でも、第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置と同様に、画素アレイ部４０内のそれぞれの単位画素５０およびカラム信号処理回路６３を、第１の基板と第２の基板とに分けて形成する。これにより、第１の実施形態における固体撮像装置１および第２の実施形態の固体撮像装置と同様の効果を得ることができる。さらに、本第３の実施形態における固体撮像装置では、増幅したノイズ抑圧後の出力信号を得ることができる。

また、本第３の実施形態における固体撮像装置では、カラム信号処理回路６３が信号を増幅する際に使用する容量素子（受動素子）である増幅用容量２０８と帰還容量２０９とのみを、第２の基板内に形成している。このため、アンプリセットトランジスタ２０７を制御して、アンプ回路２１０をリセットした状態にしておくことによって、第１の基板と第２の基板とを接続する前に、第２の基板のみでカラム信号処理回路６３を動作させた検査などを行うことができる。このことにより、第２の実施形態の固体撮像装置と同様に、さらなる固体撮像装置のコスト低減を図ることができる。

なお、本第３の実施形態における固体撮像装置では、カラム信号処理回路６３内の増幅用容量２０８と帰還容量２０９とを、第１の基板のカラム信号処理領域１４に形成した場合について説明したが、増幅用容量２０８と帰還容量２０９との形成方法は、本第３の実施形態の構成に限定されるものではない。例えば、増幅用容量２０８と帰還容量２０９とを、図７に示したカラム信号処理回路６２内のクランプ容量２５０および２５１と、サンプルホールド容量２６０および２６１と同様に、それぞれ分けて形成し、第１の基板のカラム信号処理領域１４と第２の基板のカラム信号処理領域１５とに、それぞれ分けて配置する構成とすることもできる。また、例えば、カラム信号処理回路６３内のクランプ容量２０５およびサンプルホールド容量２０６を、図４に示したカラム信号処理回路６０と同様に第１の基板のカラム信号処理領域１４内に配置することや、図７に示したカラム信号処理回路６２と同様に分けて形成して第１の基板のカラム信号処理領域１４と第２の基板のカラム信号処理領域１５とに分けて配置する構成とすることもできる。

＜第４の実施形態＞
次に、デジタルカメラ７に搭載した第４の実施形態の固体撮像装置について説明する。なお、本第４の実施形態の固体撮像装置は、図２に示した第１の実施形態の固体撮像装置１の画素アレイ部４０内の単位画素５０が異なる回路構成となっているのみであり、その他の構成要素は、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置、または第３の実施形態の固体撮像装置と同様である。従って、本第４の実施形態の固体撮像装置の構成要素において、図２に示した第１の実施形態の固体撮像装置１と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。

図９は、本第４の実施形態の固体撮像装置の画素アレイ部４０内の単位画素５２の概略構成を示した回路図である。単位画素５２は、図３に示した単位画素５０と同様に、入射した被写体光を画素信号に変換し、垂直読出し回路２０から入力された制御信号に応じて、入射した被写体光に応じた画素信号を、垂直信号線９０に出力する。図９では、１つの単位画素５２を示している。なお、以下の説明においては、単位画素５２の構成要素において、図３に示した単位画素５０の構成要素と同様の機能の構成要素には、同一の符号を付加して説明する。

図９において、単位画素５２は、第１の基板の画素部１１に形成された光電変換部１０１、第１の転送トランジスタ１０３、画素リセットトランジスタ１０５、および第１の増幅トランジスタ１０６と、第２の基板の画素部１２に形成された選択トランジスタ１０７、画素内サンプルホールドトランジスタ１０８、画素内クランプトランジスタ１０９、電荷蓄積部１１０、第２の増幅トランジスタ１１１、第１の画素負荷トランジスタ１１２、および画素内クランプ容量１１３とから構成される。また、第１の基板の画素部１１と第２の基板の画素部１２とは、基板間接続部１３によって接続される。

基板間接続部１３は、図３に示した基板間接続部１３と同様の、第１の基板と第２の基板とを電気的に接続するための接続部であるため、詳細な説明は省略する。図９に示した単位画素５２では、第１の基板の画素部１１内の第１の増幅トランジスタ１０６と、第２の基板の画素部１２内の第１の画素負荷トランジスタ１１２および画素内クランプ容量１１３とが、基板間接続部１３を介して接続されている。

光電変換部１０１は、入射した光を光電変換して信号電荷を発生させ、光電変換信号として蓄積する。第１の転送トランジスタ１０３は、垂直読出し回路２０から入力された制御信号ΦＴＸに応じて、光電変換部１０１に蓄積された光電変換信号を、第１の増幅トランジスタ１０６のゲート端子に転送する。第１の増幅トランジスタ１０６は、ゲート端子に転送された光電変換信号に応じた信号電圧を出力する。画素リセットトランジスタ１０５は、垂直読出し回路２０から入力された制御信号ΦＲＳＴに応じて、単位画素５２内の信号を電源電圧ＶＤＤにリセットする。

第１の画素負荷トランジスタ１１２は、垂直読出し回路２０から入力された制御信号ΦＢｉａｓに応じて、第１の増幅トランジスタ１０６の負荷として機能する。第１の画素負荷トランジスタ１１２は、第１の増幅トランジスタ１０６を駆動するための電流を、第１の増幅トランジスタ１０６に供給する。画素内クランプ容量１１３は、第１の増幅トランジスタ１０６から出力される信号電圧を保持（蓄積）する容量である。画素内クランプトランジスタ１０９は、垂直読出し回路２０から入力された制御信号ΦＣＬＰに応じて、電荷蓄積部１１０および画素内クランプ容量１１３を固定電位にクランプする。これにより、電荷蓄積部１１０および画素内クランプ容量１１３は、クランプされた固定電位を保持する。画素内サンプルホールドトランジスタ１０８は、垂直読出し回路２０から入力された制御信号ΦＳＨＰに応じて、電荷蓄積部１１０に信号を保持させる。電荷蓄積部１１０は、画素内サンプルホールドトランジスタ１０８を介して入力された信号電圧を保持（蓄積）する容量である。

単位画素５２では、第１の画素負荷トランジスタ１１２、画素内クランプトランジスタ１０９、画素内サンプルホールドトランジスタ１０８、電荷蓄積部１１０、および画素内クランプ容量１１３の構成によって、リークなどに起因するノイズの除去処理を単位画素５２内で行う。そして、電荷蓄積部１１０は、ノイズ除去処理された信号を保持（蓄積）する。なお、電荷蓄積部１１０としては、単位面積当たりのリーク電流（暗電流）が少ない容量であるＭＩＭ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＭｅｔａｌ）容量や、ＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）容量を使用することがより望ましい。これにより、ノイズに対する耐性が向上し、高品質な信号を得ることができる。

第２の増幅トランジスタ１１１は、ゲート端子の電圧、すなわち、電荷蓄積部１１０に蓄積されたノイズ除去処理された信号に応じた信号電圧を出力する。選択トランジスタ１０７は、垂直読出し回路２０から入力された制御信号ΦＳＥＬに応じて、第２の増幅トランジスタ１１１が出力した信号電圧を、単位画素５２が出力する画素信号として垂直信号線９０に出力する。

本第４の実施形態の固体撮像装置では、垂直読出し回路２０が、全ての単位画素５２を同時に制御することによって、グローバルシャッタ機能を実現している。より具体的には、垂直読出し回路２０は、全ての単位画素５２の制御信号ΦＲＳＴおよび制御信号ΦＴＸを同時に出力して、全ての単位画素５２の光電変換部１０１による光電変換を同時に開始させる。そして、あらかじめ定められた露光時間が経過した後、垂直読出し回路２０は、全ての単位画素５２の制御信号ΦＴＸを同時に出力して、全ての単位画素５２の光電変換部１０１が蓄積した光電変換信号を同時に、第１の増幅トランジスタ１０６のゲート端子に転送する。このとき、垂直読出し回路２０は、全ての単位画素５２の制御信号ΦＳＨＰ、制御信号ΦＣＬＰ、制御信号ΦＢｉａｓ、制御信号ΦＲＳＴを制御することによって、光電変換信号の増幅とノイズ除去処理とを行い、ノイズを除去した信号を電荷蓄積部１１０に保持させる。

その後、本第４の実施形態の固体撮像装置では、垂直読出し回路２０が、単位画素５２を行毎に順次制御することによって、それぞれの単位画素５２が光電変換し、ノイズを除去した画素信号を、垂直信号線９０に出力する。より具体的には、垂直読出し回路２０は、単位画素５２の行毎に制御信号ΦＣＬＰ、制御信号ΦＳＥＬを制御し、それぞれの電荷蓄積部１１０に保持されたノイズ除去処理後の光電変換信号を、画素信号として垂直信号線９０に順次出力（読み出し）させる。単位画素５２では、それぞれの単位画素５２が読み出されるまでに発生する、リークなどに起因するノイズによる信号の品質の劣化を、電荷蓄積部１１０を設け、さらに、増幅およびノイズを除去した信号を電荷蓄積部１１０に保持させることによって、図３に示した単位画素５０よりもさらに抑圧している。

上記に述べたように、本第４の実施形態における固体撮像装置では、それぞれの単位画素５２内で、電荷蓄積部１１０に蓄積された信号電荷を読み出すまでの待機期間中の光や蓄積容量のリークなどに起因するノイズによる信号品質の劣化を抑圧することができる。これにより、カラム信号処理回路によるノイズ抑圧などの処理と組み合わせることによって、さらに高品質な画像を得ることができる。しかも、本第４の実施形態における固体撮像装置でも、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置、および第３の実施形態の固体撮像装置と同様に、画素アレイ部４０内のそれぞれの単位画素５２およびカラム信号処理回路を、第１の基板と第２の基板とに分けて形成している。これにより、高品質な画像を得ることができ、かつ固体撮像装置のチップ面積（実装面積）の縮小化およびコストの削減が図られた固体撮像装置を提供することができる。

上記に述べたように、本発明を実施するための形態によれば、固体撮像装置の画素アレイ部４０内のそれぞれの単位画素５０および信号処理回路を、第１の基板と第２の基板とに分けて形成する。これにより、固体撮像装置を形成する第１の基板と第２の基板との大きさの差を少なくすることができる。このことにより、固体撮像装置の製造工程をウエハーの状態で行うことができ、固体撮像装置の製造に係るコストの削減を図ることができる。

さらに、本発明を実施するための形態によれば、固体撮像装置を形成する第１の基板と第２の基板とを別々に作製することできるため、第１の基板と第２の基板とのそれぞれに適した半導体プロセスを使用することができる。これにより、固体撮像装置のコスト低減を図ることができる。

また、本発明を実施するための形態によれば、ノイズ低減処理などを行う信号処理回路を、第１の基板と第２の基板とに分けて形成するため、小さなチップ面積（実装面積）で信号処理回路を実現することができ、高品質な画像を得ることができる固体撮像装置を実現することができる。

なお、本発明のある態様に係る固体撮像装置は、本実施形態においては、例えば、固体撮像装置１に対応し、撮像装置は、例えば、デジタルカメラ７に対応し、接続部は、例えば、基板間接続部１３に対応する。また、本発明のある態様に係る光電変換素子は、本実施形態においては、例えば、光電変換部１０１に対応し、読み出し回路は、例えば、第１の転送トランジスタ１０３または第２の転送トランジスタ１０４と、選択トランジスタ１０７とに対応し、信号処理回路は、例えば、カラム信号処理回路６０と、水平読出し回路３０と、出力アンプ８０とに対応する。

また、本発明のある態様に係る画素部は、本実施形態においては、例えば、画素アレイ部４０に対応し、画素部の領域は、例えば、第１の基板の画素部１１と第２の基板の画素部１２とに対応し、他の領域は、例えば、第１の基板のカラム信号処理領域１４と第２の基板のカラム信号処理領域１５とに対応する。また、本発明のある態様に係る信号処理回路を構成する一部の素子や回路は、本実施形態においては、例えば、クランプ容量２０５とサンプルホールド容量２０６とに対応し、信号処理回路を構成する残りの素子や回路は、例えば、画素電流源２０１と、サンプルホールドトランジスタ２０２と、クランプトランジスタ２０３と、水平読出しトランジスタ２０４とに対応する。

また、本発明のある態様に係る画素は、本実施形態においては、例えば、単位画素５０または単位画素５２に対応し、増幅回路は、例えば、第１の増幅トランジスタ１０６に対応し、負荷回路は、例えば、第１の画素負荷トランジスタ１１２に対応し、信号蓄積回路は、例えば、電荷蓄積部１１０に対応し、ノイズ低減回路は、例えば、画素内サンプルホールドトランジスタ１０８と画素内クランプ容量１１３とに対応する。

また、本発明のある態様に係る受動素子は、本実施形態においては、例えば、クランプ容量２０５と、サンプルホールド容量２０６と、クランプ容量２５０と、クランプ容量２５１と、サンプルホールド容量２６０と、サンプルホールド容量２６１と、増幅用容量２０８と、帰還容量２０９とに対応する。また、本発明のある態様に係るノイズ信号低減回路は、本実施形態においては、例えば、カラム信号処理回路６０に対応し、信号増幅回路および信号増幅アンプは、例えば、アンプ回路２１０または出力アンプ８０に対応する。

また、本発明のある態様に係る転送回路および転送トランジスタは、本実施形態においては、例えば、第１の転送トランジスタ１０３に対応し、第１増幅回路および第１増幅トランジスタは、例えば、第１の増幅トランジスタ１０６に対応し、第１リセット回路および第１リセットトランジスタは、例えば、画素リセットトランジスタ１０５に対応する。また、本発明のある態様に係るアナログメモリ回路は、本実施形態においては、例えば、画素内クランプ容量１１３と、電荷蓄積部１１０と、画素内サンプルホールドトランジスタ１０８とに対応し、第２増幅回路および第２増幅トランジスタは、例えば、第２の増幅トランジスタ１１１に対応し、第２リセット回路および第２リセットトランジスタは、例えば、画素内クランプトランジスタ１０９に対応する。

なお、本発明における具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。例えば、本発明を実施するための形態においては、第１の基板の画素部１１と第２の基板の画素部１２との接続を、それぞれの単位画素５０毎に行った場合について説明したが、第１の基板の画素部１１と第２の基板の画素部１２との接続を、複数の単位画素５０をまとめた単位で行うこともできる。また、例えば、本発明を実施するための形態においては、基板間接続部１３を千鳥状に配置することによって基板間接続部１３の接続ピッチを広げる場合について説明したが、基板間接続部１３を画素アレイ部４０の複数列の単位でまとめ、まとめた単位内で基板間接続部１３の配置をずらして、基板間接続部１３の接続ピッチを広げることもできる。

また、本発明における回路構成および駆動方法の具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。例えば、画素や信号処理回路の構成要素および駆動方法が変わった場合においても、固体撮像装置、単位画素、またはカラム信号処理回路内の構成要素や回路構成に応じて駆動方法を変更することによって対応することができる。

また、画素の行方向および列方向の配置は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において画素を配置する行方向および列方向の数を変更することができる。

以上、本発明を実施するための形態をもとに説明したが、各構成要素や各処理プロセスの任意の組み合わせ、本発明の表現をコンピュータプログラムプロダクトなどに変換したものもまた、本発明の態様として有効である。ここで、コンピュータプログラムプロダクトとは、プログラムコードが記録された記録媒体（ＤＶＤ媒体、ハードディスク媒体、メモリ媒体など）、プログラムコードが記録されたコンピュータ、プログラムコードが記録されたインターネットシステム（例えば、サーバとクライアント端末を含むシステム）など、プログラムコードが記録された記録媒体、装置、機器やシステムをいう。この場合、上述した各構成要素や各処理プロセスは各モジュールで実装され、その実装されたモジュールからなるプログラムコードはコンピュータプログラムプロダクト内に記録される。

例えば、本発明のある態様に係るコンピュータプログラムプロダクトは、第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する固体撮像装置の処理をコンピュータに実行させるためのプログラムコードが記録されたコンピュータプログラムプロダクトであって、前記第１の基板内に配置された光電変換素子で発生し前記接続部を経由した信号を、前記第２の基板内に配置された読み出し回路によって読み出す読み出しモジュールと、
一部の素子や回路が前記第１の基板内に配置され、残りの素子や回路が前記第２の基板内に配置され、前記接続部を介して、当該第１の基板に配置された素子や回路と当該第２の基板に配置された素子や回路とが電気的に接続された構成の信号処理回路によって、前記読み出しモジュールによって読み出された信号に対して信号処理を行う信号処理モジュールと、を含むプログラムコードが記録されたコンピュータプログラムプロダクトである。

また、例えば、図１に示したデジタルカメラ７の各構成要素による処理を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、当該記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、デジタルカメラ７に係る上述した種々の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものであってもよい。また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、フラッシュメモリ等の書き込み可能な不揮発性メモリ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。

さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（例えばＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ））のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。

以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。

また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とを電気的に接続する接続手段によって、前記第１の基板と前記第２の基板とを電気的に接続する固体撮像装置であって、光電変換手段と、前記光電変換手段で発生した信号を読み出す読み出し手段と、前記読み出し手段によって読み出された信号に対して信号処理を行う手段を具備した信号処理手段と、を有し、前記光電変換手段は、前記第１の基板内に配置し、前記読み出し手段は、前記第２の基板内に配置し、前記光電変換手段で発生し前記接続手段を経由した信号を読み出し、前記信号処理手段は、当該信号処理手段を構成する手段の内、一部の手段を前記第１の基板内に配置し、当該信号処理手段を構成する残りの手段を前記第２の基板内に配置し、前記接続手段を介して、当該第１の基板に配置された手段と当該第２の基板に配置された手段とを電気的に接続する、ことを特徴とする固体撮像装置であってもよい。

また、本発明のある態様に係る撮像装置は、第１の基板と第２の基板とを電気的に接続する接続手段によって、前記第１の基板と前記第２の基板とを電気的に接続する撮像装置であって、光電変換手段と、前記光電変換手段で発生した信号を読み出す読み出し手段と、前記読み出し手段によって読み出された信号に対して信号処理を行う手段を具備した信号処理手段と、を有し、前記光電変換手段は、前記第１の基板内に配置し、前記読み出し手段は、前記第２の基板内に配置し、前記光電変換手段で発生し前記接続手段を経由した信号を読み出し、前記信号処理手段は、当該信号処理手段を構成する手段の内、一部の手段を前記第１の基板内に配置し、当該信号処理手段を構成する残りの手段を前記第２の基板内に配置し、前記接続手段を介して、当該第１の基板に配置された手段と当該第２の基板に配置された手段とを電気的に接続する、ことを特徴とする撮像装置であってもよい。

また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とを電気的に接続する接続手段によって、前記第１の基板と前記第２の基板とを電気的に接続する固体撮像装置であって、光電変換手段と、前記光電変換手段で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、前記読み出しトランジスタから出力された信号に対して信号処理を行う容量やトランジスタを具備した信号処理手段と、を有し、前記光電変換手段は、前記第１の基板内に配置し、前記読み出しトランジスタは、前記第２の基板内に配置し、前記光電変換手段で発生し前記接続手段を経由した信号を出力し、前記信号処理手段は、当該信号処理手段を構成する容量やトランジスタの内、一部の容量やトランジスタを前記第１の基板内に配置し、当該信号処理手段を構成する残りの容量やトランジスタを前記第２の基板内に配置し、前記接続手段を介して、当該第１の基板に配置された容量やトランジスタと当該第２の基板に配置された容量やトランジスタとを電気的に接続する、ことを特徴とする固体撮像装置であってもよい。

また、本発明のある態様に係る撮像装置は、第１の基板と第２の基板とを電気的に接続する接続手段によって、前記第１の基板と前記第２の基板とを電気的に接続する撮像装置であって、光電変換手段と、前記光電変換手段で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、前記読み出しトランジスタから出力された信号に対して信号処理を行う容量やトランジスタを具備した信号処理手段と、を有し、前記光電変換手段は、前記第１の基板内に配置し、前記読み出しトランジスタは、前記第２の基板内に配置し、前記光電変換手段で発生し前記接続手段を経由した信号を出力し、前記信号処理手段は、当該信号処理手段を構成する容量やトランジスタの内、一部の容量やトランジスタを前記第１の基板内に配置し、当該信号処理手段を構成する残りの容量やトランジスタを前記第２の基板内に配置し、前記接続手段を介して、当該第１の基板に配置された容量やトランジスタと当該第２の基板に配置された容量やトランジスタとを電気的に接続する、ことを特徴とする撮像装置であってもよい。

以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の代替物、変形、等価物による変更を行うこともできる。従って、本発明の範囲は、上記の説明を参照して決められるものではなく、請求項によって決められるべきであり、均等物の全ての範囲も含まれる。また、上述した特徴は、いずれも、好ましいか否かを問わず、他の特徴と組み合わせてもよい。また、請求項において、明示的に断らない限り、各構成要素は１またはそれ以上の数量である。また、請求項において「〜のための手段」のような語句を用いて明示的に記載する場合を除いて、請求項が、ミーンズ・プラス・ファンクションの限定を含むものと解してはならない。

また、本発明の実施形態に係る固体撮像装置は、２枚の基板が接続部により接続されていてもよいし、３枚以上の基板が接続部で接続されていてもよい。３枚以上の基板が接続部で接続される固体撮像装置の場合、そのうちの２枚が請求項に係る第１の基板と第２の基板に相当する。

１・・・固体撮像装置
２・・・レンズユニット部
３・・・画像信号処理装置
４・・・記録装置
５・・・カメラ制御装置
６・・・表示装置
７・・・デジタルカメラ
１０・・・固体撮像装置制御信号発生回路
２０・・・垂直読出し回路
３０・・・水平読出し回路
４０・・・画素アレイ部
５０，５２・・・単位画素
１１・・・画素部
１２・・・画素部
１０１・・・光電変換部
１０２・・・光電変換部リセットトランジスタ
１０３・・・第１の転送トランジスタ
１０４・・・第２の転送トランジスタ
１０５・・・画素リセットトランジスタ
１０６・・・第１の増幅トランジスタ
１０７・・・選択トランジスタ
１０８・・・画素内サンプルホールドトランジスタ
１０９・・・画素内クランプトランジスタ
１１０・・・電荷蓄積部
１１１・・・第２の増幅トランジスタ
１１２・・・第１の画素負荷トランジスタ
１１３・・・画素内クランプ容量
１３・・・基板間接続部
６０，６２，６３・・・カラム信号処理回路
１４・・・カラム信号処理領域
１５・・・カラム信号処理領域
２０１・・・画素電流源
２０２・・・サンプルホールドトランジスタ
２０３・・・クランプトランジスタ
２０４・・・水平読出しトランジスタ
２０５・・・クランプ容量
２０６・・・サンプルホールド容量
２０７・・・アンプリセットトランジスタ
２０８・・・増幅用容量
２０９・・・帰還容量
２１０・・・アンプ回路
７０・・・水平信号線
８０・・・出力アンプ
９０・・・垂直信号線
１００・・・固体撮像装置

Claims

第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する固体撮像装置であって、
光電変換素子と、
前記光電変換素子で発生した信号を読み出す読み出し回路と、
前記読み出し回路によって読み出された信号に対して信号処理を行う素子や回路を具備した信号処理回路と、
を有し、
前記光電変換素子は、
前記第１の基板内に配置し、
前記読み出し回路は、
前記第２の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を読み出し、
前記信号処理回路は、
当該信号処理回路を構成する素子や回路の内、一部の素子や回路を前記第１の基板内に配置し、当該信号処理回路を構成する残りの素子や回路を前記第２の基板内に配置し、前記接続部を介して、当該第１の基板に配置された素子や回路と当該第２の基板に配置された素子や回路とを電気的に接続する、
ことを特徴とする固体撮像装置。
前記第１の基板は、
前記光電変換素子を配置した画素部の領域以外の他の領域に、前記信号処理回路の一部の素子や回路を配置する、
ことを特徴とする請求項１に記載の固体撮像装置。
前記他の領域は、
前記光電変換素子を配置した画素部の領域のみが含まれる場合の前記第１の基板の大きさと、前記読み出し回路および前記信号処理回路を構成する全ての素子や回路を配置した場合の前記第２の基板の大きさとの差分よりも小さい領域である、
ことを特徴とする請求項２に記載の固体撮像装置。
前記画素部の領域と前記他の領域とを含む前記第１の基板の大きさと、前記読み出し回路および前記信号処理回路の残りの素子や回路を配置した前記第２の基板の大きさとを、同様の大きさにする、
ことを特徴とする請求項２に記載の固体撮像装置。
前記光電変換素子を配置した画素部の領域のみが含まれる場合の前記第１の基板の大きさが、前記読み出し回路および前記信号処理回路を構成する全ての素子や回路を配置した場合の前記第２の基板の大きさよりも小さい場合、
前記第２の基板内に配置された前記信号処理回路の一部の素子や回路を移動して配置するための前記他の領域を拡張することによって、前記第１の基板の大きさを拡張すると共に、前記第２の基板内の前記信号処理回路の残りの素子や回路を配置する領域を縮小することによって、前記第２の基板の大きさを縮小し、前記第１の基板の大きさと前記第２の基板の大きさとを同様の大きさにする、
ことを特徴とする請求項４に記載の固体撮像装置。
前記第１の基板に配置された前記光電変換素子と、前記第２の基板に配置された前記読み出し回路とによって、当該固体撮像装置における画素を構成し、
前記画素は、
前記読み出し回路が読み出した前記光電変換素子で発生した信号を、当該画素からの出力信号として出力する、
ことを特徴とする請求項１に記載の固体撮像装置。
前記画素は、
前記第１の基板に配置され、前記光電変換素子で発生した信号を増幅した増幅信号を出力する増幅回路と、
前記第２の基板に配置され、前記増幅回路の負荷となる負荷回路と、
前記第２の基板に配置され、前記増幅回路が出力した前記増幅信号を蓄積する信号蓄積回路とを、さらに有し、
前記信号蓄積回路に蓄積された前記増幅信号を、当該画素からの出力信号として出力する、
ことを特徴とする請求項６に記載の固体撮像装置。
全ての前記画素の前記光電変換素子を同時にリセットし、
予め定めた時間が経過した後、前記光電変換素子で発生した信号を、全ての前記画素の前記増幅回路によって同時に増幅し、
当該増幅した増幅信号を、全ての前記画素の前記信号蓄積回路に同時に蓄積し、
前記信号蓄積回路に蓄積された前記増幅信号を、前記読み出し回路によって順次読み出して、当該画素からの出力信号として出力する、
ことを特徴とする請求項７に記載の固体撮像装置。
前記信号処理回路は、
受動素子を、さらに有し、
前記信号処理回路内の前記受動素子を含む一部の素子や回路を、前記光電変換素子を配置した前記第１の基板内の画素部の領域以外の他の領域に配置する、
ことを特徴とする請求項６に記載の固体撮像装置。
前記他の領域は、
前記光電変換素子を配置した画素部の領域のみが含まれる場合の前記第１の基板の大きさと、前記読み出し回路および前記信号処理回路を構成する全ての素子や回路を配置した場合の前記第２の基板の大きさとの差分よりも小さい領域である、
ことを特徴とする請求項９に記載の固体撮像装置。
前記画素部の領域と前記他の領域とを含む前記第１の基板の大きさと、前記読み出し回路および前記信号処理回路の残りの素子や回路を配置した前記第２の基板の大きさとを、同様の大きさにする、
ことを特徴とする請求項９に記載の固体撮像装置。
前記光電変換素子を配置した画素部の領域のみが含まれる場合の前記第１の基板の大きさが、前記読み出し回路および前記信号処理回路を構成する全ての素子や回路を配置した場合の前記第２の基板の大きさよりも小さい場合、
前記第２の基板内に配置された前記信号処理回路の前記受動素子を含む一部の素子や回路を移動して配置するための前記他の領域を拡張することによって、前記第１の基板の大きさを拡張すると共に、前記第２の基板内の前記信号処理回路の残りの素子や回路を配置する領域を縮小することによって、前記第２の基板の大きさを縮小し、前記第１の基板の大きさと前記第２の基板の大きさとを同様の大きさにする、
ことを特徴とする請求項１１に記載の固体撮像装置。
前記受動素子は、
前記画素から出力された出力信号を保持する容量素子である、
ことを特徴とする請求項９に記載の固体撮像装置。
前記信号処理回路は、
信号増幅回路を、さらに有する、
ことを特徴とする請求項９に記載の固体撮像装置。
前記信号処理回路は、
前記読み出された信号中のノイズを低減するノイズ信号低減回路を、さらに具備し、
前記ノイズ信号低減回路内に含まれる素子や回路の内、受動素子に相当する素子や回路を、当該信号処理回路の一部の素子や回路として、前記第１の基板内に配置する、
ことを特徴とする請求項１に記載の固体撮像装置。
前記ノイズ信号低減回路内に含まれる素子や回路の内、前記ノイズ信号低減回路内の前記受動素子に相当する素子や回路以外の素子や回路を、当該信号処理回路の残りの素子や回路として、前記第２の基板内に配置する、
ことを特徴とする請求項１５に記載の固体撮像装置。
前記信号処理回路は、
前記読み出された信号中のノイズを低減するノイズ信号低減回路を、さらに具備し、
前記ノイズ信号低減回路に含まれる受動素子に相当する素子は、複数の素子によって構成されており、
前記ノイズ信号低減回路内に含まれる素子や回路の内、一部の受動素子に相当する素子を含む素子や回路を、当該信号処理回路の一部の素子や回路として、前記第１の基板内に配置する、
ことを特徴とする請求項１に記載の固体撮像装置。
前記ノイズ信号低減回路は、
信号増幅回路を有しており、
前記ノイズ信号低減回路内に含まれる素子や回路の内、前記信号増幅回路を含む素子や回路を、当該信号処理回路の残りの素子や回路として、前記第２の基板内に配置する、
ことを特徴とする請求項１７に記載の固体撮像装置。
前記信号処理回路の一部の素子や回路は、
前記信号処理回路を構成する全ての素子や回路の内、基板に配置したときの面積が相対的に大きい素子や回路である、
ことを特徴とする請求項１に記載の固体撮像装置。
当該固体撮像装置は、
前記第１の基板に配置された前記光電変換素子と、前記第２の基板に配置された前記読み出し回路とによって構成される画素が、行列状に複数配置されており、
前記信号処理回路は、
行列状に配置された複数の画素のそれぞれの列に対応して、複数配置されている、
ことを特徴とする請求項１に記載の固体撮像装置。
前記画素の列方向に配置された前記信号処理回路の前記接続部は、
前記画素の列方向に並ばないように、
当該信号処理回路を構成する素子や回路を配置した領域内で、
隣接する他の前記信号処理回路の前記接続部の配置位置とずらして配置する、
ことを特徴とする請求項２０に記載の固体撮像装置。
前記光電変換素子で発生した信号を蓄積する信号蓄積回路を、さらに有し、
前記読み出し回路は、
前記信号蓄積回路に蓄積された信号を読み出す、
ことを特徴とする請求項１に記載の固体撮像装置。
前記信号蓄積回路は、
前記第２の基板に配置される、
ことを特徴とする請求項２２に記載の固体撮像装置。
前記光電変換素子で発生した信号を増幅した増幅信号を出力する増幅回路を、さらに有し、
前記信号蓄積回路は、
前記増幅回路によって増幅された前記増幅信号を蓄積する、
ことを特徴とする請求項２２に記載の固体撮像装置。
前記増幅回路によって増幅された前記増幅信号中のノイズを低減するノイズ低減回路を、さらに有し、
前記信号蓄積回路は、
前記ノイズ低減回路によってノイズが低減された増幅信号を蓄積する、
ことを特徴とする請求項２４に記載の固体撮像装置。
前記増幅回路は、
前記光電変換素子で発生した信号をゲートに受け、ソースおよびドレインの一方から前記増幅信号を出力する増幅トランジスタを含む、
ことを特徴とする請求項２５に記載の固体撮像装置。
前記ノイズ低減回路は、
前記増幅トランジスタのソースおよびドレインの一方に、直接または間接に接続され、出力された前記増幅信号をクランプするためのクランプ容量と、
前記クランプ容量に直接または間接に接続され、クランプされた前記増幅信号をサンプルホールドするサンプルホールドトランジスタと、
を含み、
前記信号蓄積回路は、
前記サンプルホールドトランジスタによってサンプルホールドされた前記増幅信号を蓄積する、
ことを特徴とする請求項２６に記載の固体撮像装置。
前記接続部における前記第１の基板側の接続点、および前記接続部における前記第２の基板側の接続点は、
前記光電変換素子の出力端子から前記信号蓄積回路の入力端子までに至る経路上の、いずれかの位置に配置される、
ことを特徴とする請求項２２に記載の固体撮像装置。
前記接続部は、バンプである、
ことを特徴とする請求項１に記載の固体撮像装置。
前記接続部は、
前記第１の基板の表面に形成された第１の電極と、前記第２の基板の表面に形成され、前記第１の電極と貼り合わされた第２の電極とを有する、
ことを特徴とする請求項１に記載の固体撮像装置。
前記第２の基板は、
前記光電変換素子に入射する光が照射される前記第１の基板の表面とは反対側の表面と接続される、
ことを特徴とする請求項１に記載の固体撮像装置。
前記第１の基板の画素部は、
前記光電変換素子と、
前記光電変換素子で発生した信号を転送する転送回路と、
前記光電変換素子で発生した信号を増幅する第１増幅回路と、
前記第１増幅回路の入力部をリセットする第１リセット回路と、
を有し、
前記第２の基板の画素部は、
アナログメモリ回路と、
前記アナログメモリ回路の信号を増幅する第２増幅回路と、
前記第２増幅回路の入力部をリセットする第２リセット回路と、
を有する、
ことを特徴とする請求項１に記載の固体撮像装置。
第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する固体撮像装置の制御方法であって、
前記第１の基板内に配置された光電変換素子で発生し前記接続部を経由した信号を、前記第２の基板内に配置された読み出し回路によって読み出す読み出しステップと、
一部の素子や回路が前記第１の基板内に配置され、残りの素子や回路が前記第２の基板内に配置され、前記接続部を介して、当該第１の基板に配置された素子や回路と当該第２の基板に配置された素子や回路とが電気的に接続された構成の信号処理回路によって、前記読み出しステップによって読み出された信号に対して信号処理を行う信号処理ステップと、
を含む、
ことを特徴とする固体撮像装置の制御方法。
第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する撮像装置であって、
光電変換素子と、
前記光電変換素子で発生した信号を読み出す読み出し回路と、
前記読み出し回路によって読み出された信号に対して信号処理を行う素子や回路を具備した信号処理回路と、
を有し、
前記光電変換素子は、
前記第１の基板内に配置し、
前記読み出し回路は、
前記第２の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を読み出し、
前記信号処理回路は、
当該信号処理回路を構成する素子や回路の内、一部の素子や回路を前記第１の基板内に配置し、当該信号処理回路を構成する残りの素子や回路を前記第２の基板内に配置し、前記接続部を介して、当該第１の基板に配置された素子や回路と当該第２の基板に配置された素子や回路とを電気的に接続する、
ことを特徴とする撮像装置。
第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する固体撮像装置であって、
光電変換素子と、
前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、
前記読み出しトランジスタから出力された信号に対して信号処理を行う容量やトランジスタを具備した信号処理回路と、
を有し、
前記光電変換素子は、
前記第１の基板内に配置し、
前記読み出しトランジスタは、
前記第２の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を出力し、
前記信号処理回路は、
当該信号処理回路を構成する容量やトランジスタの内、一部の容量やトランジスタを前記第１の基板内に配置し、当該信号処理回路を構成する残りの容量やトランジスタを前記第２の基板内に配置し、前記接続部を介して、当該第１の基板に配置された容量やトランジスタと当該第２の基板に配置された容量やトランジスタとを電気的に接続する、
ことを特徴とする固体撮像装置。
前記第１の基板は、
前記光電変換素子を配置した画素部の領域以外の他の領域に、前記信号処理回路の一部の容量やトランジスタを配置する、
ことを特徴とする請求項３５に記載の固体撮像装置。
前記第１の基板に配置された前記光電変換素子と、前記第２の基板に配置された前記読み出しトランジスタとによって、当該固体撮像装置における画素を構成し、
前記画素は、
前記第１の基板に配置され、前記光電変換素子で発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を出力する増幅トランジスタと、
前記第２の基板に配置され、前記増幅トランジスタの負荷となる負荷トランジスタと、
前記第２の基板に配置され、前記増幅トランジスタが出力した前記増幅信号を蓄積する信号蓄積容量とを、さらに有し、
前記読み出しトランジスタが読み出した、前記信号蓄積容量に蓄積された前記増幅信号を、当該画素からの出力信号として出力する、
ことを特徴とする請求項３５に記載の固体撮像装置。
前記信号処理回路は、
信号増幅アンプを、さらに有する、
ことを特徴とする請求項３５に記載の固体撮像装置。
前記信号処理回路は、
前記読み出された信号中のノイズを低減するノイズ信号低減回路を、さらに具備し、
前記ノイズ信号低減回路内に含まれる容量やトランジスタの内、受動素子に相当する容量やトランジスタを、当該信号処理回路の一部の容量やトランジスタとして、前記第１の基板内に配置する、
ことを特徴とする請求項３５に記載の固体撮像装置。
前記ノイズ信号低減回路内に含まれる容量やトランジスタの内、前記ノイズ信号低減回路内の前記受動素子に相当する容量やトランジスタ以外の容量やトランジスタを、当該信号処理回路の残りの容量やトランジスタとして、前記第２の基板内に配置する、
ことを特徴とする請求項３９に記載の固体撮像装置。
前記信号処理回路は、
前記読み出された信号中のノイズを低減するノイズ信号低減回路を、さらに具備し、
前記ノイズ信号低減回路に含まれる受動素子に相当する容量は、複数の容量によって構成されており、
前記ノイズ信号低減回路内に含まれる容量やトランジスタの内、一部の受動素子に相当する容量を、当該信号処理回路の一部の容量として、前記第１の基板内に配置する、
ことを特徴とする請求項３５に記載の固体撮像装置。
前記ノイズ信号低減回路は、
信号増幅アンプを有しており、
前記ノイズ信号低減回路内に含まれる容量やトランジスタの内、前記信号増幅アンプを含む容量やトランジスタを、当該信号処理回路の残りの容量やトランジスタとして、前記第２の基板内に配置する、
ことを特徴とする請求項４１に記載の固体撮像装置。
前記光電変換素子で発生した信号を蓄積する信号蓄積容量を、さらに有し、
前記読み出しトランジスタは、
前記信号蓄積容量に蓄積された信号を読み出す、
ことを特徴とする請求項３５に記載の固体撮像装置。
前記信号蓄積容量は、
前記第２の基板に配置される、
ことを特徴とする請求項４３に記載の固体撮像装置。
前記光電変換素子で発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を出力する増幅トランジスタを、さらに有し、
前記信号蓄積容量は、
前記増幅トランジスタが出力した前記増幅信号を蓄積する、
ことを特徴とする請求項４３に記載の固体撮像装置。
前記増幅トランジスタのソースおよびドレインの一方に、直接または間接に接続され、出力された前記増幅信号をクランプするクランプ容量と、
前記クランプ容量に直接または間接に接続され、当該クランプ容量によってクランプされた増幅信号をソースおよびドレインの一方に受け、サンプルホールドしてソースおよびドレインの他方から出力するサンプルホールドトランジスタとを、さらに有し、
前記信号蓄積容量は、
前記サンプルホールドトランジスタによってサンプルホールドされた増幅信号を蓄積する、
ことを特徴とする請求項４５に記載の固体撮像装置。
前記第１の基板の画素部は、
前記光電変換素子と、
前記光電変換素子で発生した信号がソースおよびドレインの一方に接続され、前記光電変換素子で発生した信号をソースおよびドレインのもう一方に出力する転送トランジスタと、
前記転送トランジスタが出力した信号をゲートに受け、ソースおよびドレインの一方から第１の増幅信号を出力する第１増幅トランジスタと、
前記第１増幅トランジスタのゲートをリセットする第１リセットトランジスタと、
を有し、
前記第２の基板の画素部は、
アナログメモリ回路と、
前記アナログメモリ回路の信号をゲートに受け、ソースおよびドレインの一方から第２の増幅信号を出力する第２増幅トランジスタと、
前記第２増幅トランジスタのゲートをリセットする第２リセットトランジスタと、
を有する、
ことを特徴とする請求項３５に記載の固体撮像装置。
第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する固体撮像装置の制御方法であって、
前記第１の基板内に配置された光電変換素子で発生し前記接続部を経由した信号を、前記第２の基板内に配置され、ソースおよびドレインの一方に受ける読み出しトランジスタのソースおよびドレインの他方から出力させる読み出しステップと、
一部の容量やトランジスタが前記第１の基板内に配置され、残りの容量やトランジスタが前記第２の基板内に配置され、前記接続部を介して、当該第１の基板に配置された容量やトランジスタと当該第２の基板に配置された容量やトランジスタとが電気的に接続された構成の信号処理回路に、前記読み出しステップで出力された信号に対して信号処理を行わせる信号処理ステップと、
を含む、
ことを特徴とする固体撮像装置の制御方法。
第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する撮像装置であって、
光電変換素子と、
前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、
前記読み出しトランジスタから出力された信号に対して信号処理を行う容量やトランジスタを具備した信号処理回路と、
を有し、
前記光電変換素子は、
前記第１の基板内に配置し、
前記読み出しトランジスタは、
前記第２の基板内に配置し、前記光電変換素子で発生し前記接続部を経由した信号を出力し、
前記信号処理回路は、
当該信号処理回路を構成する容量やトランジスタの内、一部の容量やトランジスタを前記第１の基板内に配置し、当該信号処理回路を構成する残りの容量やトランジスタを前記第２の基板内に配置し、前記接続部を介して、当該第１の基板に配置された容量やトランジスタと当該第２の基板に配置された容量やトランジスタとを電気的に接続する、
ことを特徴とする撮像装置。