TW202101527A - 攝像裝置及攝像裝置之製造方法以及半導體裝置 - Google Patents

攝像裝置及攝像裝置之製造方法以及半導體裝置 Download PDF

Info

Publication number
TW202101527A
TW202101527A TW109108081A TW109108081A TW202101527A TW 202101527 A TW202101527 A TW 202101527A TW 109108081 A TW109108081 A TW 109108081A TW 109108081 A TW109108081 A TW 109108081A TW 202101527 A TW202101527 A TW 202101527A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor
wiring
layer
semiconductor substrate
Prior art date
Application number
TW109108081A
Other languages
English (en)
Inventor
松本光市
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202101527A publication Critical patent/TW202101527A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明之一實施形態之攝像裝置具備：第1基板，其於第1半導體基板具有進行光電轉換之感測器像素；第2基板，其於第2半導體基板具有輸出基於自感測器像素輸出之電荷之像素信號之讀出電路，並且積層於第1基板；及配線，其在第1半導體基板與第2半導體基板之間於與第1半導體基板平行之方向延伸，並且至少一部分具有由半導體層與金屬層積層而成之積層區域。

Description

攝像裝置及攝像裝置之製造方法以及半導體裝置
本發明係關於一種具有三維構造之攝像裝置及攝像裝置之製造方法以及半導體裝置。
先前，二維構造之攝像裝置之每個像素之面積之微細化係藉由導入微細製程及提高安裝密度而實現。近年來，為了實現攝像裝置之進一步之小型化及像素之高密度化，開發有三維構造之攝像裝置。於三維構造之攝像裝置，例如，具有複數個感測器像素之半導體基板與具有對利用各感測器像素獲得之信號進行處理之信號處理電路之半導體基板相互積層。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2010-245506號公報
然，於三維構造之攝像裝置，期望寄生電容之降低。
期望提供一種可降低寄生電容之攝像裝置及攝像裝置之製造方法以及半導體裝置。
本發明之一實施形態之攝像裝置具備：第1基板，其於第1半導體基板具有進行光電轉換之感測器像素；第2基板，其於第2半導體基板具有輸出基於自感測器像素輸出之電荷之像素信號之讀出電路，並且積層於第1基板；及配線，其在第1半導體基板與第2半導體基板之間於與第1半導體基板平行之方向延伸，並且至少一部分具有由半導體層與金屬層積層而成之積層區域。
本發明之一實施形態之攝像裝置之製造方法係於具有進行光電轉換之感測器像素之第1半導體基板上形成第1層間絕緣膜，於第1層間絕緣膜上形成於與第1半導體基板平行之方向上延伸之半導體層，於第1層間絕緣膜及半導體層上形成第2層間絕緣膜，形成具有輸出基於自感測器像素輸出之電荷之像素信號之讀出電路的第2半導體基板，於第2半導體基板之特定區域形成貫通至半導體層之開口部，藉由在開口部內之半導體層上積層金屬層，而形成至少一部分具有半導體層與金屬層之積層區域之配線。
本發明之一實施形態之半導體裝置具備：第1器件層；第2器件層；及配線，其設置於第1器件層與第2器件層之間，並且至少一部分具有由半導體層與金屬層積層而成之積層區域。
於本發明之一實施形態之攝像裝置及攝像裝置之製造方法以及半導體裝置中，藉由設為至少一部分具有由半導體層與金屬層積層而成之積層區域之配線構造，可於第1半導體基板與第2半導體基板之間形成配線，例如於第1半導體基板之法線方向上延伸之貫通配線之數量削減。或者，貫通配線之高度之和減少。
以下，參照圖式對本發明中之一實施形態詳細地進行說明。以下之說明係本發明之一具體例，且本發明不限定於以下態樣。又，本發明關於各圖所示之各構成要素之配置或尺寸、尺寸比等，亦不限定於其等。再者，說明之順序如下所述。 1.第1實施形態(於第1半導體基板與第2半導體基板之間設置有具有積層構造之配線之例) 1-1.半導體裝置之構成 1-2.半導體裝置之製造方法 1-3.攝像裝置之構成 1-4.作用、效果 2.第2實施形態(於第1半導體基板與第2半導體基板之間設置有局部具有積層構造之配線之例) 3.第3實施形態(於傳輸電晶體之閘極上直接設置有配線之例) 4.第4實施形態(將傳輸電晶體之閘極與配線一體形成之例) 5.第5實施形態(於第1半導體基板與第2半導體基板之間及第2半導體基板與第3半導體基板之間設置有具有積層構造之配線之例) 6.變化例 6-1.變化例1(使用垂直型TG之例) 6-2.變化例2(於面板外緣使用Cu-Cu接合之例) 6-3.變化例3(對每一個感測器像素設置有FD之例) 6-4.變化例4(於感測器像素與讀出電路之間設置有偏移之例) 6-5.變化例5(設置有讀出電路之矽基板成為島狀之例) 6-6.變化例6(設置有讀出電路之矽基板成為島狀之例) 6-7.變化例7(利用一般之行ADC(Analog-to-Digital Converter，類比數位轉換器)電路構成行信號處理電路之例) 6-8.變化例8(將3個基板積層而構成攝像裝置之例) 6-9.變化例9(將邏輯電路設置於第1基板、第2基板之例) 6-10.變化例10(將邏輯電路設置於第3基板之例) 7.適用例 8.應用例
＜1.第1實施形態＞ (1-1.半導體裝置之構成) 圖1係模式性地表示本發明之第1實施形態之半導體裝置(半導體裝置1)之主要部分之垂直方向(Y軸方向)之剖面構成之一例者。半導體裝置1係具有由器件層A1與器件層A2積層而成之三維構造之半導體裝置，且具有於器件層A1與器件層A2之間之配線層B設置有由半導體層W1與金屬層W2積層而成之配線W的構成。該半導體裝置1例如可適用於具有三維構造之攝像裝置。因此，使用下述之攝像裝置1A之構成進行說明。關於攝像裝置1A之詳細構成，將於下文進行敍述。
攝像裝置1A係由第1基板10、第2基板20及第3基板30積層而成者，上述第1基板10係於半導體基板11具有進行光電轉換之感測器像素12，上述第2基板20係於半導體基板21具有輸出基於自感測器像素12輸出之電荷之圖像信號之讀出電路22，上述第3基板30具有邏輯電路32(信號處理電路)(參照圖7)。該半導體基板11相當於上述器件層A1，半導體基板21相當於上述器件層A2。於半導體裝置1，於第1基板10與第2基板20之積層體中，在半導體基板11與半導體基板21之間設置有配線49，該配線49於與半導體基板11平行之方向上延伸，並且由半導體層49A與金屬層49B積層而成。該半導體層49A、金屬層49B及配線49分別相當於上述半導體層W1、金屬層W2及配線W。
圖2係表示感測器像素12、讀出電路22及邏輯電路32(垂直驅動電路33)之一例者。圖3A係表示器件層A1中之佈局者，圖3B係表示器件層A2及配線層B中之佈局者。於圖3A及圖3B中例示出共有1個浮動擴散部FD之2×2即4個感測器像素12之構成。方便起見，將與共有該1個浮動擴散部FD之2×2即4個感測器像素12對應之單位區域稱為單位區域12X。再者，圖1所示之剖面係與圖3A及圖3B所示之I-I線及II-II線對應者。但，I-I線及II-II線係為了方便而表示者，並非與圖1完全一致。
第1基板10係於半導體基板11具有進行光電轉換之複數個感測器像素12。半導體基板11相當於本發明之「第1半導體基板」及「第1器件層」之一具體例。複數個感測器像素12呈矩陣狀設置於第1基板10中之像素區域13內。第1基板10中，每4個感測器像素12共有暫時保持自光電二極體PD輸出之電荷之浮動擴散部FD。各感測器像素12具有相互共通之構成要素。第2基板20係於半導體基板21中，每4個感測器像素12各具有1個輸出基於自感測器像素12輸出之電荷之像素信號之讀出電路22。半導體基板21相當於本發明之「第2半導體基板」及「第2器件層」之一具體例。第3基板30係於半導體基板31具有對像素信號進行處理之邏輯電路32。半導體基板31相當於本發明之「第3半導體基板」之一具體例。邏輯電路32如圖2所示，例如具有垂直驅動電路33。
各感測器像素12例如具有光電二極體PD、與光電二極體PD電性連接之傳輸電晶體TR、及暫時保持經由傳輸電晶體TR自光電二極體PD輸出之電荷之浮動擴散部FD。光電二極體PD之陰極電性連接於傳輸電晶體TR之源極，光電二極體PD之陽極電性連接於基準電位線(例如接地)。傳輸電晶體TR之汲極電性連接於浮動擴散部FD，傳輸電晶體TR之閘極例如經由下述之像素驅動線23而電性連接於垂直驅動電路33。
4個感測器像素12共有之浮動擴散部FD係電性連接於共通之讀出電路22之輸入端。讀出電路22例如具有重設電晶體RST、選擇電晶體SEL及放大電晶體AMP。重設電晶體RST之源極(讀出電路22之輸入端)電性連接於浮動擴散部FD，重設電晶體RST之汲極電性連接於電源線VDD及放大電晶體AMP之汲極。放大電晶體AMP之源極電性連接於選擇電晶體SEL之汲極，放大電晶體AMP之閘極電性連接於重設電晶體RST之源極。於本實施形態中，如上所述，第1基板10中，每個感測器像素12具有光電二極體PD及傳輸電晶體TR，且每4個感測器像素12共有浮動擴散部FD。於單位區域12X內設置於各感測器像素12之4個傳輸閘極TG係以包圍1個浮動擴散部FD之方式配置。又，重設電晶體RST及選擇電晶體SEL與放大電晶體AMP如圖3B所示，沿著單位區域12X之對向之一對邊分別配置。
接下來，利用圖1對半導體裝置1之垂直方向之剖面構成進行說明。如上所述，半導體裝置1具有第1基板10及第2基板20依次積層而成之構成。
第1基板10係於半導體基板11之正面(面11S1)上積層絕緣層46作為層間絕緣膜51之一部分而構成。半導體基板11包括矽基板。半導體基板11例如具有：p型井42，其包括p型半導體區域；及光電二極體PD41，其包括與p型井42不同之導電型(具體而言，n型)之半導體區域。半導體基板11係於p型井42內具有浮動擴散部FD作為與p型井42不同之導電型(具體而言，n型)之半導體區域。又，半導體基板11係於p型井42內具有與p型井42相同之導電型(具體而言，p型)且雜質濃度較p型井42高之接觸用擴散層42P。即，第1基板10成為於半導體基板11之面11S1側(與光入射面側為相反側、第2基板20側)之一部分設置有傳輸電晶體TR、浮動擴散部FD及接觸用擴散層42P的構成。
第2基板20係於半導體基板21上積層絕緣層52作為層間絕緣膜51之一部分而構成。半導體基板21包括矽基板。第2基板20中，每4個感測器像素12具有1個讀出電路22。第2基板20成為於半導體基板21之正面(面21S1)側之一部分設置有讀出電路22之構成。第2基板20進而於與半導體基板21相同之層內具有絕緣層53作為層間絕緣膜51之一部分。第2基板20例如於絕緣層52內具有連接於讀出電路22(具體而言，重設電晶體RST)之連接部59。第2基板20例如進而於絕緣層52上具有連接配線55。連接配線55係將連接部59與下述之貫通配線54連接者，藉此，浮動擴散部FD與讀出電路22電性連接。
由第1基板10及第2基板20構成之積層體具有設置於層間絕緣膜51內之貫通配線54。貫通配線54相當於本發明之「第1貫通配線」之一具體例。上述積層體係針對每個感測器像素12具有1條貫通配線54。貫通配線54係於半導體基板21之法線方向(Y軸方向)上延伸，且貫通層間絕緣膜51中包含絕緣層53之部位而設置。第1基板10及第2基板20係藉由貫通配線54而相互電性連接。具體而言，貫通配線54係與連接配線55及連接部59一起將浮動擴散部FD與讀出電路22電性連接。
由第1基板10及第2基板20構成之積層體進而具有設置於層間絕緣膜51內之貫通配線47、48。上述積層體係針對每4個感測器像素12具有例如1條以上之貫通配線47及1條貫通配線48。貫通配線47、48分別於半導體基板21之法線方向上延伸，且貫通層間絕緣膜51中包含絕緣層53之部位而設置。第1基板10及第2基板20係藉由貫通配線47、48而相互電性連接。具體而言，貫通配線47將半導體基板11之接觸用擴散層42P與第2基板20內之配線(具體而言，垂直信號線24)電性連接。貫通配線48之詳情將於下文進行敍述，但一端設置於半導體基板11與半導體基板21之間，並且連接於在與半導體基板11平行之方向上延伸之配線49，另一端連接於第2基板20內之配線(具體而言，像素驅動線23)，將傳輸電晶體TR之傳輸閘極TG與垂直驅動電路33電性連接。該貫通配線48例如形成於下述之圖27所示之周邊區域14。
由第1基板10及第2基板20構成之積層體進而於層間絕緣膜51內具有配線49。配線49相當於上述配線W，並且相當於本發明之「配線」之一具體例。具體而言，配線49係設置於構成第1基板10之半導體基板11與構成第2基板20之半導體基板21之間之絕緣層46內。配線49係與通孔49V及貫通配線48一起將傳輸電晶體TR之傳輸閘極TG與垂直驅動電路33電性連接者。配線49係針對配置於單位區域12X內之4個感測器像素12之各者各設置有1條。即，於單位區域12X內，如圖3B所示，4條配線49X1、49X2、49X3、49X4例如呈帶狀排列配置於重設電晶體RST及選擇電晶體SEL與放大電晶體AMP之間。各配線49X1、49X2、49X3、49X4可藉由將連接各傳輸電晶體TR1、TR2、TR3、TR4之傳輸閘極TG與各配線49X1、49X2、49X3、49X4之通孔49V1、49V2、49V3、49V4相互錯開地設置而相互獨立地形成。
配線49具有半導體層49A與金屬層49B自半導體基板11側依次積層而成之積層構造。作為半導體層49A之材料，例如可列舉Si、Ge、SiGe、SiC、ZnSe、GaAs、GaP、InP、InN、GaN、InGaN、GaAlAs、IGaAs、GaInNAs、InGaAlP、ZnO、IGZO、MoS2 、MoSe2 、MoTe2 、WS2 、WSe2 、WTe2 、ZrS2 、ZrSe2 、ZrTe2 、HfS2 、HfSe2 、HfTe2 、石墨烯、磷烯及碳奈米管之聚合物或者非晶質或單晶體。作為金屬層49B之材料，例如可列舉鎢(W)、鋁(Al)、鈷(Co)、鎳(Ni)及鉑(Pt)中之1種或2種以上或者上述金屬中之任一種與矽(Si)之化合物(矽化物)。配線49與傳輸閘極TG係經由通孔49V而連接。作為通孔49V之材料，可列舉就半導體層49A所列舉之半導體。配線49與垂直驅動電路33係經由貫通配線48而連接。作為貫通配線48之材料，可列舉就金屬層49B所列舉之金屬。
(1-2.半導體裝置之製造方法) 接下來，對半導體裝置1之製造方法進行說明。圖4A～圖4F係表示半導體裝置1之製造過程之一例者。
首先，於半導體基板11形成p型井42及元件分離部43、p型井層44。繼而，於半導體基板11形成光電二極體PD41、傳輸電晶體TR及浮動擴散部FD(圖4A)。藉此，於半導體基板11形成感測器像素12。繼而，於半導體基板11上形成絕緣層46A。繼而，於傳輸電晶體TR之傳輸閘極(TG)上設置貫通絕緣層46A之開口46H，然後例如使用多晶矽形成埋設開口46H之通孔49V及於與半導體基板11平行之方向上延伸之半導體層49A(圖4B)。繼而，於絕緣層46A及半導體層49A上形成絕緣層46B(圖4C)。以此方式，形成第1基板10。
繼而，將半導體基板21貼合於第1基板10上，然後形成貫通半導體基板21之開口21H，將半導體基板21分離為複數個區塊21A。其後，以填埋開口21H之方式形成絕緣層53。繼而，於半導體基板21之各區塊21A形成包含放大電晶體AMP等之讀出電路22(圖4D)。繼而，於半導體基板21上形成絕緣層52A，然後於與半導體層49A上對應之位置形成貫通絕緣層52A、53、46之開口H1(圖4E)。
繼而，於半導體層49A上形成金屬層49B(圖4F)。金屬層49B可使用矽化物化而形成。例如，於半導體層49A上濺鍍例如鈷(Co)或鎳(Ni)，然後進行退火處理。其後，將未反應部分去除，再次進行退火處理。藉此，於半導體層49A上形成金屬層49B。除此以外，金屬層49B亦可使用選擇CVD(Chemical Vapor Deposition，化學氣相沈積)而形成。例如可藉由使用氟化鎢(WF6 )及矽烷(SiH4 )之選擇CVD而於半導體層49A上選擇性地形成包括W膜之金屬層49B。
繼而，以填埋開口H1之方式於絕緣層52A及金屬層49B上成膜絕緣層，藉此，形成絕緣層52。以此方式，形成包括絕緣層46、52、53之層間絕緣膜51(圖4G)。繼而，於層間絕緣膜51形成貫通孔51H1、51H2、51H3、51H4(圖4H)。具體而言，於層間絕緣膜51中與讀出電路22對向之部位形成貫通絕緣層52之貫通孔51H1。又，於層間絕緣膜51中與浮動擴散部FD對向之部位形成貫通層間絕緣膜51之貫通孔51H2。進而，於層間絕緣膜51中與接觸用擴散層42P對向之部位形成貫通層間絕緣膜51之貫通孔51H3。進而，又，於與配線49對向之部位形成貫通層間絕緣膜51之貫通孔51H4。
繼而，藉由將導電性材料填埋於貫通孔51H1、51H2、51H3、51H4，而於貫通孔51H1內形成貫通配線54，並且於貫通孔51H2內形成連接部59。又，於貫通孔51H3內形成貫通配線47，於貫通孔51H4內形成貫通配線48。繼而，於絕緣層52上形成將貫通配線54與連接部59相互電性連接之連接配線55(圖4I)。以此方式，形成第2基板20，製造圖1所示之半導體裝置1。
圖5係模式性地表示與圖1所示之半導體裝置1對應之具有一般之三維構造之半導體裝置100之垂直方向(Y軸方向)之剖面構成者。圖6A係表示器件層A100中之佈局者，圖6B係表示器件層A200中之佈局者。再者，圖5所示之剖面係與圖6A及圖6B所示之III-III線及IV-IV線對應者。但，III-III線及IV-IV線係為了方便而表示者，並非與圖1完全一致。
如圖5、圖6A、圖6B所示，於具有一般之三維構造之半導體裝置100，將傳輸電晶體TR之傳輸閘極TG與垂直驅動線(未圖示)電性連接之複數條(半導體裝置100中為4條)貫通配線1048以並行之方式形成於將浮動擴散部FD與讀出電路22電性連接之貫通配線1054之周圍。因此，貫通配線1054與貫通配線1048之間之電容(寄生電容)變大。
與此相對，於本實施形態中，於器件層A1與器件層A2之間之配線層B內形成配線W，該配線W於與器件層A1平行之方向上延伸，並且由半導體層W1與金屬層W2積層而成。藉此，於器件層A1及器件層A2之積層方向上延伸之貫通配線之總數削減。藉此，可使貫通配線間之寄生電容降低。
(1-3.攝像裝置之構成) 接下來，對適用上述之半導體裝置1之構成之攝像裝置1A詳細地進行說明。圖7係表示本發明之第1實施形態之攝像裝置(攝像裝置1A)之垂直方向之剖面構成之一例者。圖8係表示圖7所示之攝像裝置1A之概略構成之一例者。本實施形態之攝像裝置1A係由3個基板(第1基板10、第2基板20及第3基板30)依次積層而成者。
如上所述，第1基板10係於半導體基板11具有進行光電轉換之複數個感測器像素12。複數個感測器像素12呈矩陣狀設置於第1基板10中之像素區域13內。第1基板10中，每4個感測器像素12共有暫時保持自光電二極體PD輸出之電荷之浮動擴散部FD。第2基板20係於半導體基板21中，每4個感測器像素12各具有1個輸出基於自感測器像素12輸出之電荷之像素信號之讀出電路22。第2基板20具有於列方向上延伸之複數條像素驅動線23、及於行方向上延伸之複數條垂直信號線24。再者，複數條像素驅動線23例如亦可設置於第1基板10側(例如，半導體基板11與半導體基板21之間之層間絕緣膜51內)。第3基板30係於半導體基板31具有對像素信號進行處理之邏輯電路32。半導體基板31相當於本發明之「第3半導體基板」之一具體例。邏輯電路32例如具有垂直驅動電路33、行信號處理電路34、水平驅動電路35及系統控制電路36。邏輯電路32(具體而言，水平驅動電路35)將每個感測器像素12之輸出電壓Vout輸出至外部。於邏輯電路32中，例如亦可於與源極電極及汲極電極相接之雜質擴散區域之表面形成包含CoSi2 或NiSi等使用自對準矽化物(Self Aligned Silicide)製程所形成之矽化物的低電阻區域。
垂直驅動電路33例如以列為單位依次選擇複數個感測器像素12。行信號處理電路34例如對自垂直驅動電路33所選擇之列之各感測器像素12輸出之像素信號實施相關雙取樣(Correlated Double Sampling：CDS)處理。行信號處理電路34例如藉由實施CDS處理，而提取像素信號之信號位準，並保持與各感測器像素12之受光量對應之像素資料。水平驅動電路35例如將保持於行信號處理電路34之像素資料依次輸出至外部。系統控制電路36例如控制邏輯電路32內之各區塊(垂直驅動電路33、行信號處理電路34及水平驅動電路35)之驅動。
圖9係表示感測器像素12及讀出電路22之一例者。以下，對如圖3A所示般4個感測器像素12共有1個浮動擴散部FD及1個讀出電路22之情形進行說明。此處，所謂「共有」係指將4個感測器像素12之輸出輸入至共通之浮動擴散部FD及讀出電路22。
各感測器像素12具有相互共通之構成要素。於圖9中，為了將各感測器像素12之構成要素相互區別，而於各感測器像素12之構成要素之符號之末尾附加識別編號(1、2、3、4)。以下，於必須將各感測器像素12之構成要素相互區別之情形時，於各感測器像素12之構成要素之符號之末尾附加識別編號，於無須將各感測器像素12之構成要素相互區別之情形時，省略各感測器像素12之構成要素之符號之末尾之識別編號。
各感測器像素12例如具有光電二極體PD、與光電二極體PD電性連接之傳輸電晶體TR、及暫時保持經由傳輸電晶體TR自光電二極體PD輸出之電荷之浮動擴散部FD。光電二極體PD相當於本發明之「光電轉換元件」之一具體例。光電二極體PD進行光電轉換而產生與受光量對應之電荷。如上所述，光電二極體PD之陰極電性連接於傳輸電晶體TR之源極，光電二極體PD之陽極電性連接於基準電位線(例如接地)。傳輸電晶體TR之汲極電性連接於浮動擴散部FD，傳輸電晶體TR之閘極電性連接於像素驅動線23。傳輸電晶體TR例如係CMOS(Complementary Metal Oxide Semiconductor，互補金氧半導體)電晶體。
如上所述，4個感測器像素12共有之浮動擴散部FD係電性連接於共通之讀出電路22之輸入端。讀出電路22例如具有重設電晶體RST、選擇電晶體SEL及放大電晶體AMP。再者，選擇電晶體SEL亦可視需要省略。重設電晶體RST之源極(讀出電路22之輸入端)電性連接於浮動擴散部FD，重設電晶體RST之汲極電性連接於電源線VDD及放大電晶體AMP之汲極。重設電晶體RST之閘極電性連接於像素驅動線23。放大電晶體AMP之源極電性連接於選擇電晶體SEL之汲極，放大電晶體AMP之閘極電性連接於重設電晶體RST之源極。選擇電晶體SEL之源極(讀出電路22之輸出端)電性連接於垂直信號線24，選擇電晶體SEL之閘極電性連接於像素驅動線23。
當傳輸電晶體TR成為接通狀態時，傳輸電晶體TR將光電二極體PD之電荷傳輸至浮動擴散部FD。傳輸電晶體TR之閘極(傳輸閘極TG)例如如圖7所示，具有平面型之傳輸閘極TG，且形成於半導體基板11之正面。重設電晶體RST將浮動擴散部FD之電位重設為特定之電位。當重設電晶體RST成為接通狀態時，將浮動擴散部FD之電位重設為電源線VDD之電位。選擇電晶體SEL控制來自讀出電路22之像素信號之輸出時點。放大電晶體AMP產生與保持於浮動擴散部FD之電荷之位準對應之電壓之信號作為像素信號。放大電晶體AMP構成源極隨耦型之放大器，輸出與光電二極體PD中產生之電荷之位準對應之電壓之像素信號。放大電晶體AMP當選擇電晶體SEL成為接通狀態時，將浮動擴散部FD之電位放大，並將與該電位對應之電壓經由垂直信號線24輸出至行信號處理電路34。重設電晶體RST、放大電晶體AMP及選擇電晶體SEL例如係CMOS電晶體。
再者，如圖10所示，選擇電晶體SEL亦可設置於電源線VDD與放大電晶體AMP之間。於該情形時，重設電晶體RST之汲極電性連接於電源線VDD及選擇電晶體SEL之汲極。選擇電晶體SEL之源極電性連接於放大電晶體AMP之汲極，選擇電晶體SEL之閘極電性連接於像素驅動線23。放大電晶體AMP之源極(讀出電路22之輸出端)電性連接於垂直信號線24，放大電晶體AMP之閘極電性連接於重設電晶體RST之源極。又，如圖11及圖12所示，FD傳輸電晶體FDG亦可設置於重設電晶體RST之源極與放大電晶體AMP之閘極之間。
FD傳輸電晶體FDG係於切換轉換效率時使用。一般地，於較暗之場所之攝影時像素信號較小。基於Q＝CV進行電荷電壓轉換時，若浮動擴散部FD之電容(FD電容C)較大，則利用放大電晶體AMP轉換為電壓時之V變小。另一方面，於較亮之場所，像素信號變大，因此，若FD電容C不大，則利用浮動擴散部FD不能完全接收光電二極體PD之電荷。進而，為了使利用放大電晶體AMP轉換為電壓時之V不過度變大(換言之，變小)，必須使FD電容C變大。根據該等內容，當將FD傳輸電晶體FDG接通時，FD傳輸電晶體FDG部分之閘極電容增加，因此，整體之FD電容C變大。另一方面，當將FD傳輸電晶體FDG斷開時，整體之FD電容C變小。如此，藉由對FD傳輸電晶體FDG切換接通斷開，能夠使FD電容C可變而切換轉換效率。
圖13係表示複數個讀出電路22與複數條垂直信號線24之連接態樣之一例者。於複數個讀出電路22於垂直信號線24之延伸方向(例如行方向)上排列配置之情形時，複數條垂直信號線24亦可針對每個讀出電路22各分配1條。例如，如圖13所示，4個讀出電路22於垂直信號線24之延伸方向(例如行方向)上排列配置之情形時，亦可將4條垂直信號線24針對每個讀出電路22各分配1條。再者，於圖13中，為了將各垂直信號線24加以區別，而於各垂直信號線24之符號之末尾附加識別編號(1、2、3、4)。
接下來，利用圖7對攝像裝置1A之垂直方向之剖面構成進行說明。如上所述，攝像裝置1A具有由第1基板10、第2基板20及第3基板30依次積層而成之構成，進而，於第1基板10之背面(光入射面)側具備彩色濾光片40及受光透鏡50。彩色濾光片40及受光透鏡50例如針對每個感測器像素12分別各設置有1個。即，攝像裝置1A係背面照射型之攝像裝置。
如上所述，第1基板10係於半導體基板11之正面(面11S1)上積層絕緣層46而構成。第1基板10具有絕緣層46作為層間絕緣膜51之一部分。絕緣層46設置於半導體基板11與下述之半導體基板21之間。半導體基板11包括矽基板。半導體基板11例如於正面之一部分及其附近具有p型井42，且於除此以外之區域(較p型井42深之區域)具有與p型井42不同之導電型之PD41。p型井42由p型半導體區域構成。PD41由與p型井42不同導電型(具體而言為n型)之半導體區域構成。半導體基板11於p型井42內具有浮動擴散部FD，作為與p型井42不同導電型(具體而言為n型)之半導體區域。
如上所述，第1基板10中，每個感測器像素12具有光電二極體PD及傳輸電晶體TR，且每4個感測器像素12共有浮動擴散部FD。第1基板10成為於半導體基板11之面11S1側(與光入射面側為相反側、第2基板20側)之一部分設置有傳輸電晶體TR及浮動擴散部FD的構成。
第1基板10具有將各感測器像素12分離之元件分離部43。元件分離部43於自半導體基板11之法線方向(相對於半導體基板11之表面垂直之方向)觀察時，未完全包圍感測器像素12，而於浮動擴散部FD(貫通配線54)之附近與貫通配線47之附近具有間隙(未形成區域)。並且，藉由該間隙，可使4個感測器像素12共有1條貫通配線54、或使4個感測器像素12A共有1條貫通配線47。元件分離部43例如包含氧化矽。元件分離部43例如貫通半導體基板11。第1基板10例如進而具有與元件分離部43之側面且光電二極體PD側之面相接之p型井層44。p型井層44由與光電二極體PD不同導電型(具體而言為p型)之半導體區域構成。第1基板10例如進而具有與半導體基板11之背面(面11S2、另一面)相接之固定電荷膜45。固定電荷膜45為了抑制因半導體基板11之受光面側之界面能階而導致產生暗電流，故而帶負電。固定電荷膜45例如由具有負的固定電荷之絕緣膜形成。作為此種絕緣膜之材料，例如可列舉氧化鉿、氧化鋯、氧化鋁、氧化鈦或氧化鉭。藉由固定電荷膜45引發之電場，而於半導體基板11之受光面側之界面形成電洞聚集層。藉由該電洞聚集層，可抑制自界面產生電子。彩色濾光片40設置於半導體基板11之背面側。彩色濾光片40例如與固定電荷膜45相接地設置，且設置於介隔固定電荷膜45與感測器像素12對向之位置。受光透鏡50例如與彩色濾光片40相接地設置，且設置於介隔彩色濾光片40及固定電荷膜45與感測器像素12對向之位置。
如上所述，第2基板20係於半導體基板21上積層絕緣層52而構成。第2基板20具有絕緣層52作為層間絕緣膜51之一部分。絕緣層52設置於半導體基板21與半導體基板31之間。半導體基板21由矽基板構成。第2基板20中，每4個感測器像素12具有1個讀出電路22。第2基板20成為於半導體基板21之正面(與第3基板30對向之面21S1、一面)側之一部分設置有讀出電路22的構成。第2基板20係使半導體基板21之背面(面21S2、另一面)朝向半導體基板11之正面(面11S1)而貼合於第1基板10。即，第2基板20係以面對背方式貼合於第1基板10。第2基板20進而於與半導體基板21相同之層內具有絕緣層53。第2基板20具有絕緣層53作為層間絕緣膜51之一部分。絕緣層53形成於貫通半導體基板21之開口21H內，且以覆蓋上述之貫通配線47、48、54之側面之方式設置。
第2基板20例如於絕緣層52內具有與讀出電路22或半導體基板21電性連接之複數個連接部59。第2基板20例如進而於絕緣層52上具有配線層56。配線層56例如具有絕緣層57、及設置於絕緣層57內之複數條像素驅動線23及複數條垂直信號線24。配線層56例如進而於絕緣層57內關於複數條連接配線55針對每4個感測器像素12各具有1條。連接配線55將電性連接於共有讀出電路22之4個感測器像素12中包含之浮動擴散部FD的各貫通配線54相互電性連接。
配線層56例如進而於絕緣層57內具有複數個焊墊電極58。各焊墊電極58例如由Cu(銅)、Al(鋁)等金屬形成。各焊墊電極58露出於配線層56之表面。各焊墊電極58用於第2基板20與第3基板30之電性連接、及第2基板20與第3基板30之貼合。複數個焊墊電極58例如針對每條像素驅動線23及垂直信號線24各設置有1條。此處，焊墊電極58之總數(或焊墊電極58與焊墊電極64(下述)之接合之總數)少於第1基板10中包含之感測器像素12之總數。
第3基板30例如係於半導體基板31上積層層間絕緣膜61而構成。再者，第3基板30如下所述，與第2基板20以正面側之面彼此貼合，因此，對第3基板30內之構成進行說明時，上下之說明與圖式中之上下方向相反。半導體基板31包括矽基板。第3基板30成為於半導體基板31之正面(面31S1)側之一部分設置有邏輯電路32之構成。第3基板30例如進而於層間絕緣膜61上具有配線層62。配線層62例如具有絕緣層63、及設置於絕緣層63內之複數個焊墊電極64。複數個焊墊電極64與邏輯電路32電性連接。各焊墊電極64例如由Cu(銅)形成。各焊墊電極64露出於配線層62之表面。各焊墊電極64用於第2基板20與第3基板30之電性連接、及第2基板20與第3基板30之貼合。又，焊墊電極64亦可未必為複數個，即便為1個，亦可與邏輯電路32電性連接。第2基板20及第3基板30藉由焊墊電極58、64彼此之接合而相互電性連接。即，傳輸電晶體TR之傳輸閘極TG經由貫通配線48與焊墊電極58、64而電性連接於邏輯電路32。第3基板30係使半導體基板31之正面(面31S1)朝向半導體基板21之正面(面21S1)側而貼合於第2基板20。即，第3基板30以面對面之方式貼合於第2基板20。
圖14係表示攝像裝置1A之水平方向之剖面構成之一例者。圖14之上側之圖係表示圖7之剖面Sec1之剖面構成之一例之圖，圖14之下側之圖係表示圖1之剖面Sec2之剖面構成之一例之圖。於圖14中，例示出將2×2即4個感測器像素12於第2方向H上排列2組之構成。再者，於圖14之上側之剖視圖中，使表示半導體基板11之正面構成之一例之圖重合於表示圖7之剖面Sec1之剖面構成之一例之圖，並且省略絕緣層46。又，於圖14之下側之剖視圖中，使表示半導體基板21之正面構成之一例之圖重合於表示圖7之剖面Sec2之剖面構成之一例之圖。
方便起見，將藉由使配置成矩陣狀之複數個感測器像素12中共有1個浮動擴散部FD之4個感測器像素12對應的單位區域於第1方向V上偏移相當於1個感測器像素12之量所得之區域對應的4個感測器像素12稱為4個感測器像素12A。此時，第1基板10中，每4個感測器像素12A共有貫通配線47。第1方向V與配置成矩陣狀之複數個感測器像素12之2個排列方向(例如列方向及行方向)中之一個排列方向(例如行方向)平行。於共有浮動擴散部FD及讀出電路22之4個感測器像素12中，4個傳輸閘極TG係以包圍1個浮動擴散部FD之方式配置，例如藉由4個傳輸閘極TG而成為呈圓環形狀之形狀。
絕緣層53包括於第1方向V上延伸之複數個區塊。半導體基板21包括複數個島狀之區塊21A，該等複數個島狀之區塊21A於第1方向V上延伸，並且介隔絕緣層53於與第1方向V正交之第2方向H上排列而配置。於各區塊21A，例如設置有複數組重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。由4個感測器像素12共有之1個讀出電路22例如包括位於與4個感測器像素12對向之區域內之重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。由4個感測器像素12共有之1個讀出電路22例如包括絕緣層53之相鄰左邊之區塊21A內之放大電晶體AMP與絕緣層53之相鄰右邊之區塊21A內之重設電晶體RST及選擇電晶體SEL。
圖15係表示攝像裝置1A之水平方向之剖面構成之另一例者。第1基板10中，每個感測器像素12具有光電二極體PD及傳輸電晶體TR，且每4個感測器像素12共有浮動擴散部FD。進而，第1基板10具有將光電二極體PD及傳輸電晶體TR針對每個感測器像素12分離之元件分離部43。於圖15中，設置有重設電晶體RST、放大電晶體AMP及選擇電晶體SEL之半導體基板21針對共有1個浮動擴散部FD之每4個感測器像素成為島狀，該方面與上述圖14之剖面Sec2不同。
圖16係表示攝像裝置1A之水平方向之剖面構成之另一例者。第1基板10中，每個感測器像素12具有光電二極體PD及傳輸電晶體TR，且每4個感測器像素12共有浮動擴散部FD。進而，第1基板10具有將光電二極體PD及傳輸電晶體TR針對每個感測器像素12分離之元件分離部43。圖16係將圖15中針對共有1個浮動擴散部FD之每4個感測器像素成為島狀之半導體基板21於第1方向V上偏移相當於1個感測器像素之量而配置所得者。
圖17、圖18、圖19及圖20係表示攝像裝置1A之水平面內之配線佈局之一例者。於圖17～圖20中，例示出由4個感測器像素12共有之1個讀出電路22設置於與4個感測器像素12對向之區域內之情形。圖17～圖20記載之配線例如於配線層56中設置於互不相同之層內。
貫通配線54例如如圖17所示，與連接配線55電性連接。貫通配線54例如進而如圖17所示，經由連接配線55及連接部59而電性連接於絕緣層53之相鄰左邊之區塊21A中包含之放大電晶體AMP之閘極、及絕緣層53之相鄰右邊之區塊21A中包含之重設電晶體RST之閘極。
電源線VDD例如如圖18所示，配置於與在第2方向H上排列配置之各讀出電路22對向之位置。電源線VDD例如如圖18所示，經由連接部59而電性連接於在第2方向H上排列配置之各讀出電路22之放大電晶體AMP之汲極及重設電晶體RST之汲極。2條像素驅動線23例如如圖18所示，配置於與在第2方向H上排列配置之各讀出電路22對向之位置。一像素驅動線23(第2控制線)例如如圖18所示，係電性連接於在第2方向H上排列配置之各讀出電路22之重設電晶體RST之閘極的配線RSTG。另一像素驅動線23(第3控制線)例如如圖18所示，係電性連接於在第2方向H上排列配置之各讀出電路22之選擇電晶體SEL之閘極的配線SELG。於各讀出電路22中，放大電晶體AMP之源極與選擇電晶體SEL之汲極例如如圖18所示，經由配線25而相互電性連接。
2條電源線VSS例如如圖19之剖面Sec2所示，配置於與在第2方向H上排列配置之各讀出電路22對向之位置。各電源線VSS例如如圖19之剖面Sec2所示，於與在第2方向H上排列配置之各感測器像素12對向之位置電性連接於複數條貫通配線47。4條像素驅動線23(配線49)例如如圖19之剖面Sec1所示，配置於與在第2方向H上排列配置之各讀出電路22對向之位置。4條像素驅動線23(配線49)之各者例如係和與在第2方向H上排列配置之各讀出電路22對應之4個感測器像素12中之1個感測器像素12之貫通配線48電性連接的配線TRG。即，4條像素驅動線23(配線49、第1控制線)電性連接於在第2方向H上排列配置之各感測器像素12之傳輸電晶體TR之閘極(傳輸閘極TG)。於圖19之剖面Sec1，為了將各配線TRG加以區別，而於各配線TRG之末尾附加識別碼(1、2、3、4)。
垂直信號線24例如如圖20所示，配置於與在第1方向V上排列配置之各讀出電路22對向之位置。垂直信號線24(輸出線)例如如圖20所示，電性連接於在第1方向V上排列配置之各讀出電路22之輸出端(放大電晶體AMP之源極)。
本實施形態之攝像裝置1A例如可繼利用圖4A～圖4I所說明之半導體裝置1之製造步驟之後，以如下方式製造。
例如，以如圖4I所示之方式形成至第2基板20之後，使半導體基板21之正面朝向半導體基板31之正面側而貼合於形成有邏輯電路32及配線層62之第3基板30。此時，藉由將第2基板20之焊墊電極58與第3基板30之焊墊電極64相互接合而將第2基板20與第3基板30相互電性連接。以此方式製造圖7所示之攝像裝置1A。
(1-4.作用、效果) 先前，二維構造之攝像裝置之每個像素之面積之微細化係藉由導入微細製程及提高安裝密度而實現。近年來，為了實現攝像裝置之進一步之小型化及每個像素之面積之微細化，正在開發三維構造之攝像裝置。於三維構造之攝像裝置中，例如，具有複數個感測器像素之半導體基板與具有對利用各感測器像素獲得之信號進行處理之信號處理電路之半導體基板相互積層。藉此，能夠以與目前為止同等之晶片尺寸使感測器像素之積體度更高或者使信號處理電路之尺寸更大。
然，於三維構造之攝像裝置中，於形成供形成讀出電路等之上層器件時使用先前之MOS(Metal Oxide Semiconductor，金氧半導體)製程。於先前之MOS製程中，有1000℃以上之高溫製程，因此，配線於形成上層器件之後進行。因此，於三維構造之攝像裝置中，配線之引繞容易變得冗長。例如如上述之半導體裝置100(圖5)般，將傳輸電晶體TR之傳輸閘極TG與設置於第2基板(器件層A200)之像素驅動線(未圖示)電性連接的複數條貫通配線1048以並行之方式形成於在半導體基板1011之法線方向上延伸之貫通配線1054之周圍，貫通配線1054與貫通配線1048之間之電容(寄生電容)變大。如此，於具有三維構造之攝像裝置中，因邊緣效應(fringing)等而寄生電容容易增加。
另一方面，例如以400℃以下之低溫製程形成上層器件之情形時，使配線引繞至上層器件之下方，因此，可使寄生電容最小化，但上層器件之品質降低。具體而言，讀出電路中之雜訊特性等變差。
與此相對，於本實施形態中，於構成第1基板10之半導體基板11與構成第2基板20之半導體基板21之間之絕緣層46內形成配線49，該配線49於與半導體基板11平行之方向上延伸，並且由半導體層49A與金屬層49B積層而成。藉此，於第1基板10及第2基板20之積層方向上延伸之貫通配線之並行距離削減。具體而言，例如，圖5所示之將浮動擴散部FD與讀出電路22電性連接之貫通配線1054和將傳輸電晶體TR之閘極(TG)與垂直驅動電路33電性連接之貫通配線1048的並行距離如圖1所示，削減了相當於將傳輸電晶體TR之閘極(TG)與配線49之間連接之通孔49V之量。又，於第1基板10及第2基板20之積層方向上延伸之貫通配線之總數削減。
藉由以上，於具有由第1基板10、第2基板20及第3基板30積層而成之三維構造之攝像裝置1A中，可使寄生電容降低，上述第1基板10具有進行光電轉換之感測器像素12，上述第2基板20具有輸出基於自感測器像素12輸出之電荷之圖像信號之讀出電路22，上述第3基板30具有邏輯電路32。
又，於本實施形態中，將配線49設為半導體層49A與金屬層49B之積層構造，因此，與僅由半導體層49A形成之情形相比，可使配線49之電阻降低。即，可於構成第1基板10之半導體基板11與構成第2基板20之半導體基板21之間形成低電阻之配線。
以下，對第2～第5實施形態及變化例1～10進行說明。再者，於以下之說明中對與上述第1實施形態相同之構成部分標註相同符號並適當省略其說明。
＜2.第2實施形態＞ 圖21係模式性地表示本發明之第2實施形態之半導體裝置(半導體裝置2)之垂直方向之剖面構成者。圖22A係表示器件層A1中之佈局者，圖22B係表示器件層A2及配線層B中之佈局者。再者，圖21所示之剖面係與圖22A及圖22B所示之V-V線及VI-VI線對應者。半導體裝置2與上述第1實施形態同樣地，係由第1基板10與第2基板20積層而成之積層體，上述第1基板10於器件層A1(半導體基板11)具有進行光電轉換之感測器像素12，上述第2基板20於器件層A2(半導體基板21)具有輸出基於自感測器像素12輸出之電荷之圖像信號之讀出電路22。
於上述第1實施形態中，示出將重設電晶體RST及選擇電晶體SEL與放大電晶體AMP沿著單位區域12X之對向之一對邊配置且於其間形成有配線49之例，但重設電晶體RST、選擇電晶體SEL及放大電晶體AMP亦可如圖22B所示，設為向單位區域12X之中央伸出之配置。於該情形時，呈帶狀配置於單位區域12X內之4條配線49X1、49X2、49X3、49X4如圖21所示，於在上方具有半導體基板21之區域R1設為半導體層49A之單層構造，於在上方不存在半導體基板21之區域R2，與上述第1實施形態同樣地，設為半導體層49A與金屬層49B之積層構造。該在上方不存在半導體基板21之區域R2相當於本發明之「積層區域」。
如以上般，即便於在配線49之上方配置重設電晶體RST、選擇電晶體SEL及放大電晶體AMP之情形時，藉由在不配置重設電晶體RST、選擇電晶體SEL及放大電晶體AMP之區域R2設置半導體層49A與金屬層49B之積層區域R，亦具有與上述第1實施形態同樣之效果。
＜3.第3實施形態＞ 圖23係模式性地表示本發明之第3實施形態之半導體裝置(半導體裝置3)之垂直方向之剖面構成者。半導體裝置3與上述第1實施形態同樣地，係由第1基板10與第2基板20積層而成之積層體，上述第1基板10於器件層A1(半導體基板11)具有進行光電轉換之感測器像素12，上述第2基板20於器件層A2(半導體基板21)具有輸出基於自感測器像素12輸出之電荷之圖像信號之讀出電路22。本實施形態之半導體裝置3係於傳輸電晶體TR之傳輸閘極TG上不介隔通孔49V而直接形成配線49者。
即便於如此在傳輸電晶體TR之傳輸閘極TG上不介隔通孔49V而直接形成配線49之情形時，亦具有與上述第1實施形態同樣之效果。
＜4.第4實施形態＞ 圖24係模式性地表示本發明之第4實施形態之半導體裝置(半導體裝置4)之主要部分之垂直方向之剖面構成者。半導體裝置4與上述第1實施形態同樣地，係由第1基板10與第2基板20積層而成之積層體，上述第1基板10於器件層A1(半導體基板11)具有進行光電轉換之感測器像素12，上述第2基板20於器件層A2(半導體基板21)具有輸出基於自感測器像素12輸出之電荷之圖像信號之讀出電路22。本實施形態之攝像裝置1A係使用傳輸電晶體TR之傳輸閘極TG作為配線49者。
即便於如此使用傳輸電晶體TR之傳輸閘極TG形成配線49之情形時，亦具有與上述第1實施形態同樣之效果。再者，該兼作配線49之傳輸閘極TG係使用多晶矽等半導體材料而形成(半導體層49A)，於上方不存在半導體基板21之情形時，如圖24所示，具有由半導體層49A與金屬層49B積層而成之積層構造。
＜5.第5實施形態＞ 圖25係模式性地表示本發明之第5實施形態之半導體裝置(半導體裝置5)之主要部分之垂直方向之剖面構成者。半導體裝置5與上述第1實施形態之攝像裝置1A同樣地，係具有由第1基板10、第2基板20及第3基板30積層而成之三維構造之攝像裝置，上述第1基板10係於半導體基板11具有進行光電轉換之感測器像素12，上述第2基板20係於半導體基板21具有輸出基於自感測器像素12輸出之電荷之圖像信號之讀出電路22，上述第3基板30具有邏輯電路32。本實施形態之半導體裝置5係於構成第2基板20之半導體基板21與構成第3基板30之半導體基板31之間形成有配線73者，該配線73於半導體基板21與半導體基板31之間延伸，並且於一部分具有由半導體層72A與金屬層72B積層而成之區域R2。
於半導體裝置5中，於第2基板20上，具有半導體基板31、與半導體基板31設置於同層並且作為層間絕緣膜51之一部分之絕緣層71、以及設置於半導體基板31及絕緣層71上並且作為層間絕緣膜51之一部分之絕緣層72作為第3基板30。於半導體基板31之面S2例如設置有邏輯電路32。如上所述，於絕緣層52設置有配線73。配線73係於在上方不存在半導體基板31之區域R2具有於半導體層73A上積層金屬層73B而成之積層構造。
如此，藉由在半導體基板21與半導體基板31之間之層間絕緣膜51(具體而言，絕緣層52)內設置由半導體層73A與金屬層73B積層而成之配線73，於具有由第1基板10、第2基板20及第3基板30積層而成之三維構造之半導體裝置5中，配線引繞之自由度提高，可進一步削減相互並行之貫通配線之數量。因此，可使貫通配線間之寄生電容進一步降低。
再者，於上述第1～第5實施形態之第2基板20中，可構成讀出電路22之放大電晶體AMP、重設電晶體RST、選擇電晶體SEL係形成於相同之半導體基板21。但，例如，於上述第1～第5實施形態之第2基板20中，亦可將讀出電路22中包含之至少1個電晶體形成於半導體基板21，將其餘之電晶體形成於與半導體基板11及半導體基板21不同之半導體基板(例如，半導體基板21X)。此時，雖未圖示，但第2基板20例如亦可藉由在半導體基板21上形成絕緣層52、57、連接部59、連接配線55，進而積層半導體基板21X而形成。半導體基板21X可積層於就與層間絕緣膜51之位置關係而言與半導體基板11側為相反側之區域內而形成所需之電晶體。作為一例，可於半導體基板21形成放大電晶體AMP，將重設電晶體RST及/或選擇電晶體SEL形成於半導體基板21X。
又，亦可對上述第1～第5實施形態之第2基板20設置複數個新的半導體基板，並於各者設置讀出電路22中包含之所需之電晶體。作為一例，可於半導體基板21形成放大電晶體AMP。進而，可於半導體基板21上積層絕緣層、連接部、連接配線，於其上積層半導體基板21X，並於半導體基板21X形成重設電晶體RST。可於半導體基板21X上積層絕緣層、連接部、連接配線，於其上積層半導體基板21Y，並於半導體基板21Y形成選擇電晶體SEL。形成於半導體基板21、21X、21Y之電晶體可為構成讀出電路22之任一電晶體。
如此，藉由在第2基板20設置複數個半導體基板，可減小1個讀出電路22所占之半導體基板21之面積。若能夠減小各讀出電路22之面積或使各電晶體微細化，則亦能夠減小晶片之面積。又，能夠將可構成讀出電路22之放大電晶體AMP、重設電晶體RST、選擇電晶體SEL中所需之電晶體之面積擴大。尤其是，藉由將放大電晶體AMP之面積擴大，亦可期待雜訊減少效果。
＜6.變化例＞ (6-1.變化例1) 圖26係表示上述第1～第5實施形態之變化例(變化例1)之攝像裝置(例如，攝像裝置1A)之垂直方向之剖面構成之一例者。於本變化例中，傳輸電晶體TR具有垂直型之傳輸閘極TG。垂直型之傳輸閘極TG如圖26所示，自半導體基板11之正面貫通p型井42並延伸至到達PD41之深度為止。即便於對傳輸電晶體TR使用垂直型之傳輸閘極TG之情形時，攝像裝置1A亦具有與上述第1實施形態同樣之效果。
(6-2.變化例2) 圖27係表示上述第1～第5實施形態之變化例(變化例2)之攝像裝置(例如，攝像裝置1A)之垂直方向之剖面構成之一例者。於本變化例中，第2基板20與第3基板30之電性連接係於與第1基板10中之周邊區域14對向之區域進行。周邊區域14相當於第1基板10之邊框區域，且設置於像素區域13之周緣。於本變化例中，第2基板20於與周邊區域14對向之區域具有複數個焊墊電極58，第3基板30於與周邊區域14對向之區域具有複數個焊墊電極64。第2基板20及第3基板30係藉由設置於與周邊區域14對向之區域之焊墊電極58、64彼此之接合而相互電性連接。
如此，於本變化例中，第2基板20及第3基板30藉由設置於與周邊區域14對向之區域之焊墊電極58、64彼此之接合而相互電性連接。藉此，與於與像素區域13對向之區域將焊墊電極58、64彼此接合之情形相比，可減少阻礙每個像素之面積之微細化之虞。因此，除了上述第1實施形態之效果以外，可提供晶片尺寸與目前為止同等且不阻礙每個像素之面積之微細化的3層構造之攝像裝置1A。
(6-3.變化例3) 圖28、圖29係表示上述第1～第5實施形態之變化例(變化例3)之攝像裝置(例如，攝像裝置1A)之水平方向之剖面構成之一例者。於圖29、圖30中表示圖14之剖面構成之一變化例。
於本變化例中，第1基板10中，每個感測器像素12具有光電二極體PD、與光電二極體PD電性連接之傳輸電晶體TR、及暫時保持經由傳輸電晶體TR自光電二極體PD輸出之電荷之浮動擴散部FD。因此，於本變化例中，針對每個感測器像素12設置有貫通配線54。
於本變化例中，第1基板10具有將光電二極體PD及傳輸電晶體TR針對每個感測器像素12分離之元件分離部43。元件分離部43係於自半導體基板11之法線方向觀察時，完全包圍感測器像素12，將相互鄰接之感測器像素12彼此電性分離。第2基板20與上述第1實施形態同樣地，每4個感測器像素12具有讀出電路22。
於本變化例中，複數條貫通配線54及複數條貫通配線47如圖28、圖29所示，於第1基板10之面內於第1方向V上呈帶狀排列而配置。再者，於圖28、圖29中，例示出複數條貫通配線54及複數條貫通配線47於第1方向V上排列配置成兩行之情形。第1方向V與配置成矩陣狀之複數個感測器像素12之2個排列方向(例如列方向及行方向)中之一個排列方向(例如行方向)平行。於共有讀出電路22之4個感測器像素12中，4個浮動擴散部FD例如介隔元件分離部43相互接近地配置。於共有讀出電路22之4個感測器像素12中，4個傳輸閘極TG係以包圍4個浮動擴散部FD之方式配置，例如藉由4個傳輸閘極TG而成為呈圓環形狀之形狀。
(6-4.變化例4) 圖30係表示上述第1～第5實施形態之變化例(變化例4)之攝像裝置(例如，攝像裝置1A)之垂直方向之剖面構成之一例者。圖31係表示上述第1～第5實施形態之變化例(變化例3)之攝像裝置(例如，攝像裝置1A)之垂直方向之剖面構成之另一例者。圖30及圖31之上側之圖係圖7之剖面Sec1之剖面構成之一變化例，圖30之下側之圖係圖7之剖面Sec2之剖面構成之一變化例。再者，於圖30及圖31之上側之剖視圖中，使表示圖7之半導體基板11之正面構成之一變化例之圖重合於表示圖7之剖面Sec1之剖面構成之一變化例之圖，並且省略絕緣層46。又，於圖30及圖31之下側之剖視圖中，使表示半導體基板21之正面構成之一變化例之圖重合於表示圖7之剖面Sec2之剖面構成之一變化例之圖。
如圖30及圖31所示，複數條貫通配線54、複數條貫通配線48及複數條貫通配線47(圖中之配置成矩陣狀之複數個點)係於第1基板10之面內於第1方向V(圖30及圖31之左右方向)上呈帶狀排列而配置。再者，於圖30及圖31中，例示出複數條貫通配線54、複數條貫通配線48及複數條貫通配線47於第1方向V上排列配置成兩行之情形。於共有讀出電路22之4個感測器像素12中，4個浮動擴散部FD例如介隔元件分離部43相互接近地配置。於共有讀出電路22之4個感測器像素12中，4個傳輸閘極TG(TG1、TG2、TG3、TG4)係以包圍4個浮動擴散部FD之方式配置，例如藉由4個傳輸閘極TG而成為呈圓環形狀之形狀。
絕緣層53包括於第1方向V上延伸之複數個區塊。半導體基板21包括複數個島狀之區塊21A，該等複數個島狀之區塊21A於第1方向V上延伸，並且介隔絕緣層53於與第1方向V正交之第2方向H上排列配置。於各區塊21A，例如設置有重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。由4個感測器像素12共有之1個讀出電路22例如並非與4個感測器像素12正對地配置，而是於第2方向H上偏移而配置。
於圖30中，由4個感測器像素12共有之1個讀出電路22包括位於第2基板20中將與4個感測器像素12對向之區域於第1方向V上偏移後之區域內的重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。由4個感測器像素12共有之1個讀出電路22例如包括1個區塊21A內之放大電晶體AMP、重設電晶體RST及選擇電晶體SEL。
於圖31中，由4個感測器像素12共有之1個讀出電路22包括位於第2基板20中將與4個感測器像素12對向之區域於第1方向V上偏移後之區域內的重設電晶體RST、放大電晶體AMP、選擇電晶體SEL及FD傳輸電晶體FDG。由4個感測器像素12共有之1個讀出電路22例如包括1個區塊21A內之放大電晶體AMP、重設電晶體RST、選擇電晶體SEL及FD傳輸電晶體FDG。
於本變化例中，由4個感測器像素12共有之1個讀出電路22例如並非與4個感測器像素12正對地配置，而是自與4個感測器像素12正對之位置於第2方向H上偏移而配置。於如此構成之情形時，可縮短配線25，或者亦可省略配線25而於共通之雜質區域構成放大電晶體AMP之源極與選擇電晶體SEL之汲極。其結果，可使讀出電路22之尺寸變小或者使讀出電路22內之其他部位之尺寸變大。
(6-5.變化例5) 圖32係表示上述變化例3之變化例(變化例5)之攝像裝置(例如，攝像裝置1A)之水平方向之剖面構成之一例者。於圖32中表示圖28之剖面構成之一變化例。
於本變化例中，半導體基板21包括介隔絕緣層53於第1方向V及第2方向H上排列配置之複數個島狀之區塊21A。於各區塊21A，例如設置有一組重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。於如此構成之情形時，可藉由絕緣層53抑制相互鄰接之讀出電路22彼此之串擾，從而可抑制再生圖像上之解像度降低或因混色引起之畫質劣化。
(6-6.變化例6) 圖33係表示上述變化例3之變化例(變化例6)之攝像裝置(例如，攝像裝置1A)之水平方向之剖面構成之一例者。於圖33中表示圖28之剖面構成之一變化例。
於本變化例中，由4個感測器像素12共有之1個讀出電路22例如並非與4個感測器像素12正對地配置，而是於第1方向V上偏移而配置。於本變化例中，進而，與變化例5同樣，半導體基板21包括介隔絕緣層53於第1方向V及第2方向H上排列配置之複數個島狀之區塊21A。於各區塊21A，例如設置有一組重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。於本變化例中，進而，亦於第2方向H上排列有複數條貫通配線47及複數條貫通配線54。具體而言，於共有某讀出電路22之4條貫通配線54與共有與該讀出電路22於第2方向H上鄰接之另一讀出電路22之4條貫通配線54之間配置有複數條貫通配線47。於如此構成之情形時，可藉由絕緣層53及貫通配線47抑制相互鄰接之讀出電路22彼此之串擾，從而可抑制再生圖像上之解像度降低或因混色引起之畫質劣化。
(6-7.變化例7) 圖34係表示上述第1～第5實施形態及變化例1～6之變化例(變化例7)之攝像裝置(例如，攝像裝置1A)之電路構成之一例者。本變化例之攝像裝置1A係搭載行並行ADC之CMOS影像感測器。
如圖34所示，本變化例之攝像裝置1A成為如下構成，即，除了具有由包含光電轉換元件之複數個感測器像素12二維配置成矩陣狀(matrix-like)而成的像素區域13以外，還具有垂直驅動電路33、行信號處理電路34、參考電壓供給部38、水平驅動電路35、水平輸出線37及系統控制電路36。
於該系統構成中，系統控制電路36基於主時脈MCK，產生成為垂直驅動電路33、行信號處理電路34、參考電壓供給部38及水平驅動電路35等之動作之基準之時脈信號或控制信號等，並賦予至垂直驅動電路33、行信號處理電路34、參考電壓供給部38及水平驅動電路35等。
又，垂直驅動電路33與像素區域13之各感測器像素12一併形成於第1基板10，進而，亦形成於形成有讀出電路22之第2基板20。行信號處理電路34、參考電壓供給部38、水平驅動電路35、水平輸出線37及系統控制電路36形成於第3基板30。
作為感測器像素12，此處省略圖示，例如可使用除了光電二極體PD以外還具有將利用光電二極體PD進行光電轉換所獲得之電荷傳輸至浮動擴散部FD之傳輸電晶體TR的構成者。又，作為讀出電路22，此處省略圖示，例如，可使用具有控制浮動擴散部FD之電位之重設電晶體RST、輸出與浮動擴散部FD之電位對應之信號之放大電晶體AMP、及用以進行像素選擇之選擇電晶體SEL的3電晶體構成者。
於像素區域13，二維配置感測器像素12，並且針對該m列n行之像素配置於每列配線有像素驅動線23，於每行配線有垂直信號線24。複數條像素驅動線23之各一端連接於垂直驅動電路33之與各列對應之各輸出端。垂直驅動電路33包括移位暫存器等，經由複數條像素驅動線23進行像素區域13之列位址或列掃描之控制。
行信號處理電路34例如具有針對像素區域13之每一像素行、即每一垂直信號線24設置之ADC(類比-數位轉換電路)34-1～34-m，將自像素區域13之各感測器像素12按行輸出之類比信號轉換為數位信號並輸出。
參考電壓供給部38例如具有DAC(Digital to Analog Converter，數位-類比轉換電路)38A作為產生隨著時間經過而位準呈傾斜狀變化之所謂斜坡(RAMP)波形之參考電壓Vref的構件。再者，作為產生斜坡波形之參考電壓Vref之構件，並不限於DAC38A。
DAC38A係於自系統控制電路36賦予之控制信號CS1之控制下，基於自該系統控制電路36賦予之時脈CK產生斜坡波形之參考電壓Vref並供給至行信號處理電路34之ADC34-1～34-m。
再者，ADC34-1～34-m之各者成為如下構成，即，可選擇性地進行讀出所有感測器像素12之資訊之循序掃描方式之通常圖框率模式、及與通常圖框率模式時相比將感測器像素12之曝光時間設定為1/N並將圖框率提高至N倍、例如2倍之高速圖框率模式之各動作模式對應的AD轉換動作。該動作模式之切換係藉由自系統控制電路36賦予之控制信號CS2、CS3之控制而執行。又，對於系統控制電路36，自外部之系統控制器(未圖示)賦予用以切換通常圖框率模式與高速圖框率模式之各動作模式之指示資訊。
ADC34-1～34-m全部成為相同構成，此處，列舉ADC34-m為例進行說明。ADC34-m成為具有比較器34A、作為計數構件之例如遞增/遞減計數器(圖中，記作U/DCNT)34B、傳輸開關34C及記憶體裝置34D的構成。
比較器34A將與自像素區域13之第n行之各感測器像素12輸出之信號對應之垂直信號線24之信號電壓Vx與自參考電壓供給部38供給之斜坡波形之參考電壓Vref進行比較，例如，當參考電壓Vref大於信號電壓Vx時輸出Vco成為“H(High，高)”位準，當參考電壓Vref為信號電壓Vx以下時輸出Vco成為“L(Low，低)”位準。
遞增/遞減計數器34B係非同步計數器，於自系統控制電路36賦予之控制信號CS2之控制下，與DAC38A同時地自系統控制電路36被賦予時脈CK，藉由與該時脈CK同步地進行遞減(DOWN)計數或遞增(UP)計數，而計測自由比較器34A進行之比較動作開始至比較動作結束為止之比較期間。
具體而言，於通常圖框率模式下，於來自1個感測器像素12之信號之讀出動作中，於第1次讀出動作時藉由進行遞減計數而計測第1次讀出時之比較時間，於第2次讀出動作時藉由進行遞增計數而計測第2次讀出時之比較時間。
另一方面，於高速圖框率模式下，一直保持對於某一列感測器像素12之計數結果，繼而，針對下一列感測器像素12，根據上次之計數結果於第1次讀出動作時進行遞減計數，藉此計測第1次讀出時之比較時間，於第2次讀出動作時藉由進行遞增計數而計測第2次讀出時之比較時間。
傳輸開關34C係於自系統控制電路36賦予之控制信號CS3之控制下，於通常圖框率模式下，於對於某一列感測器像素12之遞增/遞減計數器34B之計數動作完成之時間點成為接通(閉合)狀態而將該遞增/遞減計數器34B之計數結果傳輸至記憶體裝置34D。
另一方面，於例如N＝2之高速圖框率下，於對於某一列感測器像素12之遞增/遞減計數器34B之計數動作完成之時間點持續保持斷開(開路)狀態，繼而，於對於下一列感測器像素12之遞增/遞減計數器34B之計數動作完成之時間點成為接通狀態，而將該遞增/遞減計數器34B對於垂直2像素部分之計數結果傳輸至記憶體裝置34D。
以此方式，將自像素區域13之各感測器像素12經由垂直信號線24逐行供給之類比信號藉由ADC34-1～34-m中之比較器34A及遞增/遞減計數器34B之各動作轉換為N位元之數位信號，並儲存於記憶體裝置34D。
水平驅動電路35由移位暫存器等構成，進行行信號處理電路34中之ADC34-1～34-m之行位址或行掃描之控制。於該水平驅動電路35之控制下，由ADC34-1～34-m各者予以AD轉換後之N位元之數位信號依次由水平輸出線37讀出，經由該水平輸出線37輸出作為攝像資料。
再者，由於與本發明無直接關聯，故而未特別圖示，但除了上述構成要素以外，亦可設置對經由水平輸出線37輸出之攝像資料實施各種信號處理之電路等。
於上述構成之本變化例之搭載行並行ADC之攝像裝置1A中，可將遞增/遞減計數器34B之計數結果經由傳輸開關34C選擇性地傳輸至記憶體裝置34D，因此，可獨立地控制遞增/遞減計數器34B之計數動作、與將該遞增/遞減計數器34B之計數結果向水平輸出線37讀出之動作。
(6-8.變化例8) 圖35係表示將3個基板(第1基板10、第2基板20、第3基板30)積層而構成圖34之攝像裝置之例者。於本變化例中，於第1基板10中，於中央部分形成有包含複數個感測器像素12之像素區域13，且於像素區域13之周圍形成有垂直驅動電路33。又，於第2基板20中，於中央部分形成有包含複數個讀出電路22之讀出電路區域15，且於讀出電路區域15之周圍形成有垂直驅動電路33。於第3基板30中，形成有行信號處理電路34、水平驅動電路35、系統控制電路36、水平輸出線37及參考電壓供給部38。藉此，與上述實施形態及其變化例同樣，不會產生因將基板彼此電性連接之構造而導致晶片尺寸變大或阻礙每個像素之面積之微細化的情況。其結果，可提供晶片尺寸與目前為止同等且不阻礙每個像素之面積之微細化的3層構造之攝像裝置1A。再者，垂直驅動電路33可僅形成於第1基板10，亦可僅形成於第2基板20。
(6-9.變化例9) 圖36係表示上述第1～第5實施形態及其變化例1～8之變化例(變化例9)之攝像裝置(例如，攝像裝置1A)之剖面構成之一例者。 於上述第1～第4實施形態及變化例1～8等中，攝像裝置1A係將3個基板(第1基板10、第2基板20、第3基板30)積層而構成。但，亦可如上述第5實施形態中之攝像裝置1A般，將2個基板(第1基板10、第2基板20)積層而構成。此時，邏輯電路32例如亦可如圖36所示，分開形成於第1基板10與第2基板20。此處，於邏輯電路32中設置於第1基板10側之電路32A中，設置有具有包含能夠耐受高溫製程之材料(例如，high-k)之高介電常數膜與金屬閘極電極積層而成之閘極構造的電晶體。另一方面，於設置於第2基板20側之電路32B中，於與源極電極及汲極電極相接之雜質擴散區域之表面形成有包含CoSi2 或NiSi等使用自對準矽化物(Self Aligned Silicide)製程所形成之矽化物之低電阻區域26。包含矽化物之低電阻區域係由半導體基板之材料與金屬之化合物形成。藉此，形成感測器像素12時，可使用熱氧化等高溫製程。又，於邏輯電路32中設置於第2基板20側之電路32B中，於與源極電極及汲極電極相接之雜質擴散區域之表面設置有包含矽化物之低電阻區域26之情形時，可降低接觸電阻。其結果，可使邏輯電路32中之運算速度高速化。
(6-10.變化例10) 圖37表示上述第1～第4實施形態及其變化例1～8之變化例(變化例10)之攝像裝置1A之剖面構成之一變化例。亦可於上述第1～第4實施形態及其變化例1～8之第3基板30之邏輯電路32中，於與源極電極及汲極電極相接之雜質擴散區域之表面形成有包含CoSi2 或NiSi等使用自對準矽化物(Self Aligned Silicide)製程所形成之矽化物之低電阻區域37。藉此，形成感測器像素12時，可使用熱氧化等高溫製程。又，於邏輯電路32中，於與源極電極及汲極電極相接之雜質擴散區域之表面設置有包含矽化物之低電阻區域37之情形時，可降低接觸電阻。其結果，可使邏輯電路32中之運算速度高速化。
再者，於上述第1～第5實施形態及其變化例1～10中，導電型亦可相反。例如，於上述第1～第5實施形態及其變化例1～10之記載中，亦可將p型改稱為n型，並且將n型改稱為p型。即便於設為如此之情形時，亦可獲得與上述1～第5實施形態及其變化例1～10同樣之效果。
＜7.適用例＞ 圖38係表示具備上述第1～第5實施形態及其變化例1～10之攝像裝置(例如，攝像裝置1A)之攝像系統7之概略構成之一例者。
攝像系統7例如係數位靜態相機或攝錄影機等攝像裝置或智慧型手機或平板型終端等移動終端裝置等電子機器。攝像系統7例如具備光學系統141、快門裝置142、攝像裝置1A、DSP(Digital Signal Processing，數位信號處理)電路143、圖框記憶體144、顯示部145、記憶部146、操作部147及電源部148。於攝像系統7中，快門裝置142、攝像裝置1A、DSP電路143、圖框記憶體144、顯示部145、記憶部146、操作部147及電源部148係經由匯流排線149而相互連接。
攝像裝置1A輸出與入射光對應之圖像資料。光學系統141係具有1片或複數片透鏡者，將來自被攝體之光(入射光)導向攝像裝置1A並成像於攝像裝置1A之受光面。快門裝置142係配置於光學系統141與攝像裝置1A之間，根據操作部147之控制而控制對攝像裝置1A之光照射期間及遮光期間。DSP電路143係對自攝像裝置1A輸出之信號(圖像資料)進行處理之信號處理電路。圖框記憶體144以圖框為單位暫時保持經DSP電路143處理過之圖像資料。顯示部145例如包括液晶面板或有機EL(Electro Luminescence，電致發光)面板等面板型顯示裝置，顯示利用攝像裝置1A拍攝到之動態圖像或靜態圖像。記憶部146將利用攝像裝置1A拍攝到之動態圖像或靜態圖像之圖像資料記錄至半導體記憶體或硬碟等記錄媒體。操作部147根據使用者之操作，發出攝像系統7具有之各種功能相關之操作指令。電源部148將成為攝像裝置1A、DSP電路143、圖框記憶體144、顯示部145、記憶部146及操作部147之動作電源之各種電源適當供給至該等供給對象。
接下來，對攝像系統7中之攝像步序進行說明。
圖39表示攝像系統7中之攝像動作之流程圖之一例。使用者藉由對操作部147進行操作而指示攝像開始(步驟S101)。如此一來，操作部147將攝像指令傳送至攝像裝置1A(步驟S102)。攝像裝置1A(具體而言，系統控制電路36)當接收攝像指令時，執行特定之攝像方式之攝像(步驟S103)。
攝像裝置1A將經由光學系統141及快門裝置142成像於受光面之光(圖像資料)輸出至DSP電路143。此處，所謂圖像資料係指基於暫時保持於浮動擴散部FD之電荷產生之像素信號之所有像素部分之資料。DSP電路143基於自攝像裝置1A輸入之圖像資料進行特定之信號處理(例如雜訊減少處理等)(步驟S104)。DSP電路143使已進行特定之信號處理之圖像資料保持於圖框記憶體144，圖框記憶體144使圖像資料記憶於記憶部146(步驟S105)。以此方式進行攝像系統7中之攝像。
於本適用例中，將攝像裝置1A適用於攝像系統7。藉此，可使攝像裝置1A小型化或高精細化，因此，可提供小型或高精細之攝像系統7。
＜8.應用例＞ (應用例1) 本發明之技術(本技術)可應用於各種製品。例如，本發明之技術亦可作為汽車、電動汽車、油電混合車、機車、腳踏車、個人行動機器(personal mobility)、飛機、無人機、船舶、機器人等任意種類之移動體中搭載之裝置實現。
圖40係表示作為可適用本發明之技術之移動體控制系統之一例之車輛控制系統之概略構成例的方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖40所示之例中，車輛控制系統12000具備驅動系統控制單元12010、本體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及綜合控制單元12050。又，作為綜合控制單元12050之功能構成，圖示了微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface，介面)12053。
驅動系統控制單元12010根據各種程式，控制與車輛之驅動系統相關之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用以產生車輛之驅動力之驅動力產生裝置、用以將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛之轉向角之轉向機構、及產生車輛之制動力之制動裝置等之控制裝置發揮功能。
本體系統控制單元12020根據各種程式，控制裝設於車體之各種裝置之動作。例如，本體系統控制單元12020作為免鑰匙進入系統、智慧鑰匙系統、電動窗裝置、或頭燈、倒行燈、刹車燈、轉向燈或霧燈等各種燈之控制裝置發揮功能。於該情形時，可對本體系統控制單元12020輸入自取代鑰匙之行動裝置發送之電波或各種開關之信號。本體系統控制單元12020受理該等電波或信號之輸入，控制車輛之門鎖裝置、電動窗裝置、燈等。
車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛之外部之資訊。例如，於車外資訊檢測單元12030連接攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，並且接收所拍攝到之圖像。車外資訊檢測單元12030亦可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等物體檢測處理或距離檢測處理。
攝像部12031係接收光，輸出與該光之受光量對應之電信號之光感測器。攝像部12031既可將電信號以圖像之形式輸出，亦可以測距之資訊之形式輸出。又，攝像部12031接收之光既可為可見光，亦可為紅外線等不可見光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040，例如連接檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041例如包含拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞度或集中度，亦可判別駕駛者是否打瞌睡。
微電腦12051可基於利用車外資訊檢測單元12030或車內資訊檢測單元12040獲取之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現ADAS(Advanced Driver Assistance System，先進駕駛輔助系統)之功能為目的之協調控制，該ADAS包括避免車輛碰撞或緩和衝擊、基於行車距離之跟蹤行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道偏離警告等。
又，微電腦12051藉由基於利用車外資訊檢測單元12030或車內資訊檢測單元12040獲取之車輛之周圍之資訊，控制驅動力產生裝置、轉向機構或制動裝置等，可進行以不依賴駕駛者操作而自主行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於利用車外資訊檢測單元12030獲取之車外之資訊，對本體系統控制單元12020輸出控制指令。例如，微電腦12051可根據利用車外資訊檢測單元12030偵測到之前方車或對方車之位置控制頭燈，進行將遠光切換為近光等以實現防眩為目的之協調控制。
聲音圖像輸出部12052向可對車輛之搭乘者或車外視覺或聽覺地通知資訊之輸出裝置傳送聲音及圖像中之至少一種輸出信號。於圖40之例中，作為輸出裝置，例示了音頻揚聲器12061、顯示部12062及儀錶板12063。顯示部12062例如亦可包含機載顯示器(onboard display)及抬頭顯示器中之至少一個。
圖41係表示攝像部12031之設置位置之例之圖。
於圖41中，車輛12100具有攝像部12101、12102、12103、12104、12105作為攝像部12031。
攝像部12101、12102、12103、12104、12105例如設置於車輛12100之車頭、側鏡、後保險桿、後背門及車室內之前擋玻璃之上部等位置。配備於車頭之攝像部12101及配備於車室內之前擋玻璃之上部之攝像部12105主要獲取車輛12100前方之圖像。配備於側鏡之攝像部12102、12103主要獲取車輛12100側方之圖像。配備於後保險桿或後背門之攝像部12104主要獲取車輛12100後方之圖像。利用攝像部12101及12105獲取之前方之圖像主要用於檢測前方車輛或行人、障礙物、信號機、交通標識或行車線等。
再者，於圖41中示出了攝像部12101至12104之攝影範圍之一例。攝像範圍12111表示設置於車頭之攝像部12101之攝像範圍，攝像範圍12112、12113分別表示設置於側鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設置於後保險桿或後背門之攝像部12104之攝像範圍。例如，藉由將利用攝像部12101至12104拍攝所得之圖像資料重疊，可獲得自上方觀察車輛12100所得之俯瞰圖像。
攝像部12101至12104之至少1個亦可具有獲取距離資訊之功能。例如，攝像部12101至12104之至少1個可為包括複數個攝像元件之立體相機，亦可為具有相位差檢測用之像素之攝像元件。
例如，微電腦12051藉由基於自攝像部12101至12104獲得之距離資訊，求出與攝像範圍12111至12114內之各立體物相距之距離、及該距離之時間性變化(對於車輛12100之相對速度)，尤其可提取位於車輛12100之行進路上之最近之立體物且於與車輛12100大致相同之方向上以特定之速度(例如，0 km/h以上)行駛之立體物作為前方車。進而，微電腦12051可設定於前方車之近前應預先確保之車間距離，進行自動刹車控制(亦包括跟蹤停止控制)或自動加速控制(亦包括跟蹤發動控制)等。可如此進行以不依賴駕駛者操作而自主行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於自攝像部12101至12104獲得之距離資訊，將與立體物相關之立體物資料分類為二輪車、普通車輛、大型車輛、行人、電線桿等其他立體物進行提取，用於自動避讓障礙物。例如，微電腦12051將車輛12100之周邊之障礙物識別為車輛12100之駕駛員能夠視認之障礙物與難以視認之障礙物。而且，微電腦12051可判斷表示與各障礙物之碰撞之危險度之碰撞風險，於碰撞風險為設定值以上而存在碰撞可能性之狀況時，經由音頻揚聲器12061或顯示部12062向駕駛員輸出警報、或經由驅動系統控制單元12010進行強制減速或避讓轉向，藉此進行用於避免碰撞之駕駛支援。
攝像部12101至12104之至少1個亦可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定攝像部12101至12104之攝像圖像中是否存在行人而辨識行人。上述行人之辨識例如係藉由提取作為紅外線相機之攝像部12101至12104之攝像圖像中之特徵點之步序、及對表示物體之輪廓之一連串特徵點進行圖案匹配處理判別是否為行人之步序而進行。若微電腦12051判定攝像部12101至12104之攝像圖像中存在行人，並辨識行人，則聲音圖像輸出部12052以對該辨識出之行人重疊顯示用於增強之方形輪廓線之方式控制顯示部12062。又，聲音圖像輸出部12052亦可以將表示行人之圖符等顯示於所期望之位置之方式控制顯示部12062。
以上，對可適用本發明之技術之移動體控制系統之一例進行了說明。本發明之技術可適用於以上說明之構成中之攝像部12031。具體而言，上述實施形態及其變化例之攝像裝置1A可適用於攝像部12031。藉由對攝像部12031適用本發明之技術，可獲得雜訊較少之高精細之攝影圖像，因此，可於移動體控制系統中進行利用攝影圖像之高精度之控制。
(應用例2) 圖42係表示可適用本發明之技術(本技術)之內視鏡手術系統之概略構成之一例之圖。
於圖42中，圖示了手術實施者(醫生)11131使用內視鏡手術系統11000對病床11133上之患者11132進行手術之情況。如圖所示，內視鏡手術系統11000包括內視鏡11100、氣腹管11111或能量治療器具11112等其他手術器具11110、支持內視鏡11100之支持臂裝置11120、及搭載有用於內視鏡下手術之各種裝置之手推車11200。
內視鏡11100包括將與前端相距特定長度之區域插入至患者11132之體腔內之鏡筒11101、及連接於鏡筒11101之基端之相機鏡頭11102。於圖示之例中，圖示了作為具有硬性之鏡筒11101之所謂硬性鏡構成之內視鏡11100，但內視鏡11100亦可作為具有軟性之鏡筒之所謂軟性鏡構成。
於鏡筒11101之前端設置有供物鏡嵌入之開口部。於內視鏡11100連接有光源裝置11203，且利用該光源裝置11203產生之光藉由延伸設置至鏡筒11101之內部之導光件而導光至該鏡筒之前端，並經由物鏡朝向患者11132之體腔內之觀察對象照射。再者，內視鏡11100既可為直視鏡，亦可為斜視鏡或側視鏡。
於相機鏡頭11102之內部設置有光學系統及攝像元件，且來自觀察對象之反射光(觀察光)藉由該光學系統而聚光於該攝像元件。藉由該攝像元件將觀察光進行光電轉換，產生與觀察光對應之電信號、即與觀察影像對應之圖像信號。該圖像信號係以RAW資料之形式傳送至相機控制單元(CCU：Camera Control Unit)11201。
CCU11201包括CPU(Central Processing Unit，中央處理單元)或GPU(Graphics Processing Unit，圖形處理單元)等，且統一地控制內視鏡11100及顯示裝置11202之動作。進而，CCU11201自相機鏡頭11102接收圖像信號，並對該圖像信號實施例如顯影處理(解馬賽克處理)等用以顯示基於該圖像信號之圖像之各種圖像處理。
顯示裝置11202係藉由來自CCU11201之控制，顯示基於由該CCU11201實施圖像處理後之圖像信號之圖像。
光源裝置11203例如包括LED(Light Emitting Diode，發光二極體)等光源，將拍攝手術部位等時之照射光供給至內視鏡11100。
輸入裝置11204係對於內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204對內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入用以變更內視鏡11100之攝像條件(照射光之種類、倍率及焦距等)之指示等。
治療器具控制裝置11205控制用於組織之燒灼、切開或血管之封閉等之能量治療器具11112之驅動。氣腹裝置11206係為了以內視鏡11100之視野之確保及手術實施者之作業空間之確保為目的，使患者11132之體腔鼓起，而經由氣腹管11111將空氣送入至該體腔內。記錄器11207係能夠記錄與手術相關之各種資訊之裝置。印表機11208係能夠將與手術相關之各種資訊以文本、圖像或圖表等各種形式印刷之裝置。
再者，對內視鏡11100供給拍攝手術部位時之照射光之光源裝置11203例如可包括LED、雷射光源或藉由其等之組合所構成之白色光源。於藉由RGB雷射光源之組合構成白色光源之情形時，可高精度地控制各色(各波長)之輸出強度及輸出時點，因此，可於光源裝置11203中進行攝像圖像之白平衡之調整。又，於該情形時，將來自RGB雷射光源各者之雷射光分時地照射至觀察對象，且與其照射時點同步地控制相機鏡頭11102之攝像元件之驅動，藉此，亦能夠分時地拍攝與RGB各者對應之圖像。根據該方法，即便不於該攝像元件設置彩色濾光片，亦可獲得彩色圖像。
又，光源裝置11203亦可以每隔特定時間變更輸出之光之強度之方式控制其驅動。與該光之強度之變更之時點同步地控制相機鏡頭11102之攝像元件之驅動，分時地獲取圖像，並將該圖像合成，藉此，可產生不存在所謂發黑及泛白之高動態範圍之圖像。
又，光源裝置11203亦可構成為能夠供給與特殊光觀察對應之特定之波長頻帶之光。於特殊光觀察時，例如利用身體組織中之光之吸收之波長相依性，照射比通常之觀察時之照射光(即白色光)更窄頻帶之光，藉此，進行以高對比度拍攝黏膜表層之血管等特定組織之所謂窄頻帶光觀察(Narrow Band Imaging，窄帶成像)。或者，於特殊光觀察時，亦可進行螢光觀察，該螢光觀察係利用由照射激發光而產生之螢光來獲得圖像。於螢光觀察時，可進行對身體組織照射激發光觀察來自該身體組織之螢光(自體螢光觀察)、或將靛氰綠(ICG)等試劑局部注射至身體組織並且對該身體組織照射與該試劑之螢光波長對應之激發光獲得螢光影像等。光源裝置11203可構成為能夠供給與此種特殊光觀察對應之窄頻帶光及/或激發光。
圖43係表示圖42所示之相機鏡頭11102及CCU11201之功能構成之一例之方塊圖。
相機鏡頭11102具有透鏡單元11401、攝像部11402、驅動部11403、通信部11404及相機鏡頭控制部11405。CCU11201具有通信部11411、圖像處理部11412及控制部11413。相機鏡頭11102與CCU11201係可藉由傳輸纜線11400而相互通信地連接。
透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。自鏡筒11101之前端擷取之觀察光係導光至相機鏡頭11102後，入射至該透鏡單元11401。透鏡單元11401係將包含變焦透鏡及聚焦透鏡之複數個透鏡組合而構成。
攝像部11402包括攝像元件。構成攝像部11402之攝像元件可為1個(所謂單板式)，亦可為複數個(所謂多板式)。於攝像部11402以多板式構成之情形時，例如亦可藉由各攝像元件產生與RGB各者對應之圖像信號，並將其等合成，藉此獲得彩色圖像。或者，攝像部11402亦可構成為具有用以分別獲取與3D(Dimensional，維度)顯示對應之右眼用及左眼用之圖像信號之1對攝像元件。藉由進行3D顯示，手術實施者11131可更準確地掌握手術部位之活體組織之縱深。再者，於攝像部11402以多板式構成之情形時，透鏡單元11401亦可對應於各攝像元件設置複數個系統。
又，攝像部11402亦可未必設置於相機鏡頭11102。例如，攝像部11402亦可於鏡筒11101之內部設置於物鏡之正後方。
驅動部11403包括致動器，藉由來自相機鏡頭控制部11405之控制，使透鏡單元11401之變焦透鏡及聚焦透鏡沿著光軸移動特定之距離。藉此，可適當調整攝像部11402之攝像圖像之倍率及焦點。
通信部11404包括用以於與CCU11201之間收發各種資訊之通信裝置。通信部11404將自攝像部11402獲得之圖像信號以RAW資料之形式經由傳輸纜線11400傳送至CCU11201。
又，通信部11404自CCU11201接收用以控制相機鏡頭11102之驅動之控制信號，並供給至相機鏡頭控制部11405。該控制信號中例如包含用以指定攝像圖像之圖框率之資訊、用以指定攝像時之曝光值之資訊及/或用以指定攝像圖像之倍率及焦點之資訊等與攝像條件相關之資訊。
再者，上述圖框率或曝光值、倍率、焦點等攝像條件可由使用者適當指定，亦可基於所獲取之圖像信號由CCU11201之控制部11413自動地設定。於後者之情形時，於內視鏡11100搭載有所謂AE(Auto Exposure，自動曝光)功能、AF(Auto Focus，自動聚焦)功能及AWB(Auto White Balance，自動白平衡)功能。
相機鏡頭控制部11405基於經由通信部11404接收到之來自CCU11201之控制信號，控制相機鏡頭11102之驅動。
通信部11411包括用以於與相機鏡頭11102之間收發各種資訊之通信裝置。通信部11411自相機鏡頭11102接收經由傳輸纜線11400傳送之圖像信號。
又，通信部11411對相機鏡頭11102傳送用以控制相機鏡頭11102之驅動之控制信號。圖像信號或控制信號可藉由電氣通信或光通信等傳送。
圖像處理部11412對自相機鏡頭11102傳送來之作為RAW資料之圖像信號實施各種圖像處理。
控制部11413進行與基於內視鏡11100之手術部位等之攝像、及藉由手術部位等之攝像獲得之攝像圖像之顯示相關之各種控制。例如，控制部11413產生用以控制相機鏡頭11102之驅動之控制信號。
又，控制部11413基於已藉由圖像處理部11412實施圖像處理後之圖像信號，使顯示裝置11202顯示拍攝有手術部位等之攝像圖像。此時，控制部11413亦可使用各種圖像辨識技術，辨識攝像圖像內之各種物體。例如，控制部11413可藉由檢測攝像圖像中包含之物體之邊緣之形狀或顏色等而辨識鉗子等手術器具、特定之活體部位、出血、能量治療器具11112使用時之霧等。控制部11413亦可於使顯示裝置11202顯示攝像圖像時，使用該辨識結果，使各種手術支援資訊重疊顯示於該手術部位之圖像中。藉由將手術支援資訊重疊顯示，並提示給手術實施者11131，可減輕手術實施者11131之負擔或手術實施者11131可確實地進行手術。
連接相機鏡頭11102及CCU11201之傳輸纜線11400係與電信號之通信對應之電信號纜線、與光通信對應之光纖、或其等之複合纜線。
此處，於圖示之例中，使用傳輸纜線11400以有線之方式進行通信，但相機鏡頭11102與CCU11201之間之通信亦可以無線之方式進行。
以上，對可適用本發明之技術之內視鏡手術系統之一例進行了說明。本發明之技術可較佳地適用於以上說明之構成中設置於內視鏡11100之相機鏡頭11102之攝像部11402。藉由對攝像部11402適用本發明之技術，可使攝像部11402小型化或高精細化，因此，可提供小型或高精細之內視鏡11100。
以上，列舉第1～第5實施形態及其變化例1～10、適用例以及應用例對本發明進行了說明，但本發明並不限定於上述實施形態等，可進行各種變化。例如，於上述實施形態等中，作為具有三維構造之半導體裝置1之一具體例，列舉攝像裝置進行了說明，但不限於此。本技術可適用於三維積層型之經大規模積體化(LSI)之所有半導體裝置。
再者，本說明書中記載之效果僅為例示。本發明之效果並不限定於本說明書中記載之效果。本發明亦可具有本說明書中記載之效果以外之效果。
再者，本發明亦可採取如下構成。根據以下之構成之本技術，藉由採取至少一部分具有由半導體層與金屬層積層而成之積層區域之配線構造，可於第1半導體基板與第2半導體基板之間形成配線，例如於第1半導體基板之法線方向上延伸之貫通配線之數量削減。或者，貫通配線之高度之和減少。因此，可使寄生電容降低。 (1) 一種攝像裝置，其具備： 第1基板，其於第1半導體基板具有進行光電轉換之感測器像素； 第2基板，其於第2半導體基板具有輸出基於自上述感測器像素輸出之電荷之像素信號的讀出電路，並且積層於上述第1基板；及 配線，其在上述第1半導體基板與上述第2半導體基板之間於與上述第1半導體基板平行之方向延伸，並且至少一部分具有由半導體層與金屬層積層而成之積層區域。 (2) 如上述(1)之攝像裝置，其中上述半導體層係使用Si、Ge、SiGe、SiC、ZnSe、GaAs、GaP、InP、InN、GaN、InGaN、GaAlAs、IGaAs、GaInNAs、InGaAlP、ZnO、IGZO、MoS2 、MoSe2 、MoTe2 、WS2 、WSe2 、WTe2 、ZrS2 、ZrSe2 、ZrTe2 、HfS2 、HfSe2 、HfTe2 、石墨烯、磷烯及碳奈米管之聚合物或非晶質或單晶體而形成。 (3) 如上述(1)或(2)之攝像裝置，其中上述金屬層係使用鎢(W)、鋁(Al)、鈷(Co)、鎳(Ni)及鉑(Pt)中之1種或2種以上或者該等金屬中之任一種與矽(Si)之化合物而形成。 (4) 如上述(1)至(3)中任一項之攝像裝置，其中於上述積層區域中，自上述第1半導體基板側起依次積層上述半導體層及上述金屬層。 (5) 如上述(1)至(4)中任一項之攝像裝置，其中上述第2半導體基板具有沿積層方向貫通之開口，且 上述配線之上述積層區域至少設置於與上述開口對應之位置。 (6) 如上述(5)之攝像裝置，其中包含上述第1基板及上述第2基板之積層體於上述第1半導體基板與上述第2半導體基板之間及上述開口內進而具有層間絕緣膜，且 上述配線設置於上述層間絕緣膜內。 (7) 如上述(6)之攝像裝置，其中包含上述第1基板及上述第2基板之積層體進而具有設置於上述層間絕緣膜內並且貫通上述開口內之第1貫通配線，且 上述第1基板及上述第2基板藉由上述第1貫通配線而電性連接。 (8) 如上述(1)至(7)中任一項之攝像裝置，其中上述感測器像素具有光電轉換元件、與上述光電轉換元件電性連接之傳輸電晶體、及暫時保持經由上述傳輸電晶體自上述光電轉換元件輸出之電荷之浮動擴散部，且 上述讀出電路具有：重設電晶體，其將上述浮動擴散部之電位重設於特定電位；放大電晶體，其產生與上述浮動擴散部中保持之電荷之位準對應之電壓之信號作為上述像素信號；及選擇電晶體，其控制來自上述放大電晶體之上述像素信號之輸出時點。 (9) 如上述(8)之攝像裝置，其中上述配線係與上述傳輸電晶體之閘極經由半導體通孔而電性連接。 (10) 如上述(1)至(9)中任一項之攝像裝置，其進而具有第3基板，該第3基板係於第3半導體基板具有對上述像素信號進行處理之信號處理電路，且 上述第1基板、上述第2基板及上述第3基板依此順序積層。 (11) 如上述(10)之攝像裝置，其中上述配線係與上述信號處理電路經由金屬通孔或半導體通孔而電性連接。 (12) 如上述(8)至(11)中任一項之攝像裝置，其中上述配線係與上述傳輸電晶體之閘極直接連接。 (13) 如上述(8)至(12)中任一項之攝像裝置，其中上述配線兼作上述傳輸電晶體之閘極。 (14) 一種攝像裝置之製造方法，其係於具有進行光電轉換之感測器像素之第1半導體基板上形成第1層間絕緣膜， 於上述第1層間絕緣膜上形成於與上述第1半導體基板平行之方向延伸之半導體層， 於上述第1層間絕緣膜及上述半導體層上形成第2層間絕緣膜， 形成具有輸出基於自上述感測器像素輸出之電荷之像素信號之讀出電路的第2半導體基板， 於上述第2半導體基板之特定區域形成貫通至上述半導體層之開口部， 藉由在上述開口部內之上述半導體層上積層金屬層，而形成至少一部分具有半導體層與金屬層之積層區域之配線。 (15) 如上述(14)之攝像裝置之製造方法，其中於上述半導體層上藉由濺鍍將金屬膜成膜後，藉由熱處理將上述金屬膜矽化物化而形成上述金屬層。 (16) 如上述(14)或(15)之攝像裝置之製造方法，其中於上述半導體層上使用化學氣相沈積(CVD)法而形成上述金屬層。 (17) 一種半導體裝置，其具備： 第1器件層； 第2器件層；及 配線，其設置於上述第1器件層與上述第2器件層之間，並且至少一部分具有由半導體層與金屬層積層而成之積層區域。 (18) 如上述(17)之半導體裝置，其中上述配線至少於無上方之上述第2器件層之區域具有上述積層區域。 (19) 如上述(17)或(18)之半導體裝置，其中上述配線與上述第1器件層經由半導體通孔而電性連接。 (20) 如上述(17)至(19)中任一項之半導體裝置，其中上述配線與上述第2器件層經由金屬通孔或半導體通孔而電性連接。
本申請係以於日本特許廳在2019年3月15日提出申請之日本專利申請號2019-048552號為基礎而主張優先權者，且藉由參照而將該申請之所有內容引用於本申請。
若為業者，則可根據設計上之要件或其他因素，設想各種修正、組合、次組合及變更，但應理解其等包含於隨附之申請專利範圍或其等價物之範圍內。
1:半導體裝置 1A:攝像裝置 2:半導體裝置 3:半導體裝置 4:半導體裝置 5:半導體裝置 7:攝像系統 10:第1基板 11:半導體基板 11S1:面 11S2:面 12:感測器像素 12X:單位區域 13:像素區域 14:周邊區域 15:讀出電路區域 20:第2基板 21:基板 21A:區塊 21H:開口 21S1:面 21S2:面 22:讀出電路 23:像素驅動線 24:垂直信號線 25:配線 26:低電阻區域 30:第3基板 31:半導體基板 31S1:面 32:邏輯電路 32A:電路 32B:電路 33:垂直驅動電路 34:行信號處理電路 34-1～34-m:ADC 34A:比較器 34B:遞增/遞減計數器 34C:傳輸開關 34D:記憶體裝置 35:水平驅動電路 36:系統控制電路 37:水平輸出線 38:參考電壓供給部 38A:DAC 40:彩色濾光片 41:PD 42:p型井 42P:接觸用擴散層 43:元件分離部 44:p型井層 45:固定電荷膜 46:絕緣層 46A:絕緣層 46B:絕緣層 46H:開口 47:貫通配線 48:貫通配線 49:配線 49A:半導體層 49B:金屬層 49V:通孔 49V1, 49V2, 49V3, 49V4:通孔 49X1, 49X2, 49X3, 49X4:配線 50:受光透鏡 51:層間絕緣膜 51H1, 51H2, 51H3, 51H4:貫通孔 52:絕緣層 52A:絕緣層 53:絕緣層 54:貫通配線 55:連接配線 56:配線層 57:絕緣層 58:焊墊電極 59:連接部 61:層間絕緣膜 62:配線層 63:絕緣層 64:焊墊電極 71:絕緣層 72:絕緣層 73:配線 73A:半導體層 73B:金屬層 100:半導體裝置 141:光學系統 142:快門裝置 143:DSP電路 144:圖框記憶體 145:顯示部 146:記憶部 147:操作部 148:電源部 149:匯流排線 1011:半導體基板 1048:貫通配線 1054:貫通配線 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:相機鏡頭 11110:手術器具 11111:氣腹管 11112:能量治療器具 11120:支持臂裝置 11131:手術實施者 11132:患者 11133:病床 11200:手推車 11201:相機控制單元 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:治療器具控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳輸纜線 11401:透鏡單元 11402:攝像部 11403:驅動部 11404:通信部 11405:相機鏡頭控制部 11411:通信部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:本體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:綜合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:音頻揚聲器 12062:顯示部 12063:儀錶板 12100:車輛 12101:攝像部 12102:攝像部 12103:攝像部 12104:攝像部 12105:攝像部 12111:攝像範圍 12112:攝像範圍 12113:攝像範圍 12114:攝像範圍 A1:器件層 A2:器件層 A100:器件層 A200:器件層 AMP:放大電晶體 B:配線層 CK:時脈 CS1:控制信號 CS2:控制信號 CS3:控制信號 FD:浮動擴散部 FDG:FD傳輸電晶體 H:第2方向 H1:開口 MCK:主時脈 R1:區域 R2:區域 RST:重設電晶體 RSTG:配線 Sec1:剖面 Sec2:剖面 SEL:選擇電晶體 SELG:配線 TG:傳輸閘極 TG1, TG2, TG3, TG4:傳輸閘極 TR:傳輸電晶體 TR1, TR2, TR3, TR4:傳輸電晶體 V:第1方向 VDD:電源線 Vout:輸出電壓 Vref:參考電壓 VSS:電源線 W:配線 W1:半導體層 W2:金屬層
圖1係表示本發明之第1實施形態之半導體裝置(攝像裝置)之主要部分之構成的垂直方向之剖視模式圖。 圖2係表示構成圖1所示之攝像裝置之感測器像素、讀出電路及邏輯電路之一例之圖。 圖3A係表示圖1所示之攝像裝置之下層器件層中之佈局之模式圖。 圖3B係表示圖1所示之攝像裝置之上層器件層及配線層中之佈局之模式圖。 圖4A係表示圖1所示之攝像裝置之製造過程之一例之圖。 圖4B係表示繼圖4A後之製造過程之一例之圖。 圖4C係表示繼圖4B後之製造過程之一例之圖。 圖4D係表示繼圖4C後之製造過程之一例之圖。 圖4E係表示繼圖4D後之製造過程之一例之圖。 圖4F係表示繼圖4E後之製造過程之一例之圖。 圖4G係表示繼圖4F後之製造過程之一例之圖。 圖4H係表示繼圖4G後之製造過程之一例之圖。 圖4I係表示繼圖4H後之製造過程之一例之圖。 圖5係一般之攝像裝置之垂直方向之剖視模式圖。 圖6A係圖5所示之攝像裝置之水平方向之剖視模式圖。 圖6B係圖5所示之攝像裝置之水平方向之剖視模式圖。 圖7係表示本發明之第1實施形態之攝像裝置之垂直方向之剖面構成之一例的圖。 圖8係表示圖7所示之攝像裝置之概略構成之一例之圖。 圖9係表示圖7所示之感測器像素及讀出電路之一例之圖。 圖10係表示圖7所示之感測器像素及讀出電路之一例之圖。 圖11係表示圖7所示之感測器像素及讀出電路之一例之圖。 圖12係表示圖7所示之感測器像素及讀出電路之一例之圖。 圖13係表示複數個讀出電路與複數條垂直信號線之連接態樣之一例之圖。 圖14係表示圖7所示之攝像裝置之水平方向之剖面構成之一例之圖。 圖15係表示圖7所示之攝像裝置之水平方向之剖面構成之一例之圖。 圖16係表示圖7所示之攝像裝置之水平方向之剖面構成之一例之圖。 圖17係表示圖7所示之攝像裝置之水平面內之配線佈局之一例之圖。 圖18係表示圖7所示之攝像裝置之水平面內之配線佈局之一例之圖。 圖19係表示圖7所示之攝像裝置之水平面內之配線佈局之一例之圖。 圖20係表示圖7所示之攝像裝置之水平面內之配線佈局之一例之圖。 圖21係表示本發明之第2實施形態之攝像裝置之主要部分之構成的垂直方向之剖視模式圖。 圖22A係表示圖21所示之攝像裝置之主要部分之構成之一例之水平方向之剖視模式圖。 圖22B係表示圖21所示之攝像裝置之主要部分之構成之一例之水平方向之剖視模式圖。 圖23係表示本發明之第3實施形態之攝像裝置之主要部分之構成的垂直方向之剖視模式圖。 圖24係表示本發明之第4實施形態之攝像裝置之主要部分之構成的垂直方向之剖視模式圖。 圖25係表示本發明之第5實施形態之攝像裝置之主要部分之構成的垂直方向之剖視模式圖。 圖26係表示本發明之變化例1之攝像裝置之垂直方向之剖面構成之一例的圖。 圖27係表示本發明之變化例2之攝像裝置之垂直方向之剖面構成之一例的圖。 圖28係表示本發明之變化例3之攝像裝置之水平方向之剖面構成之一例的圖。 圖29係表示本發明之變化例3之攝像裝置之水平方向之剖面構成之另一例的圖。 圖30係表示本發明之變化例4之攝像裝置之水平方向之剖面構成之一例的圖。 圖31係表示本發明之變化例4之攝像裝置之水平方向之剖面構成之一例的圖。 圖32係表示本發明之變化例5之攝像裝置之水平方向之剖面構成之一例的圖。 圖33係表示本發明之變化例6之攝像裝置之水平方向之剖面構成之另一例的圖。 圖34係表示本發明之變化例7之攝像裝置之電路構成之一例之圖。 圖35係表示本發明之變化例8之將3個基板積層而構成圖34之攝像裝置之例的圖。 圖36係表示本發明之變化例9之將邏輯電路分開形成於設置有感測器像素之基板與設置有讀出電路之基板之例的圖。 圖37係表示本發明之變化例10之將邏輯電路形成於第3基板之例的圖。 圖38係表示具備上述實施形態及其變化例之攝像裝置之攝像系統之概略構成之一例的圖。 圖39係表示圖38之攝像系統中之攝像步序之一例之圖。 圖40係表示車輛控制系統之概略構成之一例之方塊圖。 圖41係表示車外資訊檢測部及攝像部之設置位置之一例之說明圖。 圖42係表示內視鏡手術系統之概略構成之一例之圖。 圖43係表示相機鏡頭及CCU之功能構成之一例之方塊圖。
1:半導體裝置
11:半導體基板
11S1:面
12X:單位區域
21:基板
21H:開口
22:讀出電路
42:p型井
42P:接觸用擴散層
46:絕緣層
47:貫通配線
48:貫通配線
49:配線
49A:半導體層
49B:金屬層
49V:通孔
51:層間絕緣膜
52:絕緣層
53:絕緣層
54:貫通配線
55:連接配線
59:連接部
A1:器件層
A2:器件層
B:配線層
FD:浮動擴散部
TG:傳輸閘極
TR:傳輸電晶體
W:配線
W1:半導體層
W2:金屬層

Claims (20)

  1. 一種攝像裝置，其具備： 第1基板，其於第1半導體基板具有進行光電轉換之感測器像素； 第2基板，其於第2半導體基板具有輸出基於自上述感測器像素輸出之電荷之像素信號的讀出電路，並且積層於上述第1基板；及 配線，其在上述第1半導體基板與上述第2半導體基板之間於與上述第1半導體基板平行之方向延伸，並且至少一部分具有由半導體層與金屬層積層而成之積層區域。
  2. 如請求項1之攝像裝置，其中上述半導體層係使用Si、Ge、SiGe、SiC、ZnSe、GaAs、GaP、InP、InN、GaN、InGaN、GaAlAs、IGaAs、GaInNAs、InGaAlP、ZnO、IGZO、MoS2 、MoSe2 、MoTe2 、WS2 、WSe2 、WTe2 、ZrS2 、ZrSe2 、ZrTe2 、HfS2 、HfSe2 、HfTe2 、石墨烯、磷烯及碳奈米管之聚合物或非晶質或單晶體而形成。
  3. 如請求項1之攝像裝置，其中上述金屬層係使用鎢(W)、鋁(Al)、鈷(Co)、鎳(Ni)及鉑(Pt)中之1種或2種以上、或者該等金屬中之任一種與矽(Si)之化合物而形成。
  4. 如請求項1之攝像裝置，其中於上述積層區域中，自上述第1半導體基板側起依次積層上述半導體層及上述金屬層。
  5. 如請求項1之攝像裝置，其中上述第2半導體基板具有沿積層方向貫通之開口，且 上述配線之上述積層區域至少設置於與上述開口對應之位置。
  6. 如請求項5之攝像裝置，其中包含上述第1基板及上述第2基板之積層體於上述第1半導體基板與上述第2半導體基板之間及上述開口內進而具有層間絕緣膜，且 上述配線設置於上述層間絕緣膜內。
  7. 如請求項6之攝像裝置，其中包含上述第1基板及上述第2基板之積層體進而具有設置於上述層間絕緣膜內並且貫通上述開口內之第1貫通配線，且 上述第1基板及上述第2基板藉由上述第1貫通配線而電性連接。
  8. 如請求項1之攝像裝置，其中上述感測器像素具有光電轉換元件、與上述光電轉換元件電性連接之傳輸電晶體、及暫時保持經由上述傳輸電晶體自上述光電轉換元件輸出之電荷之浮動擴散部，且 上述讀出電路具有：重設電晶體，其將上述浮動擴散部之電位重設於特定電位；放大電晶體，其產生與上述浮動擴散部中保持之電荷之位準對應之電壓之信號作為上述像素信號；及選擇電晶體，其控制來自上述放大電晶體之上述像素信號之輸出時點。
  9. 如請求項8之攝像裝置，其中上述配線與上述傳輸電晶體之閘極經由半導體通孔而電性連接。
  10. 如請求項1之攝像裝置，其進而具有第3基板，該第3基板係於第3半導體基板具有對上述像素信號進行處理之信號處理電路，且 上述第1基板、上述第2基板及上述第3基板依此順序積層。
  11. 如請求項10之攝像裝置，其中上述配線與上述信號處理電路經由金屬通孔或半導體通孔而電性連接。
  12. 如請求項8之攝像裝置，其中上述配線與上述傳輸電晶體之閘極直接連接。
  13. 如請求項8之攝像裝置，其中上述配線兼作上述傳輸電晶體之閘極。
  14. 一種攝像裝置之製造方法，其係於具有進行光電轉換之感測器像素之第1半導體基板上形成第1層間絕緣膜， 於上述第1層間絕緣膜上形成於與上述第1半導體基板平行之方向延伸之半導體層， 於上述第1層間絕緣膜及上述半導體層上形成第2層間絕緣膜， 形成具有輸出基於自上述感測器像素輸出之電荷之像素信號之讀出電路的第2半導體基板， 於上述第2半導體基板之特定區域形成貫通至上述半導體層之開口部， 藉由在上述開口部內之上述半導體層上積層金屬層，而形成至少一部分具有上述半導體層與金屬層之積層區域之配線。
  15. 如請求項14之攝像裝置之製造方法，其中於上述半導體層上藉由濺鍍將金屬膜成膜後，藉由熱處理將上述金屬膜矽化物化而形成上述金屬層。
  16. 如請求項14之攝像裝置之製造方法，其中於上述半導體層上使用化學氣相沈積(CVD)法而形成上述金屬層。
  17. 一種半導體裝置，其具備： 第1器件層； 第2器件層；及 配線，其設置於上述第1器件層與上述第2器件層之間，並且至少一部分具有由半導體層與金屬層積層而成之積層區域。
  18. 如請求項17之半導體裝置，其中上述配線至少於無上方之上述第2器件層之區域具有上述積層區域。
  19. 如請求項17之半導體裝置，其中上述配線與上述第1器件層經由半導體通孔而電性連接。
  20. 如請求項17之半導體裝置，其中上述配線與上述第2器件層經由金屬通孔或半導體通孔而電性連接。
TW109108081A 2019-03-15 2020-03-11 攝像裝置及攝像裝置之製造方法以及半導體裝置 TW202101527A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-048552 2019-03-15
JP2019048552 2019-03-15

Publications (1)

Publication Number Publication Date
TW202101527A true TW202101527A (zh) 2021-01-01

Family

ID=72521022

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109108081A TW202101527A (zh) 2019-03-15 2020-03-11 攝像裝置及攝像裝置之製造方法以及半導體裝置

Country Status (4)

Country Link
US (1) US20220157876A1 (zh)
JP (1) JPWO2020189473A1 (zh)
TW (1) TW202101527A (zh)
WO (1) WO2020189473A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7419500B2 (ja) * 2020-04-06 2024-01-22 オリンパス株式会社 撮像装置および内視鏡システム
JP2023150199A (ja) * 2022-03-31 2023-10-16 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988239B2 (ja) * 1998-03-19 2007-10-10 ソニー株式会社 固体撮像素子及びその製造方法
JP2000269319A (ja) * 1999-03-17 2000-09-29 Toshiba Corp 半導体装置およびその製造方法
US10090349B2 (en) * 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
JP2014022561A (ja) * 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP2015032687A (ja) * 2013-08-02 2015-02-16 ソニー株式会社 撮像素子、電子機器、および撮像素子の製造方法
US9627341B2 (en) * 2013-10-28 2017-04-18 Infineon Technologies Dresden Gmbh Wafer arrangement, a method for testing a wafer, and a method for processing a wafer
US9634053B2 (en) * 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
EP3324436B1 (en) * 2016-11-21 2020-08-05 IMEC vzw An integrated circuit chip with power delivery network on the backside of the chip

Also Published As

Publication number Publication date
JPWO2020189473A1 (zh) 2020-09-24
WO2020189473A1 (ja) 2020-09-24
US20220157876A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US11798972B2 (en) Imaging element
KR20210101203A (ko) 촬상 장치 및 전자 기기
US20210384237A1 (en) Solid-state imaging element and imaging device
WO2020170936A1 (ja) 撮像装置
TW202029488A (zh) 固體攝像元件及影像記錄裝置
WO2020100607A1 (ja) 撮像装置
TWI774113B (zh) 攝像元件及攝像元件之製造方法
US20220123040A1 (en) Semiconductor device and imaging unit
JP7472032B2 (ja) 撮像素子および電子機器
TW202121671A (zh) 固體攝像裝置
TW202029733A (zh) 固態攝像裝置及電子機器
TW202101527A (zh) 攝像裝置及攝像裝置之製造方法以及半導體裝置
WO2020129712A1 (ja) 撮像装置
WO2022254824A1 (ja) 撮像素子
US20230268369A1 (en) Wiring structure, method of manufacturing the same, and imaging device
TWI837245B (zh) 攝像裝置
US20230275020A1 (en) Wiring structure, method of manufacturing the same, and imaging device
CN113940058A (zh) 摄像装置