JP2023150199A

JP2023150199A - 撮像装置及び半導体装置

Info

Publication number: JP2023150199A
Application number: JP2022059177A
Authority: JP
Inventors: 進舍川; Susumu Tonerikawa; 晋太郎岡本; Shintaro Okamoto
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2022-03-31
Filing date: 2022-03-31
Publication date: 2023-10-16
Also published as: WO2023189664A1

Abstract

【課題】第１半導体層側からの電磁的な干渉により、第２半導体層に設けられた画素トランジスタ（または、トランジスタ）の特性が劣化することを抑制することができる撮像装置及び半導体装置を提供する。【解決手段】撮像装置は、光電変換を行うセンサ画素が設けられた第１半導体層と、第１半導体層の一方の面側に配置され、センサ画素から出力された電荷に基づく画素信号を出力するための画素トランジスタが設けられた第２半導体層と、第１半導体層と第２半導体層との間に配置された絶縁層と、絶縁層内であって、センサ画素と画素トランジスタとの間に配置された導体層と、を備える。導体層の電位は基準電位に固定されている。【選択図】図３

Description

本開示は、撮像装置及び半導体装置に関する。

撮像装置のさらなる小型化及び画素の高密度化を実現するため、３次元構造の撮像装置が開発されている。３次元構造の撮像装置では、例えば、複数のセンサ画素を有する第１半導体基板と、各センサ画素で得られた信号を処理する信号処理回路を有する第２半導体基板とが互いに積層されている（例えば、特許文献１参照）。

国際公開第２０１９／１３１９６５号

３次元構造の撮像装置をさらに微細化するために、第１半導体基板において、第２半導体基板と向かい合う面側に配線層を配置する構造が考えられる。この配線層に電圧が印加されると、第２半導体基板に配置した画素トランジスタの特性に干渉し、画素トランジスタの特性が変動する可能性がある。

本開示はこのような事情に鑑みてなされたもので、第１半導体層側からの電磁的な干渉により、第２半導体層に設けられた画素トランジスタ（または、トランジスタ）の特性が劣化することを抑制することができる撮像装置及び半導体装置を提供することを目的とする。

本開示の一態様に係る撮像装置は、光電変換を行うセンサ画素が設けられた第１半導体層と、前記第１半導体層の一方の面側に配置され、前記センサ画素から出力された電荷に基づく画素信号を出力するための画素トランジスタが設けられた第２半導体層と、前記第１半導体層と前記第２半導体層との間に配置された絶縁層と、前記絶縁層内であって、前記センサ画素と前記画素トランジスタとの間に配置された導体層と、を備える。前記導体層の電位は基準電位に固定されている。

これによれば、導体層は、第１半導体層に設けられたセンサ画素と第２半導体層に設けられた画素トランジスタとの間を電磁的に遮ることができ、センサ画素側から画素トランジスタへの電磁的な干渉を抑制することができる。例えば、センサ画素は、光電変換を行う光電変換素子と、光電変換素子で生じた電荷を転送するための転送トランジスタとを有する。この転送トランジスタのゲート電極（すなわち、転送ゲート）に接続する配線層が、光電変換素子と導体層との間に配置されている場合、導体層は配線層から画素トランジスタへのバイアス干渉を抑制することができる。

これにより、第１半導体層側からの電磁的な干渉により、第２半導体層に設けられた画素トランジスタの特性（例えば、ノイズ特性）が劣化することを抑制することができる。

本開示の一態様に係る半導体装置は、第１半導体層と、前記第１半導体層の一方の面側に配置され、トランジスタが設けられた第２半導体層と、前記第１半導体層と前記第２半導体層との間に配置された絶縁層と、前記絶縁層内であって、前記第１半導体層と前記トランジスタとの間に配置された導体層と、を備える。前記導体層の電位は基準電位に固定されている。

これによれば、導体層は、第１半導体層と第２半導体層に設けられたトランジスタとの間を電磁的に遮ることができ、第１半導体層側からトランジスタへの電磁的な干渉を抑制することができる。これにより、第２半導体層に設けられたトランジスタの特性（例えば、ノイズ特性）が劣化することを抑制することができる。

図１は、本開示の実施形態１に係る撮像装置の構成例を示す模式図である。図２は、センサ画素および読み出し回路の一例を表したものである。図３は、本開示の実施形態１に係る撮像装置の構成例を示す断面図である。図４は、本開示の実施形態１に係る撮像装置の構成例を示す平面図である。図５は、図３に示す撮像装置をその厚さ方向と直交する水平面で切断した断面図である。図６は、図３に示す撮像装置をその厚さ方向と直交する水平面で切断した断面図である。図７は、図３に示す撮像装置をその厚さ方向と直交する水平面で切断した断面図である。図８Ａは、本開示の実施形態１に係る撮像装置の製造方法を工程順に示す断面図である。図８Ｂは、本開示の実施形態１に係る撮像装置の製造方法を工程順に示す断面図である。図８Ｃは、本開示の実施形態１に係る撮像装置の製造方法を工程順に示す断面図である。図８Ｄは、本開示の実施形態１に係る撮像装置の製造方法を工程順に示す断面図である。図８Ｅは、本開示の実施形態１に係る撮像装置の製造方法を工程順に示す断面図である。図８Ｆは、本開示の実施形態１に係る撮像装置の製造方法を工程順に示す断面図である。図８Ｇは、本開示の実施形態１に係る撮像装置の製造方法を工程順に示す断面図である。図８Ｈは、本開示の実施形態１に係る撮像装置の製造方法を工程順に示す断面図である。図８Ｉは、本開示の実施形態１に係る撮像装置の製造方法を工程順に示す断面図である。図８Ｊは、本開示の実施形態１に係る撮像装置の製造方法を工程順に示す断面図である。図８Ｋは、本開示の実施形態１に係る撮像装置の製造方法を工程順に示す断面図である。図９は、本開示の実施形態２に係る撮像装置の構成例を示す断面図である。図１０は、本開示の実施形態２に係る撮像装置の構成例を示す平面図である。図１１は、図９に示す撮像装置をその厚さ方向と直交する水平面で切断した断面図である。図１２は、図９に示す撮像装置をその厚さ方向と直交する水平面で切断した断面図である。図１３は、図９に示す撮像装置をその厚さ方向と直交する水平面で切断した断面図である。図１４は、本開示の実施形態２の変形例に係る撮像装置を示す平面図である。図１５は、本開示の実施形態２の変形例に係る撮像装置の第２配線層１８を示す平面図である。図１６は、本開示の実施形態３に係る撮像装置の構成例を示す断面図である。図１７Ａは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１７Ｂは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１７Ｃは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１７Ｄは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１７Ｅは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１７Ｆは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１７Ｇは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１７Ｈは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１７Ｉは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１７Ｊは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１７Ｋは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１７Ｌは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１７Ｍは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１７Ｎは、本開示の実施形態３に係る撮像装置の製造方法を工程順に示す断面図である。図１８は、本開示の実施形態４に係るＦＤＳＯＩＦｉｎ構造の画素トランジスタの構成例を示す平面図である。図１９は、本開示の実施形態４に係るＦＤＳＯＩＦｉｎ構造の画素トランジスタの構成例を示す断面図である。図２０は、本開示の実施形態４に係るＦＤＳＯＩＦｉｎ構造の画素トランジスタの構成例を示す断面図である。図２１は、本開示の実施形態４に係るＦＤＳＯＩＦｉｎ構造の画素トランジスタの構成例を示す断面図である。図２２は、本開示の実施形態５に係る撮像装置の断面構成の一例を示す図である。図２３は、車両制御システムの概略的な構成の一例を示すブロック図である。図２４は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。図２５は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。図２６は、図２５に示すカメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。

以下において、図面を参照して本開示の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。

また、以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｚ軸方向は、後述する半導体基板１１の厚さ方向であり、半導体基板１１の表面１１ａの法線方向である。Ｘ軸方向及びＹ軸方向は、Ｚ軸方向と直交する方向である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。また、以下の説明において、「平面視」とは、Ｚ軸方向から見ることを意味する。

＜実施形態１＞
（構成）
図１は、本開示の実施形態１に係る撮像装置１の構成例を示す模式図である。撮像装置１は、３つの基板（第１基板１０、第２基板２０、第３基板３０）を備える。撮像装置１は、３つの基板（第１基板１０、第２基板２０、第３基板３０）を貼り合わせて構成された３次元構造の撮像装置である。第１基板１０、第２基板２０および第３基板３０は、この順に積層されている。

第１基板１０は、半導体基板１１（本開示の「第１半導体層」の一例）に、光電変換を行う複数のセンサ画素１２を有する。複数のセンサ画素１２は、第１基板１０における画素領域１３内に行列状に設けられている。

第２基板２０は、半導体基板２１（本開示の「第２半導体層」の一例）に、センサ画素１２から出力された電荷に基づく画素信号を出力する読み出し回路２２を４つのセンサ画素１２ごとに１つずつ有する。第２基板２０は、行方向に延在する複数の画素駆動線２３と、列方向に延在する複数の垂直信号線２４とを有する。

第３基板３０は、半導体基板３１に、画素信号を処理するロジック回路３２を有する。ロジック回路３２は、例えば、垂直駆動回路３３、カラム信号処理回路３４、水平駆動回路３５およびシステム制御回路３６を有する。ロジック回路３２（具体的には水平駆動回路３５）は、センサ画素１２ごとの出力電圧Ｖｏｕｔを外部に出力する。ロジック回路３２では、例えば、ソース電極およびドレイン電極と接する不純物拡散領域の表面に、ＣｏＳｉ_２やＮｉＳｉなどのサリサイド（ＳｅｌｆＡｌｉｇｎｅｄＳｉｌｉｃｉｄｅ）プロセスを用いて形成されたシリサイドからなる低抵抗領域が形成されていてもよい。

垂直駆動回路３３は、例えば、複数のセンサ画素１２を行単位で順に選択する。カラム信号処理回路３４は、例えば、垂直駆動回路３３によって選択された行の各センサ画素１２から出力される画素信号に対して、相関二重サンプリング（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ：ＣＤＳ）処理を施す。カラム信号処理回路３４は、例えば、ＣＤＳ処理を施すことにより、画素信号の信号レベルを抽出し、各センサ画素１２の受光量に応じた画素データを保持する。水平駆動回路３５は、例えば、カラム信号処理回路３４に保持されている画素データを順次、外部に出力する。システム制御回路３６は、例えば、ロジック回路３２内の各ブロック（垂直駆動回路３３、カラム信号処理回路３４および水平駆動回路３５）の駆動を制御する。

図２は、センサ画素１２および読み出し回路２２の一例を表したものである。以下では、図２に示したように、４つのセンサ画素１２が１つの読み出し回路２２を共有する場合について説明する。ここで、「共有」とは、４つのセンサ画素１２の出力が共通の読み出し回路２２に入力されることを指している。

各センサ画素１２は、互いに共通の構成要素を有する。図２には、各センサ画素１２の構成要素を互いに区別するために、各センサ画素１２の構成要素の符号の末尾に識別番号（１，２，３，４）が付与されている。以下では、各センサ画素１２の構成要素を互いに区別する必要のある場合には、各センサ画素１２の構成要素の符号の末尾に識別番号を付与するが、各センサ画素１２の構成要素を互いに区別する必要のない場合には、各センサ画素１２の構成要素の符号の末尾の識別番号を省略するものとする。

各センサ画素１２は、例えば、フォトダイオードＰＤ（本開示の「光電変換素子」の一例）と、フォトダイオードＰＤと電気的に接続された転送トランジスタＴＲと、転送トランジスタＴＲを介してフォトダイオードＰＤから出力された電荷を一時的に保持するフローティングディフュージョンＦＤとを有する。フォトダイオードＰＤは、光電変換を行って受光量に応じた電荷を発生する。フォトダイオードＰＤのカソードが転送トランジスタＴＲのソースに電気的に接続されており、フォトダイオードＰＤのアノードが基準電位線（例えばグラウンド）に電気的に接続されている。転送トランジスタＴＲのドレインがフローティングディフュージョンＦＤに電気的に接続され、転送トランジスタＴＲのゲートは画素駆動線２３に電気的に接続されている。転送トランジスタＴＲは、例えば、ＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。

１つの読み出し回路２２を共有する各センサ画素１２のフローティングディフュージョンＦＤは、互いに電気的に接続されるとともに、共通の読み出し回路２２の入力端に電気的に接続されている。読み出し回路２２は、例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとを有する。なお、選択トランジスタＳＥＬは、必要に応じて省略してもよい。リセットトランジスタＲＳＴのソース（読み出し回路２２の入力端）がフローティングディフュージョンＦＤに電気的に接続されており、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび増幅トランジスタＡＭＰのドレインに電気的に接続されている。リセットトランジスタＲＳＴのゲートは画素駆動線２３（図１参照）に電気的に接続されている。増幅トランジスタＡＭＰのソースが選択トランジスタＳＥＬのドレインに電気的に接続されており、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに電気的に接続されている。選択トランジスタＳＥＬのソース（読み出し回路２２の出力端）が垂直信号線２４に電気的に接続されており、選択トランジスタＳＥＬのゲートが画素駆動線２３（図１参照）に電気的に接続されている。

転送トランジスタＴＲは、転送トランジスタＴＲがオン状態となると、フォトダイオードＰＤの電荷をフローティングディフュージョンＦＤに転送する。リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位を所定の電位にリセットする。リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョンＦＤの電位を電源線ＶＤＤの電位にリセットする。選択トランジスタＳＥＬは、読み出し回路２２からの画素信号の出力タイミングを制御する。増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョンＦＤに保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、フォトダイオードＰＤで発生した電荷のレベルに応じた電圧の画素信号を出力するものである。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョンＦＤの電位を増幅して、その電位に応じた電圧を、垂直信号線２４を介してカラム信号処理回路３４に出力する。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬは、例えば、ＣＭＯＳトランジスタである。

増幅トランジスタＡＭＰのソース（読み出し回路２２の出力端）が垂直信号線２４に電気的に接続されており、スイッチトランジスタＦＤＧが、リセットトランジスタＲＳＴのソースと増幅トランジスタＡＭＰのゲートとの間に設けられており、増幅トランジスタＡＭＰのゲートがスイッチトランジスタＦＤＧのソースに電気的に接続されている。

スイッチトランジスタＦＤＧは、変換効率を切り替える際に用いられる。スイッチトランジスタＦＤＧのゲートをオフにする場合、フローティングディフュージョンＦＤは、リセットトランジスタＲＳＴのソース・ドレインと切り離されるので、小さい容量を持つ。フローティングディフュージョンＦＤは、容量が小さいので、少ない電子で電位が大きく下がり、感度の高い信号が出る。ただし、信号電子が多いときには、フローティングディフュージョンＦＤから溢れてしまうので、入射量に応じた本来の信号を得ることはできない。スイッチトランジスタＦＤＧのゲートをオンにした場合には、フローティングディフュージョンＦＤがリセットトランジスタＲＳＴのソース・ドレインとつながり、大きい容量を持つ。容量が大きくなるので、多くの電子を受け止めることができる代りに、感度が低くなる。このように、スイッチトランジスタＦＤＧのゲートを切り替えることで、高感度の動作モードで電荷を読み出した画像と、低感度の動作モードで電荷を読み出した画像とを得ることができ、得られる画像を画像合成することで、ダイナミックレンジを拡大することができる。

図３は、本開示の実施形態１に係る撮像装置１の構成例を示す断面図である。図４は、本開示の実施形態１に係る撮像装置１の構成例を示す平面図である。図３は、図４に示す平面図をＡ－Ａ´線で切断した断面を示しており、第１基板１０及び第２基板２０を含む積層体の断面を示している。

図５から図７は、図３に示す撮像装置１をその厚さ方向と直交する水平面で切断した断面図である。詳しく説明すると、図５は、第１配線層１７を通る水平面Ｚ１１で切断した断面を示している。図６は、第２配線層１８を通る水平面Ｚ１２で切断した断面を示している。図７は、増幅トランジスタＡＭＰのゲート電極ＡＧを通る水平面Ｚ１３で切断した断面を示している。

なお、図５から図７の各断面図を位置合わせして重ね合わせた図が、図４に相当する。また、図４から図７では、図３に示す第１絶縁膜１６１、第２絶縁膜１６２、第３絶縁膜１６３、第４絶縁膜１６４、第５絶縁膜４５、第６絶縁膜４６、貫通配線５１、５２、第３配線層５３の図示を省略している。図４及び図７では、リセットトランジスタＲＳＴ、スイッチトランジスタＦＤＧ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬを矩形で模式的に示している。リセットトランジスタＲＳＴ、スイッチトランジスタＦＤＧ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬをそれぞれ、画素トランジスタともいう。

図３に示すように、実施形態１に係る撮像装置１において、第１基板１０の半導体基板１１には、フォトダイオードＰＤと、転送トランジスタＴＲのチャネルが形成されるウェル領域１４と、ウェル領域１４に接続するウェルコンタクト領域１５と、転送トランジスタＴＲのドレインに相当するフローティングディフュージョンＦＤとが設けられている。フォトダイオードＰＤは、例えばＮ型不純物拡散層と、Ｎ型不純物拡散層とＰＮ接合するＰ型不純物拡散層とを有する。ウェル領域１４及びウェルコンタクト領域１５は、例えばＰ型の不純物拡散層である。ウェル領域１４よりもウェルコンタクト領域１５の方がＰ型の不純物濃度が高い。フローティングディフュージョンＦＤは、Ｎ型の不純物拡散層である。また、半導体基板１１上にはゲート絶縁膜を介して、転送トランジスタＴＲのゲート電極である転送ゲートＴＧが設けられている。

半導体基板１１上に第１絶縁膜１６１が設けられている。転送ゲートＴＧは、第１絶縁膜１６１で覆われている。第１絶縁膜１６１上に第１配線層１７と、第２絶縁膜１６２とが設けられている。第１配線層１７は、第２絶縁膜１６２で覆われている。また、第２絶縁膜１６２上に第２配線層１８（本開示の「導体層」の一例）と、第３絶縁膜１６３とが設けられている。第２配線層１８は、第３絶縁膜１６３で覆われている。

第２基板２０は、第１基板１０に貼り合わされている。例えば、第１基板１０の第３絶縁膜１６３と、第２基板２０の第４絶縁膜４３とが貼り合わされている。第４絶縁膜４３は、例えばシリコン酸化膜（ＳｉＯ_２膜）で構成されている。

図３及び図４に示すように、第２基板２０には、リセットトランジスタＲＳＴ、スイッチトランジスタＦＤＧ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬが設けられている。図３に示すように、増幅トランジスタＡＭＰは、チャネル領域となる半導体層２１１と、半導体層２１１を覆うゲート電極ＡＧと、半導体層２１１とゲート電極ＡＧとの間に配置されたゲート絶縁膜４２と、を有する。

半導体層２１１は、例えば半導体基板２１の一部であり、単結晶のシリコンで構成されている。半導体層２１１は、半導体基板２１の上面側の一部をエッチングすることにより形成された部位である。半導体層２１１の形状は、例えばフィン（Ｆｉｎ）形状である。フィン形状とは、例えばゲート長方向に長く、ゲート長方向と直交するゲート幅方向に短い、直方体の形状である。

図３に示すように、ゲート絶縁膜４２は、半導体層２１１の上面と左右両側の側面とを連続して覆うように設けられている。ゲート絶縁膜４２は、例えばシリコン酸化膜（ＳｉＯ_２膜）で構成されている。ゲート電極ＡＧは、ゲート絶縁膜４２を介して、半導体層２１１の上面と左右両側の側面とを連続して覆うように設けられている。ゲート電極ＡＧは、例えばポリシリコン（Ｐｏｌｙ－Ｓｉ）膜で構成されている。

これにより、ゲート電極ＡＧは、半導体層２１１の上面と左右両側の側面とにゲート電圧を同時に印加することができる。つまり、ゲート電極ＡＧは、半導体層２１１に対して、上側と左右両側の計３方向からゲート電圧を同時に印加することができる。これにより、ゲート電極ＡＧは、半導体層２１１を完全空乏化することが可能となっている。

本明細書では、図３に示す増幅トランジスタＡＭＰのように、絶縁膜上の半導体層がフィン形状であり、半導体層の上側と左右両側の計３方向から同時に電圧が印加されることによって、半導体層が完全空乏化する構造を、「ＦＤＳＯＩＦｉｎ構造」という。

増幅トランジスタＡＭＰのソース領域及びドレイン領域は、半導体層２１１であってゲート電極ＡＧ下から露出している領域に設けられている。増幅トランジスタＡＭＰのゲート長方向において、ソース領域はチャネルが形成される半導体層２１１の一方の側に接続し、ドレイン領域はチャネルが形成される半導体層２１１の他方の側に接続している。ソース領域及びドレイン領域の導電型は、例えばＮ型である。

図示しないが、例えば、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ及びスイッチトランジスタＦＤＧは、増幅トランジスタＡＭＰと同様に、「ＦＤＳＯＩＦｉｎ構造」を有する。なお、ＦＤＳＯＩＦｉｎ構造については、後述の実施形態４において、平面図及び断面図を用いてより詳しく説明する。

第２基板２０において、リセットトランジスタＲＳＴ、スイッチトランジスタＦＤＧ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬは、第５絶縁膜４５によって互いに素子分離されるとともに、第６絶縁膜４６で覆われている。第５絶縁膜４５は、例えば、シリコン酸化膜（ＳｉＯ_２膜）で構成されている。第６絶縁膜４６は、例えば、ＳｉＯ_２膜又はシリコン窒化膜（ＳｉＮ膜）、若しくはこれらを積層した膜で構成されている。

第１絶縁膜１６１、第２絶縁膜１６２、第３絶縁膜１６３、第４絶縁膜１６４、第５絶縁膜４５及び第６絶縁膜４６には、複数の貫通孔が設けられている。これらの貫通孔内に貫通配線５１、５２が設けられている。また、第６絶縁膜４６上に第３配線層５３が設けられている。増幅トランジスタＡＭＰのゲート電極ＡＧは、貫通配線５１及び第３配線層５３を介して、リセットトランジスタＲＳＴのソースと、第１基板１０のフローティングディフュージョンＦＤとに接続されている。

第２配線層１８は、例えば、Ｎ型不純物又はＰ型不純物がドープされた多結晶シリコン膜で構成されている。第２配線層１８は、貫通配線５２の側面に接しており、貫通配線５２を介してウェルコンタクト領域１５に接続している。これにより、第２配線層１８の電位はウェル領域１４の電位（本開示の「基準電位」の一例）に固定されている。なお、基準電位は、接地電位（ＧＮＤ）でもよいし、負の一定電位でもよいし、正の一定電位でもよい。

図１には示さないが、第２基板２０上に例えば第３基板３０（図１参照）が配置されている。また、第１基板１０において、第２基板２０が貼り合わされる面の反対側には、カラーフィルタと受光レンズとが配置されている。なお、第３基板３０と、カラーフィルタ及び受光レンズを含む断面構造については、後述の実施形態５において、その一例を示す。

図３及び図４に示すように、第１配線層１７と増幅トランジスタＡＭＰの少なくともチャネル領域（または、ゲート電極ＡＧ）との間に第２配線層１８が配置されている。また、図３に示すように、第２配線層１８は、貫通配線５２の側面と接しており、貫通配線５２を介してウェルコンタクト領域１５に接続している。これにより、第２配線層１８の電位は、ウェル領域１４の電位である基準電位（例えば、ＧＮＤ）に固定されている。

第１配線層１７と増幅トランジスタＡＭＰの少なくともチャネル領域（または、ゲート電極ＡＧ）との間に、基準電位に固定された第２配線層１８が配置されているため、第１配線層１７に印加される電圧（例えば、転送トランジスタＴＲをオン、オフするために転送ゲートＴＧに印加される電圧）が増幅トランジスタＡＭＰの特性（例えば、閾値電圧Ｖｔｈ）に干渉することを抑制することができる。以下、電圧による干渉をバイアス干渉ともいう。

（製造方法）
次に、図３に示した撮像装置１の製造方法を説明する。なお、撮像装置１は、成膜装置（ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ））装置、スパッタ装置を含む）、イオン注入装置、熱処理装置、エッチング装置、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）装置、貼り合わせ装置など、各種の装置を用いて製造される。以下、これらの装置を、製造装置と総称する。

図８Ａから図８Ｋは、本開示の実施形態１に係る撮像装置１の製造方法を工程順に示す断面図である。図８Ａに示すように、製造装置は、シリコンからなる半導体基板１１の所望な領域に、イオン注入法を用いて、フローティングディフュージョンＦＤを形成する。次に、製造装置は、熱ＣＶＤ法を用いて多結晶シリコン膜を堆積し、所望の領域を開口を有するレジストマスクをフォトリソグラフィにより形成する。次に、製造装置は、レジストマスクを用いて、多結晶シリコン膜をドライエッチングして、転送トランジスタＴＲ（図２参照）のゲート電極である転送ゲートＴＧを形成する。

次に、製造装置は、半導体基板１１の所望な領域に、イオン注入法を用いて、ウェルコンタクト領域１５を形成する。

次に、図８Ｂに示すように、製造装置は、プラズマＣＶＤ法を用いて、半導体基板１１の表面１１ａ（本開示の「第１半導体層の一方の面」の一例）上に第１絶縁膜１６１を堆積させる。これにより、転送ゲートＴＧは第１絶縁膜１６１で覆われる。次に、製造装置は、第１絶縁膜１６１にＣＭＰ処理を施して、第１絶縁膜１６１の表面を平坦化する。

次に、製造装置は、熱ＣＶＤ法を用いて多結晶シリコン膜を堆積し、所望の領域を開口するレジストマスクをフォトリソグラフィにより形成する。次に、製造装置は、レジストマスクを用いて、多結晶シリコン膜をドライエッチングする。これにより、図８Ｃに示すように、転送ゲートＴＧと電気的に接続する第１配線層１７を第１絶縁膜１６１上に形成する。

次に、製造装置は、プラズマＣＶＤ法を用いて、第１絶縁膜１６１上に第２絶縁膜１６２を堆積させる。これにより、第１配線層１７は第２絶縁膜１６２で覆われる。次に、製造装置は、第２絶縁膜１６２にＣＭＰ処理を施して、第２絶縁膜１６２の表面を平坦化する。

次に、製造装置は、熱ＣＶＤ法を用いて多結晶シリコン膜を堆積させる。次に、製造装置は、増幅トランジスタＡＭＰ（図３参照）のチャネル直下となる領域を覆い、それ以外の領域を開口するレジストマスクをフォトリソグラフィにより形成する。次に、製造装置は、レジストマスクを用いて、多結晶シリコン膜をドライエッチングする。これにより、図８Ｄに示すように、第２絶縁膜１６２上に第２配線層１８を形成する。第２配線層１８の電位が基準電位（例えば、ＧＮＤ）に固定されることによって、第１配線層１７からのバイアス干渉を抑制するためのシールド層として機能する。

次に、製造装置は、プラズマＣＶＤ法を用いて、第２絶縁膜１６２上に第３絶縁膜１６３を堆積させる。これにより、第２配線層１８は第３絶縁膜１６３で覆われる。次に、製造装置は、第３絶縁膜１６にＣＭＰ処理を施して、第３絶縁膜１６３の表面を平坦化する。このような工程を経て、第１基板１０が完成する。

次に、図８Ｅに示すように、製造装置は、半導体基板２１における第１基板１０との貼り合せ面側に、プラズマＣＶＤ法を用いて、第４絶縁膜４３を堆積させる。次に、製造装置は、プラズマ接合法を用いて、第１基板１０の第３絶縁膜１６３と、半導体基板２１に形成した第４絶縁膜４３とを貼り合せる。第３絶縁膜１６３と第４絶縁膜４３との境界面が、貼り合わせ面となる。

次に、製造装置は、増幅トランジスタＡＭＰのゲート電極が形成される領域及び素子分離領域を開口し、それ以外の領域を覆うレジストマスクをフォトリソグラフィにより半導体基板２１上に形成する。次に、製造装置は、レジストマスクを用いて半導体基板２１をドライエッチングする。これにより、図８Ｆに示すように、増幅トランジスタＡＭＰのチャネル領域となるＦｉｎ形状の半導体層２１１を形成する。

次に、製造装置は、プラズマＣＶＤ法を用いて、第５絶縁膜４５（図３参照）を堆積させて半導体層２１１を覆う。次に、図８Ｇに示すように、製造装置は、第５絶縁膜４５にＣＭＰ処理を施して、半導体層２１１の表面を平坦化し、半導体層２１１の表面を露出さる。これにより、Ｆｉｎ形状の半導体層２１１の周囲に、第５絶縁膜４５からなる素子分離層が形成される。

次に、製造装置は、増幅トランジスタＡＭＰのゲート電極ＡＧ（図３参照）が形成される領域を開口し、それ以外の領域を覆うレジストマスクをフォトリソグラフィにより形成する。次に、製造装置は、レジストマスクを用いて、第５絶縁膜４５をドライエッチングする。これにより、図８Ｈに示すように、Ｆｉｎ形状のゲート電極ＡＧのチャネル領域となる半導体層２１１の左右両側の側面が露出する。その後、レジストマスクを除去することにより、半導体層２１１の上面が露出する。

次に、図８Ｉに示すように、製造装置は、熱酸化法を用いて、半導体層２１１の上面と左右両側の側面とにゲート絶縁膜４２を形成する。次に、製造装置は、熱ＣＶＤ法を用いて多結晶シリコン膜を堆積してゲート絶縁膜４２を覆う。次に、製造装置は、増幅トランジスタＡＭＰのゲート電極ＡＧが形成される領域を覆い、それ以外の領域を開口するレジストマスクをフォトリソグラフィにより形成する。次に、製造装置は、レジストマスクを用いて多結晶シリコン膜をドライエッチングする。これにより、図８Ｊに示すように、増幅トランジスタＡＭＰのゲート電極ＡＧを形成する。

次に、図８Ｋに示すように、製造装置は、プラズマＣＶＤ法を用いて、第６絶縁膜４６を堆積させる。次に、製造装置は、第６絶縁膜４６の表面にＣＭＰ処理を施して平坦化する。次に、製造装置は、貫通配線５１、５２（図３参照）が形成される領域を開口し、それ以外の領域を覆うレジストマスクをフォトリソグラフィにより第６絶縁膜４６上に形成する。次に、製造装置は、レジストマスクを用いて、第６絶縁膜４６、第５絶縁膜４５、第４絶縁膜４３、第３絶縁膜１６３、第２絶縁膜１６２及び第１絶縁膜１６１をドライエッチングして、複数の貫通孔（例えば、フローティングディフュージョンＦＤに至る貫通孔と、ウェルコンタクト領域１５に至る貫通孔と、ゲート電極ＡＧに至る貫通孔等）を形成する。

次に、製造装置は、スパッタ法、蒸着法又はＣＶＤ法等により、貫通孔内に金属膜を埋め込むとともに、第６絶縁膜４６上に金属膜を堆積させる。次に、製造装置は、貫通孔及び第３配線層５３（図３参照）が形成される領域を覆い、それ以外の領域を露出するレジストマスクをフォトリソグラフィにより金属膜上に形成する。そして、製造装置は、レジストマスクを用いて金属膜をドライエッチングする。これにより、貫通配線５１、５２と、第３配線層５３とを形成する。このような工程を経て、図３に示した撮像装置１が完成する。

（実施形態１の効果）
以上説明したように、本開示の実施形態１に係る撮像装置１は、光電変換を行うセンサ画素１２が設けられた半導体基板１１と、半導体基板１１の表面１１ａ側に配置され、センサ画素１２から出力された電荷に基づく画素信号を出力するための画素トランジスタ（例えば、増幅トランジスタＡＭＰ）が設けられた半導体基板２１と、第１半導体層と半導体基板２１との間に配置された絶縁層（例えば、第１絶縁膜１６１、第２絶縁膜１６２及び第３絶縁膜１６３を含む積層構造の絶縁層）と、この絶縁層内であって、センサ画素１２と増幅トランジスタＡＭＰとの間に配置された第２配線層１８と、を備える。第２配線層１８の電位は基準電位（例えば、ＧＮＤ）に固定されている。

これによれば、第２配線層１８は、半導体基板１１に設けられたセンサ画素１２と半導体基板２１に設けられた増幅トランジスタＡＭＰとの間を電磁的に遮ることができ、センサ画素１２側から増幅トランジスタＡＭＰとへの電磁的な干渉を抑制することができる。

例えば、センサ画素１２は、光電変換を行うフォトダイオードＰＤと、フォトダイオードＰＤで生じた電荷を転送するための転送トランジスタＴＲとを有する。第２配線層１８は、半導体基板１１に設けられたフォトダイオードＰＤと半導体基板２１に設けられた増幅トランジスタＡＭＰとの間に配置されている。この配置により、第２配線層１８は、フォトダイオードＰＤから増幅トランジスタＡＭＰへの電磁的な干渉を抑制することができ、増幅トランジスタＡＭＰの特性（例えば、ノイズ特性）が劣化することを抑制することができる。

また、フォトダイオードＰＤと第２配線層１８との間に、転送トランジスタＴＲのゲート電極（すなわち、転送ゲートＴＧ）に接続する第１配線層１７が配置されている。この配置により、第２配線層１８は、第１配線層１７から増幅トランジスタＡＭＰへのバイアス干渉を抑制することができ、増幅トランジスタＡＭＰの特性（例えば、ノイズ特性）が劣化することを抑制することができる。

半導体基板１１側から半導体基板２１へのバイアス干渉を抑制できるため、半導体基板２１に設けられる増幅トランジスタＡＭＰについて、（バイアス干渉による影響を受け易い構造である）ＦＤＳＯＩＦｉｎ構造の採用が容易となる。ＦＤＳＯＩＦｉｎ構造を採用することで、増幅トランジスタＡＭＰの実効ゲート幅Ｗを拡大することが可能となり、増幅トランジスタＡＭＰの実効面積を増やすことが可能となる。

また、センサ画素１２は、半導体基板１１に設けられたウェルコンタクト領域１５と、ウェルコンタクト領域１５に接し、上記の積層構造の絶縁層を厚さ方向に貫通する貫通配線５２と、を有する。第２配線層１８は貫通配線５２に接している。これによれば、ウェルコンタクト領域１５に接する貫通配線５２を介して、第２配線層１８をウェル領域１４に接続することができ、第２配線層１８の電位をウェル領域１４の電位（基準電位）に固定することができる。第２配線層１８を基準電位に接続するための専用の貫通配線は不要であるため、その分だけ撮像装置１における素子の配置面積を増やすことができる（あるいは、その分だけ撮像装置１のチップ面積を小さくすることできる）。これにより、撮像装置１のレイアウト効率の向上が可能となる。

＜実施形態２＞
上記の実施形態１では、センサ画素１２のフォトダイオードＰＤと増幅トランジスタＡＭＰとの間に、基準電位（例えば、ＧＮＤ）に固定された第２配線層１８が配置されていることを説明した。しかしながら、本開示の実施形態はこれに限定されない。本開示の実施形態では、フォトダイオードＰＤと増幅トランジスタＡＭＰとの間だけでなく、フォトダイオードＰＤと増幅トランジスタＡＭＰ以外の他の画素トランジスタ（例えば、選択トランジスタＳＥＬ）との間に、基準電位に固定された第２配線層１８が配置されていてもよい。

（構成）
図９は、本開示の実施形態２に係る撮像装置１Ａの構成例を示す断面図である。図１０は、本開示の実施形態２に係る撮像装置１Ａの構成例を示す平面図である。図１０は、図９に示す平面図をＢ－Ｂ´線で切断した断面を示しており、第１基板１０及び第２基板２０を含む積層体の断面を示している。図１１から図１３は、図９に示す撮像装置１Ａをその厚さ方向と直交する水平面で切断した断面図である。詳しく説明すると、図５は、第１配線層１７を通る水平面Ｚ２１で切断した断面を示している。図６は、第２配線層１８を通る水平面Ｚ２２で切断した断面を示している。図７は、増幅トランジスタＡＭＰのゲート電極ＡＧ及び選択トランジスタＳＥＬのゲート電極ＳＧを通る水平面Ｚ２３で切断した断面を示している。

なお、図１１から図１３の各断面図を位置合わせして重ね合わせた図が、図１０に相当する。また、図１０から図１３では、図９に示す第１絶縁膜１６１、第２絶縁膜１６２、第３絶縁膜１６３、第４絶縁膜１６４、第５絶縁膜４５、第６絶縁膜４６、貫通配線５１、５２、第３配線層５３の図示を省略している。また、図１０及び図１３では、リセットトランジスタＲＳＴ、スイッチトランジスタＦＤＧ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬを矩形で模式的に示している。

図９及び図１０に示すように、実施形態２に係る撮像装置１Ａでは、フォトダイオードＰＤと増幅トランジスタＡＭＰとの間、及び、フォトダイオードＰＤと選択トランジスタＳＥＬとの間に、基準電位（例えば、ＧＮＤ）に固定された第２配線層１８が配置されている。例えば、増幅トランジスタＡＭＰと同様に、選択トランジスタＳＥＬは、「ＦＤＳＯＩＦｉｎ構造」を有し、そのチャネルは半導体層２１１に形成される。撮像装置１Ａでは、フォトダイオードＰＤと増幅トランジスタＡＭＰのチャネル領域との間、及び、フォトダイオードＰＤと選択トランジスタＳＥＬのチャネル領域との間に、基準電位に固定された第２配線層１８が配置されている。

図１０及び図１２に示すように、撮像装置１Ａにおいて、第２配線層１８は、複数のセンサ画素１２のうちの一方のセンサ画素１２から他方のセンサ画素１２にかけて連続して設けられている。第２配線層１８の平面視による形状は、例えば格子の枠状である。すなわち、第２配線層１８は、平面視でＸ軸方向に延びる第１直線部１８１と、平面視でＹ軸方向に延びる第２直線部１８２とを有し、第１直線部１８１と第２直線部１８２とが互いに接続する形状を有する。第１直線部１８１は、Ｙ軸方向に一定の間隔で並んでおり、画素トランジスタ（増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ、スイッチトランジスタＦＤＧ）の各チャネル領域と重なるように配置されている。第２直線部１８２は、Ｙ軸方向で隣り合う一方の第１直線部１８１と他方の第１直線部１８１とを接続するように配置されている。

第２配線層１８は、貫通配線５２と接している。例えば、第２配線層１８の側面が貫通配線５２と接している。これにより、第２配線層１８は、貫通配線５２を介してウェルコンタクト領域１５に接続している。第２配線層１８の電位は、ウェル領域１４の電位である基準電位（例えば、ＧＮＤ）に固定されている。

（実施形態２の効果）
本開示の実施形態２に係る撮像装置１Ａは、実施形態１に係る撮像装置１と同様の効果を奏する。

また、撮像装置１Ａでは、センサ画素１２と増幅トランジスタＡＭＰとの間だけでなく、センサ画素１２と選択トランジスタＳＥＬとの間にも、基準電位に固定された第２配線層１８が配置される。これにより、第２配線層１８は、センサ画素１２と選択トランジスタＳＥＬとの間を電磁的に遮ることができ、センサ画素１２側から選択トランジスタＳＥＬへの電磁的な干渉を抑制することができる。例えば、第２配線層１８は第１配線層１７から選択トランジスタＳＥＬへのバイアス干渉を抑制することができる。これにより、選択トランジスタＳＥＬの特性（例えば、スイッチング特性）が劣化することを抑制することができる。

（実施形態２の変形例）
上記の実施形態２では、第２配線層１８の平面視による形状が、格子の枠状であることを説明した。しかしながら、本開示の実施形態２において、第２配線層１８の形状は、格子の枠状に限定されず、他の形状であってもよい。

図１４は、本開示の実施形態２の変形例に係る撮像装置１Ｂを示す平面図である。図１５は、本開示の実施形態２の変形例に係る撮像装置１Ｂの第２配線層１８を示す平面図である。図１４及び図１５に示すように、第２配線層１８の平面視による形状は、一方向（例えば、Ｘ軸方向）に延びる直線状であってもよい。すなわち、第２配線層１８は、平面視で一方向（例えば、Ｘ軸方向）に延びる第１直線部１８１のみで構成されていてもよい。

この変形例においても、第１直線部１８１は、Ｙ軸方向に一定の間隔で並んでおり、画素トランジスタのチャネル領域と重なるように配置されている。第１直線部１８１の各々が貫通配線５２と接している。第１直線部１８１は、貫通配線５２を介してウェルコンタクト領域１５に接続している。第１直線部１８１の電位は、ウェル領域１４の電位である基準電位に固定されている。

このような構成であっても、撮像装置１Ｂは、実施形態２に係る撮像装置１Ａと同様の効果を奏する。

＜実施形態３＞
上記の実施形態１では、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ及びスイッチトランジスタＦＤＧが、それぞれ「ＦＤＳＯＩＦｉｎ構造」を有することを説明した。また、実施形態２では、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬがそれぞれ「ＦＤＳＯＩＦｉｎ構造」を有する態様を図示した（図９参照）。しかしながら、本開示の実施形態はこれに限定されない。本開示の実施形態では、画素トランジスタ（増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ、スイッチトランジスタＦＤＧ）の少なくとも一部が、「ＦＤＳＯＩＦｉｎ構造」ではなく、Ｂｕｌｋ（バルク）構造であってもよい。

（構成）
図１６は、本開示の実施形態３に係る撮像装置１Ｃの構成例を示す断面図である。図１６に示すように、実施形態３に係る撮像装置１Ｃにおいて、選択トランジスタＳＥＬは、チャネルが形成される半導体層２１１がＦｉｎ構造ではなく、Ｂｕｌｋ（バルク）構造を有する。Ｂｕｌｋ構造では、半導体層２１１の上側のみからゲート電圧が印加される。ゲート電圧が閾値以上の値になるとソース・ドレイン領域６１の一方から他方へオン電流が流れるが、ゲート電圧は上側の一方向のみから印加されるため、選択トランジスタＳＥＬのチャネル領域は完全空乏化しない。Ｂｕｌｋ構造の選択トランジスタＳＥＬは、例えば部分空乏型である。

図１６に示すように、撮像装置１Ｃにおいても、フォトダイオードＰＤと増幅トランジスタＡＭＰのチャネル領域との間に、第２配線層１８が配置されている。また、フォトダイオードＰＤと第２配線層１８との間に、第１配線層１７が配置されている。これにより、第１配線層１７と増幅トランジスタＡＭＰのチャネル領域との間に、第２配線層１８が配置された構造となっている。

撮像装置１Ｃにおいても、第２配線層１８は貫通配線５２と接しており、貫通配線５２を介してウェルコンタクト領域１５に接続している。これにより、第２配線層１８の電位は、基準電位（例えば、ＧＮＤ）に固定されている。

また、撮像装置１Ｃでは、貫通配線５２は、第１部位５２１と、第２部位５２２とを有する。第１部位５２１は、ウェルコンタクト領域１５と第２配線層１８とを接続する。第２部位５２２は、第２配線層１８と、Ｂｕｌｋ構造の選択トランジスタＳＥＬが設けられている半導体層２１１（以下、ＢｕｌＫの半導体層２１１ともいう）とを接続する。例えば、第２部位５２２の上端が、Ｂｕｌｋの半導体層２１１の下面と接している。これにより、第２配線層１８だけでなく、Ｂｕｌｋの半導体層２１１の電位も、基準電位（例えば、ＧＮＤ）に固定されている。

（製造方法）
図１７Ａから図１７Ｎは、本開示の実施形態３に係る撮像装置１Ｃの製造方法を工程順に示す断面図である。図１７Ａに示すように、製造装置は、イオン注入法を用いて、半導体基板１１にフローティングディフュージョンＦＤを形成する。次に、製造装置は、熱ＣＶＤ法を用いて多結晶シリコン膜を堆積する。次に、製造装置は、フォトリソグラフィ及びドライエッチングにより、多結晶シリコン膜をパターニングして、転送ゲートＴＧを形成する。

次に、製造装置は、イオン注入法を用いて、半導体基板１１にウェルコンタクト領域１５を形成する。

次に、図１７Ｂに示すように、製造装置は、プラズマＣＶＤ法を用いて半導体基板１１の表面１１ａ上に第１絶縁膜１６１を堆積させて転送ゲートＴＧを覆う。次に、製造装置は、第１絶縁膜１６１にＣＭＰ処理を施して、第１絶縁膜１６１の表面を平坦化する。

次に、製造装置は、熱ＣＶＤ法を用いて多結晶シリコン膜を堆積させる。次に、製造装置は、フォトリソグラフィ及びドライエッチングにより多結晶シリコン膜をパターニングして、図１７Ｃに示すように第１配線層１７を形成する。

次に、製造装置は、プラズマＣＶＤ法を用いて、第１絶縁膜１６１上に第２絶縁膜１６２を堆積させて第１配線層１７を覆う。次に、製造装置は、第２絶縁膜１６２にＣＭＰ処理を施して、第２絶縁膜１６２の表面を平坦化する。

次に、製造装置は、フォトリソグラフィ及びドライエッチングにより、第２絶縁膜１６２及び第１絶縁膜１６１にウェルコンタクト領域１５を底面とする貫通孔を形成する。次に、製造装置は、スパッタ法、蒸着法又はＣＶＤ法等により、貫通孔内に金属膜を埋め込むとともに、第２絶縁膜１６２上に金属膜を堆積させる。次に、製造装置は、フォトリソグラフィ及びドライエッチングにより、貫通孔以外の領域から金属膜を除去する。これにより、図１７Ｄに示すように、貫通配線５２の第１部位５２１を形成する。

次に、製造装置は、熱ＣＶＤ法を用いて、第２絶縁膜１６２上に多結晶シリコン膜を堆積させる。多結晶シリコン膜は、貫通配線５２の第１部位５２１の上端と接するように形成する。

次に、フォトリソグラフィ及びドライエッチングにより、多結晶シリコン膜をパターニングする。これにより、図１７Ｅに示すように、貫通配線５２の第１部位５２１に接する第２配線層１８を形成する。

次に、製造装置は、プラズマＣＶＤ法を用いて、第２絶縁膜１６２上に第３絶縁膜１６３を堆積させて、第２配線層１８を覆う。

次に、製造装置は、フォトリソグラフィ及びドライエッチングにより、第３絶縁膜１６３に第２配線層１８を底面とする貫通孔を形成する。次に、製造装置は、スパッタ法、蒸着法又はＣＶＤ法等により、貫通孔内に金属膜を埋め込むとともに、第３絶縁膜１６３上に金属膜を堆積させる。次に、製造装置は、フォトリソグラフィ及びドライエッチングにより、貫通孔以外の領域から金属膜を除去する。これにより、図１７Ｆに示すように、貫通配線５２の第２部位５２２を形成する。このような工程を経て、第１基板１０が完成する。

次に、図１７Ｇに示すように、製造装置は、プラズマ接合法を用いて、第１基板１０の第３絶縁膜１６３と、半導体基板２１とを貼り合せる。第３絶縁膜１６３と半導体基板２１との境界面が、貼り合わせ面となる。

次に、図１７Ｈに示すように、製造装置は、イオン注入法により、半導体基板２１においてＢｕｌｋ構造の画素トランジスタ（例えば、選択トランジスタＳＥＬ）が形成される領域に、Ｐ型不純物とＮ型不純物とをそれぞれ導入して、Ｐ型のウェル領域（図示せず）と、Ｎ型のソース・ドレイン領域６１とを形成する。

次に、製造装置は、フォトリソグラフィ及びドライエッチングにより、半導体基板２１において、ＦＤＳＯＩＦｉｎ構造の画素トランジスタ（例えば、増幅トランジスタＡＭＰ）が形成される領域をパターニングする。これにより、図１７Ｉに示すように、増幅トランジスタＡＭＰのチャネル領域となるＦｉｎ形状の半導体層２１１を形成する。

次に、製造装置は、プラズマＣＶＤ法を用いて、第５絶縁膜４５（図３参照）を堆積させて半導体層２１１を覆う。次に、製造装置は、第５絶縁膜４５にＣＭＰ処理を施して、半導体層２１１の表面を平坦化し、半導体層２１１の表面を露出さる。これにより、図１７Ｊに示すように、Ｆｉｎ形状の半導体層２１１の周囲に、第５絶縁膜４５からなる素子分離層が形成される。

次に、製造装置は、フォトリソグラフィ及びドライエッチングにより、第５絶縁膜４５をパターニングして、図１７Ｋに示すように、Ｆｉｎ形状の半導体層２１１の左右両側の側面を露出させる。

次に、図１７Ｌに示すように、製造装置は、熱酸化法を用いて、ゲート絶縁膜４２を形成する。ＦＤＳＯＩＦｉｎ構造の画素トランジスタ（例えば、増幅トランジスタＡＭＰ）が形成される領域では、Ｆｉｎ形状の第２半導体層の上面と左右両側の側面とにゲート絶縁膜４２が形成される。Ｂｕｌｋ構造の画素トランジスタ（例えば、選択トランジスタＳＥＬ）が形成される領域では、Ｂｕｌｋの半導体層２１１の上面にゲート絶縁膜４２が形成される。

次に、製造装置は、熱ＣＶＤ法を用いて多結晶シリコン膜を堆積してゲート絶縁膜４２を覆う。次に、製造装置は、フォトリソグラフィ及びドライエッチングにより、多結晶シリコン膜をパターニングして、図１７Ｍに示すように、増幅トランジスタＡＭＰのゲート電極ＡＧと、選択トランジスタＳＥＬのゲート電極ＳＧとを形成する。

次に、図１７Ｎに示すように、製造装置は、プラズマＣＶＤ法を用いて、第６絶縁膜４６を堆積させる。次に、製造装置は、フォトリソグラフィ及びドライエッチングにより、第６絶縁膜４６に複数の貫通孔（例えば、フローティングディフュージョンＦＤに至る貫通孔と、ゲート電極ＡＧに至る貫通孔と、ゲート電極ＳＧに至る貫通孔と、ソース・ドレイン領域６１に至る貫通孔等）を形成する。

次に、製造装置は、スパッタ法、蒸着法又はＣＶＤ法等により、貫通孔内に金属膜を埋め込むとともに、第６絶縁膜４６上に金属膜を堆積させる。次に、製造装置は、フォトリソグラフィ及びドライエッチングにより、金属膜をパターニングする。これにより、貫通配線５１、５２と、第３配線層５３とを形成する。このような工程を経て、図１６に示した撮像装置１Ｃが完成する。

（実施形態３の効果）
本開示の実施形態３に係る撮像装置１Ｃは、実施形態１に係る撮像装置１と同様の効果を奏する。

＜実施形態４＞
次に、本開示の実施形態４として、ＦＤＳＯＩＦｉｎ構造の画素トランジスタ（例えば、増幅トランジスタＡＭＰ）の構成例について、平面図及び断面図を用いてより詳しく説明する。なお、以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｘ軸方向及びＹ軸方向は、半導体層２１１の表面２１１ａに平行な方向である。Ｘ軸方向及びＹ軸方向を水平方向ともいう。Ｚ軸方向は、半導体層２１１と垂直に交わる方向である。Ｚ軸方向は半導体層２１１の厚さ方向であり、トレンチＨ１、Ｈ２の深さ方向でもある。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。

図１８は、本開示の実施形態４に係るＦＤＳＯＩＦｉｎ構造の画素トランジスタ（例えば、増幅トランジスタＡＭＰ）の構成例を示す平面図である。図１９から図２１は、本開示の実施形態４に係るＦＤＳＯＩＦｉｎ構造の画素トランジスタ（例えば、増幅トランジスタＡＭＰ）の構成例を示す断面図である。図１９は、図１８に示す平面図をＡ１－Ａ’１線で切断した断面を示している。図２０は、図１８に示す平面図をＢ１－Ｂ’１線で切断した断面を示している。図２１は、図１８に示す平面図をＣ１－Ｃ’１線で切断した断面を示している。

図１８から図２１に示すように、ＦＤＳＯＩＦｉｎ構造の増幅トランジスタＡＭＰは、第４絶縁膜４３（本開示の「底部絶縁膜」の一例）上に設けられており、その周囲を素子分離層である第５絶縁膜で囲まれている。

上述したように、ＦＤＳＯＩＦｉｎ構造のチャネル領域となる半導体層２１１は、半導体基板２１（図３参照）の上面側の一部をエッチングすることにより形成された、フィン（Ｆｉｎ）形状の部位である。フィン形状とは、例えばゲート長方向（図１８では、Ｘ軸方向）に長く、ゲート長方向と直交するゲート幅方向（図１８では、Ｙ軸方向及びＺ軸方向）に短い、直方体の形状である。半導体層２１１は、上面２１１ａと、第１側面２１１ｂと、第２側面２１１ｃとを有する。第１側面２１１ｂは、Ｙ軸方向において上面２１１ａの一方の側に位置する。第２側面２１１ｃは、Ｙ軸方向において上面２１１ａの他方の側に位置する。半導体層２１１の導電型は特に限定されないが、例えば、増幅トランジスタＡＭＰがＮＭＯＳの場合、半導体層２１１の導電型はＰ型である。

増幅トランジスタＡＭＰは、チャネルが形成されるＰ型の半導体層２１１と、ゲート絶縁膜４２と、ゲート電極ＡＧと、半導体基板２１に設けられたソース領域９１及びドレイン領域９２と、を備える。

図２１に示すように、Ｙ軸方向において、半導体層２１１の一方の側には第４絶縁膜４３を底面とするトレンチＨ１が設けられており、半導体層２１１の他方の側には第４絶縁膜４３を底面とするトレンチＨ２が設けられている。トレンチＨ１には、ゲート電極ＡＧの第２部位８２が配置されている。トレンチＨ２には、ゲート電極ＡＧの第３部位８３が配置されている。第２部位８２及び第３部位８３については後で説明する。半導体層２１１は、トレンチＨ１に配置された第２部位８２と、トレンチＨ２に配置された第３部位８３とによって、Ｙ軸方向から挟まれている。

ゲート絶縁膜４２は、半導体層２１１の上面２１１ａと、第１側面２１１ｂと、第２側面２１１ｃとを覆うように設けられている。第１側面２１１ｂは、Ｙ軸方向において上面２１１ａの一方の側に位置する。第２側面２１１ｃは、Ｙ軸方向において上面２１１ａの他方の側に位置する。ゲート絶縁膜４２は、例えばシリコン酸化膜（ＳｉＯ_２膜）で構成されている。

ゲート電極ＡＧは、ゲート絶縁膜４２を介して半導体層２１１を覆っている。例えば、ゲート電極ＡＧは、半導体層２１１の上面２１１ａとゲート絶縁膜４２を介して向かい合う第１部位８１と、半導体層２１１の第１側面２１１ｂとゲート絶縁膜４２を介して向かい合う第２部位８２と、半導体層２１１の第２側面２１１ｃとゲート絶縁膜４２を介して向かい合う第３部位８３と、を有する。第１部位８１の下面に、第２部位８２と第３部位８３とがそれぞれ接続している。

これにより、ゲート電極ＡＧは、半導体層２１１の上面２１１ａと、第１側面２１１ｂと、第２側面２１１ｃとにゲート電圧を同時に印加することができる。つまり、ゲート電極ＡＧは、半導体層２１１に対して、上側と左右両側の計３方向からゲート電圧を同時に印加することができる。これにより、ゲート電極ＡＧは、半導体層２１１を完全空乏化することが可能となっている。ゲート電極ＡＧは、例えばポリシリコン（Ｐｏｌｙ－Ｓｉ）膜で構成されている。

ソース領域９１及びドレイン領域９２は、半導体基板２１（図３参照）に設けられている。図１８から図２０に示すように、Ｘ軸方向において、ソース領域９１は半導体層２１１の一方の側に接続し、ドレイン領域９２は半導体層２１１の他方の側に接続している。ソース領域９１及びドレイン領域９２は、第１導電型（例えば、Ｎ型）である。

ＦＤＳＯＩＦｉｎ構造のＭＯＳトランジスタは、トレンチＨ１、Ｈ２にゲート電極ＡＧの第２部位８２と第３部位８３とが配置されている形状から、掘り込みゲート構造のＭＯＳトランジスタと呼んでもよい。または、半導体層２１１がフィン形状を有することから、フィンフェット（ＦｉｎＦＥＴ：ＦｉｎＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）と呼んでもよい。あるいは、上記２つの形状から、掘り込みＦｉｎＦＥＴと呼んでもよい。

また、ゲート電極ＡＧの第２部位８２と第３部位８３は、トレンチＨ１、Ｈ２に埋め込まれていることから、ゲート掘り込み部と呼んでもよい。ＦＤＳＯＩＦｉｎ構造のＭＯＳトランジスタでは、ある断面（例えば、Ｘ－Ｙ平面で切断した断面）で、ゲート掘り込み部（例えば、第２部位８２、第３部位８３）の表面が半導体層（例えば、半導体層２１１）の表面とほぼ同一平面を形成し、絶縁膜（例えば、ゲート絶縁膜４２、第５絶縁膜４５）と接している。また、ゲート掘り込み部と、半導体層２１１の下面は、第４絶縁膜４３とも接している。

＜実施形態５＞
次に、本開示の実施形態５として、図１に示した３つの基板と、カラーフィルタ及び受光レンズを含む撮像装置１の断面構成の一例を示す。図２２は、本開示の実施形態５に係る撮像装置１の断面構成の一例を示す図である。図２２に示すように、撮像装置１は、第１基板１０と、第１基板１０の表面（図２２では、上面）側に貼り合わされた第２基板２０と、第２基板２０の表面（図２２では、上面）側に貼り合わされた第３基板３０とを備える。

第１基板１０には、複数のフォトダイオードＰＤが設けられている。フォトダイオードＰＤはセンサ画素１２（図１参照）毎に設けられている。隣接する一方のフォトダイオードＰＤと他方のフォトダイオードＰＤとの間は、素子分離層１４３で素子間分離されている。素子分離層１４３は、例えばＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ）で構成されている。

第１基板１０の裏面（図２２では、下面）側には、この裏面と接する固定電荷膜１４５が設けられている。固定電荷膜１４５は、第１基板１０の受光面側の界面準位に起因する暗電流の発生を抑制するため、負に帯電している。固定電荷膜１４５は、例えば、負の固定電荷を有する絶縁膜によって形成されている。そのような絶縁膜の材料としては、例えば、酸化ハフニウム、酸化ジルコン、酸化アルミニウム、酸化チタンまたは酸化タンタルが挙げられる。固定電荷膜１４５が誘起する電界により、半導体基板１１の受光面側の界面にホール蓄積層が形成される。このホール蓄積層によって、界面からの電子の発生が抑制される。

第１基板１０の裏面（図２２では下面であり、光入射面）側には、カラーフィルタ４０と受光レンズ５０とが設けられている。カラーフィルタ４０は、固定電荷膜１４５に接して設けられており、固定電荷膜１４５を介してフォトダイオードＰＤと対向する位置に設けられている。受光レンズ５０は、カラーフィルタ４０に接して設けられており、カラーフィルタ４０及び固定電荷膜１４５を介してフォトダイオードＰＤと対向する位置に設けられている。

第２基板２０は、配線層５６と、配線層５６の層間（すなわち、上下の配線間）を隔てる層間絶縁膜５７と、配線層５６に接続して層間絶縁膜５７の表面に露出するパッド電極５８とを有する。配線層５６及びパッド電極５８は、例えば銅（Ｃｕ）で構成されている。層間絶縁膜５７は、例えばＳｉＯ_２膜で構成されている。

第３基板３０は、半導体基板３１と、半導体基板３１の表面（図２２では、下面）側に設けられたロジック回路３２と、半導体基板３１の表面側に設けられた配線層６２と、配線層６２の層間（すなわち、上下の配線間）を隔てる層間絶縁膜６３と、配線層６２に接続して層間絶縁膜６３の表面に露出するパッド電極６４とを有する。ロジック回路３２は、図１に示したように、例えば、垂直駆動回路３３、カラム信号処理回路３４、水平駆動回路３５およびシステム制御回路３６を有する。配線層６２及びパッド電極６４は、例えばＣｕで構成されている。層間絶縁膜６３は、例えばＳｉＯ_２膜で構成されている。

第２基板２０および第３基板３０は、パッド電極５８、６４同士の接合によって、互いに電気的に接続されている。第３基板３０は、半導体基板２１の表面側に半導体基板３１の表面を向けて第２基板２０に貼り合わされている。つまり、第３基板３０は、第２基板２０に、フェイストゥーフェイスで貼り合わされている。

なお、図２２では、第２基板２０に設けられている増幅トランジスタＡＭＰが、ＦＤＳＯＩＦｉｎ構造ではなく、通常のゲート構造（例えば、図２１において、ゲート電極ＡＧが半導体層２１１の表面２１１ａに平行な第１部位８１のみで構成されている構造）を有する場合を示しているが、これはあくまで一例である。図２２においても、増幅トランジスタＡＭＰは、ＦＤＳＯＩＦｉｎ構造であってもよい。

＜その他の実施形態＞
上記のように、本開示は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、上記の実施形態１から３では、本技術を撮像装置に適用する場合を説明したが、本開示はこれに限定されない。本技術は、撮像装置以外の半導体装置、例えば、液晶ディスプレイ、有機ＥＬディスプレイ（ＯｒｇａｎｉｃＬＥＤＤｉｓｐｌａｙ）、又は、ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）等に適用してもよい。本技術はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。

＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図２３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（ＡｄｖａｎｃｅｄＤｒｉｖｅｒＡｓｓｉｓｔａｎｃｅＳｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図２４は、撮像部１２０３１の設置位置の例を示す図である。

図２４では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図２４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば撮像部１２０３１に適用され得る。具体的には、上記実施の形態及びその変形例に係る撮像装置１、１Ａ、１Ｂ、１Ｃは、撮像部１２０３１に適用され得る。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１に含まれるトランジスタの特性が電磁的な干渉により劣化することを抑制することができるので、より見やすい撮影画像を得ることが可能になる。

＜内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。

図２５は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。

図２５では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。

内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：ＣａｍｅｒａＣｏｎｔｒｏｌＵｎｉｔ）１１２０１に送信される。

ＣＣＵ１１２０１は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）やＧＰＵ（ＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。

光源装置１１２０３は、例えばＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。

入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。

処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。

なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（ＮａｒｒｏｗＢａｎｄＩｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

図２６は、図２５に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。

カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。

レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。

撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。

また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。

駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。

通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。

また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。

なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（ＡｕｔｏＥｘｐｏｓｕｒｅ）機能、ＡＦ（ＡｕｔｏＦｏｃｕｓ）機能及びＡＷＢ（ＡｕｔｏＷｈｉｔｅＢａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。

カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。

通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。

また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。

画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。

制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。

また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。

カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。

ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。

以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）、ＣＣＵ１１２０１（の画像処理部１１４１２）等に適用され得る。撮像部１１４０２や画像処理部１１４１２等に本開示に係る技術を適用することにより、撮像部１１４０２や画像処理部１１４１２に含まれるトランジスタの特性が電磁的な干渉により劣化することを抑制することができるので、より鮮明な術部画像を得ることが可能になる。

なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。

なお、本開示は以下のような構成も取ることができる
（１）
光電変換を行うセンサ画素が設けられた第１半導体層と、
前記第１半導体層の一方の面側に配置され、前記センサ画素から出力された電荷に基づく画素信号を出力するための画素トランジスタが設けられた第２半導体層と、
前記第１半導体層と前記第２半導体層との間に配置された絶縁層と、
前記絶縁層内であって、前記センサ画素と前記画素トランジスタとの間に配置された導体層と、を備え、
前記導体層の電位は基準電位に固定されている、撮像装置。
（２）
前記導体層は、前記センサ画素と前記画素トランジスタの少なくともチャネル領域との間に配置されている、前記（１）に記載の撮像装置。
（３）
前記センサ画素は、
前記第１半導体層に設けられた光電変換素子と、
前記第１半導体層に設けられたフローティングディフュージョンと、
前記光電変換素子で生じた電荷を前記フローティングディフュージョンに転送する転送トランジスタと、を備え、
前記導体層は、前記光電変換素子と前記画素トランジスタとの間に配置されている、前記（１）又は（２）に記載の撮像装置。
（４）
前記センサ画素は、
前記転送トランジスタのゲート電極に接続する配線層、をさらに有し、
前記配線層は、前記光電変換素子と前記導体層との間に配置されている、前記（３）に記載の撮像装置。
（５）
前記センサ画素は、
前記第１半導体層に設けられたウェルコンタクト領域と、
前記ウェルコンタクト領域に接し、前記絶縁層を厚さ方向に貫通する貫通配線と、を有し、
前記導体層は前記貫通配線に接している、前記（１）から（４）のいずれか１項に記載の撮像装置。
（６）
前記導体層は前記貫通配線の側面に接している、前記（５）に記載の撮像装置。
（７）
前記第１半導体層は前記センサ画素を複数有し、
前記導体層は、前記複数のセンサ画素のうちの一方のセンサ画素から他方の画素にかけて連続して設けられている前記（１）から（６）のいずれか１項に記載の撮像装置。
（８）
前記導体層の平面視による形状は、一方向に延びる直線状、又は、格子の枠状である、前記（７）に記載の撮像装置。
（９）
前記画素トランジスタは、増幅トランジスタ、選択トランジスタ、リセットトランジスタ、及びスイッチトランジスタのいずれか１つ以上である、前記（１）から（８）のいずれか１項に記載の撮像装置。
（１０）
前記画素トランジスタは、ＦＤＳＯＩＦｉｎ構造を有する、前記（１）から（９）のいずれか１項に記載の撮像装置。
（１１）
前記ＦＤＳＯＩＦｉｎ構造を有する前記画素トランジスタのゲート電極は、
前記第２半導体層の上面とゲート絶縁膜を介して向かい合う第１部位と、
前記第２半導体層の第１側面と前記ゲート絶縁膜を介して向かい合う第２部位と、
前記第２半導体層の第２側面と前記ゲート絶縁膜を介して向かい合う第３部位と、を有し、
前記第２半導体層の下面と前記第２部位及び前記第３部位は、底部絶縁膜と接している、前記（１０）に記載の撮像装置。
（１２）
前記導体層は、多結晶シリコン膜で構成されている、前記（１）から（１０）のいずれか１項に記載の撮像装置。
（１３）
第１半導体層と、
前記第１半導体層の一方の面側に配置され、トランジスタが設けられた第２半導体層と、
前記第１半導体層と前記第２半導体層との間に配置された絶縁層と、
前記絶縁層内であって、前記第１半導体層と前記トランジスタとの間に配置された導体層と、を備え、
前記導体層の電位は基準電位に固定されている、半導体装置。

１、１Ａ、１Ｂ、１Ｃ撮像装置
１０第１基板
１１、２１、３１半導体基板
１１ａ表面
１２センサ画素
１３画素領域
１４ウェル領域
１５ウェルコンタクト領域
１６第３絶縁膜
１７第１配線層
１８第２配線層
２０第２基板
２２読み出し回路
２３画素駆動線
２４垂直信号線
３０第３基板
３２ロジック回路
３３垂直駆動回路
３４カラム信号処理回路
３５水平駆動回路
３６システム制御回路
４０カラーフィルタ
４２ゲート絶縁膜
４３第４絶縁膜
４５第５絶縁膜
４６第６絶縁膜
５０受光レンズ
５１、５２貫通配線
５３第３配線層
５６、６２配線層
５７、６３層間絶縁膜
５８、６４パッド電極
６１ソース・ドレイン領域
８１第１部位
８２第２部位
８３第３部位
９１ソース領域
９２ドレイン領域
１６１第１絶縁膜
１６２第２絶縁膜
１６３第３絶縁膜
１６４第４絶縁膜
１８１第１直線部
１８２第２直線部
２１１半導体層
５２１第１部位
５２２第２部位
１１０００内視鏡手術システム
１１１００内視鏡
１１１０１鏡筒
１１１０２カメラヘッド
１１１１０術具
１１１１１気腹チューブ
１１１１２エネルギー処置具
１１１２０支持アーム装置
１１１３１術者（医師）
１１１３１術者
１１１３２患者
１１１３３患者ベッド
１１２００カート
１１２０１カメラコントロールユニット（ＣＣＵ：ＣａｍｅｒａＣｏｎｔｒｏｌＵｎｉｔ）
１１２０２表示装置
１１２０３光源装置
１１２０４入力装置
１１２０５処置具制御装置
１１２０６気腹装置
１１２０７レコーダ
１１２０８プリンタ
１１４００伝送ケーブル
１１４０１レンズユニット
１１４０２撮像部
１１４０３駆動部
１１４０４通信部
１１４０５カメラヘッド制御部
１１４１１通信部
１１４１２画像処理部
１１４１３制御部
１２０００車両制御システム
１２００１通信ネットワーク
１２０１０駆動系制御ユニット
１２０２０ボディ系制御ユニット
１２０３０車外情報検出ユニット
１２０３１撮像部
１２０４０車内情報検出ユニット
１２０４１運転者状態検出部
１２０５０統合制御ユニット
１２０５１マイクロコンピュータ
１２０５２音声画像出力部
１２０６１オーディオスピーカ
１２０６２表示部
１２０６３インストルメントパネル
１２１００車両
１２１０１撮像部
１２１０２撮像部
１２１０３撮像部
１２１０４撮像部
１２１０５撮像部
１２１１１撮像範囲
１２１１２撮像範囲
１２１１３撮像範囲
１２１１４撮像範囲
ＡＧゲート電極
ＡＭＰ増幅トランジスタ
ＦＤフローティングディフュージョン
ＦＤＧスイッチトランジスタ
ＰＤフォトダイオード
ＲＳＴリセットトランジスタ
ＳＥＬ選択トランジスタ
ＳＧゲート電極
ＴＧ転送ゲート
ＴＲ転送トランジスタ
ＶＤＤ電源線
Ｖｏｕｔ出力電圧
Ｚ１１、Ｚ１２、Ｚ１３、Ｚ２１、Ｚ２２、Ｚ２３水平面

Claims

光電変換を行うセンサ画素が設けられた第１半導体層と、
前記第１半導体層の一方の面側に配置され、前記センサ画素から出力された電荷に基づく画素信号を出力するための画素トランジスタが設けられた第２半導体層と、
前記第１半導体層と前記第２半導体層との間に配置された絶縁層と、
前記絶縁層内であって、前記センサ画素と前記画素トランジスタとの間に配置された導体層と、を備え、
前記導体層の電位は基準電位に固定されている、撮像装置。
前記導体層は、前記センサ画素と前記画素トランジスタの少なくともチャネル領域との間に配置されている、請求項１に記載の撮像装置。
前記センサ画素は、
前記第１半導体層に設けられた光電変換素子と、
前記第１半導体層に設けられたフローティングディフュージョンと、
前記光電変換素子で生じた電荷を前記フローティングディフュージョンに転送する転送トランジスタと、を備え、
前記導体層は、前記光電変換素子と前記画素トランジスタとの間に配置されている、請求項１に記載の撮像装置。
前記センサ画素は、
前記転送トランジスタのゲート電極に接続する配線層、をさらに有し、
前記配線層は、前記光電変換素子と前記導体層との間に配置されている、請求項３に記載の撮像装置。
前記センサ画素は、
前記第１半導体層に設けられたウェルコンタクト領域と、
前記ウェルコンタクト領域に接し、前記絶縁層を厚さ方向に貫通する貫通配線と、を有し、
前記導体層は前記貫通配線に接している、請求項１に記載の撮像装置。
前記導体層は前記貫通配線の側面に接している、請求項５に記載の撮像装置。
前記第１半導体層は前記センサ画素を複数有し、
前記導体層は、前記複数のセンサ画素のうちの一方のセンサ画素から他方の画素にかけて連続して設けられている請求項１に記載の撮像装置。
前記導体層の平面視による形状は、一方向に延びる直線状、又は、格子の枠状である、請求項７に記載の撮像装置。
前記画素トランジスタは、増幅トランジスタ、選択トランジスタ、リセットトランジスタ、及びスイッチトランジスタのいずれか１つ以上である、請求項１に記載の撮像装置。
前記画素トランジスタは、ＦＤＳＯＩＦｉｎ構造を有する、請求項１に記載の撮像装置。
前記ＦＤＳＯＩＦｉｎ構造を有する前記画素トランジスタのゲート電極は、
前記第２半導体層の上面とゲート絶縁膜を介して向かい合う第１部位と、
前記第２半導体層の第１側面と前記ゲート絶縁膜を介して向かい合う第２部位と、
前記第２半導体層の第２側面と前記ゲート絶縁膜を介して向かい合う第３部位と、を有し、
前記第２半導体層の下面と前記第２部位及び前記第３部位は、底部絶縁膜と接している、請求項１０に記載の撮像装置。
前記導体層は、多結晶シリコン膜で構成されている、請求項１に記載の撮像装置。
第１半導体層と、
前記第１半導体層の一方の面側に配置され、トランジスタが設けられた第２半導体層と、
前記第１半導体層と前記第２半導体層との間に配置された絶縁層と、
前記絶縁層内であって、前記第１半導体層と前記トランジスタとの間に配置された導体層と、を備え、
前記導体層の電位は基準電位に固定されている、半導体装置。