JP2010267827A - 固体撮像装置、固体撮像装置の製造方法および電子機器 - Google Patents
固体撮像装置、固体撮像装置の製造方法および電子機器 Download PDFInfo
- Publication number
- JP2010267827A JP2010267827A JP2009118161A JP2009118161A JP2010267827A JP 2010267827 A JP2010267827 A JP 2010267827A JP 2009118161 A JP2009118161 A JP 2009118161A JP 2009118161 A JP2009118161 A JP 2009118161A JP 2010267827 A JP2010267827 A JP 2010267827A
- Authority
- JP
- Japan
- Prior art keywords
- imaging device
- solid
- state imaging
- region
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
【課題】受光素子と回路素子領域との素子分離領域でのリーク電流の低減を図ること。
【解決手段】本発明は、半導体基板に形成されるフォトダイオードPDと、半導体基板のフォトダイオードPDに隣接して形成されるトランジスタ(回路素子領域)と、半導体基板におけるフォトダイオードPDとトランジスタ(回路素子領域)との間に形成され、中央に関して一方側より他方側が深く形成されている素子分離部ISLとを有する固体撮像装置である。また、この固体撮像装置を備えた電子機器でもある。
【選択図】図1
【解決手段】本発明は、半導体基板に形成されるフォトダイオードPDと、半導体基板のフォトダイオードPDに隣接して形成されるトランジスタ(回路素子領域)と、半導体基板におけるフォトダイオードPDとトランジスタ(回路素子領域)との間に形成され、中央に関して一方側より他方側が深く形成されている素子分離部ISLとを有する固体撮像装置である。また、この固体撮像装置を備えた電子機器でもある。
【選択図】図1
Description
本発明は、固体撮像装置、固体撮像装置の製造方法および電子機器に関する。詳しくは、素子分離部での応力の緩和を図る構造を備えた固体撮像装置、固体撮像装置の製造方法および電子機器に関する。
半導体を用いた固体撮像装置の受光部(イメージセンサ)としては、半導体のpn接合を利用したフォトダイオードが知られている。このような固体撮像装置は、デジタルカメラ、ビデオカメラ、監視用カメラ、複写機、ファクシミリなど多くの機器に搭載されている。また多画素化や低価格化の要求に応えるために微細化が進み、2μmを切る画素ピッチを有する固体撮像装置も可能となっている。
固体撮像装置では、周辺回路も含めてCMOS(Complementary Metal Oxide Semiconductor)プロセスで製造される、いわゆるCMOS型固体撮像素子が多く用いられている。CMOS型固体撮像素子は低電圧、低消費電力というのみでなく、画像信号処理などの周辺回路とワンチップ化できるシステムオンチップを実現することができる。
CMOS型固体撮像素子は、同一の半導体基板上にマトリックス状に配置された光電変換を行う複数の画素、この画素から信号を取り出す垂直信号線、垂直選択回路、水平選択/信号処理回路、出力回路を備えている。
マトリックス状に配置される各画素は、光電変換を行うフォトダイオード、転送用トランジスタ、リセット用トランジスタ、増幅トランジスタ、選択トランジスタ、フォトダイオードから転送された電荷を蓄えておく容量CFD(フローティングディフュージョン)を備えている。
このような画素構成では、1つの画素の中にフォトダイオード領域とリセットトランジスタ、増幅トランジスタ、選択トランジスタなどの回路素子領域とが存在するため、これらの領域を分離する素子分離部が形成されている(例えば、特許文献1参照。)。
しかしながら、従来の構造においては、半導体基板内に矩形に掘り込んだ溝の内部に酸化膜を埋め込み素子分離部を作成していたため、溝を形成する際のダメージや、半導体基板と埋めこみ酸化膜層との熱膨脹係数の違いなどから、特に素子分離部の端部でひずみや欠陥が発生する。このような酸化膜端部ではひずみや欠陥量が増大するにつれてリーク電流の増加が発生する。フォトダイオード部での分離領域においてこのようなリーク電流が発生すると、フォトダイオードに不要な電荷が流れ込み、出力信号にノイズとなって現れるという問題が生じる。
本発明は、受光素子と回路素子領域との素子分離領域でのリーク電流の低減を図ることを目的とする。
本発明は、基板に形成される受光部と、基板の受光部に隣接して形成される回路素子領域と、基板における受光部と回路素子領域との間に形成され、中央に関して一方側より他方側が深く形成されている素子分離部とを有する固体撮像装置である。また、この固体撮像装置を備えた電子機器でもある。
このような本発明では、素子分離部の深さとして、中央に関して一方側より他方側の方が深く形成されているため、素子分離部の底部の深い側の端部に応力を集め、浅い側の端部での応力を低減することができるようになる。
また、本発明では、素子分離部の深さとして、中央に関して受光部側より回路素子領域側の方が深く設けられていたり、一方側の深さが受光部のpn接合位置より浅く、他方側の深さが回路素子領域のpn接合位置より深く形成されているものでもある。
また、本発明は、基板に第1の凹部を形成する工程と、第1の凹部の底の一部に第2の凹部を形成する工程と、第1の凹部および第2の凹部に絶縁材料を埋め込み素子分離部を形成する工程と、素子分離部を間として一方側に受光部、他方側に回路素子領域を形成する工程とを有する固体撮像装置の製造方法である。
このような本発明では、基板に形成する素子分離部が、第1の凹部での深さとなる部分と、第1の凹部より深い第2の凹部での深さとなる部分とによって構成される。これにより、素子分離部の底部の深い側の端部に応力を集め、浅い側の端部での応力を低減することができるようになる。
本発明によれば、素子分離部の浅い側の域端での応力を深い側の端部での応力より低減させることができ、浅い側の端部で発生するリーク電流を減少させることが可能となる。
以下、本発明を実施するための形態(以下、「実施形態」という。)について説明する。なお、説明は以下の順序で行う。
1.固体撮像装置の構造(平面構造、画素の回路構成、画素レイアウト、素子分離部の例)
2.固体撮像装置の製造方法(本実施形態および比較例の製造方法の例)
3.電子機器
1.固体撮像装置の構造(平面構造、画素の回路構成、画素レイアウト、素子分離部の例)
2.固体撮像装置の製造方法(本実施形態および比較例の製造方法の例)
3.電子機器
<1.固体撮像装置の構造>
[本実施形態に係る固体撮像装置の平面構造]
図1は、本実施形態に係る固体撮像装置の全体構成の一例を説明する概略平面図である。固体撮像装置1は、複数の画素10、垂直信号線VDL、垂直選択回路11、水平選択/信号処理回路12、出力回路13を備えている。
[本実施形態に係る固体撮像装置の平面構造]
図1は、本実施形態に係る固体撮像装置の全体構成の一例を説明する概略平面図である。固体撮像装置1は、複数の画素10、垂直信号線VDL、垂直選択回路11、水平選択/信号処理回路12、出力回路13を備えている。
複数の画素10は、半導体基板上にマトリクス状に配置されている。各画素10は、受光光量に応じた電荷を生成する受光部(フォトダイオード)と各種トランジスタを含む回路素子領域とを各々有している。
垂直信号線VDLは、各画素10で取り込んだ電荷に応じた信号を水平選択/信号処理回路12へ送る配線であり、画素10の並びの垂直方向に沿って配線されている。垂直選択回路11は、行単位で画素10を選択し、垂直方向に沿って順次走査する回路である。
水平選択/信号処理回路12は、列単位で画素10を選択し、水平方向に沿って順次走査する回路および垂直信号線VDLを介して送られてきた信号を処理する回路である。水平選択/信号処理回路12は、垂直選択回路11による走査に同期して水平方向に沿った画素10を順次選択する。選択の順に応じて画素10の信号が垂直信号線VDLを介して順次水平選択/信号処理回路12へ送られる。水平選択/信号処理回路12は、順次送られてきた画素10の信号を出力回路13へ送る。
出力回路13は、水平選択/信号処理回路12から順に送られる画素10の信号に対して種々の信号処理を施して出力する。
[画素の回路構成]
図2は、画素の回路構成の一例を示す回路図である。本回路例に係る画素10は、受光部であるフォトダイオードPD、転送トランジスタTr−tx、リセットトランジスタTr−rst、増幅トランジスタTr−ampおよび選択トランジスタTr−selの4つのトランジスタを有する構成となっている。各トランジスタは、例えばNチャネルのMOSトランジスタが用いられる。
図2は、画素の回路構成の一例を示す回路図である。本回路例に係る画素10は、受光部であるフォトダイオードPD、転送トランジスタTr−tx、リセットトランジスタTr−rst、増幅トランジスタTr−ampおよび選択トランジスタTr−selの4つのトランジスタを有する構成となっている。各トランジスタは、例えばNチャネルのMOSトランジスタが用いられる。
画素10には、転送線TX、リセット線RSTおよび選択線SELの3本の駆動配線が同一画素行の各画素について共通に設けられている。これら転送線TX、リセット線RSTおよび選択線SELの各一端は、垂直選択回路11(図1参照)の各画素行に対応した出力端に、画素行単位で接続されている。
フォトダイオードPDは、アノードが負側電源、例えばグランドに接続されており、受光した光をその光量に応じた電荷量の光電荷(ここでは、光電子)に光電変換する。フォトダイオードPDのカソード電極は、転送トランジスタTr−txを介して増幅トランジスタTr−ampのゲート電極と電気的に接続されている。この増幅トランジスタTr−ampのゲート電極と電気的に繋がった容量CFDがフローティングディフュージョンとなる。
転送トランジスタTr−txは、フォトダイオードPDのカソード電極と容量CFDとの間に接続され、高レベル(例えば、Vddレベル)がアクティブ(以下、「Highアクティブ」と記述する)の転送パルスが転送線TXを介してゲート電極に与えられることによってオン状態となる。これにより、フォトダイオードPDで光電変換された光電荷を容量CFDに転送する。
リセットトランジスタTr−rstは、ドレイン電極が電源電位VDDに、ソース電極が容量CFDにそれぞれ接続され、Highアクティブのリセットパルスがリセット線RSTを介してゲート電極に与えられることによってオン状態となる。これにより、フォトダイオードPDから容量CFDへの信号電荷の転送に先立って、容量CFDの電荷を電源電位VDDに捨てることによって容量CFDをリセットする。
増幅トランジスタTr−ampは、ゲート電極が容量CFDに、ドレイン電極が電源電位VDDにそれぞれ接続され、リセットトランジスタTr−rstによってリセットした後の容量CFDの電位をリセットレベルとして出力する。さらに、増幅トランジスタTr−ampは、転送トランジスタTr−txによって信号電荷を転送した後の容量CFDの電位を信号レベルとして出力する。
選択トランジスタTr−selは、例えば、ドレイン電極が増幅トランジスタTr−ampのソースに、ソース電極が垂直信号線VDLにそれぞれ接続され、Highアクティブの選択パルスが選択線SELを介してゲートに与えられることによってオン状態となる。これにより、画素10を選択状態として増幅トランジスタTr−ampから出力される信号を垂直信号線VDLに中継する。
なお、画素10としては、上記構成の4つのトランジスタからなる回路素子領域の構成に限られるものではなく、増幅トランジスタTr−ampと選択トランジスタTr−selとを兼用した3つのトランジスタからなる画素構成のものなどであっても良く、その画素回路の構成は問わない。
[画素レイアウトの一例]
図3は、画素レイアウトの一例を示す模式平面図である。画素は、フォトダイオードPDを配置する領域と、転送トランジスタTr−tx、フローティングディフュージョンFD、リセットトランジスタTr−rst、増幅トランジスタTr−ampおよび選択トランジスタTr−selから成る回路素子領域とを備えている。これらの領域は、素子分離部ISLによって分離されている。
図3は、画素レイアウトの一例を示す模式平面図である。画素は、フォトダイオードPDを配置する領域と、転送トランジスタTr−tx、フローティングディフュージョンFD、リセットトランジスタTr−rst、増幅トランジスタTr−ampおよび選択トランジスタTr−selから成る回路素子領域とを備えている。これらの領域は、素子分離部ISLによって分離されている。
素子分離部ISLとしては、STI(Shallow Trench Isolation)構造が適用される。STI構造は、半導体基板に素子分離溝を形成し、溝内にシリコン酸化膜等の絶縁膜を埋め込んだものである。STI構造は、LOCOS(Local Oxidation of Silicon)構造に比べて微細な分離帯を形成することができる。
[本実施形態に係る固体撮像装置の素子分離部の構造]
図4は、本実施形態に係る固体撮像装置の素子分離部の構造を説明する模式断面図である。この模式断面図は、図3における画素レイアウトの模式平面図におけるA−A線断面となっている。上記画素レイアウトの一例で説明したように、画素は、フォトダイオードPDを配置する領域と、周辺回路となる素子を配置する回路素子領域とを備えており、両者間に素子分離部ISLが設けられている。
図4は、本実施形態に係る固体撮像装置の素子分離部の構造を説明する模式断面図である。この模式断面図は、図3における画素レイアウトの模式平面図におけるA−A線断面となっている。上記画素レイアウトの一例で説明したように、画素は、フォトダイオードPDを配置する領域と、周辺回路となる素子を配置する回路素子領域とを備えており、両者間に素子分離部ISLが設けられている。
ここで、回路素子領域にはn+導電型の半導体層がp導電型の分離層を伴って構成され、フォトダイオード領域にはp+導電型とn導電型との接合による半導体層が構成されている。両者間となる素子分離部ISLは、p+導電型を介してシリコン酸化膜等の絶縁膜が埋め込まれた構成となっている。
このような構造において、本実施形態に係る固体撮像装置は、素子分離部ISLの深さとして、中央に関して一方側の深さd1より他方側の深さd2が深くなるよう形成されている。
より具体的には、素子分離部のうち中央に関してフォトダイオードPD側より回路素子領域側の方が深く形成されたものである。ここで、素子分離部の一方側であるフォトダイオードPD側の深さd1は、フォトダイオードPDのpn接合位置より浅く、他方側である回路素子領域側の深さd2は回路素子領域のpn接合位置より深く形成されている。
このように、素子分離部ISLの深さが中央に関して一方側より他方側の方が深く形成されていることによって、素子分離部ISLの底部の深い側の端部に応力を集め、浅い側の端部での応力を低減することができるようになる。
つまり、素子分離部ISLの深さとして、中央に関して一方側より他方側の方を深く形成し、深い側を回路素子領域側、浅い側をフォトダイオードPD側にすることで、フォトダイオードPDから遠い位置に応力集中する端部が配置されることになる。これにより、応力による欠陥で生じるリーク電流がフォトダイオードPDや回路素子領域に流れ込むことを抑制する。
また、素子分離部ISLのフォトダイオードPD側の深さd1がフォトダイオードPDのpn接合位置より浅く、回路素子領域側の深さd2が回路素子領域のpn接合位置より深く形成されていることで、段差によって構成される端部(隅部)がフォトダイオードPDと回路素子領域のそれぞれのpn接合位置から離れることになる。これにより、素子分離部ISLの端部で発生しやすい応力による欠陥で生じるリーク電流がフォトダイオードPDや回路素子領域のpn接合部分(より詳細には、pn接合のn側領域)に入り込むことを効果的に抑制する。
[比較例の構造]
図5は、比較例の構造を説明する模式断面図である。図5(a)に示す比較例(その1)では、画素10を構成するフォトダイオード領域と、回路素子領域との間に素子分離部ISLが設けられている。ここで、回路素子領域にはn+導電型の半導体層がp導電型の分離層を伴って構成され、フォトダイオード領域にはp+導電型とn導電型との接合による半導体層が構成されている。両者間となる素子分離部ISLは、p+導電型を介してシリコン酸化膜等の絶縁膜が埋め込まれた構成となっている。比較例(その1)では、素子分離部ISLが一定の同じ深さまで形成されている。
図5は、比較例の構造を説明する模式断面図である。図5(a)に示す比較例(その1)では、画素10を構成するフォトダイオード領域と、回路素子領域との間に素子分離部ISLが設けられている。ここで、回路素子領域にはn+導電型の半導体層がp導電型の分離層を伴って構成され、フォトダイオード領域にはp+導電型とn導電型との接合による半導体層が構成されている。両者間となる素子分離部ISLは、p+導電型を介してシリコン酸化膜等の絶縁膜が埋め込まれた構成となっている。比較例(その1)では、素子分離部ISLが一定の同じ深さまで形成されている。
図5(b)に示す比較例(その2)では、上記と同様、画素10を構成するフォトダイオード領域と、回路素子領域との間に素子分離部ISLが設けられているが、素子分離部ISLの中央部に凸部が設けられたものとなっている。
すなわち、回路素子領域にはn+導電型の半導体層がp導電型の分離層を伴って構成され、フォトダイオード領域にはp+導電型とn+導電型との接合による半導体層が構成されている。両者間となる素子分離部ISLは、p+導電型を介してシリコン酸化膜等の絶縁膜が埋め込まれた構成となっているが、中央部分に凸部が設けられ、両脇の部分に比べて深く構成されている。
図5(b)に示す比較例(その2)の構造では、フォトダイオード領域に近い部分での応力は低減するものの、回路素子領域も素子分離部ISLが浅くなり、回路素子領域のn+導電型と素子分離部下のp+導電型あるいはp導電型の分離層との境界が素子分離部ISLの隅部に近くなり、別のリーク電流が発生する。
[せん断応力成分について]
図6、図7は、本実施形態および比較例の各構造でのせん断応力成分(Sxy)のシミュレーション結果を示す図である。各図は画素構造に対応したせん断応力の分布を計算したもので、数値は相対値であって数値が大きいほど応力が大きいことを表している。
図6、図7は、本実施形態および比較例の各構造でのせん断応力成分(Sxy)のシミュレーション結果を示す図である。各図は画素構造に対応したせん断応力の分布を計算したもので、数値は相対値であって数値が大きいほど応力が大きいことを表している。
図6は比較例(その1)の構造に対応したせん断応力の分布であり、(a)は素子分離部の深さ(基板表面からの深さ。以下同じ。)が50nm、(b)は素子分離部の深さが150nmの場合を示している。フォトダイオード領域側での素子分離部の端部の応力を各々見ると、図5(a)に示す素子分離部領域の深さが50nmのときと8.9、図5(b)に示す素子分離部領域の深さが150nmのときでそれぞれ12.0となっている。
図7(a)は、比較例(その2)の構造に対応したせん断応力の分布、図7(b)は、本実施形態の構造に対応したせん断応力の分布を示している。図7(a)に示す比較例(その2)の構造では、素子分離部の深さの深い部分が150nm、浅い部分が50nmとなっている。上記比較例(その1)の場合と同じ条件で応力を求めると、素子分離部の浅い部分の隅部において応力は7.5となっている。この値は、図6(a)、(b)に示す比較例(その1)の構造での応力より小さくなっている。
図7(b)に示す本実施形態の構造では、素子分離部の深さの深い部分が150nm、浅い部分が50nmとなっている。上記比較例(その1)、比較例(その2)の場合と同じ条件で応力を求めると、素子分離部の浅い部分の隅部において応力は7.2であり、比較例(その1)、比較例(その2)の場合に比べて応力が低減していることが分かる。
さらに、本実施形態の構造では、素子分離部におけるpn接合付近での応力は1.7となっており、比較例(その2)の構造でのpn接合付近での応力7.5に比べて大幅な低減効果を発揮している。これにより、この部分でのリーク電流の発生も防ぐことができる。
<2.固体撮像装置の製造方法>
[本実施形態に係る固体撮像装置の製造方法]
図8〜図10は、本実施形態に係る固体撮像装置の製造方法を説明する模式断面図である。先ず、図8(a)に示すように、半導体基板20、例えばシリコン基板を酸化して、5〜20nm厚程度のシリコン酸化膜21を形成する。次いで、CVD(Chemical Vapor Deposition)法などによって、50〜200nm程度のシリコン窒化膜22を形成する。
[本実施形態に係る固体撮像装置の製造方法]
図8〜図10は、本実施形態に係る固体撮像装置の製造方法を説明する模式断面図である。先ず、図8(a)に示すように、半導体基板20、例えばシリコン基板を酸化して、5〜20nm厚程度のシリコン酸化膜21を形成する。次いで、CVD(Chemical Vapor Deposition)法などによって、50〜200nm程度のシリコン窒化膜22を形成する。
次に、図8(b)に示すように、表面のシリコン窒化膜22とシリコン酸化膜21とを通常のフォトリソグラフィー工程とエッチング工程とを用いてパターニングする。このとき、エッチングされた領域は後に素子分離部となる。
次いで、図8(c)に示すように、このシリコン窒化膜22をマスクとして半導体基板20を50〜100nm程度エッチングし、溝(第1の凹部31)を作成する。次に、図9(a)に示すように、フォトリソグラフィー工程を用いて溝(第1の凹部31)の約半分(フォトダイオードを形成する側の約半分)を覆うような形でフォトレジストRをパターニングする。そして、図9(b)に示すように、パターニングしたフォトレジストRをマスクとして、さらに半導体基板20を50〜100nm程度エッチングする。これにより、第1の凹部31の一部である中央から略半分に、第1の凹部31より深い第2の凹部32が形成される。
フォトレジストRを除去後、図9(c)に示すように、半導体基板の表面を酸化し、2〜10nm程度のシリコン酸化膜23を形成する。さらに、チャネルストップ層として、第1の凹部31および第2の凹部32の下にp+導電型不純物、例えばボロンを注入エネルギー10〜50keV程度、ドーズ量1×1012〜1×1013個/cm2程度でイオン注入する。
次に、図10(a)に示すように、埋め込み酸化膜25をCVD工程などを用いて形成する。このとき、埋め込み酸化膜25は、前述したシリコン窒化膜22を完全に覆うような膜厚で形成するものとする。
次いで、シリコン窒化膜22上部の埋め込み酸化膜25をCMP(Chemical Mechanical Polishing)プロセスを用いて除去し、図10(b)に示すような表面が平坦化された構造を作成する。その後、上部のシリコン窒化膜22を除去し、フォトダイオード領域、回路素子領域に所望の不純物を注入することで、フォトダイオードPDおよびトランジスタを形成し、図10(c)に示す本実施形態の固体撮像装置の構造が完成する。
本実施形態の製造方法によれば、作成された非対称な深さ構造を有する素子分離部ISLの下に凸な部分の効果によってフォトダイオード側の素子分離部端での応力を緩和する。これにより、フォトダイオードPDに流れ込むリーク電流の発生を抑制できる。また、回路素子領域においてもリーク電流の発生を抑えることができる。
[比較例に係る固体撮像装置の製造方法]
図11〜図13は、比較例に係る固体撮像装置の製造方法を説明する模式断面図である。先ず、図11(a)に示すように、半導体基板20、例えばシリコン基板を酸化して、5〜20nm厚程度のシリコン酸化膜21を形成する。次いで、CVD法などによって、50〜200nm程度のシリコン窒化膜22を形成する。
図11〜図13は、比較例に係る固体撮像装置の製造方法を説明する模式断面図である。先ず、図11(a)に示すように、半導体基板20、例えばシリコン基板を酸化して、5〜20nm厚程度のシリコン酸化膜21を形成する。次いで、CVD法などによって、50〜200nm程度のシリコン窒化膜22を形成する。
次に、図11(b)に示すように、表面のシリコン窒化膜22とシリコン酸化膜21とを通常のフォトリソグラフィー工程とエッチング工程とを用いてパターニングする。このとき、エッチングされた領域は後に素子分離部となる。
次いで、図11(c)に示すように、このシリコン窒化膜22をマスクとして半導体基板20を50〜100nm程度エッチングし、溝を作成する。次いで、図12(a)に示すように、エッチングをした表面に熱酸化膜24を形成し、さらにこの部分にp+導電型の不純物領域を形成する。
その後、図12(b)に示すように、埋め込み酸化膜25を形成した後、シリコン窒化膜22が露出するまで上部をCMPプロセスによって除去し、図12(c)に示すような表面が平坦化された構造を作成する。
次いで、図13(a)に示すように、シリコン窒化膜を除去した後、フォトダイオード領域にpn接合からなるフォトダイオードPDを、回路素子領域にn+導電型のトランジスタを形成し、図13(b)に示すような比較例の構造が完成する。
<3.電子機器>
図14は、本実施形態に係る電子機器の一例である撮像装置の構成例を示すブロック図である。図14に示すように、撮像装置90は、レンズ群91を含む光学系、固体撮像装置92、カメラ信号処理回路であるDSP(Digital Signal Processor)回路93、フレームメモリ94、表示装置95、記録装置96、操作系97および電源系98等を有している。これらのうち、DSP回路93、フレームメモリ94、表示装置95、記録装置96、操作系97および電源系98がバスライン99を介して相互に接続された構成となっている。
図14は、本実施形態に係る電子機器の一例である撮像装置の構成例を示すブロック図である。図14に示すように、撮像装置90は、レンズ群91を含む光学系、固体撮像装置92、カメラ信号処理回路であるDSP(Digital Signal Processor)回路93、フレームメモリ94、表示装置95、記録装置96、操作系97および電源系98等を有している。これらのうち、DSP回路93、フレームメモリ94、表示装置95、記録装置96、操作系97および電源系98がバスライン99を介して相互に接続された構成となっている。
レンズ群91は、被写体からの入射光(像光)を取り込んで固体撮像装置92の撮像面上に結像する。固体撮像装置92は、レンズ群91によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置92として、先述した本実施形態の固体撮像装置が用いられる。
表示装置95は、液晶表示装置や有機EL(electro luminescence)表示装置等のパネル型表示装置からなり、固体撮像装置92で撮像された動画または静止画を表示する。記録装置96は、固体撮像装置92で撮像された動画または静止画を、不揮発性メモリやビデオテープ、DVD(Digital Versatile Disk)等の記録媒体に記録する。
操作系97は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系98は、DSP回路93、フレームメモリ94、表示装置95、記録装置96および操作系97の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
このような撮像装置90は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールに適用される。この固体撮像装置92として先述した本実施形態に係る固体撮像装置を用いることで、ノイズの抑制された高画質の撮像装置を提供できることになる。
1…固体撮像装置、10…画素、11…垂直選択回路、12…水平選択/信号処理回路、13…出力回路、ISL…素子分離部
Claims (5)
- 基板に形成される受光部と、
前記基板の前記受光部に隣接して形成される回路素子領域と、
前記基板における前記受光部と前記回路素子領域との間に形成され、中央に関して一方側より他方側が深く形成されている素子分離部と
を有する固体撮像装置。 - 前記素子分離部は、中央に関して前記受光部側より前記回路素子領域側が深く形成されている
請求項1記載の固体撮像装置。 - 前記素子分離部は、前記一方側の深さが前記受光部のpn接合位置より浅く、前記他方側の深さが前記回路素子領域のpn接合位置より深く形成されている
請求項1または2記載の固体撮像装置。 - 基板に第1の凹部を形成する工程と、
前記第1の凹部の底の一部に第2の凹部を形成する工程と、
前記第1の凹部および前記第2の凹部に絶縁材料を埋め込み素子分離部を形成する工程と、
前記素子分離部を間として一方側に受光部、他方側に回路素子領域を形成する工程と
を有する固体撮像装置の製造方法。 - 取り込んだ光を電気信号に変換する固体撮像装置と、
前記固体撮像装置で得た電気信号を処理する信号処理部とを備え、
前記固体撮像装置として、
基板に形成される受光部と、
前記基板の前記受光部に隣接して形成される回路素子領域と、
前記基板における前記受光部と前記回路素子領域との間に形成され、中央に関して一方側より他方側が深く形成されている素子分離部と
を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118161A JP2010267827A (ja) | 2009-05-15 | 2009-05-15 | 固体撮像装置、固体撮像装置の製造方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118161A JP2010267827A (ja) | 2009-05-15 | 2009-05-15 | 固体撮像装置、固体撮像装置の製造方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010267827A true JP2010267827A (ja) | 2010-11-25 |
Family
ID=43364549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009118161A Pending JP2010267827A (ja) | 2009-05-15 | 2009-05-15 | 固体撮像装置、固体撮像装置の製造方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010267827A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015056622A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社リコー | 半導体装置 |
WO2018139279A1 (ja) * | 2017-01-30 | 2018-08-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および電子機器 |
-
2009
- 2009-05-15 JP JP2009118161A patent/JP2010267827A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015056622A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社リコー | 半導体装置 |
WO2018139279A1 (ja) * | 2017-01-30 | 2018-08-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および電子機器 |
JPWO2018139279A1 (ja) * | 2017-01-30 | 2019-11-14 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および電子機器 |
US11495628B2 (en) | 2017-01-30 | 2022-11-08 | Sony Semiconductor Solutions Corporation | Solid-state imaging element and electronic equipment |
JP7210288B2 (ja) | 2017-01-30 | 2023-01-23 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および電子機器 |
US11742366B2 (en) | 2017-01-30 | 2023-08-29 | Sony Semiconductor Solutions Corporation | Solid-state imaging element and electronic equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6541080B2 (ja) | 固体撮像装置 | |
JP5365144B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
JP5564909B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
JP5489705B2 (ja) | 固体撮像装置および撮像システム | |
JP5471174B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
JP5552768B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
KR102248958B1 (ko) | 고체 촬상 소자, 전자 기기, 및 제조 방법 | |
JP2012199489A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
JP2009272596A (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
JP2011159757A (ja) | 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器 | |
JP2014199898A (ja) | 固体撮像素子および製造方法、並びに、電子機器 | |
US8399914B2 (en) | Method for making solid-state imaging device | |
JP2000312024A (ja) | 受光素子及びそれを有する光電変換装置 | |
JP2013012551A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
US9793315B2 (en) | Solid-state imaging apparatus for converting incident light entered from one surface into electrical signals on another surface | |
JP2017195215A (ja) | 撮像素子及びその製造方法 | |
JP5407282B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
JP2011159758A (ja) | 固体撮像装置とその製造方法、並びに電子機器 | |
JP4241527B2 (ja) | 光電変換素子 | |
JP2006024786A (ja) | 固体撮像素子及びその製造方法 | |
JP2017183580A (ja) | 固体撮像装置 | |
JP2016219792A (ja) | 固体撮像装置、固体撮像装置の製造方法、および撮像システム | |
US11569279B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
JP2010092988A (ja) | 半導体基板およびその製造方法、固体撮像装置の製造方法 | |
JP2013131516A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 |