JP7530717B2 - 固体撮像装置、固体撮像装置の製造方法および電子機器 - Google Patents

固体撮像装置、固体撮像装置の製造方法および電子機器 Download PDF

Info

Publication number
JP7530717B2
JP7530717B2 JP2019549929A JP2019549929A JP7530717B2 JP 7530717 B2 JP7530717 B2 JP 7530717B2 JP 2019549929 A JP2019549929 A JP 2019549929A JP 2019549929 A JP2019549929 A JP 2019549929A JP 7530717 B2 JP7530717 B2 JP 7530717B2
Authority
JP
Japan
Prior art keywords
transistor
pixels
floating diffusion
region
shared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019549929A
Other languages
English (en)
Other versions
JPWO2019082546A1 (ja
Inventor
大伸 福井
浩史 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019082546A1 publication Critical patent/JPWO2019082546A1/ja
Application granted granted Critical
Publication of JP7530717B2 publication Critical patent/JP7530717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本技術は、固体撮像装置に関する。詳しくは、光電変換部において発生した電荷を転送する転送ゲートを有する固体撮像装置、固体撮像装置の製造方法および電子機器に関する。
固体撮像装置では、光電変換部において発生した電荷を電圧信号に変換して、トランジスタに転送する。このとき、画素サイズの縮小に伴い、読出し時の電荷転送効率を改善することが求められている。そこで、例えば、垂直方向の電荷転送路をバーティカルゲートにより囲むことにより電荷転送効率を強化したイメージセンサが提案されている（例えば、特許文献１参照。）。
特開２０１２－１６４９７１号公報
上述の従来技術では、フローティングディフュージョンがバーティカルゲートによって囲まれているため、フローティングディフュージョンからトランジスタに対してコンタクトおよびメタル層を介して接続する必要がある。そのため、レイアウト上の制約から、面積を縮小することが困難である。
本技術はこのような状況に鑑みて生み出されたものであり、固体撮像装置において電荷転送効率を向上させながら面積を縮小することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、入射光に応じた電荷を発生する光電変換部と、垂直方向に連続する開口を有する柱形状であって上記光電変換部から上記電荷を転送する転送ゲートと、上記開口に囲まれる領域まで延伸して形成されて上記転送された電荷を電圧信号に変換するフローティングディフュージョン部と、上記フローティングディフュージョン部に拡散層を介して電気的に接続されたトランジスタとを具備する固体撮像装置および電子機器である。これにより、フローティングディフュージョン部を、コンタクトを介さずにトランジスタに電気的に接続するという作用をもたらす。
また、この第１の側面において、上記フローティングディフュージョン部は、上記トランジスタの拡散層と一体化して形成される。これにより、フローティングディフュージョン部において変換された電圧信号を、コンタクトを介さずにトランジスタの拡散層に伝えるという作用をもたらす。
また、この第１の側面において、上記トランジスタはリセットトランジスタであり、上記トランジスタの拡散層は上記リセットトランジスタのソースの拡散層であってもよい。これにより、フローティングディフュージョン部において変換された電圧信号を、コンタクトを介さずにリセットトランジスタのソースの拡散層に伝えるという作用をもたらす。
また、この第１の側面において、上記フローティングディフュージョン部と配線層との間を電気的に接続するコンタクトをさらに具備してもよい。これにより、トランジスタの拡散層への接続に加えて、配線層を介した接続を行うという作用をもたらす。
また、この第１の側面において、上記コンタクトを介して上記フローティングディフュージョン部と電気的に短絡されるゲート電極を有する他のトランジスタをさらに具備してもよい。これにより、シェアードコンタクトを介して他のトランジスタのゲート電極に接続するという作用をもたらす。
また、この第１の側面において、上記光電変換部および上記転送ゲートがそれぞれ画素毎に設けられ、上記フローティングディフュージョン部および上記トランジスタが複数の画素に共有されるようにしてもよい。これにより、フローティングディフュージョン部およびトランジスタを複数の画素に共有させるという作用をもたらす。
また、この第１の側面において、上記トランジスタは、上下２画素に共有され、上記上下２画素の間の素子分離領域に配置されてもよい。また、上記トランジスタは、上下左右４画素に共有され、上記上下左右４画素の何れかの間の素子分離領域に配置されてもよい。
また、この第１の側面において、上記フローティングディフュージョン部と配線層との間を電気的に接続するコンタクトと、上記コンタクトを介して上記フローティングディフュージョン部と電気的に短絡されるゲート電極を有して上記複数の画素に共有される他のトランジスタとをさらに具備してもよい。これにより、シェアードコンタクトを介して、複数の画素に共有される他のトランジスタのゲート電極に接続するという作用をもたらす。
また、この第１の側面において、シリコン基板を貫通して上記複数の画素の間を電気的および光学的に分離するトレンチ状の素子分離部をさらに具備してもよい。これにより、深いトレンチによって画素間を分離するという作用をもたらす。
また、本技術の第２の側面は、半導体基板において画素に対応して光電変換部を設ける手順と、垂直方向に開口を有する角柱形状の転送ゲートを上記光電変化部の上部に形成する手順と、上記開口に不純物イオンを注入してトランジスタと共有される拡散層を形成する手順とを具備する固体撮像装置の製造方法である。これにより、コンタクトを介さずにトランジスタに電気的に接続するフローティングディフュージョン部を形成するという作用をもたらす。
本技術によれば、固体撮像装置において電荷転送効率を向上させながら面積を縮小することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の実施の形態における固体撮像装置の構成例を示す図である。 本技術の実施の形態における画素１１の回路構成例を示す図である。 本技術の実施の形態における固体撮像装置の１つの画素１１の断面の概要例を示す図である。 本技術の第１の実施の形態における画素１１の半導体基板１００の平面図の例である。 本技術の第１の実施の形態における転送ゲート１２０およびそのコンタクト領域１２１の外観例を示す図である。 本技術の第１の実施の形態における固体撮像装置の画素トランジスタ周辺の断面の例を示す図である。 本技術の実施の形態における転送ゲート１２０とフローティングディフュージョン領域１３０との関係例を示す図である。 本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第１の工程を示す図である。 本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第２の工程を示す図である。 本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第３の工程を示す図である。 本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第４の工程を示す図である。 本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第５の工程を示す図である。 本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第６の工程を示す図である。 本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第７の工程を示す図である。 本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第８の工程を示す図である。 本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第９の工程を示す図である。 本技術の第２の実施の形態における画素１１の半導体基板１００の平面図の例である。 本技術の第２の実施の形態における固体撮像装置の画素トランジスタ周辺の断面の例を示す図である。 本技術の第２の実施の形態における固体撮像装置の画素トランジスタ周辺の他の断面の例を示す図である。 本技術の第３の実施の形態における画素１１の半導体基板１００の平面図の例である。 本技術の第３の実施の形態における固体撮像装置の画素トランジスタ周辺の断面の例を示す図である。 本技術の第４の実施の形態における画素１１の半導体基板１００の平面図の例である。 本技術の第４の実施の形態における固体撮像装置の画素トランジスタ周辺の断面の例を示す図である。 本技術の第４の実施の形態における固体撮像装置の画素トランジスタ周辺の他の断面の例を示す図である。 本技術の第５の実施の形態における画素１１の半導体基板１００の平面図の例である。 本技術の第６の実施の形態における画素１１の半導体基板１００の平面図の例である。 本技術の第７の実施の形態における画素１１の半導体基板１００の平面図の例である。 本技術の第７の実施の形態における固体撮像装置の画素トランジスタ周辺の断面の例を示す図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（フローティングディフュージョン領域とリセットトランジスタの拡散層を共有する例）
２．第２の実施の形態（拡散層と増幅トランジスタのゲート電極をシェアードコンタクトにより接続する例）
３．第３の実施の形態（２×１画素配列の画素に適用した例）
４．第４の実施の形態（２×１画素配列の画素においてシェアードコンタクトを利用した例）
５．第５の実施の形態（２×２画素配列の画素に適用した例）
６．第６の実施の形態（２×２画素配列の画素においてシェアードコンタクトを利用した例）
７．第７の実施の形態（深いトレンチ構造により各画素を分離した例）
＜１．第１の実施の形態＞
［固体撮像装置の構成］
図１は、本技術の実施の形態における固体撮像装置の構成例を示す図である。この固体撮像装置は、画素領域１０および周辺回路部からなる。周辺回路部は、垂直駆動回路２０と、水平駆動回路３０と、制御回路４０と、カラム信号処理回路５０と、出力回路６０とを備える。
画素領域１０は、光電変換部を含む複数の画素１１を、２次元アレイ状に配列した画素アレイである。この画素１１は、光電変換部となる例えばフォトダイオードと、複数の画素トランジスタを含む。ここで、複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、選択トランジスタおよび増幅トランジスタの４つのトランジスタにより構成することができる。
垂直駆動回路２０は、行単位で画素１１を駆動するものである。この垂直駆動回路２０は、例えばシフトレジスタによって構成される。この垂直駆動回路２０は、画素駆動配線を選択して、その選択された画素駆動配線に画素１１を駆動するためのパルスを供給する。これにより、垂直駆動回路２０は、画素領域１０の各画素１１を行単位で順次垂直方向に選択走査し、各画素１１の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線１９を介して、カラム信号処理回路５０に供給する。
水平駆動回路３０は、列単位にカラム信号処理回路５０を駆動するものである。この水平駆動回路３０は、例えばシフトレジスタによって構成される。この水平駆動回路３０は、水平走査パルスを順次出力することによって、カラム信号処理回路５０の各々を順番に選択し、カラム信号処理回路５０の各々から画素信号を、水平信号線５９を介して、出力回路６０に出力させる。
制御回路４０は、固体撮像装置の全体を制御するものである。この制御回路４０は、入力クロックと、動作モードなどを指令するデータとを受け取り、固体撮像装置の内部情報などのデータを出力する。すなわち、この制御回路４０は、垂直同期信号、水平同期信号およびマスタクロックに基いて、垂直駆動回路２０、カラム信号処理回路５０および水平駆動回路３０などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路２０、カラム信号処理回路５０および水平駆動回路３０等に入力する。
カラム信号処理回路５０は、画素１１の例えば列ごとに配置され、１行分の画素１１から出力される信号に対し、画素列ごとにノイズ除去などの信号処理を行うものである。すなわち、このカラム信号処理回路５０は、画素１１固有の固定パターンノイズを除去するためのＣＤＳ（Correlated Double Sampling）や、信号増幅、ＡＤ（Analog to Digital）変換等の信号処理を行う。カラム信号処理回路５０の出力段には、図示しない水平選択スイッチが水平信号線５９との間に接続される。
出力回路６０は、カラム信号処理回路５０の各々から水平信号線５９を通して順次に供給される信号に対し、信号処理を行って出力するものである。その際、この出力回路６０は、カラム信号処理回路５０からの信号をバッファリングする。また、この出力回路６０は、カラム信号処理回路５０からの信号に対して、黒レベル調整、列ばらつき補正、各種デジタル信号処理などを行うようにしてもよい。
［固体撮像装置の回路構成］
図２は、本技術の実施の形態における画素１１の回路構成例を示す図である。
画素１１は、フォトダイオード１７と、転送トランジスタ１２と、フローティングディフュージョン領域１３と、リセットトランジスタ１４と、増幅トランジスタ１５と、選択トランジスタ１６とを備える。これら転送トランジスタ１２、リセットトランジスタ１４、増幅トランジスタ１５および選択トランジスタ１６の４つのトランジスタを画素トランジスタと称する。なお、この例では、画素トランジスタは、キャリア極性がＮ型のＭＯＳトランジスタであるものと想定する。
また、画素１１に対して、行方向に転送信号線、リセット信号線および選択信号線の３本の信号線が設けられ、列方向に垂直信号線１９が設けられる。また、リセットトランジスタ１４および増幅トランジスタ１５のドレイン側には電源電圧Ｖｄｄが供給される。
フォトダイオード（Photo Diode：ＰＤ）１７は、入射光に応じた電荷を発生する光電変換部である。なお、このフォトダイオード１７のアノードは接地される。
転送トランジスタ１２は、フォトダイオード１７において生じた電荷を転送するトランジスタである。この転送トランジスタ１２は、フォトダイオード１７のカソードと、フローティングディフュージョン領域１３との間に設けられる。この転送トランジスタ１２は、そのゲートに垂直駆動回路２０から転送信号線を介してハイレベルの信号が入力された際にオン状態となり、フォトダイオード１７において光電変換された電荷をフローティングディフュージョン領域１３に転送する。
フローティングディフュージョン（Floating Diffusion：ＦＤ）領域１３は、転送トランジスタ１２によって転送された電荷を電圧信号に変換する拡散層領域である。このフローティングディフュージョン領域１３の電圧信号は、リセットトランジスタ１４のドレインおよび増幅トランジスタ１５のゲートに接続される。
リセットトランジスタ１４は、フローティングディフュージョン領域１３の電圧をリセットするためのトランジスタである。このリセットトランジスタ１４は、電源電圧Ｖｄｄとフローティングディフュージョン領域１３との間に設けられる。このリセットトランジスタ１４は、そのゲートに垂直駆動回路２０からリセット信号線にハイレベルの信号が入力された際にオン状態となり、フローティングディフュージョン領域１３の電位を電源電圧Ｖｄｄにリセットする。
増幅トランジスタ１５は、フローティングディフュージョン領域１３の電圧信号を増幅するトランジスタである。この増幅トランジスタ１５のゲートは、フローティングディフュージョン領域１３に接続される。増幅トランジスタ１５のドレインは、電源電圧Ｖｄｄに接続され、増幅トランジスタ１５のソースは、選択トランジスタ１６を介して垂直信号線１９に接続される。この増幅トランジスタ１５は、フローティングディフュージョン領域１３の電圧信号を増幅し、その増幅信号を画素信号として選択トランジスタ１６に出力する。
選択トランジスタ１６は、この画素を選択するためのトランジスタである。この選択トランジスタ１６は、増幅トランジスタ１５と垂直信号線１９との間に設けられる。この選択トランジスタ１６は、そのゲートに垂直駆動回路２０から選択信号線にハイレベルの信号が入力された際にオン状態となり、増幅トランジスタ１５で増幅された電圧信号を垂直信号線１９に出力する。
［固体撮像装置の構造］
図３は、本技術の実施の形態における固体撮像装置の１つの画素１１の断面の概要例を示す図である。ここでは、一例として、裏面照射型の固体撮像装置を想定する。
この固体撮像装置では、半導体基板１００の内部においてトレンチ１９３によって区画された部分に、フォトダイオード１７０が設けられている。フォトダイオード１７０は、ｎ型不純物領域が電荷蓄積領域として設けられている。フォトダイオード１７０は、半導体基板１００の深さ方向においてＰ型半導体領域１０２および１０３によって挟まれた領域のｎ型不純物領域として形成されている。なお、フォトダイオード１７０は、特許請求の範囲に記載の光電変換部の一例である。
この半導体基板１００の表面には、（図示しない）画素トランジスタが設けられており、これら画素トランジスタを被覆するように配線層２００が設けられている。配線層２００には、配線２２０が絶縁層２３０によって覆われるように形成されている。この配線２２０は複数の層からなる多層配線とすることができる。そして、配線層２００の表面には支持基板２９０が設けられている。
一方、半導体基板１００の裏面には、シリコン酸化膜である絶縁膜１０１および平坦化膜３３０を介して、カラーフィルタ３２０およびマイクロレンズ３１０が設けられる。裏面から入射した入射光はフォトダイオード１７０によって受光され、フォトダイオード１７０は入射光に応じた電荷を発生する。
また、トレンチ１９３の下方には遮光膜３４０が設けられる。この遮光膜３４０は、金属などの遮光材料を用いて形成される。この遮光膜３４０は、平坦化膜３３０によって、被覆されており、その平坦化膜３３０の下方には、カラーフィルタ３２０およびマイクロレンズ３１０が設けられる。カラーフィルタ３２０は、たとえば、３原色の各フィルタ層がベイヤー配列により画素ごとに配列したものである。
図４は、本技術の第１の実施の形態における画素１１の半導体基板１００の平面図の例である。
画素の中央付近には、フォトダイオード１７０から電荷を転送する転送トランジスタの転送ゲート１２０が配置される。この転送ゲート１２０は、柱形状であって、垂直方向に連続する開口を有する。すなわち、この転送ゲート１２０は上面からみてコの字型を有しており、フォトダイオード１７０が設けられている垂直方向に伸びている。この転送ゲート１２０の上面には、配線層２００と接続するためのコンタクト領域１２１が設けられる。
転送ゲート１２０のコの字型の開口に囲まれる領域には、フローティングディフュージョン領域１３０が延伸して形成される。このフローティングディフュージョン領域１３０は、転送ゲート１２０から転送された電荷を電圧信号に変換する。このフローティングディフュージョン領域１３０は、リセットトランジスタ１４０のソースの拡散層領域と共有され、一体化して形成される。そのため、フローティングディフュージョン領域１３０とリセットトランジスタ１４０のソースとの間の接続のために配線層２００を介する必要がない。なお、フローティングディフュージョン領域１３０は、特許請求の範囲に記載のフローティングディフュージョン部の一例である。また、リセットトランジスタ１４０は、特許請求の範囲に記載のトランジスタの一例である。
リセットトランジスタ１４０のドレインの拡散層領域は増幅トランジスタ１５０のドレインの拡散層領域と共有される。このリセットトランジスタ１４０のソースの拡散層領域にはコンタクト１４９が形成され、配線層２００のメタル配線２２０に接続する。
増幅トランジスタ１５０および選択トランジスタ１６０は、素子分離領域１９０に配置される。増幅トランジスタ１５０のゲート電極は、コンタクト１５９を介して配線層２００のメタル配線２２０に接続され、リセットトランジスタ１４０のソースと接続される。増幅トランジスタ１５０のソースの拡散層領域と選択トランジスタ１６０のドレインの拡散層領域は共有される。また、選択トランジスタ１６０のソースの拡散層領域は、コンタクト１６９を介して配線層２００に接続される。なお、増幅トランジスタ１５０は、特許請求の範囲に記載の他のトランジスタの一例である。
図５は、本技術の第１の実施の形態における転送ゲート１２０およびそのコンタクト領域１２１の外観例を示す図である。
上述のように、転送ゲート１２０は、コの字型の柱形状を有する。コの字型の開口（窪み）は、垂直方向に連続している。この開口の下方にあるフォトダイオード１７０において発生した電荷が、この開口を伝わって上方に転送される。上方において開口に囲まれた領域にはフローティングディフュージョン領域１３０が形成されており、リセットトランジスタ１４０のソースの拡散層領域と共有されている。したがって、フローティングディフュージョン領域１３０とリセットトランジスタ１４０のソースとの間を接続するための配線は不要である。
コンタクト領域１２１は、転送ゲート１２０を配線層２００に電気的に接続させるためのコンタクトを配置する領域であり、半導体基板１００の表面に形成される。コンタクト領域１２１は導電体であり、転送ゲート１２０と部分的に接している。そのため、配線層２００からコンタクト領域１２１内に配置された（図示しない）コンタクトを介して転送ゲート１２０の電位を制御することが可能となる。
図６は、本技術の第１の実施の形態における固体撮像装置の画素トランジスタ周辺の断面の例を示す図である。この図は、図４の平面図のＡ－Ａ'の断面を表している。
半導体基板１００には、画素トランジスタが設けられている。転送トランジスタ１２の転送ゲート１２０およびコンタクト領域１２１は、ゲート絶縁膜１２５によってＰ型半導体領域１８０から絶縁されている。転送ゲート１２０のコの字型の開口に囲まれる領域に延伸するフローティングディフュージョン領域１３０は、リセットトランジスタ１４０のソースの拡散層領域と共有されている。フローティングディフュージョン領域１３０にはコンタクト１４９が形成され、配線層２００のメタル配線２２０に接続する。このメタル配線２２０を介して増幅トランジスタ１５０のゲート電極に接続する。
転送ゲート１２０の下方にはフォトダイオード１７０が形成される。また、リセットトランジスタ１４０の下方にはＰ型ウェル１９２が形成される。素子分離領域１９０には、素子分離絶縁膜１９１が形成される。素子分離領域１９０の下方では、隣接する画素間を電気的および光学的に分離するために、フォトダイオード１７０を囲うようにトレンチ１９３が裏面より形成される。プラグＰ型拡散層１９４は、トレンチ１９３とシリコンの境界面で発生する暗電流を抑制するために、トレンチ１９３の側壁に形成されたＰ型拡散層である。
［転送ゲートの面積］
図７は、本技術の実施の形態における転送ゲート１２０とフローティングディフュージョン領域１３０との関係例を示す図である。
同図におけるａでは、ＭおよびＮは転送ゲート１２０の縦横のサイズを示しており、Ｌはフローティングディフュージョン領域１３０が転送ゲート１２０のコの字型の開口に延伸する距離を示している。Ｂは転送ゲート１２０の幅であり、Ｋはフローティングディフュージョン領域１３０の縦のサイズである。ＢおよびＫの最小値はシリコンのアクティブエリアの加工限界値により制約される。ＢおよびＫの最小値をそれぞれＢminおよびＫminとすると、本技術の実施の形態においてＭは「Ｍmin＝２×Ｂmin＋Ｋmin」より微細化することはできない。
これに対し、同図におけるｂは、比較例として転送ゲート９２０に囲まれたフローティングディフュージョン領域９３０を想定し、このフローティングディフュージョン領域９３０にコンタクト９３９を形成する場合のサイズを示している。Ｇは転送ゲート９２０の縦横のサイズを示しており、Ｆはフローティングディフュージョン領域９３０の縦横のサイズを示しており、Ｃはコンタクト９３９の径を示している。Ｂは転送ゲート９２０の幅であり、Ａはコンタクト９３９の外周から転送ゲート９２０の外周までの距離である。Ａの最小値Ａminはシリコンのアクティブエリアおよびコンタクトの加工限界値とその寸法バラつき、コンタクト形成時におけるリソグラフィー工程の合せ精度により制約される。
すなわち、比較例の場合においては、フローティングディフュージョン領域９３０が転送ゲート９２０に囲まれており、フローティングディフュージョン領域をリセットトランジスタのソース拡散層に電気的に接続させるためにはその領域内にコンタクト９３９を設ける必要がある。Ｃの最小値をＣminとすると、フローティングディフュージョン領域９３０のサイズＦは、「Ｆmin＝２×Ａmin＋Ｃmin」より微細化することはできない。また、転送ゲート９２０のサイズＧは、「Ｇmin＝２×Ｂmin＋Ｆmin」より微細化することはできない。したがって、この比較例においては微細化に限界があり、面積を縮小することは困難である。
これに対し、この実施の形態では、フローティングディフュージョン領域１３０を転送ゲート１２０のコの字型の開口に囲まれる領域に延伸させ、リセットトランジスタ１４０のソースの拡散層領域と一体化して形成される。そのため、フローティングディフュージョン領域１３０とリセットトランジスタ１４０のソースとの間の接続のために配線層２００を介する必要がなく、転送ゲート１２０に囲まれたフローティングディフュージョン領域１３０にコンタクトを設ける必要がない。一般的にＫmin≦Ｃminが成立するため、Ｋmin＜Ｆminが成立し、同時にＭmin＜Ｇminも成立する。以上から、本技術の実施の形態においては、フローティングディフュージョン領域が転送ゲートに囲まれた場合に比べ、フローティングディフュージョン領域１３０のサイズＫ、転送ゲート１２０のＭを小さくすることが容易である。
［固体撮像装置の製造方法］
次に、本技術の実施の形態における固体撮像装置の製造方法の一例について説明する。固体撮像装置を製造する際には、まず、半導体基板１００の表面側から不純物イオンを注入することにより、フォトダイオード１７０や素子分離領域１９０を形成する。そして、その半導体基板１００の表面側に画素トランジスタ等の部材を形成した後、その表面を被覆するように、配線層２００を形成する。そして、配線層２００の表面に支持基板２９０を貼り合わせる。その後、半導体基板１００の裏面側を研磨する薄膜化処理を実施する。そして、絶縁膜１０１、遮光膜３４０、平坦化膜３３０、カラーフィルタ３２０、マイクロレンズ３１０などの各部材を、順次、半導体基板１００の裏面側に設ける。これにより、固体撮像装置が製造される。以下では、本技術の実施の形態の要部である転送ゲート１２０の製造過程に着目して、図面を参照して説明する。
図８は、本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第１の工程を示す図である。ここでは、Ｐ型半導体領域１８０にフォトダイオード１７０が形成され、プラグＰ型拡散層１９４およびＰ型ウェル１９２が形成された後の状態を示している。素子分離領域１９０には、素子分離絶縁膜１９１が形成されている。
Ｐ型半導体領域１８０の表面には酸化膜４１０を形成し、マスク材として用いるＳｉＮ膜４２０を堆積する。その後、ゲート領域のＳｉＮ膜４２０をパターニングして、酸化膜４１０を露出させる。
図９は、本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第２の工程を示す図である。ここでは、レジスト４３０を堆積した後、転送ゲート１２０の開口に対応する領域をパターニングする。
図１０は、本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第３の工程を示す図である。ここでは、レジスト４３０をマスクとして酸化膜４１０をエッチングし、次にＰ型半導体領域１８０のシリコンを所望の深さまでエッチングした後に、レジスト４３０を剥離する。これにより、転送ゲート１２０の形状が形成される。その後、ＳｉＮ膜４２０をマスクにして、酸化膜４１０を除去する。
図１１は、本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第４の工程を示す図である。ここでは、Ｐ型半導体領域１８０の表面のシリコンを熱酸化して、ゲート絶縁膜４１１を形成する。
図１２は、本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第５の工程を示す図である。ここでは、例えば多結晶シリコン（ポリシリコン）４４０からなるゲート電極材を堆積して、ＳｉＮ膜４２０が露出するまでエッチバックを行う。なお、この工程においては、ＣＭＰ（Chemical Mechanical Polishing）技術を用いて形成することも可能である。
図１３は、本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第６の工程を示す図である。ここでは、ＳｉＮ膜４２０をウェットエッチングで剥離する。これにより、第１の工程において形成した酸化膜４１０、および、第５の工程において堆積した多結晶シリコン４４０が露出する。
図１４は、本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第７の工程を示す図である。ここでは、再びレジスト４６０を堆積した後、フローティングディフュージョン領域１３０およびリセットトランジスタ１４０のＮ型拡散層を形成する領域のパターニングを行う。
図１５は、本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第８の工程を示す図である。ここでは、レジスト４６０をマスクとして、レジスト４６０の開口部分にＮ型不純物のイオン注入を行う。
図１６は、本技術の第１の実施の形態における固体撮像装置の製造方法の一例の第９の工程を示す図である。レジスト４６０を剥離した後、熱処理を施す。これにより、レジスト４６０の開口部分であった領域がＮ型拡散層になる。すなわち、フローティングディフュージョン領域１３０およびリセットトランジスタ１４０のソースの拡散層が一体化して形成される。
このように、本技術の第１の実施の形態では、転送ゲート１２０をコの字型の柱状に形成し、その開口に囲まれる領域にフローティングディフュージョン領域１３０を延伸して形成する。このフローティングディフュージョン領域１３０は、リセットトランジスタ１４０のソースの拡散層領域と共有され、一体化して形成される。そのため、フローティングディフュージョン領域１３０とリセットトランジスタ１４０のソースとの間の接続のために配線層２００を介する必要がなく、転送ゲート１２０に囲まれたフローティングディフュージョン領域１３０にコンタクトを設ける必要がない。これにより、フローティングディフュージョン領域１３０および転送ゲート１２０のサイズを縮小することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、フローティングディフュージョン領域１３０と増幅トランジスタ１５０のゲート電極との接続は、配線層２００を介して行っていた。これに対し、この第２の実施の形態では、シェアードコンタクトを用いて両者の接続を行う点で上述の第１の実施の形態と異なる。なお、固体撮像装置としての全体構成および回路構成は上述の第１の実施の形態と同様であるため、詳細な説明は省略する。
［固体撮像装置の構造］
図１７は、本技術の第２の実施の形態における画素１１の半導体基板１００の平面図の例である。
この例では、リセットトランジスタ１４０は素子分離領域に形成される。ただし、転送ゲート１２０をコの字型の柱状に形成し、フローティングディフュージョン領域１３０がリセットトランジスタ１４０のソースの拡散層領域と共有される点においては、上述の第１の実施の形態と変わりない。
一方、増幅トランジスタ１５０のゲート電極がリセットトランジスタ１４０のソースの拡散層領域まで延伸した形状になっている。そして、リセットトランジスタ１４０のソースの拡散層領域と、増幅トランジスタ１５０のゲート電極は、シェアードコンタクト１５８を介して電気的に短絡される。
図１８は、本技術の第２の実施の形態における固体撮像装置の画素トランジスタ周辺の断面の例を示す図である。この図は、図１７の平面図のＡ－Ａ'の断面を表している。
この第２の実施の形態では、リセットトランジスタ１４０が素子分離領域に配置されるため、このＡ－Ａ'の断面には表れていない。フローティングディフュージョン領域１３０およびリセットトランジスタ１４０のソースの拡散層領域には、シェアードコンタクト１５８が形成され、配線層２００のメタル配線２２０に接続する。
図１９は、本技術の第２の実施の形態における固体撮像装置の画素トランジスタ周辺の他の断面の例を示す図である。この図は、図１７の平面図のＢ－Ｂ'の断面を表している。
この第２の実施の形態では、増幅トランジスタ１５０のゲート電極がリセットトランジスタ１４０のソースの拡散層領域まで延伸している。そして、フローティングディフュージョン領域１３０およびリセットトランジスタ１４０のソースの拡散層領域に形成されたシェアードコンタクト１５８によって、増幅トランジスタ１５０のゲート電極と接続され、電気的に短絡される。
このように、本技術の第２の実施の形態では、増幅トランジスタ１５０のゲート電極は、フローティングディフュージョン領域１３０およびリセットトランジスタ１４０のソースの拡散層領域に形成されたシェアードコンタクト１５８を介して電気的に短絡される。これにより、フローティングディフュージョン領域１３０のコンタクトと、増幅トランジスタ１５０のゲート電極のコンタクトを共有して、配線層２００とのコンタクトの数を減らすことができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態では、画素毎に画素トランジスタを独立させた構造を想定していた。これに対し、この第３の実施の形態では、画素トランジスタの一部を画素間で共有する点で上述の第１の実施の形態と異なる。なお、固体撮像装置としての全体構成および回路構成は上述の第１の実施の形態と同様であるため、詳細な説明は省略する。
［固体撮像装置の構造］
図２０は、本技術の第３の実施の形態における画素１１の半導体基板１００の平面図の例である。
この例では、２×１画素配列の構造５００を有しており、リセットトランジスタ１４０は上下２画素の中央の素子分離領域に形成され、共有される。また、増幅トランジスタ１５０および選択トランジスタ１６０は、２画素の外周の上下の素子分離領域に配置され、共有される。ただし、転送ゲート１２０をコの字型の柱状に形成し、フローティングディフュージョン領域１３０がリセットトランジスタ１４０のソースの拡散層領域と共有される点においては、上述の第１の実施の形態と変わりない。
図２１は、本技術の第３の実施の形態における固体撮像装置の画素トランジスタ周辺の断面の例を示す図である。この図は、図２０の平面図のＡ－Ａ'の断面を表している。
フローティングディフュージョン領域１３０は、上下２画素における２つの転送ゲート１２０のコの字型の開口に囲まれる領域に延伸しており、リセットトランジスタ１４０のソースの拡散層領域と共有されている。フローティングディフュージョン領域１３０にはコンタクト１４９が形成され、配線層２００のメタル配線２２０に接続する。このメタル配線２２０を介して増幅トランジスタ１５０のゲート電極に接続する。
このように、本技術の第３の実施の形態では、上下２画素においてリセットトランジスタ１４０を共有する。この場合においても、フローティングディフュージョン領域１３０とリセットトランジスタ１４０のソースとの間の接続のために配線層２００を介する必要がなく、フローティングディフュージョン領域１３０および転送ゲート１２０のサイズを縮小することができる。
＜４．第４の実施の形態＞
上述の第２の実施の形態では、画素毎に画素トランジスタを独立させた構造を想定して、シェアードコンタクトを利用していた。これに対し、この第４の実施の形態では、画素トランジスタの一部を画素間で共有した上でシェアードコンタクトを利用する点で上述の第２の実施の形態と異なる。なお、固体撮像装置としての全体構成および回路構成は上述の第１の実施の形態と同様であるため、詳細な説明は省略する。
［固体撮像装置の構造］
図２２は、本技術の第４の実施の形態における画素１１の半導体基板１００の平面図の例である。
この例では、２×１画素配列の構造５００を有しており、リセットトランジスタ１４０は上下２画素の中央の素子分離領域に形成されて、共有される。また、増幅トランジスタ１５０および選択トランジスタ１６０は、２画素の外周の左右の素子分離領域に配置され、共有される。ただし、転送ゲート１２０をコの字型の柱状に形成し、フローティングディフュージョン領域１３０がリセットトランジスタ１４０のソースの拡散層領域と共有される点においては、上述の第１の実施の形態と変わりない。
一方、増幅トランジスタ１５０のゲート電極がリセットトランジスタ１４０のソースの拡散層領域まで延伸した形状になっている。そして、リセットトランジスタ１４０のソースの拡散層領域と、増幅トランジスタ１５０のゲート電極は、シェアードコンタクト１５８を介して電気的に短絡される。
図２３は、本技術の第４の実施の形態における固体撮像装置の画素トランジスタ周辺の断面の例を示す図である。この図は、図２２の平面図のＡ－Ａ'の断面を表している。
フローティングディフュージョン領域１３０は、上下２画素における２つの転送ゲート１２０のコの字型の開口に囲まれる領域に延伸しており、リセットトランジスタ１４０のソースの拡散層領域と共有されている。フローティングディフュージョン領域１３０にはシェアードコンタクト１５８が形成され、配線層２００のメタル配線２２０に接続する。
図２４は、本技術の第４の実施の形態における固体撮像装置の画素トランジスタ周辺の他の断面の例を示す図である。この図は、図２２の平面図のＢ－Ｂ'の断面を表している。
この第４の実施の形態では、増幅トランジスタ１５０のゲート電極がリセットトランジスタ１４０のソースの拡散層領域まで延伸している。そして、フローティングディフュージョン領域１３０およびリセットトランジスタ１４０のソースの拡散層領域に形成されたシェアードコンタクト１５８によって、増幅トランジスタ１５０のゲート電極と接続され、電気的に短絡される。
このように、本技術の第４の実施の形態では、２×１画素配列の構造において、リセットトランジスタ１４０が上下２画素に共有される。増幅トランジスタ１５０のゲート電極は、フローティングディフュージョン領域１３０およびリセットトランジスタ１４０のソースの拡散層領域に形成されたシェアードコンタクト１５８を介して電気的に短絡される。これにより、フローティングディフュージョン領域１３０のコンタクトと、増幅トランジスタ１５０のゲート電極のコンタクトを共有して、配線層２００とのコンタクトの数を減らすことができる。
＜５．第５の実施の形態＞
上述の第３の実施の形態では、上下２画素においてリセットトランジスタ１４０を共有する構造を想定していた。これに対し、この第５の実施の形態では、２×２画素配列の構造を想定して、４画素においてリセットトランジスタ１４０を共有する点で上述の第３の実施の形態と異なる。なお、固体撮像装置としての全体構成および回路構成は上述の第１の実施の形態と同様であるため、詳細な説明は省略する。
［固体撮像装置の構造］
図２５は、本技術の第５の実施の形態における画素１１の半導体基板１００の平面図の例である。
この例では、２×２画素配列の構造５０１を有しており、リセットトランジスタ１４０は４画素の中央の素子分離領域に形成され、共有される。また、増幅トランジスタ１５０および選択トランジスタ１６０は、４画素の外周の上下の素子分離領域に配置され、共有される。ただし、転送ゲート１２０をコの字型の柱状に形成し、フローティングディフュージョン領域１３０がリセットトランジスタ１４０のソースの拡散層領域と共有される点においては、上述の第１の実施の形態と変わりない。
このように、本技術の第５の実施の形態では、２×２画素配列の４画素においてリセットトランジスタ１４０を共有する。この場合においても、フローティングディフュージョン領域１３０とリセットトランジスタ１４０のソースとの間の接続のために配線層２００を介する必要がなく、フローティングディフュージョン領域１３０および転送ゲート１２０のサイズを縮小することができる。
＜６．第６の実施の形態＞
上述の第４の実施の形態では、上下２画素においてリセットトランジスタ１４０を共有する構造を想定して、シェアードコンタクトを利用していた。これに対し、この第６の実施の形態では、２×２画素配列の構造を想定して、４画素においてリセットトランジスタ１４０を共有する点で上述の第４の実施の形態と異なる。なお、固体撮像装置としての全体構成および回路構成は上述の第１の実施の形態と同様であるため、詳細な説明は省略する。
［固体撮像装置の構造］
図２６は、本技術の第６の実施の形態における画素１１の半導体基板１００の平面図の例である。
この例では、２×２画素配列の構造５０１を有しており、リセットトランジスタ１４０は４画素の中央の素子分離領域に形成され、共有される。また、増幅トランジスタ１５０および選択トランジスタ１６０は、４画素の外周の上下の素子分離領域に配置され、共有される。
増幅トランジスタ１５０のゲート電極は、フローティングディフュージョン領域１３０付近まで延伸した形状になっている。そして、増幅トランジスタ１５０のゲート電極は、シェアードコンタクト１５８を介して電気的に短絡される。ただし、転送ゲート１２０をコの字型の柱状に形成し、フローティングディフュージョン領域１３０がリセットトランジスタ１４０のソースの拡散層領域と共有される点においては、上述の第１の実施の形態と変わりない。
このように、本技術の第６の実施の形態では、２×２画素配列の４画素においてリセットトランジスタ１４０を共有する。増幅トランジスタ１５０のゲート電極は、フローティングディフュージョン領域１３０およびリセットトランジスタ１４０のソースの拡散層領域に形成されたシェアードコンタクト１５８を介して電気的に短絡される。これにより、フローティングディフュージョン領域１３０のコンタクトと、増幅トランジスタ１５０のゲート電極のコンタクトを共有して、配線層２００とのコンタクトの数を減らすことができる。
＜７．第７の実施の形態＞
上述の実施の形態では、トレンチ１９３を利用して画素１１の間を分離することを想定していた。これに対して、この第７の実施の形態では、シリコン基板を貫通する深いトレンチ構造により画素１１の間を分離することを想定する。
［固体撮像装置の構造］
図２７は、本技術の第７の実施の形態における画素１１の半導体基板１００の平面図の例である。
この第７の実施の形態においては、シリコン基板を表面から裏面に貫通する深いトレンチ構造を想定しており、画素１１の間は電気的および光学的に分離される。この例では、２×２画素配列の構造５０１を有しており、各画素は、転送ゲート１２０と画素トランジスタによって構成される。２×２画素配列には計４個の画素トランジスタが存在するが、そのうち３個がリセットトランジスタ１４０、増幅トランジスタ１５０および選択トランジスタ１６０として機能する。残りの１個のトランジスタはダミーであり、回路としての動作には寄与しない。
転送ゲート１２０をコの字型の柱状に形成し、フローティングディフュージョン領域１３０がリセットトランジスタ１４０のソースの拡散層領域と共有される点においては、上述の実施の形態と変わりない。
図２８は、本技術の第７の実施の形態における固体撮像装置の画素トランジスタ周辺の断面の例を示す図である。この図は、図２７の平面図のＡ－Ａ'の断面を表している。
フローティングディフュージョン領域１３０は、転送ゲート１２０のコの字型の開口に囲まれる領域に延伸しており、リセットトランジスタ１４０のソースの拡散層領域と共有されている。画素１１の間は、シリコン基板を表面から裏面に貫通する深いトレンチ１９７によって電気的および光学的に分離される。深いトレンチ１９７の側壁はＰ型拡散層１９６によって覆われる。これは深いトレンチ１９７の側壁で発生する暗電流を抑制するためである。なお、深いトレンチ１９７は、特許請求の範囲に記載の素子分離部の一例である。
このように、本技術の第７の実施の形態では、シリコン基板を表面から裏面に貫通する深いトレンチ１９７によって、画素間を電気的および光学的に分離する。この場合においても、フローティングディフュージョン領域１３０とリセットトランジスタ１４０のソースとの間の接続のために配線層２００を介する必要がなく、フローティングディフュージョン領域１３０および転送ゲート１２０のサイズを縮小することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）入射光に応じた電荷を発生する光電変換部と、
垂直方向に連続する開口を有する柱形状であって前記光電変換部から前記電荷を転送する転送ゲートと、
前記開口に囲まれる領域まで延伸して形成されて前記転送された電荷を電圧信号に変換するフローティングディフュージョン部と、
前記フローティングディフュージョン部に拡散層を介して電気的に接続されたトランジスタと
を具備する固体撮像装置。
（２）前記フローティングディフュージョン部は、前記トランジスタの拡散層と一体化して形成されている
前記（１）に記載の固体撮像装置。
（３）前記トランジスタはリセットトランジスタであり、前記トランジスタの拡散層は前記リセットトランジスタのソースの拡散層である
前記（１）または（２）に記載の固体撮像装置。
（４）前記フローティングディフュージョン部と配線層との間を電気的に接続するコンタクト
をさらに具備する前記（１）から（３）のいずれかに記載の固体撮像装置。
（５）前記コンタクトを介して前記フローティングディフュージョン部と電気的に短絡されるゲート電極を有する他のトランジスタ
をさらに具備する前記（４）に記載の固体撮像装置。
（６）前記光電変換部および前記転送ゲートがそれぞれ画素毎に設けられ、
前記フローティングディフュージョン部および前記トランジスタが複数の画素に共有される
前記（１）から（５）のいずれかに記載の固体撮像装置。
（７）前記トランジスタは、上下２画素に共有され、前記上下２画素の間の素子分離領域に配置される
前記（６）に記載の固体撮像装置。
（８）前記トランジスタは、上下左右４画素に共有され、前記上下左右４画素の何れかの間の素子分離領域に配置される
前記（６）に記載の固体撮像装置。
（９）前記フローティングディフュージョン部と配線層との間を電気的に接続するコンタクトと、
前記コンタクトを介して前記フローティングディフュージョン部と電気的に短絡されるゲート電極を有して前記複数の画素に共有される他のトランジスタと
をさらに具備する前記（６）に記載の固体撮像装置。
（１０）シリコン基板を貫通して前記複数の画素の間を電気的および光学的に分離するトレンチ状の素子分離部
をさらに具備する前記（６）に記載の固体撮像装置。
（１１）半導体基板において画素に対応して光電変換部を設ける手順と、
垂直方向に開口を有する角柱形状の転送ゲートを前記光電変化部の上部に形成する手順と、
前記開口に不純物イオンを注入してトランジスタと共有される拡散層を形成する手順と
を具備する固体撮像装置の製造方法。
（１２）入射光に応じた電荷を発生する光電変換部と、
垂直方向に開口を有する角柱形状であって前記光電変換部から前記電荷を転送する転送ゲートと、
前記開口に囲まれる領域まで延伸して形成されて前記転送された電荷を電圧信号に変換するフローティングディフュージョン部と、
前記フローティングディフュージョン部に拡散層を介して電気的に接続されたトランジスタと
を具備する電子機器。
１０ 画素領域
１１ 画素
１２ 転送トランジスタ
１３ フローティングディフュージョン領域
１４ リセットトランジスタ
１５ 増幅トランジスタ
１６ 選択トランジスタ
１７ フォトダイオード
２０ 垂直駆動回路
３０ 水平駆動回路
４０ 制御回路
５０ カラム信号処理回路
６０ 出力回路
１００ 半導体基板
１０１ 絶縁膜
１０２ Ｐ型半導体領域
１２０ 転送ゲート
１２１ コンタクト領域
１２５ ゲート絶縁膜
１３０ フローティングディフュージョン領域
１４０ リセットトランジスタ
１４９ コンタクト
１５０ 増幅トランジスタ
１５８ シェアードコンタクト
１５９ コンタクト
１６０ 選択トランジスタ
１６９ コンタクト
１７０ フォトダイオード
１８０ Ｐ型半導体領域
１９０ 素子分離領域
１９１ 素子分離絶縁膜
１９２ Ｐ型ウェル
１９３ トレンチ
１９４ プラグＰ型拡散層
１９６ Ｐ型拡散層
１９７ 深いトレンチ
２００ 配線層
２２０ メタル配線
２３０ 絶縁層
２９０ 支持基板
３１０ マイクロレンズ
３２０ カラーフィルタ
３３０ 平坦化膜
３４０ 遮光膜
４１０ 酸化膜
４１１ ゲート絶縁膜
４２０ ＳｉＮ膜
４３０ レジスト
４４０ 多結晶シリコン
４６０ レジスト

Claims (8)

  1. 半導体基板の内部に、画素毎に設けられて、入射光に応じた電荷を発生する光電変換部と、
    前記光電変換部上に設けられ、前記半導体基板の上面からみてコの字型を有し、前記半導体基板の表面に対して垂直方向に連続する前記コの字型の開口を有する柱形状を備えて、前記半導体基板とゲート絶縁膜を介して絶縁され、前記光電変換部から前記電荷を転送する転送ゲートと、
    前記転送ゲートの上面に部分的に接して前記半導体基板の表面に絶縁膜を介して形成され、前記転送ゲートを配線層に電気的に接続させるためのコンタクトを配置する領域であるコンタクト領域と、
    複数の前記画素に共有されるフローティングディフュージョン部であって、複数の前記画素に対応する複数の前記転送ゲート各々の前記コの字型の開口の内側から外側に線状に延伸して形成されて、転送された前記電荷を電圧信号に変換するフローティングディフュージョン部と、
    前記半導体基板の表面に形成され、拡散層を有するリセットトランジスタであって、複数の前記画素に共有されて設けられ、前記拡散層は前記フローティングディフュージョン部と共有されているリセットトランジスタと
    を具備する固体撮像装置。
  2. 前記フローティングディフュージョン部は、前記リセットトランジスタの前記拡散層と一体化して形成されている
    請求項１記載の固体撮像装置。
  3. 前記リセットトランジスタの前記拡散層はソースである
    請求項１記載の固体撮像装置。
  4. 前記リセットトランジスタは、２×１画素配列の構造における２画素に共有され、前記２画素の間の素子分離領域に配置される
    請求項１記載の固体撮像装置。
  5. 前記リセットトランジスタは、２×２画素配列の構造における４画素に共有され、前記４画素の何れかの間の素子分離領域に配置される
    請求項１記載の固体撮像装置。
  6. 前記フローティングディフュージョン部と配線層との間を電気的に接続するコンタクトと、
    前記コンタクトを介して前記フローティングディフュージョン部と電気的に短絡されるゲート電極を有して複数の前記画素に共有される増幅トランジスタと
    をさらに具備する請求項１記載の固体撮像装置。
  7. 前記半導体基板を貫通して複数の前記画素の間を電気的および光学的に分離するトレンチ状の素子分離部
    をさらに具備する請求項１記載の固体撮像装置。
  8. 半導体基板の内部に、画素毎に設けられて、入射光に応じた電荷を発生する光電変換部と、
    前記光電変換部上に設けられ、前記半導体基板の上面からみてコの字型を有し、前記半導体基板の表面に対して垂直方向に連続する前記コの字型の開口を有する柱形状を備えて、前記半導体基板とゲート絶縁膜を介して絶縁され、前記光電変換部から前記電荷を転送する転送ゲートと、
    前記転送ゲートの上面に部分的に接して前記半導体基板の表面に絶縁膜を介して形成され、前記転送ゲートを配線層に電気的に接続させるためのコンタクトを配置する領域であるコンタクト領域と、
    複数の前記画素に共有されるフローティングディフュージョン部であって、複数の前記画素に対応する複数の前記転送ゲート各々の前記コの字型の開口の内側から外側に線状に延伸して形成されて、転送された前記電荷を電圧信号に変換するフローティングディフュージョン部と、
    前記半導体基板の表面に形成され、拡散層を有するリセットトランジスタであって、複数の前記画素に共有されて設けられ、前記拡散層は前記フローティングディフュージョン部と共有されているリセットトランジスタと
    を具備する電子機器。
JP2019549929A 2017-10-27 2018-09-14 固体撮像装置、固体撮像装置の製造方法および電子機器 Active JP7530717B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017207725 2017-10-27
JP2017207725 2017-10-27
PCT/JP2018/034095 WO2019082546A1 (ja) 2017-10-27 2018-09-14 固体撮像装置、固体撮像装置の製造方法および電子機器

Publications (2)

Publication Number Publication Date
JPWO2019082546A1 JPWO2019082546A1 (ja) 2020-11-19
JP7530717B2 true JP7530717B2 (ja) 2024-08-08

Family

ID=66246813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019549929A Active JP7530717B2 (ja) 2017-10-27 2018-09-14 固体撮像装置、固体撮像装置の製造方法および電子機器

Country Status (3)

Country Link
US (1) US11569279B2 (ja)
JP (1) JP7530717B2 (ja)
WO (1) WO2019082546A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117546294A (zh) * 2021-08-13 2024-02-09 索尼半导体解决方案公司 成像装置和电子设备
WO2023157620A1 (ja) * 2022-02-15 2023-08-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000152086A (ja) 1998-11-11 2000-05-30 Canon Inc 撮像装置および撮像システム
WO2006025079A1 (ja) 2004-07-20 2006-03-09 Fujitsu Limited Ｃｍｏｓ撮像素子
JP2008085304A (ja) 2006-08-31 2008-04-10 Canon Inc 光電変換装置の製造方法
JP2010114274A (ja) 2008-11-06 2010-05-20 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2010283086A (ja) 2009-06-03 2010-12-16 Sony Corp 半導体装置及びその製造方法、固体撮像素子
JP2012114479A (ja) 2012-03-19 2012-06-14 Toshiba Corp 固体撮像装置
WO2014141900A1 (ja) 2013-03-14 2014-09-18 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2014199898A (ja) 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100590846C (zh) 2006-08-31 2010-02-17 佳能株式会社 光电转换装置的制造方法
KR101845257B1 (ko) 2011-02-07 2018-04-04 삼성전자주식회사 이미지 센서
KR101409211B1 (ko) * 2012-07-17 2014-06-20 주식회사 진텍 정수기 및 냉온수기의 코크 커버장치
KR20140111492A (ko) 2013-03-11 2014-09-19 삼성전자주식회사 반도체 장치
JP6021762B2 (ja) 2013-08-28 2016-11-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および製造方法、並びに、電子機器
KR102174650B1 (ko) * 2013-10-31 2020-11-05 삼성전자주식회사 이미지 센서

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000152086A (ja) 1998-11-11 2000-05-30 Canon Inc 撮像装置および撮像システム
WO2006025079A1 (ja) 2004-07-20 2006-03-09 Fujitsu Limited Ｃｍｏｓ撮像素子
JP2008085304A (ja) 2006-08-31 2008-04-10 Canon Inc 光電変換装置の製造方法
JP2010114274A (ja) 2008-11-06 2010-05-20 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2010283086A (ja) 2009-06-03 2010-12-16 Sony Corp 半導体装置及びその製造方法、固体撮像素子
JP2012114479A (ja) 2012-03-19 2012-06-14 Toshiba Corp 固体撮像装置
JP2014199898A (ja) 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
WO2014141900A1 (ja) 2013-03-14 2014-09-18 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器

Also Published As

Publication number Publication date
WO2019082546A1 (ja) 2019-05-02
US20210193711A1 (en) 2021-06-24
JPWO2019082546A1 (ja) 2020-11-19
US11569279B2 (en) 2023-01-31

Similar Documents

Publication Publication Date Title
US11832463B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP5537523B2 (ja) 固体撮像装置
JP4224036B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
US8916917B2 (en) Solid-state imaging device
JP2011159757A (ja) 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP4490407B2 (ja) Ｃｍｏｓイメージセンサとその製造方法
KR102575458B1 (ko) 이미지 센서 및 그 제조방법
JP4972924B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ
US10998358B2 (en) Image sensor including dummy isolation structure
KR20100002184A (ko) 고체 촬상 장치 및 전자 기기
JP2017195215A (ja) 撮像素子及びその製造方法
US7611918B2 (en) CMOS image sensor and method for fabricating the same
KR20050065385A (ko) 고체 촬상 소자
US9357186B2 (en) Solid-state imaging apparatus and camera
US7642608B2 (en) Dual isolation for image sensors
KR100640980B1 (ko) 씨모스 이미지 센서의 제조방법
JP2006191108A (ja) Ｃｍｏｓイメージセンサー及びその製造方法
US11183526B2 (en) Image sensor
JP7530717B2 (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
US20230017156A1 (en) Image sensor
KR100720504B1 (ko) 씨모스 이미지 센서의 제조방법
CN116250248A (zh) 固态摄像装置及其制造方法和电子设备
US20070080413A1 (en) CMOS image sensor and method for manufacturing the same
JP4115446B2 (ja) Ｃｍｏｓイメージセンサの製造方法
KR100792335B1 (ko) 이미지 센서 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230623

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230703

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240729

R150 Certificate of patent or registration of utility model

Ref document number: 7530717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150