JP2011044548A - 固体撮像装置、電子機器および固体撮像装置の製造方法 - Google Patents

固体撮像装置、電子機器および固体撮像装置の製造方法 Download PDF

Info

Publication number
JP2011044548A
JP2011044548A JP2009191133A JP2009191133A JP2011044548A JP 2011044548 A JP2011044548 A JP 2011044548A JP 2009191133 A JP2009191133 A JP 2009191133A JP 2009191133 A JP2009191133 A JP 2009191133A JP 2011044548 A JP2011044548 A JP 2011044548A
Authority
JP
Japan
Prior art keywords
region
gate electrode
insulating film
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009191133A
Other languages
English (en)
Other versions
JP5487798B2 (ja
Inventor
Keiji Mabuchi
圭司 馬渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009191133A priority Critical patent/JP5487798B2/ja
Priority to TW099124978A priority patent/TWI455295B/zh
Priority to KR1020100074658A priority patent/KR20110019702A/ko
Priority to US12/854,597 priority patent/US8399914B2/en
Priority to CN201010250753.XA priority patent/CN101997015B/zh
Publication of JP2011044548A publication Critical patent/JP2011044548A/ja
Application granted granted Critical
Publication of JP5487798B2 publication Critical patent/JP5487798B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】フォトダイオードからフローティングディフュージョンへの信号電荷の転送効率を向上させ、撮像画像の画像品質を向上させる。
【解決手段】転送ゲート電極をチャネル形成領域の上方からフォトダイオードの上層における埋込酸化膜の上方に渡るように形成する。
【選択図】図５

Description

本発明は固体撮像装置、電子機器および固体撮像装置の製造方法に関する。
デジタルビデオカメラ、デジタルスチルカメラなどの電子機器は、固体撮像装置を含む。たとえば、固体撮像装置として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｃｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサを含む。また、固体撮像装置として、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型イメージセンサを含む。
固体撮像装置においては、複数の画素が形成されている撮像領域が、半導体基板の面に設けられている。この撮像領域においては、その複数の画素に対応するように、複数の光電変換素子が形成されている。光電変換素子は、被写体像による光を受光し、その受光した光を光電変換することによって信号電荷を生成する。たとえば、フォトダイオードが、この光電変換素子として形成されている。
このフォトダイオードでは、ｐｎ接合部において、光を受光し光電変換することによって、信号電荷を生成し、その信号電荷を蓄積する。
上記の固体撮像装置のうちＣＭＯＳイメージセンサにおいては、たとえば、ＳＯＩ基板における酸化シリコンを除去した部分に転送トランジスタを、トップシリコン上に他の画素トランジスタをそれぞれ形成するものが考えられている。そして、フォトダイオードを他の画素トランジスタの下部まで延伸するように形成することが提案されている。これは、暗電流、白点、残像といった特性を向上させる埋め込み型のフォトダイオードを用いた固体撮像装置を上記の構成とすることにより、微細化が可能で、飽和電子数の大きい固体撮像装置が得られるからである(たとえば、特許文献１、非特許文献１参照)。
特開２００６−１７３３５１号公報
Xinyu Zheng, Suresh Seahadri, Michael Wood, Chris Wrigley, and Bedabrate Pain著、「Process and Pixels for High Performance Imager in SOI-CMOS Technology」、（ドイツ）、IEEE workshop on charge-coupled Device & Advanced Image Sensors、２００３年５月。
しかしながら、フォトダイオードをＳＯＩ基板における埋込酸化膜（ＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ））層が残っている部分とＢＯＸ層が除去された部分との下層に連続的に形成するためには、ＢＯＸ層を除去する前にイオン注入を行う必要がある。
そのため、フォトダイオードを形成するためのイオン注入工程の後に、転送ゲート電極が形成される。したがって、転送ゲート電極とフォトダイオードとの合わせずれが大きくなってしまう場合がある。
転送トランジスタ以外の画素トランジスタの下部までフォトダイオードが延伸しない場合には、転送ゲート電極を形成した後に、これをマスクとして自己整合的にイオン注入を行うことができる。そのため、転送トランジスタ以外の画素トランジスタとフォトダイオードの合わせずれを排除することができる。
しかし、上記の構成のように、転送トランジスタ以外の画素トランジスタの下部までフォトダイオードが延伸する場合には、上述の方法により製造することができず、転送トランジスタとフォトダイオードの合わせずれが生じてしまう場合がある。
そのため、フォトダイオードからフローティングディフュージョンへの信号電荷の転送効率が低下することとなり、撮像画像の画像品質が低下する場合がある。
したがって、本発明は、撮像画像の画像品質を向上可能である固体撮像装置、電子機器、および、その製造方法を提供する。
本発明の固体撮像装置の製造方法は、第１および第２の領域がｐｎ接合された光電変換部と、チャネル領域を介在して前記光電変換部から信号電荷を読出しドレインへ転送する転送トランジスタとを、半導体基板の撮像面に形成することによって、固体撮像装置を製造する工程を具備し、前記固体撮像装置を製造する工程は、前記撮像面にて前記光電変換部と前記チャネル領域と読出しドレインとを形成する部分に、第１導電型不純物をイオン注入して、前記半導体基板に前記第１領域を形成する工程と、前記撮像面にて前記光電変換部と前記チャネル領域と読出しドレインとを形成する部分であって、前記第１領域よりも深い部分に、第２導電型不純物を注入することによって、前記半導体基板に前記第２領域を形成する工程と、前記撮像面の上方において、前記チャネル領域と前記読出しドレインとを形成する部分が開口するように、レジストパターンを形成する工程と、前記撮像面において、前記チャネル領域と前記読出しドレインとを形成する部分であって、前記第１領域よりも深い部分に、前記レジストパターンをマスクとして用いて、第１導電型不純物を注入することによって、前記半導体基板に第３領域を形成する工程と、前記第１領域のうち、前記第３領域の上方の部分をエッチング処理で除去する工程と、前記半導体基板の撮像面において、前記第１領域が除去された面に、前記転送トランジスタのゲート絶縁膜を形成する工程と、前記転送トランジスタの転送ゲート電極が前記ゲート絶縁膜を介して前記チャネル領域の上方から、前記第１領域の上方に渡るように、前記転送ゲート電極を形成する工程と、前記半導体基板の撮像面において、前記第１領域が除去された面に、前記転送ゲート電極をマスクとして用いて、第２導電型の不純物をイオン注入することによって、前記読出しドレインを形成する工程とを有する。
本発明においては、同一のマスクを用いて、第３領域を形成し、第１領域を除去する。そのため、第３領域を自己整合的に形成することができる。そして、第１領域を除去した部分におけるチャネル形成領域の上方から光電変換部の上方に渡るように転送ゲート電極を形成する。また、転送ゲート電極をマスクとして呼び出しドレインを自己整合的に形成している。したがって、転送ゲート電極と光電変換部、および転送ゲート電極と読み出しドレインのそれぞれに合わせずれが生じない。その結果、合わせずれによる信号電荷の転送効率の低下を抑制することができる。
本発明の固体撮像装置は、半導体基板の撮像面において、第１導電型の第１領域、および、第２導電型の第２領域が前記半導体基板内でｐｎ接合されており、前記第２領域が、前記第１領域よりも深い部分に設けられている光電変換部と、前記撮像面に設けられており、前記光電変換部に蓄積された信号電荷を、前記第１領域表面よりも下方で横方向に隣接するチャネル領域を介在して読出しドレインへ転送する転送トランジスタとを具備し、前記転送トランジスタの転送ゲート電極は、ゲート絶縁膜を介して前記チャネル領域の上方から、段差を乗り越えて前記第１領域の上方に渡るように、形成されている。
本発明においては、転送ゲート電極と光電変換部の位置関係は前記段差部で決まるため、合わせずれの影響がなく、信号電荷の転送効率が向上する。
本発明の電子機器は、半導体基板の撮像面において、第１導電型の第１領域、および、第２導電型の第２領域が前記半導体基板内でｐｎ接合されており、前記第２領域が、前記第１領域よりも深い部分に設けられている光電変換部と、前記撮像面に設けられており、前記光電変換部に蓄積された信号電荷を、前記第１領域表面よりも下方で横方向に隣接するチャネル領域を介在して読出しドレインへ転送する転送トランジスタとを具備し、前記転送トランジスタの転送ゲート電極は、ゲート絶縁膜を介して前記チャネル領域の上方から、段差を乗り越えて前記第１領域の上方に渡るように、形成されている。
本発明によれば、撮像画像の画像品質を向上可能である固体撮像装置、電子機器、および、その製造方法を提供することができる。
図１は、本発明の一実施形態に係るカメラの構成を示す構成図である。 図２は、本発明の実施形態１に係る固体撮像装置の全体構成の概略を示す平面図である。 図３は、本発明の実施形態１に係る撮像領域において設けられた画素の要部を示す回路図である。 図４は、本発明にかかる実施形態１において、画素Ｐから信号を読み出す際に、各部へ供給するパルス信号を示すタイミングチャートである。 図５は、本発明の実施形態１に係る固体撮像装置の断面を示す図である。 図６は、本本発明の実施形態１に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。 図７は、本発明の実施形態１に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。 図８は、本発明の実施形態１に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。 図９は、本発明の実施形態１に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。 図１０は、本発明の実施形態２に係る固体撮像装置の断面を示す図である。 図１１は、本発明の実施形態２に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。 図１２は、本発明の実施形態３に係る固体撮像装置の断面を示す図である。 図１３は、本発明の実施形態３に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。 図１４は、本発明の実施形態３に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。 図１５は、本発明の実施形態４において、固体撮像装置の要部を示す図である。 図１６は、本発明の実施形態４に係る固体撮像装置の断面を示す図である。 図１７は、本発明の実施形態４に係る撮像領域において設けられた画素の要部を示す回路図である。 図１８は、本発明の実施形態４に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。 図１９は、本発明の一実施形態に係る固体撮像装置の断面を示す図である。
以下に、本発明の実施形態について、図面を参照して説明する。
なお、説明は、下記の順序で行う。
１．実施形態１（ＢＯＸ層上に転送ゲート電極が形成されている場合）
２．実施形態２（基板（Ｐ＋）上に転送ゲート電極が形成されている場合）
３．実施形態３（トップシリコン上に転送ゲート電極が形成されている場合）
４．実施形態４（酸化膜上に転送ゲート電極が形成されている場合）
＜１.実施形態１＞
［Ａ］装置構成
（１）カメラの全体構成
図１は、本発明の一実施形態に係るカメラの構成を示す構成図である。
図１に示すように、カメラ２００は、固体撮像装置１と、光学系２０２と、駆動回路２０３と、信号処理回路２０４とを有する。各部について、順次、説明する。
固体撮像装置１は、光学系２０２を介して入射する入射光（被写体像）を撮像面で受光し光電変換することによって、信号電荷を生成後、ローデータを出力する。ここでは、固体撮像装置１は、駆動回路２０３から出力される制御信号に基づいて駆動する。固体撮像装置１の詳細な構成については、後述する。
光学系２０２は、結像レンズ（図示なし）や絞り（図示なし）を含み、被写体像による入射光を、固体撮像装置１の撮像面ＰＳへ集光するように配置されている。
具体的には、図１に示すように、光学系２０２では、固体撮像装置１の撮像面ＰＳの中心部分に対しては、撮像面ＰＳに垂直な角度で主光線Ｌが出射される。一方で、撮像面ＰＳの周辺部分に対しては、撮像面ＰＳに垂直な方向に対して傾斜した角度で主光線Ｌが出射される。このように、光学系２０２においては、出射瞳距離が有限であるので、中心から周囲へ遠ざかるに従って、主光線Ｌが傾斜して、固体撮像装置１の撮像面ＰＳへ出射される。
駆動回路２０３は、各種の制御信号を固体撮像装置１と信号処理回路２０４とに出力し、固体撮像装置１と信号処理回路２０４との動作を制御する。
信号処理回路２０４は、固体撮像装置１から出力されたローデータについて信号処理を実施することによって、被写体像についてデジタル画像を生成するように構成されている。
（２）固体撮像装置の要部構成
固体撮像装置１の全体構成について説明する。
図２は、本発明の実施形態１に係る固体撮像装置の全体構成の概略を示す平面図である。
本実施形態の固体撮像装置１は、ＣＭＯＳ型イメージセンサであり、図２に示すように、半導体基板１０１を含む。この半導体基板１０１は、図２に示すように、半導体基板１０１の面においては、撮像領域ＰＡと周辺領域ＳＡとが設けられている。この半導体基板１０１は、たとえばシリコンからなる半導体基板である。
（２−１）撮像領域
撮像領域ＰＡについて説明する。
撮像領域ＰＡは、図２に示すように、矩形形状であり、複数の画素Ｐがｘ方向とｙ方向とのそれぞれに配置されている。つまり、画素Ｐがマトリクス状に並んでいる。そして、撮像領域ＰＡにおいては、その中心が図１に示した光学系２０２の光軸に対応するように配置されている。なお、撮像領域ＰＡは、図１に示した撮像面Ｐｓに相当する。
図３は、本発明の実施形態１に係る撮像領域において設けられた画素の要部を示す回路図である。
撮像領域ＰＡに設けられた画素Ｐは、図３に示すように、フォトダイオード２１と、転送トランジスタ２２と、増幅トランジスタ２３と、選択トランジスタ２４と、リセットトランジスタ２５とを含む。
画素Ｐにおいて、フォトダイオード２１は、図３に示すように、アノードが接地されている。そして、フォトダイオード２１は、図３に示すように、カソードが転送トランジスタ２２に接続されている。
画素Ｐにおいて、転送トランジスタ２２は、図３に示すように、フォトダイオード２１とフローティングディフュージョンＦＤとの間において介在するように設けられている。また、転送トランジスタ２２は、ゲート電極が転送線２６に接続されている。そして、転送トランジスタ２２においては、転送線２６からゲート電極に転送パルスが与えられることで、フォトダイオード２１にて生成された信号電荷をフローティングディフュージョンＦＤに転送する。
画素Ｐにおいて、増幅トランジスタ２３は、図３に示すように、ゲート電極がフローティングディフュージョンＦＤに接続されている。また、増幅トランジスタ２３は、後述の選択トランジスタ２４と垂直信号線２７との間において介在している。
画素Ｐにおいて、選択トランジスタ２４は、図３に示すように、アドレス信号が供給されるアドレス線２８にゲート電極が接続されている。また、選択トランジスタ２４は、電源Ｖｄｄと増幅トランジスタ２３との間において介在している。
画素Ｐにおいて、リセットトランジスタ２５は、図３に示すように、リセット信号が供給されるリセット線２９にゲート電極が接続され、また、電源ＶｄｄとフローティングディフュージョンＦＤとの間において介在している。
この画素Ｐを駆動する動作は、転送トランジスタ２２と、選択トランジスタ２４と、リセットトランジスタ２５との各ゲート電極が、行単位で接続されているので、その行単位にて並ぶ複数の画素Ｐのそれぞれについて同時に行われる。
（２−２）周辺領域
周辺領域ＳＡについて説明する。
周辺領域ＳＡは、図２に示すように、撮像領域ＰＡの周囲に位置している。そして、この周辺領域ＳＡにおいては、画素Ｐにおいて生成された信号電荷を処理する周辺回路が設けられている。
具体的には、図２に示すように、この周辺回路としては、垂直選択回路１３と、カラム回路１４と、水平選択回路１５と、水平信号線１６と、出力回路１７と、タイミング制御回路１８とが、設けられている。
垂直選択回路１３は、たとえば、シフトレジスタ（図示なし）を含み、画素Ｐを行単位で選択駆動する。
カラム回路１４は、たとえば、Ｓ／Ｈ（サンプルホールド）回路（図示なし）およびＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ；相関二重サンプリング）回路（図示なし）を含む。そして、カラム回路１４は、列単位で画素Ｐから読み出した信号について信号処理を実施する。
水平選択回路１５は、たとえば、シフトレジスタ（図示なし）を含み、カラム回路１４によって各画素Ｐから読み出した信号を、順次、選択して出力する。そして、水平選択回路１５の選択駆動によって、順次、画素Ｐから読み出した信号を、水平信号線１６を介して出力回路１７に出力する。
出力回路１７は、たとえば、デジタルアンプを含み、水平選択回路１５によって出力された信号について、増幅処理などの信号処理が実施後、外部へ出力する。
タイミング制御回路１８は、各種のタイミング信号を生成し、垂直選択回路１３、カラム回路１４、水平選択回路１５に出力することで、各部について駆動制御を行う。
図４は、本発明にかかる実施形態１において、画素Ｐから信号を読み出す際に、各部へ供給するパルス信号を示すタイミングチャートである。図４においては、（ａ）が選択信号を示し、（ｂ）が転送信号を示し、（ｃ）がリセット信号を示している。
まず、図４に示すように、第１の時点ｔ１において、選択トランジスタ２４を導通状態にする。そして、第２の時点ｔ２において、リセットトランジスタ２５を導通状態にする。これにより、増幅トランジスタ２３のゲート電位をリセットする。
つぎに、第３の時点ｔ３において、リセットトランジスタ２５を非導通状態にする。そして、この後、リセットレベルに対応した電圧をカラム回路１４へ読み出す。
つぎに、第４の時点ｔ４において、転送トランジスタ２２を導通状態にし、フォトダイオード２１において蓄積された信号電荷を増幅トランジスタ２３のゲートへ転送する。
つぎに、第５の時点ｔ５において、転送トランジスタ２２を非導通状態にする。そして、この後、蓄積された信号電荷の量に応じた信号レベルの電圧をカラム回路１４へ読み出す。
カラム回路１４においては、先に読み出したリセットレベルと、後に読み出した信号レベルとを差分処理して、信号を蓄積する。これにより、画素Ｐごとに設けられた各トランジスタのＶｔｈのバラツキ等によって発生する固定的なパターンノイズが、キャンセルされる。
上記のように画素を駆動する動作は、各トランジスタ２２，２４，２５の各ゲートが、水平方向ｘに並ぶ複数の画素からなる行単位で接続されていることから、その行単位にて並ぶ複数の画素について同時に行われる。具体的には、上述した垂直選択回路１３によって供給される選択信号によって、水平ライン（画素行）単位で垂直な方向に順次選択される。そして、タイミング制御回路１８から出力される各種タイミング信号によって各画素のトランジスタが制御される。これにより、各画素における出力信号が垂直信号線２７を通して画素列毎にカラム回路１４に読み出される。
そして、カラム回路１４にて蓄積された信号が、水平選択回路１５によって選択されて、出力回路１７へ順次出力される。
（３）固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置１の詳細内容について説明する。
図５は、本発明の実施形態１に係る固体撮像装置の断面を示す図である。
本実施形態の固体撮像装置１は、たとえば、半導体基板１０１の裏面側から入射する主光線Ｌを受光して撮像を実施するように構成されている。
具体的には、固体撮像装置１は、図５に示すように、ｎ型のシリコン半導体からなる半導体基板１０１を含む。そして、半導体基板１０１に埋込酸化膜３０、シリコン膜４０、フォトダイオード２１、転送トランジスタ２２、画素トランジスタＴｒおよびフォトダイオード分離層６０が設けられている。
画素トランジスタＴｒは、図３に示す増幅トランジスタ２３、選択トランジスタ２４、リセットトランジスタ２５からなる。そして、図５から図９には、増幅トランジスタ２３、選択トランジスタ２４、リセットトランジスタ２５をまとめて、画素トランジスタＴｒとして記載している。
埋込酸化膜３０は、後述するトレンチＲＥが形成されている領域以外の半導体基板１０１全面に積層されている。また、シリコン膜４０は、埋込酸化膜３０上であって、画素トランジスタＴｒが形成される領域に積層されている。
（３−１）フォトダイオードについて
半導体基板１０１の内部には、図５に示すように、フォトダイオード２１が形成されている。フォトダイオード２１は、半導体基板１０１の裏面側から光を受光し、受光した光を光電変換することにより信号電荷を生成する。
このフォトダイオード２１は、図５に示すように、ｎ型半導体層１０およびｐ型半導体層２０を含み、ｐ型半導体層２０は、ｎ型半導体層１０より浅い部分に形成されている。そして、フォトダイオード２１において、図５に示すように、ｎ型半導体層１０とｐ型半導体層２０が接して、ＰＮ接合部を形成している。
ｎ型半導体層１０は、ｎ型のシリコン半導体からなる半導体基板１０１へｎ型不純物をイオン注入することにより形成される。そのため、ｎ型半導体層１０におけるｎ型不純物濃度は、半導体基板１０１におけるｎ型不純物濃度より濃くなる。そして、ｎ型半導体層１０におけるｎ型不純物濃度は、後述のフローティングディフュージョンＦＤにおけるｎ型不純物濃度より薄くなる。また、ｐ型半導体層２０におけるｐ型不純物濃度は、後述のｐ型半導体領域５０およびフォトダイオード分離層６０におけるｐ型不純物濃度より濃くなるように形成される。
（３−２）トランジスタ
シリコン膜４０は、表面がたとえば熱酸化法により酸化されており、表面にシリコン酸化膜からなるゲート絶縁膜４２が形成されている。そして、ゲート絶縁膜４２上に増幅トランジスタ２３、選択トランジスタ２４およびリセットトランジスタ２５である画素トランジスタＴｒのゲート電極Ｔｒｇが設けられている。そして、図示していないが、ゲート電極Ｔｒｇと隣接してシリコン膜４０中にソース・ドレイン領域が設けられ、ゲート電極Ｔｒｇ、ゲート絶縁膜４２と共に画素トランジスタＴｒを構成する。
（３−２−１）転送トランジスタについて
転送トランジスタ２２は、図５に示すように、半導体基板１０１の表面に設けられている。転送トランジスタ２２は、フォトダイオード２１が生成した信号電荷を読み出す。
具体的には、転送トランジスタ２２においては、図５に示すように、転送ゲート電極２２ｇが、フォトダイオード２１の上層の埋込酸化膜３０上とフォトダイオード２１と隣接するように形成されている後述するトレンチＲＥの一部とにまたがって形成されている。すなわち、転送ゲート電極２２ｇは、後述するゲート絶縁膜５４を介してチャネル形成領域ＣＨの上方から、段差を乗り越えてｐ型半導体層２０とに渡るように形成されている。換言すると、転送ゲート電極２２ｇは、後述するゲート絶縁膜５４を介してフローティングディフュージョンＦＤ側の埋込酸化膜３０を除去した部分と、フォトダイオード２１側の埋込酸化膜３０が除去されていない部分との段差に渡るように形成されている。この転送ゲート電極２２ｇは、導電型の不純物が拡散された半導体によって形成されている。たとえば、転送ゲート電極２２ｇは、ポリシリコンを用いて形成されている。
また、図５に示すように、後述するトレンチＲＥの下層であって半導体基板１０１の表面に、転送ゲート電極２２ｇに隣接するように、フローティングディフュージョンＦＤが設けられている。フローティングディフュージョンＦＤは、たとえば、ｎ型不純物が半導体基板１０１へ注入されることにより、ｎ型不純物濃度がｎ型半導体層１０におけるｎ型不純物濃度より濃くなるように形成される。
また、転送ゲート電極２２ｇの下層であって、フローティングディフュージョンＦＤとフォトダイオード２１との間の領域が、チャネルが形成されるチャネル形成領域ＣＨである。
そして、転送トランジスタ２２は、チャネルを通って、フローティングディフュージョンＦＤへフォトダイオード２１のｎ型半導体層１０に蓄積された信号電荷を読み出す。つまり、転送トランジスタ２２においては、フローティングディフュージョンＦＤとフォトダイオード２１のｎ型半導体層１０とが、一対のソース・ドレイン領域として構成される。
（３−２−２）画素トランジスタについて
画素トランジスタＴｒは、図３に示す増幅トランジスタ２３、選択トランジスタ２４およびリセットトランジスタ２５である。
画素トランジスタＴｒは、埋込酸化膜３０上に形成されている。そして、画素トランジスタＴｒにおいて、ゲート電極Ｔｒｇは、シリコン膜４０の表面がシリコン酸化膜からなるゲート絶縁膜４２に形成されている。また、画素トランジスタＴｒにおいて、ソース領域(図示なし)およびドレイン領域（図示なし）は、たとえば、シリコン膜４０にｎ型不純物が注入されて形成されている。
そして、画素トランジスタＴｒにおいて、増幅トランジスタ２３、選択トランジスタ２４およびリセットトランジスタ２５は、図３に示すように、それぞれが電気的に接続されている。
（３−３）トレンチについて
トレンチＲＥは、半導体基板１０１において、フォトダイオード２１と隣接するように設けられている。たとえば、トレンチＲＥは、半導体基板１０１において、埋込酸化膜３０およびｐ型半導体層２０にエッチング処理を施して、底面にｎ型半導体層１０が露出するように形成されている。好ましくは、トレンチＲＥの深さは、ｎ型半導体層１０の表面が露出する深さである。このトレンチＲＥにおいては、内面の半導体基板１０１が、たとえば熱酸化法により酸化されており、トレンチＲＥにおける半導体基板１０１の表面上にシリコン酸化膜からなる転送トランジスタ２２のゲート絶縁膜５４が形成されている。
そして、トレンチＲＥにおけるチャネル形成領域の上方から、ｐ型半導体層２０の上方に渡るように転送ゲート電極２２ｇが設けられている。
（３−４）ｐ型半導体領域
ｐ型半導体領域５０は、トレンチＲＥの下層であって半導体基板１０１中に、フローティングディフュージョンＦＤに対して間を隔てて対面しており、たとえば、ｐ型半導体層２０より深い部分に形成されている。ｐ型半導体領域５０は、たとえば、図５の断面において、トレンチＲＥの幅、すなわちチャネル形成領域ＣＨとフローティングディフュージョンＦＤとを合わせた長さと同一の長さとなるように形成されている。
このｐ型半導体領域５０が設けられていない場合、フォトダイオード２１の電荷蓄積層とフローティングディフュージョンＦＤとは同じ導電型の半導体であるので、転送トランジスタ２２のオン・オフに関わらず、常に導通状態となってしまう。そうすると、信号電荷の転送を制御するのが困難となる。しかし、ｐ型半導体領域５０を設けることにより電荷蓄積層とフローティングディフュージョンＦＤとの間にポテンシャル障壁が形成され、信号電荷の経路（チャネル形成領域ＣＨ）を絞ることができる。したがって、ｐ型半導体領域５０を形成することにより転送トランジスタ２２のオン・オフによる信号電荷の転送を制御可能となる。
ｐ型半導体領域５０は、上述とは異なりトレンチＲＥの幅より長く、後述するフォトダイオード分離層６０と接触していてもよい。
（３−５）フォトダイオード分離層について
半導体基板１０１において、図５に示すように、ｎ型半導体層１０を分離するフォトダイオード分離層６０が形成されている。たとえば、フォトダイオード分離層６０は、ｐ型不純物をイオン注入することにより形成されている。
また、半導体基板１０１の正面側には、図５に示すように、配線層ＨＬが形成されている。この配線層ＨＬは、複数の配線Ｈが、層間絶縁膜Ｓｚの間に設けられている。各配線は、図３に示した、転送線２６、垂直信号線２７、アドレス線２８、リセット線２９などの配線として機能するように形成されている。
半導体基板１０１の裏面側には、図５に示すように、保護膜７０が形成されている。保護膜７０は、たとえばハフニウム酸化膜や窒化シリコン膜などで形成されており、半導体基板１０１の界面を保護する。
この他に、半導体基板１０１においては、オンチップレンズ（図示なし）とカラーフィルタ（図示なし）等の光学部材が画素Ｐに対応して設けられている。たとえば、半導体基板１０１の裏面側から入射する裏面照射型である場合には、半導体基板１０１の裏面側に、オンチップレンズや、カラーフィルタ等の光学部材が設けられる。
［Ｂ］製造方法
以下より、上記の固体撮像装置１を製造する製造方法について説明する。
図６から図８は、本発明の実施形態１に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。
（１）フォトダイオードの形成
まず、図６（ａ）に示すように、ｐ型半導体層２０を形成する。
ここでは、フォトダイオード２１を形成するのに先立って、図６（ａ）に示すように、埋込酸化膜３０およびシリコン膜４０が順に積層された半導体基板１０１を用意する。たとえば、ＳＯＩ基板を用いる。また、半導体基板１０１上に埋込酸化膜３０、シリコン膜４０の順に積層した基板を用いてもよい。
そして、図６（ａ）に示すように、半導体基板１０１の表面にｐ＋層であるｐ型半導体層２０を形成する。
ここでは、半導体基板１０１へｐ型不純物をイオン注入することにより、ｐ型半導体層２０を半導体基板１０１に形成する。このｐ型半導体層２０は、少なくともフォトダイオード２１とチャネル形成領域ＣＨとフローティングディフュージョンＦＤとを形成する部分に形成する。
具体的には、埋込酸化膜３０およびシリコン膜４０を介してｐ型不純物のイオン注入をした際に、半導体基板１０１の表面近傍にｐ型半導体層２０が形成されるように、イオン注入のエネルギーを選択する。たとえば、以下に示す条件で、半導体基板１０１へｐ型不純物をイオン注入する。
注入イオン ：ホウ素（Ｂ）
注入エネルギー ：約５０ｋｅＶ
不純物濃度 ：約１×１０１３／ｃｍ２
上記の条件で半導体基板１０１へｐ型不純物をイオン注入することにより、ｐ型半導体層２０を形成する。また、上記の条件で、ｐ型不純物をイオン注入することにより、ｐ型半導体層２０におけるｐ型不純物濃度は、ｐ型半導体領域５０およびフォトダイオード分離層６０におけるｐ型不純物濃度より濃くなる。
次に、図６（ｂ）に示すように、フォトダイオード分離層６０を形成する。
ここでは、半導体基板１０１へｐ型不純物をイオン注入することにより、半導体基板１０１中にフォトダイオード分離層６０を半導体基板１０１に形成する。
具体的には、埋込酸化膜３０およびシリコン膜４０を介して半導体基板１０１におけるフォトダイオード分離層６０を形成する部分に、たとえば以下に示す条件で、注入エネルギーを変化させながら７段階程度に分けてｐ型不純物をイオン注入する。フォトダイオード分離層６０は、基板表面から４μｍ程度の深さまで形成する。
注入イオン ：ホウ素（Ｂ）
注入エネルギー ：約１００ｋｅＶ〜約３ＭｅＶ
不純物濃度 ：約２×１０１２／ｃｍ２
上記の条件で半導体基板１０１へｐ型不純物をイオン注入することにより、フォトダイオード分離層６０を形成する。
次に図６（ｃ）に示すように、ｎ型半導体層１０を形成する。
ここでは、半導体基板１０１へｎ型不純物をイオン注入することにより、ｐ型半導体層２０の下層であってフォトダイオード分離層６０が形成されていない領域にｎ型半導体層１０を形成する。このｎ型半導体層１０は、少なくともフォトダイオード２１とチャネル形成領域ＣＨとフローティングディフュージョンＦＤとを形成する部分に形成する。
具体的には、ｎ型半導体層１０がｐ型半導体層２０の裏面側と接合するように、イオン注入のエネルギーを選択し、埋込酸化膜３０およびシリコン膜４０を介して半導体基板１０１へｎ型不純物をイオン注入する。たとえば、以下に示す条件で、半導体基板１０１へｎ型不純物をイオン注入する。
注入イオン ：ヒ素（Ａｓ）
注入エネルギー ：約４００ｋｅＶ
不純物濃度 ：約４×１０１２／ｃｍ２
上記の条件で半導体基板１０１へｎ型不純物をイオン注入することにより、ｎ型半導体層１０を形成する。
上記においては、ｎ型半導体層１０を裏面方向に拡張させるために、半導体基板１０１へｎ型不純物を複数回イオン注入してもよい。
（２）トランジスタの形成
次に、図５に示すように、転送トランジスタ２２および画素トランジスタＴｒを形成する。
まず、図７（ｄ）に示すように、画素トランジスタＴｒを配置する部分以外のシリコン膜４０を除去する。
ここでは、まず画素トランジスタＴｒを配置する部分のシリコン膜４０上にマスク(図示なし)を形成する。
そして、図７（ｄ）に示すように、上記のマスク（図示なし）を用いてシリコン膜４０にエッチング処理を施すことにより、画素トランジスタＴｒを配置する部分以外のシリコン膜４０を除去する。その後、マスク（図示なし）を除去する。
次に、図７（ｅ）に示すように、ｐ型半導体領域５０を形成する。
ここでは、まずｐ型半導体領域５０を形成する部分の上層に、当該部分が開口するようにレジストパターン８０を形成する。すなわち、チャネル形成領域ＣＨとフローティングディフュージョンＦＤとを形成する部分が開口するようにレジストパターン８０を形成する。
たとえば、レジストパターン８０は、半導体基板１０１上に成膜されたフォトレジスト膜（図示なし）へ露光装置を用いてパターン像を露光する露光処理を実施し、その後現像処理を実施することにより形成する。
そして、レジストパターン８０をマスクとして用いて、図７（ｅ）に示す矢印の方向へｐ型不純物をイオン注入することにより、半導体基板１０１中にｐ型半導体領域５０を形成する。
具体的には、ｐ型不純物のイオン注入をした際に、半導体基板１０１におけるｐ型半導体層２０よりも深い部分にｐ型半導体領域５０が位置するように、イオン注入のエネルギーを選択する。
たとえば、以下に示す条件で、半導体基板１０１へｐ型不純物をイオン注入する。
注入イオン ：ホウ素（Ｂ）
注入エネルギー ：約７０ｋｅＶ
不純物濃度 ：約４×１０１２ａｔｏｍ／ｃｍ２
レジストパターン８０をマスクとして用いて、上記条件でｐ型不純物をイオン注入することにより、チャネル形成領域ＣＨとフローティングディフュージョンＦＤとを形成する部分であって、半導体基板１０１の上記位置にｐ型半導体領域５０を形成する。また、上記条件で、ｐ型不純物をイオン注入することにより、ｐ型半導体領域５０におけるｐ型不純物濃度は、たとえば、ｐ型半導体層２０におけるｐ型不純物濃度より薄く、フォトダイオード分離層６０におけるｐ型不純物濃度と同程度となる。
また、上述とは異なり、ｐ型半導体領域５０をフォトダイオード分離層６０と接するように、または重なるように形成してもよい。この場合、フォトダイオード分離層６０の上層までレジストパターン８０に開口を形成し、このレジストパターン８０をマスクとして用いて、ｐ型半導体領域５０を形成する。
次に、図７（ｆ）に示すように、トレンチＲＥを形成する。
ここでは、図７（ｆ）に示すように、ｐ型半導体領域５０を形成するときに用いたレジストパターン８０をマスクとして用いて、埋込酸化膜３０およびｐ型半導体層２０にエッチング処理を施すことにより、トレンチＲＥを形成する。レジストパターン８０をマスクとして用いることにより、トレンチＲＥは、チャネル形成領域ＣＨとフローティングディフュージョンＦＤとを形成する部分に形成される。そして、たとえば底面にｎ型半導体層１０が露出するまでエッチング処理を施して、トレンチＲＥを形成する。
具体的には、まず、レジストパターン８０をマスクとして、埋込酸化膜３０にエッチング処理を施して、埋込酸化膜３０を除去する。たとえば、下記の条件により埋込酸化膜３０にエッチング処理を施す。
エッチングの種類 ：ドライエッチング
使用ガス ：ＣＦ４
次に、エッチング条件を変えて、レジストパターン８０をマスクとして、半導体基板１０１におけるｐ型半導体層２０にエッチング処理を施して、たとえばＰＮ接合部、すなわちｎ型半導体層１０の表面までｐ型半導体層２０を除去する。たとえば、下記の条件によりｐ型半導体層２０にエッチング処理を施す。
エッチングの種類 ：ドライエッチング
使用ガス ：ＣＦ４＋Ｏ２
その後、レジストパターン８０を除去する。
これにより、トレンチＲＥに対しｐ型半導体領域５０が自己整合的に形成される。
また、レジストパターン８０をマスクとして、埋込酸化膜３０にエッチング処理を施した後、レジストパターン８０を除去し、埋込酸化膜３０をマスクとして、ｎ型半導体層１０の表面までｐ型半導体層２０を除去してもよい。
次に、図８（ｇ）に示すように、ゲート絶縁膜を形成する。
ここでは、シリコン膜４０の表面をたとえば熱処理などにより酸化することにより、シリコン酸化膜からなるゲート絶縁膜４２を形成する。また、ｐ型半導体層２０を除去した面、すなわちトレンチＲＥにおいて露出した半導体基板１０１の表面をたとえば熱処理などにより酸化することにより、シリコン酸化膜からなるゲート絶縁膜５４を形成する。
次に、図８（ｈ）に示すように、ゲート電極を形成する。
ここでは、転送ゲート電極２２ｇとゲート電極Ｔｒｇを形成する。
具体的には、トレンチＲＥにおけるゲート絶縁膜５４を介してチャネル形成領域ＣＨの上方から、フォトダイオード２１の上層における埋込酸化膜３０の上方とに渡るように、転送ゲート電極２２ｇを形成する。このとき、ゲート絶縁膜４２と接しないように転送ゲート電極２２ｇを形成する。そして、転送ゲート電極２２ｇと同時にゲート絶縁膜４２上におけるゲート電極を形成する領域にゲート電極Ｔｒｇを形成する。
たとえば、埋込酸化膜３０、ゲート絶縁膜４２およびゲート絶縁膜５４上にポリシリコン膜を形成し、それぞれのゲート電極形成領域に対応するように形成されたフォトレジスト（図示なし）をマスクとして用いて、ドライエッチング処理を行う。これにより、ポリシリコンをパターニングして、転送ゲート電極２２ｇ、ゲート電極Ｔｒｇを形成する。
次に、図８（ｉ）に示すように、フローティングディフュージョンＦＤを形成する。
ここでは、図８（ｉ）に示す矢印の方向に半導体基板１０１へｎ型不純物をイオン注入することにより、ｐ型半導体層２０が除去された面、すなわちトレンチＲＥが形成されている半導体基板１０１の表面にフローティングディフュージョンＦＤを形成する。
具体的には、図８（ｉ）に示すように、レジストパターン９０、転送ゲート電極２２ｇおよび埋込酸化膜３０をマスクとして用いて、半導体基板１０１へｎ型不純物をイオン注入する。これにより、転送ゲート電極２２ｇと隣接する半導体基板１０１の表面領域に、転送ゲート電極２２ｇに対して自己整合的にフローティングディフュージョンＦＤが形成される。また、フローティングディフュージョンＦＤと同時にゲート電極Ｔｒｇの両側のシリコン膜４０へｎ型不純物をイオン注入することにより、画素トランジスタＴｒのソース領域およびドレイン領域を形成する。たとえば、以下に示す条件で半導体基板１０１へｎ型不純物をイオン注入する。
注入イオン ：リン（Ｐ）
注入エネルギー ：約１０ｋｅＶ
注入量 ：約２×１０１５ａｔｏｍ／ｃｍ２
上記の条件で半導体基板１０１へｎ型不純物をイオン注入することにより、たとえば、フローティングディフュージョンＦＤを形成する。また、上記の条件で、ｎ型不純物をイオン注入することにより、フローティングディフュージョンＦＤにおけるｎ型不純物濃度は、ｎ型半導体層１０におけるｎ型不純物濃度より濃くなる。そして、フローティングディフュージョンＦＤおよびフォトダイオード２１が転送トランジスタ２２におけるソース領域およびドレイン領域となる。これにより転送トランジスタ２２および画素トランジスタＴｒが完成する。その後、レジストパターン９０を除去する。
次に、図９（ｊ）に示すように、トランジスタ上に配線層ＨＬ、層間絶縁膜Ｓｚ形成する。
次に、図９（ｋ）に示すように、トランジスタが形成されている半導体基板１０１の正面側に支持基板（図示なし）を貼り付ける。そして、半導体基板１０１の裏面側から厚さがたとえば３μｍになるまでＣＭＰ（化学機械研磨）などにより研削して、半導体基板１０１を薄膜化する。
その後、研削した半導体基板１０１の面に、ハフニウム酸化膜またはシリコン窒化膜などを成膜して、半導体基板１０１の界面を保護する保護膜７０を形成することによって、図５に示したように、固体撮像装置１を完成させる。
［Ｃ］まとめ
以上のように、本実施例においては、転送ゲート電極２２ｇとｐ型半導体層２０がゲート絶縁膜５４を介して隣接しており、合わせずれの影響を受けない。フォトダイオード２１の光電子蓄積部は、ｐ型半導体層２０の下のｎ型半導体層１０の部分であるが、転送ゲート電極２２ｇと光電子蓄積部の位置関係も合わせずれの影響を受けない。チャネル領域は、ｐ型半導体層２０の端とｐ型半導体領域５０の端がどちらもトレンチＲＥで規定されていることから、これも合わせずれの影響を受けない。
したがって、本実施形態における製造方法によれば、フォトダイオード２１からフローティングディフュージョンへの信号電荷の転送特性に優れた固体撮像装置１を製造することができる。
その結果、飽和信号が多く、感度が高く、ランダムノイズが小さい固体撮像装置１を製造することができる。また、この固体撮像装置１を用いることにより、飽和信号が多く、感度が高く、ランダムノイズが小さい電子機器を製造することができる。
また、転送ゲート電極２２ｇと、フォトダイオード２１の光電子蓄積部がゲート絶縁膜５４を介して深さ方向横方向とも近くに隣接している。そのため、フォトダイオード２１の電荷蓄積層に蓄えられている信号電荷をフローティングディフュージョンＦＤへ転送するときの転送効率が向上すると同時に低電圧化が可能であるという効果を奏する。
なお、本実施形態においては、半導体基板１０１の裏面側から光を受光する場合について説明したが、これに限定されない。画素トランジスタ等が形成された正面側から主光線Ｌを受光する場合でも、上記と同様な効果を奏することができる。
＜２.実施形態２＞
［Ａ］装置構成
図１０は、本発明の実施形態２に係る固体撮像装置の断面を示す図である。
図１０に示すように、本実施形態において、固体撮像装置１ｂは、転送ゲート電極２２ｇｂが実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。したがって、重複する部分については記載を省略する。
転送ゲート電極２２ｇｂは、図１０に示すように、ゲート絶縁膜を介して、トレンチＲＥｂの一部とフォトダイオード２１におけるｐ型半導体層２０ｂの上方とに連続するように形成されている。すなわち、転送ゲート電極２２ｇｂは、ゲート絶縁膜５４ｂを介してチャネル形成領域ＣＨｂの上方から、ｐ型半導体層２０ｂの上方とに渡るように形成されている。この点を除き、固体撮像装置１ｂは、実施形態１と同様に形成されている。
本実施形態において、転送ゲート電極２２ｇｂは、埋込酸化膜３０ｂ上ではなく、ゲート絶縁膜５４を介してｐ型半導体層２０ｂ上に形成されている。これにより、転送ゲート電極２２ｇｂの乗り上げる段差が実施形態１よりも小さくなるので、ゲートエッチングマージンが増えることと、段差部に残るゲート材の除去が容易なことから、製造が容易となる。
［Ｂ］製造方法
以下より、上記の固体撮像装置１ｂを製造する方法について説明する。
図１１は、本発明の実施形態２に係る固体撮像装置の製造方法の各工程にて設けられた要部を示す断面図である。
トレンチＲＥを形成する工程までは、実施形態１と同様であるので記載を省略する。
図１１（ａ）に示すように、埋込酸化膜３０ｂを除去する。
ここでは、少なくとも転送ゲート電極２２ｇｂを形成する領域の埋込酸化膜３０ｂを除去する。
具体的には、まず図１１（ａ）に示すように、埋込酸化膜３０ｂを除去する部分の上層に当該部分の形状の開口を有するレジストパターン９０ｂを形成する。たとえば、レジストパターン９０ｂは、半導体基板１０１ｂ上に成膜されたフォトレジスト膜（図示なし）へ露光装置を用いてパターン像を露光する露光処理を実施し、その後現像処理を実施することにより形成する。
そして、図１１（ａ）に示すように、レジストパターン９０ｂをマスクとして用いて、埋込酸化膜３０ｂにエッチング処理を施すことにより、所定部分の埋込酸化膜３０ｂを除去する。その後、レジストパターン９０ｂを除去する。これにより、トレンチＲＥｂが形成される。
次に、図１１（ｂ）に示すように、ゲート絶縁膜を形成する。
ここでは、実施形態１と同様な方法で、ゲート絶縁膜４２ｂおよびゲート絶縁膜５４ｂを形成する。
次に、図１１（ｃ）に示すように、ゲート電極を形成する。
ここでは、転送ゲート電極２２ｇｂとゲート電極Ｔｒｇｂを形成する。
具体的には、ゲート絶縁膜５４ｂを介して、チャネル形成領域ＣＨｂの上方から、フォトダイオード２１ｂにおけるｐ型半導体層２０ｂの上方とに渡るように、ゲート絶縁膜４２ｂと接しないように転送ゲート電極２２ｇｂを形成する。そして、転送ゲート電極２２ｇｂと同時にゲート絶縁膜４２ｂ上におけるゲート電極形成領域にゲート電極Ｔｒｇｂを形成する。
転送ゲート電極２２ｇｂとゲート電極Ｔｒｇｂは、実施形態１と同様な方法で形成される。
その後、実施形態１と同様にフローティングディフュージョンＦＤｂ、配線層Ｈｚｂ、層間絶縁膜Ｓｚｂ、保護膜７０ｂを形成することによって、図１０に示したように、固体撮像装置１を完成させる。
［Ｃ］まとめ
以上のように、本実施形態においては、転送ゲート電極２２ｇｂを除いて実施形態１と同様に各部が形成されている。
したがって、本実施形態では、実施形態１と同様に、フォトダイオード２１ｂからフローティングディフュージョンＦＤｂへの信号電荷の転送特性に優れた固体撮像装置１ｂを製造することができる。
その結果、飽和信号が多く、感度が高く、ランダムノイズが小さい固体撮像装置１ｂを製造することができる。また、この固体撮像装置１ｂを用いることにより、飽和信号が多く、感度が高く、ランダムノイズが小さい電子機器を製造することができる。
また、埋込酸化膜３０ｂを介さずにｐ型半導体層２０ｂ上に転送ゲート電極２２ｇｂを形成することにより、転送ゲート電極２２ｇｂの乗り上げる段差が実施形態１よりも小さくなる。そのため、ゲートエッチングマージンが増えることと、段差部に残るゲート材の除去が容易なことから、製造が容易となる。
＜３.実施形態３＞
［Ａ］装置構成
図１２は、本発明の実施形態３に係る固体撮像装置の断面を示す図である。
図１２に示すように、本実施形態において、固体撮像装置１ｃは、転送ゲート電極２２ｇｃが実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。したがって、重複する部分については記載を省略する。
転送ゲート電極２２ｇｃは、図１２に示すように、ゲート絶縁膜５４ｃを介してチャネル形成領域ＣＨｃの上方から、ゲート絶縁膜４２ｃを介してフォトダイオード２１の上層におけるシリコン膜４０ｃの上方に渡るように形成されている。この点を除き、固体撮像装置１ｃは、実施形態１と同様に形成されている。
本実施形態において、転送ゲート電極２２ｇｃは、埋込酸化膜３０ｃ上ではなくゲート絶縁膜４２ｃ上に形成されている。これにより、本実施形態における固体撮像装置１ｃは、実施形態１における固体撮像装置１よりさらにコンパクト化が図れる。
［Ｂ］製造方法
以下より、上記の固体撮像装置１ｃを製造する方法について説明する。
図１３および図１４は、本発明の実施形態２に係る固体撮像装置の製造方法の各工程にて設けられた要部を示す断面図である。
画素トランジスタＴｒｃを形成する工程までは、実施形態１と同様であるので記載を省略する。
図１３（ａ）に示すように、ｐ型半導体領域５０ｃを形成する。
ここでは、まずｐ型半導体領域５０ｃを形成する部分の上層に、当該部分の形状の開口を有するレジストパターン８０ｃを形成する。すなわち、チャネル形成領域ＣＨｃとフローティングディフュージョンＦＤｃとを形成する部分が開口するようにレジストパターン８０ｃを形成する。また、シリコン膜４０ｃにおける開口側の側面がレジストパターン８０ｃにおける開口の側壁を成すようにレジストパターン８０ｃを形成する。レジストパターン８０ｃは、実施形態１と同様な方法により形成する。
そして、レジストパターン８０ｃをマスクとして用いて、図１３（ａ）に示す矢印の方向へｐ型不純物をイオン注入することにより、半導体基板１０１ｃ中にｐ型半導体領域５０ｃを半導体基板１０１ｃに形成する。
具体的には、実施形態１と同様な方法で半導体基板１０１ｃへｐ型不純物をイオン注入することにより、ｐ型半導体領域５０ｃを形成する。
次に、図１３（ｂ）に示すように、トレンチＲＥｃを形成する。
ここでは、実施形態１と同様な方法で、トレンチＲＥｃを形成する。これにより、トレンチＲＥｃに対して自己整合的にｐ型半導体領域５０ｃが形成される。
次に、図１４（ｃ）に示すように、ゲート絶縁膜を形成する。
ここでは、実施形態１と同様な方法で、ゲート絶縁膜４２ｃおよびゲート絶縁膜５４ｃを形成する。
次に、図１４（ｄ）に示すように、ゲート電極を形成する。
ここでは、転送ゲート電極２２ｇｃとゲート電極Ｔｒｇｃを形成する。
具体的には、トレンチＲＥｃにおけるゲート絶縁膜５４ｃを介してチャネル形成領域ＣＨｃの上方から、ゲート絶縁膜４２ｃを介してシリコン膜４０ｃの上方に渡って、ゲート電極Ｔｒｇｃと接しないように転送ゲート電極２２ｇｃを形成する。そして、転送ゲート電極２２ｇｃと同時にゲート絶縁膜４２ｃ上におけるゲート電極形成領域にゲート電極Ｔｒｇｃを形成する。
転送ゲート電極２２ｇｃとゲート電極Ｔｒｇｃは、実施形態１と同様な方法で形成される。
その後、実施形態１と同様にフローティングディフュージョンＦＤｃ、配線層Ｈｚｃ、層間絶縁膜Ｓｚｃ、保護膜７０ｃを形成することによって、図１２に示したように、固体撮像装置１ｃを完成させる。
［Ｃ］まとめ
以上のように、本実施形態においては、転送ゲート電極２２ｇｃを除いて実施形態１と同様に各部が形成されている。
したがって、本実施形態では、実施形態１と同様に、フォトダイオード２１ｃから転送ゲート電極２２ｇｃを介しフローティングディフュージョンＦＤｃへの信号電荷の優れた転送特性を有する固体撮像装置１ｃを製造することができる。
その結果、飽和信号が多く、感度が高く、ランダムノイズが小さい固体撮像装置１ｃを製造することができる。また、この固体撮像装置１ｃを用いることにより、飽和信号が多く、感度が高く、ランダムノイズが小さい電子機器を製造することができる。
また、転送ゲート電極２２ｇｂをシリコン膜４０ｃ上に形成するため、実施形態１における埋込酸化膜３０が露出している面積だけ本実施形態における固体撮像装置１ｃの面積を減少させることができる。その結果、固体撮像装置１ｃのコンパクト化が図れる。
＜４.実施形態４＞
［Ａ］装置構成
図１５〜図１７は、本発明の実施形態４に係る固体撮像装置１ｄの要部を示す図である。
図１６に示すように、本実施形態において、固体撮像装置１ｄは、フォトダイオード２１および転送ゲート電極２２ｇｄの配置が実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。したがって、重複する部分については記載を省略する。
図１５は、撮像領域ＰＡの上面を示している。図１６は、撮像領域ＰＡの断面を示している。図１６においては、図１５に示すＡ１−Ａ２部分の断面を示している。また、図１７は、撮像領域ＰＡに設けられた画素Ｐの回路構成を示している。
固体撮像装置１ｄを構成する各部について順次説明する。
（１）フォトダイオードについて
固体撮像装置１において、フォトダイオード２１ｄは、図２に示すように、複数が撮像面（ｘｙ面）に配置されている。複数のフォトダイオード２１ｄは、複数の画素Ｐの配列に対応するように、水平方向ｘと、この水平方向ｘに対して直交する垂直方向ｙとのそれぞれに等間隔で並んでいる。
本実施形態においては、図１５および図１６に示すように、各フォトダイオード２１ｄのそれぞれには、転送トランジスタ２２ｄが隣接するように設けられている。また、フォトダイオード２１ｄは、一対で、１つのフローティングディフュージョンＦＤｄを挟むように設けられている。ここでは、水平方向ｘおよび垂直方向ｙのそれぞれに対して傾斜した傾斜方向に並ぶ２つのフォトダイオード２１ｄが、１つのフローティングディフュージョンＦＤｄを挟むように設けられている。
そして、図１７に示すように、４つのフォトダイオード２１ｄが、増幅トランジスタ２３ｄと選択トランジスタ２４ｄとリセットトランジスタ２５ｄの１つの組を共有するように構成されている。
具体的には、図１７に示すように、４つのフォトダイオード２１ｄに対応して、４つの転送トランジスタ２２ｄが一対で設けられている。
そして、図１７に示すように、たとえば、２つのフォトダイオード２１ｄが、１つのフローティングディフュージョンＦＤｄに対して設けられている。
そして、図１７に示すように、４つのフォトダイオード２１ｄに対して、増幅トランジスタ２３ｄと選択トランジスタ２４ｄとリセットトランジスタ２５ｄとのそれぞれが１つずつ設けられている。
（２）転送トランジスタについて
転送トランジスタ２２ｄは、図１５に示すように、複数の画素Ｐに対応するように、複数が形成されている。ここでは、各転送トランジスタ２２ｄは、撮像面（ｘｙ面）において水平方向ｘと垂直方向ｙとに対して傾斜する傾斜方向に並ぶ複数の画素Ｐの間に設けられたフローティングディフュージョンＦＤｄを、２つの転送トランジスタ２２ｄが挟むように形成されている。
また、図１６に示すように、転送トランジスタ２２ｄにおいては、転送ゲート電極２２ｇｄが、ゲート絶縁膜５４ｄを介してチャネル形成領域ＣＨｄの上方から、フォトダイオード２１ｄの上層における埋込酸化膜３０ｄの上方とに渡るように設けられている。そして、転送トランジスタ２２ｄにおいて、転送ゲート電極２２ｇは、図１６に示すように、半導体基板１０１ｄの表面に設けられた、フローティングディフュージョンＦＤｄに隣接するように設けられている。ここでは、一対の転送ゲート電極２２ｇｄが、１つのフローティングディフュージョンＦＤｄを挟むように形成されている。
本実施形態においては、図１７に示すように、複数の転送トランジスタ２２ｄのそれぞれは、各フォトダイオード２１ｄのカソードに一方の端子が電気的に接続されている。そして、複数の転送トランジスタ２２ｄのそれぞれは、他方の端子が、１つのフローティングディフュージョンＦＤｄに電気的に接続されている。具体的には、一対の転送トランジスタの組が、フローティングディフュージョンＦＤｄに電気的に接続されている。また、他の一対の転送トランジスタの組が、フローティングディフュージョンＦＤｄに電気的に接続されている。
（３）画素トランジスタについて
画素トランジスタＴｒｄにおいて、増幅トランジスタ２３ｄ、選択トランジスタ２４ｄおよびリセットトランジスタ２５ｄは、図１５に示すように、垂直方向ｙに並ぶ複数のフォトダイオード２１ｄの間に設けられている。
本実施形態では、上記の増幅トランジスタ２３、選択トランジスタ２４およびリセットトランジスタ２５のそれぞれは、図１７に示すように、複数のフォトダイオード２１ｄからなる組によって、共有されるように構成されている。たとえば、図１７に示すように、４つのフォトダイオード２１からなる１組に対して、増幅トランジスタ２３ｄと選択トランジスタ２４ｄとリセットトランジスタ２５ｄとのそれぞれが１つずつ設けられている。
上記に示す構成により、本実施形態における固体撮像装置１ｄは、実施形態１における固体撮像装置１よりさらにコンパクト化が図れる。
［Ｂ］製造方法
以下より、上記の固体撮像装置１ｄを製造する方法について説明する。
図１８は、本発明の実施形態４に係る固体撮像装置の製造方法の各工程にて設けられた要部を示す断面図である。
ゲート絶縁膜を形成する工程までは、実施形態１と同様であるので記載を省略する。
図１８（ａ）に示すように、ゲート電極を形成する。
ここでは、転送ゲート電極２２ｇｄとゲート電極Ｔｒｇｄを形成する。
具体的には、トレンチＲＥｄにおけるゲート絶縁膜５４ｄを介してチャネル形成領域ＣＨｄの上方から、フォトダイオード２１ｄの上層における埋込酸化膜３０ｄの上方とに渡るように、転送ゲート電極２２ｇｄを形成する。そして、転送ゲート電極２２ｇｄと同時にゲート絶縁膜４２ｄ上におけるゲート電極形成領域にゲート電極Ｔｒｇｄを形成する。
転送ゲート電極２２ｇｄとゲート電極Ｔｒｇｄは、実施形態１と同様な方法で形成される。
次に、図１８（ｂ）に示すように、フローティングディフュージョンＦＤｄを形成する。
ここでは、図１８（ｂ）に示す矢印の方向にｐ型半導体層２０ｄが除去された半導体基板１０１ｄへｎ型不純物をイオン注入することにより、半導体基板１０１ｄの表面にフローティングディフュージョンＦＤｄを形成する。
具体的には、図１８（ｂ）に示すように、レジストパターン９０ｄ、転送ゲート電極２２ｇｄおよび埋込酸化膜３０ｄをマスクとして用いて、半導体基板１０１ｄへｎ型不純物をイオン注入する。これにより、一対の転送ゲート電極２２ｇｄそれぞれと隣接するように半導体基板１０１ｄの表面領域に、フローティングディフュージョンＦＤｄが形成される。また、フローティングディフュージョンＦＤｄと同時にゲート電極Ｔｒｇｄの両側のシリコン膜４０ｄへｎ型不純物をイオン注入することにより、画素トランジスタＴｒｄのソース領域およびドレイン領域を形成する。イオン注入の条件は、実施形態１と同様な条件である。
その後、実施形態１と同様に配線層Ｈｚｄ、層間絶縁膜Ｓｚｄ、保護膜７０ｄを形成することによって、図１８に示したように、固体撮像装置１ｄを完成させる。
［Ｃ］まとめ
以上のように、フォトダイオード２１ｄ、転送ゲート電極２２ｇｄおよび画素トランジスタＴｒｄの配置数を除いて実施形態１と同様に各部が形成されている。
したがって、本実施形態では、実施形態１と同様に、フォトダイオード２１ｄから転送ゲート電極２２ｇｄを介しフローティングディフュージョンＦＤｄへの信号電荷の優れた転送特性を有する固体撮像装置１ｄを製造することができる。
その結果、飽和信号が多く、感度が高く、ランダムノイズが小さい固体撮像装置１ｄを製造することができる。また、この固体撮像装置１ｄを用いることにより、飽和信号が多く、感度が高く、ランダムノイズが小さい電子機器を製造することができる。
また、本実施形態においては、４つのフォトダイオードに対応して、４つの転送トランジスタが設けられている。そして、４つのフォトダイオード２１ｄに対して、増幅トランジスタ２３ｄと選択トランジスタ２４ｄとリセットトランジスタ２５ｄとのそれぞれが１つずつ設けられている。そのため、固体撮像装置１ｄのコンパクト化が図れる。
なお、本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することができる。
たとえば、ｐ型半導体領域については、上記の実施形態に示した構成以外の構成に、本発明を適用しても良い。
図１９は、本発明にかかる実施形態において、ｐ型半導体領域５０の変形例を示す断面図である。
図１９に示すように、ｐ型半導体領域５０をトレンチＲＥの下層に表面から深さ方向へ形成してもよい。
このような構成とすることにより、転送トランジスタ２２がオフ状態のときには、フォトダイオード２１とフローティングディフュージョンＦＤとの間は、絶縁状態となる。そして、転送トランジスタ２２をオン状態とすると、チャネル形成領域ＣＨｄにチャネルが形成され、フォトダイオード２１ｄとフローティングディフュージョンＦＤｄとの間が導通状態となる。
また、本実施形態においては、裏面側から主光線Ｌを受光する固体撮像装置について説明したが、これに限定されず、正面側から光を受光する固体撮像装置の場合でも同様な効果を奏することができる。
なお、上記の実施形態において、半導体基板１０１は、本発明の半導体基板に相当する。また、上記の実施形態において、ｎ型半導体層１０は、本発明の第２領域に相当する。上記の実施形態において、ｐ型半導体層２０は、本発明の第１領域に相当する。また、上記の実施形態において、フォトダイオード２１、２１ｂ、２１ｃ、２１ｄは、本発明の光電変換部に相当する。また、上記の実施形態において、転送トランジスタ２２、２２ｂ、２２ｃ、２２ｄは、本発明の転送トランジスタに相当する。また、上記の実施形態において、転送ゲート電極２２ｇ、２２ｇｂ、２２ｇｃ、２２ｇｄは、本発明の転送ゲート電極に相当する。また、上記の実施形態において、画素トランジスタＴｒは、本発明のトランジスタに相当する。また、上記の実施形態において、レジストパターン８０は、本発明のレジストパターンに相当する。また、上記の実施形態において、ｐ型半導体領域５０は、本発明の第３領域に相当する。また、上記の実施形態において、埋込酸化膜３０は、本発明の絶縁膜に相当する。また、上記の実施形態において、シリコン膜４０は、本発明の半導体層に相当する。また、上記の実施形態において、ゲート絶縁膜５４は、本発明のゲート絶縁膜に相当する。また、上記の実施形態において、チャネル形成領域ＣＨは、本発明のチャネル領域に相当する。また、上記の実施形態において、フローティングディフュージョンＦＤは、本発明の読み出しドレインに相当する。
１、１ｂ、１ｃ、１ｄ：固体撮像装置 １３：垂直選択回路 １４：カラム回路 １５：水平選択回路 １６水平信号線 １７：出力回路 １８：タイミング制御回路 １０、１０ｂ、１０ｃ、１０ｄ：ｎ型半導体層 ２０、２０ｂ、２０ｃ、２０ｄ：ｐ型半導体層 ２１、２１ｂ、２１ｃ、２１ｄ：フォトダイオード ２２、２２ｂ、２２ｃ、２２ｄ：転送トランジスタ ２３、２３ｂ：増幅トランジスタ ２４、２４ｂ：選択トランジスタ ２５、２５ｂ：リセットトランジスタ ２２ｇ、２２ｇｂ、２２ｇｃ、２２ｇｄ：転送ゲート電極 ２６：転送線 ２７：垂直信号線 ２８：アドレス線 ２９：リセット線 ３０、３０ｂ、３０ｃ、３０ｄ：埋込酸化膜 ４０、４０ｂ、４０ｃ、４０ｄ：シリコン膜 ４２、５４：ゲート絶縁膜 ５０、５０ｂ、５０ｃ、５０ｄ：ｐ型半導体領域 ６０、６０ｂ、６０ｃ、６０ｄ：フォトダイオード分離層 ７０、７０ｂ、７０ｃ、７０ｄ：保護膜 １０１、１０１ｂ、１０１ｃ、１０１ｄ：半導体基板 ２００：カメラ ２０２：光学系 ２０３：駆動回路 ２０４：信号処理回路 ＣＨ：チャネル形成領域 Ｔｒ：画素トランジスタ Ｔｒｇ：ゲート電極 ＦＤ：フローティングディフュージョン Ｐ：画素 ＰＡ：撮像領域 ＳＡ：周辺領域 ＲＥ：トレンチ

Claims (13)

  1. 第１および第２の領域がｐｎ接合された光電変換部と、チャネル領域を介在して前記光電変換部から信号電荷を読出しドレインへ転送する転送トランジスタとを、半導体基板の撮像面に形成することによって、固体撮像装置を製造する工程
    を具備し、
    前記固体撮像装置を製造する工程は、
    前記撮像面にて前記光電変換部と前記チャネル領域と読出しドレインとを形成する部分に、第１導電型不純物をイオン注入して、前記半導体基板に前記第１領域を形成する工程と、
    前記撮像面にて前記光電変換部と前記チャネル領域と読出しドレインとを形成する部分であって、前記第１領域よりも深い部分に、第２導電型不純物を注入することによって、前記半導体基板に前記第２領域を形成する工程と、
    前記撮像面の上方において、前記チャネル領域と前記読出しドレインとを形成する部分が開口するように、レジストパターンを形成する工程と、
    前記撮像面において、前記チャネル領域と前記読出しドレインとを形成する部分であって、前記第１領域よりも深い部分に、前記レジストパターンをマスクとして用いて、第１導電型不純物を注入することによって、前記半導体基板に第３領域を形成する工程と、
    前記第１領域のうち、前記第３領域の上方の部分をエッチング処理で除去する工程と、
    前記半導体基板の撮像面において、前記第１領域が除去された面に、前記転送トランジスタのゲート絶縁膜を形成する工程と、
    前記転送トランジスタの転送ゲート電極が前記ゲート絶縁膜を介して前記チャネル領域の上方から、前記第１領域の上方に渡るように、前記転送ゲート電極を形成する工程と、
    前記半導体基板の撮像面において、前記第１領域が除去された面に、前記転送ゲート電極をマスクとして用いて、第２導電型の不純物をイオン注入することによって、前記読出しドレインを形成する工程と
    を有する、
    固体撮像装置の製造方法。
  2. 前記第３領域の形成工程では、前記第２領域よりも深い部分に位置するように、前記第３領域を形成する、
    請求項１に記載の固体撮像装置の製造方法。
  3. 前記第１領域の形成工程では、前記半導体基板の撮像面に形成された絶縁膜を介して、第１導電型不純物をイオン注入して、前記第１領域を形成し、
    第２領域の形成工程では、前記絶縁膜を介して、第２導電型不純物を注入することによって、前記第２領域を形成し、
    前記レジストパターンの形成工程では、前記絶縁膜の上方に前記レジストパターンを形成し、
    前記第１領域の除去工程の実施前に、前記レジストパターンをマスクとして用いて、前記絶縁膜のうち、前記半導体基板の撮像面にて前記チャネル領域と読出しドレインとを形成する部分に設けられた絶縁膜をエッチング処理で除去する、
    請求項１に記載の固体撮像装置の製造方法。
  4. 前記第１領域の形成工程では、前記半導体基板の撮像面において前記絶縁膜と前記絶縁膜の上方に形成された半導体層とを介して、第１導電型の不純物をイオン注入して、前記第１領域を形成し、
    前記第２領域の形成工程では、前記絶縁膜および前記半導体層とを介して、第２導電型の不純物を注入することによって、前記第２領域を形成する、
    請求項３に記載の固体撮像装置の製造方法。
  5. 前記固体撮像装置を製造する工程は、
    前記読出しドレインへ転送された信号電荷によるデータ信号を信号線へ出力するトランジスタを、前記半導体層を用いて前記撮像面に形成する工程
    をさらに有し、
    当該トランジスタの形成工程においては、前記第２領域の形成工程の実施後に、前記半導体層を前記トランジスタに対応するようにパターン加工し、
    前記転送トランジスタのゲート絶縁膜を形成する工程において、前記半導体層に当該トランジスタのゲート絶縁膜を、さらに形成し、
    前記転送ゲート電極を形成する工程において、前記撮像面において前記転送ゲート電極と前記トランジスタのゲート電極とを形成する部分を被覆するように導電膜を形成後、当該導電膜についてパターン加工することによって、前記転送ゲート電極と前記トランジスタのゲート電極とを形成する、
    請求項４に記載の固体撮像装置の製造方法。
  6. 前記転送ゲート電極を形成する工程においては、前記チャネル領域の上方から、前記トランジスタのゲート絶縁膜を介して前記絶縁膜の上方に渡るように、前記転送ゲート電極を形成する、
    請求項５に記載の固体撮像装置の製造方法。
  7. 半導体基板の撮像面において、第１導電型の第１領域、および、第２導電型の第２領域が前記半導体基板内でｐｎ接合されており、前記第２領域が、前記第１領域よりも深い部分に設けられている光電変換部と、
    前記撮像面に設けられており、前記光電変換部に蓄積された信号電荷を、前記第１領域表面よりも下方で横方向に隣接するチャネル領域を介在して読出しドレインへ転送する転送トランジスタと
    を具備し、
    前記転送トランジスタの転送ゲート電極は、ゲート絶縁膜を介して前記チャネル領域の上方から、段差を乗り越えて前記第１領域の上方に渡るように、形成されている、
    固体撮像装置。
  8. 前記撮像面に設けられており、前記読出しドレインの下方に形成されている、第１導電型の第３領域が形成されている、
    請求項７に記載の固体撮像装置。
  9. 前記光電変換部の上方に形成された絶縁膜
    を有し、
    前記転送ゲート電極は、前記第１領域の上方において、前記絶縁膜が介在するように形成されている、
    請求項７に記載の固体撮像装置。
  10. 前記読出しドレインへ転送された信号電荷によるデータ信号を信号線へ出力するトランジスタ
    を具備し、
    前記トランジスタは、前記絶縁膜の上方に設けられている、
    請求項９に記載の固体撮像装置。
  11. 前記転送ゲート電極は、前記第１領域の上方において、前記半導体層が介在するように形成されている、
    請求項１０に記載の固体撮像装置。
  12. 半導体層と、その下部の絶縁膜と、その下部の半導領域を含む半導体基板の撮像面において、第１導電型の第１領域、および、第２導電型の第２領域が前記半導体領域内でｐｎ接合されており、前記第２領域が、前記第１領域よりも深い部分に設けられている光電変換部と、
    前記撮像面に設けられており、前記光電変換部に蓄積された信号電荷を、チャネル領域を介在して読出しドレインへ転送する転送トランジスタと
    を具備し、
    前記転送トランジスタの転送ゲート電極は、前記読出しドレイン側の前記絶縁膜を除去した部分と、前記光電変換部側の前記絶縁膜を除去しない部分の段差に渡るように形成されている、
    固体撮像装置。
  13. 半導体基板の撮像面において、第１導電型の第１領域、および、第２導電型の第２領域が前記半導体基板内でｐｎ接合されており、前記第２領域が、前記第１領域よりも深い部分に設けられている光電変換部と、
    前記撮像面に設けられており、前記光電変換部に蓄積された信号電荷を、前記第１領域表面よりも下方で横方向に隣接するチャネル領域を介在して読出しドレインへ転送する転送トランジスタと
    を具備し、
    前記転送トランジスタの転送ゲート電極は、ゲート絶縁膜を介して前記チャネル領域の上方から、段差を乗り越えて前記第１領域の上方に渡るように、形成されている、
    電子機器。
JP2009191133A 2009-08-20 2009-08-20 固体撮像装置、電子機器および固体撮像装置の製造方法 Expired - Fee Related JP5487798B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009191133A JP5487798B2 (ja) 2009-08-20 2009-08-20 固体撮像装置、電子機器および固体撮像装置の製造方法
TW099124978A TWI455295B (zh) 2009-08-20 2010-07-28 固態成像裝置、電子設備及製造固態成像裝置之方法
KR1020100074658A KR20110019702A (ko) 2009-08-20 2010-08-02 고체 촬상 장치, 전자기기 및 고체 촬상 장치의 제조 방법
US12/854,597 US8399914B2 (en) 2009-08-20 2010-08-11 Method for making solid-state imaging device
CN201010250753.XA CN101997015B (zh) 2009-08-20 2010-08-11 固体摄像器件及其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009191133A JP5487798B2 (ja) 2009-08-20 2009-08-20 固体撮像装置、電子機器および固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011044548A true JP2011044548A (ja) 2011-03-03
JP5487798B2 JP5487798B2 (ja) 2014-05-07

Family

ID=43604618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009191133A Expired - Fee Related JP5487798B2 (ja) 2009-08-20 2009-08-20 固体撮像装置、電子機器および固体撮像装置の製造方法

Country Status (5)

Country Link
US (1) US8399914B2 (ja)
JP (1) JP5487798B2 (ja)
KR (1) KR20110019702A (ja)
CN (1) CN101997015B (ja)
TW (1) TWI455295B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337224B2 (en) 2013-01-17 2016-05-10 Samsung Electronics Co., Ltd. CMOS image sensor and method of manufacturing the same
WO2023190406A1 (ja) * 2022-03-29 2023-10-05 ラピスセミコンダクタ株式会社 半導体装置、固体撮像装置
WO2023190407A1 (ja) * 2022-03-29 2023-10-05 ラピスセミコンダクタ株式会社 半導体装置、固体撮像装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6327779B2 (ja) * 2012-02-29 2018-05-23 キヤノン株式会社 光電変換装置、焦点検出装置および撮像システム
JP2014022561A (ja) * 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
KR20150061074A (ko) * 2013-11-25 2015-06-04 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
EP3358827A4 (en) 2015-09-30 2019-11-27 Nikon Corporation PICTURE ELEMENT AND ELECTRONIC CAMERA
JP6883217B2 (ja) 2016-02-09 2021-06-09 ソニーグループ株式会社 半導体装置及び半導体装置の製造方法、並びに、固体撮像素子及び電子機器
JPWO2017183383A1 (ja) * 2016-04-21 2019-01-17 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置及びその製造方法
CN110970453A (zh) * 2018-10-01 2020-04-07 松下知识产权经营株式会社 摄像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311496A (ja) * 2004-04-19 2005-11-04 Sony Corp 固体撮像装置
JP2006173351A (ja) * 2004-12-15 2006-06-29 Sony Corp 裏面入射型固体撮像装置及びその製造方法
JP2009140983A (ja) * 2007-12-04 2009-06-25 Panasonic Corp 固体撮像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466612A (en) * 1992-03-11 1995-11-14 Matsushita Electronics Corp. Method of manufacturing a solid-state image pickup device
US6023081A (en) * 1997-11-14 2000-02-08 Motorola, Inc. Semiconductor image sensor
JP2004014911A (ja) * 2002-06-10 2004-01-15 Renesas Technology Corp 半導体装置およびその製造方法
JP3840214B2 (ja) * 2003-01-06 2006-11-01 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
JP4439888B2 (ja) * 2003-11-27 2010-03-24 イノテック株式会社 Ｍｏｓ型固体撮像装置及びその駆動方法
US20050274994A1 (en) * 2004-06-14 2005-12-15 Rhodes Howard E High dielectric constant spacer for imagers
KR100630704B1 (ko) * 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
JP2007096271A (ja) * 2005-09-05 2007-04-12 Toshiba Corp 固体撮像装置及びその製造方法
US7344910B2 (en) * 2005-09-27 2008-03-18 Omnivision Technologies, Inc. Self-aligned photodiode for CMOS image sensor and method of making
JP4321568B2 (ja) * 2006-08-29 2009-08-26 ソニー株式会社 固体撮像装置および撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311496A (ja) * 2004-04-19 2005-11-04 Sony Corp 固体撮像装置
JP2006173351A (ja) * 2004-12-15 2006-06-29 Sony Corp 裏面入射型固体撮像装置及びその製造方法
JP2009140983A (ja) * 2007-12-04 2009-06-25 Panasonic Corp 固体撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337224B2 (en) 2013-01-17 2016-05-10 Samsung Electronics Co., Ltd. CMOS image sensor and method of manufacturing the same
WO2023190406A1 (ja) * 2022-03-29 2023-10-05 ラピスセミコンダクタ株式会社 半導体装置、固体撮像装置
WO2023190407A1 (ja) * 2022-03-29 2023-10-05 ラピスセミコンダクタ株式会社 半導体装置、固体撮像装置

Also Published As

Publication number Publication date
CN101997015A (zh) 2011-03-30
US8399914B2 (en) 2013-03-19
US20110042723A1 (en) 2011-02-24
TWI455295B (zh) 2014-10-01
JP5487798B2 (ja) 2014-05-07
CN101997015B (zh) 2012-11-28
TW201117364A (en) 2011-05-16
KR20110019702A (ko) 2011-02-28

Similar Documents

Publication Publication Date Title
JP5487798B2 (ja) 固体撮像装置、電子機器および固体撮像装置の製造方法
JP5366396B2 (ja) 光電変換装置の製造方法、半導体装置の製造方法、光電変換装置、及び撮像システム
JP3584196B2 (ja) 受光素子及びそれを有する光電変換装置
JP5442100B2 (ja) 光電変換装置の製造方法
JP5531580B2 (ja) 固体撮像装置、および、その製造方法、電子機器
JP6406585B2 (ja) 撮像装置
TW201630173A (zh) 固體攝像裝置及固體攝像裝置之製造方法
JP2014045219A (ja) 固体撮像装置
JP2006261411A (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
TWI505454B (zh) 固態攝像裝置及其驅動方法、固態攝像裝置之製造方法、以及電子資訊機器
JP2007110133A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
TW202245243A (zh) 圖像感測器及其製造方法
JP2011159758A (ja) 固体撮像装置とその製造方法、並びに電子機器
US20130126952A1 (en) Solid-state imaging device and method of manufacturing the same, and imaging apparatus
JP2005347740A (ja) 光電変換装置及び撮像システム
JP2018067615A (ja) 固体撮像装置及びその製造方法、並びに、電子機器
JP4115446B2 (ja) Ｃｍｏｓイメージセンサの製造方法
JP2010098192A (ja) 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP4779781B2 (ja) 固体撮像装置とその製造方法
JP2007184586A (ja) Ｃｍｏｓイメージセンサの製造方法
JP2007180538A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP4815769B2 (ja) 固体撮像装置及びその製造方法
JP2018046089A (ja) 固体撮像装置及びその製造方法、並びに、電子機器
JP2007180536A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP2009140983A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

LAPS Cancellation because of no payment of annual fees