JP3840214B2 - 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ - Google Patents
光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ Download PDFInfo
- Publication number
- JP3840214B2 JP3840214B2 JP2003319911A JP2003319911A JP3840214B2 JP 3840214 B2 JP3840214 B2 JP 3840214B2 JP 2003319911 A JP2003319911 A JP 2003319911A JP 2003319911 A JP2003319911 A JP 2003319911A JP 3840214 B2 JP3840214 B2 JP 3840214B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoelectric conversion
- conversion device
- transistor
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 41
- 238000000034 method Methods 0.000 title description 7
- 238000004519 manufacturing process Methods 0.000 title description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 50
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 40
- 239000010410 layer Substances 0.000 claims description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 20
- 238000012546 transfer Methods 0.000 claims description 20
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 description 28
- 238000009792 diffusion process Methods 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000003384 imaging method Methods 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
Description
本発明は、固体撮像装置、より具体的にはＭＯＳ型固体撮像装置およびその製造方法に関する。
光電変換装置は近年ディジタルスチルカメラ、ビデオカムコーダーを中心とする２次元画像入力装置の撮像装置として、あるいはファクシミリ、スキャナーを中心とする１次元画像読み取り装置として、急速に需要が高まっている。
これらの光電変換装置としてＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ：電荷結合素子）やＭＯＳ型センサが用いられている。ＭＯＳ型光電変換装置の代表としてはＣＭＯＳ光電変換装置が実用化されている。図１４は、ＣＭＯＳセンサを搭載した画素の一般的な回路構成図である。図１４において、１はフォトダイオード、２はフォトダイオードで発生した信号電荷を転送する転送ＭＯＳトランジスタ、３は転送された信号電荷を一時的に蓄えておく浮遊拡散領域（以下フローティングディフュージョンと称す）、４はフローティングディフュージョン３およびフォトダイオード１をリセットするためのリセットＭＯＳトランジスタ、５はアレイ中の任意の１行を選択するための選択ＭＯＳトランジスタ、６はフローティングディフュージョン３の信号電荷を電圧の変換してソースフォロワー型増幅器で増幅するソースフォロワーＭＯＳトランジスタ、７は１つの列で共通化され画素電圧信号を読み出す読み出し線、８は読み出し線７を定電流とするための定電流源である。
本画素回路構成を本発明に適用することももちろん可能である。
図１５は従来のＣＭＯＳセンサを搭載した画素の模式的断面図であって、特に図１４におけるフォトダイオード１と転送ＭＯＳトランジスタ２の部分を表わした図である。１１はｎ型シリコン基板、１２はＰ型ウエル、１３ａはＭＯＳトランジスタのゲート酸化膜、１３ｂは受光部上の薄い酸化膜、１４は転送ＭＯＳトランジスタ２のゲート電極、１５はフォトダイオード１のＮ型カソード、１６はフォトダイオード１を埋め込み構造とするための表面Ｐ型領域、１７は素子分離のための選択酸化膜、１８はフローティングディフュージョン３を形成し転送ＭＯＳトランジスタ２のドレイン領域ともなっているＮ型高濃度領域、１９はゲート電極１４とメタル第一層２１を絶縁するシリコン酸化膜、２０はコンタクトプラグ、２１はメタル第一層、２２はメタル第一層とメタル第二層を絶縁する層間絶縁膜、２３はメタル第二層、２４はメタル第二層とメタル第三層を絶縁する層間絶縁膜、２５はメタル第三層、２６はパッシベーション膜である。カラー用光電変換装置では、パッシベーション膜２６の上層に更に不図示のカラーフィルター層、さらに感度向上のためのマイクロレンズを形成する。表面から入射した光はメタル第三層２５のない開口部を通して、フォトダイオードに入る。光はフォトダイオードのＮ型アノード１５或いはＰ型ウエル１２内で吸収され、電子・ホール対を生成する。このうち電子はＮ型アノード１５に蓄積されてゆく。
また、受光部及び受光部から信号電荷を転送する拡散領域を有する画素が半導体基板内に複数形成された固体撮像装置において、反射防止膜が該受光部においては該半導体基板の上方に絶縁膜を介して形成され、該拡散領域の少なくとも一部の上方は避けて形成されている固体撮像装置が開示されている。
（例えば特許文献１等参照）
特開２０００−１２８２２号公報
（例えば特許文献１等参照）
しかしながら、表面Ｐ型層１６とフォトダイオード上の薄い酸化膜１３ｂの界面での光学的な反射により、入射光の一部はフォトダイオードに入射しない。反射による損失は、以下の式で表わされる。
（Ｎｓｉ（λ）−Ｎｓｉｏ２（λ））２／（Ｎｓｉ（λ）＋Ｎｓｉｏ２（λ））２−−式（１）
ただしＮｓｉ（λ）：波長λにおけるシリコンの屈折率
Ｎｓｉｏ２（λ）：波長λにおけるシリコン酸化膜の屈折率
式（１）のように反射する割合は相接する２枚の膜の屈折率差が大きいほど大となる。図２の断面構造で層間絶縁膜１９、２２、２４、２６はいずれもシリコン酸化膜であり、パッシベーション膜２６の上層にはカラーフィルターを形成する前にシリコン酸化膜の屈折率に近い屈折率を有する平坦化樹脂が形成されるので、最大の損失はシリコン（Ｎｓｉ＝４〜５）とシリコン酸化膜（Ｎｓｉｏ２＝１．４〜１．５）の界面で生じる。ＣＭＯＳ型光電変換装置はフォトダイオードのシリコン表面はシリコン酸化膜と接しており、反射による感度低下を生じていた。
（Ｎｓｉ（λ）−Ｎｓｉｏ２（λ））２／（Ｎｓｉ（λ）＋Ｎｓｉｏ２（λ））２−−式（１）
ただしＮｓｉ（λ）：波長λにおけるシリコンの屈折率
Ｎｓｉｏ２（λ）：波長λにおけるシリコン酸化膜の屈折率
式（１）のように反射する割合は相接する２枚の膜の屈折率差が大きいほど大となる。図２の断面構造で層間絶縁膜１９、２２、２４、２６はいずれもシリコン酸化膜であり、パッシベーション膜２６の上層にはカラーフィルターを形成する前にシリコン酸化膜の屈折率に近い屈折率を有する平坦化樹脂が形成されるので、最大の損失はシリコン（Ｎｓｉ＝４〜５）とシリコン酸化膜（Ｎｓｉｏ２＝１．４〜１．５）の界面で生じる。ＣＭＯＳ型光電変換装置はフォトダイオードのシリコン表面はシリコン酸化膜と接しており、反射による感度低下を生じていた。
つぎにノイズが大きい理由を説明する。
ＣＭＯＳ型センサで発生するノイズ成分には、固定パターンノイズとランダムノイズがある。ここではこのうちランダムノイズに着目している。ランダムノイズ成分のうち、ソースフォロワーＭＯＳトランジスタ６で発生する成分は、ＭＯＳトランジスタの駆動周波数ｆに対して１／ｆに比例する出力を有することから、１／ｆノイズと呼ばれる。１／ｆノイズは、ＭＯＳトランジスタのシリコンと酸化膜界面のトラップ準位にキャリアがランダムに充放電することに生じているといわれている（図１６）。図１６は１／ｆノイズを説明するためのＭＯＳトランジスタの断面図である。ＮＭＯＳトランジスタの例であるが、Ｐ型基板３１上にゲート酸化膜３６を介して、ゲート電極３５があり、表面にＮ＋型ソース３２、ドレイン３３がある。ゲート電極３５、ドレイン３３に電圧を印加して流れるチャネル電子３４は、ゲート酸化膜３６のトラップ３７での電荷の充放電の影響をうけるため、ドレイン電流は動作するたびにランダムにゆらぐ。この揺らぎが１／ｆノイズの原因である。また、ノイズの大きさはＭＯＳトランジスタのサイズに半比例するので、微細な画素ほど大きくなる。他のランダムノイズや固定パターンノイズが回路・デバイス上の工夫などの設計的な改善によって低減するなか、１／ｆはランダムノイズ成分全体の多くを占めるようになってきている。
上記課題に鑑みて、本発明は、光を信号電荷に変換する受光領域と、前記受光領域の表面に形成されたシリコン酸化膜よりなる絶縁膜と、前記信号電荷を増幅して出力する増幅トランジスタを含むトランジスタと、を有する画素がアレイ状に配置され、該画素アレイよりも光の入射側に形成された配線層と、を含む光電変換装置において、前記トランジスタのゲート電極と配線層との間に該ゲート電極と配線層を電気的に絶縁するためのシリコン酸化膜よりなる層間絶縁膜が形成され、前記受光領域表面に形成されたシリコン酸化膜と前記トランジスタのゲート絶縁膜の膜厚が異なり、前記受光領域の表面に形成されたシリコン酸化膜及び層間絶縁膜として形成されたシリコン酸化膜より屈折率が高い複数層からなる反射防止膜が、前記受光領域上に前記絶縁膜を介して配され、前記複数層からなる反射防止膜のうち、前記受光領域側に配された第一の反射防止膜がシリコン窒化膜よりなり、該第一の反射防止膜上に形成された第二の反射防止膜がシリコン酸窒化膜よりななり、該シリコン酸窒化膜上に、前記層間絶縁膜が配されていることを特徴とする。
また、上記課題に鑑みて、本発明の別の態様として、光を信号電荷に変換する受光領域と、前記受光領域の表面に形成された絶縁膜と、トランジスタと、を含む画素がアレイ状に配置された光電変換装置において、前記絶縁膜より屈折率が高い反射防止膜が、前記受光領域上に前記絶縁膜を介して配され、前記反射防止膜がシリコン窒化膜からなり、該シリコン窒化膜が前記トランジスタのゲート電極の側壁に配置されるサイドスペーサを兼ねており、更に、前記反射防止膜と前記ゲート電極の間及び前記サイドスペーサと前記ゲート電極の間にシリコン酸化膜が配されていることを特徴とする。
本発明によれば、トランジスタの特性を所望のものにしつつ、受光領域と該受光領域上における入射光の反射を低減することが可能になる。
また本発明の別の効果としては、反射防止膜とサイドスペーサとしてのシリコン窒化膜がゲート電極側部に存在することによる応力に起因するトランジスタの特性劣化を低減することが可能になるものである。
以下、本発明の実施の形態について図面を用いて詳細に説明する。
（第１の実施形態）
図１は、本発明の実施形態１の光電変換装置の１画素の構成を示す模式図である。図１において、４０１は入射光により電荷を発生・蓄積する受光領域であるフォトダイオード、４０２ａは発生した信号電荷をフローティングディフュージョンに転送する転送ＭＯＳトランジスタのゲート電極ある。ゲート電極４０２ａは例えばポリシリコンを用いる。４０２ｂは転送ゲートをアレイ状に接続するメタルの転送線、４０２ｃは転送ゲート４０２ａと転送線４０２ｂを接続するコンタクト部である。４０３は転送された電荷を一時的に蓄積しておく浮遊拡散領域（以下フローティングディフュージョン）、４０４ａは電荷蓄積前にフローティングディフュージョンあるいはフォトダイオード４０１をリセットするためのリセットＭＯＳトランジスタゲート、４０４ｂはリセットＭＯＳトランジスタゲート４０２ａをアレイ状に接続するリセット線、４０４ｃはリセットＭＯＳトランジスタゲート４０２ａとリセット線４０２ｂを接続するコンタクト部、４０５ａは読み出しを行う画素を選択するための選択ＭＯＳトランジスタゲート、４０５ｂは選択ＭＯＳトランジスタを相互に接続する選択線、４０５ｃは選択ＭＯＳトランジスタゲート４０５ａと選択線４０５ｂを接続するコンタクト部、４０６ａはフローティングディフュージョン４０３の電位を検出・増幅するソースフォロワーＭＯＳトランジスタゲート、４０６ｂはソースフォロワーＭＯＳトランジスタゲート４０６ａとフローティングディフュージョン４０３を接続するメタル配線、４０６ｃはメタル配線４０６ｂとソースフォロワーＭＯＳトランジスタゲート４０６ａを接続するコンタクト部、４０７ａはソースフォロワーＭＯＳトランジスタで読み出された信号を画素領域の外にとりだす読み出し線、４０７ｂは読み出し線４０７ａとソースフォロワーＭＯＳトランジスタのソースを接続するコンタクト部、４０８ａは読み出し線の電源あるいはリセット電源となるＶＤＤ電源線、４０８ｂは上記電源線とリセットＭＯＳトランジスタのドレインを接続するコンタクト部である。
図１は、本発明の実施形態１の光電変換装置の１画素の構成を示す模式図である。図１において、４０１は入射光により電荷を発生・蓄積する受光領域であるフォトダイオード、４０２ａは発生した信号電荷をフローティングディフュージョンに転送する転送ＭＯＳトランジスタのゲート電極ある。ゲート電極４０２ａは例えばポリシリコンを用いる。４０２ｂは転送ゲートをアレイ状に接続するメタルの転送線、４０２ｃは転送ゲート４０２ａと転送線４０２ｂを接続するコンタクト部である。４０３は転送された電荷を一時的に蓄積しておく浮遊拡散領域（以下フローティングディフュージョン）、４０４ａは電荷蓄積前にフローティングディフュージョンあるいはフォトダイオード４０１をリセットするためのリセットＭＯＳトランジスタゲート、４０４ｂはリセットＭＯＳトランジスタゲート４０２ａをアレイ状に接続するリセット線、４０４ｃはリセットＭＯＳトランジスタゲート４０２ａとリセット線４０２ｂを接続するコンタクト部、４０５ａは読み出しを行う画素を選択するための選択ＭＯＳトランジスタゲート、４０５ｂは選択ＭＯＳトランジスタを相互に接続する選択線、４０５ｃは選択ＭＯＳトランジスタゲート４０５ａと選択線４０５ｂを接続するコンタクト部、４０６ａはフローティングディフュージョン４０３の電位を検出・増幅するソースフォロワーＭＯＳトランジスタゲート、４０６ｂはソースフォロワーＭＯＳトランジスタゲート４０６ａとフローティングディフュージョン４０３を接続するメタル配線、４０６ｃはメタル配線４０６ｂとソースフォロワーＭＯＳトランジスタゲート４０６ａを接続するコンタクト部、４０７ａはソースフォロワーＭＯＳトランジスタで読み出された信号を画素領域の外にとりだす読み出し線、４０７ｂは読み出し線４０７ａとソースフォロワーＭＯＳトランジスタのソースを接続するコンタクト部、４０８ａは読み出し線の電源あるいはリセット電源となるＶＤＤ電源線、４０８ｂは上記電源線とリセットＭＯＳトランジスタのドレインを接続するコンタクト部である。
フォトダイオード４０１を覆うように破線で示した領域４１０が、本発明のシリコン窒化膜が反射防止膜として存在する領域である。本実施例では図のように反射防止が必要なフォトダイオード部だけにシリコン窒化膜を残した。従って、ＭＯＳトランジスタ上には窒化膜は存在せず、また隣接画素の反射防止膜とはつながっていない。
本実施例の反射防止膜４１０は減圧下で５５０〜６５０℃でシランガスとアンモニアガスを反応させて気相成長させたシリコン窒化膜を使用してあり、屈折率は波長５５０ｎｍで２．０である。このシリコン窒化膜４１０は水素分子を透過しにくいことがわかっているので、水素シンター工程で素子表面から拡散する水素は反射防止部の下には入りにくい。画素中の４個のＭＯＳトランジスタのトラップ準位を低減するために、ＭＯＳトランジスタ上のシリコン窒化膜はすべて除去することで、特にソースフォロワーＭＯＳトランジスタの１／ｆノイズが大きくならないようにしている。フォトダイオードの界面にも水素が入り込むことが望ましいので、本実施例のようにフォトダイオードをすべて覆わずに、一部の窒化膜を除去することも効果的である。その場合は、入射光密度の低い領域を除去するのが望ましい。
減圧ＣＶＤ法で成膜したシリコン窒化膜４１０はシリコンに対して大きな引っ張り応力を有する。窒化膜の引っ張り応力により、シリコン基板が反りが生じ、甚だしい場合には、以降の工程でのウエハチャッキングに支障が出ることもある。このようなシリコン窒化膜の応力を緩和するためにも、本実施例のように、窒化膜を隣接画素間で切り離しておくことが有効である。
図２は図１の線Ａ―Ａ’における模式的断面図である。
５１１はｎ型シリコン基板、５１２はＰ型ウエル、５１３ａはＭＯＳトランジスタのゲート酸化膜、５１３ｂは受光部上の薄い酸化膜、５１４は転送ＭＯＳトランジスタのゲート電極（図４で４０２ａに相当）、５１５はフォトダイオード１のＮ型カソード、５１６はフォトダイオードを埋め込み構造とするための表面Ｐ型領域、５１７は素子分離のためのメサ型酸化膜である。メサ型酸化膜による画素分離はＬＯＣＯＳ法による分離のような応力発生がほとんどないため、酸化膜端でにおいてフォトダイオードのリーク電流が小さいという長所があり、微細な画素の構造に適した素子分離方法である。リーク電流に問題がなければ、通常のＬＯＣＯＳ酸化膜による分離構造を採用することは本発明の趣旨には矛盾しない。また、素子分離方法としてＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）を用いても本発明の趣旨には矛盾しない。５１８は浮遊拡散領域（フローティングディフュージョン）のＮ型高濃度領域、５１９はゲート電極とメタル第一層を絶縁するシリコン酸化膜、５２０はコンタクトプラグ、５２１はメタル第一層、５２２はメタル第一層とメタル第二層を絶縁する層間絶縁膜である。発明の趣旨には関係のない上部の構造は省略した。また、５２３はメサ型酸化膜５１７下のチャンネルストップ層である。５３１は図４で４１０に対応するシリコン窒化膜である。
図３は本発明の反射防止構造を示す模式図である。図３に示すとおり、シリコン窒化膜はフォトダイオード上の薄い酸化膜５１３ｂと層間絶縁膜５１９の間に存在し、多重干渉効果により反射する光の割合小さくしている。表１は本実施例の構造でシリコン窒化膜５３１とシリコン酸化膜５１３ｂの厚さをいくつか変化させたときの、主波長（４５０ｎｍ，５５０ｎｍ，６２０ｎｍ）での反射率を評価したものである。Ｔ２＝０ｎｍ即ち従来構成では大きい反射率が全ての主波長で低減していることが確認された。Ｔ２，Ｔ３の組み合わせにより、どの主波長で反射防止効果が大きいかが変わってくることがわかるが、実験の範囲ではどの組み合わせでも有効であることがわかる。
評価結果より、全波長にわたりバランスよく反射防止効果をもたせるには、Ｔ２＝３４−４０ｎｍ，Ｔ３＝１８−２０ｎｍが適当であることがわかる。Ｔ２の有効な範囲は１０〜６０ｎｍ程度、Ｔ３の有効範囲は５〜３０ｎｍ程度である。
（第２の実施形態）
図４は本発明の実施形態２の光電変換装置の１画素の構成を示す模式図である。
図４は本発明の実施形態２の光電変換装置の１画素の構成を示す模式図である。
実施形態１と異なる点は、反射防止のために高屈折率膜は、フォトダイオード以外の領域にも存在することである。破線で囲われた領域７１０は一画素内でシリコン窒化膜の存在する領域であるが、破線は便宜的なものであり、シリコン窒化膜は隣接する画素まで連続的に存在する。その他の部分は全て実施形態１と同じであるので、説明を省略する。
図５は図４の線Ｂ―Ｂ’における模式的断面図である。図５に示されているように、シリコン窒化膜８３１は全領域に存在する。図５ではＭＯＳをＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造の場合を図示している。その結果、転送ＭＯＳトランジスタのドレイン領域８１８ａのチャネル側に、８１８ａよりも低濃度のｎ型ｄドレイン電界緩和層８１８ｂが存在する。ＬＤＤ構造を得るためにポリシリコンゲート電極８１４の側面に所謂サイドスペーサ（サイドウォール）８３２が形成される。このサイドスペーサ８３２の側面方向の厚さは電界緩和層８１８ｂの寸法を決定する。本実施例のように全面にシリコン窒化膜を残す場合、シリコン窒化膜の厚さを加味してサイドスペーサ８３２の厚さを決定する必要がある。
なお、ＬＤＤ構造を用いない場合にも、本実施例は適用できることは言うまでも無い。
図５の上記以外の断面図は実施形態１と同じであるので説明を省略する。
尚、実施形態１と異なり、本実施形態で用いたシリコン窒化膜はプラズマ気相成長法（Ｐ−ＣＶＤ：Ｐｌａｓｍａ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜したものを用いた。即ち、アンモニアガスとシランガスをプラズマ放電中で混合し、シリコン窒化膜をウエハ上に堆積される。
成膜して得られた窒化膜は屈折率がＮ＝２．０となってが、ガス組成比を変えることで、ｎ＝１．９〜２．１の範囲の屈折率が得られる。屈折率により、最適な膜厚は変わる。
Ｐ−ＣＶＤで成膜したシリコン窒化膜はシリコンに対し応力が小さく、１００ｎｍ以下の膜厚では、ウエハ全面に膜が存在してもシリコンウエハがそる心配はない。従って、膜を画素毎に分離する必要はない。
また、Ｐ−ＣＶＤで成膜したシリコン窒化膜は水素が数％含まれており、この水素は３５０℃以上の熱を加えると膜外に拡散することは良く知られている。拡散したス水素分子の一部はシリコンとシリコン酸化膜の界面に到達し、酸化膜中のトラップ準位を埋め。その結果、本実施例の構造でＰ−ＣＶＤシリコン窒化膜を成膜後に熱処理を行うことで、ソースフォロワーＭＯＳの１／ｆノイズを大幅に低減することができた。膜の厚さが２０ｎｍでも充分に１／ｆノイズ低減の効果は得られる。
もちろん、光学的には実施例１と同じ反射防止効果が得られるので、ＣＭＯＳセンサの感度も向上している。
その結果、センサのＳＮ比は大幅に向上した。
尚、本実施形態ではシリコン窒化膜を全面に残存させたが、この限りではない。まず、１／ｆノイズ低減の観点から述べると、ソースフォロワーアのトラップ準位を減少させることが重要であるので、平面図７のＭＯＳトランジスタゲート７０６ａ直上、ないし、その近傍にシリコン窒化膜が存在すれば充分な効果が得られる。また、製造の観点から述べると、膜が全面に存在すると、層間絶縁膜８１９にコンタクト孔を開口する際に、窒化膜が存在すると、エッチングが二段階、あるいは３段階となり、プロセスが複雑になり、加工寸法精度が低下する。従って、コンタクト位置のシリコン窒化膜は予め除去しておくことが有効である。
以上の様に、シリコン窒化膜の残存位置に関しては、さまざま可能性が有り、ずべて、本発明が除外するものではない。
（第３の実施形態）
図６は本発明の実施形態３の光電変換装置の１画素の構成を示す模式図である。
図６は本発明の実施形態３の光電変換装置の１画素の構成を示す模式図である。
図７は図６の線Ｃ−Ｃ‘における模式的断面図である。実施形態１または実施形態２と異なる点は、反射防止のための高屈折率膜であるシリコン窒化膜とシリコン基板との間のシリコン酸化膜の厚さとゲート酸化膜の厚さをそれぞれ最適にしている点である。そのために、ポリシリコンゲート電極を形成した後、酸化処理を行っている。
９１３ａはＭＯＳトランジスタのゲート酸化膜、９１４はポリシリコン電極、９１３ｂはフォトダイオード上のシリコン酸化膜であり、ポリシリコンゲート電極形成後に酸化を行い、膜厚を調整した状態を示す。９３１は反射防止のためのシリコン窒化膜、９３２ｂはＭＯＳトランジスタのポリシリコンゲート電極の側壁に成長したシリコン酸化膜、９３２ａはシリコン窒化膜のサイドスペーサである。
図６で太線４２０で示した領域が、本実施形態のシリコン窒化膜が反射防止膜として存在する領域である。図６の上記以外の構造は実施形態１と同じであるので説明を省略する。尚、シリコン窒化膜が存在する領域は図６ではフォトダイオードを全て覆っているが、フォトダイオードの一部について除去しても本発明の主旨には矛盾しない。
表１で示したように反射防止の効果を上げるためにはシリコン酸化膜とシリコン窒化膜の厚さを最適にする必要がある。シリコン酸化膜はゲート酸化膜を兼ねることもできるが、ＭＯＳトランジスタの性能からの要求から、前記反射防止に最適な膜厚とは異なることがある。
また、図７で示すように、反射防止のためのシリコン窒化膜をＬＤＤ構造のサイドスペーサと兼ねることもできるが、その場合、ポリシリコンゲート電極とシリコン窒化膜を接触させるとシリコン窒化膜の応力により、ＭＯＳトランジスタの特性に影響を及ぼす場合がある。そのため、ポリシリコンゲート電極を酸化し、シリコン窒化膜との間にシリコン酸化膜を挟むことにより応力を緩和することができる。
本実施形態の光電変換装置においては、フォトダイオード上のシリコン酸化膜の厚さを１６〜３０ｎｍ、シリコン窒化膜の厚さを２５〜５０ｎｍ、ゲート酸化膜の厚さを７〜１６ｎｍ、ポリシリコン電極の側壁のシリコン酸化膜の厚さを１０〜５０ｎｍの範囲で有効であった。尚、ゲート酸化膜の厚さや側壁酸化膜の厚さは光電変換装置の特性により要求される値が一義的には決まらないので、本実施形態の厚さの範囲を超える場合でも、本発明の主旨とは矛盾しない。
また、本実施形態の製造方法については、ポリシリコンゲート電極形成後に追酸化を行ってもよいし、一旦、フォトダイオード上のシリコン酸化膜を除去した後、所望の膜厚になるように再度酸化を行ってもよい。また、ＭＯＳトランジスタのゲート絶縁膜とフォトダイオード上の絶縁膜の膜種が異なってもよい。
（第４の実施形態）
図８は、本発明の実施形態４の光電変換装置における、単位画素の等価回路図である。図９は、図８の等価回路図で示される光電変換装置の単位画素の内、反射防止膜に関連する領域を示した模式的断面図である。
図８は、本発明の実施形態４の光電変換装置における、単位画素の等価回路図である。図９は、図８の等価回路図で示される光電変換装置の単位画素の内、反射防止膜に関連する領域を示した模式的断面図である。
図８において、光電変換部１は転送ＭＯＳトランジスタ２を介してソースフォロア入力ＭＯＳトランジスタ６のゲートに接続され、ソースフォロア入力ＭＯＳトランジスタのソースは選択ＭＯＳトランジスタ５を介して垂直信号線７へと接続されている。また、ソースフォロア入力ＭＯＳトランジスタのゲートを所定電位にリセットするリセットＭＯＳトランジスタ４が設けられている。また一般的に、駆動時の過渡的なＧＮＤ電位の変動を抑制するために画素毎にＧＮＤに接続されるＧＮＤ配線が設けられている（本図では省略）。
本実施形態では、反射防止膜と層間絶縁膜との屈折率差を一層低減することにより、更なる反射率の低減を達成するものである。本実施形態では、光電変換部を含む画素が複数設けられた光電変換装置であって、少なくとも前記光電変換部の一部の上方に絶縁膜を介して２層以上の反射防止用の膜が積層されていることを特徴とし、特に層間絶縁膜の屈折率よりも前記第二反射防止膜の屈折率が大きく、前記第二の反射防止膜の屈折率よりも前記第一の反射防止膜の屈折率が大きいことを特徴とする。これは反射防止膜と層間絶縁膜との屈折率差を小さくすることによって界面反射を十分に抑えることを目的としている。
図９において、シリコン上にはシリコン酸化物を介してシリコン窒化物より成る反射防止膜１０３１が形成され、その上にシリコン酸窒化物より成る第２の反射防止膜１０３２が形成され、その上にシリコン酸化物からなる層間絶縁膜９１９が形成される。シリコン窒化物の屈折率はおよそ２．０、シリコン酸窒化物の屈折率は１．７程度、シリコン酸化物の屈折率はおよそ１．４６である。更にシリコン窒化物、シリコン酸窒化物の膜厚はそれぞれ２０ｎｍ〜８０ｎｍ、５ｎｍ〜３０ｎｍであることが望ましく、特にそれぞれ４０ｎｍ程度、２０ｎｍ程度であることが最も望ましい。この場合の反射率は図１０に示すとおり反射防止膜が１層の場合に対して低減されており、およそ可視光全域にわたって感度向上が達成されている。
更に反射防止膜の膜厚と反射率との関係について詳細に説明する。例えば、光電変換部直上のシリコン酸化物の膜厚を８ｎｍ程度、シリコン上のシリコン酸化物を介して形成されるシリコン窒化物より成る第一の反射防止膜の膜厚を４０ｎｍとした場合、第一の反射防止膜の直上に形成されるシリコン酸窒化物より成る第二の反射防止膜の膜厚に対する各波長の反射率は、図１１で示されるような値となる。即ち、第二の反射防止膜の膜厚を２０ｎｍ程度以下とすることにより、可視光全領域において反射率を低減することが可能となる。また、第二の反射防止用の膜の膜厚を２０ｎｍ程度以上である場合、波長６００ｎｍ、或いは７００ｎｍ程度の可視長波長領域では反射率が更に下がる。但し、波長５００ｎｍ程度以下の可視短波長領域においては反射率が最低となるピークを過ぎており反射率増大の方向にあるため、２０ｎｍ以下がもっとも望ましい。しかしながら、３０ｎｍ以下であれば感度配分を設計事項として膜厚を決定することが可能である。
また本実施形態は、ＣＣＤ固体撮像装置に適用することも可能である。図１２はＣＣＤ固体撮像装置の単位画素の断面構造のうち、反射防止膜に関連する領域を示した模式的断面図である。本構造においてもＣＭＯＳセンサと同様に感度向上の効果が得られるものである。
（第５の実施形態）
図１３は本発明による光電変換装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ１３０２の手前にはシャッター１３０１があり、露出を制御する。絞り１３０３により必要に応じ光量を制御し、光電変換装置１３０４に結像させる。光電変換装置１３０４から出力された信号は信号処理回路１３０５で処理され、Ａ／Ｄ変換器１３０６によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部１３０７で演算処理される。処理されたディジタル信号はメモリー１３１０に蓄えられたり、外部Ｉ／Ｆ１３１３を通して外部の機器に送られる。光電変換装置１３０４、撮像信号処理回路１３０５、Ａ／Ｄ変換器１３０６、信号処理部１３０７はタイミング発生部１３０８により制御される他、システム全体は全体制御部・演算部１３０９で制御される。記録媒体１３１２に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１３１１を通して、記録される。
図１３は本発明による光電変換装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ１３０２の手前にはシャッター１３０１があり、露出を制御する。絞り１３０３により必要に応じ光量を制御し、光電変換装置１３０４に結像させる。光電変換装置１３０４から出力された信号は信号処理回路１３０５で処理され、Ａ／Ｄ変換器１３０６によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部１３０７で演算処理される。処理されたディジタル信号はメモリー１３１０に蓄えられたり、外部Ｉ／Ｆ１３１３を通して外部の機器に送られる。光電変換装置１３０４、撮像信号処理回路１３０５、Ａ／Ｄ変換器１３０６、信号処理部１３０７はタイミング発生部１３０８により制御される他、システム全体は全体制御部・演算部１３０９で制御される。記録媒体１３１２に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１３１１を通して、記録される。
本発明は、絶縁膜より屈折率が高い反射防止膜が、受光領域上に前記絶縁膜を介して配された光電変換装置およびその製造方法に関するもので、特に増幅型ＭＯＳ固体撮像装置に好適に用いられるものである。
本発明による光電変換装置およびその製造方法は、デジタルスチルカメラ、デジタルビデオカメラ、イメージスキャナ、更にはデジタルカメラ付きの携帯電話等のデジタルイメージング機器において好適に用いられるものである。
１、４０１，７０１ フォトダイオード、光電変換部
２ 転送ＭＯＳトランジスタ
３、４０３，７０３ フローティングディフュージョン
４ リセットＭＯＳトランジスタ
５ 選択ＭＯＳトランジスタ
６ ソースフォロワーＭＯＳトランジスタ
７ 読み出し線、垂直信号線
８ 定電流源
１１ ｎ型シリコン基板
１２ ｐ型ウエル
１３ａ ゲート酸化膜
１３ｂ 薄い酸化膜
１４、４０２ａ，７０２ａ 転送ＭＯＳトランジスタゲート電極
１５ フォトダイオードｎ型カソード
１６ 表面ｐ型領域
１７ ＬＯＣＯＳ酸化膜
１８ ドレインｎ型高濃度領域
１９ シリコン酸化膜
２０ コンタクトプラグ
２１ メタル第一層
２２ メタル第一層とメタル第二層層間絶縁膜
２３ メタル第二層
２４ メタル第二層とメタル第三層層間絶縁膜
２５ メタル第三層
２６ パッシベ−ション膜
３１ ｐ型シリコン基板
３２ ソース
３３ ドレイン
３４ チャネル電子
３５ ゲート電極
３６ ゲート酸化膜
３７ トラップ
４０２ｂ、７０２ｂ メタル転送線
４０２ｃ、７０２ｃ 転送線コンタクト
４０４ａ、７０４ａ リセットＭＯＳトランジスタゲート
４０４ｂ、７０４ｂ リセット線
４０４ｃ、７０４ｃ リセット線コンタクト
４０５ａ、７０５ａ 選択ＭＯＳトランジスタゲート
４０５ｂ、７０５ｂ 選択線
４０５ｃ、７０５ｃ 選択線コンタクト
４０６ａ、７０６ａ ソースフォロワーＭＯＳトランジスタゲート
４０６ｂ、７０６ｂ メタル配線
４０６ｃ、７０６ｃ ソースフォロワーＭＯＳコンタクト
４０７ａ、７０７ａ 読み出し線
４０７ｂ、７０７ｂ 読み出し線コンタクト
４０８ａ、７０８ａ ＶＤＤ電源線
４０８ｂ、７０８ｂ ＶＤＤ電源線コンタクト
４１０、４２０、７１０ シリコン窒化膜残存領域
５１１、８１１、９１１ ｎ型シリコン基板
５１２、８１２、９１２、１０１２ Ｐ型ウエル
５１３ａ、８１３ａ、９１３ａ ゲート酸化膜
５１３ｂ、８１３ｂ、９１３ｂ 受光部上の薄い酸化膜
５１４、８１４、９１４ 転送ＭＯＳトランジスタゲート電極
５１５、８１５、９１５、１０１５ フォトダイオードｎ型カソード
５１６、８１６、９１６、１０１６ 表面ｐ型領域
５１７、８１７、９１７ メサ型酸化膜
５１８、８１８ａ、９１８ａ フローティングディフュージョンＮ型高濃度領域
８１８ｂ、９１８ｂ フローティングディフュージョンＮ型電界緩和領域
５１９、８１９、９１９、１０１９ ゲート電極とメタル第一層層間絶縁膜
５２０、８２０、９２０ コンタクトプラグ
５２１、８２１、９２１、１０２１ メタル第一層
５２２、８２２、９２２ メタル第一層とメタル第二層層間絶縁膜
５２３、８２３、９２３、１０２３ チャネルストップ層
５３１、８３１、９３１、１０３１ 反射防止シリコン窒化膜
８３２ サイドスペーサ
９３２ａ シリコン窒化膜のサイドスペーサ
９３２ｂ シリコン酸化膜のサイドスペーサ
１０１７ ＬＯＣＯＳ
１０３２ 第二反射防止膜
１１００ 電荷転送領域
１１０４ シリコン酸化膜
１１０５ ゲート電極
１１０７ 遮光膜
１１０８ 絶縁膜
２ 転送ＭＯＳトランジスタ
３、４０３，７０３ フローティングディフュージョン
４ リセットＭＯＳトランジスタ
５ 選択ＭＯＳトランジスタ
６ ソースフォロワーＭＯＳトランジスタ
７ 読み出し線、垂直信号線
８ 定電流源
１１ ｎ型シリコン基板
１２ ｐ型ウエル
１３ａ ゲート酸化膜
１３ｂ 薄い酸化膜
１４、４０２ａ，７０２ａ 転送ＭＯＳトランジスタゲート電極
１５ フォトダイオードｎ型カソード
１６ 表面ｐ型領域
１７ ＬＯＣＯＳ酸化膜
１８ ドレインｎ型高濃度領域
１９ シリコン酸化膜
２０ コンタクトプラグ
２１ メタル第一層
２２ メタル第一層とメタル第二層層間絶縁膜
２３ メタル第二層
２４ メタル第二層とメタル第三層層間絶縁膜
２５ メタル第三層
２６ パッシベ−ション膜
３１ ｐ型シリコン基板
３２ ソース
３３ ドレイン
３４ チャネル電子
３５ ゲート電極
３６ ゲート酸化膜
３７ トラップ
４０２ｂ、７０２ｂ メタル転送線
４０２ｃ、７０２ｃ 転送線コンタクト
４０４ａ、７０４ａ リセットＭＯＳトランジスタゲート
４０４ｂ、７０４ｂ リセット線
４０４ｃ、７０４ｃ リセット線コンタクト
４０５ａ、７０５ａ 選択ＭＯＳトランジスタゲート
４０５ｂ、７０５ｂ 選択線
４０５ｃ、７０５ｃ 選択線コンタクト
４０６ａ、７０６ａ ソースフォロワーＭＯＳトランジスタゲート
４０６ｂ、７０６ｂ メタル配線
４０６ｃ、７０６ｃ ソースフォロワーＭＯＳコンタクト
４０７ａ、７０７ａ 読み出し線
４０７ｂ、７０７ｂ 読み出し線コンタクト
４０８ａ、７０８ａ ＶＤＤ電源線
４０８ｂ、７０８ｂ ＶＤＤ電源線コンタクト
４１０、４２０、７１０ シリコン窒化膜残存領域
５１１、８１１、９１１ ｎ型シリコン基板
５１２、８１２、９１２、１０１２ Ｐ型ウエル
５１３ａ、８１３ａ、９１３ａ ゲート酸化膜
５１３ｂ、８１３ｂ、９１３ｂ 受光部上の薄い酸化膜
５１４、８１４、９１４ 転送ＭＯＳトランジスタゲート電極
５１５、８１５、９１５、１０１５ フォトダイオードｎ型カソード
５１６、８１６、９１６、１０１６ 表面ｐ型領域
５１７、８１７、９１７ メサ型酸化膜
５１８、８１８ａ、９１８ａ フローティングディフュージョンＮ型高濃度領域
８１８ｂ、９１８ｂ フローティングディフュージョンＮ型電界緩和領域
５１９、８１９、９１９、１０１９ ゲート電極とメタル第一層層間絶縁膜
５２０、８２０、９２０ コンタクトプラグ
５２１、８２１、９２１、１０２１ メタル第一層
５２２、８２２、９２２ メタル第一層とメタル第二層層間絶縁膜
５２３、８２３、９２３、１０２３ チャネルストップ層
５３１、８３１、９３１、１０３１ 反射防止シリコン窒化膜
８３２ サイドスペーサ
９３２ａ シリコン窒化膜のサイドスペーサ
９３２ｂ シリコン酸化膜のサイドスペーサ
１０１７ ＬＯＣＯＳ
１０３２ 第二反射防止膜
１１００ 電荷転送領域
１１０４ シリコン酸化膜
１１０５ ゲート電極
１１０７ 遮光膜
１１０８ 絶縁膜
Claims (10)
- 光を信号電荷に変換する受光領域と、前記受光領域の表面に形成されたシリコン酸化膜よりなる絶縁膜と、前記信号電荷を増幅して出力する増幅トランジスタを含むトランジスタと、を有する画素がアレイ状に配置され、該画素アレイよりも光の入射側に形成された配線層と、を含む光電変換装置において、
前記トランジスタのゲート電極と配線層との間に該ゲート電極と配線層を電気的に絶縁するためのシリコン酸化膜よりなる層間絶縁膜が形成され、
前記受光領域表面に形成されたシリコン酸化膜と前記トランジスタのゲート絶縁膜の膜厚が異なり、
前記受光領域の表面に形成されたシリコン酸化膜及び層間絶縁膜として形成されたシリコン酸化膜より屈折率が高い複数層からなる反射防止膜が、前記受光領域上に前記絶縁膜を介して配され、
前記複数層からなる反射防止膜のうち、前記受光領域側に配された第一の反射防止膜がシリコン窒化膜よりなり、該第一の反射防止膜上に形成された第二の反射防止膜がシリコン酸窒化膜よりなり、該シリコン酸窒化膜上に、前記層間絶縁膜が配されていることを特徴とする光電変換装置。 - 前記反射防止膜が、前記増幅トランジスタの側面及び／又は上部に配されていることを特徴とする請求項１に記載の光電変換装置。
- 前記トランジスタのゲート電極の側壁にシリコン酸化膜が形成されていることを特徴とする請求項２に記載の光電変換装置。
- 前記反射防止膜は隣接画素の反射防止膜とは切り離されて配されていることを特徴とする請求項１〜３のいずれか１項に記載の光電変換装置。
- 前記反射防止膜はプラズマＣＶＤ法で形成されたシリコン窒化膜であることを特徴とする請求項１〜４のいずれか１項に記載の光電変換装置。
- 前記受光領域の表面に形成された絶縁膜と前記ゲート絶縁膜の材料が異なることを特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。
- 光を信号電荷に変換する受光領域と、前記受光領域の表面に形成された絶縁膜と、トランジスタと、を含む画素がアレイ状に配置された光電変換装置において、
前記絶縁膜より屈折率が高い反射防止膜が、前記受光領域上に前記絶縁膜を介して配され、
前記反射防止膜がシリコン窒化膜からなり、該シリコン窒化膜が前記トランジスタのゲート電極の側壁に配置されるサイドスペーサを兼ねており、
更に、前記反射防止膜と前記ゲート電極の間及び前記サイドスペーサと前記ゲート電極の間にシリコン酸化膜が配されていることを特徴とする光電変換装置。 - 前記トランジスタは受光領域の信号電荷を転送するための転送トランジスタを含んでおり、前記反射防止膜が、前記転送トランジスタのゲート電極上に配置されていることを特徴とする請求項７に記載の光電変換装置。
- 前記トランジスタは、前記信号電荷を増幅して出力する増幅トランジスタを含んでおり、前記反射防止膜が、前記増幅トランジスタのゲート上に配置されていることを特徴とする請求項７または８に記載の光電変換装置。
- 請求項１〜９のいずれか１項に記載の光電変換装置を有することを特徴とするカメラシステム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003319911A JP3840214B2 (ja) | 2003-01-06 | 2003-09-11 | 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ |
| US10/747,369 US7126102B2 (en) | 2003-01-06 | 2003-12-30 | Photoelectric conversion device and camera using photoelectric conversion device |
| US11/527,485 US7385172B2 (en) | 2003-01-06 | 2006-09-27 | Photoelectric conversion device having an insulation film on a reflection prevention film, and camera using such photoelectric conversion device |
| US12/111,342 US7709780B2 (en) | 2003-01-06 | 2008-04-29 | Photoelectric conversion device and camera using photoelectric conversion device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003000390 | 2003-01-06 | ||
| JP2003319911A JP3840214B2 (ja) | 2003-01-06 | 2003-09-11 | 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235609A JP2004235609A (ja) | 2004-08-19 |
| JP3840214B2 true JP3840214B2 (ja) | 2006-11-01 |
Family
ID=32964562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003319911A Expired - Fee Related JP3840214B2 (ja) | 2003-01-06 | 2003-09-11 | 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US7126102B2 (ja) |
| JP (1) | JP3840214B2 (ja) |
Families Citing this family (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686623B2 (en) | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
| JP2000012864A (ja) | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4476390B2 (ja) | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3840214B2 (ja) * | 2003-01-06 | 2006-11-01 | キヤノン株式会社 | 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ |
| JP4794821B2 (ja) * | 2004-02-19 | 2011-10-19 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| US7608811B2 (en) * | 2004-05-21 | 2009-10-27 | Aptina Imaging Corporation | Minimal depth light filtering image sensor |
| JP4646577B2 (ja) | 2004-09-01 | 2011-03-09 | キヤノン株式会社 | 光電変換装置、その製造方法及び撮像システム |
| US7453109B2 (en) | 2004-09-03 | 2008-11-18 | Canon Kabushiki Kaisha | Solid-state image sensor and imaging system |
| JP4878117B2 (ja) * | 2004-11-29 | 2012-02-15 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| KR100614650B1 (ko) * | 2004-09-16 | 2006-08-22 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| JP4595464B2 (ja) | 2004-09-22 | 2010-12-08 | ソニー株式会社 | Ｃｍｏｓ固体撮像素子の製造方法 |
| JP4867152B2 (ja) * | 2004-10-20 | 2012-02-01 | ソニー株式会社 | 固体撮像素子 |
| WO2006046385A1 (ja) * | 2004-10-29 | 2006-05-04 | Nikon Corporation | 固体撮像素子 |
| US7196314B2 (en) * | 2004-11-09 | 2007-03-27 | Omnivision Technologies, Inc. | Image sensor and pixel having an anti-reflective coating over the photodiode |
| JP4643249B2 (ja) * | 2004-12-22 | 2011-03-02 | 株式会社東芝 | 固体撮像装置 |
| JP4691990B2 (ja) * | 2005-01-05 | 2011-06-01 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP4974880B2 (ja) * | 2005-01-27 | 2012-07-11 | スパンション エルエルシー | 半導体装置及びその製造方法 |
| JP4618786B2 (ja) * | 2005-01-28 | 2011-01-26 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP4742602B2 (ja) * | 2005-02-01 | 2011-08-10 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP2006253316A (ja) | 2005-03-09 | 2006-09-21 | Sony Corp | 固体撮像装置 |
| JP4459099B2 (ja) * | 2005-03-18 | 2010-04-28 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP4794877B2 (ja) * | 2005-03-18 | 2011-10-19 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP4677258B2 (ja) | 2005-03-18 | 2011-04-27 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP4459098B2 (ja) | 2005-03-18 | 2010-04-28 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP2006278539A (ja) * | 2005-03-28 | 2006-10-12 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型固体撮像装置 |
| JP4785433B2 (ja) | 2005-06-10 | 2011-10-05 | キヤノン株式会社 | 固体撮像装置 |
| US8018015B2 (en) * | 2005-06-29 | 2011-09-13 | Micron Technology, Inc. | Buried conductor for imagers |
| KR100710203B1 (ko) * | 2005-08-19 | 2007-04-20 | 동부일렉트로닉스 주식회사 | 이미지센서 및 이의 제조방법 |
| EP1758173A1 (fr) * | 2005-08-23 | 2007-02-28 | EM Microelectronic-Marin SA | Cellule à photodiode à contrôle de la réflectivité de lumière, et procédé de fabrication d'une telle cellule |
| US7728330B2 (en) * | 2005-08-24 | 2010-06-01 | Aptina Imaging Corporation | CMOS imager with nitrided gate oxide and method of fabrication |
| US7719036B2 (en) * | 2005-09-02 | 2010-05-18 | Imagerlabs, Inc. | Charge coupled device with high quantum efficiency |
| US20070108546A1 (en) * | 2005-11-15 | 2007-05-17 | Canon Kabushiki Kaisha | Photoelectric converter and imaging system including the same |
| JP2007165864A (ja) * | 2005-11-15 | 2007-06-28 | Canon Inc | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| US7700471B2 (en) * | 2005-12-13 | 2010-04-20 | Versatilis | Methods of making semiconductor-based electronic devices on a wire and articles that can be made thereby |
| KR100685889B1 (ko) * | 2005-12-29 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 씨모스 이미지센서의 제조방법 |
| US20070190681A1 (en) * | 2006-02-13 | 2007-08-16 | Sharp Laboratories Of America, Inc. | Silicon-on-insulator near infrared active pixel sensor array |
| JP4992446B2 (ja) | 2006-02-24 | 2012-08-08 | ソニー株式会社 | 固体撮像装置及びその製造方法、並びにカメラ |
| JP4779702B2 (ja) * | 2006-02-27 | 2011-09-28 | 日本ビクター株式会社 | 固体撮像素子 |
| JP4857816B2 (ja) * | 2006-02-28 | 2012-01-18 | ソニー株式会社 | 固体撮像素子 |
| JP4873964B2 (ja) * | 2006-03-03 | 2012-02-08 | セイコーインスツル株式会社 | 光電変換装置およびイメージセンサ |
| JP4049189B2 (ja) * | 2006-04-24 | 2008-02-20 | ダイキン工業株式会社 | 直接形交流電力変換装置 |
| US20080001247A1 (en) * | 2006-06-30 | 2008-01-03 | Abadeer Wagdi W | Mesa Optical Sensors and Methods of Manufacturing the Same |
| JP4818018B2 (ja) | 2006-08-01 | 2011-11-16 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP4956084B2 (ja) * | 2006-08-01 | 2012-06-20 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP5110820B2 (ja) * | 2006-08-02 | 2012-12-26 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| JP4185949B2 (ja) | 2006-08-08 | 2008-11-26 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
| JP5110831B2 (ja) * | 2006-08-31 | 2012-12-26 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP5305622B2 (ja) * | 2006-08-31 | 2013-10-02 | キヤノン株式会社 | 光電変換装置の製造方法 |
| JP4994747B2 (ja) * | 2006-08-31 | 2012-08-08 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP4110192B1 (ja) * | 2007-02-23 | 2008-07-02 | キヤノン株式会社 | 光電変換装置及び光電変換装置を用いた撮像システム |
| JP2009021809A (ja) * | 2007-07-11 | 2009-01-29 | Canon Inc | 撮像装置の駆動方法、撮像装置、及び撮像システム |
| JP4548519B2 (ja) * | 2007-10-16 | 2010-09-22 | セイコーエプソン株式会社 | 光源装置 |
| US8151614B2 (en) * | 2007-10-17 | 2012-04-10 | Shape Corp. | Variable adjustable cutoff device for roll formers |
| JP5366396B2 (ja) * | 2007-12-28 | 2013-12-11 | キヤノン株式会社 | 光電変換装置の製造方法、半導体装置の製造方法、光電変換装置、及び撮像システム |
| US7816641B2 (en) * | 2007-12-28 | 2010-10-19 | Candela Microsystems (S) Pte. Ltd. | Light guide array for an image sensor |
| JP4685120B2 (ja) * | 2008-02-13 | 2011-05-18 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP5371463B2 (ja) | 2008-02-28 | 2013-12-18 | キヤノン株式会社 | 撮像装置、撮像システム、および、撮像装置の制御方法 |
| KR101068905B1 (ko) * | 2008-04-04 | 2011-09-30 | 캐논 가부시끼가이샤 | 광전변환장치, 촬상 시스템, 광전변환장치의 설계방법 및 광전변환장치의 제조방법 |
| JP5314914B2 (ja) * | 2008-04-04 | 2013-10-16 | キヤノン株式会社 | 光電変換装置、撮像システム、設計方法、及び光電変換装置の製造方法 |
| KR101024825B1 (ko) * | 2008-06-20 | 2011-03-31 | 주식회사 동부하이텍 | 이미지 센서 및 이미지 센서의 제조 방법 |
| KR20100075060A (ko) * | 2008-12-24 | 2010-07-02 | 주식회사 동부하이텍 | 이미지 센서 및 이미지 센서의 제조 방법 |
| IT1392502B1 (it) * | 2008-12-31 | 2012-03-09 | St Microelectronics Srl | Sensore comprendente almeno un fotodiodo a doppia giunzione verticale integrato su substrato semiconduttore e relativo processo di integrazione |
| KR101776955B1 (ko) | 2009-02-10 | 2017-09-08 | 소니 주식회사 | 고체 촬상 장치와 그 제조 방법, 및 전자 기기 |
| WO2010122657A1 (ja) | 2009-04-24 | 2010-10-28 | ルネサスエレクトロニクス株式会社 | 固体撮像装置およびその製造方法 |
| JP2011004390A (ja) | 2009-05-18 | 2011-01-06 | Canon Inc | 撮像装置、撮像システム、及び撮像装置の駆動方法 |
| JP5487798B2 (ja) * | 2009-08-20 | 2014-05-07 | ソニー株式会社 | 固体撮像装置、電子機器および固体撮像装置の製造方法 |
| JP2011129723A (ja) * | 2009-12-17 | 2011-06-30 | Sharp Corp | 固体撮像素子の製造方法 |
| JP5115563B2 (ja) * | 2010-01-07 | 2013-01-09 | ソニー株式会社 | 固体撮像素子の製造方法 |
| KR101784676B1 (ko) * | 2010-03-08 | 2017-10-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조방법 |
| JP5441960B2 (ja) * | 2011-06-21 | 2014-03-12 | キヤノン株式会社 | 固体撮像装置 |
| JP5318165B2 (ja) * | 2011-08-12 | 2013-10-16 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP5901186B2 (ja) | 2011-09-05 | 2016-04-06 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
| JP5858695B2 (ja) | 2011-09-08 | 2016-02-10 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置の駆動方法 |
| JP5801665B2 (ja) | 2011-09-15 | 2015-10-28 | キヤノン株式会社 | 固体撮像装置、ａ／ｄ変換器およびその制御方法 |
| JP5806566B2 (ja) | 2011-09-15 | 2015-11-10 | キヤノン株式会社 | Ａ／ｄ変換器および固体撮像装置 |
| JP5484422B2 (ja) | 2011-10-07 | 2014-05-07 | キヤノン株式会社 | 固体撮像装置 |
| JP5943577B2 (ja) * | 2011-10-07 | 2016-07-05 | キヤノン株式会社 | 光電変換装置および撮像システム |
| JP5901212B2 (ja) | 2011-10-07 | 2016-04-06 | キヤノン株式会社 | 光電変換システム |
| JP5930651B2 (ja) | 2011-10-07 | 2016-06-08 | キヤノン株式会社 | 固体撮像装置 |
| JP5995508B2 (ja) * | 2012-04-27 | 2016-09-21 | キヤノン株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5518231B2 (ja) * | 2013-04-08 | 2014-06-11 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP5886806B2 (ja) | 2013-09-17 | 2016-03-16 | キヤノン株式会社 | 固体撮像装置 |
| JP6234173B2 (ja) * | 2013-11-07 | 2017-11-22 | ルネサスエレクトロニクス株式会社 | 固体撮像素子の製造方法 |
| JP6245997B2 (ja) | 2014-01-16 | 2017-12-13 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP6057931B2 (ja) | 2014-02-10 | 2017-01-11 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP6436953B2 (ja) | 2016-09-30 | 2018-12-12 | キヤノン株式会社 | 固体撮像装置及びその駆動方法、並びに撮像システム |
| JP6552478B2 (ja) | 2016-12-28 | 2019-07-31 | キヤノン株式会社 | 固体撮像装置 |
| US10652531B2 (en) | 2017-01-25 | 2020-05-12 | Canon Kabushiki Kaisha | Solid-state imaging device, imaging system, and movable object |
| JP6390759B2 (ja) * | 2017-06-19 | 2018-09-19 | ソニー株式会社 | 固体撮像装置、及び電子機器 |
| JP6704893B2 (ja) | 2017-11-30 | 2020-06-03 | キヤノン株式会社 | 固体撮像装置、撮像システム、および固体撮像装置の駆動方法 |
| JP7303682B2 (ja) | 2019-07-19 | 2023-07-05 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP7374639B2 (ja) | 2019-07-19 | 2023-11-07 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP2021136634A (ja) | 2020-02-28 | 2021-09-13 | キヤノン株式会社 | 撮像装置および撮像システム |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758772B2 (ja) | 1986-08-12 | 1995-06-21 | 松下電子工業株式会社 | 固体撮像装置の製造方法 |
| JP3677159B2 (ja) | 1997-11-13 | 2005-07-27 | 松下電器産業株式会社 | 固体撮像素子の製造方法 |
| JP3103064B2 (ja) | 1998-04-23 | 2000-10-23 | 松下電子工業株式会社 | 固体撮像装置およびその製造方法 |
| US6713234B2 (en) * | 1999-02-18 | 2004-03-30 | Micron Technology, Inc. | Fabrication of semiconductor devices using anti-reflective coatings |
| JP3624140B2 (ja) | 1999-08-05 | 2005-03-02 | キヤノン株式会社 | 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ |
| US6391767B1 (en) * | 2000-02-11 | 2002-05-21 | Advanced Micro Devices, Inc. | Dual silicide process to reduce gate resistance |
| JP2001291857A (ja) | 2000-04-11 | 2001-10-19 | Sony Corp | 固体撮像素子の製造方法 |
| JP2002064193A (ja) * | 2000-08-22 | 2002-02-28 | Sony Corp | 固体撮像装置および製造方法 |
| JP2002083949A (ja) | 2000-09-07 | 2002-03-22 | Nec Corp | Ｃｍｏｓイメージセンサ及びその製造方法 |
| US6507059B2 (en) * | 2001-06-19 | 2003-01-14 | United Microelectronics Corp. | Structure of a CMOS image sensor |
| JP3795843B2 (ja) * | 2002-08-01 | 2006-07-12 | 富士通株式会社 | 半導体受光装置 |
| JP3840214B2 (ja) * | 2003-01-06 | 2006-11-01 | キヤノン株式会社 | 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ |
-
2003
- 2003-09-11 JP JP2003319911A patent/JP3840214B2/ja not_active Expired - Fee Related
- 2003-12-30 US US10/747,369 patent/US7126102B2/en active Active
-
2006
- 2006-09-27 US US11/527,485 patent/US7385172B2/en not_active Expired - Lifetime
-
2008
- 2008-04-29 US US12/111,342 patent/US7709780B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20070018080A1 (en) | 2007-01-25 |
| US20040188597A1 (en) | 2004-09-30 |
| US20080230685A1 (en) | 2008-09-25 |
| JP2004235609A (ja) | 2004-08-19 |
| US7126102B2 (en) | 2006-10-24 |
| US7709780B2 (en) | 2010-05-04 |
| US7385172B2 (en) | 2008-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3840214B2 (ja) | 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ | |
| US9000493B2 (en) | Solid-state imaging device, method for producing same, and camera | |
| US11355533B2 (en) | Solid-state imaging device, method of manufacturing the same, and imaging apparatus | |
| US9825077B2 (en) | Photoelectric conversion device, method for producing photoelectric conversion device, and image pickup system | |
| JP5725239B2 (ja) | 固体撮像装置の製造方法、及び、カメラ | |
| US8110859B2 (en) | Antireflection portion in a shallow isolation trench for a photoelectric conversion device | |
| US9099365B2 (en) | Method for manufacturing solid-state imaging device | |
| US20200035740A1 (en) | Method of manufacturing solid-state image sensor, solid-state image sensor, and camera | |
| JP5136081B2 (ja) | 固体撮像素子 | |
| JP2007115787A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3840214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |