JP5484422B2

JP5484422B2 - 固体撮像装置

Info

Publication number: JP5484422B2
Application number: JP2011223309A
Authority: JP
Inventors: 雄前橋; 拓己樋山; 哲也板野; 和宏斉藤; 恒一中村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2011-10-07
Filing date: 2011-10-07
Publication date: 2014-05-07
Anticipated expiration: 2031-10-07
Also published as: US20130088292A1; US8711259B2; JP2013085105A

Description

本発明は、アナログデジタル変換回路（ＡＤ変換回路）を有する固体撮像装置に関する。

ＡＤ変換回路を内蔵したＣＭＯＳイメージセンサ等の固体撮像装置は、デジタルカメラ等の画像入力機器に利用されている。固体撮像装置に内蔵されるＡＤ変換回路では、列毎の画素信号と各列共通のランプ信号（参照信号）とを比較処理することでデジタルデータを得ている。ランプ信号を生成するランプ信号発生回路として、容量帰還型の積分アンプに電流を充放電してランプ信号を得る構成が公開されている（特許文献１参照）。

特開２００８−１８７４２０号公報

しかしながら、ランプ信号発生回路に容量帰還型アンプを用いている場合には、容量素子のキャパシタンスが電圧依存性を持つために、ＡＤ変換における線形性が悪化してしまうという課題があった。
本発明の目的は、ランプ信号の生成に容量帰還型アンプを用いても、良好なＡＤ変換精度でＡＤ変換を行うことができる固体撮像装置を提供することである。

本発明の固体撮像装置の一の態様は、各々が光電変換素子を含み、２次元状に配列された複数の画素と、前記画素の列毎に配置された増幅回路と、時間の経過にともなって信号レベルが単調に変化する参照信号を生成する参照信号発生回路と、ＡＤ変換回路とを備え、前記ＡＤ変換回路は比較器を有し、前記増幅回路は、容量素子、及び当該容量素子により入力部と出力部とが結合された第１の増幅器を有し、前記第１の増幅器は、前記画素からの信号を増幅した増幅信号を前記比較器に出力し、前記参照信号発生回路は、容量素子、及び当該容量素子により入力部と出力部とが結合された第２の増幅器を有し、前記第２の増幅器は、前記参照信号を前記比較器に出力し、前記比較器は、前記参照信号と前記増幅信号とを比較した結果を示す信号を生成し、前記ＡＤ変換回路は前記比較器が生成する前記信号に基づいて、前記増幅信号をデジタル信号に変換し、前記増幅回路が有する前記容量素子及び前記参照信号発生回路が有する前記容量素子は同じ構造であり、前記増幅回路における前記容量素子の電極と前記第１の増幅器の端子との接続関係及び前記参照信号発生回路における前記容量素子の電極と前記第２の増幅器の端子との接続関係が同じであることを特徴とする。
本発明の固体撮像装置の他の態様は、各々が光電変換素子を含み、２次元状に配列された複数の画素と、前記画素の列毎に配置された増幅回路と、時間の経過にともなって信号レベルが単調に変化する参照信号を生成する参照信号発生回路と、ＡＤ変換回路とを備え、前記ＡＤ変換回路は比較器を有し、前記増幅回路は、第１の容量素子と、前記第１の容量素子により入力部と出力部とが結合された第１の増幅器を有し、前記第１の増幅器は、前記画素からの信号を増幅した増幅信号を前記比較器に出力し、前記参照信号発生回路は、第２の容量素子と、前記第２の容量素子により入力部と出力部とが結合された第２の増幅器を有し、前記第２の増幅器は、前記参照信号を前記比較器に出力し、前記比較器は、前記参照信号と前記増幅信号とを比較した結果を示す信号を生成し、前記ＡＤ変換回路は前記比較器が生成する前記信号に基づいて、前記増幅信号をデジタル信号に変換し、前記第１の容量素子と前記第２の容量素子はそれぞれ、半導体基板に設けられた第１の電極と、前記第１の電極上に形成された絶縁層と、前記絶縁層上に形成された第２の電極と、を有し、前記第１の容量素子の前記第１の電極と前記第１の増幅器の前記入力部とが電気的に接続され、前記第１の容量素子の前記第２の電極と前記第１の増幅器の前記出力部とが電気的に接続され、前記第２の容量素子の前記第１の電極と前記第２の増幅器の前記入力部とが電気的に接続され、前記第２の容量素子の前記第２の電極と前記第２の増幅器の前記出力部とが電気的に接続され、または、前記第１の容量素子の前記第１の電極と前記第１の増幅器の前記出力部とが電気的に接続され、前記第１の容量素子の前記第２の電極と前記第１の増幅器の前記入力部とが電気的に接続され、前記第２の容量素子の前記第１の電極と前記第２の増幅器の前記出力部とが電気的に接続され、前記第２の容量素子の前記第２の電極と前記第２の増幅器の前記入力部とが電気的に接続されていることを特徴とする。

本発明によれば、ＡＤ変換精度を向上させることができる。

本発明の第１の実施形態に係る固体撮像装置の構成例を示す図である。本発明の第１の実施形態に係る増幅回路及び参照信号発生回路の構成例を示す図である。本発明の第１の実施形態に係る容量素子の構成例を示す図である。本発明に第１の実施形態に係る画素の構成例を示す図である。本発明の第１の実施形態に係る駆動タイミングを示す図である。本発明の第２の実施形態に係る参照信号発生回路の構成例を示す図である。

以下、本発明の実施形態を図面に基づいて説明する。

（第１の実施形態）
本発明の第１の実施形態について説明する。
図１は、第１の実施形態に係る固体撮像装置の回路構成例を示す概略図である。固体撮像装置は、画素部１、増幅回路２、比較部３、参照信号発生回路４、記憶部５、カウンタ回路６、水平走査回路７、垂直走査回路８、及び信号処理回路９を有する。画素部１は、光電変換素子を含む複数の画素を有し、それらが２次元状に（行方向及び列方向に）配列されている。画素部１の各列に対応して、列毎に増幅回路２、比較部３、及び記憶部５が配置されている。比較部３、記憶部５、及びカウンタ回路６は、画素部１が有する画素からの画素信号をアナログデジタル変換するＡＤ変換回路を構成する。

画素部１が有する画素の各々は、例えば、図４に示すように光電変換素子（フォトダイオード）４０と４つのＭＯＳトランジスタ４１、４２、４５、４６とを有する。光電変換素子４０は、光電変換により電荷を生成する。トランジスタ４６は、光電変換素子４０に蓄積された電荷を読み出すための転送用のトランジスタであり、信号ＰＴＸにより導通／非導通（オン／オフ）が制御される。トランジスタ４１は、フローティングディフュージョン部ＦＤをリセットするためのリセット用のトランジスタであり、信号ＰＲＥＳにより導通／非導通（オン／オフ）が制御される。

トランジスタ４５は、フローティングディフュージョン部ＦＤにおける電荷を増幅して信号電圧に変換するソースフォロワ用のトランジスタである。トランジスタ４２は、ソースフォロワの出力と画素信号出力線４３との接続を制御することによって２次元状に配列された画素を行選択する行選択用のトランジスタであり、信号ＰＳＥＬにより導通／非導通（オン／オフ）が制御される。定電流源４４は、ソースフォロワ用の定電流源である。

増幅回路２は、第１の容量帰還型アンプを有し、画素部１から読み出される画素信号を増幅する。比較部３は、増幅回路２により増幅された画素信号と、参照信号発生回路４で生成され信号線１０を介して供給されるランプ信号とが入力される。比較部３は、差動入力型比較器を含み、画素信号とランプ信号との電圧の大きさを比較して、信号電圧の大小関係が反転する時にハイレベルからローレベル若しくはローレベルからハイレベルに出力を遷移させる。

参照信号発生回路４は、第２の容量帰還型アンプを有し、参照信号であるランプ信号を生成する。参照信号発生回路４は、複数の比較部３に共通に接続される。ここで、ランプ信号は、時間の経過にともなって信号レベル（信号の大きさ）が単調に変化する信号であり、例えば出力電圧が時間の経過とともに単調増加若しくは単調減少する信号である。カウンタ回路６は、複数列の記憶部５に共通に接続され、参照信号発生回路４からの参照信号であるランプ信号の出力に合わせてカウント動作を行い、カウント値を出力する。

記憶部５は、対応する比較部３の出力電位が反転するタイミングで、カウンタ回路６から出力されるカウント値をデジタルデータとして記憶する。記憶部５は、デジタルデータとして画素信号の基準信号Ｎと有効信号Ｓの２種類のデータを記憶することができる。２種類のデータを記憶する場合には、後段の信号処理回路９で（Ｓ−Ｎ）の差分処理を行う。なお、カウンタ回路６をダウンモードとアップモードの機能を備えたものにすればカウント結果は（Ｓ−Ｎ）の差分処理結果となるので記憶部５は１種類のデータ用で良い。

記憶部５に記憶されたデジタルデータは、水平走査回路７によって列毎に信号処理回路９に順次転送される。これら画素からの画素信号の読み出しに係る一連の動作は、垂直走査回路８で画素部１の画素行を選択しながら行われる。なお、図１においては、各回路に必要なパルスとそのタイミングを制御する回路は省略している。

図２は、第１の実施形態における増幅回路２及び参照信号発生回路４の回路構成例を示す図である。増幅回路２は、演算増幅器２００、帰還容量Ｃ２０１、及び入力容量Ｃ２０２を有する。演算増幅器２００は、反転増幅器であり、その入力端子２０３が入力容量Ｃ２０２を介して画素信号出力線に接続される。また、演算増幅器２００の入力端子（入力部）２０３と出力端子（出力部）２０４とが帰還容量Ｃ２０１によって結合され負帰還構成になっている。増幅回路２は、容量Ｃ２０１及びＣ２０２の容量値によってゲインが決められ、ゲイン＝（入力容量Ｃ２０２の容量値）／（帰還容量Ｃ２０１の容量値）である。

参照信号発生回路４は、演算増幅器２１０、帰還容量Ｃ２１１、クランプ容量Ｃ２１２、及び定電流源２１５を有する。演算増幅器２１０は、反転増幅器であり、その入力端子２１３が、クランプ容量Ｃ２１２の一方の電極及び定電流源２１５に接続される。クランプ容量Ｃ２１２の他方の電極には、ランプ信号の初期値を設定する電圧Ｖｂが供給される。また、演算増幅器２１０の入力端子（入力部）２１３と出力端子（出力部）２１４とが帰還容量Ｃ２１１によって結合され負帰還構成になっている。参照信号発生回路４は、定電流源２１５の電流を帰還容量Ｃ２１１で積分することでランプ信号を発生させている。

比較部３は、第１の入力端子が増幅回路２に接続され、第２の入力端子が参照信号発生回路４に接続され、増幅回路２からの画素信号と参照信号発生回路４からのランプ信号とを比較する比較器２１６有する。

本実施形態において、増幅回路２の帰還容量Ｃ２０１及び参照信号発生回路４の帰還容量Ｃ２１１は、同じ構造の容量素子が用いられる。例えば、図３（Ａ）に示す拡散容量や図３（Ｂ）に示すＭＩＭ（Metal-Insulator-Metal）容量などが、帰還容量Ｃ２０１、Ｃ２１１として使用される。

図３（Ａ）は、帰還容量Ｃ２０１、Ｃ２１１として適用可能な拡散容量の構成例を示す図である。図３（Ａ）に示す拡散容量は、ＭＩＳ（Metal-Insulator-Semiconductor）構造になっており、ゲート側電極（ＧＡＴＥ）は金属又はポリシリコンであり、拡散側電極（Ｎ＋及びＮ）はＮ型半導体領域である。また、図３（Ａ）において、ＰＷＬはＰ型半導体領域であり、ＦＬＤは絶縁膜層である。図３（Ａ）に示した拡散容量を帰還容量Ｃ２０１、Ｃ２１１として用いる場合には、ゲート側電極又は拡散側電極のどちらか一方の電極が、演算増幅器２００の入力端子２０３及び演算増幅器２１０の入力端子２１３に接続される。また、ゲート側電極又は拡散側電極の他方の電極が、演算増幅器２００の出力端子２０４及び演算増幅器２１０の出力端子２１４に接続される。

すなわち、帰還容量Ｃ２０１におけるゲート側電極と演算増幅器２００の入力端子２０３とが接続されているときには、帰還容量Ｃ２１１におけるゲート側電極と演算増幅器２１０の入力端子２１３とが接続されている。また、このとき、帰還容量Ｃ２０１における拡散側電極と演算増幅器２００の出力端子２０４とが接続され、帰還容量Ｃ２１１における拡散側電極と演算増幅器２１０の出力端子２１４とが接続されている。同様に、帰還容量Ｃ２０１における拡散側電極と演算増幅器２００の入力端子２０３とが接続されているときには、帰還容量Ｃ２１１における拡散側電極と演算増幅器２１０の入力端子２１３とが接続されている。また、このとき、帰還容量Ｃ２０１におけるゲート側電極と演算増幅器２００の出力端子２０４とが接続され、帰還容量Ｃ２１１におけるゲート側電極と演算増幅器２１０の出力端子２１４とが接続されている。

このように、帰還容量Ｃ２０１、Ｃ２１１として、同じ構造の容量素子を同じ接続関係で演算増幅器２００及び２１０に接続することで、増幅回路２の帰還容量Ｃ２０１と参照信号発生回路４の帰還容量Ｃ２１１とのキャパシタンスの電圧依存性が等しくなる。なお、図３（Ａ）に示した拡散容量は、Ｐ型半導体領域ＰＷＬ上に形成されるＮ型拡散容量であるが、これに限定されるものではなく、Ｎ型半導体領域上にＰ型半導体領域の拡散側電極を配置したＰ型拡散容量でもよい。

図３（Ｂ）は、帰還容量Ｃ２０１、Ｃ２１１として適用可能なＭＩＭ容量の構成例を示す図である。図３（Ｂ）に示すＭＩＭ容量は、下側電極（ＣＢＭ）及び上側電極（ＣＴＭ）の２つの金属電極を有し、下側電極（ＣＢＭ）及び上側電極（ＣＴＭ）の間に絶縁膜を有している。図３（Ｂ）に示したＭＩＭ容量を帰還容量Ｃ２０１、Ｃ２１１として用いる場合には、上側電極又は下側電極のどちらか一方の電極が、演算増幅器２００の入力端子２０３及び演算増幅器２１０の入力端子２１３に接続される。また、上側電極又は下側電極の他方の電極が、演算増幅器２００の出力端子２０４及び演算増幅器２１０の出力端子２１４に接続される。

すなわち、帰還容量Ｃ２０１における上側電極と演算増幅器２００の入力端子２０３とが接続されているときには、帰還容量Ｃ２１１における上側電極と演算増幅器２１０の入力端子２１３とが接続されている。また、このとき、帰還容量Ｃ２０１における下側電極と演算増幅器２００の出力端子２０４とが接続され、帰還容量Ｃ２１１における下側電極と演算増幅器２１０の出力端子２１４とが接続されている。同様に、帰還容量Ｃ２０１における下側電極と演算増幅器２００の入力端子２０３とが接続されているときには、帰還容量Ｃ２１１における下側電極と演算増幅器２１０の入力端子２１３とが接続されている。また、このとき、帰還容量Ｃ２０１における上側電極と演算増幅器２００の出力端子２０４とが接続され、帰還容量Ｃ２１１における上側電極と演算増幅器２１０の出力端子２１４とが接続されている。

このように、帰還容量Ｃ２０１、Ｃ２１１として、同じ構造の容量素子を同じ接続関係で演算増幅器２００及び２１０に接続することで、増幅回路２の帰還容量Ｃ２０１と参照信号発生回路４の帰還容量Ｃ２１１とのキャパシタンスの電圧依存性が等しくなる。

次に、第１の実施形態における固体撮像装置での動作について説明する。図５は、第１の実施形態に係る駆動タイミングを示すタイミングチャートであり、画素行１行分の画素の回路動作と参照信号発生回路の動作を説明するためのタイミングチャートを示している。なお、図５において図示を省略しているが、画素信号を読み出す行に対応する画素選択信号ＰＳＥＬがハイレベルとされる。画素部１からは、画素部１をリセットしたリセット信号及びリセット信号に重畳された光電変換信号が画素信号として読み出される。

まず、信号ＰＲＥＳがハイレベルに変化することでリセット用のトランジスタ４１がオン状態になり、フローティングディフュージョン部ＦＤがリセットされる。次に、信号ＰＲＥＳがローレベルに変化することでリセット用のトランジスタ４１がオフ状態になり、増幅回路２を介してリセット信号が出力される。このリセット信号に対して、期間Ｔ１において第１のＡＤ変換処理を行う。第１のＡＤ変換処理では、比較部３によってリセット信号とランプ信号ＶＲＭＰとが比較され、その大小関係が反転する時に、比較部３の出力がハイレベルからローレベル若しくはローレベルからハイレベルに遷移する。この比較部３の出力電位が反転するタイミングで、記憶部５がカウンタ回路６から出力されるカウント値を第１のデジタルデータとして記憶する。

続いて、第１のＡＤ変換処理が完了した後、画素部１では信号ＰＴＸがハイレベルに変化し光電変換素子４０に蓄えられた電荷がフローティングディフュージョン部ＦＤに転送されることで、増幅回路２から画素信号が出力される。リセット信号の場合と同様に、画素信号に対して、期間Ｔ２において第２のＡＤ変換処理を行う。そして、画素信号とランプ信号ＶＲＭＰとの大小関係が反転し、比較部３の出力電位が反転するタイミングで、記憶部５がカウンタ回路６から出力されるカウント値を第２のデジタルデータとして記憶する。

各列の記憶部５に記憶された第１及び第２のデジタルデータは、水平走査回路７により信号処理回路９に転送される。信号処理回路９で第１及び第２のデジタルデータの差分処理を行うことにより、列毎の比較部３の特性バラツキが除去できる。なお、信号処理回路９では差分処理を行わずに、固体撮像装置の外部で差分処理等の信号処理を行うようにしてもよい。

前述した第１のＡＤ変換処理及び第２のＡＤ変換処理において、処理結果として得られるデジタルデータの値は、画素からの信号（リセット信号、画素信号）と、参照信号であるランプ信号の電圧で決まる。本実施形態においては、増幅回路２の帰還容量Ｃ２０１と参照信号発生回路４の帰還容量Ｃ２１１とのキャパシタンスの電圧依存性が等しいため、ＡＤ変換における線形性が悪化することなく、ＡＤ変換エラーを低減しＡＤ変換精度を向上させることができる。
また、図２では省略したが、増幅回路２および参照信号発生回路４は、その入出力端子の短絡または開放を切り替えるスイッチを備えてもよい。このスイッチを導通することで、それぞれの帰還容量Ｃ２０１およびＣ２１１をリセットする。特に、図５のタイミング図において、信号ＰＲＥＳがハイレベルからローレベルに遷移するタイミングではスイッチをオンにし、その後、ＡＤ変換期間Ｔ１が開始する前にスイッチをオフすることで、画素に起因するノイズを低減することができる。その場合に、期間Ｔ１では、増幅回路２に起因するオフセット成分がＡＤ変換される。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
第２の実施形態に係る固体撮像装置は、参照信号発生回路を除いて前述した第１の実施形態に係る固体撮像装置と同様であるので、以下では第１の実施形態と異なる部分について説明する。図６は、第２の実施形態における参照信号発生回路４の回路構成例を示す図である。

図６（Ａ）に示すように、参照信号発生回路４は、演算増幅器６０、帰還容量Ｃ６１、入力容量Ｃ６２、及び入力抵抗Ｒ６３からなるローパスフィルタと、信号生成部６６とを有する。演算増幅器６０は、反転増幅器であり、その入力端子６４が、入力容量Ｃ６２及び入力抵抗Ｒ６３が直列接続された直列回路を介して信号生成部６６に接続される。また、演算増幅器６０の入力端子（入力部）６４と出力端子（出力部）６５が帰還容量Ｃ６１によって結合され負帰還構成になっている。ローパスフィルタは、容量Ｃ６１及びＣ６２の容量値によってゲインが決められ、ゲイン＝（入力容量Ｃ６２の容量値）／（帰還容量Ｃ６１の容量値）である。また、ローパスフィルタは、容量Ｃ６２の容量値及び抵抗Ｒ６３の抵抗値によって帯域が決められ、帯域＝１／（２π×（入力容量Ｃ６２の容量値）×（入力抵抗Ｒ６３の抵抗値））である。

信号生成部６６は、図６（Ｂ）に示すような階段状の信号ＳＩＮを生成する。信号生成部６６から出力された信号ＳＩＮは、前述したローパスフィルタを通過することで、図６（Ｃ）に示すようなランプ信号ＳＯＵＴとして参照信号発生回路４から出力される。

増幅回路２の帰還容量Ｃ２０１及び参照信号発生回路４の帰還容量Ｃ６１は、同じ構造の容量素子が用いられ、かつ同じ接続関係で増幅回路２の演算増幅器２００及び参照信号発生回路４の演算増幅器６０に接続される。これにより、増幅回路２の帰還容量Ｃ２０１と参照信号発生回路４の帰還容量Ｃ６１とのキャパシタンスの電圧依存性が等しくなり、ＡＤ変換における線形性が悪化することなく、ＡＤ変換エラーを低減しＡＤ変換精度を向上させることができる。なお、帰還容量Ｃ２０１及びＣ６１として使用する容量は、例えば図３（Ａ）に示した拡散容量や図３（Ｂ）に示したＭＩＭ容量などである。

なお、本発明の実施形態における固体撮像装置の一例として、画素部１の下側にのみ増幅回路２や比較部３等の回路を配置した構成を図１に示したが、本発明はそれに限定されるものではない。画素部１の上側にも下側と同じ回路を配置する構成でもよく、その場合には列毎に画素信号を上側に読み出すか、下側に読み出すかが決定されることが望ましい。また、列毎に記憶部５を設け、複数列の記憶部５に共通に接続されるカウンタ回路６を設ける構成を一例として示したが、本発明はこれに限定されるものではなく、例えば列毎にカウンタ回路６を配置する構成であってもよい。

なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明に係る固体撮像装置は、例えばスキャナ、ビデオカメラ、デジタルスチルカメラ等に適用可能である。

１…画素部、２…増幅回路、３…比較部、４…ランプ信号発生回路、５…記憶手段、６…カウンタ回路、２００…反転増幅器、Ｃ２０１…帰還容量、Ｃ２０２…入力容量、２１０…反転増幅器、Ｃ２１１…帰還容量、Ｃ２１２…クランプ容量、２１５…定電流源、２１６…比較器

Claims

各々が光電変換素子を含み、２次元状に配列された複数の画素と、
前記画素の列毎に配置された増幅回路と、
時間の経過にともなって信号レベルが単調に変化する参照信号を生成する参照信号発生回路と、
ＡＤ変換回路とを備え、
前記ＡＤ変換回路は比較器を有し、
前記増幅回路は、容量素子、及び当該容量素子により入力部と出力部とが結合された第１の増幅器を有し、前記第１の増幅器は、前記画素からの信号を増幅した増幅信号を前記比較器に出力し、
前記参照信号発生回路は、容量素子、及び当該容量素子により入力部と出力部とが結合された第２の増幅器を有し、前記第２の増幅器は、前記参照信号を前記比較器に出力し、
前記比較器は、前記参照信号と前記増幅信号とを比較した結果を示す信号を生成し、
前記ＡＤ変換回路は前記比較器が生成する前記信号に基づいて、前記増幅信号をデジタル信号に変換し、
前記増幅回路が有する前記容量素子及び前記参照信号発生回路が有する前記容量素子は同じ構造であり、前記増幅回路における前記容量素子の電極と前記第１の増幅器の端子との接続関係及び前記参照信号発生回路における前記容量素子の電極と前記第２の増幅器の端子との接続関係が同じであることを特徴とする固体撮像装置。
前記増幅回路及び前記参照信号発生回路がそれぞれ有する前記容量素子は拡散容量であることを特徴とする請求項１記載の固体撮像装置。
前記増幅回路及び前記参照信号発生回路がそれぞれ有する前記容量素子はＭＩＭ容量であることを特徴とする請求項１記載の固体撮像装置。
各々が光電変換素子を含み、２次元状に配列された複数の画素と、
前記画素の列毎に配置された増幅回路と、
時間の経過にともなって信号レベルが単調に変化する参照信号を生成する参照信号発生回路と、
ＡＤ変換回路とを備え、
前記ＡＤ変換回路は比較器を有し、
前記増幅回路は、第１の容量素子と、前記第１の容量素子により入力部と出力部とが結合された第１の増幅器を有し、前記第１の増幅器は、前記画素からの信号を増幅した増幅信号を前記比較器に出力し、
前記参照信号発生回路は、第２の容量素子と、前記第２の容量素子により入力部と出力部とが結合された第２の増幅器を有し、前記第２の増幅器は、前記参照信号を前記比較器に出力し、
前記比較器は、前記参照信号と前記増幅信号とを比較した結果を示す信号を生成し、
前記ＡＤ変換回路は前記比較器が生成する前記信号に基づいて、前記増幅信号をデジタル信号に変換し、
前記第１の容量素子と前記第２の容量素子はそれぞれ、半導体基板に設けられた第１の電極と、前記第１の電極上に形成された絶縁層と、前記絶縁層上に形成された第２の電極と、を有し、
前記第１の容量素子の前記第１の電極と前記第１の増幅器の前記入力部とが電気的に接続され、前記第１の容量素子の前記第２の電極と前記第１の増幅器の前記出力部とが電気的に接続され、前記第２の容量素子の前記第１の電極と前記第２の増幅器の前記入力部とが電気的に接続され、前記第２の容量素子の前記第２の電極と前記第２の増幅器の前記出力部とが電気的に接続され、
または、
前記第１の容量素子の前記第１の電極と前記第１の増幅器の前記出力部とが電気的に接続され、前記第１の容量素子の前記第２の電極と前記第１の増幅器の前記入力部とが電気的に接続され、前記第２の容量素子の前記第１の電極と前記第２の増幅器の前記出力部とが電気的に接続され、前記第２の容量素子の前記第２の電極と前記第２の増幅器の前記入力部とが電気的に接続されていることを特徴とする固体撮像装置。
前記第１の容量素子と前記第２の容量素子が拡散容量であることを特徴とする請求項４記載の固体撮像装置。
前記第１の容量素子と前記第２の容量素子がＭＩＭ容量であることを特徴とする請求項４記載の固体撮像装置。