JP5224942B2 - 固体撮像装置 - Google Patents

Description

本発明は、固体撮像装置に関するものである。

近年、デジタルカメラやスキャナ向けにＭＯＳ型固体撮像装置が広く普及している。この１つの理由が高いＳ／Ｎ（信号対ノイズ比）を実現できるようになった点である。高いＳ／Ｎを実現させるための１つの手段として、画素マトリクスアレイの画素列毎の読み出し回路に増幅器などの後段回路への出力手段を設けることが有用である。画素列毎の増幅器で増幅することにより後段の回路の増幅率を小さく抑えることができるため、信号の増幅に伴って、後段で発生するノイズまでも大幅に増幅してしまうことがなくなる。その結果Ｓ／Ｎを高くすることができる。

特許文献１では、画素列毎に設ける増幅器を複数列で共有することにより回路素子数を削減しチップ面積を縮小している。上述の例では２列の画素で１つの増幅回路を共有している。

回路動作は以下のとおりである。まず、増幅器を共有する複数のサンプリングスイッチをＯＮ状態にし、画素からのリセット信号を、クランプ容量（信号保持手段）にて差動増幅器の参照電圧ＶＲＥＦを基準にクランプする。次に複数の画素列のサンプリングスイッチを同時にＯＦＦ状態とする。次に、１画素列ごとにサンプリングスイッチをＯＮ状態とすることで画素からの光信号を読み出し、光信号とリセット信号の差分信号を増幅器から出力する。
特開２００３−２２８４５７号公報

しかしながら、上記動作において、サンプリングスイッチであるトランジスタをＯＦＦ状態にする際に、チャージインジェクションやクロックフィードスルーによってサンプリングスイッチの両端のノードの電位が変動する。ノードの電位変動は、信号保持手段において信号を保持する際にオフセット成分として信号に重畳される場合がある。

各サンプリングスイッチを制御する駆動パルスの波形は、制御配線のレイアウトの非対称性による配線抵抗と寄生容量の違いにより異なる。またサンプリングスイッチであるトランジスタは、各電極領域間における寄生容量や閾値がばらつく。チャージインジェクションやフィードスルーによる電位変動の程度は、トランジスタの駆動パルスの波形とトランジスタの寄生容量により変化する。またチャージインジェクションおよびフィードスルーによるノードの電位の変動は、トランジスタをＯＦＦ状態とするときのタイミングとパルス波形により異なる。

複数のトランジスタの出力ノードが後段の回路に共通に接続され、トランジスタ間でＯＦＦ状態へ遷移するタイミングが異なるもしくはＯＦＦ状態への遷移時のパルス波形が異なると、チャージインジェクションおよびフィードスルーによる電荷分配が各トランジスタで異なる。各トランジスタで上述の電荷分配が異なると、信号保持手段毎に上述のオフセット成分が異なることになる。このオフセット成分のばらつきは固定パターンノイズとなり画質を著しく悪化させる。また信号に対するオフセット成分のばらつきは信号保持手段の容量値が小さいほど影響は大きい。

以上述べたように、所定数の信号保持手段毎に増幅器などの出力手段の共通化を行なうために設けた複数のサンプリングスイッチにより、信号保持手段で保持した信号に重畳するオフセット成分がばらつくという新たな課題が生じることを本発明者らは見出した。

本発明はこのような課題に鑑みてなされ、例えば、出力手段を所定数の信号保持手段ごとに共有化した固体撮像装置において、高い画質を得ることを目的とするものである。

上記課題に鑑み、本発明は、画素の出力ノードからの信号が、入力ノードへ供給される複数の信号保持手段と、所定数の信号保持手段の出力ノードからの信号が、入力ノードへ供給される複数の共通出力手段と、各信号保持手段に対応して設けられ、該信号保持手段の出力ノードから前記共通出力手段の入力ノードへ信号を転送する選択手段と、を有する固体撮像装置であって、前記共通出力手段の出力ノードと入力ノードとを接続するフィードバック経路を有し、前記フィードバック経路を介して前記共通出力手段の出力ノードの信号を前記共通出力手段の入力ノードに供給した状態で、前記選択手段を導通させることにより、前記信号保持手段において前記画素出力信号のクランプ動作を行ない、前記クランプ動作を行なう際に、前記選択手段を非導通状態から導通状態とするために前記選択手段へ供給する駆動パルスの振幅の時間変化率に比べて、導通状態から非導通状態とするために前記選択手段へ供給する駆動パルスの振幅の時間変化率が小さいことを特徴とする。

本発明により、例えば、信号保持手段ごとの出力のばらつきを小さく抑えることが可能となる。

以下、発明の実施の形態について図面を用いて説明する。

（実施例１）
図１〜図５は、それぞれ、第１の実施例を構成するＭ行Ｎ列の画素アレイのブロック図、一画素の等価回路図、共通出力手段の詳細図、駆動手段の出力バッファ段の詳細図および駆動タイミング図である。

図１において、１は画素、２は画素がＭ行Ｎ列の行列状に配列された画素アレイ、３は画素列毎に設けられた定電流源、４は画素列毎の共通出力線である。定電流源３は共通出力線４ごとに設けられているともいえる。

５は共通出力線を伝達した信号を保持する信号保持手段である。画素の出力ノードからの信号が信号保持手段の入力ノードへ供給される。

６は各信号保持手段で保持された信号を後述の共通出力手段へ選択して出力する選択手段である。選択手段６は各信号保持手段に対応して設けられ、信号保持手段の出力ノードから共通出力手段の入力ノードへの信号の転送を行なう。

７は所定数の信号保持手段ごとに設けられた共通出力手段である。所定数の信号保持手段の信号を、順次、後段へ出力する。共通出力手段は信号保持手段と後段の回路との間のインピーダンス変換もしくは信号保持手段から後段の回路へ伝達する際に信号の増幅を行なう。

５〜７を含んで増幅手段８が構成される。本実施例の固体撮像装置は、増幅手段８を複数有する構成となっている。

９は選択手段の駆動を制御する駆動パルスを供給する駆動手段、１００は駆動パルスの元となる制御信号を増幅して出力する出力段、２００は制御信号線である。増幅手段８は、所定数の画素列（ここではＬ列）に１つずつ設けられており合計で（Ｎ／Ｌ）個設けられている。各々がＬ個の信号保持手段５とＬ個の選択手段６および１個の共通出力手段７を含んで構成される。

図２は画素１の等価回路図である。１０は光電変換素子として機能するフォトダイオードである。１１は光電変換素子１０で発生した信号電荷を転送する転送手段である。たとえばＭＯＳトランジスタを用いることができる。１５は転送手段１１を介して光電変換素子の信号電荷が転送されるフローティングディフュージョン（以後、ＦＤ）領域である。ＦＤ領域は後述の画素増幅部の入力ノードと電気的に接続されている。１２はＦＤ領域に基準電圧を供給しＦＤ領域の電位をリセットするリセット手段である。たとえばＭＯＳトランジスタを用いることができる。１３は画素増幅部を構成する増幅トランジスタである。図１の定電流源３とともにソースフォロア回路を構成する。画素増幅部の入力ノードは増幅トランジスタのゲートであり、このゲートとＦＤ領域が電気的に接続されている。

１４は所定の画素行の信号を選択して共通出力線４に出力するための画素選択手段である。例えばＭＯＳトランジスタを用いることができる。１６は画素の出力ノードである。ここで転送手段１１、リセット手段１２、画素選択手段１４を制御する信号を、それぞれＰＴＸ、ＰＲＥＳ、ＰＳＥＬとする。

図３は、図１の増幅手段８を詳細に説明したものである。選択手段６としてＭＯＳトランジスタを用いている。また、共通出力手段７は、差動増幅器７１、及び差動増幅器の一方の入力ノード（反転入力端子）と出力ノードとの間の電気経路に配された帰還容量７２を含む。更に、７３は帰還容量と並列に配された帰還スイッチを含む。帰還スイッチ７３は差動増幅手段の入力、出力ノードとを接続するフィードバック経路に配されている。７４は差動増幅器の入力ノード、７５は差動増幅器の出力ノードである。差動増幅器の入力、出力ノードが共通出力手段の入力、出力ノードとして機能する。

また差動増幅手段の入力ノード、出力ノードが共通出力手段の入力、出力ノードとして機能している。帰還スイッチとしては例えばＭＯＳトランジスタを用いることができる。差動増幅器の他方の入力ノード（非反転入力端子）には基準レベル（ＶＲＥＦ）が供給されている。

これら構成要件により共通出力手段はスイッチトキャパシタアンプを構成している。なお、選択手段６はチャージインジェクション現象を説明するためにＭＯＳトランジスタの断面を示している。

Ｌ個の選択手段６を制御する駆動パルスを、ＰＳＷ＿１、ＰＳＷ＿２・・・ＰＳＷ＿Ｌとする。これらの駆動パルスは、駆動手段９から制御信号線２００を介して供給される。帰還スイッチ７３を制御する信号をＰＣ０Ｒとする。以後、スイッチの開閉動作のうち、開動作によってスイッチが導通状態になる状態をＯＮ動作、閉動作によって非導通状態になる状態をＯＦＦ動作とする。

共通出力手段７のスイッチトキャパシタアンプは、ＰＣ０ＲがＯＮ状態の時には１倍増幅率モードになり、正転入力端子に入力されたＶＲＥＦを出力する。また、ＰＣ０ＲがＯＦＦ状態の時には、信号保持手段５と帰還容量７２の容量比で増幅率の決まる増幅モードとなる。信号保持手段が入力容量として機能し、増幅モードでの増幅率は、信号保持手段５の容量値をＣＣ、帰還容量７２の容量値をＣＦとすると、ＣＣ／ＣＦとなる。スイッチとキャパシタアンプによって構成される増幅手段は、これらの動作モードを切り替えて動作可能な構成となっている。

選択手段６を構成するＭＯＳトランジスタにおいて、５１は信号保持手段の入力ノード、５２は信号保持手段の出力ノードである。６１はゲート、６２、６３はソース、ドレイン領域、６４は選択手段６がＯＮしているときにゲート６１の下にゲート絶縁膜を介して形成されるチャネル領域である。本実施例ではＮ型のＭＯＳトランジスタを例に説明する。６５はゲート６１とチャネル６４の間に形成されるゲート容量、６６、６７はゲート６１とソース６２、ドレイン６３の間に形成されるオーバーラップ容量を模式的に示したものである。

図４は、図１の駆動手段９の出力バッファ段１００を詳細に示したものである。制御信号がゲートにＰ型のＭＯＳトランジスタ１０２及びＮ型のＭＯＳトランジスタ１０３を有する。Ｐ型のＭＯＳトランジスタ１０２及びＮ型のＭＯＳトランジスタ１０３のドレインどうしが接続されている。Ｐ型のＭＯＳトランジスタのソースには電源電圧が供給され、Ｎ型のＭＯＳトランジスタのソースは定電流源１０１を介して接地されている。２０１は制御信号線２００に付加される容量を模式的に示したものである。

ここでＸ番目の駆動パルスＰＳＷ＿Ｘ（Ｘは１からＬの整数）に着目する。Ｘ番目の制御信号線２００に付加される容量をＣｓｗ＿Ｘ、Ｘ番目の駆動手段の出力バッファ段の定電流源１０１を流れる電流をＩｓｗ＿Ｘとする。ＰＳＷ＿ＸがＯＮ状態からＯＦＦ状態に遷移する時間Ｔｆｓｗ＿Ｘは、Ｉｓｗ＿Ｘに反比例し、Ｃｓｗ＿Ｘに比例する関係となる。したがってこれらを変化させることにより遷移時間を制御することができる。ここで、ＯＮ状態からＯＦＦ状態に遷移する時間とは駆動手段の出力ノードで波形観測したとき、ＶＤＤ（パルス波形の最大値）が９０％から１０％まで変化するまでの時間を指す。

ここで駆動パルスの振幅の時間変化率をＯＦＦ状態からＯＮ状態に遷移する時の方が、ＯＮ状態からＯＦＦ状態に遷移する時よりも小さくするには、図４に示すように、Ｐ型ＭＯＳトランジスタのソースに直接電源電圧を供給するような回路構成とする。もしくは、電源とＰ型のＭＯＳトランジスタのソースとの間に定電流源１０１よりも駆動力の大きな定電流源を設ければよい。

次に図５の駆動タイミング図を説明する。本実施例では、Ｍ行Ｎ列の画素アレイを構成しているが、ここでは１行分の動作を説明するために画素選択手段であるＭＯＳトランジスタ１４はＯＮ状態であるとする。また各スイッチはＨｉｇｈアクティブ（ＯＮ状態でＯＮ状態）である。

まず時刻ｔ１にリセット信号ＰＲＥＳがＯＮ状態からＯＦＦ状態に遷移する。この動作により、ＦＤ領域の電位を基準電位にリセットした後フローティングとして、基準電位に基づく信号をソースフォロア回路を介して共通出力線４へ出力する。この時、スイッチトキャパシタアンプの帰還スイッチ７３にはＯＮ状態の駆動パルスが供給されており、差動増幅器７１の出力ノードには正転入力レベルＶＲＥＦが１倍増幅率モードで出力されている。

ｔ１〜ｔ２において、まず駆動パルスＰＳＷ＿１〜ＰＳＷ＿Ｌには、ＯＦＦ状態からＯＮ状態へ遷移するパルスが供給される。次にＯＮ状態からＯＦＦ状態に遷移するパルス波形が供給される。これにより、信号保持容量５の画素出力ノードと接続された端子（入力ノード）はＦＤ領域の電位に基づくリセットレベルとなり、入力ノードと反対側のノードの端子（出力ノード）はＶＲＥＦレベルとなる。この動作により画素出力信号のリセットレベルをＶＲＥＦレベルでクランプする。好適には、Ｌ個の選択手段６にそれぞれ供給されているＰＳＷ＿１、ＰＳＷ＿２〜ＰＳＷ＿Ｌは同じパルス波形の駆動パルスが供給される。

ここで制御信号ＰＳＷがＯＮ状態からＯＦＦ状態に遷移するときに、オーバーラップ容量６６に保持されていた電荷がクロックフィードスルー電荷として働く。加えて、ゲート下のチャネル６４で発生した電荷の約半分がチャージインジェクション電荷として働く。これらにより、選択手段６の信号保持容量５の出力ノードに接続するノードの電位が変動する。その結果、信号保持容量５にオフセット電圧が発生する。同様に選択手段６の信号保持容量５の反対側のノードでもクロックフィードスルー電荷とチャージインジェクション電荷が発生する。

信号保持容量５に書き込まれるオフセットの原因となる電荷量は、選択手段６のサイズで決まる。例えば選択手段６で発生するクロックフィードスルーとチャージインジェクションの最大電荷量をＱｓｗ＿ｍａｘとすると、信号保持容量５に書き込まれる最大オフセット電圧Ｖｏｆｆ＿ｍａｘは、Ｑｓｗ＿ｍａｘを信号保持容量５の容量値ＣＣで除算したものとなる。信号保持容量に書き込まれたオフセット量は、スイッチトキャパシタアンプで更にＣＣ／ＣＦ倍される。

ここで、選択手段６がＯＮ状態からＯＦＦ状態に遷移する過程で、Ｑｓｗ＿ｍａｘを打ち消すようにローインピーダンスである差動増幅器７１の出力ノードから電荷が供給される。この電荷量は選択手段６がＯＮ状態からＯＦＦ状態へと遷移する期間中の制御方法により異ならせることができる。

本実施例では、図４で説明したように駆動手段の出力段の定電流源１０１と制御信号線２００に付加される容量とを適宜設計することで、選択手段６がＯＮ状態からＯＦＦ状態へと遷移する期間を確保する。これにより、差動増幅器７１の出力ノードから十分な電荷を供給する。その結果、信号保持容量５に書き込まれるオフセット電圧を低減することができる。

選択手段６がＯＮ状態からＯＦＦ状態へと遷移する期間の長さＴｏｆｆは、３０ｎｓ≦Ｔｏｆｆ≦１μｓが適当である。３０ｎｓ以下では、差動増幅器７１の出力ノードからの電荷の供給が充分ではなく、オフセット電圧の影響が相対的に大きくなるためである。また、１μｓ以上では、読み出し速度に対する影響が大きくなるためである。

一方、ＯＦＦ状態からＯＮ状態へ遷移する時間は、オフセット電圧とは無関係である。ＯＦＦ状態からＯＮ状態へ遷移する時間を長くすると回路動作は遅くなる。このためＯＦＦ状態からＯＮ状態へのパルス遷移はできるだけ短い時間で行なうことが好ましい。

以上より、ＯＦＦ状態からＯＮ状態へ遷移する時間はできるだけ短くし、ＯＮ状態からＯＦＦ状態へ遷移する時間はオフセット電圧が充分小さくなるように長く設定する必要がある。つまり、ＯＦＦ状態からＯＮ状態へ遷移するときの駆動パルスの振幅の時間変化率に比べて、ＯＮ状態からＯＦＦ状態へ遷移するときの駆動パルスの振幅の時間変化率を小さくする。図５にそのパルス波形を示す。ｔ１〜ｔ２において、ＯＮ時のパルスの立ちあがりに比べてＯＦＦ時のパルスの立ち下がりが緩やかな変化となっている。

上述したような時間変化率を達成するための回路構成は、図４の回路を用いる方法のほか、配線容量の電荷を定電流で引き抜く回路、スイッチトキャパシタを用いた回路で構成することもできる。

次に時刻ｔ２にＰＣ０ＲをＯＮ状態からＯＦＦ状態に遷移させ、共通出力手段７のスイッチトキャパシタアンプを増幅モードとする。

続いて、時刻ｔ３に転送手段１１を制御する信号ＰＴＸをＯＮ状態、時刻ｔ４にＯＦＦ状態とし、光電変換素子１０に蓄積された電荷をＦＤ領域１５に転送する。これにより信号電荷に応じた光信号レベルをソースフォロアを介して共通出力線４へ出力する。

その後、ＰＳＷ＿１〜ＰＳＷ＿ＬとＰＣ０Ｒとを交互にＯＮ状態、ＯＦＦ状態を繰り返すことで、Ｍ行Ｎ列に配列された画素アレイ２の１行分の画素出力を共通出力手段７の後段へ順次読み出す。

以上、Ｍ行Ｎ列に配列された画素に対して、増幅手段８をＬ列に１つずつ合計（Ｎ／Ｌ）個設けた例を説明したが、本実施例はこれに限るものではない。例えば行数は一行のみでも良い。またさらに多くの増幅手段を設けても良い。

図６は図１の第１の変形例である。２１は画素１がＬ行、Ｎ列に配列された画素アレイ、４１は画素出力線である。図１の画素アレイ２とは異なり、一画素に対して一つの画素出力線４１が設けられており、各々の画素出力線４１に定電流源３が接続されている。増幅手段８は複数の画素行で共有しているが、このようなケースにも本実施例は適用することができる。

図１０は第２の変形例である。本変形例は、１行Ｎ列に配列された１次元状の画素アレイに適用した例である。増幅手段８は複数の画素列で共有している。複数の画素で増幅手段を共有することにより、リニアセンサのチップ面積を小さくすることができる。駆動タイミングは図５の駆動パルス波形がそのまま適用できる。このような構成においても本実施例は適用可能である。

本実施例により、クロックフィードスルーおよびチャージインジェクションによる電荷起因のオフセットを低減することで、信号保持手段５の容量値を小さくしても固定パターンノイズの少ない固体撮像装置を実現することが可能となる。

（実施例２）
図７、図８を用いて第２の実施例を説明する。

図７は、駆動回路がランプ波形発生回路として機能するデジタルアナログ変換器を用いる場合の回路図である。図８は図７の回路の入力波形と出力波形を示している。

図７、図８において３００はＤｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ（以降、ＤＡＣ）、ＤＡ＿Ｉ０、ＤＡ＿Ｉ１、ＤＡ＿Ｉ２、ＤＡ＿Ｉ３はＤＡＣ３００を制御する制御信号である。ＤＡＣ３００は、例として４ｂｉｔ分解能のものを示している。ＤＡ＿Ｉ０〜ＤＡ＿Ｉ３の４つの入力ノードからの制御信号によってＰＳＷ＿Ｘ信号を発生させる。ＤＡ＿Ｉ０〜ＤＡ＿Ｉ３には、周波数、パルス幅の異なる駆動パルスが供給される。一例として図８に示す波形を入力することで、ＯＮ状態からＯＦＦ状態まで１６段階でランプダウンする波形を出力することができる。またＯＦＦ状態からＯＮ状態への遷移は、ＤＡＣを介さずに通常のインバータを介して出力することにより、上述の時間変化率の関係を実現することができる。

本実施例の構成により、駆動パルスの波形を任意の波形とすることができる。また、ＤＡＣ３００に制御信号配線の負荷に対して十分駆動能力を持たせることができるので、出力に付加される容量の影響を受けずにランプ波形を出力することが可能となる。

本実施例によれば、実施例１の効果に加えて、任意の制御波形を容易に作成することが可能となり、ＯＮ状態からＯＦＦ状態への遷移の時間的変化率を容易に設定可能となる。

（実施例３）
図９を用いて第３の実施例を説明する。

本実施例は、選択手段の駆動回路からの出力をモニタし、モニタした結果を定電流源にフィードバックして定電流源の動作電流を変更可能とした例である。

図９において４０１は可変定電流源、４００は制御信号線２００の電位をモニタし、モニタした結果から可変定電流源４０１の電流値Ｉｓｗｖ＿Ｘを調整するモニタ回路である。モニタ回路から可変定電流源４０１へのフィードバック経路（不図示）が設けられている。

図３で示したように選択手段６にＮ型ＭＯＳトランジスタを用いた場合、画素出力によって選択手段を構成するＭＯＳトランジスタのソース６２に入力された電圧が変化した場合、オーバーラップ容量６６の容量値も変動する。画素数が多い場合、オーバーラップ容量６６の変動により、制御信号配線２００に付加される容量２０１が変動し、これが信号に影響を及ぼす場合がある。ここでＸ番目の制御信号ＰＳＷ＿Ｘ（Ｘは、１からＬの整数）に着目する。Ｘ番目の制御信号線２００に付加される容量値をＣｓｗ＿Ｘ、Ｘ番目の制御信号供給手段の出力段定電流源１０１で決定される電流をＩｓｗｖ＿Ｘとすると、ＰＳＷ＿ＸがＯＮ状態からＯＦＦ状態に遷移する時間Ｔｆｓｗ＿Ｘは次式で表される。
Ｔｆｓｗ＿Ｘ＝（ＶＤＤ×Ｃｓｗ＿Ｘ）／Ｉｓｗｖ＿Ｘ （２）
で表される。Ｉｓｗｖ＿Ｘを一定とすると、オーバーラップ容量変動の影響でＸ番目の制御信号線２００に付加される容量Ｃｓｗ＿Ｘも変動し、その結果Ｔｆｓｗ＿Ｘが変化する。そこでモニタ回路４００を用いて、制御信号線２００の電位をモニタし、その変動分を可変定電流源にフィードバックする。そしてＩｓｗｖ＿ＸをＴｆｓｗ＿Ｘが一定になるよう調整すれば、Ｃｓｗ＿Ｘの変動の影響が抑制された出力バッファ段１００を構成することが可能となる。

本実施例によれば、実施例１の効果に加えて、さらに、Ｃｓｗ＿Ｘの変動の影響が抑制することが可能となり、信号に対する影響を抑制することが可能となる。

以上、具体的な実施例を挙げて本発明を説明したが、本発明はこれら実施例に限定されるものではない。例えば、図５においてＰＳＷ＿１〜ＰＳＷ＿Ｌのパルス波形は、全て、ＯＮ状態からＯＦＦ状態への変化率が小さくなっているが、少なくともｔ１〜ｔ２期間に供給されるパルスにおいて、そのような波形となっていれば良い。ｔ１〜ｔ２期間に供給されるパルスは言い換えると、信号保持手段５にクランプ動作のための基準信号を供給する期間である。また信号電荷が電子の場合について説明したが、ホールとしても良い。この場合には、信号保持手段における電位の変化が逆となるが、適宜、選択手段、差動増幅手段の極性を変更すればよい。また画素構成に関しても複数の光電変換素子で増幅部などを共通する構成としても良い。

また、各実施例においてはＯＮ状態からＯＦＦ状態、それぞれのパルス値のみを供給した。その他には例えば中間電位のパルスを生成し、その中間電位で一定期間保持することによって、ＯＦＦ状態からＯＮ状態に遷移する時の方が、ＯＮ状態からＯＦＦ状態に遷移する時よりも時間変化率を小さくしてもよい。

実施例１の固体撮像装置を説明するためのブロック図である。 実施例１の固体撮像装置の一画素の等価回路図である。 実施例１の増幅手段を説明するための図である。 実施例１の駆動手段の出力段を説明するための図である。 実施例１の固体撮像装置の駆動パルス図である。 実施例１の第１変形例を説明するための図である。 実施例２の駆動手段の出力段を説明するための図である。 実施例２の駆動手段のパルス波形を説明するための図である。 実施例３の駆動手段の出力段を説明するための図である。 実施例１の第２変形例を説明するための図である。

符号の説明

１ 画素
２ 画素アレイ
５ 信号保持手段
６ 選択手段
７ 共通出力手段
８ 増幅手段
９ 駆動手段
１００ 駆動手段の出力段
１０１ 駆動手段の出力段の定電流源
１０２ Ｐ型のＭＯＳトランジスタ
１０３ Ｎ型のＭＯＳトランジスタ
３００ デジタルアナログ変換器
４００ モニタ回路

Claims (7)

1. 各々が、画素の出力ノードからの信号を入力ノードに受ける、複数の信号保持手段と、
   各々が、所定数の信号保持手段の出力ノードからの信号を入力ノードに受ける、複数の共通出力手段と、
   各々が各信号保持手段に対応して設けられ、該信号保持手段の出力ノードから前記共通出力手段の入力ノードへ信号を転送する、複数の選択手段と、を有する固体撮像装置であって、
   前記共通出力手段の出力ノードと入力ノードとを接続するフィードバック経路を有し、
   前記フィードバック経路を介して前記共通出力手段の出力ノードの信号を前記共通出力手段の入力ノードに供給した状態で、前記選択手段を導通させることにより、前記信号保持手段において前記画素からの出力信号のクランプ動作を行ない、
   前記クランプ動作を行なう際に、
   前記選択手段を非導通状態から導通状態とするために前記選択手段へ供給する駆動パルスの振幅の時間変化率に比べて、導通状態から非導通状態とするために前記選択手段へ供給する駆動パルスの振幅の時間変化率が小さいことを特徴とする固体撮像装置。
2. 前記共通出力手段は増幅手段を有し、
   前記増幅手段は、
   前記クランプ動作を行なう際の基準レベルを出力するモードと、
   前記信号保持手段を入力容量とし、該信号保持手段の容量値と、前記フィードバック経路と並列に設けられた電気経路に配された帰還容量の容量値との比で増幅率が決定される増幅モードと、を切り替えて動作可能であることを特徴とする請求項１に記載の固体撮像装置。
3. 前記画素は行列状に配されて画素アレイを構成し、前記共通出力手段は複数の画素列毎又は画素行ごとに共有されていることを特徴とする請求項１又は２のいずれかに記載の固体撮像装置。
4. 前記選択手段に駆動パルスを供給する駆動手段を有し、
   該駆動手段は、前記駆動パルスの元となる制御信号を増幅して出力する出力バッファ段を有し、該出力バッファ段は、
   前記制御信号がゲートに供給されるＰ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタを有し、
   前記Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタのドレインどうしが接続されており、前記Ｐ型ＭＯＳトランジスタのソースに電源電圧が供給され、前記Ｎ型ＭＯＳトランジスタのソースは定電流源を介して接地されていることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
5. 前記選択手段に駆動パルスを供給する駆動手段を有し、
   該駆動手段は、
   出力段にランプ波形発生回路を有し、該ランプ波形発生回路に制御信号を入力することにより発生するランプ波形により、前記駆動パルスを導通状態から非導通状態とするために前記選択手段へ供給する駆動パルスの振幅の時間変化率を制御することを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
6. 前記駆動パルスの時間変化率をモニタするモニタ手段を有し、前記モニタ手段は前記駆動パルスの時間変化率を一定に保つように、
   前記定電流源へ前記モニタ結果をフィードバックし該定電流源の電流値を変化させることを特徴とする請求項４に記載の固体撮像装置。
7. 前記駆動パルスが導通状態から非導通状態へ遷移する期間の長さＴｏｆｆが、３０ｎｓ≦Ｔｏｆｆ≦１μｓであることを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。

Images