JP5858695B2 - 固体撮像装置及び固体撮像装置の駆動方法 - Google Patents

固体撮像装置及び固体撮像装置の駆動方法 Download PDF

Info

Publication number
JP5858695B2
JP5858695B2 JP2011196058A JP2011196058A JP5858695B2 JP 5858695 B2 JP5858695 B2 JP 5858695B2 JP 2011196058 A JP2011196058 A JP 2011196058A JP 2011196058 A JP2011196058 A JP 2011196058A JP 5858695 B2 JP5858695 B2 JP 5858695B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
signal
transistor
ramp signal
solid
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011196058A
Other languages
English (en)
Other versions
JP2013058909A5 (ja )
JP2013058909A (ja )
Inventor
和宏 斉藤
和宏 斉藤
樋山 拓己
拓己 樋山
板野 哲也
哲也 板野
恒一 中村
恒一 中村
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]
    • H04N5/369SSIS architecture; Circuitry associated therewith
    • H04N5/378Readout circuits, e.g. correlated double sampling [CDS] circuits, output amplifiers or A/D converters
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]
    • H04N5/357Noise processing, e.g. detecting, correcting, reducing or removing noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]
    • H04N5/357Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N5/3575Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double or triple sampling
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/123Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56Input signal compared with linear ramp

Description

本発明は、固体撮像装置及び固体撮像装置の駆動方法に関する。

アナログデジタル(AD)変換回路を内蔵したCMOSイメージセンサがデジタルカメラなどの画像入力機器に利用されている。AD変換回路では画像信号と参照信号とが比較処理され、デジタルデータを得ている。参照信号として、信号レベルが時間に伴って変化するランプ信号を、容量素子に対する充電電流を制御して生成するものが特許文献1に記載されている。

特開2009−33305号公報

しかしながら、各列に設けられたAD変換回路に対して共通に供給されるランプ信号に重畳するノイズが画像では横線状のノイズに見える問題があった。特許文献1に開示されているランプ信号(参照電圧)発生回路の、外部から供給される基準電圧、もしくは内蔵のバンドギャップ基準電圧から生成される基準電流にはノイズ成分が含まれる。基準電流を容量に充電したことに対応する電圧がランプ信号となるが、この時、特にノイズの低周波成分の影響により、ランプ信号のそれぞれの傾きが行によって異なり、この傾きの差が、画像上は横線上のノイズとなって検知される。

本発明の目的は、ランプ信号の生成に起因する画像上の横線状ノイズを低減することができる固体撮像装置及び固体撮像装置の駆動方法を提供することである。

本発明の固体撮像装置は、光電変換信号を生成する画素と、カウント値を生成するカウンタと、前記カウント値の変化の開始から終了までの期間である第1のアナログデジタル変換期間に渡って電位が変化する第1のランプ信号と、前記カウント値の変化の開始から終了までの期間である第2のアナログデジタル変換期間に渡って電位が変化する第2のランプ信号を生成するランプ信号源と、前記光電変換信号に基づく信号が入力される入力部を備えるとともに、前記第1のアナログデジタル変換期間に前記入力部のリセットレベルの電位と前記第1のランプ信号とを比較し、前記第2のアナログデジタル変換期間に前記光電変換信号に基づく信号と前記第2のランプ信号とを比較する比較部とを有し、前記ランプ信号源は、電流源と、スイッチと、前記電流源から前記スイッチを介して電流が供給される第1の容量素子とを有し、前記第1の容量素子は、前記スイッチがオンからオフとなることによって、前記電流源から供給される電流に基づく電圧を第1のタイミングにホールドし、前記第1の容量素子は、前記第1のアナログデジタル変換期間及び前記第2のアナログデジタル変換期間に渡って、前記第1のタイミングにホールドした前記電圧をホールドし続け、前記ランプ信号源の生成する前記第1のランプ信号及び前記第2のランプ信号が、前記第1のタイミングで前記第1の容量素子にホールドされた前記電圧によって、それぞれ生成されることを特徴とする。

第1の容量素子にホールドされた同じバイアス電圧を基に第1のランプ信号及び第2のランプ信号を生成することにより、画像上の横線状ノイズを低減することができる。

本発明の第1の実施形態に係る固体撮像装置の回路構成例を示す図である。 本発明の第1の実施形態に係るランプ信号源の構成例を示す図である。 本発明の第1の実施形態に係る画素部の構成例を示す図である。 ランプ信号源及び画素部の駆動タイミング図である。 本発明の第2の実施形態に係るランプ信号源の構成例を示す図である。 本発明の第3の実施形態に係るランプ信号源の構成例を示す図である。

(第1の実施形態)
図1は、本発明の第1の実施形態に係る固体撮像装置の回路構成例を示す図である。固体撮像装置は、画素部1と、増幅回路2と、比較部3と、ランプ信号源4と、記憶部5と、カウンタ回路6と、水平走査回路7と、垂直走査回路8と、信号処理回路9とを有する。画素部1は、2次元行列状に配列され、光電変換により信号を生成する複数の画素を含む。各画素は、光電変換素子の光電変換によりアナログの画素信号を生成する。増幅回路2は、画素部1の列毎に配置され、画素部1の信号を増幅する。ランプ信号源4は、複数の比較部3に共通に接続され、ランプ信号を供給する。図4に示すように、ランプ信号VRAMPは、時間経過と共に変化するランプ状の信号である。比較部3は、差動入力型比較器を含み、かつ画素部1の列毎に配置され、増幅回路2の出力信号とランプ信号とを比較する。カウンタ回路6は、複数列の記憶部5に共通に接続され、ランプ信号の生成が開始されるとカウントを開始する。記憶部5は、列毎に配置される。比較部3は、増幅回路2の出力信号と、ランプ信号源4より生成されるランプ信号とを比較する。増幅回路2の出力信号とランプ信号との電位の大小関係が反転する時、比較部3の出力はハイレベルからローレベルもしくはローレベルからハイレベルに遷移する。この遷移するタイミングで、記憶部5がカウンタ回路6から出力されるカウンタ値をデジタルデータとして記憶する。このデジタルデータは、画素信号がアナログからデジタルに変換されたデータである。記憶部5に記憶されたデジタルデータは、水平走査回路7から出力される信号によって、列毎に信号処理回路9に順次転送される。信号処理回路9は、信号処理を行い、信号を出力する。また、記憶部5は、基準信号用のデジタルデータと画像信号用のデジタルデータとを記憶する。記憶部5が記憶できるデータ数は、構成によって1つでもよいし、複数であってもよい。これらの一連の動作は、垂直走査回路8により、画素部1の画素行を適宜選択しながら行われる。

図2は、本発明の第1の実施形態に係るランプ信号源4の回路構成例を示す図である。定電流源20は固体撮像装置の外部もしくは内部で基準電流を生成し、カレントミラー回路に供給される。カレントミラー回路は、ドレイン端子及びゲート端子が接続され、バイアス電圧を供給する第1のNMOSトランジスタ(第1のトランジスタ)21と、バイアス電圧をゲート端子で受けた第2のNMOSトランジスタ(第2のトランジスタ)22を含む。電流源20は、第1のNMOSトランジスタ21のドレイン端子及びゲート端子に接続される。第1の容量素子26は、第2のNMOSトランジスタ22のゲート端子及びソース端子間に接続される。スイッチ用NMOSトランジスタ27は、第1のNMOSトランジスタ21のゲート端子及び第2のNMOSトランジスタ22のゲート端子間に接続される。第2の容量素子23は、第2のNMOSトランジスタ22のドレイン端子及びバッファ回路25の入力端子に接続され、第2のNMOSトランジスタ22のドレイン端子の出力電流を電圧に変換し、ランプ電圧を生成する。リセット用PMOSスイッチ24は、信号PRMP_RSTBにより、第2の容量素子23に蓄積された電荷をリセットする。バッファ回路25は、第2の容量素子23により生成されるランプ電圧をバッファリングし、時間的に変化するランプ信号VRAMPを出力する。第1の容量素子26及びスイッチ用NMOSトランジスタ27は、信号PCL_RBIASにより、NMOSトランジスタ22のゲート端子のバイアス電圧をサンプルホールドするためのサンプルホールド用スイッチである。

図3は、画素部1内で、光電変換素子30と4つのトランジスタで構成された1画素の回路概略図である。30は光電変換素子である。31はリセット用MOSトランジスタである。32は選択用MOSトランジスタである。33は画素信号出力線である。34はソースフォロア用定電流源である。35はソースフォロア用MOSトランジスタである。36は転送用MOSトランジスタである。光電変換素子30は、例えばフォトダイオードであり、光電変換により電気信号を生成する。転送用MOSトランジスタ36は、信号PTXがハイレベルになるとオンし、光電変換素子30の信号をフローティングディフュージョンFDに転送する。選択用MOSトランジスタ32は、信号PSELがハイレベルになるとオンし、ソースフォロア用MOSトランジスタ35のソース端子を画素信号出力線33に接続する。ソースフォロア用MOSトランジスタ35は、フローティングディフュージョンFDの電圧を増幅してソース端子から出力する。リセット用MOSトランジスタ31は、信号PRESがハイレベルになるとオンし、フローティングディフュージョンFD及び/又は光電変換素子30の電圧をリセットする。増幅回路2は、画素信号出力線33に接続されるソースフォロア用定電流源34を有する。

図4は、図3の画素の回路動作と図2のランプ信号源4の回路動作を説明するための画素1行分のタイミングチャートである。なお、図3の画素選択信号PSELは画素信号を読み出す行に該当した場合にハイレベルとなり、図4のタイミングチャートでは省略している。1行動作の先頭で、ランプ信号源4は、信号PCL_RBIASのハイレベルパルスにより、スイッチ用NMOSトランジスタ27をオンさせる。これにより、ランプ信号源4は、定電流源20より供給される電流値とカレントミラー用NMOSトランジスタ21で決まるランプ電流用バイアス電圧のサンプルホールド動作を行う。具体的には、信号PCL_RBIASのハイレベルでスイッチ用NMOSトランジスタ27がオンしてランプ電流用バイアス電圧をサンプリングし、第1の容量素子26に蓄積する。その後の信号PCL_RBIASのローレベルでスイッチ用NMOSトランジスタ27がオフして第1の容量素子26にランプ電流用バイアス電圧がホールドされる。このサンプルホールド動作は、数行に一度でもよいし、1行毎に行ってもよい。電流源20からの基準電流にノイズが重畳していても、第1の容量素子26でランプ電流用バイアス電圧をホールドすることによりバイアス電圧が固定電圧となる。これにより、後述の画素からの基準信号41と画素信号42のアナログデジタル変換時のランプ信号の傾きは同一になり、画像上の横線状ノイズは低減される。

カレントミラー用NMOSトランジスタ22は、このサンプルホールドされたバイアス電圧で決まるランプ用電流を第2の容量素子23に供給する。AD変換動作を行う前の状態の期間T1では、制御信号PRMP_RSTBがローレベルであり、リセット用PMOSスイッチ24がオンし、第2の容量素子23はランプ基準電圧VREFにリセットされている状態である。画素部1では、読み出し時、時刻t1に、信号PRESがハイレベルになり、リセットトランジスタ31がオンし、フローティングディフュージョンFDが電圧VDDにリセットされる。その後、信号PRESがローレベルになり、リセットトランジスタ31がオフし、増幅回路2の後段の画素信号出力線33には、画素部1の画素のリセット解除時の画素の信号(以下、基準信号という)41が出力される。なお、上記のリセット解除時は、画素のリセット解除時に限定されない。上記のリセット解除時は、例えば、画素とアナログデジタル変換回路との間にアンプが介在する場合には、アンプのリセット解除時であったり、また、比較部3の入出力端子をリセットする場合には、そのリセット解除時であってもよい。この基準信号41に対して、第1のアナログデジタル変換期間T2では、第1のアナログデジタル変換を行う。第1のアナログデジタル変換期間T2の初期に、信号PRMP_RSTBがハイレベルになり、リセット用PMOSスイッチ24がオフし、第2の容量素子23のリセットが解除される。すると、第2の容量素子23とNMOSトランジスタ22から供給されるランプ用電流で決まる傾きを持ったランプ信号がランプ基準電圧VREFから第2の容量素子23に充電される。バッファ回路25は、そのランプ信号をバッファリングし、時間的に変化する第1のランプ信号VRAMPを生成する。比較部3は、バッファ回路25が出力する第1のランプ信号VRAMPと基準信号41とを比較し、両者の電位の大小関係が反転する時、比較部3の出力信号がハイレベルからローレベルもしくはローレベルからハイレベルに反転遷移する。この比較部3の出力電位が遷移するタイミングで、記憶部5はカウンタ回路6から出力されるカウンタ値を第1のデジタルデータとして記憶する。第1のデジタルデータは、第1のランプ信号VRAMPが変化を開始してから比較部3の出力電位が反転するまでのカウント値であり、基準信号41をアナログからデジタルに変換したデータである。

続いて、光電変換信号のための第2のAD変換を行うため、時刻t2で、信号PRMP_RSTBがローレベルになり、リセット用PMOSスイッチ24がオンし、第2の容量素子23はランプ基準電圧VREFにリセットされる。その後、画素部1では、信号PTXがハイレベルになり、転送用MOSトランジスタ36がオンになり、光電変換素子30に蓄えられた電荷がフローティングディフュージョンFDに転送される。この時、増幅回路2の後段の画素信号出力線33には、光電変換素子30の光電変換信号が基準信号41に重畳されて、画素信号42として出力される。画素信号42は、画素部1の画素の画素信号の出力時の画素の信号である。第2のアナログデジタル変換期間T3では、第1のアナログデジタル変換期間T2と同様に、信号PRMP_RSTBがハイレベルになり、画素信号42に対して第2のAD変換が行われ、記憶部5に第2のデジタルデータが記憶される。すなわち、バッファ回路25は、時間的に変化する第2のランプ信号VRAMPを生成する。比較部3は、バッファ回路25が生成した第2のランプ信号VRAMPと画素信号42とを比較し、両者の電位の大小関係が反転する時、比較部3の出力信号がハイレベルからローレベルもしくはローレベルからハイレベルに遷移する。この比較部3の出力電位が遷移するタイミングで、記憶部5はカウンタ回路6から出力されるカウンタ値を第2のデジタルデータとして記憶する。第2のデジタルデータは、第2のランプ信号VRAMPが変化を開始してから比較部3の出力電位が反転するまでのカウント値であり、画素信号42をアナログからデジタルに変換したデータである。

各列の記憶部5に記憶された第1及び第2のデジタルデータは、水平走査回路7により信号処理回路9に転送される。この時、第1及び第2のデジタルデータは、サンプルホールドされた同じバイアス電圧から生じる電流により決まったランプ信号でAD変換されている。ランプ信号源4は、信号PCL_RBIASのハイレベルパルスに応じて、スイッチ27のサンプルホールド動作により電流源20からの電流を第1の容量素子26に供給する。そして、ランプ信号源4は、第1の容量素子26にホールドされた同じバイアス電圧を基に、第1のアナログデジタル変換期間T2の第1のランプ信号VRAMP及び第2のアナログデジタル変換期間T3の第2のランプ信号VRAMPを生成する。電流源20からの基準電流にノイズが重畳していても、第1の容量素子26でランプ電流用バイアス電圧をホールドすることによりバイアス電圧が固定電圧となる。これにより、基準信号41と画素信号42のAD変換時のランプ信号の傾きは同一になり、画像上の横線状ノイズは低減される。信号処理回路9は、第1及び第2のデジタルデータの相関二重サンプリング(CDS:Correlated Double Sampling)により、第1及び第2のデジタルデータの差分を出力する。これにより、画素信号42からリセット時の基準信号41の成分を除去することができるので、特に暗信号近辺において、目立つ横線状のノイズを低減できる。なお、信号処理回路9で第1及び第2のデジタルデータの差分処理を行わず、固体撮像装置の外部で差分処理を行ってもよい。

(第2の実施形態)
図5は、本発明の第2の実施形態に係るランプ信号源4の回路構成例を示す図である。以下、本実施形態が第1の実施形態と異なる点を説明する。図5の回路は、図2の回路に対して、NMOSトランジスタ22、第2の容量素子23及びPMOSスイッチ24の代わりに、複数のカレントミラー用NMOSトランジスタ50、複数の切替え用MOSトランジスタ51及び抵抗素子52を設けたものである。図5において、図2と同符号のものは同じ意味を表し、説明を省略する。第2のNMSOトランジスタ50は、図2の第2のNMOSトランジスタ22に対応する。複数の切替え用MOSトランジスタ51は、それぞれ複数の第2のNMOSトランジスタ50に接続される。複数の第2のNMOSトランジスタ50と複数の切替え用MOSトランジスタ51との直列接続回路は、基準電位ノード及びバッファ回路25の入力端子間に接続される。複数の第2のNMOSトランジスタ50のゲート端子は、第1の容量素子26のバイアス電圧を入力し、ランプ電流を抵抗素子52に供給する。抵抗素子52は、切替え用MOSトランジスタ51を介して第2のNMOSトランジスタ50に接続され、バッファ回路25の入力端子に接続され、第2のNMOSトランジスタ50の出力電流を電圧に変換し、ランプ電圧を生成する。バッファ回路25は、抵抗素子52により生成されたランプ電圧をバッファリングし、ランプ信号VRAMPを出力する。ランプ信号源4は、複数の切替え用MOSトランジスタ51のスイッチングにより、バッファ回路25の入力端子に対して並列に接続する第2のNMOSトランジスタ50の数を切り替えることができる。これにより、簡単にランプ信号NRAMPの傾きを変えることができるので、画像信号のゲイン制御が可能となる。複数の切替え用MOSトランジスタ51のゲート端子には、図2の信号PRMP_RSTBが入力される。

(第3の実施形態)
図6は、本発明の第3の実施形態に係るランプ信号源4の回路構成例を示す図である。以下、本実施形態が第1の実施形態と異なる点を説明する。図6おいて、図2と同符号のものは同じ意味を表し、説明を省略する。本実施形態は、ランプ電流を生成するカレントミラー用回路をPMOSトランジスタ61及び62で形成した実施形態である。第1のPMOSトランジスタ61は図2の第1のNMOSトランジスタ21に対応し、第2のPMOSトランジスタ62は図2の第2のNMOSトランジスタ22に対応し、PMOSトランジスタ67は図2のNMOSトランジスタ27に対応する。PMOSトランジスタ67のゲート端子は、信号PCL_RBIASBを入力する。信号PCL_RBIASBは、図4に示すように、信号PCL_RBIASの論理反転信号である。PMOSトランジスタ67がオンすることによりランプ電流用バイアス電圧がサンプリングされ、その後にPMOSトランジスタ67がオフすることにより第1の容量素子26にランプ電流用バイアス電圧がホールドされる。電流源20からの基準電流にノイズが重畳していても、第1の容量素子26でランプ電流用バイアス電圧をホールドすることにより固定電圧となり、基準信号41と画素信号42のAD変換時のランプ信号の傾きは同一になり、画像上の横線状ノイズは低減される。ランプ信号VRAMPは、積分アンプを構成する差動増幅器65と、ランプ電流を電圧に変換しランプ信号を生成する帰還容量63、帰還容量63の電荷をリセットするリセット用MOSトランジスタ64により生成される。差動増幅器65は、反転入力端子に第2のPMOSトランジスタ62の出力を入力し、非反転入力端子に基準電圧VREFを入力し、出力端子からランプ信号VRAMPを出力する。帰還容量63は、差動増幅器65の反転入力端子及び出力端子間に接続される。リセット用MOSトランジスタ64のゲート端子には、信号PRMP_RSTBが入力される。リセット用MOSトランジスタ64は、帰還容量63をリセットするためのリセットスイッチである。図6の構成により、図4と同様に、ランプ信号源4は、第1のアナログデジタル変換期間T2では第1のランプ信号VRAMPを生成し、第2のアナログデジタル変換期間T3では第2のランプ信号VRAMPを生成することができる。なお、図5の複数の第2のNMOSトランジスタ50及び複数の切替え用MOSトランジスタ51と同様に、第2のPMOSトランジスタ62の代わりに、複数の第2のPMOSトランジスタ及び複数の切替え用MOSトランジスタを設け、ゲイン制御してもよい。

図1では、図面の画素部1の下側にのみ、増幅回路2や比較部3等の回路を配置した構成であるが、本発明はそれに限定されない。画素部1の上側にも下側と同じ回路を配置する構成でもよい。その場合は、列毎に画素信号を上側に読み出すか、下側に読み出すかが決定されることが望ましい。

各実施形態において列毎に記憶部5を設け、複数列の記憶部5に共通に入力されるカウンタ回路6を設ける構成として説明したが、本発明はそれに限らない。例えば、列毎にカウンタ回路6を配置する構成でもよい。また、各実施形態において画素部1からの画素信号を増幅回路2に入力する構成としたが、本発明はそれに限らない。例えば、画素信号を容量素子を通して、比較部3へ直接入力する構成であってもよい。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

1 画素部、3 比較部、4 ランプ信号源、5 記憶部、20 定電流源、26 第1の容量素子、27 サンプルホールド用スイッチ

Claims (12)

  1. 光電変換信号を生成する画素と、
    カウント値を生成するカウンタと、
    前記カウント値の変化の開始から終了までの期間である第1のアナログデジタル変換期間に渡って電位が変化する第1のランプ信号と、前記カウント値の変化の開始から終了までの期間である第2のアナログデジタル変換期間に渡って電位が変化する第2のランプ信号を生成するランプ信号源と、
    前記光電変換信号に基づく信号が入力される入力部を備えるとともに、前記第1のアナログデジタル変換期間に前記入力部のリセットレベルの電位と前記第1のランプ信号とを比較し、前記第2のアナログデジタル変換期間に前記光電変換信号に基づく信号と前記第2のランプ信号とを比較する比較部とを有し、
    前記ランプ信号源は、電流源と、スイッチと、前記電流源から前記スイッチを介して電流が供給される第1の容量素子とを有し、
    前記第1の容量素子は、前記スイッチがオンからオフとなることによって、前記電流源から供給される電流に基づく電圧を第1のタイミングにホールドし、
    前記第1の容量素子は、前記第1のアナログデジタル変換期間及び前記第2のアナログデジタル変換期間に渡って、前記第1のタイミングにホールドした前記電圧をホールドし続け、
    前記ランプ信号源の生成する前記第1のランプ信号及び前記第2のランプ信号が、前記第1のタイミングで前記第1の容量素子にホールドされた前記電圧によって、それぞれ生成されることを特徴とする固体撮像装置。
  2. 前記ランプ信号源は、第1のトランジスタ及び第2のトランジスタを含むカレントミラー回路を有し、前記電流源は前記第1のトランジスタに接続され、前記第1の容量素子は前記第2のトランジスタのゲート端子に接続され、前記スイッチは前記第1及び第2のトランジスタのゲート端子間に接続されることを特徴とする請求項1記載の固体撮像装置。
  3. 前記ランプ信号源は、前記第2のトランジスタを並列に接続する数を切り替えることができることを特徴とする請求項2記載の固体撮像装置。
  4. 前記ランプ信号源は、前記第2のトランジスタの出力電流に基づく電圧をバッファリングすることにより前記第1のランプ信号及び前記第2のランプ信号を出力するバッファ回路を有することを特徴とする請求項2又は3記載の固体撮像装置。
  5. 前記ランプ信号源は、前記第2のトランジスタ及び前記バッファ回路の入力端子に接続され、前記第2のトランジスタの出力電流を電圧に変換する第2の容量素子を有することを特徴とする請求項4記載の固体撮像装置。
  6. 前記ランプ信号源は、前記第2のトランジスタ及び前記バッファ回路の入力端子に接続され、前記第2のトランジスタの出力電流を電圧に変換する抵抗素子を有することを特徴とする請求項4記載の固体撮像装置。
  7. 前記ランプ信号源は、
    前記第2のトランジスタの出力及び基準電圧を入力して前記第1のランプ信号及び前記第2のランプ信号を出力する差動増幅器と、
    前記差動増幅器の入力端子及び出力端子間に接続される帰還容量と、
    前記帰還容量をリセットするためのリセットスイッチとを有することを特徴とする請求項2又は3記載の固体撮像装置。
  8. 前記第1のアナログデジタル変換期間で前記第1のランプ信号が変化を開始してから前記比較部の出力が反転するまでのカウント値を第1のデジタルデータとして記憶し、前記第2のアナログデジタル変換期間で前記第2のランプ信号が変化を開始してから前記比較部の出力が反転するまでのカウント値を第2のデジタルデータとして記憶する記憶部を有することを特徴とする請求項1〜7のいずれかに記載の固体撮像装置。
  9. 前記画素は、光電変換により電荷を生成する光電変換素子と、前記電荷が与えられるゲートを備えるとともに、前記電荷に基づく信号である前記光電変換信号を出力する第3のトランジスタとを有し、
    前記リセットレベルの信号が、リセットされた前記第3のトランジスタのゲートの電位に基づいて前記第3のトランジスタが出力する信号に基づく信号であることを特徴とする請求項1〜8のいずれかに記載の固体撮像装置。
  10. 前記光電変換信号を増幅した信号を前記比較部に出力するアンプを有し、
    前記リセットレベルの信号が、リセットされた前記アンプが出力する信号であることを特徴とする請求項1〜8のいずれかに記載の固体撮像装置。
  11. 前記リセットレベルの信号が、前記入力部がリセットされることによって前記入力部に表れる信号であることを特徴とする請求項1〜8のいずれかに記載の固体撮像装置。
  12. 光電変換信号を生成する画素と、
    カウント値を生成するカウンタと、
    前記カウント値の変化の開始から終了までの期間である第1のアナログデジタル変換期間に渡って電位が変化する第1のランプ信号と、前記カウント値の変化の開始から終了までの期間である第2のアナログデジタル変換期間に渡って電位が変化する第2のランプ信号を生成するランプ信号源と、
    前記光電変換信号に基づく信号が入力される入力部を備える比較部とを有し、
    前記ランプ信号源は、電流源と、第1の容量素子とを有する固体撮像装置の駆動方法であって
    前記比較部は、前記第1のアナログデジタル変換期間に前記入力部のリセットレベルの電位と前記第1のランプ信号とを比較し、
    前記比較部は、第2のアナログデジタル変換期間に前記光電変換信号と前記第2のランプ信号とを比較し、
    前記第1の容量素子は、前記電流源から供給される電流に基づく電圧を第1のタイミングにホールドし、
    前記第1の容量素子は、前記第1のアナログデジタル変換期間及び前記第2のアナログデジタル変換期間に渡って、前記第1のタイミングにホールドした前記電圧をホールドし続け、
    前記ランプ信号源が、前記第1のタイミングで前記第1の容量素子にホールドされた電圧によって、前記第1のランプ信号及び前記第2のランプ信号をそれぞれ生成することを特徴とする固体撮像装置の駆動方法。
JP2011196058A 2011-09-08 2011-09-08 固体撮像装置及び固体撮像装置の駆動方法 Active JP5858695B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011196058A JP5858695B2 (ja) 2011-09-08 2011-09-08 固体撮像装置及び固体撮像装置の駆動方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011196058A JP5858695B2 (ja) 2011-09-08 2011-09-08 固体撮像装置及び固体撮像装置の駆動方法
US13585029 US9232165B2 (en) 2011-09-08 2012-08-14 Solid-state imaging apparatus and method for driving solid-state imaging apparatus
EP20120181830 EP2568699B1 (en) 2011-09-08 2012-08-27 Solid-state imaging apparatus and method for driving solid-state imaging apparatus
CN 201210322292 CN103002228B (zh) 2011-09-08 2012-09-04 固态成像装置和用于驱动固态成像装置的方法

Publications (3)

Publication Number Publication Date
JP2013058909A true JP2013058909A (ja) 2013-03-28
JP2013058909A5 true JP2013058909A5 (ja) 2014-10-16
JP5858695B2 true JP5858695B2 (ja) 2016-02-10

Family

ID=46800046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011196058A Active JP5858695B2 (ja) 2011-09-08 2011-09-08 固体撮像装置及び固体撮像装置の駆動方法

Country Status (4)

Country Link
US (1) US9232165B2 (ja)
EP (1) EP2568699B1 (ja)
JP (1) JP5858695B2 (ja)
CN (1) CN103002228B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5858695B2 (ja) * 2011-09-08 2016-02-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5806566B2 (ja) 2011-09-15 2015-11-10 キヤノン株式会社 A/d変換器および固体撮像装置
JP5801665B2 (ja) 2011-09-15 2015-10-28 キヤノン株式会社 固体撮像装置、a/d変換器およびその制御方法
JP5484422B2 (ja) 2011-10-07 2014-05-07 キヤノン株式会社 固体撮像装置
JP5362080B2 (ja) * 2011-10-07 2013-12-11 キヤノン株式会社 固体撮像装置及び撮像システム
KR20130112276A (ko) * 2012-04-03 2013-10-14 에스케이하이닉스 주식회사 이미지 센싱 장치
JP6057602B2 (ja) 2012-08-10 2017-01-11 キヤノン株式会社 固体撮像装置
JP6184153B2 (ja) * 2013-04-18 2017-08-23 オリンパス株式会社 Ad変換回路および撮像装置
JP6319946B2 (ja) 2013-04-18 2018-05-09 キヤノン株式会社 固体撮像装置及び撮像システム
JP6100074B2 (ja) 2013-04-25 2017-03-22 キヤノン株式会社 光電変換装置及び撮像システム
JP6274788B2 (ja) 2013-08-28 2018-02-07 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
JP5886806B2 (ja) 2013-09-17 2016-03-16 キヤノン株式会社 固体撮像装置
KR20150075896A (ko) 2013-12-26 2015-07-06 삼성전자주식회사 상관 이중 샘플링 회로, 이를 포함하는 아날로그-디지털 컨버터, 및 이미지 센서
JP6239975B2 (ja) 2013-12-27 2017-11-29 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
JP6245997B2 (ja) 2014-01-16 2017-12-13 キヤノン株式会社 固体撮像装置及び撮像システム
JP6057931B2 (ja) 2014-02-10 2017-01-11 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP6351288B2 (ja) 2014-02-17 2018-07-04 キヤノン株式会社 固体撮像装置及び撮像システム
US9509931B2 (en) 2014-04-01 2016-11-29 Canon Kabushiki Kaisha Solid-state imaging apparatus and camera
US10075658B2 (en) * 2014-05-30 2018-09-11 Seek Thermal, Inc. Data digitization and display for an imaging system
US10056141B2 (en) * 2014-07-30 2018-08-21 Hewlett Packard Enterprise Development Lp Current behavior of elements
CN104679095A (zh) * 2015-02-15 2015-06-03 格科微电子(上海)有限公司 电流源及其阵列、读出电路及其控制方法、放大电路
US9554074B2 (en) * 2015-04-16 2017-01-24 Omnivision Technologies, Inc. Ramp generator for low noise image sensor
US9716510B2 (en) * 2015-05-12 2017-07-25 Teledyne Scientific & Imaging, Llc Comparator circuits with constant input capacitance for a column-parallel single-slope ADC
US9966398B2 (en) 2015-08-13 2018-05-08 Canon Kabushiki Kaisha Solid-state imaging device
US9900539B2 (en) 2015-09-10 2018-02-20 Canon Kabushiki Kaisha Solid-state image pickup element, and image pickup system
US9848140B2 (en) * 2016-03-31 2017-12-19 Omnivision Technologies, Inc. Horizontal banding reduction with ramp generator isolation in an image sensor
US9838621B2 (en) * 2016-05-05 2017-12-05 Omnivision Technologies, Inc. Method and system for implementing H-banding cancellation in an image sensor

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3606893A1 (de) * 1986-03-03 1987-09-10 Zdzislaw Gulczynski Analog-digital-wandler
US5736879A (en) * 1996-02-02 1998-04-07 Siliconix Incorporated Closed-loop frequency-to-current converter with integrable capacitances
DE69836608T2 (de) 1997-09-29 2007-09-27 Canon K.K. MOS-Bildaufnahmevorrichtung
JPH11261046A (ja) 1998-03-12 1999-09-24 Canon Inc 固体撮像装置
JP3571909B2 (ja) 1998-03-19 2004-09-29 キヤノン株式会社 固体撮像装置及びその製造方法
US6873363B1 (en) 1999-02-16 2005-03-29 Micron Technology Inc. Technique for flagging oversaturated pixels
US6545624B2 (en) * 2000-02-11 2003-04-08 Hyundai Electronics Industries Co., Ltd. Image sensor with analog-to-digital converter that generates a variable slope ramp signal
JP3507800B2 (ja) 2001-02-02 2004-03-15 有限会社リニアセル・デザイン アナログ−デジタル変換器及びこれを用いたイメージセンサ
EP1298800A1 (en) * 2001-09-28 2003-04-02 SGS-Thomson Microelectronics Limited Ramp generator
JP3728260B2 (ja) 2002-02-27 2005-12-21 キヤノン株式会社 光電変換装置及び撮像装置
EP1341377B1 (en) 2002-02-27 2018-04-11 Canon Kabushiki Kaisha Signal processing device for image pickup apparatus
JP3833125B2 (ja) 2002-03-01 2006-10-11 キヤノン株式会社 撮像装置
JP3840214B2 (ja) 2003-01-06 2006-11-01 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
US6900672B2 (en) * 2003-03-28 2005-05-31 Stmicroelectronics, Inc. Driver circuit having a slew rate control system with improved linear ramp generator including ground
JP4514188B2 (ja) 2003-11-10 2010-07-28 キヤノン株式会社 光電変換装置及び撮像装置
JP4508619B2 (ja) 2003-12-03 2010-07-21 キヤノン株式会社 固体撮像装置の製造方法
JP3793202B2 (ja) 2004-02-02 2006-07-05 キヤノン株式会社 固体撮像装置
JP4067054B2 (ja) 2004-02-13 2008-03-26 キヤノン株式会社 固体撮像装置および撮像システム
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP4289206B2 (ja) 2004-04-26 2009-07-01 ソニー株式会社 カウンタ回路
JP4971586B2 (ja) 2004-09-01 2012-07-11 キヤノン株式会社 固体撮像装置
JP5089017B2 (ja) 2004-09-01 2012-12-05 キヤノン株式会社 固体撮像装置及び固体撮像システム
JP2006101479A (ja) 2004-09-02 2006-04-13 Canon Inc 固体撮像装置及びそれを用いたカメラ
KR100660858B1 (ko) 2005-01-28 2006-12-26 삼성전자주식회사 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 adc
JP4459098B2 (ja) 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4677258B2 (ja) 2005-03-18 2011-04-27 キヤノン株式会社 固体撮像装置及びカメラ
JP4459099B2 (ja) 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4794877B2 (ja) 2005-03-18 2011-10-19 キヤノン株式会社 固体撮像装置及びカメラ
US7352216B2 (en) * 2005-06-28 2008-04-01 Teridian Semiconductor Corporation High speed ramp generator
JP4682750B2 (ja) 2005-08-22 2011-05-11 ソニー株式会社 Da変換装置
WO2007120361A3 (en) * 2005-12-27 2008-04-10 Multigig Inc Rotary clock flash analog to digital converter system and method
JP4804254B2 (ja) 2006-07-26 2011-11-02 キヤノン株式会社 光電変換装置及び撮像装置
JP4818018B2 (ja) 2006-08-01 2011-11-16 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP4956084B2 (ja) 2006-08-01 2012-06-20 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP5110820B2 (ja) 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
JP2008042521A (ja) 2006-08-07 2008-02-21 Matsushita Electric Ind Co Ltd 電流グリッチ低減回路
JP4185949B2 (ja) 2006-08-08 2008-11-26 キヤノン株式会社 光電変換装置及び撮像装置
JP5123601B2 (ja) 2006-08-31 2013-01-23 キヤノン株式会社 光電変換装置
US7952630B2 (en) * 2007-10-12 2011-05-31 Sony Corporation Data processor, solid-state imaging device, imaging device, and electronic apparatus
WO2008050177A1 (en) * 2006-10-25 2008-05-02 Commissariat A L'energie Atomique Improvements to ramp-based analog to digital converters
WO2008074147A1 (en) * 2006-12-21 2008-06-26 Icera Canada ULC Edge power ramp using logarithmic resistor attenuator
JP4979375B2 (ja) 2006-12-28 2012-07-18 キヤノン株式会社 固体撮像装置及び撮像システム
JP4340296B2 (ja) 2007-01-30 2009-10-07 シャープ株式会社 A/d変換器
JP4110193B1 (ja) 2007-05-02 2008-07-02 キヤノン株式会社 固体撮像装置および撮像システム
JP2009021809A (ja) 2007-07-11 2009-01-29 Canon Inc 撮像装置の駆動方法、撮像装置、及び撮像システム
JP2009033305A (ja) 2007-07-25 2009-02-12 Panasonic Corp 固体撮像装置
JP5164531B2 (ja) 2007-11-13 2013-03-21 キヤノン株式会社 固体撮像装置
JP5014114B2 (ja) 2007-12-28 2012-08-29 キヤノン株式会社 撮像装置及び撮像システム
JP4685120B2 (ja) 2008-02-13 2011-05-18 キヤノン株式会社 光電変換装置及び撮像システム
JP5371463B2 (ja) 2008-02-28 2013-12-18 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の制御方法
JP5268389B2 (ja) 2008-02-28 2013-08-21 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
JP5178266B2 (ja) 2008-03-19 2013-04-10 キヤノン株式会社 固体撮像装置
JP5094498B2 (ja) 2008-03-27 2012-12-12 キヤノン株式会社 固体撮像装置及び撮像システム
JP5102115B2 (ja) 2008-06-05 2012-12-19 キヤノン株式会社 撮像装置、及び撮像システム
JP5279352B2 (ja) 2008-06-06 2013-09-04 キヤノン株式会社 固体撮像装置
JP5224942B2 (ja) 2008-06-30 2013-07-03 キヤノン株式会社 固体撮像装置
JP5274166B2 (ja) 2008-09-10 2013-08-28 キヤノン株式会社 光電変換装置及び撮像システム
JPWO2010035402A1 (ja) * 2008-09-29 2012-02-16 パナソニック株式会社 電流生成回路、並びにこれを用いたシングルスロープ型adコンバータ及びカメラ
US7795650B2 (en) * 2008-12-09 2010-09-14 Teledyne Scientific & Imaging Llc Method and apparatus for backside illuminated image sensors using capacitively coupled readout integrated circuits
JP4891308B2 (ja) 2008-12-17 2012-03-07 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いた撮像システム
JP5251702B2 (ja) 2009-04-24 2013-07-31 ソニー株式会社 Da変換装置、固体撮像素子、およびカメラシステム
JP2011004390A (ja) 2009-05-18 2011-01-06 Canon Inc 撮像装置、撮像システム、及び撮像装置の駆動方法
JP5511220B2 (ja) 2009-05-19 2014-06-04 キヤノン株式会社 固体撮像装置
JP5219962B2 (ja) * 2009-08-13 2013-06-26 キヤノン株式会社 固体撮像素子、その駆動方法、及び撮像システム
FR2958471B1 (fr) * 2010-03-31 2012-08-24 Ulis Procede de conversion analogique/numerique parallele, dispositif mettant en oeuvre un tel procede et detecteur d'imagerie comportant un tel dispositif
US8264394B2 (en) * 2010-05-25 2012-09-11 Sitronix Technology Corp. Analog-to-digital converting circuit
KR101724092B1 (ko) * 2010-12-23 2017-04-07 삼성전자주식회사 램프신호 발생기, 이를 구비한 a/d 컨버터 및 이미지 센서
US8823850B2 (en) * 2010-12-30 2014-09-02 Hynix Semiconductor Inc. Image processing system with on-chip test mode for column ADCs
US8441387B2 (en) * 2011-01-31 2013-05-14 SK Hynix Inc. Continuous ramp generator design and its calibration for CMOS image sensors using single-ramp ADCs
JP5858695B2 (ja) * 2011-09-08 2016-02-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
US9018923B2 (en) * 2011-12-05 2015-04-28 Texas Instruments Incorporated Dynamic bias soft start control apparatus and methods

Also Published As

Publication number Publication date Type
CN103002228A (zh) 2013-03-27 application
CN103002228B (zh) 2016-06-01 grant
US9232165B2 (en) 2016-01-05 grant
EP2568699A2 (en) 2013-03-13 application
EP2568699A3 (en) 2015-09-16 application
US20130062503A1 (en) 2013-03-14 application
EP2568699B1 (en) 2017-02-01 grant
JP2013058909A (ja) 2013-03-28 application

Similar Documents

Publication Publication Date Title
US6518910B2 (en) Signal processing apparatus having an analog/digital conversion function
US6670904B1 (en) Double-ramp ADC for CMOS sensors
US20050253942A1 (en) AD conversion method and semiconductor device for use in physical quantity distribution detection
US7321329B2 (en) Analog-to-digital converter and semiconductor device
US7375672B2 (en) Analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
US20090225211A1 (en) Solid-state image-pickup device, method for driving solid-state image-pickup device, and image-pickup apparatus
US20080111905A1 (en) Physical quantity distribution detecting apparatus and imaging apparatus
US20100253560A1 (en) Electronic apparatus, AD converter, and AD conversion method
US20140036121A1 (en) Solid-state image sensor, camera, and method of driving solid-state image sensor
US6885331B2 (en) Ramp generation with capacitors
US20110242381A1 (en) Solid-state image pickup apparatus signal processing method for a solid-state image pickup apparatus, and electronic apparatus
US20060284999A1 (en) Solid-state imaging device, analogue-digital converting method in solid-state imaging device and imaging apparatus
US20150062394A1 (en) Imaging apparatus, imaging system, and method for driving imaging apparatus
US20080252742A1 (en) Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus
US20080259178A1 (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
US20130229543A1 (en) Imaging apparatus, imaging system, and imaging apparatus driving method
JP2005323331A (ja) Ad変換方法およびad変換装置並びに物理量分布検知の半導体装置および電子機器
US20130271633A1 (en) Imaging apparatus and imaging system
JP2006352597A (ja) 固体撮像装置、固体撮像装置におけるad変換方法および撮像装置
JP2004015701A (ja) 固体撮像装置及びその制御方法
JP2005311487A (ja) 固体撮像装置および固体撮像装置の駆動方法
US20130026343A1 (en) Solid-state imaging apparatus
US20080303705A1 (en) A/D conversion circuit, control method thereof, solid-state imaging device, and imaging apparatus
US20100238336A1 (en) Power-supply-noise cancelling circuit and solid-state imaging device
JP2007036916A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140902

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151215