JP5322696B2 - 固体撮像装置及びその駆動方法 - Google Patents

Description

本発明は、スキャナ、ビデオカメラ、ディジタルスチルカメラ等に用いられる固体撮像装置及びその駆動方法に関する。

近年、ＣＭＯＳ型固体撮像装置は、多画素化が求められる傾向にある。多画素化を進め、１水平走査期間中の読み出し画素数を増やすことは、画素信号の読み出し速度の高速化を招く。読み出し速度の高速化に対応するための技術の一つとして、特許文献１の手法が挙げられる。

特許文献１は、固体撮像装置の画素を第１群と第２群に分け、片方の群の画素からの出力信号を垂直転送する間にもう片方の群の信号を水平転送することで、垂直転送の待ち時間を短縮し画像読み出しの高速化を可能としている。

特開２００７−１９４７２０号公報

しかしながら、上述した読み出し手法を適用した固体撮像装置には、以下に示すような課題がある。

上述した通り、特許文献１は、水平転送と垂直転送を同時に行っている。特許文献１に示されている構成において、各保持部内のサンプルホールド回路のサンプリングパルスに同期して発生するノイズが、水平転送中の画素信号に重畳し、画質を劣化させる場合がある。保持部での画素信号のサンプリング動作に伴って、電源経路に流れる電流が急激に変動すると、電源経路上のボンディングワイヤ等のインダクタンス成分等の寄生インピーダンスにより電源電圧が変動する。上記のノイズは、その電源変動が読み出し回路に回りこむことに起因する。従って、同時に駆動させる保持容量が増加して、保持容量へのサンプリング動作時に生じる充放電電流の過渡的な変動量が大きくなるほどノイズは悪化する傾向がある。多画素化が進み、保持容量が増加するにつれて、この影響はより顕著な問題として現れてくることになる。

このノイズを抑圧する方法の一つとして、サンプリングパルスの遷移時間（立ち上がり時間及び立ち下がり時間）を長くする手法が考えられる。サンプリングパルスを鈍らせることは、ＭＯＳトランジスタで構成されるサンプルホールド回路内のスイッチのオン抵抗を低速に減衰させていくことに相当する。このようにすることで、ノイズの発生原因となる、スイッチを介して保持容量へと流れる電流の急激な変動を抑え、ノイズを抑圧することが可能となる。

しかし、特許文献１に示されるような、水平転送中以外に垂直転送を行う期間が存在する場合、上記対策によって一律にサンプリングパルスを鈍らせると、垂直転送の時間は長くなり、ブランキング期間が長くなる。ブランキング期間を長くすることは水平転送の期間を縮めることになるため、水平転送をより高速に行う必要があり、読み出し回路の駆動速度を圧迫することになる。

本発明は、上記の課題に鑑みてなされたものであり、ブランキング期間を長くすることなく、垂直転送時のサンプリングパルスに同期する形で発生するノイズを抑圧することを可能とする固体撮像装置及びその駆動方法を提供することにある。

本発明の固体撮像装置は、光電変換により画素信号を生成する光電変換部を含む複数の画素と、サンプリングパルスを生成するパルス生成回路と、前記サンプリングパルスを用いて、前記画素の画素信号を保持する第１の保持部及び第２の保持部を含む保持回路と、前記保持回路に保持された画素信号を水平共通出力線へ出力する水平走査回路とを有し、前記保持回路から前記水平共通出力線へ最初の画素信号の出力が開始されてから、最後の画素信号の出力が終了するまでの期間を水平走査期間とし、前記水平走査期間中に前記第１の保持部に画素信号の書き込みを行っている間に、前記水平走査回路は前記第２の保持部に保持された他の画素信号を前記水平共通出力線へ出力を行い、前記保持回路は、前記水平走査期間内に立ち上がりエッジ及び立ち下がりエッジを有する第１のサンプリングパルスと、前記水平走査期間を除いた期間内に立ち上がりエッジ及び立ち下がりエッジを有する第２のサンプリングパルスとを用いて、前記画素の画素信号を保持し、前記水平走査期間における前記第１のサンプリングパルスのエッジの遷移時間が、前記水平走査期間を除いた期間における前記第２のサンプリングパルスのエッジの遷移時間よりも長いことを特徴とする。

また、本発明の固体撮像装置の駆動方法は、光電変換により画素信号を生成する光電変換部を含む複数の画素と、サンプリングパルスを生成するパルス生成回路と、前記サンプリングパルスを用いて、前記画素の画素信号を保持する第１の保持部及び第２の保持部を含む保持回路と、前記保持回路に保持された画素信号を水平共通出力線へ出力する水平走査回路とを有する固体撮像装置の駆動方法であって、前記保持回路から前記水平共通出力線へ最初の画素信号の出力が開始されてから、最後の画素信号の出力が終了するまでの期間を水平走査期間とし、前記水平走査期間中に前記第１の保持部に画素信号の書き込みを行っている間に、前記水平走査回路は前記第２の保持部に保持された他の画素信号を前記水平共通出力線へ出力を行い、前記保持回路により、前記水平走査期間内に立ち上がりエッジ及び立ち下がりエッジを有する第１のサンプリングパルスと、前記水平走査期間を除いた期間内に立ち上がりエッジ及び立ち下がりエッジを有する第２のサンプリングパルスとを用いて、前記画素の画素信号を保持し、前記水平走査期間における前記第１のサンプリングパルスのエッジの遷移時間が、前記水平走査期間を除いた期間における前記第２のサンプリングパルスのエッジの遷移時間よりも長いことを特徴とする。

短ブランキング期間を実現しつつ、垂直転送時のサンプリングパルスに同期する形で発生するノイズを抑圧して、良質な画像を得ることができる。

本発明の第１の実施形態による固体撮像装置のブロック構成図である。 図１のパルス生成回路の動作を示すフローチャートである。 図１のパルス生成回路の第１の構成例を示す回路図である。 図１のパルス生成回路の第２の構成例を示す回路図である。 図１のパルス生成回路の第３の構成例を示す回路図である。 図１のパルス生成回路の第４の構成例を示す回路図である。 図１のシステム構成図を詳細に例示した構成図である。 図７の回路の動作タイミングチャートである。 図７の破線Ｘで囲まれた部分を示す回路図である。 本発明の第２の実施形態による固体撮像装置の構成例を示す概略構成図である。 図１０の回路の動作タイミングチャートである。 図１１のタイミングチャート中“Ａ”で示される期間の拡大図である。 本発明の第３の実施形態による固体撮像装置の構成例を示す概略構成図である。 図１３の回路の動作タイミングチャートである。 ディジタル出力を想定した固体撮像装置の構成例を示すブロック構成図である。

（第１の実施形態）
図１に、本発明の第１の実施形態による固体撮像装置のブロック構成図を示す。１００は、複数の画素１０１で構成された画素アレイである。２００は、画素アレイ１００から入力された画素信号を保持しておくための第１及び第２の保持部で構成された保持回路である。３００は、保持回路２００で使用するサンプリングパルスを生成するパルス生成回路である。４００は、保持回路２００に保持された画素信号を外部へ出力するための水平共通出力線である。５００は、保持回路２００から水平共通出力線４００へ画素信号を転送するための水平走査回路である。

図２は、図１のパルス生成回路３００の動作を説明するフローチャートである。図２において、サンプリングパルスの生成が開始されると、まず、パルス生成回路３００は、水平転送期間中かどうかの判別を行う（ステップＳ１０）。なお、本実施形態における“水平転送期間”とは、保持回路２００から水平共通出力線４００へ最初の画素信号の転送動作（以降、水平転送という）が開始されてから最後の画素信号の水平転送が終了するまでの期間のことを指す。このことは以降の実施形態においても同様である。ステップＳ１０で、水平転送期間中であると判別されれば、パルス生成回路３００は、遷移時間の長いサンプリングパルスを生成する（ステップＳ２１）。ステップＳ１０で、水平転送期間中でないと判別された時、パルス生成回路３００は、遷移時間の短いサンプリングパルスを生成する（ステップＳ２２）。その後、パルス生成回路３００は、ステップＳ２１かステップＳ２２で生成されたサンプリングパルスを、保持回路２００へ出力する。

このように、水平転送期間中のサンプリングパルスの遷移時間を長くすることにより、垂直転送時のサンプリングパルスに同期して発生するノイズが抑圧される。また、水平転送期間以外の期間は、遷移時間を短くして高速なパルスを入れても、水平転送を行っていないため、サンプリングパルスによって引き起こされる電源系からのノイズが水平転送中の画素信号に重畳することはない。そのため、水平転送期間以外の期間では、高速にパルスを遷移させることが可能となり、その分、ブランキング期間は短くて済む。

以上より、本実施形態によれば、水平転送期間ではサンプリングパルスの遷移時間を長くし、水平転送期間以外では遷移時間を短くすることで、ブランキング期間を短く抑え、垂直転送時のサンプリングパルスに同期して発生するノイズを抑圧することができる。

図３〜６は、図１のパルス生成回路３００の例である。図３の回路では、まず、ＲＯＭ（読み出し専用記憶装置）３１０からの信号が、バッファとして使用されるインバータ３１１、３１２に入力される。インバータ３１１と３１２では、インバータ３１１の方が高い駆動力を有しており、そのため、遷移時間の短いパルスを出力する。逆に、インバータ３１２は駆動力の低いインバータのため、入力信号が遷移時間の長いパルスとなって出力される。インバータ３１１及び３１２の後段には、水平転送期間判別信号によって制御される切り替えスイッチ３１３、３１４がそれぞれ接続される。ここで、水平転送期間判別信号がハイレベルの時に水平転送期間中であると定義する（以降も同様）。その場合、水平転送期間中は、スイッチ３１４がオンし、スイッチ３１３がオフし、インバータ３１２によって駆動される遷移時間の長いパルスがサンプリングパルスとして保持回路２００に出力される（図２、Ｓ２１に相当）。そして、水平転送期間以外では、スイッチ３１３がオンし、スイッチ３１４がオフし、インバータ３１１によって遷移時間の短いサンプリングパルスが保持回路２００に出力される（図２、Ｓ２２に相当）。

図４では、バッファ回路３２０が、水平転送期間中は電流源３２１、３２２によって遷移時間が制御される回路として動作し、それ以外では切り替えスイッチ３２３、３２４が導通して通常のインバータとして動作する。水平転送期間中のサンプリングパルスの遷移時間が長くなるような電流値に電流源３２１、３２２の電流を設定することで、図２に示す動作を実現することが可能となる。

図５の回路では、インバータ３３０からの出力を、切り替えスイッチ３３２、３３３によって水平転送期間中だけＬＰＦ（ローパスフィルタ）３３１を介して出力するように制御することで、図２に示す動作を実現している。スイッチ３３２をオンし、スイッチ３３３をオフすれば、パルス生成回路３００は、遷移時間が短いサンプリングパルスを出力する。また、スイッチ３３２をオフし、スイッチ３３３をオンすれば、パルス生成回路３００は、ＬＰＦ３３１を用い、遷移時間が長いサンプリングパルスを出力する。

図６では、切り替えスイッチ３４３、３４４によって水平転送期間中とそれ以外の期間とでＤＡＣ（ディジタルアナログ変換器）３４５の入力に接続される第１のＲＯＭ３４１及び第２のＲＯＭ３４２からの接続を切り替えることで、図２の動作を実現している。水平転送期間以外の期間は、第１のＲＯＭ３４１から遷移時間の短いサンプリングパルスのデータがＤＡＣ３４５に入力され、水平転送期間中は、第２のＲＯＭ３４２から遷移時間の長いサンプリングパルスのデータがＤＡＣ３４５に入力される。

図３〜６に示すような回路を用いることで、図２に示した動作を実現できることを説明したが、本実施形態はこれに限定されるものではなく、ここで示した回路以外でも、図２の動作を実現しうる回路であれば本実施形態による効果は等しく得られる。

図７は、図１のブロック構成図を詳細に例示した回路構成図である。図７で、１００は、３（行）×４（列）の画素１０１で構成される画素アレイである。画素１０１は、ＰＤ（フォトダイオード）１０２、画素リセット電位Ｖｐｉｘ＿ｒｅｓへのリセットを行うためのリセットＴｒ（トランジスタ）１０５、ソースフォロワアンプの入力Ｔｒ１０６、選択Ｔｒ１０７で構成される。ＰＤ１０２は、光電変換により画素信号を生成する光電変換部である。１列目と２列目の画素１０１は、第１の垂直走査回路１１１によって制御され、３列目と４列目の画素１０１は、第２の垂直走査回路１１２によって制御される。

画素１０１からの信号は、保持回路２００に保持される。この保持回路２００は、１列目及び２列目に設けられた２個の保持部１と、３列目及び４列目に設けられた２個の保持部２によって構成される。保持部１及び保持部２はラインメモリ２３０によって構成されている。

ラインメモリ２３０は、サンプリングパルスｐＴＳによって制御されるサンプリングスイッチ２３１と、画素１０１の画素信号を保持しておくための画素信号保持容量２３３（Ｃｔｓ）を有する。また、ラインメモリ２３０は、サンプリングパルスｐＴＮによって制御されるサンプリングスイッチ２３２と、画素のリセット信号を保持しておくためのノイズ信号保持容量２３４（Ｃｔｎ）を有する。保持容量２３３及び２３４に保持された信号は、同じくラインメモリ２３０内に設けられた、水平走査回路５００からの信号によって制御される水平転送スイッチ２３５、２３６を介して、水平共通出力線４０１、４０２へと水平転送される。

水平共通出力線４０１、４０２には、信号ｐＣＨＲによって制御される水平共通出力線リセットスイッチ７０１、７０２と差分増幅回路６００が接続されている。差分増幅回路６００は、画素１０１の画素信号とリセット信号の減算処理とその差分信号の増幅を行った後、画素信号をチップ外部へと出力する。

図８は、図７の固体撮像装置の駆動方法を示す駆動タイミングチャートである。図８において、ｔ１の期間では、１行目の１列目及び２列目の画素１０１の画素信号とリセット信号を保持部１＜１＞及び保持部１＜２＞の保持容量２３３及び２３４にそれぞれサンプルホールドする垂直転送動作が行われる。

上記の垂直転送動作を詳細に説明する。画素１０１内のＰＤ１０２は、光電変換により電荷を生成及び蓄積し、画素信号を出力する。信号ＳＥＬ１＜１＞がハイレベルになると、１行目の１列目及び２列目の画素１０１の選択Ｔｒ１０７がオンし、１列目及び２列目の画素１０１は、画素信号を保持部１＜１＞及び保持部１＜２＞へ出力する。サンプリングパルスｐＴＳ１がハイレベルになると、サンプリングスイッチ２３１がオンし、保持部１＜１＞及び保持部１＜２＞は画素信号を画素信号保持容量２３３にサンプルホールド（保持）する。次に、信号ＲＥＳ１＜１＞がハイレベルになると、１行目の１列目及び２列目の画素１０１のリセットＴｒ１０５がオンし、ＰＤ１０２の画素信号がリセットされる。次に、サンプリングパルスｐＴＮ１がハイレベルになると、サンプリングスイッチ２３２がオンし、保持部１＜１＞及び保持部１＜２＞はノイズ信号をノイズ信号保持容量２３４にサンプルホールド（保持）する。

ｔ２の期間では、保持部１＜１＞及び保持部１＜２＞に保持された画素１０１の信号の水平転送が行われると同時に、保持部２＜１＞及び保持部２＜２＞への１行目の３列目及び４列目の画素１０１の画素信号とリセット信号の垂直転送が行われる。

まず、上記の水平転送を詳細に説明する。水平転送信号ｈｓｒ＜１＞がハイレベルになると、保持部１＜１＞内の水平転送スイッチ２３５及び２３６がオンする。すると、保持部１＜１＞内の画素信号保持容量２３３の画素信号が水平共通出力線４０２に出力され、ノイズ信号保持容量２３４のノイズ信号が水平共通出力線４０１に出力される。差分増幅回路６００は、水平共通出力線４０２の画素信号と水平共通出力線４０１のリセット信号とを減算し、その減算した画素信号をチップ外部へ出力する。次に、水平転送信号ｈｓｒ＜２＞がハイレベルになると、保持部１＜２＞内の水平転送スイッチ２３５及び２３６がオンする。すると、保持部１＜２＞内の画素信号保持容量２３３の画素信号が水平共通出力線４０２に出力され、ノイズ信号保持容量２３４のノイズ信号が水平共通出力線４０１に出力される。差分増幅回路６００は、水平共通出力線４０２の画素信号と水平共通出力線４０１のリセット信号とを減算し、その減算した画素信号をチップ外部へ出力する。

次に、上記の垂直転送を詳細に説明する。信号ＳＥＬ２＜１＞がハイレベルになると、１行目の３列目及び４列目の画素１０１の選択Ｔｒ１０７がオンし、３列目及び４列目の画素１０１は、画素信号を保持部２＜１＞及び保持部２＜２＞へ出力する。サンプリングパルスｐＴＳ２がハイレベルになると、サンプリングスイッチ２３１がオンし、保持部２＜１＞及び保持部２＜２＞は画素信号を画素信号保持容量２３３にサンプルホールド（保持）する。次に、信号ＲＥＳ２＜１＞がハイレベルになると、１行目の３列目及び４列目の画素１０１のリセットＴｒ１０５がオンし、ＰＤ１０２の画素信号がリセットされる。次に、サンプリングパルスｐＴＮ２がハイレベルになると、サンプリングスイッチ２３２がオンし、保持部２＜１＞及び保持部２＜２＞はノイズ信号をノイズ信号保持容量２３４にサンプルホールド（保持）する。

ｔ３の期間では、保持部２＜１＞及び保持部２＜２＞からの水平転送動作と並行して、２行目の１列目及び２列目の保持部１＜１＞及び保持部１＜２＞への垂直転送動作が行われる。

このように、図７に示す固体撮像装置では、保持部１と保持部２の垂直転送と水平転送が交互に行われており、どちらかの保持部が水平転送を行っている間にもう一方の保持部が垂直転送を行っている。

期間ｔ１では、水平転送期間判別信号がローレベルであり、水平転送期間ではない。期間ｔ２、ｔ３及びｔ４では、水平転送期間判別信号がハイレベルであり、水平転送期間である。ｔ２、ｔ３の期間に示される水平転送期間中に遷移するサンプリングパルスｐＴＳ１、ｐＴＮ１、ｐＴＳ２、ｐＴＮ２は、これらサンプリングパルスに同期して発生する電源変動に起因したノイズを抑圧するために、遷移時間が長く設定されている。一方、水平転送が行われていないｔ１の期間では、サンプリングパルスｐＴＳ１及びｐＴＮ１の遷移時間は短く設定されている。このように水平転送が行われていない期間に遷移するサンプリングパルスに関しては、遷移時間を短く設定しても水平転送が行われていないため、ブランキング期間中に発生した電源の変動がノイズとなって出力信号に重畳されることはない。そのため、ｔ１とｔ３の期間のｐＴＳ１，ｐＴＮ１で表されるように、水平転送期間とそれ以外の期間の両方で遷移するパルスに関しては、水平転送中は遷移時間を長くし、それ以外の期間では遷移時間を短くすることが可能となる。こうすることによって、ブランキング期間を長くすることなく、垂直転送のためのサンプリングパルスに同期して発生するノイズを抑圧することができる。

また、上記ノイズは、駆動する保持容量が大きく、サンプリングの対象となる信号レベルと保持容量の初期値との差が大きいほど悪化する傾向にある。これは、これらの条件が、サンプリング動作時に発生する充放電電流を増加させるためである。そのため、このような条件下におけるサンプリング動作を制御するサンプリングパルスの遷移時間は、特に長く設定することが望ましい。逆に、ノイズの影響の小さいサンプリングパルスに関しては、必ずしも遷移時間を長くする必要はない。サンプリングパルスの遷移時間を決める方法の一例を以下に示す。

図９は、図７の破線Ｘで囲まれた領域に注目した回路図である。図８のｔ４の期間において、サンプリングパルスｐＴＳ１がハイレベルへと遷移し始める時刻をｔｓとする。その場合、ｔ＝ｔｓの時点で画素ソースフォロワの出力に寄生する寄生容量Ｃｐには、３行１列目の画素１０１の画素信号Ｖｓが保持されている（Ｖｓｆｏ（ｔｓ）＝Ｖｓ）。なお、ここでは基板バイアス効果による影響は無視するものとし、ソースフォロワの増幅率は１倍とする。また、ｔ＝ｔｓにおいて、画素信号保持容量２３３には初期値Ｖｃｔｓ０が初期値として保持されており（Ｖｃｔｓ（ｔｓ）＝Ｖｃｔｓ０）、Ｖｓ＞Ｖｃｔｓ０であるとする。

ｔ＞ｔｓで、サンプリングパルスｐＴＳ１がハイレベルへと遷移していくと、サンプリングパルスｐＴＳ１の電圧レベルに応じてｎＭＯＳトランジスタＭ１で構成されるサンプリングスイッチ２３１のオン抵抗Ｒｏｎが下がっていく。これにより、寄生容量Ｃｐから画素信号保持容量２３３への電荷の移動が始まる。この電荷移動によって寄生容量Ｃｐ内の電荷が減少したことで電圧Ｖｓｆｏが低下し、入力Ｔｒ１０６にかかる電圧Ｖｇｓが増大する。そのため、入力Ｔｒ１０６のドレイン電流Ｉｄが増加し、電源に流れる電流量が変化することになる。この時の電流の変動量と電源に付く寄生インピーダンスから、電源電圧の変動量を算出することができる。上述したように、この電源電圧の変動が、ノイズとなって出力信号に重畳されるため、所定のレベルまで電源電圧の変動を抑えるような電流変動量になるように遷移時間を設定することでノイズを抑圧することが可能となる。

このように、サンプリング開始時に生じる電流変動量とスイッチのオン抵抗Ｒｏｎの過渡的な変化の関係から、サンプリングパルスの遷移時間を決めることができる。だが、これはあくまで一例であり、例えば水平転送期間の長さ等によっても適切な遷移時間は変わってくる。

なお、本実施形態では図９に示すように、保持回路への充放電を行う増幅器として画素のソースフォロワ回路を例にとって説明したが、本実施形態がこのような回路に限定されることはない。例えば、保持容量への充放電を行うための増幅器にソースフォロワ以外の回路を用いてもよく、このことは以降の実施形態においても同様である。

また、図８に示されるタイミングチャートでは、水平転送期間中のサンプリングパルスは、立ち上がりと立ち下がりのどちらの遷移時間も等しく長く設定されているが、この限りではない。例えば、図７の回路では、サンプリングパルスｐＴＮやｐＴＳがローレベルへと遷移しても電源に流れる電流の変動はほとんどなく、ノイズが発生しにくい状況となっているため、必ずしも立ち上がりと同じだけの遷移時間を立ち下がり時にも適用する必要はない。そのため、回路構成によっては、水平転送期間中のサンプリングパルスの立ち上がりと立ち下がりのどちらかの遷移持間に対してのみ本実施形態を適用しても上述した効果と同様の効果を得ることは可能である。このことは他の実施形態においても同様である。

また、本実施形態は、垂直転送にかかる時間に比べて水平転送期間の方が長いことを前提としており、これは、以降の実施形態においても同様である。

なお、図７に示す固体撮像装置は、説明を簡潔にするために３行×４列の画素アレイ１００に簡略化しているが、本実施形態はこれに限定されるものではなく、画素アレイの行数及び列数は、必要に応じて変更することが可能である。

（第２の実施形態）
図１０に、本発明の第２の実施形態による固体撮像装置を示す。図１０において、画素アレイ１００はＭ（行）×Ｎ（列）（Ｍ，Ｎは整数）の画素１０１で構成されている。なお、ここで、画素１０１は第１の実施形態の構成とは異なり、転送Ｔｒ１０３とＦＤ（フローティングディフュージョン）１０４を含む４Ｔｒ型画素として構成されている。

画素１０１からの出力は、各列に設けられた垂直出力線１０８、１０９によって奇数行と偶数行で別々の信号線によって出力される。保持回路２００は、１列目から（Ｎ／２）列目までの各列にそれぞれ設けられた（Ｎ／２）個の保持部１と、（１＋Ｎ／２）列目からＮ列目までの各列にそれぞれ設けられた（Ｎ／２）個の保持部２で構成されている。垂直出力線１０８、１０９は、各列に対応した保持部１もしくは保持部２へと接続される。

保持部１、保持部２は、垂直出力線１０８，１０９から入力された画素信号を保持するための２つの中間メモリ２１０と、画素信号の増幅とノイズキャンセルを行う増幅回路２２０、そして、増幅回路２２０の出力を保持するためのラインメモリ２３０で構成される。

中間メモリ２１０は、信号ｐＣＭによって制御されるスイッチ２１１と保持容量２１２、そしてバッファ回路２１３によって構成される。バッファ回路２１３の出力が増幅回路２２０へと入力される。

２つの中間メモリ２１０からの出力は、増幅回路２２０内のクランプ容量２２１（Ｃｃ１）、２２２（Ｃｃ２）にそれぞれ接続される。増幅回路２２０は、演算増幅器２２５とフィードバック容量２２６（Ｃｆ）、信号ｐＣ０Ｒによって制御されるリセットスイッチ２２７、そしてクランプ容量２２１及び２２２によって、ＶＣ０Ｒを基準電位とするスイッチトキャパシタアンプの構成になっている。クランプ容量２２１及び２２２の、中間メモリ２１０からの出力が接続される端子とは別の端子には、信号ＳＷ１＿１、ＳＷ１＿２、又はＳＷ２＿１、ＳＷ２＿２によって制御される共有化スイッチ２２３、２２４が接続される。共有化スイッチ２２３、２２４のクランプ容量２２１及び２２２が接続されているノードとは別のノードには、演算増幅器２２５の負入力端子が共通に接続されている。このスイッチトキャパシタアンプで増幅された画素信号が、ラインメモリ２３０へと出力される。

ラインメモリ２３０内に設けられた保持容量２３３及び２３４には、増幅回路２２０で増幅された画素信号と、増幅回路２２０で発生するノイズ信号が、それぞれ保持される。保持容量２３３及び２３４に保持された信号は、水平共通出力線４０１、４０２を介して差分増幅回路６００へと転送される。差分増幅回路６００は、画素信号とノイズ信号との減算及び増幅処理を行った後、チップ外部へと出力する。

図１１、図１２は、図１０の固体撮像装置の駆動方法を示す駆動タイミング図である。なお、図１１は、図１０の固体撮像装置の１行目からＭ行目までの画素の読み出し動作を示したタイミングチャートであり、図１２は、図１１の“Ａ”で示される期間についてより詳細に示したものである。

図１２より、まず、ｔ１の期間で１行目と２行目の画素１０１のＦＤ１０４と保持回路２００のリセットを行う。リセット信号ＲＥＳ＜１＞及びＲＥＳ＜２＞がハイレベルになると、１行目及び２行目の画素１０２のリセットＴｒ１０５がオンし、ＦＤ１０４がリセットされる。

その後、ｔ２の期間で、クランプ容量２２１及び２２２に１行目と２行目の画素１０１のリセット信号をそれぞれクランプする。そして、ｔ３の期間で、１行目と２行目の画素のＰＤ１０２からＦＤ１０４への画素信号電荷の転送動作と、中間メモリ２１０への画素信号のサンプルホールドを行う。ｔ４の期間では、まず、増幅回路２２０で発生したノイズ信号をノイズ信号保持容量２３４へサンプルホールドする。その後、信号ＳＷ１＿１をハイレベルにして１行目の１列目からＮ／２列目までの画素１０１の画素信号とリセット信号の差分を増幅（Ｃｃ１／Ｃｆ倍）し、その画素信号を画素信号保持容量２３３へサンプルホールドする。ここで、Ｃｃ１はクランプ容量２２１の容量値、Ｃｆはフィードバック容量２２６の容量値である。

ｔ４の期間の後、１行目及び２行目の画素１０１のＰＤ１０２がリセットされ、その後、保持部１のラインメモリ２３０に保持された画素信号とノイズ信号の水平転送が開始される。この時、ｔ５の期間に示されるように、保持部１からの水平転送と並行して、１行目の（１＋Ｎ／２）列目からＮ列目までの画素信号の保持部２内での垂直転送が行われる。ｔ６の期間では、保持部２からの水平転送と並行して、２行目の１列目からＮ／２列目までの画素信号の保持部１内での垂直転送が行われる。ｔ７の期間では、保持部１からの水平転送と並行して、２行目の（１＋Ｎ／２）列目からＮ列目までの画素信号の保持部２内での垂直転送が行われる。その後、ｔ８の期間で、保持部２からの水平転送が行われることで、１行目と２行目の画素信号の読み出しに関わる一連の動作が完了する。３行目以降の読み出しに関しても、図１１に示されるように、上記と同様の動作で読み出しが行われていき、Ｍ行目までの画素信号の読み出しが終わると再び１行目に戻る。

ここで、図１１、図１２のＢで示される期間と水平転送期間とにおける保持回路２００に入力されるサンプリングパルスの遷移時間を比較する。なお、ここで述べられている“サンプリングパルス”は、ｐＴＳ１、ｐＴＮ１、ｐＴＳ２、ｐＴＮ２のように、特定の保持容量への画素信号やノイズ信号のサンプルホールドを行うためのパルスに限定されるものではない。本実施形態におけるサンプリングとは、保持回路２００内の容量素子に、画素信号に限らず、ある時刻における特定の信号レベルを記憶させる動作は、全てサンプリング動作とみなし、その動作を行うためのパルスは、全てサンプリングパルスと定義するものとする。このことは他の実施形態においても同様である。例えば、ｐＣ０Ｒのように、増幅回路２２０の出力をＶＣ０Ｒへとリセットするパルスも、フィードバック容量２２６に、ＶＣ０Ｒに基づいた電位をサンプリングするためのサンプリングパルスとみなす。ｐＣＭ、ＳＷ１＿１、ＳＷ１＿２、ＳＷ２＿１、ＳＷ２＿２に関しても同様である。

図１１、図１２より、Ｂの期間に比べ水平転送期間のサンプリングパルス（ｐＴＳ１、ｐＴＮ１、ｐＴＳ２、ｐＴＮ２、ＳＷ１＿１、ＳＷ１＿２、ＳＷ２＿１、ＳＷ２＿２、ｐＣ０Ｒ）の遷移時間は長く設定されている。これは、本発明の第１の実施形態での理由と同様に、水平転送時の出力信号に対して影響を及ぼしにくいＢで示される水平転送以外の期間（ブランキング期間）のサンプリングパルスの遷移時間が短く設定されている。また、遷移することで電源変動を引き起こし、出力信号にノイズを混入させる水平転送期間のサンプリングパルスに関しては、電源変動を抑えるためにＢの期間より遷移時間が長く設定されている。

このように、水平転送期間中は垂直転送のサンプリングパルスの遷移時間を長くし、ブランキング期間では短くすることで、図１０の実施形態においても図７の実施形態で示した効果と同様の効果を得ることが可能となる。

なお、本実施形態は２行同時読み出しを想定した構成及び動作となっているが、本実施形態はこれに限定されるものではない。

また、図１１のＣで示される期間におけるｐＴＳ２，ｐＴＮ２を除いた保持回路２００のサンプリング動作の一部又は全てが、図１２のｔ８に示される最後の水平転送が行われている期間に行われてもよい。例えば、Ｃの期間におけるサンプリングパルス（ｐＣＭ、ｐＴＳ１、ｐＴＮ１、ＳＷ１＿１、ＳＷ１＿２、ＳＷ２＿１、ＳＷ２＿２、ｐＣ０Ｒ）に関わる動作をｔ８の期間と重ねて、ｔ８の期間におけるサンプリングパルスの遷移時間を長くする。そして、Ｂの期間におけるこれらサンプリングパルスの遷移時間は、ｔ８の期間より短いままとすることで、上述した本実施形態における効果と同様の効果を得ることが可能である。

（第３の実施形態）
図１３に、本発明の第３の実施形態による固体撮像装置を示す。但し、ここでは、第１及び第２の実施形態との相違点についてのみ説明する。図１３において、保持回路２００は、各列に設けられた、増幅回路２２０と第１のラインメモリ２５０で構成されるＮ個の保持部１と、同じく各列に設けられ、第２のラインメモリ２６０で構成されるＮ個の保持部２で構成される。

図１４は、図１３の固体撮像装置の駆動方法を示す動作タイミングチャートである。図１４において、ｔ１の期間で、第１のラインメモリ２５０のリセットと１行目画素のリセットレベルのクランプ容量２２９へのクランプ動作が行われる。

ｔ２の期間では、サンプリングスイッチ２５２によって、増幅回路２２０のノイズレベルを第１のラインメモリ２５０内の第１のノイズ信号保持容量２５４（Ｃｔｎ１）へとサンプルホールドする。その後、１行目画素のＰＤ１０２からＦＤ１０４への画素信号電荷の転送動作が行われる。

ｔ１及びｔ２の期間での画素の読み出し動作終了後、ｔ３の期間で、第１のラインメモリ２５０内の第１の画素信号保持容量２５３（Ｃｔｓ１）へサンプリングスイッチ２５１による画素信号のサンプルホールドと、増幅回路２２０のリセットが行われる。この時、第２のラインメモリ２６０内の第２の画素信号保持容量２６３（Ｃｔｓ２）、第２のノイズ信号保持容量２６４（Ｃｔｎ２）に保持された前フレームのＭ行目画素信号及びノイズ信号の水平転送も水平転送スイッチ２６５、２６６によって同時に行われる。

ｔ３の期間の水平転送が終わると、ｔ４の期間で、バッファアンプ２５５、２５６を介して、第１のラインメモリ２５０から第２のラインメモリ２６０への１行目の画素信号及びノイズ信号の書き込みがサンプリングスイッチ２６１、２６２によって行われる。

その後、ｔ５の期間では、第１のラインメモリ２５０のリセットと２行目画素のリセットレベルのクランプ容量２２９へのクランプが行われる。ｔ６の期間では、第１のノイズ信号保持容量２５４への増幅回路２２０のノイズレベルのサンプルホールドと２行目画素１０１の画素信号電荷の転送動作が行われる。

そして、ｔ７の期間で、先ほど第２のラインメモリ２６０へと書き込まれた１行目画素信号及びノイズ信号の水平転送と、第１の画素信号保持容量２５３への２行目画素信号のサンプルホールド及び増幅回路２２０のリセットが同時に行われる。

このように、本実施形態の固体撮像装置は、垂直転送を行うための保持部１と水平転送を行うための保持部２のように、役割の異なる二つの保持部を設けることで、図１４のｔ３とｔ７の期間に示されるような水平転送と垂直転送を同時に行うことを可能にしている。

ここで、ｔ１及びｔ３の期間におけるｐＣ０Ｒ及びｐＴＳ１の遷移時間に注目する。水平転送が行われていないｔ１の期間におけるｐＣ０Ｒ及びｐＴＳ１の遷移時間は短く、水平転送中のｔ３の期間におけるｐＣ０Ｒ及びｐＴＳ１の遷移時間はｔ１の期間に比べ長く設定されている。このように、水平転送期間中のサンプリングパルスの遷移時間を長くし、それ以外では短くすることで、第１及び第２の実施形態で述べた効果と同様の効果を得ることが可能となる。

なお、第１、第２及び第３の実施形態で説明してきた固体撮像装置は、アナログ信号出力を想定したものだが、本発明はこれに限定されるものではない。例えば、図１５に示すように、アナログメモリと列ＡＤＣ（アナログ−ディジタル変換器）を保持部１とし、ディジタルメモリを保持部２とする保持回路２００によって構成されるようなディジタル信号出力を想定した固体撮像装置に対しても本発明は有用である。

以上のように、第１〜第３の実施形態の固体撮像装置は、複数の画素１０１と、パルス生成回路３００と、保持回路２００と、水平走査回路５００とを有する。複数の画素１０１は、それぞれ光電変換により画素信号を生成する光電変換部（フォトダイオード）１０２を含む。パルス生成回路３００は、サンプリングパルスｐＴＳ１等を生成する。保持回路２００は、サンプリングパルスｐＴＳ１等を用いて、画素１０１の画素信号を保持する第１の保持部１及び第２の保持部２を含む。水平走査回路５００は、保持回路２００に保持された画素信号を水平共通出力線４０１，４０２へ出力する。

保持回路２００から水平共通出力線４０１，４０２へ最初の画素信号の出力が開始されてから、最後の画素信号の出力が終了するまでの期間を水平走査期間とする。水平走査期間中に第１の保持部１に画素信号の書き込みを行っている間に、水平走査回路５００は第２の保持部２に保持された他の画素信号を水平共通出力線４０１，４０２へ出力を行う。水平走査期間におけるサンプリングパルスのエッジの遷移時間は、水平走査期間を除いた期間におけるサンプリングパルスのエッジの遷移時間よりも長い。

また、水平走査期間におけるサンプリングパルスの立ち上がりエッジ及び立ち下がりエッジのいずれかの遷移時間だけが、水平走査期間を除いた期間におけるサンプリングパルスの立ち上がりエッジ及び立ち下がりエッジの遷移時間よりも長くするようにしてもよい。

また、図７等では、第１の保持部１及び第２の保持部２は、水平共通出力線４０１，４０２を共通のノードとして並列に接続される。

また、図１３では、第１の保持部１及び第２の保持部２は、画素１０１及び水平共通出力線４０１，４０２間に直列に接続される。

第１〜第３の実施形態によれば、短ブランキング期間を実現しつつ、垂直転送時のサンプリングパルスに同期する形で発生するノイズを抑圧して、良質な画像を得ることが可能となる。これにより、ノイズを低減し、多画素化及び高速化を両立させることができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１００ 画素アレイ
１０１ 画素セル
１０２ ＰＤ（フォトダイオード）
１０３ 転送トランジスタ
１０４ ＦＤ（フローティングディフュージョン）
１０５ リセットトランジスタ
１０６ ソースフォロワアンプの入力トランジスタ
１０７ 選択トランジスタＴｒ１０７
１０８，１０９ 垂直出力線
１１０ 垂直走査回路
１１１ 第１の垂直走査回路
１１２ 第２の垂直走査回路
２００ 保持回路
２１０ 中間メモリ
２２０ 増幅回路
２２５ 演算増幅器
２２６ フィードバック容量
２２７ リセットスイッチ
２２９ クランプ容量
２３０ ラインメモリ
２３１，２３２ サンプリングスイッチ
２３３ 画素信号保持容量
２３４ ノイズ信号保持容量
２３５，２３６，２６５，２６６ 水平転送スイッチ
２５０ 第１のラインメモリ
２５１ 第１の画素信号保持容量へのサンプリングスイッチ
２５２ 第１のノイズ信号保持容量へのサンプリングスイッチ
２５３ 第１の画素信号保持容量
２５４ 第１のノイズ信号保持容量
２５５，２５６ バッファアンプ
２６０ 第２のラインメモリ
２６１ 第２の画素信号保持容量へのサンプリングスイッチ
２６２ 第２のノイズ信号保持容量へのサンプリングスイッチ
２６３ 第２の画素信号保持容量
２６４ 第２のノイズ信号保持容量
３００ パルス生成回路
３１０ ＲＯＭ（読み出し専用記憶装置）
３１１，３１２ インバータ
３１３，３１４ 切り替えスイッチ
３２０ バッファ回路
３２１，３２２ 電流源
３２３，３２４ 切り替えスイッチ
３３０ インバータ
３３１ ＬＰＦ（ローパスフィルタ）
３３２，３３３ 切り替えスイッチ
３４１ 第１のＲＯＭ
３４２ 第２のＲＯＭ
３４３，３４４ 切り替えスイッチ
３４５ ＤＡＣ（ディジタルアナログ変換器）
４００，４０１，４０２ 水平共通出力線
５００ 水平走査回路
６００ 差分増幅回路
７０１，７０２ 水平共通出力線リセットスイッチ

Claims (5)

1. 光電変換により画素信号を生成する光電変換部を含む複数の画素と、
   サンプリングパルスを生成するパルス生成回路と、
   前記サンプリングパルスを用いて、前記画素の画素信号を保持する第１の保持部及び第２の保持部を含む保持回路と、
   前記保持回路に保持された画素信号を水平共通出力線へ出力する水平走査回路とを有し、
   前記保持回路から前記水平共通出力線へ最初の画素信号の出力が開始されてから、最後の画素信号の出力が終了するまでの期間を水平走査期間とし、
   前記水平走査期間中に前記第１の保持部に画素信号の書き込みを行っている間に、前記水平走査回路は前記第２の保持部に保持された他の画素信号を前記水平共通出力線へ出力を行い、
   前記保持回路は、前記水平走査期間内に立ち上がりエッジ及び立ち下がりエッジを有する第１のサンプリングパルスと、前記水平走査期間を除いた期間内に立ち上がりエッジ及び立ち下がりエッジを有する第２のサンプリングパルスとを用いて、前記画素の画素信号を保持し、
   前記水平走査期間における前記第１のサンプリングパルスのエッジの遷移時間が、前記水平走査期間を除いた期間における前記第２のサンプリングパルスのエッジの遷移時間よりも長いことを特徴とする固体撮像装置。
2. 前記水平走査期間における前記サンプリングパルスの立ち上がりエッジ及び立ち下がりエッジのいずれかの遷移時間だけが、前記水平走査期間を除いた期間における前記サンプリングパルスの立ち上がりエッジ及び立ち下がりエッジの遷移時間よりも長いことを特徴とする請求項１記載の固体撮像装置。
3. 前記第１の保持部及び前記第２の保持部は、前記水平共通出力線を共通のノードとして並列に接続されることを特徴とする請求項１又は２記載の固体撮像装置。
4. 前記第１の保持部及び前記第２の保持部は、前記画素及び前記水平共通出力線間に直列に接続されることを特徴とする請求項１又は２記載の固体撮像装置。
5. 光電変換により画素信号を生成する光電変換部を含む複数の画素と、
   サンプリングパルスを生成するパルス生成回路と、
   前記サンプリングパルスを用いて、前記画素の画素信号を保持する第１の保持部及び第２の保持部を含む保持回路と、
   前記保持回路に保持された画素信号を水平共通出力線へ出力する水平走査回路とを有する固体撮像装置の駆動方法であって、
   前記保持回路から前記水平共通出力線へ最初の画素信号の出力が開始されてから、最後の画素信号の出力が終了するまでの期間を水平走査期間とし、
   前記水平走査期間中に前記第１の保持部に画素信号の書き込みを行っている間に、前記水平走査回路は前記第２の保持部に保持された他の画素信号を前記水平共通出力線へ出力を行い、
   前記保持回路により、前記水平走査期間内に立ち上がりエッジ及び立ち下がりエッジを有する第１のサンプリングパルスと、前記水平走査期間を除いた期間内に立ち上がりエッジ及び立ち下がりエッジを有する第２のサンプリングパルスとを用いて、前記画素の画素信号を保持し、
   前記水平走査期間における前記第１のサンプリングパルスのエッジの遷移時間が、前記水平走査期間を除いた期間における前記第２のサンプリングパルスのエッジの遷移時間よりも長いことを特徴とする固体撮像装置の駆動方法。

Images