JP2013106206A - 固体撮像装置 - Google Patents

Abstract

【課題】画質の劣化を抑制しつつ、消費電力を低減することができる固体撮像装置を提供することを課題とする。
【解決手段】固体撮像装置は、光電変換した信号をソースフォロワ回路により出力する複数の画素（１１）と、前記複数の画素に接続される出力線（３）と、前記出力線に電流を供給する電流源回路部（５）と、前記画素のリセット状態の前記出力線の信号をクランプ容量にクランプし、その後の前記画素の非リセット状態の前記出力線の信号を増幅する第１の増幅部（７）とを有し、前記電流源回路部は、前記クランプの終了時刻より前に、前記出力線に電流を供給しない状態から前記出力線に電流を供給する状態に変化することを特徴とする。
【選択図】図１

Description

本発明は、固体撮像装置に関する。

近年、固体撮像装置は、多画素化が進んで消費電力が増加している。特許文献１には、ソースフォロワ読み出し用の定電流源に流す電流を、各画素の読み出しトランジスタの読み出し動作時以外の期間においては制限ないし遮断することで低消費電力化を行っている。

特開平８−１８８６６号公報

しかしながら、定電流源に流れる電流を制限ないし遮断した後、読み出し動作に復帰する際、定電流源が所望の電流に至るまでは、ある程度の時間を要する。この動作遅延は定電流源につく寄生容量が主要因である。また、この定電流源は垂直出力線の一端に設けられており、定電流源に近い画素と遠い画素とで垂直出力線の抵抗成分により、読み出される映像信号に差が生じる。特に、上述の定電流源の電流が十分安定した状態で用いないと、読み出された信号に垂直方向のシェーディングを発生させる課題がある。

本発明の目的は、画質の劣化を抑制しつつ、消費電力を低減することができる固体撮像装置を提供することである。

本発明の固体撮像装置は、光電変換した信号をソースフォロワ回路により出力する複数の画素と、前記複数の画素に接続される出力線と、前記出力線に電流を供給する電流源回路部と、前記画素のリセット状態の前記出力線の信号をクランプ容量にクランプし、その後の前記画素の非リセット状態の前記出力線の信号を増幅する第１の増幅部とを有し、前記電流源回路部は、前記クランプの終了時刻より前に、前記出力線に電流を供給しない状態から前記出力線に電流を供給する状態に変化することを特徴とする。

垂直シェーディングを低減することができる。また、消費電力を低減することができる。

第１の実施形態の固体撮像装置の構成例を示すブロック図である。 第１の実施形態の詳細な構成例を示す図である。 第１の実施形態の駆動タイミング図である。 第２の実施形態の詳細な構成例を示す図である。 第２の実施形態の駆動タイミング図である。 第３の実施形態の固体撮像装置の構成例を示すブロック図である。 第４の実施形態の詳細な構成例を示す図である。 第４の実施形態の駆動タイミング図である。 第５の実施形態の詳細な回路構成例を示す図である。 第５の実施形態の固体撮像装置の動作例を示すタイミング図である。

（第１の実施形態）
図１は、本発明の第１の実施形態の固体撮像装置の構成例を示すブロック図である。固体撮像装置は、画素アレイ１、垂直走査回路２、定電流源回路部５、基準電流発生回路６、第１の増幅部７、サンプルホールド回路８、水平走査回路９、及び第２の増幅部１０を有する。定電流源回路部５は、垂直出力線３の一端に定電流源制御スイッチ４を介して接続され、垂直出力線３に電流を供給する。基準電流発生回路６は、電流値を決定する。画素アレイ１は、単位画素１１が複数行及び複数列を構成するように２次元状に配列されている。複数の単位画素１１は、列毎に、垂直出力線３に接続される。画素アレイ１から読み出された信号は、第１の増幅部７にて増幅され、サンプルホールド回路８にて保持される。第１の増幅部７及びサンプルホールド回路８は、１列毎に設けられていても良いし、複数列毎に設けられても良い。垂直走査回路２は、例えばシフトレジスタで構成され、画素アレイ１の行を選択する。水平走査回路９も、例えばシフトレジスタで構成され、サンプルホールド回路８に保持された信号を第２の増幅部１０へ順次読み出すためのパルスを与えている。

図２は、図１の単位画素１１、第１の増幅部７、サンプルホールド回路８、定電流源回路部５、基準電流発生回路６の詳細な構成例を示す図である。単位画素１１は、光電変換部１２、転送ＭＯＳトランジスタ１３、ソースフォロワＭＯＳトランジスタ（以下ＳＦＭＯＳトランジスタ）１４、リセットＭＯＳトランジスタ１５、及び行選択ＭＯＳトランジスタ１６を有する。光電変換部１２は、光電変換により信号を生成する。転送ＭＯＳトランジスタ１３は、光電変換部１２で発生した信号を転送する。ＳＦＭＯＳトランジスタ１４は、転送ＭＯＳトランジスタ１３により転送された信号を増幅する。リセットＭＯＳトランジスタ１５は、ＳＦＭＯＳトランジスタ１４のゲート電極の入力を所定電位にリセットする。行選択ＭＯＳトランジスタ１６は、ＳＦＭＯＳトランジスタ１４のソース電極と垂直出力線３との間に設けられ、ＳＦＭＯＳトランジスタ１４のソース電極と垂直出力線３との導通を制御する。

垂直出力線３は、第１の増幅部７に接続されている。第１の増幅部７は、垂直出力線３に出力された信号を増幅する。第１の増幅部７は、クランプ容量（Ｃ０）１７、反転増幅器１８、帰還容量（Ｃｆ）１９で構成される。また、反転増幅器１８の非反転入力端子には、基準電位ＶＣ０Ｒが印加されている。クランプスイッチ２０がクランプパルスＰＣ０Ｒによってオンになると、帰還容量（Ｃｆ）１９の両端が短絡され、基準電圧ＶＣ０Ｒに対する垂直出力線３の電位がクランプ容量（Ｃ０）１７に保持される。第１の増幅部７の出力端は、サンプルホールド回路８内において接続を制御する制御ＭＯＳトランジスタ２１を介して保持容量（Ｃｔｎ）２３に、同じく制御ＭＯＳトランジスタ２２を介して保持容量（Ｃｔｓ）２４に接続される。保持容量（Ｃｔｎ）２３は基準電圧ＶＣ０Ｒに対する反転増幅器１８のオフセット電圧であるＮ信号（略ＶＣ０Ｒ）を保持し、保持容量（Ｃｔｓ）２４はＮ信号に光信号を重畳した画素信号を保持する。さらに保持容量（Ｃｔｎ）２３と保持容量（Ｃｔｓ）２４に一時保持された信号は、水平走査回路９によって順次読み出され、第２の増幅部１０によって例えば差動増幅されて外部に光信号として出力される。定電流源回路部５は、基準電流発生回路６と併せて、ＮＭＯＳトランジスタによるカスコード・カレントミラーで構成されている。また、定電流源回路部５は、定電流源制御スイッチ４によって垂直出力線３を経て、選択された行選択ＭＯＳトランジスタ１６とＳＦＭＯＳトランジスタ１４から成るソースフォロワ回路に所望の電流を供給し、画素信号の読み出し動作を有効とさせている。定電流源回路部５は列毎に配置され、基準電流発生回路６によって設定された電流を供給する。行選択ＭＯＳトランジスタ１６を選択しなくても垂直出力線３に接続された他の回路（図は省略）から垂直出力線３に定電流を供給しても良い。

図３は、図１及び図２に示す固体撮像装置の動作例を示すタイミング図である。加えて水平走査回路９にて制御される水平走査列数と垂直出力線３の電位の変化と垂直出力線３に流れる電流の変化も併せて示す。ＶＤは垂直同期信号であり、１フレーム分の画像信号を得るための単位区間を規定する。ＨＤは水平同期信号であり、１水平ラインを示す単位区間を規定する。ここでは初めに共に時刻ｔ１にて各信号が入力される。信号ＰＲＥＳがハイレベルになり、リセットＭＯＳトランジスタ１５がオンし、単位画素１１がリセット状態になる。また、クランプパルスＰＣ０Ｒがハイレベルになり、クランプスイッチ２０がオンになることによって、反転増幅器１８が電圧フォロワ状態となり、クランプ容量（Ｃ０）１７の反転増幅器１８側の電極が略ＶＣ０Ｒ電圧となる。これにより、第１の増幅部７は、単位画素１１のリセット状態の垂直出力線３の信号（電位）をクランプ容量１７にクランプする動作が開始する。信号ＰＴＮがハイレベルになり、制御ＭＯＳトランジスタ２１がオンすることで、保持容量２３に略ＶＣ０Ｒ電圧を書き込む。また、信号ＰＴＳがハイレベルになり、制御ＭＯＳトランジスタ２２がオンすることで、保持容量２４に略ＶＣ０Ｒ電圧を書き込む。

まず、時刻ｔ２にて、信号ＰＲＥＳがハイレベルからローレベルになり、リセットＭＯＳトランジスタ１５がオンからオフになり、ＳＦＭＯＳトランジスタ１４のゲート電極のリセットが解除され、単位画素１１は非リセット状態になる。この時、ＳＦＭＯＳトランジスタ１４のゲート電極には暗時に対応する電位が固定される。そして、時刻ｔ３で、クランプパルスＰＣ０Ｒがハイレベルからローレベルになり、クランプスイッチ２０がオンからオフになる。これにより、第１の増幅部７は、単位画素１１のリセット状態の垂直出力線３の信号（電位）をクランプ容量１７にクランプする動作が終了する。クランプ動作では、信号ＰＳＥＬがハイレベルであり、行選択ＭＯＳトランジスタ１６がオンであるので、画素１１の暗時出力が垂直出力線３に現れており、クランプ容量（Ｃ０）１７にクランプされる。クランプ動作の終了後、第１の増幅部７は、垂直出力線３の信号を増幅する。

続いて、時刻ｔ５にて、信号ＰＴＮがハイレベルになり、制御ＭＯＳトランジスタ２１がオンすることで、保持容量２３は反転増幅器１８の出力電圧であるＮ信号を保持する。続いて、時刻ｔ６で、信号ＰＴＸがハイレベルになり、転送ＭＯＳトランジスタ１３がオンとなり、光電変換部１２に蓄積された光電荷がＳＦＭＯＳトランジスタ１４のゲート電極に転送される。

その後、時刻ｔ７で、信号ＰＴＳがハイレベルになり、制御ＭＯＳトランジスタ２２がオンすることで、保持容量２４はＮ信号に光信号を重畳した画素Ｓ信号を保持する。また、定電流源制御スイッチ４は、信号ＰＶＬＯＮにより、クランプの終了時刻ｔ３より前の時刻ｔ１でオンになり、垂直出力線３に電流を供給する。すなわち、定電流源回路部５は、クランプの終了時刻ｔ３より前の時刻ｔ１に、定電流源制御スイッチ４により、垂直出力線３に電流を供給しない状態から垂直出力線３に電流を供給する状態に変化する。本実施形態では、前行の水平走査期間中である時刻ｔ９（＝ｔ１）にて定電流源制御スイッチ４をオンしている。これにより、画素のＳＦＭＯＳトランジスタ１４は、クランプ容量１７にて、垂直出力線３の電位をクランプする時刻ｔ３までに十分安定する状態になっている。定電流源制御スイッチ４をオンとするタイミングは、定電流源回路部５につく寄生容量や画素数によって適宜決定される。また、定電流源制御スイッチ４をオンとするタイミングは、タイミングジェネレータからのパルスに同期させる方法にこだわらず、例えば水平走査回路９からのパルスをカウントして利用してもよい。

これにより、定電流源回路部５の電流供給動作と同時に垂直出力線３の電位が急激に変化するものの、上述のクランプ動作や光信号を保持するまでに十分垂直出力線３の電位が安定するので、垂直シェーディング等の問題を防止することができる。なお、この時、定電流源回路部５の安定時間は、水平画素数と定電流源回路部５のトランジスタサイズ等に依存するが、大よそ１μ秒以上を目安として、時刻ｔ３より前に定電流源スイッチ４をオンすることが妥当である。すなわち、定電流源回路部５は、クランプの終了時刻ｔ３より少なくとも１μ秒前に、垂直出力線３に電流を供給しない状態から垂直出力線３に電流を供給する状態に変化することが好ましい。

（第２の実施形態）
本発明の第２の実施形態の固体撮像装置の構成は、第１の実施形態で説明した図１と同じであるため、説明を省略する。図４は、第２の実施形態による基準電流発生回路６の構成例を示す図であり、図２の第１の実施形態に対し基準電流発生回路６に電流値セレクタ回路２５を設けている部分が異なる。これにより、各画素列の定電流の値を段階的に制御することが可能となる。電流値セレクタ回路２５は、抵抗分割で定電流を可変にすることで制御しても良いし、電源自体を切り替えても良い。図４に電流値セレクタ回路２５の回路例を示す。ここでは、信号ｉｓｅｌ１，ｉｓｅｌ２，ｉｓｅｌ３で選ばれる電流値を適宜設定することができる。

図５は、図４に示す固体撮像装置の動作例を示すタイミング図である。第１の実施形態である図３と異なる箇所は、時刻ｔ９及びｔ１０のタイミングで、信号ｉｓｅｌ１及びｉｓｅｌ２により、垂直出力線３に流れる電流値を２段階で切り替えている点である。これにより、定電流源回路部５の動作復帰が段階的に設けられることで、垂直出力線３の電位を緩やかに変化させ、変動を抑えている。すなわち、定電流源回路部５は、垂直出力線３に電流を供給しない状態から垂直出力線３に電流を供給する状態に変化する際に、複数段階（２段階以上）で電流を増加させる。これにより、１段で切り替えた場合のキックバック電流による縦スジ等を防ぐことができ、かつ段階的に切り替える時間を制御することで消費電流の増加を最小限に留めることができる。また、サンプリングするまでに十分、垂直出力線３の電位が安定するので、垂直シェーディング等の問題を防止することができる。

（第３の実施形態）
図６は、本発明の第３の実施形態の固体撮像装置の構成例を示すブロック図である。本実施形態は、第１の実施形態（図１）に対して、画素信号のＡＤ変換部（アナログデジタル変換部）２７及びデジタルメモリ部２９を設けた点が異なる。垂直出力線３の画素信号は、列信号転送スイッチ２６の導通により、ＡＤ変換部２７に転送される。ＡＤ変換部２７は、内部に不図示のアナログメモリ部を有し、画素信号をホールドする。ここでは、３ビットのＡＤ変換部２７を例示しているが、本実施形態は３ビットのＡＤ変換部２７に限定されるものではなく、一般化してｎビットのＡＤ変換部であっても良い。ＡＤ変換部２７は、垂直出力線３の画素信号をアナログからデジタルに変換する。変換された信号は、転送スイッチ駆動端子２８からのパルスのスイッチ制御により、デジタルメモリ２９に転送される。ここでは、３ビットのＡＤ変換部２７を例示しているので、各ＡＤ変換部２７からの出力は３つのデジタルメモリ２９に転送される。水平走査回路９によっては、デジタルメモリ２９から信号出力線への出力タイミングを制御する。水平走査回路９によって選択されたスイッチに接続されたデジタルメモリ２９に保持されたデジタル信号が出力される。

なお、ＡＤ変換部２７がｎビットの分解能であれば、固体撮像装置はデジタルメモリ２９をそれぞれｎ個有する構成となる。なお、画素アレイ１から読み出された画素信号は、列信号転送スイッチ２６をオンとすることで、アナログメモリによるサンプリングが行われる。続いて、列信号転送スイッチ２６をオフとすることで、画素信号がアナログメモリにホールドされる。ホールドされた画素信号は、ＡＤ変換部２７でアナログ信号からデジタル信号に変換され、その変換結果がデジタルメモリ２９に転送される。

本実施形態では、水平同期信号ＨＤが入力される時刻ｔ１より前に、定電流源回路部５の遮断又は低減を解除するよう制御する。すなわち、定電流源回路部５は、水平同期信号ＨＤの入力より前に、垂直出力線３に電流を供給しない状態から垂直出力線３に電流を供給する状態に変化する。その他の駆動方法は、第１の実施形態や第２の実施形態と同様のため省略する。このように、高速撮像が要求されるデジタル出力の固体撮像装置では、特に垂直出力線３の変動を早めに抑えなくてはならない。本実施形態によれば、サンプリングするまでに十分、垂直出力線３の電位が安定するので、垂直シェーディング等の問題を防止することができる。

（第４の実施形態）
図７は、本発明の第４の実施形態の固体撮像装置の構成例を示す図である。第１の実施形態である図２と異なる箇所は、単位画素１１内においてＳＦＭＯＳトランジスタ１４のソース電極と垂直出力線３との導通を制御するため、行選択ＭＯＳトランジスタ１６ではなく、画素選択回路部３０を用いることにある。画素選択回路部３０は、電位ＶＲＥＳＨかＶＲＥＳＬを出力するインバータとなっており、パルスＰＶＤＳＥＬをローレベルにすることにより電位ＶＲＥＳＨが、パルスＰＶＤＳＥＬをハイレベルにすることにより電位ＶＲＥＳＬを出力する。そして、画素選択回路部３０は、１列毎に１ブロック配置され、画素選択回路部３０の出力端は複数のリセットＭＯＳトランジスタ１５のドレイン側に共通して接続されている。図７では、代表的な１画素のみ記載している。

図８は、図７に示す固体撮像装置の動作例を示すタイミング図である。ＶＤは垂直同期信号であり、１フレーム分の画素を示す信号を得るための単位区間を規定する。ＨＤは水平同期信号であり、１水平ラインを示す単位区間を規定する。ここでは、初めに共に時刻ｔ１にて各信号が入力される。

まず、時刻ｔ２にて信号ＰＶＤＳＥＬ及びＰＲＥＳがハイレベルになることで、ＳＦＭＯＳトランジスタ１４のゲート電極が略ＶＲＥＳＬにリセットされる。この時、垂直出力線３に接続されている同列の他のＳＦＭＯＳトランジスタ１４のゲート電極も略ＶＲＥＳＬにリセットされている。さらに、この時、垂直出力線３に流れる電流は、クリップ回路（不図示）のＳＦＭＯＳトランジスタが導通状態となることで、アクティブになっている。これにより、ＳＦＭＯＳトランジスタ１４のソース電極と垂直出力線３とを非導通状態としている。次に、時刻ｔ３において、信号ＰＶＤＳＥＬがローレベルとなることで、ＳＦＭＯＳトランジスタ１４のゲート電極が略ＶＲＥＳＨにリセットされる。これにより、ＳＦＭＯＳトランジスタ１４のソース電極と垂直出力線３とが導通状態となるため、選択状態とすることができる。さらに、時刻ｔ４にて、リセットＭＯＳトランジスタ１５がハイレベルからローレベルになり、ＳＦＭＯＳトランジスタ１４のゲート電極のリセットが解除される。この時、ＳＦＭＯＳトランジスタ１４のゲート電極には、暗時に対応する電位が固定される。第１の増幅器７以降の動作は、図３のタイミングと同じなので説明は省略する。以上のように、画素選択回路部３０は、ＳＦＭＯＳトランジスタ１４のゲートリセット電圧を制御することにより画素を選択する。画素選択回路３０は、ＳＦＭＯＳトランジスタ１４のゲート電極にリセット電圧ＶＲＥＳＬを供給することにより画素非選択状態にし、ＳＦＭＯＳトランジスタ１４のゲート電極にリセット電圧ＶＲＥＳＨを供給することにより画素選択状態にすることができる。

以上、本実施形態は、画素のソースフォロワＭＯＳトランジスタ１４から画素信号を出力する前に、選択された画素行の全画素のソースフォロワＭＯＳトランジスタ１４が安定状態になるように定電流を供給することにある。この結果、垂直シェーディングを低減する。

本実施形態では、前行の水平走査期間中である時刻ｔ１１にて定電流源制御スイッチ４をオンしている。この時、垂直出力線３に接続されている全てのＳＦＭＯＳトランジスタ１４は非導通状態となっているが、クリップ回路（不図示）は導通状態にあるため、垂直出力線３には図８に示す電流が流れる。これにより、クランプ容量１７にて、垂直出力線３の電位がクランプするまでに十分安定するレベルをとることができる。定電流源制御スイッチ４をオンとするタイミングは、定電流源５につく寄生容量や画素数によって適宜決定される。また、定電流源制御スイッチ４をオンとするタイミングは、タイミングジェネレータからの信号に同期させるにこだわらず、例えば水平走査回路９からの信号をカウンタとして利用してもよい。これにより、定電流の復帰と同時に垂直出力線３の電位が急激に変化するものの、サンプリングするまでに十分、垂直出力線３の電位が安定するので、垂直シェーディング等の問題を防止することができる。

（第５の実施形態）
本発明の第５の実施形態の固体撮像装置の構成は、第１の実施形態で説明した図１と同じであるため、その説明を省略する。また、本実施形態の詳細な回路構成例を図９に示す。第２の実施形態で説明した図２と異なる点は、単位画素１１が２つの光電変換部１２、２つの転送ＭＯＳトランジスタ１３、１つのＳＦＭＯＳトランジスタ１４、１つのリセットＭＯＳトランジスタ１５、１つの行選択ＭＯＳトランジスタ１６を有する点である。複数の光電変換部１２は、光電変換により信号を生成する。ＳＦＭＯＳトランジスタ１４は、複数の光電変換部１２により光電変換された信号を増幅する。複数の転送ＭＯＳトランジスタ１３は、複数の光電変換部１２により生成された信号をそれぞれＳＦＭＯＳトランジスタ１４に転送する。

図１０は、本実施形態の固体撮像装置の動作例を示すタイミング図である。第１の実施形態である図３と異なる箇所は、時刻ｔ１にて入力される水平同期信号ＨＤが、２行毎を単位区間として規定されているところである。２行目の動作に入る前の時刻ｔ８にて、再度、定電流源回路部５を遮断状態とする。定電流源回路部５は、複数の光電変換部１２の各々から信号を読み出す毎に、クランプの終了時刻ｔ３より前に、垂直出力線３に電流を供給しない状態から垂直出力線３に電流を供給する状態に変化する。これにより、定電流源回路部５の遮断状態からの動作復帰が行毎に設けられることで、２行毎を単位区間として水平走査される場合であっても、垂直出力線３の電位変動を全ての行において同一にさせることができる。このため、行毎に垂直出力線３の安定状態が異なることで起こる段差等の発生を防止することができる。

１行目の時刻ｔ６で、信号ＰＴＸ１がハイレベルになり、信号ＰＴＸ１に対応する転送ＭＯＳトランジスタ１３がオンし、光電変換部１２の信号がＳＦＭＯＳトランジスタ１４のゲート電極に転送される。その後、２行目では、信号ＰＴＸ２がハイレベルになり、信号ＰＴＸ２に対応する転送ＭＯＳトランジスタ１３がオンし、光電変換部１２の信号がＳＦＭＯＳトランジスタ１４のゲート電極に転送される。以上のように、信号ＰＴＸ１により１行目の画素の信号が読み出され、信号ＰＴＸ２により２行目の画素の信号が読み出される。

以上のように、第１〜第５の実施形態によれば、垂直出力線３への電流が十分安定した状態で単位画素１１から信号を読み出すことにより、垂直シェーディングを低減することができる。また、垂直出力線３に電流を供給しない状態にすることにより、消費電力を低減することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

上記の各実施形態においては、画素のソースフォロワ回路に電流を供給する定電流源回路部５に着目して説明を行った。しかし、本発明は上記の定電流源回路部５以外でも同様の効果が得られる。例えば、垂直出力線３に設けられた第１の増幅部を駆動する電流源回路についても、定電流源回路部５と同様の思想で制御を行うことで、同様の効果が得られる。また、サンプルホールド回路８が増幅部を含むものである場合には、その増幅部を駆動する電流源についても同様である。すなわち、電流源回路部は、垂直出力線３の信号を増幅するための電流源回路部であってもよく、垂直出力線３に設けられた電流源回路部については同様の効果が得られるものである。

３ 垂直出力線、５ 定電流源回路部、７ 第１の増幅部、１１ 単位画素

Claims (11)

1. 光電変換した信号をソースフォロワ回路により出力する複数の画素と、
   前記複数の画素に接続される出力線と、
   前記出力線に電流を供給する電流源回路部と、
   前記画素のリセット状態の前記出力線の信号をクランプ容量にクランプし、その後の前記画素の非リセット状態の前記出力線の信号を増幅する第１の増幅部とを有し、
   前記電流源回路部は、前記クランプの終了時刻より前に、前記出力線に電流を供給しない状態から前記出力線に電流を供給する状態に変化することを特徴とする固体撮像装置。
2. 前記電流源回路部は、前記クランプの終了時刻より少なくとも１μ秒前に、前記出力線に電流を供給しない状態から前記出力線に電流を供給する状態に変化することを特徴とする請求項１記載の固体撮像装置。
3. 前記電流源回路部は、前記出力線に電流を供給しない状態から前記出力線に電流を供給する状態に変化する際に、複数段階で電流を増加させることを特徴とする請求項１又は２記載の固体撮像装置。
4. 前記画素は、
   光電変換により信号を生成する光電変換部と、
   前記光電変換された信号を増幅するソースフォロワＭＯＳトランジスタと、
   前記ソースフォロワＭＯＳトランジスタ及び前記出力線の間に設けられる選択ＭＯＳトランジスタとを有することを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
5. 前記画素は、
   光電変換により信号を生成する光電変換部と、
   前記光電変換された信号を増幅するソースフォロワＭＯＳトランジスタとを有し、
   さらに、前記ソースフォロワＭＯＳトランジスタのゲートリセット電圧を制御することにより画素を選択する画素選択回路部を有することを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
6. 前記画素は、
   光電変換により信号を生成する複数の光電変換部と、
   前記複数の光電変換部により光電変換された信号を増幅するソースフォロワＭＯＳトランジスタと、
   前記複数の光電変換部により生成された信号をそれぞれ前記ソースフォロワＭＯＳトランジスタに転送する複数の転送ＭＯＳトランジスタとを有することを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
7. 前記電流源回路部は、前記複数の光電変換部の各々から信号を読み出す毎に、前記クランプの終了時刻より前に、前記出力線に電流を供給しない状態から前記出力線に電流を供給する状態に変化することを特徴とする請求項６記載の固体撮像装置。
8. 光電変換した信号をソースフォロワ回路により出力する複数の画素と、
   前記複数の画素に接続される出力線と、
   前記出力線に電流を供給する電流源回路部とを有し、
   前記電流源回路部は、水平同期信号の入力より前に、前記出力線に電流を供給しない状態から前記出力線に電流を供給する状態に変化することを特徴とする固体撮像装置。
9. さらに、前記出力線の信号をアナログからデジタルに変換するアナログデジタル変換部を有することを特徴とする請求項８記載の固体撮像装置。
10. 光電変換した信号を出力する複数の画素と、
    前記複数の画素に接続される出力線と、
    前記画素のリセット状態の前記出力線の信号をクランプ容量にクランプし、その後の前記画素の非リセット状態の前記出力線の信号を増幅する第１の増幅部と、
    前記出力線の信号を増幅するための電流源回路部とを有し、
    前記電流源回路部は、前記クランプの終了時刻より前に、電流を供給しない状態から電流を供給する状態に変化することを特徴とする固体撮像装置。
11. 光電変換した信号を出力する複数の画素と、
    前記複数の画素に接続される出力線と、
    前記出力線の信号を増幅するための電流源回路部とを有し、
    前記電流源回路部は、水平同期信号の入力より前に、電流を供給しない状態から電流を供給する状態に変化することを特徴とする固体撮像装置。

Images