JP4386296B2

JP4386296B2 - 半導体固体撮像装置

Info

Publication number: JP4386296B2
Application number: JP2007210847A
Authority: JP
Inventors: 文洋乾
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2007-08-13
Filing date: 2007-08-13
Publication date: 2009-12-16
Anticipated expiration: 2020-02-29
Also published as: JP2007306626A

Description

本発明は、同一半導体基板上に形成し２次元に配列された画素を有する半導体固体撮像装置に関するものである。

近年、ディジタルスチルカメラ、ディジタルビデオカメラ等の画像入力機器において、撮影画像の高画質化のため光電変換素子からなるセンサの多画素化が進んでおり、画素サイズの縮小化や、読み出し時間の高速化などが求められている。これらの要求に対して、これまでには画素信号を複数個の読み出しチャンネルに分割して読み出す方式が開発されてきた。

この従来方式について、図１０、図１１を用いて概説する。図１０は、従来方式の概略構成図である。図１０において、２次元に配列された画素１０１は、各々が入射光量に応じた電気信号いわゆる画素信号を生成する。この画素信号の読み出しは、まず、垂直走査回路１０２により１行選択し、行の奇数番目に配列された画素の画素信号がラインメモリ回路（１）１０４に読み出され、偶数番目に配列された一画素の画素信号がラインメモリ回路（２）１０９に読み出される。

続いて、水平走査回路（１）１０５は、チップ外部もしくは内部より入力される水平シフトパルス（１）１２２によりラインメモリ回路（１）１０４に読み出された画素信号を順次選択し、増幅器（１）１０７によって増幅され、出力（１）１０８より出力される。一方、水平走査回路（２）１１０はチップ外部もしくは内部より入力される水平シフトパルス（２）１２３によりラインメモリ回路（２）１０９に読み出された画素信号を順次選択し、増幅器（２）１１２によって増幅され、出力（２）１１３より出力される。

さらに、出力（１）１０８、出力（２）１１３の各端子にスイッチ（１）１１６、スイッチ（２）１１７の一端がそれぞれ接続され、他端を互いに接続し、スイッチ（１）１１６、スイッチ（２）１１７を交互に選択して、出力（３）１２０より奇数ラインと偶数ラインとが組み合わされて一連の時系列で一線化した画素信号を出力する。

また、２次元に配列された画素１０１には遮光膜等によって遮光されたＯＢ（Optica1 B1ack）画素と、遮光膜のない有効画素が含まれており、出力（１）１０８に出力されるＯＢ画素から得られるダークレベル信号を、クランプ手段（１）１２４を用いて所望の電位にクランプし、出力（２）１１３に出力されるＯＢ画素から得られるダークレベル信号をクランプ手段（２）１２５を用いて、所望の電位にクランプする。この時、各クランプ手段によって、クランプされる電位が同一とすれば出力（３）１２０からはオフセットが除去された出力信号を得ることができる。

図１１は図１０における水平シフトパルス（１）１２２、水平シフトパルス（２）１２３、出力（１）１０８、出力（２）１１３、スイッチ（１）１１６、スイッチ（２）１１７、出力（３）１２０の７ノードのタイミングチャートを示し、クランプ動作を行うクランプ期間１、２について示している。

図１１には、水平走査回路（１）１０５、水平走査回路（２）１１０に入力される水平シフトパルス（１）１２２、水平シフトパルス（２）１２３の各６クロック分の波形を表しており、出力（１）１０８、出力（２）１１３、出力（３）１２０には、第１番目の行の画素から第１２番目の行の画素までの画素信号に対応する位置にａ〜ｌの番号を割り振っている。画素信号ａ〜ｆまではＯＢ画素から得られるダークレベル信号であり、ｇ〜ｌまでは有効画素から得られる画像信号である。

図によれば水平シフトパルス（１）１２２に同期した画素信号ａ、ｃ、ｅ、ｇ、ｉ、ｋが出力（１）１０８に順次出力され、水平シフトパルス（２）１２３に同期した画素信号ｂ、ｄ、ｆ、ｈ、ｊ、ｌが出力（２）１１３に順次出力されている。出力（１）１０８、出力（２）１１３よりダークレベル信号が出力される時点においてクランプ手段（１）１２４、（２）１２５を動作させることによってダークレベル信号を所望の電位にクランプする。続いて、スイッチ（１）１１６およびスイッチ（２）１１７を交互に選択することによって画素信号がａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ、ｉ、ｊ、ｋ、ｌの順に、出力（３）１２０に出力される。

この図１１から分かるように、出力（３）１２０のクロックレートに対して、出力（１）１０８、出力（２）１１３は、１／２のクロックレートでよいため、読み出し時問の高速化が比較的容易になる。また、読み出しチャネルを複数個持つことによって、ラインメモリ回路を２画素分のピッチで配置すればよいため、画素サイズの縮小化を行う場合に、画素とラインメモリ回路間の配線が容易になる。また、クランプ手段（１）１２４、（２）１２５を用いることにより、各読み出しチャンネルごとのオフセットを除去することができ、良好な画像信号を得ることができる、などの効果が考えられる。

しかしながら、以上のような従来の画素信号を複数個の読み出しチャンネルに分割し、読み出しチャンネルごとのオフセットを画素信号のダークレベル信号をクランプすることによって除去し、読み出しチャンネルごとの出力信号を順次選択して一線化し、出力する方式においては、オフセットをクランプする手段としてＯＢ画素が必要なためレイアウトが増大する。また、クランプ期間が必要なため読み出し時間が増大する。ＯＢ画素の欠陥や迷光等によるダークレベルの変動によるクランプレベルの変動、などの問題点があった。

そこで、本発明は、前記従来技術に鑑み、画素信号を複数個の読み出しチャンネルに分割し、読み出しチャンネルごとの出力信号を順次選択して一線化し、出力する方式において、前記読み出しチャンネルごとに発生するオフセットを除去するクランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、
（１）ＯＢ画素が必要でなくなる。
（２）クランプ手段に必要な期間を短縮できる。
（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して安定したクランプレベルを供給できる、という半導体固体撮像装置を提供することを目的とする。

本発明による半導体固体撮像装置は、上記の目的を達成するために、２次元状に配列され且つ入射光量に応じて画素信号を生成する複数の画素と、前記複数の画素を行ごとに選択する垂直走査回路と、前記垂直走査回路により選択された行の各画素のうち奇数列の画素からの画素信号が奇数列の列信号線を介して読み出されるラインメモリ回路と、該ラインメモリ回路の画素信号を選択して第１の水平信号線に出力する水平走査回路とを有する第１の読み出し回路と、前記垂直走査回路により選択された行の各画素のうち偶数列の画素からの画素信号が偶数列の列信号線を介して読み出されるラインメモリ回路と、該ラインメモリ回路の画素信号を選択して第２の水平信号線に出力する水平走査回路とを有する第２の読み出し回路と、前記第１の読み出し回路を介し前記第１の水平信号線に出力される画素信号を増幅して出力する第１の増幅器と、前記第２の読み出し回路を介し前記第２の水平信号線に出力される画素信号を増幅して出力する第２の増幅器と、前記第１の増幅器および前記第２の増幅器を介して出力される画素信号を順次選択して一線化して出力する並列−直列変換回路と、前記第１の増幅器と前記並列−直列変換回路との間に接続される第１のクランプ手段と、前記第２の増幅器と前記並列−直列変換回路との間に接続される第２のクランプ手段とを有する。前記第１の読み出し回路は、選択された行の奇数列の各画素からの画素信号を前記第１の増幅器に伝達するたびに前記第１の水平信号線に出力される画素信号間の混合防止のために当該画素信号をリセットする動作を行う。前記第２の読み出し回路は、選択された行の偶数列の各画素からの画素信号を前記第２の増幅器に伝達するたびに前記第２の水平信号線に出力される画素信号間の混合防止のために当該画素信号をリセットする動作を行う。前記第１のクランプ手段は、前記第１の増幅器の出力信号から前記第１および第２の読み出し回路ごとに発生するオフセットを除去するように、前記第１の読み出し回路による前記画素信号のリセット動作期間に、外部入力された基準電圧もしくは内部生成された基準電圧に前記第１の読み出し回路の出力信号に含まれるリセットレベルをクランプする。前記第２のクランプ手段は、前記第２の増幅器の出力信号から前記第１および第２の読み出し回路ごとに発生するオフセットを除去するように、前記第２の読み出し回路による前記画素信号のリセット動作期間に、前記外部入力された基準電圧もしくは前記内部生成された基準電圧に前記第２の読み出し回路の出力信号に含まれるリセットレベルをクランプする。

［作用］
本発明の半導体固体撮像装置において、読み出しチャンネルごとに発生するオフセットを除去するグランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、
（１）ＯＢ（Optical Black）画素が必要でなくなる。
（２）クランプ手段に必要な期間を短縮できる。
（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して、安定したクランプレベルを供給できて、ノイズ成分を効果的に除去できる。

以上説明したように、本発明によれば、読み出しチャンネルごとに発生するオフセットを除去するクランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、（１）ＯＢ画素が必要でなくなる、（２）クランプ手段に必要な期間を短縮できる、（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して、安定したクランプレベルを供給でき、ノイズ成分を効果的に除去できる、といった効果を奏し得る。

以下、本発明の具体的な実施形態について、図面を参照しながら説明する。

［第１実施形態］
本発明による第１実施形態について、図１、図２を用いて概説する。

図１は第１実施形態の概略構成図である。図１において２次元に配置された画素３０１は、各々が入射光量に応じたいわゆる画素信号を生成する。画素信号は、垂直走査回路３０２がチップ外部もしくは内部より入力される垂直シフトパルス３０３により、ある１行を選択し、選択された行の各画素に接続された読み出しチャンネル１〜５にそれぞれ読み出される。各読み出しチャンネルではラインメモリ回路や相関二重サンプリング（ＣＤＳ）回路等によって構成される読み出し回路（１）〜（５）３０４に画素信号が保持され、続いて、次段の増幅器（１）〜（５）３０５、クランプ手段（１）〜（５）３０６によって、画素信号には信号増幅、オフセット補正が施された後、出力される。

続いて、スイッチ（１）〜（５）３０８は、一端が読み出しチャンネル（１）〜（５）３０７の出力に接続され、他端が互いに直結接続され、スイッチ（１）〜（５）３０８が順番に選択されることによって、出カバッファ回路３０９を介して出力３１０より、時系列的に各ライン順次に一線化された画像信号が出力される。また、読み出し回路（１）〜（５）３０４は、次々に読み出される画素信号を次段の増幅器に伝達するたびに、画素信号をリセットし、残像等の画素信号間の混合を防止している。このリセット電圧は外部入力された電圧もしくは内部生成された電圧であり、画素信号の影響を受けることなく、読み出しチャンネルのオフセットのみを含むリセットレベルを出力する。

読み出し回路（１）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（１）３０６を用いて、所望の電位にクランプし、読み出し回路（２）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（２）３０６を用いて、所望の電位にクランプし、読み出し回路（３）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（３）３０６を用いて所望の電位にクランプし、読み出し回路（４）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（４）３０６を用いて所望の電位にクランプし、読み出し回路（５）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（５）３０６を用いて、所望の電位にクランプする。

この時、各クランプ手段（１）〜（５）３０６によってクランプされる電位が同一とすれば、出力３１０からはオフセットが除去された出力信号を得ることができる。

図２は第１実施形態における図１の垂直シフトパルス３０３、クランプ期間（１）〜（５）、スイッチ（１）〜（５）３０８、出力３１０の７ノードの波形、及び読み出しチャンネルごとのリセット動作を行うリセット動作期間１〜５、読み出し回路出力１〜５及びクランプ動作を行うクランプ期問１〜５を示すタイミング図である。

図２によれば、垂直シフトパルス３０３の立ち上がりおよび立ち下がりエッジにおいて選択される行が切り替わり、行選択後にスイッチ（１）〜（５）３０８を順番に選択して、一線化した画素信号を出力３１０に出力している。クランプ動作は１行目のａ〜ｅの番号で割り振った出力３１０での画素信号に含まれるリセットレベルが出力されている期間において、クランプ手段を動作させることで読み出し回路出力（１）〜（５）に含まれるリセットレベルをクランプしている。その後、出力される２行目のｆ〜ｊで割り振った出力３１０での画素信号は、すでにクランプ動作が施されたものであるため、オフセット誤差のない良好な画像信号として出力される。

このように、読み出しチャンネルごとに発生するオフセットを除去するクランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、
（１）ＯＢ画素が必要でなくなる。
（２）クランプ手段に必要な期間を短縮できる。
（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して安定したクランプレベルを供給できる。

［第２実施形態］
本発明による第２実施形態について、図１、図３、図４を用いて概説する。第２実施形態は、第１実施形態に対して、クランプ手段が外部入力された基準電圧もしくは内部生成された基準電圧に各読み出しチャンネルの出力信号に含まれるリセットレベルをクランプすることにおいて異なる特徴を持った構成である。

図３、図４は第２実施形態のクランプ手段（１）〜（５）部分に着目して示した構成図である。図によればクランプ手段（１）〜（５）５０１、６０１が共通に接続された基準電圧５０４、６０４に各読み出しチャンネルの出力信号に含まれるリセットレベルがクランプされる。

このように、供給される基準電圧５０４、６０４によって、リセットレベルがクランプされることによって、後段の信号処理に用いられる基準電圧と相関のある電圧を設定するなどして良好な信号処理を実現することができる。

［第３実施形態］
本発明による第３実施形態について、図１、図３、図５を用いて概説する。本第３実施形態は、第２実施形態のクランプ手段において、より具体的な第１の構成例を示している。

図５は本第３実施形態のクランプ手段の１チャンネル分を示した構成図である。図５によれば、入力８０２と出力８０３との間に、ＡＣ成分のみを後段に伝達するカップリング容量８０６が接続され、このカップリング容量８０６の出力端とクランプされる基準電圧８０１との間に、スイッチ８０５が接続される構成になっている。

クランプ動作は入力８０２に出力信号に含まれるリセットレベルが印加された時点において、スイッチ８０５をＯＮし、続いてＯＦＦすることにより、カップリング容量８０６には、出力信号に含まれるリセットレベルと基準電圧８０１の電位差によって発生する電荷が保持されることにより、クランプとして実現される。スイッチ８０５がＯＦＦしている時点で、出力８０３のインピーダンスを十分高く設定することにより、クランプによって保持された電荷がカップリング容量８０６から失われることなく、出力信号に含まれるリセットレベルが基準電圧レベルと一致して、以降の画素信号を出力する。

［第４実施形態］
本発明による第４実施形態について、図１、図４、図６を用いて概説する。本第４実施形態は、第２実施形態のクランプ手段において、より具体的な第２の構成例を示している。

図６は本第４実施形態のクランプ手段の１チャンネル分を示した第１構成図である。図６によれば、クランプ手段９０４は出力９０３の出力電圧を帰還して入力側に返すことによって、オフセット量が調整される電圧帰還形クランプ手段を形成している。

増幅器９０１は２入力の加算が行われる構成であり、２入力の一方を入力９０２、他方を帰還電圧入力としている。また、クランプ手段９０４は基準電圧９０５と出力９０３との電位差を電流値に変換して出力するトランスコンダクタンス増幅器９０６を用い、トランスコンダクタンス増幅器９０６の出力端に接続された容量９０７に生じる電圧をバッファ回路９０８を介して帰還電圧入力に返している。

クランプ動作は出力９０３の出力信号に含まれるリセットレベルが出力される時点において、クランプ手段９０４に含まれるスイッチ９０９をＯＮして、負帰還ループを形成し、出力９０３に出力される信号が基準電圧９０５と一致する時点において、負帰還ループが安定する。この時点で、スイッチ９０９をＯＦＦすることにより、オフセット量が容量９０７に電荷として保持され、以降オフセットが除去された画素信号を出力する。

［第５実施形態］
本発明による第５実施形態について、図１、図７を用いて概説する。本第５実施形態は、第１実施形態のクランプ手段に対して、特定の読み出しチャンネルの出力信号に含まれるリセットレベルと、それ以外の読み出しチャンネルの出力信号に含まれるリセットレベルとの相対的なオフセットを前記特定の読み出しチャンネルの出力信号に含まれるリセットレベルにクランプするクランプ手段である点で異なる特徴を持った構成である。

図７は、本第５実施形態のクランプ手段（１）〜（５）部分に着目して示した構成図である。図７において、クランプ手段は負帰還形クランプ手段を構成しており、読み出しチャンネル（２）〜（５）はクランプ手段（２）〜（５）Ｂ０１が接続され、読み出しチャンネル（１）Ｂ０２はサンプルホールド（Ｓ／Ｈ）回路Ｂ０４が出力１（１）Ｂ０３に接続されている。クランプ動作は出力（１）〜（５）Ｂ０３に出力信号に含まれるリセットレベルが出力される時点において、サンプルホールド回路Ｂ０４を用いて、出力（１）Ｂ０３から出力される出力信号に含まれるリセットレベルをサンプリングし、サンプリングされた出力信号に含まれるリセットレベルをクランプ手段（２）〜（５）Ｂ０１に基準電圧として供給している。

上述した第５実施形態において、明らかなように、クランプ手段は供給される基準電圧とクランプ動作時の出力信号が一致するように動作するため、読み出しチャンネル（２）〜（５）は、読み出しチャンネル（１）の出力信号に含まれるリセットレベルに一致するように動作する。仮に読み出しチャンネルが２つである場合、クランプ精度は１段のクランプ手段によるばらつきによってのみ決まる。このことから、上述の第２実施形態に示したように、独立にクランプ動作が行われる場合には、２段のクランプ手段のばらつきを持つのに比べて優れているクランプ手段を供給することができる。

［第６実施形態］
本発明による第６実施形態について、図１、図２、図７を用いて概説する。本第６実施形態は、第５実施形態に対して、増幅器の動作点を調整する負帰還形のクランプ手段である点で異なる特徴を持った構成である。

この第６実施形態に特徴的な動作については、すでに第４実施形態において説明がなされており、その効果も同様に考えられる。

［第７実施形態］
本発明による第７実施形態について、図８、図９を用いて概説する。図８は第７実施形態の概略構成図である。図８において、２次元に配列された画素Ｃ０１は、各々が入射光量に応じた電気信号いわゆる画素信号を生成する。画素信号の読み出しは、まず、垂直走査回路Ｃ０２により１行毎に選択し、行の奇数番目に配列された画素の画素信号がラインメモリ回路（１）Ｃ０４に読み出され、偶数番目に配列された画素の画素信号がラインメモリ回路（２）Ｃ０９に読み出される。続いて、水平走査回路（１）Ｃ０５はチップ外部もしくは内部より入力される水平シフトパルス（１）Ｃ２２によりラインメモリ回路（１）１０４に読み出された画素信号を順次選択し、増幅器（１）Ｃ０７によって増幅され、出力（１）Ｃ０８より出力される。

一方、水平走査回路（２）Ｃ１０はチップ外部もしくは内部より入力される水平シフトパルス（２）Ｃ２３によりラインメモリ回路（２）Ｃ０９に読み出された画素信号を順次選択し、増幅器（２）Ｃ１２によって増幅され、出力（２）Ｃ１３より出力される。

さらに、出力（１）Ｃ０８、出力（２）Ｃ１３の各端子にスイッチ（１）Ｃ１６、スイッチ（２）Ｃ１７の一端がそれぞれ接続され、他端を互いに接続し、スイッチ（１）Ｃ１６、スイッチ（２）Ｃ１７を交互に選択して、出力（３）Ｃ２０より一線化した画素信号を出力する。

また、読み出し回路（１）Ｃ０６、（２）Ｃ１１は、次々に読み出される画素信号を、次段の増幅器（１）Ｃ０７、（２）Ｃ１２に伝達するたびに画素信号をリセットし、残像等の画素信号間の混合を防止している。このリセット電圧は外部入力された電圧もしくは内部生成された電圧であり、画素信号の影響を受けることなく、読み出しチャンネルのオフセットのみを含むリセットレベルを出力する。

出力（１）Ｃ０８に出力される出力信号に含まれるリセットレベルをクランプ手段（１）Ｃ２４を用いて、所望の電位にクランプし、出力（２）Ｃ１３に出力される出力信号に含まれるリセットレベルをクランプ手段（２）Ｃ２５を用いて所望の電位にクランプする。

この時、各クランプ手段（１）Ｃ２４、（２）Ｃ２５によってクランプされる電位が同一とすれば、出力（３）Ｃ２０からオフセットが除去された出力信号が得られる。

また、図９は、図８における水平シフトパルス（１）Ｃ２２、水平シフトパルス（２）Ｃ２３、出力（１）Ｃ０８、出力（２）Ｃ１３、スイッチ（１）Ｃ１６、スイッチ（２）Ｃ１７、出力（３）Ｃ１８の７ノードの波形、及び読み出しチャンネルごとのリセット動作を行うリセット動作期間（１）、（２）、及びクランプ動作を行うクランプ期間（１）、（２）を示すタイミング図である。

水平走査回路（１）Ｃ０５、水平走査回路（２）Ｃｌ０に入力される水平シフトパルス（１）Ｃ２２、水平シフトパルス（２）Ｃ２３の各６クロック分の波形を表しており、出力（１）Ｃ０８、出力（２）Ｃ１３、出力（３）Ｃ２０には、行の第１番目の画素から第１２番目の画素までの画素信号に対応する位置に、ａ〜ｌの番号を割り振っている。クランプ動作は画素信号ａ、ｂに含まれるリセットレベルが出力されている期間において、クランプ手段を動作させることで、読み出し回路出力（１）、（２）に含まれるリセットレベルをクランプしている。その後、出力される２行目のｃ〜ｌで割り振った出力（３）Ｃ２０での画素信号は、すでにクランプ動作が施されたものであるため、オフセット誤差のない良好な画像信号として出力される。

［第８実施形態］
本発明による第８実施形態について、図３、図４、図８を用いて概説する。本第８実施形態は、第７実施形態に対してクランプ手段が外部入力された基準電圧もしくは内部生成された基準電圧に各読み出しチャンネルの出力信号に含まれるリセットレベルをクランプする点で、異なる特徴を持った構成である。

この第８実施形態に特徴的な動作については、すでに第２実施形態において説明がなされており、その効果も同様に考えられる。

［第９実施形態］
本発明による第９実施形態について、図３、図５、図８を用いて概説する。本第９実施形態は、第８実施形態のクランプ手段において、より具体的な第１の構成例を示している。

この第９実施形態に特徴的な動作については、すでに第３実施形態において説明がなされており、その効果も同様に考えられる。

［第１０実施形態］
本発明による第１０実施形態について、図７、図８を用いて概説する。本第１０実施形態は、第７実施形態のクランプ手段に対して、特定の読み出しチャンネルの出力信号に含まれるリセットレベルと、それ以外の読み出しチャンネルの出力信号に含まれるリセットレベルとの相対的なオフセットを特定の読み出しチャンネルの出力信号に含まれるリセットレベルにクランプするクランプ手段である点で異なる特徴を持った構成である。

この第１０実施形態に特徴的な動作については、すでに第５実施形態において説明がなされており、その効果も同様に考えられる。

［第１１実施形態］
本発明による第１１実施形態について、図２、図７、図８を用いて概説する。本第１１実施形態は、第１０実施形態に対して、増幅器の動作点を調整する負帰還形のクランプ手段である点で異なる特徴を持った構成である。

この第１１実施形態に特徴的な動作については、すでに第４実施形態において説明がなされており、その効果も同様に考えられる。

本発明の半導体固体撮像装置の第１〜６実施形態を示す概略構成図である。図１に示した第１、２、３〜６実施形態の３０３垂直シフトパルス、３０８スイッチ１〜５、３０１出力の７ノードの波形及び読み出しチャンネルごとのリセット動作を行うリセット動作期問１〜５、読み出し回路出力１〜５及びクランプ動作を行うクランプ期問１〜５を示すタイミング図である。本発明の半導体固体撮像装置の第２、３、８、９の実施形態のクランプ手段１〜５部分に着目して示した構成図である。本発明の半導体固体撮像装置の第２、４、８の実施形態のクランプ手段１〜５部分に着目して示した構成図である。本発明の半導体固体撮像装置の第３、９の実施形態のクランプ手段の１チャンネル分を示した構成図である。本発明の半導体固体撮像装置の第４の実施形態のクランプ手段の１チャンネル分を示した第１の構成図である。本発明の半導体固体撮像装置の第５、６、１０、１１の実施形態のクランプ手段１〜５部分に着目して示した構成図である。本発明の半導体固体撮像装置の第７〜１１実施形態を示す概略構成図である。図８に示した第７〜１１実施形態のＣ２２水平シフトパルス１、Ｃ２３水平シフトパルス２、Ｃ０８出力１、Ｃ１３出力２、Ｃ１６スイッチ１、Ｃ１７スイッチ２、Ｃ１８出力３の７ノードの波形及び読み出しチャンネルごとのリセット動作を行うリセット動作期間１、２及びクランプ動作を行うクランプ期問１、２を示すタイミング図である。従来の半導体固体撮像装置の１例を示す概略構成図である。図１０に示した従来例の１２２水平シフトパルス１、１２３水平シフトパルス２、１０８出力１、１１３出力２、１１６スイッチ１、１１７スイッチ２、１１８出力３の７ノードの波形及び読み出しチャンネルごとのクランプ動作を行うクランプ期間１、２を示すタイミング図である。

符号の説明

１０１、３０１２次元状の画素
１０２、３０２垂直走査回路
１０４ラインメモリ回路（１）
１０５水平走査回路（１）
１０６読み出し系（１）
１０７増幅器（１）
１０８出力（１）
１０９ラインメモリ回路（２）
１１０水平走査回路（２）
１１１読み出し系（２）
１１２増幅器（２）
１１３出力（２）
１１６スイッチ（１）
１１７スイッチ（２）
１１８、３１１並列−直列変換回路
１１９出力バッファ回路
１２０出力（３）
１２２水平シフトパルス（１）
１２３水平シフトパルス（２）
１２４クランプ手段（１）
１２５クランプ手段（２）
３０３垂直シフトパルス
３０４読み出し回路（１）〜（５）
３０５増幅器（１）〜（５）
３０６クランプ手段（１）〜（５）
３０７読み出しチャンネル（１）〜（５）
３０８スイッチ（１）〜（５）
３０９出力バッファ回路
３１０出力
５０１、６０１クランプ手段（１）〜（５）
５０２、６０２入力（１）〜（５）
５０３、６０３出力（１）〜（５）
８０１、９０５基準電圧
８０２、９０２入力
８０３、９０３出力
８０５スイッチ
８０６カップリング容量
９０１増幅器
９０４クランプ手段
Ｂ０１クランプ手段（１）〜（５）
Ｂ０２入力（１）〜（５）
Ｂ０３出力（１）〜（５）
Ｃ０１画素
Ｃ０２垂直走査回路
Ｃ０４、Ｃ１９ラインメモリ回路
Ｃ０５、Ｃ１０水平走査回路
Ｃ１６、Ｃ１７スイッチ
Ｃ１８並列−直列変換回路
Ｃ１９出力バッファ回路
Ｃ０８、Ｃ１３、Ｃ２０出力

Claims

２次元状に配列され且つ入射光量に応じて画素信号を生成する複数の画素と、
前記複数の画素を行ごとに選択する垂直走査回路と、
前記垂直走査回路により選択された行の各画素のうち奇数列の画素からの画素信号が奇数列の列信号線を介して読み出されるラインメモリ回路と、該ラインメモリ回路の画素信号を選択して第１の水平信号線に出力する水平走査回路とを有する第１の読み出し回路と、
前記垂直走査回路により選択された行の各画素のうち偶数列の画素からの画素信号が偶数列の列信号線を介して読み出されるラインメモリ回路と、該ラインメモリ回路の画素信号を選択して第２の水平信号線に出力する水平走査回路とを有する第２の読み出し回路と、
前記第１の読み出し回路を介し前記第１の水平信号線に出力される画素信号を増幅して出力する第１の増幅器と、
前記第２の読み出し回路を介し前記第２の水平信号線に出力される画素信号を増幅して出力する第２の増幅器と、
前記第１の増幅器および前記第２の増幅器を介して出力される画素信号を順次選択して一線化して出力する並列−直列変換回路と、
前記第１の増幅器と前記並列−直列変換回路との間に接続される第１のクランプ手段と、
前記第２の増幅器と前記並列−直列変換回路との間に接続される第２のクランプ手段とを有し、
前記第１の読み出し回路は、選択された行の奇数列の各画素からの画素信号を前記第１の増幅器に伝達するたびに前記第１の水平信号線に出力される画素信号間の混合防止のために当該画素信号をリセットする動作を行い、
前記第２の読み出し回路は、選択された行の偶数列の各画素からの画素信号を前記第２の増幅器に伝達するたびに前記第２の水平信号線に出力される画素信号間の混合防止のために当該画素信号をリセットする動作を行い、
前記第１のクランプ手段は、前記第１の増幅器の出力信号から前記第１および第２の読み出し回路ごとに発生するオフセットを除去するように、前記第１の読み出し回路による前記画素信号のリセット動作期間に、外部入力された基準電圧もしくは内部生成された基準電圧に前記第１の読み出し回路の出力信号に含まれるリセットレベルをクランプし、
前記第２のクランプ手段は、前記第２の増幅器の出力信号から前記第１および第２の読み出し回路ごとに発生するオフセットを除去するように、前記第２の読み出し回路による前記画素信号のリセット動作期間に、前記外部入力された基準電圧もしくは前記内部生成された基準電圧に前記第２の読み出し回路の出力信号に含まれるリセットレベルをクランプすることを特徴とする半導体固体撮像装置。