KR102307376B1 - 이미지 센싱 장치 및 그의 리드아웃 방법 - Google Patents
이미지 센싱 장치 및 그의 리드아웃 방법 Download PDFInfo
- Publication number
- KR102307376B1 KR102307376B1 KR1020150081057A KR20150081057A KR102307376B1 KR 102307376 B1 KR102307376 B1 KR 102307376B1 KR 1020150081057 A KR1020150081057 A KR 1020150081057A KR 20150081057 A KR20150081057 A KR 20150081057A KR 102307376 B1 KR102307376 B1 KR 102307376B1
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- dummy
- pixel
- column line
- row
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000004044 response Effects 0.000 claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 22
- 230000004913 activation Effects 0.000 claims description 16
- 230000003213 activating effect Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012358 sourcing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H04N5/374—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
- H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H04N5/335—
-
- H04N5/372—
-
- H04N5/3745—
Abstract
이미지 센싱 장치 및 그의 리드아웃 방법에 관한 것으로, 컬럼 라인에 접속되며, 리드아웃 구간 동안 픽셀신호를 상기 컬럼 라인을 통해 리드아웃하기 위한 액티브 픽셀; 및 상기 컬럼 라인에 접속되며, 상기 리드아웃 구간에 이웃하는 로우 미선택 구간 동안 상기 컬럼 라인을 상기 픽셀신호의 리셋 레벨에 대응하는 전압 레벨로 프리차지하기 위한 더미 픽셀을 포함하는 이미지 센싱 장치가 제공된다.
Description
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 이미지 센싱 장치 및 그의 리드아웃 방법에 관한 것이다.
이미지 센싱 장치는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 소자이다. 이미지 센싱 장치는 크게 CCD(Charge Coupled Device)를 이용한 이미지 센싱 장치와, CMOS(Complementary Metal Oxide Semiconductor)를 이용한 이미지 센싱 장치로 구분될 수 있다. 최근에는 아날로그 및 디지털 제어회로를 하나의 집적회로(IC) 위에 직접 구현할 수 있는 장점으로 인하여 CMOS를 이용한 이미지 센싱 장치가 많이 이용되고 있다.
한편, 이미지 센싱 장치는 리드아웃 속도를 향상시키기 위하여 컬럼 페러렐(column-parallel) 방식을 채택하고 있다. 즉, 이미지 센싱 장치는 로우 방향과 컬럼 방향으로 배열된 매트릭스 구조의 픽셀 어레이로부터 로우별로 복수의 픽셀신호를 리드아웃한다. 예컨대, 이미지 센싱 장치는 제1 로우 선택 시간 동안 제1 로우에 배열된 픽셀들로부터 픽셀신호들을 동시에 리드아웃하고, 제2 로우 선택 시간 동안 제2 로우에 배열된 픽셀들로부터 픽셀신호들을 동시에 리드아웃하며, (중략), 마지막 로우 선택 시간 동안 마지막 로우에 배열된 픽셀들로부터 픽셀신호들을 동시에 리드아웃한다.
도 1 에는 종래기술에 따른 이미지 센싱 장치의 리드아웃 방법을 설명하기 위한 타이밍도가 도시되어 있다. 이때, 도 1에는 어느 하나의 컬럼 라인, 즉 제1 컬럼 라인(COL1)를 통해 픽셀신호들을 리드아웃하는 과정만이 도시되어 있으며, 2 번의 로우 선택 시간에 대응하는 파형만이 도시되어 있음에 유의한다.
도 1을 참조하면, 이미지 센싱 장치는 제i 로우 선택 시간(ith_RT) 동안 제i 로우에 배치된 픽셀로부터 픽셀신호(VPXxi)를 제1 컬럼 라인(COL1)으로 리드아웃한다. 이를 더욱 자세하게 설명하면, 이미지 센싱 장치는 제i 로우 선택 시간(ith_RT) 중 제i 리셋 시간 동안 상기 제i 로우에 배치된 픽셀로부터 제i 리셋신호(VRSTxi)를 제i 픽셀신호(VPXxi)로써 제1 컬럼 라인(COL1)를 통해 리드아웃한 다음, 제i 로우 선택 시간(ith_RT) 중 제i 데이터 시간 동안 상기 제i 로우에 배치된 픽셀로부터 제i 데이터신호(VSIGxi)를 제i 픽셀신호(VPXxi)로써 제1 컬럼 라인(COL1)을 통해 리드아웃한다.
여기서, 상기 제i 로우 선택 시간(ith_RT)은 제i 선택제어신호(SXi)가 활성화된 시점부터 제i 선택제어신호(SXi)가 비활성화된 시점까지의 시간을 포함하고, 상기 제i 리셋 시간은 제i 리셋제어신호(RXi)가 활성화된 시점부터 제i 전송제어신호(TXi)가 활성화된 시점까지의 시간을 포함하고, 상기 제i 데이터 시간은 제i 전송제어신호(TXi)가 활성화된 시점부터 제i 선택제어신호(SXi)가 비활성화된 시점까지의 시간을 포함한다.
그리고, 이미지 센싱 장치는 제i+1 로우 선택 시간((i+1)th_RT) 동안 제i+1 로우에 배치된 픽셀로부터 픽셀신호(VPXxi)를 제1 컬럼 라인(COL1)으로 리드아웃한다. 이를 더욱 자세하게 설명하면, 이미지 센싱 장치는 제i+1 로우 선택 시간(ith_RT) 중 제i+1 리셋 시간 동안 상기 제i+1 로우에 배치된 픽셀로부터 제i+1 리셋신호(VRSTxi+1)를 제i+1 픽셀신호(VPXxi)로써 제1 컬럼 라인(COL1)을 통해 리드아웃한 다음, 제i+1 로우 선택 시간((i+1)th_RT) 중 제i+1 데이터 시간 동안 상기 제i 로우에 배치된 픽셀로부터 제i+1 데이터신호(VSIGxi+1)를 제i+1 픽셀신호(VPXxi+1)로써 제1 컬럼 라인(COL1)을 통해 리드아웃한다.
여기서, 상기 제i+1 로우 선택 시간((i+1)th_RT)은 제i+1 선택제어신호(SXi+1)가 활성화된 시점부터 제i+1 선택제어신호(SXi+1)가 비활성화된 시점까지의 시간을 포함하고, 상기 제i+1 리셋 시간은 제i+1 리셋제어신호(RXi+1)가 활성화된 시점부터 제i+1 전송제어신호(TXi+1)가 활성화된 시점까지의 시간을 포함하고, 상기 제i+1 데이터 시간은 제i+1 전송제어신호(TXi+1)가 활성화된 시점부터 제i+1 선택제어신호(SXi+1)가 비활성화된 시점까지의 시간을 포함한다.
한편, 이미지 센싱 장치는 제i 로우 선택 시간(ith_RT)과 제i+1 로우 선택 시간((i+1)th_RT) 사이에 제i 로우 미선택 시간(ith_UT)을 포함한다. 제i 로우 미선택 시간(ith_UT) 동안에는 제1 컬럼 라인(COL1)이 저전압(예:VSSPX) 레벨로 점차 낮아진다. 이는 상기 제i 로우에 배치된 픽셀과 제1 컬럼 라인(COL1)이 전기적으로 분리되면서 전류원(tail current source)만이 제1 컬럼 라인(COL1)에 접속되기 때문이다.
여기서, 제i 로우 미선택 시간(ith_UT)이 종료되고 제i+1 로우 선택 시간((i+1)th_RT)에 진입하면, 상기 이미지 센싱 장치는 제i+1 리셋신호(VRSTxi+1)를 제1 컬럼 라인(COL1)으로 리드아웃하기 시작한다. 이때, 제1 컬럼 라인(COL1)은 상기 저전압(예:VSSPX) 레벨에서 제i+1 리셋신호(VRSTxi+1)의 타겟 레벨까지 상승하는데 소비되는 세틀링 시간(settling time)을 가지게 된다. 상기 세틀링 시간은 제i+1 로우 선택 시간((i+1)th_RT)을 증가시키는 요인이 된다. 물론, 상기 세틀링 시간은 제i+1 로우 선택 시간((i+1)th_RT) 뿐만아니라, 모든 로우 선택 시간을 증가시키는 요인이 되며, 결국, 이미지 센싱 장치의 리드아웃 속도를 저하시키는 요인이 된다. 상기 세틀링 시간은 고해상도일수록 증가하기 때문에(점선), 상기 세틀링 시간을 줄일 수 있는 기술이 필요하다.
본 발명은 컬럼 라인으로 리드아웃되는 픽셀신호의 세틀링 타임(settling time)을 최소화할 수 있는 이미지 센싱 장치 및 그의 리드아웃 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 이미지 센싱 장치는, 리드아웃 구간 동안 픽셀신호를 리드아웃 라인을 통해 리드아웃하기 위한 픽셀; 및 상기 리드아웃 구간에 이웃하는 로우 미선택 구간 동안 상기 픽셀신호에 대응하는 전압 레벨로 상기 리드아웃 라인을 프리차지하기 위한 프리차지부를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 이미지 센싱 장치는, 컬럼 라인에 접속되며, 리드아웃 구간 동안 픽셀신호를 상기 컬럼 라인을 통해 리드아웃하기 위한 액티브 픽셀; 및 상기 컬럼 라인에 접속되며, 상기 리드아웃 구간에 이웃하는 로우 미선택 구간 동안 상기 컬럼 라인을 상기 픽셀신호의 리셋 레벨에 대응하는 전압 레벨로 프리차지하기 위한 더미 픽셀을 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 이미지 센싱 장치의 리드아웃 방법은, 로우 미선택 구간 동안 컬럼 라인을 픽셀신호의 리셋 레벨에 대응하는 전압 레벨로 프리차지하는 단계; 상기 로우 미선택 구간의 후기 구간 동안 상기 픽셀신호를 상기 리셋 레벨로 리셋하는 단계; 및 상기 로우 미선택 구간에 후속하는 리드아웃 구간 동안 상기 리셋 레벨로 리셋된 상기 픽셀신호를 상기 컬럼 라인을 통해 리드아웃하는 단계를 포함할 수 있다.
본 발명의 실시예는 컬럼 라인으로 리드아웃되는 픽셀신호의 세틀링 타임(settling time)을 최소화함에 따라 리드아웃 동작 타이밍을 앞당길 수 있으므로, 고속의 리드아웃 동작이 수행 가능한 효과가 있다.
도 1은 종래기술에 따른 이미지 센싱 장치의 리드아웃 방법을 설명하기 위한 타이밍도이다.
도 2는 본 발명의 비교예에 따른 이미지 센싱 장치의 구성도이다.
도 3은 도 2에 도시된 이미지 센싱 장치의 리드아웃 방법을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 실시예에 따른 이미지 센싱 장치의 블록 구성도이다.
도 5는 도 4에 도시된 이미지 센싱 장치에 포함된 복수의 컬럼 경로 중 어느 하나의 컬럼 경로를 보인 구성도이다.
도 6은 도 4에 도시된 이미지 센싱 장치의 리드아웃 방법을 설명하기 위한 타이밍도이다.
도 2는 본 발명의 비교예에 따른 이미지 센싱 장치의 구성도이다.
도 3은 도 2에 도시된 이미지 센싱 장치의 리드아웃 방법을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 실시예에 따른 이미지 센싱 장치의 블록 구성도이다.
도 5는 도 4에 도시된 이미지 센싱 장치에 포함된 복수의 컬럼 경로 중 어느 하나의 컬럼 경로를 보인 구성도이다.
도 6은 도 4에 도시된 이미지 센싱 장치의 리드아웃 방법을 설명하기 위한 타이밍도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2에는 본 발명의 비교예에 따른 이미지 센싱 장치의 구성도가 도시되어 있다. 이때, 도 1에는 설명의 편의를 위해 하나의 컬럼 경로에 대응하는 구성만이 도시되어 있음에 유의한다.
도 2를 참조하면, 이미지 센싱 장치(100)는 복수의 픽셀(110_1 ~ 110_N), 및 전류원(121), 프리차지부(123), 및 아날로그 디지털 컨버터(125)를 포함한다.
복수의 픽셀(110_1 ~ 110_Y)은 제1 컬럼 라인(COL1)에 병렬로 접속되며, 로우별 동작제어신호들(TXi, RXi, SXi)에 응답하여 복수의 픽셀신호를 순차적으로 제1 컬럼 라인(COL1)으로 출력한다.
여기서, 동작제어신호들(TXi, RXi, SXi)은 로우별로 할당된 제어신호들이다. 예컨대, 제1 동작제어신호들(TX1, RX1, RX2)은 제1 로우에 배열된 픽셀들에게 공통으로 입력되고, 제2 동작제어신호들(TX2, RX2, SX2)은 제2 로우에 배열된 픽셀들에게 공통으로 입력되고, (중략), 제Y 동작제어신호들(TXY, RXY, SXY)은 제Y 로우에 배열된 픽셀들에게 공통으로 입력된다.
복수의 픽셀(110_1 ~ 110_Y)은 각각의 동작제어신호들(TXi, RXi, SXi)에 응답하여 각각 할당된 로우 선택 시간 동안 리셋신호와 데이터신호를 픽셀신호로써 순차적으로 제1 컬럼 라인(COL1)으로 리드아웃한다. 예컨대, 제1 픽셀(110_1)은 제1 동작제어신호들(TX1, RX1, SX1)에 응답하여 제1 로우 선택 시간 동안 제1 리셋신호와 제1 데이터신호를 제1 픽셀신호로써 순차적으로 제1 컬럼 라인(COL1)으로 리드아웃하고, 제2 픽셀(110_2)은 제2 동작제어신호들(TX2, RX2, SX2 : 도면에 미도시)에 응답하여 제2 로우 선택 시간 동안 제2 리셋신호와 제2 데이터신호를 제2 픽셀신호로써 순차적으로 제1 컬럼 라인(COL1)으로 리드아웃하고, (중략) 제Y 픽셀(110_Y)은 제Y 동작제어신호들(TXY, RXY, SXY)에 응답하여 제Y 로우 선택 시간 동안 제Y 리셋신호와 제Y 데이터신호를 제Y 픽셀신호로써 순차적으로 제1 컬럼 라인(COL1)으로 리드아웃한다. 복수의 픽셀(110_1 ~ 110_Y)은 모두 동일한 구성을 가지므로, 제1 픽셀(110_1)만을 대표적으로 설명한다.
제1 픽셀(110_1)은 광 다이오드(PD)와, 제1 접속부(TXTr), 제2 접속부(RXTr), 제3 접속부(DXTr), 및 제4 접속부(SXTr)를 포함한다. 제1 접속부(TXTr)는 제1 동작제어신호들(TX1, RX1, SX1) 중 제1 전송제어신호(TX1)에 응답하여 광 다이오드(PD)와 플로팅 디퓨전 노드(FD)를 선택적으로 접속한다. 제2 접속부(RXTR)는 제1 동작제어신호들(TX1, RX1, SX1) 중 제1 리셋제어신호(RX1)에 응답하여 플로팅 디퓨전 노드(FD)와 고전압(VDDPX)단을 선택적으로 접속한다. 제3 접속부(TXTR)는 플로팅 디퓨전 노드(FD)에 차징된 전압 레벨에 따라 고전압(VDDPX)단과 선택 노드(SN)를 선택적으로 접속한다. 제4 접속부(SXTr)는 제1 동작제어신호들(TX1, RX1, SX1) 중 제1 선택제어신호(SX1)에 응답하여 선택 노드(NS)와 제1 컬럼 라인(COL1)을 선택적으로 접속한다. 상기와 같이 구성되는 제1 픽셀(110_1)은 제1 선택제어신호(SX1)에 응답하여 제1 컬럼 라인(COL1)에 전기적으로 접속된 상태에서, 제1 리셋제어신호(RX1)에 응답하여 플로팅 디퓨전 노드(FD)에 차징된 전압에 대응하는 상기 제1 리셋신호를 상기 제1 픽셀신호로써 제1 컬럼 라인(COL1)으로 리드아웃한 다음, 제1 전송제어신호(TX1)에 응답하여 플로팅 디퓨전 노드(FD)에 차징된 전압에 대응하는 상기 제1 데이터신호를 상기 제1 픽셀신호로써 제1 컬럼 라인(COL1)으로 리드아웃한다.
전류원(121)은 복수의 픽셀(110_1 ~ 110_Y)과 함께 소오스 팔로어(source follower)를 구성하며, 상기 소오스 팔로어의 tail current source 로서의 역할을 수행한다.
프리차지부(123)는 프리차지신호(SX_B)에 응답하여 상기 로우 선택 시간 사이의 로우 미선택 시간마다 제1 컬럼 라인(COL1)을 고전압(VDDPX)을 이용하여 프리차지한다. 여기서, 프리차지신호(SX_B)는 제1 내지 제Y 선택제어신호(SX1 ~ SXY)를 논리 합 연산한 신호의 반전신호를 포함한다.
아날로그 디지털 컨버터(125)는 제1 컬럼 라인(COL1)을 통해 순차적으로 리드아웃되는 복수의 픽셀신호를 디지털신호로 변환한다.
이하, 상기와 같이 구성되는 이미지 센싱 장치(100)의 동작을 도 3을 참조하여 설명한다.
도 3에는 이미지 센싱 장치(100)의 리드아웃 방법을 설명하기 위한 타이밍도가 도시되어 있다. 이때, 도 3에는 설명의 편의를 위해 제1 컬럼 라인(COL1)를 통해 픽셀신호들을 리드아웃하는 과정만이 도시되어 있으며, 2 번의 로우 선택 시간에 대응하는 파형만이 도시되어 있음에 유의한다.
도 3을 참조하면, 이미지 센싱 장치(100)는 제i 로우 선택 시간(ith_RT) 동안 제i 로우에 배치된 제i 픽셀(110_i)로부터 제i 픽셀신호(VPXxi)를 제1 컬럼 라인(COL1)으로 리드아웃한다. 이를 더욱 자세하게 설명하면, 제i 픽셀(110_i)은 제i 리셋제어신호(RXi)에 응답하여 제i 로우 선택 시간(ith_RT) 중 제i 리셋 시간 동안 제i 리셋신호(VRSTxi)를 제i 픽셀신호(VPXxi)로써 제1 컬럼 라인(COL1)으로 리드아웃한 다음, 제i 전송제어신호(TXi)에 응답하여 제i 로우 선택 시간(ith_RT) 중 제i 데이터 시간 동안 제i 데이터신호(VSIGxi)를 제i 픽셀신호(VPXxi)로써 제1 컬럼 라인(COL1)으로 리드아웃한다.
여기서, 제i 로우 선택 시간(ith_RT)은 제i 선택제어신호(SXi)가 활성화된 시점부터 제i 선택제어신호(SXi)가 비활성화된 시점까지의 시간을 포함하고, 상기 제i 리셋 시간은 제i 리셋제어신호(RXi)가 활성화된 시점부터 제i 전송제어신호(TXi)가 활성화된 시점까지의 시간을 포함하고, 상기 제i 데이터 시간은 제i 전송제어신호(TXi)가 활성화된 시점부터 제i 선택제어신호(SXi)가 비활성화된 시점까지의 시간을 포함한다.
그리고, 이미지 센싱 장치(100)는 제i 로우 미선택 시간(ith_UT) 동안 제i 픽셀(110_i)을 전기적으로 분리한 상태에서 제1 컬럼 라인(COL1)을 고전압(VDDPX)으로 프리차지한다. 즉, 프리차지부(123)는 프리차지신호(SX_B)에 응답하여 제i 로우 미선택 시간(ith_UT) 동안 제1 컬럼 라인(COL1)을 고전압(VDDPX)을 이용하여 프리차지한다.
그런 다음, 이미지 센싱 장치(100)는 제i+1 로우 선택 시간((i+1)th_RT) 동안 제i+1 로우에 배치된 제i+1 픽셀(110_i+1)로부터 제i+1 픽셀신호(VPXxi+1)를 제1 컬럼 라인(COL1)으로 리드아웃한다. 이를 더욱 자세하게 설명하면, 제i+1 픽셀(110_i+1)은 제i+1 리셋제어신호(RXi+1)에 응답하여 제i+1 로우 선택 시간((i+1)th_RT) 중 제i+1 리셋 시간 동안 제i+1 리셋신호(VRSTxi+1)를 제i+1 픽셀신호(VPXxi+1)로써 제1 컬럼 라인(COL1)으로 리드아웃한 다음, 제i+1 전송제어신호(TXi+1)에 응답하여 제i+1 로우 선택 시간((i+1)th_RT) 중 제i+1 데이터 시간 동안 제i+1 데이터신호(VSIGxi+1)를 제i+1 픽셀신호(VPXxi+1)로써 제1 컬럼 라인(COL1)으로 리드아웃한다.
여기서, 제i+1 로우 선택 시간((i+1)th_RT)은 제i+1 선택제어신호(SXi+1)가 활성화된 시점부터 제i+1 선택제어신호(SXi+1)가 비활성화된 시점까지의 시간을 포함하고, 상기 제i+1 리셋 시간은 제i+1 리셋제어신호(RXi+1)가 활성화된 시점부터 제i+1 전송제어신호(TXi+1)가 활성화된 시점까지의 시간을 포함하고, 상기 제i+1 데이터 시간은 제i+1 전송제어신호(TXi+1)가 활성화된 시점부터 제i+1 선택제어신호(SXi+1)가 비활성화된 시점까지의 시간을 포함한다.
그리고, 도면에는 잘 도시되지 않았지만, 이미지 센싱 장치(100)는 제i+1 로우 미선택 시간((i+1)th_UT) 동안 제i+1 픽셀(110_i+1)을 전기적으로 분리한 상태에서 제1 컬럼 라인(COL1)을 고전압(VDDPX)을 이용하여 프리차지한다. 즉, 프리차지부(123)는 프리차지신호(SX_B)에 응답하여 제i+1 로우 미선택 시간((i+1)th_UT) 동안 제1 컬럼 라인(COL1)을 고전압(VDDPX)을 이용하여 프리차지한다.
이와 같은 비교예에 따르면, 이미지 센싱 장치(100)는 로우 미선택 시간(예:ith_UT) 동안 컬럼 라인(예:COLj)을 고전압(VDDPX)을 이용하여 프리차지함으로써 다음 로우 선택 시간(예:(i+1)th_RT)에 리드아웃되는 리셋신호(예:VRSTxi+1)의 세틀링 시간(settling time)을 줄일 수 있는 이점이 있다.
그러나, 상기 비교예에 따른 이미지 센싱 장치(100)는 다음과 같은 문제점이 있으며, 제i+1 픽셀(110_i+1)을 예로 들어 설명한다.
제i+1 픽셀(110_i+1)로부터 리드아웃되는 제i+1 리셋신호(VRSRxi+1)는 실질적으로 제i+1 픽셀(110_1)에 포함된 제3 접속부(DXTr)에 의해 생성되고, 제1 컬럼 라인(COL1)은 프리차지부(123)에 의해 프리차지된다. 이때, 제3 접속부(DXTri+1)와 프리차지부(123)는 고전압(VDDPX)을 소오싱하는 NMOS 트랜지스터로 구현된다. 그런데, 제3 접속부(DXTri+1)에 대응하는 NMOS 트랜지스터의 문턱전압과 프리차지부(123)에 대응하는 NMOS 트랜지스터의 문턱전압이 서로 상이하다. 예컨대, 프리차지부(123)에 대응하는 NMOS 트랜지스터의 문턱전압은 제3 접속부(DXTri+1)에 대응하는 NMOS 트랜지스터의 문턱전압보다 높다. 이는 픽셀에 포함된 트랜지스터와 픽셀 이외의 회로에 포함된 트랜지스터는 서로 다른 공정을 통해 만들어 지기 때문이다. 설령 문턱전압을 서로 유사하게 설계했더라도 제i+1 리셋신호(VRSRxi+1)를 생성하는 제3 접속부(DXTr+1)의 주변 회로 환경(또는 조건)과 프리차지부(123)의 주변 회로 환경(또는 조건)이 서로 상이하다.
상기과 같은 이유로 인해 프리차지부(123)는 제i+1 리셋신호(VRSRxi+1)와 유사한 전압 레벨로 제1 컬럼 라인(COL1)을 프리차지할 수 없다. 따라서, 제i+1 리셋신호(VRSRxi+1)의 세틀링 시간을 줄이는데 한계가 있다.
이에, 본 발명의 실시예에서는 로우 미선택 시간 동안 리셋신호와 유사한 전압 레벨로 프리차지할 수 있는 이미지 센싱 장치를 제공한다.
도 4에는 본 발명의 실시예에 따른 이미지 센싱 장치의 블록 구성도가 도시되어 있다.
도 4를 참조하면, 이미지 센싱 장치(200)는 더미 픽셀 영역(210), 액티브 픽셀 영역(220), 및 리드아웃 회로 영역(230)을 포함할 수 있다.
더미 픽셀 영역(210)은 복수의 더미 픽셀을 포함할 수 있다. 예컨대, 더미 픽셀 영역(210)은 하나의 로우에 배열된 1*X 개의 더미 픽셀, 즉 제1 내지 제X 더미 픽셀을 포함할 수 있다. 상기 제1 내지 제X 더미 픽셀은 액티브 픽셀 영역(210)에 접속된 제1 내지 제X 컬럼 라인에 각각 접속될 수 있다. 이와 같이 구성되는 더미 픽셀 영역(210)은 로우 미선택 구간마다 픽셀신호의 초기 전압 레벨(또는 리셋 레벨)에 대응하는 전압 레벨로 상기 제1 내지 제X 컬럼 라인을 프리차지할 수 있다. 다시 말해, 더미 픽셀 영역(210)은 상기 픽셀신호의 리셋신호와 유사한 레벨로 상기 제1 내지 제X 컬럼 라인을 프리차지할 수 있다.
액티브 픽셀 영역(220)은 제1 내지 제Y 로우와 제1 내지 제X 컬럼으로 배열된 X*Y 개의 픽셀을 포함할 수 있다. 액티브 픽셀 영역(220)은 로우별 픽셀신호들을 순차적으로 리드아웃할 수 있다. 예컨대, 액티브 픽셀 영역(220)은 제1 로우 선택 시간 동안 제1 로우에 배열된 제1 내지 제X 픽셀로부터 제1 내지 제X 픽셀신호를 상기 제1 내지 제X 컬럼 라인으로 동시에 리드아웃할 수 있고, 제2 로우 선택 시간 동안 제2 로우에 배열된 제1 내지 제X 픽셀로부터 제1 내지 제X 픽셀신호를 상기 제1 내지 제X 컬럼 라인으로 동시에 리드아웃할 수 있고, (중략), 제Y 로우 선택 시간 동안 제Y 로우에 배열된 제1 내지 제X 픽셀로부터 제1 내지 제X 픽셀신호를 상기 제1 내지 제X 컬럼 라인으로 동시에 리드아웃 할 수 있다.
여기서, 각각의 픽셀신호는 리셋신호와 데이터신호를 포함할 수 있으며, 상기 리셋신호가 상기 픽셀신호로써 먼저 리드아웃된 다음 상기 데이터신호가 상기 픽셀신호로써 리드아웃될 수 있다.
리드아웃 회로 영역(230)은 상기 제1 내지 제X 컬럼 라인을 통해 리드아웃되는 상기 제1 내지 제X 픽셀신호를 디지털신호로 변환할 수 있다.
도 5에는 도 4에 도시된 더미 픽셀 영역(210), 액티브 픽셀 영역(220), 및 리드아웃 회로 영역(230)의 내부 구성도가 도시되어 있다. 이때, 도 5에는 설명의 편의를 위해 제1 내지 제X 컬럼 경로 중 제1 컬럼 경로에 대응하는 구성만이 도시되어 있음에 유의한다.
도 5를 참조하면, 더미 픽셀 영역(220)은 상기 제1 컬럼 경로에 대응하는 제1 더미 픽셀(210_1)을 포함할 수 있다. 제1 더미 픽셀(210_1)은 제1 컬럼 라인(COL1)에 접속될 수 있다. 제1 더미 픽셀(210_1)은 상기 로우 미선택 구간마다 상기 리셋신호와 유사한 전압 레벨로 상기 제1 컬럼 라인(COL1)을 프리차지하기 위한 프리차지부로서의 역할을 수행할 수 있다. 이를 위하여 제1 더미 픽셀(210_1)은 후술하는 제1 내지 제Y 액티브 픽셀(220_1 ~ 220_Y)과 동일한 구성으로 설계될 수 있다.
예컨대, 제1 더미 픽셀(210_1)은 더미 광 다이오드(DPD), 제1 더미 접속부(DTXTr), 제2 더미 접속부(DRXTr), 제3 더미 접속부(DDXTr), 및 제4 더미 접속부(DSXTr)를 포함할 수 있다. 제1 더미 접속부(DTXTr)는 더미 전송제어신호(DTX)에 응답하여 더미 광 다이오드(DPD)와 더미 플로팅 디퓨전 노드(DFD)를 접속할 수 있다. 예컨대, 더미 전송제어신호(DTX)는 저전압(VSSPX) 레벨로 고정된 신호일 수 있다. 그렇기 때문에, 제1 더미 접속부(DTXTr)는 지속적으로 턴오프(turn off) 상태를 유지할 수 있다. 제2 더미 접속부(DRXTr)는 더미 리셋제어신호(DRX)에 응답하여 더미 플로팅 디퓨전 노드(DFD)와 고전압(VDDPX)단을 접속할 수 있다. 예컨대, 더미 리셋제어신호(DRX)는 고전압(VDDPX) 레벨로 고정된 신호일 수 있다. 그렇기 때문에, 제2 더미 접속부(DRXTr)는 지속적으로 턴온(turn on) 상태를 유지할 수 있다. 제3 더미 접속부(DDXTr)는 더미 플로팅 디퓨전 노드(DFD)에 차징된 전압 레벨에 따라 고전압(VDDPX)단과 더미 선택 노드(DSN)를 접속할 수 있다. 제4 더미 접속부(DSXTr)는 더미 선택제어신호(DSX)에 응답하여 더미 선택 노드(DSN)와 제1 컬럼 라인(COL1)을 접속할 수 있다. 예컨대, 더미 선택제어신호(DSX)는 후술하는 제1 내지 제Y 선택제어신호(SX1 ~ SXY)를 논리 합 연산한 신호의 반전신호일 수 있다.
액티브 픽셀 영역(220)은 상기 제1 컬럼 경로에 대응하는 제1 내지 제Y 액티브 픽셀(220_1 ~ 220_Y)을 포함할 수 있다. 제1 내지 제Y 액티브 픽셀(220_1 ~ 220_Y)은 제1 내지 제Y 로우에 배치된 제1 액티브 픽셀들을 말한다. 제1 내지 제Y 액티브 픽셀(220_1 ~ 220_Y)은 전술한 비교예의 제1 내지 제Y 픽셀(110_1 ~ 110_Y)과 동일한 구성일 수 있다. 제1 내지 제Y 액티브 픽셀(220_1 ~ 220_Y)은 제1 컬럼 라인(COL1)에 병렬로 접속될 수 있다. 제1 내지 제Y 액티브 픽셀(220_1 ~ 220_Y)은 제1 내지 제Y 픽셀신호를 순차적으로 제1 컬럼 라인(COL1)으로 리드아웃할 수 있다. 여기서, 제1 내지 제Y 픽셀신호는 제1 내지 제Y 리셋신호와 제1 내지 제Y 데이터신호를 포함할 수 있다. 제1 내지 제Y 액티브 픽셀(220_1 ~ 220_Y)은 모두 동일한 구성을 가질 수 있으므로, 이하에서는 제1 액티브 픽셀(220_1)만을 대표적으로 설명한다.
예컨대, 제1 액티브 픽셀(220_1)은 광 다이오드(PD), 제1 접속부(TXTr), 제2 접속부(RXTr), 제3 접속부(DXTr), 및 제4 접속부(SXTr)를 포함할 수 있다. 제1 접속부(TXTr)는 제1 전송제어신호(TX1)에 응답하여 광 다이오드(PD)와 플로팅 디퓨전 노드(FD)를 접속할 수 있다. 제2 접속부(RXTr)는 제1 리셋제어신호(RX1)에 응답하여 플로팅 디퓨전 노드(FD)와 고전압(VDDPX)단을 접속할 수 있다. 제3 접속부(DXTr)는 플로팅 디퓨전 노드(FD)에 차징된 전압 레벨에 따라 고전압(VDDPX)단과 선택 노드(SN)를 접속할 수 있다. 제4 접속부(SXTr)는 제1 선택제어신호(SX1)에 응답하여 선택 노드(SN)와 제1 컬럼 라인(COL1)을 접속할 수 있다.
리드아웃 회로 영역(230)은 상기 제1 컬럼 경로에 대응하는 제1 전류원(231), 및 제1 아날로그 디지털 컨버터(233)를 포함할 수 있다. 제1 전류원(231)은 제1 컬럼 라인(COL1)에 접속될 수 있다. 제1 전류원(231)은 로우 선택 시간마다 제1 내지 제Y 액티브 픽셀(220_1 ~ 220_Y) 중 어느 하나와 함께 소오스 팔로어(source follower)를 구성할 수 있고, 로우 미선택 시간마다 제1 더미 픽셀(210_1)와 함께 상기 소오스 팔로어를 구성할 수 있다. 제1 전류원(231)은 상기 소오스 팔로어의 tail current source 로서의 역할을 수행할 수 있다. 아날로그 디지털 컨버터(233)는 제1 컬럼 라인(COL1)을 통해 순차적으로 리드아웃되는 제1 내지 제Y 픽셀신호를 디지털신호로 변환할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 이미지 센싱 장치의 동작을 도 6을 참조하여 설명한다.
도 6에는 본 발명의 실시예에 따른 이미지 센싱 장치(200)의 리드아웃 방법을 설명하기 위한 타이밍도가 도시되어 있다. 이때, 도 6에는 제1 컬럼 라인(COL1)를 통해 픽셀신호들을 리드아웃하는 과정만이 도시되어 있으며, 2 번의 로우 선택 시간에 대응하는 파형만이 도시되어 있음에 유의한다.
도 6을 참조하면, 이미지 센싱 장치(200)는 제i 로우 선택 시간(ith_RT) 동안 제i 로우에 배치된 제i 액티브 픽셀(220_i)로부터 제i 픽셀신호(VPXxi)를 제1 컬럼 라인(COL1)으로 리드아웃할 수 있다. 이를 더욱 자세하게 설명하면, 제i 액티브 픽셀(220_i)은 제i 리셋제어신호(RXi)와 제i 선택제어신호(SXi)에 응답하여 제i 로우 선택 시간(ith_RT) 중 제i 리셋 시간 동안 제i 리셋신호(VRSTxi)를 제i 픽셀신호(VPXxi)로써 제1 컬럼 라인(COL1)으로 리드아웃한 다음, 제i 전송제어신호(TXi)에 응답하여 제i 로우 선택 시간(ith_RT) 중 제i 데이터 시간 동안 제i 데이터신호(VSIGxi)를 제i 픽셀신호(VPXxi)로써 제1 컬럼 라인(COL1)으로 리드아웃할 수 있다.
이때, 제i 리셋제어신호(RXi)는 제i 선택제어신호(SXi)보다 먼저 활성화될 수 있다. 아울러, 제i 리셋제어신호(RXi)는 제i 선택제어신호(SXi)가 활성화된 다음 비활성화될 수 있다. 다시 말해, 제i 리셋제어신호(RXi)의 활성화 구간과 제i 선택제어신호(SXi)의 활성화 구간은 일부 오버랩되는 구간이 존재할 수 있다. 이 오버랩되는 구간에 대해서는 아래에서 더 자세하게 설명하기로 한다.
참고로, 제i 로우 선택 시간(ith_RT)은 제i 선택제어신호(SXi)가 활성화된 시점부터 제i 선택제어신호(SXi)가 비활성화된 시점의 시간을 포함할 수 있고, 상기 제i 리셋 시간은 제i 선택제어신호(SXi)가 활성화된 시점부터 제i 전송제어신호(TXi)가 활성화된 시점까지의 시간을 포함할 수 있으며, 상기 제i 데이터 시간은 제i 전송제어신호(TXi)가 활성화된 시점부터 제i 선택제어신호(SXi)가 비활성화된 시점까지의 시간을 포함할 수 있다.
그리고, 이미지 센싱 장치(200)는 제i 로우 미선택 시간(ith_UT) 동안 제i 픽셀(220_i)을 전기적으로 분리한 상태에서 고전압(VDDPX)을 이용하여 제1 컬럼 라인(COL1)을 프리차지할 수 있다. 즉, 제1 더미 픽셀(210_1)은 제3 더미 제어신호(DSX1)에 응답하여 제i 로우 미선택 시간(ith_UT) 동안 고전압(VDDPX)을 이용하여 제1 컬럼 라인(COL1)을 프리차지할 수 있다. 특히, 제1 더미 픽셀(210_1)은 제1 내지 제Y 액티브 픽셀(220_1 ~ 220_Y)과 동일한 구성을 가짐에 따라 후술하는 제i+1 액티브 픽셀(220_i+1)로부터 리드아웃되는 제i+1 리셋신호(VRSTxi+1)와 유사한 전압 레벨로 제1 컬럼 라인(COL1)을 프리차지할 수 있다.
그런 다음, 이미지 센싱 장치(200)는 제i+1 로우 선택 시간((i+1)th_RT) 동안 제i+1 로우에 배치된 제i+1 액티브 픽셀(220_i+1)로부터 제i+1 픽셀신호(VPXxi+1)를 제1 컬럼 라인(COL1)으로 리드아웃할 수 있다. 이를 더욱 자세하게 설명하면, 제i+1 액티브 픽셀(220_i+1)은 제i+1 리셋제어신호(RXi+1)에 응답하여 제i+1 로우 선택 시간((i+1)th_RT) 중 제i+1 리셋 시간 동안 제i+1 리셋신호(VRSTxi+1)를 제i+1 픽셀신호(VPXxi+1)로써 제1 컬럼 라인(COL1)으로 리드아웃한 다음, 제i+1 전송제어신호(TXi+1)에 응답하여 제i+1 로우 선택 시간((i+1)th_RT) 중 제i+1 데이터 시간 동안 제i+1 데이터신호(VSIGxi+1)를 제i+1 픽셀신호(VPXxi+1)로써 제1 컬럼 라인(COL1)으로 리드아웃할 수 있다.
이때, 제i+1 리셋제어신호(RXi+1)는 제i+1 선택제어신호(SXi+1)보다 먼저 활성화될 수 있다. 아울러, 제i+1 리셋제어신호(RXi+1)는 제i+1 선택제어신호(SXi+1)가 활성화된 다음 비활성화될 수 있다. 다시 말해, 제i 리셋제어신호(RXi)의 활성화 구간 중 일부는 더미 선택제어신호(DSX)의 활성화 구간 중 후기 일부 구간과 오버랩될 수 있고, 제i 리셋제어신호(RXi)의 활성화 구간 중 나머지 일부는 제i 선택제어신호(SXi+1)의 활성화 구간 중 초기 일부 구간과 오버랩될 수 있다. 이는 제1 컬럼 라인(COL1)이 제i 로우 미선택 시간(ith_UT) 동안 제i+1 리셋신호(VRSTxi+1)에 대응하는 전압 레벨로 프리차지되어 있으므로 상기 제i+1 리셋 시간 동안 제i+1 리셋신호(VRSTxi+1)의 세틀링 시간이 필요하지 않기 때문이며, 제i 로우 미선택 시간(ith_UT)이 종료되는 시점 또는 제i+1 로우 선택 시간((i+1)th_RT)이 시작되는 시점에 제1 컬럼 라인(COL1)이 제i+1 리셋신호(VRSTxi+1)에 대응하는 전압 레벨로 유지될 수 있도록 하기 위함이다.
참고로, 제i+1 로우 선택 시간((i+1)th_RT)은 제i+1 선택제어신호(SXi+1)가 활성화된 시점부터 제i+1 선택제어신호(SXi+1)가 비활성화된 시점의 시간을 포함할 수 있고, 상기 제i+1 리셋 시간은 제i+1 선택제어신호(SXi+1)가 활성화된 시점부터 제i+1 전송제어신호(TXi+1)가 활성화된 시점까지의 시간을 포함할 수 있으며, 상기 제i+1 데이터 시간은 제i+1 전송제어신호(TXi+1)가 활성화된 시점부터 제i+1 선택제어신호(SXi+1)가 비활성화된 시점까지의 시간을 포함할 수 있다.
그리고, 이미지 센싱 장치(200)는 도면에 미도시되어 있지만, 제i+1 로우 미선택 시간((i+1)th_UT) 동안 제i+1 픽셀(220_i+1)을 전기적으로 분리한 상태에서 고전압(VDDPX)을 이용하여 제1 컬럼 라인(COL1)을 프리차지할 수 있다. 특히, 제1 더미 픽셀(210_1)은 도면에 미도시되어 있지만, 제3 더미 제어신호(DSX1)에 응답하여 제i+2 액티브 픽셀(220_i+2)로부터 리드아웃되는 제i+2 리셋신호(VRSTxi+2)와 유사한 전압 레벨로 제1 컬럼 라인(COL1)을 프리차지할 수 있을 것이다.
이와 같은 실시예에 따르면, 이미지 센싱 장치는 리셋신호의 세틀링 시간이 필요없기 때문에 리셋제어신호의 활성화 구간을 앞당길 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 본 발명의 실시예에서는 도면상 더미 픽셀 영역이 액티브 픽셀 영역의 상부에 구비된 것으로 예를 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 상기 더미 픽셀 영역이 액티브 픽셀 영역의 중간에 구비될 수도 있고 액티브 픽셀 영역의 하부에 구비될 수도 있다.
또한, 본 발명의 실시예에서는 프리차지부로서 더미 픽셀을 포함하는 것으로 예를 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 액티브 픽셀을 모사한 레플리카 회로를 프리차지부로서 포함할 수도 있다.
200 : 이미지 센싱 장치 210 : 더미 픽셀 영역
220 : 액티브 픽셀 영역 230 : 리드아웃 회로 영역
220 : 액티브 픽셀 영역 230 : 리드아웃 회로 영역
Claims (16)
- 제1 로우 선택 시간 - 제1 선택제어신호의 활성화 구간에 대응함 - 동안, 복수의 액티브 픽셀 중 제1 로우와 컬럼라인에 접속된 제1 액티브 픽셀의 제1 픽셀신호를 상기 컬럼라인을 통해 리드아웃하는 단계;
상기 복수의 액티브 픽셀과 동일한 구성을 가지며 상기 컬럼라인에 접속된 더미 픽셀을 이용하여, 상기 제1 액티브 픽셀로부터 리드아웃되는 리셋신호에 대응하는 전압 레벨로 상기 컬럼라인을 프리차지하는 단계;
제2 액티브 픽셀을 위한 제2 리셋제어신호의 활성화 구간 중 일부 구간이 더미 선택제어신호의 활성화 구간 중 후기 구간과 오버랩되고 상기 제2 리셋제어신호의 활성화 구간 중 나머지 구간이 상기 제2 액티브 픽셀을 위한 제2 선택제어신호의 활성화 구간 중 초기 구간과 오버랩되도록, 상기 제2 선택제어신호보다 상기 제2 리셋제어신호가 먼저 활성화되는 단계; 및
제2 로우 선택 시간 - 상기 제2 선택제어신호의 활성화 구간에 대응함 - 동안, 제2 로우와 상기 컬럼라인 - 상기 제1 액티브 픽셀로부터 리드아웃되는 상기 리셋신호에 대응하는 상기 전압 레벨로 프리차지됨 - 에 접속된 상기 제2 액티브 픽셀의 제2 픽셀신호를 상기 컬럼라인을 통해 리드아웃하는 단계
를 포함하는 이미지 센싱 장치의 리드아웃 방법.
- 삭제
- 삭제
- 삭제
- 컬럼 라인에 접속되며, 리드아웃 구간 동안 픽셀신호를 상기 컬럼 라인을 통해 리드아웃하기 위한 액티브 픽셀; 및
상기 컬럼 라인에 접속되며, 상기 리드아웃 구간에 이웃하는 로우 미선택 구간 동안 상기 컬럼 라인을 상기 픽셀신호의 초기 전압 레벨에 대응하는 전압 레벨로 프리차지하기 위한 더미 픽셀을 포함하고,
상기 액티브 픽셀은,
광 다이오드;
제1 제어신호에 응답하여 상기 광 다이오드와 디퓨전 노드를 접속하기 위한 제1 접속부;
제2 제어신호에 응답하여 상기 디퓨전 노드와 고전압단을 접속하기 위한 제2 접속부;
상기 디퓨전 노드에 차징된 전압 레벨에 따라 상기 고전압단과 선택 노드를 접속하기 위한 제3 접속부; 및
제3 제어신호에 응답하여 상기 선택 노드와 상기 컬럼 라인을 접속하기 위한 제4 접속부를 포함하고,
상기 더미 픽셀은,
더미 광 다이오드;
제1 더미 제어신호에 응답하여 상기 더미 광 다이오드와 더미 플로팅 디퓨전 노드를 접속하기 위한 제1 더미 접속부;
제2 더미 제어신호에 응답하여 상기 더미 플로팅 디퓨전 노드와 상기 고전압단을 접속하기 위한 제2 더미 접속부;
상기 더미 플로팅 디퓨전 노드에 차징된 전압 레벨에 따라 상기 고전압단과 더미 선택 노드를 접속하기 위한 제3 더미 접속부; 및
제3 더미 제어신호에 응답하여 상기 더미 선택 노드와 상기 컬럼 라인을 접속하기 위한 제4 더미 접속부를 포함하는 이미지 센싱 장치.
- ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제5항에 있어서,
상기 리드아웃 구간은 상기 로우 미선택 구간에 후속되는 이미지 센싱 장치.
- 삭제
- ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제5항에 있어서,
상기 제2 제어신호는 상기 제3 제어신호보다 먼저 활성되는 이미지 센싱 장치.
- ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제8항에 있어서,
상기 제2 제어신호의 활성화 구간과 상기 제3 제어신호의 활성화 구간은 일부 오버랩되는 이미지 센싱 장치.
- 삭제
- ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제5항에 있어서,
상기 제1 더미 제어신호는 제1 전압 레벨로 고정된 신호를 포함하고,
상기 제2 더미 제어신호는 제2 전압 레벨로 고정된 신호를 포함하는 이미지 센싱 장치.
- ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제11항에 있어서,
상기 제1 전압 레벨은 저전압 레벨에 대응하고,
상기 제2 전압 레벨은 고전압 레벨에 대응하는 이미지 센싱 장치.
- ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제5항에 있어서,
상기 제3 더미 제어신호는 상기 로우 미선택 구간 동안 활성화되는 이미지 센싱 장치.
- 로우 미선택 구간 동안 컬럼 라인을 픽셀신호의 리셋 레벨에 대응하는 전압 레벨로 프리차지하는 단계;
상기 로우 미선택 구간 동안 플로팅 디퓨전 노드를 예정된 전압으로 미리 차징하는 단계; 및
상기 로우 미선택 구간에 후속하는 로우 선택 구간 동안 상기 플로팅 디퓨전 노드에 차징된 전압 레벨에 대응하는 상기 픽셀신호를 상기 컬럼 라인을 통해 리드아웃하는 단계를 포함하고,
상기 픽셀신호의 리셋 레벨에 대응하는 전압 레벨로 프리차지하는 단계는,
더미 플로팅 디퓨전 노드를 상기 예정된 전압으로 차징하는 단계; 및
상기 더미 플로팅 디퓨전 노드에 차징된 전압 레벨에 대응하는 상기 픽셀신호의 리셋 레벨로 상기 컬럼 라인을 프리차지하는 단계를 포함하는 이미지 센싱 장치의 리드아웃 방법.
- 삭제
- ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈제14항에 있어서,
상기 플로팅 디퓨전 노드를 상기 예정된 전압으로 미리 차징하는 단계는, 상기 로우 미선택 구간의 후기 일부 구간부터 상기 로우 선택 구간의 초기 일부 구간까지 실시되는 이미지 센싱 장치의 리드아웃 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150081057A KR102307376B1 (ko) | 2015-06-09 | 2015-06-09 | 이미지 센싱 장치 및 그의 리드아웃 방법 |
US14/921,092 US11070759B2 (en) | 2015-06-09 | 2015-10-23 | Image sensing device comprising dummy pixel row and active pixel rows coupled to read-out column line, and using a high speed active pixel row read-out method that reduces settling time by precharging the column line during a dummy pixel row selection time between active pixel row selection times |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150081057A KR102307376B1 (ko) | 2015-06-09 | 2015-06-09 | 이미지 센싱 장치 및 그의 리드아웃 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160145218A KR20160145218A (ko) | 2016-12-20 |
KR102307376B1 true KR102307376B1 (ko) | 2021-10-06 |
Family
ID=57517468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150081057A KR102307376B1 (ko) | 2015-06-09 | 2015-06-09 | 이미지 센싱 장치 및 그의 리드아웃 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11070759B2 (ko) |
KR (1) | KR102307376B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120218451A1 (en) | 2011-02-28 | 2012-08-30 | Vijay Rajasekaran | Imaging pixels with dummy transistors that reduce reset charge injection |
US20150319388A1 (en) | 2014-05-02 | 2015-11-05 | Canon Kabushiki Kaisha | Driving method for an image pickup apparatus, image pickup apparatus, and image pickup system |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6140630A (en) * | 1998-10-14 | 2000-10-31 | Micron Technology, Inc. | Vcc pump for CMOS imagers |
KR100397663B1 (ko) * | 2000-06-23 | 2003-09-13 | (주) 픽셀플러스 | 데이터 입출력선이 리셋 모드의 전압으로 유지되는 씨모스 이미지 센서 |
JP4713997B2 (ja) * | 2005-10-28 | 2011-06-29 | 株式会社東芝 | 固体撮像装置 |
US7619671B2 (en) * | 2006-07-18 | 2009-11-17 | Aptina Imaging Corporation | Method, apparatus and system for charge injection suppression in active pixel sensors |
JP4425950B2 (ja) * | 2007-06-01 | 2010-03-03 | シャープ株式会社 | 固体撮像装置および電子情報機器 |
JP5108713B2 (ja) * | 2008-10-10 | 2012-12-26 | パナソニック株式会社 | 固体撮像装置及び撮像装置 |
US20100271517A1 (en) * | 2009-04-24 | 2010-10-28 | Yannick De Wit | In-pixel correlated double sampling pixel |
JP5218309B2 (ja) * | 2009-07-14 | 2013-06-26 | ソニー株式会社 | 固体撮像素子およびその制御方法、並びにカメラシステム |
JP5521745B2 (ja) * | 2010-04-28 | 2014-06-18 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びにカメラシステム |
KR101139477B1 (ko) | 2010-06-25 | 2012-04-30 | 에스케이하이닉스 주식회사 | 이미지 센서 |
JP5558278B2 (ja) * | 2010-09-10 | 2014-07-23 | 株式会社東芝 | 固体撮像装置 |
JP2013106206A (ja) * | 2011-11-14 | 2013-05-30 | Canon Inc | 固体撮像装置 |
DE102011120099A1 (de) * | 2011-12-02 | 2013-06-06 | Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg | Bildsensor und Verfahren zum Auslesen eines Bildsensors |
JP2014209696A (ja) * | 2012-07-23 | 2014-11-06 | ソニー株式会社 | 固体撮像装置、信号読み出し方法、および電子機器 |
JP6174902B2 (ja) * | 2012-09-14 | 2017-08-02 | キヤノン株式会社 | 固体撮像装置及びカメラ |
JP2015139081A (ja) * | 2014-01-22 | 2015-07-30 | ソニー株式会社 | イメージセンサ、駆動方法、及び、電子機器 |
JP6305818B2 (ja) * | 2014-04-23 | 2018-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6760079B2 (ja) * | 2014-12-15 | 2020-09-23 | ソニー株式会社 | 固体撮像装置および制御方法、並びに電子機器 |
-
2015
- 2015-06-09 KR KR1020150081057A patent/KR102307376B1/ko active IP Right Grant
- 2015-10-23 US US14/921,092 patent/US11070759B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120218451A1 (en) | 2011-02-28 | 2012-08-30 | Vijay Rajasekaran | Imaging pixels with dummy transistors that reduce reset charge injection |
US20150319388A1 (en) | 2014-05-02 | 2015-11-05 | Canon Kabushiki Kaisha | Driving method for an image pickup apparatus, image pickup apparatus, and image pickup system |
Also Published As
Publication number | Publication date |
---|---|
KR20160145218A (ko) | 2016-12-20 |
US20160366357A1 (en) | 2016-12-15 |
US11070759B2 (en) | 2021-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108574809B (zh) | 像素、像素驱动电路以及包括其的视觉传感器 | |
JP5311954B2 (ja) | 固体撮像装置の駆動方法 | |
US9374527B2 (en) | Image sensor and image processing apparatus using the same | |
US11082653B2 (en) | Image sensor and pixel array which generate a pixel signal based on a plurality of pixels, and operation method of the image sensor | |
US9148605B1 (en) | Sensing devices | |
EP3799422A1 (en) | Image sensor and operation method thereof | |
US20160261817A1 (en) | Photoelectric conversion apparatus and photoelectric conversion system | |
US9992435B2 (en) | Image sensing device and method for driving the same | |
US20130126716A1 (en) | Pixel circuit, depth sensor and operating method | |
US9706147B2 (en) | Pixel circuit with fast read out | |
US11233962B2 (en) | Image sensor and pixel array which operate based on a clamp voltage and a selection voltage, and operation method of the image sensor | |
KR102307376B1 (ko) | 이미지 센싱 장치 및 그의 리드아웃 방법 | |
US10896701B2 (en) | High-speed data readout apparatus and CMOS image sensor using the same | |
KR102474449B1 (ko) | 이미지 센서 및 이를 포함하는 전자 시스템 | |
US9077923B2 (en) | Correlated double sampling device and image sensor | |
US8456556B2 (en) | Sensing pixel arrays and sensing devices using the same | |
JP6960259B2 (ja) | 撮像装置およびその駆動方法 | |
US20150124130A1 (en) | Image sensor | |
KR20210012555A (ko) | 이미지 센서 및 이의 동작 방법 | |
US20220232185A1 (en) | Image sensing device and method for operating the same | |
CN110650303B (zh) | 图像传感器、像素阵列和图像传感器的操作方法 | |
KR20050067565A (ko) | 센싱 감도를 개선하기 위한 이미지 센서 및 그 구동 방법 | |
TWI586171B (zh) | 共用行讀取電路的影像感測器 | |
KR101070612B1 (ko) | 이미지 센서, 이의 동작 방법, 및 이를 포함하는 이미지 픽업 장치 | |
JP2015216458A (ja) | 固体撮像装置および内視鏡装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |