JP6395425B2 - 撮像装置及び撮像システム - Google Patents

Description

本発明は、スキャナ、ビデオカメラ、デジタルスチルカメラ等に用いられる撮像装置及び撮像システムに関する。

特許文献１には、ゲインを切り替えることが可能な列信号増幅手段と、サンプルホールド容量と、容量値が切り替え可能なクランプ容量を有するノイズ除去回路により、高速化と低ノイズ化を実現する技術が開示されている。特許文献１で開示されている技術では、動作速度が要求されるモードではクランプ容量を小さくし、クランプを行うために必要な時間を短縮して、高速化を実現する。一方、低ノイズが要求されるモードでは、クランプ容量を大きくして、クランプ容量のｋＴ／Ｃノイズを小さくすることで、低ノイズ化を実現する。

特開２００７−１８１０８８号公報

しかしながら、特許文献１に記載の記述では以下の２個の課題がある。第１に、列信号増幅手段で増幅した信号が、クランプ容量とサンプルホールド容量による容量分割で減衰してしまう。第２に、列信号増幅手段とノイズ除去回路とで決定されるゲインと、低ノイズ化を実現する容量値が独立に決められない。

本発明の目的は、高速動作及び低ノイズ化を両立させることができる撮像装置及び撮像システムを提供することである。

本発明の撮像装置は、複数の列を含む行列状に配置され、光電変換素子で生じた電荷に基づく信号を出力する複数の画素と、前記複数の列に対応して設けられ、前記画素の出力信号が入力される複数の読み出し回路とを有し、前記読み出し回路は、前記画素の出力信号を増幅する、ゲインが可変の増幅部と、サンプリングホールド部と、を有し、前記サンプリングホールド部は、サンプリングスイッチと、前記増幅部の出力端子に前記サンプリングスイッチを介して接続され、かつ、前記サンプリングスイッチと前記サンプリングホールド部の出力ノードとの間に接続され、かつ、容量値が可変であるサンプルホールド容量とを有し、前記増幅部のゲインが第１のゲインである状態において、サンプリングスイッチがオンからオフに遷移する時には、前記サンプルホールド容量の容量値は第１の容量値であり、前記増幅部のゲインが前記第１のゲインより大きい第２のゲインである状態において、サンプリングスイッチがオンからオフに遷移する時には、前記サンプルホールド容量の容量値は前記第１の容量値より小さい第２の容量値であることを特徴とする。

増幅部のゲインに応じてサンプルホールド容量の容量値を変えることにより、高速動作及び低ノイズ化を両立させることができる。

撮像装置の構成例を示す図である。 列読み出し回路の構成例を示す図である。 画素の構成例を示す図である。 ランプ信号を生成する回路の構成例を示す図である。 列読み出し回路の動作を説明するためのタイミングチャートである。 ゲインと動作周波数を説明するための図である。 サンプルホールド容量を切り替える回路の構成例を示す図である。 列読み出し回路の構成例を示す図である。 撮像システムの構成例を示す図である。

（第１の実施形態）
図１は、本発明の第１の実施形態による撮像装置の構成例を示す図である。撮像装置は、画素部１と、列読み出し回路２と、比較器３と、記憶部４と、水平走査回路５と、ランプ源６と、カウンタ回路７と、信号処理回路８とを有する。画素部１は、２次元行列状に配置される複数の画素３０（図３）を有する。複数の画素出力線１０は、それぞれ、各列の画素３０に共通に接続される。複数の列読み出し回路２は、画素３０の列毎に設けられ、それぞれ、入力端子が各列の画素出力線１０に接続され、出力端子が各列の列読み出し回路出力線１３に接続される。すなわち、列読み出し回路２は、画素３０の出力信号を入力する。ランプ源６は、時間と共にレベルが変化するランプ信号（参照信号）を生成し、ランプ信号をランプ配線１１に出力する。なお、参照信号は、ランプ信号に限定されず、時間と共にレベルがステップ状に変化する信号でもよい。複数の比較器３は、画素３０の列ごとに配置され、それぞれ、各列の列読み出し回路出力線１３の信号とランプ配線１１のランプ信号とを比較し、比較結果を出力する。カウンタ回路７は、カウント値をカウントし、カウンタデータをカウントデータ配線１２に出力する。複数の記憶部４は、画素３０の列ごとに配置され、それぞれ、各列の比較器３の比較結果に応じて、カウントデータ配線１２のカウントデータを保持する。水平走査回路５は、各列の記憶部４に格納されているデジタルデータを順次、信号処理回路８に出力させる。

列読み出し回路２は、画素３０のリセット状態におけるノイズ信号と、画素３０の光電変換に基づく画素信号を出力する。比較器３は、列読み出し回路２の出力信号と、ランプ配線１１のランプ信号の大きさを比較し、両者の大小関係が反転する時、出力信号がハイレベルからローレベル又はローレベルからハイレベルに反転する。比較器３の出力信号が反転するタイミングで、記憶部４は、カウンタ回路７から出力されるデジタルデータを記憶する。比較器３は、上記のノイズ信号と光電変換に基づく画素信号とで２回、上記の比較を行い、記憶部４は、ノイズ信号のデジタルデータ及び光電変換に基づく画素信号のデジタルデータを記憶する。なお、記憶部４は、ノイズ信号用の記憶部と光電変換に基づく画素信号用の記憶部を有する。アナログデジタル変換部は、比較器３と、記憶部４と、ランプ源６と、カウンタ回路７とを有し、列読み出し回路２の出力信号をアナログからデジタルに変換する。記憶部４に記憶されたノイズ信号及び光電変換に基づく画素信号のデジタルデータは、それぞれ、水平走査回路５から出力される信号に応じて、列毎に信号処理回路８に順次転送される。信号処理回路８は、ノイズ信号に対応するデジタルデータと、光電変換に基づく画素信号に対応するデジタルデータとを減算し、デジタルＣＤＳ（デジタル相関二重サンプリング）を実現する。

図２は、列読み出し回路２の構成例を示す回路図である。列読み出し回路２は、列増幅部２０と、サンプルホールド部２１とを有する。列増幅部２０は、反転増幅器であり、列アンプ２２と、入力容量Ｃ０と、フィードバック容量Ｃｆと、リセットスイッチ２５とを有する。列アンプ２２は、差動増幅回路であり、非反転入力端子には参照電位線２３が接続され、反転入力端子には入力容量Ｃ０の一方の端子とフィードバック容量Ｃｆの一方の端子とリセットスイッチ２５の一方の端子が接続される。列アンプ２２の出力端子は、フィードバック容量Ｃｆの他方の端子と、リセットスイッチ２５の他方の端子と、サンプルホールド部２１の入力端子に接続される。入力容量Ｃ０の他方の端子は、列増幅部２０の入力端子であり、画素出力線１０に接続される。列増幅部２０のゲインは、入力容量Ｃ０とフィードバック容量Ｃｆの容量比で決まる。列増幅部２０は、反転増幅器であることから、そのゲインは−Ｃ０／Ｃｆである。ここで、入力容量Ｃ０及びフィードバック容量Ｃｆは、容量値が切り替え可能であり、よって列増幅部２０のゲインが切り替え可能となる。入力容量Ｃ０とフィードバック容量Ｃｆの一方のみの容量値が切り替え可能に構成されていても、列増幅部２０のゲインは切り替え可能になる。以上のように、列増幅部２０は、画素３０の出力信号を可変のゲインで増幅する。

サンプルホールド部２１は、サンプルホールド容量Ｃｓｈと、サンプリングスイッチ２６とを有する。サンプリングスイッチ２６の一方の端子は列増幅部２０の出力端子に接続され、サンプリングスイッチ２６の他方の端子はサンプルホールド容量Ｃｓｈに接続される。サンプリングスイッチ２６とサンプルホールド容量Ｃｓｈとが接続される配線は、サンプルホールド部２１の出力線であり、かつ、列読み出し回路出力線１３である。サンプルホールド容量Ｃｓｈは、その容量値が切り替え可能であり、列読み出し回路出力線１３及び固定電位線２４間に接続される。すなわち、サンプルホールド回路Ｃｓｈは、列増幅部２０の出力端子にサンプリングスイッチ２６を介して接続され、容量値が可変である。列読み出し回路２の動作については後に説明する。

図３は、画素部１の構成例を示す回路図である。画素部１は、画素３０及び電流源３３を有する。複数の画素３０は、２次元行列状に配列される。各列の画素出力線１０には、各列の画素３０及び電流源３３が接続される。画素３０は、光電変換素子３２と、リセットトランジスタ３４と、転送トランジスタ３５と、ソースフォロワトランジスタ３６と、選択トランジスタ３７とを有する。光電変換素子３２は、光電変換により、入射光量に応じた電荷を生成する。読み出し行の画素３０では、信号ＰＳＥＬがハイレベルになり、選択トランジスタ３７はオンになる。この時、ソースフォロワトランジスタ３６と電流源３３とでソースフォロワが形成される。読み出し時には、信号ＰＲＥＳをハイレベルにして、リセットトランジスタ３４をオンにし、フローティングディフュージョンＦＤを電源電圧ＶＤＤにリセットする。リセット後に、信号ＰＲＥＳをローレベルにして、リセットトランジスタ３４をオフにする。その後、信号ＰＴＸをハイレベルにして、転送トランジスタ３５がオンになり、光電変換素子３２に蓄積された電荷がフローティングディフュージョンＦＤに転送される。ソースフォロワトランジスタ３６は、フローティングディフュージョンＦＤに蓄積された電荷量に応じて電圧を、選択トランジスタ３７を介して、画素出力線１０に出力する。信号ＰＴＸがローレベルからハイレベルに遷移する前まで、画素出力線１０には画素３０のリセット状態のノイズ信号が出力される。信号ＰＴＸがハイレベルに遷移した後には、光電変換素子３２の光電変換に基づく画素信号が、画素出力線１０に出力される。以上のように、複数の画素３０は、行列状に配置され、光電変換素子３２による信号を出力する。

図４は、ランプ源６の構成例を示す回路図である。ランプ源６は、電流源４１と、充電容量４２と、充電スイッチ４３と、放電スイッチ４４と、出力バッファ４５とを有し、ランプ信号を生成する。出力バッファ４５の出力端子は、ランプ配線１１に接続される。充電スイッチ４３のオン／オフは、信号ＲＭＰ＿ＥＮにより制御される。放電スイッチ４４のオン／オフは、信号ＲＭＰ＿ＲＥＳにより制御される。充電スイッチ４３及び放電スイッチ４４は、それぞれ、制御信号ＲＭＰ＿ＥＮ及びＲＭＰ＿ＲＥＳがハイレベルの時にオンにする。アナログデジタル（ＡＤ）変換を行う際、信号ＲＭＰ＿ＥＮをハイレベル、信号ＲＭＰ＿ＲＥＳをローレベルにする。すると、充電スイッチ４３がオンし、放電スイッチ４４がオフし、電流源４１から充電容量４２への充電が開始される。信号ＲＭＰ＿ＥＮがハイレベル、信号ＲＭＰ＿ＲＥＳがローレベルの期間中、充電容量４２には電流源４１の電流量に対応した電荷が蓄積され続けるので、出力バッファ４５の入力端子には経過時間に応じて電位が増加するランプ信号が入力される。このランプ信号は、出力バッファ４５及びランプ配線１１を介して、各列の比較器３に供給される。この期間がＡＤ変換期間になる。ＡＤ変換が終了した後に、信号ＲＭＰ＿ＥＮをローレベル、信号ＲＭＰ＿ＲＥＳをハイレベルにする。すると、充電スイッチ４３がオフし、放電スイッチ４４がオンし、充電容量４２に蓄積された電荷が放電し、ランプ信号をリセットし、次のＡＤ変換に備える。ランプ信号のリセットがされた時、出力バッファ４５に入力される電位はグランド電位であり、その時の出力バッファ４５の出力電位をＶｓｔ（図５）とする。ランプ信号を生成する期間とランプ信号をリセットする期間を、ノイズ信号のＡＤ変換と光電変換に基づく画素信号のＡＤ変換とで繰り返すことで、前述のデジタルＣＤＳを実現する。

図５は、撮像装置に駆動方法を示すタイミングチャートである。カウンタ回路７は、ノイズ信号と光電変換に基づく画素信号のＡＤ変換期間にカウント動作を行い、記憶部４はノイズ信号と光電変換に基づく画素信号のＡＤ変換期間に書き込みが可能である。ノイズ信号と光電変換に基づく画素信号のＡＤ変換期間は、前述の通り、ランプ配線１１にランプ信号が入力されている期間である。信号ＰＲＥＳ及びＰＴＸは、それぞれ、ｎ行目の画素３０の信号ＰＲＥＳ及びＰＴＸである。信号ＰＲＥＳ２は、ｎ＋１行目の画素３０の信号ＰＲＥＳを示す。以下、ｎ行目の画素３０の動作を例に説明する。ｎ行目の画素３０の選択トランジスタ３７はオンしている。なお、列読み出し回路出力線１３の電位よりもランプ配線１１の電位が大きくなった時点で、比較器３の出力信号はローレベルからハイレベルに遷移するものとして説明する。

まず、時刻Ｔ１では、信号ＰＲＥＳがローレベルからハイレベルに遷移し、読み出し行の画素３０のリセットトランジスタ３４がオンし、読み出し行の画素３０のリセットが開始される。この時、画素出力線１０の電位は、前の行の画素信号から読み出し行のノイズ信号Ｖｐｉｘｎに遷移する。また、この時、前の行の光電変換に基づく画素信号のＡＤ変換が行われているため、ランプ配線１１にはランプ信号が入力されている。この例では、時刻Ｔ１では、ランプ配線１１の電位の方が列読み出し回路出力線１３の電位よりも大きいので、比較器３の出力信号はハイレベルである。

時刻Ｔ２では、信号ＰＲＥＳがローレベルになり、読み出し行の画素３０のリセットトランジスタ３４がオフし、読み出し行の画素３０のリセットが終了する。時刻Ｔ３では、列増幅部リセット信号ＰＣ０Ｒがローレベルからハイレベルに遷移し、リセットスイッチ２５がオンし、列増幅部２０のリセット動作が開始される。この時、列増幅部２０の出力電位は、前行の画素信号に対応した電位から電位Ｖｎに遷移する。なお、列増幅部リセット期間は、列増幅部２０がボルテージフォロワの構成になるので、電位Ｖｎは参照電位線２３の電位におおよそ等しくなる。

時刻Ｔ４では、信号ＲＭＰ＿ＲＥＳにより、ランプ信号がリセットされ、ランプ配線１１の電位はＶｓｔに遷移する。この時、列読み出し回路出力線１３の電位の方がランプ信号の電位Ｖｓｔよりも大きくなるため、比較器３の出力信号はローレベルになる。時刻Ｔ５では、信号ＰＣ０Ｒがローレベルになり、リセットスイッチ２５がオフし、列増幅部２０のリセット動作が終了する。

時刻Ｔ６では、サンプリング制御信号ＳＰがハイレベルになり、サンプリングスイッチ２６がオンし、サンプルホールド容量Ｃｓｈに列増幅部２０の出力電位Ｖｎがサンプリングされる。よって、列読み出し回路２の出力信号であるノイズ信号の電位はＶｎとなる。時刻Ｔ７では、サンプリング制御信号ＳＰがローレベルになり、サンプリングスイッチ２６がオフし、サンプリングが終了する。

時刻Ｔ８では、信号ＲＭＰ＿ＥＮにより、ランプ配線１１のランプ信号の電位増加が開始し、ノイズ信号のＡＤ変換が開始される。この時、カウンタ回路７は、カウント値のカウント動作を開始する。ランプ配線１１の電位が列読み出し回路出力線１３の電位Ｖｎより大きくなると、比較器３の出力信号はローレベルからハイレベルに遷移する。この時刻をＴ９とすると、時刻Ｔ９に対応するカウンタ回路７がカウントしたカウント値をカウントデータとして記憶部４に記憶することで、ノイズ信号に対応したデジタル値を得ることができる。なお、カウンタ回路７は、ある所定のノイズ信号のＡＤ変換期間が終わった後に、動作をやめて、次のＡＤ変換が行われる前にカウント値が０にリセットされる。

時刻Ｔ１０では、読み出し行の画素３０の信号ＰＴＸがハイレベルになり、読み出し行の画素３０の転送トランジスタ３５がオンし、光電変換素子３２の光電変換による電荷はフローティングディフュージョンＦＤに転送される。画素出力線１０には、光電変換に基づく画素信号が出力され、画素出力線１０の電位はＶｐｉｘｓとなる。この時の列増幅部２０の出力電位をＶｓとすると、Ｖｓ−Ｖｎ＝−（Ｖｐｉｘｓ−Ｖｐｉｘｎ）×Ｃ０／Ｃｆとなる。なお、前述の通り、列増幅部２０は、反転増幅器であるため、右辺は−１倍されている。

時刻Ｔ１１では、読み出し行の画素３０の信号ＰＴＸがローレベルになり、読み出し行の画素３０の転送トランジスタ３５がオフし、電荷転送が終了する。時刻Ｔ１２では、信号ＲＭＰ＿ＲＥＳにより、ランプ信号がリセットされ、ランプ配線１１の電位はＶｓｔになる。

時刻Ｔ１３では、サンプリング制御信号ＳＰがハイレベルになり、サンプリングスイッチ２６がオンし、サンプルホールド容量Ｃｓｈへのサンプリング動作が開始される。このサンプリング動作により、サンプルホールド容量Ｃｓｈには電位Ｖｓがサンプリングされる。よって、列読み出し回路出力線１３の光電変換に基づく画素信号の電位はＶｓである。

時刻Ｔ１４では、サンプリング制御信号ＳＰがローレベルになり、サンプリングスイッチ２６がオフし、サンプルホールド容量Ｃｓｈは光電変換に基づく画素信号の電位Ｖｓをホールドする。

時刻Ｔ１５では、光電変換に基づく画素信号のＡＤ変換開始のため、信号ＲＭＰ＿ＥＮにより、ランプ配線１１のランプ信号の電位増加が開始し、カウンタ回路７はカウント値のカウント動作を開始する。ランプ配線１１の電位が列読み出し回路出力線１３の電位より大きくなると、比較器３の出力信号はローレベルからハイレベルに遷移する。この時の時刻をＴ１６とすると、時刻Ｔ１６に対応するカウンタ回路７のカウント値をカウントデータとして記憶部４に記憶することで、光電変換に基づく画素信号のデジタル値を得ることができる。

時刻Ｔ１７では、次の行の画素３０のリセット制御信号ＰＲＥＳ２がハイレベルになり、次の行の画素３０のリセットトランジスタ３４がオンし、次の行の画素３０のリセット動作が開始される。次の行の画素３０の動作は、前述の読み出し行の画素３０の動作と同様である。時刻Ｔ１８では、信号ＰＲＥＳ２がローレベルになる。時刻Ｔ１９では、信号ＰＣ０Ｒがハイレベルになる。

時刻Ｔ２０では、信号ＲＭＰ＿ＲＥＳにより、ランプ配線１１のランプ信号がリセットされ、その電位がＶｓｔになる。同時に、列読み出し回路出力線１３の電位がランプ配線１１の電位より大きくなるので、比較器３の出力信号はハイレベルからローレベルに遷移する。なお、カウンタ回路７は、ある所定の光電変換に基づく画素信号のＡＤ変換期間が終わった後に、動作をやめて、次のＡＤ変換を行う前にカウント値が０にリセットされる。光電変換に基づく画素信号のＡＤ変換が終了した後に、記憶部４に記憶されたノイズ信号と光電変換に基づく画素信号のそれぞれに対応するデジタルデータは、信号処理回路８に転送され、減算されることで、デジタルＣＤＳが行われる。

時刻Ｔ１〜Ｔ１０のノイズ信号期間では、画素３０は、リセットされたノイズ信号を列増幅部２０に出力し、サンプルホールド容量Ｃｓｈは、列増幅部２０の出力信号をサンプルホールドする。これに対し、時刻Ｔ１０〜Ｔ１７の画素信号期間では、画素３０は、光電変換に基づく画素信号を列増幅部２０に出力し、サンプルホールド容量Ｃｓｈは、列増幅部２０の出力信号をサンプルホールドする。

ｎ行目の画素３０がリセットされたノイズ信号を出力している時に、時刻Ｔ６で、サンプリングスイッチ２６がオンし、サンプルホールド容量Ｃｓｈに列増幅部２０の出力信号が書き込まれる。その後、時刻Ｔ７で、サンプリングスイッチ２６がオフし、サンプルホールド容量Ｃｓｈは列増幅部２０の出力信号を保持する。その後、時刻Ｔ８で、アナログデジタル変換部のアナログデジタル変換期間が開始する。その後、時刻Ｔ１０で、ｎ行目の画素３０が光電変換に基づく画素信号を出力する。その後、時刻Ｔ１１の前で、ランプ信号の電位が一定になり、アナログデジタル変換部のアナログデジタル変換期間が終了する。

また、ｎ行目の画素３０が光電変換に基づく画素信号を出力している時に、時刻Ｔ１３で、サンプリングスイッチ２６がオンし、サンプルホールド容量Ｃｓｈに列増幅部２０の出力信号が書き込まれる。その後、時刻Ｔ１４で、サンプリングスイッチ２６がオフし、サンプルホールド容量Ｃｓｈは列増幅部２０の出力信号を保持する。その後、時刻Ｔ１５で、アナログデジタル変換部のアナログデジタル変換期間が開始する。その後、時刻Ｔ１７で、ｎ＋１行目の画素３０がリセットされたノイズ信号を出力する。その後、時刻Ｔ１９の前で、ランプ信号の電位が一定になり、アナログデジタル変換部のアナログデジタル変換期間が終了する。

以上のように、画素３０のノイズ信号と光電変換に基づく画素信号のそれぞれに対応した列増幅部２０の出力信号をサンプルホールドする。前述の通り、サンプリング制御信号ＳＰがハイレベルになると、サンプリングスイッチ２６がオンになり、列増幅部２０の出力信号はサンプルホールド容量Ｃｓｈへのサンプリングが開始される。サンプリング制御信号ＳＰがローレベルに遷移した時に、サンプリングスイッチ２６がオフになり、列増幅部２０の出力信号はサンプルホールド容量Ｃｓｈへのサンプリングが終了し、ホールドされる。この時、サンプルホールド容量Ｃｓｈには、列増幅部２０の出力ノイズとサンプルホールド容量Ｃｓｈの容量値で決定されるｋＴ／Ｃノイズが蓄積される。ここで、サンプルホールド容量Ｃｓｈを大きくすると、列増幅部２０の動作周波数が低くなる。よって、列増幅部２０の出力ノイズは帯域が小さくなった分だけ小さくなり、また、ｋＴ／Ｃノイズも小さくなる。しかし、一方で、動作周波数が低くなった分だけ列増幅部２０の動作が遅くなる。よって、サンプルホールド容量Ｃｓｈを大きくしすぎると、列増幅部２０が所望の時間で動作が完了しない可能性が出てくるので、サンプルホールド容量Ｃｓｈの容量値を適正値にする。

図６は、列増幅部２０のゲインと周波数の関係を示す図であり、列アンプ２２のオープンループゲインと、列増幅部２０のゲインが大きい時と小さい時の周波数帯域及びゲインを示す。実線は、列アンプ２２の出力端子に容量Ｃｓｈとして負荷容量Ｃ１（図７）を接続した場合の列アンプ２２のオープンループゲインを示す。列増幅部２０の出力端子に接続されるサンプルホールド容量Ｃｓｈが容量Ｃ１と等しいとすると、ゲインが小さい時の動作周波数の最大値はｆ１であり、ゲインが大きい時の動作周波数の最大値はｆｈである。今、列増幅部２０の動作に必要な周波数をｆ０とすると、ゲインが小さい時ではｆ１−ｆ０分だけ周波数帯域が冗長であり、ゲインが大きい時ではｆｈ−ｆ０だけ周波数帯域が冗長である。つまり、列読み出し回路２のサンプルホールド動作で考えると、この周波数帯域の冗長分だけ列アンプ２２のノイズ帯域が広がり、かつそれがサンプリングされるので、結果としてノイズ増加を招くということになる。そこで、例えば、列増幅部２０のゲインが小さい時に、列増幅部２０の周波数帯域がｆ０となるように、サンプルホールド容量Ｃｓｈを大きくする。この時、列アンプ２２のノイズ帯域も制限されるので、サンプルホールド容量Ｃｓｈにサンプリングされるノイズも小さくなる。また、サンプルホールド容量Ｃｓｈが大きくなるので、ｋＴ／Ｃノイズも小さくすることができる。このサンプルホールド容量Ｃｓｈの大きさを維持したまま、列増幅部２０のゲインを大きくしていくと、ゲインが大きい時の周波数帯域は、図６に示すように、ｆ１２になる。図６より、ｆ１２＜ｆ０なので、必要な周波数に満たしていないことがわかる。よって、この時、列増幅部２０は所望の時間内での動作ができないということになる。そこで、列増幅部２０のゲインが大きい時は、列増幅部２０のゲインが小さい時と比較してサンプルホールド容量Ｃｓｈを小さくする。列増幅部２０のゲインが第１のゲインである場合には、サンプルホールド容量Ｃｓｈの容量値は第１の容量値である。列増幅部２０のゲインが第１のゲインより大きい第２のゲインである場合には、サンプルホールド容量Ｃｓｈの容量値は第１の容量値より小さい第２の容量値である。ここで、サンプルホールド容量Ｃｓｈの大きさは、周波数ｆｈが、列増幅部２０の動作に必要な周波数ｆ０と等しくなるように設定されるのが望ましい。必要な動作周波数ｆ０を満足し、かつ列増幅部２０のノイズ帯域の制限とｋＴ／Ｃノイズの削減により、低ノイズ化を実現できる。

以上のように、列増幅部２０のゲインに応じて、サンプルホールド容量Ｃｓｈの大きさを変更し、列増幅部２０の周波数帯域を適切に設定することによって、低ノイズ化と高速動作の両立が可能となる。サンプルホールド容量Ｃｓｈの切り換え部としては、例えば図７のように、複数の切り替えスイッチＳＥＬＳＷと複数の容量Ｃ１〜Ｃ３とで実現可能である。容量選択信号ＳＥＬ１〜ＳＥＬ３により、切り替えスイッチＳＥＬＳＷは、容量Ｃ１〜Ｃ３を選択的にサンプルホールド容量Ｃｓｈとして列読み出し回路出力線１３に接続することで、サンプルホールド容量Ｃｓｈの大きさを変更することができる。なお、切り替えスイッチＳＥＬＳＷは、容量Ｃ１〜Ｃ３のうち、１つを選択するだけでなく、複数を選択してもよい。

なお、列アンプ２２は、差動増幅回路としたが、それに限定されず、例えば、ソース接地アンプでもよい。その場合、参照電位線２３は省略可能である。本実施形態では、読み出し行のノイズ信号出力期間と前行の光電変換に基づく画素信号のＡＤ変換期間が重なり、光電変換に基づく画素信号出力期間とノイズ信号のＡＤ変換期間とが重なっているが、それに限定されない。例えば、リセット信号出力後、ノイズ信号をＡＤ変換し、その後に光電変換に基づく画素信号を出力し、その後に光電変換に基づく画素信号をＡＤ変換し、その後に次の行のリセット信号を出力してもよい。その場合、画素出力線１０に出力されている信号期間とＡＤ変換されている信号期間とが対応している。

（第２の実施形態）
図８は、本発明の第２の実施形態に係る列読み出し回路２の構成例を示す回路図である。以下、本実施形態（図８）が第１の実施形態（図２）と異なる点を説明する。列読み出し回路２は、ゲインを切り替えることが可能な列増幅部２０と、サンプルホールド部２１と、さらにバッファ回路８１を有する。バッファ回路８１の入力配線８２は、サンプリングスイッチ２６及びサンプルホールド容量Ｃｓｈに接続される。バッファ回路８１の出力端子は、列読み出し回路出力線１３を介して、比較器３の入力端子に接続される。その他の接続に関しては、第１の実施形態と同様である。本実施形態の動作は、図５に示したタイミングチャートと同様である。サンプルホールド容量Ｃｓｈにサンプリングされた信号は、バッファ回路８１を介して、列読み出し回路出力線１３に出力される。バッファ回路８１は、例えば、差動増幅回路を用いたボルテージフォロワ、又はソースフォロワなどである。

第１の実施形態と同様に、列増幅部２０のゲインが大きい時にサンプルホールド容量Ｃｓｈの容量値を小さくし、列増幅部２０のゲインが小さい時にサンプルホールド容量Ｃｓｈの容量値を大きくする。これにより、列読み出し回路２の動作速度を維持しつつ、ｋＴ／Ｃノイズ及び列増幅部２０の高周波ノイズをカットすることができる。つまり、高速動作と低ノイズ化の両立を実現できる。サンプルホールド容量Ｃｓｈの容量値の切り替え部としては、例えば図７の回路で実現できる。また、サンプルホールド部２１の次段にバッファ回路８１を設けることで、例えば、列読み出し回路出力線１３に大きな容量負荷が接続された場合でも、その大きな容量負荷をバッファ回路８１が駆動することができる。また、バッファ回路８１を設けることにより、比較器３の出力信号がハイレベルからローレベル又はローレベルからハイレベルに遷移した時に起こるノイズの影響を軽減することができる。つまり、比較器３の出力信号が反転した時に、その影響が比較器３の入力側にも現れた場合、低出力インピーダンスのバッファ回路８１が比較器３の入力側を駆動しているので、比較器３の入力側に現れる影響は軽減される。また、サンプルホールド容量Ｃｓｈへの影響も軽減される。また、比較器３だけではなく、その次段に接続される記憶部４等のデジタル回路のキックバックノイズも、バッファ回路８１により軽減される。

（第３の実施形態）
図９は、本発明の第３の実施形態による撮像システムの構成例を示す図である。撮像システム８００は、例えば、光学部８１０、撮像装置８２０、映像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を含む。撮像装置８２０は、先の実施形態で説明した撮像装置が用いられる。レンズ等の光学系である光学部８１０は、被写体からの光を撮像装置８２０の、複数の画素３０が２次元状に配列された画素部１に結像させ、被写体の像を形成する。撮像装置８２０は、タイミング制御部８５０からの信号に基づくタイミングで、画素部１に結像された光に応じた信号を出力する。撮像装置８２０から出力された信号は、映像信号処理部８３０に入力され、映像信号処理部８３０が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に出力される。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に出力し、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を入力し、システム制御部８６０と通信を行うほか、記録媒体に、画像を形成するための信号を記録する動作も行う。

システム制御部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御部８５０は、システム制御部８６０による制御に基づいて撮像装置８２０及び映像信号処理部８３０の駆動タイミングを制御する。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１ 画素部、２ 列読み出し回路、２０ 列増幅部、２６ サンプリングスイッチ、３０ 画素、Ｃｓｈ サンプルホールド容量

Claims (8)

1. 複数の列を含む行列状に配置され、光電変換素子で生じた電荷に基づく信号を出力する複数の画素と、
   前記複数の列に対応して設けられ、前記画素の出力信号が入力される複数の読み出し回路とを有し、
   前記読み出し回路は、
   前記画素の出力信号を増幅する、ゲインが可変の増幅部と、
   サンプリングホールド部と、を有し、
   前記サンプリングホールド部は、サンプリングスイッチと、前記増幅部の出力端子に前記サンプリングスイッチを介して接続され、かつ、前記サンプリングスイッチと前記サンプリングホールド部の出力ノードとの間に接続され、かつ、容量値が可変であるサンプルホールド容量とを有し、
   前記増幅部のゲインが第１のゲインである状態において、サンプリングスイッチがオンからオフに遷移する時には、前記サンプルホールド容量の容量値は第１の容量値であり、
   前記増幅部のゲインが前記第１のゲインより大きい第２のゲインである状態において、サンプリングスイッチがオンからオフに遷移する時には、前記サンプルホールド容量の容量値は前記第１の容量値より小さい第２の容量値であることを特徴とする撮像装置。
2. ノイズ信号期間では、
   前記画素は、リセットされたノイズ信号を前記増幅部に出力し、
   前記サンプルホールド容量は、前記増幅部の出力信号をサンプルホールドし、
   画素信号期間では、
   前記画素は、光電変換に基づく画素信号を前記増幅部に出力し、
   前記サンプルホールド容量は、前記増幅部の出力信号をサンプルホールドすることを特徴とする請求項１記載の撮像装置。
3. さらに、前記読み出し回路の出力信号をアナログからデジタルに変換するアナログデジタル変換部を有することを特徴とする請求項２記載の撮像装置。
4. ｎ行目の前記画素が前記光電変換に基づく画素信号を出力している時に、前記サンプリングスイッチがオンし、前記サンプルホールド容量に前記増幅部の出力信号が書き込まれ、
   その後、前記サンプリングスイッチがオフし、前記サンプルホールド容量は前記増幅部の出力信号を保持し、
   その後、前記アナログデジタル変換部のアナログデジタル変換期間が開始し、
   その後、ｎ＋１行目の前記画素が前記リセットされたノイズ信号を出力し、
   その後、前記アナログデジタル変換部のアナログデジタル変換期間が終了することを特徴とする請求項３記載の撮像装置。
5. 前記画素が前記リセットされたノイズ信号を出力している時に、前記サンプリングスイッチがオンし、前記サンプルホールド容量に前記増幅部の出力信号が書き込まれ、
   その後、前記サンプリングスイッチがオフし、前記サンプルホールド容量は前記増幅部の出力信号を保持し、
   その後、前記アナログデジタル変換部のアナログデジタル変換期間が開始し、
   その後、前記画素が前記光電変換に基づく画素信号を出力し、
   その後、前記アナログデジタル変換部のアナログデジタル変換期間が終了することを特徴とする請求項３又は４記載の撮像装置。
6. 前記読み出し回路は、前記サンプルホールド容量に接続されるバッファ回路を有することを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
7. 前記アナログデジタル変換部は、
   時間と共にレベルが電位が変化する参照信号と前記複数の読み出し回路の出力信号とをそれぞれ比較する複数の比較器と、
   カウント値をカウントしてカウントデータを出力するカウンタ回路と、
   前記比較器の比較結果に応じて、前記カウントデータを保持する記憶部とを有することを特徴とする請求項３〜５のいずれか１項に記載の撮像装置。
8. 請求項１〜７のいずれか１項に記載の撮像装置と、
   前記撮像装置に光を結像させる光学部と
   を有することを特徴とする撮像システム。

Images