KR101580178B1

KR101580178B1 - 이미지 센서

Info

Publication number: KR101580178B1
Application number: KR1020140097110A
Authority: KR
Inventors: 채민아; 심희성
Original assignee: 주식회사 동부하이텍
Priority date: 2014-07-30
Filing date: 2014-07-30
Publication date: 2015-12-24
Also published as: US9667891B2; US20160037092A1

Abstract

실시 예는 복수의 단위 화소들을 포함하며, 상기 복수의 단위 화소들은 행과 열로 이루어진 매트릭스 형태로 배치되는 화소 어레이, 상기 열에 속하는 단위 화소들 중에서 선택되는 2개의 단위 화소들 각각으로 출력되는 신호를 서로 다른 이득으로 증폭하고, 증폭된 신호들의 평균을 산출한 결과에 따른 비닝 샘플링 신호를 출력하는 비닝 샘플링부, 및 상기 비닝 샘플링 신호를 아날로그-디지털 변환하는 아날로그-디지털 변환부를 포함한다.

Description

이미지 센서{AN IMAGE SENSOR INCLUDING THE SAME}

실시 예는 이미지 센서에 관한 것이다.

이미지 센서, 특히 CMOS(Complementary Metal-Oxide Semiconductor) 이미지센서는 하나의 프레임이 N×M개의 단위 픽셀들로 구성될 수 있다.

이미지 센서는 데이터 처리 속도를 높일 필요가 있을 경우(예컨대, 동영상 모드), 저해상도 모드를 사용할 수 있다. 저해상도 모드에서는 모든 단위 픽셀들의 출력을 내보내는 것이 아니라 일부 단위 픽셀들의 출력만 내보낼 수 있다. 여기서, 이미지 센서의 저해상도 모드는 서브-샘플링(subsampling) 모드, 및 비닝(binning) 모드를 사용함으로써 구현될 수 있다.

실시 예는 아날로그-디지털 변환 이후에 비닝을 위한 별도의 라인 메모리를 필요로 하지 않으며, 아날로그-디지털 변환 속도를 향상시킬 수 있는 이미지 센서를 제공하는 것이다.

실시 예에 따른 이미지 센서는 복수의 단위 화소들을 포함하며, 상기 복수의 단위 화소들은 행과 열로 이루어진 매트릭스(matrix) 형태로 배치되는 화소 어레이; 상기 열에 속하는 단위 화소들 중에서 선택되는 2개의 단위 화소들 각각으로 출력되는 신호를 서로 다른 이득으로 증폭하고, 증폭된 신호들의 평균을 산출한 결과에 따른 비닝 샘플링 신호를 출력하는 비닝 샘플링부; 및 상기 비닝 샘플링 신호를 아날로그-디지털 변환하는 아날로그-디지털 변환부를 포함한다.

상기 선택되는 2개의 단위 화소들은 동일 색상의 단위 화소일 수 있다.

상기 선택되는 2개의 단위 화소들 각각으로부터 출력되는 신호는 리셋 감지 신호 및 영상 감지 신호이며, 상기 리셋 감지 신호는 리셋된 단위 화소로부터 출력되는 신호이고, 상기 영상 감지 신호는 영상 신호에 상응하여 단위 화소로부터 출력되는 신호일 수 있다.

상기 비닝 샘플링부는 상기 선택되는 2개의 단위 화소들로부터 출력되는 리셋 감지 신호들 및 영상 감지 신호들을 서로 다른 이득으로 증폭하는 이득 가변 증폭부; 서로 다른 이득으로 증폭된 리셋 감지 신호들의 평균을 산출한 결과에 따른 제1 비닝 샘플링 신호를 출력하는 제1 평균부; 및 서로 다른 이득으로 증폭된 영상 감지 신호들의 평균을 산출한 결과에 따른 제2 비닝 샘플링 신호를 출력하는 제2 평균부를 포함할 수 있다.

상기 이득 가변 증폭부는 상기 선택되는 2개의 단위 화소들 중 제1 단위 화소로부터 출력되는 제1 리셋 감지 신호 및 제1 영상 감지 신호를 제1 이득으로 증폭하고, 상기 선택되는 2개의 단위 화소들 중 제2 단위 화소로부터 출력되는 제2 리셋 감지 신호 및 제2 영상 감지 신호를 제2 이득으로 증폭하고, 상기 제1 이득과 상기 제2 이득은 서로 다를 수 있다.

상기 이득 가변 증폭부는 상기 선택되는 2개의 단위 화소들 각각으로부터 출력되는 신호를 제1차 증폭하고, 제1차 증폭된 신호를 출력하는 제1차 증폭기; 일단으로 상기 선택되는 2개의 단위 화소들 각각으로부터 출력되는 신호가 입력되고, 타단은 상기 제1차 증폭기의 입력단과 연결되는 제1 가변 커패시터; 상기 제1차 증폭된 신호를 제2차 증폭하고, 제2차 증폭된 신호를 출력하는 제2차 증폭기; 및 상기 제1차 증폭기의 입력단과 상기 제2차 증폭기의 출력단 사이에 연결되는 제2 가변 커패시터를 포함할 수 있다.

상기 이득 가변 증폭부의 대역폭을 가변하는 대역폭 가변부를 더 포함할 수 있다.

상기 대역폭 가변부는 복수의 커패시터들 및 복수의 스위치들을 포함하며, 상기 복수의 커패시터들 각각의 일단은 상기 제2차 증폭기의 출력 단자에 연결되고, 상기 복수의 스위치들 각각은 상기 복수의 커패시터들 중 대응하는 어느 하나의 타단과 제1 노드 사이에 연결되고, 상기 제1 노드는 상기 제1차 증폭기의 출력 단자와 상기 제2차 증폭기의 입력 단자가 접속하는 노드일 수 있다.

상기 이미지 센서는 상기 제1차 증폭기의 입력 단자와 상기 제2차 증폭기의 출력 단자 사이에 연결되는 리셋 스위치를 더 포함할 수 있다.

상기 아날로그-디지털 변환부는 상기 제1 비닝 샘플링 신호 및 상기 제2 비닝 샘플링 신호를 이용하여 디지털 신호를 생성할 수 있다.

다른 실시 예에 따른 이미지 센서는 복수의 단위 화소들을 포함하며, 상기 복수의 단위 화소들은 행과 열로 이루어진 매트릭스(matrix) 형태로 배치되는 화소 어레이; 상기 열에 속하는 단위 화소들 중에서 선택되는 2개의 단위 화소들 중 제1 단위 화소로부터 출력되는 제1 신호를 제1 이득만큼 증폭하고, 상기 선택되는 2개의 단위 화소들 중 제2 단위 화소로부터 출력되는 제2 신호를 제2 이득만큼 증폭하는 이득 가변 증폭부; 상기 제1 이득만큼 증폭된 제1 신호 및 상기 제2 이득만큼 증폭된 제2 신호의 평균을 산출하고, 산출된 결과에 따른 비닝 샘플링 신호를 출력하는 평균화부; 및 상기 비닝 샘플링 신호를 아날로그-디지털 변환하는 아날로그-디지털 변환부를 포함하며, 상기 제1 이득과 상기 제2 이득은 서로 다를 수 있다.

상기 이득 가변 증폭부는 상기 제1 신호 또는 상기 제2 신호를 제1차 증폭하는 제1차 증폭기; 일단으로 상기 제1 신호 또는 상기 제2 신호가 입력되고, 타단은 상기 제1차 증폭기의 입력단과 연결되는 제1 가변 커패시터; 상기 제1차 증폭된 제1 신호 또는 제2 신호를 제2차 증폭하는 제2차 증폭기; 상기 제1차 증폭기의 입력단과 상기 제2차 증폭기의 출력단 사이에 연결되는 제2 가변 커패시터; 및 상기 제2차 증폭기의 대역폭을 가변하는 대역폭 가변부를 포함할 수 있다.

상기 대역폭 가변부는 복수의 커패시터들 및 복수의 스위치들을 포함하며,

상기 복수의 커패시터들 각각의 일단은 상기 제2차 증폭기의 출력 단자에 연결되고, 상기 복수의 스위치들 각각은 상기 복수의 커패시터들 중 대응하는 어느 하나의 타단과 제1 노드 사이에 연결되고, 상기 제1 노드는 상기 제1차 증폭기의 출력 단자와 상기 제2차 증폭기의 입력 단자가 접속하는 노드일 수 있다.

상기 이미지 센서는 이득 리셋 신호 및 디지털 코드에 기초하여, 상기 복수의 스위치들을 제어하는 대역폭 제어 신호들을 생성하는 대역폭 제어 신호 생성부를 더 포함할 수 있다.

상기 대역폭 제어 신호 생성부는 빛의 밝기를 측정하고, 측정한 결과에 따른 상기 디지털 코드를 생성하는 조도 센서부; 및 상기 이득 리셋 신호 및 상기 디지털 코드를 논리 연산하고, 논리 연산된 결과에 따른 대역폭 제어 신호들을 생성하는 논리 게이트들을 포함할 수 있다.

상기 이미지 센서는 상기 제1차 증폭기의 입력 단자와 상기 제2차 증폭기의 출력 단자 사이에 연결되고, 상기 이득 리셋 신호에 응답하여 스위칭하는 리셋 스위치를 더 포함할 수 있다.

실시 예는 아날로그-디지털 변환 이후에 비닝을 위한 별도의 라인 메모리를 필요로 하지 않으며, 아날로그-디지털 변환 속도를 향상시킬 수 있다.

도 1은 실시 예에 따른 이미지 센서의 구성도를 나타낸다.
도 2는 도 1에 도시된 화소 어레이, 비닝 샘플링부, 및 아날로그-디지털 변환부의 일 실시 예를 나타낸다.
도 3은 도 2에 도시된 제1 비닝 샘플링부의 일 실시 예를 나타낸다.
도 4는 도 3에 도시된 제1 평균부 및 제2 평균부의 일 실시 예를 나타낸다.
도 5는 도 1에 도시된 단위 화소의 구성도를 나타낸다.
도 6은 도 3에 도시된 이득 가변 증폭부의 일 실시 예를 나타낸다.
도 7은 도 6에 도시된 제1차 증폭기 및 제2차 증폭기의 일 실시 예를 나타낸다.
도 8은 도 6에 도시된 대역폭 제어 신호 생성부의 일 실시 예를 나타낸다.
도 9는 도 8에 도시된 대역폭 제어 신호 생성부에 의하여 생성되는 대역폭 제어 신호들 및 이득 가변 증폭부의 이득을 나타낸다.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재조도 센서부(605)는 빛의 밝기를 측정하고, 측정한 결과에 따른 디지털 코드(E1 내지 En, n>1인 자연수)를 생성한다.

예컨대, 조도 센서부(605)는 자동 노출(Auto Exposure)에 의해 입력되는 빛의 밝기를 측정한 결과에 따른 디지털 코드(E1 내지 En, n>1인 자연수)를 생성할 수 있다.되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.

도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.

도 1은 실시 예에 따른 이미지 센서의 구성도를 나타내며, 도 2는 도 1에 도시된 화소 어레이(120), 비닝 샘플링부(130), 및 아날로그-디지털 변환부(140)의 일 실시 예를 나타낸다.

도 1 및 도 2를 참조하면, 이미지 센서(100)는 타이밍 컨트롤러(timing controller, 110), 화소 어레이(pixel array, 120), 비닝 샘플링부(binning sampling unit, 130) 및 아날로그 디지털 변환부(Analog-Digital conveter, 140)를 포함한다.

타이밍 컨트롤러(110)는 화소 어레이(120)를 제어하기 위한 제어 신호들(예컨대, 리셋 신호(RX), 전송 신호(TX), 선택 신호(SX)) 및 스위치 제어 신호들(CW1 내지 CW6), 이득 제어 신호(CG), 및 아날로그-디지털 변환부(130)를 제어하기 위한 제어 신호들(SC)을 출력한다.

화소 어레이(120)는 복수의 단위 화소들(unit pixels, P11 내지 Pnm, n,m>1인 자연수)을 포함할 수 있으며, 복수의 단위 화소들(P11 내지 Pnm)은 행(row)과 열(column)로 이루어진 매트릭스(matrix) 형상을 갖도록 배치될 수 있다. 단위 화소들(P11 내지 Pnm) 각각은 빛을 감지하여 전기적 신호로 변환하는 광전 변환 소자일 수 있다.

화소 어레이(120)는 열에 속하는 단위 화소들(P11 내지 Pn1 ~ P1m 내지 Pnm)의 출력단들과 연결되는 센싱 라인들(101-1 내지 101-m)을 포함할 수 있다.

비닝 샘플링부(130)는 화소 어레이(120)의 각 열에 포함되는 단위 화소들(P11 내지 Pn1 ~ P1m 내지 Pnm) 중에서 선택되는 2개 이상의 단위 화소들의 출력들의 평균을 산출한다.

선택되는 2개 이상의 단위 화소들은 노출 시간이 서로 동일할 수 있다. 즉 선택되는 2개 이상의 단위 화소들의 출력은 동일한 노출 시간에 따른 출력일 수 있다.

여기서 노출 시간은 단위 화소의 포토 다이오드의 리셋이 종료된 시점부터 단위 화소의 포토 다이오드가 받은 빛에 의하여 생성되는 전하가 단위 화소의 플로팅 확산 영역으로 전송되는 시점까지의 기간일 수 있다.

비닝 샘플링부(130)는 센싱 라인들(101-1 내지 101-m)과 연결되는 제1 내지 제m 비닝 샘플링부들(130-1 내지 130-m, m>1인 자연수)을 포함할 수 있다.

예컨대, 제1 내지 제m 비닝 샘플링부들(130-1 내지 130-m, m>1인 자연수) 각각은 센싱 라인들(101-1 내지 101-m) 중 대응하는 어느 하나와 연결될 수 있다.

예컨대, 제1 내지 제m 비닝 샘플링부들(130-1 내지 130-m, m>1인 자연수) 각각은 센싱 라인들(101-1 내지 101-m) 중 대응하는 어느 하나를 통하여 열에 포함되는 단위 화소들(P11 내지 Pn1 ~ P1m 내지 Pnm) 중에서 선택되는 2개의 단위 화소들의 출력들의 평균을 산출할 수 있다.

비닝을 위하여 선택되는 2개의 단위 화소들은 동일 색상의 단위 화소일 수 있다. 선택되는 2개의 단위 화소들은 블루 픽셀(blue), 레드 픽셀(red pixel), 또는 그린 픽셀(green pixel) 중 어느 하나일 수 있다.

선택된 2개의 단위 화소들 각각으로부터 출력되는 신호는 리셋 감지 신호, 및 영상 감지 신호일 수 있다. 여기서 리셋 감지 신호는 리셋된 단위 화소로부터 출력되는 신호일 수 있다. 영상 감지 신호는 이미지(image) 또는 영상 신호에 상응하여 단위 화소의 포토 다이오드가 전하를 생성하고, 생성된 전하에 기초하여 단위 화소로부터 출력되는 신호일 수 있다.

제1 내지 제m 비닝 샘플링부들(130-1 내지 130-m, m>1인 자연수) 각각은 선택된 2개의 단위 화소들로부터 출력되는 리셋 감지 신호들의 평균을 산출한 결과에 따른 제1 비닝 샘플링 신호(B11 내지 Bm1)를 출력할 수 있다.

또한 제1 내지 제m 비닝 샘플링부들(130-1 내지 130-m, m>1인 자연수) 각각은 선택된 2개의 단위 화소들로부터 출력되는 영상 감지 신호들의 평균을 산출한 결과에 따른 제2 비닝 샘플링 신호(B12 내지 Bm2)를 출력할 수 있다.

제1 내지 제m 비닝 샘플링부들(130-1 내지 130-m, m>1인 자연수) 각각의 구성은 서로 동일할 수 있다.

도 3은 도 2에 도시된 제1 비닝 샘플링부(130-1)의 일 실시 예를 나타낸다.

도 3을 참조하면, 제1 비닝 샘플링부(130-1)는 이득 가변 증폭부(305), 제1 평균부(310), 및 제2 평균부(320)를 포함한다.

이득 가변 증폭부(305)의 입력단(331)은 동일 열에 속하는 복수의 단위 화소들의 출력단들(예컨대, 201-1 내지 201-n)에 연결될 수 있다. 예컨대, 이득 가변 증폭부(305)의 입력단(331)은 센싱 라인들(101-1) 중 대응하는 어느 하나에 연결될 수 있다.

이득 가변 증폭부(305)는 이득 제어 신호(Q1 내지 Qn, n>1인 자연수)에 응답하여, 화소 어레이(120)의 동일 열에 속하는 단위 화소들(P11 내지 Pn1 ~ P1m 내지 Pnm) 중 선택되는 2개 이상의 단위 화소들부터 출력되는 신호들을 서로 다른 이득으로 증폭할 수 있다.

이득 가변 증폭부(305)는 화소 어레이(120)의 열에 속하는 단위 화소들 중 선택되는 2개 이상의 단위 화소들로부터 출력되는 리셋 감지 신호 및 영상 감지 신호를 서로 다른 이득으로 증폭한다. 예컨대, 선택되는 단위 화소의 수는 2개일 수 있고, 선택되는 2개의 단위 화소들은 동일 색상의 단위 화소일 수 있다.

예컨대, 이득 가변 증폭부(305)는 제1 단위 화소로부터 출력되는 제1 리셋 감지 신호 및 제1 영상 감지 신호를 제1 이득으로 증폭할 수 있고, 증폭된 제1 리셋 감지 신호 및 증폭된 제1 영상 감지 신호를 출력할 수 있다.

또한 이득 가변 증폭부(305)는 제2 단위 화소로부터 출력되는 리셋 감지 신호 및 영상 감지 신호를 제2 이득으로 증폭할 수 있고, 증폭된 제2 리셋 감지 신호 및 증폭된 제2 영상 감지 신호를 출력할 수 있다.

제1 이득과 제2 이득은 서로 다를 수 있다. 예컨대, 제1 이득과 제2 이득의 비율은 3:1일 수 있으나, 이에 한정되는 것은 아니다.

이득 가변 증폭부(305)는 복수의 개의 이득(A1 내지 Ak)을 갖도록 프로그램 가능한 이득을 갖는 증폭기(Programmable Gain Amplifier)로 구현될 수 있다.

이득 가변 증폭부(305)는 제1 단위 화소로부터 제1 리셋 감지 신호 및 제1 영상 감지 신호가 제1 센싱 라인(101-1)으로 출력될 때에는 이득을 제1 이득으로 설정할 수 있고, 제2 단위 화소로부터 제2 리셋 감지 신호 및 제2 영상 감지 신호가 제1 센싱 라인(101-1)으로 출력될 때에는 이득을 제2 이득으로 변경할 수 있다.

또한 이득 가변 증폭부(305)는 주파수 응답에 따른 대역폭(bandwidth)을 가변할 수 있다. 여기서 대역폭은 증폭기의 주파수 특성에 있어서 최대 이득값 대비 3dB 저하된 이득 값에 대응하는 주파수들 간의 폭을 의미할 수 있다.

도 6은 도 3에 도시된 이득 가변 증폭부(305)의 일 실시 예를 나타내며, 도 7은 도 6에 도시된 제1차 증폭기(410), 및 제2차 증폭기(420)의 일 실시 예를 나타낸다.

도 6 및 도 7을 참조하면, 이득 가변 증폭부(305)는 제1 가변 커패시터(C1), 및 제2 가변 커패시터(C2), 제1차 증폭기(410), 제2차 증폭기(420), 대역폭 제어 신호 생성부(430), 및 대역폭 가변부(440)를 포함한다.

이득 가변 증폭부(305)의 이득은 제1 가변 커패시터(C1) 및 제2 가변 커패시터(C2)의 커패시턴스 값에 의하여 가변될 수 있다.

제1 가변 커패시터(C1)의 일단에는 화소 어레이(120)의 열에 속하는 단위 화소들 중 선택되는 2개 이상의 단위 화소들로부터 출력되는 신호가 제공되고, 제1 가변 커패시터(C1)의 타단은 제1차 증폭기(410)의 입력단에 접속된다.

제1 가변 커패시터(C1)의 커패시턴스(capacitance)는 가변될 수 있다. 예컨대, 제1 가변 커패시터(C1)는 제1 센싱 라인(101-1)과 제1차 증폭기(410)의 제1 입력 단자(412) 사이에 접속될 수 있다.

제1차 증폭기(410)는 제1 가변 커패시터(C1)를 통하여 제1 센싱 라인(101-1)으로부터 수신되는 신호(Va)를 제1차 증폭하고, 제1차 증폭된 신호(Va1)를 출력한다.

제1차 증폭기(410)는 제1 가변 커패시터(C1)를 통하여 제1 센싱 라인(101-1)으로부터 수신되는 신호(Va)가 입력되는 제1 입력 단자(412), 기준 전압이 입력되는 제2 입력 단자(414), 및 제1차 증폭된 신호(Va1)를 출력하는 제1 출력 단자(416)를 포함할 수 있다.

예컨대, 제1차 증폭기(410)는 제1 센싱 라인(101-1)으로 수신되는 신호(Va)와 기준 전압(Vref)을 증폭하는 차동 증폭기로 구현될 수 있다.

예컨대, 제1차 증폭기(410)는 제1 내지 제5 트랜지스터들(M1 내지 M5)을 포함하는 차동 증폭기일 수 있다.

제1 및 제2 트랜지스터들(M1, M2)의 소스에는 제1 전원(VDD)이 제공될 수 있고, 제1 및 제2 트랜지스터들(M1, M2)의 게이트는 서로 접속될 수 있고, 제1 트랜지스터(M1)의 게이트는 제1 트랜지스터(M1)의 드레인에 접속될 수 있다.

제3 트랜지스터(M3)의 드레인은 제1 트랜지스터(M1)의 드레인에 접속될 수 있고, 제4 트랜지스터(M4)의 드레인은 제2 트랜지스터(M2)의 드레인에 접속될 수 있다. 제3 트랜지스터(M3)의 게이트에는 제1 센싱 라인(101-1)으로 수신되는 신호(Va)가 입력될 수 있고, 제4 트랜지스터(M4)의 게이트에는 기준 전압이 입력될 수 있다.

제3 트랜지스터(M3)의 소스 및 제4 트랜지스터(M4)의 소스는 접속할 수 있고, 제5 트랜지스터(M5)의 드레인은 제3 및 제4 트랜지스터들(M3,M4)의 소스들에 접속될 수 있다. 제5 트랜지스터(M5)의 게이트에는 타이밍 컨트롤러(110)로부터 제공되는 제1 바이어스 신호(Bn1)가 입력될 수 있고, 제5 트랜지스터(M5)의 소스에는 제2 전원(Vss)이 제공될 수 있다.

제2차 증폭기(420)는 제1차 증폭된 신호(Va1)를 제2차 증폭하고, 제2차 증폭된 신호(Va2)를 출력한다.

제2차 증폭기(420)는 제1차 증폭기의 출력 단자(416)와 연결되는 입력 단자(422), 및 제2차 증폭된 신호(Va2)를 출력하는 출력 단자(424)를 포함할 수 있다.

예컨대, 제2차 증폭기(420)는 제6 트랜지스터(M6), 및 제7 트랜지스터(M7)를 포함할 수 있다.

제6 트랜지스터(M6)의 소스에는 제1 전원이 제공될 수 있고, 제6 트랜지스터(M6)의 게이트는 제2 트랜지스터(M2)의 드레인과 제4 트랜지스터(M4)의 드레인이 접속하는 노드와 연결될 수 있고, 제1차 증폭기(410)에 의하여 제1차 증폭된 신호(Va1)가 입력될 수 있다.

제7 트랜지스터(M7)의 드레인은 제6 트랜지스터(M6)의 드레인에 접속될 수 있고, 제7 트랜지스터(M7)의 게이트에는 타이밍 컨트롤러(110)로부터 제공되는 제 바이어스 신호(Bn2)가 입력될 수 있고, 제7 트랜지스터(M7)의 소스에는 제2 전원(VSS)이 제공될 수 있다.

제2 가변 커패시터(C2)는 제1차 증폭기(410)의 입력단과 제2차 증폭기(420)의 출력단 사이에 연결된다. 예컨대, 제2 가변 커패시터(C2)는 제1차 증폭기(410)의 제1 입력 단자(412)와 제2차 증폭기(420)의 출력 단자(424) 사이에 연결될 수 있다. 제2 가변 커패시터(C2)의 커패시턴스는 가변될 수 있다.

리셋 스위치(445)는 제1차 증폭기(410)의 제1 입력 단자(412)와 제2차 증폭기(420)의 출력 단자(424) 사이에 연결되며, 타이밍 컨트롤러(110)로부터 제공되는 이득 리셋 신호(Gre)에 응답하여 스위칭된다.

이득 리셋 신호(Gre)에 의하여 리셋 스위치(445)가 개방되고, 제1 및 제2 가변 커패시터들(C1, C2) 중 적어도 하나의 커패시턴스가 가변될 때, 이득 가변 증폭부(305)의 이득은 가변될 수 있다.

이득 리셋 신호(Gre)에 의하여 리셋 스위치(445)가 단락될 경우에는 이득 가변 증폭부(305)의 이득은 리셋될 수 있다.

제1 및 제2 가변 커패시터들(C1,C2)의 커패시턴스 값의 변화에 의하여 이득 가변 증폭부(305)의 이득이 가변될 수 있다. 제1 및 제2 가변 커패시터들(C1,C2)는 제1 신호 및 제2 신호 각각을 증폭할 때, 서로 다른 값을 갖도록 가변될 수 있다.

여기서 제1 신호는 제1 센싱 라인(101-1)에 연결되는 단위 화소들(P11 내지 Pn1, n>1인 자연수) 중에서 선택되는 2개의 단위 화소들 중 어느 하나의 단위 화소(이하 "제1 단위 화소"라 한다)로부터 출력되는 신호일 수 있다. 또한 제2 신호는 상기 선택되는 2개의 단위 화소들 중 나머지 다른 하나(이하 "제2 단위 화소"라 한다)로부터 출력되는 신호일 수 있다.

대역폭 제어 신호 생성부(430)는 타이밍 컨트롤러(110)로부터 제공되는 이득 리셋 신호(Gre), 및 디지털 코드(E1 내지 En)에 기초하여, 대역폭 제어 신호들(Q1 내지 Qn,n>1인 자연수)을 생성한다.

도 8은 도 6에 도시된 대역폭 제어 신호 생성부(430)의 일 실시 예를 나타낸다.

도 8을 참조하면, 대역폭 제어 신호 생성부(430)는 조도 센서부(605), 및 복수의 논리 게이트들(610-1 내지 610-n, n>1인 자연수)을 포함할 수 있다.

조도 센서부(605)는 빛의 밝기를 측정하고, 측정한 결과에 따른 디지털 코드(E1 내지 En, n>1인 자연수)를 생성한다.

예컨대, 조도 센서부(605)는 자동 노출(Auto Exposure)에 의해 입력되는 빛의 밝기를 측정한 결과에 따른 디지털 코드(E1 내지 En, n>1인 자연수)를 생성할 수 있다.

도 8에서는 조도 센서부(605)에 의하여 디지털 코드(E1 내지 En, n>1인 자연수)가 생성되지만, 다른 실시 예에서는 자동 노출, 컬러 보정, 노이즈 감소 기능을 수행하는 이미지 신호 프로세싱(Image Signal Processing)을 수행하는 이미지 신호 프로세서에 의하여 디지털 코드가 생성될 수도 있다.

복수의 논리 게이트들(610-1 내지 610-n, n>1인 자연수)은 타이밍 컨트롤러(110)로부터 제공되는 이득 리셋 신호(Gre), 및 조도 센서부(605)에 의하여 생성되는 디지털 코드(E1 내지 En, n>1인 자연수)를 논리 연산하고, 논리 연산한 결과에 따른 대역폭 제어 신호들(Q1 내지 Qn,n>1인 자연수)을 생성한다.

예컨대, 복수의 논리 게이트들(610-1 내지 610-n, n>1인 자연수) 각각은 이득 리셋 신호(Gre)와 디지털 코드(E1 내지 En, n>1인 자연수)의 비트들 중 대응하는 어느 하나를 논리 연산하고, 논리 연산한 결과에 따른 대역폭 제어 신호를 생성할 수 있다.

복수의 논리 게이트들(610-1 내지 610-n, n>1인 자연수)은 OR Gate, AND gate, 또는 XOR gate, 중 적어도 하나를 포함할 수 있다. 예컨대, 복수의 논리 게이트들(610-1 내지 610-n, n>1인 자연수)은 OR gate일 수 있으나, 이에 한정되는 것은 아니다.

빛의 밝기에 대응 또는 상응하여 이득 가변 증폭부(305)는 증폭 이득을 가변할 수 있다. 예컨대, 이득 가변 증폭부(305)의 제1 커패시터(C1) 및 제2 커패시터(C2)의 커패시턴스 값은 조도 센서로부터 제공되는 디지털 코드(E1 내지 En)에 기초하여 가변될 수 있다.

또한 대역폭 제어 신호들(Q1 내지 Qn,n>1인 자연수)은 빛의 밝기에 대응 또는 상응하는 대역폭을 선택하도록 생성될 수 있다.

예컨대, 빛의 밝기에 대응 또는 상응하여 이득 가변 증폭부(305)에 의하여 증폭 이득이 결정될 수 있고, 대역폭 제어 신호 생성부(430)는 결정된 증폭 이득에 상응하는 대역폭 제어 신호들(Q1 내지 Qn,n>1인 자연수)을 생성할 수 있으며, 대역폭 제어 신호들(Q1 내지 Qn,n>1인 자연수)에 기초하여 대역폭 가변부(440)는 이득 가변 증폭부(305)의 대역폭을 가변할 수 있다.

도 9는 도 8에 도시된 대역폭 제어 신호 생성부(430)에 의하여 생성되는 대역폭 제어 신호들(Q1 내지 Q5), 및 이득 가변 증폭부(305)의 이득을 나타낸다.

대역폭 가변부(440)에 포함되는 커패시터들(Ca1 내지 CaN, N=5)의 수는 5개일 수 있고, 스위치들(440-1 내지 440-n, n=5)의 수는 5개일 수 있으며, 대역폭 제어 신호 생성부(430)의 논리 게이트의 수는 5개일 수 있으나, 실시 예가 이에 한정되는 것은 아니다.

도 9를 참조하면, 리셋 신호(Gre)가 제1 레벨(예컨대, 로직 하이)일 경우에 대역폭 제어 신호들(Q1 내지 Q5)은 모두 제1 레벨일 수 있고, 스위치들(440-1 내지 440-n, n=5)은 턴 온될 수 있으나, 이득 가변 증폭부(305)의 이득은 리셋 스위치(445)의 턴 온에 의하여 나타나지 않을 수 있다.

리셋 신호(Gre)가 제2 레벨(예컨대, 로직 하이)일 경우, 대역폭 제어 신호들(Q1 내지 Q5)은 조도 센서부(605) 또는 아날로그-디지털 변환부(140)로부터 제공되는 디지털 코드(E1 내지 En, n=5)에 의하여 결정될 수 있다.

예컨대, 디지털 코드(E1 내지 En, n=5)에 따라 이득 가변 증폭부(305)의 대역폭의 가변될 수 있다. 즉 빛의 밝기에 따라 대역폭 제어 신호들(Q1 내지 Q5)이 결정될 수 있고, 빛의 밝기에 따라 이득 가변 증폭부(305)의 대역폭은 서로 다른 값을 가질 수 있다.

대역폭 가변부(440)는 리셋 신호(Gre) 및 대역폭 제어 신호들(Q1 내지 Qn, n>1인 자연수)에 응답하여 이득 가변 증폭부(305)의 대역폭을 가변한다.

대역폭 제어 신호들(Q1 내지 Qn, n>1인 자연수)에 응답하여 제2차 증폭기(420)의 입력단과 출력단 사이에 연결되는 커패시터의 커패시턴스 값이 가변될 수 있으며, 이로 인하여 이득 가변 증폭부(305)의 대역폭이 가변될 수 있다.

예컨대, 대역폭 가변부(440)에 의하여 제2차 증폭기(420)의 입력단과 출력단 사이에 연결되는 커패시터의 커패시턴스 값이 가변됨에 따라 제2차 증폭기(420)의 대역폭이 가변될 수 있고, 이로 인하여 이득 가변 증폭부(305)의 대역폭이 가변될 수 있다.

대역폭 가변부(440)는 복수의 커패시터들(Ca1 내지 CaN, N>1인 자연수), 및 복수의 스위치들(440-1 내지 440-n, n>1인 자연수)을 포함할 수 있다.

복수의 커패시터들(Ca1 내지 CaN, N>1인 자연수) 각각의 일단은 제2차 증폭기(420)의 출력 단자(424)에 연결될 수 있다.

도 7을 참조하면, 복수의 커패시터들(Ca1 내지 CaN, N>1인 자연수) 각각의 일단은 제6 트랜지스터(M6)의 드레인과 제7 트랜지스터의 드레인이 접속하는 노드에 연결될 수 있다.

복수의 스위치들(440-1 내지 440-n, n>1인 자연수) 각각은 복수의 커패시터들(Ca1 내지 CaN, N>1인 자연수) 중 대응하는 어느 하나의 타단과 제1차 증폭기(410)의 제1 출력 단자(416)와 제2차 증폭기(420)의 입력 단자(422)가 접속하는 노드(node1) 사이에 연결된다.

도 7을 참조하면, 노드(node1)는 제6 트랜지스터(M6)의 게이트와 제2 트랜지스터(M2)의 드레인과 제4 트랜지스터(M4)의 드레인이 접속하는 노드가 접속하는 노드일 수 있다.

복수의 스위치들(440-1 내지 440-n, n>1인 자연수)은 대역폭 제어 신호 생성부(430)로부터 제공되는 대역폭 제어 신호들(Q1 내지 Qn,n>1인 자연수)에 응답하여 스위칭될 수 있다.

대역폭 제어 신호들(Q1 내지 Qn,n>1인 자연수)에 응답하여 복수의 스위치들(440-1 내지 440-n, n>1인 자연수) 중 일부는 턴 온될 수 있고, 나머지 스위치들은 턴 오프될 수 있다. 복수의 스위치들(440-1 내지 440-n, n>1인 자연수)의 턴 온 또는 턴 오프에 따라 제2차 증폭기(420)의 입력 단자(422)와 출력 단자(424) 사이에 병렬 연결되는 커패시터의 수가 변할 수 있고, 이로 인하여 이득 가변 증폭부(305)의 대역폭이 제어될 수 있다.

제1 평균부(310)는 이득 가변 증폭부(305)에 의하여 서로 다른 이득으로 증폭된 선택된 2개의 단위 화소들의 리셋 감지 신호들의 평균을 산출하고, 산출 결과에 따른 제1 비닝 샘플링 신호를 생성할 수 있다.

제2 평균부(320)는 이득 가변 증폭부(305)에 의하여 서로 다른 이득으로 증폭된 2개의 단위 화소들의 영상 감지 신호들의 평균을 산출하고, 산출한 결과에 따른 제2 비닝 샘플링 신호를 생성할 수 있다.

도 4는 도 3에 도시된 제1 평균부(310) 및 제2 평균부(320)의 일 실시 예를 나타낸다.

도 4를 참조하면, 제1 평균부(310)는 제1 커패시터(Cr1), 제2 커패시터(Cr2), 및 제1 스위칭부(312)를 포함한다. 제2 평균부(320)는 제3 커패시터(Cs1), 제4 커패시터(Cs2), 및 제2 스위칭부(314)를 포함한다.

제1 커패시터(Cr1)의 일단에는 제1 기준 전압(VREF)이 제공될 수 있다.

제2 커패시터(Cr2)의 일단에는 제1 기준 전압(VREF)이 제공될 수 있다.

제3 커패시터(Cs1)의 일단에는 제2 기준 전압(Ramp)이 제공될 수 있다.

제4 커패시터(Cs2)의 일단에는 제2 기준 전압(Ramp)이 제공될 수 있다.

예컨대, 제1 기준 전압(VREF)은 일정한 값을 갖는 직류 전압일 수 있고, 제2 기준 전압(VREF)은 시간에 따라 전압이 상승 또는 하강하는 램프(ramp) 전압일 수 있다.

제1 스위칭부(312)는 제1 내지 제3 스위치 제어 신호들(CW1 내지 CW3)에 응답하여, 제1 커패시터(Cr1)의 타단, 및 제2 커패시터(Cr2)의 타단 중 어느 하나를 이득 가변 증폭부(305)의 출력단(424)에 연결하거나, 또는 제1 커패시터(Cr1)의 타단과 제2 커패시터(Cr2)의 타단을 이득 가변 증폭부(305)의 출력단(424)으로부터 분리(disconnect)하고 제1 커패시터(Cr1)의 타단과 제2 커패시터(Cr2)의 타단을 서로 연결할 수 있다.

제2 스위칭부(314)는 제4 내지 제6 스위치 제어 신호들(CW4 내지 CW6)에 응답하여, 제3 커패시터(Cs1)의 타단, 및 제4 커패시터(Cs2)의 타단 중 어느 하나를 이득 가변 증폭부(305)의 출력단(424)에 연결하거나, 또는 제3 커패시터(Cs1)의 타단과 제4 커패시터(Cs2)의 타단을 이득 가변 증폭부(305)의 출력단(424)으로부터 분리(disconnect)하고 제3 커패시터(Cs1)의 타단과 제4 커패시터(Cs2)의 타단을 서로 연결할 수 있다.

예컨대, 이득 가변 증폭부(305)는 제1 단위 화소로부터 출력되는 제1 리셋 감지 신호를 제1 이득만큼 증폭할 수 있다. 그리고 제1 스위칭부(312)는 스위치 제어 신호들(CW1 내지 CW3)에 응답하여 제1 이득만큼 증폭된 제1 리셋 감지 신호를 제1 커패시터(Cr1)에 저장시킬 수 있다.

또한 이득 가변 증폭부(305)는 제1 단위 화소로부터 출력되는 제1 영상 감지 신호를 제1 이득만큼 증폭할 수 있다. 그리고 제2 스위칭부(312)는 스위치 제어 신호들(CW4 내지 CW6)에 응답하여 제1 이득만큼 증폭된 제1 영상 감지 신호를 제3 커패시터(Cs1)에 저장시킬 수 있다.

제1 리셋 감지 신호는 리셋된 제1 단위 화소로부터 출력되는 신호일 수 있고, 제1 영상 감지 신호는 영상 신호에 상응하여 제1 단위 화소로부터 출력되는 신호일 수 있다.

이득 가변 증폭부(305)는 제2 단위 화소로부터 출력되는 제2 리셋 감지 신호를 제2 이득만큼 증폭할 수 있다. 그리고 제1 스위칭부(312)는 스위치 제어 신호들(CW1 내지 CW3)에 응답하여 제2 이득만큼 증폭된 제2 리셋 감지 신호를 제2 커패시터(Cr2)에 저장시킬 수 있다. 제1 이득과 제2 이득은 서로 다르며, 제1 단위 화소와 제2 단위 화소는 서로 다른 행에 위치할 수 있다.

이득 가변 증폭부(305)는 제2 단위 화소로부터 출력되는 제2 영상 감지 신호를 제2 이득만큼 증폭할 수 있다. 그리고 제2 스위칭부(312)는 스위치 제어 신호들(CW4 내지 CW6)에 응답하여 제2 이득만큼 증폭된 제2 영상 감지 신호를 제4 커패시터(Cs2)에 저장시킬 수 있다.

제2 리셋 감지 신호는 리셋된 제2 단위 화소로부터 출력되는 신호일 수 있고, 제2 영상 감지 신호는 영상 신호에 상응하여 제2 단위 화소로부터 출력되는 신호일 수 있다.

또한 제1 스위칭부(312)는 스위치 제어 신호들(CW1 내지 CW3)에 응답하여 제1 커패시터(Cr1)에 저장되는 제1 이득만큼 증폭된 제1 리셋 감지 신호와 제2 커패시터(Cr2)에 저장되는 제2 이득만큼 증폭된 제2 리셋 감지 신호의 평균을 산출하기 위하여 제1 커패시터(Cr1)의 타단과 제2 커패시터(Cr2)의 타단을 연결할 수 있다.

제1 커패시터(Cr1)의 타단과 제2 커패시터(Cr2)의 타단을 연결됨으로써, 제1 평균부(310)는 제1 비닝 샘플링 신호를 생성할 수 있다.

또한 제2 스위칭부(314)는 스위치 제어 신호들(CW4 내지 CW6)에 응답하여, 제3 커패시터(Cs1)에 저장되는 제1 이득만큼 증폭된 제1 영상 감지 신호와 제4 커패시터(Cs2)에 저장되는 제2 이득만큼 증폭된 제2 영상 감지 신호의 평균을 산출하기 위하여 제3 커패시터(CS1)의 타단과 제4 커패시터(Cs2)의 타단을 연결할 수 있다.

제3 커패시터(CS1)의 타단과 제4 커패시터(Cs2)의 타단이 연결됨으로써, 제2 평균부(320)는 제2 비닝 샘플링 신호를 생성할 수 있다.

스위칭 제어 신호들(CW1 내지 CW6)은 타이밍 컨트롤러(110)로부터 제공될 수 있다.

제1 스위칭부(132)는 제1 내지 제3 스위치들(SW1 내지 SW3)을 포함할 수 있다.

제1 스위치(SW1)는 제1 커패시터(Cr1)의 타단과 이득 가변 증폭부(305)의 출력단(424) 사이에 연결되며, 제1 스위치 제어 신호(CW1)에 응답하여 스위칭될 수 있다.

제2 스위치(SW2)는 제2 커패시터(Cr2)의 타단과 이득 가변 증폭부(305)의 출력단(424) 사이에 연결되며, 제2 스위치 제어 신호(CW1)에 응답하여 스위칭될 수 있다.

제3 스위치(SW3)는 제1 커패시터(Cr1)의 타단과 제2 커패시터(Cr2)의 타단 사이에 연결되며, 제3 스위치 제어 신호(CW3)에 응답하여 스위칭될 수 있다.

제2 스위칭부(134)는 제4 내지 제6 스위치들(SW4 내지 SW6)을 포함할 수 있다.

제4 스위치(SW4)는 제3 커패시터(Cs1)의 타단과 센싱 라인(101-1) 사이에 연결되며, 제4 스위치 제어 신호(CW4)에 응답하여 스위칭될 수 있다.

제5 스위치(SW5)는 제4 커패시터(Cs2)의 타단과 센싱 라인(101-1) 사이에 연결되며, 제5 스위치 제어 신호(CW5)에 응답하여 스위칭될 수 있다.

제6 스위치(SW6)는 제3 커패시터(Cs1)의 타단과 제4 커패시터(Cs2)의 타단 사이에 연결되며, 제6 스위치 제어 신호(CW6)에 응답하여 스위칭될 수 있다.

화소 어레이(120)의 단위 화소들(P11 내지 Pnm) 각각의 구성은 서로 동일할 수 있다.

도 5는 도 1에 도시된 단위 화소(P11)의 구성도를 나타낸다.

도 5를 참조하면, 단위 화소(P11)는 포토다이오드(photodiode, 210), 트랜스퍼 트랜지스터(transfer transistor, 220), 리셋 트랜지스터(reset transistor, 230), 드라이버 트랜지스터(driver transistor, 240), 및 셀렉트 트랜지스터(select transistor, 250)를 포함할 수 있다.

포토다이오드(210)는 제1 전원(GND)과 트랜스퍼 트랜지스터(220) 사이에 연결되고, 빛을 흡수하고, 흡수된 빛에 의하여 전하를 발생할 수 있다. 예컨대, 제1 전원(GND)은 그라운드(Ground)일 수 있다.

트랜스퍼 트랜지스터(220)는 플로팅 노드(FD)와 포토다이오드(210) 사이에 연결되고, 타이밍 컨트롤러(110)로부터 인가되는 전송 신호(TX)에 의해서 제어될 수 있다.

트랜스퍼 트랜지스터(220)는 전송 신호(TX)에 응답하여 포토다이오드(210)에 의하여 발생한 전하를 감지 노드(FD)로 전송할 수 있다. 여기서 플로팅 노드(FD)는 플로팅 디퓨젼 영역(floating diffusion region)일 수 있다.

리셋 트랜지스터(230)는 제2 전원(VDD)과 플로팅 노드(FD) 사이에 연결되고, 타이밍 컨트롤러(110)로부터 인가되는 리셋 신호(RX)에 의해서 제어될 수 있다. 리셋 트랜지스터(230)는 리셋 신호(RX)에 응답하여 단위 화소를 초기화(reset)하는 역할을 할 수 있다.

예컨대, 리셋 트랜지스터(230)가 턴 온되면, 플로팅 노드(FD)로 제2 전원(VDD)이 인가되고, 제2 전원의 인가로 인하여 플로팅 노드(FD)의 전하는 제거되어, 플로팅 노드(FD)가 초기화될 수 있다.

드라이버 트랜지스터(240)는 제1 전원(VDD)과 셀렉트 트랜지스터(250)의 일단(예컨대, 소스 또는 드레인) 사이에 연결되고, 게이트는 플로팅 노드(FD)에 연결될 수 있다.

드라이버 트랜지스터(240)는 플로팅 노드(FD)의 전압에 응답하여 제어될 수 있다. 드라이버 트랜지스터(240)는 단위 화소(P11)의 외부에 위치하는 전류원(250)과 함께 소스 팔로워(source follower)를 구성할 수 있으며, 버퍼(buffer)의 역할을 할 수 있다.

셀렉트 트랜지스터(250)는 드라이버 트랜지스터(240)와 단위 화소의 외부에 위치하는 전류원(260) 사이에 연결되고, 타이밍 컨트롤러(110)로부터 인가되는 선택 신호(SX)에 의하여 제어될 수 있다. 셀렉트 트랜지스터(250)는 선택 신호(SX)에 응답하여 행 단위로 화소 어레이(120)의 단위 화소들을 선택할 수 있다.

셀렉트 트랜지스터(250)의 소스는 단위 화소(P11)의 출력 단자(201-1)일 수 있고, 센싱 라인(101-1)과 연결될 수 있으며, 셀렉트 트랜지스터(250)의 출력 단자(201-1)로부터 감지 신호, 예컨대, 리셋 감지 신호, 및 영상 감지 신호가 출력될 수 있다.

아날로그-디지털 변환부(140)는 비닝 샘플링부(130)로부터 출력되는 아날로그 신호인 비닝 샘플링 신호(B11 내지 Bm1 ~ B12 내지 Bm2)를 디지털 신호로 변환한다.

예컨대, 아날로그-디지털 변환부(140)는 제1 평균부(310)로부터 출력되는 제1 비닝 샘플링 신호(B11 내지 Bm1), 및 제2 평균부(320)로부터 출력되는 제2 비닝 샘플링 신호(B12 내지 Bm2)를 이용하여 디지털 신호를 생성할 수 있다.

예컨대, 아날로그-디지털 변환부(140)는 제1 비닝 샘플링 신호(B11 내지 Bm1) 및 제2 비닝 샘플링 신호(B12 내지 Bm2)를 비교하고, 비교한 결과에 따른 비교 신호를 출력할 수 있으며, 비교 신호에 대하여 카운팅(counting) 동작을 수행하고, 수행된 카운팅 동작에 기초하여 디지털 코드(Dc)를 생성할 수 있다.

아날로그-디지털 변환부(140)는 화소 고유의 고정 패턴 노이즈를 제거하기 위하여 상관된 더블 샘플링(Correlated Double Sampling, CDS)을 수행할 수 있다.

다만 실시 예는 아날로그-디지털 변환 동작 이전에 이득 가변 증폭부(305) 및 비닝 샘플링부(130)에 의하여 동일 열에 속하는 서로 다른 단위 화소들의 리셋 감지 신호들 및 영상 감지 신호들에 대한 가중 평균화가 완료될 수 있다. 이로 인하여 실시 예는 아날로그-디지털 변환 이후에 비닝을 위한 별도의 라인 메모리를 필요로 하지 않으며, 아날로그-디지털 변환 횟수를 줄일 수 있고, 아날로그-디지털 변환 속도를 향상시킬 수 있다.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

110: 타이밍 컨트롤러 120: 화소 어레이
130: 비닝 샘플링부 140: 아날로그 디지털 변환부
210: 포토다이오드 220: 트랜스퍼 트랜지스터
230: 리셋 트랜지스터 240: 드라이버 트랜지스터
250: 샐렉트 트랜지스터 310: 제1 평균부
320: 제2 평균부 410: 제1차 증폭기
420: 제2차 증폭기 430: 대역폭 제어 신호 생성부
440: 대역폭 가변부 C1,C2: 가변 커패시터
Cr1, Cr2: 제1 및 제2 커패시터들 Cs1,Cs2: 제3 및 제4 커패시터들
Ca1 내지 CaN: 커패시터들 440-1 내지 440-n: 스위치들
605:조도 센서부 610-1 내지 610-n: 논리 게이트들.

Claims

복수의 단위 화소들을 포함하며, 상기 복수의 단위 화소들은 행과 열로 이루어진 매트릭스(matrix) 형태로 배치되는 화소 어레이;
상기 열에 속하는 단위 화소들 중에서 선택되는 2개의 단위 화소들 각각으로 출력되는 신호를 서로 다른 이득으로 증폭하고, 증폭된 신호들의 평균을 산출한 결과에 따른 비닝 샘플링 신호를 출력하는 비닝 샘플링부; 및
상기 비닝 샘플링 신호를 아날로그-디지털 변환하는 아날로그-디지털 변환부를 포함하며,
상기 비닝 샘플링부는,
상기 선택되는 2개의 단위 화소들로부터 출력되는 리셋 감지 신호들 및 영상 감지 신호들을 서로 다른 이득으로 증폭하는 이득 가변 증폭부;
서로 다른 이득으로 증폭된 리셋 감지 신호들의 평균을 산출한 결과에 따른 제1 비닝 샘플링 신호를 출력하는 제1 평균부; 및
서로 다른 이득으로 증폭된 영상 감지 신호들의 평균을 산출한 결과에 따른 제2 비닝 샘플링 신호를 출력하는 제2 평균부를 포함하는 것을 특징으로 하는 이미지 센서.
제1항에 있어서,
상기 선택되는 2개의 단위 화소들은 동일 색상의 단위 화소인 것을 특징으로 하는 이미지 센서.
제1항에 있어서,
상기 선택되는 2개의 단위 화소들 각각으로부터 출력되는 신호는 리셋 감지 신호 및 영상 감지 신호이며, 상기 리셋 감지 신호는 리셋된 단위 화소로부터 출력되는 신호이고, 상기 영상 감지 신호는 영상 신호에 상응하여 단위 화소로부터 출력되는 신호인 것을 특징으로 하는 이미지 센서.
제1항에 있어서,
상기 선택되는 2개 단위 화소들은 노출 시간이 서로 동일한 것을 특징으로 하는 이미지 센서.
제1항에 있어서, 상기 이득 가변 증폭부는,
상기 선택되는 2개의 단위 화소들 중 제1 단위 화소로부터 출력되는 제1 리셋 감지 신호 및 제1 영상 감지 신호를 제1 이득으로 증폭하고, 상기 선택되는 2개의 단위 화소들 중 제2 단위 화소로부터 출력되는 제2 리셋 감지 신호 및 제2 영상 감지 신호를 제2 이득으로 증폭하고, 상기 제1 이득과 상기 제2 이득은 서로 다른 것을 특징으로 하는 이미지 센서.
제1항에 있어서, 상기 이득 가변 증폭부는,
상기 선택되는 2개의 단위 화소들 각각으로부터 출력되는 신호를 제1차 증폭하고, 제1차 증폭된 신호를 출력하는 제1차 증폭기;
일단으로 상기 선택되는 2개의 단위 화소들 각각으로부터 출력되는 신호가 입력되고, 타단은 상기 제1차 증폭기의 입력단과 연결되는 제1 가변 커패시터;
상기 제1차 증폭된 신호를 제2차 증폭하고, 제2차 증폭된 신호를 출력하는 제2차 증폭기; 및
상기 제1차 증폭기의 입력단과 상기 제2차 증폭기의 출력단 사이에 연결되는 제2 가변 커패시터를 포함하는 것을 특징으로 하는 이미지 센서.
제6항에 있어서,
상기 이득 가변 증폭부의 대역폭을 가변하는 대역폭 가변부를 더 포함하는 것을 특징으로 하는 이미지 센서.
제7항에 있어서, 상기 대역폭 가변부는,
복수의 커패시터들 및 복수의 스위치들을 포함하며,
상기 복수의 커패시터들 각각의 일단은 상기 제2차 증폭기의 출력 단자에 연결되고, 상기 복수의 스위치들 각각은 상기 복수의 커패시터들 중 대응하는 어느 하나의 타단과 제1 노드 사이에 연결되고, 상기 제1 노드는 상기 제1차 증폭기의 출력 단자와 상기 제2차 증폭기의 입력 단자가 접속하는 노드인 것을 특징으로 하는 이미지 센서.
제8항에 있어서,
상기 제1차 증폭기의 입력 단자와 상기 제2차 증폭기의 출력 단자 사이에 연결되는 리셋 스위치를 더 포함하는 것을 특징으로 하는 이미지 센서.
제1항에 있어서, 상기 아날로그-디지털 변환부는,
상기 제1 비닝 샘플링 신호 및 상기 제2 비닝 샘플링 신호를 이용하여 디지털 신호를 생성하는 것을 특징으로 하는 이미지 센서.
복수의 단위 화소들을 포함하며, 상기 복수의 단위 화소들은 행과 열로 이루어진 매트릭스(matrix) 형태로 배치되는 화소 어레이;
상기 열에 속하는 단위 화소들 중에서 선택되는 2개의 단위 화소들 중 제1 단위 화소로부터 출력되는 제1 신호를 제1 이득만큼 증폭하고, 상기 선택되는 2개의 단위 화소들 중 제2 단위 화소로부터 출력되는 제2 신호를 상기 제1 이득과 다른 제2 이득만큼 증폭하는 이득 가변 증폭부;
상기 제1 이득만큼 증폭된 제1 신호 및 상기 제2 이득만큼 증폭된 제2 신호의 평균을 산출하고, 산출된 결과에 따른 비닝 샘플링 신호를 출력하는 평균화부; 및
상기 비닝 샘플링 신호를 아날로그-디지털 변환하는 아날로그-디지털 변환부를 포함하며,
상기 이득 가변 증폭부는,
상기 제1 신호 또는 상기 제2 신호를 제1차 증폭하는 제1차 증폭기;
일단으로 상기 제1 신호 또는 상기 제2 신호가 입력되고, 타단은 상기 제1차 증폭기의 입력단과 연결되는 제1 가변 커패시터;
상기 제1차 증폭된 제1 신호 또는 제2 신호를 제2차 증폭하는 제2차 증폭기;
상기 제1차 증폭기의 입력단과 상기 제2차 증폭기의 출력단 사이에 연결되는 제2 가변 커패시터; 및
상기 제2차 증폭기의 대역폭을 가변하는 대역폭 가변부를 포함하는 것을 특징으로 하는 이미지 센서.
제11항에 있어서,
상기 선택되는 2개 단위 화소들은 노출 시간이 서로 동일한 것을 특징으로 하는 이미지 센서.
제11항에 있어서, 상기 대역폭 가변부는,
복수의 커패시터들 및 복수의 스위치들을 포함하며,
상기 복수의 커패시터들 각각의 일단은 상기 제2차 증폭기의 출력 단자에 연결되고,
상기 복수의 스위치들 각각은 상기 복수의 커패시터들 중 대응하는 어느 하나의 타단과 제1 노드 사이에 연결되고,
상기 제1 노드는 상기 제1차 증폭기의 출력 단자와 상기 제2차 증폭기의 입력 단자가 접속하는 노드인 것을 특징으로 하는 이미지 센서.
제13항에 있어서,
이득 리셋 신호 및 디지털 코드에 기초하여, 상기 복수의 스위치들을 제어하는 대역폭 제어 신호들을 생성하는 대역폭 제어 신호 생성부를 더 포함하는 이미지 센서.
제14항에 있어서, 상기 대역폭 제어 신호 생성부는,
빛의 밝기를 측정하고, 측정한 결과에 따른 상기 디지털 코드를 생성하는 조도 센서부; 및
상기 이득 리셋 신호 및 상기 디지털 코드를 논리 연산하고, 논리 연산된 결과에 따른 대역폭 제어 신호들을 생성하는 논리 게이트들을 포함하는 이미지 센서.
제14항에 있어서,
상기 제1차 증폭기의 입력 단자와 상기 제2차 증폭기의 출력 단자 사이에 연결되고, 상기 이득 리셋 신호에 응답하여 스위칭하는 리셋 스위치를 더 포함하는 것을 특징으로 하는 이미지 센서.