WO2016013412A1 - 固体撮像素子、撮像制御方法、信号処理方法、及び、電子機器 - Google Patents

固体撮像素子、撮像制御方法、信号処理方法、及び、電子機器 Download PDF

Info

Publication number
WO2016013412A1
WO2016013412A1 PCT/JP2015/069829 JP2015069829W WO2016013412A1 WO 2016013412 A1 WO2016013412 A1 WO 2016013412A1 JP 2015069829 W JP2015069829 W JP 2015069829W WO 2016013412 A1 WO2016013412 A1 WO 2016013412A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
sensitivity
solid
signal
analog gain
Prior art date
Application number
PCT/JP2015/069829
Other languages
English (en)
French (fr)
Inventor
杉崎　太郎
山中　剛
大助 吉岡
亨 西
堀江　陽介
武志 小佐々
謙益 呉
典弘 市丸
細井　直樹
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US15/326,259 priority Critical patent/US10171750B2/en
Publication of WO2016013412A1 publication Critical patent/WO2016013412A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/673—Focus control based on electronic image sensor signals based on contrast or high frequency components of image signals, e.g. hill climbing method
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/71—Circuitry for evaluating the brightness variation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/72—Combination of two or more compensation controls
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/133—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing panchromatic light, e.g. filters passing white light
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2209/00—Details of colour television systems
    • H04N2209/04—Picture signal generators
    • H04N2209/041—Picture signal generators using solid-state devices
    • H04N2209/048—Picture signal generators using solid-state devices having several pick-up sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only

Definitions

  • the present technology relates to a solid-state imaging device, an imaging control method, a signal processing method, and an electronic device, and in particular, a solid-state imaging device, an imaging control method, and signal processing that suppress deterioration in image quality due to a difference in sensitivity between pixels.
  • the present invention relates to a method and an electronic device.
  • the present technology is intended to suppress deterioration in image quality due to a difference in sensitivity between pixels.
  • the solid-state imaging device includes a pixel array unit in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having a lower sensitivity than the first pixel are arranged. And a control unit that controls at least one of an analog gain and an exposure time for each pixel in accordance with a sensitivity ratio between the first pixel and the second pixel.
  • the controller provides a gain difference between a first analog gain for the first pixel and a second analog gain for the second pixel when the amount of incident light is greater than or equal to a predetermined threshold.
  • the controller causes the minimum value of the second analog gain to be set higher than the minimum value of the first analog gain by a second offset value smaller than the first offset value corresponding to the sensitivity ratio.
  • the exposure time of the first pixel is set to the exposure time of the second pixel according to the amount by which the gain difference is smaller than the first offset value. Can be made shorter than time.
  • the control unit can adjust the first offset value and the second offset value in accordance with a change in the sensitivity ratio accompanying a change in light source or color temperature.
  • the control unit can set the first analog gain to a value lower than the second analog gain by the first offset value when the amount of incident light is less than the threshold value.
  • the control unit is configured to set the first analog gain and the second analog gain according to an inclination of a reference signal used for AD conversion of the pixel signal of the first pixel and the pixel signal of the second pixel.
  • the dynamic range of the DA converter that outputs the reference signal can be adjusted to the signal level in the state where the charge of the saturated electron number is accumulated in the photoelectric conversion element of the first pixel.
  • the control unit can change at least one of an analog gain and an exposure time for each pixel in accordance with a change in the sensitivity ratio accompanying a change in light source or color temperature.
  • the first pixel may be a white pixel
  • the second pixel may be a pixel having a color different from that of the white pixel
  • the second pixel is a red pixel and a blue pixel
  • the sensitivity ratio is a green pixel calculated from the sensitivity of the white pixel, the white pixel, the red pixel, and the blue pixel. It is possible to make a ratio with the sensitivity.
  • the first pixel can be a pixel mainly used for a luminance signal
  • the second pixel can be a pixel mainly used for a color signal.
  • the second pixel can be the second most sensitive pixel.
  • a pixel array in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having lower sensitivity than the first pixel are arranged.
  • a solid-state imaging device including a unit controls at least one of an analog gain and an exposure time for each pixel according to a sensitivity ratio between the first pixel and the second pixel.
  • An electronic apparatus includes a pixel array unit in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having a lower sensitivity than the first pixel are arranged. And a control unit that controls at least one of an analog gain and an exposure time for each pixel in accordance with a sensitivity ratio between the first pixel and the second pixel.
  • the solid-state imaging device includes a pixel array unit in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having a lower sensitivity than the first pixel are arranged. And a controller that shifts the potential of the pixel signal of the first pixel by an amount corresponding to a sensitivity ratio between the first pixel and the second pixel.
  • An AD including a first input terminal to which the pixel signal is input and a second input terminal to which a reference signal to be compared with the pixel signal is input, and including a comparator that compares the pixel signal with the reference signal
  • a conversion unit is further provided, and the control unit can shift the potential of the pixel signal by changing the coupling ratio on the first input terminal side.
  • a plurality of the second capacitors are respectively connected between the power source and the first capacitor via switches, and the control unit individually switches the states of the plurality of switches, The coupling ratio can be changed.
  • the control unit can shift the potential of the pixel signal by changing the conversion efficiency of the charge voltage conversion unit of the first pixel.
  • the control unit can change the conversion efficiency of the charge voltage conversion unit by changing the capacitance of the charge voltage conversion unit.
  • the control unit can adjust the shift amount of the potential of the pixel signal in accordance with a change in the sensitivity ratio accompanying a change in light source or color temperature.
  • the first pixel may be a white pixel
  • the second pixel may be a pixel having a color different from that of the white pixel
  • the second pixel is a red pixel and a blue pixel
  • the sensitivity ratio is a green pixel calculated from the sensitivity of the white pixel, the white pixel, the red pixel, and the blue pixel. It is possible to make a ratio with the sensitivity.
  • the first pixel can be a pixel mainly used for a luminance signal
  • the second pixel can be a pixel mainly used for a color signal.
  • the second pixel can be the second most sensitive pixel.
  • the signal processing method includes a pixel array unit in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having a lower sensitivity than the first pixel are arranged.
  • a solid-state imaging device comprising: shifts the potential of the pixel signal of the first pixel by an amount corresponding to the sensitivity ratio between the first pixel and the second pixel.
  • An electronic apparatus includes: a pixel array unit in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having a lower sensitivity than the first pixel are arranged; And a solid-state imaging device including a control unit that shifts the potential of the pixel signal of the first pixel by an amount corresponding to a sensitivity ratio between the first pixel and the second pixel.
  • the solid-state imaging device includes a pixel array unit in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having a lower sensitivity than the first pixel are arranged. And a control unit that controls an analog gain for each pixel in accordance with the amount of incident light, and the control unit has only a first offset value corresponding to a sensitivity ratio between the first pixel and the second pixel.
  • the first analog gain for the first is set to a value lower than the second analog gain for the second pixel, and the dynamic range of the first analog gain is lower than the dynamic range of the second analog gain. Set to range.
  • the controller can shift the dynamic range of the first analog gain to a range lower than the dynamic range of the second analog gain when the second analog gain is less than a predetermined threshold.
  • a DA converter that outputs a reference signal used for AD conversion of a pixel signal of a pixel of the pixel array unit is further provided, and the control unit controls the slope of the reference signal to control the first analog gain and the The first analog gain is controlled and the reference current of the DA converter that increases or decreases the voltage of the reference signal is set larger than the second pixel with respect to the first pixel, whereby the first The dynamic range of the analog gain can be set to a range lower than the dynamic range of the second analog gain.
  • the control unit can switch the set value of the reference current in units of frames.
  • the control unit can switch the set value of the reference current for each pixel.
  • the first pixel may be a white pixel
  • the second pixel may be a pixel having a color different from that of the white pixel
  • the second pixel is a red pixel and a blue pixel
  • the sensitivity ratio is a green pixel calculated from the sensitivity of the white pixel, the white pixel, the red pixel, and the blue pixel. It is possible to make a ratio with the sensitivity.
  • the first pixel can be a pixel mainly used for a luminance signal
  • the second pixel can be a pixel mainly used for a color signal.
  • the second pixel can be the second most sensitive pixel.
  • a pixel array in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having a lower sensitivity than the first pixel are arranged.
  • a solid-state imaging device including a unit controls an analog gain for each pixel according to the amount of incident light, The first analog gain for the first is set lower than the second analog gain for the second pixel by a first offset value corresponding to a sensitivity ratio between the first pixel and the second pixel.
  • the dynamic range of the first analog gain is set to be lower than the dynamic range of the second analog gain.
  • An electronic apparatus includes a pixel array unit in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having a lower sensitivity than the first pixel are arranged.
  • a control unit that controls an analog gain for each pixel in accordance with the amount of incident light, and the control unit includes a first offset value corresponding to a sensitivity ratio between the first pixel and the second pixel.
  • the first analog gain for the first is set to a value lower than the second analog gain for the second pixel, and the dynamic range of the first analog gain is lower than the dynamic range of the second analog gain.
  • At least one of the analog gain and the exposure time for each pixel is controlled in accordance with the sensitivity ratio between the first pixel and the second pixel.
  • the potential of the pixel signal of the first pixel is shifted by an amount corresponding to the sensitivity ratio between the first pixel and the second pixel.
  • the first analog gain with respect to the first by the first offset value corresponding to the sensitivity ratio between the first pixel and the second pixel is relative to the second pixel.
  • a value lower than the second analog gain is set, and a dynamic range of the first analog gain is set to a range lower than a dynamic range of the second analog gain.
  • the present technology it is possible to suppress deterioration in image quality due to a difference in sensitivity between pixels.
  • Embodiment 2 modes for carrying out the present technology (hereinafter referred to as embodiments) will be described. The description will be given in the following order.
  • Embodiment 3 Modification 3 Electronics
  • FIG. 1 is a system configuration diagram illustrating an outline of a configuration of a solid-state imaging device 1 according to an embodiment of the present technology.
  • the solid-state imaging device 1 is a CMOS image sensor which is a kind of XY address type solid-state imaging device will be described as an example.
  • the present technology is not limited to application to a CMOS image sensor. Absent.
  • the solid-state imaging device 1 is configured to include a pixel array unit 21 formed on the semiconductor substrate 11 and a peripheral circuit unit integrated on the same semiconductor substrate 11 as the pixel array unit 21.
  • the peripheral circuit unit includes, for example, a row decoder 22, an AD converter 23 (hereinafter referred to as ADC 23), a column decoder 24, a data output unit 25, a PLL circuit 26, and a control unit 27.
  • the structure of the solid-state imaging device 1 may be a stacked structure in which the pixel array unit 21 and the peripheral circuit unit are formed on different substrates and a plurality of substrates are stacked. Further, as the solid-state imaging device 1, it is possible to adopt either a front-side irradiation type or a back-side irradiation type CMOS image sensor.
  • unit pixels 31 (hereinafter also simply referred to as pixels 31) including photoelectric conversion elements that photoelectrically convert incident light into a charge amount corresponding to the amount of light are two-dimensionally arranged in a matrix.
  • the pixel array section 21 is further provided with a pixel drive line 28 for each row with respect to the matrix-like pixel arrangement along the horizontal direction (pixel arrangement direction / horizontal direction of the pixel row) for each row, and a vertical signal for each column.
  • a line 29 is formed along the vertical direction (pixel array direction / vertical direction of the pixel column) in the figure.
  • One end of the pixel drive line 28 is connected to an output end corresponding to each row of the row decoder 22.
  • one pixel drive line 28 is shown per row, but the pixel drive line 28 includes a plurality of lines per row as described later with reference to FIG. 2.
  • the unit pixel 31 includes, for example, a photodiode 101 as a photoelectric conversion element.
  • the unit pixel 31 includes four transistors, for example, a transfer transistor (transfer gate) 102, a reset transistor 103, an amplification transistor 104, and a selection transistor 105.
  • N-channel transistors are used as the four transistors 102 to 105.
  • the combination of conductivity types of the transfer transistor 102, the reset transistor 103, the amplification transistor 104, and the selection transistor 105 illustrated here is merely an example, and is not limited to these combinations. That is, a combination using a P-channel transistor can be used as necessary.
  • a transfer line 121 for example, three drive wirings of a transfer line 121, a reset line 122, and a selection line 123 are provided in common for each pixel in the same pixel row.
  • One end of each of the transfer line 121, the reset line 122, and the selection line 123 is connected to an output end corresponding to each pixel row of the row decoder 22 in units of pixel rows.
  • a transfer signal TRF, a reset signal RST, and a selection signal SEL which are drive signals for driving the unit pixel 31, are appropriately supplied from the row decoder 22 to the unit pixel 31. That is, the transfer signal TRF is applied to the gate electrode of the transfer transistor 102, the reset signal RST is applied to the gate electrode of the reset transistor 103, and the selection signal SEL is applied to the gate electrode of the selection transistor 105.
  • the photodiode 101 has an anode electrode connected to a low-potential-side power source (for example, ground), and photoelectrically converts received light (incident light) into photocharge (here, photoelectrons) having a charge amount corresponding to the amount of light. Then, the photocharge is accumulated.
  • the cathode electrode of the photodiode 101 is electrically connected to the gate electrode of the amplification transistor 104 through the transfer transistor 102.
  • a node 106 electrically connected to the gate electrode of the amplification transistor 104 is referred to as an FD (floating diffusion / floating diffusion region) portion.
  • the transfer transistor 102 is connected between the cathode electrode of the photodiode 101 and the FD unit 106.
  • a transfer signal TRF whose high level (for example, Vdd level) is active (hereinafter referred to as “High active”) is supplied from the row decoder 22 to the gate electrode of the transfer transistor 102.
  • the transfer transistor 102 becomes conductive, and the photoelectric charge photoelectrically converted by the photodiode 101 is transferred to the FD unit 106.
  • the reset transistor 103 has a drain electrode connected to the pixel power source Vdd and a source electrode connected to the FD unit 106.
  • a high active reset signal RST is supplied from the row decoder 22 to the gate electrode of the reset transistor 103.
  • the reset transistor 103 becomes conductive, and the FD unit 106 is reset by discarding the charge of the FD unit 106 to the pixel power supply Vdd.
  • the amplification transistor 104 has a gate electrode connected to the FD portion 106 and a drain electrode connected to the pixel power source Vdd.
  • the amplification transistor 104 outputs a pixel signal having a reset level Vrst indicating the potential of the FD unit 106 after being reset by the reset transistor 103.
  • the amplification transistor 104 outputs a pixel signal having a signal level Vsig indicating the potential of the FD unit 106 after the signal charge is transferred by the transfer transistor 102.
  • the selection transistor 105 has, for example, a drain electrode connected to the source electrode of the amplification transistor 104 and a source electrode connected to the vertical signal line 29.
  • a high active selection signal SEL is supplied from the row decoder 22 to the gate electrode of the selection transistor 105.
  • the selection transistor 105 is turned on, the unit pixel 31 is selected, and a signal output from the amplification transistor 104 is read out to the vertical signal line 29.
  • the reset potential of the FD unit 106 is read as the reset level Vrst, and then the potential of the FD unit 106 after the transfer of the signal charge is sequentially read out to the vertical signal line 29 as the signal level Vsig.
  • the signal level Vsig includes a component of the reset level Vrst.
  • the selection transistor 105 has a circuit configuration connected between the source electrode of the amplification transistor 104 and the vertical signal line 29, but is a circuit connected between the pixel power supply Vdd and the drain electrode of the amplification transistor 104. It is also possible to adopt a configuration.
  • the unit pixel 31 is not limited to the pixel configuration composed of the above four transistors.
  • the configuration of the pixel circuit There is no limitation on the configuration of the pixel circuit.
  • the color filter array 12 is provided on the light receiving surface (light incident surface) side of the pixel array unit 21.
  • the color filter array 12 is color-coded in a color arrangement in which colors that are main components of a luminance signal are arranged in a checkered pattern and a plurality of colors that are color information components are arranged in the remaining portion.
  • examples of the color that is the main component of the luminance signal include white (W), green (G), and luminance spectroscopy.
  • the multi-color filters that are color information components arranged in the remaining portion are, for example, red (R) / green (G ) / Blue (B) filters.
  • the G filter is arranged in a checkered pattern as the main component of the luminance signal
  • the multi-color filters that are color information components arranged in the remaining portion are, for example, R / B filters.
  • the sensitivity of the W filter is approximately twice that of the G filter
  • the sensitivity of the unit pixel 31 (W pixel) corresponding to the W filter is also the sensitivity of the unit pixel 31 (G pixel) corresponding to the G filter.
  • the output current of the photodiode 101 of the W pixel is about twice the output current of the photodiode 101 of the G pixel
  • the signal level Vsig of the W pixel is also about the signal level Vsig of the G pixel. Doubled. Further, by providing the W pixel, a high SN ratio is realized.
  • FIG. 3 is a color arrangement diagram showing an example of color coding of the color filter array 12.
  • the W filters are arranged in a checkered pattern.
  • the R filter is arranged in the fourth column of the first row and the second column of the third row.
  • the B filter is arranged in the second column of the first row and the fourth column of the third row.
  • the G filter is disposed at the remaining pixel positions.
  • the color filter pattern is repeatedly arranged on the color filter array 12 in the vertical direction and the horizontal direction.
  • RGB pixels R pixels, G pixels, and B pixels other than W pixels are collectively referred to as RGB pixels.
  • Other examples of the color coating of the color filter array 12 will be described later.
  • the row decoder 22 includes a shift register, an address decoder, and the like.
  • the row decoder 22 has a read scanning system and a sweep scanning system. The readout scanning system sequentially performs selective scanning in units of rows for the unit pixels 31 that read out signals.
  • the signal read out by the readout operation by the readout scanning system corresponds to the amount of light incident after the immediately preceding readout operation or electronic shutter operation.
  • the period from the read timing by the previous read operation or the sweep timing by the electronic shutter operation to the read timing by the current read operation is the photocharge accumulation time (exposure time) in the unit pixel.
  • a signal output from each unit pixel in the pixel row selectively scanned by the row decoder 22 is supplied to the ADC 23 through each of the vertical signal lines 29.
  • the ADC 23 performs predetermined signal processing on an analog pixel signal output from each pixel in the selected row for each pixel column of the pixel array unit 21.
  • the ADC 23 performs an AD conversion process for digitizing an analog pixel signal.
  • the ADC 23 is configured to include a DA converter 41 (hereinafter referred to as a DAC 41), a comparison unit 42, a count unit 43, and a sense amplifier 44.
  • the comparator 42 is provided with a comparator 51 for each pixel column of the pixel array unit 21.
  • a counter 61 and a latch unit 62 are provided for each pixel column of the pixel array unit 21.
  • the DAC 41 generates a reference signal Vref used for AD conversion and supplies it to each comparator 51.
  • the reference signal Vref is, for example, a so-called ramp (RAMP) waveform (gradient waveform) in which the voltage value changes stepwise with a predetermined width as time elapses.
  • RAMP ramp waveform
  • the reference signal Vref is represented not by a step-like waveform but by an inclined waveform for easy understanding of the drawing.
  • the comparator 51 uses the analog pixel signal Vvsl read from the unit pixel 31 through the vertical signal line 29 as a comparison input, uses the ramp reference signal Vref supplied from the DAC 41 as a reference input, and compares both inputs.
  • the counter 61 for example, an up / down counter is used.
  • the counter 61 is supplied with the clock signal from the PLL circuit 26 at the same timing as the supply start timing of the reference signal Vref to the comparator 51.
  • the counter 61 measures the period of the pulse width of the output pulse of the comparator 51 by performing a down (DOWN) count or an up (UP) count in synchronization with the clock signal.
  • Each latch unit 62 holds the count value supplied from each counter 61 and supplies a signal indicating the count value held at a predetermined timing to the sense amplifier 44 via a horizontal transfer line having a k-bit width, for example. To do.
  • the sense amplifier 44 amplifies the voltage of the signal indicating the count value supplied from the latch unit 62 and supplies the amplified voltage to the data output unit 25.
  • the period from time t0 to t1 is a reset period, and the reset operation of the target unit pixel 31 is performed.
  • the pixel signal Vvsl input from the target unit pixel 31 to the comparator 51 is set to the reset level Vrst.
  • From time t2 to t4 is a processing period for the P phase (Pre-Charge phase).
  • the period from time t2 to t3 is the P-phase preparation period
  • the period from time t3 to t4 is the P-phase readout period.
  • the reference signal Vref has a predetermined standard value as an initial value, and decreases in a stepped manner with a predetermined width from the initial value over time in a period from time t3 to time t4.
  • the comparator 51 outputs a comparison signal Vco corresponding to the magnitude relationship between the reference signal Vref and the pixel signal Vvsl and supplies it to the counter 61.
  • the comparison signal Vco is at a high level when the reference signal Vref is greater than or equal to the pixel signal Vvsl, and is at a low level when the reference signal Vref is less than the pixel signal Vvsl.
  • the counter 61 performs, for example, down-counting in a period in which the comparison signal Vco is at a high level, that is, in a period in which the reference signal Vref is equal to or higher than the reset level Vrst of the pixel signal Vvsl.
  • the counter 61 stops down-counting during a period in which the comparison signal Vco is at a low level, that is, a period in which the reference signal Vref is less than the reset level Vrst of the pixel signal Vvsl.
  • the counter 61 counts the time from the start of the P-phase readout period at time t3 until the reference signal Vref falls below the reset level Vrst at time tp.
  • the count value COp is a digital value corresponding to the charge accumulated in the unit pixel 31 in the reset state.
  • From time t4 to t6 is a processing period for the D phase (Data phase).
  • the period from time t4 to t5 is the D phase preparation period
  • the period from time t5 to t6 is the D phase read period.
  • the D phase preparation period preparation for AD conversion operation such as returning the reference signal Vref to the initial value is performed. Further, in the D phase preparation period, the output of the pixel signal Vvsl having the signal level Vsig corresponding to the charge amount accumulated in the FD unit 106 is started from the target unit pixel 31.
  • the input from the DAC 41 to the reference signal Vref to the comparator 51 is started, and the D-phase readout period starts.
  • the reference signal Vref decreases in a stepped manner from the initial value with a predetermined width over time in a period from time t5 to time t6 with a predetermined reference value as an initial value. .
  • the counter 61 performs, for example, up-counting in a period in which the comparison signal Vco output from the comparator 51 is at a high level, that is, in a period in which the reference signal Vref is equal to or higher than the signal level Vsig of the pixel signal Vvsl. Then, the counter 61 stops the up-counting in a period in which the comparison signal Vco is at a low level, that is, in a period in which the reference signal Vref is less than the signal level Vsig of the pixel signal Vvsl.
  • the counter 61 counts the time from the start of the D-phase reading period at time t5 until the reference signal Vref falls below the signal level Vsig at time td.
  • the count value COd is a digital value corresponding to the charge accumulated in the FD unit 106 of the target unit pixel 31.
  • the counter 61 performs counting in the D-phase reading period using the count result of the P-phase reading period as an initial value.
  • the count value held by the counter 61 at the end of the D-phase readout period is a value obtained by subtracting the count value COp from the count value COd. That is, the count value held by the counter 61 is a digital value corresponding to a voltage obtained by subtracting the reset level Vrst from the signal level Vsig corresponding to the charge generated by the photodiode 101 of the target unit pixel 31 according to the amount of received light. It becomes.
  • the count value held by the counter 61 is a value obtained by removing pixel-specific fixed noise components such as reset noise of the unit pixel 31 and threshold variation of the amplification transistor 104 by so-called correlated double sampling (Correlated Double Sampling). Become.
  • the count value held in the counter 61 is transferred to the latch unit 62 under the control of the column decoder 24. For example, during the next AD conversion operation, the count value is sent to the data output unit 25 via the sense amplifier 44. Is output.
  • the analog gain for the pixel signal Vvsl is controlled by the slope of the reference signal Vref supplied from the DAC 41 to the comparator 51. Specifically, for example, for the same signal level Vsig, the count value COd becomes larger as the slope of the reference signal Vref becomes gentler, and the count value COd becomes smaller as the slope of the reference signal Vref becomes steeper. Accordingly, the analog gain with respect to the pixel signal Vvsl increases as the slope of the reference signal Vref becomes gentler, and decreases as the slope of the reference signal Vref becomes steeper.
  • the dynamic range of the DAC 41 is defined by the change width DR of the reference signal Vref in the D-phase readout period. Accordingly, the dynamic range of the DAC 41 decreases as the analog gain increases and the slope of the reference signal Vref becomes gentler. On the other hand, as the analog gain becomes smaller and the slope of the reference signal Vref becomes steeper, the dynamic range of the DAC 41 becomes larger.
  • the dynamic range of the DAC 41 is also referred to as the dynamic range of the reference signal Vref.
  • the column decoder 24 is configured by a shift register, an address decoder, and the like, and selectively scans circuit portions corresponding to the pixel columns of the ADC 23 in order. By the selective scanning by the column decoder 24, pixel signals that have been signal-processed for each pixel column by the ADC 23 are sequentially output.
  • comparator 51 the counter 61, and the latch unit 62 of each pixel column can operate in parallel under the control of the column decoder 24, or can operate individually. Therefore, AD conversion operations can be performed in parallel with any combination of pixel columns.
  • the data output unit 25 is configured by, for example, an LVDS (Low Voltage Differential Signaling) interface circuit.
  • the data output unit 25 outputs an output signal indicating a counter value obtained by digitizing the pixel signal of each unit pixel 31 to a signal processing unit (not shown) constituted by an ISP (Image Signal Processor) or a DSP (Digital Signal Processor). To supply.
  • a signal processing unit not shown
  • ISP Image Signal Processor
  • DSP Digital Signal Processor
  • the signal processing unit converts, for example, a signal corresponding to the color array of the color filter array (color filter unit) 12 output from each pixel of the pixel array unit 21 into a signal corresponding to the Bayer array by arithmetic processing. Perform the conversion process. At this time, since the color that is the main component of the luminance signal is arranged in a checkered pattern, the signals of the other colors can be restored using the color signal that is the main component. The conversion efficiency of color conversion in the section can be increased. Further, by outputting a signal corresponding to the Bayer array from the signal processing unit, subsequent signal processing can be performed using an existing DSP for Bayer array.
  • this signal processing unit may be provided on the semiconductor substrate 11.
  • the PLL circuit 26 converts a clock signal supplied from the outside into a clock signal having a predetermined frequency and supplies the clock signal to the DAC 41, the count unit 43, and the data output unit 25.
  • the control unit 27 receives a clock signal given from the outside, data for instructing an operation mode, and the like, and outputs data such as internal information of the solid-state imaging device 1.
  • the control unit 27 further includes a timing generator that generates various timing signals. Based on the various timing signals generated by the timing generator, the row decoder 22, the ADC 23, the column decoder 24, and a data output unit Drive control of 25 etc. is performed.
  • FIG. 5 is a circuit diagram illustrating a specific configuration example of the DAC 41.
  • the DAC 41 includes an analog signal output unit 151, a gain control signal generation unit 152, a counter decoder 153, and a gain decoder 154.
  • the analog signal output unit 151 generates an analog signal corresponding to the value of the digital input signal DI1 decoded by the counter decoder 153.
  • the analog signal output unit 151 adjusts the gain of the analog signal generated according to the bias voltage Vbias that is a gain control signal supplied from the gain control signal generation unit 152.
  • the analog signal output unit 151 includes a differential transistor and a plurality of basic current source cells 161-1 to 161-1 including a transistor as a current source of the differential transistor and a common bias voltage supplied to the gate of the transistor as a current source. 161-n.
  • the basic current source cells 161-1 to 161-n are formed by, for example, p-channel MOS (PMOS) transistors.
  • the analog signal output unit 151 has a selection output line LO1, a non-selection output line NLO1, and an output resistor R1 as a current-voltage conversion circuit (IV conversion circuit).
  • the drain of one of the differential transistors is commonly connected to the selected output line LO1, and the drain of the other transistor is commonly connected to the non-selected output line NLO1.
  • the selected output line LO1 is connected to the ground GND via the output resistor R1, and the non-selected output line NLO1 is directly connected to the ground GND.
  • one of the differential transistors is selected according to the decode information of the counter decoder 153.
  • the current outputs of the selected basic current source cells are added and the output current Iramp flows to the selected output line LO1, and this current Iramp is converted into a voltage signal by the output resistor R1 and output.
  • the plurality of basic current source cells 161-1 to 161-n are added with the current output of the selected basic current source cell to generate a non-output current.
  • Iramp_minus is supplied to the ground GND through the non-selected output line NLO1.
  • the gain control signal generation unit 152 generates a bias voltage Vbias that is a gain control signal corresponding to the value of the digital gain control signal DGI1 decoded by the gain decoder 154.
  • the gain control signal generation unit 152 includes a differential transistor and a transistor as a current source of the differential transistor, and a plurality of basics in which a bias voltage corresponding to a common reference current Iref is supplied to the gate of the transistor as a current source.
  • Current source cells 171-1 to 171-n are included.
  • the basic current source cells 171-1 to 171-n are formed by, for example, n-channel MOS (NMOS) transistors.
  • the gain control signal generation unit 152 includes a selection line L1, a non-selection line NL1, and a diode-connected PMOS transistor P1 as an IV conversion circuit.
  • the drain of one of the differential transistors is commonly connected to the selection line L1, and the drain of the other transistor is commonly connected to the non-selection line NL1. Yes.
  • the selection line L1 is connected to the drain and gate of the PMOS transistor P1, and the connection node is connected to the gate of the transistor as the current source of the basic current source cells 161-1 to 161-n of the analog signal output unit 151. That is, a current mirror circuit is formed by the PMOS transistor P1 and transistors as current sources of the basic current source cells 161-1 to 161-n.
  • the non-selection line NL1 is directly connected to the power supply Vdd.
  • one of the differential transistors is selected according to the decode information of the gain decoder 154.
  • the current outputs of the selected basic current source cells are added and the gain current Igain flows to the selection line L1, and the gain current Igain is converted into a voltage signal by the PMOS transistor P1 and output to the analog signal output unit 151.
  • the plurality of basic current source cells 171-1 to 171-n are added with the current output of the selected basic current source cell and are not selected.
  • a current Igain_minus is supplied to the power supply Vdd via the non-select line NL1.
  • the output voltage of the DAC 41 increases or decreases in proportion to the reference current Iref of the gain control signal generation unit 152. That is, when the reference current Iref is doubled, the output voltage of the DAC 41 is also doubled, and when the reference current Iref is halved, the output voltage of the DAC 41 is also halved. Accordingly, when the reference current Iref is doubled, the slope of the reference signal Vref is doubled and the analog gain is doubled. On the other hand, when the reference current Iref is halved, the slope of the reference signal Vref is -1/2 and the analog gain is halved.
  • the reference current Iref is adjusted using, for example, a variable resistor (not shown).
  • FIG. 6 shows a part of a functional configuration example of the control unit 27 of the solid-state imaging device 1. Specifically, FIG. 6 illustrates a configuration example of the function of the sensitivity difference correction unit 201 that corrects the sensitivity difference between the W pixel and the RGB pixel among the functions of the control unit 27.
  • the sensitivity difference correction unit 201 is configured to include a gain control unit 211, an exposure control unit 212, and a signal level control unit 213.
  • the gain control unit 211 controls the analog gain of each pixel based on the incident light amount and the sensitivity ratio between the W pixel and the G pixel (hereinafter referred to as the W / G sensitivity ratio).
  • the exposure control unit 212 controls the exposure time of each pixel based on the amount of incident light and the W / G sensitivity ratio.
  • the signal level control unit 213 controls the potential (signal level Vsig) of the pixel signal of the W pixel based on the W / G sensitivity ratio, details of which will be described later.
  • the sensitivity of the W pixel with the highest sensitivity is twice the sensitivity of the G pixel with the second highest sensitivity, that is, the case where the W / G sensitivity ratio is twice (6 dB) will be described.
  • the dynamic range of the analog gain for each pixel is 0 to 18 dB and the dynamic range of the DAC 41 (reference signal Vref) when the analog gain is set to the minimum value (0 dB) will be described.
  • the difference in the count value of the P phase is ignored as being small, and only the count value of the D phase is described. That is, the case where the sensitivity difference is corrected so as to match the D-phase count values of the W pixel and the RGB pixel for the same incident light amount will be described as an example. In practice, the sensitivity difference is corrected so that the values obtained by subtracting the P-phase count value from the D-phase count value of the W pixel and the RGB pixel for the same incident light amount are matched.
  • correction of the sensitivity difference between the W pixel and the G pixel will be mainly described.
  • the sensitivity difference between the W pixel and the R pixel, and the correction of the sensitivity difference between the W pixel and the B pixel are also corrected. The same is done based on the sensitivity ratio.
  • FIG. 7 schematically shows an example of transition of each signal when AD conversion is performed on the pixel signal VvslW1 of the W pixel and the pixel signal VvslG1 of the G pixel with respect to the same incident light amount.
  • FIG. 7 shows an example in which the analog gain is set to the minimum 0 dB. That is, an example is shown in which the slope of the reference signal Vref1 is the steepest and the dynamic range DR1 of the DAC 41 is set to the maximum 330 mV.
  • time ts1 is the time when reading of the D phase is started.
  • Time tg1 is the time when the reference signal Vref1 becomes less than the signal level VsigG1 of the pixel signal VvslG1 and the D-phase count of the G pixel is finished.
  • Time tw1 is the time when the reference signal Vref1 becomes less than the signal level VsigW1 of the pixel signal VvslW1 and the D-phase count of the W pixel is completed. Therefore, the count value COdG1 for the time from the time ts1 to the time tg1 becomes the count value for the signal level VsigG1 of the G pixel. Further, the count value COdW1 for the time from time ts1 to time tw1 becomes the count value for the signal level VsigW1 of the W pixel.
  • the signal level VsigW1 of the pixel signal VvslW1 is -2 times the signal level VsigG1 of the pixel signal VvslG1 with the initial value of the reference signal Vref1 as a reference. Therefore, the count value COdW1 is twice the count value COdG1, and the output signal Vout of the W pixel is twice that of the G pixel.
  • FIG. 8 is a graph comparing the relationship between the incident light amounts of the W pixel and the G pixel and the output signal Vout of the solid-state imaging device 1. Since the W pixel has higher sensitivity than the G pixel, the output signal Vout of the W pixel is larger than that of the G pixel for the same incident light amount. Therefore, the signal level Vsig of the W pixel exceeds the dynamic range of the DAC 41 before the G pixel, and the output signal Vout of the W pixel is saturated before the G pixel. As a result, the above-described purple fringe occurs and the image quality deteriorates.
  • First sensitivity difference correction method For example, as a method for correcting the sensitivity difference between the W pixel and the G pixel, a method in which the exposure time of the W pixel is made shorter than that of the G pixel according to the W / G sensitivity ratio can be considered. For example, when the W / G sensitivity ratio is 6 dB, the exposure time of the W pixel is set shorter than the G pixel by a time corresponding to a sensitivity difference of 6 dB. More specifically, for example, the exposure time of the W pixel is set to 1 ⁇ 2 of the G pixel. Accordingly, the sensitivity difference between the W pixel and the G pixel can be corrected, and the characteristics of the output signal Vout with respect to the incident light amounts of the W pixel and the G pixel can be matched as described above with reference to FIG.
  • a method for correcting the sensitivity difference between the W pixel and the G pixel As a method for correcting the sensitivity difference between the W pixel and the G pixel, a method of providing an offset between the analog gain of the W pixel and the analog gain of the G pixel according to the W / G sensitivity ratio is conceivable. For example, when the W / G sensitivity ratio is 6 dB, the offset value (hereinafter referred to as offset gain) is set to 6 dB, and the analog gain of the W pixel is set 6 dB lower than the G pixel. Accordingly, the sensitivity difference between the W pixel and the G pixel can be corrected, and the characteristics of the output signal Vout with respect to the incident light amounts of the W pixel and the G pixel can be matched as described above with reference to FIG.
  • the settable range of the analog gain (the actual dynamic range) becomes narrower than the actual dynamic range.
  • the analog gain of the W pixel is lower than the analog gain of the G pixel by 6 dB that is an offset gain. It can be set within the range of 0 dB to 12 dB.
  • the analog gain of the G pixel is less than 6 dB as in setting C, if the analog gain of the W pixel is set lower than the G pixel by 6 dB which is an offset gain, the analog gain of the W pixel becomes less than 0 dB. The dynamic range of analog gain is exceeded.
  • the range where the analog gain of the G pixel can actually be set is 6 dB to 18 dB, and the range where the analog gain of the W pixel can be set is 0 dB to 12 dB. That is, the settable range of the analog gain is narrowed by the offset gain, and the actual dynamic range is halved.
  • the dynamic range of the analog gain is shifted by shifting the dynamic range of the analog gain of the W pixel in the negative direction. The range is prevented from narrowing.
  • the gain control unit 211 sets the analog gain of the G pixel according to the amount of incident light. Then, when the analog gain of the G pixel becomes less than 6 dB, the gain control unit 211 instructs the DAC 41 to set the reference current Iref to twice the normal value during at least AD conversion of the W pixel. When the DAC 41 doubles the reference current Iref in accordance with the command, the output voltage of the DAC 41 is doubled.
  • FIG. 11 shows an example of changes in the reference signal when the reference current Iref is doubled.
  • the reference signal Vref1 shows an example of a reference signal when the analog gain is 0 dB.
  • the reference signal changes from the reference signal Vref1 to the reference signal Vref2 in which the slope of the reference signal Vref1 is doubled.
  • the dynamic range of the DAC 41 changes from DR1 to 2 ⁇ DR1.
  • the analog gain set by the reference signal Vref2 is ⁇ 6 dB.
  • the dynamic range DRb of the analog gain of the W pixel when the reference current Iref is set to double is shifted by ⁇ 6 dB from the normal dynamic range DRa to become ⁇ 6 dB to 12 dB. . That is, the dynamic range of the analog gain of the W pixel is shifted to a range lower by 6 dB than the dynamic range of the analog gain of the G pixel. Thereby, even when the analog gain of the G pixel is less than 6 dB, the analog gain of the W pixel can be set to a value lower than the G pixel by 6 dB which is an offset gain.
  • the DAC reference current Iref mode in which the reference current Iref of the DAC 41 is set to a normal value (hereinafter referred to as a standard value) according to the amount of incident light, and the reference current Iref of the DAC 41 is set to twice the normal value.
  • FIG. 13 shows a first example of switching timing of the DAC reference current mode.
  • the uppermost stage in FIG. 13 shows the AD conversion timing of each pixel with respect to XHS (horizontal synchronization signal).
  • AD conversion is performed on one type of pixel among the W pixel and the RGB pixel in one horizontal period.
  • the second row shows the analog gain setting timing.
  • White squares indicate the analog gain setting period for the W pixel, and hatched squares indicate the analog gain setting period for the RGB pixels.
  • the third row shows the transition of the DAC reference current switching signal.
  • the DAC reference current switching signal is a signal supplied from the gain control unit 211 to the DAC 41, for example.
  • the DAC reference current 1-fold mode is set, and the reference current Iref of the DAC 41 is set to a standard value.
  • the reference current switching signal is set to H level, the DAC reference current double mode is set, and the reference current Iref of the DAC 41 is set to twice the standard value.
  • the DAC reference current mode is dynamically switched for each pixel that performs AD conversion and reads the output signal Vout. Specifically, the DAC reference current double mode is set when the W pixel is AD converted, and the DAC reference current double mode is set when the RGB pixel is AD converted.
  • the DAC reference current mode at the time of AD conversion of the W pixel may be fixed to the DAC reference current double mode, or the analog gain of the RGB pixel may be set to a predetermined threshold (for example, in the case of 6 dB) or more, in other words, in the case where the amount of incident light is greater than or equal to a predetermined threshold value, the DAC reference current 1 ⁇ mode may be set even during AD conversion of the W pixel.
  • a predetermined threshold For example, in the case of 6 dB
  • the DAC reference current 1 ⁇ mode may be set even during AD conversion of the W pixel.
  • the unit and timing of the pixel for performing AD conversion shown in FIG. 13 is an example, and can be changed as necessary.
  • FIG. 14 shows a second example of the switching timing of the DAC reference current mode.
  • the uppermost stage in FIG. 14 shows the transition of XVS (vertical synchronization signal) and XHS (horizontal synchronization signal).
  • the second row shows the analog gain setting timing.
  • White squares indicate the analog gain setting period for the W pixel, and hatched squares indicate the analog gain setting period for the RGB pixels.
  • the third row shows the transition of the DAC reference current switching signal.
  • the DAC reference current mode is switched on a frame basis. For example, in a frame in which the amount of incident light is less than or equal to a predetermined threshold and the analog gain of RGB pixels is set to 6 dB or more, the DAC reference current mode is fixed to the 1 ⁇ mode. That is, in the frame, the reference current Iref of the DAC 41 is set to a standard value at the time of AD conversion of both the W pixel and the RGB pixel.
  • the DAC reference current mode is fixed to the double mode. That is, in the frame, the reference current Iref of the DAC 41 is set to twice the standard value at the time of AD conversion of both the W pixel and the RGB pixel.
  • the offset gain according to the W / G sensitivity ratio can be set without changing the DAC 41 and without narrowing the dynamic range of the analog gain.
  • the amplification factor of the reference current Iref of the DAC 41 is doubled.
  • the W / G sensitivity ratio or It is desirable to change the amplification factor of the reference current according to the offset gain value.
  • the dynamic range of the DAC 41 be matched to the signal level Vsig (hereinafter referred to as a saturation level) of the unit pixel 31 in a state where charges of the number of saturated electrons (Qs) are accumulated in the photodiode 101. . More precisely, it is desirable to set the dynamic range of the DAC 41 to a value as close as possible to the potential difference between the saturation level of the unit pixel 31 and the initial value of the reference signal Vref.
  • the dynamic range of the DAC 41 for the W pixel is equal to the dynamic range of the DAC 41 for the G pixel, as shown in FIG. It spreads to 660 mV, twice the range. Therefore, when the saturation level of the unit pixel 31 is a value close to 330 mV, the Qs of the photodiode 101 of the W pixel is insufficient.
  • the photodiode 101 is saturated due to the accumulated charge amount of the photodiode 101 of the W pixel exceeding the number of saturated electrons. End up. As a result, image unevenness occurs and image quality deteriorates.
  • the third sensitivity difference correction method when the amount of incident light exceeds a predetermined threshold, a time difference in exposure time is provided between the W pixel and the G pixel in addition to the gain difference of the analog gain. , The sensitivity difference between the W pixel and the G pixel is corrected.
  • the gain control unit 211 expands the dynamic range of the DAC 41 with respect to the W pixel to the limit of the saturation level of the unit pixel 31, thereby reducing the analog gain minimum of the W pixel as compared with the example described above with reference to FIG. A value (hereinafter referred to as a minimum gain) is set low.
  • the gain control unit 211 sets the minimum gain of the W pixel to ⁇ 1 dB by setting the dynamic range of the DAC 41 for the W pixel to 370 mV.
  • the settable range of the analog gain of the W pixel is ⁇ 1 dB to 18 dB.
  • the minimum gain of the W pixel is 1 dB lower than that of the G pixel, and correction of 1 dB can be performed out of the 6 dB sensitivity difference between the W pixel and the G pixel.
  • the remaining 5 dB is corrected by adjusting the minimum gain of the G pixel and the exposure time of the W pixel.
  • the gain control unit 211 sets the minimum gain of the G pixel to 3 dB by setting the dynamic range of the DAC 41 with respect to the G pixel to 234 mV compared to the example described above with reference to FIG. As a result, the settable range of the analog gain of the G pixel becomes 3 dB to 18 dB. As a result, the minimum gain of the G pixel is 4 dB higher than that of the W pixel, and correction of 4 dB can be performed out of the 6 dB sensitivity difference between the W pixel and the G pixel.
  • the exposure control unit 212 shortens the exposure time of the W pixel from that of the RGB pixel by the time corresponding to the remaining 2 dB sensitivity difference.
  • the sensitivity difference of 6 dB between the W pixel and the G pixel is corrected. That is, it is corrected by 1 dB by expanding the dynamic range of the DAC 41 for the W pixel, corrected by 3 dB by increasing the minimum gain of the G pixel, and corrected by 2 dB by reducing the exposure time of the W pixel.
  • the portion corresponding to the correction amount is illustrated to be longer than the other portions.
  • the minimum gain of the G pixel is set to a value higher than the minimum gain of the W pixel by 4 dB which is smaller than the offset gain (6 dB). That is, the offset value between the minimum gain of the W pixel and the minimum gain of the G pixel (hereinafter referred to as the minimum offset gain) is 4 dB.
  • step S1 the gain control unit 211 determines whether or not the amount of light incident on the pixel array unit 21 is equal to or less than a predetermined threshold th1. If it is determined that the amount of light incident on the pixel array unit 21 is equal to or less than the predetermined threshold th1, the process proceeds to step S2.
  • the range of the incident light amount corresponds to a range where the analog gain of the RGB pixels is set to 5 dB to 18 dB.
  • step S2 the gain control unit 211 sets the analog gain of the RGB pixel according to the amount of incident light, and sets the analog gain of the W pixel lower than the RGB pixel by an offset gain.
  • the gain setting unit 211 sets the analog gain of the RGB pixels within a range of 5 dB to 18 dB according to the amount of incident light.
  • the gain control unit 211 sets the analog gain of the W pixel to a value lower than the analog gain of the RGB pixel by an offset gain. Thereby, the sensitivity difference between the W pixel and the RGB pixel is corrected by the offset gain.
  • step S1 the process returns to step S1, and the processes after step S1 are executed.
  • step S1 determines whether the amount of light incident on the pixel array unit 21 exceeds the predetermined threshold th1 or not. If it is determined in step S1 that the amount of light incident on the pixel array unit 21 exceeds the predetermined threshold th1, the process proceeds to step S3.
  • step S3 the gain control unit 211 determines whether or not the amount of light incident on the pixel array unit 21 is equal to or less than a predetermined threshold th2.
  • the threshold th2 is set to a value larger than the threshold th1. If it is determined that the amount of light incident on the pixel array unit 21 is equal to or smaller than the predetermined threshold th2, that is, if threshold th1 ⁇ incident light amount ⁇ threshold th2, the process proceeds to step S4.
  • the range of the incident light amount corresponds to a range where the analog gain of the RGB pixels is set to 3 dB to 5 dB.
  • step S4 the gain control unit 211 sets the analog gain of the RGB pixels according to the amount of incident light, and sets the analog gain of the W pixel to the minimum value.
  • the gain setting unit 211 sets the analog gain of the RGB pixels within a range of 3 dB to 5 dB according to the amount of incident light. Further, the gain setting unit 211 sets the analog gain of the W pixel to ⁇ 1 dB which is the minimum gain. Therefore, the difference in analog gain between the W pixel and the RGB pixel becomes smaller than the sensitivity difference between the W pixel and the RGB pixel, and the sensitivity difference between the W pixel and the RGB pixel cannot be corrected only by the difference in analog gain.
  • step S5 the exposure control unit 212 shortens the exposure time of the W pixel from that of the RGB pixel based on the W / G sensitivity ratio and the difference between the analog gains of the W pixel and the RGB pixel.
  • the difference between the two is 5 dB.
  • the W / G pixel ratio is 6 dB, it is not possible to correct 1 dB out of 6 dB, which is the sensitivity difference between the W pixel and the RGB pixel, only with the analog gain.
  • the exposure control unit 212 sets the W pixel exposure time shorter than the RGB pixel exposure time by a time corresponding to a sensitivity difference of 1 dB. For example, the exposure control unit 212 sets the exposure time for W pixels to about 89% of the exposure time for RGB pixels.
  • the exposure time of the W pixel is made shorter than that of the RGB pixel in accordance with the amount by which the gain difference between the analog gains of the W pixel and the RGB pixel is smaller than the offset gain.
  • the sensitivity difference between the W pixel and the RGB pixel is corrected by both the gain difference of the analog gain between the W pixel and the RGB pixel and the time difference of the exposure time.
  • step S1 the process returns to step S1, and the processes after step S1 are executed.
  • step S3 determines whether the subject is very bright and the amount of light incident on the pixel array unit 21 exceeds the threshold th2. If it is determined in step S3 that, for example, the subject is very bright and the amount of light incident on the pixel array unit 21 exceeds the threshold th2, the process proceeds to step S6.
  • step S6 the gain control unit 211 sets the analog gain of the RGB pixel and the W pixel to the minimum value. That is, the gain control unit 211 sets the analog gain of the RGB pixels to 3 dB, which is the minimum gain, and sets the analog gain of the W pixels to ⁇ 1 dB, which is the minimum gain. Therefore, the difference in analog gain between the W pixel and the RGB pixel is 4 dB.
  • step S7 the exposure control unit 212 makes the exposure time of the W pixel shorter than that of the RGB pixel based on the W / G sensitivity ratio and the difference between the analog gains of the W pixel and the RGB pixel.
  • the difference between the analog gains of the W pixel and the RGB pixels is 4 dB. Therefore, only the difference between the analog gains corrects 2 dB out of 6 dB that is the sensitivity difference between the W pixel and the RGB pixels. I can't.
  • the exposure control unit 212 sets the W pixel exposure time shorter than the RGB pixel exposure time by a time corresponding to a sensitivity difference of 2 dB. For example, the exposure control unit 212 sets the exposure time of the W pixel to about 79% of the exposure time of the GB pixel. Thereby, the sensitivity difference between the W pixel and the RGB pixel is corrected by both the gain difference of the analog gain between the W pixel and the RGB pixel and the time difference of the exposure time.
  • FIG. 18 shows transition of each signal when AD conversion of the G pixel is performed.
  • the dynamic range DR11 of the reference signal Vref11 used for AD conversion becomes smaller than the dynamic range DR1 of the reference signal Vref1.
  • the inclination of the reference signal Vref11 is gentler than the inclination of the reference signal Vref1.
  • the count value COdG2 for the signal level VsigG1 of the G pixel becomes larger than the count value COdG1 in the case described above with reference to FIG.
  • FIG. 19 shows transition of each signal when AD conversion of W pixels is performed.
  • the dynamic range DR12 of the reference signal Vref12 used for AD conversion becomes larger than the dynamic range DR1 of the reference signal Vref1.
  • the slope of the reference signal Vref12 is steeper than the slope of the reference signal Vref1.
  • the absolute value of the signal level VsigW2 of the W pixel becomes smaller than the absolute value of the signal level VsigW1 when the exposure time is not shortened.
  • the count value COdW2 with respect to the signal level VsigW2 of the W pixel becomes larger than the count value COdW1 in the case described above with reference to FIG.
  • the count value COdG2 of the G pixel becomes equal to the count value COdW2 of the W pixel, the values of the output signals Vout of the G pixel and the W pixel match, and the sensitivity difference between the W pixel and the G pixel is corrected.
  • step S1 the process returns to step S1, and the processes after step S1 are executed.
  • the sensitivity difference between the W pixel and the RGB pixel is corrected by the gain difference between the analog gains of the W pixel and the RGB pixel and the time difference between the exposure times, and deterioration in image quality can be suppressed. Further, as described above with reference to FIG. 15, by reducing the analog gain of the W pixel too much, it is possible to prevent the Q pixel of the W pixel from becoming insufficient and causing image unevenness. In addition, the exposure time of the W pixel can be increased as compared to the case where the sensitivity difference is corrected only by the exposure time, and the deterioration of the SN ratio due to the decrease in the amount of incident light can be reduced.
  • the ratio between the correction amounts of both can be set to an arbitrary value based on the result of image quality evaluation or the like.
  • the ratio between the two may be set to 1: 1 or a ratio close thereto. It is done.
  • the correction amount by raising the minimum gain of the RGB pixel is set to 2.5 dB
  • the correction amount by shortening the exposure time of the W pixel is set to 2.5 dB.
  • the sensitivity difference may be corrected only by raising the minimum gain of the RGB pixels and shortening the exposure time of the W pixels.
  • the correction amount by raising the minimum gain of the RGB pixel may be set to 3 dB
  • the correction amount by shortening the exposure time of the W pixel may be set to 3 dB.
  • the W / G sensitivity ratio varies depending on the type of light source and the color temperature.
  • FIG. 20 shows an example of the correspondence relationship between the type and color temperature of the light source and the W / G sensitivity ratio.
  • the color temperature of the standard light source A is 2900K
  • the W / G sensitivity ratio is 1.89 times (5.5 dB).
  • the color temperature of the fluorescent lamp is 4300K
  • the W / G sensitivity ratio is 1.81 times (5.2 dB).
  • the color temperature of the standard light source D70 is 7400K
  • the W / G sensitivity ratio is 2.0 times (6.0 dB).
  • the offset gain is adjusted according to the type of light source and the color temperature, and the minimum gain increase amount of the RGB pixel is adjusted. Is desirable. Note that the minimum offset gain is adjusted by adjusting the minimum gain increase amount of the RGB pixels.
  • the gain control unit 211 acquires light source estimation information or white balance information indicating the type or color temperature of the light source from the outside. Then, the gain control unit 211 sets the offset gain according to the W / G sensitivity ratio based on the type of light source or the color temperature indicated in the light source estimation information or the white balance information, and increases the minimum gain of the RGB pixel. Adjust. For example, when the fluorescent light is indicated in the light source estimation information, the gain control unit 211 sets the offset gain to 5.2 dB and sets the minimum gain increase amount to 2.2 dB. Thereby, the maximum value of the correction amount due to the shortening of the exposure time of the W pixel is set to 2 dB. The minimum offset gain is set to 3.2 dB.
  • the offset gain and the RGB pixel It is desirable to set the minimum gain increase amount.
  • FIG. 21 shows a detailed circuit diagram in the vicinity of the comparator 51 of the ADC 23 when the fourth sensitivity difference correction method is applied.
  • the pixel signal Vvsl is input to the input terminal Tin1 of the comparator 51 via the capacitor Cin1.
  • the reference signal Vref is input to the input terminal Tin2 of the comparator 51 via the capacitor Cin2.
  • the auto zero signal is input to the input terminal Tin1 of the comparator 51 via the capacitor Caz1.
  • the auto zero signal is input to the input terminal Tin2 of the comparator 51 via the capacitor Caz2.
  • the auto-zero signal is a signal having a predetermined reference potential, and is input to the input terminals Tin1 and Tin2 of the comparator 51 to be input to the input terminal Tin1 of the comparator 51. This eliminates the potential difference between the terminals Tin2.
  • Capacitors C1 to Cn are connected to switches C1 to SWn via switches SW1 to SWn, respectively, at one end different from one end connected to the input terminal Tin1 of the capacitor Caz1.
  • the other ends of the capacitors C1 to Cn are connected to a predetermined power source (not shown).
  • the capacitor C1 and the capacitor Caz1 are connected in series.
  • the capacitor C2 and the capacitor Caz1 are connected in series.
  • the capacitors C1 to Cn are set to different capacities, and the coupling ratio on the input side of the auto zero signal of the input terminal Tin1 of the comparator 51 is changed by controlling on / off of the switches SW1 to SWn. It is possible. By changing this coupling ratio, the potential at point A, that is, the level of the pixel signal Vvsl can be adjusted.
  • the signal level control unit 213 controls ON / OFF of the switches SW1 to SWn so that the signal level Vsig of the W pixel becomes 1/2 at the time of AD conversion of the W pixel, and the input terminal of the comparator 51 Change the coupling ratio on the input side of Tin1 auto zero signal.
  • the signal level Vsig of the W pixel is shifted by an amount corresponding to the W / G sensitivity ratio. That is, the signal level Vsig of the W pixel is shifted from the signal level VsigW1 to the signal level VsigW3 that is equal to the signal level VsigG1 of the G pixel.
  • the D-phase count value of the W pixel becomes the same COdW2 as in FIG. 19 described above, the sensitivity difference between the W pixel and the RGB pixel is corrected, and the output signals Vout match.
  • the W / G sensitivity difference varies depending on the type of light source and the color temperature. Therefore, the signal level control unit 213 individually controls the states of the switches SW1 to SWn according to the type of light source and the color temperature, changes the capacitor to be connected, and adjusts the coupling ratio, thereby adjusting the W pixel.
  • the shift amount of the signal level Vsig may be adjusted to an appropriate value.
  • the connection is performed at the time of AD conversion of the W pixel based on the W / G sensitivity ratio of the light source having the largest W / G sensitivity ratio among the light sources expected to be used. It is desirable to set the capacitance of the capacitor.
  • capacitors C1 to Cn are not necessarily connected and used one by one, and two or more capacitors may be connected and the coupling ratio may be adjusted by a combination of capacitors connected in parallel.
  • the fifth sensitivity difference correction method is different from the fourth sensitivity difference correction method, and the W pixel signal level Vsig for the same incident light amount matches the G pixel signal level Vsig according to the W / G sensitivity ratio. As described above, the signal level Vsig of the W pixel is shifted. Specifically, in the fifth sensitivity difference correction method, the signal level Vsig of the W pixel is shifted by lowering the gain of the amplification transistor 104 of the W pixel from the gain of the amplification transistor 104 of the G pixel.
  • FIG. 23 schematically shows a cross section of the amplification transistor 104.
  • An oxide film 302 is formed between the gate electrode 301 of the amplification transistor 104 and the semiconductor substrate 303.
  • the oxide film capacitance Cox of the oxide film 302 and the substrate capacitance (depletion capacitance) Cd of the semiconductor substrate 303 are connected in series as shown in FIGS.
  • ⁇ Vout is obtained by the following equation (1).
  • the modulation degree ⁇ Vout / ⁇ Vin of the amplification transistor 104 is obtained by the following equation (2).
  • the oxide film capacitance Cox can be adjusted by the thickness of the oxide film 302, for example.
  • the substrate capacitance Cd can be adjusted by changing the impurity profile of the semiconductor substrate 303, for example. It should be noted that adjusting the substrate capacitance Cd is easier than adjusting the oxide film capacitance Cox.
  • the modulation degree of the amplification transistor 104 of the W pixel is adjusted, and, for example, the gain of the amplification transistor 104 of the W pixel is lowered by the W / G sensitivity ratio from the gain of the amplification transistor 104 of the RGB pixel. Accordingly, as shown in FIG. 22 described above, the signal level Vsig of the W pixel is shifted from VsigW1 to VsigW3, and the sensitivity difference between the W pixel and the RGB pixel can be corrected.
  • the sixth sensitivity difference correction method is different from the fourth and fifth sensitivity difference correction methods, and the W pixel signal level Vsig for the same incident light amount is the G pixel signal level Vsig according to the W / G sensitivity ratio.
  • the signal level Vsig of the W pixel is shifted so as to match.
  • the signal level Vsig of the W pixel is shifted by changing the conversion efficiency of the FD unit 106.
  • FIG. 26 is a schematic diagram in which the cross section of the FD portion 106 is enlarged.
  • the FD unit 106 has two floating diffusion regions having the same capacitance, the floating diffusion regions 321a and 321b.
  • the floating diffusion region 321 a is connected to the photodiode 101 via the transfer transistor 102 and to the gate electrode of the amplification transistor 104.
  • the floating diffusion region 321 b is connected to the source electrode of the reset transistor 103.
  • a gate electrode 322 is formed between the floating diffusion region 321a and the floating diffusion region 321b.
  • a predetermined gate signal is applied to the gate electrode 322 and the gate electrode 322 is turned on, the floating diffusion region 321a and the floating diffusion region 321b are electrically connected.
  • the signal level control unit 213 turns on the gate electrode 322 at the time of charge transfer of the photodiode 101 of the W pixel, and turns off the gate electrode 322 at the time of charge transfer of the photodiode 101 of the RGB pixel.
  • the conversion efficiency of the FD unit 106 for W pixels is 1 ⁇ 2 that of RGB pixels.
  • the signal level Vsig of the W pixel is shifted from VsigW1 to VsigW3, and the sensitivity difference between the W pixel and the RGB pixel can be corrected.
  • the ratio of the capacitance of the floating diffusion region 321a and the floating diffusion region 321b depends on the W / G sensitivity ratio. Is set. For example, when the W / G sensitivity ratio is 1.8 times, the ratio of the capacitance of the floating diffusion region 321a to the capacitance of the floating diffusion region 321b is set to 5: 4.
  • the W / G sensitivity difference varies depending on the type of light source and the color temperature. Therefore, three or more floating diffusion regions are provided, and the number and type of floating diffusion regions used at the time of charge transfer from the photodiode 101 to the FD unit 106 are selected according to the type of light source and the color temperature. Good. Thereby, it is possible to adjust the conversion efficiency of the FD unit 106 of the W pixel according to the W / G sensitivity ratio.
  • the FD portion 106 does not necessarily have to be a floating diffusion region, but has a capacity capable of storing charges, specifically, a so-called MOS (Metal-Oxide-Semiconductor) capacitor having an insulator sandwiched between electrodes. , MIM (Metal-Insulator-Metal) capacitors or the like, or a combination thereof.
  • MOS Metal-Oxide-Semiconductor
  • FIG. 28 shows a part of unit pixels of the pixel array unit 401.
  • the W pixels W1 to W8 are connected to the AD converter 402a via the vertical signal line 403a-1 or 403a-2.
  • the AD conversion of the W pixels W1 to W8 is performed by the AD converter 402a.
  • the R pixels R1 and R2, the G pixels G1 to G4, and the B pixels B1 and B2 are connected to the AD converter 402b via the vertical signal line 403b-1 or 403b-2. Then, AD conversion of the R pixels R1 and R2, the G pixels G1 to G4, and the B pixels B1 and B2 is performed by the AD converter 402b.
  • FIG. 29 schematically shows the configuration of the solid-state imaging device 441 when the pixel AD conversion method is adopted.
  • the solid-state imaging device 441 has a structure in which a pixel substrate 451 on which a pixel array portion 461 is formed and a logic substrate 452 on which a signal processing circuit 471 is formed are stacked.
  • pixel units each having an area including an arrangement of a predetermined number of two-dimensional pixels as one unit are two-dimensionally arranged in a matrix, and a via is provided for each pixel unit. 462 is formed.
  • the signal processing circuit 471 is provided with a circuit portion (pixel AD unit in the drawing) including the AD converter 23 and the like for each pixel unit of the pixel array portion 461.
  • a via 472 is formed for each pixel AD unit corresponding to the pixel unit.
  • the pixel signal readout speed can be increased, so that the stop period of the AD converter 23 can be extended, and as a result, power consumption can be reduced. Can do.
  • FIG. 30 shows an example of color coating in which a pattern composed of 4 vertical pixels ⁇ 4 horizontal pixels is used as one unit.
  • the W filters are arranged in a checkered pattern.
  • the R filter is arranged in the third column of the first row and the first column of the third row.
  • the B filter is arranged in the fourth column of the second row and the second column of the fourth row.
  • the G filter is arranged diagonally at the remaining pixel positions.
  • the color filter pattern is repeatedly arranged on the color filter array 12 in the vertical direction and the horizontal direction.
  • FIG. 31 shows an example of color coating in which a pattern composed of 4 vertical pixels ⁇ 4 horizontal pixels is used as one unit.
  • the W filters are arranged in a checkered pattern.
  • the R filter is arranged in the third column of the first row and the fourth column of the second row.
  • the B filter is arranged in the first column of the third row and the second column of the fourth row.
  • the G filter is arranged diagonally at the remaining pixel positions.
  • the color filter pattern is repeatedly arranged on the color filter array 12 in the vertical direction and the horizontal direction.
  • FIG. 32 shows an example of color coating in which a unit of a pattern composed of 4 vertical pixels ⁇ 4 horizontal pixels is used as one unit.
  • the W filters are arranged in a checkered pattern.
  • the R filter is arranged in the second column and the fourth column.
  • the B filter is arranged in the second column of the fourth row.
  • the G filter is disposed at the remaining pixel positions.
  • the color filter pattern is repeatedly arranged on the color filter array 12 in the vertical direction and the horizontal direction.
  • FIG. 33 shows an example of color coating in which a pattern of 4 vertical pixels ⁇ 4 horizontal pixels is used as one unit.
  • the W filter includes the first and third columns of the first row, the fourth column of the second row, the first column of the third row, and the second and fourth columns of the fourth row. Is arranged.
  • the R filter is arranged in the first and third columns of the second row and the third column of the fourth row.
  • the G filter is arranged in the fourth column of the first row, the second column of the second row, the third column of the third row, and the first column of the fourth row.
  • the B filter is arranged in the second column of the first row and the second and fourth columns of the third row.
  • the color filter pattern is repeatedly arranged on the color filter array 12 in the vertical direction and the horizontal direction.
  • FIG. 34 shows an example of color coating in which a pattern of 4 vertical pixels ⁇ 4 horizontal pixels is used as one unit.
  • the G filters are arranged in a checkered pattern.
  • the R filter is arranged in the fourth column of the first row and the second column of the third row.
  • the B filter is arranged in the second column of the first row and the fourth column of the third row.
  • the W filter is disposed at the remaining pixel positions.
  • the color filter pattern is repeatedly arranged on the color filter array 12 in the vertical direction and the horizontal direction.
  • FIG. 35 shows an example of color coating using a pattern of 2 vertical pixels ⁇ 2 horizontal pixels as one unit.
  • the R filter and the W filter are arranged in the same row, and the G filter and the B filter are arranged in the same row.
  • the R filter and the G filter are arranged in the same column, and the W filter and the B filter are arranged in the same column.
  • the color filter pattern is repeatedly arranged on the color filter array 12 in the vertical direction and the horizontal direction.
  • FIG. 36 shows an example of color coating using a pattern of 2 vertical pixels ⁇ 2 horizontal pixels as one unit.
  • the W filters are arranged in an oblique direction, and the G filter and the R filter are arranged in an oblique direction.
  • the color filter pattern is repeatedly arranged on the color filter array 12 in the vertical direction and the horizontal direction.
  • FIG. 37 shows an example of color coating using a pattern of 2 vertical pixels ⁇ 2 horizontal pixels as one unit.
  • the W filters are arranged in an oblique direction, and the G filter and the B filter are arranged in an oblique direction.
  • the color filter pattern is repeatedly arranged on the color filter array 12 in the vertical direction and the horizontal direction.
  • FIG. 38 shows an example of color coating using a pattern of 2 vertical pixels ⁇ 2 horizontal pixels as one unit.
  • the W filters are arranged in an oblique direction, and the R filter and the B filter are arranged in an oblique direction.
  • the color filter pattern is repeatedly arranged on the color filter array 12 in the vertical direction and the horizontal direction.
  • the sensitivity difference cannot be corrected using the W / G sensitivity ratio as in the embodiment described above. Therefore, for example, the sensitivity difference may be corrected using the sensitivity ratio between the W pixel and the R pixel having the second highest sensitivity instead of the W / G sensitivity ratio. Further, for example, the sensitivity of the G pixel is calculated from the W pixel, the R pixel, and the B pixel, and the sensitivity difference is corrected by using the ratio between the sensitivity of the W pixel and the calculated sensitivity of the G pixel. May be.
  • FIG. 39 shows an example of color coating in which a unit of a pattern composed of 4 vertical pixels ⁇ 4 horizontal pixels is used as one unit.
  • the R filter in the color coding of FIG. 3 described above is replaced with an M filter
  • the G filter is replaced with a Y filter
  • the B filter is replaced with a C filter.
  • the sensitivity difference since there is no G pixel, the sensitivity difference cannot be corrected using the W / G sensitivity ratio as in the above-described embodiment. Therefore, for example, the sensitivity difference may be corrected using the sensitivity ratio between the W pixel and the Y pixel having the second highest sensitivity instead of the W / G sensitivity ratio.
  • FIG. 40 shows an example of color coating in which a pattern of 4 vertical pixels ⁇ 4 horizontal pixels is used as one unit.
  • the R filter can be replaced with an M filter
  • the G filter can be replaced with a Y filter
  • the B filter can be replaced with a C filter.
  • color filter patterns of FIGS. 3 and 30 to 40 can be reversed left and right or upside down.
  • the pixel with the highest sensitivity is the W pixel
  • the sensitivity difference is corrected by the same method as described above. It can be carried out.
  • the sensitivity difference between the most sensitive pixel and the second most sensitive pixel as well as the most sensitive pixel and the third most sensitive pixel can be used. It is also possible to perform the correction.
  • Solid-state imaging devices to which this technology is applied include electronic devices such as imaging devices such as digital still cameras and video cameras, portable terminal devices having an imaging function such as mobile phones, and copying machines that use a solid-state imaging device for an image reading unit. It can be used as an imaging unit (image capturing unit) in all devices.
  • the above-described module form mounted on an electronic device, that is, a camera module is used as an imaging device.
  • FIG. 41 is a block diagram illustrating a configuration example of an imaging apparatus (camera apparatus) 601 that is an example of an electronic apparatus to which the present technology is applied.
  • the imaging device 601 includes an optical system including a lens group 611, an imaging device 612, a DSP circuit 613 that is a camera signal processing unit, a frame memory 614, a display device 615, a recording device 616, and an operation system 617. And a power supply system 618 and the like.
  • a DSP circuit 613, a frame memory 614, a display device 615, a recording device 616, an operation system 617, and a power supply system 618 are connected to each other via a bus line 619.
  • the lens group 611 takes in incident light (image light) from a subject and forms an image on the imaging surface of the imaging element 612.
  • the imaging element 612 converts the amount of incident light imaged on the imaging surface by the lens group 611 into an electrical signal in units of pixels and outputs it as a pixel signal.
  • the display device 615 includes a panel type display device such as a liquid crystal display device or an organic EL (electroluminescence) display device, and displays a moving image or a still image captured by the image sensor 612.
  • the recording device 616 records a moving image or a still image captured by the image sensor 612 on a recording medium such as a memory card, a video tape, or a DVD (Digital Versatile Disk).
  • the operation system 617 issues operation commands for various functions of the imaging apparatus 601 under the operation of the user.
  • the power supply system 618 appropriately supplies various power supplies serving as operation power supplies for the DSP circuit 613, the frame memory 614, the display device 615, the recording device 616, and the operation system 617 to these supply targets.
  • Such an imaging apparatus 601 is applied to a video camera, a digital still camera, and a camera module for mobile devices such as a smartphone and a mobile phone.
  • the solid-state imaging device according to each of the above-described embodiments can be used as the imaging device 612. Thereby, the image quality of the imaging device 601 can be improved.
  • the present technology can take the following configurations.
  • a pixel array unit in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having a lower sensitivity than the first pixel are arranged;
  • a solid-state imaging device comprising: a control unit that controls at least one of an analog gain and an exposure time for each pixel according to a sensitivity ratio between the first pixel and the second pixel.
  • the controller provides a gain difference between a first analog gain for the first pixel and a second analog gain for the second pixel when the amount of incident light is greater than or equal to a predetermined threshold.
  • the sensitivity difference between the first pixel and the second pixel is corrected by providing a time difference between the exposure time of the first pixel and the exposure time of the second pixel.
  • the control unit sets the minimum value of the second analog gain to a value higher than the minimum value of the first analog gain by a second offset value smaller than the first offset value corresponding to the sensitivity ratio, When the gain difference is smaller than the first offset value, the exposure time of the first pixel is set to the exposure time of the second pixel according to the amount by which the gain difference is smaller than the first offset value.
  • the solid-state imaging device according to (2).
  • the said control part adjusts said 1st offset value and said 2nd offset value according to the change of the said sensitivity ratio accompanying the change of a light source or color temperature.
  • the solid-state image sensor as described in said (3).
  • the control unit sets the first analog gain to a value lower than the second analog gain by the first offset value when the amount of incident light is less than the threshold.
  • the solid-state imaging device described. The control unit sets the first analog gain and the second analog gain according to a slope of a reference signal used for AD conversion of the pixel signal of the first pixel and the pixel signal of the second pixel, and The dynamic range of the DA converter that outputs the reference signal is adjusted to the signal level in a state where the charge of the saturation electron number is accumulated in the photoelectric conversion element of the first pixel.
  • the control unit changes at least one of an analog gain and an exposure time for each pixel according to a change in the sensitivity ratio according to a change in a light source or a color temperature, according to any one of (1) to (6).
  • Solid-state image sensor (8)
  • the first pixel is a white pixel;
  • the solid-state imaging device according to any one of (1) to (7), wherein the second pixel is a pixel having a color different from that of a white pixel.
  • the second pixel is a red pixel and a blue pixel
  • the sensitivity ratio is a ratio between the sensitivity of the white pixel and the sensitivity of the green pixel calculated from the white pixel, the red pixel, and the blue pixel.
  • the first pixel is a pixel mainly used for a luminance signal
  • An imaging control method for controlling at least one of an analog gain and an exposure time for each pixel according to a sensitivity ratio between the first pixel and the second pixel.
  • a pixel array unit in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having a lower sensitivity than the first pixel are arranged;
  • An electronic apparatus including a solid-state imaging device, comprising: a control unit that controls at least one of an analog gain and an exposure time for each pixel according to a sensitivity ratio between the first pixel and the second pixel.
  • a pixel array unit in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having a lower sensitivity than the first pixel are arranged;
  • a solid-state imaging device comprising: a control unit that shifts the potential of the pixel signal of the first pixel by an amount corresponding to a sensitivity ratio between the first pixel and the second pixel.
  • An AD including a first input terminal to which the pixel signal is input and a second input terminal to which a reference signal to be compared with the pixel signal is input, and including a comparator that compares the pixel signal with the reference signal A conversion unit,
  • a plurality of the second capacitors are connected between the power source and the first capacitor through switches, respectively.
  • the said control part changes the said coupling ratio by switching the state of the said several switch separately.
  • the solid-state image sensor as described in said (16).
  • (18) The solid-state imaging device according to (14), wherein the control unit shifts the potential of the pixel signal by changing the conversion efficiency of the charge-voltage conversion unit of the first pixel.
  • (19) The solid-state imaging device according to (18), wherein the control unit changes the conversion efficiency of the charge-voltage conversion unit by changing a capacitance of the charge-voltage conversion unit.
  • the solid-state imaging device according to any one of (14) to (19), wherein the control unit adjusts a shift amount of a potential of the pixel signal according to a change in the sensitivity ratio accompanying a change in a light source or a color temperature. .
  • the first pixel is a white pixel;
  • the solid-state imaging device according to any one of (14) to (20), wherein the second pixel is a pixel having a color different from that of a white pixel.
  • the second pixel is a red pixel and a blue pixel,
  • the sensitivity ratio is a ratio of the sensitivity of the white pixel to the sensitivity of the green pixel calculated from the white pixel, the red pixel, and the blue pixel.
  • the first pixel is a pixel mainly used for a luminance signal
  • An electronic apparatus comprising: a solid-state imaging device comprising: a control unit that shifts the potential of the pixel signal of the first pixel by an amount corresponding to a sensitivity ratio between the first pixel and the second pixel.
  • a pixel array unit in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having a lower sensitivity than the first pixel are arranged;
  • a control unit that controls the analog gain for each pixel according to the amount of incident light, The control unit sets a first analog gain for the first by a first offset value corresponding to a sensitivity ratio between the first pixel and the second pixel, and a second analog gain for the second pixel.
  • a solid-state image pickup device that sets a lower value and sets a dynamic range of the first analog gain to a range lower than a dynamic range of the second analog gain.
  • the control unit shifts the dynamic range of the first analog gain to a range lower than the dynamic range of the second analog gain when the second analog gain becomes less than a predetermined threshold.
  • a DA converter that outputs a reference signal used for AD conversion of a pixel signal of a pixel of the pixel array unit;
  • the control unit controls the first analog gain and the second analog gain by controlling the slope of the reference signal, and sets the reference current of the DA conversion unit that increases or decreases the voltage of the reference signal.
  • the dynamic range of the first analog gain is set to a range lower than the dynamic range of the second analog gain by setting the first pixel to be larger than the second pixel.
  • the said control part switches the setting value of the said reference current per frame.
  • the solid-state image sensor as described in said (29).
  • (31) The solid-state imaging device according to (29), wherein the control unit switches the set value of the reference current in units of pixels.
  • (32) The first pixel is a white pixel;
  • the second pixel is a red pixel and a blue pixel,
  • the sensitivity ratio is a ratio between the sensitivity of the white pixel and the sensitivity of a green pixel calculated from the white pixel, the red pixel, and the blue pixel.
  • the first pixel is a pixel mainly used for a luminance signal
  • the first analog gain for the first is set lower than the second analog gain for the second pixel by a first offset value corresponding to a sensitivity ratio between the first pixel and the second pixel.
  • a pixel array unit in which a plurality of types of pixels including a first pixel having the highest sensitivity and a second pixel having a lower sensitivity than the first pixel are arranged;
  • a control unit that controls the analog gain for each pixel according to the amount of incident light, The control unit sets a first analog gain for the first by a first offset value corresponding to a sensitivity ratio between the first pixel and the second pixel, and a second analog gain for the second pixel.
  • An electronic apparatus including a solid-state image sensor that sets the dynamic range of the first analog gain to a range lower than the dynamic range of the second analog gain while setting the lower value.
  • 1 solid-state imaging device 11 semiconductor substrate, 21 pixel array unit, 22 row decoder, 23 AD converter, 24 column decoder, 27 control unit, 31 unit pixel, 41 DA converter, 42 comparison unit, 43 count unit, 51 comparator , 61 counter, 62 latch unit, 101 photodiode, 102 transfer transistor, 103 reset transistor, 104 amplification transistor, 105 selection transistor, 106 FD unit, 151 analog signal output unit, 152 gain control signal generation unit, 153 counter decoder, 154 Gain decoder, 161-1 to 161-n, 171-1 to 171-n basic current source cell, 201 sensitivity difference correction unit, 211 gain control unit, 212 exposure control unit, 213 signal level control unit, 301 gate electrode, 302 insulating film, 303 semiconductor substrate, 321a, 321b floating diffusion region, 322 gate electrode, 401 pixel array unit, 402a, 402b AD converter, 441 solid-state imaging device , 451 pixel substrate, 452 logic substrate, 461

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　本技術は、画素間の感度の違いによる画質の劣化を抑制することができるようにする固体撮像素子、撮像制御方法、信号処理方法、及び、電子機器に関する。 固体撮像素子は、最も感度が高い第１の画素及び第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、第１の画素と第２の画素との感度比に応じて、各画素に対するアナログゲイン及び露光時間を制御する制御部とを備える。本技術は、例えば、ＣＭＯＳイメージセンサ等の固体撮像素子に適用できる。

Description

固体撮像素子、撮像制御方法、信号処理方法、及び、電子機器
　本技術は、固体撮像素子、撮像制御方法、信号処理方法、及び、電子機器に関し、特に、画素間の感度の違いによる画質の劣化を抑制するようにした固体撮像素子、撮像制御方法、信号処理方法、及び、電子機器に関する。
　従来、無色のカラーフィルタを用いた画素又はカラーフィルタを用いない画素であるホワイト画素（又は、クリア画素ともいう）を用いて、イメージセンサの感度を向上させることが提案されている（例えば、特許文献１参照）。
特開２０１０－１３６２２５号公報
　しかしながら、ホワイト画素は、他の画素と比較して感度が高いため、他の画素より早く飽和する。その結果、パープルフリンジと呼ばれる飽和偽色が生じ、画質が劣化する。
　そこで、本技術は、画素間の感度の違いによる画質の劣化を抑制するようにするものである。
　本技術の第１の側面の固体撮像素子は、最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、前記第１の画素と前記第２の画素との感度比に応じて、各画素に対するアナログゲイン及び露光時間の少なくとも一方を制御する制御部とを備える。
　前記制御部は、入射光量が所定の閾値以上である場合、前記第１の画素に対する第１のアナログゲインと前記第２の画素に対する第２のアナログゲインとの間にゲイン差を設けるとともに、前記第１の画素の露光時間と前記第２の画素の露光時間との間に時間差を設けることにより、前記第１の画素と前記第２の画素の感度差の補正を行わせることができる。
　前記制御部には、前記感度比に対応する第１のオフセット値より小さい第２のオフセット値だけ前記第２のアナログゲインの最小値を前記第１のアナログゲインの最小値より高い値に設定させ、前記ゲイン差が前記第１のオフセット値より小さくなる場合、前記ゲイン差が前記第１のオフセット値より小さくなる量に応じて、前記第１の画素の露光時間を前記第２の画素の露光時間より短くさせることができる。
　前記制御部には、光源又は色温度の変化に伴う前記感度比の変化に応じて、前記第１のオフセット値及び前記第２のオフセット値を調整させることができる。
　前記制御部には、入射光量が前記閾値未満である場合、前記第１のアナログゲインを前記第２のアナログゲインより前記第１のオフセット値だけ低い値に設定させることができる。
　前記制御部には、前記第１の画素の画素信号及び前記第２の画素の画素信号のＡＤ変換に用いる参照信号の傾きにより前記第１のアナログゲイン及び前記第２のアナログゲインを設定させるとともに、前記参照信号を出力するＤＡ変換部のダイナミックレンジを前記第１の画素の光電変換素子に飽和電子数の電荷が蓄積された状態の信号レベルに合わせることができる。
　前記制御部には、光源又は色温度の変化に伴う前記感度比の変化に応じて、各画素に対するアナログゲイン及び露光時間の少なくとも一方を変更させることができる。
　前記第１の画素を、ホワイト画素とし、前記第２の画素を、ホワイト画素と異なる色の画素とすることができる。
　前記第２の画素を、赤色の画素及び青色の画素とし、前記感度比を、前記ホワイト画素の感度と、前記ホワイト画素、前記赤色の画素、及び、前記青色の画素より計算される緑色の画素の感度との比とすることができる。
　前記第１の画素を、主に輝度信号に使用する画素とし、前記第２の画素を、主に色信号に使用する画素とすることができる。
　前記第２の画素を、２番目に感度が高い画素とすることができる。
　本技術の第１の側面の撮像制御方法においては、最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部を備える固体撮像素子が、前記第１の画素と前記第２の画素との感度比に応じて、各画素に対するアナログゲイン及び露光時間の少なくとも一方を制御する。
　本技術の第１の側面の電子機器は、最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、前記第１の画素と前記第２の画素との感度比に応じて、各画素に対するアナログゲイン及び露光時間の少なくとも一方を制御する制御部とを備える。
　本技術の第２の側面の固体撮像素子は、最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、前記第１の画素と前記第２の画素との感度比に応じた量だけ前記第１の画素の画素信号の電位をシフトする制御部とを備える。
　前記画素信号が入力される第１の入力端子、及び、前記画素信号と比較する参照信号が入力される第２の入力端子を備え、前記画素信号と前記参照信号の比較を行うコンパレータを含むＡＤ変換部をさらに設け、前記制御部には、前記第１の入力端子側のカップリング比を変更することにより、前記画素信号の電位をシフトさせることができる。
　前記第１の入力端子に接続され、前記第１の入力端子と前記第２の入力端子との間の電位差を解消するための所定の信号が入力される第１のキャパシタと、所定の電源と前記第１のキャパシタとの間にスイッチを介して接続されている第２のキャパシタとをさらに設け、前記制御部には、前記スイッチの状態を切り替えることにより、前記カップリング比を変更させることができる。
　複数の前記第２のキャパシタが、それぞれスイッチを介して前記電源と前記第１のキャパシタとの間に接続されており、前記制御部には、複数の前記スイッチの状態を個別に切り替えることにより、前記カップリング比を変更させることができる。
　前記制御部には、前記第１の画素の電荷電圧変換部の変換効率を変更することにより、前記画素信号の電位をシフトさせることができる。
　前記制御部には、前記電荷電圧変換部の容量を変更することにより、前記電荷電圧変換部の変換効率を変更させることができる。
　前記制御部には、光源又は色温度の変化に伴う前記感度比の変化に応じて、前記画素信号の電位のシフト量を調整させることができる。
　前記第１の画素を、ホワイト画素とし、前記第２の画素を、ホワイト画素と異なる色の画素とすることができる。
　前記第２の画素を、赤色の画素及び青色の画素とし、前記感度比を、前記ホワイト画素の感度と、前記ホワイト画素、前記赤色の画素、及び、前記青色の画素より計算される緑色の画素の感度との比とすることができる。
　前記第１の画素を、主に輝度信号に使用する画素とし、前記第２の画素を、主に色信号に使用する画素とすることができる。
　前記第２の画素を、２番目に感度が高い画素とすることができる。
　本技術の第２の側面の信号処理方法は、最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部を備える固体撮像素子が、前記第１の画素と前記第２の画素との感度比に応じた量だけ前記第１の画素の画素信号の電位をシフトする。
　本技術の第２の側面の電子機器は、最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、前記第１の画素と前記第２の画素との感度比に応じた量だけ前記第１の画素の画素信号の電位をシフトする制御部とを備える固体撮像素子を含む。
　本技術の第３の側面の固体撮像素子は、最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、入射光量に応じて各画素に対するアナログゲインを制御する制御部とを備え、前記制御部は、前記第１の画素と前記第２の画素との感度比に対応する第１のオフセット値だけ前記第１に対する第１のアナログゲインを前記第２の画素に対する第２のアナログゲインより低い値に設定するとともに、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲に設定する。
　前記制御部には、前記第２のアナログゲインが所定の閾値未満になる場合、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲にシフトさせることができる。
　前記画素アレイ部の画素の画素信号のＡＤ変換に用いる参照信号を出力するＤＡ変換部をさらに設け、前記制御部には、前記参照信号の傾きを制御することにより前記第１のアナログゲイン及び前記第２のアナログゲインを制御させるとともに、前記参照信号の電圧を増減させる前記ＤＡ変換部の基準電流を前記第２の画素より前記第１の画素に対して大きく設定することにより、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲に設定させることができる。
　前記制御部には、前記基準電流の設定値をフレーム単位で切り替えさせることができる。
　前記制御部には、前記基準電流の設定値を画素単位で切り替えさせることができる。
　前記第１の画素を、ホワイト画素とし、前記第２の画素を、ホワイト画素と異なる色の画素とすることができる。
　前記第２の画素を、赤色の画素及び青色の画素とし、前記感度比を、前記ホワイト画素の感度と、前記ホワイト画素、前記赤色の画素、及び、前記青色の画素より計算される緑色の画素の感度との比とすることができる。
　前記第１の画素を、主に輝度信号に使用する画素とし、前記第２の画素を、主に色信号に使用する画素とすることができる。
　前記第２の画素を、２番目に感度が高い画素とすることができる。
　本技術の第３の側面の撮像制御方法においては、最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部を備える固体撮像素子が、入射光量に応じて各画素に対するアナログゲインを制御し、
　前記第１の画素と前記第２の画素との感度比に対応する第１のオフセット値だけ前記第１に対する第１のアナログゲインを前記第２の画素に対する第２のアナログゲインより低い値に設定するとともに、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲に設定する。
　本技術の第３の側面の電子機器は、最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、入射光量に応じて各画素に対するアナログゲインを制御する制御部とを備え、前記制御部は、前記第１の画素と前記第２の画素との感度比に対応する第１のオフセット値だけ前記第１に対する第１のアナログゲインを前記第２の画素に対する第２のアナログゲインより低い値に設定するとともに、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲に設定する固体撮像素子を含む。
　本技術の第１の側面においては、前記第１の画素と前記第２の画素との感度比に応じて、各画素に対するアナログゲイン及び露光時間の少なくとも一方を制御される。
　本技術の第２の側面においては、前記第１の画素と前記第２の画素との感度比に応じた量だけ前記第１の画素の画素信号の電位がシフトする。
　本技術の第３の側面においては、前記第１の画素と前記第２の画素との感度比に対応する第１のオフセット値だけ前記第１に対する第１のアナログゲインが前記第２の画素に対する第２のアナログゲインより低い値に設定されるとともに、前記第１のアナログゲインのダイナミックレンジが前記第２のアナログゲインのダイナミックレンジより低い範囲に設定される。
　本技術の第１乃至第３の側面によれば、画素間の感度の違いによる画質の劣化を抑制することができる。
本技術を適用した固体撮像素子の構成の概略を示すシステム構成図である。 単位画素の回路構成の例を示す図である。 色フィルタアレイのカラーコーディングの例を示す色配列図である。 基本的なＡＤ変換動作について簡単に説明するための図である。 ＤＡ変換器の具体的な構成例を示す回路図である。 制御部の機能の構成例を示すブロック図である。 同じ入射光量に対するＷ画素の画素信号及びＧ画素の画素信号のＡＤ変換を行う場合の各信号の推移の例を模式的に示す図である。 Ｗ画素とＧ画素の入射光量と固体撮像素子の出力信号との関係を比較したグラフである。 感度差の補正後のＷ画素とＧ画素の入射光量と固体撮像素子の出力信号との関係を比較したグラフである。 アナログゲインの設定可能範囲を説明するための図である。 参照信号の変化の例を示す図である。 アナログゲインのダイナミックレンジのシフトを説明するための図である。 ＤＡＣ基準電流モードの切り替えタイミングの第１の例を示す図である。 ＤＡＣ基準電流モードの切り替えタイミングの第２の例を示す図である。 アナログゲインのシフトによるＱｓ不足を説明するための図である。 第３の感度差補正方法の概要を説明するための図である。 第３の感度差補正方法における感度差補正処理を説明するためのフローチャートである。 第３の感度差補正方法におけるＧ画素のＡＤ変換処理の例を説明するための図である。 第３の感度差補正方法におけるＷ画素のＡＤ変換処理の例を説明するための図である。 光源の色温度及びＷ／Ｇ感度比の例を示す表である。 ＡＤ変換器のコンパレータ付近の詳細な回路図である。 Ｗ画素の信号レベルのシフトの例を示す図である。 単位画素の増幅トランジスタの断面の模式図である。 増幅トランジスタの酸化膜容量と基板容量の接続状態を説明するための図である。 増幅トランジスタの酸化膜容量と基板容量の接続状態を説明するための図である。 ＦＤ部の断面を拡大した模式図である。 ＦＤ部の断面を拡大した模式図である。 ＡＤ変換器の第１の変形例を示す図である。 ＡＤ変換器の第２の変形例を示す図である。 色フィルタアレイのカラーコーディングの第１の変形例を示す色配列図である。 色フィルタアレイのカラーコーディングの第２の変形例を示す色配列図である。 色フィルタアレイのカラーコーディングの第３の変形例を示す色配列図である。 色フィルタアレイのカラーコーディングの第４の変形例を示す色配列図である。 色フィルタアレイのカラーコーディングの第５の変形例を示す色配列図である。 色フィルタアレイのカラーコーディングの第６の変形例を示す色配列図である。 色フィルタアレイのカラーコーディングの第７の変形例を示す色配列図である。 色フィルタアレイのカラーコーディングの第８の変形例を示す色配列図である。 色フィルタアレイのカラーコーディングの第９の変形例を示す色配列図である。 色フィルタアレイのカラーコーディングの第１０の変形例を示す色配列図である。 色フィルタアレイのカラーコーディングの第１１の変形例を示す色配列図である。 電子機器の構成例を示すブロック図である。
　以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．変形例
３．電子機器
＜１．実施の形態＞
｛固体撮像素子１の構成例｝
　図１は、本技術の一実施の形態に係る固体撮像素子１の構成の概略を示すシステム構成図である。なお、ここでは、固体撮像素子１がＸ－Ｙアドレス型固体撮像素子の一種であるＣＭＯＳイメージセンサの場合を例に挙げて説明するが、本技術はＣＭＯＳイメージセンサへの適用に限られるものではない。
　固体撮像素子１は、半導体基板１１上に形成された画素アレイ部２１と、当該画素アレイ部２１と同じ半導体基板１１上に集積された周辺回路部とを有する構成となっている。周辺回路部には、例えば、行デコーダ２２、ＡＤ変換器２３（以下、ＡＤＣ２３と称する）、列デコーダ２４、データ出力部２５、ＰＬＬ回路２６、及び、制御部２７が含まれる。
　なお、例えば、固体撮像素子１の構造を、画素アレイ部２１と周辺回路部を異なる基板に形成し、複数の基板を積層する積層構造とすることも可能である。また、固体撮像素子１として、表面照射型又は裏面照射型のいずれの方式のＣＭＯＳイメージセンサを採用することも可能である。
　画素アレイ部２１には、入射光をその光量に応じた電荷量に光電変換する光電変換素子を含む単位画素３１（以下、単に画素３１とも称する）が行列状に２次元配置されている。
　画素アレイ部２１にはさらに、行列状の画素配列に対して行ごとに画素駆動線２８が図の左右方向（画素行の画素配列方向／水平方向）に沿って配線され、列ごとに垂直信号線２９が図の上下方向（画素列の画素配列方向／垂直方向）に沿って形成されている。画素駆動線２８の一端は、行デコーダ２２の各行に対応した出力端に接続されている。なお、図１では、画素駆動線２８を１行につき１本ずつ示しているが、図２を参照して後述するように、画素駆動線２８は、１行につき複数のラインを含む。
　ここで、図２を参照して、単位画素３１の回路構成の例について説明する。
　単位画素３１は、光電変換素子として、例えばフォトダイオード１０１を有している。また、単位画素３１は、フォトダイオード１０１に加えて、例えば、転送トランジスタ（転送ゲート）１０２、リセットトランジスタ１０３、増幅トランジスタ１０４、及び、選択トランジスタ１０５の４つのトランジスタを有している。
　ここでは、４つのトランジスタ１０２乃至１０５として、例えばＮチャネルのトランジスタが用いられている。ただし、ここで例示した転送トランジスタ１０２、リセットトランジスタ１０３、増幅トランジスタ１０４、及び、選択トランジスタ１０５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。すなわち、必要に応じて、Ｐチャネルのトランジスタを用いる組み合わせとすることができる。
　この単位画素３１に対して、画素駆動線２８として、例えば、転送線１２１、リセット線１２２及び選択線１２３の３本の駆動配線が同一画素行の各画素について共通に設けられている。これら転送線１２１、リセット線１２２及び選択線１２３の各一端は、行デコーダ２２の各画素行に対応した出力端に、画素行単位で接続されている。
　そして、単位画素３１に対して、当該単位画素３１を駆動する駆動信号である転送信号ＴＲＦ、リセット信号ＲＳＴ、及び、選択信号ＳＥＬが行デコーダ２２から適宜与えられる。すなわち、転送信号ＴＲＦが転送トランジスタ１０２のゲート電極に、リセット信号ＲＳＴがリセットトランジスタ１０３のゲート電極に、選択信号ＳＥＬが選択トランジスタ１０５のゲート電極にそれぞれ印加される。
　フォトダイオード１０１は、アノード電極が低電位側電源（例えば、グラウンド）に接続されており、受光した光（入射光）をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード１０１のカソード電極は、転送トランジスタ１０２を介して増幅トランジスタ１０４のゲート電極と電気的に接続されている。増幅トランジスタ１０４のゲート電極と電気的に繋がったノード１０６をＦＤ（フローティングディフュージョン／浮遊拡散領域）部と呼ぶ。
　転送トランジスタ１０２は、フォトダイオード１０１のカソード電極とＦＤ部１０６との間に接続されている。転送トランジスタ１０２のゲート電極には、高レベル（例えば、Ｖddレベル）がアクティブ（以下、Ｈｉｇｈアクティブと称する）の転送信号ＴＲＦが行デコーダ２２から与えられる。この転送信号ＴＲＦに応答して、転送トランジスタ１０２が導通状態となり、フォトダイオード１０１で光電変換された光電荷をＦＤ部１０６に転送する。
　リセットトランジスタ１０３は、ドレイン電極が画素電源Ｖddに、ソース電極がＦＤ部１０６にそれぞれ接続されている。リセットトランジスタ１０３のゲート電極には、Ｈｉｇｈアクティブのリセット信号ＲＳＴが行デコーダ２２から与えられる。このリセット信号ＲＳＴに応答して、リセットトランジスタ１０３が導通状態となり、ＦＤ部１０６の電荷を画素電源Ｖddに捨てることによって当該ＦＤ部１０６をリセットする。
　増幅トランジスタ１０４は、ゲート電極がＦＤ部１０６に、ドレイン電極が画素電源Ｖddにそれぞれ接続されている。そして、増幅トランジスタ１０４は、リセットトランジスタ１０３によってリセットされた後のＦＤ部１０６の電位を示すリセットレベルＶrstの画素信号を出力する。また、増幅トランジスタ１０４は、転送トランジスタ１０２によって信号電荷が転送された後のＦＤ部１０６の電位を示す信号レベルＶsigの画素信号を出力する。
　選択トランジスタ１０５は、例えば、ドレイン電極が増幅トランジスタ１０４のソース電極に、ソース電極が垂直信号線２９にそれぞれ接続されている。選択トランジスタ１０５のゲート電極には、Ｈｉｇｈアクティブの選択信号ＳＥＬが行デコーダ２２から与えられる。この選択信号ＳＥＬに応答して、選択トランジスタ１０５が導通状態となり、単位画素３１を選択状態として増幅トランジスタ１０４から出力される信号を垂直信号線２９に読み出す。
　そして、単位画素３１からは、リセット後のＦＤ部１０６の電位がリセットレベルＶrstとして、次いで、信号電荷の転送後のＦＤ部１０６の電位が信号レベルＶsigとして順に垂直信号線２９に読み出されることになる。因みに、信号レベルＶsigには、リセットレベルＶrstの成分も含まれる。
　なお、ここでは、選択トランジスタ１０５について、増幅トランジスタ１０４のソース電極と垂直信号線２９との間に接続する回路構成としたが、画素電源Ｖddと増幅トランジスタ１０４のドレイン電極との間に接続する回路構成を採ることも可能である。
　また、単位画素３１としては、上記の４つのトランジスタから成る画素構成のものに限られるものではない。例えば、増幅トランジスタ１０４に選択トランジスタ１０５の機能を持たせた３つのトランジスタから成る画素構成や、複数の光電変換素子間（画素間）で、ＦＤ部１０６以降のトランジスタを共用する画素構成などであっても良く、その画素回路の構成は問わない。
　図１に戻り、画素アレイ部２１の受光面（光入射面）側には、色フィルタアレイ１２が設けられている。色フィルタアレイ１２は、例えば、輝度信号の主成分となる色が市松状に配置され、残りの部分に色情報成分となる複数色が配列された色配列のカラーコーディングとなっている。ここで、輝度信号の主成分となる色としては、白色（Ｗ）、緑色（Ｇ）、輝度分光等が挙げられる。
　例えば、Ｗフィルタを輝度信号の主成分となる色として市松状に配置する場合は、残りの部分に配列される色情報成分となる複数色のフィルタは、例えば、赤（Ｒ）／緑（Ｇ）／青（Ｂ）の各フィルタとなる。一方、Ｇフィルタを輝度信号の主成分となる色として市松状に配置する場合は、残りの部分に配列される色情報成分となる複数色のフィルタは、例えばＲ／Ｂの各フィルタとなる。
　なお、Ｗフィルタの感度は、Ｇフィルタの感度の約２倍であるため、Ｗフィルタに対応する単位画素３１（Ｗ画素）の感度も、Ｇフィルタに対応する単位画素３１（Ｇ画素）の感度の約２倍となる。すなわち、同じ入射光量に対して、Ｗ画素のフォトダイオード１０１の出力電流は、Ｇ画素のフォトダイオード１０１の出力電流の約２倍となり、Ｗ画素の信号レベルＶsigもＧ画素の信号レベルＶsigの約２倍となる。そして、Ｗ画素を設けることにより、高ＳＮ比が実現される。
　図３は、色フィルタアレイ１２のカラーコーディングの例を示す色配列図である。この例では、縦４画素×横４画素からなるパターンを１単位とするカラーコーティングの例が示されている。この例では、上述した図３の例と同様に、Ｗフィルタ：Ｒフィルタ：Ｇフィルタ：Ｂフィルタ＝８：２：４：２の割合で配置されている。具体的には、Ｗフィルタは、市松状に配置されている。Ｒフィルタは、１行目の４列目と３行目の２列目に配置されている。Ｂフィルタは、１行目の２列目と３行目の４列目に配置されている。Ｇフィルタは、残りの画素位置に配置されている。そして、この色フィルタのパターンが、色フィルタアレイ１２上に垂直方向及び水平方向に繰り返し配置される。
　なお、以下、Ｗ画素以外のＲ画素、Ｇ画素及びＢ画素をまとめてＲＧＢ画素とも称する。また、色フィルタアレイ１２のカラーコーティングの他の例は、後述する。
　図１に戻り、行デコーダ２２は、シフトレジスタやアドレスデコーダ等により構成されている。ここでは、具体的な構成については図示を省略するが、行デコーダ２２は、読出し走査系と掃出し走査系とを有する構成となっている。読出し走査系は、信号を読み出す単位画素３１について行単位で順に選択走査を行う。
　一方、掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対し、その読出し走査よりもシャッタスピードの時間分だけ先行して当該読出し行の単位画素３１の光電変換素子から不要な電荷を掃き出す（リセットする）掃出し走査を行う。この掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
　読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作又は電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミング又は電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。
　行デコーダ２２によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線２９の各々を通してＡＤＣ２３に供給される。ＡＤＣ２３は、画素アレイ部２１の画素列ごとに、選択行の各画素から出力されるアナログの画素信号に対してあらかじめ定められた信号処理を行う。
　具体的には、ＡＤＣ２３は、アナログの画素信号をデジタル化するＡＤ変換処理を実行する。ＡＤＣ２３は、ＤＡ変換器４１（以下、ＤＡＣ４１と称する）、比較部４２、カウント部４３、及び、センスアンプ４４を含むように構成される。比較部４２には、画素アレイ部２１の画素列毎にコンパレータ５１が設けられている。カウント部４３には、画素アレイ部２１の画素列毎にカウンタ６１及びラッチ部６２が設けられている。
　ＤＡＣ４１は、ＡＤ変換に用いる参照信号Ｖrefを生成し、各コンパレータ５１に供給する。この参照信号Ｖrefは、例えば、時間が経過するにつれて電圧値が所定の幅で階段状に変化する、所謂、ランプ（ＲＡＭＰ）波形（傾斜状の波形）の信号とされる。なお、後で参照する図４等においては、図を分かりやすくするために、参照信号Ｖrefを階段状の波形でなく、傾斜状の波形により表している。
　コンパレータ５１は、単位画素３１から垂直信号線２９を通して読み出されるアナログの画素信号Ｖvslを比較入力とし、ＤＡＣ４１から供給されるランプ波の参照信号Ｖrefを基準入力とし、両入力を比較する。
　カウンタ６１には、例えば、アップ／ダウンカウンタが用いられる。カウンタ６１は、コンパレータ５１に対する参照信号Ｖrefの供給開始タイミングと同じタイミングで、ＰＬＬ回路２６からクロック信号が与えられる。カウンタ６１は、クロック信号に同期してダウン（ＤＯＷＮ）カウント、又は、アップ（ＵＰ）カウントを行うことで、コンパレータ５１の出力パルスのパルス幅の期間を計測する。
　各ラッチ部６２は、各カウンタ６１から供給されるカウント値を保持し、所定のタイミングで保持しているカウント値を示す信号を、例えばｋビット幅の水平転送線を介してセンスアンプ４４に供給する。
　センスアンプ４４は、ラッチ部６２から供給されるカウント値を示す信号の電圧を増幅し、データ出力部２５に供給する。
　ここで、図４を参照して、ＡＤＣ２３による基本的なＡＤ変換動作について簡単に説明する。なお、この図に示されるＡＤ変換動作は、複数の単位画素３１の画素信号を順次に読み出す間に繰り返し実行される。
　時刻ｔ０からｔ１まではリセット期間であり、対象となる単位画素３１のリセット動作が行われる。これにより、対象となる単位画素３１からコンパレータ５１に入力される画素信号ＶvslがリセットレベルＶrstに設定される。
　時刻ｔ１からｔ２まではオートゼロ期間であり、オートゼロ動作が行われる。具体的には、コンパレータ５１の両方の入力端子に所定の基準電位のオートゼロ信号が入力され、コンパレータ５１の入力端子間の電位差が解消される。
　時刻ｔ２からｔ４まではＰ相（Pre‐Charge相）に対する処理期間である。そのうち、時刻ｔ２からｔ３までがＰ相準備期間であり、時刻ｔ３からｔ４までがＰ相読み出し期間である。
　Ｐ相準備期間においては、参照信号Ｖrefを初期値に戻す等のＡＤ変換動作の準備が行われる。
　そして、時刻ｔ３において、ＤＡＣ４１からコンパレータ５１への参照信号Ｖrefへの入力が開始され、Ｐ相読み出し期間が開始する。参照信号Ｖrefは、所定の基準値を初期値として、時刻ｔ３から時刻ｔ４までの期間において、時間の経過とともに初期値から所定の幅で階段状に減少する。
　コンパレータ５１は、参照信号Ｖrefと画素信号Ｖvslとの大小関係に応じた比較信号Ｖcoを出力し、カウンタ６１に供給する。例えば、比較信号Ｖcoは、参照信号Ｖrefが画素信号Ｖvsl以上である場合、ハイレベルになり、参照信号Ｖrefが画素信号Ｖvsl未満である場合、ローレベルになる。
　カウンタ６１は、比較信号Ｖcoがハイレベルである期間、すなわち、参照信号Ｖrefが画素信号ＶvslのリセットレベルＶrst以上である期間において、例えば、ダウンカウントを行う。そして、カウンタ６１は、比較信号Ｖcoがローレベルである期間、すなわち、参照信号Ｖrefが画素信号ＶvslのリセットレベルＶrst未満である期間において、ダウンカウントを停止する。
　従って、カウンタ６１は、時刻ｔ３においてＰ相読み出し期間が開始されてから、時刻ｔｐにおいて、参照信号ＶrefがリセットレベルＶrstを下回るまでの時間をカウントする。このカウント値ＣＯpは、リセット状態の単位画素３１に蓄積された電荷に相当するデジタル値となる。
　時刻ｔ４からｔ６まではＤ相（Data相）に対する処理期間である。そのうち、時刻ｔ４からｔ５までがＤ相準備期間であり、時刻ｔ５からｔ６までがＤ相読み出し期間である。
　Ｄ相準備期間においては、参照信号Ｖrefを初期値に戻す等のＡＤ変換動作の準備が行われる。また、Ｄ相準備期間において、対象となる単位画素３１から、ＦＤ部１０６に蓄積された電荷量に応じた信号レベルＶsigの画素信号Ｖvslの出力が開始される。
　そして、時刻ｔ５において、ＤＡＣ４１からコンパレータ５１への参照信号Ｖrefへの入力が開始され、Ｄ相読み出し期間が開始する。参照信号Ｖrefは、Ｐ相読み出し期間の場合と同様に、所定の基準値を初期値として、時刻ｔ５から時刻ｔ６までの期間において、時間の経過とともに初期値から所定の幅で階段状に減少する。
　カウンタ６１は、コンパレータ５１から出力される比較信号Ｖcoがハイレベルである期間、すなわち、参照信号Ｖrefが画素信号Ｖvslの信号レベルＶsig以上である期間において、例えば、アップカウントを行う。そして、カウンタ６１は、比較信号Ｖcoがローレベルである期間、すなわち、参照信号Ｖrefが画素信号Ｖvslの信号レベルＶsig未満である期間において、アップカウントを停止する。
　これにより、カウンタ６１は、時刻ｔ５においてＤ相読み出し期間が開始されてから、時刻ｔｄにおいて、参照信号Ｖrefが信号レベルＶsigを下回るまでの時間をカウントする。このカウント値ＣＯdは、対象となる単位画素３１のＦＤ部１０６に蓄積された電荷に相当するデジタル値となる。
　また、カウンタ６１は、Ｄ相読み出し期間において、Ｐ相読み出し期間のカウント結果を初期値としてカウントを行う。これにより、Ｄ相読み出し期間の終了時にカウンタ６１が保持するカウント値は、カウント値ＣＯdからカウント値ＣＯpを引いた値となる。すなわち、カウンタ６１が保持するカウント値は、対象となる単位画素３１のフォトダイオード１０１が受光量に応じて生成した電荷に応じた信号レベルＶsigから、リセットレベルＶrstを引いた電圧に相当するデジタル値となる。従って、カウンタ６１の保持するカウント値は、いわゆる相関２重サンプリング（Correlated Double Sampling）によって、単位画素３１のリセットノイズや増幅トランジスタ１０４の閾値ばらつき等の画素固有の固定ノイズ成分を除去された値になる。
　そして、カウンタ６１に保持されたカウント値は、列デコーダ２４の制御により、ラッチ部６２に転送され、例えば、次のＡＤ変換動作の実行中に、センスアンプ４４を介して、データ出力部２５に出力される。
　ここで、画素信号Ｖvslに対するアナログゲインは、ＤＡＣ４１からコンパレータ５１に供給される参照信号Ｖrefの傾きにより制御される。具体的には、例えば、同じ信号レベルＶsigに対して、参照信号Ｖrefの傾きが緩やかになるほど、カウント値ＣＯdが大きくなり、参照信号Ｖrefの傾きが急峻になるほど、カウント値ＣＯdが小さくなる。従って、画素信号Ｖvslに対するアナログゲインは、参照信号Ｖrefの傾きが緩やかになるほど高くなり、参照信号Ｖrefの傾きが急峻になるほど低くなる。
　また、ＤＡＣ４１のダイナミックレンジは、Ｄ相読み出し期間における参照信号Ｖrefの変化幅ＤＲにより規定される。従って、アナログゲインが大きくなり、参照信号Ｖrefの傾きが緩やかになるほど、ＤＡＣ４１のダイナミックレンジは小さくなる。一方、アナログゲインが小さくなり、参照信号Ｖrefの傾きが急峻になるほど、ＤＡＣ４１のダイナミックレンジは大きくなる。
　なお、以下、ＤＡＣ４１のダイナミックレンジを、参照信号Ｖrefのダイナミックレンジとも称する。
　図１に戻り、列デコーダ２４は、シフトレジスタやアドレスデコーダなどによって構成され、ＡＤＣ２３の画素列に対応した回路部分を順番に選択走査する。この列デコーダ２４による選択走査により、ＡＤＣ２３で画素列ごとに信号処理された画素信号が順番に出力される。
　なお、各画素列のコンパレータ５１、カウンタ６１及びラッチ部６２は、列デコーダ２４の制御の下に、並列に動作することも可能であるし、個別に動作することも可能である。そのため、任意の画素列の組み合わせでＡＤ変換動作を並列に行うことができる。
　データ出力部２５は、例えば、LVDS（Low Voltage Differential Signaling）のインタフェース回路等により構成される。データ出力部２５は、各単位画素３１の画素信号をデジタル化したカウンタ値を示す出力信号を、ＩＳＰ（Image Signal Processor）やＤＳＰ（Digital Signal Processor）等により構成される信号処理部（不図示）に供給する。
　信号処理部は、例えば、画素アレイ部２１の各画素から出力される、先述した色フィルタアレイ（色フィルタ部）１２の色配列に対応した信号を、演算処理にてベイヤ配列に対応した信号に変換する処理を行う。このとき、輝度信号の主成分となる色が市松状に配置されていることで、当該主成分となる色の信号を用いてその上下左右の他の色の信号を復元できるために、信号処理部での色変換の変換効率を高くできる。また、信号処理部からベイヤ配列に対応した信号が出力されることで、後段の信号処理を既存のベイヤ配列用のＤＳＰ等を用いて行うことができる。
　なお、この信号処理部の一部又は全部を半導体基板１１上に設けるようにしてもよい。
　ＰＬＬ回路２６は、外部から与えられるクロック信号を所定の周波数のクロック信号に変換して、ＤＡＣ４１、カウント部４３、及び、データ出力部２５に供給する。
　制御部２７は、外部から与えられるクロック信号や、動作モードを指令するデータなどを受け取り、また、本固体撮像素子１の内部情報などのデータを出力する。制御部２７はさらには、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号に基づいて、行デコーダ２２、ＡＤＣ２３、列デコーダ２４、及び、データ出力部２５等の駆動制御を行う。
｛ＤＡＣ４１の構成例｝
　図５は、ＤＡＣ４１の具体的な構成例を示す回路図である。
　ＤＡＣ４１は、アナログ信号出力部１５１、ゲイン制御信号生成部１５２、カウンタデコーダ１５３、及び、ゲインデコーダ１５４を含むように構成される。
　アナログ信号出力部１５１は、カウンタデコーダ１５３でデコードされるデジタル入力信号ＤＩ１の値に応じたアナログ信号を生成する。アナログ信号出力部１５１は、ゲイン制御信号生成部１５２から供給されるゲイン制御信号であるバイアス電圧Ｖbiasに応じて生成するアナログ信号のゲインを調整する。
　アナログ信号出力部１５１は、差動トランジスタと、この差動トランジスタの電流源としてトランジスタとを含み、電流源としてトランジスタのゲートに共通のバイアス電圧が供給される複数の基本電流源セル１６１－１乃至１６１－ｎを含む。基本電流源セル１６１－１乃至１６１－ｎは、例えば、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタにより形成される。
　アナログ信号出力部１５１は、選択出力線ＬＯ１、非選択出力線ＮＬＯ１、及び電流電圧変換回路（ＩＶ変換回路）としての出力抵抗Ｒ１を有している。
　複数の基本電流源セル１６１－１乃至１６１－ｎは、差動トランジスタの一方のトランジスタのドレインが選択出力線ＬＯ１に共通に接続され、他方のトランジスタのドレインが非選択出力線ＮＬＯ１に共通に接続されている。
　選択出力線ＬＯ１は出力抵抗Ｒ１を介してグラウンドＧＮＤに接続され、非選択出力線ＮＬＯ１はグラウンドＧＮＤに直接的に接続されている。
　複数の基本電流源セル１６１－１乃至１６１－ｎは、カウンタデコーダ１５３のデコード情報に応じて差動トランジスタの一方のトランジスタが選択される。これにより、選択された基本電流源セルの電流出力が加算されて出力電流Ｉrampが選択出力線ＬＯ１に流れ、この電流Ｉrampが出力抵抗Ｒ１で電圧信号に変換されて出力される。
　複数の基本電流源セル１６１－１乃至１６１－ｎは、カウンタデコーダ１５３のデコード情報に応じて他方のトランジスタが選択されると、選択された基本電流源セルの電流出力が加算されて非出力電流Ｉramp_minusが非選択出力線ＮＬＯ１を介してグラウンドＧＮＤに流される。
　ゲイン制御信号生成部１５２は、ゲインデコーダ１５４でデコードされるデジタルゲイン制御信号ＤＧＩ１の値に応じたゲイン制御信号であるバイアス電圧Ｖbiasを生成する。
　ゲイン制御信号生成部１５２は、差動トランジスタと、この差動トランジスタの電流源としてトランジスタとを含み、電流源としてトランジスタのゲートに共通の基準電流Ｉrefに応じたバイアス電圧が供給される複数の基本電流源セル１７１－１乃至１７１－ｎを含む。基本電流源セル１７１－１乃至１７１－ｎは、例えば、ｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタにより形成される。
　ゲイン制御信号生成部１５２は、選択線Ｌ１、非選択線ＮＬ１、及びＩＶ変換回路としてのダイオード接続されたＰＭＯＳトランジスタＰ１を有している。
　複数の基本電流源セル１７１－１乃至１７１－ｎは、差動トランジスタの一方のトランジスタのドレインが選択線Ｌ１に共通に接続され、他方のトランジスタのドレインが非選択線ＮＬ１に共通に接続されている。
　選択線Ｌ１はＰＭＯＳトランジスタＰ１のドレイン及びゲートに接続され、その接続ノードがアナログ信号出力部１５１の基本電流源セル１６１－１乃至１６１－ｎの電流源としてのトランジスタのゲートに接続されている。すなわち、ＰＭＯＳトランジスタＰ１と基本電流源セル１６１－１乃至１６１－ｎの電流源としてのトランジスタによりカレントミラー回路が形成されている。
　非選択線ＮＬ１は電源Ｖddに直接接続されている。
　複数の基本電流源セル１７１－１乃至１７１－ｎは、ゲインデコーダ１５４のデコード情報に応じて差動トランジスタの一方のトランジスタが選択される。これにより、選択された基本電流源セルの電流出力が加算されてゲイン電流Ｉgainが選択線Ｌ１に流れ、このゲイン電流ＩgainがＰＭＯＳトランジスタＰ１で電圧信号に変換されてアナログ信号出力部１５１に出力される。
　複数の基本電流源セル１７１－１乃至１７１－ｎは、ゲインデコーダ１５４のデコード情報に応じて他方のトランジスタが選択されると、選択された基本電流源セルの電流出力が加算されて非選択側電流Ｉgain_minusが非選択線ＮＬ１を介して電源Ｖddに流される。
　ここで、ＤＡＣ４１の出力電圧は、ゲイン制御信号生成部１５２の基準電流Ｉrefに比例して増減する。すなわち、基準電流Ｉrefを２倍にすると、ＤＡＣ４１の出力電圧も２倍になり、基準電流Ｉrefを１／２にすると、ＤＡＣ４１の出力電圧も１／２になる。従って、基準電流Ｉrefを２倍にすると、参照信号Ｖrefの傾きが－２倍になり、アナログゲインが２倍になる。一方、基準電流Ｉrefを１／２にすると、参照信号Ｖrefの傾きが－１／２になり、アナログゲインが１／２になる。
　なお、基準電流Ｉrefの調整は、例えば、図示せぬ可変抵抗等を用いて行われる。
（制御部２７の機能の構成例）
　図６は、固体撮像素子１の制御部２７の機能の構成例の一部を示している。具体的には、図６は、制御部２７の機能のうち、Ｗ画素とＲＧＢ画素との感度差の補正を行う感度差補正部２０１の機能の構成例を示している。感度差補正部２０１は、ゲイン制御部２１１、露光制御部２１２、及び、信号レベル制御部２１３を含むように構成される。
　ゲイン制御部２１１は、詳細は後述するが、入射光量、及び、Ｗ画素とＧ画素の感度比（以下、Ｗ／Ｇ感度比と称する）に基づいて、各画素のアナログゲインの制御を行う。
　露光制御部２１２は、詳細は後述するが、入射光量、及び、Ｗ／Ｇ感度比に基づいて、各画素の露光時間の制御を行う。
　信号レベル制御部２１３は、詳細は後述するが、Ｗ／Ｇ感度比に基づいて、Ｗ画素の画素信号の電位（信号レベルＶsig）の制御を行う。
｛Ｗ画素とＲＧＢ画素との感度差の補正方法｝
　次に、固体撮像素子１におけるＷ画素とＲＧＢ画素との感度差の補正方法について説明する。
　なお、以下、最も感度の高いＷ画素の感度が２番目に感度の高いＧ画素の感度の２倍である場合、すなわち、Ｗ／Ｇ感度比が２倍（６ｄＢ）である場合について説明する。また、以下、各画素に対するアナログゲインのダイナミックレンジが０～１８ｄＢであり、アナログゲインを最小値（０ｄＢ）に設定した場合のＤＡＣ４１（参照信号Ｖref）のダイナミックレンジが３３０ｍＶである場合について説明する。
　さらに、以下、説明を分かりやすくするために、Ｐ相のカウント値の差は小さいものとして無視し、Ｄ相のカウント値のみに注目して説明する。すなわち、同じ入射光量に対するＷ画素とＲＧＢ画素のＤ相のカウント値を合わせるように感度差の補正を行う場合を例に挙げて説明する。なお、実際には、同じ入射光量に対するＷ画素とＲＧＢ画素の、Ｄ相のカウント値からＰ相のカウント値を引いた値を合わせるように感度差の補正が行われる。
　また、以下、主にＷ画素とＧ画素の感度差の補正を行う場合について説明するが、Ｗ画素とＲ画素の感度差、及び、Ｗ画素とＢ画素の感度差の補正も、Ｗ／Ｇ感度比に基づいて同様にして行われる。
　図７は、同じ入射光量に対するＷ画素の画素信号ＶvslW1及びＧ画素の画素信号ＶvslG1のＡＤ変換を行う場合の各信号の推移の例を模式的に示している。なお、図７には、アナログゲインが最小の０ｄＢに設定されている場合の例が示されている。すなわち、参照信号Ｖref1の傾きが最も急峻になり、ＤＡＣ４１のダイナミックレンジＤＲ１が最大の３３０ｍＶに設定されている例が示されている。
　なお、時刻ｔｓ１は、Ｄ相の読み出しが開始された時刻である。時刻ｔｇ１は、参照信号Ｖref1が画素信号ＶvslG1の信号レベルＶsigG1未満となり、Ｇ画素のＤ相のカウントが終了した時刻である。時刻ｔｗ１は、参照信号Ｖref1が画素信号ＶvslW1の信号レベルＶsigW1未満となり、Ｗ画素のＤ相のカウントが終了した時刻である。従って、時刻ｔｓ１から時刻ｔｇ１までの時間に対するカウント値ＣＯdG1が、Ｇ画素の信号レベルＶsigG1に対するカウント値になる。また、時刻ｔｓ１から時刻ｔｗ１までの時間に対するカウント値ＣＯdW1が、Ｗ画素の信号レベルＶsigW1に対するカウント値になる。
　ここで、Ｗ／Ｇ感度比が２倍なので、参照信号Ｖref1の初期値を基準にして、画素信号ＶvslW1の信号レベルＶsigW1は、画素信号ＶvslG1の信号レベルＶsigG1の－２倍になる。従って、カウント値ＣＯdW1は、カウント値ＣＯdG1の２倍となり、Ｗ画素の出力信号Ｖoutは、Ｇ画素の２倍になる。
　図８は、Ｗ画素とＧ画素の入射光量と固体撮像素子１の出力信号Ｖoutとの関係を比較したグラフである。Ｗ画素の方がＧ画素より感度が高いため、同じ入射光量に対して、Ｗ画素の出力信号Ｖoutは、Ｇ画素より大きくなる。従って、Ｗ画素の信号レベルＶsigが、Ｇ画素より先にＤＡＣ４１のダイナミックレンジを超えてしまい、Ｗ画素の出力信号Ｖoutが、Ｇ画素より先に飽和する。その結果、上述したパープルフリンジが発生し、画質が劣化する。
　従って、図９に示されるように、入射光量に対する出力信号Ｖoutの特性をＷ画素とＧ画素で合わせるように、感度差の補正を行う必要がある。すなわち、Ｗ画素とＧ画素とで、同じ入射光量に対するＤ相のカウント値をほぼ同じにし、同じ入射光量に対する出力信号Ｖoutをほぼ同じにし、ほぼ同じ入射光量で飽和させるようにする必要がある。
（第１の感度差補正方法）
　例えば、Ｗ画素とＧ画素の感度差の補正方法として、Ｗ／Ｇ感度比に応じて、Ｗ画素の露光時間をＧ画素より短くする方法が考えられる。例えば、Ｗ／Ｇ感度比が６ｄＢである場合、Ｗ画素の露光時間が、Ｇ画素より６ｄＢ分の感度差に相当する時間だけ短く設定される。より具体的には、例えば、Ｗ画素の露光時間がＧ画素の１／２に設定される。これにより、Ｗ画素とＧ画素の感度差を補正し、図９を参照して上述したように、Ｗ画素とＧ画素の入射光量に対する出力信号Ｖoutの特性を合わせることができる。
　しかし、Ｗ画素の露光時間を単純に短くするだけでは、Ｗ画素への入射光量が制限され、フォトダイオード１０１に蓄積される電荷量が減少する。その結果、ＳＮ比が悪化し、Ｗ画素を用いるメリットが減少する。
（第２の感度差補正方法）
　また、Ｗ画素とＧ画素の感度差の補正方法として、Ｗ／Ｇ感度比に応じて、Ｗ画素のアナログゲインとＧ画素のアナログゲインの間にオフセットを設ける方法が考えられる。例えば、Ｗ／Ｇ感度比が６ｄＢである場合、オフセット値（以下、オフセットゲインと称する）が６ｄＢに設定され、Ｗ画素のアナログゲインが、Ｇ画素より６ｄＢ低く設定される。これにより、Ｗ画素とＧ画素の感度差を補正し、図９を参照して上述したように、Ｗ画素とＧ画素の入射光量に対する出力信号Ｖoutの特性を合わせることができる。
　しかし、オフセットゲインを設定することにより、図１０に示されるように、アナログゲインの設定可能範囲（事実上のダイナミックレンジ）が実際のダイナミックレンジより狭くなる。
　具体的には、設定Ａ及び設定Ｂのように、Ｇ画素のアナログゲインが６ｄＢ～１８ｄＢの範囲内である場合、Ｗ画素のアナログゲインは、Ｇ画素のアナログゲインからオフセットゲインである６ｄＢだけ低い０ｄＢ～１２ｄＢの範囲内で設定可能である。一方、設定ＣのようにＧ画素のアナログゲインが６ｄＢ未満の場合、Ｗ画素のアナログゲインをＧ画素よりオフセットゲインである６ｄＢだけ低い値に設定すると、Ｗ画素のアナログゲインが０ｄＢ未満になり、アナログゲインのダイナミックレンジを超えてしまう。
　従って、実際にＧ画素のアナログゲインを設定できる範囲は、６ｄＢ～１８ｄＢとなり、Ｗ画素のアナログゲインを設定できる範囲は、０ｄＢ～１２ｄＢとなる。すなわち、オフセットゲインの分だけアナログゲインの設定可能範囲が狭くなり、事実上のダイナミックレンジは半分になる。
　そこで、以下に述べるように、Ｇ画素のアナログゲインが所定の閾値（例えば、６ｄＢ）未満になった場合、Ｗ画素のアナログゲインのダイナミックレンジを負の方向にシフトさせることにより、アナログゲインのダイナミックレンジが狭まることが防止される。
　例えば、ゲイン制御部２１１は、入射光量に応じて、Ｇ画素のアナログゲインを設定する。そして、ゲイン制御部２１１は、Ｇ画素のアナログゲインが６ｄＢ未満になった場合、少なくともＷ画素のＡＤ変換を行う期間において、ＤＡＣ４１に基準電流Ｉrefを通常の２倍に設定するように指令する。そして、ＤＡＣ４１が指令に従って基準電流Ｉrefを２倍にすると、ＤＡＣ４１の出力電圧が２倍になる。
　図１１は、基準電流Ｉrefを２倍にした場合の参照信号の変化の例を示している。参照信号Ｖref1は、アナログゲインが０ｄＢの場合の参照信号の例を示している。これに対して、基準電流Ｉrefを２倍にすると、参照信号は、参照信号Ｖref1から参照信号Ｖref1の傾きが２倍の参照信号Ｖref2に変化する。このとき、ＤＡＣ４１のダイナミックレンジは、ＤＲ１から２倍の２×ＤＲ１に変化する。また、参照信号Ｖref2により設定されるアナログゲインは－６ｄＢとなる。
　そして、図１２に示されるように、基準電流Ｉrefを２倍に設定したときのＷ画素のアナログゲインのダイナミックレンジＤＲｂは、通常のダイナミックレンジＤＲａより－６ｄＢだけシフトし、－６ｄＢ～１２ｄＢとなる。すなわち、Ｗ画素のアナログゲインのダイナミックレンジが、Ｇ画素のアナログゲインのダイナミックレンジより６ｄＢだけ低い範囲にシフトする。これにより、Ｇ画素のアナログゲインが６ｄＢ未満の場合も、Ｗ画素のアナログゲインをＧ画素よりオフセットゲインである６ｄＢだけ低い値に設定することが可能になる。
　このように、入射光量に応じて、ＤＡＣ４１の基準電流Ｉrefを通常の値（以下、標準値と称する）に設定するＤＡＣ基準電流１倍モードと、ＤＡＣ４１の基準電流Ｉrefを通常の２倍に設定するＤＡＣ基準電流２倍モードを切り替えることにより、アナログゲインのダイナミックレンジを狭めることなく、オフセットゲインを設定することができる。
　ここで、図１３及び図１４を参照して、ＤＡＣ基準電流モードの切り替えタイミングの例について説明する。
　図１３は、ＤＡＣ基準電流モードの切り替えタイミングの第１の例を示している。図１３のいちばん上の段は、ＸＨＳ（水平同期信号）に対する各画素のＡＤ変換のタイミングを示している。この例では、１水平期間において、Ｗ画素、及び、ＲＧＢ画素のうちの１種類の画素のＡＤ変換が行われている。
　２段目は、アナログゲインの設定タイミングを示している。白抜きのマスが、Ｗ画素のアナログゲインの設定期間を示し、斜線のマスが、ＲＧＢ画素のアナログゲインの設定期間を示している。
　３段目は、ＤＡＣ基準電流切り替え信号の推移を示している。ここで、ＤＡＣ基準電流切り替え信号とは、例えば、ゲイン制御部２１１からＤＡＣ４１に供給される信号である。そして、基準電流切り替え信号がＬレベルに設定された場合、ＤＡＣ基準電流１倍モードに設定され、ＤＡＣ４１の基準電流Ｉrefが標準値に設定される。一方、基準電流切り替え信号がＨレベルに設定された場合、ＤＡＣ基準電流２倍モードに設定され、ＤＡＣ４１の基準電流Ｉrefが標準値の２倍に設定される。
　この図１３の例では、ＡＤ変換を行い、出力信号Ｖoutを読み出す画素単位で、ＤＡＣ基準電流モードの切り替えが動的に行われる。具体的には、Ｗ画素のＡＤ変換時にＤＡＣ基準電流２倍モードに設定され、ＲＧＢ画素のＡＤ変換時にＤＡＣ基準電流１倍モードに設定されている。
　なお、この図に示されるように、Ｗ画素のＡＤ変換時のＤＡＣ基準電流モードをＤＡＣ基準電流２倍モードに固定するようにしてもよいし、或いは、ＲＧＢ画素のアナログゲインが所定の閾値（例えば、６ｄＢ）以上の場合、換言すれば、入射光量が所定の閾値以上の場合、Ｗ画素のＡＤ変換時においてもＤＡＣ基準電流１倍モードに設定するようにしてもよい。
　また、図１３に示したＡＤ変換を行う画素の単位及びタイミングは、その一例であり、必要に応じて変更することが可能である。
　図１４は、ＤＡＣ基準電流モードの切り替えタイミングの第２の例を示している。図１４のいちばん上の段は、ＸＶＳ（垂直同期信号）及びＸＨＳ（水平同期信号）の推移を示している。
　２段目は、アナログゲインの設定タイミングを示している。白抜きのマスが、Ｗ画素のアナログゲインの設定期間を示し、斜線のマスが、ＲＧＢ画素のアナログゲインの設定期間を示している。
　３段目は、ＤＡＣ基準電流切り替え信号の推移を示している。
　この図１４の例では、フレーム単位でＤＡＣ基準電流モードの切り替えが行われる。例えば、入射光量が所定の閾値以下であり、ＲＧＢ画素のアナログゲインが６ｄＢ以上に設定されるフレームにおいては、ＤＡＣ基準電流モードが１倍モードに固定される。すなわち、そのフレーム内においては、Ｗ画素及びＲＧＢ画素のいずれのＡＤ変換時にも、ＤＡＣ４１の基準電流Ｉrefが標準値に設定される。
　一方、例えば、入射光量が所定の閾値より大きく、ＲＧＢ画素のアナログゲインが６ｄＢ未満に設定されるフレームにおいては、ＤＡＣ基準電流モードが２倍モードに固定される。すなわち、そのフレーム内においては、Ｗ画素及びＲＧＢ画素のいずれのＡＤ変換時にも、ＤＡＣ４１の基準電流Ｉrefが標準値の２倍に設定される。
　このように、ＤＡＣ４１に変更を加えることなく、アナログゲインのダイナミックレンジを狭めずに、Ｗ／Ｇ感度比に応じたオフセットゲインを設定することができる。
　なお、以上の説明では、Ｗ画素のアナログゲインのダイナミックレンジをシフトする際に、ＤＡＣ４１の基準電流Ｉrefの増幅率を２倍にする例を示したが、Ｗ／Ｇ感度比に応じて、或いは、オフセットゲインの値に応じて、基準電流の増幅率を変更することが望ましい。
（第３の感度差補正方法）
　画質面を考慮すると、ＤＡＣ４１のダイナミックレンジは、フォトダイオード１０１に飽和電子数（Ｑｓ）の電荷が蓄積された状態の単位画素３１の信号レベルＶsig（以下、飽和レベルと称する）に合わせることが望ましい。より正確には、ＤＡＣ４１のダイナミックレンジは、単位画素３１の飽和レベルと参照信号Ｖrefの初期値との間の電位差にできるだけ近い値に設定することが望ましい。
　一方、上述した第２の感度差補正方法において、Ｗ画素のアナログゲインを負の方向にシフトしたとき、図１５に示されるように、Ｗ画素に対するＤＡＣ４１のダイナミックレンジが、Ｇ画素に対するＤＡＣ４１のダイナミックレンジの２倍の６６０ｍＶに広がる。従って、単位画素３１の飽和レベルが３３０ｍＶに近い値である場合、Ｗ画素のフォトダイオード１０１のＱｓが不足してしまう。すなわち、Ｗ画素の信号レベルＶsigがＤＡＣ４１のダイナミックレンジを超えることにより出力信号Ｖoutが飽和する前に、Ｗ画素のフォトダイオード１０１の蓄積電荷量が飽和電子数を超えることによりフォトダイオード１０１が飽和してしまう。その結果、画像のムラが生じ、画質が劣化する。
　そこで、第３の感度差補正方法においては、入射光量が所定の閾値以上になった場合、Ｗ画素とＧ画素の間において、アナログゲインのゲイン差に加えて、露光時間の時間差を設けることにより、Ｗ画素とＧ画素の感度差を補正する。
　例えば、ゲイン制御部２１１は、Ｗ画素に対するＤＡＣ４１のダイナミックレンジを単位画素３１の飽和レベルぎりぎりまで拡大することにより、図７等を参照して上述した例と比べて、Ｗ画素のアナログゲインの最小値（以下、ミニマムゲインと称する）を低く設定する。例えば、単位画素３１の飽和レベルが３７０ｍＶである場合、ゲイン制御部２１１は、Ｗ画素に対するＤＡＣ４１のダイナミックレンジを３７０ｍＶに設定することにより、Ｗ画素のミニマムゲインを－１ｄＢに設定する。これにより、Ｗ画素のアナログゲインの設定可能範囲は、－１ｄＢ～１８ｄＢになるが、オフセットゲインを考慮すると、実用上は－１ｄＢ～１２ｄＢになる。その結果、Ｗ画素のミニマムゲインがＧ画素より１ｄＢ低くなり、Ｗ画素とＧ画素の６ｄＢの感度差のうち、１ｄＢ分の補正を行うことができる。
　そして、残りの５ｄＢ分は、Ｇ画素のミニマムゲインとＷ画素の露光時間を調整することにより補正する。
　例えば、ゲイン制御部２１１は、図７等を参照して上述した例と比べて、Ｇ画素に対するＤＡＣ４１のダイナミックレンジを２３４ｍＶに設定することにより、Ｇ画素のミニマムゲインを３ｄＢに設定する。これにより、Ｇ画素のアナログゲインの設定可能範囲は、３ｄＢ～１８ｄＢとなる。その結果、Ｇ画素のミニマムゲインがＷ画素より４ｄＢ高くなり、Ｗ画素とＧ画素の６ｄＢの感度差のうち、４ｄＢ分の補正を行うことができる。
　そして、露光制御部２１２は、残りの２ｄＢの感度差に相当する時間だけ、Ｗ画素の露光時間をＲＧＢ画素より短くする。
　これにより、図１６に示されるように、Ｗ画素とＧ画素の６ｄＢの感度差が補正される。すなわち、Ｗ画素に対するＤＡＣ４１のダイナミックレンジを拡大することにより１ｄＢ分補正され、Ｇ画素のミニマムゲインを上げることにより３ｄＢ分補正され、Ｗ画素の露光時間を短縮することにより２ｄＢ分補正される。
　なお、図１６のグラフにおいて、感度差の補正量を強調するために、補正量に相当する部分を他の部分に比べて長くなるように図示している。
　ここで、Ｇ画素のミニマムゲインは、オフセットゲイン（６ｄＢ）より小さい４ｄＢだけＷ画素のミニマムゲインより高い値に設定されることになる。すなわち、Ｗ画素のミニマムゲインとＧ画素のミニマムゲインのオフセット値（以下、最小オフセットゲインと称する）は４ｄＢとなる。
　ステップＳ１において、ゲイン制御部２１１は、画素アレイ部２１への入射光量が所定の閾値ｔｈ１以下であるか否かを判定する。画素アレイ部２１への入射光量が所定の閾値ｔｈ１以下であると判定された場合、処理はステップＳ２に進む。なお、この入射光量の範囲は、ＲＧＢ画素のアナログゲインが５ｄＢ～１８ｄＢに設定される範囲に相当する。
　ステップＳ２において、ゲイン制御部２１１は、入射光量に応じてＲＧＢ画素のアナログゲインを設定し、Ｗ画素のアナログゲインをＲＧＢ画素よりオフセットゲインだけ低く設定する。例えば、ゲイン設定部２１１は、入射光量に応じて、ＲＧＢ画素のアナログゲインを５ｄＢ～１８ｄＢの範囲内で設定する。また、ゲイン制御部２１１は、Ｗ画素のアナログゲインを、ＲＧＢ画素のアナログゲインからオフセットゲインだけ低い値に設定する。これにより、Ｗ画素とＲＧＢ画素との感度差が、オフセットゲインにより補正される。
　その後、処理はステップＳ１に戻り、ステップＳ１以降の処理が実行される。
　一方、ステップＳ１において、画素アレイ部２１への入射光量が所定の閾値ｔｈ１を超えていると判定された場合、処理はステップＳ３に進む。
　ステップＳ３において、ゲイン制御部２１１は、画素アレイ部２１への入射光量が所定の閾値ｔｈ２以下であるか否かを判定する。なお、閾値ｔｈ２は、閾値ｔｈ１より大きな値に設定される。画素アレイ部２１への入射光量が所定の閾値ｔｈ２以下であると判定された場合、すなわち、閾値ｔｈ１≦入射光量≦閾値ｔｈ２である場合、処理はステップＳ４に進む。なお、この入射光量の範囲は、ＲＧＢ画素のアナログゲインが３ｄＢ～５ｄＢに設定される範囲に相当する。
　ステップＳ４において、ゲイン制御部２１１は、入射光量に応じてＲＧＢ画素のアナログゲインを設定し、Ｗ画素のアナログゲインを最小値に設定する。例えば、ゲイン設定部２１１は、入射光量に応じて、ＲＧＢ画素のアナログゲインを３ｄＢ～５ｄＢの範囲内で設定する。また、ゲイン設定部２１１は、Ｗ画素のアナログゲインをミニマムゲインである－１ｄＢに設定する。従って、Ｗ画素とＲＧＢ画素のアナログゲインの差が、Ｗ画素とＲＧＢ画素の感度差より小さくなり、アナログゲインの差だけでは、Ｗ画素とＲＧＢの画素の感度差を補正できなくなる。
　そこで、ステップＳ５において、露光制御部２１２は、Ｗ／Ｇ感度比、及び、Ｗ画素とＲＧＢ画素のアナログゲインの差に基づいて、Ｗ画素の露光時間をＲＧＢ画素より短くする。
　例えば、Ｗ画素のアナログゲインが－１ｄＢに設定され、ＲＧＢ画素のアナログゲインが４ｄＢに設定されている場合、両者の差は５ｄＢとなる。一方、Ｗ／Ｇ画素比は６ｄＢなので、アナログゲインだけでは、Ｗ画素とＲＧＢ画素の感度差である６ｄＢのうち１ｄＢ分を補正することができない。
　そこで、露光制御部２１２は、１ｄＢの感度差に相当する時間だけＷ画素の露光時間をＲＧＢ画素の露光時間より短く設定する。例えば、露光制御部２１２は、Ｗ画素の露光時間をＲＧＢ画素の露光時間の約８９％に設定する。
　このように、Ｗ画素とＲＧＢ画素のアナログゲインのゲイン差がオフセットゲインより小さくなる量に応じて、Ｗ画素の露光時間がＲＧＢ画素より短くされる。これにより、Ｗ画素とＲＧＢ画素との感度差が、Ｗ画素とＲＧＢ画素とのアナログゲインのゲイン差、及び、露光時間の時間差の両方により補正される。
　その後、処理はステップＳ１に戻り、ステップＳ１以降の処理が実行される。
　一方、ステップＳ３において、例えば、被写体が非常に明るく、画素アレイ部２１への入射光量が閾値ｔｈ２を超えていると判定された場合、処理はステップＳ６に進む。
　ステップＳ６において、ゲイン制御部２１１は、ＲＧＢ画素及びＷ画素のアナログゲインを最小値に設定する。すなわち、ゲイン制御部２１１は、ＲＧＢ画素のアナログゲインをミニマムゲインである３ｄＢに設定し、Ｗ画素のアナログゲインをミニマムゲインである－１ｄＢに設定する。従って、Ｗ画素とＲＧＢ画素のアナログゲインの差は４ｄＢとなる。
　ステップＳ７において、露光制御部２１２は、Ｗ／Ｇ感度比、及び、Ｗ画素とＲＧＢ画素のアナログゲインの差に基づいて、Ｗ画素の露光時間をＲＧＢ画素より短くする。具体的には、この場合、Ｗ画素とＲＧＢ画素のアナログゲインの差は４ｄＢであるため、アナログゲインの差だけでは、Ｗ画素とＲＧＢ画素の感度差である６ｄＢのうち２ｄＢ分を補正することができない。
　そこで、露光制御部２１２は、２ｄＢの感度差に相当する時間だけＷ画素の露光時間をＲＧＢ画素の露光時間より短く設定する。例えば、露光制御部２１２は、Ｗ画素の露光時間をＧＢ画素の露光時間の約７９％に設定する。これにより、Ｗ画素とＲＧＢ画素との感度差が、Ｗ画素とＲＧＢ画素とのアナログゲインのゲイン差、及び、露光時間の時間差の両方により補正される。
　ここで、図１８及び図１９を参照して、ステップＳ６及びＳ７の処理において、アナログゲイン及び露光時間を設定した後に行われるＡＤ変換処理の具体例について説明する。
　図１８は、Ｇ画素のＡＤ変換を行う場合の各信号の推移を示している。図７と比較して、Ｇ画素のミニマムゲインを３ｄＢ高く設定することにより、ＡＤ変換に用いられる参照信号Ｖref11のダイナミックレンジＤＲ１１が、参照信号Ｖref1のダイナミックレンジＤＲ１より小さくなる。また、参照信号Ｖref11の傾きは、参照信号Ｖref1の傾きより緩やかになる。これにより、Ｇ画素の信号レベルＶsigG1に対するカウント値ＣＯdG2は、図７を参照して上述した場合のカウント値ＣＯdG1より大きくなる。
　図１９は、Ｗ画素のＡＤ変換を行う場合の各信号の推移を示している。図７と比較して、Ｗ画素のミニマムゲインを１ｄＢ低く設定することにより、ＡＤ変換に用いる参照信号Ｖref12のダイナミックレンジＤＲ１２は、参照信号Ｖref1のダイナミックレンジＤＲ１より大きくなる。また、参照信号Ｖref12の傾きは、参照信号Ｖref1の傾きより急峻になる。また、Ｗ画素の露光時間を短くすることにより、Ｗ画素の信号レベルＶsigW2の絶対値が、露光時間を短縮しない場合の信号レベルＶsigW1の絶対値より小さくなる。これにより、Ｗ画素の信号レベルＶsigW2に対するカウント値ＣＯdW2は、図７を参照して上述した場合のカウント値ＣＯdW1より大きくなる。
　そして、Ｇ画素のカウント値ＣＯdG2とＷ画素のカウント値ＣＯdW2が等しくなり、Ｇ画素とＷ画素の出力信号Ｖoutの値が一致し、Ｗ画素とＧ画素の感度差が補正される。
　その後、処理はステップＳ１に戻り、ステップＳ１以降の処理が実行される。
　以上のようにして、Ｗ画素とＲＧＢ画素の感度差が、Ｗ画素とＲＧＢ画素のアナログゲインのゲイン差及び露光時間の時間差により補正され、画質の劣化を抑制することができる。また、図１５を参照して上述したように、Ｗ画素のアナログゲインを下げすぎることにより、Ｗ画素のＱｓが不足し、画像のムラが発生することが防止される。また、露光時間のみにより感度差を補正する場合と比較して、Ｗ画素の露光時間を長くすることができ、入射光量の減少によるＳＮ比の悪化を軽減することができる。
　なお、以上の説明では、Ｗ画素とＧ画素の感度差６ｄＢのうちＤＡＣ４１のダイナミックレンジ拡大による補正量である１ｄＢを除く残りの５ｄＢ分を、ＲＧＢ画素のミニマムゲインの引き上げにより３ｄＢ分補正し、Ｗ画素の露光時間の短縮により２ｄＢ分補正する例を示した。しかし、この両者の補正量の比率は、画質評価等の結果に基づいて、任意の値に設定することが可能である。
　ただし、ＲＧＢ画素のミニマムゲインを上げすぎても、Ｗ画素の露光時間を短くしすぎてもＳＮ比が悪化するため、例えば、両者の比率を１：１又はそれに近い比率に設定することが考えられる。この場合、例えば、ＲＧＢ画素のミニマムゲインの引き上げによる補正量が２．５ｄＢに設定し、Ｗ画素の露光時間の短縮による補正量が２．５ｄＢに設定される。
　また、ＤＡＣ４１のダイナミックレンジを拡大できない場合、ＲＧＢ画素のミニマムゲインの引き上げと、Ｗ画素の露光時間の短縮のみにより、感度差の補正を行うようにしてもよい。例えば、ＲＧＢ画素のミニマムゲインの引き上げによる補正量を３ｄＢに設定し、Ｗ画素の露光時間の短縮による補正量を３ｄＢに設定するようにしてもよい。
　さらに、Ｗ／Ｇ感度比は、光源の種類や色温度により異なる。図２０は、光源の種類及び色温度と、Ｗ／Ｇ感度比の対応関係の例を示している。例えば、標準光源Ａの色温度は２９００Ｋであり、Ｗ／Ｇ感度比は１．８９倍（５．５ｄＢ）である。蛍光灯の色温度は４３００Ｋであり、Ｗ／Ｇ感度比は１．８１倍（５．２ｄＢ）である。標準光源Ｄ７０の色温度は７４００Ｋであり、Ｗ／Ｇ感度比は２．０倍（６．０ｄＢ）である。
　このように、光源の種類や色温度によりＷ／Ｇ感度比が異なるため、光源の種類や色温度により、オフセットゲインを調整するとともに、ＲＧＢ画素のミニマムゲインの引き上げ量を調整するようにすることが望ましい。なお、ＲＧＢ画素のミニマムゲインの引き上げ量を調整することにより、最小オフセットゲインが調整される。
　例えば、ゲイン制御部２１１は、光源の種類若しくは色温度を示す光源推定情報又はホワイトバランス情報を外部から取得する。そして、ゲイン制御部２１１は、光源推定情報又はホワイトバランス情報に示される光源の種類又は色温度に基づくＷ／Ｇ感度比に応じて、オフセットゲインを設定するとともに、ＲＧＢ画素のミニマムゲインの引き上げ量を調整する。例えば、ゲイン制御部２１１は、光源推定情報に蛍光灯が示されている場合、オフセットゲインを５．２ｄＢに設定し、ミニマムゲインの引き上げ量を２．２ｄＢに設定する。これにより、Ｗ画素の露光時間の短縮による補正量の最大値が２ｄＢに設定される。また、最小オフセットゲインが、３．２ｄＢに設定される。
　なお、光源又は色温度に関する情報を入手できない場合、例えば、使用が想定される光源のうち最もＷ／Ｇ感度比の大きい光源のＷ／Ｇ感度比に基づいて、オフセットゲイン、及び、ＲＧＢ画素のミニマムゲインの引き上げ量を設定することが望ましい。
（第４の感度差補正方法）
　次に、図２１及び図２２を参照して、第４の感度差補正方法について説明する。
　図２１は、第４の感度差補正方法を適用する場合のＡＤＣ２３のコンパレータ５１付近の詳細な回路図を示している。
　この例では、画素信号Ｖvslは、キャパシタＣin1を介して、コンパレータ５１の入力端子Ｔin1に入力される。参照信号Ｖrefは、キャパシタＣin2を介して、コンパレータ５１の入力端子Ｔin2に入力される。オートゼロ信号は、キャパシタＣaz1を介して、コンパレータ５１の入力端子Ｔin1に入力される。また、オートゼロ信号は、キャパシタＣaz2を介して、コンパレータ５１の入力端子Ｔin2に入力される。
　なお、オートゼロ信号とは、図４を参照して上述したように、所定の基準電位の信号であって、コンパレータ５１の入力端子Ｔin1及びＴin2に入力することにより、コンパレータ５１の入力端子Ｔin1と入力端子Ｔin2の間の電位差を解消するものである。
　キャパシタＣaz1の入力端子Ｔin1に接続されている一端と異なる一端には、キャパシタＣ１乃至Ｃｎが、それぞれスイッチＳＷ１乃至ＳＷｎを介して接続されている。キャパシタＣ１乃至Ｃｎの他の一端は、所定の電源（不図示）に接続されている。
　例えば、スイッチＳＷ１がオンすると、キャパシタＣ１とキャパシタＣaz1が直列に接続される。また、例えば、ＳＷ２がオンすると、キャパシタＣ２とキャパシタＣaz1とが直列に接続される。
　例えば、キャパシタＣ１乃至Ｃｎは、それぞれ異なる容量に設定されており、スイッチＳＷ１乃至ＳＷｎのオン／オフを制御することにより、コンパレータ５１の入力端子Ｔin1のオートゼロ信号の入力側のカップリング比を変更することが可能である。このカップリング比を変更することにより、Ａ点の電位、すなわち、画素信号Ｖvslのレベルを調整することができる。
　そこで、例えば、信号レベル制御部２１３は、Ｗ画素のＡＤ変換時に、Ｗ画素の信号レベルＶsigが１／２になるように、スイッチＳＷ１乃至ＳＷｎのオン／オフを制御し、コンパレータ５１の入力端子Ｔin1のオートゼロ信号の入力側のカップリング比を変更する。その結果、図２２に示されるように、Ｗ画素の信号レベルＶsigが、Ｗ／Ｇ感度比に応じた量だけシフトする。すなわち、Ｗ画素の信号レベルＶsigが、信号レベルＶsigW1から、Ｇ画素の信号レベルＶsigG1と等しい信号レベルＶsigW3にシフトする。これにより、Ｗ画素のＤ相のカウント値が、上述した図１９と同じＣＯdW2となり、Ｗ画素とＲＧＢ画素の感度差が補正され、出力信号Ｖoutが一致する。
　なお、図２０を参照して上述したように、光源の種類や色温度により、Ｗ／Ｇ感度差が異なる。そこで、信号レベル制御部２１３は、光源の種類や色温度に応じて、スイッチＳＷ１乃至ＳＷｎの状態を個別に制御して、接続するキャパシタを変更し、カップリング比を調整することにより、Ｗ画素の信号レベルＶsigのシフト量を適切な値に調整するようにしてもよい。
　なお、光源又は色温度に関する情報を入手できない場合、例えば、使用が想定される光源のうち最もＷ／Ｇ感度比の大きい光源のＷ／Ｇ感度比に基づいて、Ｗ画素のＡＤ変換時に接続するキャパシタの容量を設定することが望ましい。
　また、キャパシタＣ１乃至Ｃｎは必ずしも１つずつ接続して用いる必要はなく、２以上のキャパシタを接続し、並列に接続するキャパシタの組み合わせにより、カップリング比を調整するようにしてもよい。
（第５の感度差補正方法）
　次に、図２３乃至図２５を参照して、第５の感度差補正方法について説明する。
　第５の感度差補正方法は、第４の感度差補正方法と異なる方法により、Ｗ／Ｇ感度比に応じて、同じ入射光量に対するＷ画素の信号レベルＶsigがＧ画素の信号レベルＶsigと一致するように、Ｗ画素の信号レベルＶsigをシフトさせるものである。具体的には、第５の感度差補正方法では、Ｗ画素の増幅トランジスタ１０４のゲインを、Ｇ画素の増幅トランジスタ１０４のゲインより下げることにより、Ｗ画素の信号レベルＶsigをシフトさせる。
　図２３は、増幅トランジスタ１０４の断面を模式的に示している。増幅トランジスタ１０４のゲート電極３０１と半導体基板３０３の間には、酸化膜３０２が形成されている。そして、増幅トランジスタ１０４において、酸化膜３０２の酸化膜容量Ｃoxと、半導体基板３０３の基板容量（空乏容量）Ｃdが、図２４及び図２５に示されるように、直列に接続された状態となる。
　ここで、ゲート電極３０１への入力電圧をΔＶinとし、増幅トランジスタ１０４の出力電圧（ドレイン電圧）をΔＶoutとすると、ΔＶoutは、次式（１）により求められる。
ΔＶout＝Ｃox／（Ｃd＋Ｃox）×ΔＶin　・・・（１）
　そして、増幅トランジスタ１０４の変調度ΔＶout／ΔＶinは、次式（２）により求められる。
ΔＶout／ΔＶin＝Ｃox／（Ｃd＋Ｃox）　・・・（２）
　従って、増幅トランジスタ１０４の変調度ΔＶout／ΔＶin（増幅トランジスタ１０４のゲイン）を変更するには、酸化膜容量Ｃox又は基板容量Ｃdの少なくとも一方を変化させればよい。
　ここで、酸化膜容量Ｃoxは、例えば、酸化膜３０２の厚さにより調整することができる。また、基板容量Ｃdは、例えば、半導体基板３０３の不純物プロファイルを変えることにより調整することができる。なお、基板容量Ｃdを調整する方が、酸化膜容量Ｃoxを調整するより容易である。
　そして、例えば、Ｗ画素の増幅トランジスタ１０４の変調度を調整し、例えば、Ｗ画素の増幅トランジスタ１０４のゲインをＲＧＢ画素の増幅トランジスタ１０４のゲインよりＷ／Ｇ感度比だけ下げる。これにより、上述した図２２に示されるように、Ｗ画素の信号レベルＶsigがＶsigW1からＶsigW3にシフトし、Ｗ画素とＲＧＢ画素との感度差を補正することができる。
（第６の感度差補正方法）
　次に、図２６及び図２７を参照して、第６の感度差補正方法について説明する。
　第６の感度差補正方法は、第４及び第５の感度差補正方法と異なる方法により、Ｗ／Ｇ感度比に応じて、同じ入射光量に対するＷ画素の信号レベルＶsigがＧ画素の信号レベルＶsigと一致するように、Ｗ画素の信号レベルＶsigをシフトさせるものである。具体的には、第６の感度差補正方法では、ＦＤ部１０６の変換効率を変えることにより、Ｗ画素の信号レベルＶsigがシフトする。
　図２６は、ＦＤ部１０６の断面を拡大した模式図である。ＦＤ部１０６は、浮遊拡散領域３２１ａ及び３２１ｂの２つの同じ容量の浮遊拡散領域を有する。浮遊拡散領域３２１ａは、転送トランジスタ１０２を介してフォトダイオード１０１に接続されるとともに、増幅トランジスタ１０４のゲート電極に接続されている。浮遊拡散領域３２１ｂは、リセットトランジスタ１０３のソース電極に接続されている。
　また、浮遊拡散領域３２１ａと浮遊拡散領域３２１ｂの間には、ゲート電極３２２が形成されている。ゲート電極３２２に所定のゲート信号が印加され、ゲート電極３２２がオンすると、浮遊拡散領域３２１ａと浮遊拡散領域３２１ｂが電気的に接続される。
　そして、フォトダイオード１０１からＦＤ部１０６への電荷転送時に、ゲート電極がオフされている場合、図２６の斜線で示されるように、浮遊拡散領域３２１ａのみに電荷が蓄積される。
　一方、フォトダイオード１０１からＦＤ部１０６への電荷転送時に、ゲート電極がオンされている場合、図２７の斜線で示されるように、浮遊拡散領域３２１ａ及び３２１ａの両方に電荷が蓄積される。従って、ゲート電極３２２がオフしている場合と比較して、ＦＤ部１０６の容量が２倍になる。一方、ＦＤ部１０６の容量が２倍になるため、ＦＤ部１０６の変換効率は１／２になる。
　そこで、信号レベル制御部２１３は、Ｗ画素のフォトダイオード１０１の電荷転送時にゲート電極３２２をオンし、ＲＧＢ画素のフォトダイオード１０１の電荷転送時にゲート電極３２２をオフする。これにより、Ｗ画素のＦＤ部１０６の変換効率は、ＲＧＢ画素の１／２になる。その結果、上述した図２２に示されるように、Ｗ画素の信号レベルＶsigがＶsigW1からＶsigW3にシフトし、Ｗ画素とＲＧＢ画素との感度差を補正することができる。
　なお、以上の説明では、浮遊拡散領域３２１ａと浮遊拡散領域３２１ｂの容量を同じにする例を示したが、浮遊拡散領域３２１ａと浮遊拡散領域３２１ｂの容量の比率は、Ｗ／Ｇ感度比に応じて設定される。例えば、Ｗ／Ｇ感度比が１．８倍である場合、浮遊拡散領域３２１ａの容量と浮遊拡散領域３２１ｂの容量の比率は、５：４に設定される。
　なお、図２０を参照して上述したように、光源の種類や色温度により、Ｗ／Ｇ感度差が異なる。そこで、浮遊拡散領域を３つ以上設けて、光源の種類や色温度に応じて、フォトダイオード１０１からＦＤ部１０６への電荷転送時に使用する浮遊拡散領域の数や種類を選択するようにしてもよい。これにより、Ｗ／Ｇ感度比に応じて、Ｗ画素のＦＤ部１０６の変換効率を調整することが可能になる。なお、ＦＤ部１０６については、必ずしも浮遊拡散領域である必要はなく、電荷を蓄積できる容量性のもの、具体的には、絶縁体を電極で挟んだ、いわゆるＭＯＳ（Metal-Oxide-Semiconductor）キャパシタ、ＭＩＭ（Metal-Insulator-Metal）キャパシタ等でもよいし、これらの組み合わせでもよい。
　なお、光源又は色温度に関する情報を入手できない場合、例えば、使用が想定される光源のうち最もＷ／Ｇ感度比の大きい光源のＷ／Ｇ感度比に基づいて、Ｗ画素のＦＤ部１０６の変換効率を設定することが望ましい。
＜２．変形例＞
　以下、上述した本技術の実施の形態の変形例について説明する。
｛ＡＤＣに関する変形例｝
　上述したように、第１乃至第３の感度差補正方法では、Ｗ画素とＲＧＢ画素とでアナログゲインを変更する必要がある。また、第４の感度差補正方法では、Ｗ画素とＲＧＢ画素とで、スイッチＳＷ１乃至ＳＷｎを切り替えて、カップリング比を調整する必要がある。そのため、ＡＤＣ２３のセトリングに時間を要し、処理が間に合わなくなるおそれがある。
　そこで、例えば、図２８に示されるように、Ｗ画素とＲＧＢ画素でＡＤＣを分けるようにすることが望ましい。具体的には、図２８には、画素アレイ部４０１の単位画素の一部が示されている。Ｗ画素Ｗ１乃至Ｗ８は、垂直信号線４０３ａ－１又は４０３ａ－２を介して、ＡＤ変換器４０２ａに接続されている。そして、Ｗ画素Ｗ１乃至Ｗ８のＡＤ変換は、ＡＤ変換器４０２ａで行われる。
　一方、Ｒ画素Ｒ１及びＲ２、Ｇ画素Ｇ１乃至Ｇ４、並びに、Ｂ画素Ｂ１及びＢ２は、垂直信号線４０３ｂ－１又は４０３ｂ－２を介して、ＡＤ変換器４０２ｂに接続されている。そして、Ｒ画素Ｒ１及びＲ２、Ｇ画素Ｇ１乃至Ｇ４、並びに、Ｂ画素Ｂ１及びＢ２のＡＤ変換は、ＡＤ変換器４０２ｂで行われる。
　このように、Ｗ画素を行うＡＤ変換器と、ＲＧＢ画素のＡＤ変換を行うＡＤ変換器を分けることにより、上述したセトリングの問題の発生を防止することができる。
　また、以上の説明では、図１を参照して上述したように、固体撮像素子に列並列ＡＤ変換方式を採用する例を示したが、画素ＡＤ並列変換方式を採用するようにしてもよい。
　図２９は、画素ＡＤ変換方式を採用した場合の固体撮像素子４４１の構成を模式的に示している。
　固体撮像素子４４１は、画素アレイ部４６１が形成されている画素基板４５１、及び、信号処理回路４７１が形成されているロジック基板４５２が積層された構造を有している。
　そして、画素基板４５１の画素アレイ部４６１には、所定数の２次元の画素の配列を含む領域を１単位とする画素ユニット（グループ）が行列状に２次元に配列され、画素ユニット毎にビア４６２が形成されている。一方、信号処理回路４７１には、ＡＤ変換器２３等を含む回路部（図中、画素ＡＤ単位）が、画素アレイ部４６１の画素ユニット毎に設けられている。また、画素ＡＤ単位毎に、画素ユニットに対応してビア４７２が形成されている。
　このように、画素並列ＡＤ変換方式を採用することにより、画素信号の読み出し速度を高速化できるため、ＡＤ変換器２３の停止期間を長くすることができ、その結果、低消費電力化を図ることができる。
｛色フィルタアレイ１２のカラーコーティングの変形例｝
　以下、図３０乃至図４０を参照して、色フィルタアレイ１２のカラーコーティングの変形例について説明する。
　図３０には、縦４画素×横４画素からなるパターンを１単位とするカラーコーティングの例が示されている。この例では、上述した図３の例と同様に、Ｗフィルタ：Ｒフィルタ：Ｇフィルタ：Ｂフィルタ＝８：２：４：２の割合で配置されている。具体的には、Ｗフィルタは市松状に配置されている。Ｒフィルタは、１行目の３列目と３行目の１列目に配置されている。Ｂフィルタは、２行目の４列目と４行目の２列目に配置されている。Ｇフィルタは、残りの画素位置に対角線上に配置されている。そして、この色フィルタのパターンが、色フィルタアレイ１２上に垂直方向及び水平方向に繰り返し配置される。
　図３１には、縦４画素×横４画素からなるパターンを１単位とするカラーコーティングの例が示されている。この例では、上述した図３の例と同様に、Ｗフィルタ：Ｒフィルタ：Ｇフィルタ：Ｂフィルタ＝８：２：４：２の割合で配置されている。具体的には、Ｗフィルタは、市松状に配置されている。Ｒフィルタは１行目の３列目と２行目の４列目に配置されている。Ｂフィルタは３行目の１列目と４行目の２列目に配置されている。Ｇフィルタは、残りの画素位置に対角線上に配置されている。そして、この色フィルタのパターンが、色フィルタアレイ１２上に垂直方向及び水平方向に繰り返し配置される。
　図３２には、縦４画素×横４画素からなるパターンを１単位とするカラーコーティングの例が示されている。この例では、Ｗフィルタ：Ｒフィルタ：Ｇフィルタ：Ｂフィルタ＝８：１：６：１の割合で配置されている。具体的には、Ｗフィルタは市松状に配置されている。Ｒフィルタは２行目の４列目に配置されている。Ｂフィルタは、４行目の２列目に配置されている。Ｇフィルタは、残りの画素位置に配置されている。そして、この色フィルタのパターンが、色フィルタアレイ１２上に垂直方向及び水平方向に繰り返し配置される。
　図３３には、縦４画素×横４画素からなるパターンを１単位とするカラーコーティングの例が示されている。この例では、Ｗフィルタ：Ｒフィルタ：Ｇフィルタ：Ｂフィルタ＝６：３：４：３の割合で配置されている。具体的には、Ｗフィルタは、１行目の１列目及び３列目、２行目の４列目、３行目の１列目、並びに、４行目の２列目及び４列目に配置されている。Ｒフィルタは、２行目の１列目及び３列目、並びに、４行目の３列目に配置されている。Ｇフィルタは、１行目の４列目、２行目の２列目、３行目の３列目、及び、４行目の１列目に配置されている。Ｂフィルタは、１行目の２列目、並びに、３行目の２列目及び４列目に配置されている。そして、この色フィルタのパターンが、色フィルタアレイ１２上に垂直方向及び水平方向に繰り返し配置される。
　図３４には、縦４画素×横４画素からなるパターンを１単位とするカラーコーティングの例が示されている。この例では、Ｗフィルタ：Ｒフィルタ：Ｇフィルタ：Ｂフィルタ＝４：２：８：２の割合で配置されている。具体的には、Ｇフィルタは市松状に配置されている。Ｒフィルタは、１行目の４列目、３行目の２列目に配置されている。Ｂフィルタは、１行目の２列目、３行目の４列目に配置されている。Ｗフィルタは、残りの画素位置に配置されている。そして、この色フィルタのパターンが、色フィルタアレイ１２上に垂直方向及び水平方向に繰り返し配置される。
　図３５には、縦２画素×横２画素からなるパターンを１単位とするカラーコーティングの例が示されている。この例では、Ｗフィルタ：Ｒフィルタ：Ｇフィルタ：Ｂフィルタ＝１：１：１：１の割合で配置されている。具体的には、ＲフィルタとＷフィルタが同じ行に配置され、ＧフィルタとＢフィルタが同じ行に配置されている。また、ＲフィルタとＧフィルタが同じ列に配置され、ＷフィルタとＢフィルタが同じ列に配置されている。そして、この色フィルタのパターンが、色フィルタアレイ１２上に垂直方向及び水平方向に繰り返し配置される。
　なお、図３５の色フィルタのパターンは、その一例であり、Ｗフィルタ：Ｒフィルタ：Ｇフィルタ：Ｂフィルタ＝１：１：１：１の割合であれば、各色フィルタの配置はこの例に限定されるものではない。
　図３６には、縦２画素×横２画素からなるパターンを１単位とするカラーコーティングの例が示されている。この例では、Ｗフィルタ：Ｇフィルタ：Ｒフィルタ＝２：１：１の割合で配置されている。すなわち、この例では、Ｂフィルタが配置されていない。具体的には、Ｗフィルタが斜め方向に並び、ＧフィルタとＲフィルタが斜めに並ぶように配置されている。そして、この色フィルタのパターンが、色フィルタアレイ１２上に垂直方向及び水平方向に繰り返し配置される。
　図３７には、縦２画素×横２画素からなるパターンを１単位とするカラーコーティングの例が示されている。この例では、Ｗフィルタ：Ｇフィルタ：Ｂフィルタ＝２：１：１の割合で配置されている。すなわち、この例では、Ｒフィルタが配置されていない。具体的には、Ｗフィルタが斜め方向に並び、ＧフィルタとＢフィルタが斜めに並ぶように配置されている。そして、この色フィルタのパターンが、色フィルタアレイ１２上に垂直方向及び水平方向に繰り返し配置される。
　図３８には、縦２画素×横２画素からなるパターンを１単位とするカラーコーティングの例が示されている。この例では、Ｗフィルタ：Ｒフィルタ：Ｂフィルタ＝２：１：１の割合で配置されている。すなわち、この例では、Ｇフィルタが配置されていない。具体的には、Ｗフィルタが斜め方向に並び、ＲフィルタとＢフィルタが斜めに並ぶように配置されている。そして、この色フィルタのパターンが、色フィルタアレイ１２上に垂直方向及び水平方向に繰り返し配置される。
　図３８の例の場合、Ｇ画素が存在しないため、上述した実施の形態のように、Ｗ／Ｇ感度比を用いて感度差の補正を行うことができない。そこで、例えば、Ｗ／Ｇ感度比の代わりに、Ｗ画素と２番目に感度が高いＲ画素との感度比を用いて感度差の補正を行うようにしてもよい。また、例えば、Ｗ画素、Ｒ画素、及び、Ｂ画素からＧ画素の感度を計算し、Ｗ画素の感度と計算上のＧ画素の感度との比を用いて、感度差の補正を行うようにしてもよい。
　図３９には、縦４画素×横４画素からなるパターンを１単位とするカラーコーティングの例が示されている。この例では、Ｗフィルタ：Ｍ（マゼンタ）フィルタ：Ｙ（黄色）フィルタ：Ｃ（シアン）フィルタ＝８：２：４：２の割合で配置されている。具体的には、上述した図３のカラーコーディングにおけるＲフィルタがＭフィルタに置き換えられ、ＧフィルタがＹフィルタに置き換えられ、ＢフィルタがＣフィルタに置き換えられている。
　図３９の例の場合、Ｇ画素が存在しないため、上述した実施の形態のように、Ｗ／Ｇ感度比を用いて感度差の補正を行うことができない。そこで、例えば、Ｗ／Ｇ感度比の代わりに、Ｗ画素と２番目に感度が高いＹ画素との感度比を用いて、感度差の補正を行うようにしてもよい。
　図４０には、縦４画素×横４画素からなるパターンを１単位とするカラーコーティングの例が示されている。この例では、Ｗフィルタ：Ｇフィルタ：Ｍフィルタ：Ｙフィルタ：Ｃフィルタ＝８：２：２：２：２の割合で配置されている。
　なお、上述した図３０乃至図３５の色フィルタのパターンの例において、ＲフィルタをＭフィルタに置き換え、ＧフィルタをＹフィルタに置き換え、ＢフィルタをＣフィルタに置き換えることが可能である。
　また、図３及び図３０乃至図４０の色フィルタのパターンを左右反転したり、上下反転して用いることも可能である。
　さらに、以上の説明では、最も感度が高い画素がＷ画素の場合を例に挙げて説明したが、他の画素が最も感度が高い場合も、上述した方法と同様の方法により感度差の補正を行うことができる。
　また、必要に応じて、最も感度の高い画素と２番目に感度の高い画素の感度比だけでなく、最も感度の高い画素と３番目以降に感度の高い画素の感度比を用いて、感度差の補正を行うことも可能である。
＜３．電子機器＞
　本技術が適用される固体撮像素子は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機などの電子機器全般において、その撮像部（画像取込部）として用いることができる。尚、電子機器に搭載される上記モジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
　図４１は、本技術を適用した電子機器の一例である撮像装置（カメラ装置）６０１の構成例を示すブロック図である。
　図４１に示すように、撮像装置６０１は、レンズ群６１１などを含む光学系、撮像素子６１２、カメラ信号処理部であるＤＳＰ回路６１３、フレームメモリ６１４、表示装置６１５、記録装置６１６、操作系６１７、及び、電源系６１８等を有している。そして、ＤＳＰ回路６１３、フレームメモリ６１４、表示装置６１５、記録装置６１６、操作系６１７、及び、電源系６１８がバスライン６１９を介して相互に接続された構成となっている。
　レンズ群６１１は、被写体からの入射光（像光）を取り込んで撮像素子６１２の撮像面上に結像する。撮像素子６１２は、レンズ群６１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　表示装置６１５は、液晶表示装置や有機ＥＬ（electro luminescence）表示装置等のパネル型表示装置から成り、撮像素子６１２で撮像された動画又は静止画を表示する。記録装置６１６は、撮像素子６１２で撮像された動画又は静止画を、メモリカードやビデオテープやＤＶＤ（Digital Versatile Disk）等の記録媒体に記録する。
　操作系６１７は、ユーザによる操作の下に、本撮像装置６０１が持つ様々な機能について操作指令を発する。電源系６１８は、ＤＳＰ回路６１３、フレームメモリ６１４、表示装置６１５、記録装置６１６、及び、操作系６１７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　このような撮像装置６０１は、ビデオカメラやデジタルスチルカメラ、更には、スマートフォン、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置６０１において、撮像素子６１２として、上述した各実施形態に係る固体撮像素子を用いることができる。これにより、撮像装置６０１の画質を向上させることができる。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　また、例えば、本技術は以下のような構成も取ることができる。
（１）
　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、
　前記第１の画素と前記第２の画素との感度比に応じて、各画素に対するアナログゲイン及び露光時間の少なくとも一方を制御する制御部と
　を備える固体撮像素子。
（２）
　前記制御部は、入射光量が所定の閾値以上である場合、前記第１の画素に対する第１のアナログゲインと前記第２の画素に対する第２のアナログゲインとの間にゲイン差を設けるとともに、前記第１の画素の露光時間と前記第２の画素の露光時間との間に時間差を設けることにより、前記第１の画素と前記第２の画素の感度差の補正を行う
　上記（１）に記載の固体撮像素子。
（３）
　前記制御部は、前記感度比に対応する第１のオフセット値より小さい第２のオフセット値だけ前記第２のアナログゲインの最小値を前記第１のアナログゲインの最小値より高い値に設定し、前記ゲイン差が前記第１のオフセット値より小さくなる場合、前記ゲイン差が前記第１のオフセット値より小さくなる量に応じて、前記第１の画素の露光時間を前記第２の画素の露光時間より短くする
　上記（２）に記載の固体撮像素子。
（４）
　前記制御部は、光源又は色温度の変化に伴う前記感度比の変化に応じて、前記第１のオフセット値及び前記第２のオフセット値を調整する
　上記（３）に記載の固体撮像素子。
（５）
　前記制御部は、入射光量が前記閾値未満である場合、前記第１のアナログゲインを前記第２のアナログゲインより前記第１のオフセット値だけ低い値に設定する
　上記（３）又は（４）に記載の固体撮像素子。
（６）
　前記制御部は、前記第１の画素の画素信号及び前記第２の画素の画素信号のＡＤ変換に用いる参照信号の傾きにより前記第１のアナログゲイン及び前記第２のアナログゲインを設定するとともに、前記参照信号を出力するＤＡ変換部のダイナミックレンジを前記第１の画素の光電変換素子に飽和電子数の電荷が蓄積された状態の信号レベルに合わせる
　上記（２）乃至（５）のいずれかに記載の固体撮像素子。
（７）
　前記制御部は、光源又は色温度の変化に伴う前記感度比の変化に応じて、各画素に対するアナログゲイン及び露光時間の少なくとも一方を変更する
　上記（１）乃至（６）のいずれかに記載の固体撮像素子。
（８）
　前記第１の画素は、ホワイト画素であり、
　前記第２の画素は、ホワイト画素と異なる色の画素である
　上記（１）乃至（７）のいずれかに記載の固体撮像素子。
（９）
　前記第２の画素は、赤色の画素及び青色の画素であり、
　前記感度比は、前記ホワイト画素の感度と、前記ホワイト画素、前記赤色の画素、及び、前記青色の画素より計算される緑色の画素の感度との比である
　上記（８）に記載の固体撮像素子。
（１０）
　前記第１の画素は、主に輝度信号に使用する画素であり、
　前記第２の画素は、主に色信号に使用する画素である
　上記（１）乃至（９）のいずれかに記載の固体撮像素子。
（１１）
　前記第２の画素は、２番目に感度が高い画素である
　上記（１）乃至（８）のいずれかに記載の固体撮像素子。
（１２）
　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部を備える固体撮像素子が、
　前記第１の画素と前記第２の画素との感度比に応じて、各画素に対するアナログゲイン及び露光時間の少なくとも一方を制御する
　撮像制御方法。
（１３）
　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、
　前記第１の画素と前記第２の画素との感度比に応じて、各画素に対するアナログゲイン及び露光時間の少なくとも一方を制御する制御部と
　を備える固体撮像素子を含む電子機器。
（１４）
　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、
　前記第１の画素と前記第２の画素との感度比に応じた量だけ前記第１の画素の画素信号の電位をシフトする制御部と
　を備える固体撮像素子。
（１５）
　前記画素信号が入力される第１の入力端子、及び、前記画素信号と比較する参照信号が入力される第２の入力端子を備え、前記画素信号と前記参照信号の比較を行うコンパレータを含むＡＤ変換部を
　さらに備え、
　前記制御部は、前記第１の入力端子側のカップリング比を変更することにより、前記画素信号の電位をシフトする
　上記（１４）に記載の固体撮像素子。
（１６）
　前記第１の入力端子に接続され、前記第１の入力端子と前記第２の入力端子との間の電位差を解消するための所定の信号が入力される第１のキャパシタと、
　所定の電源と前記第１のキャパシタとの間にスイッチを介して接続されている第２のキャパシタと
　をさらに備え、
　前記制御部は、前記スイッチの状態を切り替えることにより、前記カップリング比を変更する
　上記（１５）に記載の固体撮像素子。
（１７）
　複数の前記第２のキャパシタが、それぞれスイッチを介して前記電源と前記第１のキャパシタとの間に接続されており、
　前記制御部は、複数の前記スイッチの状態を個別に切り替えることにより、前記カップリング比を変更する
　上記（１６）に記載の固体撮像素子。
（１８）
　前記制御部は、前記第１の画素の電荷電圧変換部の変換効率を変更することにより、前記画素信号の電位をシフトする
　上記（１４）に記載の固体撮像素子。
（１９）
　前記制御部は、前記電荷電圧変換部の容量を変更することにより、前記電荷電圧変換部の変換効率を変更する
　上記（１８）に記載の固体撮像素子。
（２０）
　前記制御部は、光源又は色温度の変化に伴う前記感度比の変化に応じて、前記画素信号の電位のシフト量を調整する
　上記（１４）乃至（１９）のいずれかに記載の固体撮像素子。
（２１）
　前記第１の画素は、ホワイト画素であり、
　前記第２の画素は、ホワイト画素と異なる色の画素である
　上記（１４）乃至（２０）のいずれかに記載の固体撮像素子。
（２２）
　前記第２の画素は、赤色の画素及び青色の画素であり、
　前記感度比は、前記ホワイト画素の感度と、前記ホワイト画素、前記赤色の画素、及び、前記青色の画素より計算される緑色の画素の感度との比である
　上記（２１）に記載の固体撮像素子。
（２３）
　前記第１の画素は、主に輝度信号に使用する画素であり、
　前記第２の画素は、主に色信号に使用する画素である
　上記（１４）乃至（２２）のいずれかに記載の固体撮像素子。
（２４）
　前記第２の画素は、２番目に感度が高い画素である
　上記（１４）乃至（２１）のいずれかに記載の固体撮像素子。
（２５）
　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部を備える固体撮像素子が、
　前記第１の画素と前記第２の画素との感度比に応じた量だけ前記第１の画素の画素信号の電位をシフトする
　信号処理方法。
（２６）
　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、
　前記第１の画素と前記第２の画素との感度比に応じた量だけ前記第１の画素の画素信号の電位をシフトする制御部と
　を備える固体撮像素子を含む電子機器。
（２７）
　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、
　入射光量に応じて各画素に対するアナログゲインを制御する制御部と
　を備え、
　前記制御部は、前記第１の画素と前記第２の画素との感度比に対応する第１のオフセット値だけ前記第１に対する第１のアナログゲインを前記第２の画素に対する第２のアナログゲインより低い値に設定するとともに、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲に設定する
　固体撮像素子。
（２８）
　前記制御部は、前記第２のアナログゲインが所定の閾値未満になる場合、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲にシフトする
　上記（２７）に記載の固体撮像素子。
（２９）
　前記画素アレイ部の画素の画素信号のＡＤ変換に用いる参照信号を出力するＤＡ変換部を
　さらに備え、
　前記制御部は、前記参照信号の傾きを制御することにより前記第１のアナログゲイン及び前記第２のアナログゲインを制御するとともに、前記参照信号の電圧を増減させる前記ＤＡ変換部の基準電流を前記第２の画素より前記第１の画素に対して大きく設定することにより、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲に設定する
　上記（２７）に記載の固体撮像素子。
（３０）
　前記制御部は、前記基準電流の設定値をフレーム単位で切り替える
　上記（２９）に記載の固体撮像素子。
（３１）
　前記制御部は、前記基準電流の設定値を画素単位で切り替える
　上記（２９）に記載の固体撮像素子。
（３２）
　前記第１の画素は、ホワイト画素であり、
　前記第２の画素は、ホワイト画素と異なる色の画素である
　上記（２７）乃至（３１）のいずれかに記載の固体撮像素子。
（３３）
　前記第２の画素は、赤色の画素及び青色の画素であり、
　前記感度比は、前記ホワイト画素の感度と、前記ホワイト画素、前記赤色の画素、及び、前記青色の画素より計算される緑色の画素の感度との比である
　上記（３２）に記載の固体撮像素子。
（３４）
　前記第１の画素は、主に輝度信号に使用する画素であり、
　前記第２の画素は、主に色信号に使用する画素である
　上記（２７）乃至（３３）のいずれかに記載の固体撮像素子。
（３５）
　前記第２の画素は、２番目に感度が高い画素である
　上記（２７）乃至（３２）のいずれかに記載の固体撮像素子。
（３６）
　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部を備える固体撮像素子が、
　入射光量に応じて各画素に対するアナログゲインを制御し、
　前記第１の画素と前記第２の画素との感度比に対応する第１のオフセット値だけ前記第１に対する第１のアナログゲインを前記第２の画素に対する第２のアナログゲインより低い値に設定するとともに、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲に設定する
　撮像制御方法。
（３７）
　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、
　入射光量に応じて各画素に対するアナログゲインを制御する制御部と
　を備え、
　前記制御部は、前記第１の画素と前記第２の画素との感度比に対応する第１のオフセット値だけ前記第１に対する第１のアナログゲインを前記第２の画素に対する第２のアナログゲインより低い値に設定するとともに、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲に設定する
　固体撮像素子を含む電子機器。
　１　固体撮像素子，　１１　半導体基板，　２１　画素アレイ部，　２２　行デコーダ，　２３　ＡＤ変換器，　２４　列デコーダ，　２７　制御部，　３１　単位画素，　４１　ＤＡ変換器，　４２　比較部，　４３　カウント部，　５１　コンパレータ，　６１　カウンタ，　６２　ラッチ部，　１０１　フォトダイオード，　１０２　転送トランジスタ，　１０３　リセットトランジスタ，　１０４　増幅トランジスタ，　１０５　選択トランジスタ，　１０６　ＦＤ部，　１５１　アナログ信号出力部，　１５２　ゲイン制御信号生成部，　１５３　カウンタデコーダ，　１５４　ゲインデコーダ，　１６１－１乃至１６１－ｎ，１７１－１乃至１７１－ｎ　基本電流源セル，　２０１　感度差補正部，　２１１　ゲイン制御部，　２１２　露光制御部，　２１３　信号レベル制御部，　３０１　ゲート電極，　３０２　絶縁膜，　３０３　半導体基板，　３２１ａ，３２１ｂ　浮遊拡散領域，　３２２　ゲート電極，　４０１　画素アレイ部，　４０２ａ，４０２ｂ　ＡＤ変換器，　４４１　固体撮像素子，　４５１　画素基板，　４５２　ロジック基板，　４６１　画素アレイ部，　４６２，４６３　ビア，　４７１　信号処理回路，　４７２，４７３　ビア，　６０１　撮像装置，　６１２　撮像素子，　Ｃ１乃至Ｃｎ，Ｃaz1，Ｃaz2，Ｃin1，Ｃin2　キャパシタ，　ＳＷ１乃至ＳＷｎ　スイッチ，　Ｔin1，Ｔin2　入力端子

Claims (37)

  1. 　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、
    　前記第１の画素と前記第２の画素との感度比に応じて、各画素に対するアナログゲイン及び露光時間の少なくとも一方を制御する制御部と
    　を備える固体撮像素子。
  2. 　前記制御部は、入射光量が所定の閾値以上である場合、前記第１の画素に対する第１のアナログゲインと前記第２の画素に対する第２のアナログゲインとの間にゲイン差を設けるとともに、前記第１の画素の露光時間と前記第２の画素の露光時間との間に時間差を設けることにより、前記第１の画素と前記第２の画素の感度差の補正を行う
    　請求項１に記載の固体撮像素子。
  3. 　前記制御部は、前記感度比に対応する第１のオフセット値より小さい第２のオフセット値だけ前記第２のアナログゲインの最小値を前記第１のアナログゲインの最小値より高い値に設定し、前記ゲイン差が前記第１のオフセット値より小さくなる場合、前記ゲイン差が前記第１のオフセット値より小さくなる量に応じて、前記第１の画素の露光時間を前記第２の画素の露光時間より短くする
    　請求項２に記載の固体撮像素子。
  4. 　前記制御部は、光源又は色温度の変化に伴う前記感度比の変化に応じて、前記第１のオフセット値及び前記第２のオフセット値を調整する
    　請求項３に記載の固体撮像素子。
  5. 　前記制御部は、入射光量が前記閾値未満である場合、前記第１のアナログゲインを前記第２のアナログゲインより前記第１のオフセット値だけ低い値に設定する
    　請求項３に記載の固体撮像素子。
  6. 　前記制御部は、前記第１の画素の画素信号及び前記第２の画素の画素信号のＡＤ変換に用いる参照信号の傾きにより前記第１のアナログゲイン及び前記第２のアナログゲインを設定するとともに、前記参照信号を出力するＤＡ変換部のダイナミックレンジを前記第１の画素の光電変換素子に飽和電子数の電荷が蓄積された状態の信号レベルに合わせる
    　請求項２に記載の固体撮像素子。
  7. 　前記制御部は、光源又は色温度の変化に伴う前記感度比の変化に応じて、各画素に対するアナログゲイン及び露光時間の少なくとも一方を変更する
    　請求項１に記載の固体撮像素子。
  8. 　前記第１の画素は、ホワイト画素であり、
    　前記第２の画素は、ホワイト画素と異なる色の画素である
    　請求項１に記載の固体撮像素子。
  9. 　前記第２の画素は、赤色の画素及び青色の画素であり、
    　前記感度比は、前記ホワイト画素の感度と、前記ホワイト画素、前記赤色の画素、及び、前記青色の画素より計算される緑色の画素の感度との比である
    　請求項８に記載の固体撮像素子。
  10. 　前記第１の画素は、主に輝度信号に使用する画素であり、
    　前記第２の画素は、主に色信号に使用する画素である
    　請求項１に記載の固体撮像素子。
  11. 　前記第２の画素は、２番目に感度が高い画素である
    　請求項１に記載の固体撮像素子。
  12. 　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部を備える固体撮像素子が、
    　前記第１の画素と前記第２の画素との感度比に応じて、各画素に対するアナログゲイン及び露光時間の少なくとも一方を制御する
    　撮像制御方法。
  13. 　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、
    　前記第１の画素と前記第２の画素との感度比に応じて、各画素に対するアナログゲイン及び露光時間の少なくとも一方を制御する制御部と
    　を備える固体撮像素子を含む電子機器。
  14. 　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、
    　前記第１の画素と前記第２の画素との感度比に応じた量だけ前記第１の画素の画素信号の電位をシフトする制御部と
    　を備える固体撮像素子。
  15. 　前記画素信号が入力される第１の入力端子、及び、前記画素信号と比較する参照信号が入力される第２の入力端子を備え、前記画素信号と前記参照信号の比較を行うコンパレータを含むＡＤ変換部を
    　さらに備え、
    　前記制御部は、前記第１の入力端子側のカップリング比を変更することにより、前記画素信号の電位をシフトする
    　請求項１４に記載の固体撮像素子。
  16. 　前記第１の入力端子に接続され、前記第１の入力端子と前記第２の入力端子との間の電位差を解消するための所定の信号が入力される第１のキャパシタと、
    　所定の電源と前記第１のキャパシタとの間にスイッチを介して接続されている第２のキャパシタと
    　をさらに備え、
    　前記制御部は、前記スイッチの状態を切り替えることにより、前記カップリング比を変更する
    　請求項１５に記載の固体撮像素子。
  17. 　複数の前記第２のキャパシタが、それぞれスイッチを介して前記電源と前記第１のキャパシタとの間に接続されており、
    　前記制御部は、複数の前記スイッチの状態を個別に切り替えることにより、前記カップリング比を変更する
    　請求項１６に記載の固体撮像素子。
  18. 　前記制御部は、前記第１の画素の電荷電圧変換部の変換効率を変更することにより、前記画素信号の電位をシフトする
    　請求項１４に記載の固体撮像素子。
  19. 　前記制御部は、前記電荷電圧変換部の容量を変更することにより、前記電荷電圧変換部の変換効率を変更する
    　請求項１８に記載の固体撮像素子。
  20. 　前記制御部は、光源又は色温度の変化に伴う前記感度比の変化に応じて、前記画素信号の電位のシフト量を調整する
    　請求項１４に記載の固体撮像素子。
  21. 　前記第１の画素は、ホワイト画素であり、
    　前記第２の画素は、ホワイト画素と異なる色の画素である
    　請求項１４に記載の固体撮像素子。
  22. 　前記第２の画素は、赤色の画素及び青色の画素であり、
    　前記感度比は、前記ホワイト画素の感度と、前記ホワイト画素、前記赤色の画素、及び、前記青色の画素より計算される緑色の画素の感度との比である
    　請求項２１に記載の固体撮像素子。
  23. 　前記第１の画素は、主に輝度信号に使用する画素であり、
    　前記第２の画素は、主に色信号に使用する画素である
    　請求項１４に記載の固体撮像素子。
  24. 　前記第２の画素は、２番目に感度が高い画素である
    　請求項１４に記載の固体撮像素子。
  25. 　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部を備える固体撮像素子が、
    　前記第１の画素と前記第２の画素との感度比に応じた量だけ前記第１の画素の画素信号の電位をシフトする
    　信号処理方法。
  26. 　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、
    　前記第１の画素と前記第２の画素との感度比に応じた量だけ前記第１の画素の画素信号の電位をシフトする制御部と
    　を備える固体撮像素子を含む電子機器。
  27. 　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、
    　入射光量に応じて各画素に対するアナログゲインを制御する制御部と
    　を備え、
    　前記制御部は、前記第１の画素と前記第２の画素との感度比に対応する第１のオフセット値だけ前記第１に対する第１のアナログゲインを前記第２の画素に対する第２のアナログゲインより低い値に設定するとともに、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲に設定する
    　固体撮像素子。
  28. 　前記制御部は、前記第２のアナログゲインが所定の閾値未満になる場合、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲にシフトする
    　請求項２７に記載の固体撮像素子。
  29. 　前記画素アレイ部の画素の画素信号のＡＤ変換に用いる参照信号を出力するＤＡ変換部を
    　さらに備え、
    　前記制御部は、前記参照信号の傾きを制御することにより前記第１のアナログゲイン及び前記第２のアナログゲインを制御するとともに、前記参照信号の電圧を増減させる前記ＤＡ変換部の基準電流を前記第２の画素より前記第１の画素に対して大きく設定することにより、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲に設定する
    　請求項２７に記載の固体撮像素子。
  30. 　前記制御部は、前記基準電流の設定値をフレーム単位で切り替える
    　請求項２９に記載の固体撮像素子。
  31. 　前記制御部は、前記基準電流の設定値を画素単位で切り替える
    　請求項２９に記載の固体撮像素子。
  32. 　前記第１の画素は、ホワイト画素であり、
    　前記第２の画素は、ホワイト画素と異なる色の画素である
    　請求項２７に記載の固体撮像素子。
  33. 　前記第２の画素は、赤色の画素及び青色の画素であり、
    　前記感度比は、前記ホワイト画素の感度と、前記ホワイト画素、前記赤色の画素、及び、前記青色の画素より計算される緑色の画素の感度との比である
    　請求項３２に記載の固体撮像素子。
  34. 　前記第１の画素は、主に輝度信号に使用する画素であり、
    　前記第２の画素は、主に色信号に使用する画素である
    　請求項２７に記載の固体撮像素子。
  35. 　前記第２の画素は、２番目に感度が高い画素である
    　請求項２７に記載の固体撮像素子。
  36. 　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部を備える固体撮像素子が、
    　入射光量に応じて各画素に対するアナログゲインを制御し、
    　前記第１の画素と前記第２の画素との感度比に対応する第１のオフセット値だけ前記第１に対する第１のアナログゲインを前記第２の画素に対する第２のアナログゲインより低い値に設定するとともに、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲に設定する
    　撮像制御方法。
  37. 　最も感度が高い第１の画素及び前記第１の画素より感度が低い第２の画素を含む複数の種類の画素が配列されている画素アレイ部と、
    　入射光量に応じて各画素に対するアナログゲインを制御する制御部と
    　を備え、
    　前記制御部は、前記第１の画素と前記第２の画素との感度比に対応する第１のオフセット値だけ前記第１に対する第１のアナログゲインを前記第２の画素に対する第２のアナログゲインより低い値に設定するとともに、前記第１のアナログゲインのダイナミックレンジを前記第２のアナログゲインのダイナミックレンジより低い範囲に設定する
    　固体撮像素子を含む電子機器。
PCT/JP2015/069829 2014-07-25 2015-07-10 固体撮像素子、撮像制御方法、信号処理方法、及び、電子機器 WO2016013412A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/326,259 US10171750B2 (en) 2014-07-25 2015-07-10 Solid-state image sensor, imaging control method, signal processing method, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-151702 2014-07-25
JP2014151702 2014-07-25

Publications (1)

Publication Number Publication Date
WO2016013412A1 true WO2016013412A1 (ja) 2016-01-28

Family

ID=55162941

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/069829 WO2016013412A1 (ja) 2014-07-25 2015-07-10 固体撮像素子、撮像制御方法、信号処理方法、及び、電子機器

Country Status (2)

Country Link
US (1) US10171750B2 (ja)
WO (1) WO2016013412A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182741A (ja) * 2017-04-14 2018-11-15 キヤノンメディカルシステムズ株式会社 撮像装置及び撮像プログラム
CN109752088A (zh) * 2017-11-08 2019-05-14 罗姆股份有限公司 光传感器及电子设备
JP2019087853A (ja) * 2017-11-06 2019-06-06 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器
WO2019146443A1 (ja) * 2018-01-29 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 Ｄａｃ回路、固体撮像素子、および、電子機器
WO2021251041A1 (ja) * 2020-06-08 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP2022503764A (ja) * 2019-09-09 2022-01-12 オッポ広東移動通信有限公司 画像センサ、カメラモジュール、モバイル端末及び画像収集方法
WO2023042415A1 (ja) * 2021-09-15 2023-03-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の制御方法、および、電子装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011116345A1 (en) 2010-03-19 2011-09-22 Invisage Technologies, Inc. Dark current reduction in image sensors via dynamic electrical biasing
US10104322B2 (en) 2014-07-31 2018-10-16 Invisage Technologies, Inc. Image sensors with noise reduction
US9838637B2 (en) * 2015-10-21 2017-12-05 Canon Kabushiki Kaisha Solid-state image sensor, method of controlling the same, image sensing system, and camera
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
JP6792361B2 (ja) * 2016-07-20 2020-11-25 キヤノン株式会社 撮像装置及びその制御方法
US10425601B1 (en) 2017-05-05 2019-09-24 Invisage Technologies, Inc. Three-transistor active reset pixel
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US10827142B2 (en) * 2018-03-02 2020-11-03 Facebook Technologies, Llc Digital pixel array with adaptive exposure
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
JP2020009980A (ja) * 2018-07-12 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびスペクトル解析装置
US10931884B2 (en) * 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US10735683B1 (en) 2019-04-09 2020-08-04 Obsidian Sensors, Inc. Systems and methods for low-power image digitization
FR3096542B1 (fr) * 2019-05-21 2021-04-23 Valeo Comfort & Driving Assistance Dispositif de capture d’images à expositions multiples et système de surveillance d’un conducteur associé
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
WO2021019973A1 (ja) * 2019-08-01 2021-02-04 パナソニックＩｐマネジメント株式会社 撮像装置
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
KR20210135380A (ko) * 2020-05-04 2021-11-15 삼성전자주식회사 이미지 센서
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
KR20230015161A (ko) * 2021-07-22 2023-01-31 에스케이하이닉스 주식회사 촬영 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290980A (ja) * 2001-03-27 2002-10-04 Minolta Co Ltd Ａ／ｄ変換器及びこのａ／ｄ変換器を備えた撮像装置
JP2007208885A (ja) * 2006-02-06 2007-08-16 Konica Minolta Photo Imaging Inc 撮像ユニットおよび撮像装置
JP2011071647A (ja) * 2009-09-24 2011-04-07 Sony Corp 撮像素子、駆動制御方法、並びにプログラム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7978240B2 (en) * 2005-10-03 2011-07-12 Konica Minolta Photo Imaging, Inc. Enhancing image quality imaging unit and image sensor
US8823850B2 (en) 2010-12-30 2014-09-02 Hynix Semiconductor Inc. Image processing system with on-chip test mode for column ADCs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290980A (ja) * 2001-03-27 2002-10-04 Minolta Co Ltd Ａ／ｄ変換器及びこのａ／ｄ変換器を備えた撮像装置
JP2007208885A (ja) * 2006-02-06 2007-08-16 Konica Minolta Photo Imaging Inc 撮像ユニットおよび撮像装置
JP2011071647A (ja) * 2009-09-24 2011-04-07 Sony Corp 撮像素子、駆動制御方法、並びにプログラム

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182741A (ja) * 2017-04-14 2018-11-15 キヤノンメディカルシステムズ株式会社 撮像装置及び撮像プログラム
JP7249108B2 (ja) 2017-04-14 2023-03-30 キヤノン株式会社 撮像装置及び撮像プログラム
JP2019087853A (ja) * 2017-11-06 2019-06-06 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7018293B2 (ja) 2017-11-06 2022-02-10 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
CN109752088A (zh) * 2017-11-08 2019-05-14 罗姆股份有限公司 光传感器及电子设备
WO2019146443A1 (ja) * 2018-01-29 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 Ｄａｃ回路、固体撮像素子、および、電子機器
CN111630844A (zh) * 2018-01-29 2020-09-04 索尼半导体解决方案公司 Dac电路、固态成像元件和电子设备
US11159173B2 (en) 2018-01-29 2021-10-26 Sony Semiconductor Solutions Corporation DAC circuit, solid-state imaging element, and electronic equipment
CN111630844B (zh) * 2018-01-29 2023-06-20 索尼半导体解决方案公司 Dac电路、固态成像元件和电子设备
JP7144604B2 (ja) 2019-09-09 2022-09-29 オッポ広東移動通信有限公司 画像センサ、カメラモジュール、モバイル端末及び画像収集方法
JP2022503764A (ja) * 2019-09-09 2022-01-12 オッポ広東移動通信有限公司 画像センサ、カメラモジュール、モバイル端末及び画像収集方法
WO2021251041A1 (ja) * 2020-06-08 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2023042415A1 (ja) * 2021-09-15 2023-03-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の制御方法、および、電子装置

Also Published As

Publication number Publication date
US20170201693A1 (en) 2017-07-13
US10171750B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
WO2016013412A1 (ja) 固体撮像素子、撮像制御方法、信号処理方法、及び、電子機器
US10681294B2 (en) Solid-state imaging device and camera system
US10104326B2 (en) Imaging apparatus including analog-to-digital conversion circuits to convert analog signals into digital signals, imaging system including analog-to-digital conversion circuits to convert analog signals into digital signals, and imaging apparatus driving method
US8455809B2 (en) Solid-state imaging device, imaging device and driving method of solid-state imaging device
TWI726070B (zh) 固體攝像元件
US8253836B2 (en) Solid-state imaging device, imaging device and driving method of solid-state imaging device
KR101424033B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
JP5868065B2 (ja) 撮像装置
JP5034610B2 (ja) 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
US7679665B2 (en) Amplification-type CMOS image sensor
US20170064233A1 (en) Solid-state imaging device, driving method, and electronic device
US7889247B2 (en) Solid-state imaging device, method of driving solid-state imaging device, and imaging apparatus
US8411188B2 (en) Solid-state image pickup device
WO2015072575A1 (ja) 固体撮像素子および撮像装置
KR20080107295A (ko) Ａ/ｄ 변환 회로, ａ/ｄ 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치
US11284032B2 (en) Imaging device, semiconductor device and camera
WO2017061191A1 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
TW201511564A (zh) 轉換裝置、攝像裝置、電子機器、轉換方法
JP6413401B2 (ja) 固体撮像素子
WO2011083541A1 (ja) 固体撮像装置および撮像装置
KR101580178B1 (ko) 이미지 센서

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15825196

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15326259

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15825196

Country of ref document: EP

Kind code of ref document: A1