JP2019087853A - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents
固体撮像装置、固体撮像装置の駆動方法、および電子機器 Download PDFInfo
- Publication number
- JP2019087853A JP2019087853A JP2017213852A JP2017213852A JP2019087853A JP 2019087853 A JP2019087853 A JP 2019087853A JP 2017213852 A JP2017213852 A JP 2017213852A JP 2017213852 A JP2017213852 A JP 2017213852A JP 2019087853 A JP2019087853 A JP 2019087853A
- Authority
- JP
- Japan
- Prior art keywords
- period
- pixel
- signal
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 125
- 238000003384 imaging method Methods 0.000 title claims abstract description 95
- 238000006243 chemical reaction Methods 0.000 claims abstract description 236
- 238000009825 accumulation Methods 0.000 claims abstract description 70
- 238000007667 floating Methods 0.000 claims description 121
- 238000009792 diffusion process Methods 0.000 claims description 117
- 230000008569 process Effects 0.000 claims description 110
- 239000000758 substrate Substances 0.000 claims description 65
- 230000015654 memory Effects 0.000 claims description 34
- 238000005070 sampling Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 abstract description 12
- 230000006866 deterioration Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 56
- 238000010586 diagram Methods 0.000 description 30
- 230000006870 function Effects 0.000 description 14
- 238000000926 separation method Methods 0.000 description 10
- 238000003672 processing method Methods 0.000 description 9
- 101000584583 Homo sapiens Receptor activity-modifying protein 1 Proteins 0.000 description 7
- 102100030697 Receptor activity-modifying protein 1 Human genes 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000009467 reduction Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000004298 light response Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 101150099000 EXPA1 gene Proteins 0.000 description 2
- 102100029095 Exportin-1 Human genes 0.000 description 2
- 102100029091 Exportin-2 Human genes 0.000 description 2
- 101710147878 Exportin-2 Proteins 0.000 description 2
- 101100119348 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) EXP1 gene Proteins 0.000 description 2
- 101100269618 Streptococcus pneumoniae serotype 4 (strain ATCC BAA-334 / TIGR4) aliA gene Proteins 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 108700002148 exportin 1 Proteins 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 1
- 101150093545 EXPA3 gene Proteins 0.000 description 1
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000586 desensitisation Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 101150109310 msrAB1 gene Proteins 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/667—Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/571—Control of the dynamic range involving a non-linear response
- H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
- H04N3/1562—Control of the image-sensor operation, e.g. image processing within the image-sensor for selective scanning, e.g. windowing, zooming
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
CMOSイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ(PC)、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
それらの中で、その最も進んだ回路のひとつが、列(カラム)毎にアナログ−デジタル変換器(ADC(Analog digital converter))を備え、画素信号をデジタル信号として取り出す回路である(たとえば特許文献1,2参照)。
一般的には、ランダムノイズ低減手法として、トランジスタサイズを大きくすることでフリッカノイズ(flicker noise)を低減する、もしくは比較器出力に容量を付加し、帯域を落とすことでCDSによるノイズのフィルタ効果を狙う方法が知られている。
しかし、それぞれの手法では、面積が増大する、容量増により比較器の反転遅延が悪化し、撮像素子のフレームレートが上げられないという不利益がある。
各々の信号はダイナミックレンジ(Dレンジ)を拡大するために光量(照度)に対するゲインが異なるように設計されるため、主としてアナログデジタルコンバータ(ADC)でデジタル変換後のデジタル信号処理回路でゲインを補正し、直線性(あるいは傾き)が同じに保たれるようにしている。
そのため、比較器の誤判定や非感受性入力範囲が発生し、カラム全体の画像のオフセットである固定パターンノイズ(FPN)やAC変換伝達曲線に非線形性が生じるという不利益がある。
このような場合、スムーズな切り替えが不能となり、その不連続点がノイズとなってしまい、いわゆるトーンジャンプ等の画像劣化の要因になるという不利益がある。
また、本発明は、低消費電力化を図れ、出力ノードとしてのフローティングディフュージョンの暗電流の影響を抑止することが可能で、画像劣化を抑止しつつ実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能で、しかも低ノイズ化を図れ、有効画素領域を最大限に拡大することができ、コストあたりの価値を最大限に高めることが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
また、本発明によれば、低消費電力化を図れ、出力ノードとしてのフローティングディフュージョンの暗電流の影響を抑止することが可能で、画像劣化を抑止しつつ実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能で、しかも低ノイズ化を図れ、有効画素領域を最大限に拡大することができ、コストあたりの価値を最大限に高めることが可能となる。
図1は、本発明の第1の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置10は、たとえば画素としてデジタル画素(Digital Pixel)を含むCMOSイメージセンサにより構成される。
これらの構成要素のうち、たとえば垂直走査回路30、出力回路40、およびタイミング制御回路50により画素信号の読み出し部60が構成される。
本第1の実施形態に係る固体撮像装置10において、後で詳述するように、各デジタル画素DPがAD変換機能を有しており、AD変換部は、光電変換読み出し部により読み出される電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器(コンパレータ)を有している。
比較器は、読み出し部60の制御の下、蓄積期間に光電変換素子から出力ノード(フローティングディフュージョン)に溢れ出たオーバーフロー電荷に応じた電圧信号に対するデジタル化した第1の比較結果信号を出力する第1の比較処理と、蓄積期間後の転送期間に出力ノードに転送された光電変換素子の蓄積電荷に応じた電圧信号に対するデジタル化した第2の比較結果信号を出力する第2の比較処理と、を行う。
そして、出力バッファ部(ソースフォロワ素子)および比較器は、バイアス電流が供給されて駆動状態となるが、第1の比較処理の開始からAD変換処理が開始されるまでの間の所定期間、バイアス電流の供給が停止される(セーブされる)。
また、出力ノードは、第1の比較処理の開始からAD変換処理が開始されるまでの間の所定期間、リセットされる。
読み出し部60は、AD変換処理の開始時点において、少なくとも出力ノードをリセットレベルにリセットしてから出力バッファ部による電圧信号と参照電圧とを比較するAD変換処理を行う。
より具体的には、読み出し部60は、AD変換処理の開始時点において、少なくとも出力ノードをリセットレベルルにリセットしてから第1の比較処理期間の終了まで出力バッファ部による電圧信号とランプ状の参照電圧とを比較するAD変換処理を行う。
具体的な第1の比較処理期間におけるAD変換処理等については、後で詳述する。
図2は、本発明の第1の実施形態に係る固体撮像装置10の画素部のデジタル画素アレイの一例を示す図である。
図3は、本発明の第1の実施形態に係る固体撮像装置10の画素の一例を示す回路図である。
なお、図2においては、図面の簡単化のため、9つのデジタル画素200が3行3列の行列状(M=3、N=3のマトリクス状)に配置されている例が示されている。
本第1の実施形態の画素部20は、後で詳述するように、第1の基板110と第2の基板120の積層型のCMOSイメージセンサとして構成されるが、本例では、図3に示すように、第1の基板110に光電変換読み出し部210が形成され、第2の基板120にAD変換部220およびメモリ部230が形成されている。
具体的には、この光電変換読み出し部210は、たとえば光電変換素子であるフォトダイオードPD1を有する。
このフォトダイオードPD1に対して、転送素子としての転送トランジスタTG1−Tr、リセット素子としてのリセットトランジスタRST1−Tr、ソースフォロワ素子としてのソースフォロワトランジスタSF1−Tr、電流源素子としてのカレントトランジスタIC1−Tr,出力ノードND1としてのフローティングディフュージョンFD1,および読み出しノードND2をそれぞれ一つずつ有する。
このように、第1の実施形態に係るデジタル画素200の光電変換読み出し部210は、転送トランジスタTG1−Tr、リセットトランジスタRST1−Tr、ソースフォロワトランジスタSF1−Tr、およびカレントトランジスタIC1−Trの4トランジスタ(4Tr)を含んで構成されている。
光電変換読み出し部210は、出力ノードとしてのフローティングディフュージョンFD1の電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号VSLをAD変換部220に出力する。
光電変換読み出し部210は、第2の比較処理期間PCMP2において、画素信号としての読み出しリセット信号(信号電圧)(VRST)および読み出し信号(信号電圧)(VSIG)をAD変換部220に出力する。
以下、信号電荷は電子であり、各トランジスタがn型トランジスタである場合について説明するが、信号電荷が正孔(ホール)であったり、各トランジスタがp型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオードおよび転送トランジスタ間で、各トランジスタを共有している場合にも有効である。
フォトダイオード(PD)を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷(暗電流)が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード(PPD)では、フォトダイオード(PD)の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
転送トランジスタTG1−Trは、制御信号TGがハイ(H)レベルの転送期間PTに選択されて導通状態となり、フォトダイオードPD1で光電変換され蓄積された電荷(電子)をフローティングディフュージョンFD1に転送する。
なお、フォトダイオードPD1およびフローティングディフュージョンFD1が所定のリセット電位にリセットされた後、転送トランジスタTG1−Trは、制御信号TGがロー(L)レベルの非導通状態となり、フォトダイオードPD1は蓄積期間PIとなるが、このとき、入射する光の強度(量)が非常に高い場合、飽和電荷量を超えた電荷が転送トランジスタTG1―Tr下のオーバーフローパスを通じてオーバーフロー電荷としてフローティングディフュージョンFD1に溢れ出す。
リセットトランジスタRST1−Trは、制御信号RSTがHレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンFD1を電源電圧VDDの電源線Vddの電位にリセットする。
読み出しノードND2と基準電位VSS(たとえばGND)の間に電流源素子としてのカレントトランジスタIC1−Trのドレイン、ソースが接続されている。カレントトランジスタIC1−Trのゲートは制御信号VBNPIXの供給ラインに接続されている。
そして、読み出しノードND2とAD変換部220の入力部間の信号線LSGN1は、電流源素子としてのカレントトランジスタIC1−Trにより駆動される。
そして、図4のデジタル画素セルPLXCは、光電変換読み出し部210を形成するフォトダイオードPD1、転送トランジスタTG1−Tr、フローティングディフュージョンFD1、リセットトランジスタRST1−Tr、分離層SPL、さらには図示しないカラーフィルタ部およびマイクロレンズを含んで構成されている。
フォトダイオードPD1は、第1基板面1101側と、第1基板面1101側と対向する側の第2基板面1102側とを有する半導体基板に対して埋め込むように形成された第1導電型(本実施形態ではn型)半導体層(本実施形態ではn層)2101を含み、受光した光の光電変換機能および電荷蓄積機能を有するように形成されている。
フォトダイオードPD1の基板の法線に直交する方向(X方向)における側部には第2の導電型(本実施形態ではp型)分離層SPLが形成されている。
フォトダイオード(PD)を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷(暗電流)が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード(PPD)では、フォトダイオード(PD)の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
本例では、第1基板面1101側にn−層2102が形成され、このn−層2102の第2基板面1102側にn層2103が形成され、このn−層2103の第2基板面1102側にp+層2104およびp層2105が形成されている。
また、n−層2102の第1基板面1101側にp+層2106が形成されている。
p+層2106は、フォトダイオードPD1のみならず分離層SPL、さらには他のデジタル画素セルPXLCにわたって一様に形成されている。
図4のX方向(列方向)におけるp型分離層SPLにおいては、フォトダイオードPD1のn−層2102と接する側であって基板の法線に直交する方向(図中の直交座標系のX方向)の右側部に、第1のp層(第2導電型半導体層)2107が形成されている。
さらに、p型分離層SPLにおいては、第1のp層2107のX方向の右側に、第2のp層(第2導電型半導体層)2108が、基板110の法線方向(図中の直交座標系のZ方向)に2層構造を持つように構成されている。
本例では、第2のp層2108において、第1基板面1101側にp−層2109が形成され、このp−層2109の第2基板面1102側にp層2110が形成されている。
そして、n層2103の第2基板面1102側のp層2105上に、ゲート絶縁膜を介して転送トランジスタTG1−Trのゲート電極2111が形成されている。
さらに、p型分離層SPLの第1のp層2107の第2の基板面1102側にはフローティングディフュージョンFD1となるn+層2112が形成され、n+層2112に隣接してリセットトランジスタRST1−Trのチャネル形成領域となるp層2113、p層2113に隣接してn+層2114が形成されている。
そして、p層2113上に、ゲート絶縁膜を介してゲート電極2115が形成されている。
このとき、比較器221と同様に列毎に配置されたカウンタ222が動作しており、ランプ波形のあるランプ信号RAMPとカウンタ値が一対一の対応を取りながら変化することで電圧信号VSLをデジタル信号に変換する。
基本的に、AD変換部220は、参照電圧VREF(たとえばランプ信号RAMP)の変化は電圧の変化を時間の変化に変換するものであり、その時間をある周期(クロック)で数えることでデジタル値に変換する。
そして、アナログ信号VSLとランプ信号RAMP(参照電圧VREF)が交わったとき、比較器221の出力が反転し、カウンタ222の入力クロックを停止し、または、入力を停止していたクロックをカウンタ222に入力し、そのときのカウンタ222の値(データ)がメモリ部230に記憶されてAD変換を完了させる。
以上のAD変換期間終了後、各デジタル画素200のメモリ部230に格納されたデータ(信号)は出力回路40から図示しない信号処理回路に出力され、所定の信号処理により2次元画像が生成される。
そして、本第1の実施形態のAD変換部220の比較器221は、画素信号の読み出し期間に、基本的に次の2つの第1の比較処理および第2の比較処理を行うように、読み出し部60により駆動制御される。
なお、この第1の比較処理CMPR1の動作を、タイムスタンプ(TS)ADCモードの動作ともいう。
実際には、第2の比較処理CMPR2において、蓄積電荷に応じた電圧信号VSL2(VSIG)に対するデジタル化の前に、リセット時のフローティングディフュージョンFD1のリセット電圧に応じた電圧信号VSL2(VRST)に対するデジタル化を行う。
なお、この第2の比較処理CMPR2の動作を、リニア(Lin)ADCモードの動作ともいう。
第1の比較処理CMPR1の期間PCMPR1は、フォトダイオードPD1およびフローティングディフュージョンFD1がリセットレベルにリセットされてから、転送期間PTが開始される前に、フローティングディフュージョンFD1がリセットレベルにリセットされるまでの期間である。
第2の比較処理CMPR2の期間PCMPR2は、フローティングディフュージョンFD1がリセットレベルにリセットされた後の期間であって、転送期間PT後の期間を含む期間である。
図5は、本実施形態に係る比較器221の基本的な第1の比較処理CMPR1を説明するための図である。
図5において、横軸が時間を示し、縦軸が出力ノードであるフローティングディフュージョンFD1の電圧レベルVFDを示している。
一方、飽和状態のときが電荷量が多く、電圧レベルVFDは低いレベルVFDsatとなる。
このような条件に従って、比較器221の参照電圧VREF1を、飽和状態となる手前の非飽和状態時のレベルに固定した電圧VREFsatに設定する、あるいはリセットレベル時の電圧レベルVREFrstから電圧レベルVREFsatに至るランプ電圧VREFrampに設定する。
最も高い照度の例EXP1の場合には、比較器221の出力が時刻t1に直ちにフリップ(反転)する。
例EXP1より低い照度の例EXP2の場合には、比較器221の出力が時刻t1より遅い時刻t2にフリップ(反転)する。
例EXP2より低い照度の例EXP3の場合には、比較器221の出力が時刻t2より遅い時刻t3にフリップ(反転)する。
図5に示すように、非常に明るい光の下では、リセット活性化期間の直後に比較器221の出力状態が反転され、その光レベルは、以下の時間で説明される飽和信号(ウェル容量)に対応する。
たとえば、FD飽和:8Ke @ 150uV / e〜FD容量の1.1fF、最小サンプリング時間:15nsec、蓄積時間:3msec:
であると仮定する。
図7において,横軸がサンプリング時間を示し、縦軸がオーバーフロー信号における推定信号を示している。
図7においては、さまざまな固定基準電圧DC1、DC2、DC3とランプ基準電圧VRAMPに対して反転するサンプリング時間を示している。ここでは、線形基準ランプが使用されている。
図8において、TC1がタイムスタンプADCモード動作による信号(AD変換伝達曲線)を示し、TC2がリニアADCモード動作による信号(AD変換伝達曲線)を示している。
たとえば、上述したように、光変換範囲の飽和信号は900Keである。
リニアADCモードは、ADCを適用した通常の読み出しモード動作のため、2eのノイズレベルから8KeのフォトダイオードPD1とフローティングディフュージョンFD1の飽和までカバーすることがでる。
リニアADCモードのカバレッジは、追加のスイッチと容量で30Keに拡張することができる。
そのため、比較器221の誤判定や非感受性入力範囲が発生し、カラム全体の画像のオフセットである固定パターンノイズ(FPN)やAC変換伝達曲線に非線形性が生じるおそれがある。
そして、出力バッファ部211のソースフォロワ素子および比較器221は、バイアス電流が供給されて駆動状態となるが、第1の比較処理の開始からAD変換処理が開始されるまでの間の所定期間、バイアス電流の供給が停止される(セーブされる)。
また、出力ノードND1は、第1の比較処理の開始からAD変換処理が開始されるまでの間の所定期間、リセットされる。
これにより、本第1の実施形態においては、低消費電力化を図り、出力ノードND1を形成するフローティングディフュージョンFD1の暗電流の影響を抑止(除去)し、画像劣化を抑止しつつ実質的に広ダイナミックレンジ化を実現している。
メモリ部230はSRAMやDRAMにより構成され、デジタル変換された信号が供給され、フォトコンバージョン符号に対応し、画素アレイ周辺の出力回路40の外部IOバッファ41により読み出すことができる。
ここで、固体撮像装置10におけるフレーム読み出し方式の一例について説明する。
図10において、TSはタイムスタンプADCの処理期間を示し、LinはリニアADCの処理期間を示している。
実際には、タイムスタンプADCモードは、蓄積期間PI中であって、フローティングディフュージョンFD1がリセットされるまでの期間に動作する。
タイムスタンプADCモードの動作が終了すると、リニアADCモードに遷移し、フローティングディフュージョンFD1のリセット時の信号(VRST)を読み出してデジタル信号をメモリ部230に格納するように変換する。
さらに蓄積期間PIの終了後、リニアADCモードではフォトダイオードPD1の蓄積電荷に応じた信号(VSIG)を読み取ってデジタル信号をメモリ部230に格納するように変換する。
読み出されたフレームは、メモリノードからのデジタル信号データの読み出しによって実行され、そのようなMIPIデータフォーマットを有する、たとえば出力回路40のIOバッファ41(図9)を介して固体撮像装置10(イメージセンサ)の外部に送られる。この動作は、全画素(ピクセル)アレイに対してグローバルに実行することができる。
垂直走査回路30は、タイミング制御回路50の制御に応じて、各デジタル画素200の比較器221に対して、第1の比較処理CMPR1、第2の比較処理CMPR2に準じて設定される参照電圧VREF1,VREF2を供給する。
また、垂直走査回路30は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードPDに蓄積された電荷をリセットするシャッタ行の行アドレスの行選択信号を出力する。
以上、固体撮像装置10の各部の構成および機能の概要、特に、画素部20およびデジタル画素の構成および機能について説明した。
以下に、低消費電力化を図り、フローティングディフュージョンFD1の暗電流の影響を抑止するための第1の比較処理期間におけるAD変換処理方法等について詳述する。
この技術は、たとえば近未来の有望なグローバルシャッタ技術となり得る。
グローバルシャッタ画素の性質のために、総消費電流は、個々の消費電流マルチフィールドのものであり、画素数によるものである。
たとえば、0.1μA/ピクセルx1Mpix=100mAとなる。したがって、特に露光期間が増加するにつれて(たとえば10ms)、2つのバイアス電流による電力消費が支配的になる。
すべての画素をアクティブにする必要があるため、合計消費電流は画素アレイの数とタイムスタンプADC(TS−ADC)の周期に比例する。画素のソースフォロワ(SF)素子のバイアス電流と比較器221のバイアス電流の両方で0.1μAと仮定すると、1MpixelでタイムスタンプADC(TS−ADC)で10ms、リニアADC(LIN−ADC)で4μsとして約100mAが消費される。画素数が20Mpixelになると、2Aが消費される。
ただし、消費電力がTS−ADCの周期と無関係であり、たとえば常時4μs/ADC(TS−ADC)動作ができる場合、20Mpixelを例にとると、平均で1.6mAしか消費されず、これは前述した基本的な第1の比較処理のTS−ADCの期間の間、常に電流を流す方法と比較して1250x小さい。
しかしながら、実際には、フローティングディフュージョンFD1の暗電流が発生し、それに応じてFD電圧VFDDCが低下する。
フローティングディフュージョンFD1の暗電流は、期間が最大10msのタイムスタンプADC(TS−ADC)期間である第1の比較処理期間PCMPR1に比例する。
したがって、比較器221の反転(フリップ)時間の変化は、フローティングディフュージョンFD1の暗電流とショットノイズによって大きく影響され、カラム全体の画像のオフセットである固定パターンノイズ(FPN)やAC変換伝達曲線に非線形性が生じるおそれがある。
また、フローティングディフュージョンFD1の暗電流の電荷を実際のオーバーフロー電荷から分離することは困難であることから、接合する第1のAC変換伝達曲線TC1と第2のAD変換伝達曲線TC2の接合点(AD変換コード境界)に接合ギャップ(AD変換コードギャップ)が生じ、その切り替え領域においての直線性(リニアリティ)が必ずしも保証されない場合がある。
このような場合、スムーズな切り替えが不能となり、その不連続点がノイズとなってしまい、いわゆるトーンジャンプ等の画像劣化の要因になる。
図13の例では、第1の比較処理期間PCMPR1の終了時TSendの直前の4〜16μsの時刻TSadstrから終了時TSendまでの間の最終の処理ステージPPSTGで高速のADCクロックを使用して単一のAD変換処理を行う。
また、出力ノードND1を形成するフローティングディフュージョンFD1は、第1の比較処理CMPR1の開始時TSstrからAD変換処理が開始される時刻TSadstrまでの間の所定の遅延ステージ期間PDSTG中、リセットされる。
より具体的には、読み出し部60は、AD変換処理の開始時点TSadstrにおいて、出力ノードND1を形成するフローティングディフュージョンFD1をリセットレベルルにリセットしてから第1の比較処理期間PCMPR1の終了時TSendまで出力バッファ部211による電圧信号VSLとランプ状の参照電圧RAMP1とを比較するAD変換処理を行う。
このランプ状のサブ参照電圧RAMP11の最終値は、は任意の値に設可能である。
ただし、参照電圧RAMP11の最終値は、第1の比較処理期間PCMPR1の最終ステージにおけるAD変換処理期間において、フローティングディフュージョンFD1の暗電流により出力バッファ部211の出力電圧信号が変化しても比較器221における誤判定を回避し得るレベルに設定されることが望ましい。
最終値のパーセンテージは、実際の回路条件によって異なる。
AD変換処理期間中のみ、ソースフォロワバイアス電流と比較器(コンパレータ)バイアス電流がアクティブになるため、消費電力が大幅に削減される。同じ蓄積時間とAD変換処理期間を設定すると、タイムスタンプADC(TS−ADC)では10ms、リニアADC(LIN−ADC)では4μsの期間を想定すると、1/1250xの電力削減が期待できる。
したがって、フローティングディフュージョンFD1の暗電流によって生成されたAD変換コードギャップが完全に除去される。
また、タイムスタンプADC(TS−ADC)におけるAD変換処理前にアナログCDS動作を行うため、1/fノイズやオフセットを含むRTSノイズを大幅に抑えることができ、タイムスタンプADC(TS−ADC)のノイズ読み出しを低減することができる。
より高いダイナミックレンジ(DR)を実現するには、10ns未満のADCクロック周期を使用することができる。
図14(A)はフォトダイオードPD1が蓄積電荷で満杯で、フローティングディフュージョンFD1がリセット状態にあることを示すポテンシャル図であり、図14(B)が最終の処理ステージにおけるAD変換処理時のポテンシャル図である。
フローティングディフュージョンFD1の電圧レベルは、制御信号RSTがHレベルでリセットトランジスタRST1−TRがオンであり、オーバーフローした電荷が電源VDDに排出されるので、強い入射光が到来してもフローティングディフュージョンFD1の暗電流の影響が除外されて同じままである。
この段階で、タイムスタンプADC(TS−ADC)におけるAD変換処理が実行される。
図15(A)はフォトダイオードPDが蓄積電荷で満杯ではなく、フローティングディフュージョンFDがリセット状態にあることを示すポテンシャル図であり、図14(B)が最終の処理ステージにおけるAD変換処理時のポテンシャル図である。
フローティングディフュージョンFD1の電圧レベルは、制御信号RSTがHレベルでリセットトランジスタRST1−TRがオンであり、オーバーフローした電荷が電源VDDに排出されるので、強い入射光が到来してもフローティングディフュージョンFD1の暗電流の影響が除外されて同じままである。
したがって、このタイムスタンプADC(TS−ADC)のAD変換コードは0LSBになる。
したがって、タイムスタンプADC(TS−ADC)の平均消費電流を大幅に削減することができる。
また、消費電流は露光時間(TS−ADC周期)とは無関係になる。
したがって、フローティングディフュージョンFD1の暗電流によって生成されたAD変換コードギャップを完全に除去することができる。
また、タイムスタンプADC(TS−ADC)におけるAD変換処理前にアナログCDS動作を行うため、1/fノイズやオフセットを含むRTSノイズを大幅に抑えることができ、タイムスタンプADC(TS−ADC)のノイズ読み出しを低減することができる。
これにより、各サブAD変換時に、比較器221のクロックフィードスルーとミスマッチのために誤った比較器221の反転(フリップ)が発生しないようすることが可能となる。
その結果、タイムスタンプADC(TS−ADC)のオフセット補正を省略することができ、リニアADC(LIN−ADC)およびタイムスタンプADC(TS−ADC)の伝達関数の信号処理を合成する複雑さを軽減することができる。
たとえば、4μm画素でFWCを5000電子、F5.6レンズ、最も高輝度な太陽光を10万LUXとすると、約100nsでフォトダイオードPD1から電子が溢れ出る計算になる。この場合、100nsよりも速いADクロックを使用することで、溢れ出る電荷(電子)の取りこぼしが無くなり、高輝度領域のディテール画像を得ることができる。
一方、フォトダイオードPD1から電荷が溢れ出る光量の場合は、タイムスタンプADC(TS−ADC)のAD変換処理開始を遅らせている間の電荷量は取りこぼすが、これらの電荷はAD変換処理開始後に再現するため、リニアADC(LIN−ADC)とタイムスタンプADC(TS−ADC)でコードギャップは発生しない。
次に、本第1の実施形態に係る固体撮像装置10の積層構造について説明する。
図17は、本第1の実施形態に係る固体撮像装置10の積層構造について説明するための簡略断面図である。
固体撮像装置10は、たとえばウェハレベルで貼り合わせた後、ダイシングで切り出した積層構造の撮像装置として形成される。
本例では、第1の基板110と第2の基板120が積層された構造を有する。
第1の基板110の光Lが入射側である第1面111側にフォトダイオードPDが形成され、その光入射側にマイクロレンズMCLやカラーフィルタが形成されている。
第1の基板110の第2面側に転送トランジスタTG1−Tr,リセットトランジスタRST1−Tr,ソースフォロワトランジスタSF1−Tr,カレントトランジスタIC1−Trが形成されている
また、第2の基板120には、垂直走査回路30、出力回路40、およびタイミング制御回路50も形成されてもよい。
また、本実施形態においては第1の基板110の各光電変換読み出し部210の読み出しノードND2と第2の基板120の各デジタル画素200の比較器221の反転入力端子(−)とが、結合キャパシタC221によりAC結合されている。
以上、固体撮像装置10の各部の特徴的な構成および機能について説明した。
次に、本第1の実施形態に係る固体撮像装置10のデジタル画素200の画素信号の読み出し動作等について詳述する。
図19(A)〜(D)は、本第1の実施形態に係る固体撮像装置の所定シャッタモード時の主として画素部における読み出し動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
グローバルリセットにおいては、全画素同時にリセットトランジスタRST1−Trと転送トランジスタTG1−Trが所定期間導通状態に保持されて、フォトダイオードPD1およびフローティングディフュージョンFD1がリセットされる。そして、全画素同時にリセットトランジスタRST1−Trと転送トランジスタTG1−Trが非導通状態に切り替えられて、全画素同時並列的に露光、すなわち電荷の蓄積が開始される。
オーバーフロー電荷は蓄積期間PI中にフローティングディフュージョンFD1に蓄積される。タイムスタンプADCモードは蓄積時間PI中、具体的には、蓄積期間PI中であって、フローティングディフュージョンFD1がリセットされるまでの期間に動作する。
そして、AD変換部220の比較器221において、第1の比較処理CMPR1が行われる。
第1の比較処理のタイムスタンプADCでは、出力バッファ部211による電圧信号VSL(VFD)と参照電圧VREF1(RAMP1)とを比較し、デジタル化した比較結果信号SCMP1を出力するAD変換処理が、第1の比較処理CMPR1の開始時TSstrより遅らせた、所定の時刻TSadstrに開始される。
また、出力ノードND1を形成するフローティングディフュージョンFD1は、第1の比較処理CMPR1の開始時TSstrからAD変換処理が開始される時刻TSadstrまでの間の所定の遅延ステージ期間PDSTG中、リセットされる。
より具体的には、読み出し部60の制御の下、AD変換処理の開始時点TSadstrにおいて、出力ノードをリセットレベルルにリセットしてから第1の比較処理期間PCMPR1の終了時TSendまで出力バッファ部211による電圧信号VSLとランプ状の参照電圧RAMP1とを比較するAD変換処理が行われる。
このとき、たとえば、第1の比較処理期間PCMPR1の終了時TSendの直前の4〜16μsの時刻TSadstrから終了時TSendまでの間の最終の処理ステージPPSTGで高速のADCクロックを使用して単一のAD変換処理が行われる。
比較器221から各第1の比較結果信号SCMP1が出力され、第1の比較結果信号SCMP1に応じたデジタルデータがメモリ部230のメモリ231に格納される。
リセット期間PR2においては、リセットトランジスタRST1−Trが所定期間導通状態に保持されて、フローティングディフュージョンFD1がリセットされる。フローティングディフュージョンFD1のリセット時の信号(VRST)を読み出してデジタル信号がメモリ部230のメモリ232に格納される。
そして、リセットトランジスタRST1−Trが非導通状態に切り替えられる。この場合、蓄積期間PIは継続される。
転送期間PTにおいては、転送トランジスタTG1−Trが所定期間導通状態に保持されて、フォトダイオードPD1の蓄積電荷がフローティングディフュージョンFD1に転送される。
そして、AD変換部220の比較器221において、第2の比較処理CMPR2が行われる。比較器221では、読み出し部60の制御の下、蓄積期間PI後に、フォトダイオードPD1から出力ノードであるフローティングフュージョンFD1に転送された蓄積電荷に応じた電圧信号VSL2に対するデジタル化した第2の比較結果信号SCMP2が出力され、第2の比較結果信号SCMP2に応じたデジタルデータがメモリ部230のメモリ232に格納される。
本第1の実施形態に係る固体撮像装置10において、各デジタル画素200がAD変換機能を有しており、AD変換部220は、光電変換読み出し部210により読み出される電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器221を有している。
そして、比較器221は、読み出し部60の制御の下、蓄積期間にフォトダイオードPD1から出力ノード(フローティングディフュージョン)FD1に溢れ出たオーバーフロー電荷に応じた電圧信号に対するデジタル化した第1の比較結果信号SCMP1を出力する第1の比較処理CMPR1と、蓄積期間後の転送期間にフローティングノードFD1(出力ノード)に転送されたフォトダイオードPD1の蓄積電荷に応じた電圧信号に対するデジタル化した第2の比較結果信号SCMP2を出力する第2の比較処理CMPR2と、を行う。
そして、出力バッファ部211のソースフォロワ素子および比較器221は、バイアス電流が供給されて駆動状態となるが、第1の比較処理の開始からAD変換処理が開始されるまでの間の所定期間、バイアス電流の供給が停止される(セーブされる)。
また、出力ノードND1は、第1の比較処理の開始からAD変換処理が開始されるまでの間の所定期間、リセットされる。
また、本発明によれば、実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能で、しかも低ノイズ化を図れ、有効画素領域を最大限に拡大することができ、コストあたりの価値を最大限に高めることが可能となる。
したがって、タイムスタンプADC(TS−ADC)の平均消費電流を大幅に削減することができる。
したがって、フローティングディフュージョンFD1の暗電流によって生成されたAD変換コードギャップを完全に除去することができる。
また、タイムスタンプADC(TS−ADC)におけるAD変換処理前にアナログCDS動作を行うため、1/fノイズやオフセットを含むRTSノイズを大幅に抑えることができ、タイムスタンプADC(TS−ADC)のノイズ読み出しを低減することができる。
これにより、各サブAD変換時に、比較器221のクロックフィードスルーとミスマッチのために誤った比較器221の反転(フリップ)が発生しないようすることが可能となる。
一方、フォトダイオードPD1から電荷が溢れ出る光量の場合は、タイムスタンプADC(TS−ADC)のAD変換処理開始を遅らせている間の電荷量は取りこぼすが、これらの電荷はAD変換処理開始後に再現するため、リニアADC(LIN−ADC)とタイムスタンプADC(TS−ADC)でコードギャップは発生しないという利点がある。
したがって、本第1の実施形態において、第1の基板110側を、基本的に、NMOS系の素子だけで形成すること、および、画素アレイにより有効画素領域を最大限に拡大することにより、コストあたりの価値を最大限に高めることができる。
図20は、本発明の第2の実施形態に係る固体撮像装置を説明するための図であって、タイムスタンプADCモード動作とリニアADCモード動作の選択処理の一例を示す図である。
第1の実施形態に係る固体撮像装置10では、タイムスタン(TS)ADCモード動作とリニア(Lin)ADCモード動作が連続して行われる。
通常の照度ではなく、非常に(極めて)高照度の場合(ST1、ST3)、フォトダイオードPD1から電荷がフローティングディフュージョンFD1にオーバーフローする確率が高いことから、タイムスタンプADCモード動作のみを行う(ST4)、
通常の照度ではなく、非常に(極めて)高照度でもなく、非常に(極めて)低照度の場合(ST1、ST3、ST5)、フォトダイオードPD1から電荷がフローティングディフュージョンFD1にオーバーフローする確率がきわめて低いことから、リニアADCモード動作のみを行う(ST6)、
図21は、本発明の第3の実施形態に係る固体撮像装置10Bにおけるフレーム読み出しシーケンスの一例を示す図である。
図22は、本第3の実施形態に係る比較器に参照電圧を入力した場合の光時間変換の状態を示す図である。
図22において,横軸がサンプリング時間を示し、縦軸がオーバーフロー信号における推定信号を示している。なお、ここでのオーバーフロー信号とは、転送トランジスタTG1−Trを導通状態にしてフォトダイオードPD1に電荷をためない条件(非オーバーフロー)にして見積もったものである。
図23は、適用される光の性質(適性)による非オーバーフロー電荷(信号)に対応する比較器221が反転するサンプリング時間を示している。
図23(A)および(B)は、本第3の実施形態におけるデジタルコードと光変換による電荷量との関係を示す図である。図23(A)はリニアのランプ信号を用いた場合の特性を、図23(B)はログ信号を用いた場合の特性を示している。
図24は、本発明の第4の実施形態に係る固体撮像装置の画素の構成例を示す図である。
本第4の実施形態に係る固体撮像装置1CBでは、電流源としてのカレントトランジスタIC1−Trが第1の基板110側ではなく、たとえば第2の基板120側のAD変換部220の入力側に配置されている。
た電子機器の構成の一例を示す図である。
さらに、電子機器300は、このCMOSイメージセンサ310の画素領域に入射光を導く(被写体像を結像する)光学系(レンズ等)220を有する。
電子機器200は、CMOSイメージセンサ310の出力信号を処理する信号処理回路(PRC)330を有する。
信号処理回路330で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
Claims (19)
- 光電変換を行う画素が配置された画素部と、
前記画素部の前記画素から画素信号を読み出す読み出し部と、を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンにより形成された出力ノードと、
前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、
前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器と、
前記比較器の比較結果信号に応じたデータを記憶するメモリ部と、を含み、
前記比較器は、前記読み出し部の制御の下、
前記蓄積期間に前記光電変換素子から前記出力ノードに溢れ出たオーバーフロー電荷に応じた前記電圧信号に対するデジタル化した第1の比較結果信号を出力する第1の比較処理と、
前記蓄積期間後の前記転送期間に前記出力ノードに転送された前記光電変換素子の蓄積電荷に応じた前記電圧信号に対するデジタル化した第2の比較結果信号を出力する第2の比較処理と、を行い、
前記第1の比較処理では、
前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力するアナログデジタル(AD)変換処理を、当該第1の比較処理の開始時より遅らせて開始する
固体撮像装置。 - 前記出力バッファ部および前記比較器は、バイアス電流が供給されて駆動状態となり、前記第1の比較処理の開始から前記AD変換処理が開始されるまでの間の所定期間、バイアス電流の供給が停止される
請求項1記載の固体撮像装置。 - 前記出力ノードは、前記第1の比較処理の開始から前記AD変換処理が開始されるまでの間の所定期間、リセットされる
請求項1または2記載の固体撮像装置。 - 前記読み出し部は、
前記AD変換処理の開始時点において、少なくとも前記出力ノードをリセットレベルにリセットしてから前記出力バッファ部による電圧信号と参照電圧とを比較するAD変換処理を行う
請求項1から3のいずれか一に記載の固体撮像装置。 - 前記読み出し部は、
前記AD変換処理の開始時点において、少なくとも前記出力ノードをリセットレベルルにリセットしてから前記第1の比較処理期間の終了まで前記出力バッファ部による電圧信号とランプ状の参照電圧とを比較するAD変換処理を行う
請求項1から4のいずれか一に記載の固体撮像装置。 - 前記ランプ状の参照電圧は、前記第1の比較処理の開始から前記AD変換処理が開始されるまでの間の所定期間は、飽和時の前記出力電圧信号レベルに相当するレベルに固定される
請求項5記載の固体撮像装置。 - 前記参照電圧の最終値は、AD変換処理期間において、前記出力ノードの暗電流により前記出力バッファ部の出力電圧信号が変化しても前記比較器における誤判定を回避し得るレベルに設定される
請求項1から6のいずれか一に記載の固体撮像装置。 - 前記比較器は、前記第1の比較処理において、
前記オーバーフロー電荷の量に応じた時間に対応する前記第1の比較結果信号を出力し、
前記オーバーフロー電荷が前記光電変換素子から前記出力ノードに溢れ始める最大サンプリング時間における前記光電変換素子の信号レベルから最小サンプリング時間で得られる信号レベルまでの光レベルに対応可能である
請求項1から7のいずれか一に記載の固体撮像装置。 - 前記蓄積期間は、
前記光電変換素子および前記出力ノードがリセットレベルにリセットされてから、前記転送素子が導通状態に切り替えられて前記転送期間が開始されるまでの期間であり、
前記第1の比較処理の期間は、
前記光電変換素子および前記出力ノードがリセットレベルにリセットされてから、前記転送期間が開始される前に、前記出力ノードがリセットレベルにリセットされるまでの期間であり、
前記第2の比較処理の期間は、
前記出力ノードがリセットレベルにリセットされた後の期間であって、前記転送期間後の期間を含む期間である
請求項1から8のいずれか一に記載の固体撮像装置。 - 前記読み出し部は、
前記第1の比較処理と前記第2の比較処理を、照度に応じて選択的に行うように制御する
請求項1から9のいずれか一に記載の固体撮像装置。 - 前記読み出し部は、
通常の照度の場合、前記第1の比較処理と前記第2の比較処理を行うように制御し、
通常の照度より高照度の場合、前記第1の比較処理を行うように制御し、
通常の照度より低照度の場合、前記第2の比較処理を行うように制御する
請求項10記載の固体撮像装置。 - 前記読み出し部は、
前記比較器に対して、前記蓄積期間に前記光電変換素子から前記出力ノードに溢れ出ない場合であっても、前記第1の比較処理により、電荷に応じた前記電圧信号に対するデジタル化した第1の比較結果信号を出力するように制御する
請求項1から11のいずれか一に記載の固体撮像装置。 - 前記画素は、
前記出力ノードとしてのフローティングディフュージョンと、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
前記出力バッファ部は、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を出力するソースフォロワ素子
前記ソースフォロワ素子のソースに接続された電流源と、を含む
請求項1から12のいずれか一に記載の固体撮像装置。 - 前記比較器は、
第1の入力端子に、前記出力バッファ部による前記電圧信号が供給され、
第2の入力端子に、前記参照電圧が供給され、
前記第1の入力端子への前記電圧信号の供給ラインに結合キャパシタが接続されている
請求項1から13のいずれか一に記載の固体撮像装置。 - 前記比較器は、
出力端子と前記第1の入力端子との間にリセットスイッチが接続され、
前記出力端子側に負荷キャパシタが接続されている
請求項1から14のいずれか一に記載の固体撮像装置。 - 第1の基板と、
第2の基板と、を含み、
前記第1の基板と前記第2の基板は接続部を通して接続された積層構造を有し、
前記第1の基板には、
少なくとも、前記画素の前記光電変換素子、前記転送素子、前記出力ノード、および出力バッファ部が形成され、
前記第2の基板には、
少なくとも、前記比較器、前記メモリ部、および前記読み出し部の少なくとも一部が形成されている
請求項1から15のいずれか一に記載の固体撮像装置。 - 前記画素は、
前記出力ノードとしてのフローティングディフュージョンと、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
前記出力バッファ部は、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を出力するソースフォロワ素子と、
前記ソースフォロワ素子のソースに接続された電流源と、を含み、
前記フローティングディフュージョン前記リセット素子、および前記ソースフォロワ素子は前記第1の基板に形成され、
前記電流源は、前記第1の基板または前記第2の基板に形成されている
請求項16記載の固体撮像装置。 - 光電変換を行う画素が配置された画素部と、
前記画素部の前記画素から画素信号を読み出す読み出し部と、を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンにより形成された出力ノードと、
前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、
前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器と、
前記比較器の比較結果信号に応じたデータを記憶するメモリ部と、を含む
固体撮像装置の駆動方法であって、
前記画素の画素信号を読み出す場合、前記比較器において、
前記読み出し部の制御の下、
前記蓄積期間に前記光電変換素子から前記出力ノードに溢れ出たオーバーフロー電荷に応じた前記電圧信号に対するデジタル化した第1の比較結果信号を出力する第1の比較処理を行い、
前記蓄積期間後の前記転送期間に前記出力ノードに転送された前記光電変換素子の蓄積電荷に応じた前記電圧信号に対するデジタル化した第2の比較結果信号を出力する第2の比較処理を行い、
前記第1の比較処理では、
前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力するアナログデジタル(AD)変換処理を、当該第1の比較処理の開始時より遅らせて開始する
固体撮像装置の駆動方法。 - 固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
光電変換を行う画素が配置された画素部と、
前記画素部の前記画素から画素信号を読み出す読み出し部と、を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンにより形成された出力ノードと、
前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、
前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器と、
前記比較器の比較結果信号に応じたデータを記憶するメモリ部と、を含み、
前記比較器は、前記読み出し部の制御の下、
前記蓄積期間に前記光電変換素子から前記出力ノードに溢れ出たオーバーフロー電荷に応じた前記電圧信号に対するデジタル化した第1の比較結果信号を出力する第1の比較処理と、
前記蓄積期間後の前記転送期間に前記出力ノードに転送された前記光電変換素子の蓄積電荷に応じた前記電圧信号に対するデジタル化した第2の比較結果信号を出力する第2の比較処理と、を行い、
前記第1の比較処理では、
前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力するアナログデジタル(AD)変換処理を、当該第1の比較処理の開始時より遅らせて開始する
電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017213852A JP7018293B2 (ja) | 2017-11-06 | 2017-11-06 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
CN201811199488.XA CN109769083B (zh) | 2017-11-06 | 2018-10-15 | 固体摄像装置、固体摄像装置的驱动方法以及电子设备 |
US16/175,312 US10567691B2 (en) | 2017-11-06 | 2018-10-30 | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017213852A JP7018293B2 (ja) | 2017-11-06 | 2017-11-06 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019087853A true JP2019087853A (ja) | 2019-06-06 |
JP7018293B2 JP7018293B2 (ja) | 2022-02-10 |
Family
ID=66327822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017213852A Active JP7018293B2 (ja) | 2017-11-06 | 2017-11-06 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10567691B2 (ja) |
JP (1) | JP7018293B2 (ja) |
CN (1) | CN109769083B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020002285T5 (de) | 2019-05-07 | 2022-02-03 | AGC Inc. | Fahrzeug |
WO2023276899A1 (ja) * | 2021-06-28 | 2023-01-05 | 株式会社ニコン | 撮像素子及び撮像装置 |
WO2023080177A1 (ja) * | 2021-11-05 | 2023-05-11 | 株式会社ニコン | 撮像素子および撮像装置 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10686996B2 (en) | 2017-06-26 | 2020-06-16 | Facebook Technologies, Llc | Digital pixel with extended dynamic range |
US10598546B2 (en) | 2017-08-17 | 2020-03-24 | Facebook Technologies, Llc | Detecting high intensity light in photo sensor |
JP7100439B2 (ja) * | 2017-10-20 | 2022-07-13 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
EP3714595B1 (en) * | 2017-11-20 | 2023-02-08 | Ecole Polytechnique Fédérale de Lausanne EPFL-TTO | Pixel sensor cell for cmos image sensors with enhanced conversion gain at high dynamic range capability |
US11393867B2 (en) | 2017-12-06 | 2022-07-19 | Facebook Technologies, Llc | Multi-photodiode pixel cell |
US11089210B2 (en) | 2018-06-11 | 2021-08-10 | Facebook Technologies, Llc | Configurable image sensor |
US11906353B2 (en) * | 2018-06-11 | 2024-02-20 | Meta Platforms Technologies, Llc | Digital pixel with extended dynamic range |
JP7146483B2 (ja) | 2018-06-27 | 2022-10-04 | ソニーセミコンダクタソリューションズ株式会社 | 受光装置およびその制御方法、並びに電子機器 |
US11463636B2 (en) | 2018-06-27 | 2022-10-04 | Facebook Technologies, Llc | Pixel sensor having multiple photodiodes |
US10897586B2 (en) | 2018-06-28 | 2021-01-19 | Facebook Technologies, Llc | Global shutter image sensor |
US10931884B2 (en) | 2018-08-20 | 2021-02-23 | Facebook Technologies, Llc | Pixel sensor having adaptive exposure time |
US11956413B2 (en) | 2018-08-27 | 2024-04-09 | Meta Platforms Technologies, Llc | Pixel sensor having multiple photodiodes and shared comparator |
US11595602B2 (en) * | 2018-11-05 | 2023-02-28 | Meta Platforms Technologies, Llc | Image sensor post processing |
US11102430B2 (en) | 2018-12-10 | 2021-08-24 | Facebook Technologies, Llc | Pixel sensor having multiple photodiodes |
US11218660B1 (en) | 2019-03-26 | 2022-01-04 | Facebook Technologies, Llc | Pixel sensor having shared readout structure |
US11943561B2 (en) | 2019-06-13 | 2024-03-26 | Meta Platforms Technologies, Llc | Non-linear quantization at pixel sensor |
US11368639B2 (en) * | 2019-09-30 | 2022-06-21 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, image capturing system, method for driving photoelectric conversion apparatus, and moving object |
US11936998B1 (en) | 2019-10-17 | 2024-03-19 | Meta Platforms Technologies, Llc | Digital pixel sensor having extended dynamic range |
US11902685B1 (en) | 2020-04-28 | 2024-02-13 | Meta Platforms Technologies, Llc | Pixel sensor having hierarchical memory |
US11910114B2 (en) | 2020-07-17 | 2024-02-20 | Meta Platforms Technologies, Llc | Multi-mode image sensor |
US11956560B2 (en) * | 2020-10-09 | 2024-04-09 | Meta Platforms Technologies, Llc | Digital pixel sensor having reduced quantization operation |
US12022218B2 (en) | 2020-12-29 | 2024-06-25 | Meta Platforms Technologies, Llc | Digital image sensor using a single-input comparator based quantizer |
CN115567789B (zh) * | 2022-08-31 | 2023-12-12 | 成都微光集电科技有限公司 | 一种图像信号的处理方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000217037A (ja) * | 1998-11-18 | 2000-08-04 | Agilent Technol Inc | 画素内局所露光制御機能を有するcmosアクティブピクセルセンサ |
JP2008252195A (ja) * | 2007-03-29 | 2008-10-16 | Yamaha Corp | Cmos固体撮像装置 |
WO2016013412A1 (ja) * | 2014-07-25 | 2016-01-28 | ソニー株式会社 | 固体撮像素子、撮像制御方法、信号処理方法、及び、電子機器 |
JP2018530250A (ja) * | 2015-10-01 | 2018-10-11 | クアルコム,インコーポレイテッド | 高ダイナミックレンジ固体画像センサおよびカメラシステム |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4107269B2 (ja) | 2004-02-23 | 2008-06-25 | ソニー株式会社 | 固体撮像装置 |
JP4243688B2 (ja) | 2004-04-02 | 2009-03-25 | 国立大学法人静岡大学 | 増幅型固体撮像装置 |
CN100525401C (zh) * | 2004-04-12 | 2009-08-05 | 国立大学法人东北大学 | 固体摄像装置、光传感器及固体摄像装置的动作方法 |
TWI249947B (en) | 2004-06-04 | 2006-02-21 | Via Tech Inc | Digital pixel sensor and operating method thereof |
US20070222879A1 (en) * | 2006-03-24 | 2007-09-27 | Intel Corporation | Sub-ranging pixel sample and hold |
US7839439B2 (en) * | 2007-01-12 | 2010-11-23 | Sony Corporation | Solid-state imaging device and imaging device |
JP4983265B2 (ja) * | 2007-01-12 | 2012-07-25 | ソニー株式会社 | 固体撮像装置、撮像装置 |
US8158923B2 (en) | 2009-01-16 | 2012-04-17 | Raytheon Company | Time-frequency fusion digital pixel sensor |
TW201136294A (en) * | 2009-10-28 | 2011-10-16 | Sony Corp | Signal processing apparatus, signal processing method, computer program, image processing apparatus, and image capturing apparatus |
JP5521682B2 (ja) * | 2010-02-26 | 2014-06-18 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 |
KR101932794B1 (ko) * | 2012-02-17 | 2018-12-27 | 국립대학법인 홋가이도 다이가쿠 | 적분형 ad 변환 장치 및 cmos 이미지 센서 |
JP2014143498A (ja) * | 2013-01-22 | 2014-08-07 | Toshiba Corp | 固体撮像装置 |
JP6037878B2 (ja) * | 2013-02-13 | 2016-12-07 | オリンパス株式会社 | 撮像装置 |
JP2016092661A (ja) * | 2014-11-07 | 2016-05-23 | ソニー株式会社 | 撮像素子および駆動方法、並びに電子機器 |
TWI649862B (zh) * | 2014-11-17 | 2019-02-01 | 國立大學法人東北大學 | Light sensor and signal reading method thereof, solid-state imaging device and signal reading method thereof |
JP6546457B2 (ja) * | 2015-06-19 | 2019-07-17 | ブリルニクス インク | 固体撮像装置およびその駆動方法、電子機器 |
US10536675B2 (en) * | 2016-10-04 | 2020-01-14 | Canon Kabushiki Kaisha | Image capturing apparatus, driving method therefor, and image capturing system |
-
2017
- 2017-11-06 JP JP2017213852A patent/JP7018293B2/ja active Active
-
2018
- 2018-10-15 CN CN201811199488.XA patent/CN109769083B/zh active Active
- 2018-10-30 US US16/175,312 patent/US10567691B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000217037A (ja) * | 1998-11-18 | 2000-08-04 | Agilent Technol Inc | 画素内局所露光制御機能を有するcmosアクティブピクセルセンサ |
JP2008252195A (ja) * | 2007-03-29 | 2008-10-16 | Yamaha Corp | Cmos固体撮像装置 |
WO2016013412A1 (ja) * | 2014-07-25 | 2016-01-28 | ソニー株式会社 | 固体撮像素子、撮像制御方法、信号処理方法、及び、電子機器 |
JP2018530250A (ja) * | 2015-10-01 | 2018-10-11 | クアルコム,インコーポレイテッド | 高ダイナミックレンジ固体画像センサおよびカメラシステム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020002285T5 (de) | 2019-05-07 | 2022-02-03 | AGC Inc. | Fahrzeug |
WO2023276899A1 (ja) * | 2021-06-28 | 2023-01-05 | 株式会社ニコン | 撮像素子及び撮像装置 |
WO2023080177A1 (ja) * | 2021-11-05 | 2023-05-11 | 株式会社ニコン | 撮像素子および撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109769083A (zh) | 2019-05-17 |
US10567691B2 (en) | 2020-02-18 |
US20190141270A1 (en) | 2019-05-09 |
CN109769083B (zh) | 2021-02-09 |
JP7018293B2 (ja) | 2022-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7018293B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
US10574925B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
JP7072362B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
TWI719801B (zh) | 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備 | |
US9124837B2 (en) | Solid-state image pickup device and driving method thereof, and electronic apparatus | |
JP6987603B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
JP7341659B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
JP6995549B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
US10659709B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
US11671730B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
JP6995550B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
JP7338983B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
TWI778847B (zh) | 固體攝像裝置、固體攝像裝置的驅動方法、及電子設備 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20190920 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200909 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7018293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |