JP2000217037A

JP2000217037A - 画素内局所露光制御機能を有するｃｍｏｓアクティブピクセルセンサ

Info

Publication number: JP2000217037A
Application number: JP11327857A
Authority: JP
Inventors: Frederick A Perner; フレデリック・エイ・パーナー; Charles M C Tan; チャールズ・エム・シー・タン
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 1998-11-18
Filing date: 1999-11-18
Publication date: 2000-08-04
Anticipated expiration: 2019-11-18
Also published as: EP1003330B1; EP1003330A1; JP4389190B2; US6580454B1; DE69941532D1

Abstract

(57)【要約】【課題】タ゛イナミックレンシ゛が高く、低放射輝度に対する感度
が良好なイメーシ゛センサを提供する。【解決手段】対象シーンを撮像する装置及び方法は、そのシ
ーンの領域の放射レヘ゛ルを判定するために、一定の電圧降下
を検出することに基づく継続時間を有する可変露光時間
を利用する。電圧降下の速度は、シーンの領域からの放射レ
ヘ゛ルに対応し、放射レヘ゛ルの高いシーン領域は、それより放射
レヘ゛ルの低いシーン領域よりも速く電圧降下を引き起こす。
可変露光時間は、装置の画素アレイ内の各画素で決定され
て、撮像シーンの異なる領域からの露光時間が収集され
る。測定された露光時間は、撮像したシーンを表す種々のク
゛レースケールレヘ゛ルを有する複合画像を生成するために使用す
ることができるク゛レースケール情報に変換される。各画素は、
露光時間を測定し、テ゛シ゛タル化し、記憶するための光セン
サ、アナロク゛・テ゛シ゛タル変換器及びメモリを備える。メモリは、それ
ぞれが双方向ヒ゛ットラインに結合された3トランシ゛スタ構成を有す
る複数のメモリセルを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的にイメージ
センサに関し、より具体的にはＣＭＯＳアクティブピク
セル（ＣＭＯＳアクティブ画素）を利用したイメージセ
ンサに関する。

【０００２】

【従来の技術】アクティブピクセルセンサ（Active Pix
el Sensor:ASP）は、望遠鏡やデジタルカメラ、ビデオ
レコーダ等の様々な撮像装置に利用されている。ＡＰＳ
は、対象シーンの画像を、そのシーンからの入射光をア
ナログ形式の電気信号に変換することによって取り込
む。代表的なアクティブピクセルセンサは、「画素（ピ
クセル）」即ち、個別領域のアレイ（配列）を有し、各
画素は光検出素子を含んでいる。画素中の各光検出素子
は、別々の電流を発生するが、これはその素子に入射し
た光の強度に比例する。この変化する電流の大きさを基
本として使用して、アナログ・デジタル変換器（ＡＤ
Ｃ）が、メモリに記憶し得るデジタル画像データのスト
リームに変換する。こうすると全ての画素からのデジタ
ル化された画像データをモニター上に複合画像として表
示したり、プリンタで紙上に印刷したり、あるいは、そ
のシーンにおける対象物の特性に関する情報を得る為に
分析したりすることができる。

【０００３】従来型のＡＰＳに利用される画素は、２つ
のタイプに分類することができる。第一の画素タイプ
は、一般的に「アナログ画素」と呼ばれる。アナログ画
素にはフォトダイオードやフォトトランジスタ等のよう
な光センサが含まれ、また、増幅器が含まれる場合もあ
る。付随するＡＤＣやメモリは画素の外部に位置する。
従って、アナログ画素の光センサが発生した電流は、画
素から外部ＡＤＣへとアナログ信号として伝送される。

【０００４】第二の画素タイプは「デジタル画素」とし
て知られるものである。デジタル画素には光センサ及び
増幅器だけではなく、ＡＤＣも含まれる。言い換えれ
ば、ＡＤＣが、画素中に光センサや増幅器と共に包含さ
れているのである。従って、光センサが発した電流の大
きさを画素内でデジタル化して、画素外部品にデジタル
信号として伝送することができる。Fowler他による米国
特許第5,461,425号「CMOS Imaging Sensor with Pixel
Level A/D Conversion」には、第二のタイプの画素を有
する単一半導体チップ上のイメージセンサが記載されて
いる。Fowler他によるイメージセンサは、各画素がフォ
トトランジスタ及びＡＤＣを含む画素アレイを備えてい
る。フォトトランジスタが生成したアナログ信号は、画
素上ＡＤＣ（on-pixel ADC）によりデジタルデータビッ
トの連続ストリームに変換される。デジタルデータは、
その後フィルタリングを施され、外部メモリに記憶され
る。画素上ＡＤＣは、寄生作用、及び低いＳ／Ｎ比によ
る歪みを最小限に抑制する利点があると説明されてい
る。

【０００５】従来技術によるアクティブピクセルセンサ
は、画素タイプの違いに関係なく、対象シーンの様々な
区分域（流域）からの放射輝度を定量化することによ
り、そのシーンを撮像するように動作する。各シーン区
分域について光センサが、特定の画素が生成した電流に
よって駆動された光電圧を測定することにより、そのシ
ーン区分域からの放射輝度を定量化する。光センサが、
ある一定の積分、即ち露光時間の間、そのシーンのある
区分域からの入射光にさらされる場合、光電圧の大きさ
は、その光センサが撮像しているシーンからの放射輝度
の強さに依存する。

【０００６】図１は、従来技術のイメージセンサがシー
ンの区分域からの放射輝度を定量化する為に利用する技
術を説明するものである。図１を参照すると、３つの線
（１０、１２、１４）が、時間に対する電圧値として描
かれている。線（１０、１２、１４）は、従来技術のイ
メージセンサにより検出されたシーン区分域からの３つ
のレベルの放射輝度に対応する光電圧を表わしたもので
ある。ｔ＝０からｔ＝Ｔまでの期間は、そのイメージセ
ンサが採用する固定の露光時間である。線（１０）は、
そのシーン区分域からの放射輝度が、イメージセンサが
検出し得る最高レベルであった場合における時間に対す
る電圧値を表わしている。一方、線（１４）は、そのシ
ーン区分域からの放射輝度が、イメージセンサが検出し
得る最低レベルであった場合における時間に対する電圧
値を表わしている。最後に線（１２）は、そのシーン区
分域からの放射輝度が、中間照度レベルにあった場合に
おける時間に対する電圧値を表わしている。

【０００７】一定の露光時間の終了時（すなわち、ｔ＝
Ｔの時点）において、イメージセンサはＡＤＣを用いて
光電圧の大きさを定量化する。シーンからの放射輝度が
検出し得る最高レベルにあった場合、電圧は、線（１
０）のｔ＝Ｔにおいて示すとおり、Ｖ_SATに等しくな
る。中間照度レベルにあった場合、電圧は、線（１２）
のｔ＝Ｔに示すようにＶ_MEANに等しくなる。そして検出
し得る最低レベルにあった場合、電圧は、線（１４）の
ｔ＝Ｔに示すようにＶ_RESETに等しくなる。Ｖ_SATとＶ
_RESETによて定義される範囲を限界とするように構成さ
れたイメージセンサは、Ｖ_SATからＶ_RESETまでの光電圧
として表わされる個別のシーン放射輝度を区別すること
ができる。しかしながら、イメージセンサが検出し得る
シーン放射輝度の識別能力は、少なくとも部分的にはＡ
ＤＣの解像度に依存する。画質に影響を与える他の要因
として、固定露光時間長を短く、又は長くすることによ
り放射輝度に対する感度を調整することが可能である
が、しかしこの調整は、高い放射輝度のシーン区分域の
感度を増すか、低い放射輝度のシーン区分域の感度を増
すかのトレードオフとなる。

【０００８】

【発明が解決しようとする課題】従来技術のイメージセ
ンサは、その目的とするところを充分満たすように動作
するものではあるが、ダイナミックレンジによって規定
されるすぐれた撮像性能と、低放射輝度シーン区分域に
対するより高い感度を有するイメージセンサが必要とさ
れている。

【０００９】

【課題を解決するための手段】対象シーンを撮像する為
のシステム及び方法は、一定の電圧降下に到達するまで
に要する時間（露光時間）に基づいてシーン区分域放射
輝度を判定する。従って、定まった露光時間後ごとに電
圧レベルをサンプリングするという従来の技術（すなわ
ち、時間駆動型サンプリング）によるものではなく、サ
ンプリングデータは決められた電圧降下に要する時間に
基づいたもの（すなわち、電圧駆動型サンプリング）で
ある。電圧駆動型サンプリングは、別々のシーン区分域
における画像情報を供給する為に使われる画素アレイ中
の画素（ピクセル）の各々において行われる。電圧降下
速度は、シーン区分域の放射輝度の強さに対応してお
り、高放射輝度のシーン区分域は、より低い放射輝度の
シーン区分域よりも早い電圧降下を示す。可変露光時間
を画素アレイ中の各画素について測定して、撮像中のシ
ーンの異なる区分域からの露光時間を収集する。その
後、測定された露光時間が、その撮像シーンを表わす様
々なレベルのグレースケールを持つ複合画像を作成する
為に利用できるグレースケール情報へと変換される。

【００１０】可変露光時間は、浮動拡散（floating dif
fusion:ＦＤ）ノードにおける電圧を基準電圧と比較す
ることにより各画素内で測定される。ＦＤノードの電圧
及び基準電圧は比較器に入力され、比較器は、ＦＤノー
ドの電圧が基準電圧以下となった場合に信号を出力す
る。ＦＤノードは、関連するシーン区分域からの入射光
に応じて光電流を発生する為に光センサ（例えばフォト
ダイオード）に接続される。発生した電流は、ＦＤノー
ドに接続した積分コンデンサからの電荷を消失させ、Ｆ
Ｄノードの電圧を減少させる。ＦＤノードの電圧減少速
度は、光電流の大きさが増大すると加速する。従って、
ＦＤノードの電圧が、リセット電圧から基準電圧まで降
下する時間は、画素が光エネルギーを受けるシーン区分
域の放射輝度に数学的に関係する。この時間は、撮像し
ているシーン区分域の露光時間を規定する。

【００１１】その後、露光持続時間は、信号処理の為に
デジタル化される。好適な実施態様においては、画素の
各々がＡＤ変換器（ＡＤＣ）を備えており、各画素内で
露光継続時間をデジタル化する。ＡＤＣは、画素外部の
カウンタにより供給されるデジタル計数値を取り込むよ
うに設計されている。取り込まれたデジタル計数値は、
撮像シーン区分域の露光時間を表わすものである。画素
外部のカウンタは、線形に計数するデジタル計数値を供
給するように構成されたものとすることができる。しか
しながら、画素外部カウンタは、非線形デジタル計数値
を提供するように構成することもできる。非線形デジタ
ル計数値は、露光時間とシーン区分域からの放射輝度と
の間の関係を変化させる為に用いることができる。

【００１２】この好適な実施態様では、各画素は、取り
込んだデジタル計数値を記憶する為のメモリを備えるこ
とができる。画素内メモリには、取り込んだデジタル計
数値を記憶することができる複数のメモリセルが含まれ
る。複数のメモリセルは、少なくともデジタル計数のビ
ット数と同数はあることが望ましい。メモリセルは、各
々が双方向ビットラインと結合するように構成されてい
る。双方向ビットラインは、読取りビットライン及び書
込みビットラインの両方の機能を果たす。

【００１３】メモリセルは、３トランジスタ構成を有す
るデュアルポートメモリセルである。各メモリセルは、
書込みアクセストランジスタ、読取りアクセストランジ
スタ、及びデータ制御トランジスタを備える。読取りア
クセストランジスタ及びデータ制御トランジスタは、関
連する双方向ビットラインからアースへの導電路を提供
するように構成されている。書込みアクセストランジス
タは、双方向ビットラインをデータ制御トランジスタの
ゲートへと接続する。記憶ノードは、書込みアクセスト
ランジスタと、データ制御トランジスタのゲートの間に
位置する。従って、記憶ノードに記憶されたデータは、
データ制御トランジスタの導電状態を制御することがで
きる。読取り処理の間、記憶ノード中の記憶データは、
データ制御トランジスタの導電状態の作用によって間接
的に読み取られる。従って、記憶データは読取り処理の
間に破壊されることはない。メモリセルのこの非破壊的
特長によってリフレッシュサイクルの頻度が低減し、高
速読取りアプリケーションについては、リフレッシュの
必要をなくすことができる。

【００１４】本発明の利点は、各画素が電子シャッタを
有し、撮像するシーンに応答して、全ての画素が、同時
に検出し、デジタル化し、そしてデジタル画像データを
記憶することにある。従って、画素は、アナログ信号で
はなく、デジタル信号を出力する。さらに、画素は、永
久的にデジタル画像データを記憶することができるの
で、画像フレームバッファとして機能する。

【００１５】本発明の他の利点は、より大きいダイナミ
ックレンジが得られることにあり、これによって、優れ
た撮像性能が得られる。また、更なる利点は、低放射輝
度のシーン区分域に対する感度が、可変露光時間の採用
により増大することにある。更に、画素の設計は、低電
圧拡張ＣＭＯＳ技術に適合する。

【００１６】

【発明の実施の形態】図２を参照すると、３つの線（１
６、１８、２０）が時間軸に対する電圧として描かれて
いるが、これは撮像処理を実行する為に本発明が用いる
基本的概念を説明するものである。固定露光時間を採用
する従来のイメージセンサとは異なり、本発明に基づく
イメージセンサは、可変露光時間の継続期間を測定して
シーン区分域からの放射輝度を判定する。測定した露光
時間とは、光センサが発生した電流が、固定リセット電
圧から固定基準電圧にまで放電するのに要する時間であ
る。

【００１７】図２では、リセット電圧値及び基準電圧値
を、Ｖ_RESET及びＶ_REFとしてそれぞれ表している。線
（１６）は、シーン区分域からの放射輝度が、本発明に
よって検出し得る最高レベルであった場合の電圧変化を
表わし、線（２０）は、シーン区分域からの放射輝度
が、最低レベルであった場合の電圧変化を表わしてい
る。線（１８）は、シーン区分域からの放射輝度が、撮
像シーン全体の中間照度であった場合の電圧変化を表わ
している。線（１６、１８、２０）の傾斜は、光センサ
が発生する電流の大きさにより規定される。しかしなが
ら、電流の大きさはシーン区分域からの放射輝度に比例
する。従ってシーン区分域からの放射輝度と電圧変化を
表わす線の傾斜との間には数学的関係が存在する。より
高い放射輝度レベルは、より急峻なマイナス傾斜に対応
し、結果的により急激なＶ_RESETからＶ_R _EFへの電圧降下
をもたらす。

【００１８】最高放射輝度レベルにおいて、電圧は、線
（１６）のｖ＝Ｖ_REFにて示すようにｔ＝Ｔ₁の時点でＶ
_RESETからＶ_REFへと降下している。中間照度の放射輝度
においては、電圧は、線（１８）のｖ＝Ｖ_REFで示すよ
うにｔ＝Ｔ₂の時点でＶ_REFに到達する。そして最低放射
輝度レベルにおいては、電圧は、線（２０）のｖ＝Ｖ
_REFにて示すようにｔ＝Ｔ₃の時点でＶ_REFに到達してい
る。Ｔ₁、Ｔ₂及びＴ₃で規定される３つの期間は、この
３つの放射輝度レベルについての露光期間を表わしてい
る。従って最高レベルから最低レベルまでの間の放射輝
度を有するシーン区分域は、いずれもｔ＝Ｔ₁からｔ＝
Ｔ₃までの間に終了する露光時間を有することになる。
電圧が、Ｖ_RESETからＶ_REFまで降下する時間を定量化す
ることにより、放射輝度を判定することができ、この場
合、より短い露光時間がより高い放射輝度に対応する。

【００１９】Ｖ_RESETに対するＶ_REFの値は、可変露光時
間技術を採用するイメージセンサの性能に影響する。高
いＶ_REF値、すなわちＶ_RESET−Ｖ_REF間の小さい電圧変
化は、低いＶ_REF値の場合よりも高速な光センサ応答時
間をもたらす。しかしながら、イメージセンサの性能
は、センサノイズやデジタル化回路により許容される最
高カウンタクロック周波数によって制限されてしまう。
一方で、低いＶ_REF値の場合、センサノイズによる劣化
の少ない信号は提供されるもののセンサ応答は遅くな
る。

【００２０】図３に、本発明に基づく撮像装置（２２）
を示す。撮像装置（２２）は、単一の半導体チップ上に
作成されるのが好ましい。撮像装置（２２）は、可変露
光時間を定量化するという上述の技術を用いてシーン区
分域からの放射輝度を判定するものである。撮像装置
（２２）は、画素（２５）のアレイ（２４）を含む。各
画素（２５）は、シーン区分域からの放射輝度に応じて
露光時間を測定し、測定した露光時間をデジタル化する
ように作られている。さらに、画素（２５）の各々は、
測定露光時間を表わすデジタル化されたデータを記憶す
ることができる。撮像装置（２２）は、さらに、行デコ
ーダ（２６）、読取り・書込み・リフレッシュ（ＲＷ
Ｒ）回路（２８）、列デコーダ（３０）及び制御ユニッ
ト（３２）を備える。

【００２１】行デコーダ（２６）は、読取り、書込み又
はリフレッシュ処理中にアレイ（２４）中の画素（２
５）の行を選択するように構成されている。同様に、列
デコーダ（３０）は、上述の処理の１つが行われている
間に画素（２５）の列を選択するように動作する。ＲＷ
Ｒ回路（２８）は、画素（２５）と制御ユニット（３
２）との間のデータの流れを制御するように構成されて
いる。更に、ＲＷＲ回路（２８）は、画素（２５）中に
記憶されたデータをリフレッシュする為に必要な回路を
備えている。制御ユニット（３２）は、ＲＷＲ回路（２
８）、デコーダ（２６、３０）及び画素（２５）に対し
て必要な制御及びタイミング信号を供給する。

【００２２】図４に、対象シーンからの画像データを取
り込み、デジタル化し、及び記憶することが可能な画素
内局所露光制御機構を有する撮像画素回路（３４）を示
す。撮像画素回路（３４）は、図３のアレイ（２４）中
の画素（２５）の各々に含まれている。撮像画素回路
（３４）は、フォトダイオード（３６）、比較器（３
８）、ダイナミックバッファメモリ（４０）及び支援回
路を備える。フォトダイオード（３６）は、Ｐチャンネ
ル金属酸化物半導体（ＰＭＯＳ）トランジスタ（４２）
とアースとの間に結合している。ＰＭＯＳトランジスタ
（４２）は、フォトダイオード（３６）をＶ_RESET電圧
に接続する為のリセットスイッチとして機能する。Ｖ
_RESET電圧は、外部供給源（図示せず）によりＰＭＯＳ
トランジスタ（４２）へと供給される。ＰＭＯＳトラン
ジスタ（４２）のゲートに印加されるＲＥＳＥＴ信号
は、ＰＭＯＳトランジスタ（４２）を活動状態、又は非
活動状態にするものである。浮動拡散（ＦＤ）ノード
（４４）は、ＰＭＯＳトランジスタ（４２）とフォトダ
イオード（３６）との接点を比較器（３８）に接続す
る。ＦＤノードにおける電圧は、撮像シーンの区分域に
対する露光時間を判定する為にモニタされる臨界電圧で
ある。積分コンデンサ（４６）もまた、ＦＤノード（４
４）に接続している。コンデンサ（４６）は、ＦＤノー
ド（４４）を囲む素子により形成される内蔵コンデンサ
である。

【００２３】比較器（３８）は、供給電圧（ＶＤＤ）に
接続される２つのゲート結合ＰＭＯＳトランジスタ（４
８、５０）から成る。ＰＭＯＳトランジスタ（４８）に
はＭＯＳトランジスタ（５２）が直列に接続しており、
ＰＭＯＳトランジスタ（５０）にはＭＯＳトランジスタ
（５４）が直列に接続している。ＭＯＳトランジスタ
（５２）のゲートは、ＦＤノード（４４）に接続してい
るが、ＭＯＳトランジスタ（５４）のゲートは、Ｖ_REF
電圧を受ける為に外部回路（図示せず）に接続してい
る。ＭＯＳトランジスタ（５２、５４）は、ＭＯＳトラ
ンジスタ（５６）に結合しており、トランジスタ（４
８、５２）が、ＶＤＤからトランジスタ（５６）までの
第一の導電路を提供し、トランジスタ（５０、５４）
が、ＶＤＤからトランジスタ（５６）までの第二の導電
路を提供するように構成されている。トランジスタ（５
６）のゲートは、ＰＭＯＳトランジスタ（４８、５０）
のゲートに結合している。トランジスタ（５８）は、ト
ランジスタ（５６）をアースに接続する。トランジスタ
（５８）は、ＣＬＫ信号により制御され、比較器（３
８）の活動化及び非活動化を制御する。

【００２４】比較器（３８）は、Ｖ_REF電圧に対するＦ
Ｄノード（４４）の電圧を表わすために動作する。ＦＤ
ノード（４４）の電圧がＶ_REF電圧よりも大きい場合、
比較器（３８）は、出力端子（６０）に高信号（高レベ
ルの信号）を出力する。ＦＤノード（４４）の電圧がＶ
_REF電圧以下のときは、比較器（３８）は、出力端子
（６０）に低信号（低レベルの信号）を出力する。しか
しながら、低（レベル）のＣＬＫ信号がトランジスタ
（５８）のゲートに供給されると、比較器（３８）内に
電流が流れなくなる為、比較器（３８）は非活動状態に
なる。電流が流れないために、ＦＤノード（４４）の電
圧に関係なく、出力端子（６０）には高信号が出力され
る。高（レベル）のＣＬＫ信号は、比較器（３８）を活
動状態にして、Ｖ_REF電圧に対するＦＤノード（４４）
電圧をモニタするようにする。

【００２５】出力端子（６０）に接続しているのは、一
対のトランジスタ（６２、６４）である。トランジスタ
（６２）は、ＰＭＯＳトランジスタである。トランジス
タ（６２、６４）のゲートは、出力端子（６０）に結合
している。トランジスタ（６２、６４）は、ＶＤＤとア
ースとの間に直列に接続している。トランジスタ（６
２）は、ＶＤＤに接続し、トランジスタ（６４）は、ア
ースに接続している。トランジスタ（６２、６４）は、
出力端子（６０）の信号を反転させ、その反転信号をト
ランジスタ（６２、６４）間のノードに接続されたゲー
ト端子（６６）に送るように動作する。

【００２６】ゲート端子（６６）上の反転信号は（その
高低によるが）、書込みワードライン（ＷＷＬ）（６
８）上にプリチャージされた高信号を低信号に駆動する
ことができる。これは、ＶＤＤからアースへの導電路を
提供するＰＭＯＳトランジスタ（７０）及びトランジス
タ（７２）により行われる。ＰＭＯＳトランジスタ（７
０）のゲートは、ＲＥＳＥＴ信号を受信して、ＰＭＯＳ
トランジスタ（７０）の導電状態を制御するように構成
されている。トランジスタ（７２）のゲートは、ゲート
端子（６６）に接続している。ＰＭＯＳトランジスタ
（４２）を「オン」にしてＦＤノード（４４）の電圧を
Ｖ_RESETまでプリチャージするＲＥＳＥＴ信号は、ＰＭ
ＯＳトランジスタ（７０）もまた「オン」にし、ＷＷＬ
（６８）の電圧をＶＤＤまでプリチャージする。ゲート
端子（６６）における電圧が低信号から高信号に変わる
と、トランジスタ（７２）は活動状態となる。トランジ
スタ（７２）が活動状態になると、ＷＷＬ（６８）上の
高信号は低信号に駆動される。しかしながら、ゲート端
子（６６）上の低信号は、ＷＷＬ（６８）上の信号には
影響しない。

【００２７】ＷＷＬ（６８）は、ＰＭＯＳトランジスタ
（７４）に結合しており、このトランジスタ（７４）
は、ＷＷＬ（６８）をＶＤＤに接続することができる。
ＰＭＯＳトランジスタ（７４）は、トランジスタ（７
４）のゲートに供給されるワードラインアクセス（ＷＬ
Ａ）信号により制御される。トランジスタ（７６）もま
たＷＷＬ（６８）に結合しており、これは、ＷＷＬ（６
８）をアースに接続することができる。書込み終了（Ｗ
Ｔ）信号が、トランジスタ（７６）のゲートに供給され
ており、ＷＷＬ（６８）のアースへの接続を制御する。
ＷＬＡ及びＷＴ信号は、リフレッシュ及び書込み処理中
に用いられる。

【００２８】ＷＷＬ（６８）は、ダイナミックバッファ
メモリ（４０）へと伸びている。ダイナミックバッファ
メモリ（４０）に結合しているのは、複数の双方向ビッ
トライン（ＢＬ）（７８）である。双方向ＢＬ（７８）
は、デジタル計数値のビットを外部カウンタ（図示せ
ず）からダイナミックバッファメモリ（４０）に送るこ
とができる。加えて、双方向ＢＬ（７８）は、記憶され
たデータをダイナミックバッファメモリ（４０）からＲ
ＷＬ回路（２８）に送るようにも構成されている。ダイ
ナミックバッファメモリ（４０）には、デジタル計数値
のようなデジタルデータを記憶することができるメモリ
セルが含まれている。メモリセルの数は、双方向ＢＬ
（７８）の数に一致する。一例として、メモリセルと双
方向ＢＬ（７８）の数を１６個にすることができる。従
って、この例の場合、ダイナミックバッファメモリ（４
０）は、１６ビットダイナミックバッファメモリであ
り、１６ビットのデジタル計数値を記憶できる。ダイナ
ミックバッファメモリ（４０）には、読取りワードライ
ン（ＲＷＬ）（８０）も接続している。ＲＷＬ（８０）
及びＷＷＬ（６８）は、データメモリセルにアクセスし
て、データの検索・記憶をする為にダイナミックバッフ
ァメモリ（４０）中のメモリセルに接続している。ダイ
ナミックバッファメモリ（４０）の主要機能は、ＦＤノ
ード（４４）の電圧がＶ_REFまで降下したときに、特定
のデジタル計数値を取り込み、記憶することである。取
り込まれたデジタル計数値は、撮像しているシーン区分
域からの放射輝度を判定する為に用いることができる露
光時間を表わすものである。

【００２９】図５に、ダイナミックバッファメモリ（４
０）の２つのメモリセル（８２、８４）を示す。但し、
ダイナミックバッファメモリ（４０）は、メモリセル
（８２、８４）と同様のメモリセルを１６個以上含むこ
とができる。メモリセル（８２）は、トランジスタ（８
６、８８、９０）から構成される。記憶コンデンサ（９
２）は、記憶ノード（９４）の静電容量を説明する為に
メモリセル（８２）の構成要素として示されている。ト
ランジスタ（８６）は、双方向ＢＬ（７８）と記憶ノー
ド（９４）の間に接続されている。トランジスタ（８
６）のゲートは、ＷＷＬ（６８）に結合している。トラ
ンジスタ（８６）は、データをメモリセル（８２）に書
込む為には活動状態になければならない書込みアクセス
トランジスタである。トランジスタ（８８、９０）は、
双方向ＢＬ（７８）からアースへの導電接続を提供す
る。トランジスタ（９０）のゲートは、ＲＷＬ（８０）
に結合し、トランジスタ（８８）のゲートは、記憶ノー
ド（９４）に結合している。従って、双方向ＢＬ（７
８）が高信号にプリチャージされ、トランジスタ（９
０）が活動状態になると、トランジスタ（８８）の導電
状態は、コンデンサ（９２）に記憶されたデータのビッ
トにより制御される。トランジスタ（９０）は、メモリ
セル（８２）中に記憶されたデータを読み取る為には活
動状態にならなければならない読み取りアクセストラン
ジスタである。メモリセル（８４）は、メモリセル（８
２）と同一である。メモリセル（８４）は、トランジス
タ（９６、９８、１００）と、記憶ノード（１０４）に
おける記憶コンデンサ（１０２）を備える。

【００３０】メモリセル（８２、８４）の読取り及び書
込み動作を、メモリセル（８２）のみについて説明す
る。メモリセル（８４）及びダイナミックバッファメモ
リ（４０）中の他のメモリセルの動作は、メモリセル
（８２）の動作と同一である。書込み動作には、単に記
憶すべきデータを双方向ＢＬ（７８）で伝送し、その
後、高信号をＷＷＬ（６８）に印加してトランジスタ
（８６）を活動状態とすることが含まれる。トランジス
タ（８６）が活動状態（オン）になると、コンデンサ
（９２）が双方向ＢＬに接続し、双方向ＢＬ（７８）か
らコンデンサ（９２）にデータが書込まれる。その後、
トランジスタ（８６）が非活動状態（オフ）になると、
コンデンサ（９２）のデータが取り込まれる。読取り動
作には、双方向ＢＬ（７８）を高信号にプリチャージ
し、トランジスタ（９０）を活動状態にすることが含ま
れる。コンデンサ（９２）に記憶されたデータにより、
双方向ＢＬ（７８）上の高信号は、低へと引き下げられ
るか、あるいは高に保持されたままとなる。コンデンサ
（９２）に記憶された高信号（すなわち「１」）は、ト
ランジスタ（９０）が「オン」になると、トランジスタ
（８８）を活動状態にする。トランジスタ（８８、９
０）の両方が活動状態になると、双方向ＢＬ（７８）が
アースに接続され、双方向ＢＬ（７８）上の高信号は、
低信号に引き下げられる。しかしながら、低信号（すな
わち「０」）が、コンデンサ（９２）に記憶されている
場合は、トランジスタ（９０）が「オン」になったとき
に、トランジスタ（８８）は活動状態にはならない。従
って、双方向ＢＬ（７８）上の高信号は、高のまま保持
される。これにより、トランジスタ（９０）が活動状態
になった後の双方向ＢＬ（７８）上の信号は、データと
してコンデンサ（９２）に記憶された信号を反転したも
のとなる。

【００３１】ダイナミックバッファメモリ（４０）のメ
モリセルは、ダイナミックランダムアクセスメモリ（Ｄ
ＲＡＭ）素子である。これらのメモリセルによれば、記
憶されたデータを処理中に破壊すること無く読み取るこ
とができるが、これは、記憶されたデータが、トランジ
スタのゲートにのみ与えられる為である。メモリセルの
この非破壊的特性は、リフレッシュサイクルの頻度を低
減するか、あるいは高速読取りアプリケーションにおい
てはリフレッシュ処理の必要を無くすものである。従っ
てメモリセルを、記憶データのリフレッシュを行なう必
要なく何度も読み取ることができる。しかしながら、デ
ータがメモリセルに長期間にわたって格納されている場
合、ある時点でそのメモリセルのリフレッシュを行なう
必要がある。記憶データは、メモリセル中の記憶データ
の反転信号としてメモリセルから読み取られるので、メ
モリセルに書き戻す信号は、読み取った信号、すなわち
もとの記憶データを反転したものでなければならない。

【００３２】この条件を満たす為に、ダイナミックバッ
ファメモリ（４０）のメモリセルの各々は、図６に示す
センス増幅回路（１０６）のような、対応するセンス増
幅回路に接続している。センス増幅回路は、図３のＲＷ
Ｒ回路（２８）に含まれている。説明の都合上、センス
増幅回路（１０６）はメモリセル（８２）に接続されて
いるものと想定して説明する。センス増幅回路（１０
６）は、弱フィードバックラッチ（１０８）、インバー
タ（１１０）、及びトランジスタ（１１２、１１４、１
１６、１１８）を備える。ラッチ（１０８）は、大型イ
ンバータ（１２０）及びフィードバック（１２４）上の
より小型のインバータ（１２２）から構成される。イン
バータ（１２０、１２２）は、入力ノード（１２６）上
の信号を保持するように動作する。ラッチ（１０８）
は、データバス（１２８）に接続している。データバス
（１２８）は、メモリセル（８２）に記憶されたデータ
の、読み取り処理中における出力経路を提供する。デー
タバス（１２８）は、メモリセル（８２）から図３の制
御ユニット（３２）への出力経路を提供する。BD_gate
信号により制御されるトランジスタ（１１８）は、ラッ
チ（１０８）をデータバス（１２８）に接続する。ラッ
チ（１０８）は、２つの経路（１３２、１３４）のうち
の１つを介して双方向ＢＬ（７８）にも導電的に接続す
ることができる。経路（１３２）は、トランジスタ（１
１４）が、R_gate信号により活動状態にされると導通
し、経路（１３４）は、トランジスタ（１１６）が、制
御書込み可能（ＣＷＥ）信号により活動状態にされると
導通する。第三の経路（１３０）は、トランジスタ（１
１２）が、BLOAD信号により活動状態にされると、双方
向ＢＬ（７８）をＶＤＤに接続する。経路（１３４）上
には、メモリセル（８２）からの検出データをリフレッ
シュ処理の間に元の記憶データへと反転させるインバー
タ（１１０）が含まれている。経路（１３２、１３４）
のうちの１つはまた、双方向ＢＬ（７８）と書込みビッ
トライン（ＷＢＬ）（１３６）との間の接続も提供す
る。ＷＢＬ（１３６）は外部カウンタに接続されて、デ
ジタル計数データを受信する。さらに、ＷＢＬ（１３
６）を、チップ外の外部装置（図示せず）に接続してメ
モリセル（８２）に書き込まれるデータを受信するよう
にすることができる。書き込まれるデータは、チップ外
の外部装置によって修正された、メモリセル（８２）か
らの読み出しデータとすることができる。

【００３３】撮像装置（２２）の画像取り込み処理を図
３から図６を参照して説明する。画像取込処理は、図３
のアレイ（２４）中の各画素（２５）内において同時に
行われる。各画素（２５）は、画像取り込み処理を同じ
方法で行なう。まず、Ｖ_REFが、図４の比較器（３８）
のトランジスタ（５４）のゲートに供給される。その後
ＲＥＳＥＴ信号が、低に設定されて、ＦＤノード（４
４）の電圧が、Ｖ_RESETに、ＷＷＬ（６８）の電圧が、
ＶＤＤにリセットされる。ＷＷＬ（６８）の電圧のＶＤ
Ｄへのリセットは、ＷＷＬ（６８）上の信号が高信号で
あることを意味し、これはダイナミックバッファメモリ
（４０）のメモリセル中の書込みアクセストランジスタ
を活動状態にするものである。次に、ＲＥＳＥＴ信号は
高信号に切り換えられ、ＰＭＯＳトランジスタ（４２、
７０）を「オフ」にし、ＦＤノード（４４）とＷＷＬ
（６８）とを電気的に切り離す。高のＲＥＳＥＴ信号
は、アレイ（２４）中の全ての画素（２５）の可変露光
時間の開始を示す。この間、高のＣＷＥ信号が、図６の
センス増幅回路（１０６）のトランジスタ（１１６）、
並びに、ダイナミックバッファメモリ（４０）のメモリ
セルに対応する他のセンス増幅回路の全ての同じトラン
ジスタに供給される。センス増幅回路（１０６）のトラ
ンジスタ（１１６）及び対応する他のセンス増幅回路中
の同じトランジスタが活動状態になることによって、双
方向ＢＬ（７８）を介してダイナミックバッファメモリ
（４０）と外部カウンタとの間に導電接続が設けられ
る。この導電接続により、外部カウンタからデジタル計
数値を、ダイナミックバッファメモリ（４０）に伝送す
ることが可能となる。外部カウンタは、デジタル計数値
を連続伝送するように露光時間の開始時に起動する。

【００３４】露光時間の開始時においては、ＦＤノード
（４４）の電圧はＶ_REFよりも大きいＶ_RESETとなってい
る。高のＣＬＫ信号により起動する比較器（３８）は、
出力端子（６０）に高信号を供給する。出力端子（６
０）における高信号は、ゲート端子（６６）をアースに
接続するトランジスタ（６４）を「オン」にし、低信号
をゲート端子上に生成する。ゲート端子（６６）上の低
信号は、トランジスタ（７２）を「オン」にはしない。
従って、ＷＷＬ（６８）上の高信号は高のまま保持され
る。ＷＷＬ（６８）上の一貫した高信号は、ダイナミッ
クバッファメモリ（４０）のメモリセル内の書込みアク
セストランジスタの導電状態を保持する。よって、メモ
リセルの記憶コンデンサは、一連のデジタル計数値を外
部カウンタから受信できる状態にある。撮像画素回路
（３４）は、ＦＤノード（４４）の電圧がＶ_REFに降下
するまでこの状態を保持する。

【００３５】露光時間の間、ＦＤノード（４４）の電圧
は、フォトダイオード（３６）が発生する電流に応答し
てＶ_RESETから降下していく。ＦＤノード（４４）の電
圧降下速度は、フォトダイオード（３６）に入射する入
射光強度の関数である。入射光の強度は、対象シーンか
らの放射輝度に応じて変わる。放射輝度が高い場合、フ
ォトダイオード（３６）に入射する光の強度が増大する
為に、フォトダイオード（３６）は大きい電流を発生す
る。大きい電流により、コンデンサ（４６）が放電し、
ＦＤノード（４４）における電圧を低下させる。しかし
ながら、シーンからの放射輝度がより低い場合、フォト
ダイオード（３６）が発生する電流はより小さくなる。
より小さい電流でもコンデンサ（４６）を放電させ、Ｆ
Ｄノード（４４）の電圧を低下させることにはなるが、
しかしその速度はより遅い。

【００３６】ＦＤノード（４４）の電圧がＶ_REFにまで
降下すると、比較器（３８）は、出力端子（６０）に低
信号を生成する。出力端子（６０）における低信号は、
トランジスタ（６４）を非活動状態にし、ＰＭＯＳトラ
ンジスタ（６２）を活動状態にする。トランジスタ（６
２）が活動状態になると、ゲート端子（６６）上の低信
号が高信号に引き上げられる。次に、ゲート端子（６
６）の高信号がトランジスタ（７２）を活動状態にし
て、ＷＷＬ（６８）をアースに接続する。こうして、Ｗ
ＷＬ（６８）上の高信号が低信号に変換され、ダイナミ
ックバッファメモリ（４０）のメモリセル内の書込みア
クセストランジスタを「オフ」にする。書込みアクセス
トランジスタが非活動状態になると、外部カウンタから
伝送された最新のデジタル計数値が「取り込まれる」。
外部カウンタは、更にデジタル計数値を伝送し続ける。
しかしながら、その後のデジタル計数値は、ダイナミッ
クバッファメモリ（４０）に記憶された、取り込まれた
デジタル計数値には影響しない。画像取込処理は、露光
開始時間から事前に決められた時間が経過した後に終了
する。

【００３７】ＣＬＫ信号を、露光時間の開始時点から画
像取り込み処理の終了時点までを通じて高に保つことは
できるが、比較器（３８）が活動状態になることによっ
て生じる電流ドレインによる電力消費を低減する為に、
ＣＬＫ信号を一連のパルスにより構成することもでき
る。ダイナミックバッファメモリ（４０）によるデジタ
ル計数値の受信間隔内の短い期間中に、ＣＬＫ信号が高
になるように、ＣＬＫ信号をデューティーサイクルに同
期させることができる。従って、ＦＤノード（４４）の
電圧は、比較器（３８）が活動状態になるこれらの短い
期間にのみ比較されることになる。デューティーサイク
ルを利用することにより、撮像画素回路（３４）の電力
消費を大幅に低減することができる。例えば、各画素毎
に０．２μＡが必要な場合、１００万画素のセンサアレ
イには２００ｍＡが必要となる。しかしながら、ＣＬＫ
信号を１％のデューティーサイクルに同期させた場合、
必要な電流はたったの２ｍＡで済む。

【００３８】単純な実施態様においては、外部カウンタ
により供給されるデジタル計数値は、線形計数値であ
る。更に、ＦＤノード（４４）の下降電圧と比較する為
に利用されるＶ_REFは一定の信号である。より複雑な実
施態様においては、これらの特長の１つ又は両方が変更
される。露光時間と対象シーンからの放射輝度との間の
関係を変えるために、外部カウンタを非線形クロック周
期で実施することができる。例えば、外部カウンタは、
対数周期を利用して対数デジタル計数値を生成すること
ができる。この場合は、画素が取り込んだデジタル計数
値は、露光時間とは対数関係となり、撮像中のシーンの
放射輝度範囲について、よりバランスのとれたグレイス
ケール解像度が実現する。さらに、Ｖ_REFを非線形信号
として供給することができる。例えば、低放射輝度シー
ンに伴う潜在的に長い露光時間を短縮する為に、Ｖ_REF
信号を時間と共に増加させることができる。

【００３９】図７に、図３の撮像装置（２２）のリフレ
ッシュ処理のタイミング図を示す。リフレッシュ処理に
ついては、図７に加えて図３−図６も参照して説明す
る。まず、アレイ（２４）中の画素（２５）の行が、そ
の行中の各画素におけるメモリセルをリフレッシュする
為に、行デコーダ（２６）により選択される。ｔ＝Ｔ１
の時点において、高のBLOAD信号が、図３のセンス増幅
回路（１０６）中のトランジスタ（１１２）、及び選択
されたアレイの行の各メモリセルに接続した他のセンス
増幅回路中の同じトランジスタに供給される。BLOAD信
号によって制御されるトランジスタが活動状態になる
と、そのメモリセルに関連する双方向ＢＬ（７８）がＶ
ＤＤに接続され、双方向ＢＬは高にプリチャージされ
る。

【００４０】ｔ＝Ｔ２の時点において、BLOAD信号は低
信号に降下し、BLOAD信号によって制御されるトランジ
スタを非活動状態にする。次にｔ＝Ｔ３の時点におい
て、ＲＷＬ（６８）のような読取りワードライン上の信
号が、低信号から高信号に切り換わり、選択されたアレ
イの行中のメモリセルの読取りアクセストランジスタを
オンにする。読取りアクセストランジスタがオンになる
と、各メモリセル中に記憶されたデータは、双方向ＢＬ
（７８）上にプリチャージされた高信号を低信号に引き
下げるか、あるいは、高信号のままにすることができる
ようになる。メモリセルに記憶された高信号（すなわち
「１」）は、双方向ＢＬ上の高信号を低信号に引き下げ
る。しかしながら、メモリセルに記憶された低信号（す
なわち「０」）は、双方向ＢＬ上の高信号を変化させな
い。従って、結果として双方向ＢＬ（７８）上に得られ
る信号は、記憶されたデータを反転した形で表すもので
ある。ｔ＝Ｔ４の時点において、高のR_gate信号が、セ
ンス増幅回路中のトランジスタ（１１４）及び他のセン
ス増幅回路中の同じトランジスタに供給され、双方向Ｂ
Ｌ（７８）をセンス増幅回路の弱フィードバックラッチ
に接続する。弱フィードバックラッチは、双方向ＢＬ
（７８）からの反転信号を保持する。

【００４１】次にｔ＝Ｔ５の時点において、読取りワー
ドライン上の高信号を引下げ、R_gate信号を低信号に切
り換えることにより、読取りアクセストランジスタ及び
R_gate信号によって制御されるトランジスタがオフにさ
れる。ｔ＝Ｔ６の時点において、ＣＷＥ信号が低信号か
ら高信号に切り換えられ、センス増幅回路中のトランジ
スタ（１１６）及びその他の同じトランジスタがオンに
される。弱フィードバックラッチにより保持されていた
反転信号は、センス増幅回路中のインバータ（１１０）
及び他の同じインバータによってメモリセル中に記憶さ
れた元データに一致するように変換される。変換された
信号は、ＣＷＥ信号によって制御されるトランジスタを
オンにすることにより、双方向ＢＬに伝送される。次に
ｔ＝Ｔ７の時点において、ＷＬＡ信号が高信号から低信
号に切り換えられ、図４のＰＭＯＳトランジスタ（７
４）及び選択された画素中の他の同じＰＭＯＳトランジ
スタが「オン」にされる。ＷＬＡ信号によって制御され
るトランジスタが活動状態になると、ＷＷＬ（６８）の
ような書込みワードラインがＶＤＤに接続される。書込
みワードライン上のＶＤＤにより、選択された画素のメ
モリセル中の書込みアクセストランジスタが「オン」に
される。書込みアクセストランジスタが活動状態になる
と、センス増幅回路からの変換された信号をメモリセル
に書込むことができるようになる。

【００４２】ｔ＝Ｔ８の時点において、ＷＬＡは高信号
に切り換えられ、書込みワードラインをＶＤＤから切り
離す。ｔ＝Ｔ９では、ＣＷＥ信号は、ＣＷＥ信号によっ
て制御されるトランジスタをオフにする為に低に引き下
げられ、メモリセルがセンス増幅回路から遮断される。
更に、高のＷＴ信号が、画素中のトランジスタ（７６）
及び他の同じトランジスタに供給され、書込みワードラ
イン上の高信号が引き下げられて、書込みアクセストラ
ンジスタがオフにされる。ｔ＝Ｔ１０では、ＷＴ信号が
低信号に切り換えられ、ＷＴ信号により制御されるトラ
ンジスタが「オフ」にされる。最後に、ｔ＝Ｔ１１にお
いて、リフレッシュサイクルを繰り返すことができる。

【００４３】好適な実施態様では、図３の画素（２５）
は画素対として構成されており、各画素対の２つの画素
によって使用される２つのダイナミックバッファメモリ
を収容するための画素空間を共有するようになってい
る。図８に、好適な実施態様に基づく画素対（１３８）
を示す。画素対（１３８）には、左（側）画素（１４
０）及び右（側）画素（１４２）が含まれる。左画素
（１４０）が上方のダイナミックバッファメモリ（１４
４）を利用し、右画素（１４２）が下方のダイナミック
バッファメモリ（１４６）を利用する。ダイナミックバ
ッファメモリ（１４４）の半分は、左画素（１４０）中
に配置される。ダイナミックバッファメモリ（１４４）
のもう半分は、右画素（１４２）中に配置される。同様
に、ダイナミックバッファメモリ（１４６）も、左右画
素（１４０、１４２）の両方に配置される。この構成に
よれば、画素サイズを最小化することができ、また、バ
ッファメモリに大きいデジタル計数値を格納する為の充
分な記憶能力を持たせることができる。この好適な実施
態様では、読取り及び書込み処理には、アレイ（２４）
中の画素（２５）の行を連続的に選択することと、下方
のダイナミックバッファメモリ及び上方のダイナミック
バッファメモリへのアクセスを交互に行なうことが含ま
れる。この方法によれば、アレイ（２４）中の全ての画
素（２５）をデータの検索又は記憶を行なう為にアクセ
スすることができる。

【００４４】撮像装置（２２）を利用して対象シーンを
撮像する方法を、図９を参照して説明する。ステップ
（１４８）で、対象シーンからの放射輝度に応答して撮
像装置（２２）中の特定の画素内にあるフォトダイオー
ドが光信号を発生する。放射輝度の強さが光信号の大き
さを決定する。ステップ（１５０）で、露光継続時間が
測定され、光信号の相対的な強度が判定される。露光継
続時間は、リセット電圧から基準電圧への露光信号電圧
の一定量の減少により規定されるが、ここで減少速度
は、光信号の大きさに依存する。次に、ステップ（１５
２）で、露光継続時間がデジタル値に変換される。露光
継続時間のデジタル化は、撮像装置（２２）の画素内部
で行われることが望ましい。ステップ（１５４）で、デ
ジタル値がその画素に関連するメモリに記憶される。好
適な実施態様では、メモリは、撮像装置（２２）の画素
アレイ中に設けられている。

【００４５】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。１．画素(25)のアレイ(24)により構成された感光性領域
を有する撮像装置(22)において、各画素が、前記画素へ
の入射光の強度に応じた光信号を発生する光センサ(36)
であって、前記入射光の強度が対象シーンからの放射輝
度に対応することからなる、光センサと、前記光センサ
の可変長露光時間の関数として時間依存性信号を形成す
る為に前記光センサに接続されてそれと関連して動作す
るコンバータ(38,40,68,78)であって、前記可変長露光
時間が、前記光信号の大きさとの数学的関係に基づいた
継続時間長を有し、これにより前記時間依存性信号が、
前記入射光の強度を表わすことからなる、コンバータと
から構成されること。２．前記光信号が、アナログ信号であり、前記コンバー
タ（３８、４０、６８、７８）が、前記アナログ光信号
を受信するように接続されて、前記時間依存性信号をデ
ジタル形式で生成する、上項１に記載の装置。３．前記コンバータ（３８、４０、６８、７８）が、前
記可変長露光時間の前記継続時間長を、前記入射光によ
り発生した事前選択された電圧降下の検出に基づいて決
定する為の回路（３８）を備える、上項１又は２に記載
の装置。４．前記コンバータ（３８、４０、６８、７８）が、積
分信号を基準信号と比較する為に前記光センサに電気的
に結合した比較器（３８）を備えており、前記回路は、
前記積分信号の大きさが前記基準信号の大きさと等しく
なったときに終了信号を発生し、前記積分信号は、前記
光信号の大きさにより規定される変化速度を有すること
からなる、上項１又は２に記載の装置。５．前記時間依存性信号のデジタル値のビットを記憶す
る為に前記コンバータに接続された複数のメモリセル
（８２、８４）を更に含み、前記メモリセルが、対応す
る双方向ビットライン（７８）に電気的に結合してお
り、前記対応する双方向ビットラインの各々が、前記メ
モリセルの１つからそれらの１つへとデータを伝送する
ように構成されていることからなる、上項１、２、３又
は４に記載の装置。６．対象シーンの撮像方法において、イメージセンサ
（２２）の画素領域（２５）においてアナログ形式で光
信号を生成するステップ（１４８）であって、前記光信
号が、前記画素領域で検出された入射光の強度に応じた
ものであることからなる、ステップと、前記入射光の強
度を判定する為に露光時間の継続時間を測定するステッ
プ（１５０）であって、前記露光時間が、前記光信号の
大きさに依存して可変であることからなる、ステップ
と、前記露光時間の継続時間をデジタルデータとしてデ
ジタル化するステップ（１５２）であって、前記デジタ
ルデータを前記イメージセンサのメモリ（４０）に記憶
するステップ（１５４）を含むステップとからなる方
法。７．前記露光時間の前記継続時間長を測定する前記ステ
ップ（１５０）が、消失しうる露光信号の変化を（ノー
ド４４において）モニターするステップを含み、前記変
化が、前記光信号の大きさに依存する減少速度（図２の
３つの線、１６、１８及び２０で示す）を有することか
らなる、上項６に記載の方法。８．前記露光信号の変化を（ノード４４において）モニ
ターする前記ステップが、前記露光信号を基準信号と
（比較器３８により）比較するステップを含み、前記基
準信号が、前記露光時間の終了を規定するために前記露
光信号のしきい値として機能することからなる、上項７
に記載の方法。９．前記露光時間の前記継続時間長をデジタル化する前
記ステップ（１５２）が、複数のデュアルポートメモリ
セル（８２、８４）及び関連する双方向ビットライン
（７８）を使用することを含み、前記双方向ビットライ
ンの各々が、前記デュアルポートメモリセルの１つから
それらの１つへとデータを伝送するように構成されてい
ることからなる、上項６、７又は８に記載の方法。１０．前記露光時間の前記継続時間長をデジタル化する
前記ステップ（１５２）が、前記露光時間の前記継続時
間長をデジタル化するステップを、前記画素領域（２
５）内で実行することを含む、上項６、７、８又は９に
記載の方法。

【００４６】

【発明の効果】本発明によれば、ダイナミックレンジが
高い優れた撮像性能を有し、かつ放射輝度の低い撮像シ
ーンの領域に対しても高い感度を有するイメージセンサ
を提供することができる。

【図面の簡単な説明】

【図１】固定露光時間技術を用いた従来技術の撮像装置
により検出された、シーン区分域からの異なるレベルの
放射輝度を表わす３つの線を示す電圧−時間グラフであ
る。

【図２】可変露光時間技術を用いた本発明に基づく撮像
装置により検出された、シーン区分域からの異なるレベ
ルの放射輝度を表わす３つの線を示す電圧−時間グラフ
である。

【図３】本発明に基づく撮像装置のブロック図である。

【図４】本発明に基づく撮像画素回路の概略図である。

【図５】図４の撮像画素回路に用いられる、双方向ビッ
トラインに結合する本発明に基づく一対のメモリセルの
概略図である。

【図６】本発明に基づくセンス増幅回路の概略図であ
る。

【図７】図４の撮像画素回路のリフレッシュ動作のタイ
ミング図である。

【図８】本発明の好適な実施態様に基づく画素対を示す
ブロック図である。

【図９】本発明に基づく対象シーンの撮像方法を説明す
るフローチャートである。

【符号の説明】

２２撮像装置（イメージセンサ）２４画素アレイ２５画素３６光センサ３８、４０、６８、７８変換器８２、８４メモリセル

フロントページの続き (71)出願人 399117121 395 ＰａｇｅＭｉｌｌＲｏａｄＰａｌｏＡｌｔｏ，ＣａｌｉｆｏｒｎｉａＵ．Ｓ．Ａ. (72)発明者チャールズ・エム・シー・タンアメリカ合衆国カリフォルニア州95051, サンタ・クララ，ビレオ・アベニュー・ 3670

Claims

【特許請求の範囲】

【請求項１】画素(25)のアレイ(24)により構成された感
光性領域を有する撮像装置(22)において、各画素が、前記画素への入射光の強度に応じた光信号を発生する光
センサ(36)であって、前記入射光の強度が対象シーンか
らの放射輝度に対応することからなる、光センサと、前記光センサの可変長露光時間の関数として時間依存性
信号を形成する為に、前記光センサに接続されてそれと
関連して動作するコンバータ(38,40,68,78)であって、
前記可変長露光時間が、前記光信号の大きさとの数学的
関係に基づいた継続時間長を有し、これにより前記時間
依存性信号が前記入射光の強度を表わすことからなる、
コンバータとから構成されること。