CN112866590A - 一种减小图像传感器时序电路误差值的方法 - Google Patents
一种减小图像传感器时序电路误差值的方法 Download PDFInfo
- Publication number
- CN112866590A CN112866590A CN202011632309.4A CN202011632309A CN112866590A CN 112866590 A CN112866590 A CN 112866590A CN 202011632309 A CN202011632309 A CN 202011632309A CN 112866590 A CN112866590 A CN 112866590A
- Authority
- CN
- China
- Prior art keywords
- vrt
- sampling
- image sensor
- gsn
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Abstract
本发明提供一种减小图像传感器时序电路误差值的方法,包括:采样电容、CDSBLK脉冲、CDSSIG脉冲、开关;所述采样电容Cs至少有两个,分别并联在所述开关两端;通过CDSBLK脉冲和CDSSIG脉冲对开关的开合控制,分别对复位值Vblk和信号值Vsig采样。本发明提出的采样电容结构可以应用于任何有源像素阵列,不需要更改时序。因此,本发明减轻了由可用制造工艺引起的电路元件变化引起的固定模式噪声,可实现的电路模拟将允许生产具有与CCD器件相当的图像质量的CMOS有源像素传感器。
Description
技术领域
本发明涉及有源像素图像传感器,尤其涉及减小图像传感器时序电路误差值的方法。
背景技术
图像传感器是通过将光转换为电信号来检测和传送图像信息的传感器。虽然电荷耦合器件(CCD)因其高质量输出和高动态范围而广受欢迎,但互补金属氧化物半导体(CMOS)技术由于其高抗噪性、低静电功耗低和成本低,已在许多消费应用中取代其他图像传感器技术。在典型的CMOS图像传感器中,存在二维(2D)像素阵列,并且每个像素包括光电检测器和有源放大器。影响每个像素的光导致电荷累积在像素上,并且读取累积的电荷并将其传送到信号处理电路。然后,在作为电压信号输出之前,可以通过每个像素处的各个放大器放大累积的电荷。CMOS图像传感器和其他有源像素图像传感器,广泛用于视频分析应用,例如,在采用机器视觉的系统中,或在智能城市和智能建筑中,依靠高质量的图像对比度来提高可靠性检测场景中不同对象的边缘。
众所周知,与需要特殊制造设备的CCD图像传感器相比,有源像素图像传感器具有可以通过常规CMOS技术将其制成单芯片的优点。由于需要的电源范围不同,因此需要使用多个芯片。但是,有源像素CMOS传感器产生的图像质量比CCD器件差。原因之一是存在固定图案噪声(FPN),其中包括像素到像素FPN和垂直FPN。当使用双重采样(有时称为相关双重采样)来减少其他噪声源时,FPN尤其存在。
图1示出了已知的5T像素阵列的一个像素10。每个像素包括光电二极管12和晶体管M1,M2,M3,M4。M1是传输晶体管,控制信号是TX;M2是浮动节点复位晶体管,控制信号是RESET;M3是源跟随缓冲器放大器;M4是选择晶体管,控制信号是READ;M5是二极管复位晶体管,控制信号是RST_GS。VRT上提供复位电压。
在本实施例中,每列提供复位电压VRT。每一列都有一个输出电路14,逐行连接到列Vx,并包括双采样电容器Cs。一个电流源通过像素源跟随缓冲器放大器M3汲取电流Ibias。
图2示出了在常规卷帘快门曝光模式下操作该电路所需的时序。当RST_LG为高电平时,二极管复位晶体管M5开启,将像素10的光电二极管12复位为参考电压VRT,然后RST_LG变为低电平,二极管复位晶体管M5关闭,光生电流积分到光电二极管12的电容上。在一定的曝光时间后,通过复位脉冲将浮动节点电压Vpix复位为高电平,将像素10的浮动节点电压Vpix周期性地复位为参考电压VRT。读信号READ变为高电平,信号CDSBLK产生脉冲,所连接的采样电容Cs采样到复位值,将源极跟随器输出(VRT-Vgsn)采样为Vblk,其中Vgsn是晶体管M3的栅极-源极电压差。TX再次变为高电平,传输晶体管再次开启,将光电二极管12积累的电荷转移到浮动节点,得到浮动节点电压Vpix,然后TX变为低电平,关闭传输晶体管,并通过脉冲CDSSIG进行第二次采样,所连接的采样电容Cs采样到信号值,将源极跟随器输出(Vpix-Vgsn)采样为Vsig。然后,其余的读出电路(未示出)处理差分信号Vdiff=(Vblk-Vsig)=(VRT-Vpix)。
差分信号Vdiff消除了由于晶体管M3中的Vth的变化而引起的像素之间的Vgsn的工艺变化,其中Vth为阈值电压。为了使传感器的光敏面积最大,像素中使用的晶体管接近于制造工艺所允许的最小尺寸。已知Vth变化与栅极面积的平方根成反比。列电路元件的布局通常是在与像素尺寸匹配的节距内完成的,在当前的半导体工艺中,通常约为59μm。这种布局的密度意味着在采样电容Cs的顶板之间不可避免地会有一些寄生电容。该寄生电容在图1中表示为Cp。现在分析寄生电容CP对采样电压的影响。
假设在CDSSIG和CDSBLK脉冲出现之前的某个时间,Vsig和Vblk被预充电到电压Vp。
在CDSBLK阶段,Vblk电压变为(VRT-V gsn)。电容Cp上的电压阶跃为(VRT-Vgsn-Vp)。Vsig上的最终电压为Vsig=Vp+Cp/Cs(VRT-Vgsn-Vp)。
CDSSIG脉冲使Vsig达到(Vpix-Vgsn)施加到电容Cp的电压阶跃为(Vpix-Vgsn-Vp-Cp/Cs(VRT-Vgsn-Vp)),忽略Cp/Cs的平方中的项,这导致Vblk的顶板变为电压:Vblk=VRT-Vgsn+Cp/Cs(Vpix-Vgsn-Vp)
差分信号Vdiff为Vdiff=(Vblk-Vsig)=VRT-Vpix+Cp/Cs(Vpix-Vgsn-Vp),误差项Cp/CsVgsn取决于工艺的分布高达几毫伏,取决于布局和Vt传播。这有助于像素到像素FPN的建立,这一点很重要。此外,如果Vp在各列之间变化,则垂直FPN可能由Cp/Cs Vp项产生。
发明内容
针对上述问题,本发明提出了一种减小图像传感器时序电路误差值的方法,减小了普通时序产生的误差信号值。
本发明提供一种减小图像传感器时序电路误差值的方法,包括:采样电容、CDSSIG脉冲、开关;所述采样电容Cs至少有两个,分别并联在所述开关两端;-通过CDSSIG脉冲对开关的开合控制,分别对复位值Vblk和信号值Vsig采样。
优选地,还包括:像素、复位晶体管M5;所述像素的光电二极管复位参考电压为VRT;所述双采样电容预存电压为VRT-Vgsn
优选地,所述开关闭合时,进行第一次采样;采样复位值Vblk,此时寄生电容Vsig节点悬浮,电荷为零;此时Vsig电压为
(VRT-Vgsn)
优选地,所述开关打开时,进行第二次采样;所连接的采样电容Cs采样到信号值Vsig,Cp端的电压阶跃为
(Vpix-Vgsn)-(VRT-Vgsn)=Vpix-VRT
优选地,误差值被转为Vblk,
Vblk=VRT-Vgsn+Cp/Cs(Vpix-VRT)
优选地,还包括处理误差信号Vdiff的读出电路
Vdiff=(Cs-Cp)/Cs(VRT-Vpix)
本发明能够得到以下有益效果:
本发明提出的采样电容结构可以应用于任何有源像素阵列,不需要更改时序。因此,本发明减轻了由可用制造工艺引起的电路元件变化引起的固定模式噪声,可实现的电路模拟将允许生产具有与CCD器件相当的图像质量的CMOS有源像素传感器。且相比于普通时序产生的差分信号值,误差减小。
附图说明
图1是传统5T图像传感器的部分示意图;
图2是图1传统图像传感器电路现有技术操作的时序图;
图3是本发明的一种有源像素传感器的实施例结构图。
其中附图标记为:
光电二极管12、传输晶体管M1,控制信号TX、浮动节点复位晶体管M2、控制信号RESET、源跟随缓冲器放大器M3、选择晶体管M4、控制信号READ、二极管复位晶体管M5、控制信号RST_GS、复位电压VRT。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,而不构成对本发明的限制。
下面将对本发明提供的一种减小图像传感器时序电路误差值的方法进行详细说明。
本发明提供一种有源像素图像传感器,其特征在于,包括:采样电容、CDSBLK脉冲、CDSSIG脉冲、开关;所述采样电容Cs至少有两个,分别并联在所述开关两端;通过CDSBLK脉冲和CDSSIG脉冲对开关的开合控制,分别对复位值Vblk和信号值Vsig采样。无需改变时序,即可减小时序产生的误差信号值。
本发明通过改变采样电容Cs的位置来减轻这个问题。改变采样电容位置后,当采复位值Vblk时,CDSSIG控制的开关闭合,可以使得寄生电容一端悬浮,电容不会充电。这样就可以使Vblk不会影响采信号值的电容存储的电荷。当采信号值时,CDSSIG控制的开关打开,寄生电容两端的电压不同,引起电荷变化,进而影响Vblk,最后Vblk和Vsig相减,所得的差分信号相比现有技术会,误差会减小。
如图3所示的实施例,当RST_LG为高电平时,二极管复位晶体管M5开启,将像素10的光电二极管12复位为参考电压VRT,然后RST_LG变为低电平,二极管复位晶体管M5关闭,光生电流积分到光电二极管12的电容上
在一定的曝光时间后,通过复位脉冲RESET将浮动节点电压Vpix复位为高电平,将像素10的浮动节点电压Vpix周期性地复位为参考电压VRT。读信号READ变为高电平,CDSBLK脉冲将两个采样电容Cs均预先充电到(VRT-Vgsn)。此时由于寄生电容Cp上电荷为零,且由于CDSSIG为低电平,其控制的传输管关断,Vsig节点悬浮,所以Vsig电压为
(VRT-Vgsn)
TX再次变为高电平,传输晶体管再次开启,将光电二极管12积累的电荷转移到浮动节点,得到浮动节点电压Vpix,然后TX变为低电平,关闭传输晶体管,并通过脉冲CDSSIG进行第二次采样,所连接的采样电容Cs采样到信号值,将源极跟随器输出(Vpix-Vgsn)采样为Vsig。Cp上的电压阶跃现在为(Vpix-Vgsn)-(VRT-Vgsn)=Vpix-VRT。该误差被转换为Vblk,为Vblk=VRT-Vgsn+Cp/Cs(Vpix-VRT)。
然后,其余的读出电路(未示出)处理差分信号Vdiff=(Cs-Cp)/Cs(VRT-Vpix)。这代表了整个图像的小增益误差,而不是FPN,相比于原时序产生的差分信号值,误差减小。
本发明提出的采样电容结构可以应用于任何有源像素阵列,不需要更改时序。因此,本发明减轻了由可用制造工艺引起的电路元件变化引起的固定模式噪声,可实现的电路模拟将允许生产具有与CCD器件相当的图像质量的CMOS有源像素传感器。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
以上本发明的具体实施方式,并不构成对本发明保护范围的限定。任何根据本发明的技术构思所作出的各种其他相应的改变与变形,均应包含在本发明权利要求的保护范围内。
Claims (6)
1.一种减小图像传感器时序电路误差值的方法,其特征在于,包括:采样电容、CDSBLK脉冲、CDSSIG脉冲、开关;所述采样电容Cs至少有两个,分别并联在所述开关两端;通过CDSBLK脉冲和CDSSIG脉冲对开关的开合控制,分别对复位值Vblk和信号值Vsig采样。
2.如权利要求1所述的减小图像传感器时序电路误差值的方法,其特征在于,还包括:像素、复位晶体管M5;所述像素的光电二极管复位参考电压为VRT;所述双采样电容预存电压为VRT-Vgsn。
3.如权利要求2所述的减小图像传感器时序电路误差值的方法,其特征在于,所述开关闭合时,进行第一次采样;采样复位值Vblk,此时寄生电容Vsig节点悬浮,电荷为零;此时Vsig电压为(VRT-Vgsn)。
4.如权利要求3所述的减小图像传感器时序电路误差值的方法,其特征在于,所述开关打开时,进行第二次采样;所连接的采样电容Cs采样到信号值Vsig,Cp端的电压阶跃为(Vpix-Vgsn)-(VRT-Vgsn)=Vpix-VRT。
5.如权利要求4所述的减小图像传感器时序电路误差值的方法,其特征在于,误差值被转为Vblk,
Vblk=VRT-Vgsn+Cp/Cs(Vpix-VRT)。
6.如权利要求5所述的减小图像传感器时序电路误差值的方法,其特征在于,还包括处理误差信号Vdiff的读出电路
Vdiff=(Cs-Cp)/Cs(VRT-Vpix)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011632309.4A CN112866590B (zh) | 2020-12-31 | 2020-12-31 | 一种减小图像传感器时序电路误差值的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011632309.4A CN112866590B (zh) | 2020-12-31 | 2020-12-31 | 一种减小图像传感器时序电路误差值的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112866590A true CN112866590A (zh) | 2021-05-28 |
CN112866590B CN112866590B (zh) | 2022-08-16 |
Family
ID=75999965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011632309.4A Active CN112866590B (zh) | 2020-12-31 | 2020-12-31 | 一种减小图像传感器时序电路误差值的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112866590B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114189638A (zh) * | 2021-12-03 | 2022-03-15 | 二十一世纪(北京)微电子技术有限公司 | 一种卷帘快门的行扫描电路、图像传感器和电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040027470A1 (en) * | 2002-04-05 | 2004-02-12 | Stmicroelectronics Ltd | Active-pixel image sensors |
US20140085117A1 (en) * | 2012-09-21 | 2014-03-27 | Analog Devices, Inc. | Sampling circuit, a method of reducing distortion in a sampling circuit, and an analog to digital converter including such a sampling circuit |
CN104836966A (zh) * | 2015-04-20 | 2015-08-12 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种cmos图像传感器列缓冲器信号完整性优化电路及其方法 |
US20150263710A1 (en) * | 2014-03-14 | 2015-09-17 | Samsung Electronics Co., Ltd. | Sampling period control circuit capable of controlling sampling period |
CN108337460A (zh) * | 2018-04-23 | 2018-07-27 | 昆山锐芯微电子有限公司 | 图像传感器的读出电路 |
CN111327848A (zh) * | 2020-02-24 | 2020-06-23 | 上海集成电路研发中心有限公司 | 读出电路结构及其工作时序控制方法 |
-
2020
- 2020-12-31 CN CN202011632309.4A patent/CN112866590B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040027470A1 (en) * | 2002-04-05 | 2004-02-12 | Stmicroelectronics Ltd | Active-pixel image sensors |
US20140085117A1 (en) * | 2012-09-21 | 2014-03-27 | Analog Devices, Inc. | Sampling circuit, a method of reducing distortion in a sampling circuit, and an analog to digital converter including such a sampling circuit |
US20150263710A1 (en) * | 2014-03-14 | 2015-09-17 | Samsung Electronics Co., Ltd. | Sampling period control circuit capable of controlling sampling period |
CN104836966A (zh) * | 2015-04-20 | 2015-08-12 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种cmos图像传感器列缓冲器信号完整性优化电路及其方法 |
CN108337460A (zh) * | 2018-04-23 | 2018-07-27 | 昆山锐芯微电子有限公司 | 图像传感器的读出电路 |
CN111327848A (zh) * | 2020-02-24 | 2020-06-23 | 上海集成电路研发中心有限公司 | 读出电路结构及其工作时序控制方法 |
Non-Patent Citations (1)
Title |
---|
刘芳园: "基于CMS的低噪声图像传感器读出电路的设计与研究", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114189638A (zh) * | 2021-12-03 | 2022-03-15 | 二十一世纪(北京)微电子技术有限公司 | 一种卷帘快门的行扫描电路、图像传感器和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN112866590B (zh) | 2022-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6977363B2 (en) | Correlated double sampling circuit and CMOS image sensor including the same | |
US6215113B1 (en) | CMOS active pixel sensor | |
US7349018B2 (en) | CMOS image sensor and method for operating a CMOS image sensor in a weak inversion mode with increased dynamic range | |
KR100834424B1 (ko) | 이미지 센서 | |
US7595827B2 (en) | Imaging device | |
EP0757475B1 (en) | Solid-state image sensing device with common output line | |
US7697051B2 (en) | Image sensor with pixels having multiple capacitive storage elements | |
US5965871A (en) | Column readout multiplexer for CMOS image sensors with multiple readout and fixed pattern noise cancellation | |
US20130256510A1 (en) | Imaging device with floating diffusion switch | |
US20020018131A1 (en) | Image pickup apparatus | |
US7133074B1 (en) | Image sensor circuits including sampling circuits used therein for performing correlated double sampling | |
US20060061675A1 (en) | Read-out circuit of image sensor | |
US6952004B2 (en) | Image sensor with capacitive amplifier and associated methods | |
CN112004037B (zh) | 图像传感器像素结构 | |
JPH11164210A (ja) | 動き検出用固体撮像装置 | |
KR20090121356A (ko) | 화상 센서 판독 방법 및 디지털 카메라의 화상 센서 판독 방법 | |
KR20010109157A (ko) | Mos 기반 이미지 센서 및 이를 위한 흑 레벨 신호를형성하는 방법 | |
CA2350416A1 (en) | Image sensor with correlated double sampling technique using switched-capacitor technology | |
CN112866590B (zh) | 一种减小图像传感器时序电路误差值的方法 | |
US7253837B2 (en) | Active-pixel image sensors | |
EP3871407B1 (en) | Ultra-high dynamic range cmos sensor | |
US20040233304A1 (en) | Solid-state image sensing device | |
US7372489B2 (en) | Signal processing circuit and solid-state image pickup device | |
CN112004038B (zh) | 图像传感器像素结构 | |
US7675562B2 (en) | CMOS image sensor including column driver circuits and method for sensing an image using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Office Buildings 1 and 5, Phase I, Optoelectronic Information Industry Park, No. 7691 Ziyou Road, Changchun Economic and Technological Development Zone, Jilin Province, 130000 Patentee after: Changchun Changguang Chenxin Microelectronics Co.,Ltd. Address before: No. 588, Yingkou Road, Jingkai District, Changchun City, Jilin Province, 130033 Patentee before: Changchun Changguangchenxin Optoelectronics Technology Co.,Ltd. |