JP2833729B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2833729B2 JP2833729B2 JP4196145A JP19614592A JP2833729B2 JP 2833729 B2 JP2833729 B2 JP 2833729B2 JP 4196145 A JP4196145 A JP 4196145A JP 19614592 A JP19614592 A JP 19614592A JP 2833729 B2 JP2833729 B2 JP 2833729B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- potential
- electrode region
- solid
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
に光電変換された信号電荷を増幅して出力する増幅型の
光電変換素子を用いた固体撮像装置に関するものであ
る。
換された信号電荷を増幅して出力する増幅型の光電変換
素子が検討されており、その一つに単位画素がバイポー
ラトランジスタと同様な構成を有し、制御電極領域とな
るベースに光照射により生成された電荷を蓄積し、主電
極領域となるエミッタから増幅された信号を出力する光
電変換素子(以下、バイポーラ型センサという)を用い
た固体撮像装置がある。
た固体撮像装置の光電変換部及び信号読出部の回路構成
図である。
(等価的にバイポーラトランジスタ)、2はバイポーラ
型センサ1のベース電位を制御するための容量、3はバ
イポーラ型センサ1のベース電位をリセットするための
pMOSトランジスタであり、バイポーラ型センサ1、
容量2、pMOSトランジスタ3で1つの単位画素が構
成される。4は垂直出力線、5は水平駆動線、6は垂直
出力線4をリセットするためのMOSトランジスタ、7
は画素からの出力信号を蓄積するための容量、8は画素
からの出力を容量7へ転送するためのMOSトランジス
タ、9は水平出力線、10は容量7の出力を水平出力線
9へ転送するためのMOSトランジスタ、11は垂直シ
フトレジスタに選択されて、駆動パルスを画素へ印加す
るためのバッファ用のMOSトランジスタ、12はセン
サ出力を出すプリアンプ、13はMOSトランジスタ6
のゲートにパルスを印加するための入力端子、14はM
OSトランジスタ8のゲートにパルスを印加するための
入力端子、15は駆動パルスをMOSトランジスタ11
に印加するための入力端子、16は出力端子である。
作を説明するためのタイミングチャートである。
されるパルスφVCをハイレベルに維持したまま、入力端
子14に入力されるパルスφT をハイレベルとし、MO
Sトランジスタ8をON状態とすると、垂直出力線4は
MOSトランジスタ6を通してGNDに固定されている
ため、容量7もGNDにリセットされる。
OSトランジスタ6をOFF状態とし、垂直出力線4及
び容量7をフローティングとする。この状態で入力端子
15に入力されるパルスφR をハイレベルにすると、容
量2を通してバイポーラ型センサ1のベース電位が持ち
上げられて、光キャリアが蓄積されたベース領域のベー
ス電位に対応した電位の信号がエミッタに出力される。
R をミドルレベル、パルスφVCをハイレベルとした後、
パルスφR をロウレベルとすると、pMOSトランジス
タ3がON状態となり、バイポーラ型センサ1のベース
が接地される。パルスφR のレベルがロウレベルをへて
ハイレベルになると、バイポーラ型センサ1のベース−
エミッタ間が順バイアス状態となり、ベース電流によっ
てベース電位は下がってゆく。
ルレベルになると、容量2を通した容量カップリングに
よりベース電位は下がり、エミッタ−ベース間は逆バイ
アスになり、光キャリアの蓄積が開始される。
ット、蓄積開始という一連の動作は選択されたライン毎
に順に行われる。
るバイポーラ型センサのベースに蓄積した光キャリアを
増幅して読み出すことができるために、読み出し回路系
のノイズに影響されにくいという長所を有している。
構成の固体撮像装置として、スチルビデオ用等に用いる
ことができる、全画素が一度にリセットされるタイプの
ものがある。
固体撮像装置の光電変換部及び信号読出部の回路構成図
である。なお、図10の固体撮像装置と同一構成部材に
ついては同一符号を付して説明を省略し、構成の異なる
構成部材のみ説明するものとする。
セットするためのMOSトランジスタ、33は画素S
(バイポーラ型センサ1、容量COX2、PMOSトラン
ジスタ3から成る)のクランプ動作を行うために、PM
OSトランジスタのソース電位を設定するエミッタフォ
ロワ回路、34はエミッタフォロワ回路33のベース電
位を設定するためのPMOSトランジスタ、35はPM
OSトランジスタ34のゲートにパルスを印加するため
の端子である。
明する。
を加えてPMOSトランジスタ34をON状態とし、エ
ミッタフォロワ回路33の出力を正電位にする。このエ
ミッタフォロワ回路33の出力は画素SのPMOSトラ
ンジスタ3のソースに接続しており、ソース電位がゲー
ト電位に比べて、PMOSトランジスタ3を十分ON状
態にするほど高くなれば、PMOSトランジスタ3を通
して、画素のバイポーラ型センサ1のベースにホールが
注入される。次に端子35にHighレベルのパルスを
加えて、PMOSトランジスタ34をOFF状態とし、
エミッタフォロワ回路33の出力をGNDとする。この
時、端子13にHighレベルのパルスを加えてMOS
トランジスタ6をON状態とし、垂直出力線4をGND
とする(ここまでを第1リセットと呼ぶ)。
タを駆動し、また端子15に画素のリセットパルスを印
加することで、各行毎に順次画素のリセットを行い、す
べての画素のバイポーラ型センサ1のベースを一定電
位、かつ逆バイアスにする(ここまでを第2リセットと
呼ぶ)。
端子13にLowレベルのパルスを加えて、MOSトラ
ンジスタ6をOFF状態にし、垂直シフトレジスタの出
力によって選択された行毎に、読み出しパルスを端子1
5から印加し、MOSトランジスタ8を通して、蓄積容
量7に信号出力を蓄積する。蓄積容量7に蓄積された信
号出力は、水平シフトレジスタによって選択された転送
用のMOSトランジスタ10を通して水平出力線9に転
送され、プリアンプ12を通して出力端子16から出力
される。
1の課題について説明する。
ジスタにより水平ライン毎に順次読み出し、リセット、
電荷蓄積の各動作が行われるため、リセット動作、読み
出し動作に時間を要すると、垂直シフトレジスタによる
走査も遅くなり、一の水平ラインの電荷蓄積の開始,終
了時間と、次の水平ラインの電荷蓄積の開始,終了時間
とのずれが大きくなる。ここで、読み出し動作において
は、信号を蓄積容量7に転送し、プリアンプ12を通し
て読み出す動作に一定時間を要し、従って垂直シフトレ
ジスタによる走査にも一定時間を要することとなってい
た。
ような光を検知し、その時のフィールド画像情報を得る
というような場合、各ラインの蓄積期間と光の点灯期間
との重なり期間が各ラインで異なってしまうため、点灯
光のセンサへの入射強度がどのラインでも仮に同じであ
っても、ライン毎に点灯光の信号電荷量が異なってくる
という課題が生じていた。
明する。
バイアス蓄積動作をするため、2次元センサを測光用と
して使う時にしばしば要求される、どのくらいの最大光
量がセンサのどの位置に当たっているかという情報を信
号蓄積時に得るという機能を持たないという課題があっ
た。
置は、上記第1の課題を解決するものであり、光エネル
ギーを受けることにより生成される電荷を蓄積し、該電
荷を増幅して垂直出力線に出力する光電変換画素を複数
行配列した光電変換部を有する固体撮像装置において、
前記光電変換部からの信号を蓄積するアンプを含む信号
蓄積セルを配列した信号蓄積部と、前記光電変換部から
の信号を前記垂直出力線を介して前記信号蓄積部に転送
する転送手段と、前記信号蓄積セルの信号を前記アンプ
を介して水平出力線に読み出す読出手段と、を有し、前
記信号蓄積セルは、少なくとも前記光電変換部内の光電
変換画素数と同じ数を有することを特徴とする。
ーを受けることにより生成される電荷を蓄積し、該電荷
を増幅して出力する光電変換画素を複数個配列してな
り、トランジスタを有する信号蓄積セルを配列した信号
蓄積部と、前記光電変換画素の信号を、前記信号蓄積セ
ルの制御電極領域に制御電圧として転送する転送手段
と、前記信号蓄積セルのトランジスタの第一の主電極領
域から信号を出力する読み出し手段と、を備えた固体撮
像装置であって、 前記転送手段は、前記光電変換画素の
信号を低インピーダンスで電圧値として前記トランジス
タの第一の主電極領域に出力する手段と、前記トランジ
スタの制御電極領域を第一の主電極領域よりも電位の高
いフローティング状態にする手段とを備え、流れる制御
電極領域電流によって、制御電極領域の電位を第一の主
電極領域の電位より一定電圧分だけ高い電位に規定する
ことで、前記信号蓄積セルの制御電極領域に信号を転送
するものである。
課題を解決するものであり、第一導電型の半導体からな
る制御電極領域、及び前記第一導電型とは異なる第二導
電型 の半導体からなる第一及び第二の主電極領域を有
し、光エネルギーを受けることにより生成される電荷を
前記制御電極領域に蓄積可能なトランジスタと、前記制
御電極領域と容量結合された電極と、を有する2次元マ
トリックス状に配置された画素を備えるとともに、該電
極の電位を制御することで、前記制御電極領域の電位を
前記第一の主電極領域に対して順方向にバイアスし、蓄
積された電荷に応じた信号を前記第一の主電極領域から
出力する読み出し手段を備えた固体撮像装置において、
前記制御電極領域に電荷を蓄積している期間に、蓄積さ
れた電荷に応じた信号が前記第一の主電極領域から出力
されるように、前記電極の電位を設定する電位設定手段
と、該期間に前記第一の主電極領域から出力された出力
を検知する第1の検知手段と、前記電極の電位を検知す
る第2の検知手段と、を設け、一方向に配列された画素
の第一の主電極領域を列毎に共通接続して前記第1の検
知手段に接続し、他の一方向に配列された画素の容量結
合された電極を行毎に共通接続して前記第2の検知手段
に接続し、共通接続された電極の電位を所定の電位とし
た後に該電極を浮遊状態とし、前記制御電極領域に電荷
を蓄積している期間に、蓄積された電荷に応じた信号を
前記第一の主電極領域から出力して前記第1の検知手段
で検知するとともに、電荷蓄積に伴い容量を介して変動
する電極電位を前記第2の検知手段で検知したものであ
る。
課題を解決するものであり、第一導電型の半導体からな
る制御電極領域、及び前記第一導電型とは異なる第二導
電型の半導体からなる第一及び第二の主電極領域を有
し、光エネルギーを受けることにより生成される電荷を
前記制御電極領域に蓄積可能なトランジスタと、前記制
御電極領域と容量結合された電極と、を有する画素を備
えるとともに、該電極の電位を制御することで、前記制
御電極領域の電位を前記第一の主電極領域に対して順方
向にバイアスし、蓄積された電荷に応じた信号を前記第
一の主電極領域から出力する読み出し手段を備えた固体
撮像装置において、前記電極の電位を検知する検知手段
を設け、前記制御電極領域に電荷を蓄積している期間に
前記電極を浮遊状態とし、電荷蓄積に伴い容量を介して
変動する電極電位を該検知手段で検知したことを特徴と
する。
課題を解決するものであり、第一導電型の半導体からな
る制御電極領域、及び前記第一導電型とは異なる第二導
電型の半導体からなる第一、第二、第三の主電極領域を
有し、光エネルギーを受けることにより生成される電荷
を前記制御電極領域に蓄積し、第一及び第二の主電極領
域から蓄積された電荷に応じた信号を出力するトランジ
スタを備えた画素を2次元マトリックス状に配置し、各
列に画素の第一の主電極領域と接続する第一の出力線、
及び各行に画素の第二の主電極領域と接続する第二の出
力線を設けるとともに、各列の第1の出力線の出力を検
知する第1の検知手段と、各行の第2の出力線の出力を
検知する第2の検知手段とを設け、光信号蓄積中に蓄積
電荷量に応じた第1及び第2の出力線の出力を第1及び
第2の検出手段によって検知することを特徴とする。
変換部とは別領域に、トランジスタを光電変換部のセル
数分だけ信号蓄積部として設け、この信号蓄積部セルの
制御電極領域に光電変換部セルの信号を移して蓄積し、
保持、又、読み出しができるようにしたものである。こ
のような構成によれば、信号を蓄積容量に転送し、プリ
アンプを通してような読み出す動作は、光電変換部の動
作とは独立して行うことができる。
域に電荷を蓄積している期間に、制御電極領域と容量結
合された電極を浮遊状態として、該制御電極領域の電荷
蓄積に伴い容量を介して変動する電極電位を検知手段で
検知することで、画素が受けている光量を検出すること
ができるようにしたものである。
作前に制御電極領域と容量結合された電極をある一定電
位に設定して画素のトランジスタの制御電極領域の電位
を上げておき、蓄積動作時には画素の第一の主電極領域
をフローティングとし、強い光が照射された画素の第一
の主電極領域から流れる電流を検知することにより、蓄
積動作の最中に、最大照射光の強度、及びその位置を検
出することができるようにしたものである。
画素の出力側から光量を検知するのに対し、本発明第4
の固体撮像装置は、画素の制御電極領域の電位を制御す
る電極側(制御信号入力側)から光量を検知するもので
あり、両発明を2次元マトリックス上に配設された画素
を有する固体撮像装置に適用し、一方向に配列された画
素の第一の主電極領域を列毎に共通接続して本発明の参
考例の固体撮像装置に係る検知手段に接続し、他の一方
向に配列された画素の容量結合された電極を行毎に共通
接続して本発明第4の固体撮像装置に係る検知手段に接
続すれば、2次元マトリックス上に配設された画素の中
で、最大の光量を受けている画素の座標位置を知ること
ができる。この構成が本発明第3の固体撮像装置であ
る。
電荷に応じた信号を読み出す主電極領域を二つ設け、各
列に画素の第一の主電極領域と接続する第一の出力線、
及び各行に画素の第二の主電極領域と接続する第二の出
力線を設け、各列の第1の出力線の出力を検知する第1
の検知手段と、各行の第2の出力線の出力を検知する第
2の検知手段とを設け、光信号蓄積中に蓄積電荷量に応
じた第1及び第2の出力線の出力を第1及び第2の検出
手段によって検知することで、2次元マトリックス上に
配設された画素の中で、最大の光量を受けている画素の
座標位置を知るようにしたものである。
詳細に説明する。
について説明する。
に用いる光電変換素子は増幅型の光電変換素子であれば
よく、特にバイポーラ型センサに限定されるものではな
い。 〔実施例1〕 図1は本発明第1及び第2の固体撮像装置の第1実施例
の光電変換部及び信号読出部の回路構成図である。な
お、本実施例では簡易化のため4画素分のみ示したが、
かかる画素数に限定されないことは勿論である。図10
の固体撮像装置と同一構成部材については同一符号を付
して説明を省略する。
れバイポーラトランジスタ、容量、pMOSトランジス
タで、バイポーラ型センサ1,容量2,pMOSトラン
ジスタ3と同じ構成で1つのセルが形成される。24
は、バイポーラトランジスタ21のエミッタに接続する
垂直出力線、25はバイポーラトランジスタ21のベー
ス電位を容量22を介して制御するための水平駆動線、
17は垂直シフトレジスタに選択されて駆動パルスをセ
ルへ印加するためのバッファ用のMOSトランジスタ、
18は駆動パルスφW をMOSトランジスタ17に印加
するための入力端子、26は垂直出力線4の電位を制御
するためのMOSトランジスタ、27はMOSトランジ
スタ26のゲートにパルスを印加するための入力端子、
28はMOSトランジスタ26のソースに、GNDより
も高い正レベルの電位を供給するための電源端子、29
はそのベースが垂直出力線4と接続し、そのエミッタが
垂直出力線24と接続するバイポーラトランジスタ、3
1はソースがGNDと接続し、ドレインが垂直出力線2
4と接続するMOSトランジスタ、32はMOSトラン
ジスタ31のゲートにパルスを印加するための端子、3
3はエミッタフォロワ回路で、そのエミッタ出力は光電
変換セル、蓄積セルにおいて左右に設けられているpM
OSトランジスタ3,23のドレインと共通に接続され
る。34は、そのソースがエミッタフォロワ回路33の
ベースに接続するpMOSトランジスタ、35はpMO
Sトランジスタ34のゲートにパルスを印加するための
端子、36はpMOSトランジスタ34を通してエミッ
タフォロワ回路33のベースに正電位を供給するための
電源端子である。
行なうために各パルス端子に供給されるパルスタイミン
グチャートを示す。まず端子35に印加するパルスがL
owレベルとなってエミッタフォロワ回路33のベース
が電源端子36の正電位に固定されることにより、画素
を構成するpMOSトランジスタの周辺ソース部が正電
位となる。これより、pMOSトランジスタ3,23の
すべてが導通状態となり、バイポーラ型センサ1,バイ
ポーラトランジスタ21のすべてのベースがエミッタフ
ォロワ回路33の出力と同じ正電位となる。次に端子1
3,32に印加されるパルスがHighレベルとなるこ
とで、垂直出力線4,24に接続するすべてのエミッタ
電位が接地され、バイポーラ型センサ1,バイポーラト
ランジスタ21のベース電位はVBE程度、つまり約0.
6V程度にまで下げられる。ここまでをクランプ動作と
呼ぶ。
ghレベルとして垂直出力線4を電源端子28の電源電
位に固定し、この状態で端子15に印加するパルスをH
ighレベルとし、垂直シフトレジスタIで選択された
水平駆動線5がHighレベルになると、容量2の容量
カップリングによって選択されたラインのバイポーラ型
センサ1のベース電位は正方向に押し上げられるがエミ
ッタ電位は電源端子28の電源電位に固定されているの
で、流れるベース電流によりベース電位はある一定レベ
ルにまで下がってゆく。端子15に印加するパルスがL
owレベルになると容量2を通した容量カップリングに
よりベース電位は、エミッタ電位よりも下がり、光キャ
リアの蓄積が開始される。ここまでをリセット動作と呼
ぶが、このリセット動作は、垂直シフトレジスタIによ
って順次選択された行で行われる。
始まり、バイポーラ型センサ1のベースに信号が蓄積さ
れるが、この後、バイポーラ型センサ1のベース電位を
バイポーラトランジスタ21のベース電位に書き込むと
いう本発明の特徴をなす転送動作が次のようにして行わ
れる。まず垂直出力線4を、MOSトランジスタ26を
通して電源端子28の電源電位とした後、垂直出力線4
をフローティングとする。この状態で端子15,18,
32に印加するパルスをHighレベルとすると、垂直
出力線4にはセンサセルの信号が読み出され、したがっ
てバイポーラトランジスタ29とMOSトランジスタ3
1とで成るエミッタフォロワ回路の出力線である垂直出
力線24はバイポーラ型センサ1の出力電位に対応した
電位となる。上記エミッタフォロワ回路の出力インピー
ダンスは小さいので、端子18に印加するパルスがHi
ghレベルとなることでバイポーラトランジスタ21の
ベース電位が押し上げられるとベース電流が流れてバイ
ポーラトランジスタ21のリセット動作が行なわれる
が、リセット終了時のベース電位は垂直出力線24の電
位にある一定電位(バイポーラ型センサの出力電圧に対
応する)を加えたレベルとなる。以上より、垂直シフト
レジスタIで選択された行の光電変換セルの信号電位は
垂直シフトレジスタIIで選択された行の蓄積セルのベ
ース電位として転送されることになる。この転送動作
が、順次各行について行われた後、蓄積セルの読み出し
動作が行われる。端子27はHighレベルとしてお
き、バイポーラトランジスタ29のベース電位を電源端
子28の電源電位に固定しておく。端子32にパルスを
加えて垂直出力線24を一定電位とした後でフローティ
ングとし、端子18をHighレベルとして垂直シフト
レジスタIIで、選択された行のバイポーラトランジス
タ21のベース電位を容量22を通した容量カップリン
グで持ち上げてバイポーラトランジスタ21のエミッタ
−ベース間を順バイアスとし、バイポーラトランジスタ
21のベース電位に応じた電位が垂直出力線24に出力
される。この読み出された出力は水平シフトレジスタを
スキャンして転送MOSトランジスタ10を順次ONに
していくことにより、水平出力線9を通してプリアンプ
12から出力される。 〔実施例2〕 図3は本発明第1及び第2の固体撮像装置の第2実施例
の一部の光電変換部及び信号読出部の回路構成図であ
る。なお、図1の固体撮像装置と同一構成部材について
は同一符号を付して説明を省略する。
Sトランジスタ23のソース電位を与えるエミッタフォ
ロワ回路、38はエミッタフォロワ回路37のベースに
接続するpMOSトランジスタ、39はpMOSトラン
ジスタ38のゲートにパルスを印加するための端子、4
0−1は信号蓄積部のセルの出力を保持するための容
量、40−2は受光部のセルの出力を保持するための容
量、41−1はバイポーラトランジスタ21の出力を垂
直出力線24から容量40−1へ転送するためのMOS
トランジスタ、41−2はバイポーラ型センサ1の出力
を垂直出力線24から容量40−2へ転送するためのM
OSトランジスタ、10−1,10−2はそれぞれ容量
40−1,40−2の電位を、水平出力線9に転送する
ためのMOSトランジスタである。
順序を示す図である。
ランプ、リセット、蓄積、転送までの動作は同じであ
る。クランプ動作を行うためのエミッタフォロワ回路
は、受光部用、信号蓄積部用とで別々であるため、最初
のクランプではMOSトランジスタ34,38が同時に
ONするようになる。転送動作が終了した後は、受光部
にだけクランプ及びリセット動作を施す。読み出し動作
に関して、信号蓄積部セルの読み出しは図2のように行
なって出力電圧をMOSトランジスタ41−1を通して
容量40−1に蓄積する。続いて、読み出しを行なった
信号蓄積部セルに対応した受光部セルの読み出しを、受
光部セルがリセットされた状態で行い、垂直出力線4の
出力電位を受けたバイポーラトランジスタ29の出力を
MOSトランジスタ41−2を通して容量40−2に蓄
積する。次に水平シフトレジスタにより、容量40−
2、容量40−1の電位が、水平出力線9を通してプリ
アンプ12から出力されるが、リセットされた受光部セ
ルの出力は信号蓄積部セルへの信号転送時のオフセット
出力であるから、容量40−1の出力から容量40−2
の出力を差し引いたものが受光部のバイポーラ型センサ
1、及びバイポーラトランジスタ29のオフセットバラ
ツキのない、すなわちS/N比のよい信号電圧となる。 〔実施例3〕 図5は本発明第1及び第2の固体撮像装置の第3実施例
を示す動作タイミング図である。 第3実施例におい
て、用いるセンサ系は第2の実施例と同じであるが、動
作においては、最後の読み出し動作の前に受光部セルの
光信号蓄積動作が入る。初めの光信号蓄積動作時にはL
ED等の照明がONするが、後の光信号蓄積動作ではL
EDはOFFしているので、読み出し動作後の差し引き
出力は受光部のバイポーラ型センサのオフセットばらつ
きだけでなく背景被写体の出力をも差し引かれたLED
の反射光像だけからなる出力が得られる。
ンサ1のベースは、光信号電荷に対して信号出力電圧を
大きくするにはベースにつく容量は小さいほうが高い感
度が得られる。しかるに、信号蓄積部のセルは信号電圧
が転送されるのであるから、ベースにつく容量は大きい
ほうがより多い信号電荷を蓄積することができる。これ
より、容量2よりも容量22を大きくしたセンサ系がよ
りS/N比の高い性能を示すことになる。ただ容量22
を大きくすると、バイポーラトランジスタ21への信号
転送が遅くなるので、バイポーラ型センサ1のhFEより
もバイポーラトランジスタ21のhFEを小さくした構成
にすると、本発明の実施例1,2,3において、さらに
高S/N比、高速転送のセンサが実現される。
いて説明する。
電変換部及び信号読出部の回路構成図である。なお、本
参考例では簡易化のため9画素分のみ示したが、かかる
画素数に限定されないことは勿論である。図12の固体
撮像装置と同一構成部材については同一符号を付して説
明を省略する。
するスイッチ用MOSトランジスタ、52はMOSトラ
ンジスタ51のソースに接続する電源端子、53はMO
Sトランジスタ51のベースに接続する端子、54は各
垂直出力線4の出力電位を検知する回路である。
ンジスタ51はオフの状態であり、センサは図12の固
体撮像装置を用いて説明した従来の動作を行う。第2リ
セット終了後、MOSトランジスタ6をオフにして垂直
出力線4をフローティング状態とし、次にMOSトラン
ジスタ51をオンにして、水平駆動線5の電位を電源端
子52の電位にする。電源端子52の電位は、画素を駆
動するために端子15から供給されるパルスのLowレ
ベルよりも高い値に設定されており、画素Sのベース電
位は第2リセット終了時の電位から上がることになる。
電源端子52の電位を十分高くして画素Sのベース−エ
ミッタ間を順バイアスにしてもよいが、電源端子52の
電位は必要な検知レベルに適した値に設定する。
垂直出力線4の出力電位は垂直出力線4が接続する画素
のうち、もっとも強い光が照射されることでもっともベ
ース電位が上昇している画素から流れるエミッタ電流に
よって決まる。これより全画素のうち、もっとも強い光
が照射されている画素がどの列にあるかが、垂直出力線
4の電位を検知する検知回路54から光信号蓄積中に知
ることができる。
置の一実施例の光電変換部及び信号読出部の回路構成図
である。なお、図6の固体撮像装置と同一構成部材につ
いては同一符号を付して説明を省略する。同図におい
て、55は水平駆動線5の電位を検知する回路である。
トが終了した後、水平駆動線5を電源端子52の電位ま
で上げるところまでは図6の固体撮像装置と同じであ
る。その後、MOSトランジスタ51をオフして水平駆
動線5をフローティングとした状態で光信号の蓄積動作
を行う。光が照射された画素のベース電位が上昇する
と、容量2の容量結合を通して、水平駆動線5の電位も
上昇する。この水平駆動線5の電位上昇分は、水平駆動
線5の1水平行にある画素が受ける光量の合計に比例す
る。よって、本実施例では、図6の固体撮像装置と同様
に、検知回路54からは最大光量を受けている画素が位
置する列を知ることができることに加えて、各水平行の
画素が受けている光量の合計は、どの水平行がもっとも
大きいか検知回路55から知ることができる。特に暗い
背景においてスポット光があるような状況をセンサで受
ける場合には、最大の出力電位を示す水平駆動線5の水
平行上に最大光量を受ける画素が位置しているとしてよ
く、検知回路54からの情報と合わせて、2次元センサ
の中で、最大の光量を受けている画素の座標位置を知る
ことができる。
施例の光電変換部及び信号読出部の回路構成図である。
なお、図7の固体撮像装置と同一構成部材については同
一符号を付して説明を省略する。
タに加えて設けられたエミッタであり、57は水平行の
画素のエミッタ56に接続する水平線であり、この水平
線57の電位は検知回路55で検知される。58は水平
線57の電位を接地するためのMOSトランジスタ、5
9はMOSトランジスタ58のゲートに接続するパルス
端子、60は水平線57の電位を正電位にするためのM
OSトランジスタ、61はMOSトランジスタ60のゲ
ートに接続するパルス端子、62はMOSトランジスタ
60のソースに接続する電源端子である。
容量7への画素信号読み出し時においてはMOSトラン
ジスタ58をオフ、MOSトランジスタ60をオンとし
て、水平線57を電源端子62の電位に設定する。電源
端子62の電位は、画素のリセット動作、読み出し動作
中に、画素のベースとエミッタ56とが逆バイアスを保
つような正電位に設定される。
ンジスタ60をオフ、MOSトランジスタ58をオンし
て水平線57を一度接地し、その後、MOSトランジス
タ58をオフして水平線57をフローティングの状態と
する。この時に、垂直出力線4もフローティングの状態
にする。この後、MOSトランジスタ51をオンとして
水平駆動線5を端子52によって正電位とし、この状態
で蓄積動作にはいる。図7の固体撮像装置で説明したの
と同じように、2次元センサの中でもっとも強い光が照
射されている画素が、どの列にあるかということは検知
回路54で、どの行にあるかということは検知回路55
で知ることができる。
実施例の光電変換部及び信号読出部の回路構成図であ
る。なお、図8の固体撮像装置と同一構成部材について
は同一符号を付して説明を省略する。
を制御するためのMOSトランジスタ、64はMOSト
ランジスタ63のゲートにパルスを印加するための端
子、65はMOSトランジスタ63のソースに接続する
電源端子、66は蓄積容量7の電位を設定するためのM
OSトランジスタ、67はMOSトランジスタ66のゲ
ートにパルスを印加するための端子、68はMOSトラ
ンジスタ66のソースに接続する電源端子である。図8
の実施例にあるような画素の構成をとると、1つの単位
画素当り、2本の水平線、1本の垂直線と接続されるこ
とになる。これら配線の時定数を小さくするためには3
本ともアルミナムなどの金属配線とすることが望ましい
が、そうすると金属配線のコンタクト部などの影響によ
って、画素の表面の凹凸が大きくなったり、配線に遮蔽
されて、開口率が減ったりするという欠点を生ずる。こ
れを避けるためには、水平駆動線をポリシリコンなどで
形成し、水平線57をアルミナムなどの金属で、水平駆
動線5の上に層間絶縁層を介して配線すればよい。とこ
ろがこのようにした時、ポリシリコンは配線抵抗が大き
くなるため、2次元センサの右端の画素と左端の画素と
で水平駆動線5からの駆動パルスを受けるタイミングが
時定数のためにずれてくるという問題が生ずる。この問
題を解決する手段を提供しているのが本実施例で、以下
にその動作について説明を行う。
作が図8の実施例と異なる。まず第2リセットでは、垂
直出力線4、MOSトランジスタ63により、一旦電源
端子65の正電位にされた後でフローティングとする。
水平線57はMOSトランジスタ60と電源端子62に
より正電位に固定されている。
レベルとする。この時ベース−エミッタ間は逆バイアス
であってベース電流は流れない。時定数の遅れが十分小
さくなる時間経った時に、MOSトランジスタ6をオン
として第2リセットをかけ、MOSトランジスタ6をオ
フした後で再びMOSトランジスタ63をオンにして、
垂直出力線4を正電位とした後で、水平駆動線5の電位
をLowレベルに戻す。
Lowレベルである時に、MOSトランジスタ63を一
時的にONして、垂直出力線4を正電位のフローティン
グ状態にする。水平線57は、MOSトランジスタ60
により正電位に固定されている。また蓄積容量7は、M
OSトランジスタ66と、負電位レベルを持つ電源端子
68により、負電位のフローティング状態とする。この
状態で、水平駆動線5をHighレベルとし、時定数の
影響がなくなる程の時間が経った後で、端子14にHi
ghレベルのパルスを加え、MOSトランジスタ8をオ
ンとする。この時、垂直出力線4の電位は、蓄積容量7
が負電位であるために下がり、読み出し行の画素からエ
ミッタ電流が流れ、蓄積容量7に画素からの信号出力が
蓄積される。MOSトランジスタ8をオフした時点で読
み出しが終わる。
り、従来の画素と比べて開口率等を落とさないような画
素構造を持って、図8の実施例で説明したような、蓄積
動作時におけるピーク出力画素の位置を知ることができ
る。
2の固体撮像装置によれば、光電変換画素部とは別の領
域にトランジスタで構成される信号蓄積部セルを配列
し、光電変換画素の信号が蓄積セルに、制御電極領域の
電圧として転送された後、順次信号蓄積部セルの第一の
主電極領域から信号を出力、読み出していくことによ
り、光電変換部の各画素の蓄積開始終了のタイミングを
同時、または蓄積時間に比べわずかなずれだけで行うこ
とができる。さらに、得たい信号を背景出力から分離し
て取り出す機能も持たせることができる。
制御電極領域に電荷を蓄積している期間に、制御電極領
域と容量結合された電極を浮遊状態として、該制御電極
領域の電荷蓄積に伴い容量を介して変動する電極電位を
検知手段で検知することで、画素が受けている光量を検
出することができる。
上記本発明第4の固体撮像撮像装置の効果に加えて、蓄
積動作時に水平駆動線の電位を上げて、画素の制御電極
領域の電位を上昇させ、光電荷蓄積の大きな画素から第
一の主電極領域電流を流させることにより、蓄積動作時
に、2次元センサの中でもっとも強い光が当たっている
画素の位置を知ることができる。このような機能は、対
象物体の位置検出、自動露光、オートフォーカス等の用
途に使った場合にそれらを高速に行うことができるとい
う効果をもたらす。
画素の出力側から光量を検知する参考例の発明と、画素
の制御電極領域の電位を制御する電極側(制御信号入力
側)から光量を検知する本発明第4の固体撮像装置の発
明とを2次元マトリックス上に配設された画素を有する
固体撮像装置に適用し、一方向に配列された画素の第一
の主電極領域を列毎に共通接続して参考例の検知手段に
接続し、他の一方向に配列された画素の容量結合された
電極を行毎に共通接続して本発明第4の固体撮像装置に
係る検知手段に接続すれば、2次元マトリックス上に配
設された画素の中で、最大の光量を受けている画素の座
標位置を知ることができる。
蓄積された電荷に応じた信号を読み出す主電極領域を二
つ設け、各列に画素の第一の主電極領域と接続する第一
の出力線、及び各行に画素の第二の主電極領域と接続す
る第二の出力線を設け、各列の第1の出力線の出力を検
知する第1の検知手段と、各行の第2の出力線の出力を
検知する第2の検知手段とを設け、光信号蓄積中に蓄積
電荷量に応じた第1及び第2の出力線の出力を第1及び
第2の検出手段によって検知することで、2次元マトリ
ックス上に配設された画素の中で、最大の光量を受けて
いる画素の座標位置を知ることができる。
例の光電変換部及び信号読出部の回路構成図である。
に各パルス端子に供給されるパルスタイミングチャート
である。
例の一部の光電変換部及び信号読出部の回路構成図であ
る。
である。
例の動作順序を示す図である。
び信号読出部の回路構成図である。
の光電変換部及び信号読出部の回路構成図である。
換部及び信号読出部の回路構成図である。
変換部及び信号読出部の回路構成図である。
光電変換部及び信号読出部の回路構成図である。
ためのタイミングチャートである。
光電変換部及び信号読出部の回路構成図である。
Claims (7)
- 【請求項1】 光エネルギーを受けることにより生成さ
れる電荷を蓄積し、該電荷を増幅して垂直出力線に出力
する光電変換画素を複数行配列した光電変換部を有する
固体撮像装置において、 前記光電変換部からの信号を蓄積するアンプを含む信号
蓄積セルを配列した信号蓄積部と、 前記光電変換部からの信号を前記垂直出力線を介して前
記信号蓄積部に転送する転送手段と、 前記信号蓄積セルの信号を前記アンプを介して水平出力
線に読み出す読出手段と、 を有し、 前記信号蓄積セルは、少なくとも前記光電変換部内の光
電変換画素数と同じ数を有することを特徴とする固体撮
像装置。 - 【請求項2】 請求項1に記載の固体撮像装置におい
て、前記アンプはトランジスタであり、前記信号蓄積セ
ルの信号は該トランジスタの制御電極を介して前記水平
出力線に読み出されることを特徴とする固体撮像装置。 - 【請求項3】 請求項1に記載の固体撮像装置におい
て、さらに、前記信号蓄積セルからの第1の信号と前記
光電変換部の光電変換画素からの第2の信号とを差分す
る差分手段を有することを特徴とする固体撮像装置。 - 【請求項4】 光エネルギーを受けることにより生成さ
れる電荷を蓄積し、該電荷を増幅して出力する光電変換
画素を複数個配列してなり、 トランジスタを有する信号蓄積セルを配列した信号蓄積
部と、前記光電変換画素の信号を、前記信号蓄積セルの
制御電極領域に制御電圧として転送する転送手段と、前
記信号蓄積セルのトランジスタの第一の主電極領域から
信号を出力する読み出し手段と、を備えた固体撮像装置
であって、 前記転送手段は、前記光電変換画素の信号を低インピー
ダンスで電圧値として前記トランジスタの第一の主電極
領域に出力する手段と、前記トランジスタの制御電極領
域を第一の主電極領域よりも電位の高いフローティング
状態にする手段とを備え、流れる制御電極領域電流によ
って、制御電極領域の電位を第一の主電極領域の電位よ
り一定電圧分だけ高い電位に規定することで、前記信号
蓄積セルの制御電極領域に信号を転送する固体撮像装
置。 - 【請求項5】 第一導電型の半導体からなる制御電極領
域、及び前記第一導電型とは異なる第二導電型の半導体
からなる第一及び第二の主電極領域を有し、光エネルギ
ーを受けることにより生成される電荷を前記制御電極領
域に蓄積可能なトランジスタと、 前記制御電極領域と容量結合された電極と、を有する2
次元マトリックス状に配置された画素を備えるととも
に、 該電極の電位を制御することで、前記制御電極領域の電
位を前記第一の主電極領域に対して順方向にバイアス
し、蓄積された電荷に応じた信号を前記第一の主電極領
域から出力する読み出し手段を備えた固体撮像装置にお
いて、 前記制御電極領域に電荷を蓄積している期間に、蓄積さ
れた電荷に応じた信号が前記第一の主電極領域から出力
されるように、前記電極の電位を設定する電位設定手段
と、該期間に前記第一の主電極領域から出力された出力
を検知する第1の検知手段と、 前記電極の電位を検知す
る第2の検知手段と、を設け、 一方向に配列された画素の第一の主電極領域を列毎に共
通接続して前記第1の検知手段に接続し、他の一方向に
配列された画素の容量結合された電極を行毎に共通接続
して前記第2の検知手段に接続し、 共通接続された電極の電位を所定の電位とした後に該電
極を浮遊状態とし、前記制御電極領域に電荷を蓄積して
いる期間に、蓄積された電荷に応じた信号を前記第一の
主電極領域から出力して前記第1の検知手段で検知する
とともに、電荷蓄積に伴い容量を介して変動する電極電
位を前記第2の検知手段で検知した固体撮像装置。 - 【請求項6】 第一導電型の半導体からなる制御電極領
域、及び前記第一導電型とは異なる第二導電型の半導体
からなる第一及び第二の主電極領域を有し、光エネルギ
ーを受けることにより生成される電荷を前記制御電極領
域に蓄積可能なトランジスタと、 前記制御電極領域と容量結合された電極と、を有する画
素を備えるとともに、 該電極の電位を制御することで、前記制御電極領域の電
位を前記第一の主電極領域に対して順方向にバイアス
し、蓄積された電荷に応じた信号を前記第一の主電極領
域から出力する読み出し手段を備えた固体撮像装置にお
いて、 前記電極の電位を検知する検知手段を設け、前記制御電
極領域に電荷を蓄積している期間に前記電極を浮遊状態
とし、電荷蓄積に伴い容量を介して変動する電極電位を
該検知手段で検知したことを特徴とする固体撮像装置。 - 【請求項7】 第一導電型の半導体からなる制御電極領
域、及び前記第一導電型とは異なる第二導電型の半導体
からなる第一、第二、第三の主電極領域を有し、光エネ
ルギーを受けることにより生成される電荷を前記制御電
極領域に蓄積し、第一及び第二の主電極領域から蓄積さ
れた電荷に応じた信号を出力するトランジスタを備えた
画素を2次元マトリックス状に配置し、 各列に画素の第一の主電極領域と接続する第一の出力
線、及び各行に画素の第二の主電極領域と接続する第二
の出力線を設けるとともに、 各列の第1の出力線の出力を検知する第1の検知手段
と、各行の第2の出力線の出力を検知する第2の検知手
段とを設け、光信号蓄積中に蓄積電荷量に応じた第1及
び第2の出力線の出力を第1及び第2の検出手段によっ
て検知する固体撮像装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196145A JP2833729B2 (ja) | 1992-06-30 | 1992-06-30 | 固体撮像装置 |
| AT93305078T ATE170030T1 (de) | 1992-06-30 | 1993-06-29 | Festkörperbildaufnahmevorrichtung |
| EP93305078A EP0577391B1 (en) | 1992-06-30 | 1993-06-29 | Solid state image pickup apparatus |
| DE69320428T DE69320428T2 (de) | 1992-06-30 | 1993-06-29 | Festkörperbildaufnahmevorrichtung |
| KR1019930011929A KR970007399B1 (ko) | 1992-06-30 | 1993-06-29 | 고체촬상장치 |
| US08/841,333 US6049357A (en) | 1992-06-30 | 1997-04-30 | Image pickup apparatus including signal accumulating cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196145A JP2833729B2 (ja) | 1992-06-30 | 1992-06-30 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621422A JPH0621422A (ja) | 1994-01-28 |
| JP2833729B2 true JP2833729B2 (ja) | 1998-12-09 |
Family
ID=16352971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4196145A Expired - Fee Related JP2833729B2 (ja) | 1992-06-30 | 1992-06-30 | 固体撮像装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6049357A (ja) |
| EP (1) | EP0577391B1 (ja) |
| JP (1) | JP2833729B2 (ja) |
| KR (1) | KR970007399B1 (ja) |
| AT (1) | ATE170030T1 (ja) |
| DE (1) | DE69320428T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69427952T2 (de) * | 1993-11-17 | 2002-04-04 | Canon K.K., Tokio/Tokyo | Festkörperbildaufnahmevorrichtung |
| JPH10257392A (ja) * | 1997-03-14 | 1998-09-25 | Matsushita Electron Corp | 物理量分布検知半導体装置およびその駆動方法ならびにその製造方法 |
| JPH11103418A (ja) * | 1997-09-29 | 1999-04-13 | Canon Inc | 光電変換装置 |
| US6580454B1 (en) * | 1998-11-18 | 2003-06-17 | Agilent Technologies, Inc. | CMOS active pixel sensor having in-pixel local exposure control |
| US6587146B1 (en) * | 1998-11-20 | 2003-07-01 | Eastman Kodak Company | Three transistor active pixel sensor architecture with correlated double sampling |
| KR100364603B1 (ko) * | 2000-06-20 | 2002-12-16 | (주) 픽셀플러스 | 출력 버퍼부를 공유하는 씨모스 이미지 센서 |
| JP3750502B2 (ja) * | 2000-08-03 | 2006-03-01 | ソニー株式会社 | 固体撮像装置およびカメラシステム |
| JP4681767B2 (ja) * | 2001-07-17 | 2011-05-11 | キヤノン株式会社 | 撮像装置およびカメラ |
| US6795117B2 (en) | 2001-11-06 | 2004-09-21 | Candela Microsystems, Inc. | CMOS image sensor with noise cancellation |
| US7233350B2 (en) * | 2002-01-05 | 2007-06-19 | Candela Microsystems, Inc. | Image sensor with interleaved image output |
| US8054357B2 (en) | 2001-11-06 | 2011-11-08 | Candela Microsystems, Inc. | Image sensor with time overlapping image output |
| US20030193594A1 (en) * | 2002-04-16 | 2003-10-16 | Tay Hiok Nam | Image sensor with processor controlled integration time |
| US7091530B1 (en) | 2002-07-03 | 2006-08-15 | Massachusetts Institute Of Technology | High-speed, high-sensitivity charge-coupled device with independent pixel control of charge collection and storage |
| US7015960B2 (en) * | 2003-03-18 | 2006-03-21 | Candela Microsystems, Inc. | Image sensor that uses a temperature sensor to compensate for dark current |
| US7413336B2 (en) | 2003-08-29 | 2008-08-19 | 3M Innovative Properties Company | Adhesive stacking for multiple optical films |
| WO2006056086A1 (fr) * | 2004-11-25 | 2006-06-01 | Waeny Martin | Capteur optoelectronique a haute dynamique et faible bruit d’offset |
| US7339635B2 (en) | 2005-01-14 | 2008-03-04 | 3M Innovative Properties Company | Pre-stacked optical films with adhesive layer |
| US7777832B2 (en) | 2005-11-18 | 2010-08-17 | 3M Innovative Properties Company | Multi-function enhancement film |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL170480C (nl) * | 1971-03-19 | 1982-11-01 | Philips Nv | Opnemer voor het omzetten van een twee-dimensionaal fysisch patroon in een televisiesignaal. |
| US4803710A (en) * | 1986-01-09 | 1989-02-07 | General Electric Company | Storage registers with charge packet accumulation capability, as for solid-state imagers |
| US4804854A (en) * | 1987-02-16 | 1989-02-14 | Shimadzu Corporation | Low-noise arrayed sensor radiation image detecting system wherein each sensor connects to a buffer circuit |
| US4959723A (en) * | 1987-11-06 | 1990-09-25 | Canon Kabushiki Kaisha | Solid state image pickup apparatus having multi-phase scanning pulse to read out accumulated signal |
| US5043821A (en) * | 1988-08-31 | 1991-08-27 | Canon Kabushiki Kaisha | Image pickup device having a frame-size memory |
| US5172249A (en) * | 1989-05-31 | 1992-12-15 | Canon Kabushiki Kaisha | Photoelectric converting apparatus with improved switching to reduce sensor noises |
| JP2798805B2 (ja) * | 1990-11-13 | 1998-09-17 | キヤノン株式会社 | 光電変換装置及びそれを用いたマルチチップセンサ装置 |
| US5146339A (en) * | 1989-11-21 | 1992-09-08 | Canon Kabushiki Kaisha | Photoelectric converting apparatus employing Darlington transistor readout |
| JP2582168B2 (ja) * | 1989-11-21 | 1997-02-19 | キヤノン株式会社 | 光電変換装置 |
| EP0473294B1 (en) * | 1990-08-07 | 2004-09-22 | Canon Kabushiki Kaisha | Photoconversion device |
| JP2884205B2 (ja) * | 1992-01-29 | 1999-04-19 | オリンパス光学工業株式会社 | 固体撮像装置 |
| JP3563743B2 (ja) * | 1992-05-01 | 2004-09-08 | オリンパス株式会社 | 撮像装置 |
| EP0718889A3 (en) * | 1992-06-25 | 1998-07-29 | Canon Kabushiki Kaisha | Photoelectric conversion device and method for fabricating the same |
| US5355165A (en) * | 1992-08-06 | 1994-10-11 | Princeton Scientific Instruments, Inc. | Very high frame rate CCD imager |
| DE69427952T2 (de) * | 1993-11-17 | 2002-04-04 | Canon K.K., Tokio/Tokyo | Festkörperbildaufnahmevorrichtung |
| JP3571770B2 (ja) * | 1994-09-16 | 2004-09-29 | キヤノン株式会社 | 光電変換装置 |
| DE69631356T2 (de) * | 1995-08-02 | 2004-07-15 | Canon K.K. | Halbleiter-Bildaufnehmer mit gemeinsamer Ausgangsleistung |
| JP3408045B2 (ja) * | 1996-01-19 | 2003-05-19 | キヤノン株式会社 | 光電変換装置 |
-
1992
- 1992-06-30 JP JP4196145A patent/JP2833729B2/ja not_active Expired - Fee Related
-
1993
- 1993-06-29 AT AT93305078T patent/ATE170030T1/de not_active IP Right Cessation
- 1993-06-29 EP EP93305078A patent/EP0577391B1/en not_active Expired - Lifetime
- 1993-06-29 KR KR1019930011929A patent/KR970007399B1/ko not_active Expired - Lifetime
- 1993-06-29 DE DE69320428T patent/DE69320428T2/de not_active Expired - Lifetime
-
1997
- 1997-04-30 US US08/841,333 patent/US6049357A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR940006394A (ko) | 1994-03-23 |
| ATE170030T1 (de) | 1998-09-15 |
| EP0577391A3 (en) | 1994-06-08 |
| KR970007399B1 (ko) | 1997-05-08 |
| EP0577391B1 (en) | 1998-08-19 |
| JPH0621422A (ja) | 1994-01-28 |
| DE69320428D1 (de) | 1998-09-24 |
| US6049357A (en) | 2000-04-11 |
| EP0577391A2 (en) | 1994-01-05 |
| DE69320428T2 (de) | 1999-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833729B2 (ja) | 固体撮像装置 | |
| EP0653881B1 (en) | Solid-state image pickup device | |
| EP1178673B1 (en) | Solid state image pickup apparatus | |
| EP0272152B1 (en) | Signal reading out circuit | |
| EP0277016B1 (en) | Photoelectric conversion apparatus | |
| US8314376B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| US7352400B2 (en) | Solid-state image pickup apparatus having a differential output | |
| US5172249A (en) | Photoelectric converting apparatus with improved switching to reduce sensor noises | |
| US20010033337A1 (en) | Image pickup apparatus | |
| JPS63128664A (ja) | 光電変換装置 | |
| JP2000022118A (ja) | 撮像装置 | |
| JPH04281681A (ja) | X‐yアドレス型固体撮像装置 | |
| JP3406783B2 (ja) | Mos型固体撮像装置の駆動方法 | |
| JP2545471B2 (ja) | 光電変換装置 | |
| JP3579251B2 (ja) | 固体撮像装置 | |
| JP2791073B2 (ja) | 固体撮像装置 | |
| JP3053721B2 (ja) | 固体撮像装置 | |
| JP2741703B2 (ja) | 光電変換装置 | |
| US20020097446A1 (en) | Apparatus and method for dark calibration of a linear CMOS sensor | |
| JP2545469B2 (ja) | 光電変換装置 | |
| JP2551658B2 (ja) | 光電変換装置 | |
| JP3006745B2 (ja) | 固体撮像装置 | |
| JP3089238B2 (ja) | 電子シャッタの機能を備えるイメージセンサ | |
| JPH09139891A (ja) | 光電変換装置およびこれを用いた固体撮像装置 | |
| US20020096623A1 (en) | Apparatus and method for implementing resetting and reading-out in a cmos sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |