TW201644266A

TW201644266A - 用於低雜訊影像感測器之斜波產生器

Info

Publication number: TW201644266A
Application number: TW105107373A
Authority: TW
Inventors: 左亮; 宋志強; 鄧黎平
Original assignee: 豪威科技股份有限公司
Priority date: 2015-04-16
Filing date: 2016-03-10
Publication date: 2016-12-16
Also published as: CN106060435B; HK1225543A1; TWI586172B; US20160309106A1; US9554074B2; CN106060435A

Abstract

一種用於一影像感測器中之讀出電路包含一感測放大器電路，其經耦合至一位元線，以自該影像感測器之一像素單元感測類比影像資料。一類比至數位轉換器經耦合至該感測放大器電路，以將該類比影像資料轉換成數位影像資料。一斜波產生器電路經耦合以產生一第一斜波信號。該類比至數位轉換器經耦合以回應於該類比影像資料及該第一斜波信號而產生該數位影像資料。一第一電容分壓器經耦合至該斜波產生器。該第一電容分壓器經耦合以減小經耦合以由該類比至數位轉換器接收之該第一斜波信號之一輸出電壓擺幅，以減少該第一斜波信號中之雜訊。

Description

用於低雜訊影像感測器之斜波產生器

本發明大體上係關於影像感測器。更明確言之，本發明之實例係關於自影像感測器像素單元讀出影像資料之電路。

影像感測器已變得無處不在。其等廣泛應用於數位相機，蜂巢式電話、安全攝像機，以及醫療、汽車及其它應用中。用以製造影像感測器(且尤其互補金屬氧化物半導體(CMOS)影像感測器)之技術已持續以迅猛之速度進步。例如，對更高解析度及更低能耗之需求已促進CMOS影像感測器之進一步微型化及整合。

在CMOS影像感測器中，諸如水平雜訊(h雜訊)、電路電源抑制比(PSRR)、功率消耗等等之效能因素已成為近年來努力改良之關鍵參數。因為人類視覺對影像中之水平條帶/雜訊特別敏感，所以已做出巨大努力來減少此類型之雜訊。明確言之，關於最常見之影像感測器讀出結構，逐行類比至數位轉換器往往會產生大量水平雜訊，此係因為斜波產生器係逐列信號。因此，斜波產生器斜波輸出中之任何雜訊導致不同逐列讀出效能。類似地，歸因於單端型斜波產生器之性質，電源抑制比亦係待考慮之一重要因素。一不足電源抑制比將致使歸因於類比電源中之漣波之影像水平條帶。

影像感測器晶片之另一問題係類比功率消耗。一最先進影像感測器之一典型類比電源係約2.8伏。此高類比VDD電壓係必要的，以便使像素輸出全阱信號。然而，在以一更激進方式產生影像像素之情況下，較小尺寸像素亦具有一較低全阱要求。因此，與先前影像像素相比，約1伏、約500毫伏或甚至更低像素輸出範圍係足夠的。在具有較低像素輸出範圍之此等情況下，一較低類比VDD供應電壓係極大地減小功率消耗之未來影像感測器設計之一趨勢。據此，讀出電路亦需要適應此較低類比VDD供應電壓趨勢，同時仍維持相同低雜訊效能。

100‧‧‧影像感測系統/成像系統

102‧‧‧像素陣列

104‧‧‧讀出電路

106‧‧‧功能邏輯

108‧‧‧控制電路

110‧‧‧讀出行位元線

202‧‧‧像素陣列

204‧‧‧讀出電路

210‧‧‧位元線

212‧‧‧像素單元

214‧‧‧光電二極體(PD)

216‧‧‧轉移電晶體T1

218‧‧‧重置電晶體T2

220‧‧‧供應電壓AVDD

222‧‧‧浮動擴散節點FD

224‧‧‧放大器電晶體SF T3

226‧‧‧列選擇電晶體RS T4

228‧‧‧感測放大器電路

230‧‧‧類比至數位轉換器

232‧‧‧斜波產生器電路

234‧‧‧第一RAMP_SIGNAL

236‧‧‧電容分壓器

238‧‧‧數位影像資料

240‧‧‧第二RAMP_SIGNAL'

242‧‧‧第二電容分壓器

304‧‧‧讀出電路

310‧‧‧位元線

312‧‧‧像素單元

318‧‧‧重置開關

322‧‧‧浮動擴散節點FD

324‧‧‧放大器電晶體SF

328‧‧‧感測放大器電路

330‧‧‧類比至數位轉換器

332‧‧‧斜波產生器電路

334‧‧‧單一斜波輸出RAMP_SIGNAL

336‧‧‧第一電容分壓器

344‧‧‧電流源

346‧‧‧輸入耦合電容器Cin

348‧‧‧放大器SA1

350‧‧‧電容器C5

352‧‧‧均衡開關EQ

354‧‧‧開關SP0

356‧‧‧第一電容器C1

358‧‧‧第二電容器C2

364‧‧‧第一運算放大器

366‧‧‧電容器C6

368‧‧‧類比至數位轉換器均衡開關AZ1

370‧‧‧電容器C7

372‧‧‧第二運算放大器

374‧‧‧電容器Cint

376‧‧‧反向第一斜波產生器均衡開關S1

378‧‧‧電壓VRN

380‧‧‧電容器C8

382‧‧‧SAMP_VRN信號

384‧‧‧電流源

404‧‧‧讀出電路

410‧‧‧位元線

412‧‧‧像素單元

418‧‧‧重置RST信號

428‧‧‧感測放大器電路

430‧‧‧類比至數位轉換器

432‧‧‧斜波產生器電路

434‧‧‧第一斜波信號RAMP_SIGNAL

436‧‧‧第一電容分壓器

440‧‧‧第二RAMP_SIGNAL'

442‧‧‧第二電容分壓器

456‧‧‧第一電容器C1

458‧‧‧第二電容器C2

460‧‧‧第三電容器C3

462‧‧‧第四電容器C4

464‧‧‧第一運算放大器

472‧‧‧差動輸出運算放大器

474‧‧‧非反相輸入端子通過電容器Cint

476‧‧‧第一差動輸出運算放大器均衡開關S1

484‧‧‧I_INTEG電流源

486‧‧‧反相輸入端子通過電容器Cint

488‧‧‧第二差動輸出運算放大器均衡開關S1

489‧‧‧CVDN1

490‧‧‧I_INTEG電流源

491‧‧‧CVDN

492‧‧‧開關S3

493‧‧‧電容器Ccvdn

494‧‧‧開關S3

495‧‧‧電容器Ccvdn

496‧‧‧開關S2

497‧‧‧電容器Cp

498‧‧‧開關S2

499‧‧‧電容器Cp

534‧‧‧第一RAMP_SIGNAL 534

540‧‧‧第二RAMP_SIGNAL'

576‧‧‧信號S1

587‧‧‧時序圖

589‧‧‧信號CVDN1

591‧‧‧信號CVDN

592‧‧‧信號S3

596‧‧‧信號S2

參考以下圖描述本發明之非限制性及非窮盡實施例，其中遍及各種視圖中相同元件符號係指相同部分，除非另有規定。

圖1係繪示根據本發明之教示之一實例成像系統之一方塊圖，該成像系統包含具有像素單元及帶有用於實現低雜訊之一斜波產生器之一讀出電路之一像素陣列。

圖2係繪示根據本發明之教示之一像素單元之一實例之一示意圖，該像素單元耦合至包含用於實現低雜訊之一斜波產生器之一讀出電路。

圖3係繪示根據本發明之教示之包含於具有低雜訊之一讀出電路中之一斜波產生器之一實例之更詳細細節之一示意圖。

圖4係繪示根據本發明之教示之包含於具有低雜訊之一讀出電路中之斜一波產生器之另一實例之更詳細細節之一示意圖。

圖5繪示根據本發明之教示之包含於具有低雜訊之一讀出電路中之一實例斜波產生器中之信號之一時序圖。

對應參考字元遍及圖式之若干視圖指示對應組件。熟練技術人員應瞭解，圖中之元件出於簡單及清楚之目的而繪示，且並不一定按比例繪製。例如，圖中一些元件之尺寸相對於其它元件可被誇大以幫助改良對本發明之各種實施例之理解。此外，為促進對本發明之此等各種實施例之更少理解障礙，通常不描繪在商業上可行之一實施例中有用或必要的普通但眾所周知之元件。

在以下描述中，闡述眾多特定細節以提供對本發明之透徹理解。然而，一般技術者將明白，無需使用特定細節來實踐本發明。在其它例項中，尚未詳細描述眾所周知之材料或方法以避免混淆本發明。

遍及本說明書之對「一個實施例」、「一實施例」、「一個實例」或「一實例」之參考意謂結合實施例或實例所描述之特定特徵、結構或特性包含於本發明之至少一個實施例中。因此，遍及本說明書之各種地方之片語「在一個實施例中」、「在一實施例中」、「一個實例」或「一實例」之出現並不一定全部係指相同實施例或實例。此外，在一或多個實施例或實例中，可以任何適當組合及/或子組合而組合特定特徵、結構或特性。特定特徵、結構或特性可包含於一積體電路、一電子電路、一組合邏輯電路或提供所描述之功能之其它適當組件中。此外，一般技術者應瞭解，在此所提供之圖出於解釋目的且並不一定按比例繪製圖式。

根據本發明之教示之實例描述經耦合以提供用於一類比至數位轉換器之一斜波信號之一斜波產生器。在一實例中，斜波產生器在使用一電容分壓器接收以減少雜訊之輸出斜波信號上具有一相對較大輸出電壓擺幅。由電容分壓器減小斜波信號之輸出電壓擺幅。在一實例中，斜波產生器提供具有兩個輸出斜波信號之一差動斜波輸出。在實例中，兩個輸出斜波信號係具有相對較大輸出電壓擺幅之互補信號。在實例中，存在耦合至斜波產生器之各差動斜波輸出以減少雜訊之一電容分壓器。由各自電容分壓器減小各斜波信號之輸出電壓擺幅以減小輸出電壓擺幅。

為繪示，圖1係繪示根據本發明之教示之一實例成像系統之一方塊圖，該實例成像系統包含具有像素單元及用於改良位元線中之電源抑制比之一讀出電路之一像素陣列。特定言之，圖1描繪根據本發明之教示之一影像感測系統100之一實例，該影像感測系統包含具有帶有低雜訊之一斜波產生器之一讀出電路104。如所描繪之實例中所展示，成像系統100包含像素陣列102，其經耦合至控制電路108；及讀出電路104，其經耦合至功能邏輯106。

在一實例中，像素陣列102係成像感測器或像素單元(例如，像素單元P1、P2、P3、……、Pn)之一二維(2D)陣列。在一實例中，各像素單元係一COMS成像像素。如所繪示，將各像素單元係配置成一列(例如，列R1至Ry)及一行(例如，行C1至Cx)，以獲取人員、位置、物件等等之影像資料，其接著能夠用以呈現人員、位置、物件等等之一2D影像。

在一實例中，於各像素單元已累積其影像資料或影像電荷之後，該影像資料係由讀出電路104通過行位元線110讀出，且接著被傳送至功能邏輯106。如將展示，在各種實例中，讀出電路104亦可包含放大電路、取樣電路、類比至數位轉換器電路、斜波產生器電路或其它電路。功能邏輯106可僅儲存影像資料或甚至藉由應用影像後製效果(例如，裁剪、旋轉、移除紅眼、調整亮度、調整對比度或依其它方式)來操縱影像資料。在一實例中，讀出電路104可沿讀出行位元線110一次讀出一列影像資料(已繪示)，或可使用各種其它技術來讀出影像資料(未繪示)，諸如，一串列讀出或同時完全平行讀出全部像素。

在一實例中，控制電路108經耦合至像素陣列102以控制像素陣列102之操作特性。例如，控制電路108可產生用於控制影像獲取之一快門信號。在一實例中，該快門信號係一全域快門信號，其用於同時使像素陣列102內之全部像素能夠在一單一獲取視窗期間同時捕獲其等各自影像資料。在另一實例中，該快門信號係一滾動快門信號，使得像素之各列、行或群組在連續獲取窗口期間被循序地啟用。

圖2係繪示根據本發明之教示之一像素單元之一實例之一示意圖，該像素單元經耦合至包含經耦合至帶有低雜訊之一類比至數位轉換器之一斜波產生器之讀出電路。特定言之，圖2展示根據本發明之教示之一像素陣列202之一像素單元212之一實例之一示意圖，該像素陣列經耦合至具有帶有低雜訊之一讀出架構之讀出電路204之一行。應注意，圖2之像素單元212、像素陣列202及讀出電路204可為圖1之實例像素單元P1、P2、…Pn，像素陣列102及讀出電路104，且下文參考之類似命名及編號的元件因此類似於如上文所描述而經耦合及起作用。

在圖2中所描繪之實例中，一像素單元212係繪示為一四電晶體(4T)像素單元。應瞭解，像素單元212係用於實施像素陣列202內之各像素單元之像素電路架構之一可行實例。然而，應瞭解，並不一定將根據本發明之教示之其它實例限於4T像素架構。受益於本發明之一般技術者應理解，本教示亦適用於根據本發明之教示之3T設計、5T設計及各種其它像素單元架構。

在圖2所描繪之實例中，像素單元212包含一光敏元件(其亦可被稱作累積影像電荷之一光電二極體(PD)214)、一轉移電晶體T1 216、一重置電晶體T2 218、一浮動擴散(FD)節點222、一放大器電晶體(其係繪示為一源極隨耦器(SF)電晶體T3 224)，及一列選擇電晶體T4 226。在操作期間，轉移電晶體T1 216接收一轉移信號TX，其選擇性地將在光敏元件PD 214中累積之影像電荷轉移至浮動擴散FD節點222。

如在所繪示之實例中所展示，重置電晶體T2 218耦合於一供應電壓AVDD 220與浮動擴散節點FD 222之間以回應於一重置信號RST而重置像素單元212中之位準(例如，將浮動擴散節點FD 222及光敏元件PD 214放電或充電至一預設電壓)。浮動擴散節點FD 222經耦合以控制放大器電晶體SF T3 224之閘極。放大器電晶體SF T3 224耦合於供應電壓AVDD 220與列選擇電晶體RS T4 226之間。放大器電晶體SF T3 224作為一源極隨耦器放大器而操作，提供一高阻抗連接至浮動擴散節點FD 222。列選擇電晶體RS T4 226回應於一列選擇信號RS而選擇性地將像素單元212之影像資料輸出耦合至讀出行位元線210。在所繪示之實例中，位元線210經耦合以選擇性地自像素陣列202之一行讀出影像資料。配置於相同行中之像素單元可共用相同位元線。

圖2中所描繪之實例亦繪示讀出電路204之一行，其包含耦合至位元線210以自像素陣列202之像素單元212讀出影像資料之一感測放大器電路228。在一實例中，使用感測放大器電路228感測之影像資料可被取樣，且接著輸出至一類比至數位轉換器230，類比至數位轉換器230將自感測放大器電路228接收之經感測之類比影像資料轉換成數位影像資料238。

在一實例中，根據本發明之教示，類比至數位轉換器230亦經耦合以通過一電容分壓器236自一斜波產生器電路232接收一RAMP_SIGNAL 234。在一實例中，RAMP_SIGNAL 234之輸出電壓擺幅相對較大且因此具有低雜訊。在一實例中，根據本發明之教示，一電容分壓器236耦合至斜波產生器電路232以減小RAMP_SIGNAL 234之電壓擺幅且進一步減少雜訊。類比至數位轉換器230回應於RAMP_SIGNAL 234信號及自感測放大器電路228接收之類比影像資料信號在轉換程序完成之後輸出數位影像資料238信號。在一實例中，接著可由如圖1中所展示之功能邏輯106接收數位影像資料238。

在另一實例中，斜波產生器電路232具有另一斜波輸出，且因此具有兩個斜波輸出，包含第一RAMP_SIGNAL 234及一可選第二 RAMP_SIGNAL' 240。在實例中，第一RAMP_SIGNAL 234及第二RAMP_SIGNAL' 240係提供具有帶有低雜訊之相對較大輸出電壓擺幅之一差動輸出之互補信號。在具有可選第二RAMP_SIGNAL' 240之實例中，根據本發明之教示，將一對應可選第二電容分壓器242耦合至斜波產生器電路232以減小第二RAMP_SIGNAL' 240之電壓擺幅且進一步減少雜訊。如圖2中所展示，可選第二RAMP_SIGNAL' 240及第二電容分壓器242以虛線繪示。因而，類比至數位轉換器230回應於第一RAMP_SIGNAL 234信號、第二RAMP_SIGNAL' 240及自感測放大器電路228接收之類比影像資料信號在轉換程序完成之後輸出數位影像資料238信號。在一實例中，接著可由如圖1中所展示之功能邏輯106接收數位影像資料238。

圖3係繪示根據本發明之教示之包含於具有低雜訊之一讀出電路304中之一斜波產生器電路332之一實例之更詳細細節之一示意圖。應注意，圖3之斜波產生器電路332及包含於讀出電路304中之元件可為圖2之斜波產生器電路232及讀出電路204之一實例，且下文參考之類似命名及編號之元件因此類似於如上文所描述之元件而耦合及起作用。

如所描繪之實例中所展示，讀出電路304包含耦合至一位元線310以自影像感測器之一像素單元312感測類比影像資料之一感測放大器電路328。在一實例中，感測放大器電路328經耦合以通過如所展示之一輸入耦合電容器Cin 346自一像素單元312感測影像資料。圖3中描繪之實例繪示一電流源344經耦合以自位元線310吸收一電流I1。像素單元312之放大器電晶體SF 324經耦合以放大浮動擴散FD節點322上之影像資料以在位元線310上產生由感測放大器電路328感測之類比影像資料。像素單元312中之一重置開關318經耦合以回應於一重置RST信號重置浮動擴散節點FD 322上之影像電荷。

在所描繪之實例中，感測放大器電路328包含一單一輸入/單一輸出放大器SA1 348。在實例中，單一輸入端子通過一電容器C5 350電容性地耦合至放大器SA1 348之輸出端子。另外，單一輸入端子通過一均衡開關EQ 352進一步耦合至放大器SA1 348之輸出端子。在實例中，感測放大器之輸出通過一開關SP0 354來切換。

如所繪示之實例中所展示，一類比至數位轉換器330耦合至感測放大器電路328以將自感測放大器電路328接收之類比影像資料轉換成數位影像資料。在實例中，類比至數位轉換器330包含一第一運算放大器364，其具有耦合至將在下文予以進一步詳細描述之一第一電容分壓器336之第一電容器C1 356及第二電容器C2 358之一非反相輸入端子。在實例中，第一運算放大器364進一步包含一反相輸入端子，其通過一電容器C6 366電容性地耦合至第一運算放大器364之一輸出端子。另外，第一運算放大器364之反相輸入端子通過一類比至數位轉換器均衡開關AZ1 368進一步耦合至第一運算放大器364之輸出端子，如所展示。在實例中，第一運算放大器364之反相輸入端子亦通過一電容器C7 370電容性地耦合至一第一參考電壓(例如接地)。

圖3中描繪之實例亦繪示斜波產生器電路332，其經耦合以產生經耦合以由類比至數位轉換器330通過第一電容分壓器336接收之一第一RAMP_SIGNAL 334。在實例中，第一電容分壓器336包含耦合至第二電容器C2 358之第一電容器C1 356。在實例中，第一電容器C1 356耦合於斜波產生器電路332與類比至數位轉換器330之第一運算放大器364之非反相輸入端子之間。第二電容器C2 358耦合於第一運算放大器364之非反相輸入端子與一第一參考電壓端子(例如接地)之間。因而，類比至數位轉換器330經耦合以回應於來自感測放大器電路328之類比影像資料及通過第一電容分壓器336接收之來自斜波產生器電路332之第一RAMP_SIGNAL 334產生數位影像資料。

在圖3中描繪之實例中，斜波產生器電路332自一第二運算放大器372之一輸出端子產生一單一斜波輸出RAMP_SIGNAL 334，第二運算放大器372具有通過電容器Cint 374電容性地耦合至第二運算放大器372之輸出端子之一反相輸入端子。另外，反相輸入端子依通過反向第一斜波產生器均衡開關S1 376耦合至第二運算放大器372之輸出端子，開關S1 376亦經耦合以自一電流源384接收一電流I_INTEG。在實例中，第二運算放大器372進一步包含耦合至一第二參考電壓端子以接收一電壓VRN 378之一非反相輸入端子。在一實例中，回應於一SAMP_VRN信號382通過一開關將電壓VRN 378取樣至一電容器C8 380上。

在操作中，RAMP_SIGNAL 334具有一相對較大輸出電壓且因此具有低雜訊。根據本發明之教示，第一電容分壓器336經耦合以減小經耦合以由類比至數位轉換器330接收之第一RAMP_SIGNAL 334之大輸出電壓擺幅以進一步減少第一RAMP_SIGNAL 334中之雜訊。例如，電容器C1 356與電容器C2 358之間之節點(其耦合至第一運算放大器364之非反相輸入端子)處之電壓可如下判定：

其中V係電容器C1 356與電容器C2 358之間之節點處之電壓，C1係電容器C1 356之電容值，C2係電容器C2 358之電容值，且RAMP_SIGNAL係RAMP_SIGNAL 334之電壓。

圖4係繪示根據本發明之教示之包含於具有低雜訊之一讀出電路404中之一斜波產生器電路432之另一實例之更詳細細節之一示意圖。應注意，圖4之讀出電路404與圖3之讀出電路304共用許多類似性。例如，與圖3之讀出電路304類似，圖4之讀出電路亦包含經耦合至一位元線410以自一影像感測器之一像素單元412感測類比影像資料之一感測放大器電路428。一類比至數位轉換器430經耦合至感測放大器電路428，以將來自像素單元412之類比影像資料轉換成數位影像資料。一斜波產生器電路432經耦合以產生一第一斜波信號RAMP_SIGNAL 434，使得類比至數位轉換器430經耦合以回應於來自像素單元412之類比影像資料及第一RAMP_SIGNAL 434而產生數位影像資料。另外，包含一第一電容器C1 456及一第二電容器C2 458之一第一電容分壓器436經耦合至斜波產生器電路432。此外，第一電容分壓器436經耦合以減小經耦合以由類比至數位轉換器430接收之第一RAMP_SIGNAL 434之一輸出電壓擺幅，以減少第一RAMP_SIGNAL 434中之雜訊。據此，應瞭解，下文參考之圖4之讀出電路404中的元件類似於上文描述之圖3之讀出電路304之經類似命名及編號的元件而經耦合及起作用。

圖4之讀出電路404與圖3之讀出電路304之間之一個差異係：圖4之斜波產生器電路432具有包含兩個斜波輸出，第一RAMP_SIGNAL 434和第二RAMP_SIGNAL' 440之一差動斜波輸出。在實例中，第一RAMP_SIGNAL 434及第二RAMP_SIGNAL' 440係帶有相對較大輸出電壓擺幅且因此具有低雜訊之互補信號。在圖4中描繪之實例中，根據本發明之教示，一對應第二電容分壓器442亦經耦合至斜波產生器電路432以減小第二RAMP_SIGNAL' 440之電壓擺幅，且進一步減少雜訊。

如圖4中所展示，第二電容分壓器442包含經耦合至一第四電容器C4 462之一第三電容器C3 460。第三電容器C3 460經耦合於斜波產生器電路432與類比至數位轉換器430之一第一運算放大器464之反相輸入端子之間。第四電容器C4 462經耦合於第一運算放大器464之反相輸入端子與一第一參考電壓端子(例如接地)之間。來自斜波產生器電路432之第一RAMP_SIGNAL 434以類似於來自斜波產生器電路332 之第一RAMP_SIGNAL 334經耦合至圖3之第一運算放大器364之非反相端子的方式經耦合至圖4之第一運算放大器464的非反相端子。因而，根據本發明之教示，圖4之類比至數位轉換器430經耦合以回應於通過感測放大器電路428接收之類比影像資料、來自斜波產生器電路432之第一RAMP_SIGNAL 434及第二RAMP_SIGNAL' 440而產生數位影像資料。

如圖4中描繪之實例中所展示，斜波產生器電路432包含一差動輸出運算放大器472，其具有經耦合以產生第一RAMP_SIGNAL 434之一第一反相輸出端子，及用於產生第二RAMP_SIGNAL' 440之一第二非反相輸出端子。在實例中，第一RAMP_SIGNAL 434及第二RAMP_SIGNAL' 440形成具有互補信號之一差動輸出。如實例中所展示，差動輸出運算放大器472亦包含一非反相輸入端子及一反相輸入端子。

在實例中，差動輸出運算放大器472之非反相輸入端子係通過電容器Cint 474電容性地耦合至差動輸出運算放大器472之反相輸出端子。另外，非反相輸入端子係通過一第一差動輸出運算放大器均衡開關S1 476耦合至差動輸出運算放大器472之反相輸出端子。在實例中，非反相輸入端子係通過一開關S3 492進一步耦合至I_INTEG電流源484。在實例中，非反相輸入端子係通過一電容器Cp 499進一步電容性地耦合以通過一開關S2 496接收一CVDN1 489信號。在實例中，非反相輸入端子係通過一電容器Ccvdn 495進一步電容性地耦合以接收一CVDN 491信號。

在實例中，差動輸出運算放大器472之反相輸入端子通過電容器Cint 486電容性地耦合至差動輸出運算放大器472之非反相輸出端子。另外，反相輸入端子通過一第二差動輸出運算放大器均衡開關S1 488耦合至差動輸出運算放大器472之非反相輸出端子。在實例中，反相輸入端子通過一開關S3 494進一步耦合至一I_INTEG電流源490。在實例中，反相輸入端子通過一電容器Cp 497進一步電容性地耦合以通過一開關S2 498接收CVDN1 489信號。在實例中，反相輸入端子通過一電容器Ccvdn 493進一步電容性地耦合以接收CVDN 491信號。在一實例中，Cp、Cint及Ccvdn電容值之間之關係為：Cp=Cint=10×Ccvdn (方程式2)

應瞭解，分別帶有第一電容分壓器436及第二電容分壓器442之圖4之實例斜波產生器電路432提供可經實施以進一步改良動態範圍之一全差動斜波輸出。例如，與一單端斜波產生器實例相比，圖4中描繪之全差動斜波產生器實例可使動態範圍加倍。另外，根據本發明之教示，當電源輸出電壓隨著技術進步持續下降時，分別具有第一電容分壓器436及第二電容分壓器442之全差動斜波產生器432與單端斜波產生器實例相比提供足夠增益及頻寬，同時提供經改良電源抑制比及共模抑制比效能以在雜訊效能與單端斜波產生器相當之情況下使用AB類輸出級提供足夠驅動能力。

圖5繪示根據本發明之教示之一實例時序圖587，其解釋包含於具有低雜訊之圖4之一讀出電路404中之實例斜波產生器電路432中之信號之關係。據此，應瞭解，下文參考之圖5中描述之信號及元件以與上文參考之圖4之讀出電路404之經類似命名及編號之元件相同之方式經耦合及起作用。

特定言之，如圖5中所展示，在時間T0處，信號S1 576自一低值轉變至一高值，其開啟第一差動輸出運算放大器均衡開關S1 476及第二差動輸出運算放大器均衡開關S1 488，且重置及/或初始化第一RAMP_SIGNAL 534及第二RAMP_SIGNAL' 540。

在時間T1處，信號S1 576自高值轉變回至低值，信號S2 596處於一高值，信號S3 592處於一低值，信號CVDN 591處於一低值，且信號CVDN1 589自低值轉變至高值。因此，差動輸出運算放大器472之非反相及反相輸入端子通過具有一值Cp之電容而電容性地耦合至高值CVDN1。因而，互補第一RAMP_SIGNAL 534及第二RAMP_SIGNAL' 540信號開始預充電，如圖5中所展示。在所繪示之實例中，應瞭解，信號S2 596保持於高值以在像素單元412之重置RST信號418變低之前結束給互補第一RAMP_SIGNAL 534及第二RAMP_SIGNAL' 540信號預充電。

在時間T2處，互補第一RAMP_SIGNAL 534及第二RAMP_SIGNAL' 540信號之預充電完成，且信號S2 596可因此自高值轉變至一低值，而信號CVDN 591保持於低值，且信號CVDN1 589保持於高值。此時，互補第一RAMP_SIGNAL 534及第二RAMP_SIGNAL' 540保持於其等各自預充電位準，如所展示。

在時間T3處，信號CVDN 591自一低值轉變至一高值。因此，差動輸出運算放大器472之非反相及反相輸入端子通過具有一值Ccvdn之電容而電容性地耦合至高值CVDN。因而，互補第一RAMP_SIGNAL 534及第二RAMP_SIGNAL' 540信號現經調整至其等起始斜波電壓位準，如圖5中所展示。

在時間T4處，信號S3 592自一低位準轉變至一高位準，其將I_INTEG電流源484耦合至非反相端子，且將I_INTEG電流源490分別耦合至差動輸出運算放大器472之非反相端子及反相端子。因此，互補第一RAMP_SIGNAL 534及第二RAMP_SIGNAL' 540在時間T4處開始斜生，如圖5中所展示。

不意欲本發明之所繪示之實例之以上描述(包含摘要中所描述之內容)為窮盡性或限於所揭示之精確形式。儘管本文描述本發明之特定實施例及本發明之實例係出於繪示性目的，但在不脫離本發明之更廣精神及範疇之情況下之各種等效修改係可行的。

依據以上詳細描述可對本發明之實例做出此等修改。下列申請專利範圍中使用之術語不應解釋為將本發明限於本說明書及申請專利範圍中所揭示之特定實施例。而是，本發明之範圍全部由下列申請專利範圍判定，根據申請專利範圍解釋之既定原則來解釋下列申請專利範圍。本說明書及圖應相應地被視為繪示性的而非限制性的。