TW202412506A - 電壓域全域快門讀出電路 - Google Patents

Abstract

一種全域快門讀出電路包含耦合於一重設電壓與一位元線之間的一重設電晶體。一像素啟用電晶體耦合於該重設電晶體與一源極隨耦器電晶體之間。該像素啟用電晶體之第一端子與第二端子回應於耦合至該像素啟用電晶體之一第三端子之一像素啟用信號而耦合在一起。一第一儲存電晶體耦合至該像素啟用電晶體之該第二端子及該源極隨耦器電晶體之閘極。一第一儲存電容器耦合至該第一儲存電晶體。一第二儲存電晶體耦合至該像素啟用電晶體之該第二端子及該源極隨耦器電晶體之該閘極。一第二儲存電容器耦合至該第二儲存電晶體。一列選擇電晶體耦合至該源極隨耦器電晶體以自該全域快門讀出電路產生一輸出信號。

Description

電壓域全域快門讀出電路

本揭露大體而言係關於影像感測器，且特定而言但非排他地，係關於一種供在自一影像感測器讀出影像資料時使用的全域快門讀出電路。

影像感測器已變得無所不在。其廣泛地用於數位靜態相機、蜂巢式電話、安全攝像機、醫療、汽車及其他應用中。用於製造影像感測器之技術一直繼續快速地進展。舉例而言，對較高解析度及較低功率消耗之需求已促進了此等裝置之進一步小型化及整合。

習用地，影像感測器在一像素陣列上接收光，該光在像素中產生電荷。光之強度可影響在每一像素中產生之電荷量，其中較高強度產生較高電荷量。相關雙取樣(CDS)係與CMOS影像感測器(CIS)一起使用來藉由對來自影像感測器之影像資料進行取樣且移除自來自影像感測器之重設值讀數取樣之非所要偏移而減少來自自影像感測器讀出之影像之雜訊之一技術。在全域快門CIS設計中，使用取樣與保持開關來對信號(SHS)讀數進行取樣與保持，以及對來自影像感測器之重設(SHR)讀數進行取樣與保持。取樣與保持電路系統中之SHR及SHS開關經控制以對來自影像感測器之重設位準及信號位準進行取樣。在全域取樣完成之後，執行來自影像感測器之一讀出以將經取樣重設位準及信號位準數位化。重設位準與信號位準之間的經數位化差在CDS計算中用於恢復真實影像信號。

本文中闡述針對於一電壓域全域快門讀出電路之實例。在以下說明中，陳述眾多特定細節以便提供對實例之一透徹理解。然而，熟習相關技術者將認識到，本文中所闡述之技術可在不具有特定細節中之一或多者之情況下實踐或者可利用其他方法、組件、材料等來實踐。在其他例項中，未詳細展示或闡述眾所周知之結構、材料或操作以避免使某些態樣模糊。

遍及本說明書，對「一項實例」或「一項實施例」之提及意指結合該實例所闡述之一特定特徵、結構或特性包含於本發明之至少一項實例中。因此，遍及本說明書，在各個位置中片語「在一項實例中」或「在一項實施例中」之出現未必全部係指同一實例。此外，在一或多項實例中可以任何適合方式組合該等特定特徵、結構或特性。

遍及本說明書，使用數個技術術語。此等術語將呈現其在其所屬技術領域中之普通含義，除非本文中另外具體定義或其使用之內容脈絡將另外清晰地暗示。應注意，在本文件中，元件名稱與符號可互換地使用(例如，Si與矽)；然而，此兩者具有相同含義。

在下文所闡述之各種實例中，揭露經改良實例電壓域全域讀出電路。在各種實例中，全域讀出電路具有較少洩漏、較少固定模式雜訊、經改良線性度、經減少全域轉移時間及經減小大小，以及較少隨機雜訊等。例如，現有全域快門讀出電路方法中存在向接地之洩漏，此部分地由於通向整個像素陣列中之所有相關聯儲存電容器之電阻路徑而造成影像中像素之間的固定模式雜訊及非均勻性。穿過接地通向所有儲存電容器之此等電阻路徑進一步增加在使電容器放電時之滯後時間。在本文中所闡述之各種實例中，利用包含在根據本發明之教示之全域快門讀出電路中之一像素啟用電晶體來截斷或消除此向接地的洩漏。在其他實例中，根據本發明之教示，像素啟用電晶體包含在儲存電容器之放電路徑中，其中儲存電容器之兩個板極透過像素啟用電晶體耦合至同一重設電壓，此會顯著減少儲存電容器之放電時間。在又一些實例中，自全域快門讀出電路移除通向接地之偏壓電晶體路徑及串疊電晶體路徑，使得儲存電容器透過像素啟用電晶體重設至一重設電壓。自全域快門讀出電路移除通向接地之偏壓電晶體路徑及串疊電晶體路徑會減小根據本發明之教示之全域快門讀出電路之大小以及隨機雜訊。

為圖解說明， 圖 1展示根據本發明之教示之具有一像素陣列之一成像系統100之一項實例，該像素陣列具有透過電壓域全域快門讀出電路讀出之像素電路。特定而言， 圖 1中所繪示之實例圖解說明包含一像素陣列102、位元線112、一控制電路110、一讀出電路106及功能邏輯108之一成像系統100。在各種實例中，成像系統可實施為一CMOS影像感測器(CIS)，在一項實例中，該CIS可呈包含與一邏輯晶粒或特殊應用積體電路(ASIC)晶粒堆疊之一像素晶粒之一堆疊晶片方案。在一項實例中，像素晶粒可包含一像素陣列102，且ASIC晶粒可包含具有根據本發明之教示之全域快門讀出電路之讀出電路系統，該全域快門讀出電路透過包含在像素級連接中之位元線112耦合至像素陣列102。在一項實例中，除讀出電路系統106以及功能邏輯108之外，ASIC亦可包含控制電路110。

在一項實例中，像素陣列102係包含複數個像素電路104 (例如，P1、P2、…、Pn)之一個二維(2D)陣列，該複數個像素電路配置成列(例如，R1至Ry)及行(例如，C1至Cx)以獲取人、地點、物體等之影像資料，該影像資料然後可用於再現一人、地點、物體等之一影像 。

在各種實例中，每一像素電路104可包含經組態以回應於入射光而光生影像電荷之一或多個光電二極體。在一或多個光電二極體中產生之影像電荷轉移至包含在每一像素電路104中之一浮動擴散部，該影像電荷可被轉換成一影像信號，該影像信號然後由讀出電路106透過位元線112自每一像素電路104讀出。在各種實例中，讀出電路106可經組態以透過行位元線112讀出影像信號。在各種實例中，讀出電路106可包含全域快門讀出電路、電流源、路由電路系統，及可包含在類比轉數位轉換器中之比較器或其他器件。

在實例中，由讀出電路106中之類比轉數位轉換器產生之數位影像資料值可然後由功能邏輯108接收。功能邏輯108可僅儲存數位影像資料或甚至藉由應用後影像效應(例如，裁剪、旋轉、移除紅眼、調整亮度、調整對比度或其他)而操縱數位影像資料。

在一項實例中，控制電路104耦合至像素陣列102以控制像素陣列102中之複數個光電二極體之操作。舉例而言，控制電路104可產生用於控制影像獲取之全域快門信號。在其他實例中，影像獲取與諸如一閃光燈等照明效應同步。

在一項實例中，成像系統100可包含在一數位、行動電話、膝上型電腦或諸如此類中。另外，成像系統100可耦合至其他硬體，諸如一處理器(一般用途或其他)、記憶體元件、輸出(USB埠、無線傳輸器、HDMI埠等)、照明設備/閃光燈、電輸入(鍵盤、觸控顯示器、追蹤墊、滑鼠、麥克風等)及/或顯示器。其他硬體可將指令遞送至成像系統100、自成像系統100提取影像資料或操縱由成像系統100供應之影像資料。

圖 2展示根據本發明之教示之一影像感測器中之像素電路204之一實例及全域快門讀出電路254之一實例之一示意圖。應注意， 圖 2之像素電路204可為 圖 1中所闡述之像素電路104中之一者之一實例，且下文所提及之類似命名及編號之元件與上文所闡述類似地耦合及起作用。

如 圖 2中所繪示之實例中所展示，像素電路204可包含在一像素晶粒226中，且全域快門讀出電路254可包含在一ASIC晶粒228中所包含之一讀出電路中。在一項實例中，像素電路204包含經耦合以回應於入射光而光生影像電荷之一光電二極體214。一轉移電晶體216經耦合以回應於一轉移信號TX而將所光生影像電荷自光電二極體214轉移至一浮動擴散部218。一重設電晶體220耦合至一像素電壓供應器(例如，PIXVD)以回應於一重設信號RST而重設浮動擴散部218。一源極隨耦器電晶體222之閘極經耦合以將浮動擴散部218中之電荷轉換成一影像資料信號，該影像資料信號經耦合以透過一列選擇電晶體224回應於一列選擇信號GS而透過一位元線212輸出。在利用相關雙取樣(CDS)之一成像系統中，浮動擴散部218上之電荷亦在一浮動擴散部重設操作之後透過位元線212讀出以獲得一重設位準，且浮動擴散部218上之電荷亦在影像電荷被轉移至浮動擴散部218之後透過位元線212讀出以獲得一信號位準。

繼續所繪示實例，全域快門讀出電路254包含耦合於一重設電壓(例如，VD)與來自像素電路204之位元線212之間的一重設電晶體230。在一項實例中，重設電晶體230經組態以回應於一重設列控制信號RST_ROW而受控制。如所繪示實例中所展示，一像素啟用電晶體236包含耦合至位元線212及重設電晶體230之一第一端子(例如，一第一源極/汲極端子)。一源極隨耦器電晶體248包含耦合至像素啟用電晶體236之一第二端子(例如，一第二源極/汲極端子)之一閘極，使得像素啟用電晶體236耦合於重設電晶體230與源極隨耦器電晶體248之間。在一項實例中，像素啟用電晶體236之第一端子與第二端子回應於耦合至像素啟用電晶體236之一第三端子(例如，閘極)之一像素啟用信號PIXEN而耦合在一起。

如 圖 2中所展示之實例中所展示，一第一儲存電晶體240耦合至像素啟用電晶體236之第二端子及源極隨耦器電晶體248之閘極。一第一儲存電容器242耦合至第一儲存電晶體240。如所展示，第二儲存電晶體244亦耦合至像素啟用電晶體236之第二端子及源極隨耦器電晶體248之閘極。一第二儲存電容器246耦合至第二儲存電晶體244。如所繪示實例中所展示，第一儲存電晶體240經組態以回應於一取樣與保持重設控制信號SHR而受控制，且第二儲存電晶體244經組態以回應於一取樣與保持信號控制信號SHS而受控制。

在實例中，一列選擇電晶體250耦合至源極隨耦器電晶體248，使得源極隨耦器電晶體248及列選擇電晶體250耦合於全域快門讀出電路254之一電壓供應器(例如，AVD)與一輸出252之間。在操作中，列選擇電晶體250耦合至源極隨耦器電晶體248以在一輸出252上自全域快門讀出電路254產生一輸出信號。如所繪示實例中所展示，列選擇電晶體250經組態以回應於一列選擇列信號RS_ROW而受控制。

在所圖解說明實例中，一浮動擴散部238耦合至像素啟用電晶體236之第二端子、源極隨耦器電晶體248之閘極、第一儲存電晶體240及第二儲存電晶體244，如所展示。如此，第一儲存電晶體240及第一儲存電容器242耦合於浮動擴散部238與一參考電壓(例如，VM)之間。類似地，第二儲存電晶體244及第二儲存電容器246耦合於浮動擴散部238與參考電壓VM之間。

在 圖 2中所繪示之實例中，全域快門讀出電路254亦包含耦合於像素啟用電晶體236之第一端子與接地(例如，AGND)之間的一偏壓電晶體232。在實例中，一串疊電晶體234耦合於像素啟用電晶體236之第一端子與偏壓電晶體232之間。在一項實例中，偏壓電晶體232之一閘極耦合至一第一偏壓電壓Vb且串疊電晶體234之一閘極耦合至一第二偏壓電壓Vc。

圖 3圖解說明根據本揭露之教示之在一滾動讀出週期期間一實例像素電路及電壓域全域快門讀出電路中之信號值之一時序圖。應瞭解， 圖 3中所繪示之信號可為 圖 2中所展示之像素電路204及全域快門讀出電路254中所繪示之信號之實例，且上文所闡述之類似命名及編號之元件在下文類似地耦合及起作用。

現在參考所繪示實例， 圖 3圖解說明在一滾動讀出週期期間之一列選擇信號GS 324、一列選擇列信號RS_ROW 350、一重設列控制信號RST_ROW 330、一像素啟用信號PIXEN 336、一取樣與保持重設控制信號SHR 340、一取樣與保持信號控制信號SHS 344、一第二偏壓電壓Vc 334，及一第一偏壓電壓Vb 332。應瞭解，在影像感測器電路(諸如 圖 2中所展示之像素電路204及全域快門讀出電路254)之操作期間，可存在全域預充電週期、後續接著一滾動讀出週期、後續接著一全域放電週期、後續接著一全域轉移週期。

往回參考 圖 3中所繪示之時序圖實例，應注意，列選擇信號GS 324、第一偏壓電壓Vb 332及第二偏壓電壓Vc 334在整個滾動讀出週期為零。如所圖解說明，重設列控制信號RST_ROW 330經組態以接通重設電晶體230以使位元線212重設至重設電壓VD。接下來，列選擇列信號RS_ROW 350接通列選擇電晶體250，且像素啟用信號PIXEN 336在重設電晶體230仍接通之同時被脈衝化接通及關斷以使浮動擴散部238重設至重設電壓VD。

在各種實例中，當像素啟用信號PIXEN 336變低時，像素啟用電晶體236之閘極源極電壓V _GS將足夠低，以完全切斷自浮動擴散部238穿過串疊電晶體234及偏壓電晶體232通向接地AGND之洩漏路徑。因此，根據本發明之教示，在操作期間，自浮動擴散部238穿過串疊電晶體234及偏壓電晶體232通向接地AGND之洩漏路徑在像素啟用電晶體236關斷之後被完全截斷。因此，根據本發明之教示，影像中像素之間的固定模式雜訊及非均勻性被減少或消除。

在像素啟用信號PIXEN 336關斷之後，取樣與保持重設控制信號SHR 340被脈衝化以在第一儲存電容器242中電荷共用在一全域轉移週期期間取樣的黑色電荷與在浮動擴散部238處取樣的重設值。接下來，像素啟用信號PIXEN 336再次在重設電晶體230仍接通之同時被脈衝化接通及關斷以使浮動擴散部238重設至重設電壓VD。在像素啟用信號PIXEN 336關斷之後，取樣與保持信號控制信號SHS 344然後被脈衝化以在第二儲存電容器246中電荷共用在一全域轉移週期期間取樣的信號電荷與在浮動擴散部238處取樣的重設值。接下來，列選擇列信號RS_ROW 350關斷列選擇電晶體250且然後重設列控制信號RST_ROW 330經組態以在滾動讀出結束之後關斷重設電晶體230。

圖 4展示根據本發明之教示之一影像感測器中之一像素電路404及一電壓域全域快門讀出電路454之另一實例之一示意圖。應瞭解， 圖 4之像素電路404可為如 圖 1中所展示包含在像素陣列102中之像素電路104中之一者之另一實例，且 圖 4中所繪示之像素電路404及一電壓域全域快門讀出電路454與上文詳細討論之 圖 2中所繪示之像素電路204及全域快門讀出電路254共用某些類似之處。

例如，如 圖 4中所繪示之實例中所展示，像素電路404可包含在一像素晶粒426中，且全域快門讀出電路454可包含在一ASIC晶粒428中所包含之一讀出電路中。在一項實例中，像素電路404包含經耦合以回應於入射光而光生影像電荷之一光電二極體414。一轉移電晶體416經耦合以回應於一轉移信號TX而將所光生影像電荷自光電二極體414轉移至一浮動擴散部418。一重設電晶體420耦合至一像素電壓供應器(例如，PIXVD)以回應於一重設信號RST而重設浮動擴散部418。一源極隨耦器電晶體422之閘極經耦合以將浮動擴散部418中之電荷轉換成一影像資料信號，該影像資料信號經耦合以透過一列選擇電晶體424回應於一列選擇信號GS而透過一位元線412輸出。在利用相關雙取樣(CDS)之一成像系統中，浮動擴散部418上之電荷亦在一浮動擴散部重設操作之後透過位元線412讀出以獲得一重設位準，且浮動擴散部418上之電荷亦在影像電荷被轉移至浮動擴散部418之後透過位元線412讀出以獲得一信號位準。

在 圖 4中所繪示之實例中，全域快門讀出電路454包含耦合於一重設電壓(例如，VM)與來自像素電路404之位元線412之間的一重設電晶體430。在一項實例中，重設電晶體430經組態以回應於一重設列控制信號RST_ROW而受控制。如所繪示實例中所展示，一像素啟用電晶體436包含耦合至位元線412及重設電晶體430之一第一端子(例如，一第一源極/汲極端子)。一源極隨耦器電晶體448包含耦合至像素啟用電晶體436之一第二端子(例如，一第二源極/汲極端子)之一閘極，使得像素啟用電晶體436耦合於重設電晶體430與源極隨耦器電晶體448之間。在一項實例中，像素啟用電晶體436之第一端子與第二端子回應於耦合至該像素啟用電晶體之一第三端子(例如，閘極)之一像素啟用信號PIXEN而耦合在一起。

如 圖 4中所展示之實例中所展示，一第一儲存電晶體440耦合至像素啟用電晶體436之第二端子及源極隨耦器電晶體448之閘極。一第一儲存電容器442耦合至第一儲存電晶體440。如所展示，第二儲存電晶體444亦耦合至像素啟用電晶體436之第二端子及源極隨耦器電晶體之閘極。第二儲存電容器446耦合至第二儲存電晶體444。如所繪示實例中所展示，第一儲存電晶體440經組態以回應於一取樣與保持重設控制信號SHR而受控制，且第二儲存電晶體444經組態以回應於一取樣與保持信號控制信號SHS而受控制。

在實例中，一列選擇電晶體450耦合至源極隨耦器電晶體448，使得源極隨耦器電晶體448及列選擇電晶體450耦合於全域快門讀出電路454之一電壓供應器(例如，AVD)與一輸出452之間。在操作中，列選擇電晶體450耦合至源極隨耦器電晶體448以在一輸出452上自全域快門讀出電路454產生一輸出信號。如所繪示實例中所展示，列選擇電晶體450經組態以回應於一列選擇列信號RS_ROW而受控制。

在所圖解說明實例中，一浮動擴散部438耦合至像素啟用電晶體436之第二端子、源極隨耦器電晶體448之閘極、第一儲存電晶體440及第二儲存電晶體444，如所展示。如此，第一儲存電晶體440及第一儲存電容器442耦合於浮動擴散部438與一參考電壓(例如，VM)之間。類似地，第二儲存電晶體444及第二儲存電容器446耦合於浮動擴散部438與參考電壓VM之間。

圖 4中所繪示之實例與 圖 2中所繪示之實例之間的差異之一在於，在 圖 4中所繪示之實例中，重設電晶體430、第一儲存電容器442及第二儲存電容器446全部耦合至同一參考電壓(例如，VM)，如所展示。因此，在一放電操作期間，第一儲存電容器之第一電極及第二電極(例如，兩端)與第二儲存電容器之第一電極及第二電極(例如，兩端)全部經組態以在全域快門讀出電路454內局部地耦合至同一參考電壓(例如， VM)以在重設電晶體430、像素啟用電晶體436、第一儲存電晶體440及第二儲存電晶體444接通時使第一儲存電容器442及第二儲存電容器446放電。因此，根據本發明之教示，在通過重設電晶體430、像素啟用電晶體436、第一儲存電晶體440及第二儲存電晶體444之局部路徑使第一儲存電容器442及第二儲存電容器442放電至初始值之情況下，用以使跨越第一儲存電容器442之一電壓Vr及跨越第二電容器446之一電壓Vs初始化之放電時間顯著減少。

在 圖 4中所繪示之實例中，全域快門讀出電路454亦包含耦合於像素啟用電晶體436之第一端子與接地(例如，AGND)之間的一偏壓電晶體432。在實例中，一串疊電晶體434耦合於像素啟用電晶體436之第一端子與偏壓電晶體432之間。在一項實例中，偏壓電晶體432之一閘極耦合至一第一偏壓電壓Vb且串疊電晶體434之一閘極耦合至一第二偏壓電壓Vc。

圖 5圖解說明根據本揭露之教示之在一全域轉移之前的一全域放電週期期間另一實例像素電路及電壓域全域快門讀出電路中之信號值之一時序圖。應瞭解， 圖 5中所繪示之信號可為 圖 4中所展示之像素電路404及全域快門讀出電路454中所繪示之信號之實例，且上文所闡述之類似命名及編號之元件在下文類似地耦合及起作用。

現在參考所繪示實例， 圖 5圖解說明在一全域轉移週期之前的一全域放電週期期間之一列選擇信號GS 524、一列選擇列信號RS_ROW 550、一重設列控制信號RST_ROW 530、一像素啟用信號PIXEN 536、一取樣與保持重設控制信號SHR 540、一取樣與保持信號控制信號SHS 544、一第二偏壓電壓Vc 534、一第一偏壓電壓Vb 532、一第一儲存電容器電壓Vr 542，及一第二儲存電容器電壓Vs 546。應瞭解，在影像感測器電路(諸如 圖 4中所展示之像素電路404及全域快門讀出電路454)之操作期間，可存在全域預充電週期、後續接著一滾動讀出週期、後續接著一全域放電週期、後續接著一全域轉移週期。

往回參考 圖 5中所繪示之時序圖實例，應注意，列選擇信號GS 524、列選擇列信號RS_ROW 550、第一偏壓電壓Vb 532及第二偏壓電壓Vc 534在整個全域放電週期為零。如所圖解說明，重設列控制信號RST_ROW 530及像素啟用信號PIXEN 536經組態以接通重設電晶體430及像素啟用電晶體436以使位元線412及浮動擴散部438重設至重設電壓VM。接下來，取樣與保持重設控制信號SHR 540及取樣與保持信號控制信號SHS 544經組態以接通第一儲存電晶體440及第二儲存電晶體444以使第一儲存電容器電壓Vr 542及第二儲存電容器電壓Vs 546放電。

如所繪示實例中所展示，根據本發明之教示，第一儲存電容器電壓Vr 542及第二儲存電容器電壓Vs 546兩者快速地放電，由於第一儲存電容器442之兩個電極及第二儲存電容器446之兩個電極在全域快門讀出電路454內局部地耦合至同一參考電壓( 例如 ， VM)以在重設電晶體430、像素啟用電晶體436、第一儲存電晶體440及第二儲存電晶體444接通時使第一儲存電容器442及第二儲存電容器442放電。

在第一儲存電容器442及第二儲存電容器446放電之後，取樣與保持重設控制信號SHR 540及取樣與保持信號控制信號SHS 544經組態以關斷第一儲存電晶體440及第二儲存電晶體444，且然後重設列控制信號RST_ROW 530及像素啟用信號PIXEN 536經組態以關斷重設電晶體436及重設電晶體430。

圖 6展示根據本發明之教示之一影像感測器中之一像素電路604及一電壓域全域快門讀出電路654之又一實例之一示意圖。應瞭解， 圖 6之像素電路604可為如 圖 1中所展示包含在像素陣列102中之像素電路104中之一者之又一實例，且 圖 6中所繪示之像素電路604及一電壓域全域快門讀出電路654與上文詳細討論之 圖 4中所繪示之像素電路404及全域快門讀出電路454及/或 圖 2中所繪示之像素電路204及全域快門讀出電路254共用某些類似之處。

例如，如 圖 4中所繪示之實例中所展示，像素電路604可包含在一像素晶粒626中，且全域快門讀出電路654可包含在一ASIC晶粒628中所包含之一讀出電路中。在一項實例中，像素電路604包含經耦合以回應於入射光而光生影像電荷之一光電二極體614。一轉移電晶體616經耦合以回應於一轉移信號TX而將所光生影像電荷自光電二極體614轉移至一浮動擴散部618。一重設電晶體620耦合至一像素電壓供應器(例如，PIXVD)以回應於一重設信號RST而重設浮動擴散部618。一源極隨耦器電晶體622之閘極經耦合以將浮動擴散部618中之電荷轉換成一影像資料信號，該影像資料信號經耦合以透過一列選擇電晶體624回應於一列選擇信號GS而透過一位元線612輸出。在利用相關雙取樣(CDS)之一成像系統中，浮動擴散部618上之電荷亦在一浮動擴散部重設操作之後透過位元線612讀出以獲得一重設位準，且浮動擴散部618上之電荷亦在影像電荷被轉移至浮動擴散部618之後透過位元線612讀出以獲得信號位準。

繼續所繪示實例，全域快門讀出電路654包含耦合於一重設電壓(例如，VD)與來自像素電路604之位元線612之間的一重設電晶體630。在一項實例中，重設電晶體630經組態以回應於一重設列控制信號RST_ROW而受控制。如所繪示實例中所展示，一像素啟用電晶體636包含耦合至位元線612及重設電晶體630之一第一端子(例如，一第一源極/汲極端子)。一源極隨耦器電晶體648包含耦合至像素啟用電晶體636之一第二端子(例如，一第二源極/汲極端子)之一閘極，使得像素啟用電晶體636耦合於重設電晶體630與源極隨耦器電晶體648之間。在一項實例中，像素啟用電晶體636之第一端子與第二端子回應於耦合至該像素啟用電晶體之一第三端子(例如，閘極)之一像素啟用信號PIXEN而耦合在一起。

如 圖 6中所展示之實例中所展示，一第一儲存電晶體640耦合至像素啟用電晶體636之第二端子及源極隨耦器電晶體648之閘極。一第一儲存電容器642耦合至第一儲存電晶體640。如所展示，第二儲存電晶體644亦耦合至像素啟用電晶體636之第二端子及源極隨耦器電晶體之閘極。一第二儲存電容器646耦合至第二儲存電晶體644。如所繪示實例中所展示，第一儲存電晶體640經組態以回應於一取樣與保持重設控制信號SHR而受控制，且第二儲存電晶體644經組態以回應於一取樣與保持信號控制信號SHS而受控制。

在實例中，一列選擇電晶體650耦合至源極隨耦器電晶體648，使得源極隨耦器電晶體648及列選擇電晶體650耦合於全域快門讀出電路654之一電壓供應器(例如，AVD)與一輸出652之間。在操作中，列選擇電晶體650耦合至源極隨耦器電晶體648以在一輸出652上自全域快門讀出電路654產生一輸出信號。如所繪示實例中所展示，列選擇電晶體650經組態以回應於一列選擇列信號RS_ROW而受控制。

在所圖解說明實例中，一浮動擴散部638耦合至像素啟用電晶體636之第二端子、源極隨耦器電晶體648之閘極、第一儲存電晶體640及第二儲存電晶體644，如所展示。如此，第一儲存電晶體640及第一儲存電容器642耦合於浮動擴散部638與一參考電壓(例如，VM)之間。類似地，第二儲存電晶體644及第二儲存電容器646耦合於浮動擴散部638與參考電壓VM之間。

圖 6中所繪示之實例與 圖 2中所繪示之實例之間的差異之一在於，在 圖 6中所繪示之實例中，全域快門讀出電路654不包含耦合於像素啟用電晶體636之第一端子及/或位元線612與接地之間的偏壓電晶體及串疊電晶體。因此，應注意，全域快門讀出電路654中不存在自浮動擴散部通向接地之洩漏路徑。如此，應瞭解，由於原本由耦合於像素啟用電晶體636之第一端子及/或位元線612與接地之間的一偏壓電晶體及一串疊電晶體貢獻之隨機雜訊(RN)被移除，因此雜訊減少。應進一步瞭解，ASIC晶粒628之大小可較小。在一項實例中，跨越第一儲存電容器642之初始電壓Vr及跨越第二電容器646之初始電壓Vs在一全域轉移週期之前的一全域放電週期期間重設至重設電壓(例如，VD)。

為圖解說明， 圖 7圖解說明根據本揭露之教示之在一全域轉移週期之前的一全域放電週期期間又一實例像素電路及電壓域全域快門讀出電路中之信號值之時序圖。應瞭解， 圖 7中所繪示之信號可為 圖 6中所展示之像素電路604及全域快門讀出電路654中所繪示之信號之實例，且上文所闡述之類似命名及編號之元件在下文類似地耦合及起作用。

現在參考所繪示實例， 圖 7圖解說明在一全域轉移週期之前的一全域放電週期期間之一列選擇信號GS 724、一列選擇列信號RS_ROW 750、一重設列控制信號RST_ROW 730、一像素啟用信號PIXEN 736、一取樣與保持重設控制信號SHR 740、一取樣與保持信號控制信號SHS 744、一第一儲存電容器電壓Vr 742，及一第二儲存電容器電壓Vs 746。應瞭解，在影像感測器電路(諸如 圖 6中所展示之像素電路604及全域快門讀出電路654)之操作期間，可存在全域預充電週期、後續接著一滾動讀出週期、後續接著一全域放電週期、後續接著一全域轉移週期。

往回參考 圖 7中所繪示之時序圖實例，應注意，列選擇信號GS 724及列選擇列信號RS_ROW 750在整個全域放電週期為零。如所圖解說明，重設列控制信號RST_ROW 730及像素啟用信號PIXEN 736經組態以接通重設電晶體630及像素啟用電晶體636以使位元線612及浮動擴散部638重設至重設電壓VD。接下來，取樣與保持重設控制信號SHR 740及取樣與保持信號控制信號SHS 744經組態以接通第一儲存電晶體640及第二儲存電晶體644以使第一儲存電容器電壓Vr 742及第二儲存電容器電壓Vs 746放電至重設電壓VD。如此，跨越第一儲存電容器642之初始電壓Vr 742及跨越第二電容器646之初始電壓Vs 746在一全域轉移週期之前的全域放電週期期間重設至重設電壓VD。

在第一儲存電容器642及第二儲存電容器646放電至重設電壓VD之後，取樣與保持重設控制信號SHR 740及取樣與保持信號控制信號SHS 744經組態以關斷第一儲存電晶體640及第二儲存電晶體644，且然後重設列控制信號RST_ROW 730及像素啟用信號PIXEN 736經組態以關斷重設電晶體636及重設電晶體630。

包含發明摘要中所闡述內容之本發明之所圖解說明實例之以上說明並非意欲為窮盡性的或將本發明限制於所揭露之精確形式。雖然出於說明性目的而在本文中闡述了本發明之特定實例，但如熟習相關技術者將認識到，可在本發明之範疇內做出各種修改。

可鑒於以上詳細說明對本發明做出此等修改。以下申請專利範圍中所使用之術語不應理解為將本發明限制於本說明書中所揭露之特定實例。而是，本發明之範疇將完全由以下申請專利範圍來判定，申請專利範圍將根據所建立之請求項解釋原則來加以理解。

100:成像系統 102:像素陣列 104:像素電路 106:讀出電路/讀出電路系統 108:功能邏輯 110:控制電路 112:位元線/行位元線 204:像素電路 212:位元線 214:光電二極體 216:轉移電晶體 218:浮動擴散部 220:重設電晶體 222:源極隨耦器電晶體 224:列選擇電晶體 226:像素晶粒 228:特殊應用積體電路晶粒 230:重設電晶體 232:偏壓電晶體 234:串疊電晶體 236:像素啟用電晶體 238:浮動擴散部 240:第一儲存電晶體 242:第一儲存電容器 244:第二儲存電晶體 246:第二儲存電容器 248:源極隨耦器電晶體 250:列選擇電晶體 252:輸出 254:全域快門讀出電路 324:列選擇信號 330:重設列控制信號 332:第一偏壓電壓 334:第二偏壓電壓 336:像素啟用信號 340:取樣與保持重設控制信號 344:取樣與保持信號控制信號 350:列選擇列信號 404:像素電路 412:位元線 414:光電二極體 416:轉移電晶體 418:浮動擴散部 420:重設電晶體 422:源極隨耦器電晶體 424:列選擇電晶體 426:像素晶粒 428:特殊應用積體電路晶粒 430:重設電晶體 432:偏壓電晶體 434:串疊電晶體 436:像素啟用電晶體 438:浮動擴散部 440:第一儲存電晶體 442:第一儲存電容器 444:第二儲存電晶體 446:第二儲存電容器 448:源極隨耦器電晶體 450:列選擇電晶體 452:輸出 454:電壓域全域快門讀出電路/全域快門讀出電路 524:列選擇信號 530:重設列控制信號 532:第一偏壓電壓 534:第二偏壓電壓 536:像素啟用信號 540:取樣與保持重設控制信號 542:第一儲存電容器電壓 544:取樣與保持信號控制信號 546:第二儲存電容器電壓 550:列選擇列信號 604:像素電路 612:位元線 614:光電二極體 616:轉移電晶體 618:浮動擴散部 620:重設電晶體 622:源極隨耦器電晶體 624:列選擇電晶體 626:像素晶粒 628:特殊應用積體電路晶粒 630:重設電晶體 636:像素啟用電晶體 638:浮動擴散部 640:第一儲存電晶體 642:第一儲存電容器 644:第二儲存電晶體 646:第二儲存電容器 648:源極隨耦器電晶體 650:列選擇電晶體 652:輸出 654:電壓域全域快門讀出電路/全域快門讀出電路 724:列選擇信號 730:重設列控制信號 736:像素啟用信號 740:取樣與保持重設控制信號 742:第一儲存電容器電壓/初始電壓 744:取樣與保持信號控制信號 746:第二儲存電容器電壓 750:列選擇列信號 AGND:接地 AVD:電壓供應器 C1-Cx:行 GS:列選擇信號 P1-Pn:像素電路 PIXEN:像素啟用信號 PIXVD:像素電壓供應器 R1-Ry:列 RS_ROW:列選擇列信號 RST:重設信號 RST_ROW:重設列控制信號 SHR:重設/取樣與保持重設控制信號 SHS:信號/取樣與保持信號控制信號 TX:轉移信號 Vb:第一偏壓電壓 Vc:第二偏壓電壓 VD:重設電壓 VM:參考電壓/重設電壓 Vr:電壓/第一儲存電容器電壓/初始電壓 Vs:電壓/第二儲存電容器電壓/初始電壓

參考以下各圖闡述本發明之非限制性及非窮盡性實施例，其中遍及各個視圖除非另有規定，否則相似元件符號指代相似部件。

圖 1圖解說明根據本發明之教示之一成像系統之一項實例。

圖 2展示根據本發明之教示之一影像感測器中之一像素電路及一電壓域全域快門讀出電路之一實例之一示意圖。

圖 3圖解說明根據本揭露之教示之在一滾動讀出週期期間一實例像素電路及電壓域全域快門讀出電路中之信號值之一時序圖。

圖 4展示根據本發明之教示之一影像感測器中之一像素電路及一電壓域全域快門讀出電路之另一實例之一示意圖。

圖 5圖解說明根據本揭露之教示之在一全域轉移週期之前的一全域放電週期期間另一實例像素電路及電壓域全域快門讀出電路中之信號值之一時序圖。

圖 6展示根據本發明之教示之一影像感測器中之一像素電路及一電壓域全域快門讀出電路之又一實例之一示意圖。

圖 7圖解說明根據本揭露之教示之在一全域轉移週期之前的一全域放電週期期間又一實例像素電路及電壓域全域快門讀出電路中之信號值之一時序圖。

遍及圖式之數個視圖，對應元件字符指示對應組件。熟習此項技術者將瞭解，圖中之元件係為簡單及清晰起見而圖解說明的，且未必按比例繪製。舉例而言，為幫助改良對本發明之各種實施例之理解，各圖中之元件中之某些元件之尺寸可相對於其他元件而被放大。並且，通常不繪示一商業上可行之實施例中有用或必需之常見而眾所周知之元件以便促進對本發明之此等各種實施例之一較不受阻礙之觀看。

204:像素電路

212:位元線

214:光電二極體

216:轉移電晶體

218:浮動擴散部

220:重設電晶體

222:源極隨耦器電晶體

224:列選擇電晶體

226:像素晶粒

228:特殊應用積體電路晶粒

230:重設電晶體

232:偏壓電晶體

234:串疊電晶體

236:像素啟用電晶體

238:浮動擴散部

240:第一儲存電晶體

242:第一儲存電容器

244:第二儲存電晶體

246:第二儲存電容器

248:源極隨耦器電晶體

250:列選擇電晶體

252:輸出

254:全域快門讀出電路

AGND:接地

AVD:電壓供應器

GS:列選擇信號

PIXEN:像素啟用信號

PIXVD:像素電壓供應器

RS_ROW:列選擇列信號

RST:重設信號

RST_ROW:重設列控制信號

SHR:重設/取樣與保持重設控制信號

SHS:信號/取樣與保持信號控制信號

TX:轉移信號

Vb:第一偏壓電壓

Vc:第二偏壓電壓

VD:重設電壓

VM:參考電壓/重設電壓

Claims (22)

1. 一種全域快門讀出電路，其包括： 一重設電晶體，其耦合於一重設電壓與來自一像素電路之一位元線之間； 一像素啟用電晶體，其具有耦合至該位元線及該重設電晶體之一第一端子； 一源極隨耦器電晶體，其具有耦合至該像素啟用電晶體之一第二端子之一閘極，使得該像素啟用電晶體耦合於該重設電晶體與該源極隨耦器電晶體之間，其中該像素啟用電晶體之該第一端子與該第二端子回應於耦合至該像素啟用電晶體之一第三端子之一像素啟用信號而耦合在一起； 一第一儲存電晶體，其耦合至該像素啟用電晶體之該第二端子及該源極隨耦器電晶體之該閘極； 一第一儲存電容器，其耦合至該第一儲存電晶體； 一第二儲存電晶體，其耦合至該像素啟用電晶體之該第二端子及該源極隨耦器電晶體之該閘極； 一第二儲存電容器，其耦合至該第二儲存電晶體；及 一列選擇電晶體，其耦合至該源極隨耦器電晶體以自該全域快門讀出電路產生一輸出信號。
2. 如請求項1之全域快門讀出電路，其進一步包括一浮動擴散部，其中該像素啟用電晶體之該第二端子、該源極隨耦器電晶體之該閘極、該第一儲存電晶體及該第二儲存電晶體耦合至該浮動擴散部。
3. 如請求項2之全域快門讀出電路，其中該第一儲存電晶體及該第一儲存電容器耦合於該浮動擴散部與一參考電壓之間，其中該第二儲存電晶體及該第二儲存電容器耦合於該浮動擴散部與該參考電壓之間。
4. 如請求項3之全域快門讀出電路，其進一步包括耦合於該像素啟用電晶體之該第一端子與接地之間的一偏壓電晶體。
5. 如請求項4之全域快門讀出電路，其進一步包括耦合於該像素啟用電晶體之該第一端子與該偏壓電晶體之間的一串疊電晶體。
6. 如請求項5之全域快門讀出電路，其中該偏壓電晶體之一閘極耦合至一第一偏壓電壓，其中該串疊電晶體之一閘極耦合至一第二偏壓電壓。
7. 如請求項5之全域快門讀出電路， 其中該重設電晶體經組態以被接通以使來自該像素電路之該位元線重設至該重設電壓， 其中該像素啟用電晶體經組態以在該重設電晶體接通之同時被脈衝化接通及關斷以使該浮動擴散部重設至該重設電壓，其中自該浮動擴散部穿過該串疊電晶體及該偏壓電晶體通向接地之一洩漏路徑在該像素啟用電晶體關斷之後被完全截斷。
8. 如請求項3之全域快門讀出電路，其中該重設電壓與該參考電壓係相同的。
9. 如請求項8之全域快門讀出電路， 其中該重設電晶體、該像素啟用電晶體、該第一儲存電晶體及該第二儲存電晶體全部經組態以被接通以重設該位元線、該浮動擴散部、該第一儲存電容器及該第二儲存電容器， 其中該第一儲存電容器之第一電極及第二電極與該第二儲存電容器之第一電極及第二電極全部經組態以耦合至該同一參考電壓以在該重設電晶體、該像素啟用電晶體、該第一儲存電晶體及該第二儲存電晶體接通時使該第一儲存電容器及該第二儲存電容器放電。
10. 如請求項3之全域快門讀出電路， 其中該重設電晶體經組態以被接通以使來自該像素電路之該位元線重設至該重設電壓， 其中該像素啟用電晶體經組態以在該重設電晶體接通之同時被脈衝化接通及關斷以使該浮動擴散部重設至該重設電壓， 其中該第一儲存電晶體及該第二儲存電晶體經組態以被脈衝化接通及關斷以在該第一儲存電容器處電荷共用在一全域轉移週期期間取樣的一黑色電荷與該浮動擴散部處之一經取樣重設值且在該第二儲存電容器處電荷共用在該全域轉移週期期間取樣的一信號電荷與該浮動擴散部處之一經取樣重設值， 其中該全域快門讀出電路中不存在自該浮動擴散部通向接地之洩漏路徑， 其中不存在耦合於該像素啟用電晶體之該第一端子與接地之間的偏壓電晶體及串疊電晶體。
11. 如請求項10之全域快門讀出電路，其中跨越該第一儲存電容器及該第二儲存電容器之初始電壓經組態以在該全域轉移週期之前的一全域放電週期期間重設至該重設電壓。
12. 一種成像系統，其包括： 一像素陣列，其包含複數個像素電路； 控制電路系統，其耦合至該像素陣列以控制該像素陣列之操作；及 讀出電路系統，其耦合至該像素陣列以自該像素陣列讀出影像資料，其中該讀出電路系統包含複數個全域快門讀出電路，其中每一全域快門讀出電路包括： 一重設電晶體，其耦合於一重設電壓與耦合至該像素陣列之一位元線之間； 一像素啟用電晶體，其具有耦合至該位元線及該重設電晶體之一第一端子； 一源極隨耦器電晶體，其具有耦合至該像素啟用電晶體之一第二端子之一閘極，使得該像素啟用電晶體耦合於該重設電晶體與該源極隨耦器電晶體之間，其中該像素啟用電晶體之該第一端子與該第二端子回應於耦合至該像素啟用電晶體之一第三端子之一像素啟用信號而耦合在一起； 一第一儲存電晶體，其耦合至該像素啟用電晶體之該第二端子及該源極隨耦器電晶體之該閘極； 一第一儲存電容器，其耦合至該第一儲存電晶體； 一第二儲存電晶體，其耦合至該像素啟用電晶體之該第二端子及該源極隨耦器電晶體之該閘極； 一第二儲存電容器，其耦合至該第二儲存電晶體；及 一列選擇電晶體，其耦合至該源極隨耦器電晶體以自該全域快門讀出電路產生一輸出信號。
13. 如請求項12之成像系統，其中每一全域快門讀出電路進一步包括一浮動擴散部，其中該像素啟用電晶體之該第二端子、該源極隨耦器電晶體之該閘極、該第一儲存電晶體及該第二儲存電晶體耦合至該浮動擴散部。
14. 如請求項13之成像系統，其中該第一儲存電晶體及該第一儲存電容器耦合於該浮動擴散部與一參考電壓之間，其中該第二儲存電晶體及該第二儲存電容器耦合於該浮動擴散部與該參考電壓之間。
15. 如請求項14之成像系統，其中每一全域快門讀出電路進一步包括耦合於該像素啟用電晶體之該第一端子與接地之間的一偏壓電晶體。
16. 如請求項15之成像系統，其中每一全域快門讀出電路進一步包括耦合於該像素啟用電晶體之該第一端子與該偏壓電晶體之間的一串疊電晶體。
17. 如請求項16之成像系統，其中該偏壓電晶體之一閘極耦合至一第一偏壓電壓，其中該串疊電晶體之一閘極耦合至一第二偏壓電壓。
18. 如請求項16之成像系統， 其中該重設電晶體經組態以被接通以使來自該像素電路之該位元線重設至該重設電壓， 其中該像素啟用電晶體經組態以在該重設電晶體接通之同時被脈衝化接通及關斷以使該浮動擴散部重設至該重設電壓，其中自該浮動擴散部穿過該串疊電晶體及該偏壓電晶體通向接地之一洩漏路徑在該像素啟用電晶體關斷之後被完全截斷。
19. 如請求項14之成像系統，其中該重設電壓與該參考電壓係相同的。
20. 如請求項19之成像系統， 其中該重設電晶體、該像素啟用電晶體、該第一儲存電晶體及該第二儲存電晶體全部經組態以被接通以重設該位元線、該浮動擴散部、該第一儲存電容器及該第二儲存電容器， 其中該第一儲存電容器之第一電極及第二電極與該第二儲存電容器之第一電極及第二電極全部經組態以耦合至該同一參考電壓以在該重設電晶體、該像素啟用電晶體、該第一儲存電晶體及該第二儲存電晶體接通時使該第一儲存電容器及該第二儲存電容器放電。
21. 如請求項14之成像系統， 其中該重設電晶體經組態以被接通以使來自該像素電路之該位元線重設至該重設電壓， 其中該像素啟用電晶體經組態以在該重設電晶體接通之同時被脈衝化接通及關斷以使該浮動擴散部重設至該重設電壓， 其中該第一儲存電晶體及該第二儲存電晶體經組態以被脈衝化接通及關斷以在該第一儲存電容器處電荷共用在一全域轉移週期期間取樣的一黑色電荷與該浮動擴散部處之一經取樣重設值且在該第二儲存電容器處電荷共用在該全域轉移週期期間取樣的一信號電荷與該浮動擴散部處之一經取樣重設值， 其中該全域快門讀出電路中不存在自該浮動擴散部通向接地之洩漏路徑， 其中不存在耦合於該像素啟用電晶體之該第一端子與接地之間的偏壓電晶體及串疊電晶體。
22. 如請求項21之成像系統，其中跨越該第一儲存電容器及該第二儲存電容器之初始電壓經組態以在該全域轉移週期之前的一全域放電週期期間重設至該重設電壓。