JP2019080225A - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents

固体撮像装置、固体撮像装置の駆動方法、および電子機器 Download PDF

Info

Publication number
JP2019080225A
JP2019080225A JP2017207029A JP2017207029A JP2019080225A JP 2019080225 A JP2019080225 A JP 2019080225A JP 2017207029 A JP2017207029 A JP 2017207029A JP 2017207029 A JP2017207029 A JP 2017207029A JP 2019080225 A JP2019080225 A JP 2019080225A
Authority
JP
Japan
Prior art keywords
period
pixel
imaging device
signal
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017207029A
Other languages
English (en)
Other versions
JP6987603B2 (ja
Inventor
俊徳 大高
Toshinori Otaka
俊徳 大高
盛　一也
Kazuya Mori
一也 盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brillnics Inc
Original Assignee
Brillnics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brillnics Inc filed Critical Brillnics Inc
Priority to JP2017207029A priority Critical patent/JP6987603B2/ja
Priority to CN201811175626.0A priority patent/CN109714551B/zh
Priority to US16/168,276 priority patent/US10645327B2/en
Publication of JP2019080225A publication Critical patent/JP2019080225A/ja
Application granted granted Critical
Publication of JP6987603B2 publication Critical patent/JP6987603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H04N3/1562—Control of the image-sensor operation, e.g. image processing within the image-sensor for selective scanning, e.g. windowing, zooming
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】ＦＤの暗電流の影響を抑止することが可能で、画像劣化を抑止しつつ実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供する。【解決手段】ＡＤ変換部２２０の比較器２２１は、読み出し部６０の制御の下、蓄積期間にＰＤ１からＦＤ１に溢れ出たオーバーフロー電荷に応じた電圧信号に対するデジタル化した第１の比較結果信号を出力する第１の比較処理と、蓄積期間後の転送期間にＦＤ１に転送されたＰＤ１の蓄積電荷に応じた電圧信号に対するデジタル化した第２の比較結果信号を出力する第２の比較処理と、を行い、第１の比較処理では、第１の比較処理の期間が複数のサブ期間に分割され、各サブ期間のそれぞれにおいて出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力するＡＤ変換処理を行う。【選択図】図１２

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）出力方向へと読み出すような列並列出力型が主流である。
また、列並列出力型ＣＭＯＳイメージセンサの画素信号読み出し（出力）回路については実に様々なものが提案されている。
それらの中で、その最も進んだ回路のひとつが、列（カラム）毎にアナログ−デジタル変換器（ＡＤＣ（Analog digital converter)）を備え、画素信号をデジタル信号として取り出す回路である（たとえば特許文献１，２参照）。
この列並列ＡＤＣ搭載ＣＭＯＳイメージセンサ（カラムＡＤ方式ＣＭＯＳイメージセンサ）では、比較器（コンパレータ）はいわゆるＲＡＭＰ波と画素信号の比較をして、後段のカウンタでデジタルＣＤＳを行うことによりＡＤ変換を行う。
しかしながら、この種のＭＯＳイメージセンサは、信号の高速転送が可能であるが、グローバルシャッタ読み出しができないという不利益がある。
これに対して、各画素に比較器を含むＡＤＣ（さらにはメモリ部）を配置して、画素アレイ部中の全画素に対して同一のタイミングで露光開始と露光終了とを実行するグローバルシャッタをも実現可能にするデジタル画素（ピクセル）センサが提案されている（たとえば特許文献３，４参照）。
特開２００５−２７８１３５号公報 特開２００５−２９５３４６号公報 ＵＳ ７１６４１１４ Ｂ２ ＦＩＧ、４ ＵＳ ２０１０／０１８１４６４ Ａ１
ところが、上述した従来のデジタル画素センサを備えたＣＭＯＳイメージセンサでは、グローバルシャッタ機能を実現することは可能であるが、たとえば蓄積期間にフォトダイオードから溢れ出る電荷をリアルタイムに利用していないことから、広ダイナミックレンジ化、高フレームレート化には限界がある。
また、ＣＭＯＳイメージセンサの重要な性能指標にランダムノイズがあり、主なランダムノイズ源として、画素とＡＤ変換器があることが知られている。
一般的には、ランダムノイズ低減手法として、トランジスタサイズを大きくすることでフリッカノイズ（flicker noise）を低減する、もしくは比較器出力に容量を付加し、帯域を落とすことでＣＤＳによるノイズのフィルタ効果を狙う方法が知られている。
しかし、それぞれの手法では、面積が増大する、容量増により比較器の反転遅延が悪化し、撮像素子のフレームレートが上げられないという不利益がある。
また、各画素に比較器を含むＡＤＣ（さらにはメモリ部）を配置することから、有効画素領域を最大限に拡大することは困難で、コストあたりの価値を最大限に高めることが困難である。
また、ダイナミックレンジを拡大させる方法としては、たとえば、イメージセンサの同一の画素から蓄積時間の異なる２種類の信号を読み出し、この２種類の信号を組み合わせて、ダイナミックレンジを拡大させる方法や、高感度の画素でダイナミックレンジの小さい信号と、低感度でダイナミックレンジを拡大した信号を組み合わせてダイナミックレンジを拡大させる方法などが知られている。
いずれの方法においても、組み合わせようとする(合成しようとする)複数の信号は、組み合わせ（信号の切り替え）を行う信号値の近傍において、それぞれ入射光量（照度）に対する出力電圧の直線性がほぼ同等に保たれている必要がある。
各々の信号はダイナミックレンジ（Ｄレンジ）を拡大するために光量（照度）に対するゲインが異なるように設計されるため、主としてアナログデジタルコンバータ（ＡＤＣ）でデジタル変換後のデジタル信号処理回路でゲインを補正し、直線性（あるいは傾き）が同じに保たれるようにしている。
ところで、デジタル画素センサを備えたＣＭＯＳイメージセンサにおいて、たとえば蓄積期間（露光期間）にフォトダイオードから溢れ出るオーバーフロー電荷をリアルタイムに利用しようとすると、この蓄積期間中においても出力ノードとしてのフローティングディフュージョンＦＤの暗電流とそのショットノイズの影響を受けて、比較器の反転タイミングが変動する。
そのため、比較器の誤判定や非感受性入力範囲が発生し、カラム全体の画像のオフセットである固定パターンノイズ（ＦＰＮ）やＡＣ変換伝達曲線に非線形性が生じるという不利益がある。
フローティングディフュージョンＦＤの暗電流の電荷を実際のオーバーフロー電荷から分離することは困難であることから、接合する高輝度側ＡＣ変換伝達曲線と低輝度側ＡＤ変換伝達曲線の接合点（ＡＤ変換コード境界）に接合ギャップ（ＡＤ変換コードギャップ）が生じ、その切り替え領域においての直線性（リニアリティ）が必ずしも保証されない場合がある。
このような場合、スムーズな切り替えが不能となり、その不連続点がノイズとなってしまい、いわゆるトーンジャンプ等の画像劣化の要因になるという不利益がある。
本発明は、出力ノードとしてのフローティングディフュージョンの暗電流の影響を抑止することが可能で、画像劣化を抑止しつつ実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
また、本発明は、出力ノードとしてのフローティングディフュージョンの暗電流の影響を抑止することが可能で、画像劣化を抑止しつつ実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能で、しかも低ノイズ化を図れ、有効画素領域を最大限に拡大することができ、コストあたりの価値を最大限に高めることが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
本発明の第１の観点の固体撮像装置は、光電変換を行う画素が配置された画素部と、前記画素部の前記画素から画素信号を読み出す読み出し部と、を有し、前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンにより形成された出力ノードと、前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器と、前記比較器の比較結果信号に応じたデータを記憶するメモリ部と、を含み、前記比較器は、前記読み出し部の制御の下、前記蓄積期間に前記光電変換素子から前記出力ノードに溢れ出たオーバーフロー電荷に応じた前記電圧信号に対するデジタル化した第１の比較結果信号を出力する第１の比較処理と、前記蓄積期間後の前記転送期間に前記出力ノードに転送された前記光電変換素子の蓄積電荷に応じた前記電圧信号に対するデジタル化した第２の比較結果信号を出力する第２の比較処理と、を行い、前記第１の比較処理では、前記第１の比較処理の期間が複数のサブ期間に分割され、前記各サブ期間のそれぞれにおいて、前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力するアナログデジタル（ＡＤ）変換処理を行う。
本発明の第２の観点は、光電変換を行う画素が配置された画素部と、前記画素部の前記画素から画素信号を読み出す読み出し部と、を有し、前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンにより形成された出力ノードと、前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器と、前記比較器の比較結果信号に応じたデータを記憶するメモリ部と、を含む固体撮像装置の駆動方法であって、前記画素の画素信号を読み出す場合、前記比較器において、前記読み出し部の制御の下、前記蓄積期間に前記光電変換素子から前記出力ノードに溢れ出たオーバーフロー電荷に応じた前記電圧信号に対するデジタル化した第１の比較結果信号を出力する第１の比較処理を行い、前記蓄積期間後の前記転送期間に前記出力ノードに転送された前記光電変換素子の蓄積電荷に応じた前記電圧信号に対するデジタル化した第２の比較結果信号を出力する第２の比較処理を行い、前記第１の比較処理では、前記第１の比較処理の期間が複数のサブ期間に分割され、前記各サブ期間のそれぞれにおいて、前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力するアナログデジタル（ＡＤ）変換処理を行う。
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換を行う画素が配置された画素部と、前記画素部の前記画素から画素信号を読み出す読み出し部と、を有し、前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンにより形成された出力ノードと、前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器と、前記比較器の比較結果信号に応じたデータを記憶するメモリ部と、を含み、前記比較器は、前記読み出し部の制御の下、前記蓄積期間に前記光電変換素子から前記出力ノードに溢れ出たオーバーフロー電荷に応じた前記電圧信号に対するデジタル化した第１の比較結果信号を出力する第１の比較処理と、前記蓄積期間後の前記転送期間に前記出力ノードに転送された前記光電変換素子の蓄積電荷に応じた前記電圧信号に対するデジタル化した第２の比較結果信号を出力する第２の比較処理と、を行い、前記第１の比較処理では、前記第１の比較処理の期間が複数のサブ期間に分割され、前記各サブ期間のそれぞれにおいて、前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力するアナログデジタル（ＡＤ）変換処理を行う。
本発明によれば、出力ノードとしてのフローティングディフュージョンの暗電流の影響を抑止することが可能で、画像劣化を抑止しつつ実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能となる。
また、本発明によれば、出力ノードとしてのフローティングディフュージョンの暗電流の影響を抑止することが可能で、画像劣化を抑止しつつ実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能で、しかも低ノイズ化を図れ、有効画素領域を最大限に拡大することができ、コストあたりの価値を最大限に高めることが可能となる。
本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。 本発明の第１の実施形態に係る固体撮像装置の画素部のデジタル画素アレイの一例を示す図である。 本発明の第１の実施形態に係る固体撮像装置の画素の一例を示す回路図である。 本発明の第１の実施形態に係るデジタル画素の主要部である電荷蓄積転送系の構成例を示す簡略断面図およびオーバーフロー時のポテンシャル図である。 本実施形態に係る比較器の基本的な第１の比較処理を説明するための図である。 本実施形態に係る比較器の基本的な第１の比較処理を説明するための図であって、参照電圧の他のパターン例を説明するための図である。 本実施形態に係る比較器に種々の参照電圧を入力した場合の光時間変換の状態を示す図である。 本発明の第１の実施形態に係るデジタル画素における光応答カバレッジを示す図である。 本発明の第１の実施形態に係るメモリ部および出力回路の構成例を示す図である。 本発明の第１の実施形態に係る固体撮像装置におけるフレーム読み出しシーケンスの一例を示す図である。 タイムスタンプＡＤＣモード時にフローティングディフュージョンの暗電流が、基本的な第１の比較処理に及ぼす影響について説明するための図である。 フローティングディフュージョンの暗電流の影響を抑止またはキャンセルするための第１の比較処理期間におけるＡＤ変換処理方法等について説明するための図である。 図１２の第１の比較処理期間におけるＡＤ変換処理方法によるＡＤ変換伝達曲線等について説明するための図である。 本第１の実施形態に係る固体撮像装置の積層構造について説明するための模式図である。 本第１の実施形態に係る固体撮像装置の積層構造について説明するための簡略断面図である。 本第１の実施形態に係る固体撮像装置の所定シャッタモード時の主として画素部における読み出し動作を説明するためのタイミングチャートである。 本第１の実施形態に係る固体撮像装置の所定シャッタモード時の主として画素部における読み出し動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。 本発明の第２の実施形態に係る固体撮像装置を説明するための図であって、タイムスタンプＡＤＣモード動作とリニアＡＤＣモード動作の選択処理の一例を示す図である。 本発明の第３の実施形態に係る固体撮像装置１０Ｂにおけるフレーム読み出しシーケンスの一例を示す図である。 本第３の実施形態に係る比較器に参照電圧を入力した場合の光時間変換の状態を示す図である。 本第３の実施形態におけるデジタルコードと光変換による電荷量との関係を示す図である。 本発明の第４の実施形態に係る固体撮像装置の画素の一例を示す回路図である。 本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
以下、本発明の実施形態を図面に関連付けて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置１０は、たとえば画素としてデジタル画素(Digital Pixel)を含むＣＭＯＳイメージセンサにより構成される。
この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、出力回路４０、およびタイミング制御回路５０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、出力回路４０、およびタイミング制御回路５０により画素信号の読み出し部６０が構成される。
本第１の実施形態において、固体撮像装置１０は、画素部２０において、デジタル画素として光電変換読み出し部、ＡＤ（アナログデジタル）変換部、およびメモリ部を含み、グローバルシャッタの動作機能を持つ、たとえば積層型のＣＭＯＳイメージセンサとして構成されている。
本第１の実施形態に係る固体撮像装置１０において、後で詳述するように、各デジタル画素ＤＰがＡＤ変換機能を有しており、ＡＤ変換部は、光電変換読み出し部により読み出される電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器（コンパレータ）を有している。
比較器は、読み出し部６０の制御の下、蓄積期間に光電変換素子から出力ノード（フローティングディフュージョン）に溢れ出たオーバーフロー電荷に応じた電圧信号に対するデジタル化した第１の比較結果信号を出力する第１の比較処理と、蓄積期間後の転送期間に出力ノードに転送された光電変換素子の蓄積電荷に応じた電圧信号に対するデジタル化した第２の比較結果信号を出力する第２の比較処理と、を行う。
そして、本第１の実施形態においては、第１の比較処理では、出力ノードを形成するフローティングディフュージョンＦＤの暗電流の影響を抑止あるいはキャンセルするために、第１の比較処理の期間が複数のサブ期間に分割され、各サブ期間のそれぞれにおいて、出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力するアナログデジタル（ＡＤ）変換処理を行う。
読み出し部６０は、複数のサブ期間の各々において、少なくとも出力ノードを形成するフローティングディフュージョンＦＤをリセットレベルにリセットしてから出力バッファ部による電圧信号と参照電圧とを比較するＡＤ変換処理を行う。
より具体的には、読み出し部６０は、複数のサブ期間の各々において、少なくとも出力ノードを形成するフローティングディフュージョンＦＤをリセットレベルにリセットしてから各サブ期間の終了まで出力バッファ部による電圧信号とランプ状のサブ参照電圧とを比較するＡＤ変換処理を繰り返し実行する。
具体的な第１の比較処理期間におけるＡＤ変換処理等については、後で詳述する。
以下、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０およびデジタル画素の構成および機能、それらに関連した読み出し処理、並びに、画素部２０と読み出し部６０の積層構造、第１の比較処理期間におけるＡＤ変換処理等について詳述する。
（画素部２０およびデジタル画素２００の構成）
図２は、本発明の第１の実施形態に係る固体撮像装置１０の画素部のデジタル画素アレイの一例を示す図である。
図３は、本発明の第１の実施形態に係る固体撮像装置１０の画素の一例を示す回路図である。
画素部２０は、図２に示すように、複数のデジタル画素２００がＮ行Ｍ列の行列状（マトリクス状）に配列されている。
なお、図２においては、図面の簡単化のため、９つのデジタル画素２００が３行３列の行列状（Ｍ＝３、Ｎ＝３のマトリクス状）に配置されている例が示されている。
本第１の実施形態に係るデジタル画素２００は、光電変換読み出し部（図２ではＰＤと表記）２１０、ＡＤ変換部（図２ではＡＤＣと表記）２２０、およびメモリ部（図２ではＭＥＭと表記）２３０を含んで構成されている。
本第１の実施形態の画素部２０は、後で詳述するように、第１の基板１１０と第２の基板１２０の積層型のＣＭＯＳイメージセンサとして構成されるが、本例では、図３に示すように、第１の基板１１０に光電変換読み出し部２１０が形成され、第２の基板１２０にＡＤ変換部２２０およびメモリ部２３０が形成されている。
デジタル画素２００の光電変換読み出し部２１０は、フォトダイオード（光電変換素子）と画素内アンプとを含んで構成される。
具体的には、この光電変換読み出し部２１０は、たとえば光電変換素子であるフォトダイオードＰＤ１を有する。
このフォトダイオードＰＤ１に対して、転送素子としての転送トランジスタＴＧ１−Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ１−Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ１−Ｔｒ、電流源素子としてのカレントトランジスタＩＣ１−Ｔｒ，出力ノードＮＤ１としてのフローティングディフュージョンＦＤ１，および読み出しノードＮＤ２をそれぞれ一つずつ有する。
このように、第１の実施形態に係るデジタル画素２００の光電変換読み出し部２１０は、転送トランジスタＴＧ１−Ｔｒ、リセットトランジスタＲＳＴ１−Ｔｒ、ソースフォロワトランジスタＳＦ１−Ｔｒ、およびカレントトランジスタＩＣ１−Ｔｒの４トランジスタ（４Ｔｒ）を含んで構成されている。
そして、本第１の実施形態においては、ソースフォロワトランジスタＳＦ１−Ｔｒ、カレントトランジスタＩＣ１−Ｔｒ、および読み出しノードＮＤ２を含んで出力バッファ部２１１が構成されている。
本第１の実施形態に係る光電変換読み出し部２１０は、出力バッファ部２１１の読み出しノードＮＤ２がＡＤ変換部２２０の入力部に接続されている。
光電変換読み出し部２１０は、出力ノードとしてのフローティングディフュージョンＦＤ１の電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号ＶＳＬをＡＤ変換部２２０に出力する。
より具体的には、光電変換読み出し部２１０は、ＡＤ変換部２２０の第１の比較処理期間ＰＣＭＰ１において、蓄積期間ＰＩに光電変換素子であるフォトダイオードＰＤ１から出力ノードとしてのフローティングディフュージョンＦＤ１に溢れ出たオーバーフロー電荷に応じた電圧信号ＶＳＬを出力する。
さらに、光電変換読み出し部２１０は、ＡＤ変換部２２０の第２の比較処理期間ＰＣＭＰ２において、蓄積期間ＰＩ後の転送期間ＰＴに出力ノードとしてのフローティングディフュージョンＦＤ１に転送されたフォトダイオードＰＤ１の蓄積電荷に応じた電圧信号ＶＳＬを出力する。
光電変換読み出し部２１０は、第２の比較処理期間ＰＣＭＰ２において、画素信号としての読み出しリセット信号(信号電圧)（ＶＲＳＴ）および読み出し信号(信号電圧)（ＶＳＩＧ）をＡＤ変換部２２０に出力する。
フォトダイオードＰＤ１は、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷が正孔（ホール）であったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオードおよび転送トランジスタ間で、各トランジスタを共有している場合にも有効である。
各デジタル画素２００において、フォトダイオード（ＰＤ）としては、埋め込み型フォトダイオード（ＰＰＤ）が用いられる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
光電変換読み出し部２１０の転送トランジスタＴＧ１−Ｔｒは、フォトダイオードＰＤ１とフローティングディフュージョンＦＤ１の間に接続され、制御線を通じてゲートに印加される制御信号ＴＧにより制御される。
転送トランジスタＴＧ１−Ｔｒは、制御信号ＴＧがハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、フォトダイオードＰＤ１で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１に転送する。
なお、フォトダイオードＰＤ１およびフローティングディフュージョンＦＤ１が所定のリセット電位にリセットされた後、転送トランジスタＴＧ１−Ｔｒは、制御信号ＴＧがロー（Ｌ）レベルの非導通状態となり、フォトダイオードＰＤ１は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が転送トランジスタＴＧ１―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤ１に溢れ出す。
リセットトランジスタＲＳＴ１−Ｔｒは、電源電圧ＶＤＤの電源線ＶｄｄとフローティングディフュージョンＦＤ１の間に接続され、制御線を通じてゲートに印加される制御信号ＲＳＴにより制御される。
リセットトランジスタＲＳＴ１−Ｔｒは、制御信号ＲＳＴがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤ１を電源電圧ＶＤＤの電源線Ｖｄｄの電位にリセットする。
ソースフォロワ素子としてのソースフォロワトランジスタＳＦ１−Ｔｒは、ソースが読み出しノードＮＤ２に接続され、ドレイン側が電源線Ｖｄｄに接続され、ゲートがフローティングディフュージョンＦＤ１に接続されている。
読み出しノードＮＤ２と基準電位ＶＳＳ（たとえばＧＮＤ）の間に電流源素子としてのカレントトランジスタＩＣ１−Ｔｒのドレイン、ソースが接続されている。カレントトランジスタＩＣ１−Ｔｒのゲートは制御信号ＶＢＮＰＩＸの供給ラインに接続されている。
そして、読み出しノードＮＤ２とＡＤ変換部２２０の入力部間の信号線ＬＳＧＮ１は、電流源素子としてのカレントトランジスタＩＣ１−Ｔｒにより駆動される。
図４（Ａ）および（Ｂ）は、本発明の第１の実施形態に係るデジタル画素の主要部である電荷蓄積転送系の構成例を示す簡略断面図およびオーバーフロー時のポテンシャル図である。
各デジタル画素セルＰＸＬＣは、光Ｌが照射される第１基板面１１０１側（たとえば裏面側）と、この第１基板面１１０１側と対向する側の第２基板面１１０２側とを有する半導体基板（本例では第１の基板１１０）に形成され、分離層ＳＰＬにより分離されている。
そして、図４のデジタル画素セルＰＬＸＣは、光電変換読み出し部２１０を形成するフォトダイオードＰＤ１、転送トランジスタＴＧ１−Ｔｒ、フローティングディフュージョンＦＤ１、リセットトランジスタＲＳＴ１−Ｔｒ、分離層ＳＰＬ、さらには図示しないカラーフィルタ部およびマイクロレンズを含んで構成されている。
（フォトダイオードの構成）
フォトダイオードＰＤ１は、第１基板面１１０１側と、第１基板面１１０１側と対向する側の第２基板面１１０２側とを有する半導体基板に対して埋め込むように形成された第１導電型（本実施形態ではｎ型）半導体層（本実施形態ではｎ層）２１０１を含み、受光した光の光電変換機能および電荷蓄積機能を有するように形成されている。
フォトダイオードＰＤ１の基板の法線に直交する方向（Ｘ方向）における側部には第２の導電型（本実施形態ではｐ型）分離層ＳＰＬが形成されている。
このように、本実施形態では、各デジタル画素セルＰＸＬＣにおいて、フォトダイオード（ＰＤ）としては、埋め込み型フォトダイオード（ＰＰＤ）が用いられる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
図４のフォトダイオードＰＤ１においては、ｎ層（第１導電型半導体層）２１０１が、基板１１０の法線方向（図中の直交座標系のＺ方向）に２層構造を持つように構成されている。
本例では、第１基板面１１０１側にｎ−層２１０２が形成され、このｎ−層２１０２の第２基板面１１０２側にｎ層２１０３が形成され、このｎ−層２１０３の第２基板面１１０２側にｐ＋層２１０４およびｐ層２１０５が形成されている。
また、ｎ−層２１０２の第１基板面１１０１側にｐ＋層２１０６が形成されている。
ｐ＋層２１０６は、フォトダイオードＰＤ１のみならず分離層ＳＰＬ、さらには他のデジタル画素セルＰＸＬＣにわたって一様に形成されている。
なお、このＰ＋層２１０６の光入射側には、カラーフィルタ部が形成され、さらに、カラーフィルタ部の光入射射側であって、フォトダイオードＰＤ１および分離層ＳＰＬの一部に対応するようにマイクロレンズが形成されている。
これらの構成は一例であり、単層構造であってもよく、また、３層、４層以上の積層構造であってもよい。
（Ｘ方向（列方向）における分離層の構成）
図４のＸ方向（列方向）におけるｐ型分離層ＳＰＬにおいては、フォトダイオードＰＤ１のｎ−層２１０２と接する側であって基板の法線に直交する方向（図中の直交座標系のＸ方向）の右側部に、第１のｐ層（第２導電型半導体層）２１０７が形成されている。
さらに、ｐ型分離層ＳＰＬにおいては、第１のｐ層２１０７のＸ方向の右側に、第２のｐ層（第２導電型半導体層）２１０８が、基板１１０の法線方向（図中の直交座標系のＺ方向）に２層構造を持つように構成されている。
本例では、第２のｐ層２１０８において、第１基板面１１０１側にｐ−層２１０９が形成され、このｐ−層２１０９の第２基板面１１０２側にｐ層２１１０が形成されている。
これらの構成は一例であり、単層構造であってもよく、また、３層、４層以上の積層構造であってもよい。
ｐ型分離層ＳＰＬの第１のｐ層２１０７および第２のｐ−層２１０９の第１の基板面１１０１側にはフォトダイオード２１１０と同様のｐ＋層２１０６が形成されている。
ｐ型分離層ＳＰＬの第１のｐ層２１０７の第２の基板面１１０２側の一部にかかりオーバーフローパスＯＶＰが形成されるように、ｎ層２１０３が延長するように形成されている。
そして、ｎ層２１０３の第２基板面１１０２側のｐ層２１０５上に、ゲート絶縁膜を介して転送トランジスタＴＧ１−Ｔｒのゲート電極２１１１が形成されている。
さらに、ｐ型分離層ＳＰＬの第１のｐ層２１０７の第２の基板面１１０２側にはフローティングディフュージョンＦＤ１となるｎ＋層２１１２が形成され、ｎ＋層２１１２に隣接してリセットトランジスタＲＳＴ１−Ｔｒのチャネル形成領域となるｐ層２１１３、ｐ層２１１３に隣接してｎ＋層２１１４が形成されている。
そして、ｐ層２１１３上に、ゲート絶縁膜を介してゲート電極２１１５が形成されている。
このような構造において、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が転送トランジスタＴＧ１―Ｔｒ下のオーバーフローパスＯＶＰを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤ１に溢れ出す。
デジタル画素２００のＡＤ変換部２２０は、光電変換読み出し部２１０により出力されるアナログの電圧信号ＶＳＬを、所定の傾きを持たせて変化させたランプ波形または固定電圧の参照電圧ＶＲＥＦと比較して、デジタル信号に変換する機能を有する。
ＡＤ変換部２２０は、図３に示すように、比較器（ＣＯＭＰ）２２１、カウンタ（ＣＮＴ）２２２、入力側結合キャパシタＣ２２１、出力側の負荷キャパシタＣ２２２、およびリセットスイッチＳＷ−ＲＳＴを含んで構成されている。
比較器２２１は、第１の入力端子としての反転入力端子（−）に、光電変換読み出し部２１０の出力バッファ部２１１から信号線ＬＳＧＮ１に出力された電圧信号ＶＳＬが供給され、第２の入力端子としての非反転入力端子（＋）に参照電圧ＶＲＥＦが供給され、電圧信号ＶＳＴと参照電圧ＶＲＥＦとを比較し、デジタル化した比較結果信号ＳＣＭＰを出力する比較処理を行う．
比較器２２１は、第１の入力端子としての反転入力端子（−）に結合キャパシタＣ２２１が接続されており、第１の基板１１０側の光電変換読み出し部２１０の出力バッファ部２１１と第２の基板１１２０側のＡＤ変換部２２０の比較器２２１の入力部をＡＣ結合することにより、低ノイズ化を図り、低照度時に高ＳＮＲを実現可能なように構成されている。
また、比較器２２１は、出力端子と第１の入力端子としての反転入力端子（−）との間にリセットスイッチＳＷ−ＲＳＴが接続され、出力端子と基準電位ＶＳＳとの間に負荷キャパシタＣ２２２が接続されている。
基本的に、ＡＤ変換部２２０においては、光電変換読み出し部２１０の出力バッファ部２１１から信号線ＬＳＧＮ１に読み出されたアナログ信号（電位ＶＳＬ）は比較器２２１で参照電圧ＶＲＥＦ、たとえばある傾きを持った線形または非線形に変化するスロープ波形であるランプ信号ＲＡＭＰと比較される。
このとき、比較器２２１と同様に列毎に配置されたカウンタ２２２が動作しており、ランプ波形のあるランプ信号ＲＡＭＰとカウンタ値が一対一の対応を取りながら変化することで電圧信号ＶＳＬをデジタル信号に変換する。
基本的に、ＡＤ変換部２２０は、参照電圧ＶＲＥＦ（たとえばランプ信号ＲＡＭＰ）の変化は電圧の変化を時間の変化に変換するものであり、その時間をある周期(クロック)で数えることでデジタル値に変換する。
そして、アナログ信号ＶＳＬとランプ信号ＲＡＭＰ（参照電圧ＶＲＥＦ）が交わったとき、比較器２２１の出力が反転し、カウンタ２２２の入力クロックを停止し、または、入力を停止していたクロックをカウンタ２２２に入力し、そのときのカウンタ２２２の値（データ）がメモリ部２３０に記憶されてＡＤ変換を完了させる。
以上のＡＤ変換期間終了後、各デジタル画素２００のメモリ部２３０に格納されたデータ（信号）は出力回路４０から図示しない信号処理回路に出力され、所定の信号処理により２次元画像が生成される。
（比較器２２１のおける基本的な第１の比較処理および第２の比較処理）
そして、本第１の実施形態のＡＤ変換部２２０の比較器２２１は、画素信号の読み出し期間に、基本的に次の２つの第１の比較処理および第２の比較処理を行うように、読み出し部６０により駆動制御される。
第１の比較処理ＣＭＰＲ１において、比較器２２１は、読み出し部６０の制御の下、蓄積期間ＰＩに光電変換素子であるフォトダイオードＰＤ１から出力ノードであるフローティングフュージョンＦＤ１に溢れ出たオーバーフロー電荷に応じた電圧信号ＶＳＬ１に対するデジタル化した第１の比較結果信号ＳＣＭＰ１を出力する。
なお、この第１の比較処理ＣＭＰＲ１の動作を、タイムスタンプ（ＴＳ）ＡＤＣモードの動作ともいう。
第２の比較処理ＣＭＰＲ２において、比較器２２１は、読み出し部６０の制御の下、蓄積期間ＰＩ後の転送期間ＰＴに出力ノードであるフローティングフュージョンＦＤ１に転送されたフォトダイオードＰＤ１の蓄積電荷に応じた電圧信号ＶＳＬ２（ＶＳＩＧ）に対するデジタル化した第２の比較結果信号ＳＣＭＰ２を出力する。
実際には、第２の比較処理ＣＭＰＲ２において、蓄積電荷に応じた電圧信号ＶＳＬ２（ＶＳＩＧ）に対するデジタル化の前に、リセット時のフローティングディフュージョンＦＤ１のリセット電圧に応じた電圧信号ＶＳＬ２（ＶＲＳＴ）に対するデジタル化を行う。
なお、この第２の比較処理ＣＭＰＲ２の動作を、リニア（Ｌｉｎ）ＡＤＣモードの動作ともいう。
なお、本実施形態において、基本的に、蓄積期間ＰＩは、フォトダイオードＰＤ１およびフローティングディフュージョンＦＤ１がリセットレベルにリセットされてから、転送トランジスタＴＧ１−Ｔｒが導通状態に切り替えられて転送期間ＰＴが開始されるまでの期間である。
第１の比較処理ＣＭＰＲ１の期間ＰＣＭＰＲ１は、フォトダイオードＰＤ１およびフローティングディフュージョンＦＤ１がリセットレベルにリセットされてから、転送期間ＰＴが開始される前に、フローティングディフュージョンＦＤ１がリセットレベルにリセットされるまでの期間である。
第２の比較処理ＣＭＰＲ２の期間ＰＣＭＰＲ２は、フローティングディフュージョンＦＤ１がリセットレベルにリセットされた後の期間であって、転送期間ＰＴ後の期間を含む期間である。
ここで、基本的な第１の比較処理ＣＭＰＲ１についてさらに詳述する。
図５は、本実施形態に係る比較器２２１の基本的な第１の比較処理ＣＭＰＲ１を説明するための図である。
図５において、横軸が時間を示し、縦軸が出力ノードであるフローティングディフュージョンＦＤ１の電圧レベルＶＦＤを示している。
フローティングディフュージョンＦＤ１の電圧レベルＶＦＤは、リセットレベルのときが電荷量が最も少なく電圧レベルＶＦＤは最も高いレベルＶＦＤｉｎｉとなる。
一方、飽和状態のときが電荷量が多く、電圧レベルＶＦＤは低いレベルＶＦＤｓａｔとなる。
このような条件に従って、比較器２２１の参照電圧ＶＲＥＦ１を、飽和状態となる手前の非飽和状態時のレベルに固定した電圧ＶＲＥＦｓａｔに設定する、あるいはリセットレベル時の電圧レベルＶＲＥＦｒｓｔから電圧レベルＶＲＥＦｓａｔに至るランプ電圧ＶＲＥＦｒａｍｐに設定する。
第１の比較処理ＣＭＰＲ１のときに、このような参照電圧ＶＲＥＦ１がＶＲＥＦｓａｔまたはＶＲＥＦｒａｍｐに設定されると、図５に示すように、入射光の強度が高い高照度のときほど電荷量が多いため比較器２２１の出力がフリップ（反転）する時間が速い。
最も高い照度の例ＥＸＰ１の場合には、比較器２２１の出力が時刻ｔ１に直ちにフリップ（反転）する。
例ＥＸＰ１より低い照度の例ＥＸＰ２の場合には、比較器２２１の出力が時刻ｔ１より遅い時刻ｔ２にフリップ（反転）する。
例ＥＸＰ２より低い照度の例ＥＸＰ３の場合には、比較器２２１の出力が時刻ｔ２より遅い時刻ｔ３にフリップ（反転）する。
このように、比較器２２１は、第１の比較処理ＣＭＰＲ１において、蓄積期間ＰＩの所定期間にフォトダイオードＰＤ１からフローティングディフュージョンＦＤ１へのオーバーフロー電荷の量に応じた時間に対応する第１の比較結果信号ＳＣＭＰ１を出力する。
より具体的には、比較器２２１は、第１の比較処理ＣＭＰＲ１において、オーバーフロー電荷がフォトダイオードＰＤ１から出力ノードであるフローティングディフュージョンＦＤ１に溢れ始める最大サンプリング時間におけるフォトダイオードＰＤ１の所定の閾値に対応した信号レベルから最小サンプリング時間で得られる信号レベルまでの光レベルとの比較処理に対応可能である。
上述したように、タイムスタンプＡＤＣモードにおける光変換動作(Photo conversion operation)は、蓄積期間ＰＩにおいて、光―時間変換(Light to time conversion)を伴って実行される。
図５に示すように、非常に明るい光の下では、リセット活性化期間の直後に比較器２２１の出力状態が反転され、その光レベルは、以下の時間で説明される飽和信号（ウェル容量）に対応する。
（（ＦＤ飽和量×蓄積時間）／サンプリング期間）＋ＰＤ飽和量
たとえば、ＦＤ飽和：８Ｋｅ @ 150uV / e〜ＦＤ容量の１．１ｆＦ、最小サンプリング時間：１５ｎｓｅｃ、蓄積時間：３ｍｓｅｃ：
であると仮定する。
このタイムスタンプＡＤＣ動作モードでは、上述したように、オーバーフロー電荷がフォトダイオードＰＤ１から出力ノードであるフローティングディフュージョンＦＤ１に溢れ始める最大サンプリング時間におけるフォトダイオードＰＤ１の所定の閾値に対応した信号レベルから最小サンプリング時間で得られる信号レベルまでの光レベルをカバーすることができる。
図６は、本実施形態に係る比較器２２１の基本的な第１の比較処理ＣＭＰＲ１を説明するための図であって、参照電圧の他のパターン例を説明するための図である。
参照電圧ＶＲＥＦは、図６中に（１）で示す所定の傾きを持たせて変化させたランプ波形（信号）ＲＡＭＰまたは図６中に（２）で示す固定電圧ＤＣであってもよく、また、図６中に（３）で示すログ（ｌｏｇ）や図６中に（４）で示す指数関数的な値をとる電圧信号あってもよい。
図７は、本実施形態に係る比較器に種々の参照電圧ＶＲＥＦを入力した場合の光時間変換の状態を示す図である。
図７において，横軸がサンプリング時間を示し、縦軸がオーバーフロー信号における推定信号を示している。
図７は、適用される光の性質（適性）によるオーバーフロー電荷（信号）に対応する比較器２２１が反転するサンプリング時間を示している。
図７においては、さまざまな固定基準電圧ＤＣ１、ＤＣ２、ＤＣ３とランプ基準電圧ＶＲＡＭＰに対して反転するサンプリング時間を示している。ここでは、線形基準ランプが使用されている。
以上の飽和したオーバーフロー電荷に対する第１の比較処理ＣＭＰＲ１を行うタイムスタンプＡＤＣモードの動作が終了すると、フローティングディフュージョンＦＤ１と比較器２２１をリセットした後に、非飽和電荷に対する第２の比較処理ＣＭＰＲ２を行うリニアＡＤＣモードの動作に移行する。
図８は、本発明の第１の実施形態に係るデジタル画素における光応答カバレッジを示す図である。
図８において、ＴＣ１がタイムスタンプＡＤＣモード動作による信号（ＡＤ変換伝達曲線）を示し、ＴＣ２がリニアＡＤＣモード動作による信号（ＡＤ変換伝達曲線）を示している。
タイムスタンプＡＤＣモードは，非常に明るい光に対する光応答を有することができることから、リニアＡＤＣモードは暗いレベルからの光応答を有することができる。たとえば、１２０ｄＢのダイナミックレンジ性能を実現することができる。
たとえば、上述したように、光変換範囲の飽和信号は９００Ｋｅである。
リニアＡＤＣモードは、ＡＤＣを適用した通常の読み出しモード動作のため、２ｅのノイズレベルから８ＫｅのフォトダイオードＰＤ１とフローティングディフュージョンＦＤ１の飽和までカバーすることがでる。
リニアＡＤＣモードのカバレッジは、追加のスイッチと容量で３０Ｋｅに拡張することができる。
図８は、第１の比較処理ＣＭＰＲ１に応じた第１のＡＤ変換伝達曲線ＴＣ１と第２の比較処理ＣＭＰＲ２に応じた第２のＡＤ変換伝達曲線ＴＣ２の合成処理が理想的に行われ、両曲線ＴＣ１、ＴＣ２の接合部(接合領域)で接合ギャップがなくスムーズな切り替え（接続）が行われる場合を示している。
しかし、実際には、タイムスタンプＡＤＣモードにおいて、蓄積期間（露光期間）にフォトダイオードから溢れ出るオーバーフロー電荷をリアルタイムに利用しようとすると、この蓄積期間中においてもフローティングディフュージョンＦＤ１の暗電流とそのショットノイズの影響を受けて、比較器２２１の反転タイミングが変動するおそれがある。
そのため、比較器２２１の誤判定や非感受性入力範囲が発生し、カラム全体の画像のオフセットである固定パターンノイズ（ＦＰＮ）やＡＣ変換伝達曲線に非線形性が生じるおそれがある。
そこで、本実施形態においては、後で詳述するように、第１の比較処理では、第１の比較処理の期間が複数のサブ期間に分割され、各サブ期間のそれぞれにおいて、出力バッファ部２１１による電圧信号ＶＳＬと参照電圧ＶＲＥＦとを比較し、デジタル化した比較結果信号を出力するアナログデジタル（ＡＤ）変換処理を行う。
より具体的には、読み出し部６０は、複数のサブ期間の各々において、少なくとも出力ノードＮＤ１を形成するフローティングディフュージョンＦＤ１をリセットレベルにリセットしてから各サブ期間の終了まで出力バッファ部２１１による電圧信号ＶＳＬとランプ状のサブ参照電圧ＲＡＭＰとを比較するＡＤ変換処理を繰り返し実行することにより、出力ノードＮＤ１を形成するフローティングディフュージョンＦＤ１の暗電流の影響を抑止あるいはキャンセルし、画像劣化を抑止しつつ実質的に広ダイナミックレンジ化を実現している。
図９は、本発明の第１の実施形態に係るメモリ部および出力回路の構成例を示す図である。
比較器２２１において、第１の比較処理ＣＭＰＲ１によりフローティングディフュージョンＦＤ１のオーバーフロー電荷に応じた電圧信号がデジタル化された第１の比較結果信号ＳＣＭＰ１、および、第２の比較処理ＣＭＰＲ２によりフォトダイオードＰＤ１の蓄積電荷がデジタル化された第２の比較結果信号ＳＣＭＰ２は、関連付けられてメモリ２３１，２３２にデジタルデータとして記憶される。
メモリ部２３０はＳＲＡＭやＤＲＡＭにより構成され、デジタル変換された信号が供給され、フォトコンバージョン符号に対応し、画素アレイ周辺の出力回路４０の外部ＩＯバッファ４１により読み出すことができる。
図１０は、本発明の第１の実施形態に係る固体撮像装置１０におけるフレーム読み出しシーケンスの一例を示す図である。
ここで、固体撮像装置１０におけるフレーム読み出し方式の一例について説明する。
図１０において、ＴＳはタイムスタンプＡＤＣの処理期間を示し、ＬｉｎはリニアＡＤＣの処理期間を示している。
上述したように、オーバーフロー電荷は蓄積期間ＰＩ中にフローティングディフュージョンＦＤ１に蓄積される。タイムスタンプＡＤＣモードは蓄積時間ＰＩ中に動作する。
実際には、タイムスタンプＡＤＣモードは、蓄積期間ＰＩ中であって、フローティングディフュージョンＦＤ１がリセットされるまでの期間に動作する。
タイムスタンプＡＤＣモードの動作が終了すると、リニアＡＤＣモードに遷移し、フローティングディフュージョンＦＤ１のリセット時の信号（ＶＲＳＴ）を読み出してデジタル信号をメモリ部２３０に格納するように変換する。
さらに蓄積期間ＰＩの終了後、リニアＡＤＣモードではフォトダイオードＰＤ１の蓄積電荷に応じた信号（ＶＳＩＧ）を読み取ってデジタル信号をメモリ部２３０に格納するように変換する。
読み出されたフレームは、メモリノードからのデジタル信号データの読み出しによって実行され、そのようなＭＩＰＩデータフォーマットを有する、たとえば出力回路４０のＩＯバッファ４１（図９）を介して固体撮像装置１０（イメージセンサ）の外部に送られる。この動作は、全画素（ピクセル）アレイに対してグローバルに実行することができる。
また、画素部２０において、全画素同時にリセットトランジスタＲＳＴ１−Ｔｒと転送トランジスタＴＧ１−Ｔｒを使ってフォトダイオードＰＤ１をリセットすることで、全画素同時並列的に露光を開始する。また、所定の露光期間（蓄積期間ＰＩ）が終了した後、転送トランジスタＴＧ１−Ｔｒを使って光電変換読み出し部からの出力信号をＡＤ変換部２２０、メモリ部２３０でサンプリングすることで、全画素同時並列的に露光を終了する。これにより、完全なシャッタ動作を電子的に実現する。
垂直走査回路３０は、タイミング制御回路５０の制御に応じてシャッタ行および読み出し行において行走査制御線を通してデジタル画素２００の光電変換読み出し部２１０の駆動を行う。
垂直走査回路３０は、タイミング制御回路５０の制御に応じて、各デジタル画素２００の比較器２２１に対して、第１の比較処理ＣＭＰＲ１、第２の比較処理ＣＭＰＲ２に準じて設定される参照電圧ＶＲＥＦ１，ＶＲＥＦ２を供給する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッタ行の行アドレスの行選択信号を出力する。
出力回路４０は、たとえば図９に示すように、画素部２０の各デジタル画素２００のメモリ出力に対応して配置されたＩＯバッファ４１を含み、各デジタル画素２００から読み出されるデジタルデータを外部に出力する。
タイミング制御回路５０は、画素部２０、垂直走査回路３０、出力回路４０等の信号処理に必要なタイミング信号を生成する。
本第１の実施形態において、読み出し部６０は、たとえばグローバルシャッタモード時に、デジタル画素２００からの画素信号の読み出し制御を行う。
（ＦＤ１の暗電流の影響を抑止またはキャンセルするための第１の比較処理期間におけるＡＤ変換処理方法）
以上、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０およびデジタル画素の構成および機能について説明した。
以下に、フローティングディフュージョンＦＤ１の暗電流の影響を抑止またはキャンセルするための第１の比較処理期間におけるＡＤ変換処理方法等について詳述する。
まず、暗電流の影響を抑止またはキャンセルするための第１の比較処理期間におけるＡＤ変換処理方法等について説明する前に、タイムスタンプＡＤＣモード時にフローティングディフュージョンＦＤ１の暗電流が、前述した基本的な第１の比較処理に及ぼす影響について考察する。
比較器２２１において、高輝度側の入力範囲はフォトダイオードＰＤ１のリニアフルウェル(Linear Fill Well)によって制限されないが、ＡＤＣクロック周波数によって制限されるため、リニアＡＤＣと組み合わせたタイムスタンプＡＤＣはデジタル画素センサアーキテクチャのダイナミックレンジを大幅に増加させることが可能である。
この技術は、たとえば近未来の有望なグローバルシャッタ技術となり得る。
しかし、フローティングディフュージョンＦＤ１はタイムスタンプＡＤＣフェーズで使用されるため、フローティングディフュージョンＦＤ１の暗電流とショットノイズによって誤判定や非感受性入力範囲が発生し、特に露光時間を長くする必要がある場合には有害となるおそれがある。
通常の３μｍ画素のフローティングディフュージョンＦＤ１の暗電流は、６０°Ｃ、１０ｍｓで約３００ｅｌであり、これは６０ｍＶｒｍｓに相当すると考えられる。この変動は、約０．３ｍＶｒｍｓである比較器（コンパレータ）リセットノイズ変動と比較して非常に大きい。
図１１は、タイムスタンプＡＤＣモード時にフローティングディフュージョンＦＤ１の暗電流が、前述した基本的な第１の比較処理に及ぼす影響について説明するための図である。
図１１に示すように、フローティングディフュージョンＦＤ１の暗電流が発生しない理想的な状況では、ＦＤ電圧ＶＦＤＩＲは同じレベルに維持され、オーバーフロー電荷のみが電圧降下を生じさせる。
しかしながら、実際には、フローティングディフュージョンＦＤ１の暗電流が発生し、それに応じてＦＤ電圧ＶＦＤＤＣが低下する。
フローティングディフュージョンＦＤ１の暗電流は、期間が最大１０ｍｓのタイムスタンプＡＤＣ（ＴＳ−ＡＤＣ）期間である第１の比較処理期間ＰＣＭＰＲ１に比例する。
したがって、比較器２２１の反転（フリップ）時間の変化は、フローティングディフュージョンＦＤ１の暗電流とショットノイズによって大きく影響され、カラム全体の画像のオフセットである固定パターンノイズ（ＦＰＮ）やＡＣ変換伝達曲線に非線形性が生じるおそれがある。
また、フローティングディフュージョンＦＤ１の暗電流の電荷を実際のオーバーフロー電荷から分離することは困難であることから、接合する第１のＡＣ変換伝達曲線ＴＣ１と第２のＡＤ変換伝達曲線ＴＣ２の接合点（ＡＤ変換コード境界）に接合ギャップ（ＡＤ変換コードギャップ）が生じ、その切り替え領域においての直線性（リニアリティ）が必ずしも保証されない場合がある。
このような場合、スムーズな切り替えが不能となり、その不連続点がノイズとなってしまい、いわゆるトーンジャンプ等の画像劣化の要因になる。
したがって、フローティングディフュージョンＦＤ１の暗電流の影響を抑えることが重要である。
図１２は、フローティングディフュージョンＦＤ１の暗電流の影響を抑止またはキャンセルするための第１の比較処理期間におけるＡＤ変換処理方法等について説明するための図である。
図１３は、図１２の第１の比較処理期間におけるＡＤ変換処理方法によるＡＤ変換伝達曲線等について説明するための図である。
本例の第１の比較処理のタイムスタンプＡＤＣでは、出力ノードＮＤ１を形成するフローティングディフュージョンＦＤ１の暗電流の影響を抑止あるいはキャンセルするために、第１の比較処理の期間ＰＣＭＰＲ１が複数（図１２の例では一例として７）のサブ期間ＰＳＵＢ１〜ＰＳＵＢ７に分割され、各サブ期間ＰＳＵＢ１〜ＰＳＵＢ７のそれぞれにおいて、出力バッファ部２１１による電圧信号ＶＳＬと参照電圧ＶＲＥＦ１とを比較し、デジタル化した比較結果信号を出力するＡＤ変換処理を行う。
すなわち、読み出し部６０は、複数のサブ期間ＰＳＵＢ１〜ＰＳＵＢ７の各々において、少なくとも出力ノードＮＤ１を形成するフローティングディフュージョンＦＤ１をリセットレベルにリセットしてから出力バッファ部２１１による電圧信号ＶＳＬと参照電圧ＶＲＥＦ１とを比較するＡＤ変換処理を行う。
より具体的には、読み出し部６０は、複数のサブ期間ＰＳＵＢ１〜ＰＳＵＢ７の各々において、少なくとも出力ノードを形成するフローティングディフュージョンＦＤ１をリセットレベルにリセットしてから各サブ期間ＰＳＵＢ１〜ＰＳＵＢ７の終了まで出力バッファ部２１１による電圧信号ＶＳＬ（ＶＦＤ）とランプ状のサブ参照電圧ＲＡＭＰ１１〜ＲＡＭＰ１７とを比較するＡＤ変換処理を繰り返し実行する。
換言すれば、このタイムスタンプＡＤＣにおけるＡＤ変換処理においては、ＡＤ変換のランプ波形を畳み込み（フォールドあるいは折り返す）することによって、フローティングディフュージョンＦＤ１の暗電流の影響をキャンセルまたは抑制することを目的としており、冗長なＡＤ変換伝達曲線を作成している。
タイムスタンプＡＤＣにおける本ＡＤ変換処理方法においては、複数のＡＤＣ変換タイムスロットで露光時間（蓄積期間）を分割し、最初にフローティングディフュージョンＦＤ１をクリアしてアナログＣＤＳを行った後、出力バッファ部２１１による電圧信号ＶＳＬとランプ状のサブ参照電圧ＲＡＭＰ１１〜ＲＡＭＰ１７とを比較するＡＤ変換処理を繰り返し実行する。
このように、フローティングディフュージョンＦＤ１を定期的にクリアすることにより、より高い動作温度でもフローティングディフュージョンＦＤ１の暗電流が無視できるようになる。
たとえば、フローティングディフュージョンＦＤ１の暗電流が１０ｍｓで１００ｅｌ／ｓｅｃの場合、サブＡＤ変換動作を１６回行うことで、１．２５ｍｓの周期的ＡＤ変換では６．２５ｅｌしか生成されない。
これは光子ショットノイズよりもはるかに小さく、５ｋｅｌのフルウェル容量の場合、通常〜７０ｅｌである。
したがって、フローティングディフュージョンＦＤ１の暗電流の影響は、光子ショットノイズによってマスクされる。
ＡＤＣ_ＣＯＤＥ <n-1：0>はＭＳＢビットとＬＳＢビットにセグメント化される。
ここで、ＭＳＢビットは、比較器２２１が反転するときのＡＤ変換サイクル数を表している。また、ＬＳＢビットは各ＡＤ変換サイクル内の細かいコードステップを表している。このようにして、ミッシングコードを生成することなく、比較器２２１の反転（フリップ）タイミングを記録することができる。
上記のスキームにより、ＡＤ変換伝達曲線ＴＣのオーバーラップ領域を作成することが可能となる。
このオーバーラップによって、サブ期間で細かくＡＤ変換を行ったとしても、継ぎ目でのコードジャンプを発生させることなく、タイムスタンプ（ＴＳ）ＡＤ変換コードを再現することができる。
また、デジタル画素２００のソースフォロアバイアス電流と比較器（コンパレータ）２２１のバイアス電流を停止して消費電力を節約することができる。
また、ＡＤ変換毎にアナログＣＤＳ動作を行うことができるため、１/ｆノイズやオフセットを含むＲＴＳノイズを大幅に抑えることができ、タイムスタンプ（ＴＳ）ＡＤＣのノイズ読み出しを低減することができる。
上述したように、タイムスタンプ（ＴＳ）ＡＤＣモードの第１の比較処理期間中に複数のサブＡＤ変換を行うが、各サブ期間ＰＳＵＢ１〜ＰＳＵＢ７に設定されるランプ状のサブ参照電圧ＲＡＭＰ１１〜ＲＡＭＰ１７の最終値は、たとえば図１２に示すように、９９％に設定される。
このサブ参照電圧ＲＡＭＰ１１〜ＲＡＭＰ１７の最終値は、は任意の値に設可能である。
ただし、サブ参照電圧ＲＡＭＰ１１〜ＲＡＭＰ１７の最終値は、少なくとも最終のサブ期間ＰＳＵＢ７において、フローティングディフュージョンＦＤ１の暗電流により出力バッファ部２１１の出力電圧信号が変化しても比較器２２１における誤判定を回避し得るレベルに設定されることが望ましい。
最終値のパーセンテージは、実際の回路条件によって異なる。
また、図１２の例では、ＡＤＣ_ＣＯＤＥをＭＳＢおよびＬＳＢセグメントに分類している。ここで、次のサブＡＤ変換が開始されるとＭＳＢコードが増減する。ＬＳＢコードはサブＡＤ変換時に増減し、サブＡＤ変換開始時には初期値にリセットされる。
図１２に示すように、ランプ波形のいわゆるフォールディング特性のために、比較器２２１の複数の反転（フリップ）ポイント（たとえば、Ｐ１、Ｐ２およびＰ３）が存在する。
ただし、最初の反転ポイントのＡＤＣ_ＣＯＤＥはＡＳＩＣピクセルのＳＲＡＭに格納され、ＡＳＩＣピクセルに内蔵されているメモリ上書き保護機能により安全に保持される。なお、反転ポイントＰ１、Ｐ２、Ｐ３は同じ最終ＡＤ変換コードを表す。
そして、本実施形態においては、図１３に示すように、各サブ期間ＰＳＵＢ１〜ＰＳＵＢ８（図１３の例ではサブ期間の数は一例として８としている）におけるＡＤ変換伝達関数ＳＴＣ１〜ＳＴＣ８は逆伝達関数を適用して線形化される。
複数のサブ期間ＰＳＵＢ１〜ＰＳＵＢ８に得られるＡＣ変換伝達曲線は、少なくとも２つのサブ期間でオーバーラップする領域を含む。
このように、ＡＣ変換伝達関数が少し重なっているので、１つの入射光には複数のＡＤ変換コードがある。図１３のポイントＰ１１、Ｐ１２およびＰ１３のようなものである。
図１３において、ＭＳＢ <y-1：0>はサブＡＤ変換の伝達回数を表し、ＬＳＢ <n-y：0>は等価ＦＤ電圧の範囲を表している。
以上のように、フローティングディフュージョンＦＤ１の暗電流の影響を抑止またはキャンセルするための第１の比較処理期間におけるＡＤ変換処理方法においては、複数のＡＤＣ変換タイムスロットで露光時間（蓄積期間）を分割し、最初にフローティングディフュージョンＦＤ１をクリアしてアナログＣＤＳを行った後、出力バッファ部２１１による電圧信号ＶＳＬとランプ状のサブ参照電圧ＲＡＭＰ１１〜ＲＡＭＰ１７とを比較するＡＤ変換処理を繰り返し実行する。
これにより、フローディングディフュージョンＦＤ１の暗電流の影響を除外して、タイムスタンプＡＤＣ（ＴＳ-ＡＤＣ）とリニアＡＤＣ（ＬＩＮ-ＡＤＣ）の境界でＡＤ変換コードギャップを減少させることが可能となる。
また、１/ｆやＲＴＳなどの低周波ノイズは、ＡＤ変換周期が短いためアナログＣＤＳ動作によって大幅に除去される。
また、各サブ期間ＰＳＵＢ１〜ＰＳＵＢ７に設定されるランプ状のサブ参照電圧ＲＡＭＰ１１〜ＲＡＭＰ１７の最終値は、たとえば９９％に設定される。
これにより、各サブＡＤ変換時に、比較器２２１のクロックフィードスルーとミスマッチのために誤った比較器２２１の反転（フリップ）が発生しないようすることが可能となる。
また、複数のサブ期間ＰＳＵＢ１〜ＰＳＵＢ８に得られるＡＣ変換伝達曲線は、少なくとも２つのサブ期間でオーバーラップする領域を含むことができることから、ＡＤ変換コードが失われることを防止することが可能となる。
（固体撮像装置１０の積層構造）
次に、本第１の実施形態に係る固体撮像装置１０の積層構造について説明する。
図１４（Ａ）および（Ｂ）は、本第１の実施形態に係る固体撮像装置１０の積層構造について説明するための模式図である。
図１５は、本第１の実施形態に係る固体撮像装置１０の積層構造について説明するための簡略断面図である。
本第１の実施形態に係る固体撮像装置１０は、第１の基板（上基板）１１０と第２の基板（下基板）１２０の積層構造を有する。
固体撮像装置１０は、たとえばウェハレベルで貼り合わせた後、ダイシングで切り出した積層構造の撮像装置として形成される。
本例では、第１の基板１１０と第２の基板１２０が積層された構造を有する。
第１の基板１１０には、その中央部を中心として画素部２０の各デジタル画素２００の光電変換読み出し部２１０が形成されている。
第１の基板１１０の光Ｌが入射側である第１面１１１側にフォトダイオードＰＤが形成され、その光入射側にマイクロレンズＭＣＬやカラーフィルタが形成されている。
第１の基板１１０の第２面側に転送トランジスタＴＧ１−Ｔｒ，リセットトランジスタＲＳＴ１−Ｔｒ，ソースフォロワトランジスタＳＦ１−Ｔｒ，カレントトランジスタＩＣ１−Ｔｒが形成されている
このように、本第１の実施形態においては、第１の基板１１０には、基本的に、デジタル画素２００の光電変換読み出し部２１０が行列状に形成されている。
第２の基板１２０には、各デジタル画素２００のＡＤ変換部２２０、メモリ部２３０がマトリクス状に形成されている。
また、第２の基板１２０には、垂直走査回路３０、出力回路４０、およびタイミング制御回路５０も形成されてもよい。
このような積層構造において、第１の基板１１０の各光電変換読み出し部２１０の読み出しノードＮＤ２と第２の基板１２０の各デジタル画素２００の比較器２２１の反転入力端子（−）とが、たとえば図３に示すように、それぞれ信号線ＬＳＧＮ１、マイクロバンプＢＭＰやビア（Ｄｉｅ−ｔｏ−Ｄｉｅ Ｖｉａ）等を用いて電気的な接続が行われている。
また、本実施形態においては第１の基板１１０の各光電変換読み出し部２１０の読み出しノードＮＤ２と第２の基板１２０の各デジタル画素２００の比較器２２１の反転入力端子（−）とが、結合キャパシタＣ２２１によりＡＣ結合されている。
（固体撮像装置１０の読み出し動作）
以上、固体撮像装置１０の各部の特徴的な構成および機能について説明した。
次に、本第１の実施形態に係る固体撮像装置１０のデジタル画素２００の画素信号の読み出し動作等について詳述する。
図１６は、本第１の実施形態に係る固体撮像装置の所定シャッタモード時の主として画素部における読み出し動作を説明するためのタイミングチャートである。
図１７（Ａ）〜（Ｄ）は、本第１の実施形態に係る固体撮像装置の所定シャッタモード時の主として画素部における読み出し動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
まず、読み出し動作を開始するに当たって、図１６および図１７（Ａ）に示すように、各デジタル画素２００のフォトダイオードＰＤ１およびフローティングディフュージョンＦＤ１をリセットするグローバルリセットが行われる。
グローバルリセットにおいては、全画素同時にリセットトランジスタＲＳＴ１−Ｔｒと転送トランジスタＴＧ１−Ｔｒが所定期間導通状態に保持されて、フォトダイオードＰＤ１およびフローティングディフュージョンＦＤ１がリセットされる。そして、全画素同時にリセットトランジスタＲＳＴ１−Ｔｒと転送トランジスタＴＧ１−Ｔｒが非導通状態に切り替えられて、全画素同時並列的に露光、すなわち電荷の蓄積が開始される。
そして、図１６および図１７（Ｂ）に示すように、オーバーフロー電荷に対するタイムスタンプ（ＴＳ）ＡＤＣモードの動作が開始される。
オーバーフロー電荷は蓄積期間ＰＩ中にフローティングディフュージョンＦＤ１に蓄積される。タイムスタンプＡＤＣモードは蓄積時間ＰＩ中、具体的には、蓄積期間ＰＩ中であって、フローティングディフュージョンＦＤ１がリセットされるまでの期間に動作する。
タイムスタンプ（ＴＳ）ＡＤＣモードにおいては、光電変換読み出し部２１０において、ＡＤ変換部２２０の第１の比較処理期間ＰＣＭＰ１に対応して、蓄積期間ＰＩにフォトダイオードＰＤ１から出力ノードとしてのフローティングディフュージョンＦＤ１に溢れ出たオーバーフロー電荷に応じた電圧信号ＶＳＬ１が出力される。
そして、ＡＤ変換部２２０の比較器２２１において、第１の比較処理ＣＭＰＲ１が行われる。
第１の比較処理のタイムスタンプＡＤＣでは、出力ノードＮＤ１を形成するフローティングディフュージョンＦＤ１の暗電流の影響を抑止あるいはキャンセルするために、第１の比較処理の期間ＰＣＭＰＲ１が、たとえば複数のサブ期間ＰＳＵＢ１〜ＰＳＵＢ７に分割され、各サブ期間ＰＳＵＢ１〜ＰＳＵＢ７のそれぞれにおいて、出力バッファ部２１１による電圧信号ＶＳＬと参照電圧ＶＲＥＦ１とが比較され、デジタル化した第１の比較結果信号ＳＣＭＰ１を出力するＡＤ変換処理が行われる。
より具体的には、複数のサブ期間ＰＳＵＢ１〜ＰＳＵＢ７の各々において、少なくとも出力ノードを形成するフローティングディフュージョンＦＤ１をリセットレベルにリセットしてから各サブ期間ＰＳＵＢ１〜ＰＳＵＢ７の終了まで出力バッファ部２１１による電圧信号ＶＳＬとランプ状のサブ参照電圧ＲＡＭＰ１１〜ＲＡＭＰ１７とを比較するＡＤ変換処理を繰り返し実行される。
比較器２２１から各第１の比較結果信号ＳＣＭＰ１が出力され、第１の比較結果信号ＳＣＭＰ１に応じたデジタルデータがメモリ部２３０のメモリ２３１に格納される。
次に、図１６および図１７（Ｃ）に示すように、オーバーフロー電荷に対するタイムスタンプ（ＴＳ）ＡＤＣモードの動作が終了し、リニアＡＤＣモードに遷移し、フローティングディフュージョンＦＤ１のリセット期間ＰＲ２に移行する。
リセット期間ＰＲ２においては、リセットトランジスタＲＳＴ１−Ｔｒが所定期間導通状態に保持されて、フローティングディフュージョンＦＤ１がリセットされる。フローティングディフュージョンＦＤ１のリセット時の信号（ＶＲＳＴ）を読み出してデジタル信号がメモリ部２３０のメモリ２３２に格納される。
そして、リセットトランジスタＲＳＴ１−Ｔｒが非導通状態に切り替えられる。この場合、蓄積期間ＰＩは継続される。
次に、図１６および図１７（Ｄ）に示すように、蓄積期間ＰＩが終了し、転送期間ＰＴに移行する。
転送期間ＰＴにおいては、転送トランジスタＴＧ１−Ｔｒが所定期間導通状態に保持されて、フォトダイオードＰＤ１の蓄積電荷がフローティングディフュージョンＦＤ１に転送される。
リニア（Ｌｉｎ）ＡＤＣモードにおいては、光電変換読み出し部２１０において、ＡＤ変換部２２０の第２の比較処理期間ＰＣＭＰ２に対応して、蓄積期間ＰＩ終了後に、フォトダイオードＰＤ１から出力ノードとしてのフローティングディフュージョンＦＤ１に転送された蓄積電荷に応じた電圧信号ＶＳＬ２が出力される。
そして、ＡＤ変換部２２０の比較器２２１において、第２の比較処理ＣＭＰＲ２が行われる。比較器２２１では、読み出し部６０の制御の下、蓄積期間ＰＩ後に、フォトダイオードＰＤ１から出力ノードであるフローティングフュージョンＦＤ１に転送された蓄積電荷に応じた電圧信号ＶＳＬ２に対するデジタル化した第２の比較結果信号ＳＣＭＰ２が出力され、第２の比較結果信号ＳＣＭＰ２に応じたデジタルデータがメモリ部２３０のメモリ２３２に格納される。
メモリ部２３０に読み出された信号は、メモリノードからのデジタル信号データの読み出しによって実行され、そのようなＭＩＰＩデータフォーマットを有する、たとえば出力回路４０のＩＯバッファ４１を介して固体撮像装置１０（イメージセンサ）の外部に送られる。この動作は、全画素（ピクセル）アレイに対してグローバルに実行される。
以上説明したように、本第１の実施形態によれば、固体撮像装置１０は、画素部２０において、デジタル画素として光電変換読み出し部２１０、ＡＤ変換部２２０、およびメモリ部２３０を含み、グローバルシャッタの動作機能を持つ、たとえば積層型のＣＭＯＳイメージセンサとして構成されている。
本第１の実施形態に係る固体撮像装置１０において、各デジタル画素２００がＡＤ変換機能を有しており、ＡＤ変換部２２０は、光電変換読み出し部２１０により読み出される電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器２２１を有している。
そして、比較器２２１は、読み出し部６０の制御の下、蓄積期間にフォトダイオードＰＤ１から出力ノード（フローティングディフュージョン）ＦＤ１に溢れ出たオーバーフロー電荷に応じた電圧信号に対するデジタル化した第１の比較結果信号ＳＣＭＰ１を出力する第１の比較処理ＣＭＰＲ１と、蓄積期間後の転送期間にフローティングノードＦＤ１（出力ノード）に転送されたフォトダイオードＰＤ１の蓄積電荷に応じた電圧信号に対するデジタル化した第２の比較結果信号ＳＣＭＰ２を出力する第２の比較処理ＣＭＰＲ２と、を行う。
そして、第１の比較処理のタイムスタンプＡＤＣでは、出力ノードＮＤ１を形成するフローティングディフュージョンＦＤ１の暗電流の影響を抑止あるいはキャンセルするために、第１の比較処理の期間ＣＭＰＲ１が複数（本例では一例として７）のサブ期間ＰＳＵＢ１〜ＰＳＵＢ７に分割され、各サブ期間ＰＳＵＢ１〜ＰＳＵＢ７のそれぞれにおいて、出力バッファ部２１１による電圧信号ＶＳＬと参照電圧ＶＲＥＦ１とを比較し、デジタル化した比較結果信号を出力するＡＤ変換処理を行う。
したがって、本第１の実施形態の固体撮像装置１０によれば、蓄積期間にフォトダイオードから溢れ出る電荷をリアルタイムに利用し、フローティングディフュージョンＦＤ１の暗電流の影響を抑制またはキャンセルすることが可能となることから、画像劣化を抑止しつつ実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能となる。
また、本発明によれば、実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能で、しかも低ノイズ化を図れ、有効画素領域を最大限に拡大することができ、コストあたりの価値を最大限に高めることが可能となる。
また、本第１の実施形態によれば、複数のＡＤＣ変換タイムスロットで露光時間（蓄積期間）を分割し、最初にフローティングディフュージョンＦＤ１をクリアしてアナログＣＤＳを行った後、出力バッファ部２１１による電圧信号ＶＳＬとランプ状のサブ参照電圧ＲＡＭＰ１１〜ＲＡＭＰ１７とを比較するＡＤ変換処理を繰り返し実行する。
これにより、フローディングディフュージョンＦＤ１の暗電流の影響を除外して、タイムスタンプＡＤＣ（ＴＳ-ＡＤＣ）とリニアＡＤＣ（ＬＩＮ-ＡＤＣ）の境界でＡＤ変換コードギャップを減少させることが可能となる。
また、１/ｆやＲＴＳなどの低周波ノイズは、ＡＤ変換周期が短いためアナログＣＤＳ動作によって大幅に除去することができる。
また、各サブ期間ＰＳＵＢ１〜ＰＳＵＢ７に設定されるランプ状のサブ参照電圧ＲＡＭＰ１１〜ＲＡＭＰ１７の最終値は、たとえば９９％に設定される。
これにより、各サブＡＤ変換時に、比較器２２１のクロックフィードスルーとミスマッチのために誤った比較器２２１の反転（フリップ）が発生しないようすることが可能となる。
また、複数のサブ期間ＰＳＵＢ１〜ＰＳＵＢ８に得られるＡＣ変換伝達曲線は、少なくとも２つのサブ期間でオーバーラップする領域を含むことができることから、ＡＤ変換コードが失われることを防止することが可能となる。
換言すれば、このオーバーラップによって、サブ期間で細かくＡＤ変換を行ったとしても、継ぎ目でのコードジャンプを発生させることなく、タイムスタンプ（ＴＳ）ＡＤ変換コードを再現することができる
また、本第１の実施形態の固体撮像装置１０によれば、構成の複雑化を防止しつつ、レイアウト上の面積効率の低下を防止することができる。
また、本第１の実施形態に係る固体撮像装置１０は、第１の基板（上基板）１１０と第２の基板（下基板）１２０の積層構造を有する。
したがって、本第１の実施形態において、第１の基板１１０側を、基本的に、ＮＭＯＳ系の素子だけで形成すること、および、画素アレイにより有効画素領域を最大限に拡大することにより、コストあたりの価値を最大限に高めることができる。
（第２の実施形態）
図１８は、本発明の第２の実施形態に係る固体撮像装置を説明するための図であって、タイムスタンプＡＤＣモード動作とリニアＡＤＣモード動作の選択処理の一例を示す図である。
本第２の実施形態に係る固体撮像装置１０Ａが、上述した第１の実施形態に係る固体撮像装置１０と異なる点は、次のとおりである。
第１の実施形態に係る固体撮像装置１０では、タイムスタン（ＴＳ）ＡＤＣモード動作とリニア（Ｌｉｎ）ＡＤＣモード動作が連続して行われる。
これに対して、本第２の実施形態に係る固体撮像装置１０Ａでは、照度に応じてタイムスタンプ（ＴＳ）ＡＤＣモード動作とリニア（Ｌｉｎ）ＡＤＣモード動作を選択的に行うことができる。
図１８の例では、通常の照度である場合（ＳＴ１）、タイムスタンプＡＤＣモード動作とリニアＡＤＣモード動作が連続して行う（ＳＴ２）。
通常の照度ではなく、非常に（極めて）高照度の場合（ＳＴ１、ＳＴ３）、フォトダイオードＰＤ１から電荷がフローティングディフュージョンＦＤ１にオーバーフローする確率が高いことから、タイムスタンプＡＤＣモード動作のみを行う（ＳＴ４）、
通常の照度ではなく、非常に（極めて）高照度でもなく、非常に（極めて）低照度の場合（ＳＴ１、ＳＴ３、ＳＴ５）、フォトダイオードＰＤ１から電荷がフローティングディフュージョンＦＤ１にオーバーフローする確率がきわめて低いことから、リニアＡＤＣモード動作のみを行う（ＳＴ６）、
本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、読み出し処理の高速化、低消費電力化を図ることが可能となる。
（第３の実施形態）
図１９は、本発明の第３の実施形態に係る固体撮像装置１０Ｂにおけるフレーム読み出しシーケンスの一例を示す図である。
図２０は、本第３の実施形態に係る比較器に参照電圧を入力した場合の光時間変換の状態を示す図である。
図２０において，横軸がサンプリング時間を示し、縦軸がオーバーフロー信号における推定信号を示している。なお、ここでのオーバーフロー信号とは、転送トランジスタＴＧ１−Ｔｒを導通状態にしてフォトダイオードＰＤ１に電荷をためない条件（非オーバーフロー）にして見積もったものである。
図２１は、適用される光の性質（適性）による非オーバーフロー電荷（信号）に対応する比較器２２１が反転するサンプリング時間を示している。
図２１（Ａ）および（Ｂ）は、本第３の実施形態におけるデジタルコードと光変換による電荷量との関係を示す図である。図２１（Ａ）はリニアのランプ信号を用いた場合の特性を、図２１（Ｂ）はログ信号を用いた場合の特性を示している。
本第３の実施形態において、読み出し部６０は、比較器２２１に対して、蓄積期間にフォトダイオードＰＤ１から出力ノードであるフローティングディフュージョンＦＤ１に溢れ出ない場合であっても、第１の比較処理ＣＭＰＲ１により、電荷に応じた電圧信号ＶＳＬに対するデジタル化した第１の比較結果信号ＳＣＭＰ１を出力するように制御する。
本第３の実施形態において、良好な変換処理を実現でき、場合によっては８６ｄＢのダイナミックレンジ性能を実現することができる。
（第４の実施形態）
図２２は、本発明の第４の実施形態に係る固体撮像装置の画素の構成例を示す図である。
本第４の実施形態に係る固体撮像装置１０Ｃが、上述した第１の実施形態に係る固体撮像装置１０と異なる点は、次のとおりである。
本第４の実施形態に係る固体撮像装置１ＣＢでは、電流源としてのカレントトランジスタＩＣ１−Ｔｒが第１の基板１１０側ではなく、たとえば第２の基板１２０側のＡＤ変換部２２０の入力側に配置されている。
本第４の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
以上説明した固体撮像装置１０，１０Ａ，１０Ｂ，１０Ｃは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
図２３は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載し
た電子機器の構成の一例を示す図である。
本電子機器３００は、図２３に示すように、本実施形態に係る固体撮像装置１０が適用可能なＣＭＯＳイメージセンサ３１０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）２２０を有する。
電子機器２００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)３３０を有する。
信号処理回路３３０は、ＣＭＯＳイメージセンサ３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
上述したように、ＣＭＯＳイメージセンサ３１０として、前述した固体撮像装置１０，１０Ａ，１０Ｂを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
１０，１０Ａ，１０Ｂ，１０Ｃ・・・固体撮像装置、２０・・・画素部、ＰＤ１・・・フォトダイオード、ＴＧ１−Ｔｒ・・・転送トランジスタ、ＲＳＴ１−Ｔｒ・・・リセットトランジスタ、ＳＦ１−Ｔｒ・・・ソースフォロワトランジスタ、ＩＣ１−Ｔｒ・・・カレントトランジスタ、ＦＤ１・・・フローティングディフュージョン、２００・・・デジタル画素、２１０・・・光電変換読み出し部、２１１・・・出力バッファ部、２２０・・・ＡＤ変換部、２２１・・・比較器、２２２・・・カウンタ、２３０・・・メモリ部、３０・・・垂直走査回路、４０・・・出力回路、５０・・・タイミング制御回路、６０・・・読み出し部、ＰＳＵＢ１〜ＰＳＵＢ８・・・サブ期間、ＲＡＭＰ１１〜ＲＡＭＰ１７・・・サブ参照電圧、３００・・・電子機器、３１０・・・ＣＭＯＳイメージセンサ、３２０・・・光学系、３３０・・・信号処理回路（ＰＲＣ）。

Claims (20)

  1. 光電変換を行う画素が配置された画素部と、
    前記画素部の前記画素から画素信号を読み出す読み出し部と、を有し、
    前記画素は、
    蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
    前記光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な転送素子と、
    前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンにより形成された出力ノードと、
    前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、
    前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器と、
    前記比較器の比較結果信号に応じたデータを記憶するメモリ部と、を含み、
    前記比較器は、前記読み出し部の制御の下、
    前記蓄積期間に前記光電変換素子から前記出力ノードに溢れ出たオーバーフロー電荷に応じた前記電圧信号に対するデジタル化した第１の比較結果信号を出力する第１の比較処理と、
    前記蓄積期間後の前記転送期間に前記出力ノードに転送された前記光電変換素子の蓄積電荷に応じた前記電圧信号に対するデジタル化した第２の比較結果信号を出力する第２の比較処理と、を行い、
    前記第１の比較処理では、
    前記第１の比較処理の期間が複数のサブ期間に分割され、前記各サブ期間のそれぞれにおいて、前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力するアナログデジタル（ＡＤ）変換処理を行う
    固体撮像装置。
  2. 前記読み出し部は、
    複数の前記サブ期間の各々において、少なくとも前記出力ノードをリセットレベルにリセットしてから前記出力バッファ部による電圧信号と参照電圧とを比較するＡＤ変換処理を行う
    請求項１記載の固体撮像装置。
  3. 前記読み出し部は、
    複数の前記サブ期間の各々において、少なくとも前記出力ノードをリセットレベルにリセットしてから各サブ期間の終了まで前記出力バッファ部による電圧信号とランプ状のサブ参照電圧とを比較するＡＤ変換処理を繰り返し実行する
    請求項１または２記載の固体撮像装置。
  4. 前記サブ参照電圧の最終値は、少なくとも最終のサブ期間において、前記出力ノードの暗電流により前記出力バッファ部の出力電圧信号が変化しても前記比較器における誤判定を回避し得るレベルに設定される
    請求項３記載の固体撮像装置。
  5. 複数の前記サブ期間に得られるＡＣ変換伝達曲線は、少なくとも２つのサブ期間でオーバーラップする領域を含む
    請求項１から４のいずれか一に記載の固体撮像装置。
  6. 前記各サブ期間におけるＡＤ変換伝達関数は逆伝達関数を適用して線形化される
    請求項１から５のいずれか一に記載の固体撮像装置。
  7. ＡＤ変換コードは、ＭＳＢビットとＬＳＢビットにセグメント化され、ＭＳＢビットは比較器の出力が反転するときのＡＤ変換サイクル数を表し、ＬＳＢビットは各ＡＤ変換サイクル内のコードステップを表す
    請求項１から６のいずれか一に記載の固体撮像装置。
  8. ＭＳＢコードは次のサブ期間のＡＤ変換処理が開始されると増減し、ＬＳＢコードは各サブ期間のＡＤ変換処理時に増減し、サブ期間のＡＤ変換開始時に初期値にリセットされる
    請求項７記載の固体撮像装置。
  9. 前記比較器は、前記第１の比較処理において、
    前記オーバーフロー電荷の量に応じた時間に対応する前記第１の比較結果信号を出力し、
    前記オーバーフロー電荷が前記光電変換素子から前記出力ノードに溢れ始める最大サンプリング時間における前記光電変換素子の信号レベルから最小サンプリング時間で得られる信号レベルまでの光レベルに対応可能である
    請求項１から８のいずれか一に記載の固体撮像装置。
  10. 前記蓄積期間は、
    前記光電変換素子および前記出力ノードがリセットレベルにリセットされてから、前記転送素子が導通状態に切り替えられて前記転送期間が開始されるまでの期間であり、
    前記第１の比較処理の期間は、
    前記光電変換素子および前記出力ノードがリセットレベルにリセットされてから、前記転送期間が開始される前に、前記出力ノードがリセットレベルにリセットされるまでの期間であり、
    前記第２の比較処理の期間は、
    前記出力ノードがリセットレベルにリセットされた後の期間であって、前記転送期間後の期間を含む期間である
    請求項１から９のいずれか一に記載の固体撮像装置。
  11. 前記読み出し部は、
    前記第１の比較処理と前記第２の比較処理を、照度に応じて選択的に行うように制御する
    請求項１から１０のいずれか一に記載の固体撮像装置。
  12. 前記読み出し部は、
    通常の照度の場合、前記第１の比較処理と前記第２の比較処理を行うように制御し、
    通常の照度より高照度の場合、前記第１の比較処理を行うように制御し、
    通常の照度より低照度の場合、前記第２の比較処理を行うように制御する
    請求項１１記載の固体撮像装置。
  13. 前記読み出し部は、
    前記比較器に対して、前記蓄積期間に前記光電変換素子から前記出力ノードに溢れ出ない場合であっても、前記第１の比較処理により、電荷に応じた前記電圧信号に対するデジタル化した第１の比較結果信号を出力するように制御する
    請求項１から１２のいずれか一に記載の固体撮像装置。
  14. 前記画素は、
    前記出力ノードとしてのフローティングディフュージョンと、
    リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
    前記出力バッファ部は、
    前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を出力するソースフォロワ素子
    前記ソースフォロワ素子のソースに接続された電流源と、を含む
    請求項１から１３のいずれか一に記載の固体撮像装置。
  15. 前記比較器は、
    第１の入力端子に、前記出力バッファ部による前記電圧信号が供給され、
    第２の入力端子に、前記参照電圧が供給され、
    前記第１の入力端子への前記電圧信号の供給ラインに結合キャパシタが接続されている
    請求項１から１４のいずれか一に記載の固体撮像装置。
  16. 前記比較器は、
    出力端子と前記第１の入力端子との間にリセットスイッチが接続され、
    前記出力端子側に負荷キャパシタが接続されている
    請求項１から１５のいずれか一に記載の固体撮像装置。
  17. 第１の基板と、
    第２の基板と、を含み、
    前記第１の基板と前記第２の基板は接続部を通して接続された積層構造を有し、
    前記第１の基板には、
    少なくとも、前記画素の前記光電変換素子、前記転送素子、前記出力ノード、および出力バッファ部が形成され、
    前記第２の基板には、
    少なくとも、前記比較器、前記メモリ部、および前記読み出し部の少なくとも一部が形成されている
    請求項１から１６のいずれか一に記載の固体撮像装置。
  18. 前記画素は、
    前記出力ノードとしてのフローティングディフュージョンと、
    リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
    前記出力バッファ部は、
    前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を出力するソースフォロワ素子と、
    前記ソースフォロワ素子のソースに接続された電流源と、を含み、
    前記フローティングディフュージョン前記リセット素子、および前記ソースフォロワ素子は前記第１の基板に形成され、
    前記電流源は、前記第１の基板または前記第２の基板に形成されている
    請求項１７記載の固体撮像装置。
  19. 光電変換を行う画素が配置された画素部と、
    前記画素部の前記画素から画素信号を読み出す読み出し部と、を有し、
    前記画素は、
    蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
    前記光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な転送素子と、
    前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンにより形成された出力ノードと、
    前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、
    前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器と、
    前記比較器の比較結果信号に応じたデータを記憶するメモリ部と、を含む
    固体撮像装置の駆動方法であって、
    前記画素の画素信号を読み出す場合、前記比較器において、
    前記読み出し部の制御の下、
    前記蓄積期間に前記光電変換素子から前記出力ノードに溢れ出たオーバーフロー電荷に応じた前記電圧信号に対するデジタル化した第１の比較結果信号を出力する第１の比較処理を行い、
    前記蓄積期間後の前記転送期間に前記出力ノードに転送された前記光電変換素子の蓄積電荷に応じた前記電圧信号に対するデジタル化した第２の比較結果信号を出力する第２の比較処理を行い、
    前記第１の比較処理では、
    前記第１の比較処理の期間が複数のサブ期間に分割され、前記各サブ期間のそれぞれにおいて、前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力するアナログデジタル（ＡＤ）変換処理を行う
    固体撮像装置の駆動方法。
  20. 固体撮像装置と、
    前記固体撮像装置に被写体像を結像する光学系と、を有し、
    前記固体撮像装置は、
    光電変換を行う画素が配置された画素部と、
    前記画素部の前記画素から画素信号を読み出す読み出し部と、を有し、
    前記画素は、
    蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
    前記光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な転送素子と、
    前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンにより形成された出力ノードと、
    前記出力ノードの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、
    前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器と、
    前記比較器の比較結果信号に応じたデータを記憶するメモリ部と、を含み、
    前記比較器は、前記読み出し部の制御の下、
    前記蓄積期間に前記光電変換素子から前記出力ノードに溢れ出たオーバーフロー電荷に応じた前記電圧信号に対するデジタル化した第１の比較結果信号を出力する第１の比較処理と、
    前記蓄積期間後の前記転送期間に前記出力ノードに転送された前記光電変換素子の蓄積電荷に応じた前記電圧信号に対するデジタル化した第２の比較結果信号を出力する第２の比較処理と、を行い、
    前記第１の比較処理では、
    前記第１の比較処理の期間が複数のサブ期間に分割され、前記各サブ期間のそれぞれにおいて、前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力するアナログデジタル（ＡＤ）変換処理を行う
    電子機器。
JP2017207029A 2017-10-26 2017-10-26 固体撮像装置、固体撮像装置の駆動方法、および電子機器 Active JP6987603B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017207029A JP6987603B2 (ja) 2017-10-26 2017-10-26 固体撮像装置、固体撮像装置の駆動方法、および電子機器
CN201811175626.0A CN109714551B (zh) 2017-10-26 2018-10-09 固体摄像装置、固体摄像装置的驱动方法以及电子设备
US16/168,276 US10645327B2 (en) 2017-10-26 2018-10-23 Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017207029A JP6987603B2 (ja) 2017-10-26 2017-10-26 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Publications (2)

Publication Number Publication Date
JP2019080225A true JP2019080225A (ja) 2019-05-23
JP6987603B2 JP6987603B2 (ja) 2022-01-05

Family

ID=66245698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017207029A Active JP6987603B2 (ja) 2017-10-26 2017-10-26 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Country Status (3)

Country Link
US (1) US10645327B2 (ja)
JP (1) JP6987603B2 (ja)
CN (1) CN109714551B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021057795A (ja) * 2019-09-30 2021-04-08 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7516460B2 (ja) 2021-09-08 2024-07-16 キヤノン株式会社 光電変換装置、光電変換システム
US12088921B2 (en) 2021-06-16 2024-09-10 Samsung Electronics Co., Ltd. Electronic device for reducing low-light noise and method for operating the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7100439B2 (ja) * 2017-10-20 2022-07-13 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
KR20200143141A (ko) * 2019-06-14 2020-12-23 삼성전자주식회사 Cis, 및 그 cis에서 픽셀별 ae 방법
US11368639B2 (en) * 2019-09-30 2022-06-21 Canon Kabushiki Kaisha Photoelectric conversion apparatus, image capturing system, method for driving photoelectric conversion apparatus, and moving object
JP2022071317A (ja) * 2020-10-28 2022-05-16 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
WO2023087289A1 (en) * 2021-11-19 2023-05-25 Huawei Technologies Co.,Ltd. Solid-state imaging device and electronic apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000217037A (ja) * 1998-11-18 2000-08-04 Agilent Technol Inc 画素内局所露光制御機能を有するｃｍｏｓアクティブピクセルセンサ
JP2001008101A (ja) * 1999-05-13 2001-01-12 Eastman Kodak Co アクティブピクセルセンサ
JP2009017219A (ja) * 2007-07-04 2009-01-22 Canon Inc 撮像装置及びその処理方法
WO2017058488A1 (en) * 2015-10-01 2017-04-06 Qualcomm Incorporated High dynamic range solid state image sensor and camera system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3915161B2 (ja) * 1997-03-04 2007-05-16 ソニー株式会社 ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法とその固体撮像素子
JP4107269B2 (ja) 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
US7129883B2 (en) * 2004-02-23 2006-10-31 Sony Corporation Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
JP4243688B2 (ja) 2004-04-02 2009-03-25 国立大学法人静岡大学 増幅型固体撮像装置
TWI249947B (en) 2004-06-04 2006-02-21 Via Tech Inc Digital pixel sensor and operating method thereof
US7456409B2 (en) * 2005-07-28 2008-11-25 Carestream Health, Inc. Low noise image data capture for digital radiography
US8158923B2 (en) 2009-01-16 2012-04-17 Raytheon Company Time-frequency fusion digital pixel sensor
JP2010283525A (ja) * 2009-06-03 2010-12-16 Toshiba Corp 撮像装置
JP5521682B2 (ja) * 2010-02-26 2014-06-18 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5858695B2 (ja) * 2011-09-08 2016-02-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
CN103208501B (zh) * 2012-01-17 2017-07-28 奥林巴斯株式会社 固体摄像装置及其制造方法、摄像装置、基板、半导体装置
US9571113B2 (en) * 2012-02-17 2017-02-14 National University Corporation Hokkaido University Integral A/D converter and CMOS image sensor
JP6097574B2 (ja) * 2013-01-25 2017-03-15 キヤノン株式会社 撮像装置、その駆動方法、及び撮像システム
US9293500B2 (en) * 2013-03-01 2016-03-22 Apple Inc. Exposure control for image sensors
US9602742B2 (en) * 2013-05-20 2017-03-21 Intellectual Discovery Co., Ltd. Imaging device and method for achieving wide dynamic range
JP6144425B2 (ja) * 2014-07-15 2017-06-07 ブリルニクス インク 固体撮像装置、固体撮像装置の製造方法、および電子機器
US10536675B2 (en) * 2016-10-04 2020-01-14 Canon Kabushiki Kaisha Image capturing apparatus, driving method therefor, and image capturing system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000217037A (ja) * 1998-11-18 2000-08-04 Agilent Technol Inc 画素内局所露光制御機能を有するｃｍｏｓアクティブピクセルセンサ
JP2001008101A (ja) * 1999-05-13 2001-01-12 Eastman Kodak Co アクティブピクセルセンサ
JP2009017219A (ja) * 2007-07-04 2009-01-22 Canon Inc 撮像装置及びその処理方法
WO2017058488A1 (en) * 2015-10-01 2017-04-06 Qualcomm Incorporated High dynamic range solid state image sensor and camera system
JP2018530250A (ja) * 2015-10-01 2018-10-11 クアルコム，インコーポレイテッド 高ダイナミックレンジ固体画像センサおよびカメラシステム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021057795A (ja) * 2019-09-30 2021-04-08 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7460345B2 (ja) 2019-09-30 2024-04-02 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US12088921B2 (en) 2021-06-16 2024-09-10 Samsung Electronics Co., Ltd. Electronic device for reducing low-light noise and method for operating the same
JP7516460B2 (ja) 2021-09-08 2024-07-16 キヤノン株式会社 光電変換装置、光電変換システム

Also Published As

Publication number Publication date
CN109714551B (zh) 2021-01-01
JP6987603B2 (ja) 2022-01-05
CN109714551A (zh) 2019-05-03
US20190132539A1 (en) 2019-05-02
US10645327B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
JP7018293B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7100439B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7319780B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7072362B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7338974B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP6987603B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
CN109561264B (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
US11240448B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP6995549B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP6995550B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7338983B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
TWI778847B (zh) 固體攝像裝置、固體攝像裝置的驅動方法、及電子設備

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171115

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20171219

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200817

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211201

R150 Certificate of patent or registration of utility model

Ref document number: 6987603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150