JP6144425B2 - 固体撮像装置、固体撮像装置の製造方法、および電子機器 - Google Patents

固体撮像装置、固体撮像装置の製造方法、および電子機器 Download PDF

Info

Publication number
JP6144425B2
JP6144425B2 JP2016534396A JP2016534396A JP6144425B2 JP 6144425 B2 JP6144425 B2 JP 6144425B2 JP 2016534396 A JP2016534396 A JP 2016534396A JP 2016534396 A JP2016534396 A JP 2016534396A JP 6144425 B2 JP6144425 B2 JP 6144425B2
Authority
JP
Japan
Prior art keywords
unit
substrate
signal
state imaging
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016534396A
Other languages
English (en)
Other versions
JPWO2016009942A1 (ja
Inventor
功 高柳
功 高柳
田中　俊介
俊介 田中
盛　一也
一也 盛
勝彦 有吉
勝彦 有吉
慎一郎 松尾
慎一郎 松尾
Original Assignee
ブリルニクス インク
ブリルニクス インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブリルニクス インク, ブリルニクス インク filed Critical ブリルニクス インク
Publication of JPWO2016009942A1 publication Critical patent/JPWO2016009942A1/ja
Application granted granted Critical
Publication of JP6144425B2 publication Critical patent/JP6144425B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
    • H10F39/1515—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
    • H10F39/1536—Frame transfer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/158—Charge-coupled device [CCD] image sensors having arrangements for blooming suppression
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置、固体撮像装置の製造方法、および電子機器に関するものである。
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＣＤ（Charge Coupled Device）イメージセンサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＣＤイメージセンサおよびＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＣＤイメージセンサとＣＭＯＳイメージセンサは、フォトダイオードを光電変換素子に使用するが、光電変換された信号電荷の転送方式が異なる。
ＣＣＤイメージセンサでは、垂直転送部（垂直ＣＣＤ、ＶＣＣＤ）と水平転送部（水平ＣＣＤ、ＨＣＣＤ）により信号電荷を出力部に転送してから電気信号に変換して増幅する。
これに対して、ＣＭＯＳイメージセンサでは、フォトダイオードを含む画素ごとに変換された電荷を増幅して読み出し信号として出力する。
以下に、ＣＣＤイメージセンサおよびＣＭＯＳイメージセンサの基本構成について説明する。
図１は、インターライン転送（ＩＴ）型ＣＣＤイメージセンサの基本構成を示す図である。
ＩＴ(Interline Transfer)型ＣＣＤイメージセンサ１は、基本的に感光部２、水平転送部（水平ＣＣＤ）３、および出力部４を含んで構成されている。
感光部２は、行列状に配置され、入射光をその光量に応じた電荷量の信号電荷に変換する複数の画素部２１、および複数の画素部２１の各信号電荷を列単位で垂直転送する遮光された電荷転送部としての垂直転送部（垂直ＣＣＤ）２２を有する。
水平ＣＣＤ３は、複数の垂直ＣＣＤ２２からシフトされた１ライン分の信号電荷を水平走査期間において順次水平に転送する。
出力部４は、転送された信号電荷を信号電圧に変換する、電荷検出用浮遊拡散層であるフローティングディフュージョン（ＦＤ：Floating Diffusion）を含み、ＦＤで得られた信号を図示しない信号処理系に出力する。
このＩＴ型ＣＣＤイメージセンサ１では、垂直ＣＣＤがアナログメモリとして機能し、ラインシフトと水平ＣＣＤ３の水平転送を繰り返して、出力部４から全画素の信号（フレーム信号）を順次出力する。
このＩＴ型ＣＣＤイメージセンサ１は、プログレッシブ読み出し（プログレッシブスキャン）が可能であるが、水平ＣＣＤ３で信号電荷を転送するため、高速転送が困難な構造となっている。
図２は、フレームインターライン転送（ＦＩＴ）型ＣＣＤイメージセンサの基本構成を示す図である。
ＦＩＴ(Frame Interline Transfer)型ＣＣＤイメージセンサ１Ａは、ＩＴ型ＣＣＤイメージセンサ１の感光部２の垂直ＣＣＤ２２の出力段と水平ＣＣＤ３との間に、遮光された電荷蓄積部（ストレージ部）５が配置された構成を有する。
ＦＩＴ型ＣＣＤイメージセンサ１Ａでは、画素部２１から信号電荷（束）を受け取った感光部２の垂直ＣＣＤ２２から、高速フレーム転送により全信号電荷が完全遮光されたストレージ部５に一斉に転送される。
このように、ＦＩＴ型ＣＣＤイメージセンサ１Ａは、感光部２において画素部２１から読み出された信号電荷は垂直ＣＣＤ２２によりストレージ部５に一斉に転送されるため、図１のＩＴ型ＣＣＤイメージセンサ１に比べ、高速転送が可能である。
ただし、ＦＩＴ型ＣＣＤイメージセンサ１Ａは、ストレージ部５を形成するため、チップ面積がＩＴ型ＣＣＤイメージセンサの約２倍程度大きくなる。
なお、上述したＣＣＤイメージセンサは、全画素同時に光電荷の蓄積を開始するグローバルシャッタ読み出しが可能であるという特徴を有する。
図３は、ＣＭＯＳイメージセンサの基本構成を示す図である。
ＣＭＯＳイメージセンサ１Ｂは、基本的に感光部としての画素アレイ部６、ローデコーダ(Row Decoder、または行走査回路)７、カラムデコーダ(Column Decoder、または水平走査回路)８、出力部（出力アンプ）９、およびカラムスイッチＣＳＷを含んで構成されている。
また、図３において、ＬＳＬは行走査ラインを、ＬＳＧは信号読み出しラインを、ＬＴＲは転送ラインをそれぞれ示している。
ＣＭＯＳイメージセンサ１Ｂにおいて、画素アレイ部はフォトダイオードを含む複数の画素が行列状に配置されて構成されている。
ＣＭＯＳイメージセンサ１Ｂでは、画素アレイ部６の各画素ＰＸＬはローデコーダ７から供給される行制御信号（パルス信号）により行ごとに制御される。
画素ＰＸＬから出力信号ラインＬＳＧに出力された信号は、カラムデコーダ８の列走査に従ってカラムスイッチＣＳＷを介して転送ラインＬＴＲに伝達され、出力部９により外部に出力される。
このＣＭＯＳイメージセンサ１Ｂにおいては、信号の高速転送が可能であるが、グローバルシャッタ読み出しができない構造となっている。
このように、ＣＭＯＳイメージセンサは基本的にグローバルシャッタ読み出しができない構造となっているが、積層構造を採用して、グローバルシャッタ読み出しを可能にしたＣＭＯＳイメージセンサが提案されている（たとえば、非特許文献１参照）。
図４は、積層構造を採用したＣＭＯＳイメージセンサの構成例を示す図である。
図４のＣＭＯＳイメージセンサ１Ｃは、第１の基板１１と第２の基板１２を、シールド層１３を挟んだ積層構造が採用されている。
第１の基板１１にはフォトダイオード（光電変換素子）アレイ部６−１および行走査回路７の一部７−１が形成されている。
そして、第２の基板１２には、ストレージノードアレイ６−２、行走査回路７の残り部分７−２、カラムバッファＣＢＵＦ、水平走査回路（カラムデコーダ）８、出力部９等が形成されている。
このＣＭＯＳイメージセンサ１Ｃは、一般的なＣＭＯＳイメージセンサの欠点であった、グローバルシャッタ読み出しができない欠点を改善していることに特徴がある。
以上、ＣＣＤイメージセンサおよびＣＭＯＳイメージセンサの基本構成について説明した。
上述したＣＣＤイメージセンサは、全画素同時に光電荷の蓄積を開始するグローバルシャッタ読み出しが可能であるという特徴を有する。
しかしながら、ＩＴ型ＣＣＤイメージセンサ１は、プログレッシブ読み出しが可能であるが、水平ＣＣＤ３で信号電荷を転送するため、高速転送が困難であるという不利益がある。
ＦＩＴ型ＣＣＤイメージセンサ１Ａは、ＩＴ型ＣＣＤイメージセンサ１に比べ、高速転送が可能であるが、ストレージ部５を形成するため、チップ面積がＩＴ型ＣＣＤイメージセンサの約２倍程度大きくなる。
これに対して、図３のＣＭＯＳイメージセンサ１Ｂは、信号の高速転送が可能であるが、グローバルシャッタ読み出しができないという不利益がある。
図４のＣＭＯＳイメージセンサ１Ｃは、グローバルシャッタ読み出しができない欠点を改善していることに特徴があるが、以下に示すような不利益がある。
ＣＭＯＳイメージセンサ１Ｃは、非特許文献１に記載されているように、４画素を選択して読み出す構成のため、厳密な意味でのグローバルシャッタが実現できてはいない。
このように、ＣＭＯＳイメージセンサ１Ｃは、厳密にはグローバルシャッタを実現できず、同時読み出しは実現できないため、動体撮影時の被写体ブレを完全になくすことは困難である。
また、ＣＭＯＳイメージセンサ１Ｃは、画素を結合することで寄生容量が増大し、検出ゲインの低下を招く。
これらのことに起因して、ＣＭＯＳイメージセンサ１Ｃは、グローバルシャッタ読み出しと読み出しゲインがトレードオフとなってしまい、多くの画素を連結して読み出すことが困難である。換言すると、ＣＭＯＳイメージセンサ１Ｃは、画素加算に制約がある。
ＣＭＯＳイメージセンサ１Ｃは、積層構造を形成するためにピクセル・アレイ中にバンプ構造を形成する必要があり、レイアウト上の制約や、暗電流、白キズ等の画素特性の劣化を招くおそれがある。
また、ＣＭＯＳイメージセンサ１Ｃは、ｋＴＣノイズが増加するという欠点がある。
本発明は、小さなチップ面積で、高速読み出しが可能となり、しかもレイアウト上の制約が少なく、白キズ等の画素特性の劣化を抑止することが可能な固体撮像装置、固体撮像装置の製造方法、および電子機器を提供することにある。
本発明の第１の観点の固体撮像装置は、行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部と、前記電荷転送部を転送された信号電荷を電気信号に変換して出力する、列または行数に応じて配置される変換出力部と、前記変換出力部による前記電気信号に対して所定の処理を行う周辺回路部と、前記変換出力部による前記電気信号の前記周辺回路部への転送を中継する中継部と、前記感光部および前記変換出力部が形成された第１の基板と、前記周辺回路部が形成された第２の基板と、を有し、少なくとも前記第１の基板と前記第２の基板は積層され、前記中継部は、前記第１の基板に形成された前記変換出力部と前記第２の基板に形成された前記周辺回路部とを、前記感光部の感光領域外で基板を通した接続部により電気的に接続している。
本発明の第２の観点の固体撮像装置の製造方法は、行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部と、前記電荷転送部を転送された信号電荷を電気信号に変換して出力する、列または行数に応じて配置される変換出力部とを第１の基板に形成する工程と、少なくとも、前記変換出力部による前記電気信号に対して所定の処理を行う周辺回路部を第２の基板に形成する工程と、少なくとも前記第１の基板と前記第２の基板を積層した状態で、前記第１の基板に形成された前記変換出力部と前記第２の基板に形成された前記周辺回路部とを、前記感光部の感光領域外で基板を通した接続部により電気的に接続する工程とを有する。
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置の感光部に結像する光学系と、前記固体撮像装置の出力信号を処理する信号処理部と、を有し、前記固体撮像装置は、行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部と、前記電荷転送部を転送された信号電荷を電気信号に変換して出力する、列または行数に応じて配置される変換出力部と、前記変換出力部による前記電気信号に対して所定の処理を行う周辺回路部と、前記変換出力部による前記電気信号の前記周辺回路部への転送を中継する中継部と、前記感光部および前記変換出力部が形成された第１の基板と、前記周辺回路部が形成された第２の基板と、を有し、少なくとも前記第１の基板と前記第２の基板は積層され、前記中継部は、前記第１の基板に形成された前記変換出力部と前記第２の基板に形成された前記周辺回路部とを、前記感光部の感光領域外で基板を通した接続部により電気的に接続している。
本発明によれば、小さなチップ面積で、高速読み出しが可能となり、しかもレイアウト上の制約が少なく、白キズ等の画素特性の劣化を抑止することが可能となる。
また、本発明によれば、暗電流特性の良いＣＣＤプロセスで画素部の形成が可能となり、また、グローバルシャッタとしての画素微細化が可能となる。
また、本発明によれば、駆動インタフェースを簡単化でき、また、水平ＣＣＤを省略することもできることから、低消費電力化が可能となる。
また、本発明によれば、デジタル出力化やオンチップ信号処理化といった多機能化が可能となる。
図１は、ＩＴ型ＣＣＤイメージセンサの基本構成を示す図である。 図２は、ＦＩＴ型ＣＣＤイメージセンサの基本構成を示す図である。 図３は、ＣＭＯＳイメージセンサの基本構成を示す図である。 図４は、積層構造を採用したＣＭＯＳイメージセンサの構成例を示す図である。 図５は、本発明の第１の実施形態に係る固体撮像装置の構成例を平面に展開して示す図である。 図６は、本実施形態に係る固体撮像装置の基板積層構造の第１例を模式的に示す図である。 図７は、本実施形態に係る固体撮像装置の基板積層構造の第２例を模式的に示す図である。 図８は、本第１の実施形態に係る固体撮像装置において積層される第１の基板の感光部と第２基板の周辺回路部の実際の配置関係を説明するための図である。 図９は、本実施形態に係る変換出力部の基本的な構成例を示す図である。 図１０は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第１の構成例を説明するための簡略断面図である。 図１１は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第２の構成例を説明するための簡略断面図である。 図１２は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第３の構成例を説明するための簡略断面図である。 図１３は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の具体的な第１の構成例を説明するための簡略断面図である。 図１４は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の具体的な第２の構成例を説明するための簡略断面図である。 図１５は、本実施形態に係る第１の基板に形成される画素部に採用される縦型オーバーフロードレインの構成および原理について説明するための図である。 図１６は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第４の構成例を説明するための簡略断面図である。 図１７は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第５の構成例を説明するための簡略断面図である。 図１８は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第６の構成例を説明するための簡略断面図である。 図１９は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第７の構成例を説明するための簡略断面図である。 図２０は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第８の構成例を説明するための簡略断面図である。 図２１は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第９の構成例を説明するための簡略断面図である。 図２２は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第１０の構成例を説明するための簡略断面図である。 図２３は、本発明の第２の実施形態に係る固体撮像装置の構成例を説明するための図である。 図２４は、第２の実施形態に係る第１の基板側の中継選択部の第１の構成例を示す図である。 図２５は、第２の実施形態に係る第１の基板側の中継選択部の第２の構成例を示す図である。 図２６は、第２の実施形態に係る第１の基板側の中継選択部の第３の構成例を示す図である。 図２７は、本発明の第３の実施形態に係る固体撮像装置の構成例を説明するための図である。 図２８は、比較例としての裏面照射型ＣＭＯＳイメージセンサの積層構造例を示す図である。 図２９は、ＣＭＯＳイメージセンサの積層構造によるチップ縮小化例を説明するための図である。 図３０は、積層構造でないＣＭＯＳイメージセンサチップ、積層構造のＣＭＯＳイメージセンサチップ、および本実施形態に係るＣＣＤイメージセンサチップの簡略断面を示す図である。 図３１は、本発明の第４の実施形態に係る固体撮像装置の構成例を説明するための図である。 図３２は、本発明の第５の実施形態に係る固体撮像装置の構成例を説明するための図である。 図３３は、第５の実施形態に係る積層型ＣＣＤイメージセンサとしての固体撮像装置の駆動信号のタイミングの一例を示す図である。 図３４は、本発明の第６の実施形態に係る固体撮像装置の構成例を説明するための図である。 図３５は、本発明の第７の実施形態に係る固体撮像装置の構成例を説明するための図である。 図３６は、本第７の実施形態に係る固体撮像装置において、駆動パルスと出力信号パルス用端子の共用化を実現する構成例を示す図である。 図３７は、本第７の実施形態に係る共用化回路のレジスタコントロールモード時の動作を説明するための図である。 図３８は、本第７の実施形態に係る共用化回路のイメージデータストリーミングモード時の動作を説明するための図である。 図３９は、本第７の実施形態に係る共用化回路のレジスタコントロールモード時およびイメージデータストリーミングモード時の動作を説明するためのタイミングチャートである。 図４０は、本発明の第８の実施形態に係る固体撮像装置の構成例を説明するための図である。 図４１は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
以下、本発明の実施形態を図面に関連付けて説明する。
［第１の実施形態］
図５は、本発明の第１の実施形態に係る固体撮像装置の構成例を平面に展開して示す図である。
図６は、本実施形態に係る固体撮像装置の基板積層構造の第１例を模式的に示す図である。
図７は、本実施形態に係る固体撮像装置の基板積層構造の第２例を模式的に示す図である。
図８は、本第１の実施形態に係る固体撮像装置において積層される第１の基板の感光部と第２基板の周辺回路部の実際の配置関係を説明するための図である。
本固体撮像装置１００は、たとえばＦＩＴ(Frame Interline Transfer)型ＣＣＤイメージセンサに類似のイメージセンサが適用可能である。
ただし、本固体撮像装置１００は、通常のＦＩＴ型ＣＣＤイメージセンサに設けられる電荷蓄積部（ストレージ部）、水平転送部（ＨＣＣＤ）を有していない。
固体撮像装置１００は、第１の基板１１０、第２の基板１２０、および第３の基板１３０を積層した構造を有する。
固体撮像装置１００は、たとえば、図６および図７に示すように、第３の基板１３０上に第２の基板１２０が積層され、第２の基板１２０上に第１の基板１１０が積層される。
なお、積層される基板は、たとえば図６に示すように貼りあわされ、あるいは、図７に示すように圧着やマイクロバンプにより接合される。
そして、各基板間の電気的な接続は接続部としての貫通ビア(Through Silicon Via：ＴＳＶ)１４０やマイクロバンプ、圧着等の接合部１５０により実現される。
図６の例では、積層された第１の基板１１０、第２の基板１２０、および第３の基板１３０を貫通する貫通ビア１４０を通して各基板間の電気的な接続が行われ、貫通ビア１４０の第３の基板１３０側の露出部にバンプＢＭＰが接合されている。
図７の例では、第１の基板１１０に貫通ビア１４０−１が形成され、第２の基板１２０に貫通ビア１４０−２が形成されている。第１の基板１１０の貫通ビア１４０−１と第２の基板１２０の貫通ビア１４０−２が圧着やマイクロバンプにより形成される接合部１５０により接合される。そして、第１の基板１１０の貫通ビア１４０−１の上面側の露出部にボンディングパッド１６０が接合されている。
なお、本実施形態では、第１の基板１１０には、撮像して得られる信号電荷を蓄積転送および信号電荷を電気信号に変換し出力する機能を備えた撮像素子部２００が形成される。
第２の基板１２０には、撮像素子部２００により得られた電気信号に対して所定の処理を行う周辺回路部３００が形成される。
図５および図８においては、第２の基板１２０に形成される（搭載される）周辺回路部３００として、第１の基板１１０側から出力され中継部２３０により中継されるアナログの電気信号（アナログデータ）をデジタル信号（デジタルデータ）に変換するアナログデジタル変換器（ＡＤＣ）３１０、および変換後のデジタルデータを記憶するデジタルメモリ３２０が例示されている。
本実施形態において、撮像素子部２００として、第１の基板１１０には撮像機能を有する感光部２１０、および感光部２１０で列方向に転送された信号電荷を電気信号（電圧信号）に変換する変換出力部２２０が形成されている。
そして、本実施形態においては、第１の基板１１０と第２の基板１２０間で、変換出力部２２０による電気信号の周辺回路部３００への転送を中継する中継部２３０が、基本的に両基板に亘って形成されている。
固体撮像装置１００は、感光部２１０、変換出力部２２０等の駆動を制御し、また、周辺回路部３００から出力される電気信号に対して所定の処理を行う信号処理および電源部（以下、信号処理部という）４００を有している。
図５の信号処理部４００は、ＦＰＧＡ等により形成されるタイミングジェネレータ４１０、画像処理回路（画像処理ＩＣ）４２０、および電源回路（電源ＩＣ）４３０を含んで構成されている。
なお、タイミングジェネレータ４１０、画像処理回路（画像処理ＩＣ）４２０、および電源回路（電源ＩＣ）４３０を含んで構成される信号処理部４００は、別基板もしくは第２の基板１２０や第３の基板１３０に形成して積層して実装することも可能である。このように構成することにより、小型カメラシステムを単一パッケージに組み込むことも可能となる。
第１の基板１１０に形成される感光部２１０は、行列（ｍ行ｎ列）状に配置された光電変換素子であるフォトダイオード（ＰＤ）を含む画素部２１１、および複数の画素部２１１の光電変換素子の信号電荷を列（または行）単位で転送する複数の電荷転送部である垂直転送部（垂直ＣＣＤ：ＶＣＣＤ）２１２（−１〜−４）を含む。
感光部２１０において、垂直転送部２１２は図示しない遮光膜により遮光されており、信号処理部４００による２相あるいは４相等の転送パルスによって転送駆動され、画素部２１１による信号電荷を列方向に転送する。
なお、図５および図８においては、図面の簡単化のため、画素部２１１および垂直転送部２１２が６行４列の行列状（ｍ＝６、ｎ＝４のマトリクス状）に配置されている例が示されている。
図５および図８においては、４列の垂直転送部２１２−１〜２１２−４が配列されている。
そして、垂直転送部２１２−１〜２１２−４は、図５および図８中に示す直交座標系のＹ方向に信号電荷を転送する。
第１の基板１１０に形成される変換出力部２２０は、感光部２１０の複数の垂直転送部２１２−１〜２１２−ｎ（本例ではｎ＝４）により転送された信号電荷を電気信号に変換して、中継部２３０に出力する。
変換出力部２２０は、第１の基板１１０に形成されたｎ（本例では４）列の垂直転送部２１２−１〜２１２−４の各々に対応して４つの変換出力部２２０−１〜２２０−４が配置されている。
図９は、本実施形態に係る変換出力部の基本的な構成例を示す図である。
図９は、１列の変換出力部２２０−１の構成例を示しているが、他の列の変換出力部２２０−２〜２２０−４も図９と同様の構成を有する。
変換出力部２２０−１は、垂直転送部２１２−１の出力端部２１３−１における出力ゲートＯＧ２１３−１に接続されている。
図９の変換出力部２２０−１は、フローティングディフュージョン（ＦＤ：浮遊拡散層）２２１、リセットゲート（ＲＧ）２２２、リセットドレイン２２３を含んで構成されている。
変換出力部２２０−１においては、リセットドレイン２２３にリセットドレイン電圧ＶＲＤが印加され、リセットゲート２２２には信号電荷の検出周期でリセットパルスＰＲＧが印加される。
そして、フローティングディフュージョン２２１に蓄積された信号電荷は電気信号である信号電圧に変換され、ＣＣＤ出力信号ＳＯＵＴとして中継部２３０に送出される。
中継部２３０は、第１の基板１１０に形成された感光部２１０の複数の垂直転送部２１２により転送され、各変換出力部２２０−１〜２２０−４により変換された電気信号の、第２の基板１２０に形成された周辺回路部３００への転送を中継する。
本実施形態の中継部２３０は、第１の基板１１０に形成された変換出力部２２０−１〜２２０−４と第２の基板１２０に形成された周辺回路部３００とを、感光部２１０の感光領域ＰＡＲＡ外の領域ＥＰＡＲＡで基板を通した接続部２３１（−１〜−４）により電気的に接続している。
本実施形態において、接続部２３１−１〜２３１−４は、たとえば貫通ビア（ＴＳＶ）により形成される。なお、以下の説明では、接続部を貫通ビアという場合もある。
本実施形態においては、中継部２３０は、以下に説明するように、第１の基板１１０および第２の基板１２０の感光領域外に相当する領域の少なくとも一方に、変換出力部２２０−１〜２２０−４による電気信号を増幅するソースフォロア回路が形成されている。
［積層された第１の基板および第２の基板、並びに中継部の概略構成例］
ここで、積層された第１の基板および第２の基板、並びにソースフォロア回路を有する中継部の複数の概略的な構成例について説明する。
［第１の構成例］
図１０は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第１の構成例を説明するための簡略断面図である。
この第１の構成例では、ソースフォロア回路２４０が第２の基板１２０Ａに形成されている。
ソースフォロア回路２４０は、電源部ＯＤと基準電位間に直列に接続された増幅部２４１と電流源部２４２とを含んで構成されている。
増幅部２４１および電流源部２４２は、ＭＯＳＦＥＴにより形成され、増幅部２４１を形成するＭＯＳＦＥＴのゲートによりソースフォロア回路２４０の入力端ＴＩ２４０が形成され、電流源部２４２との接続側（ソース側）によりソースフォロア回路２４０の出力端ＴＯ２４０が形成されている。
この第１の構成例の中継部２３０Ａは、第１の基板１１０Ａに形成された変換出力部２２０Ａのフローティングディフュージョン（ＦＤ）２２１と第２の基板１２０Ａに形成されたソースフォロア回路２４０の増幅部２４１の入力端ＴＩ２４０を、接続部２３１（−１〜−４）を介して接続している。
そして、ソースフォロア回路２４０は、電流源部２４２と接続される増幅部２４１の出力端ＴＯ２４０側から増幅した信号を周辺回路部３００に出力する。
本例では、基本的に、画素部２１１は垂直転送部（垂直ＣＣＤ）２１２が隣接しており、プログレッシブ読み出しが可能である。
また、垂直転送部（垂直ＣＣＤ）２１２に対応してソースフォロア回路２４０が配置されており、第２の基板１２０Ａ上にはＡＤＣ３１０およびデジタルメモリ３２０を含む周辺回路部３００が配置されているため、読み出した信号電荷は同時性を維持しつつ、高速にメモリへの転送が可能となる。
［第２の構成例］
図１１は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第２の構成例を説明するための簡略断面図である。
この第２の構成例が上述した第１の構成例と異なる点は、以下の通りである。
第２の構成例では、変換出力部２２０Ｂにおいて、各垂直転送部（垂直ＣＣＤ）２１２ごとに保持電極２２４を有し、保持電極２２４を介して転送ゲート（ＴＧ）２２５によりフローティングディフュージョン（ＦＤ）２２１が接続されるように構成されている。
本例においても、基本的に、画素部２１１は垂直転送部（垂直ＣＣＤ）２１２が隣接しており、プログレッシブ読み出しが可能である。
また、垂直転送部（垂直ＣＣＤ）２１２に対応してソースフォロア回路２４０が配置されており、第２の基板１２０Ｂ上にはＡＤＣ３１０およびデジタルメモリ３２０を含む周辺回路部３００が配置されているため、読み出した信号電荷は同時性を維持しつつ、高速にメモリへの転送が可能となる。
なお、フローティングディフュージョン（ＦＤ）２２１とは別にラインバッファ部を設けるように構成することも可能であり、この構成によれば、ＦＤ部の容量低下による検出感度低下を抑制することがきる。この構成は、後で図２３〜図２６に関連付けて説明するように、複数の列の垂直転送部（垂直ＣＣＤ）２１２を一つのグループとして、グループ単位で束ねて一つのＦＤ部および貫通ビア（ＴＳＶ）を形成する構成を採用する場合に有効である。
［第３の構成例］
図１２は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第３の構成例を説明するための簡略断面図である。
この第３の構成例が上述した第１の構成例と異なる点は、以下の通りである。
第３の構成例では、ソースフォロア回路２４０の増幅部２４１が第１の基板１１０Ｃに形成され、電流源部２４２が第２の基板１２０Ｃに形成されている。
中継部２３０Ｃにおいては、第１の基板１１０Ｃに形成された変換出力部２２０Ｃのフローティングディフュージョン（ＦＤ）２２１とソースフォロア回路２４０の増幅部２４１の入力端（ゲート）ＴＩ２４０が接続されている。そして、増幅部２４１の出力端ＴＯ２４０と第２の基板１２０Ｃに形成された電流源部２４２とが接続部２３１を介して接続されている。
また、第３の構成例では、変換出力部２２０Ｃにおいて、出力ゲートＯＧ２１３とフローティングディフュージョン（ＦＤ）２２１との間に、転送ゲート（ＴＧ）２２６が形成されている。
本第３の構成例においても、プログレッシブ読み出しが可能である。
また、垂直転送部（垂直ＣＣＤ）２１２に対応してフローティングディフュージョン（ＦＤ）２２１、ソースフォロア回路２４０が配置されており、第１の基板１１０Ｃ上でソースフォロア回路２４０に接続されているため、さらなるフローティングディフュージョン（ＦＤ）部の容量低下による検出感度低下を抑制でき、かつ低ノイズ、高速読み出しが可能となる。
［積層された第１の基板および第２の基板、並びに中継部の具体的な構成例］
ここで、上記に概要を示した第３の構成例における第１の基板１１０Ｃ、第２の基板１２０Ｃ、および中継部の具体的な構成例について説明する。
なお、上述した、あるいは後述する他の構成例についても若干の変更を伴うものもあるが、基本的にはここで説明する構造と同様である。
図１３は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の具体的な第１の構成例を説明するための簡略断面図である。
図１４は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の具体的な第２の構成例を説明するための簡略断面図である。
図１３および図１４は、第３の構成例において、１列の垂直転送部２１２とそれに対応する変換出力部２２０および中継部２３０に相当する部分を示している。
本実施形態において、第１の基板１１０Ｃは第１導電型基板、たとえばｎ型基板１１１により形成され、第２の基板１２０Ｃは第２導電型基板、たとえばｐ型基板１２１により形成されている。
第１の基板１１０Ｃにおいて、ｎ型基板（ｎ−ＳＵＢ）１１１にｐウェル（ｐ−ＷＥＬＬ）１１２が形成され、ｐウェル１１２の表面部にｎ−層１１３が形成されている。
ｎ−層１１３のＹ方向の一端部にはフローティングディフュージョン（ＦＤ）２２１を形成するｎ＋層１１４−１、並びに、フローティングディフュージョン（ＦＤ）２２１であるｎ＋層１１４−１がゲートに接続されるソースフォロア回路２４０の増幅部２４１用トランジスタのドレイン、ソースとしてのｎ＋層１１４−２，１１４−３が形成されている。ｎ＋層１１４−３は、中継部としての貫通ビア１４１−１と配線層ＷＲを介して接続するように形成されている。
ｎ−層１１３の上部およびｎ＋層１１４−２，１１４−３の上部にはゲート絶縁膜１１５を介して垂直転送部２１２の転送電極（転送ゲート）１１６−１、および増幅部２４１用のゲート電極１１６−２が、所定間隔をおいて形成されている。
そして、ｎ型基板１１１、ｐウェル１１２、ｎ−層１１３、ｎ＋層１１４−１，１１４−２，１１４−３、ゲート絶縁膜１１５、転送電極１１６−１，１６−２上にはそれらを覆うように絶縁膜１１７が形成されている。
絶縁膜１１７からｐウェル１１２、ｎ型基板１１１を貫通し、後で述べる第２の基板１２０側の貫通ビア１４２−１と接合部１５１により接合される貫通ビア（貫通電極）１４１−１が形成されている（埋め込まれている）。
なお、貫通ビア１４１−１が形成されるｐウェル１１２およびｎ型基板１１１の壁部には絶縁膜１１８が形成されている。
貫通ビア１４１−１の端部にはボンディングパッド１６１−１，１６１−２が接続されている。ボンディングパッド１６１−２は第１の基板１１０Ｃの第２の基板１２０Ｃと対向する面側外部に配置され、接合部１５１により第２の基板１２０Ｃ側の貫通ビア１４２−１に接続されたボンディングパッド１６２−１と接合される。
なお、図１３の例では、ボンディングパッド１６１−１が接続される貫通ビア１４１−１の端部は絶縁膜１１７内にある。一方、図１４の例では第１の基板１１０Ｃの第２の基板１２０Ｃと対向しない面側外部にボンディングパッド１６１−１が露出するように構成されている。
第２の基板１２０Ｃにおいて、ｐ型基板（ｐ−ＳＵＢ）１２１にｎウェル（ｎ−ＷＥＬＬ）１２２が形成され、ｎウェル１２２内にｐウェル（ｐ−ＷＥＬＬ）１２３が形成されている。ｐウェル１２３の表面部にｐ＋層１２４−１、ソースフォロア回路２４０の電流源部２４２用トランジスタのドレイン、ソースであるｎ＋層１２５−１，１２５−２が形成されている。
図１３の例では、ｎ＋層１２５−２は、中継部としての貫通ビア１４２−２と配線層ＷＲを介して接続するように形成されている。
図１４の例では、ｎ＋層１２５−２は、中継部としてのボンディングパッド１６２−１の直下で貫通ビア１４２−１または配線層ＷＲで接続するように形成されている。
また、ｎウェル１２２の表面部に周辺回路を形成するためのｐ＋層１２４−２，１２４−３、ｎ ＋ 層１２６等が形成されている。
ｎ＋層１２５−１，１２５−２の上部およびｐ＋層１２４−２，１２４−３の上部にはゲート絶縁膜１２７を介してゲート電極１２８が形成されている。
そして、ｐ型基板１２１、ｎウェル１２２、ｐウェル１２３、ｐ＋層１２４−１，１２４−２，１２４−３，ｎ＋層１２５−１，１２５−２、ｎ＋層１２６、ゲート絶縁膜１２７，ゲート電極１２８等の上にはそれらを覆うように絶縁膜１２９が形成されている。
以上の構成を有する第１の基板１１０Ｃと第２の基板１２０Ｃは、第１の基板１１０Ｃのｎ型基板１１１の底面側に露出した貫通ビア１４１−１に接続されたボンディングパッド１６１−２と第２の基板１２０Ｃの絶縁膜１２９の表面（上面）側に露出した貫通ビア１４２−１に接続されたボンディングパッド１６２−１が接合部１５１により接合されて積層されている。換言すれば、第２の基板１２０Ｃは第１の基板１１０Ｃの裏面に重なるように形成されている。
なお、第１の基板１１０Ｃに形成される垂直転送部２１２は、メタル層等の遮光材料からなる遮光膜で遮光されている。
また、図１３および図１４の例では、第１の基板１１０Ｃと第２の基板１２０Ｃを貫通する貫通ビア１４１−１，１４１−２，１４２−１，１４２−２が形成されている。
貫通ビア１４１−１，１４１−２が形成される第１の基板１１０Ｃのｐウェル１１２およびｎ型基板１１１の壁部、並びに第２の基板１２０Ｃのｐ型基板１２１には絶縁膜が形成されている。
本実施形態においては、上述したように、第１の基板１１０Ｃはｎ型基板１１１により形成されていることから、画素部２１１が形成される第１の基板Ｃ１１０においては、縦型オーバーフロードレイン(Vertical Overflow Drain：ＶＯＤ)構造が採用されている。
図１５は、本実施形態に係る第１の基板に形成される画素部に採用される縦型オーバーフロードレインの構成および原理について説明するための図である。
図１５において、符号２１１１は遮光膜を示し、ＯＶＦＣはオーバーフローチャネルを示している。
縦型オーバーフロードレインＶＯＤは、次のように実現される。
画素部２１１のＰＤ（光電変換素子）と垂直転送部（ＶＣＣＤ）２１２をｐウェル１１２中に形成し、ｐウェル１１２を基準電位としてｎ型基板１１１に正電圧を印加することにより逆バイアス状態を保持する。
この逆バイアスは、ｎ型基板１１１からの電子の拡散に対する電位障壁を形成し、光生成された電子および熱的に発生した電子がＰＤや垂直転送部（ＶＣＣＤ）２１２に侵入するのを完全にブロックする。
これにより、信号のクロストークは問題にならないレベルに改善し、スミアが飛躍的に減少する。さらに、ｎ型基板１１１からの熱的拡散電流に起因する暗電流雑音成分は完全に抑えられる。
次に、縦型オーバーフロードレインＶＯＤの過剰電子の排出原理について説明する。
ｐウェル１１２とｎ型基板１１１間のｐｎ接合空乏層は逆バイアス電圧によって拡大する。
ＰＤ直下のｐウェル１１２の不純物層が薄くかつ低濃度であれば、接合空乏層がＰＤのｎ層１１９に達する、いわゆるパンチスルー状態が容易に実現する。
すなわち、ｐウェル１１２が完全空乏化して、その電位が上昇する。このときｎ層が電子の充満状態であれば、電子はｎ型基板１１１に強く引き出される。
強い光が入射してＰＤ内に過剰電子が発生しても上昇したｐウェル１１２のポテンシャルを越えて、ｎ層１１９からｎ型基板１１１にすべて掃き出されるので、ブルーミングの発生を完全に防止することができる。
ここで、積層された第１の基板および第２の基板、並びに中継部の概略的な構成例の説明に戻る。
［第４の構成例］
図１６は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第４の構成例を説明するための簡略断面図である。
この第４の構成例が上述した第３の構成例と異なる点は、以下の通りである。
第４の構成例では、ソースフォロア回路２４０の増幅部２４１が第１の基板１１０Ｄに形成され、かつ、電流源部２４２が第１の基板１１０Ｄに形成されている。
中継部２３０Ｄにおいては、第１の基板１１０Ｄに形成された変換出力部２２０Ｃのフローティングディフュージョン（ＦＤ）２２１とソースフォロア回路２４０の増幅部２４１の入力端（ゲート）ＴＩ２４０が接続されている。そして、増幅部２４１の出力端ＴＯ２４０と第２の基板１２０Ｄに形成されたＡＤＣ３１０、ロジック回路３３０等を含む周辺回路部３００とが接続部２３１を介して接続されている。
本第４の構成例においても、プログレッシブ読み出しが可能である。
また、垂直転送部（垂直ＣＣＤ）２１２に対応してフローティングディフュージョン（ＦＤ）２２１、ソースフォロア回路２４０の増幅部２４１および電流源部２４２が配置されており、接続部２３１で発生する信号に対して重畳されるノイズの影響を低減させ、さらなる低ノイズ、高速読み出しが可能となる。
［第５の構成例］
図１７は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第５の構成例を説明するための簡略断面図である。
この第５の構成例が上述した第４の構成例と異なる点は、以下の通りである。
第５の構成例においても、ソースフォロア回路２４０の増幅部２４１が第１の基板１１０Ｅに形成され、かつ、電流源部２４２が第１の基板１１０Ｅに形成されている。
第５の構成例の中継部２３０Ｅにおいては、第１の基板１１０Ｅに形成された変換出力部２２０Ｃのフローティングディフュージョン（ＦＤ）２２１とソースフォロア回路２４０の増幅部２４１の入力端（ゲート）ＴＩ２４０が接続されている。増幅部２４１の出力端ＴＯ２４０と接続部２３１との間に、ソースフォロア回路２４０により出力された電気信号をバッファリングするバッファアンプ部２３２が形成されている（接続されている）。
そして、接続部２３１が第２の基板１２０Ｅに形成された周辺回路部３００と接続されている。
本第５の構成例においても、プログレッシブ読み出しが可能である。
また、垂直転送部（垂直ＣＣＤ）２１２に対応してフローティングディフュージョン（ＦＤ）２２１、ソースフォロア回路２４０の増幅部２４１，電流源部２４２、およびバッファアンプ部２３２が配置されており、さらなる低ノイズ、高速読み出しが可能となる。
［第６の構成例］
図１８は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第６の構成例を説明するための簡略断面図である。
この第６の構成例が上述した第５の構成例と異なる点は、以下の通りである。
第６の構成例の中継部２３０Ｆにおいては、接続部２３１が第２の基板１２０Ｆに形成された周辺回路部３００とＡＣ結合部２３３により電気的にＡＣ結合で接続されている。
本第６の構成例においても、プログレッシブ読み出しが可能である。
また、垂直転送部（垂直ＣＣＤ）２１２に対応してフローティングディフュージョン（ＦＤ）２２１、ソースフォロア回路２４０の増幅部２４１，電流源部２４２、およびバッファアンプ部２３２が配置されており、さらなる低ノイズ、高速読み出しが可能となる。
［第７の構成例］
図１９は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第７の構成例を説明するための簡略断面図である。
この第７の構成例が上述した第４の構成例と異なる点は、以下の通りである。
第７の構成例においても、ソースフォロア回路２４０の増幅部２４１が第１の基板１１０Ｇに形成され、かつ、電流源部２４２が第１の基板１１０Ｇに形成されている。
第７の構成例の中継部２３０Ｇにおいては、第１の基板１１０Ｇに形成された変換出力部２２０Ｃのフローティングディフュージョン（ＦＤ）２２１とソースフォロア回路２４０の増幅部２４１の入力端（ゲート）ＴＩ２４０が接続されている。増幅部２４１の出力端ＴＯ２４０と接続部２３１との間に、ソースフォロア回路２４０により出力された電気信号を電圧信号から電流信号に変換する電圧−電流（Ｖ−Ｉ）変換回路２３４が形成されている（接続されている）。
そして、接続部２３１が第２の基板１２０Ｇに形成された周辺回路部３００と接続されている。
本第７の構成例においては、垂直転送部（垂直ＣＣＤ）２１２に対応してフローティングディフュージョン（ＦＤ）２２１、ソースフォロア回路２４０の増幅部２４１，電流源部２４２、および電圧−電流（Ｖ−Ｉ）変換回路２３４が配置されており、接続部２３１でのノイズの影響が受けにくい構造になっており、さらなる低ノイズ、高速読み出しが可能となる。
［第８の構成例］
図２０は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第８の構成例を説明するための簡略断面図である。
この第８の構成例が上述した第４の構成例と異なる点は、以下の通りである。
第８の構成例においても、ソースフォロア回路２４０の増幅部２４１が第１の基板１１０Ｈに形成され、かつ、電流源部２４２が第１の基板１１０Ｈに形成されている。
第８の構成例の中継部２３０Ｈにおいては、第１の基板１１０Ｈに形成された変換出力部２２０Ｃのフローティングディフュージョン（ＦＤ）２２１とソースフォロア回路２４０の増幅部２４１の入力端（ゲート）ＴＩ２４０が接続されている。増幅部２４１の出力端ＴＯ２４０と接続部２３１とが接続され、かつ、第１の基板１１０Ｈ側で増幅部２４１の出力端ＴＯ２４０に第１のＡＤＣとしてのＭビットＡＤＣ２３５が接続されている。
そして、第２の基板１２０Ｈ側で、周辺回路部３００の入力段に接続部２３１を介して転送されたソースフォロア回路２４０の出力信号をアナログ信号からデジタル信号に変換する第２のＡＤＣとしてのＮビットＡＤＣ２３６が接続されている。
本第８の構成例においては、第１の基板１１０Ｈと第２の基板１２０Ｈでは電圧または電流で電気信号を伝送し、複数基板上でＡＤＣ２３５，２３６による信号処理を行うことができるように構成されている。
このように、第８の構成例においては、第１の基板１１０ＨでＭ-bitの信号処理が行われているため、基板間伝送に伴うノイズの影響が入力換算で小さくなることから、より高精度な変換が可能となる。
［第９の構成例］
図２１は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第９の構成例を説明するための簡略断面図である。
この第９の構成例が上述した第４の構成例と異なる点は、以下の通りである。
第９の構成例においても、ソースフォロア回路２４０の増幅部２４１が第１の基板１１０Ｉに形成され、かつ、電流源部２４２が第１の基板１１０Ｉに形成されている。
第９の構成例の中継部２３０Ｉにおいては、第１の基板１１０Ｉに形成された変換出力部２２０Ｃのフローティングディフュージョン（ＦＤ）２２１とソースフォロア回路２４０の増幅部２４１の入力端（ゲート）ＴＩ２４０が接続されている。増幅部２４１の出力端ＴＯ２４０と第１の接続部２３１−１とが接続され、かつ、第１の基板１１０Ｉ側で増幅部２４１の出力端ＴＯ２４０に第２の増幅部としての増幅器２３７が接続され、増幅器２３７の出力が第２の接続部２３１−２に接続されている。
そして、第２の基板１２０Ｉ側で、周辺回路部３００の入力段に接続部２３１−１，２３１−２を介して転送されたソースフォロア回路２４０の出力信号および増幅器２３７の出力信号が周辺回路部３００に供給される。
本第９の構成例においては、第１の基板１１０Ｉ上の増幅器２３７の出力は第２の基板１２０Ｉ側に転送され、電圧または電流で帰還システムが構成され、たとえば周辺回路部３００のＡＤＣにより信号処理を行うことができるように構成されている。
このように、第９の構成例においては、基板配線を含む帰還システムは伝送に伴うノイズの影響が入力換算で小さくなるため、より高精度な変換が可能となる。
［第１０の構成例］
図２２は、本実施形態に係る積層された第１の基板および第２の基板、並びに中継部の概略的な第１０の構成例を説明するための簡略断面図である。
この第１０の構成例が上述した第１から第９の構成例等と異なる点は、以下の通りである。
図２２は、一例として図１２の第３の構成例と対比するように示されているが、第１０の構成例においては、基本的に、中継部２３０Ｊで変換出力部２２０Ｃによる電気信号を増幅する手段としてソースフォロア回路に代えて、帰還型増幅器２３８を適用している。
帰還型増幅器２３８の一入力と出力との間に、キャパシタＣ２３８とリセット用スイッチＳＷ２３８が並列に接続されている。
この第１０の構成例の中継部２３０Ｊは、第１の基板１１０Ｊに形成された変換出力部２２０Ｃのフローティングディフュージョン（ＦＤ）２２１と第２の基板１２０Ｊに形成された帰還型増幅器２３８の一方の入力端子を、接続部２３１を介して接続している。帰還型増幅器２３８の他方の入力端子には基準電圧Ｖｒｅｆが供給される。
そして、第２の基板１２０Ｊ上の帰還型増幅器２３８は、第１の基板１１０Ｊ上のフローティングディフュージョン２２１での画素信号を帰還増幅し、増幅した信号を周辺回路部３００のＡＤＣ３１０等に供給する。
本第１０の構成例において、フローティングディフージョン（ＦＤ）での帰還増幅システムは、第２の基板１２０Ｊとの接続による容量増大に伴う、コンバージョンゲイン低下によるノイズ特性の劣化を、帰還型増幅器２３８の配置により小さくできる。
このため、本第１０の構成例では、接続部２３１でのノイズの影響を受けにくい構造となっており、さらなる低ノイズ、高速読み出しが可能となる。
以上のように、本第１の実施形態によれば、第１の基板１１０には、行列状に配置された光電変換素子であるフォトダイオード（ＰＤ）を含む画素部２１１、および複数の画素部２１１の光電変換素子の信号電荷を列単位で転送する複数の電荷転送部である垂直転送部２１２を含む感光部２１０が形成される。
さらに、第１の基板１１０には、垂直転送部２１２の出力端部に、垂直転送部毎（または複数の垂直転送部毎）に、信号電荷を電気信号に変換して出力する変換出力部２２０が形成されている。
変換出力部２２０の入力段には出力ゲートＯＧ２１３が形成され、変換出力部２２０は、フローティングディフュージョン（ＦＤ）２２１、リセットゲート（ＲＧ）２２２、リセットドレイン（ＲＧ）２２３が形成され、必要に応じて転送ゲート２２５，２２６、ラインバッファ部が形成されている。
第２の基板１２０には、撮像素子部２００により得られた電気信号に対して所定の処理を行うＡＤＣ３１０やデジタルメモリ３２０、ロジック回路３３０等の周辺回路部３００が形成されている。
第１の基板１１０と第２の基板１２０間で、変換出力部２２０による電気信号の周辺回路部３００への転送を中継するソースフォロア回路２４０を含む中継部２３０が、基本的に両基板に亘ってあるいは一方の基板に形成されている。
あるいは、第１の基板１１０と第２の基板１２０間で、変換出力部２２０による電気信号の周辺回路部３００への転送を中継する帰還型増幅器２３８を含む中継部２３０Ｊが、基本的に第２の基板１２０Ｊに形成されている。
そして、中継部２３０により、第１の基板１１０に形成された変換出力部２２０のフローティングディフュージョン（ＦＤ）２２１またはラインバッファ部がソースフォロア回路２４０の増幅部２４１の入力端に接続され、増幅部２４１の出力信号が周辺回路部３００に供給される。
第１の基板１１０と第２の基板１２０間の接続は、感光部２１０の感光領域ＰＡＲＡ外の領域ＥＰＡＲＡで基板を通した接続部、たとえば貫通ビア１４０により電気的に接続されている。
したがって、本第１の実施形態によれば、以下の効果を得ることができる。
本第１の実施形態によれば、画素部２１１から垂直転送部（垂直ＣＣＤ）２１２へのプログレッシブ読み出しが可能であり、プログレッシブ読み出しで読み出された信号電荷は変換出力部２２０で電気信号に変換された後、ソースフォロア回路２４０または帰還型増幅器２３８を経て、第２の基板上に形成されている周辺回路部３００に転送される。
本実施形態では、第１の基板の画素アレイは通常のＣＣＤアレイで形成され、新たな構造物を必要としない。このため、本実施形態により高ＳＮで高速転送可能な、プログレッシブ読み出しできるイメージセンサの提供が可能となる。
また、積層基板の接続部は画素アレイ外（感光部２１０の感光領域外）に形成されるため、レイアウト上の制約が少なく、白キズ等の画素特性の劣化がないイメージセンサの形成が可能となる。
換言すると、本第１の実施形態によれば、画素アレイ内に特別な構造を形成すること無く、すなわちＳＮの劣化を起こすことなくグローバル読み出しで高速駆動が可能なイメージセンサを実現することが可能となる。
また、画素アレイの外側に接続部を含む中継部２３０が形成されていることから、感度低下や暗電流増加の発生が起こらない画素の形成が可能となる。
また、図１０の第１の構成例では、垂直転送部（垂直ＣＣＤ）２１２に対応してソースフォロア回路２４０が配置されており、第２の基板１２０Ａ上にはＡＤＣ３１０およびデジタルメモリ３２０を含む周辺回路部３００が配置されているため、読み出した信号電荷は同時性を維持しつつ、高速にメモリへの転送が可能となる。
図１１の第２の構成例では、さらに、フローティングディフュージョン（ＦＤ）部とラインバッファ部を別々に設けることにより、ＦＤ部の容量低下による検出感度低下を抑制できる。
図１２の第３の構成例では、第１の基板１１０Ｃに、垂直転送部（垂直ＣＣＤ）２１２に対応してフローティングディフュージョン（ＦＤ）２２１、ソースフォロア回路２４０の増幅部２４１が配置されており、第１の基板１１０Ｃ上でソースフォロア回路２４０に接続されているため、さらなるフローティングディフュージョン（ＦＤ）部の容量低下による検出感度低下を抑制でき、かつ低ノイズ、高速読み出しが可能となる。
図１６の第４の構成例では、第１の基板１１０Ｄに、垂直転送部（垂直ＣＣＤ）２１２に対応してフローティングディフュージョン（ＦＤ）２２１、ソースフォロア回路２４０の増幅部２４１および電流源部２４２が配置されており、接続部２３１で発生する信号に対して重畳されるノイズの影響を低減させ、さらなる低ノイズ、高速読み出しが可能となる。
図１７の第５の構成例では、第１の基板１１０Ｅに、垂直転送部（垂直ＣＣＤ）２１２に対応してフローティングディフュージョン（ＦＤ）２２１、ソースフォロア回路２４０の増幅部２４１，電流源部２４２、およびバッファアンプ部２３２が配置されており、さらなる低ノイズ、高速読み出しが可能となる。
図１８の第６の構成例では、第１の基板１１０Ｆに、垂直転送部（垂直ＣＣＤ）２１２に対応してフローティングディフュージョン（ＦＤ）２２１、ソースフォロア回路２４０の増幅部２４１，電流源部２４２、およびバッファアンプ部２３２が配置されており、さらに接続部２３１と周辺回路部３００とがＡＣ結合されていることから、さらなる低ノイズ、高速読み出しが可能となる。
図１９の第７の構成例では、第１の基板１１０Ｇに、垂直転送部（垂直ＣＣＤ）２１２に対応してフローティングディフュージョン（ＦＤ）２２１、ソースフォロア回路２４０の増幅部２４１，電流源部２４２、および電圧−電流（Ｖ−Ｉ）変換回路２３４が配置されており、接続部２３１でのノイズの影響が受けにくい構造になっており、さらなる低ノイズ、高速読み出しが可能となる。
図２０の第８の構成例では、第１の基板１１０Ｈと第２の基板１２０Ｈでは電圧または電流で電気信号を伝送し、複数基板上でＡＤＣ２３５，２３６による信号処理を行うことができるように構成されていることから、第１の基板１１０ＨでＭ-bitの信号処理が行われているため、基板間伝送に伴うノイズの影響が入力換算で小さくなることから、より高精度な変換が可能となる。
図２１の第９の構成例では、第１の基板１１０Ｉ上の増幅器２３７の出力は第２の基板１２０Ｉ側に転送され、電圧または電流で帰還システムが構成され、たとえば周辺回路部３００のＡＤＣにより信号処理を行うことができるように構成されていることから、基板配線を含む帰還システムは伝送に伴うノイズの影響が入力換算で小さくなるため、より高精度な変換が可能となる。
図２２の第１０の構成例では、フローティングディフージョン（ＦＤ）での帰還増幅システムは、第２の基板１２０Ｊとの接続による容量増大に伴う、コンバージョンゲイン低下によるノイズ特性の劣化を、帰還型増幅器２３８の配置により小さくできることから、接続部２３１でのノイズの影響を受けにくく、さらなる低ノイズ、高速読み出しが可能となる。
［第２の実施形態］
図２３は、本発明の第２の実施形態に係る固体撮像装置の構成例を説明するための図である。
本第２の実施形態に係る固体撮像装置１００Ｋが上述した第１の実施形態の固体撮像装置１００と異なる点は以下の通りである。
本第２の実施形態の固体撮像装置１００Ｋは、複数の垂直転送部２１２−１〜２１２−４と変換出力部２２０（および接続部２３１）とを選択的に接続する中継選択部２５０を含んで構成されている。
本第２の実施形態においては、第１の基板１１０Ｋに複数の選択電極２５１−１，２５１−２，２５１−３，２５１−４が配置されている。
そして、第１の基板１１０Ｋおよび第２の基板１２０Ｋにおいて、複数の選択電極２５１−１〜２５１−４に対して一つの共通の変換出力部２２０、接続部としての貫通ビア（ＴＳＶ）１４０Ｋが形成されている。
図２３において、第１の基板１１０Ｋ側の貫通ビア１４０Ｋには、垂直転送部２１２−１〜２１２−４を転送され、選択電極２５１−１〜２５１−４のいずれかにより選択された信号電荷が変換出力部２２０Ｋで変換されて電気信号として供給される。
図２３の構成で基本的な動作としては、次のように動作が行われる。
第１の基板１１０Ｋ側において選択電極２５１−１により選択された垂直転送部２１２−１の信号電荷は変換出力部２２０Ｋで電気信号に変換され、貫通ビア１４０Ｋを介して第２の基板１２０Ｋ側に転送される。
第１の基板１１０Ｋ側において選択電極２５１−２により選択された垂直転送部２１２−２の信号電荷は変換出力部２２０Ｋで電気信号に変換され、貫通ビア１４０Ｋを介して第２の基板１２０Ｋ側に転送される。
第１の基板１１０Ｋ側において選択電極２５１−３により選択された垂直転送部２１２−３の信号電荷は変換出力部２２０Ｋで電気信号に変換され、貫通ビア１４０Ｋを介して第２の基板１２０Ｋ側に転送される。
第１の基板１１０Ｋ側において選択電極２５１−４により選択された垂直転送部２１２−４の信号電荷は変換出力部２２０Ｋで電気信号に変換され、貫通ビア１４０Ｋを介して第２の基板１２０Ｋ側に転送される。
以上は基本的な動作であり、選択電極２５１−１〜２５１−４は、一つずつ選択されるように構成することも可能であるが、２またそれ以上の選択電極を同時に選択する、あるいは所定の動作において所定の選択電極は選択状態としない等、種々の態様が可能である。
このような駆動を行うことにより、プログレッシブ読み出しを維持したままで、検出感度の低下も起こさずに水平方向の信号加算や信号間引きを容易に行うことが可能となる。
すなわち、本第２の実施形態においては、並列する複数の垂直（電荷）転送部２１２−１〜２１２−４の信号電荷を加算あるいは間引き可能である。
また、本第２の実施形態においては、複数の列を一つのグループとして（図２３の例では隣接する４列を一つのグループとしている）、グループ単位で束ねて一つの貫通ビア（ＴＳＶ）１４０Ｋを形成することから、貫通ビアの数を削減することができ、レイアウト上でも有利である。
すなわち、本第２の実施形態においては、画素部２１１からプログレッシブ読み出しを高速で実施するセンサの提供が可能となり、接続部である貫通ビア（ＴＳＶ）等は垂直転送部（垂直ＣＣＤ）より大きな繰り返しピッチで形成されるため、接続部である貫通ビア（ＴＳＶ）等の形成が容易となる。
［中継選択部２５０の構成例］
次に、中継選択部２５０の具体的な構成例について説明する。
図２４は、本第２の実施形態に係る第１の基板側の中継選択部の第１の構成例を示す図である。
図２４の中継選択部２５０Ｌは、変換出力部２２０Ｌ（貫通ビア（ＴＳＶ）１４０Ｌ）が４列の垂直転送部（ＶＣＣＤ）２１２−１〜２１２−４のＸ方向（水平方向）の略中央部、すなわち、２列目の垂直転送部２１２−２の配置位置と３列目の垂直転送部２１２−３の配置位置との間の位置に形成されている。
また、図２４の垂直転送部２１２−１〜２１２−４は駆動パルスＶ１〜Ｖ４による４相駆動として例示されている。
図２４の中継選択部２５０Ｌは、選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）、水平転送部（ＨＣＣＤ）２５２−１〜２５２−４、およびオープンゲート（ＯＧ）２５３を含んで構成されている。
選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）は、各垂直転送部（ＶＣＤＤ）２１２−１〜２１２−４の出力端部２１３−１〜２１３−４に配置されている。
選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）は、出力ゲート等を構成するトランジスタのゲートとして機能し、選択時に導通状態となるような電位に制御される。
水平転送部（ＨＣＣＤ）２５２−１〜２５２−４は、それぞれ対応する選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）の出力部に位置するように配置され、中央に配置されるＯＧ２５３に向けて転送方向が異なるＨＣＣＤとして構成されている。
水平転送部２５２−１は、１列目の選択電極２５１−１の出力側に配置されている。水平転送部２５２−１は、駆動パルスＨ１により駆動され、垂直転送部２１２−１による信号電荷を図２４中の右方向である水平方向Ｘ１に向けて転送し、さらに隣接の水平転送部２５２−２に転送する。
水平転送部２５２−２は、２列目の選択電極２５１−２の出力側に配置されている。水平転送部２５２−２は、駆動パルスＨ２により駆動され、垂直転送部２１２−２による信号電荷または水平転送部２５２−１による垂直転送部２１２−１の信号電荷を図２４中の右方向である水平方向Ｘ１に向けて転送し、自段に接続されているＯＧ２５３に供給する。
水平転送部２５２−４は、４列目の選択電極２５１−４の出力側に配置されている。水平転送部２５２−４は、駆動パルスＨ４により駆動され、垂直転送部２１２−４による信号電荷を図２４中の左方向である水平方向Ｘ２に向けて転送し、さらに隣接の水平転送部２５２−３に転送する。
水平転送部２５２−３は、３列目の選択電極２５１−３の出力側に配置されている。水平転送部２５２−３は、駆動パルスＨ３により駆動され、垂直転送部２１２−３による信号電荷または水平転送部２５２−４による垂直転送部２１２−４の信号電荷を図２４中の左方向である水平方向Ｘ２に向けて転送し、自段に接続されているＯＧ２５３に供給する。
ＯＧ２５３は、水平転送部２５２−２の信号電荷供給部および水平転送部２５２−３の信号電荷供給部と変換出力部２２０Ｌのフローティングディフュージョン（ＦＤ）２２１との間に配置され、導通状態に制御されることにより、選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）で選択され、水平転送部２５２−１〜２５２−４を転送された信号電荷をフローティングディフュージョン（ＦＤ）２２１に転送する。
この第１の構成例においても、選択電極２５１−１〜２５１−４は一つずつ選択されるように構成することも可能であるが、２またそれ以上の選択電極を同時に選択する、あるいは所定の動作において所定の選択電極は選択状態としない等、種々の態様が可能である。
これにより、プログレッシブ読み出しを維持したままで、検出感度の低下も起こさずに、並列する複数の垂直（電荷）転送部２１２−１〜２１２−４の信号電荷を加算あるいは間引き可能である。
また、第１の構成例によれば、複数の列（本例では４列）を一つのグループとして、グループ単位で束ねて一つの変換出力部２２０Ｌ（貫通ビア（ＴＳＶ）１４０Ｌ）を形成することから、変換出力部および貫通ビアの数を削減することができ、レイアウト上でも有利である。
すなわち、第１の構成例によれば、画素部２１１からプログレッシブ読み出しを高速で実施するセンサの提供が可能となり、変換出力部、接続部である貫通ビア（ＴＳＶ）等は垂直転送部（垂直ＣＣＤ）より大きな繰り返しピッチで形成されるため、変換出力部、接続部である貫通ビア（ＴＳＶ）等の形成が容易となる。
図２５は、本第２の実施形態に係る第１の基板側の中継選択部の第２の構成例を示す図である。
図２５の中継選択部２５０Ｍが図２４の中継選択部２５０Ｌと異なる点は、変換出力部２２０（貫通ビア（ＴＳＶ））の配置位置が４列の垂直転送部２１２−１〜２１２−４の配列の中央部ではなく、Ｘ方向の一端側（図２５の例では右端側）である４列目の垂直転送部２１２−４の配置位置近傍に形成されていることにある。
図２５の中継選択部２５０Ｍにおいて、水平転送部２５２−１は、駆動パルスＨ１により駆動され、垂直転送部２１２−１による信号電荷を図２５中の右方向である水平方向Ｘ１に向けて転送し、さらに隣接の水平転送部２５２−２に転送する。
水平転送部２５２−２は、駆動パルスＨ２により駆動され、垂直転送部２１２−２による信号電荷または水平転送部２５２−１による垂直転送部２１２−１の信号電荷を図２５中の右方向である水平方向Ｘ１に向けて転送し、さらに隣接の水平転送部２５２−３に転送する。
水平転送部２５２−３は、駆動パルスＨ３により駆動され、垂直転送部２１２−３による信号電荷または水平転送部２５２−２による垂直転送部２１２−１，２１２−２の信号電荷を図２５中の右方向である水平方向Ｘ１に向けて転送し、さらに隣接の水平転送部２５２−４に転送する。
水平転送部２５２−４は、駆動パルスＨ４により駆動され、垂直転送部２１２−４による信号電荷を図２５中の右方向である水平方向Ｘ１に向けて転送し、垂直転送部２１２−４の信号電荷または水平転送部２５２−３による垂直転送部２１２−１，２１２−２，２１２−３の信号電荷を、自段に接続されているＯＧ２５３Ｍに供給する。
ＯＧ２５３Ｍは、水平転送部２５２−４の信号電荷供給部と変換出力部２２０Ｍのフローティングディフュージョン（ＦＤ）２２１Ｍと間に配置され、導通状態に制御されることにより、選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）で選択され、水平転送部２５２−１〜２５２−４を転送された信号電荷をフローティングディフュージョン（ＦＤ）２２１Ｍに転送する。
第２の構成例によれば、上述した第１の構成例と同様の効果を得ることができる。
図２６は、第２の実施形態に係る第１の基板側の中継選択部の第３の構成例を示す図である。
図２６の中継選択部２５０Ｎが図２４の中継選択部２５０Ｌと異なる点は、水平転送部の代わりに電位スロープ部（ＳＬ）２５４を設けたことにある。
この中継選択部２５０Ｎでは、選択電極２５１−１（Ｓ１）〜２５１−４（Ｓ４）で選択された垂直転送部２１２−１〜２１２−４の信号電荷は、電位スロープ部２５４を経て、さらにＯＧ２５３を介してフローティングディフュージョン（ＦＤ）２２１Ｎに転送される。
第３の構成例によれば、上述した第１の構成例と同様の効果を得ることができる。
［第３の実施形態］
図２７は、本発明の第３の実施形態に係る固体撮像装置の構成例を説明するための図である。
本第３の実施形態に係る固体撮像装置１００Ｏが上述した第１の実施形態の固体撮像装置１００と異なる点は以下の通りである。
本第３の実施形態に係る固体撮像装置１００Ｏは、第２の基板１２０Ｏにおいて、信号処理系である周辺回路部３００Ｏに属するＡＤＣ３４１、シリアライザ３４２、メモリ３４３、タイミングジェネレータ（ＴＧ）３４４が形成されている。
タイミングジェネレータ（ＴＧ）３４４は、ＣＣＤパルス駆動部やレベルシフト等を含んで構成される。
ここで、ＣＭＯＳイメージセンサを比較例として、信号処理系を第２の基板１２０Ｏに搭載した本第３の実施形態に係る固体撮像装置１００ＯであるＣＣＤイメージセンサとＣＭＯＳイメージセンサのチップサイズについて考察する。
図２８は、比較例としての裏面照射型ＣＭＯＳイメージセンサの積層構造例を示す図である。図２８（Ａ）はＣＭＯＳイメージセンサの第１の構造例を示し、図２８（Ｂ）はＣＭＯＳイメージセンサの積層化した第２の構造例を示している。
図２９は、ＣＭＯＳイメージセンサの積層構造によるチップ縮小化例を説明するための図である。図２９（Ａ）は積層構造でない場合の画素部および周辺回路を示し、図２９（Ｂ）は積層構造により縮小化した例を示している。
図３０は、積層構造でないＣＭＯＳイメージセンサチップ、積層構造のＣＭＯＳイメージセンサチップ、および本実施形態に係るＣＣＤイメージセンサチップの簡略断面を示す図である。
図３０（Ａ）が積層構造でないＣＭＯＳイメージセンサチップを示し、図３０（Ｂ）が積層構造のＣＭＯＳイメージセンサチップを、図３０（Ｃ）が本実施形態に係るＣＣＤイメージセンサチップをそれぞれ示している。
一般に、ＣＭＯＳイメージセンサ５００Ａは、図２８（Ａ）に示すように、支持基板５１０と、画素部５２０と信号処理回路５３０を形成したチップ５４０により構成される。
積層型構造は、図２８（Ｂ）に示すように、信号処理回路５３０を形成したチップ５５０を支持基板の代わりに用いており、それに画素部５２０を重ね合わせている。
この積層構造を採用することで、小型化を実現できる。
このようなＣＭＯＳイメージセンサにおいて、周辺回路である信号処理回路５３０は、図２９（Ａ）に示すように、ローデコーダ（ROW decoder）５３１、カラムデコーダ（column decoder）５３２、もしくは行（列）選択回路、ボンディングパッド（Bonding pad）５３３等により構成される。
この周辺回路である信号処理回路５３０を第２層に配置することにより、構成にもよるが、たとえば図２９（Ｂ）に示すように、周辺回路領域を削除できるが、ローデコーダ５３１からの画素駆動用信号を各ロー（ＲＯＷ）に貫通ビア（ＴＳＶ）を経由させるため、ＴＳＶ領域が各ＲＯＷおよびカラムに新たに必要になる。
その結果、ＣＭＯＳイメージセンサチップは、積層構造を採用することにより、図３０（Ａ）および〈Ｂ〉に示すように、積層構造を採用していない場合に比べてチップサイズを半分程度に削減することができる。
しかし、図３０（Ｂ）および（Ｃ）に示すように、ＣＭＯＳイメージセンサチップは、上述したように積層構造を用いたとしても、ＴＳＶ領域が各ＲＯＷおよびカラムに新たに必要になる等の理由から、構成にもよるが、たとえば本実施形態に係るＣＣＤイメージセンサチップより１．５倍程度大きくなる。
換言すれば、本実施形態に係るＣＣＤイメージセンサは、接続部としての貫通ビア（ＴＳＶ）を介して、積層接続が可能になることから、ワイヤーボンディングが不要になるため、ダイサイズレベルでの小型パッケージが可能となり、たとえばＢＧＡなどの接続により、コンパクトなカメラモジュール実装が可能となる。
このように、本積層ＣＣＤパッケージの実装化により、超小型カメラモジュールを実現することができる。
また、ＣＭＯＳイメージセンサでグローバルシャッタを有する構造については、非特許文献１を始め複数提案されているが、いずれの例でも画素アレイ内に特別な回路を追加する必要があり、感度の低下や、ノイズの増加を招くデメリットを持つ。また、従来のＣＭＯＳでの改善例では信号加算を行う構造を選択すると寄生容量の増加によるＳＮの劣化や、信号の同時性を損ねる欠点があった。
これに対して、本実施形態に係るＣＣＤイメージセンサは、画素アレイ内に特別な構造を形成することなく、すなわちＳＮの劣化を起こすことなくグローバル読み出しで高速駆動が可能となる。
また、貫通ビア（ＴＳＶ）のチップ間接続によるダイサイズパッケージが可能になり、また第２の基板への周辺回路搭載化により、駆動ピン数を削減することにより、高性能、小型、低コストのカメラシステムを提供することが可能となる。
［第４の実施形態］
図３１は、本発明の第４の実施形態に係る固体撮像装置の構成例を説明するための図である。
本第４の実施形態に係る固体撮像装置１００Ｐが上述した第３の実施形態の固体撮像装置１００Ｏと異なる点は以下の通りである。
本第４の実施形態に係る固体撮像装置１００Ｐは、タイミングジェネレータ４１０、画像処理回路（画像処理ＩＣ）４２０、および電源回路（電源ＩＣ）４３０を含んで構成される信号処理部４００が、第１の基板１１０Ｐ、第２の基板１２０Ｐと同一パッケージに実装される。
このように構成することにより、小型カメラシステムを単一パッケージに組み込むことも可能となる。
［第５の実施形態］
図３２は、本発明の第５の実施形態に係る固体撮像装置の構成例を説明するための図である。
本第５の実施形態に係る固体撮像装置１００Ｑが上述した第３の実施形態の固体撮像装置１００Ｏと異なる点は以下の通りである。
本第５の実施形態に係る固体撮像装置１００Ｑは、第２の基板１２０Ｑにおいて、信号処理系である周辺回路部３００Ｑに属するＡＤＣ３４１、シリアライザ３４２が形成され、混載されている。
その他の構成は、第３の実施形態と同様である。
図３２においては、信号処理部４００と積層チップとの間で送受される電源系、駆動および駆動パルス系、出力端子系の伝送ラインを示している。
駆動に必要な駆動パルスおよび電源はたとえば、基準電源ＶＳＳ（ＧＮＤ）、ＣＣＤ用電源ＶＣＣＤ、ＡＤＣ用電源ＶＡＤＣ、シリアル出力用電源ＶＬＶＤＳ、垂直転送パルスφＶ１およびφＶ２、水平転送パルスφＨ、画素から垂直転送部への読み出しパルスΦＲ、シリアル出力用基準クロックφＬＶＤＳ、ＣＣＤ出力用サンプル＆ホールドパルスφＳＨ、シリアル信号出力信号である。
これら各信号の伝送ラインには、それぞれのピンにＦＰＧＡなどで構成された信号処理部４００が搭載された外部基板（外部ボード）に接続される。
なお、本実施形態の固体撮像装置１００Ｑは、水平転送を行われないが、中継選択部２５０や出力選択部に水平転送部を採用した場合には局所的に水平転送が行われることから、水平転送パルスφＨを駆動パルスとして生成する機能を持たせている。
図３３は、第５の実施形態に係る積層型ＣＣＤイメージセンサとしての固体撮像装置の駆動信号のタイミングの一例を示す図である。
図３３（Ａ）は電荷読み出しパルスφＲを、図３３（Ｂ）は垂直転送パルスφＶ２を、図３３（Ｃ）は垂直転送パルスφＶ１を、図３３（Ｄ）は水平転送パルスφＨを、図３３（Ｅ）はバッファ出力ＶＯＵＴを、それぞれ示している。
図３２の固体撮像装置１００Ｑにおいて、ＣＣＤ駆動パルスφＶ１およびφＶ２が外部信号として入力され、同期した画像データは内蔵されたＡＤＣ３４１、シリアライザ３４２により、シリアルデジタル出力に変換され出力され、別基板上のたとえばＦＰＧＡ４１０にとりこまれて、映像信号として処理される。
本第５の実施形態によれば、上述した第３の実施形態の効果と同様の効果を得ることができる。
そして、本第５の実施形態の固体撮像装置１００Ｑは、第１の基板１１０Ｑにおいて、画素部２１１には垂直転送部（垂直ＣＣＤ）が隣接しており、プログレッシブ読み出しが可能である。
画素部はＣＣＤのため、第２の基板１２０Ｏ（第２層）と接続される貫通ビア（ＴＳＶ）はＲＯＷごとに接続されるＣＭＯＳイメージセンサの主に周辺回路とした第２層として積層した場合にくらべて、大幅に削減することができ、たとえばチップに上下のみ配置することができ、パッケージサイズを縮小化することが可能となる。
［第６の実施形態］
図３４は、本発明の第６の実施形態に係る固体撮像装置の構成例を説明するための図である。
本第６の実施形態に係る固体撮像装置１００Ｒが上述した第５の実施形態の固体撮像装置１００Ｑと異なる点は以下の通りである。
本第６の実施形態に係る固体撮像装置１００Ｒは、第２の基板１２０Ｒにおいて、信号処理系である周辺回路部３００Ｒに属するＡＤＣ３４１およびシリアライザ３４２に加えて、駆動パルス発生器としてのタイミングジェネレータ（ＴＧ）３４４および電圧生成回路としてのＤＣＤＣコンバータ（ＤＣＤＣ）３４５が搭載されている。
本第６の実施形態に係る固体撮像装置１００Ｒにおいては、タイミングジェネレータ（ＴＧ）３４４およびＤＣＤＣコンバータ（ＤＣＤＣ）３４５を搭載して、たとえば外部駆動パルスをφＶｓｙｎｃ（Ｖトリガーパルス）、φＨｓｙｎｃ（Ｈトリガーパルス）、φＲＳＴ（リセットパルス）、電源をＶＤＤ、ＶＳＳとして接続に必要なピンを削減することが可能となる。
本第６の実施形態によれば、上述した第５の実施形態の効果と同様の効果に加えて、以下の効果を得ることができる。
すなわち、本第６の実施形態によれば、駆動ピン数を削減することができるため、周辺回路を第２の基板１２０Ｒに配置して、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器に応用できる利点がある。
［第７の実施形態］
図３５は、本発明の第７の実施形態に係る固体撮像装置の構成例を説明するための図である。
本第７の実施形態に係る固体撮像装置１００Ｓが上述した第６の実施形態の固体撮像装置１００Ｒと異なる点は以下の通りである。
本第７の実施形態に係る固体撮像装置１００Ｓは、第２の基板１２０Ｓにおいて、信号処理系である周辺回路部３００Ｓに属するＡＤＣ３４１、シリアライザ３４２、タイミングジェネレータ（ＴＧ）３４４、ＤＣＤＣコンバータ（ＤＣＤＣ）３４５に加えてメモリ３４６が搭載されている。
そして、本第７の実施形態に係る固体撮像装置１００Ｓは、電源をスイッチで機能させることにより、駆動パルスと出力信号パルス用端子ＰＩＮ１，ＰＩＮ２を共用化している。
［駆動パルスと出力信号パルス用端子の共用化を実現する構成例］
ここで、本第７の実施形態に係る固体撮像装置１００Ｓにおいて、駆動パルスと出力信号パルス用端子ＰＩＮ１，ＰＩＮ２の共用化を実現する構成例について説明する。
図３６は、本第７の実施形態に係る固体撮像装置１００Ｓにおいて、駆動パルスと出力信号パルス用端子の共用化を実現する構成例を示す図である。
図３６においては、第２の基板１２０Ｓにおける駆動パルスおよび出力信号パルス用端子の共用化回路３５０を抽出して示している。
また、撮像素子部２００Ｓの出力部や図示しない駆動系等を含んでセンサコア２６０(Sensor Core)として示している。
図３６の第２の基板１２０Ｓには、マスタクロック用端子ＰＭＣ、入出力端子ＰＩＮ１，ＰＩＮ２が形成されている。
図３６の共用化回路３５０は、差動出力回路３５１、レジスタコントローラ(Register Controller)３５２、およびスイッチＳＷ１〜ＳＷ４を有している。
この共用化回路３５０は、入出力端子ＰＩＮ１とＰＩＮ２を、レジスタコントロール線ＬＲＧＣとデータ出力線ＬＤＯで共有している。共用化回路３５０は、その切り替えをスイッチＳＷ１〜ＳＷ４により行う。
共用化回路３５０において、差動出力回路３５１の入力部がシリアライザ３４２の出力部に接続され、差動出力回路３５１の正側出力部がスイッチＳＷ１を介して入出力端子ＰＩＮ１に接続され、負側出力部がスイッチＳＷ２を介して入出力端子ＰＩＮ２に接続されている。
レジスタコントローラ３５２の第１入出力端子Ｔ１がスイッチＳＷ３を介して入出力端子ＰＩＮ１に接続され、第２入出力端子Ｔ２がスイッチＳＷ４を介して入出力端子ＰＩＮ２に接続されている。
次に、共用化回路の動作例を図３７〜図３９に関連付けて説明する。
図３７は、本第７の実施形態に係る共用化回路のレジスタコントロールモード時の動作を説明するための図である。
図３８は、本第７の実施形態に係る共用化回路のイメージデータストリーミングモード時の動作を説明するための図である。
図３９は、本第７の実施形態に係る共用化回路のレジスタコントロールモード時およびイメージデータストリーミングモード時の動作を説明するためのタイミングチャートである。
図３９（Ａ）は電源電圧ＶＤＤ／ＶＡＡを、図３９（Ｂ）は基準クロック（マスタクロック）ＭＣＬＫを、図３９（Ｃ）は入出力端子ＰＩＮ１の信号を、図３９（Ｄ）は入出力端子ＰＩＮ２の信号を、それぞれ示している。
電源投入後は、パワーオンリセット（Power On Reset）の後、図３７に示すように、スイッチＳＷ３，ＳＷ４がＯＮになり、レジスタコントロールモード（Register Control Mode）となる。
この場合、入出力端子ＰＩＮ１，ＰＩＮ２を使いレジスタを書き換え、センサ（Sensor）の設定を行う。その後、センサを画像出力モードに切り替えるレジスタ設定を行い、図３８に示すように、スイッチＳＷ３，ＳＷ４をＯＦＦに、スイッチＳＷ１，ＳＷ２をＯＮにし、レジスタコントロールモードを終了する。


イメージデータストリーミングモード(Image Data Streaming Mode)では、図３８に示すように、スイッチＳＷ１，ＳＷ２がＯＮで、スイッチＳＷ３，ＳＷ４がＯＦＦであり、複数ビットの画像データをシリアライザ（SERIALIZER）でパラレルシリアル変換したデータを差動出力回路３５１で駆動し、入出力端子ＰＩＮ１，ＰＩＮ２から出力する。
固体撮像装置１００Ｑにおいて、図３９に示すように、パワーオンリセットで電源投入後システムはリセットされ、レジスタコントロールモードとなり、外部よりモード終了まで内部パルスの位相調整などを実施する。
モード終了コマンド受け取り後、イメージデータストリーミングモードとなり、複数ビットの画像データをシリアライザ（SERIALIZER）３４２でパラレルデータからシリアルデータに変換するパラレルシリアル変換したデータを差動出力回路３５１で駆動し入出力端子（制御ピン）ＰＩＮ１，ＰＩＮ２から出力する。
このように、本第７の実施形態においては、たとえば並列出力信号ピンを統合して、出力ピン数を１系統とする。さらに、ピン駆動パルス入力ピンと出力信号用ピンを共用化して、外部駆動パルスをφＭＣＬＫ（基準クロック）、出力および制御用ピン（ＰＩＮ１およびＰＩＮ２）としてさらに駆動に必要なピンを削減することが可能となる。
本第７の実施形態によれば、上述した第６の実施形態の効果と同様の効果に加えて、以下の効果を得ることができる。
すなわち、本第７の実施形態によれば、駆動ピン数をさらに削減することができるため、周辺回路部を第２の基板１２０Ｓに配置して、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器に応用できる利点がある。
［第８の実施形態］
図４０は、本発明の第８の実施形態に係る固体撮像装置の構成例を説明するための図である。
本第８の実施形態に係る固体撮像装置１００Ｔは、上述した第１から第７の実施形態の固体撮像装置１００，１００Ａ〜１００Ｓと異なる点は以下の通りである。
本第８の実施形態に係る固体撮像装置１００Ｔは、第１の基板１１０Ｔに配置される感光部２１０Ｔが、複数に分割され、分割させた感光部２１０−００〜２１０−０３，２１０−１０〜２１０−１３、２１０−２０〜２１０−２３単位で、分割させた中継部２３０−００〜２３０−０３，２３０−１０〜２３０−１３、２３０−２０〜２３０−２３を介して第２の基板１２０Ｔに分割して配置された、対応する周辺回路部３００−００〜３００−０３，３００−１０〜３００−１３、３００−２０〜３００−２３に接続される。
なお、図４０においては、分割された感光部およびこれに対応する周辺回路部を、３行４列のマトリクス状に配置した例を示しているが、これは理解を容易にするために簡略化したものであり、本発明はこの構成に限定されるものではない。
このような構成を有する第８の実施形態の固体撮像装置１００Ｔによれば、上述した第１から第７の実施形態の固体撮像装置１００，１００Ａ〜１００Ｓと同様の効果をえられることはもとより、超薄型のマルチカメラモジュールを実現することができる。
以上説明した固体撮像装置１００，１００Ａ〜１００Ｔは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
［第９の実施形態］
図４１は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
本電子機器６００は、図４１に示すように、本実施形態に係る固体撮像装置１００，１００Ａ〜１００Ｔが適用可能な本発明に係るＣＣＤ／ＣＭＯＳ積層型固体撮像装置６１０を有する。
さらに、電子機器６００は、このＣＣＤ／ＣＭＯＳ積層型固体撮像装置６１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）６２０を有する。
電子機器６００は、ＣＣＤ／ＣＭＯＳ積層型固体撮像装置６１０の出力信号を処理する信号処理回路(ＰＲＣ)６３０を有する。
信号処理回路６３０は、ＣＣＤ／ＣＭＯＳ積層型固体撮像装置６１０の出力信号に対して所定の信号処理を施す。
信号処理回路６３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
上述したように、ＣＣＤ／ＣＭＯＳ積層型固体撮像装置６１０として、前述した固体撮像装置１００，１００Ａ〜１００Ｔを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
１００，１００Ａ〜１００Ｔ・・・固体撮像装置、１１０，１１０Ａ〜１１０Ｔ・・・第１の基板、１２０，１２０Ａ〜１２０Ｔ・・・第２の基板、１４０・・・貫通ビア（ＴＳＶ）、２００・・・撮像素子部、２１０・・・感光部（撮像部）、２１１・・・画素部、２１２−１〜２１２−４・・・電荷転送部（垂直転送部、ＶＣＣＤ）、２１３−１〜２１３−４・・・出力端部、２２０，２２０−１〜２２０−４・・・変換出力部、２３０，２３０Ａ〜２３０Ｉ・・・中継部、２３１，２３１−１〜２３１−４・・・接続部、２３２・・・バッファアンプ部、２３３・・・ＡＣ結合部、２３４・・・電圧（Ｖ）−電流（Ｉ）変換回路、２３５・・・ＭビットＡＤＣ，２３６・・・ＮビットＡＤＣ、２３７・・・増幅器（第２の増幅部）、２３８・・・帰還型増幅器、２４０・・・ソースフォロア回路、２４１・・・増幅部、２４２・・・電流源部、ＴＩ２４０・・・出力端、ＴＯ２４０・・・出力端、２５０・・・中継選択部、２６０・・・センサコア、３００・・・周辺回路部、３１０・・・ＡＤＣ、３２０・・・デジタルメモリ、３３０・・・ロジック回路、３４１・・・ＡＤＣ、３４２・・・シリアライザ、３４３・・・メモリ、３４４・・・タイミングジェネレータ（ＴＧ）、３４５・・・ＤＣＤＣコンバータ（ＤＣＤＣ）、３４６・・・メモリ、３５０・・・共用化回路、３５１・・・差動出力回路、３５３・・・レジスタコントローラ、ＳＷ１〜ＳＷ４・・・スイッチ、４００・・・信号処理部（信号処理および電源部）、４１０・・ＦＰＧＡ，ＴＧ、４２０・・・画像処理回路（画像処理ＩＣ）、４３０・・・電源回路（電源ＩＣ）、６００・・・電子機器、６１０・・・ＣＣＤ／ＣＭＯＳ積層型固体撮像装置、６２０・・・光学系、６３０・・・信号処理回路（ＰＲＣ）。

Claims (22)

  1. 行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部と、
    前記電荷転送部を転送された信号電荷を電気信号に変換して出力する、列または行数に応じて配置される変換出力部と、
    前記変換出力部による前記電気信号に対して所定の処理を行う周辺回路部と、
    前記変換出力部による前記電気信号の前記周辺回路部への転送を中継する中継部と、
    前記感光部および前記変換出力部が形成された第１の基板と、
    前記周辺回路部が形成された第２の基板と、を有し、
    少なくとも前記第１の基板と前記第２の基板は積層され、
    前記中継部は、
    前記第１の基板に形成された前記変換出力部と前記第２の基板に形成された前記周辺回路部とを、前記感光部の感光領域外で基板を通した接続部により電気的に接続している
    固体撮像装置。
  2. 前記中継部は、
    前記第１の基板および前記第２の基板の前記感光領域外に相当する領域の少なくとも一方に、前記変換出力部による電気信号を増幅するソースフォロア部が形成されている
    請求項１記載の固体撮像装置。
  3. 前記ソースフォロア部は、
    直列に接続される増幅部と電流源部とを含み、前記増幅部および前記電流源部は前記第２の基板に形成され、前記電流源部と接続される前記増幅部の出力端側から増幅した信号を前記周辺回路部に出力し、
    前記中継部は、
    前記第１の基板に形成された前記変換出力部と前記第２の基板に形成されたソースフォロア部の前記増幅部の入力端を、前記接続部を介して接続している
    請求項２記載の固体撮像装置。
  4. 前記ソースフォロア部は、
    直列に接続される増幅部と電流源部とを含み、前記増幅部が前記第１の基板に形成され、前記電流源部が前記第２の基板に形成され、前記電流源部と接続される前記増幅部の出力端側から増幅した信号を前記周辺回路部に出力し、
    前記中継部は、
    前記第１の基板に形成された前記変換出力部と前記ソースフォロア部の前記増幅部の入力端を接続し、前記増幅部の出力端と前記第２の基板に形成された電流源部とを前記接続部を介して接続している
    請求項２記載の固体撮像装置。
  5. 前記ソースフォロア部は、
    直列に接続される増幅部と電流源部とを含み、前記増幅部および前記電流源部が前記第１の基板に形成され、前記電流源部と接続される前記増幅部の出力端側から増幅した信号を出力し、
    前記中継部は、
    前記第１の基板に形成された前記変換出力部と前記ソースフォロア部の前記増幅部の入力端を接続し、前記増幅部の出力端側と前記第２の基板に形成された前記周辺回路部とを前記接続部を介して接続している
    請求項２記載の固体撮像装置。
  6. 前記第１の基板において、
    前記増幅部の出力端側と前記接続部との間に、前記ソースフォロア部により出力された電気信号をバッファリングするバッファ部が形成されている
    請求項５記載の固体撮像装置。
  7. 前記接続部と前記第２の基板に形成された前記周辺回路部が電気的にＡＣ結合で接続されている
    請求項５または６記載の固体撮像装置。
  8. 前記増幅部の出力端側と前記接続部との間に、前記ソースフォロア部により増幅された電圧信号を電流信号に変換する電圧−電流変換部が形成されている
    請求項５記載の固体撮像装置。
  9. 前記第１の基板において、
    前記増幅部の出力端側に前記ソースフォロア部の出力信号をアナログ信号からデジタル信号に変換する第１のアナログデジタル変換器（ＡＤＣ）が形成され、
    前記第２の基板において、
    前記周辺回路部の入力段に前記接続部を介して転送された前記ソースフォロア部の出力信号をアナログ信号からデジタル信号に変換する第２のＡＤＣが形成されている
    請求項５記載の固体撮像装置。
  10. 前記第１の基板において、
    前記増幅部の出力端側に、前記ソースフォロア部により出力された電気信号を増幅する第２の増幅部が形成され、
    前記接続部は、
    前記ソースフォロア部の前記増幅部の出力端側が接続された第１の接続部と、
    前記第２の増幅部の出力端に接続された第２の接続部と、を含み、
    前記第２の基板において、
    前記第１の接続部および前記第２の接続部が前記周辺回路部に接続されている
    請求項５記載の固体撮像装置。
  11. 前記中継部は、
    前記第２の基板の前記感光領域外に相当する領域に、前記変換出力部による電気信号を増幅する帰還型増幅器を含む
    請求項１記載の固体撮像装置。
  12. 前記変換出力部は、
    前記信号電荷を電圧信号に変換するフローティングディフュージョン部を含む
    請求項１から１１のいずれか一に記載の固体撮像装置。
  13. 前記変換出力部は、
    前記信号電荷を電圧信号に変換するフローティングディフュージョン部と、
    前記フローティングディフュージョン部の電圧信号を前記電気信号として出力するバッファ部と、を含む
    請求項１から１１のいずれか一に記載の固体撮像装置。
  14. 複数の前記電荷転送部と前記接続部とを選択的に接続する中継選択手段を含む
    請求項１から１３のいずれか一に記載の固体撮像装置。
  15. 前記中継選択手段は、
    並列する前記複数の電荷転送部の信号電荷を加算または間引き可能である
    請求項１４記載の固体撮像装置。
  16. 前記第１の基板は第１導電型基板により形成され、
    前記第２の基板は第２導電型基板により形成されている
    請求項１から１５のいずれか一に記載の固体撮像装置。
  17. 第１の基板は、
    ｎ型基板またはｎ−ウェルによりが形成されており、縦型オーバーフロードレイン構造を有する
    請求項１から１６のいずれか一に記載の固体撮像装置。
  18. 前記第２の基板には、
    少なくとも、前記変換出力部の出力信号を処理するアナログデジタル変換器（ＡＤＣ）および複数ビットの画像データをパラレルデータからシリアルデータに変換するシリアライザが形成されている
    請求項１から１７のいずれか一に記載の固体撮像装置。
  19. 前記第２の基板には、
    電圧発生回路および駆動パルス発生器が形成されている
    請求項１８記載の固体撮像装置。
  20. 前記第２の基板には、
    駆動パルスと出力信号パルス用端子を共用化する手段が形成されている
    請求項１８または１９記載の固体撮像装置。
  21. 行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部と、前記電荷転送部を転送された信号電荷を電気信号に変換して出力する、列または行数に応じて配置される変換出力部とを第１の基板に形成する工程と、
    少なくとも、前記変換出力部による前記電気信号に対して所定の処理を行う周辺回路部を第２の基板に形成する工程と、
    少なくとも前記第１の基板と前記第２の基板を積層した状態で、前記第１の基板に形成された前記変換出力部と前記第２の基板に形成された前記周辺回路部とを、前記感光部の感光領域外で基板を通した接続部により電気的に接続する工程と
    を有する固体撮像装置の製造方法。
  22. 固体撮像装置と、
    前記固体撮像装置の感光部に結像する光学系と、
    前記固体撮像装置の出力信号を処理する信号処理部と、を有し、
    前記固体撮像装置は、
    行列状に配置された複数の光電変換素子および前記複数の光電変換素子の信号電荷を列または行単位で転送する複数の電荷転送部を含む感光部と、
    前記電荷転送部を転送された信号電荷を電気信号に変換して出力する、列または行数に応じて配置される変換出力部と、
    前記変換出力部による前記電気信号に対して所定の処理を行う周辺回路部と、
    前記変換出力部による前記電気信号の前記周辺回路部への転送を中継する中継部と、
    前記感光部および前記変換出力部が形成された第１の基板と、
    前記周辺回路部が形成された第２の基板と、を有し、
    少なくとも前記第１の基板と前記第２の基板は積層され、
    前記中継部は、
    前記第１の基板に形成された前記変換出力部と前記第２の基板に形成された前記周辺回路部とを、前記感光部の感光領域外で基板を通した接続部により電気的に接続している
    電子機器。
JP2016534396A 2014-07-15 2015-07-09 固体撮像装置、固体撮像装置の製造方法、および電子機器 Active JP6144425B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014145255 2014-07-15
JP2014145255 2014-07-15
PCT/JP2015/069775 WO2016009942A1 (ja) 2014-07-15 2015-07-09 固体撮像装置、固体撮像装置の製造方法、および電子機器

Publications (2)

Publication Number Publication Date
JPWO2016009942A1 JPWO2016009942A1 (ja) 2017-04-27
JP6144425B2 true JP6144425B2 (ja) 2017-06-07

Family

ID=55078436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016534396A Active JP6144425B2 (ja) 2014-07-15 2015-07-09 固体撮像装置、固体撮像装置の製造方法、および電子機器

Country Status (5)

Country Link
US (1) US10264199B2 (ja)
JP (1) JP6144425B2 (ja)
CN (1) CN106664382B (ja)
TW (1) TWI667922B (ja)
WO (1) WO2016009942A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106664383B (zh) * 2014-07-15 2019-11-01 普里露尼库斯股份有限公司 固体摄影装置、固体摄影装置的制造方法以及电子机器
TWI692859B (zh) 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
JPWO2017126024A1 (ja) * 2016-01-19 2018-11-08 オリンパス株式会社 固体撮像装置および撮像装置
JP7083749B2 (ja) * 2016-03-30 2022-06-13 株式会社ニコン 撮像素子
US9986223B2 (en) 2016-06-08 2018-05-29 Qualcomm Incorporated Folded optic passive depth sensing system
US9967547B2 (en) * 2016-06-08 2018-05-08 Qualcomm Incorporated Wafer level optics for folded optic passive depth sensing system
JP6677594B2 (ja) * 2016-06-30 2020-04-08 キヤノン株式会社 光電変換装置
US10057521B1 (en) 2016-08-11 2018-08-21 National Technology & Engineering Solutions Of Sandia, Llc High-speed CMOS camera
JP2018060910A (ja) * 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
JP2018129374A (ja) * 2017-02-07 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
WO2018175973A1 (en) 2017-03-23 2018-09-27 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with copper-silicon oxide programmable metallization cells
JP2018170656A (ja) * 2017-03-30 2018-11-01 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像モジュール、撮像システムおよび撮像装置の制御方法
JP6928746B2 (ja) * 2017-04-10 2021-09-01 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
KR102324224B1 (ko) * 2017-06-28 2021-11-10 삼성전자주식회사 이미지 센서 및 그것에 포함되는 전자 회로
WO2019031089A1 (ja) * 2017-08-10 2019-02-14 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7149278B2 (ja) * 2017-08-15 2022-10-06 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP7032902B2 (ja) * 2017-10-05 2022-03-09 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP6987603B2 (ja) * 2017-10-26 2022-01-05 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US10560646B2 (en) * 2018-04-19 2020-02-11 Teledyne Scientific & Imaging, Llc Global-shutter vertically integrated pixel with high dynamic range
US10609361B2 (en) * 2018-06-29 2020-03-31 Semiconductor Components Industries, Llc Imaging systems with depth detection
JP2020047734A (ja) 2018-09-18 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US20200098817A1 (en) * 2018-09-21 2020-03-26 Mission Support and Test Services, LLC Solid-state streak camera
KR102480631B1 (ko) * 2018-10-01 2022-12-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11041936B1 (en) * 2018-10-04 2021-06-22 Hrl Laboratories, Llc Autonomously reconfigurable surface for adaptive antenna nulling
JP2020096225A (ja) 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
DE102019200157A1 (de) * 2019-01-09 2020-07-09 Robert Bosch Gmbh LIDAR-Vorrichtung mit winkelbasierter Detektorauswertung
TW202510027A (zh) * 2019-06-26 2025-03-01 日商索尼半導體解決方案公司 攝像裝置
US12278252B2 (en) * 2019-08-28 2025-04-15 Artilux, Inc. Photo-detecting apparatus with low dark current
US11244722B2 (en) * 2019-09-20 2022-02-08 Arizona Board Of Regents On Behalf Of Arizona State University Programmable interposers for electrically connecting integrated circuits
US11935843B2 (en) 2019-12-09 2024-03-19 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with silicon-rich dielectric devices
JP7612330B2 (ja) * 2020-01-30 2025-01-14 キヤノン株式会社 半導体装置、システム、および機器
DE112021002165T5 (de) * 2020-03-30 2023-03-23 Sony Semiconductor Solutions Corporation Halbleitervorrichtung und elektronische ausrüstung
KR20220014447A (ko) * 2020-07-27 2022-02-07 세메스 주식회사 반도체 소자 본딩 설비에서 본딩 평탄도를 조절하기 위한 장치 및 방법
CN112071869B (zh) * 2020-08-28 2022-09-30 深圳市奥伦德元器件有限公司 用于固态继电器的光伏驱动器及其制备方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303923B1 (en) * 1998-12-18 2001-10-16 California Institute Of Technology Fabricating a hybrid imaging device having non-destructive sense nodes
US6452149B1 (en) * 2000-03-07 2002-09-17 Kabushiki Kaisha Toshiba Image input system including solid image sensing section and signal processing section
CN1234234C (zh) * 2002-09-30 2005-12-28 松下电器产业株式会社 固体摄像器件及使用该固体摄像器件的设备
JP4748648B2 (ja) * 2005-03-31 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
JP5272281B2 (ja) * 2005-09-22 2013-08-28 ソニー株式会社 固体撮像装置およびその製造方法、並びにカメラ
JP4289377B2 (ja) * 2006-08-21 2009-07-01 ソニー株式会社 物理量検出装置及び撮像装置
US7361989B1 (en) * 2006-09-26 2008-04-22 International Business Machines Corporation Stacked imager package
JP2008131169A (ja) * 2006-11-17 2008-06-05 Shimadzu Corp 撮像素子およびそれを用いた撮像装置
JP2010016113A (ja) 2008-07-02 2010-01-21 Sony Corp 固体撮像装置及び電子機器
US7795650B2 (en) * 2008-12-09 2010-09-14 Teledyne Scientific & Imaging Llc Method and apparatus for backside illuminated image sensors using capacitively coupled readout integrated circuits
JP4784655B2 (ja) * 2009-01-26 2011-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP2011071437A (ja) * 2009-09-28 2011-04-07 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5740820B2 (ja) * 2010-03-02 2015-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP5810493B2 (ja) 2010-09-03 2015-11-11 ソニー株式会社 半導体集積回路、電子機器、固体撮像装置、撮像装置
JP5500007B2 (ja) * 2010-09-03 2014-05-21 ソニー株式会社 固体撮像素子およびカメラシステム
JP5633323B2 (ja) * 2010-11-11 2014-12-03 ソニー株式会社 固体撮像装置及び電子機器
JP5853389B2 (ja) * 2011-03-28 2016-02-09 ソニー株式会社 半導体装置及び半導体装置の製造方法。
BR112013029014A2 (pt) * 2011-05-12 2020-05-12 Olive Medical Corporation Sistema e método de digitalizadores paralelos de subcolunas de sensor de imagens empilhadas utilizando interconexões verticais
JP2013090127A (ja) * 2011-10-18 2013-05-13 Olympus Corp 固体撮像装置および撮像装置
JP2013090305A (ja) * 2011-10-21 2013-05-13 Sony Corp 比較器、ａｄ変換器、固体撮像装置、およびカメラシステム
JP5923929B2 (ja) * 2011-10-27 2016-05-25 ソニー株式会社 固体撮像素子およびカメラシステム
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
JP2013125799A (ja) * 2011-12-13 2013-06-24 Sharp Corp 固体撮像装置および電子情報機器
CN103208501B (zh) * 2012-01-17 2017-07-28 奥林巴斯株式会社 固体摄像装置及其制造方法、摄像装置、基板、半导体装置
JP6044632B2 (ja) * 2012-02-29 2016-12-14 ソニー株式会社 カラムａ／ｄ変換器、カラムａ／ｄ変換方法、固体撮像装置およびカメラシステム
TWI583195B (zh) * 2012-07-06 2017-05-11 新力股份有限公司 A solid-state imaging device and a solid-state imaging device, and an electronic device
US9343497B2 (en) * 2012-09-20 2016-05-17 Semiconductor Components Industries, Llc Imagers with stacked integrated circuit dies
US9153616B2 (en) * 2012-12-26 2015-10-06 Olympus Corporation Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates
WO2014156028A1 (ja) * 2013-03-29 2014-10-02 パナソニック株式会社 固体撮像装置及び撮像装置
CN106664383B (zh) * 2014-07-15 2019-11-01 普里露尼库斯股份有限公司 固体摄影装置、固体摄影装置的制造方法以及电子机器
JP2016039393A (ja) * 2014-08-05 2016-03-22 ソニー株式会社 撮像装置及び画素信号読み出し方法

Also Published As

Publication number Publication date
WO2016009942A1 (ja) 2016-01-21
TWI667922B (zh) 2019-08-01
TW201618536A (zh) 2016-05-16
JPWO2016009942A1 (ja) 2017-04-27
US20170230598A1 (en) 2017-08-10
US10264199B2 (en) 2019-04-16
CN106664382B (zh) 2019-11-01
CN106664382A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
JP6144425B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
US10368019B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP7460345B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP6144426B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
US11350044B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
KR101799262B1 (ko) 촬상소자 및 촬상장치
US10483313B2 (en) Solid-state image sensor and electronic device
CN101729805B (zh) 固态图像传感器及其驱动方法、成像设备和电子装置
JPWO2018207731A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
TW202205652A (zh) 固體攝像裝置、固體攝像裝置的製造方法、以及電子機器
US12108182B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP7032902B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2023068696A (ja) 撮像素子および電子機器
JP2024155577A (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170202

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170202

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170216

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170510

R150 Certificate of patent or registration of utility model

Ref document number: 6144425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250