Relatório Descritivo da Patente de Invenção para SISTEMA E MÉTODO DE DIGITALIZADORES PARALELOS DE SUBCOLUNAS DE SENSOR DE IMAGENS EMPILHADAS HÍBRIDO UTILIZANDO INTERCONEXÕES VERTICAIS.
ANTECEDENTES
A descrição refere-se geralmente à detecção eletromagnética e sensores e também refere-se a condições de entrada eletromagnética de baixa energia bem como condições de produção eletromagnética de baixa energia. A descrição refere-se mais particularmente, porém não necessariamente, à otimização da área de matriz de pixels e ao uso de um esquema de empilhamento para um sensor de imagens híbrido com interconexões verticais mínimas entre os substratos e sistemas, métodos e características associados, que também podem incluir a maximização do tamanho de matriz de pixels/tamanho real (otimização de área).
Houve uma popularização do número de dispositivos eletrônicos que utilizam e incluem o uso de tecnologia de imagem/câmera em geral. Por exemplo, smartphones, tablets, e outros dispositivos de computação portáteis incluem e utilizam tecnologia de imagem/câmera. O uso de tecnologia de imagem/câmera não é limitado à indústria eletrônica de consumo. Vários outros campos de uso também utilizam tecnologia de imagem/câmera, inclusive várias aplicações industriais, aplicações médicas, aplicações de segurança/vigilância residenciais e comerciais, e muito mais. Na verdade, a tecnologia de imagem/câmera é utilizada em quase todas as indústrias.
Devido a essa popularização, a demanda de sensores de formação de imagens de alta definição cada vez menores aumentou significativamente no mercado. O dispositivo, sistema e métodos da descrição podem ser utilizados em qualquer aplicação de formação de imagens onde o tamanho e fator de forma são considerações. Vários tipos diferentes de sensores de formação de imagens podem ser utilizados pela descrição, como um dispositivo de carga acoplada (CCD), ou um semicondutor de óxido metálico complementar (CMOS), ou qualquer outro sensor de imagem atualmente conhecido ou que possa se tornar conhecido no futuro.
2/32
Os sensores de imagem CMOS tipicamente montam toda a matriz de pixels e conjunto de circuitos relacionado, como conversores analógicos-digitais e/ou amplificadores, em um único chip. Devido às restrições físicas do próprio tamanho de chip e do espaço físico ocupado por um conjunto de circuitos relacionado envolvidas em um sensor de imagem CMOS convencional, a área que a matriz de pixels pode ocupar no chip geralmente é limitada. Assim, mesmo que a matriz de pixels seja maximizada em um substrato que também contém o conjunto de circuitos relacionado, a matriz de pixels é fisicamente limitada em área devido à quantidade de área e espaço físico que o conjunto de circuitos relacionado para o processamento de sinal e outras funções ocupa no chip.
Ademais, a aplicação ou campo de uso em que o sensor de imagem CMOS pode ser usado, geralmente exige que o sensor de imagem CMOS seja limitado a um determinado tamanho também limitando a área física que a matriz de pixels pode ocupar. As limitações de tamanho de um sensor de imagem CMOS geralmente apresentam conflitos entre a qualidade de imagem e outras funções importantes, como processamento de sinal, devido ao número de considerações que deve ser considerado no desenho e fabricação de um sensor de imagem CMOS. Assim, por exemplo, o aumento da área de matriz de pixels pode estar associado a um conflito em outras áreas, como conversão A/D ou outras funções de processamento de sinal, devido à área reduzida que o conjunto de circuitos relacionado pode ocupar.
A descrição otimiza e maximiza a matriz de pixels sem sacrificar a qualidade do processamento de sinal ao otimizar e maximizar a matriz de pixels em um primeiro substrato e empilhar o conjunto de circuitos relacionado em substratos subsequentes. A descrição utiliza os avanços em iluminação traseira e outras áreas para tirar vantagem da otimização da área da matriz de pixels em um substrato. O esquema e estrutura de empilhamento permitem que circuitos em larga escala altamente funcionais sejam utilizados enquanto mantêm um tamanho de chip pequeno.
As características e vantagens da descrição serão apresentadas na descrição a seguir, e em parte serão visíveis a partir da descrição, ou po
3/32 dem ser instruídas pela prática da descrição sem experimentação indevida. As características e vantagens da descrição podem ser entendidas e obtidas por meio dos instrumentos e combinações particularmente apontadas nas reivindicações em anexo.
BREVE DESCRIÇÃO DOS DESENHOS
As características e vantagens da descrição se tornarão visíveis a partir de uma consideração da descrição detalhada subsequente apresentada em conjunto com os desenhos em anexo, nos quais:
A figura 1 ilustra uma modalidade de um sensor de formação de imagens construído em uma pluralidade de substratos e também ilustra uma modalidade do posicionamento específico de circuitos de suporte de acordo com as instruções e princípios da descrição;
a figura 2 ilustra uma modalidade de uma matriz de pixels em que as interconexões são espaçadas em relação aos pixels dentro da matriz de pixels de acordo com as instruções e princípios da descrição;
a figura 3 ilustra uma modalidade de uma matriz de pixels em que as interconexões são espaçadas em relação às colunas dentro da matriz de pixels de acordo com as instruções e princípios da descrição;
a figura 4 ilustra uma modalidade de uma matriz de pixels em que as interconexões são espaçadas em relação às áreas dentro da matriz de pixels de acordo com as instruções e princípios da descrição;
a figura 5 ilustra uma vista em perspectiva de uma modalidade de um sensor de formação de imagens construído em uma pluralidade de substratos em que uma pluralidade de colunas de pixels que forma a matriz de pixels fica localizada no primeiro substrato e uma pluralidade de colunas de circuito fica localizada em um segundo substrato e mostra uma conexão elétrica e comunicação entre uma coluna de pixels com sua coluna associada ou correspondente de conjunto de circuitos através de interconexões, em que as interconexões podem ser espaçadas em relação a áreas de pixel definidas dentro da matriz de pixels de acordo com as instruções e princípios da descrição;
as figuras 6-10 ilustram vistas superiores de várias modalidades
4/32 de um sensor de formação de imagens construído em uma pluralidade de substratos em que uma pluralidade de colunas de pixels que forma a matriz de pixels fica localizada no primeiro substrato e uma pluralidade de colunas de circuito fica localizada em um segundo substrato e mostra uma conexão elétrica e comunicação entre uma coluna de pixels com sua coluna associada ou correspondente de conjunto de circuitos através de interconexões, em que as interconexões podem ser espaçadas em relação a áreas de pixel definidas dentro da matriz de pixels de acordo com as instruções e princípios da descrição;
a figura 11 ilustra uma vista superior de uma modalidade de um sensor de formação de imagens construído em uma pluralidade de substratos em que uma pluralidade de colunas e subcolunas de pixels que forma a matriz de pixels fica localizada no primeiro substrato e uma pluralidade de colunas de circuito fica localizada em um segundo substrato e mostra uma conexão elétrica e comunicação entre uma coluna de pixels com sua coluna associada ou correspondente de conjunto de circuitos;
a figura 12 ilustra uma vista em perspectiva de uma modalidade de uma pluralidade de colunas e subcolunas que forma uma matriz de pixels localizada em um primeiro substrato e uma pluralidade de colunas de circuito localizada em um segundo substrato e mostra uma conexão elétrica e comunicação entre uma subcoluna de pixels com sua coluna associada ou correspondente de conjunto de circuitos de acordo com as instruções e princípios da descrição;
as figuras 12a - 12c ilustram vistas em perspectiva frontais e laterais, respectivamente, de uma única coluna de pixels que foi formada em duas subcolunas de pixels separadas, em que cada subcoluna de pixels é ligada a um barramento de leitura de coluna de pixels diferente, e ilustram duas colunas de conjunto de circuitos extraídas da figura 12 que mostram uma conexão elétrica entre essas;
a figura 13 ilustra uma vista em perspectiva de uma modalidade de uma pluralidade de colunas e subcolunas que forma uma matriz de pixels localizada em um primeiro substrato e uma pluralidade de colunas de circuito
5/32 dedicada a uma ou mais subcolunas de pixels localizadas em um segundo substrato e mostra uma conexão elétrica e comunicação entre uma coluna de pixels com sua coluna associada ou correspondente de conjunto de circuitos de acordo com as instruções e princípios da descrição;
a figura 13a ilustra uma vista em perspectiva de uma única coluna de pixels que foi formada em duas subcolunas de pixels separadas, em que ambas as subcolunas de pixels são ligadas a um barramento de leitura de coluna de pixels diferente, e ilustra uma conexão elétrica entre os barramentos de leitura a uma coluna de conjunto de circuitos extraída da figura 13;
a figura 14 ilustra uma vista em perspectiva de uma modalidade de uma pluralidade de colunas e subcolunas que forma uma matriz de pixels localizada em um primeiro substrato e uma pluralidade de colunas de circuito localizada em um segundo substrato e mostra uma conexão elétrica e comunicação entre cada subcoluna de pixels com sua coluna associada ou correspondente de conjunto de circuitos de acordo com as instruções e princípios da descrição;
as figuras 14a - 14c ilustram vistas em perspectiva frontais e laterais, respectivamente, de uma única coluna de pixels que foi formada em duas subcolunas de pixels separadas, em que cada subcoluna de pixels é ligada a um barramento de leitura de coluna de pixels diferente, e ilustra duas colunas de conjunto de circuitos extraídas da figura 14 que mostram uma conexão elétrica entre essas; e as figuras 15-18 ilustram vistas superiores de várias modalidades de uma pluralidade de colunas e subcolunas que forma uma matriz de pixels localizada em um primeiro substrato e uma pluralidade de colunas de circuito localizada em um segundo substrato e mostra uma conexão elétrica e comunicação entre cada subcoluna de pixels com sua coluna associada ou correspondente de conjunto de circuitos de acordo com as instruções e princípios da descrição.
DESCRIÇÃO DETALHADA
Para os propósitos de promover um entendimento dos princípios
6/32 de acordo com a descrição, agora será feita referência às modalidades ilustradas nos desenhos e uma linguagem específica será usada para descrever as mesmas. Entretanto, será entendido que nenhuma limitação do escopo da descrição será planejada. Quaisquer alterações e modificações adicionais das características inventivas ilustradas aqui, e quaisquer aplicações adicionais dos princípios da descrição como ilustrado aqui, que poderíam ocorrer normalmente para um elemento versado na técnica relativa e que possui propriedade dessa descrição, serão consideradas dentro do escopo da descrição reivindicada.
Antes dos dispositivos, sistemas, métodos e processos de ADC alternada ou relevos de circuito de coluna em um sensor de imagens híbrido de coluna ou subcoluna utilizando interconexões verticais são mostrados e descritos, será entendido que essa descrição não se limita às estruturas, configurações, etapas de processo, e materiais particulares descritos aqui visto que as estruturas, configurações, etapas de processo, e materiais podem variar bastante. Também será entendido que a terminologia empregada aqui é usada apenas para o propósito de descrever modalidades particulares e não é planejada para ser limitativa visto que o escopo da descrição será limitado apenas pelas reivindicações em anexo e equivalentes dessa.
Deve ser observado que, como usado nesse relatório descritivo e nas reivindicações em anexo, as formas no singular um, uma, e o incluem referentes no plural exceto onde o contexto indicar claramente em contrário.
Ao descrever e reivindicar o assunto da descrição, a seguinte terminologia será usada de acordo com as definições apresentadas abaixo.
Como usado aqui, os termos compreende, inclui, contém, caracterizado por, e equivalentes gramaticais desses são termos inclusivos ou abertos que não excluem elementos ou etapas de método adicionais não citados.
Como usado aqui, a frase consiste em e equivalentes gramaticais dessa excluem qualquer elemento ou etapa não especificada na reivindicação.
7/32
Como usado aqui, a frase consiste essencialmente em e equivalentes gramaticais dessa limitam o escopo de uma reivindicação aos materiais ou etapas especificadas e aqueles que não afetam materialmente as características básicas e novas ou características da descrição reivindicada.
Como usado aqui, o termo proximal deve se referir amplamente ao conceito de uma porção mais próxima de uma origem.
Como usado aqui, o termo distai deve se referir geralmente ao oposto de proximal, e, assim, ao conceito de uma porção distante de uma origem, ou uma porção mais distante, dependendo do contexto.
Uma imagem digital, seja de um filme, possui muitas limitações impostas a essa relação aos dispositivos usados para registrar os dados de imagem. Como discutido aqui, um sensor de imagem pode incluir uma matriz de pixels e circuitos de suporte que são dispostos em pelo menos um substrato. Os dispositivos geralmente possuem limitações práticas e ótimas sobre o fator de forma do sensor de formação de imagens dependendo da aplicação. Geralmente a matriz de pixels não é a única consideração de ajuste, porém e o conjunto de circuitos de suporte que precisa ser acomodado. Os circuitos de suporte podem ser, porém não necessariamente limitados a, conversores analógicos para digitais, circuitos de força, coletores de energia, circuitos amplificadores, processadores de sinal dedicados e filtros, serializadores para preparação de transmissão, etc. Além de circuitos, elementos de propriedade físicos podem ser exigidos, como filtros de luz e lentes. Cada pixel deve ser lido a partir da matriz de pixels e possuem os dados processados pelos circuitos de suporte. Com o aumento no número de pixels em uma matriz, mais dados devem ser manipulados.Em relação a dados de filmes, o sensor deve descarregar seus dados e estar pronto para operar novamente imediatamente.
Embora o tamanho seja um problema como apresentado acima, os números de contagem de pixels continuam em ascensão em todo o setor industrial sem importar a aplicação específica, e geralmente obscurecem os meios que são usados para visualizar realmente as imagens após serem registradas, como um monitor de computador ou televisão. Entretanto, deve
8/32 ser entendido que nem todos os pixels são criados iguais. No exemplo acima, uma configuração de escopo pode ser usada em uma aplicação de luz limitada.
À medida que as contagens de pixel continuam a crescer em um determinado espaço, a distância entre pixels diminui exigindo assim maior precisão para contato elétrico de interconexão. Consequentemente, o custo de produção de sensor de imagem pode aumentar visto que a necessidade de maior precisão em manipulação de dados é exigida para a distância entre pixels aumentada. As tecnologias atuais podem ser usadas para obter sensores de imagem com capacidades aumentadas, porém em um custo aumentado visto que os rendimentos caem durante a fabricação.
Os problemas identificados acima descrevem o estado atual da técnica em relação a algumas necessidades dentro da indústria. É necessário um sensor de imagem que possua resolução adequada por meio de contagem de pixels, uma arquitetura vertical e fator de forma, e um tamanho de pixel maior possível, enquanto restringidos em um espaço limitado. A descrição contempla e irá discutir as modalidades e métodos de desenho que atendem essas e potencialmente outras questões ao otimizar o tamanho da matriz de pixels em um substrato/chip e localizar remotamente os circuitos de suporte em uma configuração geralmente vertical em um ou mais substratos/chips de suporte.
Os sensores de imagem de alto desempenho que usam conversores analógicos para digitais em chip (ADC), algoritmos digitais e analógicos em chip, temporizadores complexos em chip, e funções analógicas complexas em chip fornecem imagens de alta qualidade devido às seguintes razões (a lista abaixo não é uma lista completa, porém é fornecida meramente 'para propósitos exemplificativos):
Nenhum ruído captado devido a longas linhas de dados analógicos fora do chip (se não houver ADC em chip, então exige-se que os sinais analógicos sejam enviados fora do chip);
Ruído temporal inferior devido à conversão digital é executado inicialmente na trajetória de dados (nenhum amplificador, buffer adicional
9/32 que irá acrescentar ruído adicional);
A otimização de temporização local utiliza um gerador de temporizador em chip complexo. Devido à limitação de contagem, apenas uma temporização simples pode ser realizada utilizando o sistema externo;
Ruído inferior gerado por I/O. Os sistemas em chip permitem uma contagem reduzida; e uma operação mais rápida pode ser realizada (operação em chip mais serial, capacitâncias e resistências parasitas reduzidas). Com matrizes cada vez maiores, a necessidade de ler e processar os dados criados nessas é primordial.
A descrição também contempla um sensor de imagem que deve ser, de outro modo, fabricado com sua matriz de pixels e conjunto de circuitos de suporte em um único substrato/chip monolítico e separando a matriz de pixels de todo ou da maior parte do conjunto de circuitos de suporte. A descrição pode usar pelo menos dois substratos/chips, que serão empilhados juntamente utilizando tecnologia de empilhamento tridimensional. O primeiro dos dois substratos/chips pode ser processado utilizando um processo CMOS de imagem. O primeiro substrato/chip pode ser compreendido exclusivamente de uma matriz de pixels ou uma matriz de pixels circundada por um conjunto de circuitos limitado. O segundo substrato/chip ou subsequente pode ser processado utilizando qualquer processo, e não tem de ser de um processo CMOS de imagem. O segundo substrato/chip pode ser, porém sem caráter limitativo, um processo digital altamente denso para integrar uma variedade e inúmeras funções em um espaço ou área muito limitada no substrato/chip, ou um processo de modo misto ou analógico para integrar, por exemplo, funções analógicas precisas, ou um processo RF para implementar a capacidade sem fio, ou MEMS (Sistemas Micro-Eletro-Mecânicos) para integrar os dispositivos MEMS. O substrato/chip CMOS de imagem pode ser empilhado com o segundo substrato/chip ou subsequente utilizando qualquer técnica tridimensional. O segundo substrato/chip pode sustentar a maioria do conjunto de circuitos que podería ser, de outro modo, implementado no primeiro chip CMOS de imagem (se implementado em um substrato/chip monolítico) como circuitos periféricos e, portanto, aumentou a área de
10/32 sistema total enquanto mantém o tamanho de matriz de pixels constante e otimizado até o nível máximo possível. A conexão elétrica entre os dois substratos/chips pode ser feita através de interconexões, que podem ser ligações de fio, pbump e/ou TSV (Via Através do Silício).
Agora com referência à figura 1, uma modalidade de um sensor de imagem com sua matriz de pixels e conjunto de circuitos de suporte construído em uma pluralidade de substratos é ilustrada utilizando iluminação traseira. Como pode ser observado na figura, uma matriz de pixels 450 pode ficar disposta em um primeiro substrato 452. O primeiro substrato 452 pode ser feito de silício ou de outro material para controlar as características de transmissão de luz. Bolas de solda, relevos ou vias 421 podem ser usados para conectar eletricamente um substrato a outro. Uma modalidade de um sensor de imagem empilhada pode compreender uma matriz de pixels 450 em um primeiro substrato 452. A matriz de pixels 450 pode incluir pelo menos quarenta por cento de uma primeira superfície 451 do primeiro substrato 452. Em uma configuração de iluminação traseira, uma matriz de pixels pode ficar disposta na parte traseira do dito primeiro substrato. Ademais, em uma configuração de iluminação traseira, o substrato 452 pode ser reduzido para controlar a transmissão de luz através desse. Em uma modalidade que utiliza a iluminação traseira, o primeiro substrato pode ser feito principalmente de material de silício, ou o primeiro substrato pode ser feito principalmente de material semicondutor de alta impedância (High-Z) (por exemplo, Telureto de Cádmio), ou o primeiro substrato pode ser feito principalmente de materiais semicondutores lll-V (por exemplo, Arsenieto de Gálio.).
Em uma modalidade, uma matriz de pixels 450 pode incluir a maioria da primeira superfície 451 de um primeiro substrato 452. Nessa modalidade, a matriz de pixels 450 pode ficar situada ou localizada em qualquer porção da dita primeira superfície 451. O espaço restante na primeira superfície 451 pode ser usado para o posicionamento de circuito secundário, se desejado. Podem surgir situações onde um circuito secundário pode ser dimensionado de tal modo que o posicionamento central da matriz de pixels não é prático.
11/32
Durante o uso, os dados criados por pixels individuais na matriz de pixels devem ser processados por um conjunto de circuitos de suporte, visto que cada pixel deve ser eletronicamente conectado a circuitos de suporte. Idealmente, cada pixel podería ser lido simultaneamente criando um obturador global.
Agora com referência à figura 2, será avaliado que a capacidade de ler dados de um dispositivo de formação de imagens como um obturador global exige que haja uma interconexão 1724 por pixel 1726, que é muito difícil de obter na prática devido ao passo de relevo durante as tolerâncias de fabricação. A figura 3 ilustra uma situação onde os pixels 1726 foram formados em uma pluralidade de colunas, como 1728. Utilizando-se um formato de coluna de pixels (1728) em uma matriz de pixels, uma taxa de quadro muito alta pode ser obtida utilizando um obturador tipo rolamento. Será avaliado que um obturador do tipo rolamento lê uma fileira inteira de pixels substancialmente de maneira simultânea e então lê ou se move da parte superior das colunas de pixels para a parte inferior das colunas de pixels. Em outras palavras, a primeira fileira de pixel: pode ser lida seguida pela próxima fileira adjacente de pixels visto que os dados são lidos a partir da pluralidade de colunas de pixel, e a leitura começa na parte superior das colunas de pixels e então desce para as colunas, pixel por pixel de cada vez, e se move em um padrão predeterminado e calculado ao longo de toda a matriz de pixels. No caso de um obturador de rolamento, apenas um barramento de leitura 1730 precisar estar presente por coluna de pixels 1728, e um barramento de leitura 1740 por coluna de circuito.
Devido à sobreposição dos barramentos de leitura 1730 e 1740 no primeiro substrato 1752 e no segundo substrato 1754, respectivamente, apenas uma interconexão/relevo 1724 por barramento de coluna de pixel 1730 é exigida para conectar o barramento de leitura de pixel 1730 ao barramento de leitura de circuito 1740, em vez de uma interconexão/relevo 1724 por pixel 1726 como exigido por um obturador global.
A figura 2 ilustra uma configuração ou esquema de relevo que utiliza um relevo 1724 por pixel 1726, que se aproxima de uma operação de
12/32 obturador global. Nessa configuração, o passo de relevo se igual ou substancialmente se iguala ao passo de pixel nos eixos ou direções X e Y. A figura 3 ilustra uma configuração ou esquema de relevo que utiliza uma interconexão/relevo 1724 por coluna de pixels 1728. Essa configuração pode ser usada em uma operação de obturador de rolamento. Essa configuração ou esquema de passo de relevo é mais relaxada como comparado com o passo de relevo da figura 2 apenas na direção vertical. Entretanto, deve ser observado que nessa configuração, ainda exige-se que o passo de relevo seja pelo menos igual em uma direção ou dimensão ao passo de pixel. A figura 3 ilustra uma pluralidade de colunas 1728, onde cada coluna 1728 é compreendida de uma pluralidade de pixels 1726. Cada coluna de pixels pode ser orientada na direção Y (eixo geométrico y) a uma distância e pode ter um pixel de largura como ilustrado. Cada coluna de pixels pode ser lida através de um único ponto de conexão em uma extremidade de cada coluna 1728. Embora essa configuração simplifique a arquitetura de chip, tolerâncias rigorosas ainda devem ser mantidas devido ao fato de a distância entre os pixels lateralmente (horizontalmente) continuar a limitar o passo de relevo (interconexão) devido à possibilidade de a interconexão não fazer contato com uma interconexão adjacente e ser consequentemente dimensionada.
A figura 4 ilustra uma configuração de relevo que é ainda mais relaxada do que aquela mostrada nas figuras 2 ou 3. Nessa figura, o passo de relevo é relaxado (por exemplo, a distância entre os relevos foi aumentada em comparação com as figuras 2 e 3) e metade das interconexões/relevos 1724 pode ser usada para processar dados em cada lado da matriz de pixels 1710. Isso pode ser realizado ao adicionar ou introduzir um segundo conjunto de interconexões 1724 que se alternam em relação aos barramentos de leitura de coluna e em extremidade opostas dos barramentos de leitura de coluna (por exemplo, uma interconexão 1724 é usada para conectar os barramentos de leitura 1730, 1740 e pode ser localizada em cada barramento de leitura de coluna em um lado da matriz de pixels 710 e o oposto pode ser realizado no outro lado da matriz de pixels 710). Como pode ser observado na figura 4, o segundo conjunto de interconexões 1724b pode
13/32 ser usado em combinação com o primeiro conjunto de interconexões 724a e pode ser empregado para permitir que metade dos dados seja processada ou lida em cada lado da matriz de pixels 1710. Essa configuração pode permitir quase dobrar o tamanho de passo de relevo (passo de interconexão) como comparado com a distância entre pixels em pelo menos uma dimensão, isso podería reduzir bastante o custo de produção de sensores de imagem 1700. Em uma modalidade, mais de uma interconexão ou relevo 1724 por coluna de pixels 1728 pode ser utilizado por barramento de leitura, de modo que os dados possam ser lidos de cada extremidade da coluna de pixels 1728.
As figuras 5-10 ilustram as modalidades e configurações de uma matriz de pixels 1810 que possuem uma interconexão ou relevo alternado 1824 posicionada em um substrato/chip. Como observado acima, devido ao fato de haver um barramento de leitura 1830 por coluna de pixels 1828, 1832 e o barramento de leitura 1840 por coluna de circuito, e devido ao fato de os barramentos de leitura 1830 e 1840 serem executados a partir da parte superior da coluna para a parte inferior da coluna, a interconexão/relevo 1824 pode ser posicionada em algum lugar ao longo da trajetória sobreposta dos barramentos dentro da coluna. Para relaxar o passo de relevo, a distância de relevo pode ser aumentada de coluna para coluna ao deslocar o próximo relevo de coluna 1824 para cima ou para baixo (na direção Y) na próxima coluna.
A título de exemplo, será avaliado que o passo de pixel pode ser cerca de 5 pm e a coluna de pixels pode ter qualquer comprimento, por exemplo, entre cerca de 2 mm e cerca de 15mm. Deve ser observado que o passo de relevo é uma função de passo de pixel, de modo que o passo de pixel seja determinativo de um passo de relevo ideal. Por exemplo, supondo que haja um passo de relevo desejado de aproximadamente 100 pm, o posicionamento de uma primeira interconexão ou relevo 1824 pode ser então realizado começando na parte superior da primeira coluna e deslocando a próxima interconexão ou relevo de coluna para baixo por 100 pm. Todos os outros relevos são similarmente posicionados até a interconexão ou relevo
14/32 na 20a coluna da linha ser localizada na parte inferior da coluna de pixels. Nesse ponto, a interconexão ou relevo 1824 na 21a coluna pode ser novamente posicionada na parte superior da coluna de pixels 1828. Esse mesmo padrão pode ser então repetido até o final da matriz de pixels 1810. Horizontalmente, as interconexões ou relevos 1824 podem ser separados por 20 colunas x 5 pm = 100 pm. Nesse exemplo, todos os relevos serão então separados por mais de 100pm, mesmo que o passo de pixel seja cerca de 5 pm. A redundância pode ser então introduzida na coluna de pixels para propósitos de rendimento. Por exemplo, os relevos em todas as colunas podem ser dobrados (isto é, os dois barramentos de leitura são ligados por 2 interconexões ou relevos). Essa técnica podería aumentar significativamente o rendimento de empilhamento e reduzir o custo do processo total.
Como pode ser observado na figura 5, uma primeira coluna 1828 de pixels 1826 pode ser eletricamente acessada através de uma primeira interconexão 1824a. Na modalidade, uma segunda coluna de pixels 1832 pode ser eletricamente acessada através de uma segunda interconexão 1824b, que foi posicionada durante a fabricação em uma configuração alternada em relação à dita primeira interconexão 1824a. Como ilustrado, o local ou posição da segunda interconexão 1824b pode ser pelo menos duas larguras de pixel distantes da posição da primeira interconexão 1824b (e de qualquer outra interconexão 1824) nas dimensões ou direções X e Y. Uma terceira interconexão 1824c pode ser então posicionada de maneira similar em uma terceira coluna de pixels e assim por diante em N-número de interconexões 1824 ao longo da matriz de pixels 1810.
Essa configuração fornece um passo de interconexão que é pelo menos três vezes aquele do passo de pixel. Será avaliado que o ganho no passo de interconexão pode ser muito maior que três vezes aquele do passo de pixel sob condições padrão. Entretanto, será avaliado que o ganho no passo de interconexão pode ser pelo menos três vezes o passo de pixel como observado acima.
Também, maiores ganhos de interconexão podem ser obtidos com espaçamento baseado em área em vez de conectividade baseada em
15/32 coluna por coluna (veja as figuras que ilustram uma razão de aspecto de coluna de pixels de 6/1 e uma razão de aspecto de coluna de circuito de 6/1 e 3/2, ou uma razão de aspecto de coluna de pixels de 8/1 e uma razão de aspecto de coluna de circuito de 2/4). Isso pode ser realizado com a adição de mais estruturas de barramento ou uso de leitura direta em um substrato subsequente. Em cada configuração, o passo de interconexão pode ser descrito da seguinte maneira:
Interconnect _ Pitch = i1(N* Pixel Pitch,)2 + (M * Pixel Piich)2 onde N é o número de pixels entre duas interconexões adjacentes na direção X e M é o número de pixels entre duas interconexões adjacentes na direção Y. Será avaliado que cada uma entre a pluralidade de interconexões pode ser um relevo onde a distância de relevo para relevo pode ser maior que dois pixels de largura, ou maior que quatro pixels de largura, ou maior que oito pixels de largura.
Em muitas aplicações, N x Passe de Pixel na direção X será igual a M x Passo de Pixel na direção Y. Como ilustrado nas figuras 6-10, matrizes de pixels maiores 1810 podem ser acomodadas ou desenhadas ao extrapolar o processo descrito acima através de iterações adicionais. A figura 6 ilustra uma pilha de substrato de silício sobreposta. Na figura, um primeiro substrato 1852 que consiste em uma matriz de pixels 1810 é mostrado sobreposto na parte superior de um substrato de suporte 1854 que compreende circuitos de suporte. A área disponível para posicionar os circuitos de suporte de uma primeira coluna de pixels 1881 é desenhada em linhas pontilhadas e marcada para propósitos de simplicidade e discussão. Será avaliado que a área real da coluna de circuito não é representada pelas linhas pontilhadas, porém pode ser maior, menor ou igual à área da coluna de pixels. Como discutido acima, a área de circuito de suporte está diretamente correlacionada à área de uma coluna de pixels à qual esses correspondem. Cada coluna de pixels pode ter um pixel de largura e sessenta e quatro pixels de comprimento e pode ter um barramento de leitura que é executado de cima para baixo da coluna de pixels. Na figura 6, a área disponível para o posicionamento de circuito de suporte pode ser igual a uma unidade de pixel
16/32 de largura por sessenta e quatro unidades de pixel de comprimento, isso é mostrado como as linhas verticais mais grossas na figura. Portanto, a interconexão 1824 entre os substratos na figura 6 deve estar dentro da área de sessenta e quatro unidades de pixel para ler essa coluna, visto que o barramento de leitura de coluna de pixels e o barramento de leitura de circuito de coluna são sobrepostos ao longo da trajetória dos sessenta e quatro pixels, de modo que a interconexão 1824 possa ser posicionada em algum lugar ao longo desses sessenta e quatro pixels para conectar os barramentos de leitura.
Ademais, devido ao fato de a interconexão poder ficar localizada apenas onde o barramento de leitura de coluna de pixels e o barramento de leitura de circuito de suporte se sobrepõem, a faixa de interconexão para ler a coluna de pixels correspondente é 1 pixel de largura e 64 pixels de comprimento (para esse exemplo), essa é a interseção entre a coluna de pixels e o circuito de suporte que será conectado.
Deve ser observado que a razão de aspecto exemplificativa da área de circuito de suporte na figura 6 é ilustrada como 1/64. Há muitas opções para localizar ou posicionar a interconexão 1824 dentro dessa área e a localização final pode ser então selecionada pelo projetista para permitir o espaçamento desejado de interconexão para interconexão. Por exemplo, como melhor ilustrado nas figuras 6-10, será avaliado que em uma modalidade onde as interconexões ou relevos 1824 estão em uma configuração alternada, pode haver uma interconexão ou relevo 1824 por grupo de pixels 1826.
Adicionalmente, deve ser observado que várias arquiteturas de barramento de leitura podem ser utilizadas dependendo da aplicação desejada. Como discutido acima, circuitos de suporte dedicados maiores podem ser empregados para processar os dados lidos através de cada interconexão 1824. A alternação da posição de cada interconexão/relevo 1824 também pode fornecer ainda mais espaço para os circuitos de suporte em relação a cada área ou grupo de pixels dentro da matriz de pixels 1810.
Também deve ser observado que muitas configurações de alter
17/32 nação ótimas foram encontradas no mesmo sensor de base com razões de aspecto de circuito de suporte diferentes como ilustrado nas figuras 6-10. Uma configuração ótima pode ser encontrada ao variar a posição da interconexão dentro da faixa da interseção entre uma coluna de pixels e o circuito de suporte e o padrão da alocação do circuito de suporte em cada coluna de pixels. Também deve ser observado que todas as interconexões ilustradas nas figuras 6-10 possuem mais de 7 pixels de distância umas das outras.
Na figura 7, a área disponível para o posicionamento de circuito de suporte pode ser igual a duas unidades de pixel de largura por trinta e duas unidades de pixel de comprimento, isso é mostrado como as linhas verticais mais grossas na figura. Portanto, a interconexão 1824 entre os substratos 1852 e 1854 deve estar na área de sessenta e quatro unidades de pixel para ler essa coluna. Deve ser observado que a razão de aspecto da área de circuito de suporte nesse exemplo é 2/32. Cada coluna de pixel possui ou pode possuir um pixel de largura e sessenta e quatro pixels de comprimento e pode ter um barramento de leitura que se desloca de cima para baixo da coluna de pixels. A seleção de onde posicionar a interconexão possui muitas opções dentro dessa área e pode ser realizada para permitir o espaçamento desejado de interconexão para interconexão. Ademais, devido ao fato de a interconexão poder ficar localizada apenas onde o barramento de leitura de coluna de pixels e o barramento de leitura de circuito de suporte se sobrepõem para ler a coluna de pixels correspondente, a faixa de interconexão pode ser 1 pixel de largura e trinta e dois pixels de comprimento (para esse exemplo), essa é a interseção entre a coluna de pixels e o circuito de suporte que será conectado.
Na figura 8, a área disponível para o posicionamento de circuito de suporte pode ser igual a quatro unidades de pixel de largura por dezesseis unidades de pixel de comprimento, isso é mostrado como as linhas verticais mais grossas na figura. Portanto, a interconexão entre os substratos deve estar na área de sessenta e quatro unidades de pixel para ler a coluna de pixels correspondente. Deve ser observado que a razão de aspecto da área de circuito de suporte nesse exemplo é 4/16. Cada coluna de pixel pos
18/32 sui ou pode possuir um pixel de largura e sessenta e quatro pixels de comprimento e pode ter um barramento de leitura que se desloca de cima para baixo da coluna de pixels. A seleção de onde posicionar a interconexão possui muitas opções dentro dessa área e pode ser realizada para permitir o espaçamento desejado de interconexão para interconexão.
Ademais, devido ao fato de a interconexão poder ficar localizada apenas onde o barramento de leitura de coluna de pixels e o barramento de leitura de circuito de suporte se sobrepõem para ler a coluna de pixels correspondente, a faixa de interconexão pode ser um pixel de largura e dezesseis pixels de comprimento (para esse exemplo), essa é a interseção entre a coluna de pixels e o circuito de suporte que será conectado.
Na figura 9, a área disponível para o posicionamento de circuito de suporte pode ser igual a oito unidades de pixel de largura por oito unidades de pixel de comprimento, isso é mostrado como as linhas verticais mais grossas na figura. Portanto, a interconexão 1824 entre os substratos 1852 e 1854 deve estar na área de sessenta e quatro unidades de pixel para ler a coluna de pixels correspondente. Deve ser observado que a razão de aspecto da área de circuito de suporte nesse exemplo é 8/8. Cada coluna de pixel possui ou pode possuir um pixel de largura e sessenta e quatro pixels de comprimento e pode ter um barramento de leitura que se desloca de cima para baixo da coluna de pixels. A seleção de onde posicionar a interconexão possui muitas opções dentro dessa área e pode ser realizada para permitir o espaçamento desejado de interconexão para interconexão.
Ademais, devido ao fato de a interconexão poder ficar localizada apenas onde o barramento de leitura de coluna de pixels e o barramento de leitura de circuito de suporte se sobrepõem para ler a coluna de pixels correspondente, a faixa de interconexão pode ser um pixel de largura e oito pixels de comprimento (para esse exemplo), essa é a interseção entre a coluna de pixels e o circuito de suporte que será conectado.
Na figura 10, a área disponível para o posicionamento de circuito de suporte pode ser igual a dezesseis unidades de pixel de largura por quatro unidades de pixel de comprimento, isso é mostrado como as linhas verti
19/32 cais mais grossas na figura. Portanto, a interconexão entre os substratos deve estar na área de sessenta e quatro unidades de pixel para ler a coluna de pixels correspondente. Deve ser observado que a razão de aspecto da área de circuito de suporte nesse exemplo é 16/4, esse exemplo mostra a flexibilidade que esses métodos e aparelhos descritos aqui podem proporcionar. Cada coluna de pixels possui ou pode possuir um pixel de largura e sessenta e quatro pixels de comprimento e pode ter um barramento de leitura que se desloca de cima para baixo da coluna de pixels. A seleção de onde posicionar a interconexão possui muitas opções dentro dessa área e pode ser realizada para permitir o espaçamento desejado de interconexão para interconexão.
Ademais, devido ao fato de a interconexão poder ficar localizada apenas onde o barramento de leitura de coluna de pixels e o barramento de leitura de circuito de suporte se sobrepõem para ler a coluna de pixels correspondente, a faixa de interconexão pode ser um pixel de largura e quatro pixels de comprimento (para esse exemplo), essa é a interseção entre a coluna de pixels e o circuito de suporte que será conectado.
Também deve ser observado que o padrão da associação do circuito de suporte à coluna de pixels pode ser diferente daquele das figuras 6 -10 e essa associação finalmente pode fornecer a distância ótima entre as interconexões. Por exemplo, as interconexões podem ser otimamente posicionadas pelo menos dois pixels de largura de separação, quatro pixels de largura de separação, oito pixels de largura de separação, ou mais. Um projetista pode determinar otimamente a distância que as interconexões podem ser separadas uma das outras com base em dois graus de liberdade: (1) o número de pixels por coluna, e (2) a razão de aspecto e localização de circuito. Nesses exemplos mostrados nas figuras 6 - 10, as interconexões podem ficar localizadas aproximadamente oito pixels de distância umas das outras. Entretanto, será entendido que outros desenhos podem ser implementados sem que se abandone o espírito ou escopo da descrição.
Por exemplo, como ilustrado na figura 6, cada interconexão 1824 pode ficar localizada oito pixels de comprimento e um pixel de largura de
20/32 distância umas das outras. Devido ao fato de cada coluna de circuito ter uma razão de aspecto de um pixel de largura e sessenta e quatro pixels de comprimento, as interconexões 1824 podem ficar então localizadas oito pixels de distância umas das outras em colunas adjacentes como ilustrado na figura 6, até a parte inferior do circuito 1800 ser atingida, nesse caso as interconexões 824 são então movidas para cima da próxima coluna e continuam ao longo de toda a largura da matriz de pixels 1810. Em contrapartida, na figura 10, as interconexões 1824 ainda estão localizadas oito pixels de comprimento e um pixel de largura de distância umas das outras. Entretanto, nesse exemplo, a razão de aspecto de coluna de circuito agora é quatro pixels de comprimento e dezesseis pixels de largura. Assim, para as interconexões 1824 ficarem pelo menos oito pixels de distância umas das outras, uma coluna de circuito 1856b deve ser pulada visto que a razão de aspecto é apenas quatro pixels de comprimento, de modo que as interconexões 1824 mantenham um espaçamento ótimo. Assim, por exemplo, posiciona-se uma interconexão 1824 no canto superior esquerdo da matriz de pixels 1810 na figura 10 (no primeiro pixel da primeira coluna 1828) e então a mesma se move para a próxima coluna de pixels 1832 e conta-se oito pixels de comprimento, a próxima interconexão 1824 pode ser então posicionada na terceira coluna de circuito 1856c, pulando a segunda coluna de circuito 1856b no total. Esse padrão pode ser usado ao longo da matriz de pixels. A segunda coluna de circuito omitida 1856b é então conectada à matriz de pixels por uma interconexão 1824a que é colocada na nona coluna de pixels e o padrão é repetido para todas as colunas de circuito omitidas. Assim, como ilustrado, o espaçamento de interconexão ótimo pode ser obtido e vários desenhos de circuito podem ser acomodados sem que se abandone o escopo da descrição.
Agora com referência à figura 11, uma matriz de pixels 1810 que possui colunas e subcolunas será discutida. Como pode ser melhor observado na figura 11, uma porção de uma matriz de pixels 1810 é ilustrada com seis colunas, cada coluna se move a partir de cima da porção da matriz de pixels ilustrada para baixo da matriz de pixels. Será avaliado que o circuito
21/32 moderno 1800 terá uma matriz de pixels 1810 que compreende muito mais colunas de pixels (uma pluralidade de pixels se move na direção Y na figura) e fileiras (uma pluralidade de pixels se move na direção X na figura) formando a matriz 1810. Apenas um número limitado de colunas e fileiras de pixels é mostrado aqui para propósitos de ilustração e por razões de discussão e simplicidade.
Cada coluna de pixels 1828 na matriz de pixels 1810 pode ser dividida em subcolunas. As subcolunas podem ser definidas como uma pluralidade de pixels dentro de uma coluna que é menor que toda a coluna de pixels e que são eletricamente conectados a um barramento de subcolunas de pixels. Assim, pode haver uma pluralidade de subcolunas de pixels por coluna de pixels 1828. Cada subcoluna pode ter uma almofada de contato e/ou uma interconexão ilustrada como 51, 52, 53 e 54 para conectar eletricamente cada barramento de subcoluna no primeiro substrato a um barramento de coluna de circuito associado ou correspondente localizado no substrato de suporte.
Pelo menos um barramento de coluna de pixels pode ser usado para fornecer uma conexão elétrica para cada pixel na coluna 1828. A coluna 1828 pode ser dividida em uma pluralidade de subcolunas, onde pelo menos um barramento de subcoluna de pixels está presente por subcoluna de pixels. Os barramentos de subcoluna podem ser diferenciados por divisores 62, 63, 64, esses divisores podem ser um espaço ou lacuna física ou outro dispositivo para isolar eletricamente a subcoluna de pixels e/ou o barramento de subcoluna de outra subcoluna e/ou barramento de subcoluna. Durante o uso, os dados dos pixels podem ser lidos na forma de obturador tipo rolamento, que é substancialmente simultâneo de cada fileira de pixels em cada subcoluna (ilustrada como quatro subcolunas na figura 11). Nessa configuração, o tempo de leitura pode ser substancialmente reduzido devido ao número de subcolunas que é conectado a colunas de circuito dedicado através do barramento de leitura de subcoluna de pixels e do barramento de leitura de coluna de circuito e as interconexões que conectam eletricamente os barramentos. Assim, o tempo de leitura na modalidade ilustrada pode ser
22/32 teoricamente reduzido (isto é, a velocidade de leitura é aumentada) para toda a coluna (essa na figura 11 inclui quatro subcolunas) pelo número de barramentos de subcoluna. Na figura 11, há quatro subcolunas e barramentos de subcoluna, de tal modo o tempo de leitura é reduzido (a velocidade é aumentada quatro vezes) por setenta e cinto por cento. Será avaliado que o número ou configuração de subcolunas não é importante, o obturador de rolamento pode operar fileira por fileira no início de cada subcoluna lendo progressivamente cada pixel na subcoluna até o final da subcoluna simultaneamente com as outras subcolunas (lendo simultaneamente a fileira de pixels começando da fileira de pixel localizada em 51,52, 53, 54).
Em outras modalidades, a coluna pode ser dividida em qualquer número de subcolunas, com cada divisão da coluna (por exemplo, a adição de uma subcoluna) se aproximando de uma funcionalidade de obturador global. Como pode ser observado na figura, as almofadas de contato e localizações de interconexão podem ser alternadas em cada coluna. Como ilustrado, interconexões da coluna rotulada A a partir dessas na coluna rotulada B. Outras iterações de alternação de subcolunas e interconexão são possíveis para N número de colunas.
Agora com referência às figuras 12 a 14c, ilustra-se várias vistas de uma modalidade de um sensor de formação de imagens 1200 construído em uma pluralidade de substratos com funcionalidade de leitura de subcoluna e circuitos de suporte remotamente localizados. As figuras 12 e 14 ilustram uma pluralidade de colunas de pixels 1252 e 1452 que forma a matriz de pixels 1250 e 1450 no primeiro substrato 1210, 1410 e uma pluralidade de colunas de circuito 1256, 1456 (que representa o conjunto de circuitos de suporte 1270, 1470) no segundo substrato 1211, 1411.
Como ilustrado nas figuras 12 - 12c, uma matriz de pixels 1250 pode ser dividida em uma pluralidade de colunas e subcolunas 1252. O tamanho das colunas e subcolunas pode, por exemplo, estar baseado no tamanho do conjunto de circuitos associado 1270 e colunas de circuito 1256. Por exemplo, a subcoluna de pixels 1252 pode ter um pixel de largura e N número de pixels de comprimento (nas figuras 12 - 12c, as subcolunas de
23/32 pixels são ilustradas como tendo um pixel de largura e seis pixels de comprimento) e as colunas de circuito 1256 são ilustradas como tendo uma razão de aspecto de um pixel de largura por seis pixels de comprimento. Será avaliado que o tamanho ou área da coluna de circuito 1256 pode ditar ou dirigir o tamanho da subcoluna de pixels 1252, visto que a subcoluna de pixels 1252 deve ter substancialmente a mesma área que a coluna de circuito 1256.A subcoluna de pixels 1252 pode estar diretamente associada à coluna de circuito 1256 através de uma conexão elétrica entre uma interconexão 11224 que conecta eletricamente o barramento de leitura de pixel 1230 ao barramento de leitura de circuito 1240. As figuras mostram um exemplo de uma conexão entre cada subcoluna de pixels 1252 a seu conjunto de circuitos associado 1270 em uma coluna de circuito 1256 através de barramentos de leitura 1230 e 1240.
As figuras também mostram um barramento de leitura 1230 por subcoluna de pixels 1252 e um barramento de leitura 1240 por coluna de circuito 1256. Nessa modalidade, o conjunto de circuitos associado 1270 em uma coluna de circuito 1256 é um pixel de largura e seis pixels de comprimento, porém será avaliado que qualquer razão de aspecto de coluna de circuito pode ser utilizada pela descrição. Como pode ser observado nas figuras 12-12c, as colunas foram divididas em duas subcolunas 1287, 1288. Consequentemente, o barramento de leitura de coluna de pixels 1230 pode ser fabricado em barramentos de leitura de subcoluna de pixel correspondentes 1230a e 1230b. Cada subcoluna de pixels 1287, 1288 pode ser conectada a um barramento de coluna de pixels 1230a ou 1230b primeiro e então ao conjunto de circuitos de suporte 1270 e coluna de circuito 1256, ou cada subcoluna 1287, 1288 pode se conectar diretamente ao conjunto de circuitos 1270 e à coluna de circuito 1256 através de sua própria interconexão 1224a e 1224b, respectivamente, a um barramento de circuito associado 1240a e 1240b.
Como observado acima, cada subcoluna de pixels 1252 pode ser eletricamente associada ou conectada a um barramento de subcoluna de pixels 1230, e cada coluna de circuito 1256 pode ser eletricamente associa
24/32 da ou conectada a um barramento de coluna de circuito 1240. As figuras 12a-12c ilustram uma vista em perspectiva, uma vista frontal e uma vista lateral, respectivamente, de uma única coluna de pixels 1252 dividida em subcolunas 1287, 1288 e duas colunas de circuito associadas 1256 separadas da pluralidade de colunas de pixels 1252 e da pluralidade de colunas de circuito 1256 ilustradas na figura 12. Como ilustrado nas figuras 12a-12c, há dois barramentos de leitura 1230a, 1230b por coluna de pixels, desse modo, isso separa a coluna em duas subcolunas. Dois circuitos de suporte (um circuito de suporte por barramento de leitura de subcoluna de pixels). Nessa configuração, há uma razão de aspecto da coluna de circuito de 6/1, a razão de aspecto da subcoluna de pixels também é 6/1, e a razão de aspecto de toda a coluna de pixels é 12/1.
As figuras 12a-12c também ilustram adicionalmente a conexão elétrica entre os barramentos de subcoluna de pixel 1230a e 1230b as subcolunas de pixels 1287, 1288 e as colunas de circuito 1256 que utilizam uma ou mais interconexões 1224 por conexão de subcoluna. Embora os subbarramentos de pixel 1230a e 1230b e barramentos 1240a e 1240b possam ser eletricamente conectados utilizando uma ou mais interconexões 1224, as figuras ilustram que as interconexões 1224 podem ficar localizadas em algum lugar ao longo da trajetória sobreposta dos sub-barramentos de pixel 1230a e 1230b e os barramentos 1240 sem que se abandone o espírito ou escopo da descrição.
As figuras 13 e 13a ilustram uma modalidade alternativa em que a coluna de pixels foi dividida em uma pluralidade de subcolunas, sendo que cada uma possui seu próprio barramento. Entretanto, as subcolunas são ilustradas como sendo conectadas por seus barramentos individuais a uma única coluna de circuito.
Similar às figuras 12 - 12c, as figuras 14 - 14c ilustram uma matriz de pixels 1450 sendo dividida em uma pluralidade de colunas e subcolunas 1452. O tamanho das colunas e subcolunas pode estar, por exemplo, baseado no tamanho do conjunto de circuitos associado 1470 e colunas de circuito 1456. Por exemplo, a subcoluna de pixels 1452 pode ter um pixel de
25/32 largura e N número de pixels de comprimento (nas figuras 14 - 14c, as subcolunas de pixels são ilustradas com tendo um pixel de largura e seis pixels de comprimento, enquanto toda a coluna é ilustrada como tendo um pixel de largura e doze pixels de comprimento) e as colunas de circuito 1456 são ilustradas como tendo uma razão de aspecto de dois pixels de largura por três pixels de comprimento. Será avaliado que o tamanho ou área da coluna de circuito 1456 pode ditar ou dirigir o tamanho da subcoluna de pixels 1452, visto que a subcoluna de pixels 1452 deve ter substancialmente a mesma área que a coluna de circuito 1456. A subcoluna de pixels 1452 pode estar diretamente associada à coluna de circuito 1456 através de uma conexão elétrica entre uma interconexão 1424 que conecta eletricamente o barramento de leitura de pixel 1430 ao barramento de leitura de circuito 1440. As figuras mostram um exemplo de uma conexão entre cada subcoluna de pixels 1452 a seu conjunto de circuitos associado 1470 em uma coluna de circuito 1456 através de barramentos de leitura 1430 e 1440.
As figuras também mostram um barramento de leitura 1430 por subcoluna de pixels 1452 e um barramento de leitura 1440 por coluna de circuito 1456. Nessa modalidade, o conjunto de circuitos associado 1470 em uma coluna de circuito 1456 possui dois pixels de largura e três pixels de comprimento, porém será avaliado que qualquer coluna de circuito razão de aspecto pode ser utilizada pela descrição. Como pode ser observado nas figuras 14-14c, todas as colunas foram divididas em duas subcolunas 1487, 1488.Consequentemente, o barramento de leitura de coluna de pixels 1430 pode ser fabricado em barramentos de leitura de subcoluna de pixels correspondentes 1430a e 1430b. Cada subcoluna de pixels 1487, 1488 pode ser conectada a um barramento de coluna de pixels 1430a ou 1430b primeiramente e então ao conjunto de circuitos de suporte 1470 e à coluna de circuito 1456, ou cada subcoluna 1487, 1488 pode ser diretamente conectada ao conjunto de circuitos 1470 e à coluna de circuito 1456 através de sua própria interconexão 1424a e 1424b, respectivamente, a um barramento de circuito associado 1440a e 1440b.
Como observado acima, cada subcoluna de pixels 1452 pode
26/32 ser eletricamente associada ou conectada a um barramento de subcoluna de pixels 1430, e cada coluna de circuito 1456 pode ser eletricamente associada ou conectada a um barramento de coluna de circuito 1440. As figuras 14a-14c ilustram uma vista em perspectiva, uma vista frontal e uma vista lateral, respectivamente, de uma única coluna de pixels 1452 dividida em subcolunas 1487, 1488 e duas colunas de circuito associadas 1456 separadas da pluralidade de colunas de pixels 1452 e da pluralidade de colunas de circuito 1456 ilustradas na figura 14. Como ilustrado nas figuras 14a-14c, há dois barramentos de leitura presentes em toda a coluna de pixels. Entretanto, como ilustrado, a presença de dois barramentos de leitura 1430a, 1430b é ilustrada como barramentos separados e distintos que não são eletricamente conectados uns aos outros, de modo que haja uma separação ou divisor (como discutido acima em relação à figura 11) que separe a coluna em duas subcolunas. Consequentemente, também pode haver dois barramentos de leitura de circuitos de suporte e coluna de circuito (um barramento de circuito de suporte e coluna de circuito por barramento de leitura de subcoluna de pixels). Nessa configuração, há uma razão de aspecto da coluna de circuito de 3/2, a razão de aspecto da subcoluna de pixels também é 6/1, e a razão de aspecto de toda a coluna de pixels é 12/1.
As figuras 14a-14c ilustram ainda a conexão elétrica entre os barramentos de subcolunas de pixels 1430a e 1430b das subcolunas de pixels 1487, 1488 e das colunas de circuito 1456 utilizando uma ou mais more interconexões 1424 por conexão de subcoluna. Embora os sub-barramentos de pixel 1430a e 1430b e os barramentos de coluna de circuito 1440a e 1440b possam ser eletricamente conectados utilizando uma ou mais interconexões 1424, as figuras ilustram que as interconexões 1424 podem ficar localizadas em algum lugar ao longo da trajetória sobreposta dos subbarramentos de pixel 1430a e 1430b e barramentos de coluna de circuito 1440 sem que se abandone o espírito ou escopo da descrição.
As figuras 14 - 14c também ilustram como a diferenciação da razão de aspectos entre os substratos pode permitir a flexibilidade em pontos de contato de barramento. Na modalidade, a coluna barramento de circuito
27/32
1440 foi desenhada com um formato geral de u para ocupar a área da coluna de circuito 1456 mais igualmente, fornecendo assim opções para conectar a interconexão 1424 ao longo de toda a coluna de circuito 1456. Notase que o barramento de coluna de pixels 1430 não possui um formato geralmente de u, porém o barramento de coluna de circuito 1440 pode ter um formato geralmente de u, de modo que o mesmo circuito de coluna 1456 possa ser usado com as duas configurações de coluna de pixels adjacentes, porém diferentes. A primeira perna dos barramentos de coluna de circuito em forma de u 1440a e 1440b pode ser sobreposta aos barramentos de leitura 1430a e 1430b das subcolunas de pixels 1487 e 1488 (como ilustrado na figura 14a). A segunda perna do barramento de coluna de circuito em forma de u 1442 que fica localizada entre os barramentos de coluna de circuito 1440a e 1440b pode ser sobreposta ao barramento de leitura 1430 da próxima coluna de pixels adjacente 1452 (como melhor ilustrado na figura 14). As figuras 14a-14c ilustram um único conjunto de subcolunas de pixels 1487 e 1488 obtido da matriz de pixels 1450 da figura 14. Deve ser observado que devido ao fato de a razão de aspecto da coluna de circuito 1456 ser ilustrada como sendo dois pixels de largura por três pixels de comprimento, que é metade do comprimento das subcolunas de pixels correspondentes 1487 e 1488, as opções de localização de interconexão 1424 estão disponíveis somente para uma porção do comprimento de subcoluna de pixels.
A figura 14b ilustra que para um formato de barramento complexo pode haver duas opções de trajetória de localização de interconexão ao longo dos barramentos 1440a e 1440b em uma coluna de circuito 1456 que possui duas vezes a largura da subcoluna de pixels 1487 e 1488 que essa suporta. A figura 14b ilustra uma vista frontal da sobreposição da primeira perna do barramento de coluna de circuito em forma de u 1440b ao barramento de leitura 1430b da subcoluna de pixels 1488 e usa a porção mais externa do barramento 1440b para localizar a interconexão 1424 ao contrário da porção mais interna do barramento 1440b como ilustrado nas figuras 14 e 14a para localizar a interconexão 1424 na próxima coluna de pixels adjacente 1452.
28/32
A figura 14 ilustra a próxima subcoluna de pixels 1452 localizada à esquerda e em relação às subcolunas de pixels 1487 e 1488 ilustradas nas figuras 14a-14c. O barramento 1430 da próxima subcoluna de pixels 1452 ilustrada na figura 14 pode ser eletricamente conectado a um barramento de circuito diferente 1442 que pode ficar localizado entre os barramentos de circuito 1440a e 1440b como ilustrado. Deve ser observado que devido ao fato de a área ocupada da coluna de circuito 1456 possuir uma razão de aspecto de 2 pixels de largura por 3 pixels de comprimento, a sobreposição do barramento de subcoluna de pixels 1430 ao barramento de coluna de circuito 1442 exige que a segunda perna do barramento de coluna de circuito 1442 possua um formato geralmente de u para então permitir uma combinação ou sobreposição natural do barramento 1442 em relação à próxima subcoluna de pixels 1452 e seu barramento correspondente (em relação à subcoluna 1487) ilustrada na figura 14.
A figura 15 ilustra uma modalidade e configuração de uma matriz de pixels 1810 que possui um posicionamento alternado de interconexão ou relevo 1824 e subcolunas em um substrato/chip. Como observado acima, devido ao fato de haver um barramento de leitura por coluna de pixels 1828 (ou subcoluna) e um barramento de leitura por coluna de circuito, e devido ao fato de os barramentos de leitura se moverem de cima da coluna para baixo da coluna, e devido ao fato de as colunas de pixels serem divididas em subcolunas que possuem seu próprio barramento de coluna de pixels, a interconexão/relevo 1824 pode ser posicionada em qualquer lugar ao longo da trajetória sobreposta do barramento de subcoluna e do barramento de coluna de circuito. Na figura, um divisor 1866, que pode ser um espaço ou lacuna física ou outro dispositivo para isolar eletricamente a subcoluna de pixels e/ou o barramento de subcoluna de outra subcoluna e/ou barramento de subcoluna, dividindo-se o barramento de coluna de pixels em barramentos de subcolunas de pixels.
Como pode ser observado na figura 15, uma primeira subcoluna 1828 de pixels 1826 pode ser eletricamente conectada à sua coluna de circuito correspondente 1856 através de uma primeira interconexão 1824a que
29/32 é conectada aos barramentos 1830 e 1840, e uma segunda subcoluna 1828b por uma segunda interconexão 1824b de maneira similar. Na modalidade, a segunda coluna de pixels pode ser eletricamente acessada através de um segundo conjunto de interconexões de subcoluna, que foi posicionado durante a fabricação em uma configuração de subcoluna relativa às ditas primeiras interconexões de coluna. Como ilustrado, a localização ou posição da segunda interconexão pode ser dois pixel de largura de separação da posição da primeira interconexão nas dimensões ou direções X e Y. Um terceiro conjunto de interconexões pode ser então posicionado de maneira similar em uma terceira coluna de pixels e assim por diante para N número de conjuntos de interconexão ao longo da matriz de pixels 1810.
A figura 16 ilustra uma matriz de pixels que é configurada de modo que cada coluna seja dividida em duas subcolunas e então intercalada. A área disponível para posicionar os circuitos de suporte de uma primeira coluna de pixels 1881 está correlacionada à configuração de subcoluna de pixels como descrito acima. Como adicionalmente discutido acima, a área de circuito de suporte está diretamente correlacionada à área de uma coluna de pixels à qual esse corresponde. Na figura 16, a área disponível para o posicionamento de circuito de suporte pode ser igual a uma unidade de pixel de largura por sessenta e quatro unidades de pixel de comprimento, isso é mostrado como as linhas verticais mais grossas na figura. Adicionalmente, cada coluna de circuito pode se correlacionar a uma das subcolunas ou, alternativamente, a coluna de circuito também pode se encontrar de maneira que corresponda à coluna de pixels.
Deve ser observado que a razão de aspecto exemplificativa da área de circuito de suporte na figura 16 é ilustrada como 1/64. Pode haver muitas opções para localizar ou posicionar as interconexões das subcolunas dentro dessa área e a localização final pode ser então selecionada pelo projetista para permitir o espaçamento desejado de interconexão para interconexão.
A figura 17 ilustra um sensor de imagem esquematicamente grande que mostra a escalabilidade dos princípios e instruções da descrição.
30/32
Como pode ser observado na figura, a área disponível para o posicionamento do circuito de suporte pode ser igual a quatro unidades de pixel de largura por sessenta e quatro unidades de pixel de comprimento, isso é mostrado como as linhas verticais mais grossas na figura. Como ilustrado, pode haver uma pluralidade de interconexões 2516 e 2518 por coluna de pixels denotando as subcolunas de pixels para permitir uma maior funcionalidade da subcoluna para configurações de matriz maiores. Portanto, a interconexão entre os substratos deve estar em algum lugar nas áreas de unidade de pixel de subcoluna para ler a coluna de pixels correspondente. Deve ser observado que a razão de aspecto da área de circuito de suporte nesse exemplo é 4/16, a razão de aspecto de subcoluna é 1/64 e a coluna de pixels é 1/128. Portanto, há subcolunas de pixels por coluna de pixels. Nesse exemplo, o tempo de leitura de quadro (um ciclo de rolamento) é metade daquele que podería ser se essa matriz não pudesse ser dividida. Há duas fileiras endereçadas ao mesmo tempo. A matriz de pixels total pode ser referida como duas submatrizes consistentes independentes. Na modalidade, essa se presta ao conjunto de circuitos de suporte que corresponde diretamente às subcolunas de pixels. A seleção de onde posicionar a interconexão possui muitas opções dentro dessa área e pode ser realizada para permitir o espaçamento desejado de interconexão para interconexão. Conforme ilustrado na figura, repetindo-se os métodos dessa descrição até a tecnologia sensor de formação de imagens mais recente pode ser usada com esses métodos.
A figura 18 ilustra um sensor de imagem esquematicamente grande que mostra a escalabilidade dos princípios e instruções da descrição. A pluralidade de interconexões 2616, 2618 por coluna indica que a coluna de pixels foi dividida em subcolunas. Como pode ser observado na figura, a área disponível para o posicionamento de circuito de suporte das subcolunas de pixels pode ser igual a duas unidades de pixel de largura por trinta e duas unidades de pixel de comprimento, isso é mostrado como as linhas verticais mais grossas na figura. Portanto, a interconexão entre os substratos deve estar em algum lugar na área de sessenta e quatro unidades de pixel para ler as subcolunas de pixels correspondentes. Deve ser observado que a ra
31/32 zão de aspecto da área de circuito de suporte é 2/32. A seleção de onde posicionar a interconexão possui muitas opções dentro dessa área e pode ser realizada para permitir o espaçamento desejado de interconexão para interconexão. Conforme ilustrado na figura, repetindo-se os métodos dessa descrição até a tecnologia sensor de formação de imagens mais recente pode ser usada com esses métodos.
Será apreciado que as estruturas e aparelhos descritos aqui são meramente exemplificativos para otimizar um sensor de formação de imagens, e deve ser apreciado que qualquer estrutura, aparelho ou sistema para otimizar um sensor de imagem, que realiza funções iguais ou equivalentes àquelas descritas aqui pretende estar incluído dentro do escopo dessa descrição, inclusive aquelas estruturas, aparelhos ou sistemas para formação de imagens, que são atualmente conhecidos, ou que podem ser tornar disponíveis no futuro. Qualquer coisa que funcione da mesma forma, ou equivalentemente a um meio para otimizar um sensor de formação de imagens está incluída dentro do escopo dessa descrição.
Os elementos versados na técnica relativa irão apreciar as vantagens fornecidas pelas características da descrição. Por exemplo, uma característica potencial da descrição é fornecer um sensor de formação de imagens otimizado, que seja simples em desenho e fabricação. Outra característica potencial da descrição é fornecer um sensor de formação de imagens com pixels maiores em relação ao tamanho total.
Na Descrição Detalhada anterior, várias características da descrição são reunidas em uma única modalidade com o propósito de simplificar a descrição ou são discutidas em modalidades diferentes. Esse método de descrição não deve ser interpretado como refletindo uma intenção que a descrição reivindicada exige mais características do que expressamente citado em cada reivindicação. De preferência, à medida que as seguintes reivindicações são examinadas, os aspectos inventivos são inferiores a todas as características de uma única modalidade descrita anterior e várias características inventivas descritas em modalidades separadas podem ser combinadas para formar sua própria modalidade como reivindicado de forma mais
32/32 geral abaixo. Assim, as reivindicações a seguir estão incorporadas nessa Descrição Detalhada a título dessa referência, com cada reivindicação permanecendo como uma modalidade separada da descrição.
Será entendido que as disposições descritas acima são apenas ilustrativas do pedido dos princípios da descrição. Inúmeras modificações e disposições alternativas podem ser planejadas pelos elementos versados na técnica sem que se abandone o espírito e escopo da descrição e as reivindicações em anexo pretendem incluir essas modificações e disposições. Assim, embora a descrição seja mostrada nos desenhos e descrita acima com 10 particularidade e detalhes, será visível pelos elementos versados na técnica que inúmeras modificações, inclusive, porém sem caráter limitativo, variações em tamanho, materiais, formato, forma, função e maneira de operação, montagem e uso podem ser feitas sem que se abandone os princípios e conceitos apresentados aqui.