JPWO2015063988A1 - 表示装置の電源断方法および表示装置 - Google Patents

表示装置の電源断方法および表示装置 Download PDF

Info

Publication number
JPWO2015063988A1
JPWO2015063988A1 JP2015544769A JP2015544769A JPWO2015063988A1 JP WO2015063988 A1 JPWO2015063988 A1 JP WO2015063988A1 JP 2015544769 A JP2015544769 A JP 2015544769A JP 2015544769 A JP2015544769 A JP 2015544769A JP WO2015063988 A1 JPWO2015063988 A1 JP WO2015063988A1
Authority
JP
Japan
Prior art keywords
voltage
period
display device
line
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015544769A
Other languages
English (en)
Inventor
柘植　仁志
仁志 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2015063988A1 publication Critical patent/JPWO2015063988A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Abstract

本発明は、駆動トランジスタの閾値電圧シフトを抑制する表示装置の電源断方法および表示装置を提供する。表示装置の電源断方法は、表示装置に対する電源オフ操作を検出するステップ（Ｓ２０）と、前記電源オフ操作が検出されたとき、前記複数の画素回路のそれぞれにおける前記容量素子に、前記駆動トランジスタに黒レベルを表す電圧を設定するステップ（Ｓ３０）と、前記電圧の設定直後に前記表示パネルへの電力供給を止めるステップ（Ｓ４０）とを有する。

Description

本開示は、表示装置の電源断方法および表示装置に関し、特に電流に応じて発光する発光素子を用いた表示装置の電源断方法および表示装置に関する。
近年、液晶ディスプレイに代わる次世代のフラットパネルディスプレイの一つとして、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）を利用した有機ＥＬディスプレイが注目されている。有機ＥＬディスプレイ等のアクティブマトリクス方式の表示装置には、駆動トランジスタとして薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が用いられている。
特開２００９−１０４１０４号公報
薄膜トランジスタに関して特許文献１は経時的な特性シフトが生じることを開示している。酸化物薄膜トランジスタでは、通電などの電気的ストレスにより、閾値電圧（オフ・オンの移行時のゲート・ソース間電圧）がシフトする傾向がある。そして、閾値電圧の経時的なシフトは、有機ＥＬ発光素子への供給電流量変動の原因となるため、表示装置の輝度制御に影響し、表示品質を悪化させてしまうという問題が生じる。
本開示は、上述の課題に鑑みてなされたものであり、駆動トランジスタの閾値電圧シフトを抑制する表示装置の電源断方法および表示装置を提供する。
上記の課題に鑑みて、本開示における表示装置の電源断方法は、行列状に配置された複数の画素回路を有する表示パネルを備える表示装置の電源断方法である。ここで、複数の画素回路のそれぞれは、供給される電流量に応じて発光する発光素子と、発光素子に電流を供給する駆動トランジスタと、駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有している。表示装置の電源断方法は、表示装置に対する電源オフ操作を検出するステップと、電源オフ操作が検出されたとき複数の画素回路のそれぞれにおける容量素子に黒レベルを表す電圧を設定するステップと、黒レベルを表す電圧の設定直後に表示パネルへの電力供給を止めるステップとを有する。
また、本開示における表示装置は、行列状に配置された複数の画素回路を有する表示パネルを備える表示装置であって、複数の画素回路のそれぞれは、供給される電流量に応じて発光する発光素子と、発光素子に電流を供給する駆動トランジスタと、駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、表示装置は、電源オフ操作が検出されたとき、複数の画素回路のそれぞれにおける容量素子に黒レベルを表す電圧を設定する制御部と、黒レベルを表す電圧の設定直後に前記表示パネルへの電力供給を止める電源部とを備える。
本開示における表示装置の電源断方法および表示装置によれば、表示装置の電源がオフの期間における駆動トランジスタの閾値電圧シフトを抑制することができる。
図１は、実施の形態に係る表示装置の構成例を示すブロック図である。 図２は、実施の形態に係る図１中の表示パネルに二次元状に配置される画素回路の構成例を示す回路図である。 図３は、実施の形態に係る表示装置の電源断方法を示すフローチャートである。 図４は、実施の形態に係る表示装置の通常表示の動作と、電源断の直前に行われるオフシーケンスとを示すタイムチャートである。 図５は、図４中のオフシーケンスの詳細なタイミング例を示すタイムチャートである。 図６Ａは、図５の期間Ｔ２１における画素回路の動作を示す説明図である。 図６Ｂは、図５の期間Ｔ２２における画素回路の動作を示す説明図である。 図６Ｃは、図５の期間Ｔ２３における画素回路の動作を示す説明図である。 図６Ｄは、図５の期間Ｔ２４における画素回路の動作を示す説明図である。 図６Ｅは、図５の期間Ｔ２５における画素回路の動作を示す説明図である。 図６Ｆは、図５の期間Ｔ２６における画素回路の動作を示す説明図である。 図６Ｇは、図５の期間Ｔ２７における画素回路の動作を示す説明図である。 図６Ｈは、図７の期間Ｔ２８における画素回路の動作を示す説明図である。 図７は、図４中の通常表示動作の詳細なタイミング例を示すタイムチャートである。 図８は、実施の形態の変形例における表示画素の回路例を示す図である。 図９は、他の実施の形態における通常表示動作の詳細なタイミング例を示すタイムチャートである。 図１０は、他の実施の形態におけるオフシーケンスの詳細なタイミング例を示すタイムチャートである。
（本開示の基礎となる知見）
以下、本開示の詳細を説明する前に、本開示の基礎となる知見について説明する。
通常、薄膜トランジスタは、電子の移動度が高く、アクティブマトリクス方式の表示装置の画素内において駆動トランジスタとして用いられている。表示装置の各画素は、輝度を表す電圧を保持する容量素子を備え、この容量素子は駆動トランジスタのゲートに接続される。駆動トランジスタのゲートに輝度を表す電圧を印加することにより、駆動トランジスタは、輝度値に対応する電流を有機ＥＬ素子（発光素子）に供給する。供給された電流により発光素子は、電流値に応じた発光量で発光する。
このような駆動トランジスタとして用いられる酸化物薄膜トランジスタはオフ時のリーク電流が極めて小さく、リーク電流の大きさがｐＡオーダーであるという長所がある。
リーク電流が極めて小さいことに関して本願発明者は以下の課題を見出している。すなわち、リーク電流が極めて小さいがために、表示装置の電源がオフになっても、各画素内部では電源オフ直前での輝度を表す電圧が数日間にわたって保持され、その電圧が駆動トランジスタに印加されることがある。その結果、表示装置の電源がオフであるにもかかわらず、駆動トランジスタに電気的ストレスが数日間かかり、閾値電圧シフトを生じさせる。
このように、有機ＥＬ表示装置の電源がオフの期間であっても、駆動トランジスタの閾値電圧がシフトするという問題がある。閾値電圧シフトは酸化物薄膜トランジスタの種類によって異なるが、例えば、駆動トランジスタがプラスの閾値電圧をもつ場合には、ゲート・ソース間にプラスのバイアスストレスが大きいほど閾値電圧シフトは顕著に現れる。
しかも、電源オフ直前の表示パターンに応じた閾値電圧シフトが発生してしまうため、異なる画素間の閾値電圧シフト量のばらつきが不均一になりあるいは拡大し、画質を劣化させる。
このような知見に基づいて本開示に係る表示装置の電源断方法は、表示装置に対する電源オフ操作が検出されたとき、駆動トランジスタへの電気的ストレスを抑制する電圧を設定し、この電圧の設定直後に前記表示パネルへの電力供給を止めるようにしている。ここで、電気的ストレスを抑圧する電圧というのは、具体的には黒レベルを表す電圧である。黒レベルを表す電圧は、発光素子で表現可能は輝度の階調のうちもっとも暗い階調（つまり黒）を表す電圧である。上述したように、ゲート・ソース間にプラスのバイアスストレスが大きいほど閾値電圧シフトは顕著に現れることから、駆動トランジスタのゲートに黒レベルを表す電圧が印加された状態にすることにより、駆動トランジスタにかかる電気的ストレスを抑制することができる。
これにより、表示装置が電源オフである期間では駆動トランジスタへの電気的ストレスが抑圧されているので、駆動トランジスタの閾値電圧シフトを抑制することができる。
以下、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する趣旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
（実施の形態）
以下、本開示における表示装置の電源断方法および表示装置について図面を参照しながら説明する。
［１−１．表示装置の構成］
本実施の形態において、本開示の一態様に係る表示装置の発光素子として有機ＥＬ素子を用いる場合について、図１および図２を用いて説明する。
図１は、実施の形態に係る表示装置の構成例を示すブロック図である。図２は、図１中の表示パネルに二次元状に配置される画素回路の構成例を示す回路図である。
図１に示す表示装置１は、制御部２と、走査線駆動回路３と、電源部４と、データ線駆動回路５と、表示パネル６とを備える。
表示パネル６は、例えば有機ＥＬパネルである。また、表示パネル６は、少なくとも、互いに平行に配置されたＮ（例えばＮ＝１０８０）本の走査線と、Ｎ本の点灯制御線、直交して配置されたＭ本のソース信号線を有する。さらに、表示パネル６は、ソース信号線と走査線との各交点に、薄膜トランジスタおよびＥＬ素子から構成される画素回路を有する。以下、同一の走査線に対応して配置された画素回路を、適宜、「表示ライン」という。すなわち、表示パネル６は、Ｍ個のＥＬ素子を有する表示ラインをＮ本並べた構成となっている。
制御部２は、表示装置の電源がオンであるときの通常表示における１フレーム毎の動作の制御と、電源オフ操作が検出されたときのオフシーケンスの動作の制御とを行う。本開示における特徴的な動作として、表示装置に対する電源オフ操作が検出されたとき、制御部２は、通常表示の動作からオフシーケンス動作に制御を移行する。オフシーケンスでは、制御部２は、各画素回路内の駆動トランジスタへの電気的ストレスを抑制する電圧を設定し、この電圧の設定直後に表示パネル６への電力供給を止めるように電源部４を制御する。
また、通常表示において、制御部２は、表示データ信号に基づいてデータ線駆動回路５を制御するための第１制御信号を生成し、生成した第１制御信号をデータ線駆動回路５へ出力する。また、制御部２は、入力される同期信号に基づいて走査線駆動回路３を制御するための第２制御信号を生成し、生成した第２制御信号を走査線駆動回路３へ出力する。
ここで、表示データ信号は、映像信号、垂直同期信号、および水平同期信号を含む表示データを示す信号である。映像信号は、フレームごとに階調情報である各画素値を指定する信号である。垂直同期信号は、画面に対する垂直方向の処理のタイミングについて同期を取るための信号であり、ここでは、フレームごとの処理タイミングの基準となる信号である。水平同期信号は、画面に対する水平方向の処理のタイミングについて同期を取るための信号であり、ここでは、表示ラインごとの処理タイミングの基準となる信号である。
また、第１制御信号は、映像信号および水平同期信号を含む。第２制御信号は、垂直同期信号および水平同期信号を含む。
電源部４は、制御部２、走査線駆動回路３、表示パネル６の各部に電力を供給するとともに、表示パネル６に各種電圧を供給する。ここでいう各種電圧は、図２に示す画素回路例では、ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ、ＶＥＬであり、それぞれ初期化電源線７１、基準電圧電源線６８、ＥＬアノード電源線６９、ＥＬカソード電源線７０を介して各画素回路に供給される。
データ線駆動回路５は、制御部２で生成された第１制御信号に基づいて、表示パネル６のソース信号線（図２ではＤａｔａ線７６）を駆動する。より具体的には、データ線駆動回路５は、映像信号および水平同期信号に基づいて、各画素回路にソース信号を出力する。
走査線駆動回路３は、制御部２で生成された第２制御信号に基づいて、表示パネル６の走査線を駆動する。より具体的には、走査線駆動回路３は、垂直同期信号および水平同期信号に基づいて、各画素回路に走査信号、ＲＥＦ信号、イネーブル信号、ｉｎｉｔ信号を、少なくとも表示ライン単位で出力する。これらの走査信号、ＲＥＦ信号、イネーブル信号、ｉｎｉｔ信号は、図２に示す画素回路例では、Ｓｃａｎ線７２、Ｒｅｆ線７３、Ｅｎａｂｌｅ線７５、Ｉｎｉｔ線７４に出力され、接続先のスイッチのオンおよびオフを制御するために用いられる。
以上のように、表示装置１は構成される。
なお、表示装置１は、例えば、図示しないが、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、制御プログラムを格納したＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などの記憶媒体、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの作業用メモリ、および通信回路を有するとしてもよい。例えば、表示データ信号Ｓ１は、例えば、ＣＰＵが制御プログラムを実行することにより生成される。
続いて図２に示す画素回路例の構成について説明する。
図２に示す画素回路６０は、表示パネル６が有する一画素であり、Ｄａｔａ線７６（データ線）を介して供給されたデータ信号（データ信号電圧）に応じた発光量で発光する機能を有する。
画素回路６０は、表示画素（発光画素）の一例であり、行列状に配置されている。画素回路６０は、駆動トランジスタ６１と、スイッチ６２と、スイッチ６３と、スイッチ６４と、イネーブルスイッチ６５と、ＥＬ素子６６と、容量素子６７と、を備えている。また、画素回路６０には、Ｄａｔａ線７６（データ線）と、基準電圧電源線６８（ＶＲＥＦ）と、ＥＬアノード電源線６９（ＶＴＦＴ）と、ＥＬカソード電源線７０（ＶＥＬ）と、初期化電源線７１（ＶＩＮＩ）とを備える。
ここで、Ｄａｔａ線７６は、データ信号電圧を供給するための信号線（ソース信号線）の一例である。
基準電圧電源線６８（ＶＲＥＦ）は、容量素子６７の第１電極の電圧値を規定する基準電圧ＶＲＥＦを供給する電源線である。ＥＬアノード電源線６９（ＶＴＦＴ）は、駆動トランジスタ６１のドレイン電極の電位を決定するための高電圧側電源線である。ＥＬカソード電源線７０（ＶＥＬ）は、ＥＬ素子６６の第２電極（カソード）に接続された低電圧側電源線である。初期化電源線７１（ＶＩＮＩ）は、駆動トランジスタ６１のソースゲート間の電圧すなわち容量素子６７の電圧を初期化するための電源線である。
ＥＬ素子６６は、発光素子の一例であり、行列状に配置される。ＥＬ素子６６は、駆動電流が流されて発光する発光期間と、駆動電流が流されず発光しない非発光期間とを有する。具体的には、ＥＬ素子６６は、駆動トランジスタ６１から供給される電流量に応じた発光量で発光する。ＥＬ素子６６は、例えば有機ＥＬ素子である。ＥＬ素子６６は、カソード（第２電極）が、ＥＬカソード電源線７０に接続され、アノード（第１電極）が、駆動トランジスタ６１のソース（ソース電極）に接続されている。ここで、ＥＬカソード電源線７０に供給されている電圧はＶＥＬであり、例えば０（ｖ）である。
駆動トランジスタ６１は、ＥＬ素子６６への電流の供給量を制御する電圧駆動の駆動素子であり、ＥＬ素子６６に電流（駆動電流）を流すことでＥＬ素子６６を発光させる。具体的には、駆動トランジスタ６１は、ゲート電極が容量素子６７の第１電極に接続され、ソース電極が容量素子６７の第２電極およびＥＬ素子６６のアノードに接続されている。
駆動トランジスタ６１は、スイッチ６３がオフ状態（非導通状態）にされて基準電圧電源線６８と容量素子６７の第１電極とが非導通で、かつ、イネーブルスイッチ６５がオン状態（導通状態）にされてＥＬアノード電源線６９とドレイン電極と導通した場合に、当該データ信号電圧に応じた電流である駆動電流をＥＬ素子６６に流すことにより、ＥＬ素子６６を発光させる。ここで、ＥＬアノード電源線６９に供給されている電圧はＶＴＦＴであり、例えば２０Ｖである。これにより、駆動トランジスタ６１は、ゲート電極に供給されたデータ信号電圧（データ信号）を、そのデータ信号電圧（データ信号）に対応した信号電流に変換し、変換された信号電流をＥＬ素子６６に供給する。
また、駆動トランジスタ６１は、スイッチ６３がオフ状態（非導通状態）にされて基準電圧電源線６８と容量素子６７の第１電極とが非導通で、かつ、イネーブルスイッチ６５がオフ状態（非導通状態）にされてＥＬアノード電源線６９とドレイン電極とが非導通である場合に、駆動電流をＥＬ素子６６に流さないことでＥＬ素子６６を発光させない。
さらに、駆動トランジスタ６１の閾値電圧は、経時的な閾値電圧シフトによって画素回路毎にばらつくことがある。このばらつきによる影響は、閾値電圧補償動作によって抑制することができる。この閾値補償動作を、簡単に説明すると、画素回路のそれぞれにおける容量素子６７に、対応する駆動トランジスタ６１の閾値電圧に相当する電圧を設定する動作である。この動作の詳細については後述する。
容量素子６７は、電圧を保持するための蓄積容量の一例であり、駆動トランジスタ６１の流す電流量を決める電圧を保持する。具体的には、容量素子６７の第２電極（節点Ｂ側の電極）は、駆動トランジスタ６１のソース（ＥＬカソード電源線７０側）とＥＬ素子６６のアノード（第１電極）との間に接続されている。容量素子６７の第１電極（節点Ａ側の電極）は、駆動トランジスタ６１のゲートに接続されている。また、容量素子６７の第１電極は、基準電圧電源線６８（ＶＲＥＦ）とスイッチ６３を介して接続されている。
スイッチ６２は、データ信号電圧を供給するためのＤａｔａ線７６（信号線）と容量素子６７の第１電極との導通および非導通を切り換える。具体的には、スイッチ６２は、ドレインおよびソースの一方の端子がＤａｔａ線７６に接続され、ドレインおよびソースの他方の端子が容量素子６７の第１電極に接続され、ゲートが走査線であるＳｃａｎ線７２に接続されているスイッチングトランジスタである。換言すると、スイッチ６２は、Ｄａｔａ線７６を介して供給された映像信号電圧（映像信号）に応じたデータ信号電圧（データ信号）を容量素子６７に書き込むための機能を有する。
スイッチ６３は、基準電圧ＶＲＥＦを供給する基準電圧電源線６８と容量素子６７の第１電極との導通および非導通を切り換える。具体的には、スイッチ６３は、ドレインおよびソースの一方の端子が基準電圧電源線６８（ＶＲＥＦ）に接続され、ドレインおよびソースの他方の端子が容量素子６７の第１電極に接続され、ゲートがＲｅｆ線７３に接続されているスイッチングトランジスタである。換言すると、スイッチ６３は、容量素子６７の第１電極（駆動トランジスタ６１のゲート）に対して基準電圧（ＶＲＥＦ）を与える機能を有する。
スイッチ６４は、容量素子６７の第２電極と初期化電源線７１との導通および非導通を切り換える。具体的には、スイッチ６４は、ドレインおよびソースの一方の端子が初期化電源線７１（ＶＩＮＩ）に接続され、ドレインおよびソースの他方の端子が容量素子６７の第２電極に接続され、ゲートがＩｎｉｔ線７４に接続されているスイッチングトランジスタである。換言すると、スイッチ６４は、容量素子６７の第２電極（駆動トランジスタ６１のソース）に対して初期化電圧（ＶＩＮＩ）を与える機能を有する。
イネーブルスイッチ６５は、ＥＬアノード電源線６９と駆動トランジスタ６１のドレイン電極との導通および非導通を切り換える。具体的には、イネーブルスイッチ６５は、ドレインおよびソースの一方の端子がＥＬアノード電源線６９（ＶＴＦＴ）に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ６１のドレイン電極に接続され、ゲートがＥｎａｂｌｅ線７５に接続されているスイッチングトランジスタである。
以上のように画素回路６０は構成されている。
なお、画素回路６０を構成するスイッチ６２〜スイッチ６４とイネーブルスイッチ６５とはｎ型ＴＦＴとして、以下では説明を行うが、それに限られない。スイッチ６２〜スイッチ６４とイネーブルスイッチ６５とは、ｐ型ＴＦＴであってもよい。また、スイッチ６２〜スイッチ６４とイネーブルスイッチ６５とにおいて、ｎ型ＴＦＴとｐ型ＴＦＴとが混在して用いられてもよい。なお、ｐ型ＴＦＴのゲートに接続された信号線については以下で説明する電圧レベルを逆転させればよい。
また、画素回路６０を構成するスイッチ６２〜スイッチ６４とイネーブルスイッチ６５とは、透明アモルファス酸化物半導体（ＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ））等の酸化物半導体で構成されるスイッチングトランジスタであることが良い。チャネル層がＴＡＯＳで構成されたトランジスタは、電子の移動度が高く、スイッチングトランジスタとしての使用に適しており、さらにオフ時のリーク電流が極めて小さいという特徴がある。
また、基準電圧電源線６８の電圧ＶＲＥＦと初期化電源線７１の電圧ＶＩＮＩとの電位差は駆動トランジスタ６１の最大閾値電圧よりも大きな電圧に設定される。
また、基準電圧電源線６８の電圧ＶＲＥＦ及び初期化電源線７１の電圧ＶＩＮＩは、ＥＬ素子６６に電流が流れないように、次のように設定されている。
電圧ＶＩＮＩ＜電圧ＶＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）、
（基準電圧電源線６８の電圧ＶＲＥＦ）＜電圧ＶＥＬ＋（ＥＬ素子６６の順方向電流閾値電圧）＋（駆動トランジスタ６１の閾値電圧）
ここで、電圧ＶＥＬは、上述したように、ＥＬカソード電源線７０の電圧である。
［１−２．表示装置の動作］
次に、図１および図２に示した表示装置の構成例における動作について図３および図４を用いて説明する。
図３は、実施の形態に係る表示装置の電源断方法を示すフローチャートである。また、図４は、実施の形態に係る表示装置の通常表示の動作と、電源断の直前に行われるオフシーケンスとを示すタイムチャートである。
まず、通常表示の動作よりも先にオフシーケンスの動作（電源断方法）について説明する。
図３に示すように、制御部２は、表示装置１に対する電源オフ操作を検出する（Ｓ２０）。ここでいう電源オフ操作は、例えば、ユーザによるリモコンの電源ボタンの押下、表示装置１本体の電源ボタンの押下、ユーザによるオフタイマーの設定によるオフ時刻の到来、ユーザの無操作時間を計測するタイマーによる設定時間の経過、停電時のＡＣ電源電圧の低下などを含む。また、図４に示すように、電源オフ操作の検出により、制御部２の動作は、通常表示の制御からオフシーケンスの制御に移行する。
電源オフ操作が検出されたとき、制御部２は、特定の処理を行う、すなわち、全ての画素回路６０のそれぞれにおける容量素子６７に、駆動トランジスタ６１への電気的ストレスを抑制する電圧を設定する（Ｓ３０）。例えば、通常表示と同様に表示行を順に走査しながら、行内の画素回路６０に電気的ストレスを抑制する電圧を書き込み、最終行内の画素回路６０への書き込みが完了して全行の走査を終えたとき、走査を停止する（つまり１行目に戻らない。）。前述したように、電気的ストレスを抑圧する電圧というのは、具体的には黒レベルを表す電圧である。というのは、駆動トランジスタのゲートに黒レベルを表す電圧が印加された状態では、駆動トランジスタの閾値電圧シフトが抑制されるからである。
さらに、制御部２からの制御によって電源部４は、電圧の設定直後に表示パネル６、走査線駆動回路３、データ線駆動回路５への電力供給を止める（Ｓ４０）。これにより表示装置１は電源オフの状態になる。
上記のステップＳ３０における電圧の設定は、例えば、ステップＳ３１〜Ｓ３３のように設定することができる。すなわち、電源オフ操作が検出されたとき、まず、制御部２は、複数の画素回路６０の容量素子６７のそれぞれに駆動トランジスタ６１の閾値電圧よりも高く、かつ、ＥＬ素子６６を発光させない第１の電圧を保持させる（Ｓ３１）。この動作は、図４のオフシーケンスにおけるＩＮＩ信号（Ｉｎｉｔ線７４）の立ち上がりからＲＥＦ信号（基準電圧電源線６８）の立ち上がりによる。
以下、図４のオフシーケンスにおける動作をさらに詳細に説明する。
図５は、図４中のオフシーケンスの詳細なタイミング例を示すタイムチャートである。図６Ａ〜図６Ｇは、図５に示す期間Ｔ２１〜Ｔ２７における画素回路６０の動作を示す説明図である。また、図５のオフシーケンス中の期間Ｔ２１〜Ｔ２５における画素回路６０の動作は、通常表示のタイムチャート例を示す図７の１フレーム中の期間Ｔ２１〜Ｔ２５と同じである。以下に説明するように、期間Ｔ２５の終了時点で、各画素回路６０において、当該駆動トランジスタ６１の閾値電圧に相当する電圧が容量素子６７に保持され、ゲートに印加された状態になる。さらに、この状態で、容量素子６７への黒レベルの設定は、図５の期間Ｔ２６およびＴ２７で行われる。
（期間Ｔ２１）
図５に示す時刻ｔ０〜時刻ｔ１の期間Ｔ２１は、スイッチ６４のみを導通状態として、節点Ｂの電位を安定させる（節点Ｂの電位を初期化電源線７１の電圧ＶＩＮＩに設定する）ための期間である。
より具体的には、図６Ａの画素回路６０の動作状態に示されるように、時刻ｔ０において、走査線駆動回路３は、Ｓｃａｎ線７２とＲｅｆ線７３とＥｎａｂｌｅ線７５との電圧レベルをＬＯＷに維持しつつ、Ｉｎｉｔ線７４の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ０において、スイッチ６２、スイッチ６３及びイネーブルスイッチ６５は非導通状態（オフ状態）のままで、スイッチ６４が導通状態（オン状態）にされる。
このように、Ｉｎｉｔ線７４の動作により、スイッチ６２、スイッチ６３、スイッチ６４及びイネーブルスイッチ６５のうちスイッチ６４のみを導通とする期間Ｔ２１を設けることにより、節点Ｂの電位を初期化電源線７１の電圧ＶＩＮＩに設定することができる。
この期間Ｔ２１を設ける理由は次の通りである。
表示装置１を構成する表示パネル６のサイズや１画素あたり（画素回路６０）のサイズが大きい場合に、ＥＬ素子６６の容量が大きくなり、初期化電源線７１の配線時定数が大きくなることで、節点Ｂの電圧を初期化電源線７１の電圧ＶＩＮＩにすることに時間を要する。そのため、スイッチ６４を先に導通させる期間Ｔ２１を設けることにより、節点Ｂの電位を初期化電源線７１の電圧ＶＩＮＩにより確実に設定することができる。
なお、基準電圧電源線６８の電圧ＶＲＥＦを節点Ａに印加することも同様に時間を要する。しかし、電圧ＶＲＥＦを充放電する対象は、容量素子６７および基準電圧電源線６８の配線時定数である。つまり、基準電圧電源線６８と初期化電源線７１との配線時定数がほぼ同等であるが、ＥＬ素子６６の容量＞容量素子６７であり、容量比は、（ＥＬ素子６６）／（容量素子６７）が１．３〜９倍である。そのため、ＥＬ素子６６を充電する（節点Ｂの電位に初期化電源線７１の電圧ＶＩＮＩを書き込む）方が容量素子６７を充電する（節点Ａの電位に基準電圧電源線６８の電圧ＶＲＥＦを書き込む）よりも時間がかかる。
また、期間Ｔ２１において、スイッチ６４のみを導通させスイッチ６３の導通を遅らせる利点としては次のようなものもある。
すなわち、期間Ｔ２１において、節点Ｂの電位に初期化電源線７１の電圧ＶＩＮＩを書き込む期間を設けることで基準電圧電源線６８の電圧ＶＩＮＩを節点Ａに書き込む負荷を軽くすることができる利点がある。つまり、期間Ｔ２１を設けることで、節点Ａの電圧を低い電圧に設定することができ、基準電圧電源線６８は画素回路６０に充電するための電流（電圧）を供給するのみでよくなる。換言すると、基準電圧電源線６８の電圧ＶＲＥＦがＥＬ素子６６を充電するための電圧として用いられないため、基準電圧電源線６８の負荷が軽くなるという利点がある。
このように、スイッチ６４のみを導通状態（オン状態）に切り換えて、先に節点Ｂの電位を確定させる期間Ｔ２１を設ける。それにより、表示パネル６の電力消費と表示パネル６の輝度変動の影響とを小さくしつつ、期間Ｔ２１以降の期間Ｔ２２の総時間を短くすることができる。
（期間Ｔ２２：初期化期間）
図５に示す時刻ｔ１〜時刻ｔ２の期間Ｔ２２は、駆動トランジスタ６１の閾値電圧補償を行うためにドレイン電流を流すのに必要な初期電圧を容量素子６７に保持させ、駆動トランジスタ６１のソースゲート間に印加するための初期化期間である。
具体的には、図６Ｂの画素回路６０の動作状態に示されるように、時刻ｔ１において、走査線駆動回路３は、Ｓｃａｎ線７２とＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持し、Ｉｎｉｔ線７４の電圧レベルをＨＩＧＨに維持しつつ、Ｒｅｆ線７３の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ１において、スイッチ６２及びイネーブルスイッチ６５は非導通状態（オフ状態）、かつ、スイッチ６４が導通状態（オン状態）のままで、スイッチ６３が導通状態（オン状態）にされる。
これにより、節点Ａの電位が基準電圧電源線６８の電圧ＶＲＥＦに設定される。ここで、スイッチ６４が導通状態であるから、節点Ｂの電位は初期化電源線７１の電圧ＶＩＮＩに設定されている。すなわち、駆動トランジスタ６１は、基準電圧電源線６８の電圧ＶＲＥＦ及び初期化電源線７１の電圧ＶＩＮＩが印加される。
なお、期間Ｔ２２は、節点Ａおよび節点Ｂの電位が、所定電位になるまでの長さ（時間）に設定される。
また、上述したように、駆動トランジスタ６１のゲート・ソース間電圧は、閾値補償動作を行うのに必要な初期ドレイン電流を確保できる初期電圧に設定されることが必要である。つまり、初期電圧は、複数の画素回路６０の容量素子６７のそれぞれに駆動トランジスタ６１の閾値電圧よりも高く、かつ、ＥＬ素子６６を発光させない電圧であることが必要である。そのため、基準電圧電源線６８の電圧ＶＲＥＦと初期化電源線７１の電圧ＶＩＮＩの電位差は駆動トランジスタ６１の最大閾値電圧よりも大きな電圧に設定される。また、電圧ＶＲＥＦ及び電圧ＶＩＮＩは、ＥＬ素子６６に電流が流れないように、電圧ＶＩＮＩ＜電圧ＶＥＬ＋ＥＬ素子６６の順方向電流閾値電圧、および、ＶＲＥＦ＜電圧ＶＥＬ＋ＥＬ素子６６の順方向電流閾値電圧＋駆動トランジスタ６１の閾値電圧、となるように設定される。
（期間Ｔ２３）
図５に示す時刻ｔ２〜時刻ｔ３の期間Ｔ２３は、スイッチ６４とイネーブルスイッチ６５とが同時に導通状態とならないようにするための期間である。
より具体的には、図６Ｃの画素回路６０の動作状態に示されるように、時刻ｔ２において、走査線駆動回路３は、Ｓｃａｎ線７２とＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持し、Ｒｅｆ線７３の電圧レベルをＨＩＧＨに維持しつつ、Ｉｎｉｔ線７４の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ２において、スイッチ６２及びイネーブルスイッチ６５は非導通状態（オフ状態）、かつ、スイッチ６３が導通状態（オン状態）のままで、スイッチ６４が非導通状態（オフ状態）にされる。
このように、Ｉｎｉｔ線７４の動作によりスイッチ６４を非導通とする期間Ｔ２３を設けることにより、期間Ｔ２３がなければスイッチ６４とイネーブルスイッチ６５とが同時に導通状態となり、イネーブルスイッチ６５、駆動トランジスタ６１、および、スイッチ６４を介して、ＥＬアノード電源線６９と初期化電源線７１との間に貫通電流が流れてしまうのを防止することができる。
（期間Ｔ２４：閾値設定期間／閾値補償期間）
次に、図５の時刻ｔ３〜時刻ｔ４の期間Ｔ２４は、複数の画素回路６０における駆動トランジスタ６１の閾値電圧のばらつきを補償する閾値設定期間である。つまり、複数の画素回路６０における駆動トランジスタ６１の閾値電圧にばらつきがあっても、個々の駆動トランジスタ６１の閾値電圧に相当する電圧を対応する容量素子６７に設定する期間である。
図５のオフシーケンスと、図７の通常表示とで期間Ｔ２１〜Ｔ２５までは同じであるが、オフシーケンスと通常表示とでは目的が異なるため、図５では期間Ｔ２５を閾値設定期間と呼び、図７では閾値補償期間と呼ぶ。図５の閾値設定期間は、表示装置１の電源オフ後の容量素子６７の電圧を規定するのが目的であるのに対して、図７の通常表示では、期間Ｔ２５の後に容量素子６７に書き込まれる輝度を表す電圧が、閾値電圧のばらつきにより正しい値から閾値電圧シフト分ずれるのを抑制するのが目的であるという点が異なっている。
期間Ｔ２４では、図６Ｄの画素回路６０の動作状態に示されるように、時刻ｔ３において、走査線駆動回路３は、Ｓｃａｎ線７２およびＩｎｉｔ線７４の電圧レベルをＬＯＷ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨに維持し、Ｅｎａｂｌｅ線７５の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ３において、スイッチ６２およびスイッチ６４は非導通状態（オフ状態）に、かつ、スイッチ６３は導通状態（オン状態）に維持されつつ、イネーブルスイッチ６５が導通状態（オン状態）にされる。
ここで、容量素子６７の電圧は、初期化期間（期間Ｔ２２）で上述したように初期電圧に設定されているので、ＥＬ素子６６には電流が流れない。駆動トランジスタ６１は、ＥＬアノード電源線６９の電圧ＶＴＦＴによりドレイン電流が供給されるが、それとともに駆動トランジスタ６１のソース電位が変化する。言い換えると、駆動トランジスタ６１は、ＥＬアノード電源線６９の電圧ＶＴＦＴにより供給されるドレイン電流が０となるまで駆動トランジスタ６１のソース電位が変化する。
このように、駆動トランジスタ６１のゲート電極に基準電圧電源線６８の電圧ＶＲＥＦを入力した状態で、イネーブルスイッチ６５を導通状態（オン状態）にすると、駆動トランジスタ６１の閾値補償動作を開始することができる。
そして、期間Ｔ２４の終了時（時刻ｔ４）には、節点Ａと節点Ｂとの電位差（駆動トランジスタ６１のゲート・ソース間電圧）は駆動トランジスタ６１の閾値に相当する電位差となっており、この電圧は容量素子６７に保持される。
（期間Ｔ２５）
図５に示す時刻ｔ４〜時刻ｔ５の期間Ｔ２５は、閾値補償動作を終了させるための期間である。
より具体的には、図６Ｅの画素回路６０の動作状態に示されるように、走査線駆動回路３は、Ｓｃａｎ線７２およびＩｎｉｔ線７４の電圧レベルをＬＯＷ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨに維持し、Ｅｎａｂｌｅ線７５の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ４において、スイッチ６２およびスイッチ６４は非導通状態（オフ状態）に、かつ、スイッチ６３は導通状態（オン状態）に維持されつつ、イネーブルスイッチ６５が非導通状態（オフ状態）にされる。
このようにして、Ｅｎａｂｌｅ線７５の動作によりイネーブルスイッチ６５を非導通とする期間Ｔ２５を設けることにより、駆動トランジスタ６１経由で、ＥＬアノード電源線６９から節点Ｂへの電流の供給をなくすことができ、閾値補償動作を確実に終了させてから次の動作を行うことができる。
以上のように、期間Ｔ２５を終えた時刻ｔ５の時点で、複数の画素回路６０内の各容量素子６７は、対応する駆動トランジスタ６１の閾値電圧に相当する電圧を保持している。
（期間Ｔ２６）
期間Ｔ２６および期間Ｔ２７では、期間Ｔ２５の状態からさらに個々の駆動トランジスタ６１の閾値電圧に応じた黒レベルを設定する。
具体的には、図５に示す時刻ｔ５〜時刻ｔ６の期間Ｔ２６は、スイッチ６３を非導通状態（オフ状態）にすることで、Ｄａｔａ線７６を介して供給されたデータ信号電圧と基準電圧電源線６８の電圧ＶＲＥＦとが同時に節点Ａに印加されるのを防止する期間である。
具体的には、図６Ｆの画素回路６０の動作状態に示されるように、時刻ｔ５において、走査線駆動回路３は、Ｓｃａｎ線７２とＩｎｉｔ線７４とＥｎａｂｌｅ線７５との電圧レベルをＬＯＷに維持しつつ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ５において、スイッチ６２、スイッチ６４及びイネーブルスイッチ６５は非導通状態（オフ状態）のままで、スイッチ６３が非導通状態（オフ状態）にされる。
このように、Ｒｅｆ線７３の動作によりスイッチ６３をさらに非導通とし、スイッチ６２およびスイッチ６３が非導通状態（オフ状態）となる期間Ｔ２６を設けることで、Ｄａｔａ線７６を介してスイッチ６２から供給されるデータ信号電圧（黒レベルを表す電圧）と、基準電圧電源線６８の電圧ＶＲＥＦとが節点Ａに同時に印加されるのを防止している。
また、Ｅｎａｂｌｅ線７５に接続されるイネーブルスイッチ６５は図６Ｆ（図２）に示すように駆動トランジスタ６１のドレイン側に接続されている。イネーブルスイッチ６５をｎ型トランジスタで形成した場合、イネーブルスイッチ６５のオン抵抗は高くなりやすく、オン抵抗による電圧ドロップは、表示パネル６の消費電力に影響する。そのため、できる限りイネーブルスイッチ６５のオン抵抗を下げて形成する。一般的にはイネーブルスイッチ６５のチャネルサイズを大きくしたり、Ｅｎａｂｌｅ線７５のオン制御電圧を高くしたりするなどでオン抵抗を下げる方法が知られているが、いずれの方法であってもＥｎａｂｌｅ線７５の立下り時間を長くする方向となってしまう。
そこで、本実施の形態では、Ｒｅｆ線７３に対して先にＥｎａｂｌｅ線７５を立ち下げる期間Ｔ２５を設けることにより、節点Ａの電圧が不安定となる期間を短くすることができる、つまり、立下り時間を短くすることができる。
（期間Ｔ２７：書込期間）
次に、図５の時刻ｔ６〜時刻ｔ７の期間Ｔ２７は、Ｄａｔａ線７６から表示階調の低い黒レベルを表す映像信号電圧（データ信号電圧）を画素回路６０にスイッチ６２を介して取り込み、容量素子６７に書き込む書込期間である。
具体的には、図６Ｇの画素回路６０の動作状態に示されるように、時刻ｔ６において、走査線駆動回路３は、Ｉｎｉｔ線７４、Ｒｅｆ線７３及びＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持しつつ、Ｓｃａｎ線７２の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ６において、スイッチ６３とスイッチ６４とイネーブルスイッチ６５は非導通状態（オフ状態）に維持されつつ、スイッチ６２が導通状態（オン状態）にされる。
これにより、容量素子６７には、閾値補償期間で記憶された駆動トランジスタ６１の閾値電圧Ｖｔｈに加えて、黒レベルを表す映像信号電圧と基準電圧電源線６８の電圧ＶＲＥＦとの電圧差が、（ＥＬ素子６６の容量）／（ＥＬ素子６６の容量＋容量素子６７の容量）倍されて、記憶（保持）される。イネーブルスイッチ６５が非導通状態にあるため、駆動トランジスタ６１はドレイン電流を流さない。そのため、節点Ｂの電位は期間Ｔ２７の間で大きく変化することはない。
このように、期間Ｔ２７（書込期間）では、黒レベルを表すデータ信号電圧（映像信号電圧）であって、駆動トランジスタ６１の閾値電圧に応じた電圧を容量素子６７に設定する。
（期間Ｔ９０）
図５の時刻ｔ５以降の期間Ｔ９０の任意の時点に、制御部２からの制御によって電源部４は、表示パネル６、走査線駆動回路３、データ線駆動回路５等への電力供給を止める。これにより表示装置１は電源オフの状態になる。
その結果、表示装置１の電源オフの状態において、容量素子６７は黒レベルを表す電圧を保持し、つまり、駆動トランジスタ６１のゲートには黒レベルを表す電圧が印加された状態になっている。この状態では、駆動トランジスタの電気的なストレスが抑制される。
しかも、複数の画素回路６０において駆動トランジスタ６１の閾値電圧にばらつきがあったとしても、画素回路６０では対応する駆動トランジスタ６１の閾値電圧相当の電圧に、黒レベルと表す電圧を上乗せした電圧を、個別に容量素子６７に保持している。つまり、閾値電圧シフトが生じている駆動トランジスタ６１の個別の閾値電圧に対応する黒レベル電圧を、対応する容量素子６７が保持する。したがって、表示装置１の電源オフ状態における閾値電圧シフトを抑制し、しかも個々の駆動トランジスタ６１の閾値電圧にばらつきがあっても抑制する効果を得ることができる。
次に、図４に示した通常表示におけるフレーム毎の表示動作について説明する。
図７は、図４中の通常表示動作の詳細なタイミング例を示すタイムチャートである。図６Ａ〜図６Ｈは、図７に示す期間Ｔ２１〜期間Ｔ３０における画素回路６０の動作を示す説明図である。
図７に示す期間Ｔ２１〜期間Ｔ２５は、図５に示す期間Ｔ２１〜Ｔ２５と同じであり、既に説明した。ここでは期間Ｔ２６以降について説明する。
（期間Ｔ２６）
図７に示す時刻ｔ５〜時刻ｔ６の期間Ｔ２６は、スイッチ６３を非導通状態（オフ状態）にすることで、Ｄａｔａ線７６を介して供給されたデータ信号電圧と基準電圧電源線６８の電圧ＶＲＥＦとが同時に節点Ａに印加されるのを防止する期間である。
具体的には、図６Ｆの画素回路６０の動作状態に示されるように、時刻ｔ５において、走査線駆動回路３は、Ｓｃａｎ線７２とＩｎｉｔ線７４とＥｎａｂｌｅ線７５との電圧レベルをＬＯＷに維持しつつ、Ｒｅｆ線７３の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ５において、スイッチ６２、スイッチ６４及びイネーブルスイッチ６５は非導通状態（オフ状態）のままで、スイッチ６３が非導通状態（オフ状態）にされる。
このように、Ｒｅｆ線７３の動作によりスイッチ６３をさらに非導通とし、スイッチ６２およびスイッチ６３が非導通状態（オフ状態）となる期間Ｔ２６を設けることで、Ｄａｔａ線７６を介してスイッチ６２から供給されるデータ信号電圧（映像信号電圧）と、基準電圧電源線６８の電圧ＶＲＥＦとが節点Ａに同時に印加されるのを防止している。
また、Ｅｎａｂｌｅ線７５に接続されるイネーブルスイッチ６５は図６Ｆ（図２）に示すように駆動トランジスタ６１のドレイン側に接続されている。イネーブルスイッチ６５をｎ型トランジスタで形成した場合、イネーブルスイッチ６５のオン抵抗は高くなりやすく、オン抵抗による電圧ドロップは、表示パネル６の消費電力に影響する。そのため、できる限りイネーブルスイッチ６５のオン抵抗を下げて形成する。一般的にはイネーブルスイッチ６５のチャネルサイズを大きくしたり、Ｅｎａｂｌｅ線７５のオン制御電圧を高くしたりするなどでオン抵抗を下げる方法が知られているが、いずれの方法であってもＥｎａｂｌｅ線７５の立ち下り時間を長くする方向となってしまう。
そこで、本実施の形態では、Ｒｅｆ線７３に対して先にＥｎａｂｌｅ線７５を立ち下げる期間Ｔ２５を設けることにより、節点Ａの電圧が不安定となる期間を短くすることができる、つまり、立ち下り時間を短くすることができる。
（期間Ｔ２７：書込期間）
次に、図７の時刻ｔ６〜時刻ｔ７の期間Ｔ２７は、Ｄａｔａ線７６から表示階調に応じた映像信号電圧（データ信号電圧）を画素回路６０にスイッチ６２を介して取り込み、容量素子６７に書き込む書込期間である。
具体的には、図６Ｇの画素回路６０の動作状態に示されるように、時刻ｔ６において、走査線駆動回路３は、Ｉｎｉｔ線７４、Ｒｅｆ線７３及びＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持しつつ、Ｓｃａｎ線７２の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ６において、スイッチ６３とスイッチ６４とイネーブルスイッチ６５は非導通状態（オフ状態）に維持されつつ、スイッチ６２が導通状態（オン状態）にされる。
これにより、容量素子６７には、閾値補償期間で記憶された駆動トランジスタ６１の閾値電圧Ｖｔｈに加えて、映像信号電圧と基準電圧電源線６８の電圧ＶＲＥＦとの電圧差が、（ＥＬ素子６６の容量）／（ＥＬ素子６６の容量＋容量素子６７の容量）倍されて、記憶（保持）される。イネーブルスイッチ６５が非導通状態にあるため、駆動トランジスタ６１はドレイン電流を流さない。そのため、節点Ｂの電位は期間Ｔ２７の間で大きく変化することはない。
大画面化（表示パネル６のサイズが大きくなる）、かつ、画素回路６０の数が増加するのに伴い、画素回路６０に映像信号を書き込むための期間（水平走査期間）が短くなる。大画面化に伴いＳｃａｎ線７２配線時定数も増加するため、水平走査期間の短縮とあわせて、所定の階調電圧を画素回路６０に書き込むことが難しくなる。
そこで、本実施の形態では、図７に示すように、限られた時間で映像信号（データ信号電圧）を取り込むために、スイッチ６２を導通させる時間（期間Ｔ２７）を増加させている。また、本実施の形態では、Ｓｃａｎ線７２の波形なまりがあっても、所定の映像信号（データ信号電圧）がＤａｔａ線７６に入力される前にＳｃａｎ線７２が立ち上がりを完了させて、スイッチ６２が導通状態（オン状態）となるようにしている。これは期間Ｔ２７での節点Ｂ電位変動が大きく発生しないためである。
このように、期間Ｔ２７（書込期間）では、データ信号電圧（映像信号電圧）及び駆動トランジスタ６１の閾値電圧に応じた電圧が容量素子６７に記憶（保持）される。
（期間Ｔ２８）
図７に示す時刻ｔ７〜時刻ｔ８の期間Ｔ２８は、スイッチ６２を確実に非導通にさせるための期間である。
より具体的には、図６Ｈの画素回路６０の動作状態に示されるように、時刻ｔ７において、走査線駆動回路３は、Ｒｅｆ線７３とＩｎｉｔ線７４とＥｎａｂｌｅ線７５の電圧レベルをＬＯＷに維持しつつ、Ｓｃａｎ線７２の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ７において、スイッチ６３、スイッチ６４およびイネーブルスイッチ６５は非導通状態（オフ状態）のままで、スイッチ６２が非導通状態（オフ状態）にされる。
これにより、続く期間Ｔ２９（発光期間）においてイネーブルスイッチ６５が導通状態（オン状態）にするまえにスイッチ６２を確実に非導通状態（オフ状態）にすることができる。
期間Ｔ２８を設けず、イネーブルスイッチ６５とスイッチ６２とが同時に導通状態（オン状態）になってしまった場合、駆動トランジスタ６１のドレイン電流により、節点Ｂの電位が上昇する一方で、節点Ａの電位はデータ信号電圧となることから、駆動トランジスタ６１のソースゲート間電圧が小さくなってしまう。この場合には、所望の輝度に比べて少ない輝度で発光してしまうという問題となる。これを防止するため、本実施の形態では、期間Ｔ２８を設けてスイッチ６２が非導通であることを確保してから、続く期間Ｔ２９においてイネーブルスイッチ６５を導通状態にする。
（期間Ｔ２９：発光期間）
次に、図７に示す時刻ｔ８〜時刻ｔ９の期間Ｔ２９は、発光期間である。
具体的には、時刻ｔ８において、走査線駆動回路３は、Ｓｃａｎ線７２、Ｒｅｆ線７３及びＩｎｉｔ線７４の電圧レベルをＬＯＷに維持しつつ、Ｅｎａｂｌｅ線７５の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、時刻ｔ８において、スイッチ６２、スイッチ６３及びスイッチ６４は非導通状態（オフ状態）に維持されつつ、イネーブルスイッチ６５が導通状態（オン状態）にされる。
このように、イネーブルスイッチ６５を導通状態（オン状態）にさせることで、容量素子６７に蓄えられた電圧に応じて駆動トランジスタ６１にＥＬ素子６６に電流を供給しＥＬ素子６６を発光させることができる。
（期間Ｔ３０）
図７に示す時刻ｔ９〜時刻ｔ０の期間Ｔ３０は、すべてのスイッチを非導通状態として、節点Ａおよび節点Ｂの電位を、期間Ｔ２１で必要な電圧に近い電圧まで変化させるための期間である。
より具体的には、時刻ｔ９において、走査線駆動回路３は、Ｓｃａｎ線７２とＲｅｆ線７３とＩｎｉｔ線７４の電圧レベルをＬＯＷに維持しつつ、Ｅｎａｂｌｅ線７５の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、時刻ｔ９において、スイッチ６２、スイッチ６３、スイッチ６４は非導通状態（オフ状態）のままで、さらにイネーブルスイッチ６５が非導通状態（オフ状態）にされる。
このようにすることで、期間Ｔ２９と期間Ｔ２１の間に期間Ｔ３０を設けることで、電源線による電流の充放電なしに、節点Ａおよび節点Ｂの電位を、次の期間Ｔ２１で必要な電圧に近い電圧まで変化させることができる。
以上のようなシーケンスにより、画素回路６０は、通常表示を行う。この通常表示における図７の期間Ｔ２１〜Ｔ２５まで（閾値電圧補償動作まで）の動作は、オフシーケンスにおける図５の期間Ｔ２１〜Ｔ２５まで（閾値電圧設定動作まで）の動作と同じであり、容量素子６７に駆動トランジスタ６１の閾値電圧に相当する電圧を設定している。
これにより、図７に示す通常表示では、画素回路６０間で初期化電源線７１の閾値電圧にばらつきがあってもデータ信号電圧（映像信号電圧）に応じた発光量でＥＬ素子６６を発光させることができる。一方、図５に示すオフシーケンスでは、電源オフ後の駆動トランジスタ６１の電気的ストレスを抑制することができる。
なお、図７の期間Ｔ２１〜Ｔ２５の動作は、表示パネルの表示ライン毎に順次行う線順次の動作が基本である。しかし、図５の期間Ｔ２１〜Ｔ２５の動作は、線順次の動作であってもよいし、表示パネルの全表示ラインを同時に一括して行う一括設定の動作であってもよい。この一括設定では、全表示ラインの複数の画素回路６０のそれぞれにおける容量素子６７に黒レベルを表す電圧を同時に設定する。
また、図５のオフシーケンスの期間は、図７の１フレーム期間と同じでもよいし、異なっていてもよい。例えば、図５のオフシーケンスを一括設定の動作は、線順次の動作と比べて、配線の浮遊容量による遅延の影響が大きくなるが、線順次の全画素ラインのトータル時間よりもオフシーケンスの期間は短縮可能である。
［１−３．効果等］
以上説明してきたように本開示における表示装置の終了方法の一態様は、行列状に配置された複数の画素回路を有する表示パネルを備える表示装置の電源断方法であって、前記複数の画素回路のそれぞれは、供給される電流量に応じて発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、前記表示装置の電源断方法は、前記表示装置に対する電源オフ操作を検出するステップと、前記電源オフ操作が検出されたとき前記複数の画素回路のそれぞれにおける前記容量素子に黒レベルを表す電圧を設定するステップと、前記黒レベルを表す電圧の設定直後に前記表示パネルへの電力供給を止めるステップとを有する。
これによれば、表示装置の電源がオフの期間における駆動トランジスタの閾値電圧シフトを抑制することができる。
また、前記電圧を設定するステップにおいて、前記複数の画素回路のそれぞれにおける前記容量素子に黒レベルを表す電圧を同時に一括設定してもよい。
これによれば、全画素回路の容量素子に一括設定するので電力供給を止めるまでの時間を短縮可能である。
また、前記駆動トランジスタは、ｎ型薄膜トランジスタであり、前記容量素子に保持された電圧が大きいほど大きい電流を前記発光素子に供給し、前記黒レベルを表す電圧は前記発光素子の輝度を表す電圧のうち最小の電圧であってもよい。
これによれば、駆動トランジスタ６１がｎ型薄膜トランジスタである場合に、電源がオフの期間における駆動トランジスタの閾値電圧シフトを抑制することができる。
また、前記駆動トランジスタは、ｐ型薄膜トランジスタであり前記容量素子に保持された電圧が大きいほど小さい電流を前記発光素子に供給し、前記黒レベルを表す電圧は前記発光素子の輝度を表す電圧のうち最大の電圧であってもよい。
これによれば、駆動トランジスタ６１がｐ型薄膜トランジスタである場合に、電源がオフの期間における駆動トランジスタの閾値電圧シフトを抑制することができる。
また、前記複数の画素回路のそれぞれは、さらに、前記容量素子に接続されるスイッチを有し、前記スイッチは、酸化物半導体で構成されるスイッチングトランジスタであってもよい。
これによれば、酸化物半導体で構成されたスイッチングトランジスタはオフ時のリーク電流が極めて小さいという特徴があるが、電源がオフの期間における駆動トランジスタの閾値電圧シフトを抑制することができる。
また、本開示における表示装置の一態様は、行列状に配置された複数の画素回路を有する表示パネルを備える表示装置であって、前記複数の画素回路のそれぞれは、供給される電流量に応じて発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、前記表示装置は、電源オフ操作が検出されたとき、前記複数の画素回路のそれぞれにおける前記容量素子に黒レベルを表す電圧を設定する制御部と、前記黒レベルを表す電圧の設定直後に前記表示パネルへの電力供給を止める電源部とを備える。
これによれば、表示装置の電源がオフの期間における駆動トランジスタの閾値電圧シフトを抑制することができる。
また、前記複数の画素回路のそれぞれは、さらに、前記容量素子に接続されるスイッチを有し、前記スイッチは、酸化物半導体で構成されるスイッチングトランジスタであってもよい。
これによれば、酸化物半導体で構成されたスイッチングトランジスタはオフ時のリーク電流が極めて小さいという特徴があるが、電源がオフの期間における駆動トランジスタの閾値電圧シフトを抑制することができる。
（変形例）
以上のように、本出願において開示する技術の例示として、前述した実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、実施の形態で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。
図８は、実施の形態の変形例における表示画素の回路例を示す図である。図８の画素回路は、駆動トランジスタ６１と、スイッチ６２と、ＥＬ素子６６と、容量素子６７とを備え、図２に示した画素回路よりも簡素化された構成である。
同図の駆動トランジスタ６１はｎ型ＴＦＴではなくｐ型ＴＦＴが用いられ、そのドレインは電圧Ｖ１の電源線に接続されている。
容量素子６７の一方の電極は電圧Ｖ２の電源線に接続されている。電圧Ｖ１は電圧Ｖ２と同じでもよい。
スイッチ６２のソースおよびドレインの一方はＤａｔａ線７６に接続され、ソースおよびドレインの他方は容量素子６７の他方の電極に接続されている。スイッチ６２のゲートはＳｃａｎ線７２に接続されている。
この構成において、オフシーケンスでは、まずＤａｔａ線７６の電位を、黒レベルを表す電位に設定する。この場合、黒レベルを表す電位は、駆動トランジスタ６１がｐ型なので輝度を表す電圧範囲のうち最大の電位である。次にＳｃａｎ線７２をハイレベルにする（つまりスイッチ６２をオンにする）。これにより、容量素子６７には、駆動トランジスタ６１の黒レベルを表す電圧が保持される。保持された電圧は、駆動トランジスタ６１のゲートに印加される。その結果、駆動トランジスタ６１の電気的ストレスが抑制される。さらに、この状態で電源部４は表示パネル６への電力供給を停止する。
このように、画素回路６０は、図２の回路例に限らず図８の回路例でもよい。例えば、図８の回路例に対して、電圧Ｖ１の電源線と駆動トランジスタ６１の間にスイッチを追加し、そのゲートにＥｎａｂｌｅ線７５を接続した回路構成としてもよい。また、図８の回路例に対して、電圧Ｖ２の電源線と駆動トランジスタ６１の間にスイッチを追加し、そのゲートにＲｅｆ線７３を接続した回路構成としてもよい。また、図８の回路例に対して、ＥＬ素子６６のアノードにスイッチを介して初期化電源線７１を接続し、そのスイッチのゲートにＩｎｉｔ線７４を接続した回路構成としてもよい。
また、図２、図７のように、駆動トランジスタ６１はｎ型であってもｐ型であってもよい。
駆動トランジスタ６１がｎ型薄膜トランジスタである場合、容量素子６７に保持された電圧が大きいほど駆動トランジスタ６１は大きい電流をＥＬ素子６６に供給し、黒レベルを表す電圧はＥＬ素子６６（発光素子）の輝度を表す電圧のうち最小の電圧である。
また、駆動トランジスタ６１がｐ型薄膜トランジスタである場合、容量素子６７に保持された電圧が大きいほど駆動トランジスタ６１は小さい電流をＥＬ素子６６に供給し、黒レベルを表す電圧はＥＬ素子６６（発光素子）の輝度を表す電圧のうち最大の電圧である。
（他の実施の形態）
次に、本開示における他の実施の形態について図９、図１０を用いて説明する。この実施の形態における表示装置および画素回路の構成は、図１および図２と同じである。また、この実施の形態における電源断方法およびタイムチャートも、図３および図４のレベルでは同じである。
図９および図１０のタイムチャートは表示装置１が大きく、Ｖｉｎｉ電源７１が節点Ｂに電圧を印加する時に、ＥＬ素子６６の容量が大きく表示装置１の面内において節点Ｂの電圧がＶｉｎｉにまでに変化するのに時間がかかる場合に有効である。
１本のＶｉｎｉ電源７１が供給する画素に接続されたＥＬ素子６６の総容量とＶｉｎｉ電源配線抵抗との積である時定数が９０μｓｅｃ以上となる場合に、電源給電端と遠端との画素において、Ｉｎｉｔ線７４の操作により非発光期間が開始される時間に差が発生する。Ｉｎｉｔ線７４の操作により非発光期間が開始される時間に発生する差は、おおよそ時定数相当である。例えば、１フレームが１２０Ｈｚの場合、９０μｓｅｃはおおよそ１％程度の時間となるので、画素によって輝度が１％変化することとなり表示ムラが発生する。
非発光期間が開始される時間の差を減らすために本願発明の別の実施の形態として、図９に示すように、Ｒｅｆ線７３およびＶｒｅｆ電源６８により非発光状態となる駆動方法を考案した。
Ｒｅｆ線７３はＩｎｉ線７４に比べて画素回路内部の充放電すべき容量が小さく、Ｉｎｉｔ線ではＥＬ素子６６および保持容量６７が負荷となるが、Ｖｒｅｆ電源では保持容量６７のみが負荷であり、また一般的にはＥＬ素子に比べて保持容量の方が小さいため、Ｒｅｆ線７３の時定数は半分以下にすることが可能である。そのため、パネル面内での非発光期間が開始される時間の差は１％未満であり表示ムラが発生しにくい。
この実施の形態では、実施の形態における図７に示した通常表示動作、および、図５に示したオフシーケンスの駆動タイミングとは異なる駆動タイミングを有し、上記表示装置に適した動作例について説明する。
まず、他の実施の形態における通常表示の駆動タイミング例について説明する。
図９は、他の実施の形態における通常表示動作の詳細なタイミング例を示すタイムチャートである。図９は、図７と比べて、初期化期間、閾値電圧補償期間、書込期間、発光期間がこの順に行われる点で同じであるが、駆動タイミングが一部異なっている。以下異なる点を中心に説明する。
時刻ｔ０１において、Ｒｅｆ線７３がローレベルからハイレベルに遷移する。この立ち上がりにより、ＥＬ素子６６が非発光になる。
期間Ｔ１１の幅を調整することによりＥＬ素子６６の非発光期間を調整することができる。
時刻ｔ０２において、Ｉｎｉｔ線７４がローレベルからハイレベルに遷移する。この立ち上がりにより、初期化期間が開始する。
期間Ｔ１２は、初期化期間である。初期化期間では、節点Ｂの寄生容量（ＥＬ素子６６の容量）をＩｎｉｔ線７４に十分に放電させるための期間が設けられている。また、初期化期間は、節点Ａの寄生容量を放電して電位を確定させるための期間でもある。この期間は、寄生容量への充電と駆動トランジスタ６１を流れる電流とのトレードオフにより決められる。期間Ｔ１２の終了時には、駆動トランジスタ６１の閾値電圧補償を行うためにドレイン電流を流すのに必要な初期電圧が容量素子６７に保持される。
時刻０３において、Ｉｎｉｔ線７４がハイレベルからローレベルに遷移し、閾値電圧補償期間が開始する。
期間Ｔ１４は、図７の期間Ｔ２４と同じく閾値電圧補償期間である。
時刻ｔ０４において、Ｒｅｆ線７３の立ち下りによるスイッチ６３がオン状態からオフ状態に変化し、閾値電圧補償期間が終了する。この時点で、節点Ａと節点Ｂとの電位差（駆動トランジスタ６１のゲート・ソース間電圧）は駆動トランジスタ６１の閾値に相当する電位差となっており、この電圧は容量素子６７に保持される。
期間Ｔ１５は、時刻ｔ０４でスイッチ６３がオン状態からオフ状態に変化する時に、駆動トランジスタ６１のゲート電位が変動するので、行内のゲート電位が確定するための期間としている。この期間を、ＲＥＦ遷移期間と呼ぶ。
時刻ｔ０５において、Ｅｎａｂｌｅ線７５がハイレベルからローレベルに遷移し、イネーブルスイッチ６５がオフ状態になり、駆動トランジスタ６１への電流供給を停止する。
期間Ｔ１６は、イネーブルスイッチ６５がオフ状態になってから、行内の全ての画素においてＥＬアノード電源線６９（ＶＴＦＴ）の電位を同じにするための期間である。
期間Ｔ１７は、書込期間であり、図７と比べて、Ｓｃａｎ線７２のパルスの立ち下りをオーバードライブ駆動している点で異なっている。すなわち、時刻ｔ０７において、パルスの立ち下り時に通常のローレベルよりも低い電位に下げている。これは、Ｓｃａｎ線７２のパルスは実際にはかなりなまった波形であるので、立ち下り時間を短縮し、容量素子６７への書き込みを早期に確定させるためである。
期間Ｔ１８は、オーバードライブの期間である。但しオーバードライブはあってもなくても今回の発明にはどちらでも効果を発揮する。
期間Ｔ１９は、時刻ｔ０７でスイッチ６２がオン状態からオフ状態に変化した、駆動トランジスタ６１のゲート電位が変動するので、行内のゲート電位が確定するための期間としている。この期間を、ＳＣＮ遷移期間と呼ぶ。
時刻ｔ０９において、Ｅｎａｂｌｅ線７５がローレベルからハイレベルに遷移する。これにより発光期間を開始する。
期間Ｔ２０は、発光期間である。
次に、他の実施の形態におけるオフシーケンスの駆動タイミング例について説明する。
図１０は、他の実施の形態におけるオフシーケンスの詳細なタイミング例を示すタイムチャートである。図１０は、図５と比べて、初期化期間、閾値電圧設定期間がこの順に行われる点で同じであるが、駆動タイミングの一部が異なっている。
図１０に示す期間Ｔ１１〜期間Ｔ１５は、図９に示す期間Ｔ１１〜期間Ｔ１５と同じであり、既に説明した。ここでは、期間Ｔ１５の後について説明する。
期間Ｔ１５の終了直後に、図９では、Ｓｃａｎ線７２に書き込み用のパルスが出力されるが、図１０ではローレベルを維持する。
期間Ｔ１５を終えた時刻ｔ０５の時点で、複数の画素回路６０内の各容量素子６７は、対応する駆動トランジスタ６１の閾値電圧に相当する電圧を保持している。したがって、容量素子６７の保持された閾値電圧に相当する電圧は、オフシーケンスを終えて表示装置１の電源がオフになった以降も維持される。すなわち、表示装置１の電源オフの状態において、駆動トランジスタ６１のゲートには閾値相当の電圧が印加された状態になっている。この状態では、駆動トランジスタの電界が安定的な平衡状態になるので、実質的に電気的なストレスが抑制される。
また、Ｄａｔａ線７６は、時刻ｔ０５の後の時刻ｔ０６で書き込み用のパルスが出力されないので、オフシーケンスの期間ではドントケア（つまり任意の電圧）でよい。データ線駆動回路５は、オフシーケンスにおいても通常動作を同様に動作してもよく、その場合、時刻ｔ０６でオフシーケンスでなければ表示されていたデータを出力することになる。当然、このデータは、オフシーケンスでは表示には反映されずに、無視される。
このように図１０のオフシーケンスにおいても、図５と同じ効果を得ることができる。
さらに時定数を小さくする方法としては、Ｖｒｅｆ電源６８の配線をゲート信号とは垂直に配線すると良い。垂直配線にすることで、同時にＶｒｅｆ電源線が充電すべき画素数が少なくなることから、さらに表示ムラを小さくすることができる。
また、Ｖｉｎｉ線７１を垂直に配線すれば、図４および図５の構成でも、より表示ムラが小さくなる。しかし、Ｖｒｅｆ電源６８を垂直方向に配線するほうが、画質が向上する。本画素回路では、映像信号を保持容量６７に記憶する際には、階調信号とＶｒｅｆ電源６８の電位差によって、階調信号に対応した電圧が書き込まれるため、Ｖｒｅｆ電源６８が揺れると表示電圧が変動することがある。図９およびＶｒｅｆ電源６８を垂直方向に配線する構成では、Ｖｒｅｆ電源６８の負荷を小さくすることで揺れを小さくし、表示ムラが少なくなる利点がある。
以上のように、本出願において開示する技術の例示として、実施の形態を説明した。しかしながら、本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。
例えば、本開示の発光画素において使用される駆動トランジスタ及びスイッチングトランジスタの半導体層の材料は、特に限定されないが、前述したＴＡＯＳが良い。例えば、ＴＡＯＳとしてＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）などの酸化物半導体材料が採用され得る。ＩＧＺＯなどの酸化物半導体からなる半導体層を備えるトランジスタは、リーク電流が少ない。また、スイッチとして、ＩＧＺＯなどの酸化物半導体からなる半導体層を備えるトランジスタを用いる場合、閾値電圧を正とできるため、駆動トランジスタのゲートからのリーク電流を抑制することができる。
また、上記各実施の形態においては、発光素子として有機ＥＬ素子を用いたが、電流に応じて発光量が変化する発光素子であれば任意の発光素子を用いることができる。
また、上述した有機ＥＬ表示装置などの表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話など、表示装置を有するあらゆる電子機器に適用することができる。
本開示は、表示装置に利用でき、特にテレビジョンセットなどの表示装置に利用することができる。
１ 表示装置
２ 制御部
３ 走査線駆動回路
４ 電源部
５ データ線駆動回路
６ 表示パネル
６０ 画素回路
６１ 駆動トランジスタ
６２、６３、６４ スイッチ
６５ イネーブルスイッチ
６６ ＥＬ素子
６７ 容量素子
６８ 基準電圧電源線
６９ ＥＬアノード電源線
７０ ＥＬカソード電源線
７１ 初期化電源線
７２ Ｓｃａｎ線
７３ Ｒｅｆ線
７４ Ｉｎｉｔ線
７５ Ｅｎａｂｌｅ線
７６ Ｄａｔａ線

Claims (7)

  1. 行列状に配置された複数の画素回路を有する表示パネルを備える表示装置の電源断方法であって、
    前記複数の画素回路のそれぞれは、供給される電流量に応じて発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、
    前記表示装置の電源断方法は、
    前記表示装置に対する電源オフ操作を検出するステップと、
    前記電源オフ操作が検出されたとき前記複数の画素回路のそれぞれにおける前記容量素子に黒レベルを表す電圧を設定するステップと、
    前記黒レベルを表す電圧の設定直後に前記表示パネルへの電力供給を止めるステップとを有する
    表示装置の電源断方法。
  2. 前記電圧を設定するステップにおいて、前記複数の画素回路のそれぞれにおける前記容量素子に黒レベルを表す電圧を同時に一括設定する
    請求項１に記載の表示装置の電源断方法。
  3. 前記駆動トランジスタは、ｎ型薄膜トランジスタであり、前記容量素子に保持された電圧が大きいほど大きい電流を前記発光素子に供給し、
    前記黒レベルを表す電圧は前記発光素子の輝度を表す電圧のうち最小の電圧である
    請求項１または２に記載の表示装置の電源断方法。
  4. 前記駆動トランジスタは、ｐ型薄膜トランジスタであり前記容量素子に保持された電圧が大きいほど小さい電流を前記発光素子に供給し、
    前記黒レベルを表す電圧は前記発光素子の輝度を表す電圧のうち最大の電圧である
    請求項１または２に記載の表示装置の電源断方法。
  5. 前記複数の画素回路のそれぞれは、さらに、前記容量素子に接続されるスイッチを有し、
    前記スイッチは、酸化物半導体で構成されるスイッチングトランジスタである
    請求項１〜４のいずれか１項に記載の表示装置の電源断方法。
  6. 行列状に配置された複数の画素回路を有する表示パネルを備える表示装置であって、
    前記複数の画素回路のそれぞれは、
    供給される電流量に応じて発光する発光素子と、
    前記発光素子に電流を供給する駆動トランジスタと、
    前記駆動トランジスタのゲートに接続され輝度を表す電圧を保持する容量素子とを有し、
    前記表示装置は、
    電源オフ操作が検出されたとき、前記複数の画素回路のそれぞれにおける前記容量素子に黒レベルを表す電圧を設定する制御部と、
    前記黒レベルを表す電圧の設定直後に前記表示パネルへの電力供給を止める電源部とを備える
    表示装置。
  7. 前記複数の画素回路のそれぞれは、さらに、前記容量素子に接続されるスイッチを有し、
    前記スイッチは、酸化物半導体で構成されるスイッチングトランジスタである
    請求項６に記載の表示装置。
JP2015544769A 2013-10-30 2014-08-21 表示装置の電源断方法および表示装置 Pending JPWO2015063988A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013225964 2013-10-30
JP2013225964 2013-10-30
PCT/JP2014/004300 WO2015063988A1 (ja) 2013-10-30 2014-08-21 表示装置の電源断方法および表示装置

Publications (1)

Publication Number Publication Date
JPWO2015063988A1 true JPWO2015063988A1 (ja) 2017-03-09

Family

ID=53003626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015544769A Pending JPWO2015063988A1 (ja) 2013-10-30 2014-08-21 表示装置の電源断方法および表示装置

Country Status (3)

Country Link
US (1) US10089932B2 (ja)
JP (1) JPWO2015063988A1 (ja)
WO (1) WO2015063988A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012155150A1 (en) 2011-05-12 2012-11-15 Olive Medical Corporation System and method for sub-column parallel digitizers for hybrid stacked image sensor using vertical interconnects
BR112015001369A2 (pt) * 2012-07-26 2017-07-04 Olive Medical Corp sistema de câmera com sensor de imagem cmos monolítico de área mínima
CN105246394B (zh) 2013-03-15 2018-01-12 德普伊新特斯产品公司 无输入时钟和数据传输时钟的图像传感器同步
BR112015022884A2 (pt) 2013-03-15 2017-07-18 Olive Medical Corp minimizar o sensor de imagem i/o e as contagens do condutor em aplicações de endoscópio
US10482813B2 (en) * 2013-10-30 2019-11-19 Joled Inc. Power off method of display device, and display device
JP6311170B2 (ja) * 2013-10-30 2018-04-18 株式会社Ｊｏｌｅｄ 表示装置の電源断方法および表示装置
WO2015162651A1 (ja) * 2014-04-21 2015-10-29 株式会社Ｊｏｌｅｄ 表示装置及び表示装置の駆動方法
WO2016059756A1 (ja) * 2014-10-16 2016-04-21 株式会社Ｊｏｌｅｄ 表示装置
KR102333868B1 (ko) * 2014-12-10 2021-12-07 엘지디스플레이 주식회사 Oled 표시 장치
CN105702207B (zh) * 2016-04-15 2019-01-18 京东方科技集团股份有限公司 防止关机时显示面板的画面残影的驱动方法及显示装置
CN107437401A (zh) * 2016-05-26 2017-12-05 鸿富锦精密工业（深圳）有限公司 像素驱动电路以及具有像素驱动电路的显示装置
WO2018173132A1 (ja) * 2017-03-22 2018-09-27 シャープ株式会社 表示装置の駆動方法および表示装置
KR102438459B1 (ko) * 2017-08-31 2022-08-30 엘지디스플레이 주식회사 발광 표시장치와 그의 구동방법
US11837165B2 (en) * 2019-04-19 2023-12-05 Sharp Kabushiki Kaisha Display device for repairing a defective pixel circuit and driving method thereof
CN112102782A (zh) * 2020-09-25 2020-12-18 云谷（固安）科技有限公司 像素驱动电路、显示面板和显示装置
CN113314084B (zh) * 2021-05-31 2022-03-22 惠科股份有限公司 一种显示面板的驱动方法、驱动装置及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009163196A (ja) * 2008-01-03 2009-07-23 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその駆動方法
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2011141529A (ja) * 2009-11-13 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び当該表示装置を具備する電子機器
JP2012113088A (ja) * 2010-11-24 2012-06-14 Seiko Epson Corp 電気光学装置用駆動回路、電気光学装置及び電子機器
JP2013210407A (ja) * 2012-03-30 2013-10-10 Sharp Corp 画素回路及び表示装置
JP2014071450A (ja) * 2012-09-28 2014-04-21 Lg Display Co Ltd 有機発光表示装置及びその残像消去方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3835967B2 (ja) 2000-03-03 2006-10-18 アルパイン株式会社 Ｌｃｄ表示装置
SG120888A1 (en) * 2001-09-28 2006-04-26 Semiconductor Energy Lab A light emitting device and electronic apparatus using the same
JP5542297B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP2009104104A (ja) 2007-05-30 2009-05-14 Canon Inc アクティブマトリックスディスプレイおよびその駆動方法
JP5242152B2 (ja) * 2007-12-21 2013-07-24 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP2009271333A (ja) 2008-05-08 2009-11-19 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
KR101528148B1 (ko) * 2012-07-19 2015-06-12 엘지디스플레이 주식회사 화소 전류 측정을 위한 유기 발광 다이오드 표시 장치 및 그의 화소 전류 측정 방법
DE102012024520B4 (de) * 2012-09-28 2017-06-22 Lg Display Co., Ltd. Organische lichtemittierende Anzeige und Verfahren zum Entfernen eines Bildverbleibs von derselben
TW201426709A (zh) * 2012-12-26 2014-07-01 Sony Corp 顯示裝置、顯示裝置之驅動方法及電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009163196A (ja) * 2008-01-03 2009-07-23 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその駆動方法
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2011141529A (ja) * 2009-11-13 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び当該表示装置を具備する電子機器
JP2012113088A (ja) * 2010-11-24 2012-06-14 Seiko Epson Corp 電気光学装置用駆動回路、電気光学装置及び電子機器
JP2013210407A (ja) * 2012-03-30 2013-10-10 Sharp Corp 画素回路及び表示装置
JP2014071450A (ja) * 2012-09-28 2014-04-21 Lg Display Co Ltd 有機発光表示装置及びその残像消去方法

Also Published As

Publication number Publication date
WO2015063988A1 (ja) 2015-05-07
US20160267845A1 (en) 2016-09-15
US10089932B2 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
WO2015063988A1 (ja) 表示装置の電源断方法および表示装置
US11164520B2 (en) Power off method of display device, and display device
JP6142178B2 (ja) 表示装置および駆動方法
JP5414724B2 (ja) 画像表示装置およびその駆動方法
JP4915195B2 (ja) 表示装置
JP5184625B2 (ja) 表示パネル装置及びその制御方法
CN108682399B (zh) 显示装置、像素驱动电路及其驱动方法
JP6175718B2 (ja) 駆動方法および表示装置
JP2014109703A (ja) 表示装置および駆動方法
JP6311170B2 (ja) 表示装置の電源断方法および表示装置
JPWO2011061800A1 (ja) 表示パネル装置、表示装置及びその制御方法
CN112313732A (zh) 显示设备
JPWO2013076771A1 (ja) 表示装置の駆動方法
JP5843145B2 (ja) 表示装置
JP5399521B2 (ja) 表示装置およびその駆動方法
JP2016048300A (ja) 表示装置の駆動方法及び表示装置
WO2016027425A1 (ja) 表示装置及びその駆動方法
JP2012163787A (ja) 表示装置及びその駆動方法
KR101635252B1 (ko) 유기발광 표시장치
JP2018097236A (ja) 表示装置および駆動方法
JP2008304573A (ja) 表示装置
KR20160039892A (ko) 유기발광 표시장치의 휘도 편차 보상장치 및 보상방법
JP2010026209A (ja) 表示装置
JP2008304494A (ja) 表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170704