JP2011259305A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2011259305A JP2011259305A JP2010133156A JP2010133156A JP2011259305A JP 2011259305 A JP2011259305 A JP 2011259305A JP 2010133156 A JP2010133156 A JP 2010133156A JP 2010133156 A JP2010133156 A JP 2010133156A JP 2011259305 A JP2011259305 A JP 2011259305A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- circuit
- amplification factor
- amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
Abstract
【課題】CDSによるノイズの抑圧効果を増大させつつ、信号レベルの増幅率を切り替える。
【解決手段】サンプルホールド信号変換回路4−1は、増幅率A1で増幅された各画素PCの信号から第1の基準レベルおよび第1の信号レベルをサンプリングし、各画素PCの信号成分を相関2重サンプリングにて検出し、サンプルホールド信号変換回路4−2は、増幅率A2で増幅された各画素PCの信号から第2の基準レベルおよび第2の信号レベルをサンプリングし、各画素PCの信号成分を相関2重サンプリングにて検出する。
【選択図】 図1
【解決手段】サンプルホールド信号変換回路4−1は、増幅率A1で増幅された各画素PCの信号から第1の基準レベルおよび第1の信号レベルをサンプリングし、各画素PCの信号成分を相関2重サンプリングにて検出し、サンプルホールド信号変換回路4−2は、増幅率A2で増幅された各画素PCの信号から第2の基準レベルおよび第2の信号レベルをサンプリングし、各画素PCの信号成分を相関2重サンプリングにて検出する。
【選択図】 図1
Description
本発明の実施形態は固体撮像装置に関する。
固体撮像装置では、AD変換やCDS(相関2重サンプリング)などを行う信号処理回路をカラムごとに設け、画素から読み出された信号をカラムごとに増幅する方法が知られている。
例えば、特許文献1には、イメージセンサのカラム領域部に、各画素信号の大きさを独立に検出し、この信号の大きさに対して独立にゲインを設定する機能を設ける方法が開示されている。
例えば、特許文献1には、イメージセンサのカラム領域部に、各画素信号の大きさを独立に検出し、この信号の大きさに対して独立にゲインを設定する機能を設ける方法が開示されている。
しかしながら、特許文献1に開示された方法では、CDS(相関2重サンプリング)にて検出された信号成分に対して増幅率が切り替えられる。このため、CDSに際し、基準レベルは増幅率の切り替え前の信号からサンプリングされ、信号レベルは増幅率の切り替え後の信号からサンプリングされることから、CDSによる十分なノイズの抑圧ができないという問題があった。
本発明の目的は、CDSによるノイズの抑圧効果を増大させつつ、信号レベルの増幅率を切り替えることが可能な固体撮像装置を提供することである。
実施態様の固体撮像装置によれば、画素アレイ部と、カラム増幅回路とが設けられている。画素アレイ部は、マトリックス状に画素が配置されている。カラム増幅回路は、各画素から読み出された単位画素の単位信号を少なくとも第1および第2の増幅率で増幅する画素アレイ部の端部に配置され、増幅した複数の信号を出力する。
以下、本発明の実施形態に係る固体撮像装置について図面を参照しながら説明する。
(第1実施形態)
図1は、本発明の第1実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図1において、この固体撮像装置には、光電変換した電荷を蓄積する画素PCがロウ方向およびカラム方向にマトリックス状に配置された画素アレイ部1、読み出し対象となる画素PCを垂直方向に走査する行走査回路2、画素PCから読み出された信号を増幅率A1でカラムごとに増幅するカラム増幅回路3−1、画素PCから読み出された信号を増幅率A2でカラムごとに増幅するカラム増幅回路3−2、増幅率A1で増幅された各画素PCの信号成分をCDSにて検出するサンプルホールド信号変換回路4−1、増幅率A2で増幅された各画素PCの信号成分をCDSにて検出するサンプルホールド信号変換回路4−2、サンプルホールド信号変換回路4−1のラインメモリで保存した信号を水平方向に読み出すためのカラム走査回路7−1、サンプルホールド信号変換回路4−2のラインメモリで保存した信号を水平方向に読み出すためのカラム走査回路7−2、各画素PCの読み出しや蓄積のタイミングを制御するタイミング制御回路8、サンプルホールド信号変換回路4−1に基準電圧VREF1を出力するDAコンバータ9−1およびサンプルホールド信号変換回路4−2に基準電圧VREF2を出力するDAコンバータ9−2が設けられている。なお、タイミング制御回路8には、マスタークロックMCKが入力されている。
図1は、本発明の第1実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図1において、この固体撮像装置には、光電変換した電荷を蓄積する画素PCがロウ方向およびカラム方向にマトリックス状に配置された画素アレイ部1、読み出し対象となる画素PCを垂直方向に走査する行走査回路2、画素PCから読み出された信号を増幅率A1でカラムごとに増幅するカラム増幅回路3−1、画素PCから読み出された信号を増幅率A2でカラムごとに増幅するカラム増幅回路3−2、増幅率A1で増幅された各画素PCの信号成分をCDSにて検出するサンプルホールド信号変換回路4−1、増幅率A2で増幅された各画素PCの信号成分をCDSにて検出するサンプルホールド信号変換回路4−2、サンプルホールド信号変換回路4−1のラインメモリで保存した信号を水平方向に読み出すためのカラム走査回路7−1、サンプルホールド信号変換回路4−2のラインメモリで保存した信号を水平方向に読み出すためのカラム走査回路7−2、各画素PCの読み出しや蓄積のタイミングを制御するタイミング制御回路8、サンプルホールド信号変換回路4−1に基準電圧VREF1を出力するDAコンバータ9−1およびサンプルホールド信号変換回路4−2に基準電圧VREF2を出力するDAコンバータ9−2が設けられている。なお、タイミング制御回路8には、マスタークロックMCKが入力されている。
ここで、サンプルホールド信号変換回路4−1は、増幅率A1で増幅された各画素PCの信号から第1の基準レベルおよび第1の信号レベルをサンプリングし、各画素PCの信号成分を相関2重サンプリングにて検出することができる。サンプルホールド信号変換回路4−2は、増幅率A2で増幅された各画素PCの信号から第2の基準レベルおよび第2の信号レベルをサンプリングし、各画素PCの信号成分を相関2重サンプリングにて検出することができる。
また、DAコンバータ9−1、9−2は、カラムADC回路5−1、5−2によるアップカウント時およびダウンカウウント時に三角波を基準電圧VREF1、VREF2として出力することができる。また、例えば、増幅率A1は1倍、増幅率A2は4倍に設定することができる。また、増幅率A2は4倍以外にも、2倍、8倍または16倍などであってもよい。
ここで、画素アレイ部1において、ロウ方向には画素PCの読み出し制御を行う水平制御線Hlinが設けられ、カラム方向には画素PCから読み出された信号を伝送する垂直信号線Vlinが設けられている。
また、サンプルホールド信号変換回路4−1には、増幅率A1で増幅された画素PCからの読み出し信号と基準電圧VREF1との比較結果に基づいてアップカウウントおよびダウンカウントを行うことでCDSの基準レベルと信号レベルとの差分を算出するカラムADC回路5−1およびカラムADC回路5−1のカウント値を水平画素分だけ記憶するラインメモリ6−1が設けられている。サンプルホールド信号変換回路4−2には、増幅率A2で増幅された画素PCからの読み出し信号と基準電圧VREF1との比較結果に基づいてアップカウウントおよびダウンカウントを行うことでCDSの基準レベルと信号レベルとの差分を算出するカラムADC回路5−2およびカラムADC回路5−2のカウント値を水平画素分だけ記憶するラインメモリ6−2が設けられている。
また、この固体撮像装置には、サンプルホールド信号変換回路4−1からの出力信号Vout6に増幅率A2を乗算する乗算器10、サンプルホールド信号変換回路4−2からの出力信号Vout7と参照レベルVSLとを比較するコンパレータ11およびコンパレータ11の比較結果に基づいて出力信号Vout8をL側またH側に切り替えるスイッチ12が設けられている。カラム増幅回路3−1の増幅率が1倍で無い場合は、乗算器10の増幅率A2は、出力信号Vout8の光電変換特性が光信号量に対して線形の出力信号となるように変更することができる。
そして、行走査回路2にて画素PCが垂直方向に走査されることで、ロウ方向の画素PCが選択され、その画素PCから読み出された信号は垂直信号線Vlinを介してカラム増幅回路3−1、3−2に伝送される。そして、画素PCから読み出された信号がカラム増幅回路3−1にて増幅率A1で増幅された後、サンプルホールド信号変換回路4−1に送られる。また、画素PCから読み出された信号がカラム増幅回路3−2にて増幅率A2で増幅された後、サンプルホールド信号変換回路4−2に送られる。
そして、サンプルホールド信号変換回路4−1において、増幅率A1で増幅された各画素PCの信号から第1の基準レベルおよび第1の信号レベルがサンプリングされ、第1の信号レベルと第1の基準レベルとの差分がとられることで各画素PCの信号成分がCDSにて検出され、出力信号Vout6として出力される。
ここで、カラムADC回路5−1では、増幅率A1で増幅された各画素PCの信号からサンプリングされた第1の基準レベルが基準電圧VREF1のレベルと一致するまでダウンカウント動作が行われた後、今度は増幅率A1で増幅された各画素PCの信号からサンプリングされた第1の信号レベルが基準電圧VREF1のレベルと一致するまでアップカウント動作が行われることで、CDSにて検出される信号成分がデジタル値に変換され、水平画素分だけラインメモリ6−1に保持される。
また、サンプルホールド信号変換回路4−2において、増幅率A2で増幅された各画素PCの信号から第2の基準レベルおよび第2の信号レベルがサンプリングされ、第2の信号レベルと第2の基準レベルとの差分がとられることで各画素PCの信号成分がCDSにて検出され、出力信号Vout7として出力される。
ここで、カラムADC回路5−2では、増幅率A2で増幅された各画素PCの信号からサンプリングされた第2の基準レベルが基準電圧VREF2のレベルと一致するまでダウンカウント動作が行われた後、今度は増幅率A2で増幅された各画素PCの信号からサンプリングされた第2の信号レベルが基準電圧VREF2のレベルと一致するまでアップカウント動作が行われることで、CDSにて検出される信号成分がデジタル値に変換され、水平画素分だけラインメモリ6−2に保持される。
そして、コンパレータ11において、サンプルホールド信号変換回路4−2からの出力信号Vout7は参照レベルVSLと比較され、出力信号Vout7が参照レベルVSLより小さい場合は、スイッチ12がL側に切り替えられ、出力信号Vout7が出力信号Vout8として出力される。
一方、出力信号Vout7が参照レベルVSL以上の場合、スイッチ12がH側に切り替えられる。そして、乗算器10において、サンプルホールド信号変換回路4−1からの出力信号Vout6に増幅率A2が乗算されることにより、増幅率A1で増幅された出力信号Vout6が光量に対して線形化され、増幅率A2が乗算された出力信号Vout6が出力信号Vout8として出力される。なお、参照レベルVSLは、例えば、10ビットのAD変換の時は、最大値1023レベルを設定することができる。すなわち、出力信号Vout2が飽和した1023レベルの時は、増幅率A2が乗算された出力信号Vout6を選択することができる。
ここで、増幅率A1で増幅された各画素PCの信号成分をCDSにて検出する場合、増幅率A1で増幅された各画素PCの信号から第1の基準レベルをサンプリングすることにより、増幅率A1におけるCDSによるノイズの相殺効果を高めることができる。また、増幅率A2で増幅された各画素PCの信号成分をCDSにて検出する場合、増幅率A2で増幅された各画素PCの信号から第2の基準レベルをサンプリングすることにより、増幅率A2におけるCDSによるノイズの相殺効果を高めることができる。このため、CDSによるノイズの抑圧効果を増大させつつ、信号レベルの増幅率を切り替えることが可能となり、S/N比を高めつつ、ダイナミックレンジを拡大することができる。
(第2実施形態)
図2は、本発明の第2実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図2において、この固体撮像装置には、画素アレイ部1、カラム増幅回路3−1a、3−2aおよびサンプルホールド信号変換回路4−1a、4−2aが設けられている。
図2は、本発明の第2実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図2において、この固体撮像装置には、画素アレイ部1、カラム増幅回路3−1a、3−2aおよびサンプルホールド信号変換回路4−1a、4−2aが設けられている。
画素アレイ部1には画素PCn、PCn+1が設けられ、画素PCn、PCn+1には、フォトダイオードPD、行選択トランジスタTa、増幅トランジスタTb、リセットトランジスタTcおよび読み出しトランジスタTdがそれぞれ設けられている。また、増幅トランジスタTbとリセットトランジスタTcと読み出しトランジスタTdとの接続点には検出ノードとしてフローティングディフュージョンFDが形成されている。
そして、画素PCn、PCn+1において、読み出しトランジスタTdのソースは、フォトダイオードPDに接続され、読み出しトランジスタTdのゲートには、読み出し信号READn、READn+1がそれぞれ入力される。また、リセットトランジスタTcのソースは、読み出しトランジスタTdのドレインに接続され、リセットトランジスタTcのゲートには、リセット信号RESETn、RESETn+1がそれぞれ入力され、リセットトランジスタTcのドレインは、電源電位VDDに接続されている。また、行選択トランジスタTaのゲートには、行選択信号ADRESn、ADRESn+1がそれぞれ入力され、行選択トランジスタTaのドレインは、電源電位VDDに接続されている。また、増幅トランジスタTbのソースは、垂直信号線Vlinに接続され、増幅トランジスタTbのゲートは、読み出しトランジスタTdのドレインに接続され、増幅トランジスタTbのドレインは、行選択トランジスタTaのソースに接続されている。
なお、図1の水平制御線Hlinは、読み出し信号READn、READn+1、リセット信号RESETn、RESETn+1および行選択信号ADRESn、ADRESn+1をロウごとに画素PCに伝送することができる。
また、定電流トランジスタTLのドレインは、垂直信号線Vlinに接続され、定電流トランジスタTLのゲートには、バイアス電源VTLが接続されている。なお、定電流トランジスタTLは増幅トランジスタTbとの組み合わせでソースフォロワを構成し、定電流動作をすることができる。
カラム増幅回路3−1aには、コンデンサC11、C12、オペアンプOP1およびスイッチトランジスタTsc1がカラムごとに設けられている。そして、オペアンプOP1の入力端子にはコンデンサC11を介して垂直信号線Vlinが接続され、オペアンプOP1の入力端子と出力端子との間にはコンデンサC12が接続されている。また、コンデンサC12にはスイッチトランジスタTsc1が並列に接続されている。
カラム増幅回路3−2aには、コンデンサC21、C22、オペアンプOP2およびスイッチトランジスタTsc2がカラムごとに設けられている。そして、オペアンプOP2の入力端子にはコンデンサC21を介して垂直信号線Vlinが接続され、オペアンプOP2の入力端子と出力端子との間にはコンデンサC22が接続されている。また、コンデンサC22にはスイッチトランジスタTsc2が並列に接続されている。
なお、カラム増幅回路3−1a、3−2aは、コンデンサ比で増幅率A1、A2をそれぞれ制御できるスイッチドキャパシタ型反転増幅器を用いることができる。この増幅率A1、A2は、C11/C12、C21/C22でそれぞれ算出することができる。例えば、C11=0.05pFでC12=0.05pFの時、増幅率A1は1倍が得られ、C21=0.05pFでC22=0.2pFの時、増幅率A2は4倍が得られる。
サンプルホールド信号変換回路4−1aには、コンパレータPA1、スイッチトランジスタTcp1、インバータV1、アップダウンカウンタUD1およびラインメモリLM1がカラムごとに設けられている。アップダウンカウンタUD1には論理積回路N1が設けられている。
そして、コンパレータPA1の反転入力端子にはコンデンサC13を介してオペアンプOP1の出力端子が接続され、コンパレータPA1の非反転入力端子には基準電圧VREF1が入力される。コンパレータPA1の反転入力端子と出力端子との間にはスイッチトランジスタTcp1が接続されている。コンパレータPA1の出力端子はインバータV1を介して論理積回路N1の一方の入力端子に接続され、論理積回路N1の他方の入力端子には基準クロックCKC1が入力される。アップダウンカウンタUD1の出力端子はラインメモリLM1に接続されている。
サンプルホールド信号変換回路4−2aには、コンパレータPA2、スイッチトランジスタTcp2、インバータV2、アップダウンカウンタUD2およびラインメモリLM2がカラムごとに設けられている。アップダウンカウンタUD2には論理積回路N2が設けられている。
そして、コンパレータPA2の反転入力端子にはコンデンサC23を介してオペアンプOP2の出力端子が接続され、コンパレータPA2の非反転入力端子には基準電圧VREF2が入力される。コンパレータPA2の反転入力端子と出力端子との間にはスイッチトランジスタTcp2が接続されている。コンパレータPA2の出力端子はインバータV2を介して論理積回路N2の一方の入力端子に接続され、論理積回路N2の他方の入力端子には基準クロックCKC2が入力される。アップダウンカウンタUD2の出力端子はラインメモリLM2に接続されている。
図3は、図2の固体撮像装置の1画素分の読み出し動作を示すタイミングチャートである。
図3において、行選択信号ADRESnがロウレベルの場合、行選択トランジスタTaがオフ状態となりソースフォロワ動作しないため、垂直信号線Vlinに信号は出力されない。この時、読み出し信号READnとリセット信号RESETnがハイレベルになると、読み出しトランジスタTdがオンし、フォトダイオードPDに蓄積されていた電荷がフローティングディフュージョンFDに排出される。そして、リセットトランジスタTcを介して電源VDDに排出される。
図3において、行選択信号ADRESnがロウレベルの場合、行選択トランジスタTaがオフ状態となりソースフォロワ動作しないため、垂直信号線Vlinに信号は出力されない。この時、読み出し信号READnとリセット信号RESETnがハイレベルになると、読み出しトランジスタTdがオンし、フォトダイオードPDに蓄積されていた電荷がフローティングディフュージョンFDに排出される。そして、リセットトランジスタTcを介して電源VDDに排出される。
フォトダイオードPDに蓄積されていた電荷が電源VDDに排出された後、読み出し信号READnがロウレベルになると、フォトダイオードPDでは、有効な信号電荷の蓄積が開始される。
次に、行選択信号ADRESnがハイレベルになると、画素PCの行選択トランジスタTaがオンし、増幅トランジスタTbのドレインに電源電位VDDが印加されることで、増幅トランジスタTbと定電流トランジスタTLとでソースフォロアが構成される。
そして、行選択トランジスタTaがオンの状態でリセット信号RESETnがハイレベルになると、リセットトランジスタTcがオンし、フローティングディフュージョンFDにリーク電流などで発生した余分な電荷がリセットされる。そして、フローティングディフュージョンFDの基準レベルに応じた電圧が増幅トランジスタTbのゲートにかかる。ここで、増幅トランジスタTbと定電流トランジスタTLとでソースフォロアが構成されているので、増幅トランジスタTbのゲートに印加された電圧に垂直信号線Vlinの電圧が追従し、基準レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、基準レベルの出力電圧Vout1が垂直信号線Vlinに出力されている時に、リセットパルスPsc1がスイッチトランジスタTsc1のゲートに印加されると、オペアンプOP1の入力電圧が出力電圧でクランプされ、動作点が設定される。この時、垂直信号線Vlinとの電圧の差分は、コンデンサC11に保持され、オペアンプOP1の入力電圧がゼロ設定される。
また、基準レベルの出力電圧Vout1が垂直信号線Vlinに出力されている時に、リセットパルスPcp1がスイッチトランジスタTcp1のゲートに印加されると、コンパレータPA1の反転入力端子の入力電圧が出力電圧でクランプされ、動作点が設定される。この時、オペアンプOP1からの出力電圧Vout2との電圧の差分は、コンデンサC13に保持され、コンパレータPA1の入力電圧がゼロ設定される。
また、基準レベルの出力電圧Vout1が垂直信号線Vlinに出力されている時に、リセットパルスPsc2がスイッチトランジスタTsc2のゲートに印加されると、オペアンプOP2の入力電圧が出力電圧でクランプされ、動作点が設定される。この時、垂直信号線Vlinとの電圧の差分は、コンデンサC21に保持され、オペアンプOP2の入力電圧がゼロ設定される。
また、基準レベルの出力電圧Vout1が垂直信号線Vlinに出力されている時に、リセットパルスPcp2がスイッチトランジスタTcp2のゲートに印加されると、コンパレータPA2の反転入力端子の入力電圧が出力電圧でクランプされ、動作点が設定される。この時、オペアンプOP2からの出力電圧Vout3との電圧の差分は、コンデンサC23に保持され、コンパレータPA2の入力電圧がゼロ設定される。
スイッチトランジスタTsc1がオフした後、オペアンプOP1の入力電圧が変化すると、入力電圧がゼロ電圧になるようにコンデンサC12から電圧がフィードバックされる。この結果、入力で変化した電圧がオペアンプOP1からはコンデンサ比C11/C12(=増幅率A1)で反転増幅された出力電圧Vout2が出力され、コンデンサC13を介してコンパレータPA1の反転入力端子に印加される。ただし、コンデンサC11の容量値をC11、コンデンサC12の容量値をC12とした。
スイッチトランジスタTsc2がオフした後、オペアンプOP2の入力電圧が変化すると、入力電圧がゼロ電圧になるようにコンデンサC22から電圧がフィードバックされる。この結果、入力で変化した電圧がオペアンプOP2からはコンデンサ比C21/C22(=増幅率A2)で反転増幅された出力電圧Vout3が出力され、コンデンサC23を介してコンパレータPA2の反転入力端子に印加される。ただし、コンデンサC21の容量値をC21、コンデンサC22の容量値をC22とした。
スイッチトランジスタTcp1がオフした後、基準レベルの出力電圧Vout2がコンデンサC13を介してコンパレータPA1に入力された状態で、基準電圧VREF1として三角波が与えられ、基準レベルの出力電圧Vout2と基準電圧VREF1とが比較される。そして、コンパレータPA1の出力電圧はインバータV1にて反転された後、出力電圧Vout4として論理積回路N1の一方の入力端子に入力される。
また、論理積回路N1の他方の入力端子には基準クロックCKC1が入力される。そして、基準レベルの出力電圧Vout2が基準電圧VREF1のレベルより小さい場合は、出力電圧Vout4がハイレベルとなる。このため、基準クロックCKC1が論理積回路N1を通過し、通過後の基準クロックCKCi1がアップダウンカウンタUD1にてダウンカウントされる。そして、基準レベルの出力電圧Vout2が基準電圧VREF1のレベルと一致すると、コンパレータPA1の出力電圧が立ち下がり、出力電圧Vout4がロウレベルとなる。このため、基準クロックCKC1が論理積回路N1にて遮断され、アップダウンカウンタUD1にてダウンカウントが停止されることで、基準レベルの出力電圧Vout2がデジタル値Dに変換され、増幅率A1で増幅された信号の第1の基準レベルとしてアップダウンカウンタUD1に保持される。
また、スイッチトランジスタTcp2がオフした後、基準レベルの出力電圧Vout3がコンデンサC23を介してコンパレータPA2に入力された状態で、基準電圧VREF2として三角波が与えられ、基準レベルの出力電圧Vout3と基準電圧VREF2とが比較される。そして、コンパレータPA2の出力電圧はインバータV2にて反転された後、出力電圧Vout5として論理積回路N2の一方の入力端子に入力される。
また、論理積回路N2の他方の入力端子には基準クロックCKC2が入力される。そして、基準レベルの出力電圧Vout3が基準電圧VREF2のレベルより小さい場合は、出力電圧Vout5がハイレベルとなる。このため、基準クロックCKC2が論理積回路N2を通過し、通過後の基準クロックCKCi2がアップダウンカウンタUD2にてダウンカウントされる。そして、基準レベルの出力電圧Vout3が基準電圧VREF2のレベルと一致すると、コンパレータPA2の出力電圧が立ち下がり、出力電圧Vout5がロウレベルとなる。このため、基準クロックCKC2が論理積回路N1にて遮断され、アップダウンカウンタUD2にてダウンカウントが停止されることで、基準レベルの出力電圧Vout3がデジタル値Dに変換され、増幅率A2で増幅された信号の第2の基準レベルとしてアップダウンカウンタUD2に保持される。
次に、画素PCnの行選択トランジスタTaがオンの状態で読み出し信号READnがハイレベルになると、読み出しトランジスタTdがオンし、フォトダイオードPDに蓄積されていた電荷がフローティングディフュージョンFDに転送され、フローティングディフュージョンFDの信号レベルに応じた電圧が増幅トランジスタTbのゲートにかかる。ここで、増幅トランジスタTbと定電流トランジスタTLとでソースフォロアが構成されているので、増幅トランジスタTbのゲートに印加された電圧に垂直信号線Vlinの電圧が追従し、信号レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、信号レベルの出力電圧Vout1がコンデンサC11を介してオペアンプOP1の入力端子に印加されることで、オペアンプOP1の入力電圧が変化すると、入力電圧がゼロ電圧になるようにコンデンサC12から電圧がフィードバックされる。この結果、オペアンプOP1からはコンデンサ比C11/C12(=増幅率A1)で反転増幅された信号レベルの出力電圧Vout2が出力され、コンデンサC13を介してコンパレータPA1の反転入力端子に印加される。
また、信号レベルの出力電圧Vout1がコンデンサC21を介してオペアンプOP2の入力端子に印加されることで、オペアンプOP2の入力電圧が変化すると、入力電圧がゼロ電圧になるようにコンデンサC22から電圧がフィードバックされる。この結果、オペアンプOP2からはコンデンサ比C21/C22(=増幅率A2)で反転増幅された信号レベルの出力電圧Vout3が出力され、コンデンサC23を介してコンパレータPA2の反転入力端子に印加される。
そして、信号レベルの出力電圧Vout2がコンデンサC13を介してコンパレータPA1に入力された状態で、基準電圧VREF1として三角波が与えられ、信号レベルの出力電圧Vout2と基準電圧VREF1とが比較される。そして、コンパレータPA1の出力電圧はインバータV1にて反転された後、出力電圧Vout4として論理積回路N1の一方の入力端子に入力される。
そして、信号レベルの出力電圧Vout2が基準電圧VREF1のレベルより小さい場合は、出力電圧Vout4がハイレベルとなる。このため、基準クロックCKC1が論理積回路N1を通過し、通過後の基準クロックCKCi1がアップダウンカウンタUD1にて今度はアップカウントされる。そして、信号レベルの出力電圧Vout2が基準電圧VREF1のレベルと一致すると、コンパレータPA1の出力電圧が立ち下がり、出力電圧Vout4がロウレベルとなる。このため、基準クロックCKC1が論理積回路N1にて遮断され、アップダウンカウンタUD1にてアップカウントが停止されることで、信号レベルの出力電圧Vout2と基準レベルの出力電圧Vout2との差分がデジタル値Dに変換され、ラインメモリLM1に送られる。この結果、ラインメモリLM1には、CDSにて検出された増幅率A1の信号成分として、増幅率A1で増幅された信号からサンプリングされた第1の信号レベルと第1の基準レベルとの差分が保持される。
また、信号レベルの出力電圧Vout3がコンデンサC23を介してコンパレータPA2に入力された状態で、基準電圧VREF2として三角波が与えられ、信号レベルの出力電圧Vout3と基準電圧VREF2とが比較される。そして、コンパレータPA2の出力電圧はインバータV2にて反転された後、出力電圧Vout4として論理積回路N2の一方の入力端子に入力される。
そして、信号レベルの出力電圧Vout3が基準電圧VREF2のレベルより小さい場合は、出力電圧Vout5がハイレベルとなる。このため、基準クロックCKC2が論理積回路N2を通過し、通過後の基準クロックCKCi2がアップダウンカウンタUD2にて今度はアップカウントされる。そして、信号レベルの出力電圧Vout3が基準電圧VREF2のレベルと一致すると、コンパレータPA2の出力電圧が立ち下がり、出力電圧Vout5がロウレベルとなる。このため、基準クロックCKC2が論理積回路N2にて遮断され、アップダウンカウンタUD2にてアップカウントが停止されることで、信号レベルの出力電圧Vout3と基準レベルの出力電圧Vout3との差分がデジタル値Dに変換され、ラインメモリLM2に送られる。この結果、ラインメモリLM2には、CDSにて検出された増幅率A2の信号成分として、増幅率A2で増幅された信号からサンプリングされた第2の信号レベルと第2の基準レベルとの差分が保持される。
ここで、増幅率A1の基準レベルの出力電圧Vout2に基づいてダウンカウントした後、増幅率A1の信号レベルの出力電圧Vout2に基づいてアップカウントすることにより、信号レベルの読み出し時に基準レベルが重畳されている場合においても、その基準レベル分を相殺させることができ、CDSにて増幅率A1の信号成分を効果的に検出することができる。
また、増幅率A2の基準レベルの出力電圧Vout3に基づいてダウンカウントした後、増幅率A2の信号レベルの出力電圧Vout3に基づいてアップカウントすることにより、信号レベルの読み出し時に基準レベルが重畳されている場合においても、その基準レベル分を相殺させることができ、CDSにて増幅率A2の信号成分を効果的に検出することができる。
図4は、図2の固体撮像装置のダイナミックレンジを従来例と比較して示す図である。
図4において、増幅率A1が1倍の時の出力信号Vout6は、光強度が1の時、飽和レベルの1023レベルとなる。一方、増幅率A2が4倍の時の出力信号Vout7は、光強度が0.25でAD変換の最大値1023レベルとなる。
図4において、増幅率A1が1倍の時の出力信号Vout6は、光強度が1の時、飽和レベルの1023レベルとなる。一方、増幅率A2が4倍の時の出力信号Vout7は、光強度が0.25でAD変換の最大値1023レベルとなる。
出力信号Vout6、Vout7を合成した出力信号Vout8は、光強度0.25までは出力信号Vout7となり、光強度0.25以上は、出力信号Vout6を4倍した信号になる。
このため、出力信号Vout8は、最大で4095レベルの光強度に対して線形の信号となる。ノイズが目立つ低照度領域(光強度0.25以下)は、カラム増幅回路3-2aで信号を4倍に増幅することで、カラムADC回路5−2の回路ノイズを1/4にした高S/Nの信号を得ることができる。なお、増幅率を変えることで低照度レベルを変えることができる。出力信号Vout8は、AD変換の12ビット相当の信号が得られる。さらに、低照度領域では高S/Nの信号を得ることができ、低照度のノイズを低減することで、ダイナミックレンジを拡大することができる。さらに、出力信号Vout8は光量に対して線形化することで、増幅率を切り替えた場合においても、後段の回路構成を変更することなく、後段の信号処理を行わせることができる。
(第3実施形態)
図5は、本発明の第3実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図5において、この固体撮像装置では、図2のカラム増幅回路3−1a、3−2aの代わりにカラム増幅回路3−1b、3−2bが設けられている。
図5は、本発明の第3実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図5において、この固体撮像装置では、図2のカラム増幅回路3−1a、3−2aの代わりにカラム増幅回路3−1b、3−2bが設けられている。
カラム増幅回路3−1bには、増幅トランジスタTf1および負荷トランジスタTe1がカラムごとに設けられている。増幅トランジスタTf1のソースは、垂直信号線Vlinに接続され、増幅トランジスタTf1のゲートは、バイアス電源Vg1に接続され、増幅トランジスタTf1のドレインは、負荷トランジスタTe1のソースに接続されている。負荷トランジスタTe1のドレインは、電源電位VDDに接続され、負荷トランジスタTe1のゲートは、スイッチSWsf1に接続されている。
ここで、増幅トランジスタTb、Tf1、行選択トランジスタTa、負荷トランジスタTe1および定電流トランジスタTLにて差動増幅回路が構成されている。また、スイッチSWsf1は、負荷トランジスタTe1のゲートの接続先を電源電位VDDとグランド電位との間で切り替えることができる。
カラム増幅回路3−2bには、増幅トランジスタTf2および負荷トランジスタTe2がカラムごとに設けられている。増幅トランジスタTf2のソースは、垂直信号線Vlinに接続され、増幅トランジスタTf2のゲートは、バイアス電源Vg2に接続され、増幅トランジスタTf2のドレインは、負荷トランジスタTe2のソースに接続されている。負荷トランジスタTe2のドレインは、電源電位VDDに接続され、負荷トランジスタTe2のゲートは、スイッチSWsf2に接続されている。
ここで、増幅トランジスタTb、Tf2、行選択トランジスタTa、負荷トランジスタTe2および定電流トランジスタTLにて差動増幅回路が構成されている。また、スイッチSWsf2は、負荷トランジスタTe2のゲートの接続先を電源電位VDDとグランド電位との間で切り替えることができる。
そして、スイッチSWsf1がH側に切り替えられると、負荷トランジスタTe1のゲート電位が電源電位VDDに設定され、増幅トランジスタTb、Tf1にて差動動作ができるようにされる。一方、スイッチSWsf1がL側に切り替えられると、負荷トランジスタTe1がオフし、出力電圧Vout1が増幅トランジスタTf1を介して出力電圧Vout2として出力される。
また、スイッチSWsf2がH側に切り替えられると、負荷トランジスタTe2のゲート電位が電源電位VDDに設定され、増幅トランジスタTb、Tf2にて差動動作ができるようにされる。一方、スイッチSWsf2がL側に切り替えられると、負荷トランジスタTe2がオフし、出力電圧Vout2が増幅トランジスタTf2を介して出力電圧Vout3として出力される。
図6は、図5の固体撮像装置の1画素分の読み出し動作を示すタイミングチャートである。
図6において、行選択信号ADRESnがハイレベルになると、画素PCの行選択トランジスタTaがオンし、増幅トランジスタTbのドレインに電源電位VDDが印加されることで、増幅トランジスタTbと定電流トランジスタTLとでソースフォロアが構成される。
図6において、行選択信号ADRESnがハイレベルになると、画素PCの行選択トランジスタTaがオンし、増幅トランジスタTbのドレインに電源電位VDDが印加されることで、増幅トランジスタTbと定電流トランジスタTLとでソースフォロアが構成される。
そして、行選択トランジスタTaがオンの状態でリセット信号RESETnがハイレベルになると、リセットトランジスタTcがオンし、フローティングディフュージョンFDの基準レベルに応じた電圧が増幅トランジスタTbのゲートにかかる。ここで、増幅トランジスタTbと定電流トランジスタTLとでソースフォロアが構成されているので、増幅トランジスタTbのゲートに印加された電圧に垂直信号線Vlinの電圧が追従し、基準レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、スイッチSWsf1がH側に切り替えられた状態で基準レベルの出力電圧Vout1が増幅トランジスタTf1のソースに印加されることで、増幅トランジスタTf1のドレインから基準レベルの出力電圧Vout2が出力される。ここで、増幅トランジスタTbのゲートに入力された信号は出力電圧Vout2と極性が同一となり、増幅トランジスタTf1のゲートに入力された信号は出力電圧Vout2と極性が反対になる。
また、負荷トランジスタTe1のゲートは電源電位VDDに接続されているため、負荷トランジスタTe1は抵抗として動作し、画素PCnから信号を読み出す時は行選択トランジスタTaがオンしているため、行選択トランジスタTaのゲートは電源電位VDDに接続されているのと等価になり、行選択トランジスタTaは抵抗として動作する。定電流トランジスタTLは、そのトランジスタサイズとゲート電圧で決まる定電流を流す動作を行う。
このため、定電流トランジスタTLに流れる電流は、増幅トランジスタTbのソース電流と増幅トランジスタTf1のソース電流との和になり、増幅トランジスタTbのソース電流が増加すれば、増幅トランジスタTf1のソース電流は減少し、増幅トランジスタTbのソース電流が減少すれば、増幅トランジスタTf1のソース電流は増加する。このため、増幅トランジスタTbと増幅トランジスタTf1とで差動対が構成され、カラム増幅回路3−1bは差動動作を行うことができる。
増幅トランジスタTf1および負荷トランジスタTe1のトランジスタサイズを変更することで、カラム増幅回路3−1bの増幅率A1を1以下にしたり、1以上にしたりすることができる。例えば、負荷トランジスタTe1の抵抗値を増幅トランジスタTf1の抵抗値より大きくすることにより、増幅率A1を大きくすることができる。
この基準レベルの信号が垂直信号線Vlinに出力されている時に、スイッチトランジスタTcp1のゲートにリセットパルスPcp1が入力されると、コンパレータPA1の入力電圧が出力電圧でクランプされ、動作点が設定される。
その後、基準レベルの出力電圧Vout2がコンデンサC13を介してコンパレータPA1に入力された状態で、基準電圧VREF1として三角波が与えられ、基準レベルの出力電圧Vout2と基準電圧VREF1とが比較される。そして、基準レベルの出力電圧Vout2が基準電圧VREF1のレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUD1がダウンカウントすることで、基準レベルの出力電圧Vout2がデジタル値Dに変換され、増幅率A1で増幅された信号の第1の基準レベルとしてアップダウンカウンタUD1に保持される。
また、スイッチSWsf2がH側に切り替えられた状態で基準レベルの出力電圧Vout1が増幅トランジスタTf2のソースに印加されることで、増幅トランジスタTf2のドレインから基準レベルの出力電圧Vout3が出力される。ここで、増幅トランジスタTbのゲートに入力された信号は出力電圧Vout3と極性が同一となり、増幅トランジスタTf2のゲートに入力された信号は出力電圧Vout3と極性が反対になる。
また、負荷トランジスタTe2のゲートは電源電位VDDに接続されているため、負荷トランジスタTe2は抵抗として動作し、画素PCnから信号を読み出す時は行選択トランジスタTaがオンしているため、行選択トランジスタTaのゲートは電源電位VDDに接続されているのと等価になり、行選択トランジスタTaは抵抗として動作する。
このため、定電流トランジスタTLに流れる電流は、増幅トランジスタTbのソース電流と増幅トランジスタTf2のソース電流との和になり、増幅トランジスタTbのソース電流が増加すれば、増幅トランジスタTf2のソース電流は減少し、増幅トランジスタTbのソース電流が減少すれば、増幅トランジスタTf2のソース電流は増加する。このため、増幅トランジスタTbと増幅トランジスタTf2とで差動対が構成され、カラム増幅回路3−2bは差動動作を行うことができる。
増幅トランジスタTf2および負荷トランジスタTe2のトランジスタサイズを変更することで、カラム増幅回路3−2bの増幅率A2を1以下にしたり、1以上にしたりすることができる。例えば、負荷トランジスタTe2の抵抗値を増幅トランジスタTf2の抵抗値より大きくすることにより、増幅率A2を大きくすることができる。
この基準レベルの信号が垂直信号線Vlinに出力されている時に、スイッチトランジスタTcp2のゲートにリセットパルスPcp2が入力されると、コンパレータPA2の入力電圧が出力電圧でクランプされ、動作点が設定される。
その後、基準レベルの出力電圧Vout3がコンデンサC23を介してコンパレータPA2に入力された状態で、基準電圧VREF2として三角波が与えられ、基準レベルの出力電圧Vout3と基準電圧VREF2とが比較される。そして、基準レベルの出力電圧Vout3が基準電圧VREF2のレベルと一致するまで出力電圧Vout5のハイレベルが維持され、出力電圧Vout5がロウレベルに反転するまでアップダウンカウンタUD2がダウンカウントすることで、基準レベルの出力電圧Vout3がデジタル値Dに変換され、増幅率A2で増幅された信号の第2の基準レベルとしてアップダウンカウンタUD2に保持される。
次に、画素PCnの行選択トランジスタTaがオンの状態で読み出し信号READnがハイレベルになると、読み出しトランジスタTdがオンし、フォトダイオードPDに蓄積されていた電荷がフローティングディフュージョンFDに転送され、フローティングディフュージョンFDの信号レベルに応じた電圧が増幅トランジスタTbのゲートにかかる。ここで、増幅トランジスタTbと定電流トランジスタTLとでソースフォロアが構成されているので、増幅トランジスタTbのゲートに印加された電圧に垂直信号線Vlinの電圧が追従し、信号レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、信号レベルの出力電圧Vout1が増幅トランジスタTf1のソースに印加されることで、増幅トランジスタTf1のドレインから信号レベルの出力電圧Vout2が出力される。
その後、信号レベルの出力電圧Vout2がコンデンサC13を介してコンパレータPA1に入力された状態で、基準電圧VREF1として三角波が与えられ、信号レベルの出力電圧Vout2と基準電圧VREF1とが比較される。そして、信号レベルの出力電圧Vout2のレベルが基準電圧VREF1のレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまで今度はアップダウンカウンタUD1がアップカウントすることで、信号レベルの出力電圧Vout2と基準レベルの出力電圧Vout2との差分がデジタル値Dに変換され、ラインメモリLM1に送られる。この結果、ラインメモリLM1には、CDSにて検出された増幅率A1の信号成分として、増幅率A1で増幅された信号からサンプリングされた第1の信号レベルと第1の基準レベルとの差分が保持される。
また、信号レベルの出力電圧Vout3がコンデンサC23を介してコンパレータPA2に入力された状態で、基準電圧VREF2として三角波が与えられ、信号レベルの出力電圧Vout3と基準電圧VREF2とが比較される。そして、信号レベルの出力電圧Vout3のレベルが基準電圧VREF2のレベルと一致するまで出力電圧Vout5のハイレベルが維持され、出力電圧Vout5がロウレベルに反転するまで今度はアップダウンカウンタUD2がアップカウントすることで、信号レベルの出力電圧Vout3と基準レベルの出力電圧Vout3との差分がデジタル値Dに変換され、ラインメモリLM2に送られる。この結果、ラインメモリLM2には、CDSにて検出された増幅率A2の信号成分として、増幅率A2で増幅された信号からサンプリングされた第2の信号レベルと第2の基準レベルとの差分が保持される。
ここで、増幅率A1の基準レベルの出力電圧Vout2に基づいてダウンカウントした後、増幅率A1の信号レベルの出力電圧Vout2に基づいてアップカウントすることにより、信号レベルの読み出し時に基準レベルが重畳されている場合においても、その基準レベル分を相殺させることができ、CDSにて増幅率A1の信号成分を効果的に検出することができる。
また、増幅率A2の基準レベルの出力電圧Vout3に基づいてダウンカウントした後、増幅率A2の信号レベルの出力電圧Vout3に基づいてアップカウントすることにより、信号レベルの読み出し時に基準レベルが重畳されている場合においても、その基準レベル分を相殺させることができ、CDSにて増幅率A2の信号成分を効果的に検出することができる。
また、カラム増幅回路3−1b、3−2bにて差動増幅回路をそれぞれ構成することにより、増幅率A1、A2をそれぞれ調整するためにコンデンサを用いる必要がなくなり、図2のカラム増幅回路3−1a、3−2aとしてスイッチドキャパシタ型増幅回路を用いた場合に比べて面積を縮小することができる。
また、カラム増幅回路3−1b、3−2bにて差動増幅回路をそれぞれ構成することにより、カラム増幅回路3−1b、3−2bのバイアス電流として定電流トランジスタTLに流れる電流を用いることができ、増幅トランジスタTbおよび定電流トランジスタTLにて構成されるソースフォロア回路と独立にカラム増幅回路3−1b、3−2bのバイアス電流を設定する必要がなくなることから、消費電力を低減することができる。
また、カラム増幅回路3−1b、3−2bにて差動増幅回路をそれぞれ構成することにより、差動入力の同相成分を相殺させることが可能となり、各カラムのS/N比を向上させることが可能となる。
なお、増幅率A2が増幅率A1より大きいものとすると、増幅率A1の基準レベルのサンプリング→増幅率A2の基準レベルのサンプリング→増幅率A2の信号レベルのサンプリング→増幅率A1の信号レベルのサンプリングという順序で行い、増幅率A2の基準レベルのサンプリングと増幅率A2の信号レベルのサンプリングとは連続して行うことが好ましい。
これにより、増幅率A1の基準レベルのサンプリング→増幅率A2の基準レベルのサンプリング→増幅率A1の信号レベルのサンプリング→増幅率A2の信号レベルのサンプリングという順序で行った場合に比べて、信号レベルの小さな信号についてのデジタルCDS時間TDを短くすることができる。このため、信号レベルの小さな信号についての1/fノイズやRTSノイズを減少させることができ、画質を向上させることができる。
(第4実施形態)
図7は、本発明の第4実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図7において、この固体撮像装置では、図1のカラム増幅回路3−1、3−2、サンプルホールド信号変換回路4−1、4−2、カラム走査回路7−1、7−2およびDAコンバータ9−1、9−2の代わりにカラム増幅回路3、サンプルホールド信号変換回路4、カラム走査回路7およびDAコンバータ9が設けられている。また、この固体撮像装置には、各画素PCnの信号成分に対する黒レベルを調整する減算器13を設けるようにしてもよい。
図7は、本発明の第4実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図7において、この固体撮像装置では、図1のカラム増幅回路3−1、3−2、サンプルホールド信号変換回路4−1、4−2、カラム走査回路7−1、7−2およびDAコンバータ9−1、9−2の代わりにカラム増幅回路3、サンプルホールド信号変換回路4、カラム走査回路7およびDAコンバータ9が設けられている。また、この固体撮像装置には、各画素PCnの信号成分に対する黒レベルを調整する減算器13を設けるようにしてもよい。
カラム増幅回路3は、各画素PCから読み出された信号を増幅率A1、A2を切り替えてカラムごとに増幅することができる。サンプルホールド信号変換回路4は、増幅率A1、A2で増幅された各画素PCの信号成分をCDSにて検出することができる。カラム走査回路7は、サンプルホールド信号変換回路4のラインメモリ6−1、6−2で保存したした信号を読み出すために水平方向に走査することができる。DAコンバータ9は、サンプルホールド信号変換回路4に基準電圧VREFを出力することができる。
なお、サンプルホールド信号変換回路4は、増幅率A1で増幅された各画素PCの信号から第1の基準レベルおよび第1の信号レベルをサンプリングし、各画素PCの信号成分を相関2重サンプリングにて検出することができる。また、サンプルホールド信号変換回路4は、増幅率A2で増幅された各画素PCの信号から第2の基準レベルおよび第2の信号レベルをサンプリングし、各画素PCの信号成分を相関2重サンプリングにて検出することができる。
また、サンプルホールド信号変換回路4には、増幅率A1、A2で増幅された画素PCからの読み出し信号と基準電圧VREFとの比較結果に基づいてアップカウウントおよびダウンカウントを行うことでCDSの基準レベルと信号レベルとの差分を算出するカラムADC回路5、増幅率A1で増幅された信号についてのカラムADC回路5のカウント値を水平画素分だけ記憶するラインメモリ6−1、増幅率A2で増幅された信号についてのカラムADC回路5のカウント値を水平画素分だけ記憶するラインメモリ6−2が設けられている。
そして、行走査回路2にて画素PCが垂直方向に走査されることで、ロウ方向の画素PCが選択され、その画素PCから読み出された信号は垂直信号線Vlinを介してカラム増幅回路3に伝送される。そして、画素PCから読み出された信号がカラム増幅回路3にて増幅率A1、A2で増幅された後、サンプルホールド信号変換回路4に送られる。
そして、サンプルホールド信号変換回路4において、増幅率A1で増幅された各画素PCの信号から第1の基準レベルおよび第1の信号レベルがサンプリングされ、第1の信号レベルと第1の基準レベルとの差分がとられることで各画素PCの信号成分がCDSにて検出され、出力信号Vout6として出力される。
また、サンプルホールド信号変換回路4において、増幅率A2で増幅された各画素PCの信号から第2の基準レベルおよび第2の信号レベルがサンプリングされ、第2の信号レベルと第2の基準レベルとの差分がとられることで各画素PCの信号成分がCDSにて検出され、出力信号Vout7として出力される。
ここで、カラムADC回路5では、増幅率A1で増幅された各画素PCの信号からサンプリングされた第1の基準レベルが基準電圧VREFのレベルと一致するまでダウンカウント動作が行われた後、今度は増幅率A1で増幅された各画素PCの信号からサンプリングされた第1の信号レベルが基準電圧VREFのレベルと一致するまでアップカウント動作が行われることで、CDSにて検出される増幅率A1の信号成分がデジタル値に変換され、水平画素分だけラインメモリ6−1に保持される。
また、カラムADC回路5では、増幅率A2で増幅された各画素PCの信号からサンプリングされた第2の基準レベルが基準電圧VREFのレベルと一致するまでダウンカウント動作が行われた後、今度は増幅率A2で増幅された各画素PCの信号からサンプリングされた第2の信号レベルが基準電圧VREFのレベルと一致するまでアップカウント動作が行われることで、CDSにて検出される増幅率A2の信号成分がデジタル値に変換され、水平画素分だけラインメモリ6−2に保持される。
また、減算器13において、必要に応じて出力信号Vout6から黒レベルSBが減算されることで、出力信号Vout6の黒レベルが調整され、乗算器10に出力される。
ここで、サンプルホールド信号変換回路4にて増幅率A1、A2ごとに基準レベルをサンプリングさせることにより、増幅率A1、A2が切り替えられる場合においても、CDSにてノイズを効果的に抑圧させることができる。
また、カラム増幅回路3にて増幅率A1、A2を切り替えられるようにすることにより、図1のカラム増幅回路3−1、3−2およびサンプルホールド信号変換回路4−1、4−2を増幅率A1、A2ごとに設ける必要がなくなり、回路規模の増大を抑制することができる。
(第5実施形態)
図8は、本発明の第5実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図8において、この固体撮像装置では、図2のカラム増幅回路3−1a、3−2aおよびサンプルホールド信号変換回路4−1a、4−2aの代わりにカラム増幅回路3aおよびサンプルホールド信号変換回路4aが設けられている。
図8は、本発明の第5実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図8において、この固体撮像装置では、図2のカラム増幅回路3−1a、3−2aおよびサンプルホールド信号変換回路4−1a、4−2aの代わりにカラム増幅回路3aおよびサンプルホールド信号変換回路4aが設けられている。
カラム増幅回路3aには、コンデンサC1、C2−1、C2−2、C3、オペアンプOP、インバータV4およびスイッチトランジスタTsc1−1、Tsc2−1がカラムごとに設けられている。そして、オペアンプOPの入力端子にはコンデンサC1を介して垂直信号線Vlinが接続され、オペアンプOPの入力端子と出力端子との間にはコンデンサC2−1が接続されている。また、コンデンサC2−1にはスイッチトランジスタTsc1−1が並列に接続されている。また、コンデンサC2−1にはスイッチトランジスタTsc2−1とコンデンサC2−2との直列回路が並列に接続されている。また、スイッチトランジスタTsc1−1のゲートには、リセットパルスPscが入力され、スイッチトランジスタTsc2−1のゲートには、インバータV4を介して切替信号SET−Aが入力される。
なお、カラム増幅回路3aでは、スイッチトランジスタTsc2−1をオン/オフすることで増幅率A1、A2を切り替えることができる。例えば、スイッチトランジスタTsc2−1をオンした場合、カラム増幅回路3aの増幅率A1はC1/(C2−1+C2−2)で与えられる。また、スイッチトランジスタTsc2−1をオフした場合、カラム増幅回路3aの増幅率A2はC1/C2−1で与えられる。ただし、コンデンサC1の容量値をC1、コンデンサC2−1の容量値をC2−1、コンデンサC2−2の容量値をC2−2とした。
サンプルホールド信号変換回路4aには、コンパレータPA、スイッチトランジスタTcp、インバータV、スイッチSW1、アップダウンカウンタUD1、UD2およびラインメモリLM1、LM2がカラムごとに設けられている。
そして、コンパレータPAの反転入力端子にはコンデンサC3を介してオペアンプOPの出力端子が接続され、コンパレータPAの非反転入力端子には基準電圧VREFが入力される。コンパレータPAの反転入力端子と出力端子との間にはスイッチトランジスタTcpが接続されている。コンパレータPAの出力端子はインバータVを介してスイッチSW1に接続され、スイッチSW1のL側はアップダウンカウンタUD1に接続され、スイッチSW1のH側はアップダウンカウンタUD2に接続されている。
図9は、図8の固体撮像装置の1画素分の読み出し動作を示すタイミングチャートである。
図9において、切替信号SET−Aがロウレベルに設定されている場合、切替信号SET−AはインバータV4にて反転されることでハイレベルになり、スイッチトランジスタTsc2−1がオンされることで、カラム増幅回路3aの増幅率はA1に設定される。また、切替信号SET−Aがロウレベルに設定されている場合、スイッチSW1がL側に切り替えられる。
図9において、切替信号SET−Aがロウレベルに設定されている場合、切替信号SET−AはインバータV4にて反転されることでハイレベルになり、スイッチトランジスタTsc2−1がオンされることで、カラム増幅回路3aの増幅率はA1に設定される。また、切替信号SET−Aがロウレベルに設定されている場合、スイッチSW1がL側に切り替えられる。
そして、行選択信号ADRESnがハイレベルになると、画素PCnの行選択トランジスタTaがオンし、増幅トランジスタTbのドレインに電源電位VDDが印加されることで、増幅トランジスタTbと定電流トランジスタTLとでソースフォロアが構成される。
そして、行選択トランジスタTaがオンの状態でリセット信号RESETnがハイレベルになると、リセットトランジスタTcがオンし、フローティングディフュージョンFDの基準レベルに応じた電圧が増幅トランジスタTbのゲートにかかることで、基準レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、基準レベルの出力電圧Vout1が垂直信号線Vlinに出力されている時に、リセットパルスPscがスイッチトランジスタTsc1−1のゲートに印加されると、オペアンプOPの入力電圧が出力電圧でクランプされ、動作点が設定される。この時、垂直信号線Vlinとの電圧の差分は、コンデンサC1に保持され、オペアンプOPの入力電圧がゼロ設定される。
また、基準レベルの出力電圧Vout1が垂直信号線Vlinに出力されている時に、リセットパルスPcpがスイッチトランジスタTcpのゲートに印加されると、コンパレータPAの反転入力端子の入力電圧が出力電圧でクランプされ、動作点が設定される。この時、オペアンプOPからの出力電圧Vout2との電圧の差分は、コンデンサC3に保持され、コンパレータPAの入力電圧がゼロ設定される。
スイッチトランジスタTsc1−1がオフした後、オペアンプOPの入力電圧が変化すると、入力電圧がゼロ電圧になるようにコンデンサC2−1、C2−2から電圧がフィードバックされる。この結果、入力で変化した電圧がオペアンプOPからは増幅率A1で反転増幅された出力電圧Vout2が出力され、コンデンサC3を介してコンパレータPAの反転入力端子に印加される。
スイッチトランジスタTcpがオフした後、増幅率A1の基準レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A1の基準レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4としてスイッチSW1を介してアップダウンカウンタUD1に入力される。
そして、増幅率A1の基準レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUD1がダウンカウントすることで、増幅率A1の基準レベルの出力電圧Vout2がデジタル値Dに変換され、増幅率A1で増幅された信号の第1の基準レベルとしてアップダウンカウンタUD1に保持される。
次に、切替信号SET−Aがハイレベルに遷移すると、切替信号SET−AはインバータV4にて反転されることでロウレベルになり、スイッチトランジスタTsc2−1がオフされることで、カラム増幅回路3aの増幅率はA2に設定される。また、切替信号SET−Aがハイレベルに設定されている場合、スイッチSW1がH側に切り替えられる。
そして、切替信号SET−Aがハイレベルに遷移した後、オペアンプOPの入力電圧が変化すると、入力電圧がゼロ電圧になるようにコンデンサC2−1から電圧がフィードバックされる。この結果、入力で変化した電圧がオペアンプOPからは増幅率A2で反転増幅された基準レベルの出力電圧Vout2が出力され、コンデンサC3を介してコンパレータPAの反転入力端子に印加される。
そして、増幅率A2の基準レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A2の基準レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4としてスイッチSW1を介してアップダウンカウンタUD2に入力される。
そして、増幅率A2の基準レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUD2がダウンカウントすることで、増幅率A2の基準レベルの出力電圧Vout2がデジタル値Dに変換され、増幅率A2で増幅された信号の第2の基準レベルとしてアップダウンカウンタUD2に保持される。
次に、画素PCnの行選択トランジスタTaがオンの状態で読み出し信号READnがハイレベルになると、読み出しトランジスタTdがオンし、フォトダイオードPDに蓄積されていた電荷がフローティングディフュージョンFDに転送される。そして、フローティングディフュージョンFDの信号レベルに応じた電圧が増幅トランジスタTbのゲートにかかることで、信号レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、信号レベルの出力電圧Vout1がコンデンサC1を介してオペアンプOPの入力端子に印加されることで、オペアンプOPの入力電圧が変化すると、入力電圧がゼロ電圧になるようにコンデンサC2−1から電圧がフィードバックされる。この結果、オペアンプOPからは増幅率A2で反転増幅された信号レベルの出力電圧Vout2が出力され、コンデンサC3を介してコンパレータPAの反転入力端子に印加される。
そして、増幅率A2の信号レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A2の信号レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4としてスイッチSW1を介してアップダウンカウンタUD2に入力される。
そして、増幅率A2の信号レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまで今度はアップダウンカウンタUD2がアップカウントすることで、増幅率A2の信号レベルの出力電圧Vout2と基準レベルの出力電圧Vout2との差分がデジタル値Dに変換され、ラインメモリLM2に送られる。この結果、ラインメモリLM2には、CDSにて検出された増幅率A2の信号成分として、増幅率A2で増幅された信号からサンプリングされた第2の信号レベルと第2の基準レベルとの差分が保持される。
次に、切替信号SET−Aがロウレベルに遷移すると、切替信号SET−AはインバータV4にて反転されることでハイレベルになり、スイッチトランジスタTsc2−1がオンされることで、カラム増幅回路3aの増幅率はA1に設定される。また、切替信号SET−Aがロウレベルに遷移すると、スイッチSW1がL側に切り替えられる。
そして、増幅率A1の信号レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A1の信号レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4としてスイッチSW1を介してアップダウンカウンタUD1に入力される。
そして、増幅率A1の信号レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまで今度はアップダウンカウンタUD1がアップカウントすることで、増幅率A1の信号レベルの出力電圧Vout2と基準レベルの出力電圧Vout2との差分がデジタル値Dに変換され、ラインメモリLM1に送られる。この結果、ラインメモリLM1には、CDSにて検出された増幅率A1の信号成分として、増幅率A1で増幅された信号からサンプリングされた第1の信号レベルと第1の基準レベルとの差分が保持される。
ここで、画素PCnから読み出された信号の増幅率の切替前に第1の基準レベルと第1の信号レベルをサンプリングし、画素PCnから読み出された信号の増幅率の切替後に第2の基準レベルと第2の信号レベルをサンプリングすることにより、画素PCnから読み出された信号の増幅率が切り替えられた場合においても、その増幅率に応じた基準レベル分を相殺させることができ、CDSによるノイズの抑圧効果を増大させることができる。
なお、この第5実施形態では、増幅率A1の信号成分および増幅率A2の信号成分の双方とも黒レベルがキャンセルされるため、図7の減算器13による黒レベルの調整は不要である。
(第6実施形態)
図10は、本発明の第6実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図10において、この固体撮像装置では、図8のカラム増幅回路3aおよびサンプルホールド信号変換回路4aの代わりにカラム増幅回路3bおよびサンプルホールド信号変換回路4bが設けられている。
図10は、本発明の第6実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図10において、この固体撮像装置では、図8のカラム増幅回路3aおよびサンプルホールド信号変換回路4aの代わりにカラム増幅回路3bおよびサンプルホールド信号変換回路4bが設けられている。
カラム増幅回路3bには、カラム増幅回路3−1b´、3−2b´、スイッチSW2およびインバータV3が設けられている。ここで、カラム増幅回路3−1b´の増幅率はA1に設定され、カラム増幅回路3b−2´の増幅率はA2に設定されている。
カラム増幅回路3−1b´には、増幅トランジスタTf1および負荷トランジスタTe1がカラムごとに設けられている。増幅トランジスタTf1のソースは、垂直信号線Vlinに接続され、増幅トランジスタTf1のドレインは、負荷トランジスタTe1のソースに接続されている。増幅トランジスタTf1のゲートは、コンデンサC31を介して接地されるとともに、スイッチトランジスタTcp11を介してコンパレータPA3の出力端子に接続されている。負荷トランジスタTe1のドレインは、電源電位VDDに接続され、負荷トランジスタTe1のゲートは、スイッチSWsf1に接続されている。
カラム増幅回路3−2b´には、増幅トランジスタTf2および負荷トランジスタTe2がカラムごとに設けられている。増幅トランジスタTf2のソースは、垂直信号線Vlinに接続され、増幅トランジスタTf2のドレインは、負荷トランジスタTe2のソースに接続されている。増幅トランジスタTf2のゲートは、コンデンサC32を介して接地されるとともに、スイッチトランジスタTcp12を介してコンパレータPA3の出力端子に接続されている。負荷トランジスタTe2のドレインは、電源電位VDDに接続され、負荷トランジスタTe2のゲートは、スイッチSWsf2に接続されている。
また、スイッチSWsf1は切替信号SET−AをインバータV3にて反転させた信号にて切り替えられ、スイッチSWsf2は切替信号SET−Aにて切り替えられる。スイッチSW2のL側は増幅トランジスタTf1のドレインに接続され、スイッチSW2のH側は増幅トランジスタTf2のドレインに接続されている。スイッチトランジスタTcp11のゲートにはリセットパルスPcp1が入力され、スイッチトランジスタTcp12のゲートにはリセットパルスPcp2が入力される。
サンプルホールド信号変換回路4bには、図8のサンプルホールド信号変換回路4aのコンパレータPA、スイッチトランジスタTcpおよびインバータVの代わりにコンパレータPA3が設けられている。
ここで、コンパレータPA3の非反転入力端子はスイッチSW2に接続され、コンパレータPA3の反転入力端子には基準電圧VREFが入力され、コンパレータPA3の出力端子はスイッチSW1に接続されている。
図11は、図10の固体撮像装置の1画素分の読み出し動作を示すタイミングチャートである。
図11において、切替信号SET−Aがロウレベルに設定されている場合、スイッチSWsf2がL側に切り替えられるとともに、切替信号SET−AはインバータV3にて反転されることでハイレベルになり、スイッチSWsf1がH側に切り替えられる。また、切替信号SET−Aがロウレベルに設定されている場合、スイッチSW1、SW2がL側に切り替えられる。
図11において、切替信号SET−Aがロウレベルに設定されている場合、スイッチSWsf2がL側に切り替えられるとともに、切替信号SET−AはインバータV3にて反転されることでハイレベルになり、スイッチSWsf1がH側に切り替えられる。また、切替信号SET−Aがロウレベルに設定されている場合、スイッチSW1、SW2がL側に切り替えられる。
そして、行選択信号ADRESnがハイレベルになると、画素PCの行選択トランジスタTaがオンし、増幅トランジスタTbのドレインに電源電位VDDが印加されることで、増幅トランジスタTbと定電流トランジスタTLとでソースフォロアが構成される。
そして、行選択トランジスタTaがオンの状態でリセット信号RESETnがハイレベルになると、リセットトランジスタTcがオンし、フローティングディフュージョンFDの基準レベルに応じた電圧が増幅トランジスタTbのゲートにかかることで、基準レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、スイッチSWsf1がH側に切り替えられた状態で基準レベルの出力電圧Vout1が増幅トランジスタTf1のソースに印加されることで、増幅トランジスタTf1のドレインから増幅率A1の基準レベルの出力電圧Vout2が出力される。
この基準レベルの信号が垂直信号線Vlinに出力されている時に、スイッチトランジスタTcp11のゲートにリセットパルスPcp1が入力されると、コンパレータPA3の出力電圧Vout4がコンデンサC31に保持され、増幅トランジスタTf1のゲートに印加されることでバイアス電圧が与えられる。
次に、切替信号SET−Aがハイレベルに遷移すると、スイッチSWsf2がH側に切り替えられるとともに、切替信号SET−AはインバータV3にて反転されることでロウレベルになり、スイッチSWsf1がL側に切り替えられる。また、切替信号SET−Aがハイレベルに遷移すると、スイッチSW1、SW2がH側に切り替えられる。
そして、スイッチSWsf2がH側に切り替えられた状態で基準レベルの出力電圧Vout1が増幅トランジスタTf2のソースに印加されることで、増幅トランジスタTf2のドレインから増幅率A2の基準レベルの出力電圧Vout3が出力される。
この基準レベルの信号が垂直信号線Vlinに出力されている時に、スイッチトランジスタTcp12のゲートにリセットパルスPcp2が入力されると、コンパレータPA3の出力電圧Vout4がコンデンサC32に保持され、増幅トランジスタTf2のゲートに印加されることでバイアス電圧が与えられる。
次に、切替信号SET−Aがロウレベルに遷移すると、スイッチSWsf2がL側に切り替えられるとともに、切替信号SET−AはインバータV3にて反転されることでハイレベルになり、スイッチSWsf1がH側に切り替えられる。また、切替信号SET−Aがロウレベルに遷移すると、スイッチSW1、SW2がL側に切り替えられる。
その後、増幅率A1の基準レベルの出力電圧Vout2がスイッチSW2を介してコンパレータPA3に入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A1の基準レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、増幅率A1の基準レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUD1がダウンカウントすることで、増幅率A1の基準レベルの出力電圧Vout2がデジタル値Dに変換され、増幅率A1で増幅された信号の第1の基準レベルとしてアップダウンカウンタUD1に保持される。
次に、切替信号SET−Aがハイレベルに遷移すると、スイッチSWsf2がH側に切り替えられるとともに、切替信号SET−AはインバータV3にて反転されることでロウレベルになり、スイッチSWsf1がL側に切り替えられる。また、切替信号SET−Aがハイレベルに遷移すると、スイッチSW1、SW2がH側に切り替えられる。
その後、増幅率A2の基準レベルの出力電圧Vout3がスイッチSW2を介してコンパレータPA3に入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A2の基準レベルの出力電圧Vout3と基準電圧VREFとが比較される。そして、増幅率A2の基準レベルの出力電圧Vout3が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUD2がダウンカウントすることで、増幅率A2の基準レベルの出力電圧Vout3がデジタル値Dに変換され、増幅率A2で増幅された信号の第2の基準レベルとしてアップダウンカウンタUD2に保持される。
次に、画素PCnの行選択トランジスタTaがオンの状態で読み出し信号READnがハイレベルになると、読み出しトランジスタTdがオンし、フォトダイオードPDに蓄積されていた電荷がフローティングディフュージョンFDに転送される。そして、フローティングディフュージョンFDの信号レベルに応じた電圧が増幅トランジスタTbのゲートにかかることで、信号レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、信号レベルの出力電圧Vout1が増幅トランジスタTf1のソースに印加されることで、増幅トランジスタTf1のドレインから増幅率A2の信号レベルの出力電圧Vout2が出力される。
その後、増幅率A2の信号レベルの出力電圧Vout3がスイッチSW2を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A2の信号レベルの出力電圧Vout3と基準電圧VREFとが比較される。そして、増幅率A2の信号レベルの出力電圧Vout3のレベルが基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまで今度はアップダウンカウンタUD2がアップカウントすることで、増幅率A2の信号レベルの出力電圧Vout3と基準レベルの出力電圧Vout3との差分がデジタル値Dに変換され、ラインメモリLM2に送られる。この結果、ラインメモリLM2には、CDSにて検出された増幅率A2の信号成分として、増幅率A2で増幅された信号からサンプリングされた第2の信号レベルと第2の基準レベルとの差分が保持される。
次に、切替信号SET−Aがロウレベルに遷移すると、スイッチSWsf2がL側に切り替えられるとともに、切替信号SET−AはインバータV3にて反転されることでハイレベルになり、スイッチSWsf1がH側に切り替えられる。また、切替信号SET−Aがロウレベルに遷移すると、スイッチSW1、SW2がL側に切り替えられる。
その後、増幅率A1の信号レベルの出力電圧Vout2がスイッチSW2を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A1の信号レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、増幅率A1の信号レベルの出力電圧Vout2のレベルが基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまで今度はアップダウンカウンタUD1がアップカウントすることで、増幅率A1の信号レベルの出力電圧Vout2と基準レベルの出力電圧Vout2との差分がデジタル値Dに変換され、ラインメモリLM1に送られる。この結果、ラインメモリLM1には、CDSにて検出された増幅率A1の信号成分として、増幅率A1で増幅された信号からサンプリングされた第1の信号レベルと第1の基準レベルとの差分が保持される。
ここで、画素PCnから読み出された信号の増幅率A1の第1の基準レベルと第1の信号レベルをサンプリングし、画素PCnから読み出された信号の増幅率A2の第2の基準レベルと第2の信号レベルをサンプリングすることにより、画素PCnから読み出された信号の増幅率が切り替えられた場合においても、その増幅率に応じた基準レベル分を相殺させることができ、CDSによるノイズの抑圧効果を増大させることができる。
なお、この第6実施形態では、増幅率A1の信号成分および増幅率A2の信号成分の双方とも黒レベルがキャンセルされるため、図7の減算器13による黒レベルの調整は不要である。
(第7実施形態)
図12は、本発明の第7実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図12において、この固体撮像装置では、図8のサンプルホールド信号変換回路4aの代わりにサンプルホールド信号変換回路4cが設けられている。
図12は、本発明の第7実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図12において、この固体撮像装置では、図8のサンプルホールド信号変換回路4aの代わりにサンプルホールド信号変換回路4cが設けられている。
ここで、サンプルホールド信号変換回路4cには、図8のスイッチSW1、アップダウンカウンタUD1、UD2およびラインメモリLM1、LM2の代わりにアップダウンカウンタUDおよびラインメモリLM11、LM12が設けられている。
図13は、図12の固体撮像装置の1画素分の読み出し動作を示すタイミングチャートである。
図13において、切替信号SET−Aがハイレベルに設定されている場合、切替信号SET−AはインバータV4にて反転されることでロウレベルになり、スイッチトランジスタTsc2−1がオフされることで、カラム増幅回路3aの増幅率はA2に設定される。
図13において、切替信号SET−Aがハイレベルに設定されている場合、切替信号SET−AはインバータV4にて反転されることでロウレベルになり、スイッチトランジスタTsc2−1がオフされることで、カラム増幅回路3aの増幅率はA2に設定される。
そして、行選択信号ADRESnがハイレベルになると、画素PCnの行選択トランジスタTaがオンし、増幅トランジスタTbのドレインに電源電位VDDが印加されることで、増幅トランジスタTbと定電流トランジスタTLとでソースフォロアが構成される。
そして、行選択トランジスタTaがオンの状態でリセット信号RESETnがハイレベルになると、リセットトランジスタTcがオンし、フローティングディフュージョンFDの基準レベルに応じた電圧が増幅トランジスタTbのゲートにかかることで、基準レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、増幅率A2の基準レベルの出力電圧Vout1が垂直信号線Vlinに出力されている時に、リセットパルスPscがスイッチトランジスタTsc1−1のゲートに印加されると、オペアンプOPの入力電圧が出力電圧でクランプされ、動作点が設定される。この時、垂直信号線Vlinとの電圧の差分は、コンデンサC1に保持され、オペアンプOPの入力電圧がゼロ設定される。
次に、切替信号SET−Aがロウレベルに遷移すると、切替信号SET−AはインバータV4にて反転されることでハイレベルになり、スイッチトランジスタTsc2−1がオンされることで、カラム増幅回路3aの増幅率はA1に設定される。
そして、増幅率A1の基準レベルの出力電圧Vout1が垂直信号線Vlinに出力されている時に、リセットパルスPcpがスイッチトランジスタTcpのゲートに印加されると、コンパレータPAの反転入力端子の入力電圧が出力電圧でクランプされ、動作点が設定される。この時、オペアンプOPからの出力電圧Vout2との電圧の差分は、コンデンサC3に保持され、コンパレータPAの入力電圧がゼロ設定される。この時、コンデンサC1とC3には、アナログCDS動作時の基準レベルが保持される
次に、切替信号SET−Aがハイレベルに遷移すると、切替信号SET−AはインバータV4にて反転されることでロウレベルになり、スイッチトランジスタTsc2−1がオフされることで、カラム増幅回路3aの増幅率はA2に設定される。
そして、増幅率A2の基準レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A2の基準レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4としてアップダウンカウンタUDに入力される。
そして、増幅率A2の基準レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUDがダウンカウントすることで、増幅率A2の基準レベルの出力電圧Vout2がデジタル値Dに変換され、増幅率A2で増幅された信号の第2の基準レベルとしてアップダウンカウンタUDに保持される。
次に、画素PCnの行選択トランジスタTaがオンの状態で読み出し信号READnがハイレベルになると、読み出しトランジスタTdがオンし、フォトダイオードPDに蓄積されていた電荷がフローティングディフュージョンFDに転送される。そして、フローティングディフュージョンFDの信号レベルに応じた電圧が増幅トランジスタTbのゲートにかかることで、信号レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、信号レベルの出力電圧Vout1がコンデンサC1を介してオペアンプOPの入力端子に印加されることで、オペアンプOPの入力電圧が変化すると、入力電圧がゼロ電圧になるようにコンデンサC2−1から電圧がフィードバックされる。この結果、オペアンプOPからは増幅率A2で反転増幅された信号レベルの出力電圧Vout2が出力され、コンデンサC3を介してコンパレータPAの反転入力端子に印加される。
そして、増幅率A2の信号レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A2の信号レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4としてアップダウンカウンタUDに入力される。
そして、増幅率A2の信号レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまで今度はアップダウンカウンタUDがアップカウントすることで、増幅率A2の信号レベルの出力電圧Vout2と基準レベルの出力電圧Vout2との差分がデジタル値Dに変換され、ラインメモリLM12に送られる。この結果、ラインメモリLM12には、CDSにて検出された増幅率A2の信号成分として、増幅率A2で増幅された信号からサンプリングされた第2の信号レベルと第2の基準レベルとの差分が保持される。CDSにて検出された増幅率A2の信号成分がラインメモリLM12に保持されると、アップダウンカウンタUDはリセットされる。
次に、切替信号SET−Aがロウレベルに遷移すると、切替信号SET−AはインバータV4にて反転されることでハイレベルになり、スイッチトランジスタTsc2−1がオンされることで、カラム増幅回路3aの増幅率はA1に設定される。
そして、増幅率A1の信号レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A1の信号レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4としてアップダウンカウンタUDに入力される。
そして、増幅率A1の信号レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUDがアップカウントすることで、増幅率A1の信号レベルの出力電圧Vout2がデジタル値Dに変換され、ラインメモリLM11に送られる。この結果、ラインメモリLM11には、第1の信号レベルとコンデンサC1とC3に保存した第1の基準レベルとのアナログCDS処理された差分が保持される。
ここで、画素PCnから読み出された信号の増幅率A1の第1の基準レベルと第1の信号レベルをサンプリングし、画素PCnから読み出された信号の増幅率A2の第2の基準レベルと第2の信号レベルをサンプリングすることにより、画素PCnから読み出された信号の増幅率が切り替えられた場合においても、その増幅率に応じた基準レベル分を相殺させることができ、CDSによるノイズの抑圧効果を増大させることができる。
また、第1の基準レベルのサンプリングの際にアップダウンカウンタUDによるカウント動作を停止させることで、アップダウンカウンタUDの個数を削減することができ、回路規模を低減することができる。
また、この第7実施形態では、増幅率A1の信号成分の黒レベルと増幅率A2の信号成分の黒レベルとを一致させるため、図7の減算器13による黒レベルの調整を行うことが好ましい。
なお、信号レベルが小さい時(増幅率=A2)には、垂直信号線Vlinごとに配置されたコンパレータPAのしきい値Vthのばらつきや、スイッチトランジスタTcpのオフ時のカップリング変動によってコンパレータPAの出力がばらつくため、縦筋状のノイズが発生する。
この縦たて筋ノイズを抑圧するために、基準レベルをデジタル的にダウンカウントで取り込み、信号レベルをアップカウントで取り込むことで、この縦筋状のノイズをキャンセルすることができる。この時の黒レベルは0レベルとなる。この処理は、基準レベルのノイズ(変動)をアップダウンカウンタUDでデジタル的に保存することでノイズ抑圧しているためデジタルCDS動作と呼ぶ。
一方、信号レベルが大きい時(増幅率=A1)には、基準レベルはコンデンサC1とC3に保持される。この基準レベルには、フローティングディフュージョンFDをリセットした時のリセットノイズやカラム増幅回路3aの出力の変動などが含まれる。この時の基準電圧VREFの基準レベルは64レベルになるように設定することができる。
次に、フォトダイオードPDから信号電荷を読み出すと、フローティングディフュージョンFDで電圧に変換することで、信号レベルが変化する。カラム増幅回路3aの出力Vout2も同様に変化する。その変化分を信号レベルとしてAD変換する。その結果、基準レベルのノイズを抑圧した信号成分のみを得ることができる。この処理は、基準レベルのノイズ(変動)をコンデンサC1とC3にアナログ的に保存することでノイズ抑圧しているためアナログCDS動作と呼ぶ。この動作では、黒レベルは64レベルとなる。
信号レベルが大きい時(増幅率=A1)には、ノイズが多少増加しても画像に表れない。よって、信号レベルが大きい時にはアナログCDS動作のみとすることで、AD変換の動作時間を短くすることができ、高速動作を実現することができる。
信号レベルが大きい時にアナログCDS動作を行い、信号レベルが小さい時にデジタルCDS動作を行った場合、出力信号Vout6、Vout7間の黒レベルを合わせるために、図7の黒レベルSBを64レベルとすることで、出力信号Vout6から64レベルを減算することができる。
(第8実施形態)
図14は、本発明の第8実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図14において、この固体撮像装置では、図10のサンプルホールド信号変換回路4bの代わりにサンプルホールド信号変換回路4dが設けられている。
図14は、本発明の第8実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図14において、この固体撮像装置では、図10のサンプルホールド信号変換回路4bの代わりにサンプルホールド信号変換回路4dが設けられている。
ここで、サンプルホールド信号変換回路4dには、図10のスイッチSW1、アップダウンカウンタUD1、UD2およびラインメモリLM1、LM2の代わりにアップダウンカウンタUDおよびラインメモリLM11、LM12が設けられている。
図15は、図14の固体撮像装置の1画素分の読み出し動作を示すタイミングチャートである。
図15において、切替信号SET−Aがロウレベルに設定されている場合、スイッチSWsf2がL側に切り替えられるとともに、切替信号SET−AはインバータV3にて反転されることでハイレベルになり、スイッチSWsf1がH側に切り替えられる。また、切替信号SET−Aがロウレベルに設定されている場合、スイッチSW2がL側に切り替えられる。
図15において、切替信号SET−Aがロウレベルに設定されている場合、スイッチSWsf2がL側に切り替えられるとともに、切替信号SET−AはインバータV3にて反転されることでハイレベルになり、スイッチSWsf1がH側に切り替えられる。また、切替信号SET−Aがロウレベルに設定されている場合、スイッチSW2がL側に切り替えられる。
そして、行選択信号ADRESnがハイレベルになると、画素PCの行選択トランジスタTaがオンし、増幅トランジスタTbのドレインに電源電位VDDが印加されることで、増幅トランジスタTbと定電流トランジスタTLとでソースフォロアが構成される。
そして、行選択トランジスタTaがオンの状態でリセット信号RESETnがハイレベルになると、リセットトランジスタTcがオンし、フローティングディフュージョンFDの基準レベルに応じた電圧が増幅トランジスタTbのゲートにかかることで、基準レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、スイッチSWsf1がH側に切り替えられた状態で基準レベルの出力電圧Vout1が増幅トランジスタTf1のソースに印加されることで、増幅トランジスタTf1のドレインから増幅率A1の基準レベルの出力電圧Vout2が出力される。
この基準レベルの信号が垂直信号線Vlinに出力されている時に、スイッチトランジスタTcp11のゲートにリセットパルスPcp1が入力されると、コンパレータPA3の出力電圧Vout4がコンデンサC31に保持され、増幅トランジスタTf1のゲートに印加されることでバイアス電圧が与えられる。
そして、スイッチトランジスタTcp11がオフされることで、コンパレータPA3の出力電圧Vout4が増幅率A1で増幅された信号の第1の基準レベルとしてコンデンサC31に取り込まれる。ここで、増幅率A1の基準レベルの出力電圧Vout2が出力されている場合、基準電圧VREFが一定値に維持されている。アップダウンカウンタUDはリセットした状態になっている。
次に、切替信号SET−Aがハイレベルに遷移すると、スイッチSWsf2がH側に切り替えられるとともに、切替信号SET−AはインバータV3にて反転されることでロウレベルになり、スイッチSWsf1がL側に切り替えられる。また、切替信号SET−Aがハイレベルに遷移すると、スイッチSW2がH側に切り替えられる。
そして、スイッチSWsf2がH側に切り替えられた状態で基準レベルの出力電圧Vout1が増幅トランジスタTf2のソースに印加されることで、増幅トランジスタTf2のドレインから増幅率A2の基準レベルの出力電圧Vout3が出力される。
この基準レベルの信号が垂直信号線Vlinに出力されている時に、スイッチトランジスタTcp12のゲートにリセットパルスPcp2が入力されると、コンパレータPA3の出力電圧Vout4がコンデンサC32に保持され、増幅トランジスタTf2のゲートに印加されることでバイアス電圧が与えられる。
その後、増幅率A2の基準レベルの出力電圧Vout3がスイッチSW2を介してコンパレータPA3に入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A2の基準レベルの出力電圧Vout3と基準電圧VREFとが比較される。そして、増幅率A2の基準レベルの出力電圧Vout3が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUDがダウンカウントすることで、増幅率A2の基準レベルの出力電圧Vout3がデジタル値Dに変換され、増幅率A2で増幅された信号の第2の基準レベルとしてアップダウンカウンタUDに保持される。
次に、画素PCnの行選択トランジスタTaがオンの状態で読み出し信号READnがハイレベルになると、読み出しトランジスタTdがオンし、フォトダイオードPDに蓄積されていた電荷がフローティングディフュージョンFDに転送される。そして、フローティングディフュージョンFDの信号レベルに応じた電圧が増幅トランジスタTbのゲートにかかることで、信号レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、信号レベルの出力電圧Vout1が増幅トランジスタTf2のソースに印加されることで、増幅トランジスタTf2のドレインから増幅率A2の信号レベルの出力電圧Vout3が出力される。
その後、増幅率A2の信号レベルの出力電圧Vout3がスイッチSW2を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A2の信号レベルの出力電圧Vout3と基準電圧VREFとが比較される。そして、増幅率A2の信号レベルの出力電圧Vout3のレベルが基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまで今度はアップダウンカウンタUDがアップカウントすることで、増幅率A2の信号レベルの出力電圧Vout3と基準レベルの出力電圧Vout3との差分がデジタル値Dに変換され、ラインメモリLM12に送られる。この結果、ラインメモリLM12には、CDSにて検出された増幅率A2の信号成分として、増幅率A2で増幅された信号からサンプリングされた第2の信号レベルと第2の基準レベルとの差分が保持される。CDSにて検出された増幅率A2の信号成分がラインメモリLM12に保持されると、アップダウンカウンタUDはリセットされる。
次に、切替信号SET−Aがロウレベルに遷移すると、スイッチSWsf2がL側に切り替えられるとともに、切替信号SET−AはインバータV3にて反転されることでハイレベルになり、スイッチSWsf1がH側に切り替えられる。また、切替信号SET−Aがロウレベルに遷移すると、スイッチSW2がL側に切り替えられる。
その後、増幅率A1の信号レベルの出力電圧Vout2がスイッチSW2を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A1の信号レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、増幅率A1の信号レベルの出力電圧Vout2のレベルが基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUDがアップカウントすることで、増幅率A1の信号レベルの出力電圧Vout2がデジタル値Dに変換され、ラインメモリLM11に送られる。この結果、ラインメモリLM11には、第1の信号レベルとコンデンサC1とC3に保存した第1の基準レベルとのアナログCDS処理された差分が保持される。
ここで、画素PCnから読み出された信号の増幅率A1の第1の基準レベルと第1の信号レベルをサンプリングし、画素PCnから読み出された信号の増幅率A2の第2の基準レベルと第2の信号レベルをサンプリングすることにより、画素PCnから読み出された信号の増幅率が切り替えられた場合においても、その増幅率に応じた基準レベル分を相殺させることができ、CDSによるノイズの抑圧効果を増大させることができる。
また、第1の基準レベルのサンプリングの際にアップダウンカウンタUDによるカウント動作を停止させることで、アップダウンカウンタUDの個数を削減することができ、回路規模を低減することができる。
また、この第8実施形態では、増幅率A1の信号成分の黒レベルと増幅率A2の信号成分の黒レベルとを一致させるため、図7の減算器13による黒レベルの調整を行うことが好ましい。
(第9実施形態)
図16は、本発明の第9実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図16において、この固体撮像装置では、図7のサンプルホールド信号変換回路4の代わりにサンプルホールド信号変換回路31が設けられている。また、図7の乗算器10、コンパレータ11、スイッチ12および減算器13の代わりに乗算器35およびスイッチ36が設けられている。
図16は、本発明の第9実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図16において、この固体撮像装置では、図7のサンプルホールド信号変換回路4の代わりにサンプルホールド信号変換回路31が設けられている。また、図7の乗算器10、コンパレータ11、スイッチ12および減算器13の代わりに乗算器35およびスイッチ36が設けられている。
サンプルホールド信号変換回路31は、増幅率A1で増幅された信号から第1の基準レベルをサンプリングし、増幅率A2で増幅された信号から第2の基準レベルした後、各画素PCから読み出された信号の信号レベルに基づいて増幅率A1または増幅率A2で増幅された信号から信号レベルをサンプリングすることにより、各画素PCの信号成分を相関2重サンプリングにて検出することができる。
ここで、サンプルホールド信号変換回路31には、増幅率A1、A2で増幅された画素PCからの読み出し信号と基準電圧VREFとの比較結果に基づいてアップカウウントおよびダウンカウントを行うことでCDSの基準レベルと信号レベルとの差分を算出するカラムADC回路32、増幅率A1または増幅率A2で増幅された信号についてのカラムADC回路5のカウント値を水平画素分だけ記憶するラインメモリ33、各画素PCからの読み出し信号が増幅率A1または増幅率A2のどちらで増幅されるかを選択するゲイン選択部34が設けられている。
また、乗算器35は、サンプルホールド信号変換回路31からの出力信号Vout11に増幅率A2を乗算することができる。スイッチ36は、ゲイン選択部34による選択結果に基づいて出力信号Vout8をL側またH側に切り替えることができる。
そして、行走査回路2にて画素PCが垂直方向に走査されることで、ロウ方向の画素PCが選択され、その画素PCから読み出された信号は垂直信号線Vlinを介してカラム増幅回路3に伝送される。そして、画素PCから読み出された信号がカラム増幅回路3にて増幅率A1、A2で増幅された後、サンプルホールド信号変換回路31に送られる。
そして、サンプルホールド信号変換回路31において、増幅率A1で増幅された各画素PCの信号から第1の基準レベルがサンプリングされるとともに、増幅率A2で増幅された各画素PCの信号から第2の基準レベルがサンプリングされる。そして、各画素PCから読み出された信号の信号レベルに基づいて、その信号レベルが増幅率A1、A2のどちらで増幅されるかが判定され、その判定結果に基づいて第1の信号レベルと第1の基準レベルとの差分または第2の信号レベルと第2の基準レベルとの差分がとられ、出力信号Vout11として出力される。
ここで、カラムADC回路32では、増幅率A1で増幅された各画素PCの信号からサンプリングされた第1の基準レベルが基準電圧VREFのレベルと一致するまでダウンカウント動作が行われ、その第1の基準レベルについてのカウント値が保持される。また、カラムADC回路32では、増幅率A2で増幅された各画素PCの信号からサンプリングされた第2の基準レベルが基準電圧VREFのレベルと一致するまでダウンカウント動作が行われ、その第2の基準レベルについてのカウント値が保持される。
そして、各画素PCから読み出された信号の信号レベルの増幅率としてA1が選択された場合、第1の基準レベルについてのカウント値に対して今度は増幅率A1で増幅された各画素PCの信号からサンプリングされた第1の信号レベルが基準電圧VREFのレベルと一致するまでアップカウント動作が行われることで、CDSにて検出される増幅率A1の信号成分がデジタル値に変換され、水平画素分だけラインメモリ33に保持される。
一方、各画素PCから読み出された信号の信号レベルの増幅率としてA2が選択された場合、第2の基準レベルについてのカウント値に対して今度は増幅率A2で増幅された各画素PCの信号からサンプリングされた第2の信号レベルが基準電圧VREFのレベルと一致するまでアップカウント動作が行われることで、CDSにて検出される増幅率A2の信号成分がデジタル値に変換され、水平画素分だけラインメモリ33に保持される。
そして、各画素PCから読み出された信号の信号レベルの増幅率としてA2が選択された場合、スイッチ36がH側に切り替えられ、出力信号Vout11が出力信号Vout8としてそのまま出力される。
一方、各画素PCから読み出された信号の信号レベルの増幅率としてA1が選択された場合、スイッチ36がL側に切り替えられる。そして、乗算器35において、サンプルホールド信号変換回路31からの出力信号Vout11に増幅率A2が乗算されることにより、増幅率A1で増幅された出力信号Vout11が光量に対して線形化され、増幅率A2が乗算された出力信号Vout11が出力信号Vout8として出力される。
ここで、サンプルホールド信号変換回路31にて増幅率A1、A2ごとに基準レベルをサンプリングさせることにより、増幅率A1、A2が切り替えられる場合においても、CDSにてノイズを効果的に抑圧させることができる。
また、各画素PCから読み出された信号の信号レベルに基づいて増幅率A1または増幅率A2で増幅された信号から信号レベルをサンプリングすることにより、増幅率A1、A2ごとに信号レベルを同時に保持させる必要がなくなり、ラインメモリ33を増幅率A1、A2ごとに別個に設ける必要がなくなることから、回路規模の増大を抑制することができる。
(第10実施形態)
図17は、本発明の第10実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図17において、この固体撮像装置では、図8のサンプルホールド信号変換回路4aの代わりにサンプルホールド信号変換回路31aおよびフリップフロップF1が設けられている。
図17は、本発明の第10実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図17において、この固体撮像装置では、図8のサンプルホールド信号変換回路4aの代わりにサンプルホールド信号変換回路31aおよびフリップフロップF1が設けられている。
ここで、サンプルホールド信号変換回路31aには、コンパレータPA、スイッチトランジスタTcp、インバータV、スイッチSW11、SW12、SW15、アップダウンカウンタUD11、UD12、ラインメモリLM21、ゲイン選択部SE1および論理積回路N11がカラムごとに設けられている。なお、アップダウンカウンタUD11、UD12のビット数は、図8のアップダウンカウンタUD1、UD2のビット数よりも少なくてよい。例えば、図8のアップダウンカウンタUD1、UD2のビット数が10ビット分だけ必要であるものとすると、アップダウンカウンタUD11、UD12のビット数は5ビット分にすることができる。基準レベルの取り込みをアップダウンカウンタUD11、UD12のビット数を5ビット分とすると、最大で32レベルまでの基準レベルの変動をキャンセルさせることができる。基準レベルの変動が大きい場合は、例えば、アップダウンカウンタUD11、UD12のビット数を7ビット分とすると、最大で128レベルまでの基準レベルの変動をキャンセルさせることができる。
また、サンプルホールド信号変換回路31aには、アップダウンカウンタUD11、UD12を結合するカウンタ結合部61およびアップダウンカウンタUD11、UD12をリセットするリセット回路62が設けられている。
カウンタ結合部61には、論理和回路N12、N13およびスイッチSW13、SW14が設けられ、リセット回路62には論理積回路N14、N15および論理和回路N16、N17が設けられている。
論理積回路N11の一方の入力端子はインバータVの出力端子に接続され、論理積回路N11の他方の入力端子には基準クロックCKCが入力される。スイッチSW11のH側は接地され、スイッチSW11のL側は論理積回路N11の出力端子に接続されている。スイッチSW12のH側は論理積回路N11の出力端子に接続され、スイッチ12のL側は接地されている。また、スイッチSW11、12は切替信号SET−Aにて切り替えられる。
論理和回路N12の一方の入力端子はフリップフロップF1の出力端子Qに接続され、論理和回路N12の他方の入力端子には切替信号SET−PGが入力される。論理和回路N13の一方の入力端子はフリップフロップF1の反転出力端子NQに接続され、論理和回路N13の他方の入力端子には切替信号SET−PGが入力される。
スイッチSW13のL側はスイッチ11の出力端子に接続され、スイッチSW13のH側はアップダウンカウンタUD12の出力端子に接続されている。スイッチSW14のH側はスイッチSW12の出力端子に接続され、スイッチSW14のL側はアップダウンカウンタUD11の出力端子に接続されている。スイッチSW13の出力端子はアップダウンカウンタUD11の入力端子に接続され、スイッチSW14の出力端子はアップダウンカウンタUD12の入力端子に接続されている。また、スイッチSW13は論理和回路N13の出力にて切り替えられ、スイッチSW14は論理和回路N12の出力にて切り替えられる。
論理積回路N14の一方の入力端子にはリセットパルスR−BCが入力され、論理積回路N14の他方の入力端子はフリップフロップF1の反転出力端子NQに接続されている。論理積回路N15の一方の入力端子にはリセットパルスR−BCが入力され、論理積回路N14の他方の入力端子はフリップフロップF1の出力端子Qに接続されている。
論理和回路N16の一方の入力端子は論理積回路N14の出力端子に接続され、論理和回路N16の他方の入力端子にはリセットパルスAR−Cが入力される。論理和回路N17の一方の入力端子は論理積回路N15の出力端子に接続され、論理和回路N17の他方の入力端子にはリセットパルスAR−Cが入力される。論理和回路N16の出力端子はアップダウンカウンタUD12のリセット端子に接続され、論理和回路N17の出力端子はアップダウンカウンタUD11のリセット端子に接続されている。
スイッチSW15のH側はアップダウンカウンタUD11の出力端子に接続され、スイッチSW15のL側はアップダウンカウンタUD12の出力端子に接続されている。スイッチSW15はフリップフロップF1の出力端子Qからの出力にて切り替えられる。
ゲイン選択部SE1は、フリップフロップF1の出力端子Qに接続されている。フリップフロップF1の入力端子DはインバータVの出力端子に接続され、フリップフロップF1のリセット端子Rにはリセット信号R−FFが入力され、フリップフロップF1のセット端子にはセットパルスSET−Gが入力される。
図18は、図17の固体撮像装置の1画素分の読み出し動作を示すタイミングチャートである。
図18において、切替信号SET−Aがロウレベルに設定されている場合、切替信号SET−AはインバータV4にて反転されることでハイレベルになり、スイッチトランジスタTsc2−1がオンされることで、カラム増幅回路3aの増幅率はA1に設定される。
図18において、切替信号SET−Aがロウレベルに設定されている場合、切替信号SET−AはインバータV4にて反転されることでハイレベルになり、スイッチトランジスタTsc2−1がオンされることで、カラム増幅回路3aの増幅率はA1に設定される。
そして、行選択信号ADRESnがハイレベルになると、画素PCnの行選択トランジスタTaがオンし、増幅トランジスタTbのドレインに電源電位VDDが印加されることで、増幅トランジスタTbと定電流トランジスタTLとでソースフォロアが構成される。
そして、行選択トランジスタTaがオンの状態でリセット信号RESETnがハイレベルになると、リセットトランジスタTcがオンし、フローティングディフュージョンFDの基準レベルに応じた電圧が増幅トランジスタTbのゲートにかかることで、基準レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
ここで、リセットパルスPsc、Pcpが印加される時に切替信号SET−Aがハイレベルに遷移されることで、スイッチトランジスタTsc2−1がオフされ、カラム増幅回路3aの増幅率はA2に設定される。
そして、基準レベルの出力電圧Vout1が垂直信号線Vlinに出力されている時に、リセットパルスPscがスイッチトランジスタTsc1−1のゲートに印加されると、オペアンプOPの入力電圧が出力電圧でクランプされ、動作点が設定される。この時、垂直信号線Vlinとの電圧の差分は、コンデンサC1に保持され、オペアンプOPの入力電圧がゼロ設定される。
また、基準レベルの出力電圧Vout1が垂直信号線Vlinに出力されている時に、リセットパルスPcpがスイッチトランジスタTcpのゲートに印加されると、コンパレータPAの反転入力端子の入力電圧が出力電圧でクランプされ、動作点が設定される。この時、オペアンプOPからの出力電圧Vout2との電圧の差分は、コンデンサC3に保持され、コンパレータPAの入力電圧がゼロ設定される。
また、リセットパルスAR−Cが論理和回路N15、N14をそれぞれ介してアップダウンカウンタUD11、UD12のリセット端子に入力されることで、アップダウンカウンタUD11、UD12がリセットされる。
次に、切替信号SET−Aがロウレベルに遷移されると、切替信号SET−AはインバータV4にて反転されることでハイレベルになり、スイッチトランジスタTsc2−1がオンされることで、カラム増幅回路3aの増幅率はA1に設定される。
また、切替信号SET−Aがロウレベルに遷移されると、スイッチSW11、SW12はL側に切り替えられる。また、切替信号SET−PGはハイレベルに設定され、スイッチSW13、SW14はH側に切り替えられる。この結果、論理積回路N11の出力端子は、スイッチSW11、SW13を順次介してアップダウンカウンタUD11の入力端子に接続される。この時、リセット信号R−FFはハイレベルに設定され、フリップフロップF1のフリップフロップF1の出力端子Qの電位はロウレベルになる。
スイッチトランジスタTcpがオフした後、増幅率A1の基準レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A1の基準レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4として論理積回路N11の一方の入力端子に入力されることで、基準クロックCKCが論理積回路N11を通過し、通過後の基準クロックCKCiがアップダウンカウンタUD11にてダウンカウントされる。
そして、増幅率A1の基準レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUD11がダウンカウントすることで、増幅率A1の基準レベルの出力電圧Vout2がデジタル値Dに変換され、増幅率A1で増幅された信号の第1の基準レベルとしてアップダウンカウンタUD11に保持される。
次に、切替信号SET−Aがハイレベルに遷移すると、切替信号SET−AはインバータV4にて反転されることでロウレベルになり、スイッチトランジスタTsc2−1がオフされることで、カラム増幅回路3aの増幅率はA2に設定される。
また、切替信号SET−Aがハイレベルに遷移されると、スイッチSW11、SW12はH側に切り替えられる。また、切替信号SET−PGはハイレベルに設定され、スイッチSW13、SW14はH側に切り替えられている。この結果、論理積回路N11の出力端子は、スイッチSW12、SW14を順次介してアップダウンカウンタUD12の入力端子に接続される。
そして、増幅率A2の基準レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A2の基準レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4として論理積回路N11の一方の入力端子に入力されることで、基準クロックCKCが論理積回路N11を通過し、通過後の基準クロックCKCiがアップダウンカウンタUD12にてダウンカウントされる。
そして、増幅率A2の基準レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUD12がダウンカウントすることで、増幅率A2の基準レベルの出力電圧Vout2がデジタル値Dに変換され、増幅率A2で増幅された信号の第2の基準レベルとしてアップダウンカウンタUD12に保持される。
次に、画素PCnの行選択トランジスタTaがオンの状態で読み出し信号READnがハイレベルになると、読み出しトランジスタTdがオンし、フォトダイオードPDに蓄積されていた電荷がフローティングディフュージョンFDに転送される。そして、フローティングディフュージョンFDの信号レベルに応じた電圧が増幅トランジスタTbのゲートにかかることで、信号レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、信号レベルの出力電圧Vout1がコンデンサC1を介してオペアンプOPの入力端子に印加されることで、オペアンプOPの入力電圧が変化すると、入力電圧がゼロ電圧になるようにコンデンサC2−1から電圧がフィードバックされる。この結果、オペアンプOPからは増幅率A2で反転増幅された信号レベルの出力電圧Vout2が出力され、コンデンサC3を介してコンパレータPAの反転入力端子に印加される。
そして、基準電圧VREFのレベルをAD変換の飽和レベル(例えば、10ビットならば1023)よりも少しだけ小さな値に設定する。なお、基準電圧VREFがこの値に高速に変化できるようにするために、この値に基準電圧VREFを設定するための別電源を図16のカラムADC回路32に設けるようにしてもよい。
そして、リセット信号R−FFをロウレベルに遷移させた後、セットパルスSET−GをフリップフロップF1のセット端子に印加することで、出力電圧Vout4をフリップフロップF1に取り込む。
ここで、基準電圧VREFのレベルがAD変換の飽和レベルよりも少しだけ小さな値に設定されているので、増幅率A2の信号レベルの出力電圧Vout2が飽和していると、出力電圧Vout4がロウレベルになり、フリップフロップF1に論理値‘0’が取り込まれる。一方、増幅率A2の信号レベルの出力電圧Vout2が飽和していないと、出力電圧Vout4がハイレベルになり、フリップフロップF1に論理値‘1’が取り込まれる。
そして、フリップフロップF1に論理値‘0’が取り込まれた場合、増幅率A2の信号レベルの出力電圧Vout2は飽和しているので、この信号レベルは大きいとみなすことができ、この信号レベルの増幅率はA1と判断することができる。フリップフロップF1に論理値‘1’が取り込まれた場合、増幅率A2の信号レベルの出力電圧Vout2が飽和していないので、この信号レベルは小さいとみなすことができ、この信号レベルの増幅率はA2と判断することができる。
次に、リセットパルスR−BCを論理積回路N14の一方の入力端子および論理積回路N15の一方の入力端子に印加することで、アップダウンカウンタUD1、UD2のいずれか一方をリセットする。
以下、フリップフロップF1に論理値‘1’が取り込まれた場合とフリップフロップF1に論理値‘0’が取り込まれた場合とを分けて説明する。
(フリップフロップF1に論理値‘1’が取り込まれた場合)
フリップフロップF1の出力端子Qの電位がハイレベルになるので、論理積回路N15を介してリセットパルスR−BCがアップダウンカウンタUD1のリセット端子に印加され、アップダウンカウンタUD1に保持されていた増幅率A1の第1の基準レベルに対応したカウント値が破棄される。
フリップフロップF1の出力端子Qの電位がハイレベルになるので、論理積回路N15を介してリセットパルスR−BCがアップダウンカウンタUD1のリセット端子に印加され、アップダウンカウンタUD1に保持されていた増幅率A1の第1の基準レベルに対応したカウント値が破棄される。
次に、切替信号SET−PGはロウレベルに遷移されると、論理和回路N13にてスイッチSW13はL側に切り替えられ、論理和回路N12にてスイッチSW14はH側に切り替えられる。この結果、アップダウンカウンタUD12の後段にアップダウンカウンタUD11が結合されるとともに、論理積回路N11の出力端子は、スイッチSW12、SW14を順次介してアップダウンカウンタUD12の入力端子に接続される。また、フリップフロップF1の出力端子Qの電位がハイレベルの場合、スイッチSW15がH側に切り替えられ、アップダウンカウンタUD11の出力端子がラインメモリLM21に接続される。
そして、増幅率A2の信号レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A2の信号レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4として論理積回路N11の一方の入力端子に入力されることで、基準クロックCKCが論理積回路N11を通過し、通過後の基準クロックCKCiがアップダウンカウンタUD11、UD12にてアップカウントされる。
そして、増幅率A2の信号レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUD11、UD12がアップカウントすることで、増幅率A2の信号レベルの出力電圧Vout2と基準レベルの出力電圧Vout2との差分がデジタル値Dに変換され、スイッチSW15を介してラインメモリLM21に送られる。この結果、ラインメモリLM21には、CDSにて検出された増幅率A2の信号成分として、増幅率A2で増幅された信号からサンプリングされた第2の信号レベルと第2の基準レベルとの差分が保持される。
また、フリップフロップF1の出力端子Qの電位がハイレベルの場合、図16のゲイン選択部34にてゲイン選択信号GSELの値が‘H’に設定される。そして、ゲイン選択信号GSELの値が‘H’に設定されると、スイッチ36はH側に切り替えられ、出力信号Vout11が出力信号Vout8としてそのまま出力される。
次に、切替信号SET−Aがロウレベルに遷移すると、スイッチSW11、SW12がL側に切り替えられるが、スイッチSW13がL側に設定されているため、論理積回路N11の出力端子がアップダウンカウンタUD11、UD12の入力端子に接続されることはなく、アップダウンカウンタUD11、UD12は動作しない。
(フリップフロップF1に論理値‘0’が取り込まれた場合)
フリップフロップF1の反転出力端子NQの電位がハイレベルになるので、論理積回路N14を介してリセットパルスR−BCがアップダウンカウンタUD2のリセット端子に印加され、アップダウンカウンタUD2に保持されていた増幅率A2の第2の基準レベルに対応したカウント値が破棄される。
フリップフロップF1の反転出力端子NQの電位がハイレベルになるので、論理積回路N14を介してリセットパルスR−BCがアップダウンカウンタUD2のリセット端子に印加され、アップダウンカウンタUD2に保持されていた増幅率A2の第2の基準レベルに対応したカウント値が破棄される。
この時、切替信号SET−Aがハイレベルに設定されているため、スイッチSW11、SW12がH側に切り替えられるが、スイッチSW14がL側に設定されているため、論理積回路N11の出力端子がアップダウンカウンタUD11、UD12の入力端子に接続されることはなく、アップダウンカウンタUD11、UD12は動作しない。
次に、切替信号SET−Aがロウレベルに遷移すると、切替信号SET−AはインバータV4にて反転されることでハイレベルになり、スイッチトランジスタTsc2−1がオンされることで、カラム増幅回路3aの増幅率はA1に設定される。
また、切替信号SET−Aがロウレベルに遷移されると、スイッチSW11、SW12はL側に切り替えられる。また、切替信号SET−PGはロウレベルに設定されているため、フリップフロップF1の反転出力端子NQの電位がハイレベルになると、論理和回路N13にてスイッチSW13はH側に切り替えられ、論理和回路N12にてスイッチSW14はL側に切り替えられる。この結果、アップダウンカウンタUD11の後段にアップダウンカウンタUD12が結合されるとともに、論理積回路N11の出力端子は、スイッチSW11、SW13を順次介してアップダウンカウンタUD11の入力端子に接続される。また、フリップフロップF1の反転出力端子NQの電位がハイレベルの場合、スイッチSW15がL側に切り替えられ、アップダウンカウンタUD12の出力端子がラインメモリLM21に接続される。
そして、増幅率A1の信号レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A1の信号レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4として論理積回路N11の一方の入力端子に入力されることで、基準クロックCKCが論理積回路N11を通過し、通過後の基準クロックCKCiがアップダウンカウンタUD11、UD12にてアップカウントされる。
そして、増幅率A1の信号レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまで今度はアップダウンカウンタUD11、UD12がアップカウントすることで、増幅率A1の信号レベルの出力電圧Vout2と基準レベルの出力電圧Vout2との差分がデジタル値Dに変換され、スイッチSW15を介してラインメモリLM21に送られる。この結果、ラインメモリLM21には、CDSにて検出された増幅率A1の信号成分として、増幅率A1で増幅された信号からサンプリングされた第1の信号レベルと第1の基準レベルとの差分が保持される。
また、フリップフロップF1の出力端子Qの電位がロウレベルの場合、図16のゲイン選択部34にてゲイン選択信号GSELの値が‘L’に設定される。そして、ゲイン選択信号GSELの値が‘L’に設定されると、スイッチ36はL側に切り替えられ、増幅率A2で増幅された出力信号Vout11が出力信号Vout8として出力される。
ここで、画素PCnから読み出された信号の増幅率A1、A2の切替前後に第1の基準レベルと第2の基準レベルをサンプリングし、画素PCnから読み出された信号の増幅率A1、A2の切替後に信号レベルに応じて第1の信号レベルまたは第2の信号レベルをサンプリングすることにより、画素PCnから読み出された信号の増幅率A1、A2が切り替えられた場合においても、その増幅率A1、A2に応じた基準レベル分を相殺させることができ、CDSによるノイズの抑圧効果を増大させることが可能となるとともに、増幅率A1、A2ごとに別個にラインメモリLM21を設ける必要がなくなることから、回路規模を低減することができる。
(第11実施形態)
図19は、本発明の第11実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図19において、この固体撮像装置では、図10のカラム増幅回路3bの後段に図17のサンプルホールド信号変換回路31aが接続されている。
図19は、本発明の第11実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図19において、この固体撮像装置では、図10のカラム増幅回路3bの後段に図17のサンプルホールド信号変換回路31aが接続されている。
図20は、図19の固体撮像装置の1画素分の読み出し動作を示すタイミングチャートである。
図20において、図11および図18の動作が組み合わされることにより、カラム増幅回路3bとしてスイッチドキャパシタ型増幅回路が用いられた場合に代えて差動増幅回路が用いられた場合の動作が実現されている。
図20において、図11および図18の動作が組み合わされることにより、カラム増幅回路3bとしてスイッチドキャパシタ型増幅回路が用いられた場合に代えて差動増幅回路が用いられた場合の動作が実現されている。
(第12実施形態)
図21は、本発明の第12実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図21において、この固体撮像装置では、図16のサンプルホールド信号変換回路31の代わりにサンプルホールド信号変換回路41が設けられている。また、この固体撮像装置では、各画素PCnの信号成分に対する黒レベルを調整する減算器43およびゲイン選択信号GSELに基づいて黒レベルSBを減算器43に供給するスイッチ44が設けられている。
図21は、本発明の第12実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図21において、この固体撮像装置では、図16のサンプルホールド信号変換回路31の代わりにサンプルホールド信号変換回路41が設けられている。また、この固体撮像装置では、各画素PCnの信号成分に対する黒レベルを調整する減算器43およびゲイン選択信号GSELに基づいて黒レベルSBを減算器43に供給するスイッチ44が設けられている。
サンプルホールド信号変換回路41は、増幅率A1で増幅された信号から第1の基準レベルをサンプリングし、増幅率A2で増幅された信号から第2の基準レベルした後、各画素PCから読み出された信号の信号レベルに基づいて増幅率A1または増幅率A2で増幅された信号から信号レベルをサンプリングすることにより、各画素PCの信号成分を相関2重サンプリングにて検出することができる。ここで、増幅率A1で増幅された信号についてはアナログCDSにて信号成分を検出し、増幅率A2で増幅された信号についてはデジタルCDSにて信号成分を検出することができる。
そして、サンプルホールド信号変換回路41にはカラムADC回路42が設けられている。このカラムADC回路42は、増幅率A1で増幅された画素PCからの信号レベルの読み出し信号と基準電圧VREFとの比較結果に基づいてアップカウウントを行うことでアナログCDSの基準レベルと信号レベルとの差分を算出し、増幅率A2で増幅された画素PCからの読み出し信号と基準電圧VREFとの比較結果に基づいてアップカウウントおよびダウンカウントを行うことでデジタルCDSの基準レベルと信号レベルとの差分を算出することができる。
そして、各画素PCから読み出された信号の信号レベルの増幅率としてA1が選択された場合、スイッチ36、44がL側に切り替えられる。そして、サンプルホールド信号変換回路41において、各画素PCから読み出された信号からアナログCDSにて信号成分が検出され、出力信号Vout11として出力される。そして、減算器43において黒レベルSBが減算された後、乗算器35において増幅率A2が乗算され、出力信号Vout8として出力される。
一方、各画素PCから読み出された信号の信号レベルの増幅率としてA2が選択された場合、スイッチ36、44がH側に切り替えられる。そして、サンプルホールド信号変換回路41において、各画素PCから読み出された信号からデジタルCDSにて信号成分が検出され、出力信号Vout11が出力信号Vout8としてそのまま出力される。
ここで、画素PCnから読み出された信号の増幅率A1、A2の切替前後に第1の基準レベルと第2の基準レベルをサンプリングし、画素PCnから読み出された信号の増幅率A1、A2の切替後に信号レベルに応じて第1の信号レベルまたは第2の信号レベルをサンプリングすることにより、画素PCnから読み出された信号の増幅率A1、A2が切り替えられた場合においても、その増幅率A1、A2に応じた基準レベル分を相殺させることができ、CDSによるノイズの抑圧効果を増大させることが可能となるとともに、増幅率A1、A2ごとに別個にラインメモリ33を設ける必要がなくなることから、回路規模を低減することができる。
また、増幅率A1で増幅された信号についてはアナログCDSにて信号成分を検出し、増幅率A2で増幅された信号についてはデジタルCDSにて信号成分を検出することにより、増幅率A1、A2ごとに別個にアップダウンカウウンタを設ける必要がなくなることから、回路規模を低減することができる。
(第13実施形態)
図22は、本発明の第13実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図22において、この固体撮像装置では、図17のサンプルホールド信号変換回路31aおよびフリップフロップF1の代わりにサンプルホールド信号変換回路41aおよびフリップフロップF2が設けられている。
図22は、本発明の第13実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図22において、この固体撮像装置では、図17のサンプルホールド信号変換回路31aおよびフリップフロップF1の代わりにサンプルホールド信号変換回路41aおよびフリップフロップF2が設けられている。
ここで、サンプルホールド信号変換回路41aには、コンパレータPA、スイッチトランジスタTcp、インバータV、アップダウンカウンタUD21、ラインメモリLM21、ゲイン選択部SE1、論理積回路N11、N25および論理和回路N26がカラムごとに設けられている。
また、サンプルホールド信号変換回路41aには、フリップフロップF2に保持されている値に基づいてアップダウンカウンタUD21の入力を遮断するカウンタ入力遮断回路63が設けられている。カウンタ入力遮断回路63には、インバータV11、論理積回路N21、N22、N24および論理和回路N23が設けられている。
論理積回路N22の一方の入力端子はフリップフロップF2の出力端子Qに接続され、論理積回路N22の他方の入力端子にはインバータV11を介して切替信号SET−Aが入力される。論理積回路N21の一方の入力端子はフリップフロップF2の反転出力端子NQに接続され、論理積回路N21の他方の入力端子には切替信号SET−Aが入力される。
論理和回路N23の一方の入力端子は論理積回路N21の出力端子に接続され、論理和回路N23の他方の入力端子は論理積回路N22の出力端子に接続されている。論理積回路N24の一方の入力端子は論理和回路N23の出力端子に接続され、論理積回路N24の他方の入力端子は論理積回路N11の出力端子に接続されている。論理積回路N24の出力端子はアップダウンカウンタUD21の入力端子に接続されている。
論理積回路N25の一方の入力端子はフリップフロップF1の出力端子Qに接続され、論理積回路N25の他方の入力端子にはリセットパルスR−BCが入力される。論理和回路N26の一方の入力端子は論理積回路N25の出力端子に接続され、論理和回路N26の他方の入力端子にはリセットパルスAR−Cが入力される。論理和回路N26の出力端子はアップダウンカウンタUD21のリセット端子に接続されている。
ゲイン選択部SE1は、フリップフロップF2の反転出力端子NQに接続されている。フリップフロップF2の入力端子DはコンパレータPAの出力端子に接続され、フリップフロップF2のリセット端子Rにはリセット信号R−FFが入力され、フリップフロップF2のセット端子にはセットパルスSET−Gが入力される。
図23は、図22の固体撮像装置の1画素分の読み出し動作を示すタイミングチャートである。
図23において、切替信号SET−Aがハイレベルに設定されている場合、切替信号SET−AはインバータV4にて反転されることでロウレベルになり、スイッチトランジスタTsc2−1がオフされることで、カラム増幅回路3aの増幅率はA2に設定される。
図23において、切替信号SET−Aがハイレベルに設定されている場合、切替信号SET−AはインバータV4にて反転されることでロウレベルになり、スイッチトランジスタTsc2−1がオフされることで、カラム増幅回路3aの増幅率はA2に設定される。
そして、行選択信号ADRESnがハイレベルになると、画素PCnの行選択トランジスタTaがオンし、増幅トランジスタTbのドレインに電源電位VDDが印加されることで、増幅トランジスタTbと定電流トランジスタTLとでソースフォロアが構成される。
そして、行選択トランジスタTaがオンの状態でリセット信号RESETnがハイレベルになると、リセットトランジスタTcがオンし、フローティングディフュージョンFDの基準レベルに応じた電圧が増幅トランジスタTbのゲートにかかることで、基準レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、増幅率A2の基準レベルの出力電圧Vout1が垂直信号線Vlinに出力されている時に、リセットパルスPscがスイッチトランジスタTsc1−1のゲートに印加されると、オペアンプOPの入力電圧が出力電圧でクランプされ、動作点が設定される。この時、垂直信号線Vlinとの電圧の差分は、コンデンサC1に保持され、オペアンプOPの入力電圧がゼロ設定される。
次に、切替信号SET−Aがロウレベルに遷移すると、切替信号SET−AはインバータV4にて反転されることでハイレベルになり、スイッチトランジスタTsc2−1がオンされることで、カラム増幅回路3aの増幅率はA1に設定される。
そして、増幅率A1の基準レベルの出力電圧Vout1が垂直信号線Vlinに出力されている時に、リセットパルスPcpがスイッチトランジスタTcpのゲートに印加されると、コンパレータPAの反転入力端子の入力電圧が出力電圧でクランプされ、動作点が設定される。この時、オペアンプOPからの出力電圧Vout2との電圧の差分は、コンデンサC3に保持され、コンパレータPAの入力電圧がゼロ設定される。
基準電圧VREFが一定値に維持されている。アップダウンカウンタUDはリセットした状態になっている。
次に、切替信号SET−Aがハイレベルに遷移すると、切替信号SET−AはインバータV4にて反転されることでロウレベルになり、スイッチトランジスタTsc2−1がオフされることで、カラム増幅回路3aの増幅率はA2に設定される。
また、リセットパルスAR−Cが論理和回路N26を介してアップダウンカウンタUD21のリセット端子に入力されることで、アップダウンカウンタUD21がリセットされる。
そして、増幅率A2の基準レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A2の基準レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4として論理積回路N11の一方の入力端子に入力されることで、基準クロックCKCが論理積回路N11を通過し、論理積回路N24の他方の入力端子に入力される。
この時、リセット信号R−FFはハイレベルに設定され、フリップフロップF2の出力端子Qの電位はロウレベルになる。このため、切替信号SET−Aがハイレベルに遷移すると、論理積回路N21の出力がハイレベルになり、論理和回路N23を介して論理積回路N24の一方の入力端子に入力される。このため、基準クロックCKCiが論理積回路N24を通過し、アップダウンカウンタUD21に入力されることで、アップダウンカウンタUD21がダウンカウントされる。
そして、増幅率A2の基準レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUD21がダウンカウントすることで、増幅率A2の基準レベルの出力電圧Vout2がデジタル値Dに変換され、増幅率A2で増幅された信号の第2の基準レベルとしてアップダウンカウンタUD21に保持される。
次に、画素PCnの行選択トランジスタTaがオンの状態で読み出し信号READnがハイレベルになると、読み出しトランジスタTdがオンし、フォトダイオードPDに蓄積されていた電荷がフローティングディフュージョンFDに転送される。そして、フローティングディフュージョンFDの信号レベルに応じた電圧が増幅トランジスタTbのゲートにかかることで、信号レベルの出力電圧Vout1として垂直信号線Vlinに出力される。
そして、基準電圧VREFのレベルをAD変換の飽和レベルよりも少しだけ小さな値に設定する。そして、リセット信号R−FFをロウレベルに遷移させた後、セットパルスSET−GをフリップフロップF2のセット端子に印加することで、コンパレータPAの出力レベルをフリップフロップF2に取り込む。
ここで、フリップフロップF2に論理値‘1’が取り込まれた場合、信号レベルの出力電圧Vout2の増幅率はA1と判断することができる。フリップフロップF2に論理値‘0’が取り込まれた場合、信号レベルの出力電圧Vout2の増幅率はA2と判断することができる。
以下、フリップフロップF2に論理値‘1’が取り込まれた場合とフリップフロップF2に論理値‘0’が取り込まれた場合とを分けて説明する。
(フリップフロップF2に論理値‘0’が取り込まれた場合)
論理値‘0’がフリップフロップF2に取り込まれた後、リセットパルスR−BCが論理積回路N25の他方の入力端子に印加される。ここで、フリップフロップF2に論理値‘0’が取り込まれた場合、フリップフロップF1の出力端子Qの電位はロウレベルになるので、リセットパルスR−BCが論理積回路N25にて遮断され、アップダウンカウンタUD21がリセットされることはない。
論理値‘0’がフリップフロップF2に取り込まれた後、リセットパルスR−BCが論理積回路N25の他方の入力端子に印加される。ここで、フリップフロップF2に論理値‘0’が取り込まれた場合、フリップフロップF1の出力端子Qの電位はロウレベルになるので、リセットパルスR−BCが論理積回路N25にて遮断され、アップダウンカウンタUD21がリセットされることはない。
そして、増幅率A2の信号レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A2の信号レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4として論理積回路N11の一方の入力端子に入力されることで、基準クロックCKCが論理積回路N11を通過し、論理積回路N24の他方の入力端子に入力される。
この時、フリップフロップF2の反転出力端子NQの電位はハイレベルになる。このため、切替信号SET−Aがハイレベルに設定されていると、論理積回路N21の出力がハイレベルになり、論理和回路N23を介して論理積回路N24の一方の入力端子に入力される。このため、基準クロックCKCiが論理積回路N24を通過し、アップダウンカウンタUD21に入力されることで、アップダウンカウンタUD21が今度はアップカウントされる。
そして、増幅率A2の基準レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUD21がアップカウントすることで、増幅率A2の信号レベルの出力電圧Vout2と基準レベルの出力電圧Vout2との差分がデジタル値Dに変換され、ラインメモリLM21に送られる。この結果、ラインメモリLM21には、デジタルCDSにて検出された増幅率A2の信号成分として、増幅率A2で増幅された信号からサンプリングされた第2の信号レベルと第2の基準レベルとの差分が保持される。
次に、切替信号SET−Aがロウレベルに遷移すると、切替信号SET−AはインバータV4にて反転されることでハイレベルになり、スイッチトランジスタTsc2−1がオンされることで、カラム増幅回路3aの増幅率はA1に設定される。
この時、フリップフロップF2の出力端子Qの電位はロウレベルになっているので、論理積回路N21、N22の出力はいずれもロウレベルになり、論理積回路N11を通過した基準CKCiが論理積回路N24にて遮断され、アップダウンカウンタUD21は動作しない。
そして、フリップフロップF2の出力端子NQの電位がハイレベルの場合、図21のゲイン選択部34にてゲイン選択信号GSELの値が‘H’に設定される。そして、ゲイン選択信号GSELの値が‘H’に設定されると、スイッチ36、44はH側に切り替えられ、出力信号Vout11が出力信号Vout8としてそのまま出力される。
(フリップフロップF2に論理値‘1’が取り込まれた場合)
論理値‘1’がフリップフロップF2に取り込まれた後、リセットパルスR−BCが論理積回路N25の他方の入力端子に印加される。ここで、フリップフロップF2に論理値‘1’が取り込まれた場合、フリップフロップF2の出力端子Qの電位はハイレベルになるので、リセットパルスR−BCが論理積回路N25を通過し、アップダウンカウンタUD21がリセットされる。
論理値‘1’がフリップフロップF2に取り込まれた後、リセットパルスR−BCが論理積回路N25の他方の入力端子に印加される。ここで、フリップフロップF2に論理値‘1’が取り込まれた場合、フリップフロップF2の出力端子Qの電位はハイレベルになるので、リセットパルスR−BCが論理積回路N25を通過し、アップダウンカウンタUD21がリセットされる。
そして、切替信号SET−Aがハイレベルに設定されている場合、フリップフロップF2の反転出力端子NQの電位はロウレベルになっているので、論理積回路N21、N22の出力はいずれもロウレベルになり、論理積回路N11を通過した基準CKCiが論理積回路N24にて遮断され、アップダウンカウンタUD21は動作しない。
次に、切替信号SET−Aがロウレベルに遷移すると、切替信号SET−AはインバータV4にて反転されることでハイレベルになり、スイッチトランジスタTsc2−1がオンされることで、カラム増幅回路3aの増幅率はA1に設定される。
そして、増幅率A1の信号レベルの出力電圧Vout2がコンデンサC3を介してコンパレータPAに入力された状態で、基準電圧VREFとして三角波が与えられ、増幅率A1の信号レベルの出力電圧Vout2と基準電圧VREFとが比較される。そして、コンパレータPAの出力電圧はインバータVにて反転された後、出力電圧Vout4として論理積回路N11の一方の入力端子に入力されることで、基準クロックCKCが論理積回路N11を通過し、論理積回路N24の他方の入力端子に入力される。
この時、フリップフロップF2の出力端子Qの電位はハイレベルになる。このため、切替信号SET−Aがロウレベルに設定されていると、論理積回路N22の出力がハイレベルになり、論理和回路N23を介して論理積回路N24の一方の入力端子に入力される。このため、基準クロックCKCiが論理積回路N24を通過し、アップダウンカウンタUD21に入力されることで、アップダウンカウンタUD21がアップカウントされる。
そして、増幅率A1の信号レベルの出力電圧Vout2が基準電圧VREFのレベルと一致するまで出力電圧Vout4のハイレベルが維持され、出力電圧Vout4がロウレベルに反転するまでアップダウンカウンタUD21がアップカウントすることで、増幅率A1の信号レベルの出力電圧Vout2がデジタル値Dに変換され、ラインメモリLM21に送られる。この結果、ラインメモリLM21には、アナログCDSにて検出された増幅率A1の信号成分として、増幅率A1で増幅された信号からサンプリングされた第1の信号レベルと第1の基準レベルとの差分が保持される。
そして、フリップフロップF2の出力端子Qの電位がハイレベルの場合、図21のゲイン選択部34にてゲイン選択信号GSELの値が‘L’に設定される。そして、ゲイン選択信号GSELの値が‘L’に設定されると、スイッチ36、44はL側に切り替えられ、出力信号Vout11が黒レベルSB分だけ減算された後、増幅率A2で増幅され、出力信号Vout8として出力される。
ここで、画素PCnから読み出された信号の増幅率A1、A2の切替前後に第1の基準レベルと第2の基準レベルをサンプリングし、画素PCnから読み出された信号の増幅率A1、A2の切替後に信号レベルに応じて第1の信号レベルまたは第2の信号レベルをサンプリングすることにより、画素PCnから読み出された信号の増幅率A1、A2が切り替えられた場合においても、その増幅率A1、A2に応じた基準レベル分を相殺させることができ、CDSによるノイズの抑圧効果を増大させることが可能となるとともに、増幅率A1、A2ごとに別個にラインメモリLM21を設ける必要がなくなることから、回路規模を低減することができる。
また、増幅率A1で増幅された信号についてはアナログCDSにて信号成分を検出し、増幅率A2で増幅された信号についてはデジタルCDSにて信号成分を検出することにより、増幅率A1、A2ごとに別個にアップダウンカウウンタUD21を設ける必要がなくなることから、回路規模を低減することができる。
(第14実施形態)
図24は、本発明の第14実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図24において、この固体撮像装置では、図10のカラム増幅回路3bの後段に図22のサンプルホールド信号変換回路41aが接続されている。
図24は、本発明の第14実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図24において、この固体撮像装置では、図10のカラム増幅回路3bの後段に図22のサンプルホールド信号変換回路41aが接続されている。
図25は、図24の固体撮像装置の1画素分の読み出し動作を示すタイミングチャートである。
図25において、図11および図23の動作が組み合わされることにより、カラム増幅回路3bとしてスイッチドキャパシタ型増幅回路が用いられた場合に代えて差動増幅回路が用いられた場合の動作が実現されている。
図25において、図11および図23の動作が組み合わされることにより、カラム増幅回路3bとしてスイッチドキャパシタ型増幅回路が用いられた場合に代えて差動増幅回路が用いられた場合の動作が実現されている。
(第15実施形態)
図26は、本発明の第15実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図26において、この固体撮像装置では、図22のサンプルホールド信号変換回路41aおよびフリップフロップF2の代わりにサンプルホールド信号変換回路41bおよびゲイン切替制御部45が設けられている。
図26は、本発明の第15実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図26において、この固体撮像装置では、図22のサンプルホールド信号変換回路41aおよびフリップフロップF2の代わりにサンプルホールド信号変換回路41bおよびゲイン切替制御部45が設けられている。
サンプルホールド信号変換回路41bでは、図22のサンプルホールド信号変換回路41aのカウンタ入力遮断回路63が省略され、論理積回路N11の出力端子がカウンタ入力遮断回路63を介することなくアップダウンカウンタUD21の入力端子に接続されている。
ゲイン切替制御部45は、各画素PCnから読み出された信号の信号レベルに基づいて、各画素PCnから読み出された信号の増幅率をA1またはA2に切り替えることができる。なお、ゲイン切替制御部45は、コンパレータPAの出力に基づいて、各画素PCnから読み出された信号の信号レベルを判定することができる。
ここで、ゲイン切替制御部45には、各画素PCnから読み出された信号の増幅率A1、A2を特定する値を記憶するフリップフロップF3およびフリップフロップF3に記憶された値に基づいてカラム増幅回路3aの増幅率A1、A2を切り替える否定論理和回路N31が設けられている。
そして、図26のフリップフロップF3が図22のフリップフロップF2と違う点は、フリップフロップF2の反転出力端子NQはカウンタ入力遮断回路63に接続されているのに対し、フリップフロップF3の反転出力端子NQは否定論理和回路N31の一方の入力端子に接続されている。
また、否定論理和回路N31の他方の入力端子には切替信号SET−Aが入力され、否定論理和回路N31の出力端子はスイッチトランジスタTsc2−1のゲートに接続されている。
図27は、図26の固体撮像装置の1画素分の読み出し動作を示すタイミングチャートである。
図27において、増幅率A2の基準レベルの出力電圧Vout2が増幅率A2で増幅された信号の第2の基準レベルとしてアップダウンカウンタUD21に保持される点は、図22の固体撮像装置と同様である。
図27において、増幅率A2の基準レベルの出力電圧Vout2が増幅率A2で増幅された信号の第2の基準レベルとしてアップダウンカウンタUD21に保持される点は、図22の固体撮像装置と同様である。
また、各画素PCnから読み出された信号の信号レベルに応じて論理値‘0’または‘1’がフリップフロップF3に取り込まれる点は図22のフリップフロップF2と同様である。
これに対して、図22の固体撮像装置では、信号レベルの検出時に切替信号SET−Aを切り替えることで、増幅率A1の信号レベルのアップカウントまたは増幅率A2の信号レベルのアップカウントがアップダウンカウンタUD21にて行われる。ここで、増幅率A1の信号レベルのアップカウントがアップダウンカウンタUD21にて行われる場合には、増幅率A2の信号レベルのアップカウントがアップダウンカウンタUD21にて行われないようにするために、増幅率A2の信号レベルに応じて生成された基準クロックCKCiがカウンタ入力遮断回路63によってアップダウンカウンタUD21に入力されないようにされている。また、増幅率A2の信号レベルのアップカウントがアップダウンカウンタUD21にて行われる場合には、増幅率A1の信号レベルのアップカウントがアップダウンカウンタUD21にて行われないようにするために、増幅率A1の信号レベルに応じて生成された基準クロックCKCiがカウンタ入力遮断回路63によってアップダウンカウンタUD21に入力されないようにされている。
一方、図27の固体撮像装置では、信号レベルの検出時にフリップフロップF3に記憶されている値に基づいて、増幅率A1の信号レベルのアップカウントまたは増幅率A2の信号レベルのアップカウントがアップダウンカウンタUD21にて行われる。ここで、信号レベルの検出時にフリップフロップF3に記憶されている値に基づいてカラム増幅回路3aの増幅率A1、A2を切り替え、増幅率A1、A2のうちのいずれか一方のみの信号レベルの出力電圧Vout2との比較しかコンパレータPAで行われないようにすることで、各画素PCnの信号レベルのAD変換動作が1回で済むようにされている。このため、図27の固体撮像装置では、図22のカウンタ入力遮断回路63は不要である。
ここで、各画素PCnから読み出された信号の信号レベルに基づいて、各画素PCnから読み出された信号の増幅率をA1またはA2に切り替えるようにして、各画素PCnの信号レベルのAD変換動作を1回で済ませることにより、固体撮像装置の読み出し処理を高速化することができる。
(第16実施形態)
図28は、本発明の第16実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図28において、この固体撮像装置では、図24のサンプルホールド信号変換回路41a、インバータV3およびフリップフロップF2の代わりにサンプルホールド信号変換回路41bおよびゲイン切替制御部46が設けられている。
図28は、本発明の第16実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図28において、この固体撮像装置では、図24のサンプルホールド信号変換回路41a、インバータV3およびフリップフロップF2の代わりにサンプルホールド信号変換回路41bおよびゲイン切替制御部46が設けられている。
ゲイン切替制御部46は、各画素PCnから読み出された信号の信号レベルに基づいて、各画素PCnから読み出された信号の増幅率をA1またはA2に切り替えることができる。なお、ゲイン切替制御部46は、コンパレータPAの出力に基づいて、各画素PCnから読み出された信号の信号レベルを判定することができる。
ここで、ゲイン切替制御部46には、各画素PCnから読み出された信号の増幅率A1、A2を特定する値を記憶するフリップフロップF4およびフリップフロップF4に記憶された値に基づいてカラム増幅回路3bの増幅率A1、A2を切り替える否定論理和回路N41およびインバータV21が設けられている。
そして、図28のフリップフロップF4が図24のフリップフロップF2と違う点は、フリップフロップF2の出力端子Qはカウンタ入力遮断回路63に接続されているのに対し、フリップフロップF4の出力端子Qは否定論理和回路N41の一方の入力端子に接続されている。
また、否定論理和回路N41の他方の入力端子には切替信号SET−Aが入力され、否定論理和回路N41の出力端子はインバータV21の入力端子に接続されている。また、スイッチSW2、SWsf2はインバータV21の出力に基づいて切り替えられる。スイッチSWsf1は否定論理和回路N41の出力に基づいて切り替えられる。
図29は、図28の固体撮像装置の1画素分の読み出し動作を示すタイミングチャートである。
図29において、増幅率A2の基準レベルの出力電圧Vout2が増幅率A2で増幅された信号の第2の基準レベルとしてアップダウンカウンタUD21に保持される点は、図24の固体撮像装置と同様である。
図29において、増幅率A2の基準レベルの出力電圧Vout2が増幅率A2で増幅された信号の第2の基準レベルとしてアップダウンカウンタUD21に保持される点は、図24の固体撮像装置と同様である。
また、各画素PCnから読み出された信号の信号レベルに応じて論理値‘0’または‘1’がフリップフロップF4に取り込まれる点は図24のフリップフロップF2と同様である。
これに対して、図24の固体撮像装置では、信号レベルの検出時に切替信号SET−Aを切り替えることで、増幅率A1の信号レベルのアップカウントまたは増幅率A2の信号レベルのアップカウントがアップダウンカウンタUD21にて行われる。ここで、増幅率A1の信号レベルのアップカウントがアップダウンカウンタUD21にて行われる場合には、増幅率A2の信号レベルのアップカウントがアップダウンカウンタUD21にて行われないようにするために、増幅率A2の信号レベルに応じて生成された基準クロックCKCiがカウンタ入力遮断回路63によってアップダウンカウンタUD21に入力されないようにされている。また、増幅率A2の信号レベルのアップカウントがアップダウンカウンタUD21にて行われる場合には、増幅率A1の信号レベルのアップカウントがアップダウンカウンタUD21にて行われないようにするために、増幅率A1の信号レベルに応じて生成された基準クロックCKCiがカウンタ入力遮断回路63によってアップダウンカウンタUD21に入力されないようにされている。
一方、図28の固体撮像装置では、信号レベルの検出時にフリップフロップF4に記憶されている値に基づいて、増幅率A1の信号レベルのアップカウントまたは増幅率A2の信号レベルのアップカウントがアップダウンカウンタUD21にて行われる。ここで、信号レベルの検出時にフリップフロップF4に記憶されている値に基づいてカラム増幅回路3bの増幅率A1、A2を切り替え、増幅率A1、A2のうちのいずれか一方のみの信号レベルの出力電圧Vout2との比較しかコンパレータPAで行われないようにすることで、各画素PCnの信号レベルのAD変換動作が1回で済むようにされている。このため、図28の固体撮像装置では、図24のカウンタ入力遮断回路63は不要である。
ここで、各画素PCnから読み出された信号の信号レベルに基づいて、各画素PCnから読み出された信号の増幅率をA1またはA2に切り替えるようにして、各画素PCnの信号レベルのAD変換動作を1回で済ませることにより、固体撮像装置の読み出し処理を高速化することができる。
(第17実施形態)
図30は、本発明の第17実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図30において、この固体撮像装置では、図16のカラム増幅回路3、サンプルホールド信号変換回路31、乗算器35およびスイッチ36の代わりにカラム増幅回路50、サンプルホールド信号変換回路51、乗算器57〜59およびセレクタ60が設けられている。また、この固体撮像装置では、各画素PCnの信号成分に対する黒レベルを調整する減算器55およびゲイン選択信号GSELに基づいて黒レベルSBを減算器55に供給するスイッチ56が設けられている。
図30は、本発明の第17実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図30において、この固体撮像装置では、図16のカラム増幅回路3、サンプルホールド信号変換回路31、乗算器35およびスイッチ36の代わりにカラム増幅回路50、サンプルホールド信号変換回路51、乗算器57〜59およびセレクタ60が設けられている。また、この固体撮像装置では、各画素PCnの信号成分に対する黒レベルを調整する減算器55およびゲイン選択信号GSELに基づいて黒レベルSBを減算器55に供給するスイッチ56が設けられている。
ここで、カラム増幅回路50は、各画素PCから読み出された信号を増幅率A1〜A4(A1<A2<A3<A4)を切り替えてカラムごとに増幅することができる。なお、以下の説明では、簡単のために、A1=1、A2=2、A3=4、A4=8として説明する。
サンプルホールド信号変換回路51は、増幅率A1〜A4で増幅された信号から第1〜第4の基準レベルをそれぞれサンプリングした後、各画素PCから読み出された信号の信号レベルに基づいて増幅率A1〜A4のいずれかで増幅された信号から信号レベルをサンプリングすることにより、各画素PCの信号成分を相関2重サンプリングにて検出することができる。ここで、例えば、増幅率A1、A2で増幅された信号についてはアナログCDSにて信号成分を検出し、増幅率A3、A4で増幅された信号についてはデジタルCDSにて信号成分を検出することができる。
そして、サンプルホールド信号変換回路51には、カラムADC回路52が設けられている。このカラムADC回路52は、増幅率A1、A2で増幅された画素PCからの信号レベルの読み出し信号と基準電圧VREFとの比較結果に基づいてアップカウウントを行うことでアナログCDSの基準レベルと信号レベルとの差分をそれぞれ算出し、増幅率A3、A4で増幅された画素PCからの読み出し信号と基準電圧VREFとの比較結果に基づいてアップカウウントおよびダウンカウントを行うことでデジタルCDSの基準レベルと信号レベルとの差分をそれぞれ算出することができる。
また、サンプルホールド信号変換回路51には、増幅率A1〜A4のいずれかで増幅された信号についてのカラムADC回路52のカウント値を水平画素分だけ記憶するラインメモリ53、各画素PCからの読み出し信号が増幅率A1〜A4のいずれで増幅されるかを選択するゲイン選択部54が設けられている。
また、乗算器57〜59は、サンプルホールド信号変換回路51からの出力信号Vout21に増幅率A2〜A4をそれぞれ乗算することができる。セレクタ60は、ゲイン選択部54による選択結果に基づいて出力信号Vout22を端子M1〜M4のいずれかに切り替えることができる。
そして、各画素PCから読み出された信号の信号レベルの増幅率としてA1が選択された場合、スイッチ56がL側に切り替えられ、セレクタ60が端子M4に切り替えられる。そして、サンプルホールド信号変換回路51において、各画素PCから読み出された信号からアナログCDSにて信号成分が検出され、出力信号Vout21として出力される。そして、減算器55において黒レベルSBが減算された後、乗算器59において増幅率A4が乗算され、出力信号Vout22として出力される。
一方、各画素PCから読み出された信号の信号レベルの増幅率としてA2が選択された場合、スイッチ56がL側に切り替えられ、セレクタ60が端子M3に切り替えられる。そして、サンプルホールド信号変換回路51において、各画素PCから読み出された信号からアナログCDSにて信号成分が検出され、出力信号Vout21として出力される。そして、減算器55において黒レベルSBが減算された後、乗算器58において増幅率A3が乗算され、出力信号Vout22として出力される。
一方、各画素PCから読み出された信号の信号レベルの増幅率としてA3が選択された場合、スイッチ56がH側に切り替えられ、セレクタ60が端子M2に切り替えられる。そして、サンプルホールド信号変換回路51において、各画素PCから読み出された信号からデジタルCDSにて信号成分が検出され、出力信号Vout21として出力される。そして、乗算器58において増幅率A2が乗算され、出力信号Vout22として出力される。
一方、各画素PCから読み出された信号の信号レベルの増幅率としてA4が選択された場合、スイッチ56がH側に切り替えられ、セレクタ60が端子M1に切り替えられる。そして、サンプルホールド信号変換回路51において、各画素PCから読み出された信号からデジタルCDSにて信号成分が検出され、出力信号Vout21が出力信号Vout22としてそのまま出力される。
ここで、画素PCnから読み出された信号の増幅率A1〜A4の切替ごとに第1〜第4の基準レベルをサンプリングし、画素PCnから読み出された信号の信号レベルに応じて増幅率A1〜A4のいずれかの信号レベルをサンプリングすることにより、画素PCnから読み出された信号の増幅率A1〜A4が切り替えられた場合においても、その増幅率A1〜A4に応じた基準レベル分を相殺させることができ、CDSによるノイズの抑圧効果を増大させることが可能となるとともに、増幅率A1〜A4ごとに別個にラインメモリ53を設ける必要がなくなることから、回路規模を低減することができる。
また、増幅率A1、A2で増幅された信号についてはアナログCDSにて信号成分を検出し、増幅率A3、A4で増幅された信号についてはデジタルCDSにて信号成分を検出することにより、増幅率A1〜A4ごとに別個にアップダウンカウウンタを設ける必要がなくなることから、回路規模を低減することができる。
(第18実施形態)
図31は、本発明の第18実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図31において、この固体撮像装置では、図26のカラム増幅回路3a、サンプルホールド信号変換回路41bおよびゲイン切替制御部45の代わりにカラム増幅回路50a、サンプルホールド信号変換回路51aおよびゲイン切替制御部47が設けられている。
図31は、本発明の第18実施形態に係る固体撮像装置の1カラム分の概略構成を示す回路図である。
図31において、この固体撮像装置では、図26のカラム増幅回路3a、サンプルホールド信号変換回路41bおよびゲイン切替制御部45の代わりにカラム増幅回路50a、サンプルホールド信号変換回路51aおよびゲイン切替制御部47が設けられている。
カラム増幅回路50aは、各画素PCnから読み出された信号を増幅率A1〜A4を4段階に切り替えてカラムごとに増幅することができる。
ここで、カラム増幅回路50aには、増幅率A1〜A4を4段階に切り替えるために、図26のカラム増幅回路3aにコンデンサC2−4、C2−8およびスイッチトランジスタTsc4−1、8−1が追加されている。
サンプルホールド信号変換回路51aは図17のサンプルホールド信号変換回路31aとほぼ同様の構成である。ただし、図17のゲイン選択部SE1は、フリップフロップF1に記憶されている値に基づいて増幅率A1、A2の選択を行うのに対し、図31のゲイン選択部SE2は、フリップフロップF1−2、F1−4、F1−8に記憶されている値に基づいて増幅率A1〜A4の選択を行う。また、サンプルホールド信号変換回路51aには、リセットパルスR−BCが入力された時に、フリップフロップF1−4、F1−8に記憶されている値に基づいてアップダウンカウンタUD11をリセットできるようにするための論理積回路N52および論理和回路N53が追加されている。
ゲイン切替制御部47は、各画素PCnから読み出された信号の信号レベルに基づいて、各画素PCnから読み出された信号の増幅率をA1〜A4に切り替えることができる。なお、ゲイン切替制御部47は、コンパレータPAの出力に基づいて、各画素PCnから読み出された信号の信号レベルを判定することができる。
ここで、ゲイン切替制御部47には、各画素PCnから読み出された信号の増幅率A1〜A4を特定する値を記憶するフリップフロップF1−2、F1−4、F1−8およびフリップフロップF1−2、F1−4、F1−8に記憶された値にそれぞれ基づいてカラム増幅回路3aの増幅率A1〜A4を切り替える否定論理和回路N1−2、N1−4、N1−8が設けられている。
ここで、フリップフロップF1−2のセット端子にはセットパルスSET−G2が入力され、フリップフロップF1−4のセット端子にはセットパルスSET−G4が入力され、フリップフロップF1−8のセット端子にはセットパルスSET−G8が入力される。
また、フリップフロップF1−2の反転出力端子NQは否定論理和回路N1−2の一方の入力端子に接続され、フリップフロップF1−4の反転出力端子NQは否定論理和回路N1−4の一方の入力端子に接続され、フリップフロップF1−8の反転出力端子NQは否定論理和回路N1−8の一方の入力端子に接続されている。
また、否定論理和回路N1−2の他方の入力端子には切替信号SET−A2が入力され、否定論理和回路N1−4の他方の入力端子には切替信号SET−A4が入力され、否定論理和回路N1−8の他方の入力端子には切替信号SET−A8が入力される。
また、否定論理和回路N1−2の出力端子はスイッチトランジスタTsc2−1のゲートに接続され、否定論理和回路N1−4の出力端子はスイッチトランジスタTsc4−1のゲートに接続され、否定論理和回路N1−8の出力端子はスイッチトランジスタTsc8−1のゲートに接続されている。
図32は、図31の固体撮像装置の1画素分の読み出し動作を示すタイミングチャートである。
図32において、リセット信号RESETnが印加された後、切替信号SET−A2、SET−A4、SET−A8が順次立ち上がることで、カラム増幅回路50aの増幅率がA1→A2→A3→A4という順序で切り替えられる。
図32において、リセット信号RESETnが印加された後、切替信号SET−A2、SET−A4、SET−A8が順次立ち上がることで、カラム増幅回路50aの増幅率がA1→A2→A3→A4という順序で切り替えられる。
カラム増幅回路50aの増幅率A1〜A4ごとに基準レベルがサンプリングされることで、増幅率A1の第1の基準レベル、増幅率A2の第2の基準レベル、増幅率A3の第3基準レベルおよび増幅率A4の第4の基準レベルがサンプルホールド信号変換回路51aに保持される。
ここで、アップダウンカウンタUD11、UD12の個数を減らすために、増幅率がA1、A2の場合は、アナログCDSにて信号成分が検出されるようにして、増幅率A1の第1の基準レベルおよび増幅率A2の第2の基準レベルのサンプリング時にはアップダウンカウンタUD11、UD12が動作されないようにされている。
また、増幅率がA3、A4の場合は信号レベルが小さいため、増幅率A3の第3の基準レベルおよび増幅率A4の第4の基準レベルのサンプリング時にはアップダウンカウンタUD11、UD12によるダウンカウントが行われるようにして、デジタルCDSにて信号成分が検出されるようにされている。
次に、読み出し信号READnが印加された後、切替信号SET−A8、SET−A4、SET−A2が順次立ち下がることで、カラム増幅回路50aの増幅率がA4→A3→A2→A1という順序で切り替えられる。
この時、基準電圧VREFのレベルがAD変換の飽和レベルよりも少しだけ小さな値に設定される。そして、カラム増幅回路50aの増幅率がA4の時にセットパルスSET−G8がフリップフロップF1−8のセット端子に印加され、カラム増幅回路50aの増幅率がA3の時にセットパルスSET−G4がフリップフロップF1−4のセット端子に印加され、カラム増幅回路50aの増幅率がA2の時にセットパルスSET−G2がフリップフロップF1−2のセット端子に印加される。
ここで、基準電圧VREFのレベルがAD変換の飽和レベルよりも少しだけ小さな値に設定されているので、増幅率A4の信号レベルの出力電圧Vout2が飽和していると、コンパレータPAの出力電圧がハイレベルになり、フリップフロップF1−8に論理値‘1’が取り込まれる。一方、増幅率A4の信号レベルの出力電圧Vout2が飽和していないと、コンパレータPAの出力電圧がロウレベルになり、フリップフロップF1−8に論理値‘0’が取り込まれる。
また、増幅率A3の信号レベルの出力電圧Vout2が飽和していると、コンパレータPAの出力電圧がハイレベルになり、フリップフロップF1−4に論理値‘1’が取り込まれる。一方、増幅率A3の信号レベルの出力電圧Vout2が飽和していないと、コンパレータPAの出力電圧がロウレベルになり、フリップフロップF1−4に論理値‘0’が取り込まれる。
また、増幅率A2の信号レベルの出力電圧Vout2が飽和していると、コンパレータPAの出力電圧がハイレベルになり、フリップフロップF1−2に論理値‘1’が取り込まれる。一方、増幅率A2の信号レベルの出力電圧Vout2が飽和していないと、コンパレータPAの出力電圧がロウレベルになり、フリップフロップF1−2に論理値‘0’が取り込まれる。
そして、フリップフロップF1−2、F1−4、F1−8に論理値 ‘1’が取り込まれた場合、増幅率A2の信号レベルの出力電圧Vout2は飽和しているので、この信号レベルの増幅率はA1と判断することができる。フリップフロップF1−2に論理値‘0’が取り込まれた場合、増幅率A3の信号レベルの出力電圧Vout2が飽和し、増幅率A2の信号レベルの出力電圧Vout2が飽和していないので、この信号レベルの増幅率はA2と判断することができる。フリップフロップF1−4に論理値‘0’が取り込まれた場合、増幅率A4の信号レベルの出力電圧Vout2が飽和し、増幅率A3の信号レベルの出力電圧Vout2が飽和していないので、この信号レベルの増幅率はA3と判断することができる。フリップフロップF1−8に論理値‘0’が取り込まれた場合、増幅率A4の信号レベルの出力電圧Vout2が飽和していないので、この信号レベルの増幅率はA4と判断することができる。
そして、信号レベルの増幅率がA1と判断された場合、カラム増幅回路50aの増幅率がA1に切り替えられ、信号レベルの増幅率がA2と判断された場合、カラム増幅回路50aの増幅率がA2に切り替えられ、信号レベルの増幅率がA3と判断された場合、カラム増幅回路50aの増幅率がA3に切り替えられ、信号レベルの増幅率がA4と判断された場合、カラム増幅回路50aの増幅率がA4に切り替えられる。
そして、信号レベルの出力電圧Vout1がA1〜A4のいずれかの増幅率にて増幅されることにより、信号レベルの出力電圧Vout2が生成され、コンパレータPAに入力される。そして、コンパレータPAの比較結果に基づいてアップダウンカウンタUD11、UD12がアップカウントされることによりCDSにて信号成分が検出される。
ここで、信号レベルの検出時にフリップフロップF1−2、F1−4、F1−8に記憶されている値に基づいてカラム増幅回路50aの増幅率A1〜A4を切り替え、増幅率A1〜A4のうちのいずれかの信号レベルの出力電圧Vout2との比較しかコンパレータPAで行われないようにすることで、増幅率A1〜A4が4段階に切り替えられる場合においても、各画素PCnの信号レベルのAD変換動作を1回で済ませることができる。
なお、上述した第18実施形態では、増幅率A1、A2で増幅された信号についてはアナログCDSにて信号成分を検出し、増幅率A3、A4で増幅された信号についてはデジタルCDSにて信号成分を検出する例について説明したが、増幅率A1で増幅された信号についてはアナログCDSにて信号成分を検出し、増幅率A2〜A4で増幅された信号についてはデジタルCDSにて信号成分を検出するようにしてもよい。あるいは、増幅率A1〜A3で増幅された信号についてはアナログCDSにて信号成分を検出し、増幅率A4で増幅された信号についてはデジタルCDSにて信号成分を検出するようにしてもよい。あるいは、増幅率A1〜A4で増幅された信号についてデジタルCDSにて信号成分を検出するようにしてもよい。
また、上述した第18実施形態では、図26の固体撮像装置について増幅率がA1、A2の2段階で切り替られるのをA1〜A4の4段階で切り替られるように変更した場合を例にとって説明したが、図28の固体撮像装置について増幅率がA1、A2の2段階で切り替られるのをA1〜A4の4段階で切り替られるように変更するようにしてもよい。
また、上述した実施形態では、デジタルCDS処理として信号の基準レベルと信号レベルの差を演算する回路にアップダウンカウンタを用いた。他に、基準レベルと信号レベルを別々のラインメモリに保持し、読み出した出力信号の差分を演算する回路を設けてもよい。また、基準レベルをアップカウンタでカウントし、カウント値を反転させる制御信号により値を反転させ、その後、信号レベルをアップカウントすることで2の補数を使ったカウンタ型の演算処理回路を設けるようにしてもよい。
また、上述した実施形態では、増幅率をA1、A2の2段階またはA1〜A4の4段階に切り替える例について説明したが、2段階以上の任意の段階で増幅率を切り替える方法に適用してもよい。
PC、PCn、PCn+1 画素、Ta 行選択トランジスタ、Tb、Tf1、Tf2 増幅トランジスタ、Tc リセットトランジスタ、Td 読み出しトランジスタ、Te1、Te2 負荷トランジスタ、TL 定電流トランジスタ、PD フォトダイオード、FD フローティングディフュージョン、Vlin 垂直信号線、Hlin 水平制御線、Vg1、Vg2、VTL バイアス電源、Tsc1、Tsc2、Tsc1−1、Tsc2−1、Tsc4−1、Tsc8−1、Tsc2−1、Tcp、Tcp1、Tcp2、Tcp11、Tcp12 スイッチトランジスタ、OP、OP1、OP2 オペアンプ、PA、PA1〜PA3、11 コンパレータ、C1、C3、C2−1、C2−2、C2−4、C2−8、C11〜C13、C21〜C23、C31、C32 コンデンサ、V、V1〜V4、V11、V21 インバータ、UD、UD1、UD2、UD11、UD12、UD21 アップダウンカウンタ、N1、N2、N11、N14、N15、N21、N22、N24、N25、N52 論理積回路、LM1、LM2、LM11、LM12、LM21、6−1、6−2、33、53 ラインメモリ、1 画素アレイ部、2 行走査回路、3、3−1、3−2、3a、3b、3−1a、3−2a、3−1b、3−2b、3−1b´、3−2b´、50、50a カラム増幅回路、4、4a、4b、4c、4d、4−1、4−2、4−1a、4−2a、31、31a、41、41a、41b、51、51a サンプルホールド信号変換回路、5、5−1、5−2、32、42、52 カラムADC回路、7、7−1、7−2 カラム走査回路、8 タイミング制御回路、9、9−1、9−2 DAコンバータ、10、35、57〜59 乗算器、12、SWsf1、SWsf2、SW1、SW2、36、SW11〜SW15、44、56 スイッチ、13、43、55 減算器、34、54、SE1、SE2 ゲイン選択部、F1〜F4、F1−2、F1−4、F1−8 フリップフロップ、N12、N13、N16、N17、N23、N26、N51、N53 論理和回路、N31、N41、N1−2、N1−4、N1−8 否定論理和回路、45〜47 ゲイン切替制御部、60 セレクタ、61 カウンタ結合部、62 リセット回路、63 カウンタ入力遮断回路
Claims (14)
- マトリックス状に画素が配置された画素アレイ部と、
各画素から読み出された単位画素の単位信号を少なくとも第1および第2の増幅率で増幅する画素アレイ部の端部に配置したカラム増幅回路とを備え、増幅した複数の信号を出力することを特徴とする固体撮像装置。 - 前記複複数の出力信号を合成する合成部をさらに備えることを特徴とする請求項1に記載の固体撮像装置。
- 前記合成部は、前記増幅率の小さな出力信号を増幅する増幅回路をさらに備えることを特徴とする請求項2に記載の固体撮像装置。
- マトリックス状に画素が配置された画素アレイ部と、
各画素から読み出された信号を画素アレイ部の端部に配置したカラム増幅回路と、少なくとも単位画素の単位信号を第1および第2の増幅率で切り換える増幅率切り換え回路と、増幅した複数の信号を記憶する複数のラインメモリとを備え、複数のラインメモリから読み出した複数の信号を出力することを特徴とする固体撮像装置。 - 前記複数の信号を合成する合成部をさらに備えることを特徴とする請求項4に記載の固体撮像装置。
- 前記合成部は、前記増幅率の小さな出力信号を増幅する増幅回路をさらに備えることを特徴とする請求項4に記載の固体撮像装置。
- マトリックス状に画素が配置された画素アレイ部と、
各画素から読み出された信号を画素アレイ部の端部に配置したカラム増幅回路と、
少なくとも単位画素の単位信号を第1および第2の増幅率で切り換える増幅率切り換え回路と、
増幅した複数の信号レベルの大きさを判定する信号レベル判定回路と、
判定結果を保持する増幅率記憶回路と、
カラム増幅回路で増幅した信号をアナログデジタル変換するためのコンパレータ回路と、
コンパレータ出力のデジタル信号を加算もしくは減算する演算回路と、
を備えることを特徴とする固体撮像装置。 - 前記演算回路は、UP/Downカウント動作による減算処理ができるカウンタ回路と、
デジタルデータを所定の制御信号によりbitを反転させることで減算処理ができるカウンタ回路と、2種類の信号を保存する複数のラインメモリとラインメモリから読み出した複数の信号を加減算する演算回路のいづれかを備えることを特徴とする請求項7に記載の固体撮像装置。 - 前記演算回路の出力値を保存するためのラインメモリをさらに備えることを特徴とする請求項7に記載の固体撮像装置。
- 増幅率の異なる複数の基準レベルの信号を、保存する複数の保存回路を更に有することを特徴とする請求項7に記載の固体撮像装置。
- 前記ラインメモリに保存したデータを出力した信号は、前記増幅率記憶回路のデータに応じて、出力信号の増幅率を切り換えて出力する信号合成部をさらに備えることを特徴とする請求項10に記載の固体撮像装置。
- 前記合成部は、増幅率の小さな信号を増幅率の大きな信号に対してより大きく増幅するように切り換える合成回路を備えることを特徴とする請求項11に記載の固体撮像装置。
- 前記増幅率切り換え回路は、前記判定結果に応じて、増幅率を切り換える制御回路をさらに、
備えることを特徴とする請求項12に記載の固体撮像装置。 - 前記合成部は、前記判定結果に応じて、前記出力信号の黒レベルを減算する切り換え回路を制御する切り換え回路をさらに、
備えることを特徴とする請求項11に記載の固体撮像装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010133156A JP2011259305A (ja) | 2010-06-10 | 2010-06-10 | 固体撮像装置 |
TW100109144A TW201204031A (en) | 2010-06-10 | 2011-03-17 | Solid-state imaging device |
CN201110072014.0A CN102281402B (zh) | 2010-06-10 | 2011-03-18 | 固体摄像装置 |
US13/107,255 US8885084B2 (en) | 2010-06-10 | 2011-05-13 | Solid-state imaging device |
US14/323,732 US20140320713A1 (en) | 2010-06-10 | 2014-07-03 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010133156A JP2011259305A (ja) | 2010-06-10 | 2010-06-10 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011259305A true JP2011259305A (ja) | 2011-12-22 |
Family
ID=45095956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010133156A Pending JP2011259305A (ja) | 2010-06-10 | 2010-06-10 | 固体撮像装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8885084B2 (ja) |
JP (1) | JP2011259305A (ja) |
CN (1) | CN102281402B (ja) |
TW (1) | TW201204031A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016036112A (ja) * | 2014-08-04 | 2016-03-17 | キヤノン株式会社 | 光電変換装置の駆動方法、光電変換装置、および撮像システム |
JP2018182709A (ja) * | 2017-04-11 | 2018-11-15 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、及び、電子機器 |
JP2019102916A (ja) * | 2017-11-30 | 2019-06-24 | キヤノン株式会社 | 固体撮像装置、撮像システム、および固体撮像装置の駆動方法 |
JP2020178233A (ja) * | 2019-04-18 | 2020-10-29 | キヤノン株式会社 | 撮像装置、撮像装置の制御方法、コンピュータプログラム及び記憶媒体 |
US11025849B2 (en) | 2019-03-26 | 2021-06-01 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, signal processing circuit, image capturing system, and moving object |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2706904B1 (en) | 2011-05-12 | 2021-01-06 | DePuy Synthes Products, Inc. | Improved image sensor for endoscopic use |
JP5808162B2 (ja) * | 2011-06-23 | 2015-11-10 | キヤノン株式会社 | 撮像素子、撮像装置及び撮像素子の駆動方法 |
JPWO2013099723A1 (ja) * | 2011-12-27 | 2015-05-07 | ソニー株式会社 | 撮像素子、撮像装置、電子機器および撮像方法 |
CN104081164B (zh) * | 2012-02-03 | 2016-08-24 | 旭化成株式会社 | 信号处理装置 |
JP5893573B2 (ja) | 2012-02-09 | 2016-03-23 | キヤノン株式会社 | 固体撮像装置 |
JP2013172270A (ja) * | 2012-02-20 | 2013-09-02 | Sony Corp | 比較器、ad変換器、固体撮像装置、カメラシステム、および電子機器 |
CN104247402B (zh) * | 2012-02-24 | 2018-09-07 | 株式会社尼康 | 摄像单元、摄像装置以及控制程序 |
US8754358B2 (en) * | 2012-03-02 | 2014-06-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS sensor array |
JP6021360B2 (ja) * | 2012-03-07 | 2016-11-09 | キヤノン株式会社 | 撮像装置、撮像システム、および撮像装置の駆動方法。 |
JP6012314B2 (ja) * | 2012-07-12 | 2016-10-25 | キヤノン株式会社 | 読出回路及び固体撮像装置 |
CA2878512A1 (en) | 2012-07-26 | 2014-01-30 | Olive Medical Corporation | Camera system with minimal area monolithic cmos image sensor |
TWI694726B (zh) * | 2013-02-27 | 2020-05-21 | 日商新力股份有限公司 | 攝像元件 |
US10517469B2 (en) | 2013-03-15 | 2019-12-31 | DePuy Synthes Products, Inc. | Image sensor synchronization without input clock and data transmission clock |
EP2967286B1 (en) | 2013-03-15 | 2021-06-23 | DePuy Synthes Products, Inc. | Minimize image sensor i/o and conductor counts in endoscope applications |
JP2015100042A (ja) * | 2013-11-19 | 2015-05-28 | 株式会社東芝 | ノイズ除去装置、および撮像装置 |
JP2015185823A (ja) * | 2014-03-26 | 2015-10-22 | ソニー株式会社 | 固体撮像素子、及び、撮像装置 |
JP6463002B2 (ja) * | 2014-05-08 | 2019-01-30 | キヤノン株式会社 | 撮像装置の駆動方法、撮像システムの駆動方法 |
JP6519997B2 (ja) * | 2014-07-04 | 2019-05-29 | 株式会社リコー | 光電変換素子、画像読取装置及び画像形成装置 |
WO2016009836A1 (ja) * | 2014-07-15 | 2016-01-21 | ソニー株式会社 | 比較回路、固体撮像装置、および電子機器 |
JP6674219B2 (ja) * | 2015-10-01 | 2020-04-01 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
US10015429B2 (en) * | 2015-12-30 | 2018-07-03 | Omnivision Technologies, Inc. | Method and system for reducing noise in an image sensor using a parallel multi-ramps merged comparator analog-to-digital converter |
JP2017126833A (ja) * | 2016-01-12 | 2017-07-20 | 株式会社リコー | 光電変換素子、画像読取装置、画像形成装置及び画像読取方法 |
TWI672954B (zh) * | 2017-06-12 | 2019-09-21 | 晶相光電股份有限公司 | 讀出電路以及感測裝置 |
JP2019057873A (ja) * | 2017-09-22 | 2019-04-11 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子及び電子機器 |
JP2019068267A (ja) * | 2017-09-29 | 2019-04-25 | キヤノン株式会社 | 撮像装置、撮像システム、移動体 |
KR102493826B1 (ko) * | 2018-04-30 | 2023-01-31 | 에스케이하이닉스 주식회사 | 비교 장치 및 그에 따른 씨모스 이미지 센서 |
CN110213513B (zh) * | 2019-05-07 | 2021-05-11 | 天津大学 | 一种基于单斜adc的高速数字相关双采样电路结构 |
TWI812434B (zh) * | 2022-08-29 | 2023-08-11 | 茂達電子股份有限公司 | 共用光感測電路同時感測不同色光的光學感測器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6130423A (en) * | 1998-07-10 | 2000-10-10 | Pixel Cam, Inc. | Method and apparatus for a CMOS image sensor with a distributed amplifier |
JP4022862B2 (ja) | 2002-06-11 | 2007-12-19 | ソニー株式会社 | 固体撮像装置及びその制御方法 |
JP2004153705A (ja) * | 2002-10-31 | 2004-05-27 | Matsushita Electric Ind Co Ltd | 増幅型固体撮像装置及びそれを用いた撮像システム |
US7626622B2 (en) | 2004-01-13 | 2009-12-01 | Panasonic Corporation | Solid state image pickup device and camera using the same |
JP4855704B2 (ja) * | 2005-03-31 | 2012-01-18 | 株式会社東芝 | 固体撮像装置 |
JP4843461B2 (ja) * | 2006-11-13 | 2011-12-21 | 株式会社東芝 | 固体撮像装置 |
JP2008271159A (ja) * | 2007-04-19 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
JP2009303088A (ja) * | 2008-06-17 | 2009-12-24 | Panasonic Corp | 固体撮像装置、その駆動方法及びカメラ |
-
2010
- 2010-06-10 JP JP2010133156A patent/JP2011259305A/ja active Pending
-
2011
- 2011-03-17 TW TW100109144A patent/TW201204031A/zh unknown
- 2011-03-18 CN CN201110072014.0A patent/CN102281402B/zh not_active Expired - Fee Related
- 2011-05-13 US US13/107,255 patent/US8885084B2/en not_active Expired - Fee Related
-
2014
- 2014-07-03 US US14/323,732 patent/US20140320713A1/en not_active Abandoned
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016036112A (ja) * | 2014-08-04 | 2016-03-17 | キヤノン株式会社 | 光電変換装置の駆動方法、光電変換装置、および撮像システム |
JP2018182709A (ja) * | 2017-04-11 | 2018-11-15 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、及び、電子機器 |
JP7055603B2 (ja) | 2017-04-11 | 2022-04-18 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、及び、電子機器 |
JP2019102916A (ja) * | 2017-11-30 | 2019-06-24 | キヤノン株式会社 | 固体撮像装置、撮像システム、および固体撮像装置の駆動方法 |
US11140345B2 (en) | 2017-11-30 | 2021-10-05 | Canon Kabushiki Kaisha | Solid state imaging device, imaging system, and drive method of solid state imaging device |
US11025849B2 (en) | 2019-03-26 | 2021-06-01 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, signal processing circuit, image capturing system, and moving object |
JP2020178233A (ja) * | 2019-04-18 | 2020-10-29 | キヤノン株式会社 | 撮像装置、撮像装置の制御方法、コンピュータプログラム及び記憶媒体 |
JP7330739B2 (ja) | 2019-04-18 | 2023-08-22 | キヤノン株式会社 | 撮像装置、撮像装置の制御方法、コンピュータプログラム及び記憶媒体 |
Also Published As
Publication number | Publication date |
---|---|
CN102281402A (zh) | 2011-12-14 |
TW201204031A (en) | 2012-01-16 |
CN102281402B (zh) | 2014-12-10 |
US20140320713A1 (en) | 2014-10-30 |
US20110304757A1 (en) | 2011-12-15 |
US8885084B2 (en) | 2014-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011259305A (ja) | 固体撮像装置 | |
US8264580B2 (en) | Solid state imaging device, signal processing method of solid-state imaging device and imaging apparatus capable of removing vertical smears | |
US9549139B2 (en) | Imaging apparatus, imaging system, and method for driving imaging apparatus | |
US7321329B2 (en) | Analog-to-digital converter and semiconductor device | |
US20160156868A1 (en) | Solid-state imaging apparatus and imaging system | |
JP5426587B2 (ja) | 固体撮像装置及びその画素平均化処理方法 | |
US9521351B1 (en) | Fractional-readout oversampled image sensor | |
JP6053750B2 (ja) | 撮像装置、撮像システム、撮像装置の駆動方法 | |
WO2013099723A1 (ja) | 撮像素子、撮像装置、電子機器および撮像方法 | |
JP2007074447A (ja) | Cmosセンサ | |
JP2012019411A (ja) | 固体撮像装置 | |
US8085324B2 (en) | Solid-state imaging apparatus | |
JP2009177797A (ja) | 固体撮像装置及びその駆動方法 | |
US20140184844A1 (en) | Photoelectric conversion device, image pickup system, and driving method of photoelectric conversion device | |
JP2013058909A (ja) | 固体撮像装置 | |
JP2014222863A (ja) | 撮像装置 | |
US20090079849A1 (en) | Solid-state imaging apparatus | |
EP3078188A1 (en) | Variable gain column amplifier adapted for use in imaging arrays | |
US20150172581A1 (en) | Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and image pickup system | |
US10560653B2 (en) | Image sensing apparatus and control method for performing analog-to-digital conversion | |
JP2011135451A (ja) | 固体撮像装置 | |
JP2012165044A (ja) | 固体撮像装置 | |
JP2004356866A (ja) | 撮像装置 | |
JP6896788B2 (ja) | 撮像装置、撮像方法、コンピュータプログラム及び記憶媒体 | |
JP2003259223A (ja) | 撮像システム |