JP7330739B2 - 撮像装置、撮像装置の制御方法、コンピュータプログラム及び記憶媒体 - Google Patents
撮像装置、撮像装置の制御方法、コンピュータプログラム及び記憶媒体 Download PDFInfo
- Publication number
- JP7330739B2 JP7330739B2 JP2019079183A JP2019079183A JP7330739B2 JP 7330739 B2 JP7330739 B2 JP 7330739B2 JP 2019079183 A JP2019079183 A JP 2019079183A JP 2019079183 A JP2019079183 A JP 2019079183A JP 7330739 B2 JP7330739 B2 JP 7330739B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain
- amplified
- photoelectric conversion
- amplifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Studio Devices (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明の目的は、映像信号を、複数種類のゲインで出力する撮像素子において、各ゲインの映像信号に対してノイズによる画質劣化の影響を低減することが可能な撮像装置を提供することにある。
入射光に基づき光電変換信号を生成する光電変換素子を備え、ノイズ信号と光電変換信号を出力する画素と、
前記画素の出力信号を増幅する増幅手段と、
前記増幅手段によって第1のゲインで増幅した前記ノイズ信号を保持する第1の保持手段と、
前記増幅手段によって前記第1のゲインとは異なる第2のゲインで増幅した前記ノイズ信号を保持する第2の保持手段と、
前記増幅手段によって前記第1のゲインで増幅した前記光電変換信号から前記第1の保持手段に保持された前記ノイズ信号を減算して第1の画素信号を生成するとともに、前記増幅手段によって前記第2のゲインで増幅した前記光電変換信号から前記第2の保持手段に保持された前記ノイズ信号を減算して第2の画素信号を生成する減算手段と、
前記第1の画素信号と前記第2の画素信号を用いて画像を生成する画像生成手段と、
前記ノイズ信号を前記増幅手段によって前記第1のゲインで増幅した出力を前記第1の保持手段に保持した後、前記光電変換信号を前記増幅手段によって前記第1のゲインで増幅し、その後で前記光電変換信号を前記増幅手段によって前記第2のゲインで増幅する第1のシーケンス動作を実行させる制御手段と、を有し、
前記制御手段は、前記ノイズ信号を前記増幅手段によって前記第2のゲインで増幅した出力を前記第2の保持手段に保持した後、前記光電変換信号を前記増幅手段によって前記第2のゲインで増幅し、その後で前記光電変換信号を前記増幅手段によって前記第1のゲインで増幅する第2のシーケンス動作を実行させることを特徴とする。
なお、実施例においては、撮像装置としてデジタルムービーカメラに適用した例について説明する。しかし、撮像装置はデジタルスチルカメラ、カメラ付きのスマートフォン、カメラ付きのタブレットコンピュータなど撮像機能を有する電子機器であれば良く、それらを含む。
信号処理部102は明るさの異なる2フレームの画像を合成してHDR画像を生成する機能を有する。全体制御部103はコンピュータとしてのCPUを内蔵しており、不図示のメモリに記憶されたコンピュータプログラムに基づき装置全体の各種動作を実行することで制御手段として機能する。そして、レンズ100、撮像素子101、信号処理部102、外部出力I/F部104など、撮像装置全体の動作を制御する。
タイミング制御部201は撮像素子101の各ブロックに対する動作クロック及びタイミング信号を供給し、動作を制御するものである。
列アンプ204は画素部203から行単位で出力された画素信号を電気的に増幅するために用いられる。列ADC(Analog to Digital Converter)205は列アンプ204からのアナログ信号をA/D変換し、後段の水平転送回路208に送る。水平転送回路208は列ADC205でA/D変換された信号を、信号処理回路209へ転送する。
外部出力回路210は、信号処理回路209からの信号を外部出力用のフォーマットに変換して外部に出力する。
メモリ310は光電変換素子301から読み出された画素信号(光電変換信号)と、前記光電変換信号以外の読出し回路部(電荷保持部303からA/D変換部309までの回路)で生じたノイズ信号とが混合された混合信号を保持する。メモリ311は列アンプ2041が第1のゲインで増幅する場合の読出し回路部のノイズ信号のみを保持し、メモリ312は列アンプ2041が第2のゲインで増幅する場合の読出し回路部のノイズ信号のみを保持する。
即ち、メモリ311は前記ノイズ信号を第1のゲインで増幅した出力を保持する第1の保持手段として機能している。また、メモリ312は前記ノイズ信号を第2のゲインで増幅した出力を保持する第2の保持手段として機能している。なお、メモリ310は光電変換信号を第1のゲインまたは前記第2のゲインで増幅した出力を保持する第3の保持手段として機能している。
メモリ310に保持された混合信号に対して、セレクタ313から出力されたノイズ信号を減算器314で減算することで得られる画素信号が水平転送回路208へ出力される。
なお、画素部203内のすべての画素が画素2031と同じ構成となっている。また、電流制御部3071、列アンプ2041、列ADC2051は各列ごとに同じ構成となっている。
S401では、画素信号を出力する行が偶数行かどうかを判定する。偶数行であればS402に進み、奇数行であればS405へ進む。ここでは水平同期信号を基準に画素行をカウントする。水平同期信号のカウント数は、画素部203の物理的なレイアウト上での行数とは必ずしも一致させる必要はない。
例えば、1水平同期信号の期間に、画素部203の物理的なレイアウト上で1行の画素信号を出力する場合には、1水平同期信号のカウント数Nと物理的なレイアウト上での行数Lは、N=Lとなる。1水平同期信号の期間に、画素部203の物理的なレイアウト上で隣接する2行の画素信号を同時に出力する場合には、1水平同期信号のカウント数Nと物理的なレイアウト上での行数Lは、N=L/2となる。S401では、1水平同期信号のカウント数Nが偶数か奇数かを判定するものとする。
S403では、転送スイッチ302がONの状態で光電変換素子301から出力された画素信号を列アンプ2041において第1のゲインで増幅し、A/D変換部309でA/D変換した後にメモリ310に格納する。そして、減算手段である減算器314において、メモリ310に格納された第1のゲインの画素信号からメモリ311に格納された第1のゲインのノイズ信号を減算し、後段の回路へ出力する。
このようにS403、S404では、第1のゲインで増幅した光電変換素子の出力信号から第1の保持手段に保持された信号を減算して第1の画素信号を形成する。また、前記第1のゲインとは異なる第2のゲインで増幅した光電変換素子の出力信号から第2の保持手段に保持された信号を減算して第2の画素信号を形成する。
S403で出力された第1のゲインの第1の画素信号と、S404で出力された第2のゲインの第2の画素信号を用いて、S408において信号処理部102でHDR画像を形成する。S408において信号処理部102は画像形成手段として機能している。
S406では、転送スイッチ302がONの状態で光電変換素子301から出力された画素信号を列アンプ2041において第2のゲインで増幅し、A/D変換部309でA/D変換した後にメモリ310に格納する。そして、減算手段である減算器314において、メモリ310に格納された第2のゲインの画素信号からメモリ312に格納された第2のゲインのノイズ信号を減算し、後段の回路へ出力する。
このようにS406、S407では、第2のゲインで増幅した光電変換素子の出力信号から第2の保持手段に保持された信号を減算して第2の画素信号を形成する。また、前記第2のゲインとは異なる第1のゲインで増幅した光電変換素子の出力信号から第1の保持手段に保持された信号を減算して第1の画素信号を形成する。
S407で出力された第1のゲインの第1の画素信号と、S406で出力された第2のゲインの第2の画素信号を用いて、S408において信号処理部102でHDR画像を生成する。S409で1フレーム分の行の画素信号の出力が終了したかどうかを判断し、Yesであれば図4のフローを終了する。NoであればS401に戻る。
また例えば、ノイズ信号が格納されていない場合に、デフォルトのオフセットレベルをノイズ信号の代わりに用いてもよい。デフォルトのオフセットレベルは、机上計算で求められる所定の値でもよいし、個体ごとに工場などで測定したデータを使用してもよい。また例えば、メモリ311もしくはメモリ312のいずれかに格納されている直前のノイズ信号から演算によって推定値を求めて使用してもよい。
実施例2において、図1~図3、図5~図6については実施例1と同様なので、説明を省略する。
図7は実施例2における処理のフローチャートである。
S701では、画素信号を出力するフレームが偶数フレームかどうかを判定する。偶数フレームであればS702に進み、奇数フレームであればS705へ進む。ここでは垂直同期信号を基準にフレームをカウントする。
このようにS703、S704では、第1のゲインで増幅した光電変換素子の出力信号から第1の保持手段に保持された信号を減算して第1の画素信号を形成する。また、前記第1のゲインとは異なる第2のゲインで増幅した光電変換素子の出力信号から第2の保持手段に保持された信号を減算して第2の画素信号を形成する。
S702~S704の第1のシーケンス動作は、図5で示した動作を1垂直期間単位で偶数フレームのすべての行の読出しに対して行うことで実現される。
S703で出力された第1のゲインの画素信号と、S704で出力された第2のゲインの画素信号を用いて、S708において信号処理部102でHDR画像を生成する。このように、S708において信号処理部102は画像形成手段として機能している。
このようにS706、S707では、第2のゲインで増幅した光電変換素子の出力信号から第2の保持手段に保持された信号を減算して第2の画素信号を形成する。また、前記第2のゲインとは異なる第1のゲインで増幅した光電変換素子の出力信号から第1の保持手段に保持された信号を減算して第1の画素信号を形成する。
S705~S707の第2のシーケンス動作は、図6で示した動作を1垂直期間単位で奇数フレームのすべての行の読出しに対して行うことで実現される。なお、実施例2においては、図5の第1のシーケンス動作を偶数フレームにおいて実行した後、図6の第2のシーケンス動作を奇数フレームにおいて実行する。これにより、垂直期間毎に交互に第1、第2のシーケンス動作が切り替えられることになる。
S707で出力された第1のゲインの第1の画素信号と、S706で出力された第2のゲインの第2の画素信号を用いて、S708において信号処理部102でHDR画像を形成する。
また例えば、ノイズ信号が格納されていない場合に、デフォルトのオフセットレベルをノイズ信号の代わりに用いてもよい。デフォルトのオフセットレベルは、机上計算で求められる所定の値でもよいし、個体ごとに工場などで測定したデータを使用してもよい。また例えば、メモリ311もしくはメモリ312のいずれかに格納されている直前のノイズ信号から演算によって推定値を求めて使用してもよい。
なお、上述の実施形態の機能を実現するソフトウェアのプログラムを、記録媒体から直接、或いは有線/無線通信を用いてプログラムを実行可能なコンピュータを有するシステム又は装置に供給し、そのプログラムを実行する場合も本発明に含む。
その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、OSに供給するスクリプトデータ等、プログラムの形態を問わない。
また、プログラムの供給方法としては、コンピュータネットワーク上のサーバに本発明を形成するコンピュータプログラムを記憶し、接続のあったクライアントコンピュータはがコンピュータプログラムをダウンロードしてプログラムするような方法も考えられる。
101 ・・・・ 撮像素子
102 ・・・・ 信号処理部
103 ・・・・ 全体制御部
104 ・・・・ 外部出力I/F部
201 ・・・・ タイミング制御部
202 ・・・・ 垂直走査回路
203 ・・・・ 画素部
204 ・・・・ 列アンプ
205 ・・・・ 列ADC
208 ・・・・ 水平転送回路
209 ・・・・ 信号処理回路
210 ・・・・ 外部出力回路
301 ・・・・ 光電変換素子
302 ・・・・ 転送スイッチ
303 ・・・・ 電荷保持部
304 ・・・・ 画素アンプ
3051 ・・・ 垂直出力線
3071・・・・ 電流制御部
309 ・・・・ A/D変換部
310 ・・・・ メモリ
311 ・・・・ メモリ
312 ・・・・ メモリ
313 ・・・・ セレクタ
Claims (12)
- 入射光に基づき光電変換信号を生成する光電変換素子を備え、ノイズ信号と光電変換信号を出力する画素と、
前記画素の出力信号を増幅する増幅手段と、
前記増幅手段によって第1のゲインで増幅した前記ノイズ信号を保持する第1の保持手段と、
前記増幅手段によって前記第1のゲインとは異なる第2のゲインで増幅した前記ノイズ信号を保持する第2の保持手段と、
前記増幅手段によって前記第1のゲインで増幅した前記光電変換信号から前記第1の保持手段に保持された前記ノイズ信号を減算して第1の画素信号を生成するとともに、前記増幅手段によって前記第2のゲインで増幅した前記光電変換信号から前記第2の保持手段に保持された前記ノイズ信号を減算して第2の画素信号を生成する減算手段と、
前記第1の画素信号と前記第2の画素信号を用いて画像を生成する画像生成手段と、
前記ノイズ信号を前記増幅手段によって前記第1のゲインで増幅した出力を前記第1の保持手段に保持した後、前記光電変換信号を前記増幅手段によって前記第1のゲインで増幅し、その後で前記光電変換信号を前記増幅手段によって前記第2のゲインで増幅する第1のシーケンス動作を実行させる制御手段と、を有し、
前記制御手段は、前記ノイズ信号を前記増幅手段によって前記第2のゲインで増幅した出力を前記第2の保持手段に保持した後、前記光電変換信号を前記増幅手段によって前記第2のゲインで増幅し、その後で前記光電変換信号を前記増幅手段によって前記第1のゲインで増幅する第2のシーケンス動作を実行させることを特徴とする撮像装置。 - 前記第1のシーケンス動作を1水平期間単位で行うことを特徴とする請求項1に記載の撮像装置。
- 前記第1のシーケンス動作を1垂直期間単位で行うことを特徴とする請求項1に記載の撮像装置。
- 前記ノイズ信号を前記増幅手段によって第2のゲインで増幅した出力を前記第2の保持手段に保持した後、前記光電変換信号を前記増幅手段によって前記第2のゲインで増幅し、その後で前記光電変換信号を前記増幅手段によって前記第1のゲインで増幅する第2のシーケンス動作を実行させる制御手段を有することを特徴とする請求項1に記載の撮像装置。
- 前記第2のシーケンス動作を1水平期間単位で行うことを特徴とする請求項4に記載の撮像装置。
- 前記第2のシーケンス動作を1垂直期間単位で行うことを特徴とする請求項4に記載の撮像装置。
- 前記第1のシーケンス動作と前記第2のシーケンス動作を1水平期間毎に交互に行うことを特徴とする請求項1に記載の撮像装置。
- 前記第1のシーケンス動作と前記第2のシーケンス動作を1垂直期間毎に交互に行うことを特徴とする請求項1に記載の撮像装置。
- 前記光電変換信号を前記増幅手段によって前記第1のゲインで増幅した出力または前記光電変換信号を前記増幅手段によって前記第2のゲインで増幅した出力を保持する第3の保持手段を有することを特徴とする請求項1に記載の撮像装置。
- 入射光に基づき光電変換信号を生成する光電変換素子を備え、ノイズ信号と光電変換信号を出力する画素と、前記画素の出力信号を増幅する増幅手段と、前記増幅手段によって第1のゲインで増幅した前記ノイズ信号を保持する第1の保持手段と、前記増幅手段によって前記第1のゲインと異なる第2のゲインで増幅した前記ノイズ信号を保持する第2の保持手段とを有する撮像装置の制御方法であって、
前記増幅手段によって前記第1のゲインで増幅した前記光電変換信号から前記第1の保持手段に保持された前記ノイズ信号を減算して第1の画素信号を生成するとともに、前記増幅手段によって前記第2のゲインで増幅した前記光電変換信号から前記第2の保持手段に保持された前記ノイズ信号を減算して第2の画素信号を生成する減算ステップと、
前記第1の画素信号と前記第2の画素信号を用いて画像を生成する画像生成ステップと、
前記ノイズ信号を前記増幅手段によって前記第1のゲインで増幅した出力を前記第1の保持手段に保持した後、前記光電変換信号を前記増幅手段によって前記第1のゲインで増幅し、その後で前記光電変換信号を前記増幅手段によって前記第2のゲインで増幅する第1のシーケンス動作を実行させる制御ステップと、を有し、
前記制御ステップは、前記ノイズ信号を前記増幅手段によって前記第2のゲインで増幅した出力を前記第2の保持手段に保持した後、前記光電変換信号を前記増幅手段によって前記第2のゲインで増幅し、その後で前記光電変換信号を前記増幅手段によって前記第1のゲインで増幅する第2のシーケンス動作を実行させることを特徴とする撮像装置の制御方法。 - 請求項1~9のうちいずれか一項に記載の前記撮像装置の各手段としてコンピュータを機能させるためのコンピュータプログラム。
- 請求項11に記載のコンピュータプログラムを記憶したコンピュータで読み取り可能な記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019079183A JP7330739B2 (ja) | 2019-04-18 | 2019-04-18 | 撮像装置、撮像装置の制御方法、コンピュータプログラム及び記憶媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019079183A JP7330739B2 (ja) | 2019-04-18 | 2019-04-18 | 撮像装置、撮像装置の制御方法、コンピュータプログラム及び記憶媒体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020178233A JP2020178233A (ja) | 2020-10-29 |
JP2020178233A5 JP2020178233A5 (ja) | 2022-04-22 |
JP7330739B2 true JP7330739B2 (ja) | 2023-08-22 |
Family
ID=72935652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019079183A Active JP7330739B2 (ja) | 2019-04-18 | 2019-04-18 | 撮像装置、撮像装置の制御方法、コンピュータプログラム及び記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7330739B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011259305A (ja) | 2010-06-10 | 2011-12-22 | Toshiba Corp | 固体撮像装置 |
JP2013051575A (ja) | 2011-08-31 | 2013-03-14 | Sony Corp | 固体撮像装置、撮像装置および撮像方法 |
US20160028981A1 (en) | 2014-07-25 | 2016-01-28 | Samsung Electronics Co., Ltd. | Image processing device and image processing system including the same |
JP2016042633A (ja) | 2014-08-14 | 2016-03-31 | キヤノン株式会社 | 撮像装置、撮像システム及び撮像システムの駆動方法 |
JP2017092554A (ja) | 2015-11-04 | 2017-05-25 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
-
2019
- 2019-04-18 JP JP2019079183A patent/JP7330739B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011259305A (ja) | 2010-06-10 | 2011-12-22 | Toshiba Corp | 固体撮像装置 |
JP2013051575A (ja) | 2011-08-31 | 2013-03-14 | Sony Corp | 固体撮像装置、撮像装置および撮像方法 |
US20160028981A1 (en) | 2014-07-25 | 2016-01-28 | Samsung Electronics Co., Ltd. | Image processing device and image processing system including the same |
JP2016042633A (ja) | 2014-08-14 | 2016-03-31 | キヤノン株式会社 | 撮像装置、撮像システム及び撮像システムの駆動方法 |
JP2017092554A (ja) | 2015-11-04 | 2017-05-25 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
Also Published As
Publication number | Publication date |
---|---|
JP2020178233A (ja) | 2020-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10038868B2 (en) | Solid-state image sensing device and electronic device | |
USRE41664E1 (en) | Solid-state imaging device, driving method therefor, and imaging apparatus | |
JP5959834B2 (ja) | 撮像装置 | |
US8085324B2 (en) | Solid-state imaging apparatus | |
JP7116599B2 (ja) | 撮像装置、半導体装置及びカメラ | |
US20120327280A1 (en) | Imaging apparatus and driving method for the same | |
US10313588B2 (en) | Image capturing system and control method of image capturing system | |
JP6734649B2 (ja) | 撮像装置、撮像システム、及び、撮像装置の制御方法 | |
JPWO2017141847A1 (ja) | 固体撮像装置および撮像装置 | |
JP5721518B2 (ja) | 撮像素子及び撮像装置 | |
JP2018033101A (ja) | 撮像装置及びその制御方法、プログラム、記憶媒体 | |
US10425605B2 (en) | Image sensor and image capturing apparatus | |
JP7332302B2 (ja) | 撮像装置及びその制御方法 | |
JP2008017100A (ja) | 固体撮像装置 | |
JP2008148082A (ja) | 固体撮像装置 | |
JP2017055320A (ja) | 撮像装置、撮像システム及び撮像装置の駆動方法 | |
JP7330739B2 (ja) | 撮像装置、撮像装置の制御方法、コンピュータプログラム及び記憶媒体 | |
JP2012235193A (ja) | 撮像素子、撮像装置、およびその制御方法、並びに制御プログラム | |
JP6257348B2 (ja) | 固体撮像装置、撮像システム及び複写機 | |
JP2013157881A (ja) | 撮像装置、その制御方法、および制御プログラム | |
JP2009225341A (ja) | 固体撮像装置及びその駆動方法 | |
JP7286432B2 (ja) | 撮像装置及びその制御方法、プログラム、記憶媒体 | |
JP2012175331A (ja) | 撮像装置 | |
JP5253280B2 (ja) | 固体撮像素子、カメラシステム、および信号読出し方法 | |
JP5511205B2 (ja) | 撮像装置及び撮像方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220414 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230809 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7330739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |