JP7286432B2

JP7286432B2 - 撮像装置及びその制御方法、プログラム、記憶媒体

Info

Publication number: JP7286432B2
Application number: JP2019116627A
Authority: JP
Inventors: 浩輔松原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2019-06-24
Filing date: 2019-06-24
Publication date: 2023-06-05
Anticipated expiration: 2039-06-24
Also published as: JP2021002807A

Description

本発明は、撮像装置において、画素信号を高速かつ低消費電力で読み出す技術に関するものである。

近年、撮像素子の多画素化が進んでおり、それに伴い、画素信号の読み出し時間が長くなる傾向がある。そのため、読み出しの高速化が求められている。

例えば、特許文献１では各画素列に複数の垂直出力線を設け、各画素列の列方向の互いに異なる１つ置きの画素、または複数置きの画素を、各垂直出力線に接続することにより、複数画素を並列に読み出し、高速に読み出しを行う技術が開示されている。

特開２０００－３２４３９７号公報

しかしながら、上述の特許文献１に開示された従来技術では、高速に画素信号を読み出すことができる一方で、各画素列の垂直出力線の数が増加するため、接続する定電流回路が増加し、消費電力が増加してしまう。特に、ライブビュー撮影時の消費電力の増加は撮影可能な枚数に大きく影響する。

また、各画素列の垂直出力線が増加すると、垂直出力線に起因する画素信号へのオフセットやゲインばらつきを補正する補正回路の規模が増加する。撮像素子の後段の補正回路が垂直出力線の増加に対応できない場合は、撮像素子に補正回路を搭載する必要がある。この場合、補正値を記憶するためのメモリも併せて搭載する必要があり、メモリのリード・ライトによる電力も増加し、益々消費電力が増加してしまう。

本発明は上述した課題に鑑みてなされたものであり、その目的は、画素信号の高速な読み出しと消費電力の低減を両立することを可能にした撮像装置を提供することである。

本発明に係わる撮像装置は、複数の画素が行列状に配列された画素部と、前記画素部の第１の行数の画素の信号を同時に読み出すことが可能な読み出し手段と、前記第１の行数の画素の信号を同時に補正することが可能な第１の補正手段と、前記第１の行数よりも少ない第２の行数の画素の信号を同時に補正することが可能な第２の補正手段と、前記読み出し手段により前記第１の行数の画素の信号を同時に読み出し、前記第１の補正手段により前記第１の行数の画素の信号を同時に補正する第１のモードと、前記読み出し手段により前記第２の行数の画素の信号を同時に読み出し、前記第２の補正手段により前記第２の行数の画素の信号を同時に補正する第２のモードとを切り替える制御手段と、を備えることを特徴とする。

本発明によれば、画素信号の高速な読み出しと消費電力の低減を両立することを可能にした撮像装置を提供することができる。

本発明の撮像装置の第１の実施形態であるデジタルカメラの構成を示すブロック図。第１の実施形態における固体撮像素子の構成を示す図。第１の実施形態における単位画素の回路構成例を示す図。第１の実施形態における読み出し部の回路構成例を示す図。第１の実施形態における読み出し部のタイミングチャート。第１の実施形態におけるライブビュー撮影中の静止画撮影のタイミングチャート。第２の実施形態における読み出し部の構成図。第２の実施形態における読み出し部のタイミングチャート。

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

（第１の実施形態）
図１は、本発明の撮像装置の第１の実施形態であるデジタルカメラ１００の構成を示すブロック図である。

図１において、デジタルカメラ１００は、固体撮像素子１０１と、信号処理部１０６と、ＲＡＭ１１０と、ＲＯＭ１１１と、表示部１１５と、記録部１１４と、システム制御部１１２と、操作部１１３とを備える。撮影レンズ１１６は、デジタルカメラ１００の本体に対して着脱可能であってもよいし固定されていてもよい。撮影レンズ１１６は、被写体の光学像を固体撮像素子１０１の撮像面に結像させる。

固体撮像素子１０１は、そのチップ内に、画素部１０２、読み出し部１０３、第１補正部１０４、補正値メモリ１０５、制御部２０４を備える。画素部１０２は、撮像面に入射した光学像を光電変換して画素信号を生成する。制御部２０４は、画素部１０２からの画素信号の読み出しを制御する。読み出し部１０３は、画素部１０２で光電変換して生成された画素信号をＡＤ変換する。なお、読み出し部１０３は、読み出しを高速化するため、４行同時に読み出すことが可能な構成とする。詳細については後述する。

第１補正部１０４は、４行同時に読み出した画素信号に対して、読み出し部１０３に起因するオフセットやゲインを４行同時に補正可能な補正回路を備える。第１補正部１０４は、後述する固体撮像素子１０１の後段の信号処理部１０６に４行同時に補正可能な補正回路を備えていない場合に必要となる。補正値メモリ１０５は、第１補正部１０４で補正処理を行う際に必要な補正値を格納する。固体撮像素子１０１によって生成された撮像信号は、信号処理部１０６に供給される。

信号処理部１０６は、固体撮像素子１０１のチップ外に設けられ、第２補正部１０７、画像処理部１０８、メモリ制御部１０９を備える。第２補正部１０７は、固体撮像素子１０１から出力される撮像信号に対し第１補正部１０４と同様の補正処理を１行分のみ行うことができる構成とする。つまり、第２補正部１０７は４行同時に補正できる構成は備えていない。

画像処理部１０８は、第１補正部１０４または第２補正部１０７によって補正処理が施された撮像信号に対して、現像処理、データ圧縮処理等を施す。メモリ制御部１０９は、補正値メモリ１０５、後述のＲＡＭ１１０を制御する。

ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）１１１は、ファームウェアや第１補正部１０４または第２補正部１０７で使用される補正値を記憶する。ＲＯＭ１１１としては、例えばフラッシュメモリ等が用いられる。ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）１１０は、画像データ等を一時的に記憶する。また、ＲＡＭ１１０は、ＲＯＭ１１１に記憶された第１補正部１０４または第２補正部１０７で使用される補正値を一時的に記憶する。

表示部１１５は、固体撮像素子１０１による撮影によって取得された画像を表示する。また、表示部１１５は、各種設定情報等を表示することができる。記録部１１４には、不図示の記録媒体が備えられている。記録媒体は、記録部１１４から着脱可能であってもよいし着脱不能であってもよい。具体的には、半導体メモリを備えたメモリカード等が用いられる。記録部１１４には、画像データ等が記録される。操作部１１３は、撮影者による撮影の指示を受け付ける。システム制御部１１２は、デジタルカメラ１００の全体の制御を司る。

図２は、本実施形態における固体撮像素子１０１の構成を示す図である。

固体撮像素子１０１は、第１基板２０１と第２基板２０２から成る積層構造を有する。第１基板２０１は、単位画素２０３が行列状に配列された画素アレイである画素部１０２と、画素を制御する制御部２０４とを備える。

ここで画素部１０２は、光電変換素子と複数のトランジスタからなる画素回路を含む、一般的なＣＭＯＳ撮像素子の画素部と同等の構成である。詳細は、図３の画素部の回路構成例を用いて後述する。また、制御部２０４は、画素部１０２の信号を読み出すために必要な制御回路であり、詳細は、図４の読み出し回路の構成例を用いて説明する。

第２基板２０２は、垂直出力線２０５を介して画素部１０２の信号をＡＤ変換するＡＤ変換部２０７とＡＤ変換結果を一時的に記憶するＣＤＳメモリ２０６とを含む読み出し部１０３と、前述の第１補正部１０４と補正値メモリ１０５とを備える。

図３は、本実施形態における単位画素２０３の回路構成例を示す図である。

単位画素２０３は、位相信号と撮像信号を出力可能であり、マイクロレンズ３０１、位相信号と撮像信号を蓄積するために分割されたフォトダイオード（以下ＰＤ）３０２ａ，３０２ｂ、転送スイッチ３０３ａ，３０３ｂ、フローティングディフュージョン（以下ＦＤ）３０４、増幅ＭＯＳアンプ３０５、行選択スイッチ３０６、リセットスイッチ３０７を備えて構成される。ＰＤ３０２ａ，３０２ｂは、入射する光に応じた電荷を蓄積する。

転送スイッチ３０３ａ，３０３ｂは、そのゲート端子にそれぞれ入力される転送パルスＰＴＸａ，ＰＴＸｂによって駆動され、ＰＤ３０２ａ，３０２ｂに蓄積された電荷を、共通のＦＤ３０４に転送する。ＦＤ３０４は、電荷を一時的に蓄積するとともに、蓄積した電荷を電圧信号に変換する電荷電圧変換部として機能する。

増幅ＭＯＳアンプ３０５は、後述する定電流回路４０１と合わせてソースフォロアとして機能し、そのゲートにはＦＤ３０４で電荷電圧変換された信号が入力される。行選択スイッチ３０６は、そのゲートに入力される行選択パルスＰＳＥＬによって駆動され、そのドレインが増幅ＭＯＳアンプ３０５に接続され、そのソースが垂直出力線２０５に接続されている。
行選択パルスＰＳＥＬがアクティブレベル（ハイレベル）となった行選択スイッチ３０６は、導通状態になり、対応する増幅ＭＯＳアンプ３０５のソースが垂直出力線２０５に接続される。垂直出力線２０５は複数の単位画素２０３で共有され、後述する定電流回路４０１と接続される。

リセットスイッチ３０７は、そのドレインが電源線ＶＤＤに接続され、そのゲートに入力されるリセットパルスＰＲＥＳによって駆動されて、ＦＤ３０４に蓄積されている電荷を除去する。ここで増幅ＭＯＳアンプ３０５は、リセットパルスＰＲＥＳによってＦＤ３０４がリセットされた状態の場合にはリセット信号を垂直出力線２０５に対して出力する。

また、転送パルスＰＴＸａまたはＰＴＸｂによって、ＰＤ３０２ａ，３０２ｂに蓄積された電荷のうち、ＰＤ３０２ａまたはＰＤ３０２ｂの一方（一部）の電荷の転送が行われた場合には、一方のＰＤの光電変換信号を含む位相信号を出力する。

また、転送パルスＰＴＸａまたはＰＴＸｂによって、ＰＤ３０２ａ，３０２ｂに蓄積された電荷のうち、ＰＤ３０２ａ，３０２ｂの両方の電荷の転送が行われた場合には、単位画素２０３の有する全てのＰＤの光電変換信号を含む撮像信号を出力する。

図４は、本実施形態における読み出し部１０３の回路構成例を示す図である。

画素部１０２には、単位画素２０３が行列状に配列されている。垂直出力線２０５は列毎に複数本配置されている。本実施形態においては、列毎に４本（同時に読み出される行数分）配置されている例を示している。４本それぞれの垂直出力線２０５は垂直方向に４画素ごとの画素と接続されている。

垂直出力線２０５には、定電流回路４０１が接続されており、単位画素２０３内の行選択スイッチ３０６を介して接続された増幅ＭＯＳアンプ３０５と合わせてソースフォロワとして機能する。この時、ＦＤ３０４の信号電位が垂直出力線２０５の電位に反映される。

ＡＤ変換部２０７を構成する比較器４０２は、一方に垂直出力線２０５から出力されたＦＤ３０４の信号電位、他方に漸次変化する参照信号Ｖｒａｍｐが入力され、これらの比較結果を出力する。参照信号Ｖｒａｍｐは制御部２０４から出力される。カウンタ回路４０３は基準クロックＣＬＫが入力され、基準クロックＣＬＫに基づいてアップカウントまたはダウンカウントを行う。また、カウンタ回路４０３は比較器４０２から出力される比較結果に応じてカウントの停止を行い、これらの動作によってＡＤ変換を行う。なお、本実施形態におけるＡＤ変換方式は、上記のようなスロープ型ＡＤ変換方式に限定されるものではなく、他のＡＤ変換方式を適用することも可能である。

ＣＤＳ回路４０４は、比較器４０２、カウンタ回路４０３によってＡＤ変換されたリセット信号を保持し、その後ＡＤ変換された位相信号、撮像信号からリセット信号を減算処理する。ＣＤＳメモリ２０６は、ＣＤＳ回路４０４の減算結果を記憶する。

以上の定電流回路４０１、比較器４０２、カウンタ回路４０３、ＣＤＳ回路４０４、ＣＤＳメモリ２０６で読み出し部１０３が構成される。この読み出し部１０３は各垂直出力線２０５に対して設けられ、画素部１０２の各列に対して４つ設けられている。つまり、垂直出力線２０５と読み出し部１０３は、水平画素数の４倍の数だけ設けられている。

補正値メモリ１０５は、ＲＯＭ１１１からＲＡＭ１１０に展開された補正値を一時的に記憶する。第１補正部１０４は補正値メモリ１０５に記憶された補正値を用いてＣＤＳメモリ２０６に記憶された位相信号、及び撮像信号に補正処理を施す。ここで、補正処理は垂直出力線２０５に起因するオフセット及びゲインのバラツキを補正するため、垂直出力線２０５それぞれにオフセット補正値、ゲイン補正値が必要となる。つまり、水平画素数の４倍の補正値が必要になる。

以上のように、読み出し部１０３は４行同時に位相信号及び、撮像信号を読み出し、第１補正部１０４において４行同時に補正することにより、高速な読み出しが可能となる。また、４行同時に読み出さず１行ずつ読み出し、１行ずつ第１補正部１０４または信号処理部１０６の第２補正部１０７で補正することも可能である。

４行同時に読み出す場合は、１行の場合に比べ読み出し速度を４倍早めることができる一方、定電流回路４０１や比較器４０２、カウンタ回路４０３、ＣＤＳ回路４０４、ＣＤＳメモリ２０６で構成される読み出し部１０３の消費電力は４倍増える。加えて第１補正部１０４で補正を行うため、補正値メモリ１０５で電力を消費する。

つまり、４行を同時に読み出し、補正することにより読み出しを高速化できる。読み出しを高速化できると、静止画撮影時のローリングシャッタ歪を低減することができる。一方で、消費電力については増加してしまうという問題がある。そこで、ローリング歪を低減したい静止画撮影時は４行同時に読み出す。そして、消費電力を低減したいライブビュー撮影等の読み出しを高速化する必要がない場合は、読み出し部１０３での同時読み出し行数は１行とし、信号処理部１０６の第２補正部１０７で補正する。

図５は、ライブビュー撮影時の同時読み出し行数の違いによる消費電力の違いを示した図である。図５（ａ）は、４行同時に読み出し、第１補正部１０４で補正した場合の１フレームのタイミングチャートである。図５（ｂ）は、同時に複数行を読み出さず１行を読み出し、信号処理部１０６の第２補正部１０７で補正した場合の１フレームのタイミングチャートである。

読み出し部１０３は、図５（ａ）の時刻Ｔ１から、１回の読み出しで４行同時に位相信号及び撮像信号を読み出す動作を開始する。この時の読み出し部１０３の単位時間当たりの消費電力をＷ１Ａとする。

４行同時に読み出すため、補正は、４行同時に補正可能な第１補正部１０４を用いて行う。第１補正部１０４は、読み出した４行分の位相信号及び撮像信号を補正するために、補正値メモリ１０５に記憶された補正値を読み出す。この時の補正値メモリ１０５の単位時間あたりの消費電力をＷ２とする。なお、次のフレームで必要となる補正値が変わる場合には、ＲＡＭ１１０から補正値を補正値メモリ１０５に書き込むため、書き込みによる電力も消費する。例えば、ＩＳＯ感度毎に補正値が用意されている場合、ＩＳＯ感度の変更を操作部１１３で受け付ける度に補正値メモリ１０５に補正値を書き込む。第１補正部１０４の消費電力は、読み出し部１０３や補正値メモリ１０５よりも十分小さいため、ここでは考慮しないものとする。

図５（ａ）の時刻Ｔ２Ａで全ての位相信号及び撮像信号の読み出しを完了すると、読み出し部１０３はスタンバイ状態へ遷移する。このスタンバイ状態の読み出し部１０３の単位時間当たりの消費電力をＷ３とする。読み出し部１０３がスタンバイ状態であっても、補正値メモリ１０５は次のフレームで必要となる補正値が変わる場合には書き込み処理を行うため、単位時間当たりの消費電力をＷ２とする。なお、補正値が変わらず書き込みを行わなくとも、次のフレームの補正のために補正値を保持するための電力が必要となる。

時刻Ｔ１から１フレーム分の時間が経過した時刻Ｔ３において、読み出し部１０３は次のフレームを読み出すため、スタンバイ状態を解除して時刻Ｔ１の状態に戻り、以降同様の動作を繰り返す。

次に図５（ｂ）は、１行を読み出し、信号処理部１０６の第２補正部１０７で補正処理を行う場合のタイミングチャートである。

読み出し部１０３は、時刻Ｔ１から１回の読み出しで１行分の位相信号及び撮像信号を読み出す動作を開始する。この時の読み出し部１０３の単位時間当たりの消費電力をＷ１Ｂとする。

図５（ａ）では４行同時に読み出し部１０３が動作するのに対し、図５（ｂ）の読み出しは１行であるため、図５（ｂ）のＷ１Ｂは図５（ａ）のＷ１Ａの約１／４倍となる。補正処理は同時に読み出す行が１行であるため、信号処理部１０６の第２補正部１０７で補正することができる。従って、補正値メモリ１０５への電源やクロック供給を停止できるため、補正値メモリ１０５での電力消費は発生しない。なお、第２補正部１０７の消費電力は、読み出し部１０３や補正値メモリ１０５よりも十分小さいため、第１補正部１０４の消費電力と同様に考慮しないものとする。

図５（ｂ）の時刻Ｔ２Ｂで全ての位相信号及び撮像信号の読み出しを完了すると、読み出し部１０３はスタンバイ状態へ遷移する。時刻Ｔ１から時刻Ｔ２Ｂまでの時間は、図５（ａ）の時刻Ｔ１から時刻Ｔ２Ａまでの時間の約４倍となる。これは読み出し部１０３で同時に読み出す行数が１／４となるためである。時刻Ｔ２Ｂから時刻Ｔ３までは図５（ａ）と同様であるため、説明を省略する。

ここで、４行同時に読み出した図５（ａ）と、１行読み出しの図５（ｂ）の１フレームでのトータルの消費電力を比較する。読み出し部１０３の単位時間あたりの消費電力は４行読み出しの場合に比べ、１行読み出しは１／４倍である。一方で読み出しにかかかる時間は４行読み出しの場合に比べ、１行読み出しは４倍である。従って、１フレームで消費する読み出し部１０３の消費電力は、４行読み出し時と１行読み出し時とで差はない。

補正値メモリ１０５については、４行読み出し時の消費電力は、単位時間当たりの消費電力がＷ２の状態が１フレーム間続く。一方、１行読み出し時は補正値メモリ１０５の電源及びクロックを停止しているため、電力は消費しない。従って、読み出し部１０３の同時読み出し行数が１行の場合は４行の場合に比べ、補正値メモリ１０５で消費する電力を低減することができる。

図６は、ライブビュー撮影中の静止画撮影のタイミングチャートである。ここで、静止画撮影（ＳＴＩＬＬ）時に４行同時読み出しによりローリング歪を低減し、ライブビュー撮影（ＬＶ）時に高速の４行同時読み出しと、低消費電力の１行読み出しを切り替えることにより低消費電力を実現する例について説明する。

信号ＳＷ１は、操作部１１３に配置された撮影動作を指示するレリーズボタンの半押しでＬｏｗレベルとなる信号であり、静止画の撮影準備動作を指示する信号である。信号ＳＷ２は、レリーズボタンの全押しでＬｏｗレベルとなる信号であり、静止画の撮影を指示する信号である。信号ＳＷ１、信号ＳＷ２共に、レリーズボタンの操作がなされるとＬｏｗレベルになるものとする。

信号ＶＤはライブビュー撮影の１フレーム単位を示す。図６では、ライブビューのフレームＶ１の途中で信号ＳＷ１がＬｏｗレベルになり、静止画の撮影準備が指示され、フレームＶ２の途中で信号ＳＷ２がＬｏｗレベルになり、静止画の撮影が指示されるものとする。

まず、フレームＶ１の開始時点では、信号ＳＷ１、ＳＷ２共にＨｉレベルであるため、１フレーム前にＰＤ３０２ａ，３０２ｂで蓄積された電荷を、読み出し部１０３の１行読み出し動作により読み出し、信号処理部１０６の第２補正部１０７で補正する。これによりライブビュー撮影の消費電力を低減する。１フレーム前に蓄積した電荷の読み出しと並行して、次フレームの蓄積を開始するために、リセットパルスＰＲＥＳにより１行読み出しのタイミングでＦＤ３０４のリセットを順次開始する。フレームＶ１の途中で信号ＳＷ１がＬｏｗレベルになったことを検出すると、読み出した位相信号に基づいてＡＦを開始する。

フレームＶ２では、フレームＶ１と同様にフレームＶ１で蓄積した電荷を読み出し部１０３の１行読み出し動作で読み出し、信号処理部１０６の第２補正部１０７で補正する。フレームＶ２の読み出し途中で信号ＳＷ２がＬｏｗレベルになったことを検出すると、次のフレームＶ３の読み出し動作がライブビューの４行読み出し動作となるよう設定する。ライブビューの４行読み出し動作とするのは、後述のフレームＶ３のライブビュー読み出しを４行で高速に行い、静止画の蓄積時間を確保するためである。

フレームＶ３では、フレームＶ２で蓄積された電荷を４行読み出しの高速読み出し動作により読み出す。なお、フレームＶ２では次のフレームの蓄積を開始するためにライブビューの１行読み出しのタイミングでリセットを既に開始しているので、各行でＦＤ３０４のリセットと読み出しの間の蓄積時間が異なる。この場合は、信号処理部１０６の画像処理部１０８で行毎の蓄積時間の違いを補正する。フレームＶ３に限らず同時に読み出す行数が変化し、各行でＦＤ３０４のリセットと読み出しの間の蓄積時間が異なる場合も同様に信号処理部１０６の画像処理部１０８で行毎の蓄積時間の違いを補正する。フレームＶ３の読み出しと並行して、フレームＶ４で静止画撮影に切り替えるため、静止画の４行読み出しタイミングに合わせてリセットを開始する。ライブビュー撮影では例えば、垂直方向の複数の画素を加算することにより読み出しを高速化し、次のフレームまで読み出し部１０３をスタンバイ状態にすることで消費電力を低減している。一方、静止画は解像度の劣化を避けるため、垂直方向に画素を加算することなく、全ての行を読み出す。

フレームＶ４の読み出しでは、ライブビュー撮影用の４行読み出し動作から静止画用の４行読み出し動作に切り替える。静止画の読み出しでは、ローリング歪を低減するために高速の４行読み出しを行い、第１補正部１０４で補正する。読み出した画像を信号処理部１０６の画像処理部１０８で静止画像として現像するとともに、ライブビュー画像としても現像する。

現像したライブビュー画像をフレームＶ４で表示する一方で、現像した静止画像は記録部１１４に記録する。これによりライブビュー表示と静止画撮影を同時に実行することができる。静止画撮影の読み出しを完了した後のフレームＶ５では、信号ＳＷ１、ＳＷ２が共にＨｉレベルとなるため、１行読み出しによるライブビュー撮影を行い、消費電力を低減する。

以上により、静止画のローリング歪を低減しながらライブビュー撮影の消費電力を低減することができる。

なお、上記の説明では、同時に４行の画素信号を読み出し、それらの４行の画素信号を同時に補正するモードと、１行のみの画素信号を読み出し、その１行の画素信号を補正するモードを切り替えるように説明した。しかし、本発明はこれに限定されるものではなく、４行以外の第１の行数の画素信号を読み出して、それらを同時に補正するモードと、第１の行数よりも少ない１行以外の複数行（第２の行数）の画素信号を読み出して、それらを同時に補正するモードとを切り替えるようにしてもよい。

（第２の実施形態）
第１の実施形態では、ライブビュー撮影においてフレーム毎に同時読み出し行数を切り替えることにより、消費電力を低減する例について説明した。

本実施形態では、フレーム内で同時読み出し行数を切り替える例について説明する。具体的には、オートフォーカス（以下ＡＦ）に使用する位相信号を高速に読み出し、撮像信号を低消費電力で読み出すことにより、ＡＦを高速に実行しながらライブビュー撮影の消費電力を低減する。

図７は、画素部１０２の位相信号と画素信号の読み出し動作を説明する図である。読み出し部１０３の構成は図４の構成と同様であるため、説明を省略する。

画素部１０２は、第１領域７０１と第２領域７０２を有する。第１の実施形態では全ての領域で撮像信号と位相信号の両方を読み出していたが、本実施形態では第２領域は撮像信号のみ読み出し、第１領域は画像信号とＡＦに使用する位相信号の両方を読み出す。位相信号を読み出す行を間引くことにより、読み出しを更に高速化することができる。

制御部２０４はまず、画素部１０２の読み出し制御を行い、行単位で第１領域７０１の撮像信号と位相信号を読み出す。つまり、第２領域７０２をスキップして第１領域７０１を先に読み出す。この時、読み出し部１０３では４行同時に読み出しを行い、第１補正部１０４で補正することにより高速読み出しを行う。

続いて、第１領域７０１の読み出しを完了した後、先頭行に戻り第２領域７０２の撮像信号のみを読み出す。この時、読み出し部１０３では１行読み出しを行い、信号処理部１０６の第２補正部１０７で補正することにより消費電力を低減する。

図８は第１領域７０１及び第２領域７０２の読み出しと消費電力の関係を示したタイミングチャートである。

図８において、読み出し部１０３は、時刻Ｔ１から４行同時に第１領域７０１の位相信号及び撮像信号の読み出しを開始する。第１領域７０１は位相信号を含むため、ＡＦの開始を早めるために、４行同時読み出しによる高速読み出しを行う。この時の読み出し部１０３の単位時間当たりの消費電力をＷ１Ａとする。これは図５（ａ）の場合と同じである。４行同時に読み出すため、補正は、４行同時に補正可能な第１補正部１０４で行う。第１補正部１０４は、読み出した４行分の位相信号及び撮像信号を補正するために、補正値メモリ１０５に記憶された補正値を読み出す。この時の補正値メモリ１０５の単位時間あたりの消費電力は図５（ａ）と同様のＷ２とする。

図８の時刻Ｔ２において、第１領域７０１全ての位相信号及び撮像信号の読み出しを完了すると、続いて読み出し部１０３は第２領域７０２の読み出しを開始する。第２領域７０２は撮像信号のみ読み出す。位相信号を読み出す必要がないので、消費電力を低減するために読み出し部１０３は１行ごとに読み出す。この時の読み出し部１０３の単位時間当たりの消費電力をＷ４とする。

第２領域７０２を読み出す際の読み出し部１０３の消費電力Ｗ４は、第１領域７０１を読み出す場合の消費電力と比べ、同時に読み出す行数が１／４倍である上に、位相信号を読み出さないため、単位時間当たりの消費電力は約１／８となる。補正処理は同時に読み出す行が１行であるため、信号処理部１０６の第２補正部１０７で補正することができる。従って、補正値メモリ１０５への電源やクロック供給を停止することができるため、補正値メモリ１０５での電力消費は発生しない。

図８の時刻Ｔ３において、第２領域７０２の全ての撮像信号の読み出しを完了すると、読み出し部１０３はスタンバイ状態へ遷移する。時刻Ｔ１から１フレーム分の時間が経過した時刻Ｔ４において、読み出し部１０３は次のフレームを読み出すため、スタンバイ状態を解除し時刻Ｔ１の状態に戻り、以降同様の動作を繰り返す。

以上説明したように、本実施形態によれば、ＡＦに使用する位相信号を含む第１領域７０１を高速に読み出すことでＡＦの開始を早めることができる一方で、位相信号を含まない第２領域７０２は消費電力を低減して読み出すことが可能となる。

なお、上記の実施形態では、第１領域は画像信号とＡＦに使用する位相信号の両方を読み出すように説明したが、位相信号のみを読み出すようにしてもよい。

（他の実施形態）
また本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読み出し実行する処理でも実現できる。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現できる。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１００：デジタルカメラ、１０１：固体撮像素子、１０２：画素部、１０３：読み出し部、１０４：第１補正部、１０５：補正値メモリ、１０６：信号処理部、１０７：第２補正部

Claims

複数の画素が行列状に配列された画素部と、
前記画素部の第１の行数の画素の信号を同時に読み出すことが可能な読み出し手段と、
前記第１の行数の画素の信号を同時に補正することが可能な第１の補正手段と、
前記第１の行数よりも少ない第２の行数の画素の信号を同時に補正することが可能な第２の補正手段と、
前記読み出し手段により前記第１の行数の画素の信号を同時に読み出し、前記第１の補正手段により前記第１の行数の画素の信号を同時に補正する第１のモードと、前記読み出し手段により前記第２の行数の画素の信号を同時に読み出し、前記第２の補正手段により前記第２の行数の画素の信号を同時に補正する第２のモードとを切り替える制御手段と、
を備えることを特徴とする撮像装置。
前記読み出し手段は、前記画素部のそれぞれの画素列に前記第１の行数と同じ数の垂直出力線を有することを特徴とする請求項１に記載の撮像装置。
前記第１の補正手段及び前記第２の補正手段は、前記垂直出力線ごとの画素信号のオフセットまたはゲインを補正することを特徴とする請求項２に記載の撮像装置。
前記垂直出力線ごとの画素信号のオフセットまたはゲインを補正するための補正値を記憶する記憶手段をさらに備えることを特徴とする請求項３に記載の撮像装置。
前記制御手段は、前記第２のモードに切り替えた場合には、前記記憶手段への電源またはクロックの供給を停止することを特徴とする請求項４に記載の撮像装置。
前記制御手段は、前記画素部により静止画を撮影する場合は、前記第１のモードに切り替え、前記画素部によりライブビュー画像を撮影する場合は、前記第２のモードに切り替えることを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
撮影動作を指示する操作手段をさらに備え、前記制御手段は、前記操作手段により撮影準備動作が指示された場合は、前記第１のモードに切り替え、前記操作手段により撮影準備動作が指示されていない場合は、前記第２のモードに切り替えることを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
前記第１の行数は、４行であることを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。
前記第２の行数は、１行であることを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。
前記画素は、１つのマイクロレンズと複数の光電変換素子とを有し、該複数の光電変換素子のうちの一部の光電変換素子の信号である位相信号と、前記複数の光電変換素子のうちの全ての光電変換素子の信号を加算した撮像信号とを出力可能であることを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
前記画素部は、前記位相信号のみ、または前記位相信号と前記撮像信号とを読み出す第１の領域と、前記撮像信号のみを読み出す第２の領域とを有し、前記制御手段は、前記第１の領域の画素信号を読み出す場合には、前記第１のモードに切り替え、前記第２の領域の画素信号を読み出す場合には、前記第２のモードに切り替えることを特徴とする請求項１０に記載の撮像装置。
前記画素部と、前記読み出し手段と、前記第１の補正手段とが、撮像素子のチップ内に設けられ、前記第２の補正手段が、前記撮像素子のチップ外に設けられていることを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。
前記画素部が第１の基板に配置され、前記読み出し手段が第２の基板に配置されていることを特徴とする請求項１乃至１２のいずれか１項に記載の撮像装置。
複数の画素が行列状に配列された画素部と、前記画素部の第１の行数の画素の信号を同時に読み出すことが可能な読み出し手段と、前記第１の行数の画素の信号を同時に補正することが可能な第１の補正手段と、前記第１の行数よりも少ない第２の行数の画素の信号を同時に補正することが可能な第２の補正手段と、を備える撮像装置を制御する方法であって、
前記読み出し手段により前記第１の行数の画素の信号を同時に読み出し、前記第１の補正手段により前記第１の行数の画素の信号を同時に補正する第１のモードと、前記読み出し手段により前記第２の行数の画素の信号を同時に読み出し、前記第２の補正手段により前記第２の行数の画素の信号を同時に補正する第２のモードとを切り替える制御工程を有することを特徴とする撮像装置の制御方法。
請求項１４に記載の制御方法をコンピュータに実行させるためのプログラム。
請求項１４に記載の制御方法をコンピュータに実行させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。