JP2007243731A - シフトレジスタ、固体撮像素子及び制御方法 - Google Patents

Abstract

【課題】より自由度の高い固体撮像素子の駆動を実現する。
【解決手段】複数の画素から成る撮像素子を駆動するための垂直シフトレジスタであって、入力した信号を順次シフトする、複数段２０１から成るシフト手段と、出力タイミング信号φＳＴＸを入力する入力端子と、前記複数段にそれぞれ対応し、前記複数段から出力される信号ＳＲ１，ＳＲ２，ＳＲ３をそれぞれ入力とすると共に、前記入力端子に接続され、前記入力端子に出力タイミング信号が入力された時に、前記複数段から入力した信号をそれぞれ出力する複数のＡＮＤ回路２１１とを有する。
【選択図】図２

Description

本発明は、複数の画素から成る撮像素子を駆動するシフトレジスタ、該シフトレジスタを有する固体撮像素子、及びその制御方法に関する。

ＸＹアドレス方式型の二次元固体撮像装置として、従来、ＣＭＯＳセンサが知られている。

このＣＭＯＳセンサの駆動方法としては、所謂ローリングシャッターによる駆動方法がある。ローリングシャッターによる駆動方式では、垂直走査回路としてシフトレジスタを用い、各画素に蓄積された電荷信号を行毎に順次読み出していく。そして、読み出された直後から次のフレームの電荷の蓄積が開始される。従って、各行毎に電荷を読み出してから次にその行を読み出すまでの時間が、電荷蓄積時間となる。

しかしながら、ローリングシャッターによる駆動方法では、フレームの上下で電荷蓄積時間にほぼ１垂直期間分の時間差が生じ、被写体が動いている場合、各フレームの画像は、画面の上下で流れた画像となってしまう。特に被写体の動きが速い場合には、画像のゆがみが大きくなってしまうという問題があった。

この問題に対し、特許文献１に、垂直走査回路によりすべての画素を同じタイミングでリセットし、リセット完了から予め設定された電荷蓄積時間の経過後にメカニカルシャッターを閉じる駆動方法が開示されている。このように駆動することにより、すべての画素において同じタイミングで電荷を蓄積することができるため、動く被写体を撮影した場合であっても、画面の上下で画像が流れないようにすることができる。

特開平１１‐２６１８９９号公報

しかしながら、上述した特許文献１に記載の駆動方法では、どのような構成の垂直走査回路をどのように制御することで、すべての画素を同じタイミングでリセットすることのできる転送パルスを生成しているかについて、何ら記載が無かった。

また、固体撮像素子すべての画素のフォトダイオードの蓄積電荷を転送し、該転送されたすべての画素の蓄積電荷を順次読み出す駆動方法しか開示されていなかった。

本発明は上記問題点を鑑みてなされたものであり、より自由度の高い固体撮像装置の駆動を実現することを目的とする。

上記目的を達成するために、複数の画素から成る撮像素子を駆動するための本発明のシフトレジスタは、入力した信号を順次シフトする、複数段から成るシフト手段と、出力タイミング信号を入力する入力手段と、前記複数段にそれぞれ対応し、前記複数段から出力される信号をそれぞれ入力とすると共に、前記入力手段に接続され、前記入力手段に出力タイミング信号が入力された時に、前記複数段から入力した信号をそれぞれ出力する複数のゲート手段とを有する。

また、本発明の固体撮像素子は、光電変換素子と、前記光電変換素子で生成された電荷を一時的に保持する保持部と、前記光電変換素子から前記保持部への電荷の転送をオン／オフする転送スイッチと、前記保持部に保持された電荷の共通出力線への転送をオン／オフする選択スイッチとをそれぞれ含む画素が、２次元に複数配列された画素部と、上記構成を有し、行毎に前記画素部を駆動するシフトレジスタとを有し、前記シフトレジスタの前記複数のゲート手段の各出力を、前記画素部の各行の前記転送スイッチに供給する。

また、別の構成によれば、本発明の固体撮像素子は、１次元または２次元に配列された複数の光電変換素子と、前記複数の光電変換素子で生成された電荷を一時的に保持する保持部と、前記複数の光電変換素子それぞれから前記保持部への電荷の転送をオン／オフする複数の転送スイッチと、前記保持部に保持された電荷の共通出力線への転送をオン／オフする選択スイッチとをそれぞれ含む画素が、２次元に複数配列された画素部と、上記構成を有し、行毎に前記画素部を駆動するシフトレジスタとを有し、前記シフトレジスタの前記複数のゲート手段の各出力を、前記画素部における前記光電変換素子の各行の前記転送スイッチに供給する。

好ましくは、本発明の固体撮像素子は、上記構成を有し、行毎に前記画素部を駆動する第２のシフトレジスタを更に有し、前記第２のシフトレジスタの前記複数のゲート手段の各出力を、各行の前記選択スイッチに供給する。

また、別の構成によれば、本発明の固体撮像素子は、光電変換素子と、前記光電変換素子で生成された電荷を一時的に保持する保持部と、前記光電変換素子から前記保持部への電荷の転送をオン／オフする転送スイッチと、前記保持部に保持された電荷の共通出力線への転送をオン／オフする選択スイッチとをそれぞれ含む画素が、２次元に複数配列された画素部と、上記構成を有し、行毎に前記画素部を駆動するシフトレジスタとを有し、前記シフトレジスタの前記複数のゲート手段の各出力を、前記画素部の各行の前記選択スイッチに供給する。

また、別の構成によれば、本発明の固体撮像素子は、１次元または２次元に配列された複数の光電変換素子と、前記複数の光電変換素子で生成された電荷を一時的に保持する保持部と、前記複数の光電変換素子それぞれから前記保持部への電荷の転送をオン／オフする複数の転送スイッチと、前記保持部に保持された電荷の共通出力線への転送をオン／オフする選択スイッチとをそれぞれ含む画素が、２次元に複数配列された画素部と、上記構成を有し、行毎に前記画素部を駆動するシフトレジスタとを有し、前記シフトレジスタの前記複数のゲート手段の各出力を、前記画素部の各行の前記選択スイッチに供給する。

また、本発明の撮像装置は、上記記載の固体撮像素子いずれかと、前記固体撮像素子により得られた電荷信号を処理して画像データを取得する画像処理手段と、前記画像処理手段により処理された画像データを記憶する記憶手段とを有する。

また、光電変換素子と、前記光電変換素子で生成された電荷を一時的に保持する保持部と、前記光電変換素子から前記保持部への電荷の転送をオン／オフする転送スイッチと、前記保持部に保持された電荷の共通出力線への転送をオン／オフする選択スイッチとをそれぞれ含む画素が、２次元に複数配列された画素部の本発明の駆動方法は、全画素を同じタイミングでリセットするリセットステップと、前記リセット終了後、全画素の前記光電変換素子において同時に光電変換を行って、電荷を蓄積する電荷蓄積ステップと、予め設定された電荷蓄積時間経過後、任意の行の前記光電変換素子の電荷のみを前記保持部に転送する転送ステップとを有する。

また、１次元または２次元に配列された複数の光電変換素子と、前記複数の光電変換素子で生成された電荷を一時的に保持する保持部と、前記複数の光電変換素子それぞれから前記保持部への電荷の転送をオン／オフする複数の転送スイッチと、前記保持部に保持された電荷の共通出力線への転送をオン／オフする選択スイッチとをそれぞれ含む画素が、２次元に複数配列された画素部の本発明の駆動方法は、全画素を同じタイミングでリセットするリセットステップと、前記リセット終了後、全画素の前記光電変換素子において同時に光電変換を行って、電荷を蓄積する電荷蓄積ステップと、予め設定された電荷蓄積時間経過後、任意の行の前記光電変換素子の電荷のみを前記保持部に転送する転送ステップとを有する。

本発明によれば、より自由度の高い固体撮像装置の駆動を実現することが可能になる。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。

＜第１の実施形態＞
先ず、本発明の第１の実施形態について説明する。

●構成
図１は、本発明の第１の実施形態におけるＸＹアドレス方式型の固体撮像装置の概略構成を示す回路図である。

同図において、１は光電変換を行うフォトダイオード、２はフォトダイオード１から電荷を転送する転送スイッチ、３はフォトダイオード１で発生した電荷を一時的に蓄積するフローティングデフュージョン部（ＦＤ）である。４はＦＤ３にリセット電位を供給するリセットスイッチ、５はＦＤ３の電位を入力とする画素アンプ、６は画素アンプを選択する選択スイッチである。７は負荷電流源、８は選択行の出力を伝える垂直出力線、９ａは選択行の信号レベルを転送するための信号レベル転送スイッチ、９ｂは選択行のリセットレベルを転送するためのリセットレベル転送スイッチである。１０ａは信号レベルを保持するための信号レベル保持容量ＣＴＳ、１０ｂはリセットレベルを保持するためのリセットレベル保持容量ＣＴＮである。１１は容量ＣＴＳ、ＣＴＮに保持された信号レベルとリセットレベルをそれぞれ順に共通出力線１３へ転送する水平シフトレジスタ、１２は行を選択する垂直シフトレジスタである。垂直シフトレジスタ１２内には、後述するデータパルスφＤＡＴＡを生成するデータパルス生成部１２１と、出力タイミング信号φＳＴＸを生成する出力タイミング信号生成部１２２と、これらの生成部１２１及び１２１を制御する制御部１２３とが構成されている。

１４は共通出力線に転送された信号レベルとリセットレベルの差分信号を増幅して出力する差動アンプである。なお、図１では、説明を分かり易くするために４×４画素の１６画素のみを示しているが、通常の固体撮像装置の多くは、数十万から数百万（例えば、１０８０行×１９６０列）の非常に多くの画素により構成されている。

次に、本第１の実施形態における垂直シフトレジスタ１２の構成について、図２を参照して詳細に説明する。

図２において２０１はシフトレジスタユニットであり、第１のスイッチ２０２、第１のインバータ２０３、第２のスイッチ２０４、第２のインバータ２０５が直列に接続されている。更に、第１のインバータ２０３の入力ノードの電位を保持するためのフィードバック用として使用する第３のスイッチ２０６及び第３のインバータ２０７が第１のインバータに接続している。同様に、第２のインバータ２０５の入力ノードの電位を保持するためのフィードバック用として使用する第４のスイッチ２０８及び第４のインバータ２０９が第２のインバータに接続している。また、２１０は、第１のインバータ２０３の入力ノードの電位をリセットするためのリセットＭＯＳトランジスタ２１０である。

更に、本第１の実施形態における垂直シフトレジスタ１２はＡＮＤ回路２１１を有し、一方の入力端子が第１のスイッチ２０２の出力に接続されている。ＡＮＤ回路２１１のもう一方の入力端子には信号φＳＴＸが入力され、第１のスイッチ２０２の出力とφＳＴＸとが同時にＨＩとなった場合に、転送信号φＴＸがＨＩとなる。

上述したように構成されたシフトレジスタユニット２０１が多段に縦続接続されることで、垂直シフトレジスタ１２が構成されている。

●全画素読み出し駆動
次に、上記構成を有する固体撮像装置の駆動方法について説明する。まず、すべての画素の電荷信号を読み出す場合について説明する。

図３は全画素読み出し時の駆動方法を示すタイミングチャートである。

図３において、Ｔ１のタイミングで、φＴＸ１〜φＴＸ４、φＲＥＳ１〜φＲＥＳ４が同時にＨＩになり、転送スイッチ２及びリセットスイッチ４がＯＮとなって、全画素のフォトダイオード１の電荷が同時にリセットされる。この時、メカシャッターは開いたままである。従って、φＴＸ１〜φＴＸ４、φＲＥＳ１〜φＲＥＳ４が元の電位に戻った時点で転送スイッチ２及びリセットスイッチ４がＯＦＦとなり、全画素同時に電荷の蓄積が開始される。そして、Ｔ３のタイミングでメカシャッターを閉じ、フォトダイオード１における電荷蓄積が終了する。従って、Ｔ２の間がフォトダイオード１の電荷蓄積期間となる。

Ｔ３のタイミングではフォトダイオード１に電荷が蓄積されている状態である。次に、Ｔ４の期間、φＲＥＳ１〜φＲＥＳ４がアクティブになり、全画素のＦＤ３は一定電位にリセットされる。

続いて、φＴＸ１〜φＴＸ４をＴ５の期間一斉にＨＩにして転送スイッチ２をオンにし、全画素のフォトダイオード１に蓄積された電荷をＦＤ３に転送する。この時、ＦＤ３の電位は、転送されてきた電荷に見合う分だけリセットレベルから変動し、信号レベルが確定する。すなわちＦＤ３で信号レベルを保持し読み出しを待つ。

一方、ＦＤ３への電荷転送と並行して、各行毎の読み出しがスタートする。

先ず、Ｔ６の期間、φＳＥＬ１がＨＩになり、１行目の画素の選択スイッチ６がオンし、画素アンプ５と負荷電流源８で構成されるソース・フォロワー回路が動作状態になる。ソース・フォロワー回路のゲート（つまり、画素アンプ５のゲート）とＦＤ３は接続されており、Ｔ７の期間にはＦＤ３に信号レベルが保持されているので、垂直出力線７にはフォトダイオード１の光電変換により得られた電荷に対応した信号レベルが現れる。

ここで、φＴＳがアクティブになり、信号レベル転送スイッチ９ａがオンし、信号レベル保持容量１０ａに信号レベルが保持される。この動作は、１行目に繋がっている全ての画素に対して同時並列に実行される。この信号レベル保持容量１０ａに保持された信号レベルを、Ｔ８の期間に水平シフトレジスタ１１によって順次共通出力線１３へ転送することで、時系列的に差動アンプ１４から信号が出力される。これにより１行目の出力が終了する。

続いて、２行目について、φＳＥＬ２及びφＴＳを１行目と同様に駆動することで、２行目の信号を読み出すことができる。３行目以降も同様の駆動を行えばよい。

以後、１フレーム分の画像が時系列的に読み出され、順次フレーム画像が読み続けられて、動画像が形成される。

なお、上述した駆動方法では、リセットレベルをリセットレベル保持容量ＣＴＮに読み出していないため、基準電圧を設定し、その基準電圧に対する電圧変化量によりフォトダイオード１による電荷蓄積分に相当する画素信号を得る。

このように、上述した駆動方法では、Ｔ５の期間にすべての画素のフォトダイオード１の電荷を一斉にＦＤ３に転送するため、各行毎に蓄積時間がシフトしてしまうことがない。そのため、動く被写体をフレーム毎に静止画として出力した場合でも、画面の上下で流れた像になることは無く、画質劣化が生じない。

次に、上記全画素読み出し駆動時において、Ｔ１及びＴ５の期間に、φＴＸ１〜φＴＸ４を同時にＨＩにするための、垂直シフトレジスタ１２の駆動方法について、図４を参照して説明する。

まず、リセットパルスφＳＲＲＥＳがＨＩになることによりリセットＭＯＳトランジスタ２１０がオンし、各シフトレジスタユニット２０１の第１のインバータ２０３の入力ノードの電位がＧＮＤにリセットされる。その後、データパルスφＤＡＴＡが入力され、φＣＬＫ１、φＣＬＫ２により各スイッチがオン、オフすることによってデータが順次シフトしていく。

本第１の実施形態では、図４に示すように、４つのφＤＡＴＡが入力される。入力された４つのφＤＡＴＡを順次シフトしていくことにより、Ｔ１０の期間において、各段における第１のスイッチ２０２の出力ＳＲ１〜ＳＲ４すべてがＨＩとなる。このタイミングで、φＳＴＸを必要な時間ＨＩとすることで、ＡＮＤ回路２１１によりφＴＸ１〜φＴＸ４すべてを同時にＨＩにすることができる。このように、行数が４であれば、４パルス目のφＤＡＴＡが入力された段階ですべてのシフトレジスタユニット２０１の第１のスイッチ２０２の出力がＨＩとなる。従って、図３のＴ１及びＴ５のタイミングから逆算してφＤＡＴＡを入力し始めるタイミングを決定し、Ｔ１及びＴ５のタイミングでφＳＴＸをＨＩにするように制御すればよい。なお、ここでは４×４画素を駆動するために４つのφＤＡＴＡを入力するタイミングについて説明しているが、実際の撮像装置は数百〜数千行から成るため、φＤＡＴＡはほぼ常に入力され、必要なタイミングでφＳＴＸをＨＩにするような制御となる。

●部分読み出し駆動
次に、部分読み出しの例として、２行目と３行目の画素から電荷信号を読み出す場合について説明する。

図５は２行目と３行目を部分読み出しする時の駆動方法を示すタイミングチャートである。

図５と図３との違いは、Ｔ５においてφＴＸ２及びφＴＸ３のみをＨＩにし、φＴＸ１及びφＴＸ４をＬＯＷにしたままにすることで、２行目と３行目のフォトダイオード１に蓄積された電荷をＦＤ３に同時に転送することである。また、１行目と４行目のφＳＥＬ１及びφＳＥＬ４をＨＩにせず、φＳＥＬ２及びφＳＥＬ３のみを順にＨＩとすることで、２行目と３行目のＦＤ３に転送された電荷を垂直出力線８を介して読み出す。これ以外の動作は、図３と同様であるため、ここでは詳細説明は省略する。

次に、２行目と３行目の部分読み出し駆動時において、Ｔ１の間、φＴＸ１〜φＴＸ４を同時にＨＩにすると共に、Ｔ５の間、φＴＸ２及びφＴＸ３のみを同時にＨＩにするための垂直シフトレジスタ１２の駆動方法について、図６を参照して説明する。

先ず、Ｔ１０においてφＴＸ１〜φＴＸ４を同時にＨＩにするための信号の入力方法は、図４と同様である。Ｔ１０の後、必要な数（つまり、図５のＴ２＋Ｔ４に対応する時間）のφＣＬＫ１の経過を待った後、φＤＡＴＡ１を２つ続けて入力する。これにより、φＣＬＫ１、φＣＬＫ２により、各スイッチがオン、オフすることによって、２クロック分の時間、ＨＩの状態を保った第１のインバータ２０３の出力が順次シフトしていく。

そして、ＳＲ２及びＳＲ３がＨＩ、ＳＲ１及びＳＲ４がＬＯＷとなるＴ１１のタイミングでφＳＴＸをＨＩとすることで、ＡＮＤ回路２１１によりφＴＸ２及びφＴＸ３のみをＨＩとすることができる。

なお、上記例では、φＴＸ２及びφＴＸ３のみを同時にＨＩにして、２行目と３行目のフォトダイオード１の電荷をＦＤ３に転送する場合について説明した。しかしながら、転送する行は２行目と３行目に限るものではなく、φＤＡＴＡの入力タイミングと、φＳＴＸの入力タイミングを適宜変更すれば、容易に所望の行のφＴＸのみをＨＩにすることが可能である。

次に、図５に示すように２行目と３行目のみのφＳＥＬをＨＩにするための垂直シフトレジスタ１２の駆動方法について、図７を参照して説明する。なお、φＳＥＬ用のシフトレジスタも図２に示すものと同様の構成を有し、φＴＸではなく、φＳＥＬが出力されるところが異なるのみである。従って、φＴＸ用のシフトレジスタとは別に独立して構成されているが、以下、図２に示すφＴＸ用のシフトレジスタを参照しながら説明する。

まず、リセットパルスφＳＲＲＥＳがＨＩになることによりリセットＭＯＳトランジスタ２１０がオンし、各シフトレジスタユニット２０１の第１のインバータ２０３の入力ノードの電位がＧＮＤにリセットされる。その後、φＤＡＴＡが入力され、φＣＬＫ１、φＣＬＫ２により各スイッチがオン、オフすることによってデータが順次シフトしていく。

そして、Ｔ２１とＴ２２の期間、φＳＴＸをＨＩとすることで、ＡＮＤ回路２１１により、Ｔ２１ではφＳＥＬ２が、Ｔ２２ではφＳＥＬ３がＨＩとなる。このＴ２１とＴ２２のタイミング及びＨＩの継続時間が図５のＴ５及びＴ９と一致するように制御する。このようにすることで、１、４行目を読み出さずに２、３行目だけを読み出すことが可能になる。

上記の通り本第１の実施形態によれば、垂直シフトレジスタを用いて、撮像装置を構成する各画素において同時に電荷を蓄積すると共に、所望の行のフォトダイオードの電荷のみを同時にフローティングデフュージョン部に転送することが可能になる。また、所望の行のフローティングデフュージョン部の電荷のみを、垂直出力線を介して読み出すことが可能となる。

１行を読み出す時間に対して１行を読み飛ばす時間は十分小さい。一般的に、読み出す時間に対して読み飛ばす時間は１００分の１以下の時間で行うことができる。例えば１０８０行×１９６０列の固体撮像装置の場合、１行を読み出す時間を約１００usとすると、読み飛ばす時間は約１us程度となる。全行読み出した場合には１０８０行×１００us＝１０８msかかる。コマ速で考えると秒間約９コマとなる。半分の行を読み飛ばした場合には５４０行×１００us＋５４０行×１us＝５４．５４msであり、秒間約１８コマとなり、全行読み出した時よりも高速に画像を読み出すことができる。

従って、所望の行の信号だけを順次読み出すことで、読み出し時間を短縮することがで可能となる。

なお、図２では、電位を保持するためのフィードバック用のスイッチとインバータを備えたスタティック型のシフトレジスタを示したが、本発明の垂直シフトレジスタの構成は、図２に限るものではない。例えば、図８に示すようにフィードバック用のスイッチとインバータを省いたダイナミック型のシフトレジスタでも良い。

また、図２及び図８では、アンド回路を用いた構成を示したが、本発明はこれに限るものではない。φＳＴＸの入力に応じて、各シフトレジスタユニットの第１のスイッチ２０２の出力をオン／オフすることのできる構成であれば、どのようなものであっても良く、様々な物理的構成が可能であることは当業者であれば容易に理解できるであろう。例えば、φＳＴＸに応じて開閉するスイッチが考えられる。一例として、ＭＯＳトランジスタで構成した場合には、そのゲートにφＳＴＸを入力し、第１のスイッチ２０２の出力をドレインに入力すればよい。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。

●構成
図９は、本発明の第２の実施形態における固体撮像装置の概略構成を示す回路図である。

図９において、図１と同様の構成には同じ参照番号を付し、説明を省略する。点線で囲った部分１５は画素ユニットであり、画素ユニット１５内の２つのフォトダイオード１はそれぞれの転送スイッチ２を介して１つのＦＤ３に接続されている。このように構成することで、画素アンプ５と選択スイッチ６とからなるソース・フォロワを２つの画素で共有することができるため各画素の大きさを小さくすることができ、装置を小型化したり、解像度を高めたりすることが可能となる。

なお、図９では、説明を分かり易くするために４×８画素の３２画素のみを示しているが、通常の固体撮像装置の多くは、数十万から数百万の非常に多くの画素により構成されている。

また、垂直シフトレジスタ１２は、上記第１の実施形態で説明した図２または図８と同様の構成を有するため、ここでは詳細な説明を省略する。

●インターレース読み出し駆動
次に、上記構成を有する固体撮像装置におけるインターレース読み出し時の垂直シフトレジスタ１２による転送信号φＴＸの生成方法について、図１０を参照して説明する。

まずリセットパルスφＳＲＲＥＳがＨＩになることによりリセットＭＯＳトランジスタ２１０がオンし、各シフトレジスタユニット２０１の第１のインバータ２０３の入力ノードの電位がＧＮＤにリセットされる。その後、データパルスφＤＡＴＡを図１０に示すタイミングで入力すると、φＣＬＫ１、φＣＬＫ２により各スイッチがオン、オフすることによってデータが順次シフトして行く。

そして、Ｔ３１の期間、ＳＲ１、ＳＲ３、ＳＲ５のみがＨＩとなる。従って、このタイミングでφＳＴＸをＨＩにすることで、ＡＮＤ回路２１１によりφＴＸ１、φＴＸ３、φＴＸ５のみをＨＩとすることができる。これにより、１、３、５行目の転送スイッチ２のみがオンとなるため、１、３、５行目のフォトダイオード１に蓄積された電荷を同時にＦＤ３へ転送することができる。その結果、１つのＦＤ３につき、１つのフォトダイオード１の電荷を転送することができる。ＦＤ３へ転送された電荷は、φＳＥＬにより順次垂直出力線８への読み出される。

上記の通り本第２の実施形態よれば、２つのフォトダイオードがそれぞれの転送スイッチを介して１つのＦＤに接続している構成の固体撮像装置において、垂直シフトレジスタで上述したように駆動することにより、以下の効果を得ることができる。即ち、垂直シフトレジスタを用いて、任意の行のフォトダイオードの電荷を画素内で同時転送し、画素外へ順次読み出すことができる。従って、１行おきに転送することにより、２つのフォトダイオードの電荷がフローティングデフュージョン部で混ざることなく、混色の無い画像を得ることができる。

また、不図示ではあるが、上記第１の実施形態で説明したようにして、蓄積開始前にすべての画素を同時にリセットすることにより、蓄積時間を同一時間にすることができる。

＜変形例１＞
●２行飛ばしによる読み出し駆動
図９に示す固体撮像装置において、垂直シフトレジスタ１２を図１１に示すタイミングチャートの駆動パルスで駆動させた場合、次のように動作する。

まずリセットパルスφＳＲＲＥＳがＨＩになることによりリセットＭＯＳトランジスタ２１０がオンし、各シフトレジスタユニット２０１の第１のインバータ２０３の入力ノードの電位がＧＮＤにリセットされる。その後、データパルスφＤＡＴＡを図１１に示すタイミングで入力すると、φＣＬＫ１、φＣＬＫ２により各スイッチがオン、オフすることによってデータが順次シフトして行く。

そして、Ｔ３２の期間、ＳＲ１、ＳＲ４、ＳＲ７のみがＨＩとなる。従って、このタイミングでφＳＴＸをＨＩにすることで、ＡＮＤ回路２１１によりφＴＸ１、φＴＸ４、φＴＸ７のみをＨＩとすることができる。これにより、１、４、７行目の転送スイッチ２のみがオンとなるため、１、４、７行目のフォトダイオード１に蓄積された電荷を同時にＦＤ３へ転送することができる。ＦＤ３へ転送された電荷は、φＳＥＬにより順次垂直出力線８への読み出される。

図１２は、ＲＧＢを市松模様上に配置した、所謂ベイヤー配列のカラーフィルタの配列例を示す図である。この場合、φＴＸ１、φＴＸ４、φＴＸ７という周期で２行おきに選択することにより、色重心がそろったＲＧＢの間引き信号を得ることが可能となる。

＜変形例２＞
●垂直加算読み出し駆動
次に、図９に示す固体撮像装置において、垂直シフトレジスタ１２を図１３に示すタイミングチャートの駆動パルスで駆動させた場合について説明する。

まずリセットパルスφＳＲＲＥＳがＨＩになることによりリセットＭＯＳトランジスタ２１０がオンし、各シフトレジスタユニット２０１の第１のインバータ２０３の入力ノードの電位がＧＮＤにリセットされる。その後、データパルスφＤＡＴＡを図１３に示すタイミングで入力すると、φＣＬＫ１、φＣＬＫ２により各スイッチがオン、オフすることによってデータが順次シフトして行く。

そして、Ｔ３３の期間、ＳＲ１、ＳＲ２、ＳＲ５、SR６のみがＨＩとなる。従って、このタイミングでφＳＴＸをＨＩにすることで、ＡＮＤ回路２１１によりφＴＸ１、φＴＸ２、φＴＸ５、φＴＸ６のみをＨＩとすることができる。これにより、１、２、５、６行目のフォトダイオード１に蓄積された電荷を同時にＦＤ３へ転送することができる。この結果、１つのＦＤ３につき、２つのフォトダイオード２に蓄積された電荷が同時にＦＤ３転送され、加算される。ＦＤ３へ転送された電荷は、φＳＥＬにより順次垂直出力線８への読み出される。

上記のように駆動することにより、２つのフォトダイオードがそれぞれの転送スイッチを介して１つのＦＤに接続している構成の固体撮像装置において、２つのフォトダイオードの光電荷をＦＤで加算し、感度の高い画像を得ることができる。

＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。

本第３の実施形態においては、図１に示す構成を有する固体撮像装置においては１行おき、図９に示す構成を有する固体撮像装置においては３行おきにφＴＸを同時にＨＩにして、１行おきにＦＤ３に電荷が転送されているものとする。

この状態において、選択信号φＳＥＬを順次ＯＮしていくと、フォトダイオード１の電荷が転送されたＦＤ３の行と、転送されていない行の信号が交互に垂直出力線８に読み出されることになる。

そして、フォトダイオード１の電荷がＦＤ３に転送されていない行の信号をリセットレベル保持容量１０ｂに書き込むように、リセットレベル転送スイッチ９ｂを選択信号φＳＥＬに同期させて制御する。また、フォトダイオード１の電荷がＦＤ３転送された行の信号を信号レベル保持容量１０ａに書き込むように、信号レベル転送スイッチ９ａを選択信号φＳＥＬに同期させて制御する。そして、信号レベル保持容量１０ａに保持された信号と、リセットレベル保持容量１０ｂに保持された信号の差を順次差動アンプ１４により出力する。

上記動作により、光信号の読み出し行からは、蓄積時間にフォトダイオードで発生した電荷（以下、「光信号」と呼ぶ。）（Ｖ_P）と、暗電流成分であるＦＤリーク（Ｖ_SFDリーク）と、外光（Ｖ_S外光）が混ざった信号が読み出される。つまり、光信号の読み出し行の信号をＶ_Sとして文字式で表すと
Ｖ_S＝Ｖ_P＋Ｖ_SFDリーク＋Ｖ_S外光

となる。
一方、フォトダイオード１からの電荷転送が行われなかった行（ノイズ読み出し行）からはＦＤリーク（Ｖ_NFDリーク）と、外光（Ｖ_N外光）のノイズ信号が読み出される。ノイズ読み出し行の信号をＶ_Nとして文字式で表すと
Ｖ_N＝Ｖ_NFDリーク＋Ｖ_N外光

となる。Ｖ_S信号とＶ_Nの概念図を図１４に示す。図１４に示すように、ＦＤ３での信号の保持期間が長くなるほど、ノイズが大きくなっていく。
光信号読み出し行のＶ_S信号とノイズ読み出し行のＶ_N信号の差分を文字式で表すと
Ｖ_S−Ｖ_N＝Ｖ_P＋Ｖ_SFDリーク＋Ｖ_S外光−Ｖ_NFDリーク＋Ｖ_N外光

となる。
本第３の実施形態では光信号読み出し行とノイズ読み出し行は、互いに隣接している。従って、光信号読み出し行のノイズ信号と、ノイズ読み出し行のノイズ信号はほぼ同じ値であると見なすことができる。即ち
ＶＳＦＤリーク≒ＶＮＦＤリーク
ＶＳ外光≒ＶＮ外光

である。従って、
ＶＳ−ＶＮ≒ＶＰ
と見なすことができ、ノイズ成分が除去された良好な信号を得ることができる。
上記の駆動方法をとることにより、上記第１または第２の実施形態と同様の効果に加え、光信号からノイズを差分した画像を得ることができるので、ＳＮ比の品質の良い画像を得ることができる。特に、本第３の実施形態においては、暗電流成分（ＦＤリーク）のみならず遮光層が半導体表面からはなれている三層ＡＬからなるようなＣＭＯＳセンサの特徴的な構造においては特に有効である。これは、ＣＭＯＳセンサはＣＣＤとは異なり、遮光層が高いため、外光の影響が著しく、スメアが発生する強い光以外でも画像に悪影響を及ぼすためである。

なお、外光成分を減算するためにはできるだけ近い値となる、近傍の同色画素間で信号を減算することが好ましい。

＜第４の実施形態＞
次に、図１５を参照して、上記第１乃至第３の実施形態で説明した固体撮像装置を用いたデジタルスチルカメラについて説明する。

図３において、４０１はレンズのプロテクトとメインスイッチを兼ねるバリア、４０２は被写体の光学像を増幅型固体撮像装置４０４に結像させるレンズ、４０３はレンズ４０２を通った光量を可変制御するための絞りである。４０４はレンズ４０２により結像された被写体光学像を画像信号として取り込むための増幅型固体撮像装置であって、上述した第１または第２の実施形態で説明した構成を有する。

４０５は、撮像装置４０４から出力される画像信号を増幅するゲイン可変アンプ部及びゲイン値を補正するためのゲイン補正回路部等を含む撮像信号処理回路である。４０６は撮像信号処理回路４０５により処理された画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、４０７はＡ／Ｄ変換器４０６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部である。４０８は撮像装置４０４、撮像信号処理回路４０５、Ａ／Ｄ変換器４０６、信号処理部４０７に、各種タイミング信号を出力するタイミング発生部である。４０９は各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部、４１０は画像データを一時的に記憶する為のメモリ部である。

４１１は記録媒体に記録または読み出しを行うための記録媒体制御インターフェース部、４１２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、４１３は外部コンピュータ等と通信する為のインターフェース部である。

次に、上記構成を有するデジタルスチルカメラにおける撮影時の動作について説明する。

バリア４０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器４０６などの撮像系回路の電源がオンされる。

その後、露光量を制御する為に、全体制御・演算部４０９は絞り４０３を開放にし、撮像装置４０４から出力された信号はＡ／Ｄ変換器４０６で変換された後、信号処理部４０７に入力される。全体制御・演算部４０９は、信号処理部４０７により所定の信号処理がされたデータを基に測光を行い、その結果により明るさを判断し、露出の演算を行う。そして得られた露出に応じて絞り４０３を制御する。

次に、撮像装置４０４から出力された信号を基にして、全体制御・演算部４０９は高周波成分を取り出して被写体までの距離の演算を行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に本露光を始める。

露光が終了すると、撮像装置４０４から出力された画像信号はＡ／Ｄ変換器４０６でＡ／Ｄ変換され、信号処理部４０７を通り全体制御・演算部４０９によりメモリ部４１０に書き込まれる。

その後、メモリ部４１０に蓄積されたデータは、全体制御・演算部４０９の制御により記録媒体制御Ｉ／Ｆ部４１１を通り半導体メモリ等の着脱可能な記録媒体４１２に記録される。

また、外部Ｉ／Ｆ部４１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。

また、図１及び図９に示す構成では、φＤＡＴＡをデータパルス生成部１２１で、φＳＴＸを出力タイミング信号生成部１２２で生成し、これら生成部の制御を制御部１２３で行うものとして説明した。図１５に示すような構成を有する場合には、φＤＡＴＡ及びφＳＴＸをタイミング発生部４０８で生成し、全体制御・演算部４０９によりφＤＡＴＡ及びφＳＴＸの生成を制御するように構成しても勿論構わない。

本発明の第１の実施形態における固体撮像装置の概略構成を示す回路図である。 本発明の第１の実施形態における垂直シフトレジスタの詳細構成を示す回路図である。 本発明の第１の実施形態における全画素読み出し時の駆動タイミングを示すタイミング図である。 本発明の第１の実施形態における全画素読み出し時にφＴＸを生成する垂直シフトレジスタの駆動タイミングを示すタイミング図である。 本発明の第１の実施形態における部分読み出し時の駆動タイミングを示すタイミング図である。 本発明の第１の実施形態における部分読み出し時にφＴＸを生成する垂直シフトレジスタの駆動タイミングを示すタイミング図である。 本発明の第１の実施形態における部分読み出し時にφＳＥＬを生成する垂直シフトレジスタの駆動タイミングを示すタイミング図である。 本発明の第１の実施形態における垂直シフトレジスタの別の構成を示す回路図である。 本発明の第２の実施形態における固体撮像装置の概略構成を示す回路図である。 本発明の第２の実施形態におけるインターフェース読み出し時の垂直シフトレジスタの駆動タイミングを示すタイミング図である。 本発明の第２の実施形態の変形例１における垂直シフトレジスタの駆動タイミングを示すタイミング図である。 本発明の第２の実施形態における固体撮像装置に配置されたカラーフィルタのベイヤー配列を示す図である。 本発明の第２の実施形態の変形例２における垂直シフトレジスタの駆動タイミングを示すタイミング図である。 本発明の第３の実施形態における読み出し動作の概念図である。 本発明の第４の実施形態におけるデジタルスチルカメラの構成を示すブロック図である。

符号の説明

１ フォトダイオード
２ 転送スイッチ
３ フローティングデフュージョン部
４ リセットスイッチ
５ 画素アンプ
６ 選択スイッチ
７ 負荷電流源
８ 垂直出力線
９ａ 信号レベル転送スイッチ
９ｂ リセットレベル転送スイッチ
１０ａ 信号レベル保持容量
１０ｂ リセットレベル保持容量
１１ 水平シフトレジスタ
１２ 垂直シフトレジスタ
１３ 共通出力線
１４ 差動アンプ
１５ 画素ユニット
１２１ データパルス生成部
１２２ 出力タイミング信号生成部
１２３ 制御部
２０１ シフトレジスタユニット
２０２ 第１のスイッチ
２０３ 第１のインバータ
２０４ 第２のスイッチ
２０５ 第２のインバータ
２０６ 第３のスイッチ
２０７ 第３のインバータ
２０８ 第４のスイッチ
２０９ 第４のインバータ
２１０ リセットＭＯＳトランジスタ
２１１ ＡＮＤ回路

Claims (13)

1. 複数の画素から成る撮像素子を駆動するためのシフトレジスタであって、
   入力した信号を順次シフトする、複数段から成るシフト手段と、
   出力タイミング信号を入力する入力手段と、
   前記複数段にそれぞれ対応し、前記複数段から出力される信号をそれぞれ入力とすると共に、前記入力手段に接続され、前記入力手段に出力タイミング信号が入力された時に、前記複数段から入力した信号をそれぞれ出力する複数のゲート手段と
   を有することを特徴とするシフトレジスタ。
2. 前記シフト手段に入力する信号を生成する第１の生成手段と、
   前記入力手段に入力する出力タイミング信号を生成する第２の生成手段と、
   前記第１の生成手段及び前記第２の生成手段における信号の生成タイミングを制御する制御手段と
   を更に有することを特徴とする請求項１に記載のシフトレジスタ。
3. 光電変換素子と、前記光電変換素子で生成された電荷を一時的に保持する保持部と、前記光電変換素子から前記保持部への電荷の転送をオン／オフする転送スイッチと、前記保持部に保持された電荷の共通出力線への転送をオン／オフする選択スイッチとをそれぞれ含む画素が、２次元に複数配列された画素部と、
   請求項１または２に記載された構成を有し、行毎に前記画素部を駆動するシフトレジスタとを有し、
   前記シフトレジスタの前記複数のゲート手段の各出力を、前記画素部の各行の前記転送スイッチに供給することを特徴とする固体撮像素子。
4. １次元または２次元に配列された複数の光電変換素子と、前記複数の光電変換素子で生成された電荷を一時的に保持する保持部と、前記複数の光電変換素子それぞれから前記保持部への電荷の転送をオン／オフする複数の転送スイッチと、前記保持部に保持された電荷の共通出力線への転送をオン／オフする選択スイッチとをそれぞれ含む画素が、２次元に複数配列された画素部と、
   請求項１または２に記載された構成を有し、行毎に前記画素部を駆動するシフトレジスタとを有し、
   前記シフトレジスタの前記複数のゲート手段の各出力を、前記画素部における前記光電変換素子の各行の前記転送スイッチに供給することを特徴とする固体撮像素子。
5. 請求項１または２に記載された構成を有し、行毎に前記画素部を駆動する第２のシフトレジスタを更に有し、
   前記第２のシフトレジスタの前記複数のゲート手段の各出力を、各行の前記選択スイッチに供給することを特徴とする請求項３または４に記載の固体撮像素子。
6. 前記シフトレジスタは、請求項２に記載された構成を有し、
   前記シフトレジスタの前記制御手段は、前記蓄積部に１行おきに前記光電変換素子の電荷が転送されるように前記転送スイッチをオンにする信号を前記複数のゲート手段から出力するように前記第１の生成手段及び前記第２の生成手段を制御し、
   前記第２のシフトレジスタは前記選択スイッチを順次オンして行毎に前記保持部に保持された電荷を前記共通出力線に出力させ、
   前記撮像装置は、前記保持部に保持された、連続する２行間の電荷を差分する差分手段を更に有することを特徴とする請求項５に記載の固体撮像素子。
7. 光電変換素子と、前記光電変換素子で生成された電荷を一時的に保持する保持部と、前記光電変換素子から前記保持部への電荷の転送をオン／オフする転送スイッチと、前記保持部に保持された電荷の共通出力線への転送をオン／オフする選択スイッチとをそれぞれ含む画素が、２次元に複数配列された画素部と、
   請求項１または２に記載された構成を有し、行毎に前記画素部を駆動するシフトレジスタとを有し、
   前記シフトレジスタの前記複数のゲート手段の各出力を、前記画素部の各行の前記選択スイッチに供給することを特徴とする固体撮像素子。
8. １次元または２次元に配列された複数の光電変換素子と、前記複数の光電変換素子で生成された電荷を一時的に保持する保持部と、前記複数の光電変換素子それぞれから前記保持部への電荷の転送をオン／オフする複数の転送スイッチと、前記保持部に保持された電荷の共通出力線への転送をオン／オフする選択スイッチとをそれぞれ含む画素が、２次元に複数配列された画素部と、
   請求項１または２に記載された構成を有し、行毎に前記画素部を駆動するシフトレジスタとを有し、
   前記シフトレジスタの前記複数のゲート手段の各出力を、前記画素部の各行の前記選択スイッチに供給することを特徴とする固体撮像素子。
9. 請求項３乃至８のいずれかに記載の固体撮像素子と、
   前記固体撮像素子により得られた電荷信号を処理して画像データを取得する画像処理手段と、
   前記画像処理手段により処理された画像データを記憶する記憶手段と
   を有することを特徴とする撮像装置。
10. 光電変換素子と、前記光電変換素子で生成された電荷を一時的に保持する保持部と、前記光電変換素子から前記保持部への電荷の転送をオン／オフする転送スイッチと、前記保持部に保持された電荷の共通出力線への転送をオン／オフする選択スイッチとをそれぞれ含む画素が、２次元に複数配列された画素部の駆動方法であって、
    全画素を同じタイミングでリセットするリセットステップと、
    前記リセット終了後、全画素の前記光電変換素子において同時に光電変換を行って、電荷を蓄積する電荷蓄積ステップと、
    予め設定された電荷蓄積時間経過後、任意の行の前記光電変換素子の電荷のみを前記保持部に転送する転送ステップと
    を有することを特徴とする駆動方法。
11. １次元または２次元に配列された複数の光電変換素子と、前記複数の光電変換素子で生成された電荷を一時的に保持する保持部と、前記複数の光電変換素子それぞれから前記保持部への電荷の転送をオン／オフする複数の転送スイッチと、前記保持部に保持された電荷の共通出力線への転送をオン／オフする選択スイッチとをそれぞれ含む画素が、２次元に複数配列された画素部の駆動方法であって、
    全画素を同じタイミングでリセットするリセットステップと、
    前記リセット終了後、全画素の前記光電変換素子において同時に光電変換を行って、電荷を蓄積する電荷蓄積ステップと、
    予め設定された電荷蓄積時間経過後、任意の行の前記光電変換素子の電荷のみを前記保持部に転送する転送ステップと
    を有することを特徴とする駆動方法。
12. 任意の行の前記保持部に保持された電荷を前記共通出力線に転送する出力ステップを更に有することを特徴とする請求項１０または１１に記載の駆動方法。
13. 前記転送ステップでは、前記保持部に１行おきに前記光電変換素子の電荷を転送し、
    前記出力ステップでは、前記保持部に保持された電荷を順次前記共通出力線に出力させ、
    前記駆動方法は、前記出力ステップで出力された連続する２行間の電荷を差分する差分ステップを更に有することを特徴とする請求項１２に記載の駆動方法。

Images