JP2018019268A - 撮像装置、撮像システムおよび撮像装置の駆動方法 - Google Patents

Abstract

【課題】 焦点検出行と撮像行とを読み出す際に、黒レベルの補正を適切に行う。【解決の手段】 撮像装置は、行列状に配置され、入射光を受光可能な複数の画素からなる有効画素領域と、有効画素領域の行方向の一辺に隣接して複数列に配置され、遮光された複数の前記画素からなる基準画素領域と、画素における複数の光電変換部の信号を混合して読み出す第１の読み出し、および画素における複数の前記光電変換部の信号を独立に読み出す第２の読み出しを実行可能であって、有効画素領域においては第１の読み出しまたは前記第２の読み出しを行単位で切り替えて実行し、基準画素領域においては第１の読み出しを実行する駆動部とを有する。【選択図】 図１０

Description

本発明は、撮像装置、撮像システムおよび撮像装置の駆動方法に関する。

近年、デジタルスチルカメラ、デジタルビデオカメラなどの撮像装置に用いられる固体撮像素子の多機能化が進んでいる。特許文献１には、瞳分割方式の焦点検出が可能な撮像素子に関する技術が開示されている。特許文献１において、撮像素子の１つの画素は２つのフォトダイオードを有しており、各フォトダイオードは１つのマイクロレンズによって、撮影レンズの異なる瞳を通過した光を受光するよう構成されている。それにより、２つのフォトダイオードからの出力信号を比較することで、撮影レンズでの焦点検出が可能となる。また、２つのフォトダイオードの混合信号からは撮影画像の信号を得ることができる。

特許文献１に記載されたように１つの画素が２つのフォトダイオードを備える場合、２つのフォトダイオードの信号を個別に読み出すと、読み出し時間が大幅に増加してしまう。そこで、特許文献２に記載の撮像装置は、焦点検出を行う画素行（以下、「焦点検出行」と称する）においては２つのフォトダイオードの信号を個別に読み出し、それ以外の画素行（以下、「撮像行」と称する）では信号を混合して読み出している。これにより、読み出し時間の短縮が図られている。

特開２００１−０８３４０７号公報 特開２０１３−１０６１９４号公報

ところで、一般的な撮像装置は、撮像素子において光学的に遮光された画素領域であるオプティカルブラック領域（以下、ＯＢ領域）を備えている。ＯＢ領域の出力信号を用いて、各行の黒レベルが基準レベルとなるように、補正値を徐々に更新しながら黒レベルを補正するクランプ処理が行われる。しかしながら、特許文献１、特許文献２に記載された撮像素子のように、１つの画素が２つのフォトダイオードを備える場合、出力信号に含まれる暗電流量は焦点検出行および撮像行においてそれぞれ異なり得る。したがって、焦点検出行および撮像行において黒レベルの差が生じ、その結果、クランプエラーが発生してしまう。

本発明はこのような課題に鑑みなされたもので、撮像行および焦点検出行を読み出す際において、適切に黒レベルの補正が可能な撮像装置を提供することを目的とする。

本発明の一実施形態における撮像装置は、複数の光電変換部、前記光電変換部から転送された信号を蓄積する信号蓄積部、前記光電変換部の信号をそれぞれ前記信号蓄積部に転送する複数の転送ゲートを有する画素と、行列状に配置され、入射光を受光可能な複数の前記画素からなる有効画素領域と、前記有効画素領域の行方向の一辺に隣接して複数列に配置され、遮光された複数の前記画素からなる基準画素領域と、前記画素における複数の前記光電変換部の信号を混合して読み出す第１の読み出し、および前記画素における複数の前記光電変換部の信号を独立に読み出す第２の読み出しを実行可能であって、前記有効画素領域においては前記第１の読出しまたは前記第２の読み出しを行単位で切り替えて実行し、前記基準画素領域においては第１の読み出しを実行する駆動部とを有する。

本発明によれば、焦点検出行と撮像行とを読み出す際に、黒レベルの補正を適切に行うことが可能となる。

本発明の第１実施形態における撮像システムのブロック図である。 本発明の第１実施形態における撮像素子の概略を示す図である。 本発明の第１実施形態における撮像素子の画素領域を示す図である。 本発明の第１実施形態における撮像素子の画素の概略を示す図である。 本発明の第１実施形態における画素の回路図である。 本発明の第１実施形態における列回路の回路図である。 本発明の第１実施形態におけるアナログ信号処理回路のブロック図である。 本発明の第１実施形態における第１の駆動モードのタイミングチャートである。 本発明の第１実施形態における第２の駆動モードのタイミングチャートである。 比較例における画素信号の読み出し順序を示す図である。 本発明の第１実施形態における画素信号の読み出し順序を示す図である。 本発明の第２実施形態における読み出し回路の回路図である。 本発明の第２実施形態における第１の駆動モードのタイミングチャートである。 本発明の第２実施形態における第３の駆動モードのタイミングチャートである。 比較例における画素信号の読み出し順序を示す図である。 本発明の第２実施形態における画素信号の読み出し順序を示す図である。

以下、図面を参照して本発明の好適な実施の形態を説明する。
（第１実施形態）
図１は、本発明の第１実施形態における撮像システムのブロック図である。図１において、撮像装置は、光学系１０１、メカニカルシャッタ(メカシャッタと図示する)１０２、撮像素子１０３、アナログ信号処理回路１０４、タイミング信号発生回路１０９、駆動回路１１０、デジタル信号処理回路１１１、画像メモリ１１２、記録媒体１１３、記録回路１１４、表示装置１１５、表示回路１１６、システム制御部１１７、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１１８、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１１９、撮影モード設定部１２０を備える。

光学系１０１は、レンズ群、光学ローパスフィルタ、絞りを備える。メカニカルシャッタ１０２は、例えばフォーカルプレーンシャッタであり、ローリングシャッタなどの電子シャッタとともに用いられる。撮像素子（撮像装置）１０３はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のイメージセンサであり、光学系１０１、メカニカルシャッタ１０２を透過した入射光を電気信号に変換する。アナログ信号処理回路１０４は、信号増幅器（ＰＧＡ：Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）１０４ａ、クランプ回路（ＣＬＡＭＰ）１０４ｂ、Ａ／Ｄ変換器１０４ｃを備える。信号増幅器１０４ａは、可変の増幅率を有する差動増幅回路等から構成され、撮像素子１０３から出力される画像信号を増幅する。クランプ回路１０４ｂは水平方向のＯＢ（Ｏｐｔｉｃａｌ Ｂｌａｃｋ）画素の信号を基準として、画素信号のクランプを行う。Ａ／Ｄ変換器１０４ｃは、アナログ信号の画素信号をデジタル信号の画像データに変換する。タイミング信号発生回路１０９は撮像素子１０３、アナログ信号処理回路１０４を動作させる信号を生成する。駆動回路１１０は光学系１０１、メカニカルシャッタ１０２を駆動する。

デジタル信号処理回路１１１は、デジタルに変換された画像データに対してデジタル信号処理を行う。画像メモリ１１２は、デジタル信号処理された画像データを一時的に保持するフレームメモリである。記録媒体１１３は、撮像システムに着脱可能な不揮発性メモリであり、記録回路１１４は、信号処理された画像データを記録媒体１１３に対して記録および読み出しを行うメモリコントローラである。表示回路１１６は信号処理された画像データ、または記録媒体１１３から読み出された画像データをアナログの信号に変換し、表示装置１１５に出力する。表示装置１１５は液晶表示パネルまたは有機発光表示パネルなどから構成される。システム制御部１１７はあらかじめ定められたプログラム、ユーザの操作に従い、撮像システム全体を制御する。ＲＯＭ１１８は不揮発性メモリから構成され、システム制御部１１７における制御方法を指示するプログラム、プログラムを実行する際に使用されるパラメータおよびテーブル等の制御データ、キズアドレス等の補正データを記憶する。ＲＡＭ１１９は揮発性メモリから構成され、ＲＯＭ１１８に記録されたプログラム、制御データ、補正データを保持するとともに、システム制御部１１７がプログラムを実行するためのワークエリアとして使用される。
撮影モード設定部１２０は、スイッチ、ボタン、ダイヤル、タッチパネルなどから構成され、ＩＳＯ感度、シャッタ速度などの撮影条件の設定、静止画撮影と動画撮影との撮影モードの切り替えなどを行う。

続いて、上述の撮像システムにおける撮影動作の概略を説明する。撮影に先立ち、ユーザが撮像システムの電源を投入すると、システム制御部１１７はＲＯＭ１１８から必要なプログラム、制御データ、補正データをＲＡＭ１１９に転送する。これらのプログラム、データは、システム制御部１１７によって撮像システムを制御するために使用される。必要に応じて、追加のプログラム、データがＲＯＭ１１８からＲＡＭ１１９に転送され、また、ＲＯＭ１１８内のデータがシステム制御部１１７によって直接に読み出される。

システム制御部１１７は制御信号を駆動回路１１０に出力し、光学系１０１の絞りおよびレンズを駆動する。これにより、適切な明るさに設定された被写体像が撮像素子１０３上に結像される。静止画像撮影時においては、システム制御部１１７は駆動回路１１０を介してメカニカルシャッタ１０２を駆動する。メカニカルシャッタ１０２は、撮像素子１０３の動作に合わせて撮像素子１０３を遮光し、必要な露光時間だけ撮像素子１０３を露光させる。撮像素子１０３が電子シャッタ機能を有する場合、メカニカルシャッタ１０２と電子シャッタとを併用して、必要な露光時間を確保してもよい。また、動画像撮影時においては、システム制御部１１７は駆動回路１１０を介してメカニカルシャッタ１０２を開放し、撮影中は常に撮像素子１０３を露光させる。システム制御部１１７はタイミング信号発生回路１０９を制御し、タイミング信号発生回路１０９は駆動パルスを撮像素子１０３に出力する。撮像素子１０３は駆動パルスによって駆動され、被写体像を光電変換により電気信号に変換し、アナログの画像信号としてアナログ信号処理回路１０４に出力する。アナログ信号処理回路１０４において、信号増幅器１０４ａは入射光量に応じて設定されたゲインにて画素信号を増幅する。クランプ回路１０４ｂは、タイミング信号発生回路１０９からの動作パルスにより、水平ＯＢ領域の信号出力を基準電圧としてクランプする。Ａ／Ｄ変換器１０４ｃはクランプされたアナログの画素信号をデジタルの画像データに変換し、デジタル信号処理回路１１１に出力する。

デジタル信号処理回路１１１は、画像データにおける水平ＯＢ領域の信号の平均処理を行い、垂直ダークシェーディングの補正データを生成する。デジタル信号処理回路１１１は、生成された補正データを用いて垂直シェーディング補正処理を行う。さらに、デジタル信号処理回路１１１は、画像データに対して、色変換、ホワイトバランス、ガンマ補正、解像度変換、画像圧縮等の処理を行う。画像メモリ１１２は、信号処理中の画像データを一時的に記憶するとともに、信号処理後の画像データを記憶する。

記録回路１１４は信号処理された画像データ、または画像メモリ１１２に記憶された画像データを記録媒体１１３に適したデータフォーマットに変換し、記録媒体１１３に記録する。記録媒体１１３のデータフォーマットは、例えば階層構造を持つファイルシステムなどである。

表示回路１１６は、デジタル信号処理された画像データに対して解像度変換処理を行い、表示装置１１５に適した信号（例えばＮＴＳＣ方式のアナログ信号等）に変換し、表示装置１１５に画像を表示させる。

ここで、デジタル信号処理回路１１１は、デジタル信号処理をせずに、Ａ／Ｄ変換後のデジタルの画像データをそのままＲＡＷデータとして画像メモリ１１２、記録回路１１４に出力してもよい。また、デジタル信号処理回路１１１は、システム制御部１１７からの要求に応じて、デジタル信号処理の過程で生じた画像データ、または、画像データから得られた情報をシステム制御部１１７に出力する。ここで、画像信号から得られた情報とは、例えば、画像の空間周波数、画像の指定領域の平均値、圧縮画像のデータ量、あるいは、これらのデータから抽出された情報などである。さらに、記録回路１１４は、システム制御部１１７から要求に応じて、記録媒体１１３の種類、空き容量等の情報をシステム制御部１１７に出力する。

記録媒体１１３から画像信号を読み出す再生動作について説明する。システム制御部１１７からの制御信号に応じて、記録回路１１４は記録媒体１１３から画像データを読み出す。読み出された画像データが圧縮画像であった場合には、デジタル信号処理回路１１１は、システム制御部１１７からの制御信号に応じて、画像伸長処理を行い、伸長後の画像データを画像メモリ１１２に記憶する。デジタル信号処理回路１１１は、画像メモリ１１２に記憶された画像データに対して解像度変換処理を行い、表示回路１１６に画像データを出力する。表示回路１１６は画像データを表示装置１１５に適した信号に変換し、表示装置１１５に出力する。これにより、記録媒体１１３から読み出された画像データが表示装置１１５に表示される。なお、記録媒体１１３に代えて、無線通信機能を有する送受信機を用いて、画像データをネットワークからダウンロードまたはアップロードしても良い。

図２は、本実施形態における撮像素子の概略を示す図である。撮像素子１０３は画素領域２０、列回路２３、垂直走査回路２２、水平走査回路２４、タイミング発生回路（ＴＧ）２５を備える。画素領域２０は、行方向および列方向に沿って二次元マトリクス状（行列状）に配置された複数の画素２１を有する。画素２１は入射光を受光可能な光電変換部として２つのフォトダイオード（以下、「ＰＤ」と称する）２１１ａ、２１１ｂを備えている。本明細書において、行方向とは図面における水平方向を示し、列方向とは図面において垂直方向を示すものとする。図２においては、説明の簡略化のために４行４列の画素が示されているが、画素の数は限定されるものではない。一部の画素は、フォトダイオードが光学的に遮光されたＯＢ（オプティカル・ブラック）画素を構成している。

垂直走査回路２２は、選択された行の画素２１に駆動パルスを送出し、画素２１の画素信号を行毎に列信号線２６に出力させる。駆動パルスは、行毎、順次、もしくはランダムに画素２１に供給され得る。水平走査回路２４はレジスタ、カウンタなどから構成され、水平走査のための駆動パルスを列回路２３に出力する。列回路２３は画素列毎に設けられ、画素２１から列信号線２６を介して出力された画素信号を水平走査回路２４からの駆動パルスに基づいて順次、出力する。垂直走査回路２２、水平走査回路２４は駆動パルスの駆動部として機能する。

図３は本実施形態における撮像素子の画素領域を示す図である。画素領域２０は有効画素領域２０ａ、水平オプティカルブラック（ＨＯＢ）画素領域２０ｂ、垂直オプティカルブラック（ＶＯＢ）画素領域２０ｃを備えている。有効画素領域２０ａは遮光されていない画素から構成され、入射光に応じて発生した電荷を蓄積して画素信号を出力する。ＨＯＢ画素領域（基準画素領域）２０ｂは有効画素領域２０ａの行方向の一辺、すなわち水平方向の先頭（左側）に隣接して複数列に配置された遮光画素領域である。ＶＯＢ画素領域２０ｃは有効画素領域２０ａの垂直方向の先頭に隣接して設けられた遮光画素領域である。有効画素領域２０ａに先立って、ＶＯＢ画素領域２０ｃ、ＨＯＢ画素領域２０ｂからの画素信号が読み出され、これらの画素信号を基準として黒レベルの調整（ＯＢクランプ）が行われる。

図４は本実施形態における撮像素子の画素の概略を示す図であり、平面視における１画素を示している。画素２１は１つのマイクロレンズ２１０、ＰＤ２１１ａ、２１１ｂ、転送ゲート２１２ａ、２１２ｂ、フローティングディフュージョン（以下、「ＦＤ」と称する）２１３を備える。ＰＤ２１１ａ、２１１ｂは、例えばＰ型のウェル領域に配され、Ｎ型の半導体領域とＰ型の半導体領域を有している。入射光はＰＮ接合において光電変換され、Ｎ型の半導体領域に蓄積される。ＰＤ２１１ａ、２１１ｂ上にはマイクロレンズ２１０が形成され、２つのＰＤ２１１ａ、２１１ｂが１つのマイクロレンズ２１０を共有している。

転送ゲート２１２ａ、２１２ｂはＰＤ２１１ａ、２１１ｂとＦＤ２１３の間のウェル領域の上側にゲート絶縁膜を介して配され、転送トランジスタのゲートを構成する。転送ゲート２１２ａ、２１２ｂに電圧を印加することにより、ＰＤ２１１ａ、２１１ｂの電荷がＦＤ２１３に転送される。２つのＰＤ２１１ａ、２１１ｂはマイクロレンズ２１０を介して撮像レンズの異なる瞳面の光を受光する。このため、ＰＤ２１１ａ、２１１ｂの信号を比較し、位相差検知方式によって撮像レンズのピントずれを検出することが可能となる。また、ＰＤ２１１ａ、２１１ｂの信号を混合した信号は撮像信号として用いられる。

図５は、本実施形態における画素の回路図であり、同一行にあるＨＯＢ画素領域２０ｂの画素２１、有効画素領域２０ａの画素２１を示している。画素２１は、ＰＤ２１１ａ、２１１ｂ、転送トランジスタ（ゲート）２１２ａ、２１２ｂ、ＦＤ２１３、リセットトランジスタ２１４、増幅トランジスタ２１５、選択トランジスタ２１６を備える。転送トランジスタ２１２ａ、２１２ｂはＰＤ２１１ａ、２１１ｂで発生した電荷をＦＤ２１３に転送するスイッチとして機能する。有効画素領域２０ａの画素２１においては、転送トランジスタ２１２ａのゲートには第１の配線を介して駆動パルス（第１の駆動パルス）φＴＸＡｎが印加され、転送トランジスタ２１２ｂのゲートには第２の配線を介して駆動パルス（第２の駆動パルス）φＴＸＢｎが印加される。すなわち、転送トランジスタ２１２ａ、２１２ｂはそれぞれ駆動パルスφＴＸＡｎ、φＴＸＢｎによって独立に駆動される。一方、ＨＯＢ画素領域２０ｂの画素２１においては、転送トランジスタ２１２ａ、２１２ｂのゲートには同一の配線を介して駆動パルスφＴＸＡｎが印加され、転送トランジスタ２１２ａ、２１２ｂは駆動パルスφＴＸＡｎによって同時に駆動される。

ＦＤ２１３は電荷を一時的に蓄積する信号蓄積部として機能し、電荷に応じた電圧を生じさせる。リセットトランジスタ２１４のソースはＦＤ２１３に接続され、ドレインは電源電圧ＶＤＤに接続されている。リセットトランジスタ２１４のゲートには駆動パルスφＲＥＳｎが印加され、リセットトランジスタ２１４がオンとなることにより、ＦＤ２１３の電圧が電源電圧ＶＤＤとなるようにリセットされる。増幅トランジスタ２１５はソースフォロアとして機能し、ＦＤ２１３の電圧に応じた電圧をソースに出力する。選択トランジスタ２１６は増幅トランジスタ２１５のソースと列信号線２６との間に接続されている。選択トランジスタ２１６のゲートには駆動パルスφＳＥＬｎが印加され、選択トランジスタ２１６がオンとなることにより、増幅トランジスタ２１５から列信号線に画素信号が出力される。

駆動パルスφＴＸＡｎ、φＴＸＢｎ、φＳＥＬｎ、φＲＥＳｎは垂直走査回路２２によって駆動される。また、駆動パルスφＴＸＡｎ、φＴＸＢｎ、φＳＥＬｎ、φＲＥＳｎの「ｎ」は、ｎ行目の画素に対する駆動パルスを示している。１行から最終行の読み出しが完了するまで、画素２１は行毎に順次駆動される。

図６は列回路２３の回路図である。列回路２３は列信号線２６を介して列毎に画素信号を読み出す回路であり、画素領域２０の列数と同数の列回路２３が配置され得る。列信号線２６には画素２１の増幅トランジスタ２１５の負荷となる定電流源２７が接続されている。列回路２３はトランジスタ２３１、２３２、２３３、２３４、２３５、２３６、容量２３７、２３８、２３９を備える。トランジスタ２３１、２３２、２３３は列信号線２６と容量２３７、２３８、２３９との間にそれぞれ設けられている。容量２３７はトランジスタ２３４を介して差動増幅器２３０の反転入力端子に接続され、容量２３８、２３９はトランジスタ２３５、２３６を介してそれぞれ差動増幅器２３０の非反転入力端子に接続されている。

トランジスタ２３１はＦＤ２１３のリセット時の信号（以下、「Ｎ信号」と称する）を読み出すスイッチとして機能する。トランジスタ２３１のゲートには駆動パルスφＴＮが印加され、駆動パルスφＴＮがハイレベルとなることで、トランジスタ２３１がオンとなる。これにより、ＦＤ２１３のリセット時の電位に応じたＮ信号が列信号線２６を介して読み出され、容量２３７に保持される。トランジスタ２３４は駆動パルスφＨＮによって駆動され、駆動パルスφＨＮがハイレベルとなることでトランジスタ２３４はオンとなり、容量２３７に保持されたＮ信号は差動増幅器２３０の反転入力端子に入力される。

トランジスタ２３２は駆動パルスφＴＳ１によって駆動され、ＰＤ２１１ａの信号である画素信号Ａを読み出すスイッチとして機能する。画素信号Ａには、ＰＤ２１１ａの光電変換に基づく信号に加えてリセット時のＮ信号が含まれている。駆動パルスφＴＳ１がハイレベルとなることで、トランジスタ２３２がオンとなり、列信号線２６からの画素信号Ａが容量２３８に保持される。トランジスタ２３５は駆動パルスφＨＳ１によって駆動され、トランジスタ２３５がオンとなることで、容量２３８に保持された画素信号Ａは差動増幅器２３０の非反転入力端子に入力される。

トランジスタ２３３は駆動パルスφＴＳ２によって駆動され、ＰＤ２１１ａ、２１１ｂの加算信号（混合信号）である画素信号（Ａ＋Ｂ）を読み出すスイッチとして機能する。画素信号（Ａ＋Ｂ）には、ＰＤ２１１ａ、２１１ｂの光電変換に基づく信号に加えてＮ信号が含まれている。トランジスタ２３３がオンとなることで、画素信号（Ａ＋Ｂ）は容量２３９に保持される。トランジスタ２３６は駆動パルスφＨＳ２によって駆動され、トランジスタ２３６がオンとなることで、容量２３９に保持された画素信号（Ａ＋Ｂ）は差動増幅器２３０の非反転入力端子に入力される。

差動増幅器２３０は、反転入力端子に入力されたＮ信号と非反転入力端子に入力された画素信号Ａまたは画素信号（Ａ＋Ｂ）との差分を外部出力信号線２３０ａに出力する。具体的には、トランジスタ２３４、２３５がオンとなると、容量２３７に保持されたＮ信号と容量２３８に保持された画素信号Ａが差動増幅器２３０に入力され、画素信号ＡからＮ信号を差分したＡ像信号が出力される。また、トランジスタ２３４、２３６がオンとなると、容量２３７に保持されたＮ信号と容量２３９に保持された画素信号（Ａ＋Ｂ）との差分が撮像信号として外部出力信号線２３０ａに出力される。

なお、列回路２３は、ゲインアンプ、ＡＤ変換器等を備えてもよい。また、差動増幅器２３０は必ずしも列ごとに設けられる必要はなく、複数の列回路２３が１つの差動増幅器２３０を共有してもよい。駆動パルスφＴＮ、φＴＳ１、φＴＳ２、φＨＮ、φＨＳ１、φＨＳ２は水平走査回路２４によって駆動され得る。本実施形態においては、垂直走査回路２２、水平走査回路２４によってこれらの駆動パルスを適切に駆動することにより、焦点検出行および駆動行の読み出しを行単位で切り替えて実行可能である。

図７は本発明の実施形態におけるアナログ信号処理回路のブロック図である。アナログ信号処理回路（補正部）１０４は、水平ＯＢクランプの一例として、アナログ水平ＯＢクランプ回路を構成している。アナログ信号処理回路１０４は、信号増幅器１０４ａ、クランプ回路１０４ｂ、Ａ／Ｄ変換器１０４ｃ、クランプ容量１０４ｄ、クランプ電圧生成回路１０４ｅを備える。クランプ容量１０４ｄは信号増幅器１０４ａの出力側とクランプ回路１０４ｂの入力側の間に挿入されるコンデンサである。クランプ電圧生成回路１０４ｅはＡ／Ｄ変換器１０４ｃの出力側とクランプ回路１０４ｂとの間に設けられ、クランプ電圧を生成する。

アナログ信号処理回路１０４における水平ＯＢクランプ動作を説明する。撮像素子１０３から出力された画像信号はアナログ信号処理回路１０４に入力され、信号増幅器１０４ａによって所定のゲインで増幅される。信号増幅器１０４ａから出力された画像信号は、クランプ容量１０４ｄを通過することによって直流成分が除去され、交流の画像信号がクランプ回路１０４ｂに入力される。クランプ回路１０４ｂに入力された画像信号はクランプ回路１０４ｂにおいて、クランプ電圧生成回路１０４ｅから出力されたクランプ電圧でクランプされる。

クランプされた画像信号はＡ／Ｄ変換器１０４ｃによってデジタル信号の画像データに変換される。画像データはアナログ信号処理回路１０４から出力されるとともに、クランプ電圧生成回路１０４ｅに入力される。クランプ電圧生成回路１０４ｅは、撮像素子１０３の水平ＯＢ領域の画像データ（ＯＢ信号）を１行毎または予め設定された複数行毎に積分し、一定の積分値をクランプ電圧として生成する。

クランプ回路１０４ｂ、Ａ／Ｄ変換器１０４ｃ、クランプ電圧生成回路１０４ｅは閉ループを構成し、アナログ信号処理回路１０４から出力される画像データのＯＢレベル（基準レベル）が一定になるようにフィードバック制御が行われる。なお、このようなフィードバックループを持つＯＢクランプ回路においては、フィードバックの時定数（フィードバックゲイン）を適切に設定することが望ましい。例えば、フィードバックゲインが大きい場合、ＯＢ信号の変動に対する追従応答性が速くなるため、より高周波の垂直シェーディングの変動を補正することが可能となる。一方、キズ、ノイズの影響を受け易くなるため、横スジが新たに発生するおそれもある。従って、ＯＢクランプに使用するＯＢ信号の選択と同様に、撮影条件や撮影モード設定によってフィードバックゲインを切り替えることが望ましい。なお、水平ＯＢクランプは、アナログ信号処理回路１０４において実行されるアナログ水平ＯＢクランプに限定されない。たとえば、デジタル信号処理回路１１１においてデジタルの画像データに対して黒レベルの補正を実行しても良い。

次に、本実施形態における撮像素子の駆動方法について説明する。
図８は本実施形態における第１の駆動モードのタイミングチャートであり、第ｎ行における駆動パルスを示している。第１の駆動モードは、ＰＤ２１１ａ、ＰＤ２１１ｂのそれぞれの信号を加算（混合）し、撮像信号を読み出すための駆動モードである。先ず、駆動パルスφＲＥＳｎがハイレベルとなり、リセットトランジスタ２１４がオンとなる。
期間ｔ８０１において、駆動パルスφＴＸＡｎ、φＴＸＢｎが同時にハイレベルになることで、転送トランジスタ２１２ａ、２１２ｂがオンとなる。これにより、ＰＤ２１１ａ、２１１ｂ、ＦＤ２１３の電位が電源電圧ＶＤＤにより初期電位にリセットされる。その後、駆動パルスφＴＸＡｎ、φＴＸＢｎがローレベルになると、ＰＤ２１１ａ、２１１ｂにおいて電荷蓄積が始まる。

次に、電荷蓄積時間に基づいて決められる所定時間経過後、駆動パルスφＳＥＬｎがハイレベルとなることで、選択トランジスタ２１６がオンとなり、読み出し行が選択される。その後、駆動パルスφＲＥＳｎがローレベルとなり、ＦＤ２１３のリセット状態が解除される。

期間ｔ８０２において、駆動パルスφＴＮがハイレベルとなり、トランジスタ２３１がオンになり、ＦＤ２１３のリセット時のＮ信号が列信号線２６を介して容量２３７に出力される。駆動パルスφＴＮがローレベルとなり、トランジスタ２３１がオフとなった後（期間ｔ８０２の経過後）においても、容量２３７にＮ信号が保持される。

期間ｔ８０３において、駆動パルスφＴＸＡｎ、φＴＸＢｎ、φＴＳ２が同時にハイレベルとなる。転送トランジスタ２１２ａ、２１２ｂがオンとなることで、ＰＤ２１１ａ、２１１ｂのそれぞれの信号を混合した画素信号（Ａ＋Ｂ）がＦＤ２１３に転送される。上述したように、画素信号（Ａ＋Ｂ）にはＮ信号も含まれている。また、列回路２３において、トランジスタ２３３がオンとなることで、列信号線２６から画素信号（Ａ＋Ｂ）が容量２３９に出力される。期間ｔ８０３の経過後に、駆動パルスφＴＳ２がローレベルとなり、トランジスタ２３３がオフとなる。期間ｔ８０３の経過後においても、容量２３９に画素信号（Ａ＋Ｂ）が保持される。

期間ｔ８０４において、駆動パルスφＨＮ、φＨＳ２がハイレベルとなり、トランジスタ２３４、トランジスタ２３６がオンとなる。容量２３７に保持されたＮ信号、容量２３９に保持された画素信号（Ａ＋Ｂ）は差動増幅器２３０に入力され、画素信号（Ａ＋Ｂ）からＮ信号を差分した撮像信号が差動増幅器２３０から出力される。

図９は本実施形態における第２の駆動モードを示すタイミングチャートであり、第ｎ行の駆動パルスを示している。第２の駆動モードは、位相差検出信号としてＰＤ２１１ａ、２１１ｂの一方の像信号を読み出した後に、ＰＤ２１１ａ、２１１ｂのそれぞれ信号を混合した撮像信号の読み出すモードである。

先ず、駆動パルスφＲＥＳｎがハイレベルとなり、リセットトランジスタ２１４がオンとなる。期間ｔ９０１において、駆動パルスφＴＸＡｎ、φＴＸＢｎが同時にハイレベルになることで、転送トランジスタ２１２ａ、２１２ｂがオンとなる。これにより、ＰＤ２１１ａ、２１１ｂ、ＦＤ２１３の電位が電源電圧ＶＤＤにより初期電位にリセットされる。その後、駆動パルスφＴＸＡｎ、φＴＸＢｎがローレベルになると、ＰＤ２１１ａ、２１１ｂにおいて電荷蓄積が始まる。

次に、電荷蓄積時間に基づいて決められる所定時間経過後、駆動パルスφＳＥＬｎがハイレベルとなることで、選択トランジスタ２１６がオンとなり、読み出し行が選択される。続けて、駆動パルスφＲＥＳｎがローレベルとなり、ＦＤ２１３のリセット状態が解除される。

期間ｔ９０２において、駆動パルスφＴＮがハイレベルとなり、トランジスタ２３１がオンになり、ＦＤ２１３のリセット時のＮ信号が列信号線２６を介して容量２３７に出力される。駆動パルスφＴＮがローレベルとなり、トランジスタ２３１がオフとなった後（期間ｔ９０２の経過後）においても、容量２３７にＮ信号が保持される。

期間ｔ９０３において、駆動パルスφＴＸＡｎがハイレベルとなる。ＨＯＢ画素領域２０ｂにおいては、転送トランジスタ２１１ａ、２１１ｂは駆動パルスφＴＸＡｎによって駆動されるため、転送トランジスタ２１１ａ、２１１ｂはともにオンとなる。これにより、ＰＤ２１１ａ、２１１ｂのそれぞれの信号を混合した画素信号（Ａ＋Ｂ）が増幅トランジスタ２１５から列信号線２６に出力される。また、期間ｔ９０３において、駆動パルスφＴＳ１がハイレベルであることから、列回路２３のトランジスタ２３２がオンとなり、列信号線２６から画素信号（Ａ＋Ｂ）が容量２３８に保持される。一方、有効画素領域２０ａにおいては、転送トランジスタ２１１ａのみがオンとなることで、ＰＤ２１１ａの電荷がＦＤ２１３に転送される。ＰＤ２１１ａの電荷に基づく画素信号Ａが増幅トランジスタ２１５から列信号線２６に出力され、列信号線２６から画素信号Ａが容量２３８に保持される。

期間ｔ９０４において、水平走査回路２４は駆動パルスφＨＮ、φＨＳ１を駆動し、Ｎ信号、ＨＯＢ画素領域２０ｂの画素信号（Ａ＋Ｂ）、有効画素領域の画素信号Ａを列回路２３から出力させる。すなわち、期間ｔ９０４において、駆動パルスφＨＮがハイレベル、トランジスタ２３４がオンとなることで、容量２３７に保持されたＮ信号が差動増幅器２３０に入力される。同時に、駆動パルスφＨＳ１がハイレベル、トランジスタ２３５がオンとなることで、容量２３８に保持された画素信号が差動増幅器２３０に入力される。ここで、ＨＯＢ画素領域２０ｂに対応する列回路２３においては、画素信号（Ａ＋Ｂ）が容量２３８に保持されているため、差動増幅器２３０からは画素信号（Ａ＋Ｂ）からＮ信号を差分した撮像信号が出力される。一方、有効画素領域２０ａに対応する列回路２３においては、画素信号Ａが容量２３８に保持されているため、差動増幅器２３０からは画素信号ＡからＮ信号を差分したＡ像信号が出力される。

期間ｔ９０５において、駆動パルスφＴＸＡｎ、φＴＸＢｎ、φＴＳ２が同時にハイレベルとなる。ＨＯＢ画素領域２０ｂ、有効画素領域２０ａにおいて、転送トランジスタ２１２ａ、２１２ｂがオンとなることで、ＰＤ２１１ａ、２１１ｂのそれぞれの信号を混合した画素信号（Ａ＋Ｂ）がＦＤ２１３に転送される。また、列回路２３において、トランジスタ２３３がオンとなることで、列信号線２６から画素信号（Ａ＋Ｂ）が容量２３９に出力される。期間ｔ９０３の経過後に、駆動パルスφＴＳ２がローレベルとなり、トランジスタ２３３がオフとなった後（期間ｔ９０３の経過後）においても、容量２３９に画素信号（Ａ＋Ｂ）が保持される。なお、期間ｔ９０３において、駆動パルスφＴＸＡｎがオンであることから、ＰＤ２１１ａの信号はＦＤ２１３に既に読み出されている。このため、期間ｔ９０５においては、駆動パルスφＴＸＡｎはローレベルでもよい。

期間ｔ９０６において、駆動パルスφＨＮ、φＨＳ２がハイレベルとなり、トランジスタ２３４、トランジスタ２３６がオンとなる。容量２３７に保持されたＮ信号、容量２３９に保持された画素信号（Ａ＋Ｂ）が差動増幅器２３０に入力され、画素信号（Ａ＋Ｂ）からＮ信号を差分した撮像信号が差動増幅器２３０から出力される。これにより、ＨＯＢ画素領域２０ｂからの撮像信号、および有効画素領域２０ａからの撮像信号が得られる。

上述の動作にて、水平走査回路２４は、トランジスタ２３４、２３５、２３６を駆動することにより、Ｎ信号、画素信号Ａ、画素信号（Ａ＋Ｂ）を列回路２３から差動増幅器２３０に出力させる。列回路２３は、画素信号ＡからＮ信号を差分したＡ像信号、画素信号（Ａ＋Ｂ）からＮ信号を減算した撮像信号を順次、撮像素子の外部に出力させる。有効画素領域２０ａにおいては、画素信号Ａおよび画素信号（Ａ＋Ｂ）が読み出されるため、撮像信号からＡ像信号を減算することでＰＤ２１１ｂのＢ像信号を生成することができる。一方、ＨＯＢ画素領域２０ｂにおいては、画素信号（Ａ＋Ｂ）に基づく撮像信号のみが出力されるため、Ａ像信号およびＢ像信号は生成されない。

図１０、図１１は画素信号の読み出し順序を説明するための図である。図１０は比較例における画素信号の読み出し順序を示している。縦軸は画素行を表し、横軸は時間を表し、また、縦軸の左側のグラフはＨＯＢ画素領域２０ｂの画素信号を表している。複数行毎、例えば６行毎に第２の駆動モードにおける読み出しがなされ、他の行においては第１の駆動モードにおける読出しがなされるものとする。第２の駆動モードの読出しは、第１の駆動モードの読出しの２倍の時間（２水平走査期間）をかけて行われる。

図１０の比較例においては、ＨＯＢ画素領域２０ｂおよび有効画素領域２０ａのそれぞれの読み出し方法は、第１および第２の駆動モードの読み出し行において共通である。第１の駆動モードの読み出し行（第１の読み出し行）において、ＨＯＢ画素領域２０ｂから混合信号である撮像信号（Ａ＋Ｂ）の読み出し（第１の読み出し）がなされた後、有効画素領域２０ａから撮像信号の読み出しがなされる。第２の駆動モードの読み出し行（第２の読み出し行）において、ＨＯＢ画素領域２０ｂからＡ像信号の読み出し（第２の読み出し）がなされた後、有効画素領域２０ａにおいてＡ像信号の読み出しがなされる。続いて、同一行の有効画素領域２０ａにおいて撮像信号の読み出し（第１の読み出し）がなされる。ここでは、撮像信号の読出しに先立って、ＨＯＢ画素領域２０ｂの読出しは行われない。

上述の比較例では、第２の駆動モードの読み出し行において、有効画素領域２０ａおよびＨＯＢ画素領域２０ｂからはともにＡ像信号の読み出し（第１の読み出し）がなされる。このため、ＨＯＢ画素領域２０ｂから読み出される画素信号は、第１の駆動モードの読み出し行と第２の駆動モードの読み出し行とにおいて異なる。Ａ像信号と撮像信号とでは、ＰＤの面積（個数）が異なることにより、暗電流も互いに異なる。例えば、焦点検出行の画素信号に含まれる暗電流は撮像行の画素信号に含まれる暗電流の約半分になる。図１０の左側のグラフに示されたように、水平ＯＢクランプの基準となる遮光時の画素信号のレベル（以下、「ダークレベル」と称する）は第１の駆動モードの読み出し行と第２の駆動モードの読み出し行とにおいて異なり得る。ここで、クランプ回路１０４ｂにおいて、数行毎にダークレベルの異なる画素信号で水平ＯＢクランプを行うと、クランプエラーが発生し、画像にノイズが表れることがある。

図１１は、本実施形態における画素信号の読み出し順序を示している。本実施形態の第２の駆動モードの読み出し行においては、有効画素領域２０ａおよびＨＯＢ画素領域２０ｂのそれぞれの読み出し方法が異なっている。すなわち、第２の駆動モードの読み出し行において、有効画素領域２０ａからはＡ像信号の読み出し（第２の読み出し）に続いて撮像信号の読み出しがなされる。一方、ＨＯＢ画素領域２０ｂからは他の読み出し行と同様に撮像信号の読み出し（第１の読み出し）がなされる。

すなわち、本実施形態によれば、第１および第２の駆動モードのいずれにおいても、ＨＯＢ画素領域２０ｂから同一の読み出し方法によって画素信号が読み出される。このため、ＨＯＢ画素領域からは、駆動モードによらずに撮像信号が出力され、ＨＯＢ画素領域におけるダークレベルに差は生じない。従って、クランプ回路１０４ｂにおける水平ＯＢクランプのエラーを回避することができる。

上述したように、本発明の実施形態においては、撮像行と焦点検出行との間で、ＨＯＢ画素領域から出力信号におけるダークレベルの差が生じない。このため、水平ＯＢクランプなどの、ＨＯＢ画素領域の画素信号を基準レベルとして行う各種補正の精度を向上させることができる。また、焦点検出行のみＡ像信号を読み出し、それ以外の読み出し行においては混合信号である撮像信号を読み出すことで、読み出し時間を短縮することが可能となる。

（第２実施形態）
次に、本発明の第２実施形態における撮像装置を説明する。本実施形態における撮像装置は、第１および第２の駆動モードに加えて、位相差検出信号としてＰＤ２１１ａ、２１１ｂの信号を個別に読み出す第３の駆動モードを有する。すなわち、本実施形態における撮像装置は、第１の実施形態の構成に対し、ＰＤ２１１ａ、２１１ｂからＦＤ２１３へ電荷転送を個別に行う点において第１実施形態の撮像装置と異なっている。本実施形態の撮像装置のブロック図および画素の概略の構成は第１実施形態における図１乃至図５と同様である。

図１２は本実施形態における列回路２３ａの回路図である。列回路２３ａは、図５に示された第１の実施形態の列回路２３と比較して、ＰＤ２１１ａからの画素信号とＰＤ２１１ｂからの画素信号を蓄積、転送する経路が共通化されている。すなわち、トランジスタ２３２、２３５、容量２３８から構成される経路は、ＰＤ２１１ａからの画素信号Ａ、ＰＤ２１１ｂからの画素信号Ｂ、混合信号である画素信号（Ａ＋Ｂ）に共通に用いられる。

図１３は本実施形態における第１の駆動モードのタイミングチャートである。先ず、駆動パルスφＲＥＳｎがハイレベルとなり、リセットトランジスタ２１４がオンとなる。期間ｔ１３０１において、駆動パルスφＴＸＡｎ、φＴＸＢｎが同時にハイレベルになることで、転送トランジスタ２１２ａ、２１２ｂがオンとなる。これにより、ＰＤ２１１ａ、２１１ｂ、ＦＤ２１３の電位が電源電圧ＶＤＤにより初期電位にリセットされる。次に、蓄積期間に基づいて決められる所定時間の経過後、駆動パルスφＳＥＬｎがハイレベルになることで、選択トランジスタ２１６がオンとなり、読み出し行が選択される。その後、駆動パルスφＲＥＳｎがローレベルとなり、ＦＤ２１３のリセット状態が解除される。

期間ｔ１３０２において、駆動パルスφＴＮがハイレベルとなり、トランジスタ２３１がオンとなることで、ＦＤ２１３のリセット時のＮ信号が列信号線２６を介して容量２３７に出力される。期間ｔ１３０３において、駆動パルスφＴＸＡｎ、φＴＸＢｎ、φＴＳが同時にハイレベルとなり、ＰＤ２１１ａの信号とＰＤ２１１ｂの信号とを混合した画素信号（Ａ＋Ｂ）が容量２３８に出力される。期間ｔ１３０４において、駆動パルスφＨＮ、φＨＳがハイレベルとなり、トランジスタ２３４，２３５がオンとなる。容量２３７に保持されたＮ信号、容量２３８に保持された画素信号（Ａ＋Ｂ）は差動増幅器２３０に入力され、画素信号（Ａ＋Ｂ）からＮ信号を差分した撮像信号が差動増幅器２３０から出力される。

上述したように、本実施形態の列回路２３ａにおいては、ＰＤ２１１ａからの画素信号とＰＤ２１１ｂからの画素信号を蓄積、転送する経路が共通化されている。このため、図１３に示されたタイミングチャートは、図８のタイミングチャートと比較して、駆動パルスφＴＳ１、φＴＳ２が駆動パルスφＴＳに置き換えられ、駆動パルスφＨＳ１、φＨＳ２が駆動パルスφＨＳに置き換えられている。

図１４は本実施形態における第３の駆動モードを示すタイミングチャートである。先ず、駆動パルスφＲＥＳｎがハイレベルとなり、リセットトランジスタ２１４がオンとなる。期間ｔ１４０１において、さらに駆動パルスφＴＸＡｎ、φＴＸＢｎが同時にハイレベルになることで、転送トランジスタ２１２ａ、２１２ｂがオンとなり、ＰＤ２１１ａ、２１１ｂ、ＦＤ２１３の電位がＶＤＤにより初期電位にリセットされる。その後、駆動パルスφＴＸＡｎ、φＴＸＢｎがローレベルになり、ＰＤ２１１ａ、２１１ｂにおいて電荷蓄積が始まる。

次に、電荷蓄積時間に基づいて決められる所定時間経過後、駆動パルスφＳＥＬｎがハイレベルとなり、選択トランジスタ２１６がオンとなることで読み出し行が選択される。続けて、駆動パルスφＲＥＳｎがローレベルになり、ＦＤ２１３のリセット状態が解除される。

期間ｔ１４０２において、駆動パルスφＴＮがハイレベルとなり、トランジスタ２３１がオンとなることで、容量２３７に、ＦＤ２１３のリセット時のＮ１信号が保持される。期間ｔ１４０３において、駆動パルスφＴＸＡｎ、φＴＳが同時にハイレベルになる。ＨＯＢ画素領域２０ｂにおいては、駆動パルスφＴＸＡｎに接続された転送トランジスタ２１２ａ、２１２ｂがともにオンになり、ＰＤ２１１ａ、２１１ｂのそれぞれの信号を混合した画素信号（Ａ＋Ｂ）が容量２３８に保持される。一方、有効画素領域２０ａにおいては、転送トランジスタ２１２ａのみがオンとなり、画素信号Ａが容量２３８に保持される。

期間ｔ１４０４において、駆動パルスφＨＮがハイレベルとなり、トランジスタ２３４がオンとなることで、容量２３７に保持されたＮ１信号が差動増幅器２３０に入力される。同時に、駆動パルスφＨＳがハイレベルとなり、トランジスタ２３５がオンとなることで、容量２３８に保持された画素信号が差動増幅器２３０に入力される。ここで、ＨＯＢ画素領域２０ｂに対応する列回路２３ａにおいては、画素信号（Ａ＋Ｂ）が容量２３８に保持されているため、差動増幅器２３０からは画素信号（Ａ＋Ｂ）からＮ１信号を差分した撮像信号が出力される。一方、有効画素領域２０ａに対応する列回路２３ａにおいては、画素信号Ａが容量２３８に保持されているため、差動増幅器２３０からは画素信号ＡからＮ１信号を差分したＡ像信号が出力される。

期間ｔ１４０５において、駆動パルスφＲＥＳｎがハイレベルになり、リセットトランジスタ２１４がオンとなることで、ＦＤ２１３がリセットされる。続けて駆動パルスφＲＥＳｎがローレベルとなり、ＦＤ２１３のリセット状態が解除される。

期間ｔ１４０６において、駆動パルスφＴＮがハイレベルとなり、トランジスタ２３１がオンとなることで、ＦＤ２１３のリセット時のＮ２信号が容量２３７に保持される。ここで、ＦＤ２１３は、Ｎ１信号が読み出されたときの状態と、期間１４０５にリセットされた状態とにおいて異なるため、Ｎ１信号とＮ２信号の値は互いに異なり得る。

期間ｔ１４０７において、駆動パルスφＴＸＢｎがハイレベルとなり、有効画素領域２０ａにおいて転送トランジスタ２１２ｂがオンとなる。同時に、駆動パルスφＴＳがハイレベルとなり、トランジスタ２３２がオンになることで、ＰＤ２１１ｂの画素信号Ｂが容量２３８に保持される。なお、ＨＯＢ画素領域２０ｂにおいては、駆動パルスφＴＸＢｎは転送トランジスタ２１２ｂに印加されないため、転送トランジスタ２１２ｂはオフのままである。

期間ｔ１４０８において、駆動パルスφＨＮ、φＨＳがハイレベルになり、容量２３７に保持されたＮ２信号、容量２３８に保持された有効画素領域２０ａの画素信号Ｂが差動増幅器２３０に入力される。差動増幅器２３０からは画素信号ＢからＮ２信号を差分したＢ像信号が出力される。

上述の動作に示されたように、列回路２３ａによってＮ１信号、Ｎ２信号、画素信号Ａ、画素信号Ｂが読み出される。ＨＯＢ画素領域２０ｂからは画素信号（Ａ＋Ｂ）からＮ１信号を差分した撮像信号が得られ、有効画素領域２０ａからは画素信号ＡからＮ１信号を差分したＡ像信号、および画素信号ＢからＮ２信号を差分したＢ像信号が得られる。なお撮像信号はＰＤ２１１ａ、２１１ｂの信号を合成した信号であるので、有効画素領域２０ａの撮像信号は、Ａ像信号とＢ像信号を混合することで生成される。

図１５、図１６は画素信号の読み出し順序を説明するための図であり、第３の駆動モードにおける読み出し順序を示している。以下、第１実施例における図１０、図１１に示された読み出し順序と異なる点を中心に説明する。

図１５は比較例における画素信号の読み出し順序を示している。第３の駆動モードにおいて、ＨＯＢ画素領域２０ｂおよび有効画素領域２０ａのそれぞれの読み出し方法は共通である。第１の駆動モードの読み出し行において、ＨＯＢ画素領域２０ｂから混合信号である撮像信号（Ａ＋Ｂ）の読み出しがなされた後、有効画素領域２０ａから撮像信号の読み出しがなされる。第３の駆動モードの読み出し行において、ＨＯＢ画素領域２０ｂにおいてＡ像信号の読み出しがなされた後、有効画素領域２０ａにおいてＡ像信号の読み出しがなされる。続いて、同一行の有効画素領域２０ａにおいてＢ像信号の読み出しがなされる。ここでは、Ｂ像信号の読み出しに先立って、ＨＯＢ画素領域２０ｂの読み出しは行われない。

上述の比較例において、ＨＯＢ画素領域２０ｂから読み出される信号は、第１の駆動モードでは混合信号である撮像信号であり、第３の駆動モードではＡ像信号である。Ａ像信号、Ｂ像信号および撮像信号においては、ダークレベルに差が生じ得る。このため、ＨＯＢ画素領域２０ｂの出力信号を用いて水平ＯＢクランプを行うと、数行毎にダークレベルが異なることから、クランプエラーが発生し得る。

図１６は、本実施形態における画素信号の読み出し順序を示している。本実施形態の第３の駆動モードの読み出し行においては、有効画素領域２０ａおよびＨＯＢ画素領域２０ｂのそれぞれの読み出し方法が異なっている。第３の駆動モードの読み出し行の有効画素領域２０ａではＡ像信号およびＢ像信号が出力されるが、ＨＯＢ画素領域２０ｂでは他の読み出し行と同様に撮像信号が出力される。このため、ＨＯＢ領域においては、ダークレベルにレベル差は生じない。よって、クランプ回路１０４ｂにおける水平ＯＢクランプを行う際、クランプエラーを抑えることが可能となる。

上述したように、本実施形態においても、撮像信号のみを読み出す行と位相差検出信号を読み出す行との間で、ＨＯＢ領域の画素列からの出力信号のレベル差を無くすことができる。このため、水平ＯＢクランプなどのように、ＨＯＢ領域の画素信号を基準レベルとして行う各種補正を行う際の補正精度を向上することを可能としている。

以上、本発明の好適な実施形態によれば、位相差検出信号の読み出し行（焦点検出行）において、ＨＯＢ画素領域の読み出し方法を有効画素列の読み出し方法と異ならせ、ＨＯＢ画素領域の読み出し方法を撮像信号の読み出し行と同じにしている。これにより、ＨＯＢ画素領域からの出力信号に行間のダークレベルの差が生じなくなり、水平ＯＢクランプなど、ＨＯＢ画素領域の画素信号を基準レベルとして行う各種補正の精度を向上することが可能となる。

（他の実施形態）
上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されるものではない。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、１つの画素に含まれる光電変換部の数は２個に限定されず、４個もしくはそれ以上であっても良い。また、撮像素子はＡ／Ｄ変換器を備えてもよく、デジタル変換された画像データにおいてＨＯＢ画素領域の画像データを基準として有効画素領域の画像データの黒レベルを補正しても良い。

１０３：撮像素子
１０４：アナログ信号処理回路
１０４ｂ：クランプ回路
１０４ｅ：クランプ電圧生成回路
１１１：デジタル信号処理回路
２０ａ：有効画素領域
２２：垂直走査回路
２３、２３ａ：列回路
２４：水平走査回路
２１：画素
２１１ａ、２１１ｂ：フォトダイオード
２１２ａ、２１２ｂ：転送トランジスタ
２１３：フローティングディフュージョン

Claims (11)

1. 複数の光電変換部、前記光電変換部から転送された信号を蓄積する信号蓄積部、前記光電変換部の信号をそれぞれ前記信号蓄積部に転送する複数の転送ゲートを有する画素と、
   行列状に配置され、入射光を受光可能な複数の前記画素からなる有効画素領域と、
   前記有効画素領域の行方向の一辺に隣接して複数列に配置され、遮光された複数の前記画素からなる基準画素領域と、
   前記画素における複数の前記光電変換部の信号を混合して読み出す第１の読み出し、および前記画素における複数の前記光電変換部の信号を独立に読み出す第２の読み出しを実行可能であって、前記有効画素領域においては前記第１の読み出しまたは前記第２の読み出しを行単位で切り替えて実行し、前記基準画素領域においては第１の読み出しを実行する駆動部とを有することを特徴とする撮像装置。
2. 前記駆動部は、第１の読み出し行のうちの前記有効画素領域の前記画素において前記第２の読み出しを実行し、前記第１の読み出し行のうちの前記基準画素領域の前記画素において前記第１の読み出しを実行することを特徴とする請求項１に記載の撮像装置。
3. 前記駆動部は、第２の読み出し行のうちの前記有効画素領域の前記画素において前記第１の読み出しおよび前記第２の読み出しを実行し、前記第２の読み出し行のうちの前記基準画素領域の前記画素において前記第１の読み出しを実行することを特徴とする請求項２に記載の撮像装置。
4. 前記第２の読み出しは、前記画素における前記複数の光電変換部のそれぞれの信号を独立に読み出す動作であることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 前記第２の読み出しは、
   前記画素における前記複数の光電変換部の少なくとも１つから信号を独立に読み出した後、前記画素における前記複数の光電変換部の信号を混合して読み出す動作であることを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
6. 前記駆動部は、
   前記基準画素領域の前記画素における前記複数の転送ゲートを第１の駆動パルスによって駆動し、
   前記有効画素領域の前記画素における前記複数の転送ゲートを、前記第１の駆動パルスを含む複数の駆動パルスによってそれぞれ駆動することを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 前記基準画素領域の前記画素の前記複数の転送ゲートは第１の配線に接続され、
   前記有効画素領域の前記画素の前記複数の転送ゲートは前記第１の配線を含む複数の配線にそれぞれ接続されることを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
8. 請求項１乃至７のいずれか１項に記載の撮像装置と、
   前記基準画素領域の前記画素からの信号に基づき前記有効画素領域の前記画素からの信号の基準レベルを補正する補正部とを有することを特徴とする撮像システム。
9. 前記補正部は、
   前記撮像装置から出力された画像信号が通過するクランプ容量と、
   前記基準画素領域の前記画素からの信号に基づきクランプ電圧を生成する電圧生成回路と、
   前記クランプ容量を通過した画像信号のレベルを前記クランプ電圧に基づき補正するクランプ回路とを有することを特徴とする請求項８に記載の撮像システム。
10. 前記有効画素領域において前記第２の読み出しにより得られた信号を用いて焦点検出を行う信号処理回路をさらに有することを特徴とする請求項９に記載の撮像システム。
11. 複数の光電変換部、前記光電変換部から転送された信号を蓄積する信号蓄積部、前記光電変換部の信号をそれぞれ前記信号蓄積部に転送する複数の転送ゲートを有する画素と、
    行列状に配置され、入射光を受光可能な複数の前記画素からなる有効画素領域と、
    前記有効画素領域の行方向の一辺に隣接して複数列に配置され、遮光された複数の前記画素からなる基準画素領域とを備え、
    前記画素における複数の前記光電変換部の信号を混合して読み出す第１の読み出し、および前記画素における複数の前記光電変換部の信号を独立に読み出す第２の読み出しを実行可能な駆動部とを備える撮像装置の駆動方法であって、
    前記有効画素領域においては前記第１の読み出しまたは前記第２の読み出しを行単位で切り替えて実行し、
    前記基準画素領域においては第１の読み出しを実行することを特徴とする撮像装置の駆動方法。

Images