JP2019102916A - 固体撮像装置、撮像システム、および固体撮像装置の駆動方法 - Google Patents

Abstract

【課題】高速かつ高精度のアナログデジタル変換を実現する。【解決手段】実施形態としての固体撮像装置において、アナログデジタル変換部は、第１の期間において第１の画素信号をデジタル信号に変換し、第１の期間の後の判定期間において第２の画素信号と所定の閾値に設定された参照信号との比較を行い、判定期間の後の第２の期間において前記第２の画素信号を判定期間における比較の結果に応じたゲインで第２の画素信号をデジタル信号に変換する。参照信号生成部は、第１の期間から参照信号が閾値に達するまで、時間に対する参照信号の変化の方向を変えずに参照信号を変化させる。【選択図】 図１

Description

本発明は、固体撮像装置、撮像システム、および固体撮像装置の駆動方法に関する。

近年、ＡＤ（アナログデジタル）変換回路を備えたＣＭＯＳイメージセンサが用いられている。特許文献１に記載の光電変換装置は、アナログ信号と閾値との比較に基づき、ＡＤ変換時におけるゲインを設定している。

特開２０１４−１３１１４７号公報

しかしながら、特許文献１に記載の光電変換装置は、ゲインを設定する際に参照信号を基準レベルから閾値まで変化させているため、閾値を生成するのに時間を要する。また、動作を高速にするために、参照信号の傾きを大きくすると、閾値の精度が不十分になってしまう。

本発明は、上述の課題に鑑みてなされたものであって、高速かつ高精度のアナログデジタル変換を実現することを目的とする。

本発明の一実施形態における固体撮像装置は、光電変換部を備える画素と、時間とともに所定の変化率で変化する参照信号を生成する参照信号生成部と、前記画素から出力された画素信号と前記参照信号との比較に基づき、前記画素信号をデジタル信号に変換するアナログデジタル変換部とを有し、前記アナログデジタル変換部は、第１の期間において第１の画素信号を第１のデジタル信号に変換し、第１の期間の後の判定期間において第２の画素信号と所定の閾値に設定された前記参照信号との前記比較を行い、前記判定期間の後の第２の期間において前記第２の画素信号を前記判定期間における前記比較の結果に応じたゲインで前記第２の画素信号を第２のデジタル信号に変換し、前記参照信号生成部は、前記第１の期間から前記参照信号が前記閾値に達するまで、時間に対する前記参照信号の変化の方向を変えずに前記参照信号を変化させる。

本発明の他の実施形態における固体撮像装置の駆動方法は、光電変換部を備える画素と、時間とともに所定の変化率で変化する参照信号を生成する参照信号生成部と、前記画素から出力された画素信号と前記参照信号との比較に基づき、前記画素信号をデジタル信号に変換するアナログデジタル変換部とを有する固体撮像装置の駆動方法であって、前記光電変換部のリセット時における第１の画素信号を前記画素から読み出し、第１の期間において第１の画素信号を第１のデジタル信号に変換し、前記光電変換部に蓄積された電荷に基づく第２の画素信号を前記画素から読み出し、判定期間において前記第２の画素信号と所定の閾値に設定された前記参照信号との前記比較を行い、第２の期間において前記第２の画素信号を前記判定期間における前記比較の結果に応じたゲインで前記第２の画素信号を第２のデジタル信号に変換し、前記第１の期間から前記参照信号が前記閾値に達するまで、時間に対する前記参照信号の変化の方向を変えずに前記参照信号を変化させる。

本発明によれば、高速かつ高精度のアナログデジタル変換を実現することが可能となる。

第１実施形態における固体撮像装置のブロック図である。 第１実施形態における画素の構成例を示す図である。 第１実施形態における列増幅部の構成例を示す図である。 第１実施形態における列比較部の構成例を示す図である。 第１実施形態における差動増幅器の構成例を示す図である。 第１実施形態における固体撮像装置の駆動方法を示すタイミングチャートである。 第２実施形態における固体撮像装置の駆動方法を示すタイミングチャートである。 第３実施形態における固体撮像装置のブロック図である。 第３実施形態における列比較部の構成例を示す図である。 第３実施形態における固体撮像装置の駆動方法を示すタイミングチャートである。 第４実施形態における固体撮像装置のブロック図である。 第４実施形態における固体撮像装置の駆動方法を示すタイミングチャートである。 第５実施形態における撮像システムのブロック図である。 第６実施形態における撮像システムのブロック図である。

以下、本発明の実施形態を説明する。第１〜第４実施形態における固体撮像装置は、光電変換部を備える画素と、時間とともに所定の変化率で変化する参照信号を生成する参照信号生成部と、画素信号と参照信号との比較の結果に基づき、画素信号をデジタル信号に変換するアナログデジタル変換部とを有する。アナログデジタル変換部は、第１の期間において第１の画素信号を第１のデジタル信号に変換し、第２の期間において第２の画素信号を所定のゲインで第２のデジタル信号に変換する。また、アナログデジタル変換部は、第１の期間と第２の期間との間の判定期間において、第２の画素信号と所定の閾値に設定された参照信号との比較を行う。参照信号生成部は、第１の期間から参照信号が閾値に達するまで、時間に対する参照信号の変化の方向を変えずに参照信号を変化させる。

本実施形態においては、第１の期間から参照信号が閾値に達するまで、変化の方向を変えずに参照信号を閾値まで変化させている。このため、第１の期間後に参照信号を基準レベルから変化させる場合に比べて、閾値を設定するのに要する時間を短縮することができる。また、参照信号の傾きを大きくすることなく高速動作を実現できるため、閾値を高精度に設定することも可能となる。

以下、本発明の実施形態について図面を用いて説明する。本発明は、以下に説明される実施形態に限定されない。例えば、以下のいずれかの実施形態の一部の構成を、他の実施形態に追加し、あるいは他の実施形態の一部の構成と置換してもよい。

［第１実施形態］
図１は本実施形態における固体撮像装置のブロック図である。固体撮像装置は、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサであって、画素アレイ１、増幅部２、比較部３、メモリ部４、垂直走査回路５、参照信号生成部６、カウンタ７、水平走査回路８、タイミング発生回路９、信号処理部１０５を備える。

画素アレイ１は行列状に配列された複数の画素１０を備え、それぞれの画素１０は照射光に基づき信号電荷を生成および蓄積する光電変換部を備える。なお、本明細書において、行方向とは図面における水平方向を示し、列方向とは図面において垂直方向を示すものとする。画素１０上にはマイクロレンズ、カラーフィルタが配置され得る。カラーフィルタは例えば赤、青、緑の原色フィルタであって、ベイヤー配列に従って各画素１０に設けられている。一部の画素１０はＯＢ画素（オプティカル・ブラック画素）として遮光されている。複数の画素１０には、焦点検出用の画素信号を出力する焦点検出画素が配された測距行と、画像を生成するための画素信号を出力する撮像画素が配された複数の撮像行とが設けられ得る。垂直走査回路５はシフトレジスタ、ゲート回路、バッファ回路などから構成され、垂直同期信号、水平同期信号、クロック信号などに基づき制御信号を画素１０に出力し、行毎に画素１０を駆動する。列信号線１０２は画素１０の列毎に設けられ、同一列の画素１０は共通の列信号線１０２に画素信号ＶＬを出力する。

増幅部２は列毎の列増幅部２０を備える。列増幅部２０は演算増幅器を備え、演算増幅器はゲインを変更可能である。列増幅部２０は、列信号線１０２に出力された画素信号ＶＬをアナログ増幅し、信号Ｖａｍｐを出力する。

比較部３は列毎の列比較部３０および判定回路３５を備える。列比較部３０は信号Ｖａｍｐを入力し、信号Ｖａｍｐおよび参照信号Ｖｒを比較し、比較結果を表す比較信号Ｖｃｍｐを出力する。判定回路３５は、後述する判定期間における比較の結果を示す比較信号Ｖｃｍｐに基づき判定信号ＡＴＴを出力する。判定信号ＡＴＴは列増幅部２０にフィードバック入力され、列増幅部２０は判定信号ＡＴＴに基づき増幅率（ゲイン）を変更可能である。参照信号生成部６はカウンタ、デジタル・アナログ変換回路などを備え、時間とともに変化するランプ信号である参照信号Ｖｒを生成する。参照信号生成部６は、容量充放電方式、ＤＡＣ方式、カレントステアリング方式など、様々な方式を用いてランプ信号を生成し得る。参照信号Ｖｒは、時間とともにレベルが増大するアップスロープだけでなく、時間とともにレベルが低下するダウンスロープであってもよい。カウンタ７は参照信号Ｖｒに同期してカウントアップまたはカウントダウンするカウンタ値を生成する。比較部３、参照信号生成部６、カウンタ７は参照信号Ｖｒを比較信号として用いるスロープ型のＡＤ変換部を構成している。

メモリ部４は列毎の列メモリ４０を備え、列メモリ４０はＪメモリ４０１、Ｎメモリ４０２、Ｓメモリ４０３を備える。Ｊメモリ４０１は判定回路３５から出力された判定信号ＡＴＴを格納する。Ｎメモリ４０２、Ｓメモリ４０３はカウンタ７からのカウント値および列比較部３０からの比較信号Ｖｃｍｐを入力する。Ｎメモリ４０２は、画素１０のリセット時におけるカウント値を比較信号Ｖｃｍｐの遷移のタイミングにおいて格納する。また、Ｓメモリ４０３は画素１０の光電変換時におけるカウント値を比較信号Ｖｃｍｐの遷移のタイミングにおいて格納する。

水平走査回路８はデコーダ、シフトレジスタを備え、メモリ部４に保持されたカウント値をデジタル信号として順に読み出し、信号処理部１０５に出力する。信号処理部１０５はデジタル・シグナル・プロセッサを備え、デジタルゲイン、デジタル相関二重サンプリング、デジタルオフセット、リニアリティ補正などのデジタル信号処理を行う。また、信号処理部１０５はＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）方式のシリアル出力回路を備え、信号処理されたデジタル信号を高速、低消費電力にて固体撮像装置の外部へと出力する。

タイミング発生回路９は、クロック、同期信号などに基づき様々な制御信号、駆動信号を生成し、比較部３、メモリ部４、垂直走査回路５、参照信号生成部６、カウンタ７、水平走査回路８を制御する。

図２は本実施形態における画素１０の構成例を示す図である。画素１０は、光電変換部１１、転送トランジスタ１２、浮遊拡散領域ＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）、リセットトランジスタ１３、増幅トランジスタ１４、選択トランジスタ１５を含む。以下の説明は、画素１０を構成するトランジスタがＮチャネルＭＯＳトランジスタである例を示している。光電変換部１１は例えばフォトダイオードから構成されており、入射光による光電変換および電荷の蓄積を行なう。なお、光電変換部１１はフォトダイオードに限定されず、光電効果を生じさせる材料であれば良い。画素１０あたりの光電変換部１１の数も限定されず、２個、４個またはそれ以上の光電変換部１１が１つのマイクロレンズを共有するように設けられても良い。さらに、埋め込み型のフォトダイオードを構成することで、暗電流ノイズを低減できる。光電変換部１１にはマイクロレンズが設けられており、マイクロレンズにより集光された光が光電変換部１１に入射する。

転送トランジスタ１２は光電変換部１１に対応して設けられ、ゲートには垂直走査回路５から制御信号ＰＴＸが印加される。制御信号ＰＴＸがハイレベルとなると、転送トランジスタ１２がオン状態（導通状態）となり、光電変換部１１に蓄積された信号電荷が増幅トランジスタ１４のゲートに形成された浮遊拡散領域ＦＤに転送される。また、制御信号ＰＴＸがローレベルとなると、転送トランジスタ１２はオフ状態（非導通状態）となる。転送トランジスタ１２をオンまたはオフすることにより、光電変換部１１の信号電荷を浮遊拡散領域ＦＤに転送することができる。浮遊拡散領域ＦＤは信号電荷を電圧に変換し、増幅トランジスタ１４はゲート電圧に応じた信号電圧をソースから選択トランジスタ１５を介して列信号線１０２へ出力する。増幅トランジスタ１４のドレインは電源電圧ＶＤＤに接続されている。

リセットトランジスタ１３のソースは浮遊拡散領域ＦＤに接続され、ドレインは電源電圧ＶＤＤに接続され、ゲートには垂直走査回路５から制御信号ＰＲＥＳが印加される。制御信号ＰＲＥＳがハイレベルとなると、リセットトランジスタ１３はオン状態となり、浮遊拡散領域ＦＤに電源電圧ＶＤＤが供給される。選択トランジスタ１５は増幅トランジスタ１４と列信号線１０２との間に設けられており、選択トランジスタ１５のゲートには垂直走査回路５から制御信号ＰＳＥＬが印加される。制御信号ＰＳＥＬがハイレベルとなると、増幅トランジスタ１４と列信号線１０２とが電気的に導通する。列信号線１０２には電流源１０３が電気的に接続されており、電流源１０３は列信号線１０２を介して増幅トランジスタ１４のソースに一定のバイアス電流を供給する。

図３は本実施形態における列増幅部２０の構成例を示す図である。列増幅部２０は、演算増幅器２０１、入力容量２０２、帰還容量２０３、２０４、スイッチ２０５、２０６、ＯＲ回路２０７を含み、スイッチトキャパシタ型増幅回路を構成している。演算増幅器２０１は差動増幅回路などから構成され、反転入力端子には入力容量２０２を介して画素信号ＶＬが入力される。未図示の非反転入力端子には所定のバイアス電圧が印加され、出力端子からは信号Ｖａｍｐが出力される。演算増幅器２０１の出力端子と反転入力端子との間には帰還容量２０３、２０４が並列に接続されている。帰還容量２０４はゲイン切り替えのためのスイッチ２０６を介して反転入力端子に接続されている。帰還容量２０３の容量値を１Ｃとすると、帰還容量２０４の容量値は３Ｃ、入力容量２０２の容量値は４Ｃで表される。スイッチ２０６はＭＯＳトランジスタから構成され、スイッチ２０６のゲートにはＯＲ回路２０７の出力端子と接続されている。ＯＲ回路２０７には、判定回路３５から判定信号ＡＴＴ、タイミング発生回路９から制御信号ＰＦＢ２が入力される。

判定信号ＡＴＴまたは制御信号ＰＦＢ２の少なくとも一方がハイレベルとなると、スイッチ２０６がオンとなり、帰還容量２０４が演算増幅器２０１の反転入力端子に電気的に接続される。帰還容量値の合計は４Ｃとなるため、列増幅部２０の増幅率は４Ｃ／４Ｃ＝１となる。スイッチ２０６がオフとなると、帰還容量値は帰還容量２０３の１Ｃとなるため、列増幅部２０の増幅率は４Ｃ／１Ｃ＝４となる。スイッチ２０５はＭＯＳトランジスタから構成され、スイッチ２０５のゲートにはタイミング発生回路９から制御信号ＰＡＭＰＲが入力される。スイッチ２０５がオンとなることで、演算増幅器２０１の反転入力端子、出力端子は導通する。これにより、帰還容量２０３、２０４がリセットされるとともに、画素信号ＶＬは入力容量２０２においてクランプされる。

図４は本実施形態における列比較部３０の構成例を示す図である。列比較部３０は、差動増幅器３０１、入力容量３０２、３０３、リセットスイッチ３０４、３０５、ＮＡＮＤ回路３０６を備える。差動増幅器３０１の非反転入力端子ＩＮＰには入力容量３０２を介して信号Ｖａｍｐが入力され、反転入力端子ＩＮＮには入力容量３０３を介して参照信号Ｖｒが入力される。非反転入力端子ＩＮＰと非反転出力端子ＦＢＰとの間にはＭＯＳトランジスタから構成されるスイッチ３０４が接続され、反転入力端子ＩＮＮと反転出力端子ＦＢＮとの間にはＭＯＳトランジスタから構成されるスイッチ３０５が接続されている。スイッチ３０４、３０５のそれぞれのゲートにはタイミング発生回路９からの制御信号ＰＣＭＰＲが入力される。制御信号ＰＣＭＰＲがハイレベルとなると、スイッチ３０４、３０５がオンとなり、非反転入力端子ＩＮＰは非反転出力端子ＦＢＰと導通し、反転入力端子ＩＮＮは反転出力端子ＦＢＮと導通する。これにより、差動増幅器３０１のオフセットが入力容量３０２、３０３にフィードバックされ、オートゼロ動作が行われる。差動増幅器３０１は信号Ｖａｍｐと参照信号Ｖｒとを比較し、ハイレベルまたはローレベルの信号を出力する。ＮＡＮＤ回路３０６は差動増幅器３０１からの信号とタイミング発生回路９からの制御信号ＰＣＭＰＥＮを入力し、比較信号Ｖｃｍｐを出力する。

図５は差動増幅器３０１の構成例を示す図である。差動増幅器３０１は、差動段とソース接地段からなる２段型演算増幅器とを備える。差動段はＰチャネルＭＯＳのトランジスタ３１１、３１２、ＮチャネルＭＯＳトランジスタ３１３、３１４、定電流源３１５を備え、ソース接地段はＮチャネルＭＯＳのトランジスタ３１６、定電流源３１７を備える。差動段において、トランジスタ３１１、３１２は差動対をなし、トランジスタ３１１のゲートは反転入力端子ＩＮＮを構成し、ソースは反転出力端子ＦＢＮを構成している。トランジスタ３１２のゲートは非反転入力端子ＩＮＰを構成し、ソースは非反転出力端子ＦＢＰを構成している。トランジスタ３１３、３１４はカレントミラー回路を構成し、トランジスタ３１３はトランジスタ３１１に接続され、トランジスタ３１４はトランジスタ３１２に接続されている。定電流源３１５はトランジスタ３１１、３１２と電源電圧ＶＤＤとの間に接続されている。ソース接地段において、トランジスタ３１６のゲートは非反転出力端子ＦＢＰに接続されている。また、トランジスタ３１６のドレインは接地され、ソースは定電流源３１７を介して電源電圧ＶＤＤに接続されている。

続いて、本実施形態における固体撮像装置の動作を説明する。図６は本実施形態における固体撮像装置の駆動方法を示すタイミングチャートである。各制御信号がハイレベルである場合にトランジスタがオンになり、各制御信号がローレベルである場合にトランジスタがオフになる。

時刻ｔ０において、制御信号ＰＲＥＳ、ＰＡＭＰＲ、ＰＦＢ２、ＰＣＭＰＲがローレベルからハイレベルに遷移する。画素１０において、制御信号ＰＲＥＳがハイレベルとなることで、リセットトランジスタ１３がオンとなり、浮遊拡散領域ＦＤが電源電圧ＶＤＤにリセットされる。このとき、選択トランジスタ１５はオンであり、増幅トランジスタ１４のソースは選択トランジスタ１５を介して列信号線１０２に電気的に接続されている。制御信号ＰＲＥＳがハイレベルからローレベルに遷移し、リセット時の画素信号ＶＬが出力される。リセットトランジスタ１３がオフになった後、浮遊拡散領域ＦＤの電圧にはリセットノイズが含まれる。したがって、画素信号ＶＬは、このリセットノイズを含んでいる。列増幅部２０において、制御信号ＰＡＭＰＲがハイレベルとなり、スイッチ２０５がオンとなり、帰還容量２０３、２０４がリセットされるとともに、画素信号ＶＬは入力容量２０２においてクランプされる。この後、制御信号ＰＦＢ２はハイレベルからローベルとなり、列増幅部２０の増幅率は４Ｃ／１Ｃ＝４となる。続いて、制御信号ＰＡＭＰＲがハイレベルからローベルとなり、列増幅部２０におけるリセット動作が終了する。列比較部３０においては、制御信号ＰＣＭＰＲがハイレベルとなり、スイッチ３０４、３０５がオンとなる。これにより、差動増幅器３０１のオフセットが入力容量３０２、３０３にフィードバックされ、オートゼロ動作が行われる。この時、参照信号生成部６は参照信号Ｖｒを基準レベルに対してオフセットＶｒ＿ｏｆｓだけ増加させている。また、制御信号ＰＣＭＰＥＮはローレベルであり、列比較部３０のＮＡＮＤ回路３０６からの比較信号Ｖｃｍｐはハイレベルを維持している。

時刻ｔ１において、制御信号ＰＣＭＰＲがハイレベルからローレベルになり、列比較部３０におけるオートゼロ動作が終了する。この後、参照信号生成部６は参照信号Ｖｒを基準レベルに戻す。これにより、差動増幅器３０１の反転入力端子ＩＮＮの電位はオフセットＶｒ＿ｏｆｓだけ低下し、リセット時における信号Ｖａｍｐよりも低くなる。

時刻ｔ２〜ｔ４の期間は、画素１０のリセット時における信号（第１の画素信号）ＶａｍｐのＮ＿ＡＤ変換期間（第１の期間）である。Ｎ＿ＡＤ変換期間において、制御信号ＰＣＭＰＥＮがローレベルからハイレベルとなり、列比較部３０のＮＡＮＤ回路３０６から比較信号Ｖｃｍｐが出力可能になる。また、Ｎ＿ＡＤ変換期間において、カウンタ７からのカウンタ値が列メモリ４０に供給され、参照信号Ｖｒが列比較部３０に入力される。

時刻ｔ２において、参照信号生成部６は参照信号Ｖｒを時間に対して一定の変化率で基準レベルから増加させる。本実施形態においては、参照信号Ｖｒの変化率は、時間に対して一定の傾きαである。参照信号Ｖｒが増加し始めると同時に、カウンタ７はカウント動作を開始させる。参照信号Ｖｒが信号Ｖａｍｐよりも小さい場合、列比較部３０はローレベルの比較信号Ｖｃｍｐを出力する。

時刻ｔ３において、参照信号Ｖｒと信号Ｖａｍｐとの大小関係が反転すると、列比較部３０は比較信号Ｖｃｍｐをローレベルからハイレベルにする。列メモリ４０は、比較信号Ｖｃｍｐがローレベルからハイレベルに遷移した時点においてカウンタ値をラッチし、第１のデジタル信号としてＮメモリ４０２に格納する。

時刻ｔ４において、制御信号ＰＣＭＰＥＮがハイレベルからローレベルに遷移し、Ｎ＿ＡＤ変換期間が終了する。時刻ｔ４から時刻ｔ５の期間、参照信号生成部６は参照信号Ｖｒを時間に対して一定の傾き（変化率）αで変化させ続ける。

時刻ｔ５において、参照信号生成部６は参照信号Ｖｒの増加を停止し、参照信号ＶｒをオフセットＶｒ＿ｏｆｓに対して電位Ｖｊだけ高い判定レベル（閾値）Ｖｊとする。

時刻ｔ６において、制御信号ＰＴＸはローレベルからハイレベルになり、画素１０の転送トランジスタ１２がオンとなる。光電変換部１１に蓄積された電荷が浮遊拡散領域ＦＤに転送され、電荷に応じて浮遊拡散領域ＦＤの電位が低くなる。増幅トランジスタ１４は浮遊拡散領域ＦＤの電位に応じた画素信号ＶＬを転送トランジスタ１２を介して列信号線１０２に出力する。この後、制御信号ＰＴＸがハイレベルからローレベルに遷移し、転送トランジスタ１２がオフになる。

時刻ｔ７〜ｔ８は、光電変換時の信号（第２の画素信号）Ｖａｍｐと判定レベルＶｊとを比較する判定期間である。判定期間において、制御信号ＰＣＭＰＥＮがハイレベルとなり、列比較部３０は比較信号Ｖｃｍｐを出力可能となる。列比較部３０は光電変換時における信号（第２の画素信号）Ｖａｍｐと判定レベルＶｊとを比較し、比較信号Ｖｃｍｐを出力する。ここで、画素信号ＶＬの電位の変化をΔＶ１とすると、列増幅部２０から出力される信号Ｖａｍｐは（ΔＶ１×４）となる。信号Ｖａｍｐが判定レベルＶｊよりも大きい場合、すなわち、（ΔＶ１×４＞Ｖｊ）の関係式が成り立つ場合、列比較部３０はローレベルの比較信号Ｖｃｍｐを出力する。一方、画素信号ＶＬの電位変化をΔＶ２とすると、列増幅部２０から出力される信号Ｖａｍｐは（ΔＶ２×４）となる。信号Ｖａｍｐが判定レベルＶｊよりも小さい場合、すなわち、（ΔＶ２×４＜Ｖｊ）の関係式が成り立つ場合、列比較部３０はハイレベルの比較信号Ｖｃｍｐを出力する。

時刻ｔ８〜ｔ９において、判定回路３５は比較信号Ｖｃｍｐに基づき判定信号ＡＴＴのレベルを決定する。比較信号Ｖｃｍｐがローレベルである場合、すなわち、信号Ｖａｍｐが判定レベルＶｊよりも大きい場合には、判定回路３５は判定信号ＡＴＴをハイレベルとする。一方、比較信号Ｖｃｍｐがハイレベルである場合、すなわち、信号Ｖａｍｐが判定レベルＶｊよりも小さい場合には、判定回路３５は判定信号ＡＴＴをローレベルのままとする。判定回路３５は判定信号ＡＴＴを列増幅部２０にフィードバックし、列増幅部２０は判定信号ＡＴＴに基づき、ゲインを設定する。判定信号ＡＴＴがハイレベルである場合には、スイッチ２０６がオンとなり、帰還容量値は４Ｃとなることから、列増幅部２０のゲインは４倍から１倍となる。判定信号ＡＴＴがローレベルである場合には、スイッチ２０６がオフとなり、帰還容量値は１Ｃとなることから、列増幅部２０のゲインは４倍に維持される。また、判定信号ＡＴＴは列メモリ４０のＪメモリ４０１に格納される。時刻ｔ８から所定時間経過後、参照信号生成部６は参照信号Ｖｒを判定レベルＶｊから基準レベルに戻す。

時刻ｔ９〜ｔ１１の期間は、光電変換時における信号（第２の画素信号）ＶａｍｐのＳ＿ＡＤ変換期間（第２の期間）である。Ｓ＿ＡＤ変換期間において、制御信号ＰＣＭＰＥＮがローレベルからハイレベルとなり、列比較部３０のＮＡＮＤ回路３０６から比較信号Ｖｃｍｐが出力可能になる。また、Ｓ＿ＡＤ変換期間において、カウンタ７からのカウンタ値が列メモリ４０に供給され、参照信号Ｖｒが列比較部３０に入力される。

時刻ｔ９において、参照信号生成部６は参照信号Ｖｒを時間に対して一定の変化率、すなわち時間に対して一定の傾きαで変化させ始める。参照信号Ｖｒが増加し始めると同時に、カウンタ７はカウント動作を開始する。参照信号Ｖｒが信号Ｖａｍｐよりも小さい場合、列比較部３０はローレベルの比較信号Ｖｃｍｐを出力する。ここで、画素信号ＶＬは振幅に応じて最適なゲインで列増幅部２０によって増幅されている。すなわち、信号Ｖａｍｐは（ΔＶ１×１）または（ΔＶ２×４）となっている。列比較部３０は、信号Ｖａｍｐと参照信号Ｖｒの大小関係に基づいて、比較信号Ｖｃｍｐを出力する。

時刻ｔ１０において、信号Ｖａｍｐと参照信号Ｖｒとの大小関係が逆転すると、列比較部３０は比較信号Ｖｃｍｐをローレベルからハイレベルに遷移させる。列メモリ４０は、比較信号Ｖｃｍｐがローレベルからハイレベルに遷移した時点においてカウンタ値をラッチし、第２のデジタル信号としてＳメモリ４０３に格納する。

時刻ｔ１１以後において、水平走査回路８は各列のＪメモリ４０１、Ｎメモリ４０２、Ｓメモリ４０３に格納されたデータを走査し、信号処理部１０５に転送する。信号処理部１０５は、Ｊメモリ４０１から転送されたデータに基づいて、同列のＳメモリ４０３から転送された第２のデジタル信号に対してデジタルゲイン処理、相関二重サンプリング処理を行うことも可能である。

以上、説明したように本実施形態において、参照信号生成部６は、リセット時のＮ＿ＡＤ変換期間から参照信号Ｖｒが判定レベルＶｊに達するまで、参照信号Ｖｒを増加させる方向にのみ変化させている。すなわち、参照信号ＶｒはＮ＿ＡＤ変換期間終了時のレベルから低下することなく、変化の方向を変えずに判定レベルＶｊまで増加している。このため、時間ロスを生じさせることなく、参照信号Ｖｒを判定レベルＶｊに設定することができ、これにより、高速なＡＤ変換を実現することが可能となる。また、固体撮像装置においてフレームレートを向上させることも可能となる。

また、本実施形態においては、Ｎ＿ＡＤ変換期間終了後における参照信号Ｖｒの時間に対する変化率（傾きα）は、Ｎ＿ＡＤ変換期間における参照信号Ｖｒの変化率に等しい。ここで、タイミング発生回路９における駆動周波数をｆｍｃｌｋとすると、参照信号Ｖｒの精度は（α／ｆｍｃｌｋ）となる。従って、Ｎ＿ＡＤ変換期間における参照信号Ｖｒの精度（α／ｆｍｃｌｋ）と同じ精度で、判定レベルＶｊを生成することが可能となる。

さらに、参照信号生成部６は、判定レベルＶｊを生成するために、参照信号Ｖｒを基準レベルから開始する必要がないため、基準レベルにリセットする際に生じ得る貫通電流、回路間のクロストークを低減することが可能である。

［第２実施形態］
続いて、第２実施形態における固体撮像装置について、第１実施形態と異なる構成を中心に説明する。図７は本実施形態における固体撮像装置の駆動方法を示すタイミングチャートである。

時刻ｔ０〜ｔ１において、画素１０、列増幅部２０、列比較部３０におけるリセットがなされ、時刻ｔ２〜ｔ４のＮ＿ＡＤ変換期間において、参照信号Ｖｒが基準レベルから傾きαで増加し、Ｎ＿ＡＤ変換が行なわれる。時刻ｔ４〜ｔ４ａにおいて、参照信号生成部６は傾きαで参照信号Ｖｒを増加させる。時刻ｔ４ａにおいて、参照信号生成部６は参照信号Ｖｒの傾きを、傾きαよりも大きな傾きβに変更する。時刻ｔ５’において、参照信号生成部６は参照信号Ｖｒの増加を停止し、参照信号ＶｒをオフセットＶｒ＿ｏｆｓに対して電位Ｖｊだけ高い判定レベルＶｊとする。時刻ｔ６においては、第１実施形態と同様に、信号Ｖａｍｐのレベル判定、光電変換時の信号ＶａｍｐのＳ＿ＡＤ変換が行なわれる。また、時刻ｔ９〜ｔ１１のＳ＿ＡＤ変換期間において、光電変換における信号Ｖａｍｐと参照信号Ｖｒとの比較の結果に基づき、信号Ｖａｍｐが判定信号ＡＴＴに基づくゲインにてデジタル信号に変換される。

本実施形態においては、参照信号生成部６は、Ｎ＿ＡＤ変換期間における傾きαで参照信号Ｖｒを増加させ、さらに傾きαよりも急峻な傾きβで参照信号Ｖｒを判定レベルＶｊまで増加させている。このため、参照信号Ｖｒをさらに高速に判定レベルＶｊに到達させることが可能となる。

また、傾きαにおける精度（α／ｆｍｃｌｋ）と傾きβにおける精度（β／ｆｍｃｌｋ）とを組み合わせて判定レベルＶｊの精度を調整することが可能である。なお、本実施形態においては、傾きαよりも大きな傾きβを用いることにより、第１実施形態よりも高速な動作を実現しているが、傾きβを傾きαよりも小さくすることで、判定レベルＶｊの精度を高めても良い。

［第３実施形態］
続いて、第３実施形態における固体撮像装置について、第１実施形態と異なる構成を中心に説明する。図８は本実施形態における固体撮像装置のブロック図である。本実施形態において、参照信号生成部６１は、２つのランプ信号生成回路を備え、変化率の異なる参照信号Ｖｒ１、Ｖｒ２を生成可能である。例えば、参照信号Ｖｒ１は傾きαを有し、参照信号Ｖｒ２は傾きαよりも急峻な傾きβを有し得る。列比較部３１には参照信号生成部６１から参照信号Ｖｒ１、Ｖｒ２が入力される。本実施形態においては、判定回路３５からの判定信号ＡＴＴは列比較部３１にフィードバック入力される。列増幅部２１においては、判定信号ＡＴＴはハイレベルに固定され、増幅率は１倍に設定される（図３参照）。

図９は本実施形態における列比較部３１の構成例を示す図である。本実施形態における列比較部３１はさらにセレクタ３０７を備える。セレクタ３０７には参照信号Ｖｒ１、Ｖｒ２、判定信号ＡＴＴが入力されている。判定信号ＡＴＴがローレベルである場合にはセレクタ３０７は参照信号Ｖｒ１を出力し、判定信号ＡＴＴがハイレベルである場合にはセレクタ３０７は参照信号Ｖｒ２を出力する。列比較部３１は、信号Ｖａｍｐのレベルに応じて参照信号Ｖｒ１、Ｖｒ２のいずれかを参照信号Ｖｒとして用い、信号Ｖａｍｐと参照信号Ｖｒとの比較を行う。

図１０は本実施形態における固体撮像装置の駆動方法を示すタイミングチャートである。第１実施形態と同様に、時刻ｔ０〜ｔ１において、画素１０、列増幅部２１、列比較部３１におけるリセットがなされる。時刻ｔ２〜ｔ４のＮ＿ＡＤ変換期間において、参照信号生成部６１は参照信号Ｖｒを基準レベルから増加させる。このとき、判定信号ＡＴＴはローレベルであるため、列比較部３１において参照信号Ｖｒ１がセレクタ３０７によって選択されている。時刻ｔ３において、参照信号Ｖｒと信号Ｖａｍｐとの大小関係が反転すると、列メモリ４０はカウンタ値を第１のデジタル信号としてＮメモリ４０２に格納する。時刻ｔ４において、制御信号ＰＣＭＰＥＮがハイレベルからローレベルに遷移し、Ｎ＿ＡＤ変換期間が終了する。

時刻ｔ４〜ｔ５において、参照信号生成部６１は傾きαで参照信号Ｖｒを増加させる。時刻ｔ５において、参照信号生成部６１は参照信号Ｖｒの増加を停止し、参照信号ＶｒをオフセットＶｒ＿ｏｆｓに対して電位Ｖｊだけ高い判定レベルＶｊとする。

時刻ｔ６において、制御信号ＰＴＸはローレベルからハイレベルに遷移し、画素１０の転送トランジスタ１２がオンとなる。光電変換部１１に蓄積された電荷が浮遊拡散領域ＦＤに転送され、浮遊拡散領域ＦＤの電位に応じた画素信号ＶＬが列信号線１０２に出力される。この後、制御信号ＰＴＸがハイレベルからローレベルに遷移し、転送トランジスタ１２がオフになる。列増幅部２１は列信号線１０２から画素信号ＶＬを読み出し、増幅率１倍にて信号Ｖａｍｐを出力する。

時刻ｔ７〜ｔ８の判定期間において、列比較部３１は光電変換時における信号Ｖａｍｐのレベルの判定を行う。すなわち、列比較部３１は信号Ｖａｍｐと判定レベルＶｊとを比較し、比較信号Ｖｃｍｐを出力する。ここで、画素信号ＶＬの電位の変化をΔＶ３とすると、列増幅部２１から出力される信号Ｖａｍｐは（ΔＶ３×１）となる。信号Ｖａｍｐが判定レベルＶｊよりも大きい場合、すなわち、（ΔＶ３＞Ｖｊ）の関係式が成り立つ場合、列比較部３１はローレベルの比較信号Ｖｃｍｐを出力する。一方、画素信号ＶＬの電位変化をΔＶ４とすると、列増幅部２１から出力される信号Ｖａｍｐは（ΔＶ４×１）となる。信号Ｖａｍｐが判定レベルＶｊよりも小さい場合、すなわち、（ΔＶ４＜Ｖｊ）の関係式が成り立つ場合、列比較部３１はハイレベルの比較信号Ｖｃｍｐを出力する。

時刻ｔ８〜ｔ９において、判定回路３５は比較信号Ｖｃｍｐに基づき判定信号ＡＴＴのレベルを決定する。比較信号Ｖｃｍｐがローレベルである場合、すなわち、信号Ｖａｍｐが判定レベルＶｊよりも大きい場合には、判定回路３５は判定信号ＡＴＴをハイレベルとする。一方、比較信号Ｖｃｍｐがハイレベルである場合、すなわち、信号Ｖａｍｐが判定レベルＶｊよりも小さい場合には、判定回路３５は判定信号ＡＴＴをローレベルのままとする。判定回路３５は判定信号ＡＴＴを列比較部３１にフィードバックし、列比較部３１は判定信号ＡＴＴに基づき、参照信号Ｖｒ１、Ｖｒ２のいずれかを選択する。判定信号ＡＴＴがローレベルである場合には、セレクタ３０７は参照信号Ｖｒ２を選択し、判定信号ＡＴＴがハイレベルである場合には、セレクタ３０７は参照信号Ｖｒ１を選択する。また、判定信号ＡＴＴは列メモリ４０のＪメモリ４０１に格納される。

時刻ｔ９〜ｔ１１のＳ＿ＡＤ変換期間において、列比較部３１、カウンタ７は光電変換時における信号ＶａｍｐのＳ＿ＡＤ変換を行う。参照信号生成部６１は参照信号Ｖｒ１、Ｖｒ２を基準レベルから増加させる。信号Ｖａｍｐが判定レベルＶｊよりも小さい場合には、列比較部３１は傾きαの参照信号Ｖｒ１と信号Ｖａｍｐとの比較を行う。信号Ｖａｍｐが判定レベルＶｊよりも大きい場合には、列比較部３１は傾きβの参照信号Ｖｒ２と信号Ｖａｍｐとの比較を行う。傾きβを傾きαより大きくすることでランプゲインを下げることが可能となる。時刻ｔ１０において、信号Ｖａｍｐと参照信号Ｖｒ１、Ｖｒ２との大小関係が逆転すると、列比較部３１は比較信号Ｖｃｍｐをローレベルからハイレベルに遷移させる。列メモリ４０は、比較信号Ｖｃｍｐがローレベルからハイレベルに遷移した時点においてカウンタ値をラッチし、第２のデジタル信号としてＳメモリ４０３に格納する。

時刻ｔ１１以後において、水平走査回路８は各列のＪメモリ４０１、Ｎメモリ４０２、Ｓメモリ４０３に格納されたデータを走査し、信号処理部１０５に転送する。信号処理部１０５は、Ｊメモリ４０１から転送されたデータに基づいて、同列のＳメモリ４０３から転送された第２のデジタル信号に対してデジタルゲイン処理、相関二重サンプリング処理を行うことも可能である。

本実施形態においても、参照信号生成部６は、Ｎ＿ＡＤ変換期間から参照信号Ｖｒを増加する方向にのみ変化させることにより、参照信号Ｖｒを判定レベルＶｊに設定している。このため、時間ロスを生じさせることなく、参照信号Ｖｒを判定レベルＶｊに到達させることができ、高速なＡＤ変換を実現することが可能となる。

また、本実施形態においては、列増幅部２１における増幅率を一定にしたまま、異なる傾きの参照信号Ｖｒ１、Ｖｒ２を用いることでランプゲインを変更している。列増幅部２１からの信号Ｖａｍｐを列比較部３１に入力せずに、画素信号ＶＬを列比較部３１に入力してもよい。

［第４実施形態］
続いて、第４実施形態における固体撮像装置について、第３実施形態と異なる構成を中心に説明する。図１１は本実施形態における固体撮像装置のブロック図である。本実施形態において、列メモリ４１は、２つのＮメモリ４２１、４２２を備える。Ｎメモリ４２１は第１のＮ１＿ＡＤ変換におけるカウント値を格納し、Ｎメモリ４２２は第２のＮ２＿ＡＤ変換におけるカウント値を格納する。

図１２は本実施形態における固体撮像装置の駆動方法を示すタイミングチャートである。第３実施形態と同様に、時刻ｔ２０〜ｔ２１において、画素１０、列増幅部２１、列比較部３１におけるリセットがなされる。時刻ｔ２２において、制御信号ＰＣＭＰＥＮがローレベルからハイレベルになり、Ｎ１＿ＡＤ変換期間が開始する。時刻ｔ２２〜ｔ２４のＮ１＿ＡＤ変換期間（第３の期間）において、参照信号生成部６１は参照信号Ｖｒを基準レベルから増加させる。このとき、タイミング発生回路９は判定信号ＡＴＴをハイレベルまたはローレベルのうちの任意のレベルに設定する。ここでは、第３実施形態とは異なり、判定信号ＡＴＴがハイレベルのときに参照信号Ｖｒ２が選択されるものとする。参照信号Ｖｒ２は基準レベルから一定の傾きβで増加するランプ信号である。時刻ｔ２３において、信号Ｖａｍｐと参照信号Ｖｒ２との大小関係が反転すると、列メモリ４１はカウント値を第３のデジタル信号としてＮメモリ４２１に格納する。時刻ｔ２４において、制御信号ＰＣＭＰＥＮがハイレベルからローレベルに遷移し、Ｎ１＿ＡＤ変換期間が終了する。

時刻ｔ２５において、タイミング発生回路９は判定信号ＡＴＴを反転させる。ここでは、判定信号ＡＴＴがハイレベルからローレベルに遷移し、列比較部３１においてセレクタ３０７は参照信号Ｖｒ１を選択する。時刻ｔ２６〜ｔ２８のＮ２＿ＡＤ変換期間（第１の期間）において、制御信号ＰＣＭＰＥＮがハイレベルになる。参照信号Ｖｒ１は基準レベルから一定の傾きαで増加するランプ信号であって、傾きαは参照信号Ｖｒ２の傾きβよりも小さい。時刻ｔ２７において、信号Ｖａｍｐと参照信号Ｖｒ１との大小関係が反転すると、列メモリ４１はカウント値を第１のデジタル信号としてＮメモリ４２２に格納する。時刻ｔ２８において、制御信号ＰＣＭＰＥＮがハイレベルからローレベルに遷移し、Ｎ２＿ＡＤ変換期間が終了する。

時刻ｔ２８以後の処理は第３実施形態と略同様である。時刻ｔ２８〜ｔ３０において、参照信号生成部６１は引き続き参照信号Ｖｒを一定の傾きαで増加方向に変化させる。時刻ｔ２９において、光電変換時における画素信号ＶＬが列信号線１０２に出力され、列増幅部２１は列信号線１０２から画素信号ＶＬを読み出し、１倍の増幅率にて信号Ｖａｍｐを出力する。時刻ｔ３０において、参照信号生成部６１は参照信号Ｖｒの増加を停止し、参照信号ＶｒをオフセットＶｒ＿ｏｆｓに対して電位Ｖｊだけ高い判定レベルＶｊとする。

時刻ｔ３０〜ｔ３１において、判定回路３５は比較信号Ｖｃｍｐに基づき判定信号ＡＴＴのレベルを決定する。判定回路３５は判定信号ＡＴＴを列比較部３１にフィードバックし、列比較部３１は判定信号ＡＴＴに基づき、参照信号Ｖｒ１、Ｖｒ２のいずれかを選択する。判定信号ＡＴＴがローレベルである場合には、セレクタ３０７は参照信号Ｖｒ１を選択し、判定信号ＡＴＴがハイレベルである場合には、セレクタ３０７は参照信号Ｖｒ２を選択する。また、判定信号ＡＴＴは列メモリ４０のＪメモリ４０１に格納される。

時刻ｔ３２〜ｔ３４のＳ＿ＡＤ変換期間（第２の期間）において、列比較部３１、カウンタ７は光電変換時における信号ＶａｍｐのＳ＿ＡＤ変換を行う。列比較部３１は、判定信号ＡＴＴに基づき選択された参照信号Ｖｒ１、Ｖｒ２のいずれかを用いて、信号Ｖａｍｐとの比較を行う。すなわち、判定信号ＡＴＴがローレベルである場合には、列比較部３１は傾きαを有する参照信号Ｖｒ１を選択する。判定信号ＡＴＴがハイレベルである場合には、列比較部３１は傾きβを有する参照信号Ｖｒ２を選択する。

時刻ｔ３４以後において、水平走査回路８は各列のＪメモリ４０１、Ｎメモリ４２１、４２２、Ｓメモリ４０３に格納されたデータを走査し、信号処理部１０５に転送する。信号処理部１０５は、Ｊメモリ４０１から転送されたデータに基づいて、同列のＳメモリ４０３から転送された第２のデジタル信号に対してデジタルゲイン処理、相関二重サンプリング処理を行う。信号処理部１０５は、Ｊメモリ４０１から転送されたデータに基づいて、同列のＮメモリ４２１、４２２のいずれかのデジタル信号を選択し、同列のＳメモリ４０３から転送されたデジタル信号とデジタル相関二重サンプリングを行うことができる。すなわち、Ｓ＿ＡＤ変換が参照信号Ｖｒ１を用いて行われた場合には、信号処理部１０５は参照信号Ｖｒ１を用いてＮ＿ＡＤ変換された第３のデジタル信号を用いて相関二重サンプリングを行う。また、Ｓ＿ＡＤ変換が参照信号Ｖｒ２を用いて行われた場合には、信号処理部１０５は参照信号Ｖｒ２を用いてＮ＿ＡＤ変換された第３のデジタル信号を用いて相関二重サンプリングを行う。このように、ランプゲインが等しい２つのデジタル信号を用いることで、相関二重サンプリングの精度を高めることが可能となる。

本実施形態においても、参照信号生成部６は、Ｎ＿ＡＤ変換期間から参照信号Ｖｒを増加する方向にのみ変化させることにより、参照信号Ｖｒを判定レベルＶｊに設定している。このため、時間ロスを生じさせることなく、参照信号Ｖｒを判定レベルＶｊに到達させることができ、高速なＡＤ変換を実現することが可能となる。

［第５実施形態］
上述の実施形態における固体撮像装置は種々の撮像システムに適用可能である。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星、監視カメラなどがあげられる。図１３に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

図１３に示す撮像システムは、バリア１００１、レンズ１００２、絞り１００３、撮像装置１００４、信号処理装置１００７、タイミング発生部１００８、全体制御・演算部１００９、メモリ部１０１０、記録媒体制御Ｉ／Ｆ部１０１１、記録媒体１０１２、外部Ｉ／Ｆ部１０１３を含む。バリア１００１はレンズ１００２を保護し、レンズ１００２は被写体の光学像を撮像装置１００４に結像させる。絞り１００３はレンズ１００２を通った光量を可変する。撮像装置１００４は上述の実施形態の固体撮像装置を含み、レンズ１００２により結像された光学像を画像データに変換する。信号処理装置１００７は撮像装置１００４より出力された画像データに各種の補正、データ圧縮を行う。タイミング発生部１００８は撮像装置１００４および信号処理装置１００７に、各種タイミング信号を出力する。全体制御・演算部１００９はデジタルスチルカメラ全体を制御し、メモリ部１０１０は画像データを一時的に記憶する。記録媒体制御Ｉ／Ｆ部１０１１は記録媒体１０１２に画像データの記録または読み出しを行うためのインターフェースであり、記録媒体１０１２は撮像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部１０１３は外部コンピュータ等と通信するためのインターフェースである。タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された画像信号を処理する信号処理装置１００７とを有すればよい。

本実施形態では、撮像装置１００４とＡＤ変換部とが同一の半導体基板に設けられた構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが別の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理装置１００７とが同一の半導体基板に形成されていてもよい。

また、それぞれの画素が第１の光電変換部と、第２の光電変換部を含んでもよい。信号処理装置１００７は、第１の光電変換部で生じた電荷に基づく画素信号と、第２の光電変換部で生じた電荷に基づく画素信号とを処理し、撮像装置１００４から被写体までの距離情報を取得するように構成されてもよい。

［第６実施形態］
図１４（ａ）、図１４（ｂ）は、本発明の第６実施形態における車載カメラに関する撮像システムの一例を示したものである。撮像システム２０００は、上述した実施形態の撮像装置１００４を有する。撮像システム２０００は、撮像装置１００４により取得された複数の画像データに対し、画像処理を行う画像処理部２０３０と、撮像システム２０００より取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部２０４０を有する。また、撮像システム２０００は、算出された視差に基づいて対象物までの距離を算出する距離計測部２０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部２０６０とを有する。ここで、視差算出部２０４０、距離計測部２０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム２０００は車両情報取得装置２３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム２０００には、衝突判定部２０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２４１０が接続されている。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置２４２０とも接続されている。例えば、衝突判定部２０６０の判定結果として衝突可能性が高い場合、制御ＥＣＵ２４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。撮像システム２０００は上述のように車両を制御する動作の制御を行う制御手段として機能する。

本実施形態では車両の周囲、例えば前方または後方を撮像システム２０００で撮像する。図１４（ｂ）に、車両前方（撮像範囲２５１０）を撮像する場合の撮像システムを示した。撮像制御手段としての車両情報取得装置２３１０が、上述の第１乃至第５の実施形態に記載した動作を行うように撮像システム２０００ないしは撮像装置１００４に指示を送る。撮像装置１００４の動作は、第１乃至第４の実施形態と同じなので、ここでは説明を省略する。このような構成により、測距の精度をより向上させることができる。

上述では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［他の実施形態］
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

上述の実施形態においては、参照信号Ｖｒが時間とともに増加する構成を例示したが、参照信号Ｖｒが時間とともに低下する構成を採用しても良い。Ｎ＿ＡＤ変換期間から参照信号Ｖｒが判定レベルＶｊに達するまで、参照信号Ｖｒは時間に対する参照信号の変化の方向を変えずに変化している。この例においても、参照信号Ｖｒを高速かつ高精度に判定レベルＶｊに設定することができる。従って、参照信号の変化の方向が逆転しない限り、増加または低下のいずれかの方向が維持される限り、いずれの方向であっても良い。また、Ｎ＿ＡＤ変換期間から参照信号Ｖｒが判定レベルＶｊに達するまでに、参照信号Ｖｒが一定となる期間が含まれても良い。この例においても、参照信号Ｖｒの変化の方向は逆転しないため、変化の方向は変わらず、本発明の効果を奏することが可能である。

また、Ｓ＿ＡＤ変換における信号ＶａｍｐのＡＤ変換におけるゲインは増幅器だけでなく、減衰器によって変更されることも可能である。すなわち、判定信号ＡＴＴに基づき、１倍以下のゲインを実現しても良い。また、ゲインはアナログ増幅器によるアナログゲイン、デジタル増幅器によるデジタルゲインを問わない。

なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

１ 画素部
２ 増幅部
３ 比較部
４ メモリ部
５ 垂直走査回路
６、６１ 参照信号生成部
７ カウンタ
９ タイミング発生回路
１０ 画素
１１ 光電変換部
３５ 判定回路
１０５ 信号処理部

本発明の一実施形態における固体撮像装置は、光電変換部を備え、入射光に対応した画素信号を出力する画素と、時間とともに所定の変化率で変化する参照信号を生成する参照信号生成部と、前記画素信号を所定のゲインで増幅した信号を前記画素信号に基づく信号として出力する増幅部と、前記増幅部が出力する、前記画素信号に基づく信号と前記参照信号との比較に基づき、前記画素信号に基づく信号をデジタル信号に変換するアナログデジタル変換部とを有し、前記アナログデジタル変換部は、リセットが解除された前記増幅部が出力する信号を、第１の期間に第１のデジタル信号に変換し、第１の期間の後の判定期間において前記画素信号に基づく信号と所定の閾値に設定された前記参照信号との前記比較を行い、前記判定期間の後の第２の期間において、前記増幅部は、前記画素信号に基づく信号を前記判定期間における前記比較の結果に応じたゲインで増幅し、前記参照信号生成部は、前記第１の期間から前記参照信号が前記閾値に達するまで、時間に対する前記参照信号の変化の方向を変えずに前記参照信号を変化させる。

本発明の他の実施形態における固体撮像装置の駆動方法は、光電変換部を備え、入射光に対応した画素信号を出力する画素と、時間とともに所定の変化率で変化する参照信号を生成する参照信号生成部と、前記画素信号を所定のゲインで増幅した信号を前記画素信号に基づく信号として出力する増幅部と、前記増幅部が出力する、前記画素信号に基づく信号と前記参照信号との比較に基づき、前記画素信号に基づく信号をデジタル信号に変換するアナログデジタル変換部とを有する固体撮像装置の駆動方法であって、リセットが解除された前記増幅部が出力する信号を、第１の期間に第１のデジタル信号に変換し、判定期間において前記画素信号に基づく信号と所定の閾値に設定された前記参照信号との前記比較を行い、前記判定期間の後の第２の期間において、前記増幅部は、前記画素信号に基づく信号を前記判定期間における前記比較の結果に応じたゲインで増幅し、前記第１の期間の後から前記参照信号が前記閾値に達するまで、時間に対する前記参照信号の変化の方向を変えずに前記参照信号を変化させる。

Claims (14)

1. 光電変換部を備える画素と、
   時間とともに所定の変化率で変化する参照信号を生成する参照信号生成部と、
   前記画素から出力された画素信号と前記参照信号との比較に基づき、前記画素信号をデジタル信号に変換するアナログデジタル変換部とを有し、
   前記アナログデジタル変換部は、第１の期間において第１の画素信号を第１のデジタル信号に変換し、第１の期間の後の判定期間において第２の画素信号と所定の閾値に設定された前記参照信号との前記比較を行い、前記判定期間の後の第２の期間において前記第２の画素信号を前記判定期間における前記比較の結果に応じたゲインで前記第２の画素信号を第２のデジタル信号に変換し、
   前記参照信号生成部は、前記第１の期間から前記参照信号が前記閾値に達するまで、時間に対する前記参照信号の変化の方向を変えずに前記参照信号を変化させることを特徴とする固体撮像装置。
2. 前記参照信号生成部は、前記第１の期間から前記参照信号が前記閾値に達するまで、前記変化率が一定となるように前記参照信号を変化させることを特徴とする請求項１に記載の固体撮像装置。
3. 前記参照信号生成部は、前記第１の期間の経過後から前記参照信号が前記閾値に達するまで、前記第１の期間における前記変化率よりも大きな前記変化率で前記参照信号を変化させることを特徴とする請求項１に記載の固体撮像装置。
4. 前記第１の画素信号および前記第２の画素信号をアナログ増幅する増幅部をさらに備え、前記ゲインは前記増幅部におけるアナログゲインであることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
5. 前記第１のデジタル信号および前記第２のデジタル信号をデジタル増幅する信号処理部をさらに備え。前記ゲインは前記信号処理部におけるデジタルゲインであることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
6. 前記ゲインは前記参照信号の前記変化率によって定まることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
7. 前記参照信号生成部は、前記変化率が異なる複数の前記参照信号を生成可能であり、
   前記アナログデジタル変換部は、前記判定期間における前記比較の結果に応じて複数の前記参照信号のいずれかを用い、前記第２の画素信号を前記第２のデジタル信号に変換することを特徴とする請求項６に記載の固体撮像装置。
8. 前記参照信号生成部は、前記参照信号の前記変化率を変更可能であり、
   前記アナログデジタル変換部は、前記判定期間における前記比較の結果に応じた前記変化率を有する前記参照信号を用い、前記第２の画素信号を前記第２のデジタル信号に変換することを特徴とする請求項６に記載の固体撮像装置。
9. 前記第１の画素信号は前記光電変換部のリセット時における前記画素信号であり、前記第２の画素信号は前記光電変換部の光電変換時における前記画素信号であることを特徴とする請求項１〜８のいずれか１項に記載の固体撮像装置。
10. 前記アナログデジタル変換部は、前記第１の期間の前の第３の期間において、前記第１の期間における前記変化率とは異なる前記変化率の前記参照信号を用いて前記第１の画素信号を第３のデジタル信号に変換し、
    前記アナログデジタル変換部は、前記第２の期間において、前記判定期間における前記比較の結果に応じて前記第１の期間における前記参照信号または前記第３の期間における前記参照信号のいずれかを用い、前記第２の画素信号を前記第２のデジタル信号に変換することを特徴とする請求項１〜９のいずれか１項に記載の固体撮像装置。
11. 前記第１のデジタル信号または前記第３のデジタル信号のうち、前記第２の期間における前記変化率を有する前記参照信号を用いて変換された前記デジタル信号を選択し、選択された前記デジタル信号と前記第２のデジタル信号とを用いて相関二重サンプリングを行うことを特徴とする請求項１０に記載の固体撮像装置。
12. 光電変換部を備える画素と、時間とともに所定の変化率で変化する参照信号を生成する参照信号生成部と、前記画素から出力された画素信号と前記参照信号との比較に基づき、前記画素信号をデジタル信号に変換するアナログデジタル変換部とを有する固体撮像装置の駆動方法であって、
    前記光電変換部のリセット時における第１の画素信号を前記画素から読み出し、
    第１の期間において第１の画素信号を第１のデジタル信号に変換し、
    前記光電変換部に蓄積された電荷に基づく第２の画素信号を前記画素から読み出し、
    判定期間において前記第２の画素信号と所定の閾値に設定された前記参照信号との前記比較を行い、
    第２の期間において前記第２の画素信号を前記判定期間における前記比較の結果に応じたゲインで前記第２の画素信号を第２のデジタル信号に変換し、
    前記第１の期間から前記参照信号が前記閾値に達するまで、時間に対する前記参照信号の変化の方向を変えずに前記参照信号を変化させることを特徴とする固体撮像装置の駆動方法。
13. 請求項１〜１１のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置から出力された画像信号を処理する信号処理装置と
    を有することを特徴とする撮像システム。
14. 前記画素が複数の前記光電変換部を含み、
    前記信号処理装置は、前記複数の光電変換部にて生成された前記画像信号をそれぞれ処理し、前記固体撮像装置から被写体までの距離情報を取得することを特徴とする請求項１３に記載の撮像システム。

Images