JP2023042891A

JP2023042891A - 光電変換装置及びその駆動方法

Info

Publication number: JP2023042891A
Application number: JP2021150295A
Authority: JP
Inventors: 大祐小林; Daisuke Kobayashi
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2021-09-15
Filing date: 2021-09-15
Publication date: 2023-03-28
Also published as: CN115835040A; US20230079653A1

Abstract

【課題】光電変換装置の性能を向上するための技術を提供する。【解決手段】光電変換装置は、光電変換部を有する画素と、画素において生成されるアナログ信号に対してＡＤ変換を行うＡＤ変換部と、ＡＤ変換部を制御する制御部と、を有する。制御部は、ＡＤ変換部を制御して、画素において生成される同一のアナログ信号に対して複数回のＡＤ変換を行うように構成されており、複数回のＡＤ変換のうちの第１ＡＤ変換期間の長さと第２ＡＤ変換期間の長さとが異なっている。【選択図】図１０

Description

本発明は、光電変換装置及びその駆動方法に関する。

固体撮像装置などの光電変換装置では、Ｓ／Ｎ比の向上のため、ノイズレベルの低減、ダイナミックレンジの拡大、加えて高速な読み出しが求められる。このような要求に対し、特許文献１には、撮像素子からの出力信号を異なる増幅率で増幅する複数の増幅器を設け、被写体の明るさに応じて複数の増幅器の信号出力を選択／合成してダイナミックレンジ拡大を図るための技術が開示されている。また、特許文献２には、増幅器の出力信号をアナログ－デジタル変換する期間を、増幅器の増幅率に応じて変更することで高速化を図る技術が開示されている。

特開２０１５－１２８２５３号公報特開２０１６－０５４４２４号公報

しかしながら、特許文献１に記載の技術では、複数の出力信号を合成して画像を得る場合に、複数の増幅器を含む信号処理回路間の特性ばらつきによる出力信号間のオフセットやゲイン誤差に起因して画質が劣化することがあった。この対策としては、同一の信号処理回路により異なる増幅率で順次信号処理する構成が検討され得るが、読み出し時間が増加するため読み出しの高速化に適しているとは言えなかった。また、特許文献２に記載の技術は、増幅器の出力振幅が小さいときにアナログ－デジタル変換を高速化できる構成ではあるが、Ｓ／Ｎ比やダイナミックレンジという観点からの検討は十分ではなかった。

本発明の目的は、光電変換装置の性能を向上するうえで有利な技術を提供することにある。

本明細書の一開示によれば、光電変換部を有する画素と、前記画素において生成されるアナログ信号に対してＡＤ変換を行うＡＤ変換部と、前記ＡＤ変換部を制御する制御部と、を有し、前記制御部は、前記ＡＤ変換部を制御して、前記画素において生成される同一のアナログ信号に対して複数回のＡＤ変換を行うように構成されており、前記複数回のＡＤ変換のうちの第１ＡＤ変換期間の長さと、前記複数回のＡＤ変換のうちの第２ＡＤ変換期間の長さとが異なっている光電変換装置が提供される。

また、本明細書の他の一開示によれば、光電変換部を有する画素と、前記画素において生成されるアナログ信号に対してＡＤ変換を行うＡＤ変換部と、を有する光電変換装置の駆動方法であって、前記画素において生成される同一のアナログ信号に対して、ＡＤ変換期間の長さの異なる複数回のＡＤ変換を行い、前記複数回のＡＤ変換に対応する複数のデジタル信号を取得し、前記複数のデジタル信号を合成して画像信号を生成する光電変換装置の駆動方法が提供される。

本発明によれば、Ｓ／Ｎ比を向上しつつ読み出しを高速化した光電変換装置を実現することができる。

本発明の第１実施形態による光電変換装置の構成例を示す概略図である。本発明の第１実施形態による光電変換装置における画素の構成例を示す等価回路図である。本発明の第１実施形態による光電変換装置における増幅器の構成例を示す等価回路図である。光電変換装置の駆動方法を示すタイミング図（その１）である。光電変換装置の駆動方法を示すタイミング図（その２）である。デジタル信号処理部におけるデジタル信号処理の一例を示すグラフ（その１）である。デジタル信号処理部におけるデジタル信号処理の一例を示すグラフ（その２）である。デジタル信号処理部におけるデジタル信号処理の一例を示すグラフ（その３）である。入射光量と画素出力信号及び光ショットノイズとの関係を示すグラフである。本発明の第１実施形態による光電変換装置の駆動方法を示すタイミング図（その１）である。本発明の第１実施形態による光電変換装置の駆動方法におけるデジタル信号処理の一例を示すグラフ（その１）である。本発明の第１実施形態による光電変換装置の駆動方法におけるデジタル信号処理の一例を示すグラフ（その２）である。本発明の第１実施形態による光電変換装置の駆動方法におけるデジタル信号処理の一例を示すグラフ（その３）である。本発明の第１実施形態による光電変換装置の駆動方法を示すタイミング図（その２）である。本発明の第２実施形態による光電変換装置の駆動方法を示すタイミング図である。本発明の第３実施形態による光電変換装置の駆動方法を示すタイミング図である。本発明の第３実施形態による光電変換装置の駆動方法におけるデジタル信号処理の一例を示すグラフ（その１）である。本発明の第３実施形態による光電変換装置の駆動方法におけるデジタル信号処理の一例を示すグラフ（その２）である。本発明の第４実施形態による光電変換装置の駆動方法を示すタイミング図である。本発明の第４実施形態による光電変換装置の駆動方法におけるデジタル信号処理の一例を示すグラフ（その１）である。本発明の第４実施形態による光電変換装置の駆動方法におけるデジタル信号処理の一例を示すグラフ（その２）である。本発明の第５実施形態による光電変換装置における信号処理内容を説明する図である。本発明の第５実施形態による光電変換装置の駆動方法を示すタイミング図である。本発明の第６実施形態による光電変換装置の駆動方法を示すタイミング図である。本発明の第６実施形態による光電変換装置の駆動方法を示すタイミング図である。本発明の第６実施形態による光電変換装置における信号処理内容を説明する図である。本発明の第７実施形態による撮像システムの概略構成を示すブロック図である。本発明の第８実施形態による撮像システム及び移動体の構成例を示す図である。本発明の第９実施形態による機器の概略構成を示すブロック図である。

［第１実施形態］
本発明の第１実施形態による光電変換装置の構造について、図１乃至図３を用いて説明する。図１は、本実施形態による光電変換装置の構成例を示す概略図である。図２は、本実施形態による光電変換装置における画素の構成例を示す等価回路図である。図３は、本実施形態による光電変換装置における増幅器の構成例を示す等価回路図である。

本実施形態による光電変換装置１００は、図１に示すように、画素部１０と、画素駆動部２０と、増幅部３０と、比較部４０と、メモリ部５０と、水平走査部６０と、デジタル信号処理部７０と、出力部８０と、タイミング生成部９０と、を有する。また、光電変換装置１００は、参照信号生成部４６と、カウンタ部５４と、を更に有する。

画素部１０には、複数の行及び複数の列に渡って行列状に配された複数の画素１２が設けられている。各々の画素１２は、フォトダイオード等の光電変換素子からなる光電変換部を含み、入射光の光量に応じた画素信号を出力する。各々の画素１２は、所定の分光感度特性を有するカラーフィルタを備え得る。画素部１０に配される画素アレイの行数及び列数は、特に限定されるものではない。また、画素部１０には、入射光の光量に応じた画素信号を出力する有効画素のほか、光電変換部が遮光されたオプティカルブラック画素や、信号を出力しないダミー画素などが配置されていてもよい。

画素部１０の各行には、第１の方向（図１において横方向）に延在して、画素駆動信号線１４が配されている。各行の画素駆動信号線１４は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。画素駆動信号線１４の延在する第１の方向は、行方向或いは水平方向と呼ぶことがある。画素駆動信号線１４は、画素駆動部２０に接続されている。

画素部１０の各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、画素出力線１６が配されている。各列の画素出力線１６は、第２の方向に並ぶ画素１２に接続され、これら画素１２に共通の信号線をなしている。画素出力線１６の延在する第２の方向は、列方向或いは垂直方向と呼ぶことがある。複数の画素出力線１６の各々には電流源１８が接続されている。また、複数の画素出力線１６は、増幅部３０に接続されている。

画素駆動部２０は、タイミング生成部９０から供給される制御信号を受け、画素１２を駆動するための制御信号を生成し、画素駆動信号線１４を介して画素１２に供給する機能を備える制御回路部である。画素駆動部２０には、シフトレジスタやアドレスデコーダといった論理回路が用いられ得る。画素駆動部２０は、各行の画素駆動信号線１４に順次制御信号を供給し、画素部１０の画素１２を行単位で順次駆動するように構成され得る。行単位で画素１２から読み出された信号は、画素部１０の各列に設けられた画素出力線１６を介して増幅部３０に入力される。

増幅部３０は、画素部１０の各列に対応して設けられた複数の増幅器３２を有する。複数の増幅器３２の各々は、対応する列の画素出力線１６に接続された入力ノードと、出力ノードと、を有する。複数の増幅器３２の各々の出力ノードは、画素部１０の各列に対応して設けられた複数の増幅信号出力線３６のうちの対応する列の増幅信号出力線３６に接続されている。複数の増幅信号出力線３６は、比較部４０に接続されている。

参照信号生成部４６は、タイミング生成部９０から供給される制御信号を受け、アナログ－デジタル変換（ＡＤ変換）に使用する参照信号を生成し、生成した参照信号を参照信号出力線４８を介して比較部４０に出力する回路部である。参照信号は、時間の経過とともに信号レベルが変化する信号であり、例えばランプ信号である。ランプ信号とは、時間の経過とともに信号レベルが所定値から一定の変化率で徐々に変化（増加又は減少）する信号である。なお、以下の説明では、参照信号（ランプ信号）の時間に対する変化率を参照信号（ランプ信号）の傾きと表現することがある。参照信号は、ＡＤ変換に適用し得る所定の振幅を有する信号であればよく、必ずしもランプ信号に限定されるものではない。

比較部４０は、画素部１０の各列に対応して設けられた複数のバッファ回路４２及び複数の比較器４４を有する。複数の比較器４４の各々は、対応する列の増幅信号出力線３６に接続された第１の入力ノードと、対応する列のバッファ回路４２を介して参照信号出力線４８に接続された第２の入力ノードと、出力ノードと、を有する。比較器４４の出力ノードは、メモリ部５０に接続されている。

カウンタ部５４は、タイミング生成部９０から供給される制御信号を受け、一定の周波数でカウント値が遷移するカウント信号を生成し、カウント信号線５６を介して生成したカウント信号をメモリ部５０に出力する回路部である。カウント信号は複数ビットから構成される信号であり、カウント信号線５６はカウント信号のビット数に応じた複数の信号線を含む。

メモリ部５０は、画素部１０の各列に対応して設けられた複数のメモリ５２を有する。複数のメモリ５２の各々は、複数ビットから構成されるメモリである。複数のメモリ５２の各々は、対応する列の比較器４４の出力ノードに接続された第１の入力ノードと、カウント信号線５６に接続された第２の入力ノードと、水平走査部６０に接続された第３の入力ノードと、水平転送線５８に接続された出力ノードと、を有する。メモリ５２は、増幅器３２の出力信号のレベルと参照信号のレベルとの大小関係が逆転したことを示すラッチ信号が比較器４４から出力されたタイミングにおいて受信しているカウント信号で示されるカウント値を保持するように構成されている。このようにしてメモリ５２に保持されるカウント値が、画素信号のデジタルデータとなる。

水平走査部６０は、タイミング生成部９０から供給される制御信号を受け、メモリ部５０から画素信号のデジタルデータを読み出すための制御信号を生成し、メモリ部５０に供給する機能を備える制御回路部である。画素部１０の各列に対応して設けられた水平走査部６０の制御線は、対応する列のメモリ５２に接続されている。水平転送線５８は、デジタル信号処理部７０に接続されている。

デジタル信号処理部７０は、メモリ部５０から転送されたデジタルデータに対して、データ間の加減算、デジタルゲイン、オフセット加減算、デコード、データのスクランブル処理などのデジタル信号処理を行う機能を備える。デジタル信号処理部７０は、出力部８０に接続されている。

出力部８０は、デジタル信号処理部７０において処理されたデータを光電変換装置１００の外部に出力するための機能を備える。例えば、出力部８０は、バッファ回路のように単一の端子から電圧出力を行う方式の出力手段や、差動の２端子を持つＬＶＤＳ（Low Voltage Differential Signaling）方式の出力手段を備え得る。また、出力部８０は、パラレル／シリアル変換（Ｐ／Ｓ変換）の機能を備えていてもよい。

タイミング生成部９０は、画素駆動部２０、増幅部３０、比較部４０、参照信号生成部４６、メモリ部５０、カウンタ部５４、水平走査部６０及び出力部８０に、それらの動作やそのタイミングを制御する制御信号を供給するための回路である。すなわち、タイミング生成部９０は、画素駆動部２０、増幅部３０、比較部４０、参照信号生成部４６、メモリ部５０、カウンタ部５４、水平走査部６０及び出力部８０を制御する制御部としての役割を有する。これら制御信号の少なくとも一部は、光電変換装置１００の外部から供給するようにしてもよい。

次に、本実施形態による光電変換装置１００の動作の概略について、図１を用いて説明する。
画素駆動部２０は、タイミング生成部９０による制御のもと、画素駆動信号線１４を介して供給する制御信号により、画素部１０を構成する複数の画素１２を行単位で駆動する動作、いわゆる垂直走査を実行する。これにより、各列の画素出力線１６に、複数の画素１２の画素信号が行単位で順次出力される。画素１２から出力される画素信号には、光電変換部への入射光量に応じた信号量に対応する信号（光信号、光電変換信号）と、雑音量に対応する信号（基準信号、リセット信号）と、が含まれ得る。画素１２から画素出力線１６に出力された画素信号は、増幅部３０に入力される。

画素１２から画素出力線１６を介して出力される画素信号は、対応する列の増幅器３２において所定の増幅率で増幅された後、対応する列の比較器４４に入力される。比較器４４は、画素信号の信号レベルと参照信号生成部４６からバッファ回路４２を介して入力される参照信号の信号レベルとを比較し、画素信号の信号レベルとランプ信号の信号レベルとの大小関係が逆転したタイミングでラッチ信号を出力する。メモリ５２には、カウンタ部５４から供給されるカウント信号と、比較器４４の出力信号とが入力される。メモリ５２は、比較器４４からラッチ信号を受信したタイミングにおいてカウント信号が示しているカウント値を、画素信号のデジタルデータとして記憶する。このようにして、画素１２から出力されたアナログ信号である画素信号を、デジタルデータ（デジタル画素信号）に変換する。比較部４０、参照信号生成部４６、メモリ部５０及びカウンタ部５４は、画素１２から出力されたアナログ信号である画素信号をデジタル信号に変換するＡＤ変換部を構成している。

水平走査部６０は、タイミング生成部９０による制御のもと、メモリ部５０のメモリ５２に、列ごとに順次、制御信号を出力する。水平走査部６０から制御信号を受信したメモリ５２は、保持するデジタル画素信号を水平転送線５８に出力する。

水平転送線５８に出力されたデジタル画素信号は、デジタル信号処理部７０において所定のデジタル信号処理が施された後、出力部８０を介して光電変換装置１００の外部へと出力される。

次に、本実施形態の光電変換装置１００における画素１２の構成例について、図２を用いて説明する。
画素１２の各々は、例えば図２に示すように、光電変換素子ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４と、により構成され得る。各々の画素１２は、入射光が光電変換素子ＰＤに導かれるまでの光路上に配されたマイクロレンズ及びカラーフィルタを有していてもよい。マイクロレンズは、入射光を光電変換素子ＰＤに集光する役割を有する。カラーフィルタは、所定の色の光を選択的に透過する役割を有する。

光電変換素子ＰＤは、例えばフォトダイオードであり、アノードが基準電圧線ＧＮＤに接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートが接続されるノードは、いわゆる浮遊拡散（フローティングディフュージョン）部ＦＤである。浮遊拡散部ＦＤは、容量成分（浮遊拡散容量）を含み、電荷保持部としての機能を備える。浮遊拡散容量には、ｐｎ接合容量や配線容量などが含まれ得る。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧線ＶＤＤ（電圧ＶＤＤ）に接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、画素出力線１６に接続されている。

図２の画素構成の場合、各行の画素駆動信号線１４は、転送トランジスタＭ１のゲートに接続された信号線と、リセットトランジスタＭ２のゲートに接続された信号線と、選択トランジスタＭ４のゲートに接続された信号線と、を含む。転送トランジスタＭ１のゲートには、画素駆動部２０からこの信号線を介して制御信号ＰＴＸが供給される。リセットトランジスタＭ２のゲートには、画素駆動部２０からこの信号線を介して制御信号ＰＲＥＳが供給される。選択トランジスタＭ４のゲートには、画素駆動部２０からこの信号線を介して制御信号ＰＳＥＬが供給される。各トランジスタがＮ型ＭＯＳトランジスタで構成される場合、画素駆動部２０からハイレベルの制御信号が供給されると対応するトランジスタがオンとなる。また、画素駆動部２０からローレベルの制御信号が供給されると対応するトランジスタがオフとなる。

なお、本実施形態では、光入射によって光電変換素子ＰＤで生成される電子正孔対のうち、電子を信号電荷として用いる場合を想定して説明を行う。信号電荷として電子を用いる場合、画素１２を構成する各トランジスタは、Ｎ型ＭＯＳトランジスタによって構成され得る。ただし、信号電荷は電子に限られるものではなく、正孔を信号電荷として用いてもよい。信号電荷として正孔を用いる場合、各トランジスタの導電型は、本実施形態で説明するものとは逆導電型となる。また、ＭＯＳトランジスタのソース及びドレインの呼称はトランジスタの導電型や着目する機能によって異なることがある。本実施形態において使用するソース及びドレインの名称の一部又は全部は、逆の名称で呼ばれることもある。

光電変換素子ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）し、生成した電荷を蓄積する。転送トランジスタＭ１は、オンになることにより光電変換素子ＰＤが保持する電荷を浮遊拡散部ＦＤに転送する。光電変換素子ＰＤから転送された電荷は、浮遊拡散部ＦＤの容量（浮遊拡散容量）に保持される。その結果、浮遊拡散部ＦＤは、浮遊拡散容量による電荷電圧変換によって、光電変換素子ＰＤから転送された電荷の量に応じた電位となる。

選択トランジスタＭ４は、オンになることにより増幅トランジスタＭ３のソースを画素出力線１６に接続する。増幅トランジスタＭ３は、ドレインに電圧ＶＤＤが供給され、ソースに選択トランジスタＭ４を介して電流源１８からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、浮遊拡散部ＦＤの電位に基づく信号を、選択トランジスタＭ４を介して画素出力線１６に出力する。この意味で、増幅トランジスタＭ３及び選択トランジスタＭ４は、浮遊拡散部ＦＤに保持された電荷の量に応じた画素信号を出力する出力部である。

リセットトランジスタＭ２は、電荷保持部としての浮遊拡散部ＦＤをリセットするための電圧（電圧ＶＤＤ）の浮遊拡散部ＦＤへの供給を制御する機能を備える。リセットトランジスタＭ２は、オンになることにより浮遊拡散部ＦＤを電圧ＶＤＤに応じた電位にリセットする。

次に、本実施形態の光電変換装置１００における増幅器３２の構成例について、図３を用いて説明する。
増幅器３２の各々は、例えば図３に示すように、増幅回路３４と、入力容量Ｃ０と、帰還容量Ｃ１，Ｃ２，Ｃ３と、スイッチＳ０，Ｓ１，Ｓ２，Ｓ３と、により構成され得る。増幅回路３４は、例えば差動増幅回路であり得る。増幅回路３４の入力ノードは、入力容量Ｃ０を介して画素出力線１６に接続されている。増幅回路３４の出力ノードは、増幅信号出力線３６に接続されている。増幅回路３４の入力ノードと出力ノードとの間には、スイッチＳ０と、帰還容量Ｃ１とスイッチＳ１との直列接続体と、帰還容量Ｃ２とスイッチＳ２との直列接続体と、帰還容量Ｃ３とスイッチＳ３との直列接続体と、が並列に接続されている。

増幅回路３４が反転増幅回路である場合、増幅器３２の電圧増幅率は、－（入力容量（Ｃ０）／帰還容量（Ｃ１～Ｃ３））として表される。スイッチＳ１～Ｓ３によって帰還容量Ｃ１～Ｃ３のいずれを選択するかを切り替え、帰還容量Ｃ１～Ｃ３と入力容量Ｃ０との分圧比で決まる帰還係数を変えることで、増幅器３２の電圧増幅率を切り替えることができる。すなわち、増幅器３２は、電圧増幅率を変更可能に構成された増幅部である。スイッチＳ０，Ｓ１，Ｓ２，Ｓ３の制御信号は、タイミング生成部９０から供給される。

次に、本実施形態による光電変換装置の標準的な駆動例について、図４を用いて説明する。図４は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。図４には、増幅器３２の電圧増幅率、制御信号ＰＲＥＳ，ＰＴＸ，ＰＳＥＬ、スイッチＳ０，Ｓ１，Ｓ２，Ｓ３の制御信号、増幅器３２の出力信号、ランプ信号、比較器４４の出力信号及びカウント信号の時間的変化を示している。スイッチＳ０，Ｓ１，Ｓ２，Ｓ３は、対応する制御信号がハイレベルのときにオンになり、対応する制御信号がローレベルのときにオフになるものとする。

読み出し動作に先立ち、設定された時間（露光期間）の間、光電変換素子ＰＤの露光が行われる。光電変換素子ＰＤには、露光期間の間に入射した光の量に応じた電荷が蓄積される。この間、制御信号ＰＲＥＳはハイレベルでありリセットトランジスタＭ２はオンになっており、増幅トランジスタＭ３のゲート及び浮遊拡散部ＦＤはリセット状態である。また、スイッチＳ０～Ｓ３はオンであり、増幅回路３４は電圧フォロワ状態となっており、増幅信号出力線３６は電位Ｖ０になっている。このとき、帰還容量Ｃ１～Ｃ３の各々の両端子は短絡されており、これらの端子も電位Ｖ０になっている。

まず、スイッチＳ２，Ｓ３の制御信号をハイレベルからローレベルに遷移し、スイッチＳ２，Ｓ３をオフにすることで、帰還容量Ｃ２，Ｃ３を増幅回路３４の帰還経路から切り離す。

次いで、スイッチＳ０の制御信号をハイレベルからローレベルに遷移し、スイッチＳ０をオフにすることで、増幅回路３４のリセット状態を解除する。また、制御信号ＰＲＥＳをハイレベルからローレベルに遷移してリセットトランジスタＭ２をオフにすることで、増幅トランジスタＭ３のゲート及び浮遊拡散部ＦＤのリセット状態を解除する。浮遊拡散部ＦＤには、リセット状態を解除したことに対応する電位が保持される。このとき、制御信号ＰＳＥＬはハイレベルであり選択トランジスタＭ４はオンになっており、増幅トランジスタＭ３と電流源１８によって構成されるソースフォロワ回路により、浮遊拡散部ＦＤのリセット電位に応じた電位の信号が画素出力線１６に出力される。

次いで、制御信号ＰＴＸを所定の期間、ハイレベルに遷移し、転送トランジスタＭ１をオンにすることで、光電変換素子ＰＤに蓄積されている電荷を浮遊拡散部ＦＤに転送する。ここで、浮遊拡散部ＦＤに転送された電荷の量の絶対値をＱ、浮遊拡散部ＦＤの容量をＣＦＤとすると、浮遊拡散部ＦＤに接続された増幅トランジスタＭ３のゲート電位はＱ／ＣＦＤだけ低下する。また、増幅トランジスタＭ３のゲート電位の変化に対応して、画素出力線１６の電位も変化する。ソースフォロワ回路のゲインをＧｓｆとすると、光電変換素子ＰＤから浮遊拡散部ＦＤに電荷を転送することによる画素出力線１６の電位Ｖ１の電位変化量（振幅）ΔＶ１は、以下の式（１）のように表される。
ΔＶ１＝－Ｑ×Ｇｓｆ／ＣＦＤ …（１）

この電位変化量ΔＶ１は、増幅回路３４、入力容量Ｃ０、帰還容量Ｃ１によって構成される増幅器３２によって電圧増幅される。このとき、増幅器３２の出力電位の電位変化量（振幅）ΔＶ２は、以下の式（２）のように表される。なお、増幅器３２の出力電位Ｖ２は、以下の式（３）のように表される。このときに増幅器３２に設定されている電圧増幅率Ｃ０／Ｃ１を、Ｇａｉｎ１と呼ぶものとする。
ΔＶ２＝Ｑ×（Ｇｓｆ／ＣＦＤ）×（Ｃ０／Ｃ１） …（２）
Ｖ２＝Ｖ０＋Ｑ×（Ｇｓｆ／ＣＦＤ）×（Ｃ０／Ｃ１） …（３）

以下の説明では、制御信号ＰＲＥＳ及びスイッチＳ０の制御信号がハイレベルからローレベルに遷移してから制御信号ＰＴＸがハイレベルになるまでの期間を、画素ノイズレベル読み出し期間と呼ぶものとする。また、制御信号ＰＴＸがハイレベルになった後の期間を、画素信号レベル読み出し期間と呼ぶものとする。また、比較部４０において画素信号と参照信号との比較動作が行われる期間を比較期間又はＡＤ変換期間と呼ぶものとする。また、画素ノイズレベル読み出し期間中のＡＤ変換期間をＮＡＤ期間ＴＮ１と呼ぶものとする。また、画素信号レベル読み出し期間中のＡＤ変換期間をＳＡＤ期間ＴＳ１と呼ぶものとする。また、ＮＡＤ期間の開始からＳＡＤ期間の終了までの期間を、１画素のＡＤ変換期間Ｔ１と呼ぶものとする。

比較器４４は、増幅器３２の出力信号の電位レベルと参照信号の電位レベルとを比較する比較動作を行う。比較器４４は、増幅器３２の出力信号の電位レベルと参照信号の電位レベルとの大小関係が逆転したタイミングで、比較結果を示すパルス信号（ラッチ信号）を出力する。

カウンタ部５４は、参照信号生成部４６が参照信号の電位レベルの変化の開始に対応して、クロック信号（クロックパルス）のカウントを開始する。このとき、参照信号の電位レベルの変化の開始と、カウンタ部５４のカウントの開始は完全に一致するタイミングでなくてよい。例えば、参照信号の電位レベルの変化が開始してから、所定期間の経過後にカウンタ部５４のカウントが開始するようにしてもよい。メモリ５２は、ＮＡＤ期間ＴＮ１中に比較器４４からラッチ信号を受信すると、そのときにカウント信号線５６から供給されているカウント信号のカウント値ａを保持する。同様に、メモリ５２は、ＳＡＤ期間ＴＳ１中に比較器４４からラッチ信号を受信すると、そのときにカウント信号線５６から供給されているカウント信号のカウント値ｂを保持する。このようにしてメモリ５２に保持されるカウント値ａ，ｂが、画素信号のＡＤ変換値（デジタルデータ）である。なお、メモリ５２は、画素ノイズレベル読み出し及び画素信号レベル読み出しの各々に対応する複数のメモリを有する構成であるものとする。

メモリ５２に保持されたカウント値は、水平走査部６０からの制御信号に応じてデジタル信号処理部７０へと転送され、デジタル信号処理部７０におけるデジタル信号処理後、出力部８０を介して外部へと出力される。デジタル信号処理部７０におけるデジタル信号処理の例として、ＡＤ変換値ｂからＡＤ変換値ａを減算する処理がある。この減算処理を行うことにより、画素１２のリセットノイズや、画素１２を含み、複数の増幅器３２や複数の比較器４４で生じるオフセット差、固定のパターンノイズを除去し、画質の向上を図ることができる。

次に、本実施形態による光電変換装置の別の駆動例について、図５を用いて説明する。図５は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。図５には、増幅器３２における電圧増幅率、制御信号ＰＲＥＳ，ＰＴＸ，ＰＳＥＬ、スイッチＳ０，Ｓ１，Ｓ２，Ｓ３の制御信号、増幅器３２の出力信号、ランプ信号、比較器４４の出力信号及びカウント信号の時間的変化を示している。スイッチＳ０，Ｓ１，Ｓ２，Ｓ３は、対応する制御信号がハイレベルのときにオンになり、対応する制御信号がローレベルのときにオフになるものとする。

図５の駆動例は、ダイナミックレンジの拡大を図るための標準的な駆動例である。すなわち、図５の駆動例は、異なる電圧増幅率で増幅することにより得られた信号を用いてダイナミックレンジを拡大した画像を生成する場合に適用され得るものである。具体的には、画素信号を電圧増幅率Ｇａｉｎ１及び電圧増幅率Ｇａｉｎ２の２種類の増幅率で増幅し、これらをＡＤ変換するものである。

まず、図４の駆動例と同様にしてＳＡＤ期間ＴＳ１までの処理を実行し、ＡＤ変換値ａ及びＡＤ変換値ｂを取得する。このときの電圧増幅率はＧａｉｎ１である。

次いで、スイッチＳ２，Ｓ３の制御信号をローレベルからハイレベルに遷移し、スイッチＳ２，Ｓ３をオンにする。これにより、増幅回路３４の帰還容量が（Ｃ１＋Ｃ２＋Ｃ３）となり、増幅器３２の電圧増幅率はＣ０／（Ｃ１＋Ｃ２＋Ｃ３）となる。このときの電圧増幅率がＧａｉｎ２である。また、このときの増幅器３２の出力電位Ｖ３は、以下の式（４）のように表される。
Ｖ３＝Ｖ０＋Ｑ×（Ｇｓｆ／ＣＦＤ）×（Ｃ０／（Ｃ１＋Ｃ２＋Ｃ３））…（４）

比較部４０及びメモリ部５０は、ＳＡＤ期間ＴＳ１と同様にして、電圧増幅率Ｇａｉｎ２で増幅された画素信号をＡＤ変換し、取得したＡＤ変換値をメモリ５２に保持する。この期間を、ＳＡＤ期間ＴＳ２と呼ぶものとする。メモリ５２には、ＡＤ変換値としてカウント値ｃが保持されるものとする。

次いで、制御信号ＰＲＥＳを所定の期間、ハイレベルに遷移してリセットトランジスタＭ２をオンにし、浮遊拡散部ＦＤをリセットする。また、スイッチＳ０の制御信号を所定の期間、ハイレベルに遷移してスイッチＳ０をオンにし、増幅器３２をリセットする。これにより、画素出力線１６には画素ノイズレベルの画素信号が出力され、増幅信号出力線３６にはこの画素信号を電圧増幅率Ｇａｉｎ２で増幅した信号が出力される。

比較部４０及びメモリ部５０は、ＮＡＤ期間ＴＮ１と同様にして、電圧増幅率Ｇａｉｎ２で増幅された画素ノイズレベルの画素信号をＡＤ変換し、取得したＡＤ変換値をメモリ５２に保持する。この期間を、ＮＡＤ期間ＴＮ２と呼ぶものとする。メモリ５２には、ＡＤ変換値としてカウント値ｄが保持されるものとする。

なお、ＮＡＤ期間ＴＮ２に得られるＡＤ変換値には、リセットトランジスタＭ２やスイッチＳ０のオフ時のノイズが含まれるが、このノイズはＮＡＤ期間ＴＮ１に得られるＡＤ変換値に含まれるノイズと一致しないことがある。ＮＡＤ期間ＴＮ２に得られるデータは、デジタル信号処理部７０におけるデジタル信号処理において、オフセットや固定のパターンノイズなどの除去に対し有効である場合がある。

また、本駆動例において、メモリ５２の各々は、ＮＡＤ期間ＴＮ１，ＴＮ２及びＳＡＤ期間ＴＳ１，ＴＳ２の各々に対応する複数のメモリを有する構成であり得る。或いは、ＡＤ変換期間ＴＮ１，ＴＳ１に保持したＡＤ変換値を別のメモリに転送して保持するように構成し、ＡＤ変換値を転送した後の一部のメモリをＡＤ変換期間ＴＮ２，ＴＳ２においてＡＤ変換値を保持するメモリとして用いるようにしてもよい。別のメモリに保持したＡＤ変換期間ＴＮ１，ＴＳ１のデータは、ＡＤ変換期間ＴＮ２，ＴＳ２の間に水平転送するようにしてもよい。

本駆動例では、ＮＡＤ期間ＴＮ１の開始からＮＡＤ期間ＴＮ２の終了までの期間を、１画素のＡＤ変換期間Ｔ２と呼ぶものとする。なお、本駆動例では、ＡＤ変換の順序を、ＡＤ変換期間ＴＮ１，ＴＳ１，ＴＳ２，ＴＮ２としているが、増幅器３２の構成を変更し、ＡＤ変換期間ＴＮ１，ＴＮ２，ＴＳ２，ＴＳ１や、ＡＤ変換期間ＴＮ１，ＴＮ２，ＴＳ１，ＴＳ２のような順序に変えてもよい。ＡＤ変換期間は、本実施形態では、参照信号の電位の変化が開始してから、電位の変化を終了するまでの期間である。また、別の見方では、ＡＤ変換期間は、カウンタ部５４がカウントの動作を開始してから、カウントの動作を終了するまでの期間である。図面では、参照信号の電位の変化の開始とカウンタ部５４のカウント動作の開始とを同時としている。よって、参照信号の電位の変化が開始してから電位の変化を終了するまでの期間と、カウンタ部５４がカウントの動作を開始してからカウントの動作を終了するまでの期間は一致している。ただし、この例に限定されるものではなく、上述したように、参照信号の電位の変化の開始から終了或いはカウンタ部５４のカウント動作の開始から終了のいずれか一方とすることができる。なお、本実施形態では参照信号を用いたＡＤ変換を例に説明しているが、この例に限定されるものではない。例えば、逐次比較型のＡＤ変換であれば、アナログ信号に対して比較される参照信号の電位の変化の開始から終了までの期間とすることができる。

メモリ５２に保持されたカウント値ａ，ｂ，ｃ，ｄは、水平走査部６０からの制御信号に応じてデジタル信号処理部７０へと転送され、デジタル信号処理部７０におけるデジタル信号処理後、出力部８０を介して外部へと出力される。

図６乃至図８は、図５に示した駆動例で得られたＡＤ変換値に対するデジタル信号処理の一例を説明するグラフである。

図６は、デジタル信号処理部７０における減算処理後の結果を示している。図６において、横軸は画素出力線１６の信号振幅（電位変化量ΔＶ１）を示し、縦軸はＳＡＤ期間に得られたＡＤ変換値からＮＡＤ期間に得られたＡＤ変換値を減算した結果を示している。ここでは、式（１）に基づく画素出力線１６の電位変化量ΔＶ１の最大値が１．０Ｖであり、ＡＤ変換期間ＴＮ１，ＴＳ１で得られたＡＤ変換値の差分（以下、ＡＤ変換結果と呼ぶ）の最大値が４０９６ＬＳＢであるものとする。つまり、ＡＤ変換の分解能を１２ビットとする。また、電圧増幅率Ｇａｉｎ１がＣ０／Ｃ１＝２、電圧増幅率Ｇａｉｎ２がＣ０／（Ｃ１＋Ｃ２＋Ｃ３）＝１であるものとする。

参照信号の傾き及びカウンタの周波数は、電圧増幅率がＧａｉｎ２（＝１）、画素出力線１６の電位変化量ΔＶ１が１．０Ｖ、増幅器３２の電位変化量ΔＶ２が１．０ＶのときにＡＤ変換結果（ｃ－ｄ）が４０９６ＬＳＢになるように設定されている。これを、図６に破線で示している。一方、電圧増幅率がＧａｉｎ１（＝２）、画素出力線１６の電位変化量ΔＶ１が０．５Ｖのとき、増幅器３２の電位変化量ΔＶ２は１．０Ｖとなり、ＡＤ変換結果（ｂ－ａ）は４０９６ＬＳＢになる。これを、図６に実線で示している。

図６のグラフは、増幅器３２の電圧増幅率によって画素出力線１６の電位変化に対するＡＤ変換結果の変化量が変化することを示している。具体的には、電圧増幅率がＧａｉｎ１（＝２）の場合、電圧増幅率がＧａｉｎ２（＝１）の場合に対して、ＡＤ変換結果の変化量は２倍となる。

図７は、ＡＤ変換結果（ｃ－ｄ）に対して２倍のデジタルゲイン（＝（ｃ－ｄ）×２）をかけた場合の結果を示すグラフである。電圧増幅率がＧａｉｎ２（＝１）、画素出力線１６の電位変化量ΔＶ１が０．５Ｖのとき、ＡＤ変換結果（ｃ－ｄ）に対して２倍のデジタルゲインをかけた値（＝（ｃ－ｄ）×２）は４０９６ＬＳＢになる。つまり、このときの画素出力線１６の電位変化量ΔＶ１に対するＡＤ変換結果の変化量は、電圧増幅率がＧａｉｎ１のときの画素出力線１６の電位変化量ΔＶ１に対するＡＤ変換結果（ｂ－ａ）の変化量と同じになる。このとき、ＡＤ変換値の最大値は、８１９２ＬＳＢとなる。

図８は、ＡＤ変換結果（ｂ－ａ）とＡＤ変換結果（ｃ－ｄ）とを使用して画像を合成する方法を説明するグラフである。図８に示すように、画素出力線１６の電位変化量ΔＶ１が０Ｖ以上、０．５Ｖ未満の範囲（低輝度領域）では、電圧増幅率Ｇａｉｎ１で増幅した画素信号のＡＤ変換結果（ｂ－ａ）を画像データとして使用する。また、画素出力線１６の電位変化量ΔＶ１が０．５Ｖ以上の範囲（高輝度領域）では、電圧増幅率Ｇａｉｎ２で増幅した画素信号のＡＤ変換結果（ｃ－ｄ）×２を画像データとして使用する。

電圧増幅率Ｇａｉｎ１は電圧増幅率Ｇａｉｎ２よりも高いため、ＡＤ変換結果（ｂ－ａ）は、ＡＤ変換結果（ｃ－ｄ）よりも増幅器３２以降のノイズ量の点で有利である。一方、ＡＤ変換結果（ｃ－ｄ）は、画素出力線１６の電位変化量ΔＶ１が最大となる１．０Ｖのときに４０９６ＬＳＢとなるため、ＡＤ変換結果（ｂ－ａ）よりも入力ダイナミックレンジの点で有利である。したがって、図８のように合成される画像は、Ｓ／Ｎ比を向上しつつダイナミックレンジを拡大した画像となる。

一方、ＮＡＤ期間ＴＮ１とＮＡＤ期間ＴＮ２、並びに、ＳＡＤ期間ＴＳ１とＳＡＤ期間ＴＳ２は、各々同じ処理時間を要するため、１画素のＡＤ変換期間Ｔ２は、図４を用いて説明した１画素のＡＤ変換期間Ｔ１と比較して処理時間が２倍となる。そのため、図５の駆動例では読み出し時間が長くなり、フレームレートが低下する。

異なる電圧増幅率で得られる２つのＡＤ変換結果を用いてダイナミックレンジを拡大した画像を取得するための別の方法としては、増幅器３２以降の信号処理回路を２つ以上設け、同一画素信号をこれら信号処理回路において同時に処理することが考えられる。この構成例によれば、読み出し時間を短縮することはできるが、２つ以上の信号処理回路の誤差、例えば増幅器３２の電圧増幅率の誤差や動作点の誤差に起因するオフセットにより画質が劣化することがある。また、回路規模が大きくなり、チップサイズや電源の電流許容量の観点で不利になることがある。

図９は、図６乃至図８において説明したデジタル信号処理における画素信号のＳ／Ｎ比を説明する図である。図９において、横軸は画素１２への入射光量を示し、縦軸は入射光に応じて光電変換された信号レベル（画素出力信号）及び光ショットノイズを対数軸で示している。図９中、実線は、入射光量と画素出力信号との関係を示している。破線は、入射光量と光ショットノイズとの関係を示している。点線は、画素系ノイズ（増幅器３２に起因するノイズを含む。ＡＤ変換に起因するノイズは含まない）を示している。

画素系ノイズが０．２ｍＶであると仮定すると、信号レベル１．０Ｖと画素系ノイズ０．２ｍＶとの比として表されるＳ／Ｎ比は７４ｄＢとなる。量子化ビット誤差を考慮すると、このＳ／Ｎ比をカバーして画素信号をＡＤ変換するためには、ＡＤ変換には１２ビットよりも高い分解能が必要である。

次に、画素信号と光ショットノイズとの関係について説明する。ここでは、信号レベルが１．０Ｖのときの光電荷の数Ｎが１００００個であるものと仮定する。光ショットノイズのノイズ量は、一般に√Ｎとして表される。画素信号の大振幅信号レベルが１．０Ｖのとき、１００００個の光電荷に対し、光ショットノイズは１００個であり、そのときのＳ／Ｎ比は４０ｄＢである。また、小振幅信号レベルを仮に１０ｍＶとした場合、そのときのＳ／Ｎ比は２０ｄＢである。つまり、信号レベルのどの点においても、４０ｄＢ強のＳＮ比を確保する分解能であればよいことが分かる。

図９には、８ビットから１２ビットまでのＡＤ変換における分解能を一点鎖線で示している。図９に示されるように、光量によっては、光ショットノイズ及び量子化誤差を考慮しつつ、ＡＤ変換の分解能を低く設定することができる。図６乃至図８を用いて説明したデジタル信号処理では、電圧増幅率Ｇａｉｎ２（＝１）で増幅した画素信号のＡＤ変換値に２倍のデジタルゲインをかけることで、分解能は半分の１１ビット相当になる。図９を用いて説明したように、画素出力線１６の電位変化量ΔＶ１が０．５Ｖ以上の範囲では、分解能が１１ビットになっても画質への影響はない。

図１０は、図５の駆動例に対して読み出しの高速化を図った場合の駆動方法を示すタイミング図である。図１０には、増幅器３２における電圧増幅率、制御信号ＰＲＥＳ，ＰＴＸ，ＰＳＥＬ、スイッチＳ０，Ｓ１，Ｓ２，Ｓ３の制御信号、増幅器３２の出力信号、ランプ信号、比較器４４の出力信号及びカウント信号の時間的変化を示している。

本駆動例では、ＳＡＤ期間ＴＳ３及びＮＡＤ期間ＴＮ３において、参照信号生成部４６で生成される参照信号の時間に対する変化率を２倍にしている。これにより、図５のＳＡＤ変換期間ＴＳ２の１／２の時間で画素出力線１６の電位変化量ΔＶ１の最大値（１．０Ｖ）を比較することができる。

図１０では、ＳＡＤ期間ＴＳ２を１／２の時間に短縮した期間をＳＡＤ期間ＴＳ３、ＮＡＤ期間ＴＮ２を１／２の時間に短縮した期間をＮＡＤ期間ＴＮ３としている。このようにしてＳＡＤ期間ＴＳ３及びＮＡＤ期間ＴＮ３を短縮することにより、１画素のＡＤ変換期間Ｔ３は、図５における１画素のＡＤ変換期間Ｔ２の３／４に短縮することができる。図１０の駆動例では、ＳＡＤ期間ＴＳ３においてカウント値ｅがメモリ５２に保持され、ＮＡＤ期間ＴＮ３においてカウント値ｆがメモリ５２に保持される。

図１１乃至図１３は、図１０の駆動例で得られたＡＤ変換値に対するデジタル信号処理の一例を説明するグラフである。

図１１は、デジタル信号処理部７０における減算処理後の結果を示している。図１１において、横軸は画素出力線１６の信号振幅（電位変化量ΔＶ１）を示し、縦軸はＳＡＤ期間に得られたＡＤ変換値からＮＡＤ期間に得られたＡＤ変換値を減算した結果を示している。ここでは、図６の場合と同様、電圧増幅率Ｇａｉｎ１がＣ０／Ｃ１＝２であり、電圧増幅率Ｇａｉｎ２がＣ０／（Ｃ１＋Ｃ２＋Ｃ３）＝１であるものとする。

図１１中、実線は、電圧増幅率Ｇａｉｎ１に対応する信号を示しており、画素出力線１６の電位変化量ΔＶ１が０．５Ｖのとき、増幅器３２の電位変化量ΔＶ２が１．０Ｖとなり、ＡＤ変換結果（ｂ－ａ）は４０９６ＬＳＢになる。破線は、電圧増幅率Ｇａｉｎ２に対応する信号を示している。前述のように、増幅器３２の電圧増幅率がＧａｉｎ２（＝１）の場合、参照信号が時間に対して２倍の変化量を有するため、ＡＤ変換に要する時間は１／２になる。つまり、画素出力線１６の電位変化量ΔＶ１が１．０Ｖのとき、ＡＤ変換結果（ｅ－ｆ）は２０４８ＬＳＢになる。つまり、電圧増幅率がＧａｉｎ１（＝２）の場合のＡＤ変換結果の変化量は、電圧増幅率がＧａｉｎ２（＝１）の場合のＡＤ変換結果の変化量の４倍となる。

図１２は、ＡＤ変換結果（ｅ－ｆ）に対して４倍のデジタルゲイン（＝（ｅ－ｆ）×４）をかけた場合の結果を示すグラフである。電圧増幅率がＧａｉｎ２（＝１）、画素出力線１６の電位変化量ΔＶ１が０．５Ｖのとき、ＡＤ変換結果（ｅ－ｆ）に対して４倍のデジタルゲインをかけた値（＝（ｅ－ｆ）×４）は４０９６ＬＳＢになる。つまり、このときの画素出力線１６の電位変化量ΔＶ１に対するＡＤ変換結果の変化量は、電圧増幅率がＧａｉｎ１のときの画素出力線１６の電位変化量ΔＶ１に対するＡＤ変換結果（ｂ－ａ）の変化量と同じになる。このとき、ＡＤ変換値の最大値は、８１９２ＬＳＢとなる。

図１３は、ＡＤ変換結果（ｂ－ａ）とＡＤ変換結果（ｅ－ｆ）とを使用して画像を合成する方法を説明するグラフである。図１３に示すように、画素出力線１６の電位変化量ΔＶ１が０Ｖ以上、０．５Ｖ未満の範囲（低輝度領域）では、電圧増幅率がＧａｉｎ１のＡＤ変換結果（ｂ－ａ）を画像データとして使用する。また、画素出力線１６の電位変化量ΔＶ１が０．５Ｖ以上の範囲（高輝度領域）では、電圧増幅率がＧａｉｎ２のＡＤ変換結果（ｅ－ｆ）×４を画像データとして使用する。

図１０の駆動例では、ＳＡＤ期間ＴＳ３及びＮＡＤ期間ＴＮ３の比較動作において参照信号を時間に対して２倍の変化量にしているため、分解能は１／２になる。また、デジタルゲインを４倍にすることで、分解能は１／４になる。そのため、図１３の高輝度領域における分解能は１／８になるが、図９を用いて説明したように、画素出力線１６の電位変化量が０．５Ｖ以上の高輝度領域では光ショットノイズが大きいため、分解能が１／８になっても画質に影響しない。すなわち、図１０の駆動例においても、Ｓ／Ｎ比を向上しつつ、ダイナミックレンジを拡大した画像を得ることができる。また、電圧増幅率がＧａｉｎ２（＝１）のＳＡＤ期間ＴＳ３及びＮＡＤ期間ＴＮ３の長さを１／２にすることができるため、読み出し時間は図５の駆動例に比較して短くなり、フレームレートの低下を抑えることができる。

なお、図１０の駆動例ではダイナミックレンジを拡大した画像を取得する観点から同一の画素信号に対して電圧増幅率Ｇａｉｎ１で増幅した信号と電圧増幅率Ｇａｉｎ２で増幅した信号とを取得しているが、同じ電圧増幅率で複数回、信号を取得してもよい。

図１４は、図５の駆動例に対して読み出しの高速化を図った場合の別の駆動方法を示すタイミング図である。図１４には、増幅器３２における電圧増幅率、制御信号ＰＲＥＳ，ＰＴＸ，ＰＳＥＬ、スイッチＳ０，Ｓ１，Ｓ２，Ｓ３の制御信号、増幅器３２の出力信号、ランプ信号、比較器４４の出力信号及びカウント信号の時間的変化を示している。本駆動例では、図１０の駆動例におけるＮＡＤ期間ＴＮ３を省略している。

図１０の駆動例におけるＮＡＤ期間ＴＮ３で得られるＡＤ変換値ｆは、ＳＡＤ期間ＴＳ３で得られるＡＤ変換値ｅから減算し、オフセットや固定のパターンノイズを減算するために用いられる。一方、本駆動例では、ＮＡＤ期間ＴＮ３を省略するため、ＡＤ変換値ｆは取得しない。ここで、図１０のＮＡＤ期間ＴＮ３で得られるＡＤ変換値ｆは、ＮＡＤ期間ＴＮ１で得られるＡＤ変換値ａに対して、一部のノイズ成分を除き、概ねＧａｉｎ２／Ｇａｉｎ１の関係になる。

図１３を用いて説明したように、画素出力線１６の電位変化量が０．５Ｖ以上の範囲では、電圧増幅率がＧａｉｎ２のときのＡＤ変換値（ｅ－ｆ）×４のデータが画像として使用される。この範囲では、光ショットノイズのレベルが大きく、図１０のＮＡＤ期間ＴＮ３に得られるＡＤ変換値ｆをＡＤ変換値ａ×Ｇａｉｎ２／Ｇａｉｎ１に置き換えても画質に影響しないことがある。そこで、図１４の駆動例では、デジタル信号処理部７０においてＡＤ変換値ａ×Ｇａｉｎ２／Ｇａｉｎ１を演算し、ＡＤ変換値ｅから減算する処理がなされる。図１４の駆動例では、１画素のＡＤ変換期間Ｔ４を、図１０の駆動例における１画素のＡＤ変換期間Ｔ３と比較して更に短縮することができる。

なお、図８及び図１３を用いて説明したように、ある輝度（画素出力線１６の電位変化量）を境として異なる電圧増幅率のＡＤ変換結果を使用する場合、同一の信号処理経路であっても電圧増幅率の誤差などが生じ得る。これは、低輝度領域と高輝度領域との境目のオフセットや低輝度領域と高輝度領域とのリニアリティの誤差に起因するものであり、画質に影響する場合がある。このような場合、画素出力線１６の電位変化量が０．５Ｖ未満の範囲において異なる電圧増幅率のＡＤ変換値を取得し、これらの信号を処理してオフセットやリニアリティの補正値を算出することで、画像を補正することができる。

例えば、異なる電圧増幅率で得たＡＤ変換値を減算処理することによってオフセットを算出して補正処理をする。或いは、異なる電圧増幅率で得たＡＤ変換値を平均化して画像データとしてもよい。また、複数の光電変換素子により生成された信号を処理し、位相差を検出するような構成の光電変換装置においても、画素出力線１６の電位変化量が０．５Ｖ未満の範囲において異なる電圧増幅率で得たＡＤ変換値を用いてもよい。例えば、複数の光電変換素子により生成された信号に対して異なる電圧増幅率で得たＡＤ変換値を、いずれか選択して処理する或いは平均処理をすることにより、好適な処理結果（位相差検出信号）を得ることができる場合がある。

また、本実施形態の駆動例のように、複数のＡＤ変換結果のうち、画素信号のレベルに応じてＡＤ変換結果を選択し、画像信号として使用する場合、メモリ部５０から水平転送するデータ量やデジタル信号処理部７０の信号処理データ量を調整してもよい。

例えば、図５の駆動例におけるＳＡＤ期間ＴＳ２及びＮＡＤ期間ＴＮ２に得られるＡＤ変換結果（ｃ－ｄ）は、２０４８ＬＳＢ未満のデータは使用されない。そのため、必要な分解能に応じて下位側の数ビットはメモリ部５０から水平転送しなくてもよい。或いは、デジタル信号処理部７０における信号処理時に、下位側の数ビットを無効にしてもよい。

一方、図１０の駆動例におけるＳＡＤ期間ＴＳ３及びＮＡＤ期間ＴＮ３に得られるＡＤ変換結果（ｅ－ｆ）については、２０４８ＬＳＢ以上のデータは使用されないため、最上位のビットはメモリ部５０から水平転送しなくてもよい。或いは、デジタル信号処理部７０の信号処理時に無効としてもよい。本実施形態の駆動例では、分解能や必要なＡＤ変換値のレンジに応じて水平転送や信号処理のデータ量を減らすことで、消費電力を低減することができる。

また、図７や図１２を用いて説明したように、デジタル信号処理部７０でデジタルゲイン処理をした場合、ＡＤ変換値のビット幅が増加する。この場合、出力部８０の動作周波数を増加することで読み出し速度の低下を抑えることができる。或いは、デジタル信号処理部７０で各種信号処理後のデータを圧縮した後、出力部８０に出力する構成としてもよい。

本実施形態で説明した複数の電圧増幅率の設定値や電圧増幅率の比率、ＡＤ変換動作の分解能、画素の電荷－電圧の変換比率、光ショットノイズ、画素系ノイズの数値は例示であり、図９を用いて説明したＳ／Ｎ比の考え方に則り適宜設定を変更することができる。

このように、本実施形態においては、複数の異なる電圧増幅率で増幅した画素信号をＡＤ変換する構成において、一部の電圧増幅率で増幅した画素信号のＡＤ変換期間を短縮するように構成している。したがって、本実施形態によれば、フレームレートの低減を抑えつつ、Ｓ／Ｎ比の高いダイナミックレンジを拡大した画像を得ることができる。

［第２実施形態］
本発明の第２実施形態による光電変換装置の駆動方法について、図１５を用いて説明する。第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態では、第１実施形態において説明した光電変換装置の他の駆動方法を説明する。図１５は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。図１５には、増幅器３２における電圧増幅率、制御信号ＰＲＥＳ，ＰＴＸ，ＰＳＥＬ、スイッチＳ０，Ｓ１，Ｓ２，Ｓ３の制御信号、増幅器３２の出力信号、ランプ信号、比較器４４の出力信号及びカウント信号の時間的変化を示している。

本実施形態の駆動方法では、電圧増幅率Ｇａｉｎ２で増幅された画素信号に対するＡＤ変換期間においてカウンタ部５４で生成されるカウント信号の周波数が、図１０に示す第１実施形態による光電変換装置の駆動方法の場合よりも高い周波数に設定されている。具体的には、本実施形態では、ＳＡＤ期間ＴＳ２及びＮＡＤ期間ＴＮ２におけるカウント信号の周波数が、図１０の駆動例の場合の２倍の周波数に設定されている。なお、本明細書において、カウンタの周波数及びカウント信号の周波数とは、カウント信号が示すカウント値が遷移する周波数である。

本実施形態の駆動方法では、図１０に示す駆動方法の場合と同様、ＳＡＤ期間ＴＳ２及びＮＡＤ期間ＴＮ２における参照信号の時間に対する変換量を、ＮＡＤ期間ＴＮ１及びＳＡＤ期間ＴＳ１における参照信号の時間に対する変換量の２倍に設定している。参照信号の時間に対する変換量を２倍に設定すると、ＡＤ変換期間は短縮できるが、ＡＤ変換の解像度は１／２に低下する。しかしながら、本実施形態ではカウンタの周波数を２倍に設定しているため、参照信号の時間に対する変換量を２倍に設定した場合でも、画素出力線１６の電位変化量に対して図５の駆動例の場合と同様のＡＤ変換結果を得ることができる。

カウンタ部５４の構成例としては、ＰＬＬ（Phase Locked Loop）回路とＰＬＬ回路から出力されるクロックで駆動するカウンタ回路とを含む構成が挙げられる。このような構成の場合、ＰＬＬ回路の出力クロックの逓倍数を切り替えることでカウンタの周波数を変更することができる。或いは、生成するクロックの周波数が互いに異なる複数のＰＬＬ回路を設け、カウンタ回路に入力するクロックを切り替える構成としてもよい。このように構成することで、逓倍数の切り替えに伴う安定時間を確保する必要がなくなり、処理時間を短縮することができる。

本実施形態では、このような構成を用い、ＳＡＤ期間ＴＳ２ではカウント値ｇを取得してメモリ５２に保持し、ＮＡＤ期間ＴＮ２ではカウント値ｈを取得してメモリ５２に保持する。このように取得したカウント値ｇ，ｈは、ノイズの影響がなければ図５の駆動例において得られるカウント値ｃ，ｄと等価になる。

図１０の駆動例では、参照信号の時間に対する変化量を増加したことに伴い、高輝度領域のＡＤ変換結果の分解能が低下する。例えば、電圧増幅率Ｇａｉｎ１（＝４）と電圧増幅率Ｇａｉｎ２（＝１）のように電圧増幅率の比率が大きい場合を想定する。この場合、電圧増幅率Ｇａｉｎ２で増幅した画素信号のＡＤ変換値が画像として使用される範囲は、画素出力線１６の電位変化量が０．２５Ｖ以上の範囲となり、低輝度側にシフトする。つまり、図９を用いて説明した光ショットノイズが小さい領域にシフトするので、ＡＤ変換の分解能の低下を抑える必要がある。一方、カウント信号が高周波数になると、例えば比較動作において電源ノイズやクロックジッタの影響が現れ、画質に影響を与えることがある。そのため、光ショットノイズが小さい低輝度領域ではカウント信号の周波数は低めに設定し、光ショットノイズの大きい高輝度領域でカウント信号の周波数を上げることが望ましい場合がある。

このように、本実施形態によれば、ＡＤ変換の分解能及びフレームレートの低減を抑えつつ、Ｓ／Ｎ比の高いダイナミックレンジを拡大した画像を得ることができる。

［第３実施形態］
本発明の第３実施形態による光電変換装置の駆動方法について、図１６乃至図１８を用いて説明する。図１６は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。図１７及び図１８は、ＡＤ変換値に対するデジタル信号処理の一例を説明するグラフである。第１及び第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態では、第１実施形態において説明した光電変換装置の他の駆動方法を説明する。図１６には、増幅器３２における電圧増幅率、制御信号ＰＲＥＳ，ＰＴＸ，ＰＳＥＬ、スイッチＳ０，Ｓ１，Ｓ２，Ｓ３の制御信号、増幅器３２の出力信号、ランプ信号、比較器４４の出力信号及びカウント信号の時間的変化を示している。

本実施形態の駆動方法では、図１４の駆動例に対し、電圧増幅率Ｇａｉｎ３で増幅した画素信号のＡＤ変換を行う期間（ＳＡＤ期間ＴＳ３）を追加している。本実施形態では、電圧増幅率Ｇａｉｎ１がＣ０／Ｃ１＝４であり、電圧増幅率Ｇａｉｎ２がＣ０／（Ｃ１＋Ｃ２）＝２であり、電圧増幅率Ｇａｉｎ３がＣ０／（Ｃ１＋Ｃ２＋Ｃ３）＝１である場合を例にして説明する。

また、各電圧増幅率に対応して、電圧増幅率Ｇａｉｎ１で増幅した画素信号のＡＤ変換期間をＮＡＤ期間ＴＮ１及びＳＡＤ期間ＴＳ１としている。また、電圧増幅率Ｇａｉｎ２で増幅した画素信号のＡＤ変換期間をＳＡＤ期間ＴＳ２、電圧増幅率Ｇａｉｎ３で増幅した画素信号のＡＤ変換期間をＳＡＤ期間ＴＳ３としている。ＳＡＤ期間ＴＳ２及びＳＡＤ期間ＴＳ３における参照信号の時間に対する変化量は、ＳＡＤ期間ＴＳ１における参照信号の時間に対する変化量の２倍に設定している。また、各ＡＤ変換期間では、図１６に示すように、カウント値ｉ，ｊ，ｋ，ｌがメモリ５２に保持される。

図１７には、電圧増幅率Ｇａｉｎ１で増幅した画素信号のＡＤ変換結果を実線で、電圧増幅率Ｇａｉｎ２で増幅した画素信号のＡＤ変換結果を一点鎖線で、電圧増幅率Ｇａｉｎ３で増幅した画素信号のＡＤ変換結果を破線で、それぞれ示している。

図１８は、各電圧増幅率で増幅した画素信号のＡＤ変換結果に所定のデジタルゲインをかけ、画像として合成する方法を説明するグラフである。電圧増幅率Ｇａｉｎ２で増幅した画素信号のＡＤ変換結果は、４倍のデジタルゲインをかけることで電圧増幅率Ｇａｉｎ１の場合の傾きと同じになる。電圧増幅率Ｇａｉｎ３で増幅した画素信号のＡＤ変換結果は、８倍のデジタルゲインをかけることで電圧増幅率Ｇａｉｎ１の場合の傾きと同じになる。

画素出力線１６の電位変化量が０．２５Ｖ未満の領域では、電圧増幅率Ｇａｉｎ１で増幅した画素信号のＡＤ変換結果を画像信号とする。画素出力線１６の電位変化量が０．２５Ｖ以上、０．５Ｖ未満の領域では、電圧増幅率Ｇａｉｎ２で増幅した画素信号のＡＤ変換結果を画像信号とする。画素出力線１６の電位変化量が０．５Ｖ以上の領域では、電圧増幅率Ｇａｉｎ３で増幅した画素信号のＡＤ変換結果を画像信号とする。なお、電圧増幅率Ｇａｉｎ２及び電圧増幅率Ｇａｉｎ３で増幅した画素信号のＡＤ変換結果は、ＮＡＤ期間ＴＮ１において得られるＡＤ変換値ｉに対し、各々の電圧増幅率の比を乗算し、ＡＤ変換値ｋ，ｌから減算することにより得ることができる。

Ｓ／Ｎ比の向上のため、低輝度側の電圧増幅率を高くし、異なる電圧増幅率の間で比率が大きくなると、高輝度側のＡＤ変換値の分解能を下げられなくなってくる。そこで、本実施形態では、３種類の電圧増幅率Ｇａｉｎ１，Ｇａｉｎ２，Ｇａｉｎ３を設定し、各輝度に最適な電圧増幅率と分解能を設定できるようにしている。本実施形態では３種類の電圧増幅率Ｇａｉｎ１，Ｇａｉｎ２，Ｇａｉｎ３を設定しているが、電圧増幅率の設定値は３種類に限定されるものではなく、４種類以上であってもよい。

なお、ＳＡＤ期間ＴＳ２，ＴＳ３については、参照信号の時間に対する変化量やカウンタの周波数を調整することも可能である。例えば、ＳＡＤ期間ＴＳ２の期間においてカウンタの周波数を２倍とし、ＳＡＤ期間ＴＳ３の期間において参照信号の時間に対する変化量を更に２倍且つカウンタの周波数を２倍に設定する。このように設定することで、分解能とＡＤ変換期間とを最適化することができる。

このように、本実施形態によれば、フレームレートの低下を抑制しつつ、Ｓ／Ｎ比を更に向上することができる。

［第４実施形態］
本発明の第４実施形態による光電変換装置の駆動方法について、図１９乃至図２１を用いて説明する。図１９は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。図２０及び図２１は、ＡＤ変換値に対するデジタル信号処理の一例を説明するグラフである。第１乃至第３実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態では、第１実施形態において説明した光電変換装置の他の駆動方法を説明する。図１９には、増幅器３２における電圧増幅率、制御信号ＰＲＥＳ，ＰＴＸ，ＰＳＥＬ、スイッチＳ０，Ｓ１，Ｓ２，Ｓ３の制御信号、増幅器３２の出力信号、ランプ信号、比較器４４の出力信号及びカウント信号の時間的変化を示している。

本実施形態の駆動方法は、第１実施形態の駆動例に対して更なる高速化を図るためにＡＤ変換の構成を変えたものである。具体的には、図１４の駆動例におけるＳＡＤ期間ＴＳ１に換えて、ＳＡＤ期間ＴＳ４を実行する。また、ＳＡＤ期間ＴＳ４の前に、判定期間ＴＪを追加している。増幅器３２における電圧増幅率は、第１実施形態の場合と同様、電圧増幅率Ｇａｉｎ１が２であり、電圧増幅率Ｇａｉｎ２が１である場合を例にして説明する。

ＳＡＤ期間ＴＳ４では、２種類の傾きの参照信号を用いてＡＤ変換を行う。ここでは、この２種類の参照信号をランプ信号Ｈ及びランプ信号Ｌとし、ランプ信号Ｈの傾きはランプ信号Ｌの傾きの２倍であるものとする。ランプ信号Ｌの傾きは、図１４の駆動例のＳＡＤ期間ＴＳ１における参照信号の傾きと同じである。

判定期間ＴＪでは、増幅器３２の出力のレベルとランプ信号Ｌの最大値のレベルＶＬとを比較する。増幅器３２の出力レベルがレベルＶＬよりも小さい場合、ランプ信号Ｌを用いてＳＡＤ期間ＴＳ４の比較動作を行う。一方、増幅器３２の出力レベルがレベルＶＬよりも大きい場合、ランプ信号Ｈを用いてＳＡＤ期間ＴＳ４の比較動作を行う。つまり、画素出力線１６の電位変化量が０．２５Ｖ未満の場合にはランプ信号Ｌを用いて１２ビットの分解能でＡＤ変換を行い、画素出力線１６の電位変化量が０．２５Ｖ以上の場合にはランプ信号Ｈを用いて１１ビットの分解能でＡＤ変換を行う。

ランプ信号Ｈを用いて変換されたＡＤ変換値は、デジタル信号処理部７０において２倍のデジタルゲインをかけ、ランプ信号Ｌを用いてＡＤ変換した結果と合成する。図９を用いて説明したように、画素出力線１６の電位変化量が０．２５Ｖ以上の場合には、分解能が１０ビットであっても光ショットノイズを考慮すると画質への影響は小さい。したがって、図１４の駆動例におけるＳＡＤ期間ＴＳ１は、１／２の時間のＳＡＤ期間ＴＳ４に変更することができる。一方、ＳＡＤ期間ＴＳ２では、図１４の駆動例の場合と同じく、ランプ信号Ｈと同じ傾きの参照信号を用いてＡＤ変換を行う。

電圧増幅率Ｇａｉｎ１で増幅した画素信号に対しては、ランプ信号Ｌ又はランプ信号Ｈを用いて比較動作を行う。具体的には、画素出力線１６の電位変化量が０．２５Ｖ未満の場合にはランプ信号Ｌを用いて比較動作を行う。また、画素出力線１６の電位変化量が０．２５Ｖ以上の場合にはランプ信号Ｈを用いて比較動作を行い、これにより得たＡＤ変換値に対して２倍のデジタルゲインをかける。これにより、電圧増幅率Ｇａｉｎ１で増幅した画素信号に対するＡＤ変換結果が得られる。

図２０には、電圧増幅率Ｇａｉｎ１で増幅した画素信号のランプ信号Ｌを用いたＡＤ変換結果を実線で示し、電圧増幅率Ｇａｉｎ１で増幅した画素信号のランプ信号Ｈを用いたＡＤ変換結果を一点鎖線で示している。また、電圧増幅率Ｇａｉｎ２で増幅した画素信号のＡＤ変換結果を破線で示している。

図２１は、各電圧増幅率で増幅した画素信号のＡＤ変換結果にデジタルゲインをかけ、画像として合成する方法を説明するグラフである。電圧増幅率Ｇａｉｎ２で増幅した画素信号のＡＤ変換結果は、図１１の場合と同様、４倍のデジタルゲインをかけることで電圧増幅率Ｇａｉｎ１の場合の傾きと同じになる。

なお、電圧増幅率Ｇａｉｎ２で増幅した画素信号の比較動作時に、電圧増幅率Ｇａｉｎ１で増幅した画素信号の比較動作時と同様、参照信号の傾きを変えるように構成してもよい。また、電圧増幅率とランプ信号の傾きをノイズ及び必要な分解能に応じて最適に設定してもよい。

このように、本実施形態においては、参照信号の傾きを画素出力線１６及び増幅器３２の出力レベルに応じて切り替えるように構成している。したがって、本実施形態によれば、Ｓ／Ｎ比を向上しつつ、読み出し時間を短縮し、フレームレートの低下を更に抑制することができる。

［第５実施形態］
本発明の第５実施形態による光電変換装置及びその駆動方法について、図２２及び図２３を用いて説明する。図２２は、本実施形態による光電変換装置における信号処理内容を説明する図である。図２３は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。第１乃至第４実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による光電変換装置は、信号処理の時間や各信号処理を調整できるように構成されている。すなわち、本実施形態による光電変換装置は、例えば図２２に示すように、信号処理（Ａ）～信号処理（Ｄ）を選択して実行できるように構成されている。

信号処理（Ａ）は、第１実施形態において図１０を用いて説明した信号処理を表している。図１０の駆動例では、電圧増幅率Ｇａｉｎ１で増幅した画素信号のＳＡＤ期間ＴＳ１におけるＡＤ変換の結果によらず、電圧増幅率Ｇａｉｎ２で増幅した画素信号のＳＡＤ期間ＴＳ２における比較動作を行う駆動例になっている。図１１乃至図１３を用いて説明したように、画素出力線１６の電位変化量が０．５Ｖ未満の場合には、電圧増幅率Ｇａｉｎ１で増幅した画素信号のＡＤ変換結果が画像に使用されるので、必ずしも電圧増幅率Ｇａｉｎ２の比較動作を行う必要はない。

信号処理（Ｂ）は、電圧増幅率Ｇａｉｎ１で増幅した画素信号のＡＤ変換結果が４０９６ＬＳＢを超えない場合、電圧増幅率Ｇａｉｎ２で増幅した画素信号の比較動作をせず、増幅器３２や比較器４４を省電力状態に制御した場合の信号処理例である。なお、省電力状態とは、増幅器３２や比較器４４の駆動電流を遮断し或いは減らした状態である。

信号処理（Ｃ）は、電圧増幅率Ｇａｉｎ１で増幅した画素信号の比較動作を行わず、画素信号を保持した状態又は省電力状態とし、電圧増幅率Ｇａｉｎ２で増幅した画素信号の比較動作のみを行う信号処理例である。信号処理（Ｃ）は、例えば図２３に示すように、第４実施形態で説明した判定期間ＴＪにおいて、増幅器３２の出力のレベルとランプ信号Ｈの最大値のレベルＶＨとの比較を行うことで実現することができる。すなわち、増幅器３２の出力レベルとレベルＶＨとを比較した結果、画素出力線１６の電位変化量が０．５Ｖ以上であると判定された場合には、電圧増幅率Ｇａｉｎ２で増幅した画素信号に対してのみ比較動作を行うように制御すればよい。

信号処理（Ｄ）は、別の信号処理例である。例えば電圧増幅率Ｇａｉｎ１が電圧増幅率Ｇａｉｎ２よりも小さい場合、ＳＡＤ期間ＴＳ１のＡＤ変換結果にＧａｉｎ２／Ｇａｉｎ１をかけることで、電圧増幅率Ｇａｉｎ２のＡＤ変換結果を予測することができる。例えば、ＳＡＤ期間ＴＳ１のＡＤ変換結果に基づいてＳＡＤ期間を短縮したＳＡＤ期間ＴＳ３を実行し、その後、信号処理（Ｂ）同様、各ブロックを省電力状態に制御する。ＡＤ変換結果はカウント値により得られるので、複数のメモリ５２のうち、特定の上位ビットに格納されているデータから画素出力線１６の振幅を検出することができる。

このように、本実施形態においては、異なる電圧増幅率のＡＤ変換期間の結果や判定手段に基づいて画素信号の振幅を検出し、信号処理時間及び各処理を制御する。したがって、本実施形態によれば、電力の低減やＡＤ変換に伴う他の画素信号へのノイズなどのクロストークの影響を低減することができる。

［第６実施形態］
本発明の第６実施形態による光電変換装置及びその駆動方法について、図２４乃至図２６を用いて説明する。図２４及び図２５は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。図２６は、実施形態による光電変換装置における信号処理の内容を説明する図である。第１乃至第５実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態では、第１実施形態において説明した光電変換装置の他の駆動方法を説明する。図２４には、増幅器３２における電圧増幅率、制御信号ＰＲＥＳ，ＰＴＸ，ＰＳＥＬ、スイッチＳ０，Ｓ１，Ｓ２，Ｓ３の制御信号、増幅器３２の出力信号、ランプ信号及び比較器４４の出力信号の時間的変化を示している。本実施形態の駆動方法は、ＳＡＤ期間ＴＳ２の比較動作時に電圧増幅率を切り替え可能に構成としたものである。

第１実施形態において図１０及び図１４を用いて説明した駆動例では、電圧増幅率Ｇａｉｎ１が２の場合に画素出力線１６の電位変化量が０．５Ｖを超えると、ＳＡＤ期間ＴＳ１においてＡＤ変換の入力ダイナミックレンジを超える。この場合、電圧増幅率Ｇａｉｎ２（＝１）で増幅した画素信号の比較動作を行うＳＡＤ期間ＴＳ２におけるＡＤ変換結果が画像信号として有効になる。

一方、ＳＡＤ期間ＴＳ１において画素出力線１６の電位変化量が０．５Ｖ未満の場合、第５実施形態において説明したように、電圧増幅率Ｇａｉｎ１（＝２）で増幅した画素信号の比較動作を行うＳＡＤ期間ＴＳ１のＡＤ変換結果が画像信号として有効になる。そのため、ＳＡＤ期間ＴＳ２の比較動作は不要となる。

なお、ＮＡＤ期間ＴＮ１のＡＤ変換値を仮に１００ＬＳＢとすると、ＳＡＤ期間ＴＳ１ではＡＤ変換結果のフルスケールを４０９６ＬＳＢとするため、１００ＬＳＢ＋４０９６ＬＳＢにクリップされるように構成する。例えば、カウント信号及び参照信号の傾きを調整することにより、このように構成することが可能である。

本実施形態では、ＳＡＤ期間ＴＳ１のＡＤ変換結果がフルスケールの４０９６ＬＳＢ＋１００ＬＳＢを超えない場合、ＳＡＤ期間ＴＳ２における電圧増幅率Ｇａｉｎ２を可変とする。

図２４の駆動例では、ＳＡＤ期間ＴＳ１のＡＤ変換結果がフルスケールの４０９６ＬＳＢ＋１００ＬＳＢを超えない場合、ＳＡＤ期間ＴＳ２において電圧増幅率Ｇａｉｎ１で駆動するようにしている。図２４では、ＳＡＤ期間ＴＳ２における増幅器出力及びや比較器出力について、電圧増幅率がＧａｉｎ１の場合を破線で示し、電圧増幅率がＧａｉｎ２の場合を実線で示している。

ＳＡＤ期間ＴＳ１，ＴＳ２ともに同一の電圧増幅率Ｇａｉｎ１でＡＤ変換を行った結果は相関のある２信号となり、二乗平均処理をすることによりＡＤ変換結果のノイズ成分を低減することができる。例えば、第２実施形態において説明したようにカウンタの周波数を調整した同一の分解能のＡＤ変換結果であれば、ノイズ成分を１／√２に低減することができる。

図２５は、図２４を用いて説明した駆動例のＳＡＤ期間ＴＳ２の期間中に複数回の比較動作を行う駆動例である。図２５には、増幅器３２における電圧増幅率、制御信号ＰＲＥＳ，ＰＴＸ，ＰＳＥＬ、スイッチＳ０，Ｓ１，Ｓ２，Ｓ３の制御信号、増幅器３２の出力信号、ランプ信号及び比較器４４の出力信号の時間的変化を示している。図２５ではＳＡＤ期間ＴＳ２の期間中に２回の比較動作を行っているが、比較動作を行う回数は２回に限定されるものではない。

ＳＡＤ期間ＴＳ２における比較動作は、ＳＡＤ期間ＴＳ１のＡＤ変換結果に基づいて決定することができる。例えば、ＳＡＤ期間ＴＳ１のＡＤ変換結果がフルスケールの１／２以下であれば、ＳＡＤ期間ＴＳ２についてもフルスケールをＡＤ変換するのに必要な期間の１／２の期間だけ比較動作をすればよく、比較回数を増やすことができる。比較回数を増やすことで、二乗平均処理によるノイズの低減量を増やすことができる。特に、低輝度であるほど比較回数を増やすことができるため、ノイズ低減量を増やしＳ／Ｎ比を向上することが可能になる。

なお、比較回数が増加すると必要なメモリ５２の数が増加する可能性がある。この場合、例えばフルスケールでメモリ５２が１３ビット使用しているとすると、そのうちの数ビットずつを各比較動作に使用するように構成すればよい。このようにメモリ５２を構成することで、メモリ５２の増加を抑制することができる。

図２６は、第５実施形態において説明した図２２と同様、本実施形態による光電変換装置において実行可能な信号処理の例を模式的に示したものである。

信号処理（Ｅ）は、ＳＡＤ期間ＴＳ２に４回の比較動作を行う駆動例である。信号処理（Ｆ）は、信号処理（Ｅ）の場合と比較して低輝度の場合の例、つまり比較動作の期間が短い例であり、ＳＡＤ期間ＴＳ２期間に４回の比較動作を行った後、省電力状態にする駆動例である。

なお、第１実施形態において説明したように、電圧増幅率や参照信号の傾きは適宜設定することができる。また、画素１２の浮遊拡散部ＦＤの容量値の調整機構を備える構成として、ＡＤ変換結果に基づいて容量値を切り替える構成としてもよい。また、ＳＡＤ期間ＴＳ１のＡＤ変換期間についても、第２実施形態や第４実施形態と組み合わせることで、読み出し時間の短縮が可能である。

このように、本実施形態においては、ＡＤ変換結果に基づいて、他のＡＤ変換期間における電圧増幅率や比較動作の回数を設定する。したがって、本実施形態によれば、Ｓ／Ｎ比を更に向上することができる。

［第７実施形態］
本発明の第７実施形態による撮像システムについて、図２７を用いて説明する。図２７は、本実施形態による撮像システムの概略構成を示すブロック図である。

上記第１乃至第６実施形態で述べた光電変換装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図２７には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図２７に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１乃至第６実施形態のいずれかで説明した光電変換装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。

撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部２０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。撮像装置２０１は、信号処理部２０８で処理されるデジタル信号を生成するＡＤ変換部を備えうる。ＡＤ変換部は、撮像装置２０１の光電変換部が形成された半導体層（半導体基板）に形成されていてもよいし、撮像装置２０１の光電変換部が形成された半導体層とは別の半導体基板に形成されていてもよい。また、信号処理部２０８が撮像装置２０１と同一の半導体基板に形成されていてもよい。

撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。

撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、第１乃至第５実施形態による光電変換装置１００を適用した撮像システムを実現することができる。

［第８実施形態］
本発明の第８実施形態による撮像システム及び移動体について、図２８を用いて説明する。図２８は、本実施形態による撮像システム及び移動体の構成を示す図である。

図２８（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第６実施形態のいずれかに記載の光電変換装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図２８（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［第９実施形態］
本発明の第９実施形態による機器について、図２９を用いて説明する。図２９は、本実施形態による機器の概略構成を示すブロック図である。

図２９は、光電変換装置ＡＰＲを含む機器ＥＱＰを示す模式図である。光電変換装置ＡＰＲは、第１乃至第６実施形態のいずれかの光電変換装置１００の機能を備える。光電変換装置ＡＰＲの全部又は一部が、半導体デバイスＩＣである。本例の光電変換装置ＡＰＲは、例えば、イメージセンサやＡＦ（Auto Focus）センサ、測光センサ、測距センサとして用いることができる。半導体デバイスＩＣは、光電変換部を含む画素回路ＰＸＣが行列状に配列された画素エリアＰＸを有する。半導体デバイスＩＣは画素エリアＰＸの周囲に周辺エリアＰＲを有することができる。周辺エリアＰＲには画素回路以外の回路を配置することができる。

光電変換装置ＡＰＲは、複数の光電変換部が設けられた第１半導体チップと、周辺回路が設けられた第２半導体チップとを積層した構造（チップ積層構造）を有していてもよい。第２半導体チップにおける周辺回路は、ぞれぞれ、第１半導体チップの画素列に対応した列回路とすることができる。また、第２半導体チップにおける周辺回路は、それぞれ、第１半導体チップの画素あるいは画素ブロックに対応したマトリクス回路とすることもできる。第１半導体チップと第２半導体チップとの接続は、貫通電極（ＴＳＶ）、銅等の導電体の直接接合によるチップ間配線、チップ間のマイクロバンプによる接続、ワイヤボンディングによる接続などを採用することができる。

光電変換装置ＡＰＲは、半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。

機器ＥＱＰは、光学装置ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹ及び機械装置ＭＣＨＮのうちの少なくともいずれかを更に備えうる。光学装置ＯＰＴは、光電変換装置としての光電変換装置ＡＰＲに対応するものであり、例えばレンズやシャッター、ミラーである。制御装置ＣＴＲＬは、光電変換装置ＡＰＲを制御するものであり、例えばＡＳＩＣなどの半導体デバイスである。処理装置ＰＲＣＳは、光電変換装置ＡＰＲから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成する。処理装置ＰＲＣＳは、ＣＰＵ（中央処理装置）やＡＳＩＣ（特定用途向け集積回路）などの半導体デバイスである。表示装置ＤＳＰＬは、光電変換装置ＡＰＲで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、光電変換装置ＡＰＲで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、或いは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮは、モーターやエンジン等の可動部あるいは推進部を有する。機器ＥＱＰでは、光電変換装置ＡＰＲから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、光電変換装置ＡＰＲが有する記憶回路部や演算回路部とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えることが好ましい。

図２９に示した機器ＥＱＰは、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器でありうる。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッター動作のために光学装置ＯＰＴの部品を駆動することができる。また、機器ＥＱＰは、車両や船舶、飛行体などの輸送機器（移動体）でありうる。また、機器ＥＱＰは、内視鏡やＣＴスキャナーなどの医療機器でありうる。また、機器ＥＱＰは、内視鏡やＣＴスキャナーなどの医療機器でありうる。

輸送機器における機械装置ＭＣＨＮは移動装置として用いられうる。輸送機器としての機器ＥＱＰは、光電変換装置ＡＰＲを輸送するものや、撮影機能により運転（操縦）の補助及び／又は自動化を行うものに好適である。運転（操縦）の補助及び／又は自動化のための処理装置ＰＲＣＳは、光電変換装置ＡＰＲで得られた情報に基づいて移動装置としての機械装置ＭＣＨＮを操作するための処理を行うことができる。

本実施形態による光電変換装置ＡＰＲは、その設計者、製造者、販売者、購入者及び／又は使用者に、高い価値を提供することができる。そのため、光電変換装置ＡＰＲを機器ＥＱＰに搭載すれば、機器ＥＱＰの価値も高めることができる。よって、機器ＥＱＰの製造、販売を行う上で、本実施形態の光電変換装置ＡＰＲの機器ＥＱＰへの搭載を決定することは、機器ＥＱＰの価値を高める上で有利である。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、図２に示した画素１２の回路構成は一例であり、適宜変更が可能である。例えば、各々の画素１２が２つ以上の光電変換素子を備えていてもよい。また、１つの画素１２の複数の光電変換素子が１つのマイクロレンズを共有する瞳分割画素を構成していてもよい。また、画素１２は、必ずしも選択トランジスタＭ４を有する必要はない。また、浮遊拡散部ＦＤの容量値が切り替え可能に構成されていてもよい。この場合、画素信号の電圧増幅率は、浮遊拡散部ＦＤの容量値によって切り替え可能なソースフォロワ回路の増幅率（ゲインＧｓｆ）と増幅器３２の増幅率との組み合わせによって設定が可能である。

また、上記実施形態では、各列に１本ずつの画素出力線１６を配置したが、各列に２本以上の画素出力線１６を配置してもよい。この場合、各々の画素１２は、各列の画素出力線１６のうちのいずれかに１つに接続されてもよいし、各列の画素出力線１６の数に対応する複数の選択トランジスタを備えていてもよい。

また、図３に示した増幅器３２の回路構成は一例であり、適宜変更が可能である。例えば、図３の構成例では増幅回路３４に並列に３つの帰還容量Ｃ１，Ｃ２，Ｃ３を接続可能に構成しているが、帰還容量の数はこれに限定されるものではない。また、図３の構成例では入力容量Ｃ０を設けているが、入力容量の容量値が切り替え可能に構成されていてもよい。増幅器３２の回路構成は、必要となる電圧増幅率の種類等に応じて適宜変更が可能である。

また、上記第７及び第８実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図２７及び図２８に示した構成に限定されるものではない。

また、上記第９実施形態に示した機器は、本発明の光電変換装置を適用しうる機器の例を示したものであり、本発明の光電変換装置を適用可能な機器は図１４に示した構成に限定されるものではない。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０…画素部
１２…画素
３０…増幅部
３２…増幅器
４０…比較部
４４…比較器
４６…参照信号生成部
５０…メモリ部
５２…メモリ
５４…カウンタ部
６０…水平走査部
７０…デジタル信号処理部
８０…出力部
９０…タイミング生成部
１００…光電変換装置

Claims

光電変換部を有する画素と、
前記画素において生成されるアナログ信号に対してＡＤ変換を行うＡＤ変換部と、
前記ＡＤ変換部を制御する制御部と、を有し、
前記制御部は、前記ＡＤ変換部を制御して、前記画素において生成される同一のアナログ信号に対して複数回のＡＤ変換を行うように構成されており、
前記複数回のＡＤ変換のうちの第１ＡＤ変換期間の長さと、前記複数回のＡＤ変換のうちの第２ＡＤ変換期間の長さとが異なっている
ことを特徴とする光電変換装置。
前記ＡＤ変換部は、前記アナログ信号のレベルと、時間の経過とともにレベルが変化する参照信号のレベルとの比較動作を行う比較器を有し、
前記第１ＡＤ変換期間において使用される参照信号の時間に対する変化率と、前記第２ＡＤ変換期間において使用される参照信号の時間に対する変化率と、が異なっている
ことを特徴とする請求項１記載の光電変換装置。
前記ＡＤ変換部は、
前記アナログ信号のレベルと、時間の経過とともにレベルが変化する参照信号のレベルとの比較動作を行う比較器と、
前記比較動作の開始に対応してクロック信号のカウントを開始するカウンタと、を有し、
前記第１ＡＤ変換期間における前記カウンタの周波数と、前記第２ＡＤ変換期間における前記カウンタの周波数と、が異なっている
ことを特徴とする請求項１記載の光電変換装置。
前記第１ＡＤ変換期間において使用される参照信号の時間に対する変化率と、前記第２ＡＤ変換期間において使用される参照信号の時間に対する変化率と、が異なっている
ことを特徴とする請求項３記載の光電変換装置。
前記制御部は、前記複数回のＡＤ変換のうち少なくとも一のＡＤ変換において、前記参照信号の時間に対する変化率を、前記アナログ信号のレベルに応じて設定する
ことを特徴とする請求項２乃至４のいずれか１項に記載の光電変換装置。
前記アナログ信号を増幅する増幅部を更に有し、
前記ＡＤ変換部は、前記増幅部で増幅された前記アナログ信号に対してＡＤ変換を行うように構成されている
ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
前記増幅部は、増幅率を変更可能に構成されており、
前記ＡＤ変換部は、前記第１ＡＤ変換期間では第１の増幅率で増幅された前記アナログ信号に対してＡＤ変換を行い、前記第２ＡＤ変換期間では第２の増幅率で増幅された前記アナログ信号に対してＡＤ変換を行う
ことを特徴とする請求項６記載の光電変換装置。
前記増幅部は、増幅率を変更可能に構成されており、
前記制御部は、前記複数回のＡＤ変換のうちの少なくとも一のＡＤ変換におけるＡＤ変換期間の長さを、前記増幅部の増幅率に応じて設定する
ことを特徴とする請求項６記載の光電変換装置。
前記ＡＤ変換部は、前記アナログ信号を少なくとも３種類の増幅率で増幅した信号の各々に対してＡＤ変換を行うように構成されている
ことを特徴とする請求項６乃至８のいずれか１項に記載の光電変換装置。
前記制御部は、前記複数回のＡＤ変換のうちの一のＡＤ変換においてＡＤ変換が行われる前記アナログ信号の増幅率を、前記複数回のＡＤ変換のうちの他のＡＤ変換におけるＡＤ変換結果に基づいて設定する
ことを特徴とする請求項６乃至９のいずれか１項に記載の光電変換装置。
前記制御部は、前記複数回のＡＤ変換のうちの一のＡＤ変換におけるＡＤ変換期間の長さを、前記複数回のＡＤ変換のうちの他のＡＤ変換におけるＡＤ変換結果に基づいて設定する
ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。
前記制御部は、前記ＡＤ変換部の駆動電流を、前記複数回のＡＤ変換のうちの他のＡＤ変換におけるＡＤ変換結果に基づいて制御する
ことを特徴とする請求項１乃至１１のいずれか１項に記載の光電変換装置。
前記制御部は、前記ＡＤ変換の回数を、一のＡＤ変換におけるＡＤ変換結果に基づいて設定する
ことを特徴とする請求項１乃至１２のいずれか１項に記載の光電変換装置。
前記ＡＤ変換部から転送されたデジタル信号に対してデジタル信号処理を行うデジタル信号処理部を更に有し、
前記ＡＤ変換部は、前記複数回のＡＤ変換により得た複数のデジタル信号のうちの少なくとも一部を、ビット数を減らして前記デジタル信号処理部に転送するように構成されている
ことを特徴とする請求項１乃至１３のいずれか１項に記載の光電変換装置。
前記ＡＤ変換部から転送されたデジタル信号に対してデジタル信号処理を行うデジタル信号処理部を更に有し、
前記デジタル信号処理部は、前記複数回のＡＤ変換により得た複数のデジタル信号のうちの少なくとも一部を、ビット数を減らしてデジタル信号処理する
ことを特徴とする請求項１乃至１３のいずれか１項に記載の光電変換装置。
前記ＡＤ変換部から転送されたデジタル信号に対してデジタル信号処理を行うデジタル信号処理部を更に有し、
前記デジタル信号処理部は、前記デジタル信号に対し、前記参照信号の時間に対する変化率に応じたデジタルゲイン処理を行う
ことを特徴とする請求項２乃至５のいずれか１項に記載の光電変換装置。
前記ＡＤ変換部から転送されたデジタル信号に対してデジタル信号処理を行うデジタル信号処理部を更に有し、
前記デジタル信号処理部は、前記デジタル信号に対し、前記アナログ信号の増幅率に応じたデジタルゲイン処理を行う
ことを特徴とする請求項６乃至８のいずれか１項に記載の光電変換装置。
前記ＡＤ変換部から転送されたデジタル信号に対してデジタル信号処理を行うデジタル信号処理部を更に有し、
前記デジタル信号処理部は、前記デジタル信号に対し、前記カウンタの周波数に応じたデジタルゲイン処理を行う
ことを特徴とする請求項３記載の光電変換装置。
前記デジタル信号処理部は、前記複数回のＡＤ変換により得た複数のデジタル信号を合成して画像信号を生成する
ことを特徴とする請求項１４乃至１８のいずれか１項に記載の光電変換装置。
前記デジタル信号処理部は、前記複数回のＡＤ変換により得た複数のデジタル信号に基づいて位相差検出信号を生成する
ことを特徴とする請求項１４乃至１８のいずれか１項に記載の光電変換装置。
前記デジタル信号処理部は、前記複数回のＡＤ変換により得た複数のデジタル信号に対して平均処理を行うことにより画像信号を生成する
ことを特徴とする請求項１４乃至１８のいずれか１項に記載の光電変換装置。
光電変換部を有する画素と、前記画素において生成されるアナログ信号に対してＡＤ変換を行うＡＤ変換部と、を有する光電変換装置の駆動方法であって、
前記画素において生成される同一のアナログ信号に対して、ＡＤ変換期間の長さの異なる複数回のＡＤ変換を行い、前記複数回のＡＤ変換に対応する複数のデジタル信号を取得し、
前記複数のデジタル信号を合成して画像信号を生成する
ことを特徴とする光電変換装置の駆動方法。
請求項１乃至２１のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理部と
を有することを特徴とする撮像システム。
移動体であって、
請求項１乃至２１のいずれか１項に記載の光電変換装置と、
前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
請求項１乃至２１のいずれか１項に記載の光電変換装置と、
前記光電変換装置に対応する光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報に基づいて制御される機械装置、
前記光電変換装置で得られた情報を表示する表示装置、及び、
前記光電変換装置で得られた情報を記憶する記憶装置、の少なくともいずれかと
を備えることを特徴とする機器。