JP2023166968A - 信号処理装置及び光電変換装置 - Google Patents

信号処理装置及び光電変換装置 Download PDF

Info

Publication number
JP2023166968A
JP2023166968A JP2023026048A JP2023026048A JP2023166968A JP 2023166968 A JP2023166968 A JP 2023166968A JP 2023026048 A JP2023026048 A JP 2023026048A JP 2023026048 A JP2023026048 A JP 2023026048A JP 2023166968 A JP2023166968 A JP 2023166968A
Authority
JP
Japan
Prior art keywords
signal
photoelectric conversion
correction value
column
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023026048A
Other languages
English (en)
Inventor
知也 古角
Tomoya Furukado
寛彰 谷口
Hiroaki Taniguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to EP23171239.9A priority Critical patent/EP4277294A1/en
Priority to US18/312,394 priority patent/US20230370737A1/en
Priority to CN202310504621.2A priority patent/CN117041750A/zh
Publication of JP2023166968A publication Critical patent/JP2023166968A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】画素回路及び読み出し回路に起因するノイズを適切に補正しうる信号処理装置及び光電変換装置を提供する。【解決手段】光電変換装置は、複数の列をなすように配された複数の画素と、前記複数の列に対応して設けられ、対応する列の画素で取得された信号を各々が読み出す複数の列回路と、前記複数の列回路から出力される信号の各々に対し、前記列回路で発生して前記信号に重畳している列回路のゲイン誤差成分を低減する処理を含む演算処理を行う第１処理部と、前記第１処理部で処理された信号に対し、前記画素で発生して前記信号に重畳しているノイズを低減するための演算処理を行う第２処理部と、を有する。【選択図】図５

Description

本発明は、信号処理装置及び光電変換装置に関する。
ＣＭＯＳセンサなどの撮像装置に代表される光電変換装置においては、より良質の画像をうるために画素回路や読み出し回路に起因するノイズを低減することが重要である。特許文献１には、読み出し回路に起因するオフセット成分のノイズ及びゲイン成分のノイズを低減するための技術が記載されている。特許文献２には、画素回路で発生する暗電流に起因するノイズを低減するための技術が記載されている。
特開２０１５－００２５３１号公報 特開平０５－１５３４２８号公報
しかしながら、特許文献１及び特許文献２に記載の技術を用いて画素回路及び読み出し回路に起因するノイズを低減するための補正を行った場合、ノイズを適切に除去できずに補正残りが生じ、ひいては画質が低下することがあった。
本発明の目的は、画素回路及び読み出し回路に起因するノイズを適切に補正しうる信号処理装置及び光電変換装置を提供することにある。
本明細書の一開示によれば、複数の列をなすように配された複数の画素と、前記複数の列に対応して設けられ、対応する列の画素で取得された信号を各々が読み出す複数の列回路と、前記複数の列回路から出力される信号の各々に対し、前記列回路で発生して前記信号に重畳している前記列回路のゲイン誤差成分を低減する処理を含む演算処理を行う第１処理部と、前記第１処理部で処理された信号に対し、前記画素で発生して前記信号に重畳しているノイズを低減するための演算処理を行う第２処理部と、を有する光電変換装置が提供される。
また、本明細書の他の一開示によれば、複数の列をなすように配された複数の画素と、前記複数の列に対応して設けられ、対応する列の画素で取得された信号を各々が読み出す複数の列回路と、を有する光電変換装置から出力される信号を処理する信号処理装置であって、前記光電変換装置の前記複数の列回路から出力される信号の各々に対し、前記列回路で発生して前記信号に重畳している前記列回路のゲイン誤差成分を低減する処理を含む演算処理を行う第１処理部と、前記第１処理部で処理された信号に対し、前記画素で発生して前記信号に重畳しているノイズを低減するための演算処理を行う第２処理部と、を有する信号処理装置が提供される。
また、本明細書の更に他の一開示によれば、複数の列をなすように配された複数の画素と、前記複数の列に対応して設けられ、対応する列の画素で取得された信号を各々が読み出す複数の列回路と、を有する光電変換装置から出力される信号を処理する信号処理方法であって、前記光電変換装置の前記複数の列回路から出力される信号の各々に対し、前記列回路で発生して前記信号に重畳している前記列回路のゲイン誤差成分を低減する処理を含む第１演算処理を行うステップと、前記第１演算処理で処理された信号に対し、前記画素で発生して前記信号に重畳しているノイズを低減するための第２演算処理を行うステップと、を有する信号処理方法が提供される。
本発明によれば、画素回路及び読み出し回路に起因するノイズを適切に補正し、画質の低下を抑制することができる。
本発明の第１実施形態による撮像装置の概略構成を示すブロック図である。 本発明の第１実施形態による撮像装置における画素の構成例を示す回路図である。 本発明の第１実施形態による撮像装置における信号処理部の概略構成を示すブロック図である。 本発明の第１実施形態による撮像装置の構成例を示す概略図である。 本発明の第１実施形態による撮像装置における画素信号の補正方法を示すフローチャートである。 本発明の第１実施形態による撮像装置における画素信号の補正方法を概念的に説明するグラフである。 本発明の第２実施形態による撮像装置における画素の構成例を示す回路図である。 本発明の第２実施形態による撮像装置における信号処理部の概略構成を示すブロック図である。 本発明の第３実施形態による撮像装置の概略構成を示すブロック図である。 本発明の第３実施形態による撮像装置における信号処理部の概略構成を示すブロック図である。 ΔΣ型ＡＤＣ回路の構成例を示すブロック図である。 本発明の第４実施形態による撮像装置における信号処理部の概略構成を示すブロック図である。 本発明の第５実施形態による撮像装置における信号読み出し動作を示すタイミング図である。 本発明の第５実施形態による撮像装置における信号処理部の概略構成を示すブロック図である。 本発明の第５実施形態による撮像装置における第１補正値保持部の構成例を示す図である。 本発明の第５実施形態による撮像装置における水平シェーディング処理部の動作を示す模式図である。 本発明の第６実施形態による撮像装置における信号処理部の概略構成を示すブロック図である。 本発明の第７実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第８実施形態による撮像システム及び移動体の構成例を示す図である。 本発明の第９実施形態による機器の概略構成を示すブロック図である。
以下に述べる各実施形態では、光電変換装置の一例として撮像装置を中心に説明する。ただし、各実施形態は、撮像装置に限られるものではなく、光電変換装置の他の例にも適用可能である。光電変換装置の他の例としては、例えば、測距装置（焦点検出やＴＯＦ（Time Of Flight）を用いた距離測定等の装置）、測光装置（入射光量の測定等の装置）などがある。
［第１実施形態］
本発明の第１実施形態による撮像装置の概略構成について、図１乃至図４を用いて説明する。図１は、本実施形態による撮像装置の概略構成を示すブロック図である。図２は、本実施形態による撮像装置における画素の構成例を示す回路図である。図３は、本実施形態による撮像装置における信号処理部の概略構成を示すブロック図である。図４は、本実施形態による撮像装置の構成例を示す概略図である。
本実施形態による撮像装置１００は、図１に示すように、画素部１０と、垂直走査回路部２０と、列回路部３０と、水平走査回路部４０と、信号処理部５０と、出力部６０と、制御部７０と、を有する。
画素部１０には、各々が光電変換部を含む複数の画素Ｐが複数の行及び複数の列をなすように２次元状に配列されている。複数の画素Ｐの各々は、光電変換部に入射した光の量に応じた画素信号を出力するように構成されている。図１には、ｍ列×ｎ行の行列状に配列された複数の画素Ｐで構成される画素部１０を示すとともに、各画素の符号Ｐに（列番号，行番号）で表される座標を付記している。なお、本明細書では、各行の延在する方向（行方向）を水平方向、各列の延在する方向（列方向）を垂直方向と定義するものとする。また、先頭行の行番号は第１行であり、先頭列の列番号は第１列であるものとする。
画素部１０を構成する画素Ｐの数は、特に限定されるものではない。例えば、一般的なデジタルカメラのように数千列×数千行のアレイ状に配された複数の画素Ｐにより画素部１０を構成することができる。或いは、１行又は１列に並べた複数の画素Ｐにより画素部１０を構成してもよい。或いは、１つの画素Ｐにより画素部１０を構成してもよい。なお、画素部１０には、入射光の光量に応じた画素信号を出力する有効画素のほか、光電変換部が遮光されたオプティカルブラック画素や、信号を出力しないダミー画素などが配置されていてもよい。
画素部１０の各行には、行方向に延在して制御線１２が配されている。制御線１２の各々は、行方向に並ぶ画素Ｐにそれぞれ接続され、これら画素Ｐに共通の信号線をなしている。制御線１２の各々は、複数の信号線を含みうる。制御線１２は、垂直走査回路部２０に接続されている。
画素部１０の各列には、列方向に延在して垂直出力線１４が配されている。垂直出力線１４の各々は、列方向に並ぶ画素Ｐに接続され、これら画素Ｐに共通の信号線をなしている。垂直出力線１４は、列回路部３０に接続されている。
垂直走査回路部２０は、制御部７０から供給される制御信号を受け、画素Ｐを駆動するための制御信号を生成し、制御線１２を介して画素Ｐに供給する機能を備える制御回路である。垂直走査回路部２０には、シフトレジスタやアドレスデコーダといった論理回路が用いられうる。垂直走査回路部２０は、各行の制御線１２に制御信号を供給し、画素部１０の画素Ｐを行単位で駆動する。行単位で画素Ｐから読み出された信号は、画素部１０の各列に配された垂直出力線１４を介して列回路部３０に入力される。
列回路部３０は、画素部１０の各列に対応して設けられた複数の列回路を有する。複数の列回路の各々は、対応する列の画素Ｐで取得された画素信号を読み出す読み出し回路であり、増幅器３２とＡＤ変換回路（ＡＤＣ）３４とを有する。増幅器３２は、対応する列の垂直出力線１４を介して画素部１０から出力される画素信号を所定のゲインで増幅して出力する。ＡＤＣ３４は、対応する列の増幅器３２から出力される画素信号をアナログ信号からデジタル信号に変換する。ＡＤＣ３４は、メモリ部を有し、デジタル信号に変換した後の画素信号（画像データ）をメモリ部に保持する。
水平走査回路部４０は、制御部７０から供給される制御信号を受け、列回路部３０が保持する画素信号を読み出すための信号を生成し、各列のＡＤＣ３４に供給する機能を備える制御回路である。画素部１０の各列に対応して設けられた水平走査回路部４０の制御線は、対応する列のＡＤＣ３４に接続されている。水平走査回路部４０は、列回路部３０の各列のＡＤＣ３４を順次走査し、各々に保持されている画素信号を、水平出力線４２を介して信号処理部５０へと出力させる。水平走査回路部４０には、シフトレジスタやアドレスデコーダといった論理回路が用いられうる。
信号処理部５０は、列回路部３０から転送される画素信号に対して所定の信号処理を行う機能を備える。信号処理部５０は、少なくとも、画素部１０で発生したノイズを低減するための補正を行う機能及び列回路部３０で発生したノイズを低減するための補正を行う機能を備える。信号処理部５０が備えうるその他の処理としては、例えば、各種の演算処理や、増幅処理や、ＣＤＳによる補正処理などが挙げられる。なお、信号処理部５０の詳細については後述する。
出力部６０は、外部インターフェース回路を有し、信号処理部５０で処理された画素信号を撮像装置１００の外部へ出力するための回路である。出力部６０が備える外部インターフェース回路は、特に限定されるものではない。外部インターフェース回路には、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）回路、ＳＬＶＳ（Scalable Low Voltage Signaling）回路等のＳｅｒＤｅｓ（SERializer/DESerializer）送信回路を適用可能である。
制御部７０は、垂直走査回路部２０、列回路部３０、水平走査回路部４０、信号処理部５０、出力部６０の動作を制御する制御信号を生成し、各機能ブロックに供給する制御回路である。なお、垂直走査回路部２０、列回路部３０、水平走査回路部４０、信号処理部５０、出力部６０の動作を制御する制御信号は必ずしも制御部７０から供給される必要はなく、これらのうちの少なくとも一部は撮像装置１００の外部から供給されてもよい。
次に、本実施形態による撮像装置における画素Ｐの構成例について、図２を用いて説明する。図２には、画素部１０を構成する複数の画素Ｐのうち、第Ｍ列、第Ｎ行に配された画素Ｐ（Ｍ，Ｎ）を抜き出して示している。ここで、Ｍは１～ｍの整数であり、Ｎは１～ｎの整数である。画素部１０を構成するその他の画素Ｐの回路構成は、画素Ｐ（Ｍ，Ｎ）と同様でありうる。
画素Ｐ（Ｍ，Ｎ）は、例えば図２に示すように、光電変換素子ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４と、により構成されうる。画素Ｐ（Ｍ，Ｎ）は、入射光が光電変換素子ＰＤに導かれるまでの光路上に配されたマイクロレンズ及びカラーフィルタを更に有していてもよい。マイクロレンズは、入射光を光電変換素子ＰＤに集光する。カラーフィルタは、所定の色の光を選択的に透過する。
光電変換素子ＰＤは、例えばフォトダイオードである。光電変換素子ＰＤは、アノードが基準電圧ノードに接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートが接続されるノードＦＤは、いわゆる浮遊拡散（フローティングディフュージョン）部である。浮遊拡散部は、容量成分（浮遊拡散容量）を有し、電荷保持部としての機能を備える。浮遊拡散容量には、ｐｎ接合容量や配線容量などが含まれうる。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧（電圧ＶＤＤ）が供給されるノードに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、垂直出力線１４に接続されている。
図２の回路構成の場合、各行の制御線１２は、転送トランジスタＭ１のゲート、リセットトランジスタＭ２のゲート及び選択トランジスタＭ４のゲートに接続された３本の信号線を含む。第Ｎ行の画素Ｐの転送トランジスタＭ１のゲートには、垂直走査回路部２０から制御信号ＰＴＸ（Ｎ）が供給される。第Ｎ行の画素ＰのリセットトランジスタＭ２のゲートには、垂直走査回路部２０から制御信号ＰＲＥＳ（Ｎ）が供給される。第Ｎ行の画素Ｐの選択トランジスタＭ４のゲートには、垂直走査回路部２０から制御信号ＰＳＥＬ（Ｎ）が供給される。各トランジスタがＮ型ＭＯＳトランジスタで構成される場合、垂直走査回路部２０からＨｉｇｈレベルの制御信号が供給されると対応するトランジスタがオンになる。また、垂直走査回路部２０からＬｏｗレベルの制御信号が供給されると対応するトランジスタがオフになる。
なお、本実施形態では、光入射によって光電変換素子ＰＤで生成される電子正孔対のうち、電子を信号電荷として用いる場合を想定して説明を行う。信号電荷として電子を用いる場合、画素Ｐを構成する各トランジスタは、Ｎ型ＭＯＳトランジスタによって構成されうる。ただし、信号電荷は電子に限られるものではなく、正孔を信号電荷として用いてもよい。信号電荷として正孔を用いる場合、各トランジスタの導電型は、本実施形態で説明するものとは逆導電型となる。なお、ＭＯＳトランジスタのソース及びドレインの呼称はトランジスタの導電型や着目する機能によって異なることがある。本実施形態において使用するソース及びドレインの名称の一部又は全部は、逆の名称で呼ばれることもある。
光電変換素子ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）し、生じた電荷を蓄積する。転送トランジスタＭ１は、オンになることにより光電変換素子ＰＤが保持する電荷をノードＦＤに転送する。光電変換素子ＰＤから転送された電荷は、ノードＦＤの容量（浮遊拡散容量）に保持される。その結果、ノードＦＤは、浮遊拡散容量による電荷電圧変換によって、光電変換素子ＰＤから転送された電荷の量に応じた電位となる。
選択トランジスタＭ４は、オンになることにより増幅トランジスタＭ３を垂直出力線１４に接続する。増幅トランジスタＭ３は、ドレインに電圧ＶＤＤが供給され、ソースに選択トランジスタＭ４を介して不図示の電流源からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、ノードＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して垂直出力線１４に出力する。
リセットトランジスタＭ２は、電荷保持部としてのノードＦＤをリセットするための電圧（電圧ＶＤＤ）のＦＤノードへの供給を制御する機能を備える。リセットトランジスタＭ２は、オンになることによりノードＦＤを電圧ＶＤＤに応じた電圧にリセットする。この際、転送トランジスタＭ１を同時にオンにすることで、光電変換素子ＰＤを電圧ＶＤＤに応じた電圧にリセットすることも可能である。
転送トランジスタＭ１，リセットトランジスタＭ２及び選択トランジスタＭ４を適宜制御することにより、各々の画素Ｐからは、ノードＦＤのリセット電圧に応じた信号と光電変換素子ＰＤへの入射光量に応じた信号とが読み出される。以下では、ノードＦＤのリセット電圧に応じた信号をノイズ信号（Ｎ信号）と呼び、光電変換素子ＰＤへの入射光量に応じた信号を光電変換信号（Ｓ信号）と呼ぶものとする。
次に、本実施形態による撮像装置における信号処理部５０の構成例について、図３を用いて説明する。信号処理部５０は、図３に示すように、第１処理部５２と、第１補正値保持部５４と、第２処理部５６と、第２補正値保持部５８と、を有する。第１処理部５２は、水平出力線４２と、第１補正値保持部５４と、第２処理部５６と、に接続されている。第２処理部５６は、第２補正値保持部５８と、出力部６０と、に接続されている。
第１処理部５２は、水平出力線４２を介して受信した画素信号に対し、第１補正値保持部５４に保持されている補正値を用い、列回路部３０で発生したゲイン成分のノイズを低減するための演算処理を行う。第２処理部５６は、第１処理部５２で処理された画素信号に対し、第２補正値保持部５８に保持されている補正値を用い、画素部１０で発生したオフセット成分のノイズを低減するための演算処理を行う。第２処理部５６で処理された画素信号は、出力部６０を介して撮像装置１００の外部へと出力される。
第１補正値保持部５４及び第２補正値保持部５８は、フリップフロップやＳＲＡＭのような揮発性記憶媒体によって構成されうる。第１補正値保持部５４には、画素部１０の列の各々に対応するｍ個の補正値が予め保持されている。第２補正値保持部５８には、少なくとも１個の補正値が予め保持されている。これら補正値は、撮像装置１００の内部で生成して第１補正値保持部５４及び第２補正値保持部５８に書き込むようにしてもよいし、撮像装置１００の外部で生成したものを第１補正値保持部５４及び第２補正値保持部５８に書き込むようにしてもよい。補正値の生成を撮像装置１００の外部で行うことには、回路面積の制限を受けることなく適切な補正値を生成できるメリットがある。第１補正値保持部５４及び第２補正値保持部５８の各々に保持する補正値の数は、画素Ｐ又は列回路の構成や回路面積の要請等に応じて互いに独立して設定することができる。
第１補正値保持部５４及び第２補正値保持部５８は、必ずしも撮像装置１００の内部に設けられている必要はなく、撮像装置１００の外部に設けられていてもよい。第１補正値保持部５４及び第２補正値保持部５８を撮像装置１００の外部に設けることで、メモリ容量の制限を受けることなく所望の第１補正値保持部５４及び第２補正値保持部５８を構築することができる。
本実施形態による撮像装置１００は、１枚の基板に形成してもよいし、複数の基板を積層した積層型の撮像装置として構成してもよい。後者の場合、例えば図４に示すように、画素基板１１０と回路基板１２０とを積層して電気的に接続した積層型の撮像装置として構成可能である。画素基板１１０には、撮像装置１００の構成要素のうち、画素部１０を配置することができる。また、回路基板１２０には、撮像装置１００の構成要素のうち、垂直走査回路部２０、列回路部３０、水平走査回路部４０、信号処理部５０、出力部６０及び制御部７０を配置することができる。
撮像装置１００をこのように構成することで、撮像装置１００を製造する際に、画素部１０を含むアナログ部及び信号処理部５０を含むロジック部に対し、各々に適切な製造プロセスを選択できるようになる。これにより、撮像装置１００の各部の特性を独立して向上し、ひいては画質の向上した撮像装置を実現することができる。
また、信号処理部５０の第１処理部５２及び第２処理部５６をともに回路基板１２０に設けることで、画像データ内の信号成分のダイナミックレンジを拡大することができる。また、画素基板１１０と回路基板１２０とを積層することで、信号処理部５０の回路面積を大きくできるため、単層構造の撮像装置よりも好適である。
次に、本実施形態による撮像装置における画素信号の補正方法について、図５及び図６を用いて説明する。図５は、本実施形態による撮像装置における画素信号の補正方法を示すフローチャートである。図６は、本実施形態による撮像装置における画素信号の補正方法を概念的に説明するグラフである。
ここでは、画素部１０を構成するｍ列×ｎ行の画素Ｐのうちの任意の１つの画素Ｐから出力される信号Ｓ１に着目して説明するものとする。なお、信号Ｓ１はアナログ信号であるのに対し、列回路部３０から出力される信号はこのアナログ信号を増幅してＡＤ変換したデジタル信号であり、両者は尺度の異なるパラメータである。ここでは理解を容易にするため、信号Ｓ１及び列回路部３０からの出力信号を、共通のパラメータ、すなわち取得したい真の信号成分Ｓを用い、同じ尺度で表現するものとする。
まず、ステップＳ１０１において、画素部１０のある画素Ｐから垂直出力線１４を介して信号Ｓ１を出力する。信号Ｓ１には、取得したい真の信号成分Ｓに対し、画素部１０における暗電流によるオフセット成分のノイズＮ１が重畳している。すなわち、信号Ｓ１は、以下の式（１）のように表される。
Ｓ１＝Ｓ＋Ｎ１ …（１）
続くステップＳ１０２では、列回路部３０において信号Ｓ１に対する増幅処理及びＡＤ変換処理を行う。列回路部３０では、各列の増幅器３２の特性ばらつきに起因して、列ごとにゲイン成分のノイズＮ２が発生する。列回路部３０では、画素部１０と同様、オフセット成分のノイズも発生しうるが、ここでは簡略化のため説明を省略する。列回路部３０から出力される信号をＳ２で表すと、信号Ｓ２は、以下の式（２）のように表される。
Ｓ２＝（Ｓ＋Ｎ１）×Ｎ２ …（２）
続くステップＳ１０３では、信号処理部５０の第１処理部５２において信号Ｓ２に対する補正処理を行う。第１処理部５２では、信号Ｓ２に対し、列回路部３０において生じたゲイン成分のノイズＮ２を低減するための補正処理を行う。列回路部３０で発生するノイズは列ごとのばらつきを持つため、列ごとに定められた補正値を用いて補正処理を行うことで、より高い精度で補正を行うことができる。そこで、第１補正値保持部５４には予め、各列の増幅器３２に対応するｍ個のゲイン補正値を保持しておく。第１処理部５２における補正処理は、信号Ｓ２に対し、第１補正値保持部５４に保持された対応する列の補正値（１／Ｎ２）を乗算することにより実施することができる。具体的には、第１処理部５２における補正処理後の信号をＳ３で表すと、信号Ｓ３は、以下の式（３）のように表される。
Ｓ３＝（Ｓ＋Ｎ１）×Ｎ２／Ｎ２＝Ｓ＋Ｎ１ …（３）
続くステップＳ１０４では、第２処理部５６において信号Ｓ３に対する補正処理を行う。第２処理部５６では、信号Ｓ３に対し、画素部１０において生じた暗電流によるオフセット成分のノイズＮ１を低減するための補正処理を行う。画素部１０が同じ特性をもつ画素Ｐで構成される場合、総ての画素Ｐに対して一括で補正を行うことで、補正精度を維持したままで補正値の保持のために必要なメモリ容量の削減することができる。そこで、第２補正値保持部５８には予め、１つの補正値を保持しておく。この補正値は、例えば複数画素の平均値で生成されうる。以後、この補正値をＮ１ａｖｅと表記するものとする。第２処理部５６における補正処理は、信号Ｓ３に対し、第２補正値保持部５８に保持された補正値（－Ｎ１ａｖｅ）を加算することにより実施することができる。具体的には、第２処理部５６における補正処理後の信号をＳ４で表すと、信号Ｓ４は、以下の式（４）のように表される。すなわち、信号Ｓ４として、取得したい真の信号成分Ｓを得ることができる。Ｎ１は画素毎に異なるランダムノイズのため、（Ｎ１-Ｎ１ａｖｅ）も同様にランダムノイズになると想定される。一般的にランダムノイズは目につきにくいと言われており、ステップＳ１０４における補正処理は、取得したい真の信号成分Ｓを得るために有効な補正といえる。
Ｓ４＝Ｓ＋（Ｎ１－Ｎ１ａｖｅ） …（４）
仮に、信号Ｓ２に対してステップＳ１０４の処理をステップＳ１０３の処理よりも先に行うものとすると、信号Ｓ３は式（５）のように表される。一例では、先にステップＳ１０４の処理を行う際における第２処理部５６の補正値は、複数画素の平均値で生成したＮ１ａｖｅ×Ｎ２ａｖｅでありうる。このとき、Ｎ２ａｖｅは複数列のノイズが混在した状態になる。Ｎ１ａｖｅ及びＮ２ａｖｅは複数画素の平均値から生成されるため、Ｎ１×Ｎ２≠Ｎ１ａｖｅ×Ｎ２ａｖｅとなり、補正残りが生じる。この信号Ｓ３に対して、ステップＳ１０３の処理を行うと、信号Ｓ４は式（６）のように表される。ここでＮ２は、列毎に異なる固定パターンノイズのため、（Ｎ１-Ｎ１ａｖｅ×Ｎ２ａｖｅ／Ｎ２）も同様に列毎の固定パターンノイズになると想定される。一般的に列毎の固定パターンノイズは目に付きやすいと言われており、取得したい真の信号成分Ｓを得るために有効な補正とは言えない。
Ｓ３＝（Ｓ＋Ｎ１）×Ｎ２－Ｎ１ａｖｅ×Ｎ２ａｖｅ …（５）
Ｓ４＝Ｓ＋（Ｎ１－Ｎ１ａｖｅ×Ｎ２ａｖｅ／Ｎ２） …（６）
このように、本実施形態の補正方法においては、まず、第１処理部５２において、列回路から出力される信号Ｓ２の各々に対し、列回路で発生して信号Ｓ２に重畳している列回路のゲイン誤差成分を低減するための処理を含む演算処理を行う。その後に、第２処理部５６において、第１処理部５２で処理された信号Ｓ３に対し、画素Ｐで発生して信号Ｓ３に重畳しているノイズを低減するための演算処理を行う。このような処理手順で信号Ｓ２に対して補正処理を行うことにより、補正残りがない或いは大幅に低減された信号Ｓ４を取得することが可能となる。
次に、本実施形態の補正方法を、図６を用いて模式的に説明する。図６（ａ）は列回路部３０で処理された後の信号Ｓ２を示している。図６（ｂ）は第１処理部５２で処理された後の信号Ｓ３を示している。図６（ｃ）は第２処理部５６で処理された後の信号Ｓ４を示している。各図において、縦軸は各信号の出力レベルを示し、横軸は真の信号成分のレベルを示している。グラフの傾きはゲインを示し、グラフの切片はノイズによるオフセットを示している。例えば、増幅器３２のゲインが１倍でノイズＮ１，Ｎ２がない場合、出力信号のレベルは真の信号成分Ｓのレベルと等しくなるため、グラフは傾きが１で切片が０の直線となる。
列回路部３０で処理された後の信号Ｓ２には、前述のように、画素部１０で発生したオフセット成分のノイズＮ１と列回路部３０で発生したゲイン成分のノイズＮ２とが重畳する。信号Ｓ２のグラフの切片は、画素部１０で発生したオフセット成分のノイズＮ１によって原点から縦軸方向に持ち上げられる。なお、ここでは簡略化のため、画素毎のランダムノイズは省略する。また、信号Ｓ２のグラフの傾きは、ゲインのばらつきに応じて変化する。各列の増幅器３２にはゲインのばらつきが存在するため、各列の列回路から出力される信号Ｓ２のグラフは、１本に重ならず、最大で列数に相当するｍ本の直線に分離することになる（図６（ａ）参照）。
第１処理部５２において各列の信号Ｓ２に対してそれぞれ補正処理を行うことで、信号Ｓ２に重畳していたゲイン成分のノイズＮ２が除去され、各列の信号Ｓ３に対するゲインが等しくなる。これにより、最大でｍ本に分離していた信号Ｓ２の直線は１本に重なり、信号Ｓ３の直線は１本になる（図６（ｂ）参照）。
第２処理部５６において信号Ｓ３に対して補正処理を行うことで、信号Ｓ３に重畳していたオフセット成分のノイズＮ１が除去され、グラフの切片は０になる（図６（ｃ）参照）。
このようにして、列回路部３０で発生したゲイン成分のノイズＮ２を除去した後に画素部１０で発生したオフセット成分のノイズＮ１を除去することで、ノイズ成分を含まない画像データ（信号Ｓ４）を信号処理部５０から出力することができる。
なお、本実施形態では、第１処理部５２における補正方法として乗算による補正を例示したが、第１処理部５２における補正処理はこれに限定されるものではない。すなわち、第１処理部５２における補正処理は、列回路部３０で発生したゲイン誤差成分を低減するための処理であればよい。例えば、第１処理部５２において除算による補正を行ってもよい。或いは、補正値を保持する補正値テーブルを用意しておき、補正値テーブルから読み出した補正値に基づいて補正を行ってもよい。
また、本実施形態では、第１処理部５２における補正対象としてゲイン成分のノイズＮ２を例示したが、第１処理部５２における補正対象はこれに限定されるものではない。第１処理部５２における補正対象は、列回路部３０で発生したノイズであって、信号Ｓ２に対して乗算する演算処理によって処理できるものであればよい。例えば、第１処理部５２では、入射光の光量と出力信号のレベルとが線型的な関係となるように補正を行うリニアリティ補正を行うことも可能である。
同様に、本実施形態では、第２処理部５６における補正対象としてオフセット成分のノイズＮ１を例示したが、第２処理部５６における補正対象はこれに限定されるものではない。第２処理部５６における補正対象は、画素部１０で発生したノイズであればよい。例えば、第２処理部５６ではゲイン成分のノイズの低減やリニアリティ補正のための演算処理を行うことも可能である。これらの場合においても、本実施形態において説明したように、補正残りを低減し、画質の低下を防ぐことができる。
また、本実施形態では、第１処理部５２における信号Ｓ２に対する補正を、各列の列回路に対応する補正値を用いて列ごとに行う例を示したが、所定数の列を含むグループごとに設定された補正値を用いて当該グループごとに行うようにしてもよい。例えば、ｍ個の列を各々が５列を含む複数のグループに分け、同じグループに属する列に対して共通の補正値を用いて補正を行うことができる。この場合、第１補正値保持部５４は（ｍ／５）個の補正値を保持すればよく、補正値の保持に必要なメモリ容量を削減することができる。ただし、列回路部３０で発生するノイズは列ごとのばらつきを持つため、より高い精度の補正が求められる場合は、本実施形態のように列ごとの補正値を用いるなど、１グループに含まれる列の数を少なくすることが好ましい。
また、本実施形態では、第１処理部５２において列ごとのノイズを低減するための補正を行う例を示したが、第１処理部５２において行ごとのノイズを低減するための補正を行うようにしてもよい。この場合にも、本実施形態において説明したように、補正残りを低減し、画質の低下を防ぐことができる。
このように、本実施形態によれば、画素回路及び読み出し回路に起因するノイズを適切に補正し、画質の低下を抑制することができる。
［第２実施形態］
本発明の第２実施形態による撮像装置について、図７及び図８を用いて説明する。図７は、本実施形態による撮像装置における画素の構成例を示す回路図である。図８は、本実施形態による撮像装置における信号処理部の構成例を示すブロック図である。第１実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
本実施形態による撮像装置は、画素部１０を構成する複数の画素Ｐのうちの少なくとも一部の画素Ｐの構成が、第１実施形態の撮像装置とは異なっている。すなわち、本実施形態による撮像装置の画素Ｐ（Ｍ，Ｎ）は、例えば図７に示すように、光電変換素子ＰＤＡ，ＰＤＢと、転送トランジスタＭ１Ａ，Ｍ１Ｂと、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４と、により構成されうる。１つの画素Ｐの光電変換素子ＰＤＡ，ＰＤＢは１つのマイクロレンズを共有するように配されており、光電変換素子ＰＤＡ，ＰＤＢには入射光学系の互いに異なる瞳領域を通過した光が入射する。画素Ｐは、光電変換素子ＰＤＡを含む副画素Ａと、光電変換素子ＰＤＢを含む副画素Ｂと、を含むとも言える。
光電変換素子ＰＤＡ，ＰＤＢは、例えばフォトダイオードである。光電変換素子ＰＤＡは、アノードが基準電圧ノードに接続され、カソードが転送トランジスタＭ１Ａのソースに接続されている。また、光電変換素子ＰＤＢは、アノードが基準電圧ノードに接続され、カソードが転送トランジスタＭ１Ｂのソースに接続されている。転送トランジスタＭ１Ａのドレイン及び転送トランジスタＭ１Ｂのドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１Ａのドレイン、転送トランジスタＭ１Ｂのドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートが接続されるノードＦＤが、浮遊拡散部である。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧（電圧ＶＤＤ）が供給されるノードに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、垂直出力線１４に接続されている。
図７の回路構成の場合、各行の制御線１２は、転送トランジスタＭ１Ａのゲート、転送トランジスタＭ１Ｂのゲート、リセットトランジスタＭ２のゲート及び選択トランジスタＭ４のゲートに接続された４本の信号線を含む。第Ｎ行の画素Ｐの転送トランジスタＭ１Ａのゲートには、垂直走査回路部２０から制御信号ＰＴＸＡ（Ｎ）が供給される。第Ｎ行の画素Ｐの転送トランジスタＭ１Ｂのゲートには、垂直走査回路部２０から制御信号ＰＴＸＢ（Ｎ）が供給される。第Ｎ行の画素ＰのリセットトランジスタＭ２のゲートには、垂直走査回路部２０から制御信号ＰＲＥＳ（Ｎ）が供給される。第Ｎ行の画素Ｐの選択トランジスタＭ４のゲートには、垂直走査回路部２０から制御信号ＰＳＥＬ（Ｎ）が供給される。各トランジスタがＮ型ＭＯＳトランジスタで構成される場合、垂直走査回路部２０からＨｉｇｈレベルの制御信号が供給されると対応するトランジスタがオンになる。また、垂直走査回路部２０からＬｏｗレベルの制御信号が供給されると対応するトランジスタがオフになる。
光電変換素子ＰＤＡ，ＰＤＢは、入射光をその光量に応じた量の電荷に変換（光電変換）し、生じた電荷を蓄積する。転送トランジスタＭ１Ａは、オンになることにより光電変換素子ＰＤＡが保持する電荷をノードＦＤに転送する。転送トランジスタＭ１Ｂは、オンになることにより光電変換素子ＰＤＢが保持する電荷をノードＦＤに転送する。光電変換素子ＰＤＡ，ＰＤＢから転送された電荷は、ノードＦＤの容量（浮遊拡散容量）に保持される。その結果、ノードＦＤは、浮遊拡散容量による電荷電圧変換によって、光電変換素子ＰＤＡ，ＰＤＢから転送された電荷の量に応じた電位となる。
選択トランジスタＭ４は、オンになることにより増幅トランジスタＭ３を垂直出力線１４に接続する。増幅トランジスタＭ３は、ドレインに電圧ＶＤＤが供給され、ソースに選択トランジスタＭ４を介して不図示の電流源からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、ノードＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して垂直出力線１４に出力する。
リセットトランジスタＭ２は、電荷保持部としてのノードＦＤをリセットするための電圧（電圧ＶＤＤ）のＦＤノードへの供給を制御する機能を備える。リセットトランジスタＭ２は、オンになることによりノードＦＤを電圧ＶＤＤに応じた電圧にリセットする。この際、転送トランジスタＭ１Ａを同時にオンにすることで、光電変換素子ＰＤＡを電圧ＶＤＤに応じた電圧にリセットすることも可能である。また、転送トランジスタＭ１Ｂを同時にオンにすることで、光電変換素子ＰＤＢを電圧ＶＤＤに応じた電圧にリセットすることも可能である。
転送トランジスタＭ１Ａ，Ｍ１Ｂ、リセットトランジスタＭ２及び選択トランジスタＭ４を適宜制御することにより、各々の画素Ｐからは、ノイズ信号（Ｎ信号）と光電変換素子ＰＤＡ，ＰＤＢへの入射光量に応じた信号（Ｓ信号）とを読み出すことができる。
また、本実施形態の画素Ｐは、２つの光電変換素子ＰＤＡ，ＰＤＢが１つの浮遊拡散部（ノードＦＤ）を共有している。このような画素Ｐからは、光電変換素子ＰＤＡで生成された電荷に基づく信号と、光電変換素子ＰＤＢで生成された電荷に基づく信号と、を別々に或いは組み合わせて読み出すことが可能である。例えば、まず、Ｎ信号と光電変換素子ＰＤＡで生成された電荷に基づくＳ信号（Ａ信号）とを読み出し、次に、Ｎ信号と光電変換素子ＰＤＢで生成された電荷に基づくＳ信号（Ｂ信号）とを読み出す。Ａ信号及びＢ信号は、焦点検出用の信号として用いることができる。Ａ信号とＢ信号とを加算することにより得られる（Ａ＋Ｂ）信号は、画像生成用の信号として用いることができる。
また、本実施形態による撮像装置は、画素Ｐの構成の違いに対応して、信号処理部５０の構成についても第１実施形態の撮像装置とは異なっている。すなわち、本実施形態による撮像装置の信号処理部５０は、例えば図８に示すように、第２補正値保持部５８に、少なくとも２個の補正値が予め保持されている。信号処理部５０のその他の点は、第１実施形態の信号処理部５０と同様である。
本実施形態において、任意の列の画素Ｐから出力されるＡ信号及びＢ信号は、列回路部３０を構成する複数の列回路のうちの一の列回路に入力される。したがって、これらＡ信号及びＢ信号には、列回路部３０において同じゲイン成分のノイズＮ２が重畳する。そこで、信号処理部５０の第１処理部５２では、第１実施形態の場合と同様、各列の列回路に対応するｍ個の補正値を用い、ゲイン成分のノイズＮ２を低減するための補正を行う。このような観点から、第１補正値保持部５４には、画素部１０の列の各々に対応するｍ個の補正値を予め保持しておく。
一方、Ａ信号は光電変換素子ＰＤＡで生成された電荷に基づく信号であるのに対し、Ｂ信号は光電変換素子ＰＤＢで生成された電荷に基づく信号である。したがって、Ａ信号及びＢ信号には、互いに異なるオフセット成分のノイズＮ１が重畳しうる。そこで、信号処理部５０の第２処理部５６では、第１実施形態の場合とは異なり、副画素Ａに対応する補正値及び副画素Ｂに対応する補正値を用い、Ａ信号及びＢ信号に重畳するオフセット成分のノイズＮ１を低減するための補正をそれぞれに対して行う。このような観点から、第２補正値保持部５８には、１つの画素Ｐに含まれる副画素の数に対応する数の補正値を予め保持しておく。
本実施形態の信号処理部５０において補正処理を行う順番は、第１実施形態と同様である。すなわち、第１処理部５２においてゲイン成分のノイズＮ２を低減するための補正処理を行った後、第２処理部５６においてオフセット成分のノイズＮ１を低減するための補正処理を行う。
このようにして、オフセット成分のノイズＮ１を低減するための補正処理を副画素の単位で行うことにより、画素Ｐが異なるノイズを発生しうる複数の副画素で構成されている場合でも、補正残りを低減し、画質の低下を防ぐことができる。
なお、本実施形態では、第２補正値保持部５８が副画素Ａ及び副画素Ｂに対応する２つの補正値を保持する場合を示したが、第２補正値保持部５８は（Ａ＋Ｂ）信号に対応する補正値のみを有する構成としてもよい。このように構成することで、補正値の保持に必要なメモリ容量を削減することができる。この場合、第２補正値保持部５８は、第１実施形態の場合と同様、１つの補正値を保持していればよい。
このように、本実施形態によれば、画素回路及び読み出し回路に起因するノイズを適切に補正し、画質の低下を抑制することができる。
［第３実施形態］
本発明の第３実施形態による撮像装置について、図９及び図１０を用いて説明する。図９は、本実施形態による撮像装置の概略構成を示すブロック図である。図１０は、本実施形態による撮像装置における信号処理部の構成例を示すブロック図である。第１又は第２実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
本実施形態による撮像装置１００は、図９に示すように、画素部１０と、垂直走査回路部２０と、列回路部３０Ａ，３０Ｂと、水平走査回路部４０Ａ，４０Ｂと、信号処理部５０Ａ，５０Ｂと、出力部６０Ａ，６０Ｂと、制御部７０と、を有する。列回路部３０Ａ、水平走査回路部４０Ａ、信号処理部５０Ａ及び出力部６０Ａは、一組の読み出し回路部を構成する。列回路部３０Ｂ、水平走査回路部４０Ｂ、信号処理部５０Ｂ及び出力部６０Ｂは、他の一組の読み出し回路部を構成する。画素部１０は、これら２つの読み出し回路部の間に配されている。
画素部１０には、第１実施形態と同様、ｍ列×ｎ行の行列状に配列された複数の画素Ｐが配列されている。画素部１０に配される各画素Ｐは、所定の分光感度特性を有するカラーフィルタを備えている。図９には、複数の画素Ｐを、カラーフィルタの色パターンの配列の一つであるベイヤー配列に従って配置した例を示している。ベイヤー配列では、緑のカラーフィルタを備えた画素（Ｇ（Ｇｒｅｅｎ）画素）と、赤のカラーフィルタを備えた画素（Ｒ（Ｒｅｄ）画素）と、青のカラーフィルタを備えた画素（Ｂ（Ｂｌｕｅ）画素）とが、２：１：１の比率で配置される。ここで、Ｒ画素は赤色の波長域の光に感度を有する画素であり、Ｇ画素は緑色の波長域の光に感度を有する画素であり、Ｂ画素は青色の波長域の光に感度を有する画素である。すなわち、Ｒ画素、Ｇ画素及びＢ画素は、互いに光学特性が異なる画素である。
ベイヤー配列では、Ｒ画素とＧ画素とが交互に配される行と、Ｇ画素とＢ画素とが交互に配される行とが、交互に配置される。ここでは便宜上、Ｒ画素と同じ行に配されるＧ画素をＧｒ画素と表記し、Ｂ画素と同じ行に配されるＧ画素をＧｂ画素と表記するものとする。すなわち、画素部１０は、図９に示すように、Ｒ画素、Ｇｒ画素、…、が配される行と、Ｇｂ画素、Ｂ画素、…、が配される行と、を有する。
画素部１０の各行には、行方向に延在して制御線１２が配されている。制御線１２の各々は、行方向に並ぶ画素Ｐにそれぞれ接続され、これら画素Ｐに共通の信号線をなしている。制御線１２の各々は、複数の信号線を含みうる。制御線１２は、垂直走査回路部２０に接続されている。垂直走査回路部２０は、第１実施形態の垂直走査回路部２０と同様である。
画素部１０の各列には、列方向に延在して、垂直出力線１４Ａ及び垂直出力線１４Ｂが配されている。画素部１０を構成する複数の画素Ｐは、垂直出力線１４Ａに接続された画素Ｐと、垂直出力線１４Ｂに接続された画素Ｐと、に分けられる。図９に示す構成例では、画素部１０を構成する画素アレイの各行及び各列において、垂直出力線１４Ａに接続された画素Ｐと、垂直出力線１４Ｂに接続された画素Ｐとは、交互に配置されている。
具体的には、垂直出力線１４Ａの各々は、列方向に並ぶ画素Ｐのうち、Ｒ画素又はＢ画素に接続され、これら画素Ｐに共通の信号線をなしている。垂直出力線１４Ｂの各々は、列方向に並ぶ画素Ｐのうち、Ｇｒ画素又はＧｂ画素に接続され、これら画素Ｐに共通の信号線をなしている。垂直出力線１４Ａは、列回路部３０Ａに接続されている。また、垂直出力線１４Ｂは、列回路部３０Ｂに接続されている。
列回路部３０Ａ，３０Ｂは、第１実施形態の列回路部３０と同様、画素部１０の各列に対応して設けられた複数の列回路を有する。複数の列回路の各々は、増幅器３２とＡＤ変換回路（ＡＤＣ）３４とを有する。増幅器３２は、対応する列の垂直出力線１４を介して画素部１０から出力される画素信号を所定のゲインで増幅して出力する。ＡＤＣ３４は、対応する列の増幅器３２から出力される画素信号をアナログ信号からデジタル信号に変換する。ＡＤＣ３４は、メモリ部を有し、デジタル信号に変換した後の画素信号（画像データ）をメモリ部に保持する。
水平走査回路部４０Ａは、制御部７０から供給される制御信号を受け、列回路部３０Ａが保持する画素信号を読み出すための信号を生成し、各列のＡＤＣ３４に供給する機能を備える制御回路である。画素部１０の各列に対応して設けられた水平走査回路部４０Ａの制御線は、対応する列のＡＤＣ３４に接続されている。水平走査回路部４０Ａは、列回路部３０Ａの各列のＡＤＣ３４を順次走査し、各々に保持されている画像データを、水平出力線４２Ａを介して信号処理部５０Ａへと出力させる。
同様に、水平走査回路部４０Ｂは、制御部７０から供給される制御信号を受け、列回路部３０Ｂが保持する画素信号を読み出すための信号を生成し、各列のＡＤＣ３４に供給する機能を備える制御回路である。画素部１０の各列に対応して設けられた水平走査回路部４０Ｂの制御線は、対応する列のＡＤＣ３４に接続されている。水平走査回路部４０Ｂは、列回路部３０Ｂの各列のＡＤＣ３４を順次走査し、各々に保持されている画像データを、水平出力線４２Ｂを介して信号処理部５０Ｂへと出力させる。
信号処理部５０Ａは、列回路部３０Ａから転送される画素信号に対して所定の信号処理を行う機能を備える。信号処理部５０Ａは、少なくとも、画素部１０で発生したオフセット成分のノイズを低減するための補正を行う機能及び列回路部３０Ａで発生したゲイン成分のノイズ低減するための補正を行う機能を備える。信号処理部５０Ａが備えうるその他の処理としては、例えば、各種の演算処理や、増幅処理や、ＣＤＳによる補正処理などが挙げられる。
同様に、信号処理部５０Ｂは、列回路部３０Ｂから転送される画像データに対して所定の信号処理を行う機能を備える。信号処理部５０Ｂは、少なくとも、画素部１０で発生したオフセット成分のノイズを低減するための補正を行う機能及び列回路部３０Ｂで発生したゲイン成分のノイズを低減するための補正を行う機能を備える。信号処理部５０Ｂが備えうるその他の処理としては、例えば、各種の演算処理や、増幅処理や、ＣＤＳによる補正処理などが挙げられる。
出力部６０Ａは、外部インターフェース回路を有し、信号処理部５０Ａで処理された画像データを撮像装置１００の外部へ出力するための回路である。出力部６０Ｂは、外部インターフェース回路を有し、信号処理部５０Ｂで処理された画像データを撮像装置１００の外部へ出力するための回路である。
制御部７０は、垂直走査回路部２０、列回路部３０Ａ，３０Ｂ、水平走査回路部４０Ａ，４０Ｂ、信号処理部５０Ａ，５０Ｂ、出力部６０Ａ，６０Ｂの動作を制御する制御信号を生成し、各機能ブロックに供給する制御回路である。
次に、本実施形態による撮像装置における信号処理部５０Ａの構成例について、図１０を用いて説明する。なお、信号処理部５０Ｂの構成は信号処理部５０Ａと同様であるため、ここでの説明は省略する。
信号処理部５０Ａは、図１０に示すように、第１処理部５２と、第１補正値保持部５４と、第２処理部５６と、第２補正値保持部５８と、を有する。第１処理部５２は、水平出力線４２Ａと、第１補正値保持部５４と、第２処理部５６と、に接続されている。第２処理部５６は、第２補正値保持部５８と、出力部６０Ａと、に接続されている。なお、第１補正値保持部５４及び第２補正値保持部５８は、必ずしも撮像装置１００の内部に設けられている必要はなく、撮像装置１００の外部に設けられていてもよい。
第１処理部５２は、水平出力線４２Ａを介して受信した画素信号に対し、第１補正値保持部５４に保持されている補正値を用い、列回路部３０Ａで発生したゲイン成分のノイズを低減するための演算処理を行う。第２処理部５６は、第１処理部５２で処理された画素信号に対し、第２補正値保持部５８に保持されている補正値を用い、画素部１０で発生したオフセット成分のノイズを低減するための演算処理を行う。第２処理部５６で処理された画素信号は、出力部６０Ａを介して撮像装置１００の外部へと出力される。
第１補正値保持部５４及び第２補正値保持部５８は、フリップフロップやＳＲＡＭのような揮発性記憶媒体によって構成されうる。第１補正値保持部５４には、ｍ個の補正値が予め保持されている。第２補正値保持部５８には、ｎ個の補正値が予め保持されている。これら補正値は、撮像装置１００の内部で生成して第１補正値保持部５４及び第２補正値保持部５８に書き込むようにしてもよいし、撮像装置１００の外部で生成したものを第１補正値保持部５４及び第２補正値保持部５８に書き込むようにしてもよい。補正値の生成を撮像装置１００の外部で行うことには、回路面積の制限を受けることなく適切な補正値を生成できるメリットがある。
ベイヤー配列では、２列×２行の画素ブロックが最小の繰り返し単位である単位画素ブロックをなす。本実施形態において、１つの単位画素ブロックを構成する４つの画素Ｐの画素信号は、互いに異なる列回路を介して信号処理部５０Ａ，５０Ｂへと入力される。例えば図９において、画素Ｐ（１，１）、画素Ｐ（１，２）、画素Ｐ（２，１）及び画素Ｐ（２，２）は、１つの単位画素ブロックを構成している。画素Ｐ（１，１）の画素信号は、１列目の垂直出力線１４Ａを介して列回路部３０Ａに入力され、列回路部３０Ａの１列目の列回路で処理される。画素Ｐ（１，２）の画素信号は、１列目の垂直出力線１４Ｂを介して列回路部３０Ｂに入力され、列回路部３０Ｂの１列目の列回路で処理される。画素Ｐ（２，１）の画素信号は、２列目の垂直出力線１４Ｂを介して列回路部３０Ｂに入力され、列回路部３０Ｂの２列目の列回路で処理される。画素Ｐ（２，２）の画素信号は、２列目の垂直出力線１４Ａを介して列回路部３０Ａに入力され、列回路部３０Ａの２列目の列回路で処理される。
つまり、１つの単位画素ブロックを構成する４つの画素Ｐの画素信号は、互いに別の列回路において処理される。別の言い方をすると、異なる色のカラーフィルタを備える画素Ｐの画素信号は、互いに別の列回路において処理される。そこで、本実施形態においては、第２補正値保持部５８に保持する補正値として、異なる色のカラーフィルタを備える画素Ｐごとに補正値を用意する。
例えば、信号処理部５０Ａの第２補正値保持部５８には、Ｒ画素が配された奇数行の各々に対応する（ｎ／２）個の補正値と、Ｂ画素が配された偶数行の各々に対応する（ｎ／２）個の補正値と、が保持される。また、信号処理部５０Ｂの第２補正値保持部５８には、Ｇｒ画素が配された奇数行の各々に対応する（ｎ／２）個の補正値と、Ｇｂ画素が配された偶数行の各々に対応する（ｎ／２）個の補正値と、が保持される。第２補正値保持部５８に保持する補正値としてこのような補正値を用意することにより、画素Ｐが備えるカラーフィルタの色ごとに異なるノイズが発生した場合にも、各々の画素Ｐに適した補正値で補正を行うことができる。これにより、共通の補正値で補正を行う場合と比較して、補正残りを低減し、画質の低下を防ぐことができる。
信号処理部５０Ａ，５０Ｂの第１補正値保持部５４に保持する補正値は、第１実施形態の場合と同様である。すなわち、信号処理部５０Ａの第１補正値保持部５４には、列回路部３０Ａのｍ個の列回路の各々に対応するｍ個の補正値を保持しておく。また、信号処理部５０Ｂの第１補正値保持部５４には、列回路部３０Ｂのｍ個の列回路の各々に対応するｍ個の補正値を保持しておく。これにより、列回路の特性ばらつきに起因するノイズを適切に補正することができる。
なお、本実施形態では、配線の引き回しの容易性等を考慮して、列回路部３０、信号処理部５０及び出力部６０を各々が含む２組の読み出し回路を、画素部１０を間に挟むように配置した。しかしながら、読み出し回路の配置は、列回路部３０で発生したノイズを低減するための補正と画素部１０で発生したノイズを低減するための補正とをこの順番で処理できる構成であれば、特に限定されるものではない。例えば、画素部１０の一方の側に、列回路部３０、信号処理部５０及び出力部６０を各々が含む２組の読み出し回路を配置してもよい。また、信号処理部５０及び出力部６０は、必ずしも２つに分割する必要はなく、１つの信号処理部及び１つの出力部６０を２つの読み出し回路で共用してもよい。
また、本実施形態では、垂直出力線１４Ａ，１４Ｂと列回路部３０Ａ，３０Ｂの列回路とが１対１で対応している例を示したが、垂直出力線１４と列回路とは必ずしも１対１で対応していなくてもよい。例えば、複数の垂直出力線１４うちの任意の垂直出力線１４が１つの列回路に接続可能に構成されていてもよい。このような場合には、垂直出力線１４と列回路との組み合わせの数に応じた補正値を第１補正値保持部５４に保持することで、共通の補正値で補正をする場合と比較して補正残りを低減することができる。
また、本実施形態では、異なる色のカラーフィルタを備える画素Ｐごとに第２処理部５６における補正処理を行う例を示したが、その他の単位で補正処理を行うようにしてもよい。例えば、画素Ｐが備えるカラーフィルタの色のほか、垂直出力線１４ごと、複数列ごと或いは画素ごとに、第２処理部５６における補正処理を行うこともできる。これらの場合にも、本実施形態と同様の効果を得ることができる。
このように、本実施形態によれば、画素回路及び読み出し回路に起因するノイズを適切に補正し、画質の低下を抑制することができる。
［第４実施形態］
本発明の第４実施形態による撮像装置について、図１１及び図１２を用いて説明する。図１１は、ΔΣ型ＡＤＣ回路の構成例を示すブロック図である。図１２は、本実施形態による撮像装置における信号処理部の構成例を示すブロック図である。第１乃至第３実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
本実施形態では、列回路部３０で発生した２種類のノイズを第１処理部５２において補正する例を示す。このような例としては、列回路部３０のＡＤＣ３４がΔΣ型ＡＤＣ回路を含んで構成されている場合が挙げられる。
ΔΣ型ＡＤＣは、サンプリング数を増やすことで高い分解能を得ることができるＡＤ変換回路である。ΔΣ型ＡＤＣ回路８０は、例えば図１１に示すように、減算回路（Δ）８２と、積分回路（Σ）８４と、比較器８６と、ＤＡＣ（Digital Analog Converter）８８と、により構成されうる。ΔΣ型ＡＤＣ回路８０の入力ノードでもある減算回路８２の入力ノードは、増幅器３２の出力ノードと、ＤＡＣ８８の出力ノードとに接続されている。減算回路８２の出力ノードは、積分回路８４の入力ノードに接続されている。積分回路８４の出力ノードは、比較器８６の入力ノードに接続されている。比較器８６の出力ノードは、ＤＡＣ８８の入力ノードに接続されているとともに、ΔΣ型ＡＤＣ回路８０の出力ノードを構成している。
減算回路８２は、入力された画素信号とある固定値との差を出力する。積分回路８４は、減算回路８２から出力される減算値を積分する。比較器８６は、積分回路８４から出力される積分結果をある値と比較し、比較結果を出力する。ＤＡＣ８８は、比較器８６から出力される信号をアナログ信号に変換する。このように、ΔΣ型ＡＤＣ回路８０は、減算回路８２と積分回路８４とにおいて２段階の変換を行うことを特徴としている。このような場合、減算回路８２による変換処理ではオフセット成分のノイズが発生し、積分回路８４による変換では画素信号に乗算されるノイズが発生しうる。
そこで、本実施形態の信号処理部５０においては、ＡＤＣ３４において発生するこれらノイズを低減するための補正を行うために、第１処理部５２が参照する補正値保持部として、２種類の補正値を保持する２つの第１補正値保持部５４Ａ，５４Ｂを設けている。そして、第１補正値保持部５４Ａには、オフセット成分のノイズを低減する補正を行うための補正値として、列回路部３０のｍ個の列回路の各々に対応するｍ個の補正値を保持しておく。また、第１補正値保持部５４Ｂには、画素信号に乗算されるノイズを低減する補正を行うための補正値として、列回路部３０のｍ個の列回路の各々に対応するｍ個の補正値を保持しておく。
そして、第１処理部５２では、列回路部３０の各列の列回路で処理されたｍ個の信号の各々に対して、第１補正値保持部５４Ａに保持しておいた補正値を用いた補正と、第１補正値保持部５４Ｂに保持しておいた補正値を用いた補正と、をそれぞれ行う。第２処理部５６では、第１実施形態の場合と同様、第１処理部５２で処理されたｍ個の信号の各々に対して、第２補正値保持部５８に保持しておいた共通の補正値を用いて補正を行う。
このようにして、画素部１０で発生したノイズを低減する補正を行う前に、列回路部３０の各列の列回路において発生した２種類のノイズを低減する補正を行うことで、補正残りを低減し、画質の低下を防ぐことができる。
なお、本実施形態では列回路部３０において２種類のノイズが発生した場合の補正方法について示したが、画素部１０において２種類のノイズが発生することもありうる。このような場合は、本実施形態の第１補正値保持部５４Ａ，５４Ｂと同様に、第２処理部５６が参照する補正値保持部として２つの第２補正値保持部を準備すればよい。列回路部３０の各列の列回路において発生したノイズを低減する補正を行った後、画素部１０で発生した２種類のノイズを低減する補正を行うことで、本実施形態と同様の効果を得ることができる。
このように、本実施形態によれば、画素回路及び読み出し回路に起因するノイズを適切に補正し、画質の低下を抑制することができる。
［第５実施形態］
本発明の第５実施形態による撮像装置について、図１３乃至図１６を用いて説明する。図１３は、第２実施形態による撮像装置における信号読み出し動作を示すタイミング図である。図１４は、本実施形態による撮像装置における信号処理部の概略構成を示すブロック図である。図１５は、本実施形態による撮像装置における第１補正値保持部の構成例を示す図である。図１６は、本実施形態による撮像装置における水平シェーディング処理部の動作を示す模式図である。第１乃至第４実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
第２実施形態による撮像装置のように複数の光電変換素子が１つのフローティングディフュージョンを共有する画素を有する構成では、画素の構造等に起因して各光電変換素子からの信号の読み出し条件に応じたシェーディングが発生することがある。本実施形態では、このようなシェーディングをも効果的に補正しうる撮像装置について説明する。
本実施形態による撮像装置における具体的なノイズ除去方法を説明する前に、第２実施形態による撮像装置における画素部１０からの列回路部３０による信号の読み出し動作について、図１３を用いて説明する。図１３には、画素部１０から信号を読み出す動作のタイミング図が例示されている。ここでは、垂直走査回路部２０によって第ｊ行及び第（ｊ＋１）行の画素Ｐから信号を読み出す動作が代表的に示されている。なお、図１３に示された各信号は、ハイアクティブの信号である。
第ｊ行の画素Ｐの読み出し動作が開始される時刻ｔ４０１の直前において、制御信号ＰＳＥＬ（ｊ），ＰＴＸＡ（ｊ），ＰＴＸＢ（ｊ），ＰＳＥＬ（ｊ＋１），ＰＴＸＡ（ｊ＋１），ＰＴＸＢ（ｊ＋１）はローレベルである。また、制御信号ＰＲＥＳ（ｊ），ＰＲＥＳ（ｊ＋１）はＨｉｇｈレベルである。
まず、時刻ｔ４０１において、水平同期信号ＨＳＹＮＣがＨｉｇｈレベルに活性化され、垂直走査回路部２０によって読み出し対象行である第ｊ行の制御信号ＰＳＥＬ（ｊ）がＨｉｇｈレベルに活性化される。制御信号ＰＳＥＬ（ｊ）がＨｉｇｈレベルに活性化されると、読み出し対象行である第ｊ行の画素Ｐの選択トランジスタＭ４がオン状態となり、第ｊ行のｎ個の画素Ｐの各々が対応する列の垂直出力線１４に電気的に接続される。
続く時刻ｔ４０２までの期間、垂直走査回路部２０により制御信号ＰＲＥＳ（ｊ）がＨｉｇｈレベルに維持されることにより、第ｊ行の画素ＰのリセットトランジスタＭ２がオン状態に維持される。これにより、ノードＦＤが電圧ＶＤＤにリセットされる。
時刻ｔ４０２において、垂直走査回路部２０により制御信号ＰＲＥＳ（ｊ）がＬｏｗレベルに非活性化され、リセットトランジスタＭ２がオフ状態となる。これにより、ノードＦＤのリセットが解除される。選択トランジスタＭ４はオン状態のままであるため、各列の垂直出力線１４にはノードＦＤのリセットが解除された際の増幅トランジスタＭ３のゲート電位に応じた信号（Ｎ信号）が出力される。
続く時刻ｔ４０３から時刻ｔ４０４の期間において、垂直走査回路部２０により制御信号ＰＴＸＡ（ｊ）がＨｉｇｈレベルに活性化される。これにより、転送トランジスタＭ１Ａがオン状態となり、光電変換素子ＰＤＡにおいて光電変換により発生した電荷がノードＦＤに転送される。各列の垂直出力線１４には、光電変換素子ＰＤＡで発生した電荷に応じた画素信号（Ｓ信号）が出力される。
時刻ｔ４０４において、垂直走査回路部２０により制御信号ＰＴＸＡ（ｊ）がローレベルに非活性化される。これにより、転送トランジスタＭ１Ａがオフ状態となる。転送トランジスタＭ１Ａがオフ状態となった後も、垂直出力線１４にはＳレベルが出力され続ける。光電変換素子ＰＤＡからの信号の読み出しは、ノードＦＤを使う順番として先になるので、光電変換素子ＰＤＡからの信号の読み出しをＦＤ先読みと呼ぶものとする。
光電変換素子ＰＤＢからの信号の読み出しは、時刻ｔ４０６から時刻ｔ４１０の期間において実施される。具体的な読み出し方法（駆動方法）は、光電変換素子ＰＤＡからの信号の読み出しと同様である。光電変換素子ＰＤＢからの信号の読み出しは、ノードＦＤを使う順番として後になるので、光電変換素子ＰＤＢからの信号の読み出しをＦＤ後読みと呼ぶものとする。
続く時刻ｔ４１１から時刻ｔ４１２の期間には、第（ｊ＋１）行の画素Ｐからの信号の読み出しが実施される。なお、図１３に示した動作例では、水平同期信号ＨＳＹＮＣがＨｉｇｈレベルに活性化される度にＦＤ先読みとＦＤ後読みとを切り替えている。しかし、水平同期信号ＨＳＹＮＣの一度の活性化に応じて、ＦＤ先読みとＦＤ後読みとの双方が行われてもよい。
このようにして列回路部３０を介して信号処理部５０に読み出される画素信号には、水平方向（行方向）に変化するノイズ成分、すなわち列間でばらつきを有するノイズ成分が含まれている。このノイズ成分は、例えば、列回路部３０を構成する複数の列回路の特性ばらつきや、メモリ部を構成する複数のメモリの特性ばらつきに依存しうる。また、このノイズ成分は、光電変換素子で発生する暗電流、複数の列回路から信号処理部５０までの距離の違い、画素Ｐ内の複数（所定数）の光電変換素子からの信号の読み出し順序、各列の増幅器３２のゲインばらつき等に依存しうる。
本明細書では、便宜的に、ノイズ成分におけるばらつきのうち、列単位で発生するばらつきを列ばらつき、より大きな単位で発生するばらつきを水平シェーディングと呼ぶものとする。列ばらつきは、列回路部３０で発生するノイズ成分が主たる成分であり、画素Ｐの影響をほぼ受けない。よって、列ばらつきは、ＦＤ先読み及びＦＤ後読みといった読み出し条件には依存しない成分とみなせる。なお、列ばらつきにはオフセット成分のノイズとゲイン誤差成分のノイズとが含まれる。オフセット成分のノイズ及びゲイン誤差成分のノイズは、列毎の相関性の低いノイズであり、水平シェーディングは列ごとの相関性の高いノイズである。
次に、水平シェーディングについて説明する。ＦＤ先読みに関わる構成要素とＦＤ後読みに関わる構成要素との間には、垂直出力線１４からの直線距離に関して相違が存在しうる。例えば、光電変換素子と垂直出力線１４との直線距離、或いは、転送トランジスタのゲートと垂直出力線１４との直線距離が、ＦＤ先読みに関わる構成要素とＦＤ後読みに関わる構成要素との間で異なりうる。このため、垂直出力線１４に付加される寄生容量が、ＦＤ先読みに関わる構成要素とＦＤ後読みに関わる構成要素との間で異なりうる。これにより、ＦＤ先読みによって得られる画素信号とＦＤ後読みによって得られる画素信号との間でノイズ成分の大きさが異なりうる。つまり、同じ行であっても、ＦＤ先読みによって得られる複数の画素信号における水平シェーディングの形状（分布）とＦＤ後読みによって得られる複数の画素信号における水平シェーディングの形状（分布）とが異なりうる。以上より、水平シェーディングを効果的に補正するためには、ＦＤ先読み及びＦＤ後読み（つまり、画素Ｐからの各光電変換素子の信号の読み出し順位）を考慮すべきであると言える。
次に、本実施形態による撮像装置における信号処理部５０の構成例について、図１４を用いて説明する。
本実施形態の信号処理部５０は、例えば図１４に示すように、識別情報生成部５１と、第１処理部５２と、第１補正値保持部５４と、第２処理部５６と、第２補正値生成部５７と、第２補正値保持部５８と、を含んで構成されうる。第１処理部５２は、列オフセット処理部５２２と、列ゲイン処理部５２４と、水平シェーディング処理部５２６と、を含んで構成されうる。
識別情報生成部５１は、制御部７０から供給される駆動モード情報ＭＯＤＥに基づいて識別情報ＰＤＳＥＬを生成し、生成した識別情報ＰＤＳＥＬを第１補正値保持部５４及び水平シェーディング処理部５２６に出力する。識別情報生成部５１が生成する識別情報ＰＤＳＥＬは、補正対象の画素信号がＦＤ先読み及びＦＤ後読みのいずれで読み出された信号であるかを示す信号である。識別情報ＰＤＳＥＬは、複数（所定数）の光電変換素子ＰＤＡ，ＰＤＢのうち読み出す対象を示す識別情報であるとも言える。或いは、識別情報ＰＤＳＥＬは、複数（所定数）の光電変換素子ＰＤＡ、ＰＤＢのそれぞれの読み出し順位を示す情報であるとも言える。例えば、ＦＤ先読みの場合は識別情報ＰＤＳＥＬとして“０”、ＦＤ後読みの場合は識別情報ＰＤＳＥＬとして“１”が生成されうる。その識別情報によって処理対象の画素信号がＦＤ先読みかＦＤ後読みであるかを判別することが可能となる。識別情報ＰＤＳＥＬは、例えば１水平同期期間（以下、ｈｄ）毎に更新されうる。
第１補正値保持部５４は、識別情報生成部５１から識別情報ＰＤＳＥＬを受信するとともに、信号処理部５０の外部から供給されるｈｏｆｓｔ補正値、ｈｇａｉｎ補正値及びｈｓｈｄデータを受信し、格納する。
第１補正値保持部５４は、例えば図１５に模式的に示されるように、１つの第１領域Ｒ１と、１つの第２領域Ｒ２と、１つの画素Ｐに含まれる光電変換素子ＰＤＡ，ＰＤＢの個数（所定数）と同数の第３領域Ｒ３と、を含みうる。第１領域Ｒ１には、画素部１０の複数の列にそれぞれ対応するｈｏｆｓｔ補正値として、複数の列オフセット補正値ｈｏｆｓｔｄａｔが格納されうる。第２領域Ｒ２には、画素部１０の複数の列にそれぞれ対応するｈｇａｉｎ補正値として、複数の列ゲイン補正値ｈｇａｉｎｄａｔが格納されうる。第３領域Ｒ３の各々は、列回路部３０による各画素Ｐからの信号の読み出し条件に対応付けられる。第３領域Ｒ３の各々には、画素部１０の複数の列を分割した複数のグループの各々に対応するｈｓｈｄデータとして、複数の水平シェーディングｈｓｈｄデータｈｓｈｄｄａｔが格納されうる。
一例において、列ゲイン補正値ｈｇａｉｎｄａｔ、列オフセット補正値ｈｏｆｓｔｄａｔ及び水平シェーディングｈｓｈｄデータｈｓｈｄｄａｔは、撮像装置１００の出荷前に生成され撮像装置１００に供給されうる。他の一例において、列ゲイン補正値ｈｇａｉｎｄａｔ、列オフセット補正値ｈｏｆｓｔｄａｔ及び水平シェーディングｈｓｈｄデータｈｓｈｄｄａｔは、外部装置において準備され、撮像装置１００の出荷前に生成され、撮像装置１００に提供或いは組み込まれうる。
第１処理部５２には、画素部１０の画素Ｐから信号を読み出す期間に、画素部１０の画素Ｐから列回路部３０によって読み出された画素信号Ｖｒｅａｄが供給される。第１処理部５２に供給された画素信号Ｖｒｅａｄは、列オフセット処理部５２２に入力される。
列オフセット処理部５２２は、列回路部３０から出力される画素信号Ｖｒｅａｄを第１補正値保持部５４から供給されるｈｏｆｓｔ補正値に基づいて補正し、画素信号ＶｈｏｆｓｔＯｕｔを生成する。例えば、列オフセット処理部５２２は、列回路部３０から出力される画素信号Ｖｒｅａｄに第１補正値保持部５４から供給されるｈｏｆｓｔ補正値を加算する。列オフセット処理部５２２による補正は、識別情報生成部５１で生成される識別情報ＰＤＳＥＬの値とは無関係である。つまり、ｈｏｆｓｔ補正値は、ＦＤ先読みとＦＤ後読みとで共通である。画素信号が画素Ｐ（ｉ，ｊ）の光電変換素子ＰＤＡ又は光電変換素子ＰＤＢから読み出された信号であると考えると、ｈｏｆｓｔ補正値は、画素Ｐ（ｉ，ｊ）に対応付けられたデータであると言える。ｈｏｆｓｔ補正値は、列単位のばらつきを補正するためのデータであるので、列オフセット処理部５２２による補正によって列単位のばらつきが補正される。
本実施形態によれば、第１補正値保持部５４は、ＦＤ先読み用のｈｏｆｓｔ補正値とＦＤ後読み用のｈｏｆｓｔ補正値とを保持せず、ＦＤ先読みとＦＤ後読みとで共通のｈｏｆｓｔ補正値を保持するので、第１補正値保持部５４の規模を小さくすることができる。列オフセット処理部５２２は、垂直走査回路部２０により選択された光電変換素子から列回路部３０によって複数の垂直出力線１４を介して読み出される信号に対して第１領域に格納された複数の第１補正値に基づく第１補正を行う機能ブロックとして理解されうる。
列ゲイン処理部５２４は、列オフセット処理部５２２から出力される画素信号ＶｈｏｆｓｔＯｕｔを第１補正値保持部５４から供給されるｈｇａｉｎ補正値に基づいて補正し、画素信号ＶｈｇａｉｎＯｕｔを生成する。例えば、列ゲイン処理部５２４は、列オフセット処理部５２２から出力される画素信号ＶｈｏｆｓｔＯｕｔに第１補正値保持部５４から供給されるｈｇａｉｎ補正値を乗算する乗算処理を行う。列ゲイン処理部５２４による補正は、識別情報生成部５１で生成される識別情報ＰＤＳＥＬの値とは無関係である。つまり、ｈｇａｉｎ補正値は、ＦＤ先読みとＦＤ後読みとで共通である。画素信号が画素Ｐ（ｉ，ｊ）の光電変換素子ＰＤＡ又は光電変換素子ＰＤＢから読み出された信号であると考えると、ｈｇａｉｎ補正値は、画素Ｐ（ｉ，ｊ）に対応付けられたデータであると言える。ｈｇａｉｎ補正値は、列単位のゲインばらつきを補正するためのデータであるので、列ゲイン処理部５２４による補正によって列単位のゲインばらつきが補正される。
本実施形態によれば、第１補正値保持部５４は、ＦＤ先読み用のｈｇａｉｎ補正値とＦＤ後読み用のｈｇａｉｎ補正値を保持せず、ＦＤ先読みとＦＤ後読みとで共通のｈｇａｉｎ補正値を保持するので、第１補正値保持部５４の規模を小さくすることができる。列ゲイン処理部５２４は、列オフセット処理部５２２から出力される信号に対して第２領域に格納された複数の第２補正値に基づく第２補正を行う機能ブロックとして理解されうる。
水平シェーディング処理部５２６は、第１補正値保持部５４から供給されるｈｓｈｄデータに基づいて、識別情報ＰＤＳＥＬに応じたｈｓｈｄ補正値を生成する。そして、生成したｈｓｈｄ補正値を用いて画素信号ＶｈｇａｉｎＯｕｔを補正し、画素信号ＶｈｓｈｄＯｕｔを生成する。水平シェーディング処理部５２６は、所定数の第３領域のうち、垂直走査回路部２０によって選択された光電変換素子からの信号の読み出し条件に応じた第３領域に格納された複数の第３補正値に基づく第３補正を行う機能ブロックとして理解されうる。
図１６には、水平シェーディング処理部５２６における水平シェーディング補正の一例が模式的に示されている。この例では、画素部１０の複数の列が複数のグループに分割され、各グループが１６の列からなる場合を想定している。第１補正値保持部５４の１つの第３領域Ｒ３には、複数の水平シェーディングｈｓｈｄデータｈｓｈｄｄａｔが格納されている。図１６の例において、ｈｓｈｄ補正値Ｑ（１６ｋ＋ｎ）は、列番号（ｉの値）に応じて複数の水平シェーディングｈｓｈｄデータｈｓｈｄｄａｔから選択されるＣａｖｅ，Ｌ２ａｖｅ，Ｌ１ａｖｅ，Ｒ１ａｖｅ，Ｒ２ａｖｅに基づいて生成される。そして、画素Ｐ（ｉ，ｊ）の画素信号ＶｈｇａｉｎＯｕｔは、このようにして生成されたｈｓｈｄ補正値Ｑ（１６ｋ＋ｎ）を用いて補正される。
ここで、Ｃａｖｅは、画素Ｐ（ｉ，ｊ）が属するグループＣに割り当てられた水平シェーディングｈｓｈｄデータｈｓｈｄｄａｔである。Ｃａｖｅは、例えば、グループＣを構成する１６列に配置された画素Ｐから列回路部３０によって読み出された信号の平均値である。Ｌ２ａｖｅ，Ｌ１ａｖｅは、グループＣの左側の２つのグループＬ２，Ｌ１にそれぞれ割り当てられた水平シェーディングｈｓｈｄデータｈｓｈｄｄａｔである。Ｌ２ａｖｅは、グループＬ２を構成する１６列に配置された画素Ｐから列回路部３０によって読み出された信号の平均値である。Ｌ１ａｖｅは、グループＬ１を構成する１６列に配置された画素Ｐから列回路部３０によって読み出され信号の平均値である。Ｒ１ａｖｅ，Ｒ２ａｖｅは、グループＣの右側の２つのグループＲ１，Ｒ２に割り当てられた水平シェーディングｈｓｈｄデータｈｓｈｄｄａｔである。Ｒ１ａｖｅは、グループＲ１を構成する１６列に配置された画素Ｐから列回路部３０によって読み出された信号の平均値である。Ｒ２ａｖｅは、グループＲ２を構成する１６列に配置された画素Ｐから列回路部３０によって読み出された信号の平均値である。
この例では、水平シェーディング処理部５２６は、Ｃａｖｅ，Ｌ２ａｖｅ，Ｌ１ａｖｅ，Ｒ１ａｖｅ，Ｒ２ａｖｅに基づいて、以下の式（７）に従って、線形補間によってｈｓｈｄ補正値Ｑ（１６ｋ＋ｎ）を生成する。水平シェーディング処理部５２６は、画素信号ＶｈｇａｉｎＯｕｔをｈｓｈｄ補正値Ｑ（１６ｋ＋ｎ）に基づいて補正する。一例において、水平シェーディング処理部５２６は、画素信号ＶｈｇａｉｎＯｕｔにｈｓｈｄ補正値Ｑ（１６ｋ＋ｎ）を加算する。
Figure 2023166968000002
 ここで、ｋは整数、ｎは整数（０～１５）、Ｌ１［ｎ］，Ｌ２［ｎ］，Ｃ［ｎ］，Ｒ１［ｎ］，Ｒ２［ｎ］は補間パラメータである。
ところで、上述の値のうちＬ２ａｖｅ，Ｌ１ａｖｅ，Ｒ１ａｖｅ，Ｒ２ａｖｅは、一部が存在しないケースがある。例えば、画素部１０の左端から２番目のグループに属する画素Ｐの画素信号を補正するためのｈｓｈｄ補正値を生成する場合には、Ｌ２ａｖｅが存在しない。そのような場合には、例えば、Ｌ２ａｖｅとしてＬ１ａｖｅを使用するなどの例外処理がなされうる。なお、式（７）で示される処理は一例であり、他の式が適用されてもよいし、他の補間方法が使用されてもよい。本実施形態によれば、ＦＤ先読み、ＦＤ後読みに依存する水平シェーディングノイズは、補正対象の画素が属するグループ及びそれに近いグループに与えられたｈｓｈｄデータの補間によって得られるｈｓｈｄ補正値に基づいて補正される。これにより、第１補正値保持部５４の規模を小さくしつつノイズ成分を効果的に除去することができる。
なお、ここではｈｓｈｄデータを複数列の平均値である水平シェーディングｈｓｈｄｄａｔとしたが、ｈｓｈｄデータは、ＦＤ先読みとＦＤ後読みとで第３領域が分かれており、少なくとも２列以上に対応した補正値であればよい。また、水平シェーディング処理部５２６は、第１補正値保持部５４から取得したｈｓｈｄデータからｈｓｈｄ補正値を生成するとしたが、ｈｓｈｄデータをそのまま補正値として処理に用いてもよい。
第２補正値生成部５７は、第１処理部５２から出力される画素信号ＶｈｓｈｄＯｕｔを用いて、画素部１０で発生した暗電流によるオフセット成分のノイズを補正するためのｏｂｃ補正値を生成する。第２補正値保持部５８は、第２補正値生成部５７から供給されるｏｂｃ補正値を受信し、格納する。第２処理部５６は、第２補正値保持部５８から供給されるｏｂｃ補正値に基づいて画素信号ＶｈｓｈｄＯｕｔを補正し、画素信号ＶｏｂｃＯｕｔを生成する。例えば、第２処理部５６は、第１処理部５２から出力される画素信号ＶｈｓｈｄＯｕｔに第２補正値保持部５８から供給されるｏｂｃ補正値を加算する。第２処理部５６による補正は、識別情報生成部５１で生成される識別情報ＰＤＳＥＬの値とは無関係である。つまり、ｏｂｃ補正値は、ＦＤ先読みとＦＤ後読みとで共通である。画素信号が画素Ｐ（ｉ，ｊ）の光電変換素子ＰＤＡ又は光電変換素子ＰＤＢから読み出された信号であると考えると、ｏｂｃ補正値は、画素Ｐ（ｉ，ｊ）に対応付けられたデータであると言える。ｏｂｃ補正値は、画素ごとの暗電流によるオフセット成分のノイズを補正するためのデータであるので、第２処理部５６による補正によって、画素で発生した暗電流によるオフセット成分のノイズが補正される。
なお、本実施形態ではＦＤ先読みとＦＤ後読みとで共通のｏｂｃ補正値を保持する構成を想定したが、その限りではない。
このように、本実施形態によれば、画素回路及び読み出し回路に起因するノイズを適切に補正し、画質の低下を抑制することができる。
[第６実施形態]
本発明の第６実施形態による撮像装置について、図１７を用いて説明する。図１７は、本実施形態による撮像装置における信号処理部の構成例を示すブロック図である。第１乃至第５実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
本実施形態では、第５実施形態と同様、複数の光電変換素子が１つのフローティングディフュージョンを共有する画素を有する撮像装置において、各光電変換素子からの信号の読み出し条件に応じたシェーディングを補正するための構成例を説明する。
本実施形態の信号処理部５０は、例えば図１７に示すように、第１処理部５２と、第１補正値取得部５３と、第１補正値保持部５４と、第２処理部５６と、第２補正値保持部５８と、識別情報生成部５１と、第２補正値生成部５７と、を含んで構成されうる。第１処理部５２は、列オフセット処理部５２２と、列ゲイン処理部５２４と、水平シェーディング処理部５２６と、を含んで構成されうる。第１補正値取得部５３は、列オフセット補正値生成部５３２と、列ゲイン補正値取得部５３４と、水平シェーディング補正値生成部５３６と、を含んで構成されうる。
列オフセット補正値生成部５３２は、オフセット成分の列ばらつきを補正するためのｈｏｆｓｔ補正値を生成し、第１補正値保持部５４に格納する機能を備える。列ゲイン補正値取得部５３４は、ゲイン成分の列ばらつきを補正するためのｈｇａｉｎ補正値を取得し、第１補正値保持部５４に格納する機能を備える。水平シェーディング補正値生成部５３６は、ＦＤ先読み・後読みに起因する水平シェーディングを補正するためのｈｓｈｄデータを生成し、第１補正値保持部５４に格納する機能を備える。信号処理部５０のその他の機能ブロックは、第５実施形態の信号処理部と同様である。制御部７０は、列オフセット補正値生成部５３２を制御して、列オフセット補正値ｈｏｆｓｔｄａｔ、水平シェーディングｈｓｈｄデータｈｓｈｄｄａｔ及びｏｂｃ補正値を生成するための補正値生成動作を実行するように構成されうる。
列回路部３０から供給される画素信号Ｖｒｅａｄは、列オフセット補正値生成部５３２及び列オフセット処理部５２２に供給される。列オフセット補正値生成部５３２は、画素信号Ｖｒｅａｄを用いてｈｏｆｓｔ補正値を生成し、生成したｈｏｆｓｔ補正値を第１補正値保持部５４に格納する。列オフセット処理部５２２は、第１補正値保持部５４から供給されるｈｏｆｓｔ補正値に基づいて画素信号Ｖｒｅａｄを処理することにより画素信号ＶｈｏｆｓｔＯｕｔを生成する。そして、列オフセット処理部５２２は、生成した画素信号ＶｈｏｆｓｔＯｕｔを列ゲイン補正値取得部５３４及び列ゲイン処理部５２４に出力する。
列ゲイン補正値取得部５３４は、画素信号ＶｈｏｆｓｔＯｕｔを用いてｈｇａｉｎ補正値を生成し、生成したｈｇａｉｎ補正値を第１補正値保持部５４に格納する。列ゲイン処理部５２４は、第１補正値保持部５４から供給されるｈｇａｉｎ補正値に基づいて画素信号ＶｈｏｆｓｔＯｕｔを処理することにより画素信号ＶｈｇａｉｎＯｕｔを生成する。そして、列ゲイン処理部５２４は、生成した画素信号ＶｈｇａｉｎＯｕｔを水平シェーディング補正値生成部５３６及び水平シェーディング処理部５２６に出力する。
識別情報生成部５１は、制御部７０から供給される駆動モード情報ＭＯＤＥに基づいて、補正対象の画素信号がＦＤ先読み及びＦＤ後読みのいずれで読み出された信号であるかを示す識別情報ＰＤＳＥＬを生成する。そして、識別情報生成部５１は、生成した識別情報ＰＤＳＥＬを第１補正値保持部５４及び水平シェーディング補正値生成部５３６に出力する。
水平シェーディング補正値生成部５３６は、画素信号ＶｈｇａｉｎＯｕｔ及び識別情報ＰＤＳＥＬを用いてｈｓｈｄデータを生成し、生成したｈｓｈｄデータを第１補正値保持部５４に格納する。水平シェーディング処理部５２６は、第１補正値保持部５４から供給されるｈｓｈｄデータに基づいて画素信号ＶｈｇａｉｎＯｕｔを処理することにより画素信号ＶｈｓｈｄＯｕｔを生成する。そして、水平シェーディング処理部５２６は、生成した画素信号ＶｈｓｈｄＯｕｔを第２補正値生成部５７及び第２処理部５６に出力する。
第２補正値生成部５７は、第１処理部５２から出力される画素信号ＶｈｓｈｄＯｕｔを用いてｏｂｃ補正値を生成し、生成したｏｂｃ補正値を第２補正値保持部５８に格納する。第２処理部５６は、第２補正値保持部５８から供給されるｏｂｃ補正値に基づいて第１処理部５２から出力される画素信号ＶｈｓｈｄＯｕｔを処理することにより画素信号ＶｏｂｃＯｕｔを生成し、生成した画素信号ＶｏｂｃＯｕｔを出力する。
本実施形態の撮像装置においては、撮像動作に先立ち、第１補正値取得部５３において補正値生成動作を行い、ｈｏｆｓｔ補正値及びｈｓｈｄデータを生成することができる。また、第１補正値取得部５３は、ｈｇａｉｎ補正値を撮像動作に先立ってさらに生成しても良い。撮像動作に先立って補正値生成動作を行うことにより、温度特性や駆動モード変更等による列ばらつき、水平シェーディングの形状の変化、暗電流成分の大きさの変化に対し、信号処理部５０における補正処理内容を追従させることができる。特に、消費電力が大きい駆動モードの実行中や駆動モードの変更時においては、列ばらつき、水平シェーディングの形状の変化及び暗電流成分の大きさの変化は大きくなるため、撮像条件の変化に追従して補正処理内容を変更することの効果は大きい。
なお、ここでは第１補正値取得部５３及び第２補正値生成部５７が取得・生成した補正値を第１補正値保持部５４及び第２補正値保持部５８に一旦格納してから処理部に供給する例を示したが、取得・生成した補正値を処理部に直接供給するようにしてもよい。
第１補正値取得部５３及び第２補正値生成部５７において取得・生成する補正値は、熱による影響を受けてノイズの大きさが変化するような撮影環境の場合はリアルタイムで取得することが有効である。補正値を更新するタイミングは、撮影モードやＩＳＯ感度に応じて適宜設定されうる。また、補正値を更新するタイミングは、各補正値の取得に要する時間をも考慮して適宜設定することが望ましい。
撮影モードに関しては、例えば動画像撮影時と静止画像撮影時とにおいて、更新タイミングは異なりうる。例えば、動画像撮影時には、温度の変化する時間に応じて、複数フレーム毎に１度、補正値を更新することで補正精度が向上しうる。一方、静止画像撮影時には、１フレーム毎に１度、補正値を更新することで補正精度が向上しうる。また、ＩＳＯ感度に関しては、ＩＳＯ感度毎に列回路のゲインが変化するため、ＩＳＯ感度が変化する毎にｈｇａｉｎ補正値を更新することで補正精度が向上しうる。
また、補正値の取得に要する時間を考慮すると、第１補正値取得部５３が取得する補正値の更新タイミングと、第２補正値生成部５７が生成する補正値の更新タイミングとは、それぞれ独立して設定することが望ましい。すなわち、画素部１０で発生したノイズを低減するための補正値を生成する第２補正値生成部５７は、複数列、複数行の画素値から補正値を生成するため、補正値生成に必要なデータ数を短い時間で取得しうる。そのため、第２補正値生成部５７における補正値の生成は時間的な制約を受けにくく、フレーム毎に補正値を更新することが容易である。一方、列回路部３０で発生したノイズを低減するための補正値を取得する第１補正値取得部５３は、列毎に分けて補正値を生成するため、補正値の生成に必要なデータ数を取得するために複数行を読み出す必要がある。そのため、第１補正値取得部５３における補正値の生成はフレームレートを落とす要因になるため、フレーム毎に補正値を更新することは困難になりうる。
このように、本実施形態によれば、画素回路及び読み出し回路に起因するノイズを適切に補正し、画質の低下を抑制することができる。
［第７実施形態］
本発明の第７実施形態による撮像システムについて、図１８を用いて説明する。図１８は、本実施形態による撮像システムの概略構成を示すブロック図である。
上記第１乃至第６実施形態で述べた撮像装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１８には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
図１２に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１乃至第６実施形態のいずれかで説明した撮像装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。
撮像システム２００は、また、撮像装置２０１から出力される信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するデジタル信号から画像データの生成を行う。信号処理部２０８は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部２０８は、撮像装置１００が備える機能の一部を備えていてもよい。例えば、信号処理部２０８は、第１乃至第６実施形態で述べた撮像装置１００が備える機能のうち、ＡＤＣ３４の機能や信号処理部５０（第１処理部５２及び第２処理部５６）の機能を備えていてもよい。
撮像システム２００は、更に、画像データを一時的に記憶するためのバッファメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。撮像システム２００は、更に、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。
撮像システム２００は、更に、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。
撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部２０８は、撮像信号を用いて、画像を生成する。
このように、本実施形態によれば、第１乃至第６実施形態による撮像装置１００を適用した撮像システムを実現することができる。
［第８実施形態］
本発明の第８実施形態による撮像システム及び移動体について、図１９を用いて説明する。図１９は、本実施形態による撮像システム及び移動体の構成を示す図である。
図１９（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第６実施形態のいずれで説明した撮像装置１００でありうる。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像装置３１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１９（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
［第９実施形態］
本発明の第９実施形態による機器について、図２０を用いて説明する。図２０は、本実施形態による機器の概略構成を示すブロック図である。
図２０は、光電変換装置ＡＰＲを含む機器ＥＱＰを示す模式図である。光電変換装置ＡＰＲは、第１乃至第６実施形態のいずれかで説明した撮像装置１００の機能を備える。光電変換装置ＡＰＲの全部又は一部が、半導体デバイスＩＣである。本例の光電変換装置ＡＰＲは、例えば、イメージセンサやＡＦ（Auto Focus）センサ、測光センサ、測距センサとして用いることができる。半導体デバイスＩＣは、光電変換部を含む画素回路ＰＸＣが行列状に配列された画素エリアＰＸを有する。半導体デバイスＩＣは画素エリアＰＸの周囲に周辺エリアＰＲを有することができる。周辺エリアＰＲには画素回路以外の回路を配置することができる。
光電変換装置ＡＰＲは、複数の光電変換部が設けられた第１半導体チップと、周辺回路が設けられた第２半導体チップとを積層した構造（チップ積層構造）を有していてもよい。第２半導体チップにおける周辺回路は、ぞれぞれ、第１半導体チップの画素列に対応した列回路とすることができる。また、第２半導体チップにおける周辺回路は、それぞれ、第１半導体チップの画素あるいは画素ブロックに対応したマトリクス回路とすることもできる。第１半導体チップと第２半導体チップとの接続は、貫通電極（ＴＳＶ）、銅等の導電体の直接接合によるチップ間配線、チップ間のマイクロバンプによる接続、ワイヤボンディングによる接続などを採用することができる。
光電変換装置ＡＰＲは、半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。
機器ＥＱＰは、光学装置ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹ及び機械装置ＭＣＨＮのうちの少なくともいずれかを更に備えうる。光学装置ＯＰＴは、光電変換装置としての光電変換装置ＡＰＲに対応するものであり、例えばレンズやシャッター、ミラーである。制御装置ＣＴＲＬは、光電変換装置ＡＰＲを制御するものであり、例えばＡＳＩＣなどの半導体デバイスである。処理装置ＰＲＣＳは、光電変換装置ＡＰＲから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成する。処理装置ＰＲＣＳは、ＣＰＵ（中央処理装置）やＡＳＩＣ（特定用途向け集積回路）などの半導体デバイスである。表示装置ＤＳＰＬは、光電変換装置ＡＰＲで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、光電変換装置ＡＰＲで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、或いは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮは、モーターやエンジン等の可動部あるいは推進部を有する。機器ＥＱＰでは、光電変換装置ＡＰＲから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、光電変換装置ＡＰＲが有する記憶回路部や演算回路部とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えることが好ましい。
図２０に示した機器ＥＱＰは、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器でありうる。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッター動作のために光学装置ＯＰＴの部品を駆動することができる。また、機器ＥＱＰは、車両や船舶、飛行体などの輸送機器（移動体）でありうる。また、機器ＥＱＰは、内視鏡やＣＴスキャナーなどの医療機器でありうる。また、機器ＥＱＰは、内視鏡やＣＴスキャナーなどの医療機器でありうる。
輸送機器における機械装置ＭＣＨＮは移動装置として用いられうる。輸送機器としての機器ＥＱＰは、光電変換装置ＡＰＲを輸送するものや、撮影機能により運転（操縦）の補助及び／又は自動化を行うものに好適である。運転（操縦）の補助及び／又は自動化のための処理装置ＰＲＣＳは、光電変換装置ＡＰＲで得られた情報に基づいて移動装置としての機械装置ＭＣＨＮを操作するための処理を行うことができる。
本実施形態による光電変換装置ＡＰＲは、その設計者、製造者、販売者、購入者及び／又は使用者に、高い価値を提供することができる。そのため、光電変換装置ＡＰＲを機器ＥＱＰに搭載すれば、機器ＥＱＰの価値も高めることができる。よって、機器ＥＱＰの製造、販売を行う上で、本実施形態の光電変換装置ＡＰＲの機器ＥＱＰへの搭載を決定することは、機器ＥＱＰの価値を高める上で有利である。
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
また、上記第１乃至第６実施形態では、信号処理部５０の第１処理部５２及び第２処理部５６の機能を撮像装置１００が備えていたが、これら機能は必ずしも撮像装置１００が備えている必要はない。すなわち、第１処理部５２及び第２処理部５６のうちの少なくとも一方の機能は、撮像装置１００とは別の装置が備えていてもよい。当該別の装置は、例えば、撮像装置１００とは別のプロセッサ（例えば、ＣＰＵやＭＰＵ）を含むパソコンなどの信号処理装置でありうる。或いは、当該別の装置は、第１処理部５２及び第２処理部５６のうちの少なくとも一方の機能を実現するＡＳＩＣのような回路でありうる。
また、上記第１乃至第６実施形態では、列回路部３０で発生するゲイン成分のノイズとして増幅器３２において生じるノイズを例示したが、列回路部３０で発生するゲイン成分のノイズはＡＤＣ３４が備えるコンパレータにおいても生じうる。第１処理部５２で補正するゲイン成分のノイズは、ＡＤＣ３４において生じるノイズであってもよいし、増幅器３２において生じるノイズ及びＡＤＣ３４において生じるノイズの両方であってもよい。
また、上記第７及び第８実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図１８及び図１９に示した構成に限定されるものではない。
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
上記実施形態の開示は、以下の構成及び方法を含む。
（構成１）
複数の列をなすように配された複数の画素と、
前記複数の列に対応して設けられ、対応する列の画素で取得された信号を各々が読み出す複数の列回路と、
前記複数の列回路から出力される信号の各々に対し、前記列回路で発生して前記信号に重畳している前記列回路のゲイン誤差成分を低減する処理を含む演算処理を行う第１処理部と、
前記第１処理部で処理された信号に対し、前記画素で発生して前記信号に重畳しているノイズを低減するための演算処理を行う第２処理部と
を有することを特徴とする光電変換装置。
（構成２）
前記ゲイン誤差成分を低減する処理は除算の演算処理を含む
ことを特徴とする構成１記載の光電変換装置。
（構成３）
前記ゲイン誤差成分を低減する処理は乗算の演算処理を含む
ことを特徴とする構成１記載の光電変換装置。
（構成４）
前記ゲイン誤差成分を低減する処理は補正値テーブルを用いた演算処理を含む
ことを特徴とする構成１記載の光電変換装置。
（構成５）
前記複数の画素のうちの少なくとも一部の画素は、第１光電変換素子を含む第１副画素と、第２光電変換素子を含む第２副画素と、を有し、
前記第２処理部は、前記一部の画素の前記第１副画素で取得された信号に対して第１補正値を用いて前記演算処理を行い、前記一部の画素の前記第２副画素で取得された信号に対して第２補正値を用いて前記演算処理を行う
ことを特徴とする構成１乃至４のいずれかに記載の光電変換装置。
（構成６）
前記複数の画素は、互いに光学特性の異なる第１画素及び第２画素を同じ列に含み、
前記第２処理部は、前記第１画素で取得された信号に対して第１補正値を用いて前記演算処理を行い、前記第２画素で取得された信号に対して第２補正値を用いて前記演算処理を行う
ことを特徴とする構成１乃至４のいずれかに記載の光電変換装置。
（構成７）
前記複数の列の各々に少なくとも２つが配され、各々が対応する列の画素に接続された複数の出力線を更に有し、
前記複数の列回路は、前記複数の出力線の各々に対応して設けられており、
前記第１画素は、前記複数の出力線のうちの第１出力線を介して前記複数の列回路のうちの第１列回路に接続されており、
前記第２画素は、前記複数の出力線のうちの第２出力線を介して前記複数の列回路のうちの第２列回路に接続されている
ことを特徴とする構成６記載の光電変換装置。
（構成８）
前記第１処理部及び前記第２処理部は、前記第１列回路で処理された信号に対して前記演算処理を行う第１の組と、前記第２列回路で処理された信号に対して前記演算処理を行う第２の組と、に分けられている
ことを特徴とする構成７記載の光電変換装置。
（構成９）
前記第１処理部は、第１の数の信号ごとに共通の補正値を用いて前記演算処理を行い、
前記第２処理部は、前記第１の数から独立した第２の数の信号ごとに共通の補正値を用いて前記演算処理を行う
ことを特徴とする構成１乃至８のいずれかに記載の光電変換装置。
（構成１０）
前記第１処理部における前記演算処理は、リニアリティ補正を行うための処理を含む
ことを特徴とする構成１乃至９のいずれかに記載の光電変換装置。
（構成１１）
前記第１処理部における前記演算処理で用いる補正値を取得する第１補正値取得部を更に有し、
前記第１補正値取得部は、前記補正値を前記光電変換装置の外部から取得するように構成されている
ことを特徴とする構成１乃至１０のいずれかに記載の光電変換装置。
（構成１２）
前記第１処理部における前記演算処理で用いる補正値を取得する第１補正値取得部を更に有し、
前記第１補正値取得部は、前記光電変換装置の内部で生成した前記補正値を取得するように構成されている
ことを特徴とする構成１乃至１０のいずれかに記載の光電変換装置。
（構成１３）
前記第１処理部における前記演算処理で用いる前記補正値を保持する第１補正値保持部を更に有する
ことを特徴とする構成１１又は１２記載の光電変換装置。
（構成１４）
前記第１補正値保持部は、前記複数の列の数と同じ数の前記補正値を保持する
ことを特徴とする構成１３記載の光電変換装置。
（構成１５）
前記第１処理部における前記演算処理で用いる前記補正値は、前記第１補正値取得部が取得して前記第１補正値保持部に格納したものである
ことを特徴とする構成１３又は１４記載の光電変換装置。
（構成１６）
前記第１処理部における前記演算処理は、前記列回路から出力される信号に重畳する列毎の相関性の低いノイズを低減する演算処理及び列毎の相関性の高いノイズを低減する演算処理のうちの少なくとも一方を含む
ことを特徴とする構成１１乃至１５のいずれかに記載の光電変換装置。
（構成１７）
前記第１処理部は、前記列毎の相関性の低いノイズを低減する演算処理を行った後の信号に対して、前記列回路のゲイン誤差成分を低減する演算処理を行う
ことを特徴とする構成１６記載の光電変換装置。
（構成１８）
前記第１補正値取得部は、前記列毎の相関性の低いノイズを低減する演算処理で用いる補正値を、前記列回路のゲイン誤差成分を低減する処理を行う前の信号から、前記列毎に対応して生成する
ことを特徴とする構成１７記載の光電変換装置。
（構成１９）
前記第１処理部は、前記列回路のゲイン誤差成分を低減する演算処理を行った後の信号に対して、前記列毎の相関性の高いノイズを低減する演算処理を行う
ことを特徴とする構成１６記載の光電変換装置。
（構成２０）
前記第１補正値取得部は、前記列毎の相関性の高いノイズを低減する演算処理で用いる補正値を、前記列回路のゲイン誤差成分を低減する処理を行った後の信号から、少なくとも２つ以上の列に対応して生成する
ことを特徴とする構成１９記載の光電変換装置。
（構成２１）
前記第２処理部における前記演算処理で用いる補正値を生成する第２補正値生成部を更に有する
ことを特徴とする構成１乃至２０のいずれかに記載の光電変換装置。
（構成２２）
前記第２補正値生成部は、前記第１処理部で補正した後の画素値から前記補正値を生成する
ことを特徴とする構成２１記載の光電変換装置。
（構成２３）
前記第２処理部における前記演算処理で用いる前記補正値を保持する第２補正値保持部を更に有する
ことを特徴とする構成２１又は２２記載の光電変換装置。
（構成２４）
前記第２処理部における前記演算処理で用いる前記補正値は、前記第２補正値生成部が生成して前記第２補正値保持部に格納したものである
ことを特徴とする構成２３記載の光電変換装置。
（構成２５）
前記第２処理部における前記演算処理は、オフセット成分のノイズを低減するための処理を含む
ことを特徴とする構成１乃至２４のいずれかに記載の光電変換装置。
（構成２６）
前記複数の列回路の各々は、増幅器又はコンパレータを含む
ことを特徴とする構成１乃至２５のいずれかに記載の光電変換装置。
（構成２７）
前記複数の画素が設けられた第１基板と、
前記第１基板に積層され、前記複数の列回路と、前記第１処理部と、前記第２処理部と、が設けられた第２基板と、を有する
ことを特徴とする構成１乃至２６のいずれかに記載の光電変換装置。
（構成２８）
複数の列をなすように配された複数の画素と、
前記複数の列に対応して設けられ、対応する列の画素で取得された信号を各々が読み出す複数の列回路と、
前記複数の列回路から出力される信号の各々に対し、前記列回路で発生して前記信号に重畳しているノイズを低減するための乗算を含む演算処理を行う第１処理部と、
前記第１処理部で処理された信号に対し、前記画素で発生して前記信号に重畳しているノイズを低減するための演算処理を行う第２処理部と
を有することを特徴とする光電変換装置。
（構成２９）
構成１乃至２８のいずれかに記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理装置と
を有することを特徴とする撮像システム。
（構成３０）
移動体であって、
構成１乃至２８のいずれかに記載の光電変換装置と、
前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
（構成３１）
構成１乃至２８のいずれかに記載の光電変換装置と、
前記光電変換装置に対応する光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報に基づいて制御される機械装置、
前記光電変換装置で得られた情報を表示する表示装置、及び、
前記光電変換装置で得られた情報を記憶する記憶装置、の少なくともいずれかと
を備えることを特徴とする機器。
（構成３２）
複数の列をなすように配された複数の画素と、前記複数の列に対応して設けられ、対応する列の画素で取得された信号を各々が読み出す複数の列回路と、を有する光電変換装置から出力される信号を処理する信号処理装置であって、
前記光電変換装置の前記複数の列回路から出力される信号の各々に対し、前記列回路で発生して前記信号に重畳している前記列回路のゲイン誤差成分を低減する処理を含む演算処理を行う第１処理部と、
前記第１処理部で処理された信号に対し、前記画素で発生して前記信号に重畳しているノイズを低減するための演算処理を行う第２処理部と
を有することを特徴とする信号処理装置。
（方法１）
複数の列をなすように配された複数の画素と、前記複数の列に対応して設けられ、対応する列の画素で取得された信号を各々が読み出す複数の列回路と、を有する光電変換装置から出力される信号を処理する信号処理方法であって、
前記光電変換装置の前記複数の列回路から出力される信号の各々に対し、前記列回路で発生して前記信号に重畳している前記列回路のゲイン誤差成分を低減する処理を含む第１演算処理を行うステップと、
前記第１演算処理で処理された信号に対し、前記画素で発生して前記信号に重畳しているノイズを低減するための第２演算処理を行うステップと
を有することを特徴とする信号処理方法。
１０…画素部
１２…制御線
１４，１４Ａ，１４Ｂ…垂直出力線
２０…垂直走査回路部
３０…列回路部
４０…水平走査回路部
４２…水平出力線
５０…信号処理部
５２…第１処理部
５４…第１補正値保持部
５６…第２処理部
５８…第２補正値保持部
６０…出力部
７０…制御部
１００…撮像装置

Claims (33)

  1. 複数の列をなすように配された複数の画素と、
    前記複数の列に対応して設けられ、対応する列の画素で取得された信号を各々が読み出す複数の列回路と、
    前記複数の列回路から出力される信号の各々に対し、前記列回路で発生して前記信号に重畳している前記列回路のゲイン誤差成分を低減する処理を含む演算処理を行う第１処理部と、
    前記第１処理部で処理された信号に対し、前記画素で発生して前記信号に重畳しているノイズを低減するための演算処理を行う第２処理部と
    を有することを特徴とする光電変換装置。
  2. 前記ゲイン誤差成分を低減する処理は除算の演算処理を含む
    ことを特徴とする請求項１記載の光電変換装置。
  3. 前記ゲイン誤差成分を低減する処理は乗算の演算処理を含む
    ことを特徴とする請求項１記載の光電変換装置。
  4. 前記ゲイン誤差成分を低減する処理は補正値テーブルを用いた演算処理を含む
    ことを特徴とする請求項１記載の光電変換装置。
  5. 前記複数の画素のうちの少なくとも一部の画素は、第１光電変換素子を含む第１副画素と、第２光電変換素子を含む第２副画素と、を有し、
    前記第２処理部は、前記一部の画素の前記第１副画素で取得された信号に対して第１補正値を用いて前記演算処理を行い、前記一部の画素の前記第２副画素で取得された信号に対して第２補正値を用いて前記演算処理を行う
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  6. 前記複数の画素は、互いに光学特性の異なる第１画素及び第２画素を同じ列に含み、
    前記第２処理部は、前記第１画素で取得された信号に対して第１補正値を用いて前記演算処理を行い、前記第２画素で取得された信号に対して第２補正値を用いて前記演算処理を行う
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  7. 前記複数の列の各々に少なくとも２つが配され、各々が対応する列の画素に接続された複数の出力線を更に有し、
    前記複数の列回路は、前記複数の出力線の各々に対応して設けられており、
    前記第１画素は、前記複数の出力線のうちの第１出力線を介して前記複数の列回路のうちの第１列回路に接続されており、
    前記第２画素は、前記複数の出力線のうちの第２出力線を介して前記複数の列回路のうちの第２列回路に接続されている
    ことを特徴とする請求項６記載の光電変換装置。
  8. 前記第１処理部及び前記第２処理部は、前記第１列回路で処理された信号に対して前記演算処理を行う第１の組と、前記第２列回路で処理された信号に対して前記演算処理を行う第２の組と、に分けられている
    ことを特徴とする請求項７記載の光電変換装置。
  9. 前記第１処理部は、第１の数の信号ごとに共通の補正値を用いて前記演算処理を行い、
    前記第２処理部は、前記第１の数から独立した第２の数の信号ごとに共通の補正値を用いて前記演算処理を行う
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  10. 前記第１処理部における前記演算処理は、リニアリティ補正を行うための処理を含む
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  11. 前記第１処理部における前記演算処理で用いる補正値を取得する第１補正値取得部を更に有し、
    前記第１補正値取得部は、前記補正値を前記光電変換装置の外部から取得するように構成されている
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  12. 前記第１処理部における前記演算処理で用いる補正値を取得する第１補正値取得部を更に有し、
    前記第１補正値取得部は、前記光電変換装置の内部で生成した前記補正値を取得するように構成されている
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  13. 前記第１処理部における前記演算処理で用いる前記補正値を保持する第１補正値保持部を更に有する
    ことを特徴とする請求項１１記載の光電変換装置。
  14. 前記第１補正値保持部は、前記複数の列の数と同じ数の前記補正値を保持する
    ことを特徴とする請求項１３記載の光電変換装置。
  15. 前記第１処理部における前記演算処理で用いる前記補正値は、前記第１補正値取得部が取得して前記第１補正値保持部に格納したものである
    ことを特徴とする請求項１３記載の光電変換装置。
  16. 前記第１処理部における前記演算処理は、前記列回路から出力される信号に重畳する列毎の相関性の低いノイズを低減する演算処理及び列毎の相関性の高いノイズを低減する演算処理のうちの少なくとも一方を含む
    ことを特徴とする請求項１１記載の光電変換装置。
  17. 前記第１処理部は、前記列毎の相関性の低いノイズを低減する演算処理を行った後の信号に対して、前記列回路のゲイン誤差成分を低減する演算処理を行う
    ことを特徴とする請求項１６記載の光電変換装置。
  18. 前記第１補正値取得部は、前記列毎の相関性の低いノイズを低減する演算処理で用いる補正値を、前記列回路のゲイン誤差成分を低減する処理を行う前の信号から、前記列毎に対応して生成する
    ことを特徴とする請求項１７記載の光電変換装置。
  19. 前記第１処理部は、前記列回路のゲイン誤差成分を低減する演算処理を行った後の信号に対して、前記列毎の相関性の高いノイズを低減する演算処理を行う
    ことを特徴とする請求項１６記載の光電変換装置。
  20. 前記第１補正値取得部は、前記列毎の相関性の高いノイズを低減する演算処理で用いる補正値を、前記列回路のゲイン誤差成分を低減する処理を行った後の信号から、少なくとも２つ以上の列に対応して生成する
    ことを特徴とする請求項１９記載の光電変換装置。
  21. 前記第２処理部における前記演算処理で用いる補正値を生成する第２補正値生成部を更に有する
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  22. 前記第２補正値生成部は、前記第１処理部で補正した後の画素値から前記補正値を生成する
    ことを特徴とする請求項２１記載の光電変換装置。
  23. 前記第２処理部における前記演算処理で用いる前記補正値を保持する第２補正値保持部を更に有する
    ことを特徴とする請求項２１記載の光電変換装置。
  24. 前記第２処理部における前記演算処理で用いる前記補正値は、前記第２補正値生成部が生成して前記第２補正値保持部に格納したものである
    ことを特徴とする請求項２３記載の光電変換装置。
  25. 前記第２処理部における前記演算処理は、オフセット成分のノイズを低減するための処理を含む
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  26. 前記複数の列回路の各々は、増幅器又はコンパレータを含む
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  27. 前記複数の画素が設けられた第１基板と、
    前記第１基板に積層され、前記複数の列回路と、前記第１処理部と、前記第２処理部と、が設けられた第２基板と、を有する
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  28. 複数の列をなすように配された複数の画素と、
    前記複数の列に対応して設けられ、対応する列の画素で取得された信号を各々が読み出す複数の列回路と、
    前記複数の列回路から出力される信号の各々に対し、前記列回路で発生して前記信号に重畳しているノイズを低減するための乗算を含む演算処理を行う第１処理部と、
    前記第１処理部で処理された信号に対し、前記画素で発生して前記信号に重畳しているノイズを低減するための演算処理を行う第２処理部と
    を有することを特徴とする光電変換装置。
  29. 請求項１乃至４のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理装置と
    を有することを特徴とする撮像システム。
  30. 移動体であって、
    請求項１乃至４のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。
  31. 請求項１乃至４のいずれか１項に記載の光電変換装置と、
    前記光電変換装置に対応する光学装置、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置で得られた情報に基づいて制御される機械装置、
    前記光電変換装置で得られた情報を表示する表示装置、及び、
    前記光電変換装置で得られた情報を記憶する記憶装置、の少なくともいずれかと
    を備えることを特徴とする機器。
  32. 複数の列をなすように配された複数の画素と、前記複数の列に対応して設けられ、対応する列の画素で取得された信号を各々が読み出す複数の列回路と、を有する光電変換装置から出力される信号を処理する信号処理装置であって、
    前記光電変換装置の前記複数の列回路から出力される信号の各々に対し、前記列回路で発生して前記信号に重畳している前記列回路のゲイン誤差成分を低減する処理を含む演算処理を行う第１処理部と、
    前記第１処理部で処理された信号に対し、前記画素で発生して前記信号に重畳しているノイズを低減するための演算処理を行う第２処理部と
    を有することを特徴とする信号処理装置。
  33. 複数の列をなすように配された複数の画素と、前記複数の列に対応して設けられ、対応する列の画素で取得された信号を各々が読み出す複数の列回路と、を有する光電変換装置から出力される信号を処理する信号処理方法であって、
    前記光電変換装置の前記複数の列回路から出力される信号の各々に対し、前記列回路で発生して前記信号に重畳している前記列回路のゲイン誤差成分を低減する処理を含む第１演算処理を行うステップと、
    前記第１演算処理で処理された信号に対し、前記画素で発生して前記信号に重畳しているノイズを低減するための第２演算処理を行うステップと
    を有することを特徴とする信号処理方法。
JP2023026048A 2022-05-10 2023-02-22 信号処理装置及び光電変換装置 Pending JP2023166968A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP23171239.9A EP4277294A1 (en) 2022-05-10 2023-05-03 Photoelectric conversion device, imaging system, movable object, equipment, signal processing device and signal processing method
US18/312,394 US20230370737A1 (en) 2022-05-10 2023-05-04 Photoelectric conversion device, imaging system, movable object, equipment, signal processing device and signal processing method
CN202310504621.2A CN117041750A (zh) 2022-05-10 2023-05-06 光电转换装置、成像系统、移动体、装备、信号处理装置和信号处理方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022077472 2022-05-10
JP2022077472 2022-05-10

Publications (1)

Publication Number Publication Date
JP2023166968A true JP2023166968A (ja) 2023-11-22

Family

ID=88836977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023026048A Pending JP2023166968A (ja) 2022-05-10 2023-02-22 信号処理装置及び光電変換装置

Country Status (1)

Country Link
JP (1) JP2023166968A (ja)

Similar Documents

Publication Publication Date Title
JP7303682B2 (ja) 光電変換装置及び撮像システム
US20190191112A1 (en) Imaging device and method of driving imaging device
JP7171649B2 (ja) 撮像装置および撮像システム
JP6938352B2 (ja) 撮像装置及び撮像システム
JP7263080B2 (ja) 撮像装置及び信号処理装置
JP6953297B2 (ja) 撮像装置及び撮像システム
US11843880B2 (en) Photoelectric conversion device
JP2023166968A (ja) 信号処理装置及び光電変換装置
EP4277294A1 (en) Photoelectric conversion device, imaging system, movable object, equipment, signal processing device and signal processing method
JP2023057660A (ja) 半導体装置
CN117041750A (zh) 光电转换装置、成像系统、移动体、装备、信号处理装置和信号处理方法
US20230276150A1 (en) Photoelectric conversion device and method of driving photoelectric conversion device
JP7417560B2 (ja) 光電変換装置、光電変換システム、輸送機器および信号処理装置
US20230179751A1 (en) Photoelectric conversion device, image processing method, imaging system, mobile body, and equipment
US20240323563A1 (en) Photoelectric conversion device, photoelectric conversion system, movable object and equipment
US20240040279A1 (en) Photoelectric conversion device and method of driving photoelectric conversion device
WO2024195753A1 (ja) 光電変換装置、光電変換システム、移動体及び機器
US20230292024A1 (en) Photoelectric conversion device and method of driving photoelectric conversion device
US20240284076A1 (en) Photoelectric conversion device, photoelectric conversion system, movable object and equipment
US12108179B2 (en) Photoelectric conversion device and imaging system
US12003875B2 (en) Photoelectric conversion device and method of driving photoelectric conversion device
US20240031709A1 (en) Photoelectric conversion device, method of driving photoelectric conversion device, and imaging system
US20230420468A1 (en) Photoelectric conversion device
JP2023042083A (ja) 光電変換装置
JP2024073687A (ja) 光電変換装置及び撮像システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241031