JP7303682B2 - 光電変換装置及び撮像システム - Google Patents

Description

本発明は、光電変換装置及び撮像システムに関する。

ＡＤ（アナログ・デジタル）変換回路を内蔵したＣＭＯＳイメージセンサ等の光電変換装置は、デジタルカメラの画像入力機器等として利用されている。光電変換装置に内蔵されるＡＤ変換回路としては、列毎の画素信号と共通の参照信号（ランプ信号）とを比較処理することでデジタルデータを得るものがある。特許文献１には、ランプ信号を用いるＡＤ変換回路において、ランプ信号の傾きを変えることによってＡＤ変換ゲインを切り替える場合に、ランプ信号の傾きに依存しないノイズに起因する横線状のノイズを抑制するための技術が開示されている。

特開２０１３－０３０９９７号公報

しかしながら、特許文献１に記載の技術では、特にＡＤ変換ゲインを低い条件に設定した場合に、列毎のＡＤ変換ゲインにばらつきが生じ、取得した画像に縦線状のノイズが発生することがあった。

本発明の目的は、参照信号生成回路に起因する横線状のノイズを抑制しつつ、縦線状のノイズを低減しうる光電変換装置を提供することにある。

本発明の一観点によれば、複数の列をなすように配置され、各々が入射光の光量に応じた画素信号を出力する複数の画素と、所定の振幅を有する参照信号を生成する参照信号生成回路と、前記参照信号を伝達する参照信号線と、前記複数の列に対応して設けられ、対応する列の前記画素からの前記画素信号と前記参照信号とを各々が受ける複数の比較部と、を有し、前記複数の比較部の各々は、前記画素信号を受ける第１入力ノードと、前記参照信号を受ける第２入力ノードと、を有する比較器と、前記参照信号線と前記第２入力ノードとを接続する第１容量と、一方の電極が前記第２入力ノードに接続された第２容量と、一方の電極が前記第２入力ノードに接続された第３容量と、前記第２容量の他方の電極を、前記参照信号線及び基準電圧配線の一方に選択的に接続する選択部と、を有し、前記選択部は、前記参照信号線と前記第２容量の前記他方の電極との間に接続された第１スイッチと、前記第２容量の前記他方の電極と前記基準電圧配線との間に接続された第２スイッチと、前記参照信号線と前記第３容量の他方の電極との間に接続された第３スイッチと、前記第３容量の前記他方の電極と前記基準電圧配線との間に接続された第４スイッチと、を含むスイッチ回路を有する光電変換装置が提供される。

本発明によれば、参照信号生成回路に起因する横線状のノイズを抑制しつつ、縦線状のノイズを低減することができる。

本発明の第１実施形態による光電変換装置の概略構成を示すブロック図である。 本発明の第１実施形態による光電変換装置における画素の構成例を示す回路図である。 本発明の第１実施形態による光電変換装置における比較部の構成例を示す回路図である。 本発明の第１実施形態による光電変換装置の動作を説明するタイミングチャートである。 本発明の第２実施形態による光電変換装置における比較部の構成例を示す回路図である。 本発明の第２実施形態による光電変換装置の動作を説明するタイミングチャートである。 参考例による光電変換装置における比較部の構成例を示す回路図である。 本発明の第３実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第４実施形態による撮像システム及び移動体の構成例を示す図である。

［第１実施形態］
本発明の第１実施形態による光電変換装置及びその駆動方法について、図１乃至図４を用いて説明する。

はじめに、本実施形態による光電変換装置の概略構成について、図１乃至図３を用いて説明する。図１は、本実施形態による光電変換装置の概略構成を示すブロック図である。図２は、本実施形態による光電変換装置における画素の構成例を示す回路図である。図３は、本実施形態による光電変換装置における比較部の構成例を示す回路図である。

本実施形態による光電変換装置１００は、図１に示すように、画素部１０と、垂直走査回路３０と、比較回路４０と、参照信号生成回路４６と、記憶回路５０と、カウンタ回路５８と、水平走査回路６０と、信号処理回路７０と、制御回路８０と、を有する。

画素部１０には、複数の行及び複数の列をなすようにマトリクス状に配された複数の画素１２が設けられている。各々の画素１２は、フォトダイオード等の光電変換素子からなる光電変換部を含み、入射光の光量に応じた画素信号を出力する。画素部１０に配される画素アレイの行数及び列数は、特に限定されるものではない。また、画素部１０には、入射光の光量に応じた画素信号を出力する有効画素のほか、光電変換部が遮光されたオプティカルブラック画素や、信号を出力しないダミー画素などが配置されていてもよい。

画素部１０の画素アレイの各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４の各々は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。制御線１４の延在する第１の方向は、行方向或いは水平方向と呼ぶことがある。制御線１４は、垂直走査回路３０に接続されている。

画素部１０の画素アレイの各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、出力線１６が配されている。出力線１６の各々は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。出力線１６の延在する第２の方向は、列方向或いは垂直方向と呼ぶことがある。出力線１６は、比較回路４０に接続されている。

垂直走査回路３０は、画素１２から信号を読み出す際に画素１２内の読み出し回路を駆動するための制御信号を、画素アレイの各行に設けられた制御線１４を介して画素１２に供給する制御回路部である。垂直走査回路３０は、シフトレジスタやアドレスデコーダを用いて構成することができる。垂直走査回路３０は、制御線１４を介して供給する制御信号によって画素部１０の画素１２を行単位で駆動する。行単位で画素１２から読み出された信号は、画素アレイの各列に設けられた出力線１６を介して比較回路４０に入力される。

比較回路４０は、画素部１０の画素アレイの各列に対応して設けられた複数の比較部４２を有する。各列の比較部４２は、対応する列の画素１２から出力線１６を介して読み出された画素信号のレベルと参照信号生成回路４６から出力される参照信号とを比較し、比較の結果に応じた信号を記憶回路５０に出力する。具体的には、比較部４２は、画素信号の大きさと参照信号の大きさとを比較し、これら信号の大小関係が反転したときに出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。

参照信号生成回路４６は、参照信号線４８を介して各列の比較部４２に接続されている。参照信号生成回路４６は、参照信号線４８を介して各列の比較部４２に所定の振幅を有する参照信号を出力する。参照信号線４８は、参照信号生成回路４６から出力された参照信号を伝達する。参照信号は、例えば時間の経過にともなって信号レベル（信号の大きさ）が変化する信号であり得る。参照信号は、典型的にはランプ信号である。ランプ信号とは、時間の経過にともなって信号レベルが単調に変化する信号であり、例えば出力電圧が時間の経過とともに単調減少し或いは単調増加する信号である。

記憶回路５０は、画素部１０の画素アレイの各列に対応して設けられた複数の記憶部５２を有する。各列の記憶部５２は、対応する列の比較部４２の出力信号の信号レベルが反転したタイミングにおいてカウンタ回路５８から出力されているカウント信号で示されるカウント値をデジタルデータとして記憶する。各列の記憶部５２が記憶するデジタルデータには、画素信号の基準信号Ｎと有効信号Ｓとの２種類のデータを含み得る。

カウンタ回路５８は、各列の記憶部５２に接続されている。カウンタ回路５８は、参照信号生成回路４６から出力される参照信号の信号レベルの変化が開始するタイミングに同期してカウント動作を開始し、そのカウント値を示すカウント信号を各列の記憶部５２へと出力する。

このように、比較回路４０及び記憶回路５０は、画素１２から出力される画素信号をアナログ信号からデジタル信号へとアナログ・デジタル変換するＡＤ変換回路を構成する。

水平走査回路６０は、記憶回路５０に記憶されたデジタルデータを列毎に順次、信号処理回路７０に転送するための制御信号を記憶回路５０に供給する回路部である。水平走査回路６０は、シフトレジスタやアドレスデコーダを用いて構成することができる。

信号処理回路７０は、バッファアンプや差動増幅器などから構成され、水平走査回路６０によって選択された列の信号に対して所定の信号処理を実行する回路部である。信号処理回路７０が行う信号処理としては、増幅処理や、デジタル相関二重サンプリング（ＣＤＳ）処理などが挙げられる。デジタルＣＤＳ処理は、記憶回路５０が画素信号として基準信号Ｎと有効信号Ｓとの２種類のデジタルデータを記憶している場合に、（Ｓ－Ｎ）の差分処理を行う信号処理である。

制御回路８０は、垂直走査回路３０、比較回路４０、参照信号生成回路４６、記憶回路５０、カウンタ回路５８、水平走査回路６０に、それらの動作やタイミングを制御する制御信号を供給するための回路部である。垂直走査回路３０、比較回路４０、参照信号生成回路４６、記憶回路５０、カウンタ回路５８、水平走査回路６０に供給する制御信号の一部又は総ては、光電変換装置１００の外部から供給してもよい。

画素部１０を構成する複数の画素１２の各々は、例えば図２に示すように、光電変換部ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４とにより構成され得る。

光電変換部ＰＤは、例えばフォトダイオードであり、アノードが接地ノードに接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートの接続ノードは、いわゆる浮遊拡散（フローティングディフュージョン）部ＦＤである。浮遊拡散部ＦＤは、容量成分（浮遊拡散容量）を含み、電荷保持部としての機能を備える。

リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電圧ＶＤＤが供給される電源ノードに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、出力線１６に接続されている。出力線１６は、電流源１８に接続されている。

図２に示す画素構成の場合、画素部１０に配された各行の制御線１４は、転送ゲート信号線と、リセット信号線と、選択信号線と、を含む。転送ゲート信号線は、対応する行に属する画素１２の転送トランジスタＭ１のゲートに接続される。リセット信号線は、対応する行に属する画素１２のリセットトランジスタＭ２のゲートに接続される。選択信号線は、対応する行に属する画素１２の選択トランジスタＭ４のゲートに接続される。

転送ゲート信号線には、垂直走査回路３０から、転送トランジスタＭ１を制御するための制御信号ΦＴＸが出力される。リセット信号線には、垂直走査回路３０から、リセットトランジスタＭ２を制御するための制御信号ΦＲＥＳが出力される。選択信号線には、垂直走査回路３０から、選択トランジスタＭ４を制御するための制御信号ΦＳＥＬが出力される。同一行の画素１２に対しては、共通の制御信号が垂直走査回路３０から供給される。各トランジスタがＮ型トランジスタで構成される場合、垂直走査回路３０からハイレベルの制御信号が供給されると対応するトランジスタがオンとなり、垂直走査回路３０からローレベルの制御信号が供給されると対応するトランジスタがオフとなる。

光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＭ１は、オンになることにより光電変換部ＰＤが保持する電荷を浮遊拡散部ＦＤに転送する。浮遊拡散部ＦＤは、その容量による電荷電圧変換によって、光電変換部ＰＤから転送された電荷の量に応じた電圧となる。増幅トランジスタＭ３は、ドレインに電圧ＶＤＤが供給され、ソースに選択トランジスタＭ４を介して電流源１８からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、浮遊拡散部ＦＤの電圧に応じた信号を、選択トランジスタＭ４を介して出力線１６に出力する。リセットトランジスタＭ２は、オンになることにより浮遊拡散部ＦＤを電圧ＶＤＤに応じた電圧にリセットする。

比較回路４０の各列の比較部４２は、例えば図３に示すように、差動入力型の比較器４４と、容量Ｃ０，Ｃ１，Ｃ２と、スイッチＳＷ１，ＳＷ２と、により構成され得る。

比較器４４は、２つの入力ノードと１つの出力ノードとを有する。比較器４４の一方の入力ノードは、容量Ｃ０の一方の電極に接続されている。容量Ｃ０の他方の電極は、対応する列の出力線１６に接続されている。すなわち、比較器４４の一方の入力ノードは、容量Ｃ０を介して対応する列の出力線１６に接続されている。比較器４４の他方の入力ノードは、容量Ｃ１の一方の電極及び容量Ｃ２の一方の電極に接続されている。容量Ｃ１の他方の電極は、参照信号線４８に接続されている。すなわち、比較器４４の他方の入力ノードは、容量Ｃ１を介して参照信号線４８に接続されている。容量Ｃ２の他方の電極は、スイッチＳＷ１を介して参照信号線４８と容量Ｃ１との間の接続ノードに接続され、また、スイッチＳＷ２を介してグラウンド配線２２に接続されている。スイッチＳＷ１，ＳＷ２の制御ノードは、制御回路８０に接続されている。比較器４４の出力端子は、対応する列の記憶部５２に接続されている。

また、比較器４４の他方の入力ノードとグラウンド配線２２との間には、寄生容量が存在する。図３にはこの寄生容量を容量ＣＰで表している。なお、比較器４４の当該一方の入力ノードなどのその他のノードにも寄生容量は存在しうるが、ここでは説明を簡略化するため図示等は省略する。

グラウンド配線２２は、接地ノードに接続される配線であれば特に限定されるものではなく、画素部１０に設けられた画素グラウンド配線と共通でもよく、比較部４２に設けられた周辺グラウンド配線と共通でもよく、その他の独立したグラウンド配線でもよい。なお、本実施例では、グラウンド配線は、外部グラウンド端子を介して外部グラウンド電位に接続される配線である。グラウンド配線２２は基準電圧配線の一例であり、接地電位に限らず、回路の基準となる電位が供給されうる。

容量Ｃ０，Ｃ１，Ｃ２は、特に限定されるものではないが、例えば、拡散層容量、ＭＩＭ容量、ＭＯＳ容量などの容量素子によって構成され得る。スイッチＳＷ１，ＳＷ２は、例えばＭＯＳトランジスタによって構成されうる。

スイッチＳＷ１は、制御回路８０からの制御信号により接続状態（導通状態／非導通状態）が制御され、参照信号線４８と比較器４４の他方の入力ノードとを接続する容量素子（入力容量）を切り替える。また、スイッチＳＷ２は、制御回路８０からの制御信号により接続状態（導通状態／非導通状態）が制御され、比較器４４の他方の入力ノードとグラウンド配線２２とを接続する容量素子を切り替える。つまり、スイッチＳＷ１，ＳＷ２は、容量Ｃ２の他方の電極の接続先を切り替えるスイッチ回路を構成する。このスイッチ回路により、容量Ｃ２の他方の電極を参照信号生成回路４６及び接地ノードの一方に選択的に接続する選択部が構成されている。

これにより、参照信号生成回路４６から供給される参照信号は、参照信号線４８と比較器４４の他方のノードとの間に構成される容量と、比較器４４の他方のノードとグラウンド配線２２との間に構成される容量とによる容量分割によって、振幅が変化する。すなわち、容量Ｃ１，Ｃ２及びスイッチＳＷ１，ＳＷ２は、参照信号生成回路４６から供給される参照信号の振幅を変化するための振幅変換回路を構成する。これにより、参照信号生成回路４６から供給される参照信号は、この振幅変換回路により所定の振幅に制御された後に比較器４４へと入力される。

参照信号線４８から参照信号振幅回路を介して比較器４４に入力される参照信号の振幅は、例えば以下の式（１）や式（２）のように表すことができる。ここで、振幅ＶＲＭＰは、参照信号生成回路４６から出力される参照信号の振幅である。振幅ＲＭＰＡは、スイッチＳＷ１がオンでありスイッチＳＷ２がオフであるときに比較器４４に入力される参照信号の振幅である。振幅ＲＭＰＢは、スイッチＳＷ１がオフでありスイッチＳＷ２がオンであるときに比較器４４に入力される参照信号の振幅である。なお、式（１）及び式（２）において、変数Ｃ１，Ｃ２，ＣＰは、容量Ｃ１，Ｃ２，ＣＰの容量値であるものとする。
ＲＭＰＡ＝ＶＲＭＰ×（Ｃ１＋Ｃ２）／（Ｃ１＋Ｃ２＋ＣＰ） …（１）
ＲＭＰＢ＝ＶＲＭＰ×Ｃ１／（Ｃ１＋Ｃ２＋ＣＰ） …（２）

次に、本実施形態による光電変換装置の動作について、図４を用いて説明する。図４は、本実施形態による光電変換装置の動作を説明するタイミングチャートである。図４には、画素部１０を構成する複数の画素行のうちの１行分の画素１２の動作と比較回路４０の動作とを示している。なお、図４では図示を省略しているが、画素信号が読み出される行に対応する制御信号ΦＳＥＬは、図示する期間の間、ハイレベルに維持されているものとする。

まず、垂直走査回路３０により、読み出しを行う画素行の制御線１４に供給される制御信号ΦＲＥＳがハイレベルからローレベルに制御され、当該画素行に属する画素１２のリセットトランジスタＭ２がオフになる。これにより、浮遊拡散部ＦＤは電圧ＶＤＤに応じたリセット電位となり、出力線１６には当該リセット電位に応じたリセット信号（以下、「Ｎ信号」と呼ぶ）が出力される。

続く期間Ｔ１では、出力線１６に出力されたＮ信号に対して第１のＡＤ変換処理が行われる。比較器４４は、Ｎ信号の大きさとランプ信号ＲＡＭＰの大きさとを比較し、ランプ信号ＲＡＭＰとＮ信号との大小関係が反転したときに出力をハイレベルからローレベルへと、或いは、ローレベルからハイレベルへと遷移する。カウンタ回路５８は、ランプ信号ＲＡＭＰの信号レベルの変化の開始（期間Ｔ１の始期）からカウントを開始し、カウント値に応じたカウント信号を記憶部５２に出力する。記憶部５２は、比較器４４の出力が反転したタイミングでカウンタ回路５８から出力されているカウント信号のカウント値を第１のデジタルデータとして記憶する。

第１のＡＤ変換処理が完了した後、垂直走査回路３０により、読み出しを行う画素行の制御線１４に供給される制御信号ΦＴＸがローレベルからハイレベルに制御され、当該画素行に属する画素１２の転送トランジスタＭ１がオンになる。これにより、光電変換部ＰＤに蓄積されていた電荷が浮遊拡散部ＦＤに転送され、出力線１６の電位が、光電変換部ＰＤから浮遊拡散部ＦＤへと転送された電荷の量に応じた電位に変化する。このとき、出力線１６には、Ｎ信号と光電変換部ＰＤで生成された電荷の量に応じた信号との和に相当する信号が現れる。以下、この信号を「（Ｓ＋Ｎ）信号」と呼ぶものとする。

続く期間Ｔ２では、出力線に出力された（Ｓ＋Ｎ）信号に対して第２のＡＤ変換処理が行われる。比較器４４は、（Ｓ＋Ｎ）信号の大きさとランプ信号ＲＡＭＰの大きさとを比較し、ランプ信号ＲＡＭＰと（Ｓ＋Ｎ）信号との大小関係が反転したときに出力をハイレベルからローレベルへと、或いは、ローレベルからハイレベルへと遷移する。カウンタ回路５８は、ランプ信号ＲＡＭＰの信号レベルの変化の開始（期間Ｔ２の始期）からカウントを開始し、カウント値に応じたカウント信号を記憶部５２に出力する。記憶部５２は、比較器４４の出力が反転したタイミングでカウンタ回路５８から出力されているカウント信号のカウント値を第２のデジタルデータとして記憶する。

第２のＡＤ変換処理が完了した後、垂直走査回路３０により、読み出しを行う画素行の制御線１４に供給される制御信号ΦＲＥＳがローレベルからハイレベルに制御され、当該画素行に属する画素１２のリセットトランジスタＭ２がオンになる。これにより、浮遊拡散部ＦＤが電圧ＶＤＤに応じた電位となり、増幅トランジスタＭ３のゲートノードがリセット状態になる。

各列の記憶部５２に記憶された第１のデジタルデータ及び第２のデジタルデータは、水平走査回路６０からの制御信号に応じて、列毎に順次、信号処理回路７０へと転送される。信号処理回路７０では、第２のデジタルデータで表される値から第１のデジタルデータで表される値を減算する差分処理が行われ、列毎の比較部４２の特性ばらつきが除去される。なお、信号処理回路７０では差分処理を行わず、光電変換装置１００の外部の信号処理装置で差分処理を含む信号処理を行うようにしてもよい。

ランプ信号ＲＡＭＰの振幅（傾き）は、前述のように、比較部４２のスイッチＳＷ１，ＳＷ２を適宜制御することにより変更することができる。比較器４４に入力されるランプ信号ＲＡＭＰの振幅（傾き）を変えることで、ＡＤ変換ゲインを切り替えることができる。

すなわち、スイッチＳＷ１がオンでありスイッチＳＷ２がオフのとき、ランプ信号ＲＡＭＰの振幅は、前述の式（１）で表される振幅ＲＭＰＡとなる。振幅ＲＭＰＡは、参照信号生成回路４６から出力されるランプ信号の振幅ＶＲＭＰの（（Ｃ１＋Ｃ２）／（Ｃ１＋Ｃ２＋ＣＰ））倍である。このとき、第２のＡＤ変換処理の開始からランプ信号ＲＡＭＰと（Ｓ＋Ｎ）信号との大小関係が反転するまでの期間は、期間Ｔ３となる。振幅ＲＭＰＡのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値は、振幅ＶＲＭＰのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値の（（Ｃ１＋Ｃ２＋ＣＰ）／（Ｃ１＋Ｃ２））倍となる。このとき、比較器４４に入力されるランプ信号に重畳するノイズは、ランプ信号の傾きと同様に大きさが変化し、（（Ｃ１＋Ｃ２）／（Ｃ１＋Ｃ２＋ＣＰ））倍となる。

スイッチＳＷ１がオフでありスイッチＳＷ２がオンのとき、ランプ信号ＲＡＭＰの振幅は、前述の式（２）で表される振幅ＲＭＰＢとなる。振幅ＲＭＰＢは、参照信号生成回路４６から出力されるランプ信号の振幅ＶＲＭＰの（Ｃ１／（Ｃ１＋Ｃ２＋ＣＰ））倍である。このとき、第２のＡＤ変換処理の開始からランプ信号ＲＡＭＰと（Ｓ＋Ｎ）信号との大小関係が反転するまでの期間は、期間Ｔ４となる。振幅ＲＭＰＢのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値は、振幅ＶＲＭＰのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値の（（Ｃ１＋Ｃ２＋ＣＰ）／Ｃ１）倍となる。このとき、比較器４４に入力されるランプ信号に重畳するノイズは、ランプ信号の傾きと同様に大きさが変化し、（Ｃ１／（Ｃ１＋Ｃ２＋ＣＰ））倍となる。

ところで、ＡＤ変換回路において複数のランプ信号を用いる場合、個々のランプ信号の精度及びランプ信号間の相対精度は、ＡＤ変換誤差に大きく影響する。例えば、ランプ信号源においてランプ信号の振幅を変えて出力する場合、ランプ信号源の出力バッファ段で発生するノイズはランプ信号の振幅に依存しないため、画素行毎にランプ信号の振幅が異なってもランプ信号に重畳するノイズは一定である。その結果、画素行毎に横線状のノイズが大きく検知されてしまうことがある。

この点、本実施形態の光電変換装置において、比較器４４に入力されるランプ信号ＲＡＭＰに重畳するノイズは、ランプ信号ＲＡＭＰの振幅（傾き）と同様に大きさが変化する。例えば、ランプ信号ＲＡＭＰの振幅（傾き）が１倍、１／２倍、１／４倍に変化すると、ランプ信号ＲＡＭＰに重畳するノイズも１倍、１／２倍、１／４倍となる。したがって、本実施形態の光電変換装置によれば、ランプ信号ＲＡＭＰに重畳するノイズに起因する横線状のノイズの発生を抑制することができる。

また、本実施形態の光電変換装置における比較部４２と同等の機能は、例えば図７に示す回路構成によっても実現可能である。図７に示す比較部４２では、振幅変換回路を、３つの容量Ｃ１，Ｃ２，Ｃ４と２つのスイッチＳＷ１，ＳＷ２とにより構成している。

比較器４４の一方の入力ノードは、出力線１６に接続されている。比較器４４の他方の入力ノードは、容量Ｃ１の一方の電極及び容量Ｃ４の一方の電極に接続されている。また、比較器４４の他方の入力ノードは、スイッチＳＷ１を介して容量Ｃ２の一方の電極に接続されている。容量Ｃ１の他方の電極及び容量Ｃ２の他方の電極は、参照信号が供給される参照信号線４８に接続されている。容量Ｃ４の他方の電極は、スイッチＳＷ２を介して接地ノードに接続されている。また、図７では記載を省略しているが、比較器４４の他方の入力ノードと接地ノードとの間には、図３に示す本実施形態の比較部４２の場合と同様、寄生容量（容量ＣＰ）が存在する。

図７の回路において、スイッチＳＷ１がオンでありスイッチＳＷ２がオフのとき、比較器４４に入力されるランプ信号の振幅は、振幅ＶＲＭＰの（（Ｃ１＋Ｃ２）／（Ｃ１＋Ｃ２＋ＣＰ））倍となる。この関係は、前述の式（１）の関係と等価である。また、スイッチＳＷ１がオフでありスイッチＳＷ２がオンのとき、比較器４４に入力されるランプ信号の振幅は、振幅ＶＲＭＰの（Ｃ１／（Ｃ１＋Ｃ４＋ＣＰ））倍となる。容量Ｃ２の容量値と容量Ｃ４の容量値とが同じ場合、比較器４４に入力されるランプ信号の振幅は、振幅ＶＲＭＰの（Ｃ１／（Ｃ１＋Ｃ２＋ＣＰ））倍となる。この関係は、前述の式（２）の関係と等価である。

しかしながら、振幅変換回路を構成するために容量Ｃ４を追加すると、容量素子の数が増加して比較部４２の回路面積が増加してしまう。特に、画素部１０の各列に対応して比較回路４０が複数の比較部４２を有する光電変換装置では、比較部４２の面積の増加が画素ピッチやチップサイズの増加などに与える影響は大きいため、好ましくない。比較部４２の面積増加を抑制するために各容量のサイズ（容量値）を小さくすることも考えられるが、この場合、特にＡＤ変換ゲインが低い設定時において入力容量に対する寄生容量の影響が大きくなり、各列のＡＤ変換ゲインにばらつきが生じてしまう。その結果、取得した画像において縦線状のノイズが生じることがある。

この点、本実施形態の光電変換装置においては、比較部４２の振幅変換回路を２つの容量Ｃ１，Ｃ２と２つのスイッチＳＷ１，ＳＷ２とにより構成している。前述の式（１）に対応するＡＤ変換ゲインが低い設定時における入力容量は、容量Ｃ１と容量Ｃ２との合成容量（Ｃ１＋Ｃ２）である。比較部４２は、比較器４４の他方の入力ノードの側に容量Ｃ１，Ｃ２，ＣＰ以外の他の容量素子を含まないため、比較部４２の回路面積は、同じ入力容量を有するが振幅変換回路を持たない比較部の回路面積と同等である。したがって、ＡＤ変換ゲインが低い場合にも、比較器４４に連なる寄生容量（容量ＣＰ）が各列でばらついた場合における各列のＡＤ変換ゲインのばらつきを、振幅変換回路を構成しない同一面積の比較部と同等のレベルまで低減することができる。

このように、本実施形態によれば、参照信号生成回路に起因する横線状のノイズを抑制しつつ、縦線状のノイズを低減することができる。

［第２実施形態］
本発明の第２実施形態による光電変換装置及びその駆動方法について、図５及び図６を用いて説明する。第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

図５は、本実施形態による光電変換装置における比較部の構成例を示す回路図である。図６は、本実施形態による光電変換装置の動作を説明するタイミングチャートである。

本実施形態による光電変換装置は、比較回路４０を構成する各列の比較部４２の構成を除き、全体的な構成は第１実施形態による光電変換装置と同様である。

本実施形態の光電変換装置における比較部４２は、図５に示すように、容量Ｃ３と、スイッチＳＷ３，ＳＷ４と、を更に有している。容量Ｃ３の一方の電極は、比較器４４の他方の入力ノードに接続されている。容量Ｃ３の他方の電極は、スイッチＳＷ３を介して参照信号線４８と容量Ｃ１との間の接続ノードに接続され、また、スイッチＳＷ４を介してグラウンド配線２２に接続されている。スイッチＳＷ３，ＳＷ４の制御ノードは、制御回路８０に接続されている。その他の回路要素の接続関係は、図３の比較部４２と同様である。

スイッチＳＷ１，ＳＷ３は、制御回路８０からの制御信号により接続状態（導通状態／非導通状態）が制御され、参照信号線４８と比較器４４の他方の入力ノードとを接続する容量素子（入力容量）を切り替える。また、スイッチＳＷ２，ＳＷ４は、制御回路８０からの制御信号により接続状態（導通状態／非導通状態）が制御され、比較器４４の他方の入力ノードとグラウンド配線２２とを接続する容量素子を切り替える。つまり、スイッチＳＷ３，ＳＷ４は、容量Ｃ３の他方の電極の接続先を切り替えるスイッチ回路を構成する。容量Ｃ３の他方の電極は、このスイッチ回路により、参照信号生成回路４６及び接地ノードのうちのいずれか一方に接続可能に構成されている。

これにより、参照信号生成回路４６から供給される参照信号は、参照信号線４８と比較器４４の他方のノードとの間に構成される容量と、比較器４４の他方のノードとグラウンド配線２２との間に構成される容量とによる容量分割によって、振幅が変化する。すなわち、容量Ｃ１，Ｃ２，Ｃ３及びスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４は、参照信号生成回路４６から供給される参照信号の振幅を変化するための振幅変換回路を構成する。これにより、参照信号生成回路４６から供給される参照信号は、この振幅変換回路により所定の振幅に制御された後に比較器４４へと入力される。

参照信号線４８から参照信号振幅回路を介して比較器４４に入力される参照信号の振幅は、例えば以下の式（３）～式（６）のように表すことができる。ここで、振幅ＶＲＭＰは、参照信号生成回路４６から出力される参照信号の振幅である。振幅ＲＭＰＣは、スイッチＳＷ１，ＳＷ３がオンでありスイッチＳＷ２，ＳＷ４がオフであるときに比較器４４に入力される参照信号の振幅である。振幅ＲＭＰＤは、スイッチＳＷ１，ＳＷ４がオフでありスイッチＳＷ２，ＳＷ３がオンであるときに比較器４４に入力される参照信号の振幅である。振幅ＲＭＰＥは、スイッチＳＷ１，ＳＷ４がオンでありスイッチＳＷ２，ＳＷ３がオフであるときに比較器４４に入力される参照信号の振幅である。振幅ＲＭＰＦは、スイッチＳＷ１，ＳＷ３がオフでありスイッチＳＷ２，ＳＷ４がオンであるときに比較器４４に入力される参照信号の振幅である。なお、式（３）～式（６）において、変数Ｃ１，Ｃ２，Ｃ３，ＣＰは、容量Ｃ１，Ｃ２，Ｃ３，ＣＰの容量値であるものとする。
ＲＭＰＣ＝ＶＲＭＰ×（Ｃ１＋Ｃ２＋Ｃ３）／（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ）…（３）
ＲＭＰＤ＝ＶＲＭＰ×（Ｃ１＋Ｃ３）／（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ） …（４）
ＲＭＰＥ＝ＶＲＭＰ×（Ｃ１＋Ｃ２）／（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ） …（５）
ＲＭＰＦ＝ＶＲＭＰ×Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ） …（６）

次に、本実施形態による光電変換装置の動作について、図６を用いて説明する。図６には、画素部１０を構成する複数の画素行のうちの１行分の画素１２の動作と比較回路４０の動作とを示している。なお、図６では図示を省略しているが、画素信号が読み出される行に対応する制御信号ΦＳＥＬは、図示する期間の間、ハイレベルに維持されているものとする。

まず、垂直走査回路３０により、読み出しを行う画素行の制御線１４に供給される制御信号ΦＲＥＳがハイレベルからローレベルに制御され、当該画素行に属する画素１２のリセットトランジスタＭ２がオフになる。これにより、浮遊拡散部ＦＤは電圧ＶＤＤに応じたリセット電位となり、出力線１６には当該リセット電位に応じたリセット信号（Ｎ信号）が出力される。

続く期間Ｔ１では、出力線１６に出力されたＮ信号に対して第１のＡＤ変換処理が行われる。比較器４４は、Ｎ信号の大きさとランプ信号ＲＡＭＰの大きさとを比較し、ランプ信号ＲＡＭＰとＮ信号との大小関係が反転したときに出力をハイレベルからローレベルへと、或いは、ローレベルからハイレベルへと遷移する。カウンタ回路５８は、ランプ信号ＲＡＭＰの信号レベルの変化の開始（期間Ｔ１の始期）からカウントを開始し、カウント値に応じたカウント信号を記憶部５２に出力する。記憶部５２は、比較器４４の出力が反転したタイミングでカウンタ回路５８から出力されているカウント信号のカウント値を第１のデジタルデータとして記憶する。

第１のＡＤ変換処理が完了した後、垂直走査回路３０により、読み出しを行う画素行の制御線１４に供給される制御信号ΦＴＸがローレベルからハイレベルに制御され、当該画素行に属する画素１２の転送トランジスタＭ１がオンになる。これにより、光電変換部ＰＤに蓄積されていた電荷が浮遊拡散部ＦＤに転送され、出力線１６の電位が、光電変換部ＰＤから浮遊拡散部ＦＤへと転送された電荷の量に応じた電位に変化する。このとき、出力線１６には、Ｎ信号と光電変換部ＰＤで生成された電荷の量に応じた信号との和に相当する信号（（Ｓ＋Ｎ）信号）が現れる。

続く期間Ｔ２では、出力線に出力された（Ｓ＋Ｎ）信号に対して第２のＡＤ変換処理が行われる。比較器４４は、（Ｓ＋Ｎ）信号の大きさとランプ信号ＲＡＭＰの大きさとを比較し、ランプ信号ＲＡＭＰと（Ｓ＋Ｎ）信号との大小関係が反転したときに出力をハイレベルからローレベルへと、或いは、ローレベルからハイレベルへと遷移する。カウンタ回路５８は、ランプ信号ＲＡＭＰの信号レベルの変化の開始（期間Ｔ２の始期）からカウントを開始し、カウント値に応じたカウント信号を記憶部５２に出力する。記憶部５２は、比較器４４の出力が反転したタイミングでカウンタ回路５８から出力されているカウント信号のカウント値を第２のデジタルデータとして記憶する。

第２のＡＤ変換処理が完了した後、垂直走査回路３０により、読み出しを行う画素行の制御線１４に供給される制御信号ΦＲＥＳがローレベルからハイレベルに制御され、当該画素行に属する画素１２のリセットトランジスタＭ２がオンになる。これにより、浮遊拡散部ＦＤが電圧ＶＤＤに応じた電位となり、増幅トランジスタＭ３のゲートノードがリセット状態になる。

各列の記憶部５２に記憶された第１のデジタルデータ及び第２のデジタルデータは、水平走査回路６０からの制御信号に応じて、列毎に順次、信号処理回路７０へと転送される。信号処理回路７０では、第２のデジタルデータで表される値から第１のデジタルデータで表される値を減算する差分処理が行われ、列毎の比較部４２の特性ばらつきが除去される。なお、信号処理回路７０では差分処理を行わず、光電変換装置１００の外部の信号処理装置で差分処理を含む信号処理を行うようにしてもよい。

ランプ信号ＲＡＭＰの振幅（傾き）は、前述のように、比較部４２のスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を適宜制御することにより変更することができる。比較器４４に入力されるランプ信号ＲＡＭＰの振幅（傾き）を変えることで、ＡＤ変換ゲインを切り替えることができる。

すなわち、スイッチＳＷ１，ＳＷ３がオンでありスイッチＳＷ２，ＳＷ４がオフのとき、ランプ信号ＲＡＭＰの振幅は、前述の式（３）で表される振幅ＲＭＰＣとなる。振幅ＲＭＰＣは、参照信号生成回路４６から出力されるランプ信号の振幅ＶＲＭＰの（（Ｃ１＋Ｃ２＋Ｃ３）／（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ））倍である。このとき、第２のＡＤ変換処理の開始からランプ信号ＲＡＭＰと（Ｓ＋Ｎ）信号との大小関係が反転するまでの期間は、期間Ｔ５となる。振幅ＲＭＰＣのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値は、振幅ＶＲＭＰのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値の（（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ）／（Ｃ１＋Ｃ２＋Ｃ３））倍となる。このとき、比較器４４に入力されるランプ信号に重畳するノイズは、ランプ信号の傾きと同様に大きさが変化し、（（Ｃ１＋Ｃ２＋Ｃ３）／（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ））倍となる。例えば、Ｃ１：Ｃ２：Ｃ３＝１：１：２であり、容量ＣＰが無視できる程度である場合、得られるＡＤ変換ゲインは１倍である。

スイッチＳＷ１，ＳＷ４がオフでありスイッチＳＷ２，ＳＷ３がオンのとき、ランプ信号ＲＡＭＰの振幅は、前述の式（４）で表される振幅ＲＭＰＤとなる。振幅ＲＭＰＤは、参照信号生成回路４６から出力されるランプ信号の振幅ＶＲＭＰの（（Ｃ１＋Ｃ３）／（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ））倍である。このとき、第２のＡＤ変換処理の開始からランプ信号ＲＡＭＰと（Ｓ＋Ｎ）信号との大小関係が反転するまでの期間は、期間Ｔ６となる。振幅ＲＭＰＤのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値は、振幅ＶＲＭＰのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値の（（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ）／（Ｃ１＋Ｃ３））倍となる。このとき、比較器４４に入力されるランプ信号に重畳するノイズは、ランプ信号の傾きと同様に大きさが変化し、（（Ｃ１＋Ｃ３）／（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ））倍となる。例えば、Ｃ１：Ｃ２：Ｃ３＝１：１：２であり、容量ＣＰが無視できる程度である場合、得られるＡＤ変換ゲインは１．３３倍である。

スイッチＳＷ１，ＳＷ４がオンでありスイッチＳＷ２，ＳＷ３がオフのとき、ランプ信号ＲＡＭＰの振幅は、前述の式（５）で表される振幅ＲＭＰＥとなる。振幅ＲＭＰＥは、参照信号生成回路４６から出力されるランプ信号の振幅ＶＲＭＰの（（Ｃ１＋Ｃ２）／（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ））倍である。このとき、第２のＡＤ変換処理の開始からランプ信号ＲＡＭＰと（Ｓ＋Ｎ）信号との大小関係が反転するまでの期間は、期間Ｔ７となる。振幅ＲＭＰＥのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値は、振幅ＶＲＭＰのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値の（（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ）／（Ｃ１＋Ｃ２））倍となる。このとき、比較器４４に入力されるランプ信号に重畳するノイズは、ランプ信号の傾きと同様に大きさが変化し、（（Ｃ１＋Ｃ２）／（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ））倍となる。例えば、Ｃ１：Ｃ２：Ｃ３＝１：１：２であり、容量ＣＰが無視できる程度である場合、得られるＡＤ変換ゲインは２倍である。

スイッチＳＷ１，ＳＷ３がオフでありスイッチＳＷ２，ＳＷ４がオンのとき、ランプ信号ＲＡＭＰの振幅は、前述の式（６）で表される振幅ＲＭＰＦとなる。振幅ＲＭＰＦは、参照信号生成回路４６から出力されるランプ信号の振幅ＶＲＭＰの（Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ））倍である。このとき、第２のＡＤ変換処理の開始からランプ信号ＲＡＭＰと（Ｓ＋Ｎ）信号との大小関係が反転するまでの期間は、期間Ｔ８となる。振幅ＲＭＰＦのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値は、振幅ＶＲＭＰのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値の（（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ）／Ｃ１）倍となる。このとき、比較器４４に入力されるランプ信号に重畳するノイズは、ランプ信号の傾きと同様に大きさが変化し、（Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３＋ＣＰ））倍となる。例えば、Ｃ１：Ｃ２：Ｃ３＝１：１：２であり、容量ＣＰが無視できる程度である場合、得られるＡＤ変換ゲインは４倍である。

本実施形態の光電変換装置においても、比較器４４に入力されるランプ信号ＲＡＭＰに重畳するノイズは、ランプ信号ＲＡＭＰの振幅（傾き）と同様に大きさが変化する。例えば、ランプ信号ＲＡＭＰの振幅（傾き）が１倍、１／１．３３倍、１／２倍、１／４倍に変化すると、ランプ信号ＲＡＭＰに重畳するノイズも１倍、１／１．３３倍、１／２倍、１／４倍となる。したがって、本実施形態の光電変換装置によれば、ランプ信号ＲＡＭＰに重畳するノイズに起因する横線状のノイズの発生を抑制することができる。

また、本実施形態の光電変換装置においては、比較部４２の振幅変換回路を３つの容量Ｃ１，Ｃ２，Ｃ３と４つのスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４とにより構成している。前述の式（３）に対応するＡＤ変換ゲインが低い設定時における入力容量は、容量Ｃ１と容量Ｃ２と容量Ｃ３との合成容量（Ｃ１＋Ｃ２＋Ｃ３）である。比較部４２は、比較器４４の他方の入力ノードの側に容量Ｃ１，Ｃ２，Ｃ３，ＣＰ以外の他の容量素子を含まないため、比較部４２の回路面積は、同じ入力容量を有するが振幅変換回路を持たない比較部の回路面積と同等である。したがって、ＡＤ変換ゲインが低い場合にも、比較器４４に連なる寄生容量（容量ＣＰ）が各列でばらついた場合における各列のＡＤ変換ゲインのばらつきを、振幅変換回路を構成しない同一面積の比較部と同等のレベルまで低減することができる。

このように、本実施形態によれば、参照信号生成回路に起因する横線状のノイズを抑制しつつ、縦線状のノイズを低減することができる。

［第３実施形態］
本発明の第３実施形態による撮像システムについて、図８を用いて説明する。図８は、本実施形態による撮像システムの概略構成を示すブロック図である。

上記第１及び第２実施形態で述べた光電変換装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図８には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図８に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１及び第２実施形態のいずれかで説明した光電変換装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。

撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部２０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部２０８の一部であるＡＤ変換部は、撮像装置２０１が設けられた半導体基板に形成されていてもよいし、撮像装置２０１とは別の半導体基板に形成されていてもよい。また、撮像装置２０１と信号処理部２０８とが同一の半導体基板に形成されていてもよい。

撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。

撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、第１又は第２実施形態による光電変換装置１００を適用した撮像システムを実現することができる。

［第４実施形態］
本発明の第４実施形態による撮像システム及び移動体について、図９を用いて説明する。図９は、本実施形態による撮像システム及び移動体の構成を示す図である。

図９（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１及び第２実施形態のいずれかに記載の光電変換装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図９（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、上記実施形態では、画素部１０の一方の側に比較回路４０、記憶回路５０、水平走査回路６０等の周辺回路を配置した例を示したが、画素部１０の両側（図１において画素部１０の上側及び下側）にこれら周辺回路を配置するようにしてもよい。この場合、画素信号を上側の周辺回路に読み出すか下側の周辺回路に読み出すかを列毎に決定することができる。

また、上記実施形態では、画素部１０から出力される画素信号が直接に比較回路４０に入力される構成を示したが、画素部１０と比較回路４０との間に他の回路を配置する構成としてもよい。例えば、画素部１０と比較回路４０との間に増幅部を配置し、増幅部で増幅した画素信号を比較回路４０に入力する構成とすることができる。この場合、増幅部及び比較回路４０のそれぞれにおいて適切にゲインを切り替えることが望ましい。

また、上記実施形態では、各列の記憶部５２に共通に接続されるカウンタ回路５８を設けた構成を示したが、列毎に或いは複数列毎にカウンタ回路を配置する構成としてもよい。

また、上記第１及び第２実施形態に示した光電変換装置は、画像の取得を目的とした装置、すなわち固体撮像装置として用いることもできる。ただし、本明細書で説明した光電変換装置の適用例は、必ずしも固体撮像装置に限定されるものではない。例えば、上記第４実施形態で説明したような測距を目的とする装置に適用する場合にあっては、必ずしも画像を出力する必要はない。このような場合、当該装置は、光情報を所定の電気信号に変換する光電変換装置と言うことができる。固体撮像装置は、光電変換装置の１つである。

また、上記第３及び第４実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図８及び図９に示した構成に限定されるものではない。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０…画素部
１２…画素
１６…出力線
４０…比較回路
４２…比較部
４４…比較器
４６…参照信号生成回路
５０…記憶回路
５２…記憶部
５８…カウンタ回路

Claims (13)

1. 複数の列をなすように配置され、各々が入射光の光量に応じた画素信号を出力する複数の画素と、
   所定の振幅を有する参照信号を生成する参照信号生成回路と、
   前記参照信号を伝達する参照信号線と、
   前記複数の列に対応して設けられ、対応する列の前記画素からの前記画素信号と前記参照信号とを各々が受ける複数の比較部と、を有し、
   前記複数の比較部の各々は、
   前記画素信号を受ける第１入力ノードと、前記参照信号を受ける第２入力ノードと、を有する比較器と、
   前記参照信号線と前記第２入力ノードとを接続する第１容量と、
   一方の電極が前記第２入力ノードに接続された第２容量と、
   一方の電極が前記第２入力ノードに接続された第３容量と、
   前記第２容量の他方の電極を、前記参照信号線及び基準電圧配線の一方に選択的に接続する選択部と、を有し、
   前記選択部は、前記参照信号線と前記第２容量の前記他方の電極との間に接続された第１スイッチと、前記第２容量の前記他方の電極と前記基準電圧配線との間に接続された第２スイッチと、前記参照信号線と前記第３容量の他方の電極との間に接続された第３スイッチと、前記第３容量の前記他方の電極と前記基準電圧配線との間に接続された第４スイッチと、を含むスイッチ回路を有する
   ことを特徴とする光電変換装置。
2. 前記スイッチ回路は、前記第１スイッチが導通状態であり前記第２スイッチが非導通状態である第１の状態及び前記第１スイッチが非導通状態であり前記第２スイッチが導通状態である第２の状態のうちのいずれかの状態を構成する
   ことを特徴とする請求項１記載の光電変換装置。
3. 前記スイッチ回路は、前記第１スイッチ及び前記第３スイッチが導通状態であり前記第２スイッチ及び前記第４スイッチが非導通状態である第３の状態、前記第１スイッチ及び前記第４スイッチが非導通状態であり前記第２スイッチ及び前記第３スイッチが導通状態である第４の状態、前記第１スイッチ及び前記第４スイッチが導通状態であり前記第２スイッチ及び前記第３スイッチが非導通状態である第５の状態、及び、前記第１スイッチ及び前記第３スイッチが非導通状態であり前記第２スイッチ及び前記第４スイッチが導通状態である第６の状態のうちのいずれかの状態を構成する
   ことを特徴とする請求項１又は２記載の光電変換装置。
4. 前記スイッチ回路を制御することにより前記第２入力ノードに入力される前記参照信号の振幅を切り替える制御回路を更に有する
   ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
5. 前記複数の比較部の各々は、前記一方の電極が前記第２入力ノードに接続され、前記他方の電極が前記参照信号線及び前記基準電圧配線のうちのいずれか一方に接続可能に構成された複数の前記第２容量を有する
   ことを特徴とする請求項１又は２記載の光電変換装置。
6. 前記複数の列に対応して設けられ、対応する列の前記画素からの前記画素信号を増幅する複数の増幅部を更に有し、
   前記複数の比較部の各々は、対応する列の前記増幅部で増幅された前記画素信号を前記第２入力ノードに受ける
   ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
7. 前記複数の列に対応して設けられ、対応する列の前記画素からの前記画素信号が出力される複数の出力線を更に有し、
   前記複数の比較部の各々は、対応する列の前記出力線と前記第１入力ノードとを接続する第４容量を更に有する
   ことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
8. 前記基準電圧配線は、画素グラウンド配線である
   ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
9. 前記参照信号は、時間の経過に伴って信号レベルが変化するランプ信号である
   ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
10. 前記参照信号生成回路からの前記参照信号の出力に同期してカウント動作を開始するカウンタ回路と、
    前記複数の列の各々に対応して設けられ、前記比較部による前記画素信号と前記参照信号との比較の結果に応じて、前記カウンタ回路から出力されるカウント信号で示されるカウント値を前記画素信号のデジタルデータとして記憶する記憶部と、を更に有する
    ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
11. 複数の列をなすように配置され、各々が入射光の光量に応じた画素信号を出力する複数の画素と、
    所定の振幅を有する参照信号を生成する参照信号生成回路と、
    前記参照信号を伝達する参照信号線と、
    前記複数の列に対応して設けられ、対応する列の前記画素からの前記画素信号と前記参照信号とを各々が受ける複数の比較部と、を有し、
    前記複数の比較部の各々は、
    前記画素信号を受ける第１入力ノードと、前記参照信号を受ける第２入力ノードと、を有する比較器と、
    前記参照信号線と前記第２入力ノードとを接続する第１容量と、
    一方の電極が前記第２入力ノードに接続された第２容量と、
    一方の電極が前記第２入力ノードに接続された第３容量と、
    前記参照信号線と前記第２容量の他方の電極との間に接続された第１スイッチと、
    前記第２容量の前記他方の電極と基準電圧配線との間に接続された第２スイッチと、
    前記参照信号生成回路と前記第３容量の他方の電極との間に接続された第３スイッチと、
    前記第３容量の前記他方の電極と前記基準電圧配線との間に接続された第４スイッチと、を有する
    ことを特徴とする光電変換装置。
12. 請求項１乃至１１のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理部と
    を有することを特徴とする撮像システム。
13. 移動体であって、
    請求項１乃至１１のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。

Images