JP7245014B2 - 固体撮像装置、撮像システム、および固体撮像装置の駆動方法 - Google Patents

Description

本発明は固体撮像装置、撮像システム、および固体撮像装置の駆動方法に関する。

固体撮像装置として、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型固体撮像装置が用いられている。特許文献１に記載されたＣＭＯＳ型固体撮像装置は、２次元配列された複数の画素と、各列の画素からの信号を信号線を介して読み出す増幅器とを備えて構成されている。各画素は、入射光に応じた電荷を蓄積するフォトダイオードと、電荷を増幅トランジスタの入力ノードに転送する転送トランジスタとを備えている。特許文献１において、信号線と増幅器との間には遮断スイッチが設けられており、転送トランジスタを制御する転送パルスが遷移している間、遮断スイッチはオフに制御される。

特開２００８－６７１０７号公報

しかしながら、特許文献１に記載の固体撮像装置においては、転送トランジスタ以外の画素トランジスタの遷移の影響が考慮されておらず、読み出しを高速に行うことが困難となっていた。

本発明の一実施形態によれば、電荷を生成する光電変換部、前記光電変換部で生じた前記電荷に基づく信号を受ける入力ノードを含む増幅トランジスタ、前記入力ノードの電位をリセットするリセットトランジスタを有する画素と、前記画素から信号線を介して信号を読み出す信号処理回路と、前記信号線と前記信号処理回路の入力ノードとの間に設けられたスイッチと、を備え、第１の時刻に前記リセットトランジスタがオフからオンに遷移し、前記第１の時刻の次に前記リセットトランジスタがオンからオフに遷移する第２の時刻までの期間、前記スイッチがオフの状態を維持しており、
前記第２の時刻の後に前記スイッチがオフからオンに遷移することによって前記増幅トランジスタの信号が前記信号処理回路に読み出される固体撮像装置が提供される。

本発明の他の実施形態によれば、電荷を生成する光電変換部、前記光電変換部で生じた前記電荷に基づく信号を受ける入力ノードを含む増幅トランジスタ、前記入力ノードの電位をリセットするリセットトランジスタを有する画素と、前記画素から信号線を介して信号を読み出す信号処理回路と、前記信号線と前記信号処理回路の入力ノードとの間に設けられたスイッチとを備えた固体撮像装置の駆動方法であって、前記スイッチがオフの状態である期間中に前記リセットトランジスタをオフからオンにし、さらにオンからオフにし、前記スイッチがオンの状態において、前記信号処理回路によって前記入力ノードの信号をサンプルホールドすることを特徴とする固体撮像装置の駆動方法が提供される。

本発明によれば、画素トランジスタの遷移の影響を受けることなく、読み出しを高速に行うことが可能となる。

本発明の第１実施形態における固体撮像装置のブロック図である。 本発明の第１実施形態における固体撮像装置の駆動方法を表すタイミングチャートである。 比較例としての駆動方法を表すタイミングチャートである。 本発明の第２実施形態における固体撮像装置の駆動方法を表すタイミングチャートである。 本発明の第３実施形態における固体撮像装置のブロック図である。 本発明の第３実施形態における固体撮像装置の駆動方法を表すタイミングチャートである。 本発明の第４実施形態における固体撮像装置のブロック図である。 本発明の第５実施形態における撮像システムのブロック図である。 本発明の第６実施形態における撮像システムのブロック図である。

以下、本発明の実施形態について図面を用いて詳細に説明する。
［第１実施形態］
本実施形態の固体撮像装置およびその駆動方法について、図１～図２を用いて説明する。各図において、同一または対応する構成あるいは信号には同一の符号を付し、説明を省略する場合がある。

まず、本実施形態の固体撮像装置（信号処理装置）の概略について、図１を用いて説明する。図１は、固体撮像装置のブロック図である。固体撮像装置１００は、例えばＣＭＯＳイメージセンサであって、画素アレイ１、垂直走査回路２、信号処理回路３、水平走査回路４、タイミングジェネレータ５、遮断スイッチ１１、定電流源１２を有している。

画素アレイ１は、行列状に配列された複数の画素１０を備える。図１には図面の簡略化のために４行２列の画素アレイ１が示されているが、行方向および列方向に配置される画素１０の数は特に限定されるものではない。なお、本明細書において、行方向とは図面における水平方向を示し、列方向とは図面において垂直方向を示すものとする。画素１０上にはマイクロレンズ、カラーフィルタが配置され得る。カラーフィルタは例えば赤、青、緑の原色フィルタであって、ベイヤー配列に従って各画素１０に設けられている。一部の画素１０はＯＢ画素（オプティカル・ブラック画素）として遮光されている。複数の画素１０には、焦点検出用の画素信号を出力する焦点検出画素が配された測距行と、画像を生成するための画素信号を出力する撮像画素が配された複数の撮像行とが設けられ得る。列信号線Ｌ１は画素１０の列毎に設けられ、列信号線Ｌ１には定電流源１２が電気的に接続される。

画素１０は、光電変換部ＰＤ１、ＰＤ２、浮遊拡散領域ＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）、転送トランジスタＭ１１、Ｍ１２、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４を含む。画素１０は１対の光電変換部ＰＤ１、ＰＤ２を有しており、２画素を含む１単位画素である。以下の説明は、画素１０を構成するトランジスタがＮチャネルＭＯＳトランジスタである例を示している。光電変換部ＰＤ１、ＰＤ２は例えばフォトダイオードから構成されており、入射光による光電変換および電荷の生成および蓄積を行なう。光電変換部ＰＤ１のアノードは接地電圧線に接続され、カソードは転送トランジスタＭ１１のソースに接続されている。光電変換部ＰＤ２のアノードは接地電圧線に接続され、カソードは転送トランジスタＭ１２のソースに接続されている。なお、光電変換部ＰＤ１、ＰＤ２はフォトダイオードに限定されず、光電効果を生じさせる材料であれば良い。さらに、埋め込み型のフォトダイオードを構成することで、暗電流ノイズを低減できる。

本実施形態において、光電変換部ＰＤ１、ＰＤ２は異なる２行に割り当てられている。なお、画素１０を構成する光電変換部の個数は２個に限定されず、それ以上の個数であっても良い。光電変換部ＰＤ１、ＰＤ２は、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４を含む読み出し回路を共有している。なお、画素１０は、選択トランジスタＭ４を備えていなくてもよい。さらに、電荷を保持する容量、隣接する２つの浮遊拡散領域ＦＤを接続するスイッチを設けてもよい。なお、以下の説明において、転送トランジスタＭ１１、Ｍ１２、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４など、画素１０を構成するトランジスタを一括して画素トランジスタと称することがある。

転送トランジスタＭ１１、Ｍ１２は光電変換部ＰＤ１、ＰＤ２に対応して設けられている。転送トランジスタＭ１１、Ｍ１２のドレインは、リセットトランジスタＭ２のソースおよび増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１１、Ｍ１２のドレイン、リセットトランジスタＭ２のソース、増幅トランジスタＭ３のゲートの接続ノード（入力ノード）は、浮遊拡散領域ＦＤを構成する。リセットトランジスタＭ２および増幅トランジスタＭ３のドレインは、電源電圧線ＶＤＤに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。転送トランジスタＭ１１、Ｍ１２のゲートには垂直走査回路２から制御信号ＴＸ１、ＴＸ２が印加される。制御信号ＴＸ１、ＴＸ２がハイレベルとなると、転送トランジスタＭ１１、Ｍ１２がオン状態（導通状態）となり、光電変換部ＰＤ１、ＰＤ２に蓄積された電荷が増幅トランジスタＭ３のゲートに形成された浮遊拡散領域ＦＤに転送される。また、制御信号ＴＸ１、ＴＸ２がローレベルとなると、転送トランジスタＭ１１、Ｍ１２はオフ状態（非導通状態）となる。転送トランジスタＭ１１、Ｍ１２をオンまたはオフすることにより、光電変換部ＰＤ１、ＰＤ２の電荷を浮遊拡散領域ＦＤに転送することができる。浮遊拡散領域ＦＤは電荷を電圧に変換し、増幅トランジスタＭ３はゲート電圧に応じた電圧をソースから選択トランジスタＭ４を介して列信号線Ｌ１へ出力する。

リセットトランジスタＭ２のソースは浮遊拡散領域ＦＤに接続され、ゲートには垂直走査回路２から制御信号ＲＥＳが印加される。制御信号ＲＥＳがハイレベルとなると、リセットトランジスタＭ２はオン状態となり、浮遊拡散領域ＦＤに電源電圧が供給される。選択トランジスタＭ４は増幅トランジスタＭ３と列信号線Ｌ１との間に設けられており、選択トランジスタＭ４のゲートには垂直走査回路２から制御信号ＳＥＬが印加される。制御信号ＳＥＬがハイレベルとなると、増幅トランジスタＭ３と列信号線Ｌ１とが電気的に接続する。また、制御信号ＳＥＬがローレベルとなると、増幅トランジスタＭ３は列信号線Ｌ１と電気的に非接続となる。

垂直走査回路（制御回路）２はシフトレジスタ、ゲート回路、バッファ回路などから構成され、垂直同期信号、水平同期信号、クロック信号などに基づき制御信号を出力する。制御信号は各行の転送トランジスタＭ１１、Ｍ１２、リセットトランジスタＭ２、選択トランジスタＭ４のそれぞれのゲートに供給される。駆動信号は、行単位、順次、もしくはランダムに供給され得る。画素アレイ１の各行には、行方向に延在して、信号線ＴＸ１、信号線ＴＸ２、信号線ＲＥＳ、信号線ＳＥＬが配置されている。信号線ＴＸ１は、行方向に並ぶ画素１０の転送トランジスタＭ１１のゲートにそれぞれ接続され、信号線ＴＸ２は、行方向に並ぶ画素１０の転送トランジスタＭ１２のゲートにそれぞれ接続されている。信号線ＲＥＳは、行方向に並ぶ画素１０のリセットトランジスタＭ２のゲートにそれぞれ接続され、信号線ＳＥＬは、行方向に並ぶ画素１０の選択トランジスタＭ４のゲートにそれぞれ接続されている。信号線ＴＸ１、ＴＸ２、ＲＥＳ、ＳＥＬのそれぞれは、各行方向に並ぶ複数の画素１０において、共通の信号線（１本の信号線）である。図１では、行番号に対応した番号が信号線に付記されている。例えば、１行目の各信号線は、ＲＥＳ（１）、ＳＥＬ（１）、ＴＸ１（１）、ＴＸ２（１）と表記され、２行目の各信号線は、ＲＥＳ（２）、ＳＥＬ（２）、ＴＸ１（２）、ＴＸ２（２）と表記されている。

画素アレイ１の各列には、列方向に延在して、列信号線Ｌ１がそれぞれ配置されている。列信号線Ｌ１は、列方向に並ぶ複数の画素１０のそれぞれの選択トランジスタＭ４のソースに接続され、複数の画素１０に共通に設けられた信号線である。列信号線Ｌ１は、遮断スイッチ１１を介して信号処理回路３の入力ノードＮ１に接続されている。また、列信号線Ｌ１には定電流源１２が接続されている。定電流源１２は、増幅トランジスタＭ３とソースフォロワ回路を構成する。定電流源１２は電流値を切り替え可能な電流源であってもよい。

遮断スイッチ１１はトランジスタスイッチ等を備えて構成され、列信号線Ｌ１と信号処理回路３の入力ノードＮ１との間の電気的接続を制御可能である。遮断スイッチ１１には制御信号ＰＶＬＯＮが入力されている。制御信号ＰＶＬＯＮがハイレベルとなると、遮断スイッチ１１は列信号線Ｌ１と入力ノードＮ１とを電気的に導通し、制御信号ＰＶＬＯＮがローレベルとなると、遮断スイッチ１１は列信号線Ｌ１と入力ノードＮ１とを電気的に遮断する。

信号処理回路３は、画素１０の列毎に設けられ、列信号線Ｌ１に伝送された画素１０からの画素信号を読み出す。信号処理回路３は演算増幅回路Ａ１０、バッファ回路Ａ１１、Ａ１２、スイッチＳＷ１～ＳＷ７、入力容量Ｃ０、帰還容量Ｃ１、保持容量ＣＴＳ１、ＣＴＮ１、ＣＴＳ２、ＣＴＮ２を備える。信号処理回路３において、演算増幅回路Ａ１０、バッファ回路Ａ１１、Ａ１２には、図示されていない電流源から駆動電流が供給される。電流源は、タイミングジェネレータ５によって制御され、信号処理回路３に駆動電流を供給することにより、信号処理回路３を活性状態にする。また、電流源は、信号処理回路３へ供給する電流を遮断または制限することにより、信号処理回路３を非活性の状態にし得る。例えば、リセットトランジスタＭ２のゲートに印加される制御信号ＲＥＳ（１）が変化する際に、信号処理回路３を非活性状態としてもよい。さらに、信号処理回路３がサンプルホールド動作を開始するまで、信号処理回路３を非活性状態としてもよい。

演算増幅回路Ａ１０は差動増幅回路などから構成され、非反転入力ノードには基準電圧ＶＲＥＦが印加されている。演算増幅回路Ａ１０の反転入力ノードは入力容量Ｃ０および入力ノードＮ１を介して遮断スイッチ１１に接続されている。演算増幅回路Ａ１０の反転入力ノードおよび非反転入力ノードは仮想短絡され、反転入力ノードの電圧も基準電圧ＶＲＥＦである。演算増幅回路Ａ１０の反転入力ノードと出力ノードとの間には帰還容量Ｃ１が接続され、帰還容量Ｃ１の両電極にはスイッチＳＷ１が接続されている。スイッチＳＷ１のゲートには制御信号ＰＳＷ１が入力され、スイッチＳＷ１のオン、オフが制御信号ＰＳＷ１によって制御される。スイッチＳＷ１は反転入力ノードと出力ノードとの間のフィードバック経路の電気的接続を制御する。スイッチＳＷ１がオフになると、演算増幅回路Ａ１０は入力容量Ｃ０の容量値および帰還容量Ｃ１の容量値の比（Ｃ０／Ｃ１）で定められるゲインで入力ノードＮ１の信号を反転増幅する。スイッチＳＷ１がオンになると、演算増幅回路Ａ１０はボルテージ・フォロアとして動作する。

演算増幅回路Ａ１０の出力ノードはスイッチＳＷ２、ＳＷ３を介してそれぞれ保持容量ＣＴＳ１、ＣＴＮ１にそれぞれ接続されている。スイッチＳＷ２は制御信号ＰＣＴＳ１によって制御され、スイッチＳＷ３は制御信号ＰＣＴＮ１によって制御される。スイッチＳＷ２がオンとなると、保持容量ＣＴＳ１には光電変換時における画素信号（以下、「画素信号Ｓ」と称する）が出力される。スイッチＳＷ２がオフとなった後においても保持容量ＣＴＳ１は画素信号Ｓを保持（サンプルホールド）する。同様にＳＷ３がオンとなると、保持容量ＣＴＮ１にはリセット時における画素信号（以下、「画素信号Ｎ」と称する）が出力され、スイッチＳＷ３がオフとなった後においても保持容量ＣＴＮ１は画素信号Ｎを保持する。

バッファ回路Ａ１１、Ａ１２はソースフォロワ回路などから構成されている。バッファ回路Ａ１１の入力ノードには保持容量ＣＴＳ１が接続され、バッファ回路Ａ１２の入力ノードには保持容量ＣＴＮ１が接続されている。バッファ回路Ａ１１の出力ノードはスイッチＳＷ４を介して保持容量ＣＴＳ２に接続され、バッファ回路Ａ１２の出力ノードはスイッチＳＷ５を介して保持容量ＣＴＮ２に接続されている。スイッチＳＷ４、ＳＷ５は制御信号ＰＣＴ２によって制御され、制御信号ＰＣＴ２がハイレベルとなると、バッファ回路Ａ１１、Ａ１２の出力ノードは保持容量ＣＴＳ２、ＣＴＮ２に電気的に接続される。すなわち、保持容量ＣＴＳ２には保持容量ＣＴＳ１から画素信号Ｓが転送され、保持容量ＣＴＮ２には保持容量ＣＴＮ１から画素信号Ｎが転送される。保持容量ＣＴＳ２はスイッチＳＷ６を介して信号処理回路３の出力ノードＮ２１に接続され、保持容量ＣＴＮ２はスイッチＳＷ７を介して信号処理回路３の出力ノードＮ２２に接続されている。スイッチＳＷ６、スイッチＳＷ７は制御信号ＰＨ１によって制御され、スイッチＳＷ６、ＳＷ７がオンとなることで、保持容量ＣＴＳ２、ＣＴＮ２に保持された画素信号Ｓ、画素信号Ｎが出力ノードＮ２１、Ｎ２２にそれぞれ出力される。出力ノードＮ２１、Ｎ２２は異なる水平出力線ＳＯＵＴを介して固体撮像装置１００から出力される。

水平走査回路４はシフトレジスタ、ゲート回路などから構成され、複数の信号処理回路３を順次走査する。すなわち、水平走査回路４は各列の制御信号ＰＨ１、ＰＨ２を順次、ハイレベルにすることによって、信号処理回路３から画素信号を読み出す。固体撮像装置１００の外部または内部に設けられた差動増幅回路は、信号処理回路３から出力された画素信号Ｓと画素信号Ｎとの差分の信号を出力し、相関二重サンプリング（ＣＤＳ）によって画素信号Ｓからノイズ成分の画素信号Ｎが除去された信号を得ることができる。

タイミングジェネレータ５は、クロック、同期信号などに基づき制御信号ＰＶＬＯＮ、ＰＳＷ１、ＰＣＴＳ１、ＰＣＴＮ１、ＰＣＴ２を生成するとともに、垂直走査回路２、水平走査回路４の動作を制御する。また、タイミングジェネレータ５は基準電圧ＶＲＥＦを生成する定電圧回路を備え得る。

図２は本実施形態における固体撮像装置の駆動方法を表すタイミングチャートである。
時刻ｔ１１において、水平同期信号ＨＤがハイレベルとなり、第１の水平走査期間が開始する。垂直走査回路２は制御信号ＳＥＬ（１）をローレベルからハイレベルに遷移させ、第１行の画素１０における選択トランジスタＭ４はオンとする。すなわち、第１行の画素１０が読み出し行として選択される。タイミングジェネレータ５は制御信号ＰＶＬＯＮ、ＰＣＴＮ１、ＰＣＴＳ１、ＰＣＴ２をローレベルの状態に維持している。垂直走査回路２は制御信号ＲＥＳ（１）をハイレベルとし、第１行の画素１０におけるリセットトランジスタＭ２をオンとすることで、浮遊拡散領域ＦＤに電源電圧が印加される。なお、リセットトランジスタＭ２のゲートに印加される制御信号ＲＥＳ（１）が変化する間、信号処理回路３の駆動電流を遮断または制限することで、信号処理回路３を非活性状態としてもよい。

時刻ｔ１２において、制御信号ＲＥＳはハイレベルからローレベルに遷移し、リセットトランジスタＭ２はオフとなる。これにより、浮遊拡散領域ＦＤのリセットが完了し、列信号線Ｌ１の電圧はリセットレベルに変化する。このとき、制御信号ＰＶＬＯＮはローレベルであり、遮断スイッチ１１はオフである。列信号線Ｌ１は信号処理回路３の入力ノードＮ１と電気的に非接続であるため、入力ノードＮ１は列信号線Ｌ１の電圧変化の影響を受けない。

時刻ｔ１１において、制御信号ＰＳＷ１はハイレベルとなり、信号処理回路３のスイッチＳＷ１はオンとなる。演算増幅回路Ａ１０において、非反転ノードと出力ノードとは短絡され、入力ノードＮ１の電圧が入力容量Ｃ０においてクランプされる。すなわち、入力ノードＮ１の電圧と、演算増幅回路Ａ１０の非反転入力端子のリセット時の電圧との差分が、入力容量Ｃ０の両端に保持される。

時刻ｔ１３において、制御信号ＰＶＬＯＮはハイレベルになり、遮断スイッチ１１はオンとなる。列信号線Ｌ１は入力ノードＮ１に電気的に接続され、リセット時の画素信号Ｎが信号処理回路３の入力ノードＮ１に入力される。

時刻ｔ１４において、制御信号ＰＳＷ１はローレベルになり、スイッチＳＷ１はオフとなる。演算増幅回路Ａ１０の出力ノードからは演算増幅回路Ａ１０のリセット時の画素信号Ｎが出力される。時刻ｔ１５～ｔ１６において、制御信号ＰＣＴＮ１はハイレベルとなり、スイッチＳＷ３がオンとなることで、演算増幅回路Ａ１０の出力ノードにおける画素信号Ｎが保持容量ＣＴＮ１に保持（サンプルホールド）される。

時刻ｔ１７において、制御信号ＰＶＬＯＮはローレベルになり、遮断スイッチ１１はオフとなる。列信号線Ｌ１は信号処理回路３の入力ノードＮ１と電気的に非接続となる。

時刻ｔ１８において、制御信号ＴＸ１（１）がローレベルからハイレベルに遷移し、転送トランジスタＭ１１はオンとなる。ここで、転送トランジスタＭ１１のゲートとソースの間、およびゲートとドレインの間には寄生容量が存在する。ゲート電圧がローレベルからハイレベルに遷移する際、転送トランジスタＭ１１の寄生容量により、浮遊拡散領域ＦＤの電圧が上昇し、列信号線Ｌ１の電圧も上昇する。このとき、遮断スイッチ１１はオフであるため、入力ノードＮ１における電圧は変化しない。遮断スイッチ１１は、転送トランジスタＭ１１がオンである期間の全部に亘って、オフの状態に維持される。時刻ｔ１８～ｔ１９において、光電変換部ＰＤ１に蓄積された電荷が浮遊拡散領域ＦＤに転送され、電荷に応じた画素信号Ｓが増幅トランジスタＭ３から選択トランジスタＭ４を介して列信号線Ｌ１に出力される。

時刻ｔ１９において、制御信号ＴＸ１（１）がハイレベルからローレベルに遷移し、転送トランジスタＭ１１はオフとなる。転送トランジスタＭ１１の寄生容量により、浮遊拡散領域ＦＤの電圧が低下し、列信号線Ｌ１の電圧も低下する。転送トランジスタＭ１１がオンの状態である期間（時刻ｔ１８～ｔ１９）を含む期間（時刻ｔ１７～ｔ１ａ）において、遮断スイッチ１１はオフの状態となっている。このため、入力ノードＮ１は転送トランジスタＭ１１のオンまたはオフの遷移による電圧変化の影響を受けない。

なお、図２は、暗時の電圧変化を示しており、光電変換部ＰＤ１には電荷が蓄積されていない。このため、時刻ｔ１８～ｔ１９の期間の前後、すなわち、転送トランジスタＭ１１がオンとなる前、およびオフとなった後のそれぞれにおいて、列信号線Ｌ１の電圧は変化しない。時刻ｔ１９以後、列信号線Ｌ１の電圧は時刻ｔ１７以前の電圧に戻る。なお、光電変換部ＰＤ１が入射光に応じた電荷を蓄積している場合には、電荷に応じた電圧変化が列信号線Ｌ１に生じ得る。

時刻ｔ１ａにおいて、制御信号ＰＶＬＯＮはハイレベルとなり、遮断スイッチ１１はオンとなることで、列信号線Ｌ１は入力ノードＮ１に電気的に接続される。光電変換部ＰＤ１に電荷が蓄積されていない場合には、遮断スイッチ１１がオフとなる時刻ｔ１６およびオンとなる時刻ｔ１ａのそれぞれにおいて、列信号線Ｌ１の電圧は一定である。すなわち、転送トランジスタＭ１１のオンまたはオフの遷移に拘わらず、列信号線Ｌ１の電圧は変化しない。

時刻ｔ１ｂ～ｔ１ｃにおいて、制御信号ＰＣＴＳ１はハイレベルとなり、スイッチＳＷ２がオンとなることで、演算増幅回路Ａ１０の出力ノードにおける画素信号Ｓが保持容量ＣＴＳ１に保持される。ここでは、画素信号Ｓは暗時の電荷に基づくものであるため、保持容量ＣＴＳ１に保持された画素信号Ｓの電圧は、保持容量ＣＴＮ１に保持された画素信号Ｎの電圧と等しくなる。

時刻ｔ１ｄ～ｔ１ｅにおいて、制御信号ＰＣＴ２はハイレベルとなり、スイッチＳＷ４、ＳＷ５はオンとなる。バッファ回路Ａ１１の出力ノードから出力された画素信号ＳはスイッチＳＷ４を介して保持容量ＣＴＳ２に保持され、バッファ回路Ａ１２の出力ノードから出力された画素信号ＮはスイッチＳＷ５を介して保持容量ＣＴＮ２に保持される。

時刻ｔ１ｅ以後において、制御信号ＰＣＴ２はローレベルとなり、スイッチＳＷ４、ＳＷ５はオフとなることにより、保持容量ＣＴＳ２、ＣＴＮ２はバッファ回路Ａ１１、Ａ１２と電気的に非接続となる。このため、以下に説明するように、水平走査回路４による読み出しと、画素の駆動とを同時に行うことが可能となる。

時刻ｔ１ｆ～ｔ２１において、水平走査回路４は信号処理回路３の信号を列毎に順次読み出す。すなわち、制御信号ＰＨ１はローレベルからハイレベルとなり、第１列のスイッチＳＷ６、ＳＷ７がオンとなる。保持容量ＣＴＳ２に保持された画素信号ＳはスイッチＳＷ６を介して出力ノードＮ２１から出力され、保持容量ＣＴＮ２に保持された画素信号ＮはスイッチＳＷ７を介して出力ノードＮ２２から出力される。続いて、制御信号ＰＨ２はローレベルからハイレベルとなり、第２列のスイッチＳＷ６、ＳＷ７がオンとなり、画素信号Ｎおよび画素信号Ｓが読み出される。

時刻ｔ１ｆにおいて、制御信号ＰＶＬＯＮはローレベルとなり、遮断スイッチ１１はオフとなる。列信号線Ｌ１は信号処理回路３の入力ノードＮ１と電気的に非接続となる。

時刻ｔ１ｇにおいて、制御信号ＳＥＬ（１）がハイレベルからローレベルに遷移し、選択トランジスタＭ４がオフとなることで、第１行の画素１０の選択が解除される。制御信号ＲＥＳ（１）はローレベルからハイレベルに遷移し、リセットトランジスタＭ２がオンとなる。リセットトランジスタＭ２の寄生容量により、浮遊拡散領域ＦＤの電圧は上昇し、同様に列信号線Ｌ１の電圧も上昇する。時刻ｔ２２において、制御信号ＲＥＳはハイレベルからローレベルに遷移し、リセットトランジスタＭ２はオフとなる。これにより、浮遊拡散領域ＦＤのリセットが完了する。また、リセットトランジスタＭ２の寄生容量により、列信号線Ｌ１の電圧は低下する。ここで、時刻ｔ１ｆ～ｔ２３において、制御信号ＰＶＬＯＮはローレベルである。すなわち、リセットトランジスタＭ２がオンの状態である期間（時刻ｔ１ｇ～ｔ２２）を含む期間（時刻ｔ１ｆ～ｔ２３）において、遮断スイッチ１１はオフの状態を維持し、列信号線Ｌ１は信号処理回路３の入力ノードＮ１と電気的に非接続となっている。このため、信号処理回路３の入力ノードＮ１は、リセットトランジスタＭ２の遷移による列信号線Ｌ１の電圧変化の影響を受けない。

時刻ｔ２１において、水平同期信号ＨＤがローレベルからハイレベルとなり、第２の水平走査期間が開始する。同時に、制御信号ＳＥＬ（１）はローレベルからハイレベルとなることで、第１行の選択トランジスタＭ４はオンとり、第１行の画素１０が再び選択される。

時刻ｔ２１～ｔ２４において、制御信号ＰＳＷ１はハイレベルとなり、信号処理回路３のスイッチＳＷ１はオンとなる。演算増幅回路Ａ１０において、非反転ノードと出力ノードとは短絡される。時刻ｔ２４において、制御信号ＰＳＷ１はローレベルになり、スイッチＳＷ１はオフとなり、演算増幅回路Ａ１０の出力ノードからは演算増幅回路Ａ１０のリセット時の電圧が出力される。

時刻ｔ２３において、制御信号ＰＶＬＯＮはハイレベルとなり、遮断スイッチ１１はオンとなる。列信号線Ｌ１は入力ノードＮ１に電気的に接続され、リセット時の画素信号Ｎが信号処理回路３に入力される。このときにおける列信号線Ｌ１の電圧は、遮断スイッチ１１がオフとなった時刻ｔ１ｆにおける電圧と等しい。また、信号処理回路３の入力ノードＮ１の電圧も変化せず、入力ノードＮ１における電圧の静定時間を要しない。このため、信号を保持容量ＣＴＮ１にサンプルホールドする時刻ｔ２６までの時間を短縮することが可能となる。

時刻ｔ２５～ｔ２６において、制御信号ＰＣＴＮ１はハイレベルとなり、スイッチＳＷ３がオンとなることで、演算増幅回路Ａ１０の出力ノードにおける信号Ｎが保持容量ＣＴＮ１に保持される。時刻ｔ２７において、制御信号ＰＶＬＯＮはローレベルとなり、遮断スイッチ１１はオフとなる。列信号線Ｌ１は信号処理回路３の入力ノードＮ１と電気的に非接続となる。

時刻ｔ２８において、制御信号ＴＸ２（１）がローレベルからハイレベルに遷移し、転送トランジスタＭ１２はオンとなる。時刻ｔ２９において、制御信号ＴＸ２（１）がハイレベルからローレベルに遷移し、転送トランジスタＭ１２はオフとなる。転送トランジスタＭ１２の寄生容量により、浮遊拡散領域ＦＤの電位が変化し、列信号線Ｌ１の電位も変化する。このとき、遮断スイッチ１１はオフであるため、信号処理回路３の入力ノードＮ１は列信号線Ｌ１の電圧変化の影響を受けない。

時刻ｔ２ａにおいて、制御信号ＰＶＬＯＮはハイレベルとなり、遮断スイッチ１１はオンとなる。列信号線Ｌ１は入力ノードＮ１に電気的に接続される。光電変換部ＰＤ１に電荷が蓄積されていない場合には、遮断スイッチ１１がオフとなる時刻ｔ１６およびオンとなる時刻ｔ１ａのそれぞれにおいて、列信号線Ｌ１の電圧は一定である。

時刻ｔ２ｂ～ｔ２ｃにおいて、制御信号ＰＣＴＳ１はハイレベルとなり、スイッチＳＷ２がオンとなることで、演算増幅回路Ａ１０の出力ノードにおける画素信号Ｓが保持容量ＣＴＳ１に保持される。時刻ｔ２ｄ～ｔ２ｅにおいて、制御信号ＰＣＴ２はハイレベルとなり、スイッチＳＷ４、ＳＷ５はオンとなる。バッファ回路Ａ１１の出力ノードから出力された画素信号ＳはスイッチＳＷ４を介して保持容量ＣＴＳ２に保持され、バッファ回路Ａ１２から出力された画素信号ＮはスイッチＳＷ５を介して保持容量ＣＴＮ２に保持される。

時刻ｔ２ｅ以後において、制御信号ＰＣＴ２はローレベルとなり、スイッチＳＷ４、ＳＷ５はオフとなることにより、保持容量ＣＴＳ２、ＣＴＮ２はバッファ回路Ａ１１、Ａ１２と電気的に非接続となる。時刻ｔ２ｆ、時刻ｔ３１において、水平走査回路４は信号処理回路３の信号を列毎に順次読み出す。すなわち、時刻ｔ２ｆにおいて、制御信号ＰＨ１はローレベルからハイレベルとなり、第１列のスイッチＳＷ６、ＳＷ７がオンとなる。保持容量ＣＴＳ２に保持された画素信号ＳはスイッチＳＷ６を介して出力ノードＮ２１から出力され、保持容量ＣＴＮ２に保持された画素信号ＮはスイッチＳＷ７を介して出力ノードＮ２２から出力される。時刻ｔ３１において、制御信号ＰＨ２はローレベルからハイレベルとなり、第２列のスイッチＳＷ６、ＳＷ７がオンとなり、画素信号Ｎおよび画素信号Ｓが読み出される。

時刻ｔ２ｆにおいて、制御信号ＰＶＬＯＮはローレベルとなり、遮断スイッチ１１はオフとなる。列信号線Ｌ１は信号処理回路３の入力ノードＮ１と電気的に非接続となる。時刻ｔ２ｇにおいて、制御信号ＳＥＬ（１）がローレベルとなり、選択トランジスタＭ４がオフとなることで、第１行の画素１０の選択が解除される。

図３は、比較例としてのタイミングチャートである。リセットトランジスタＭ２および選択トランジスタＭ４がオンまたはオフに遷移するタイミングにおいて、遮断スイッチ１１はオンとなっている。以下、図２と異なる点を中心に説明する。

時刻ｔ１ｇ、ｔ２２において、制御信号ＲＥＳがハイレベルまたはローレベルに遷移し、列信号線Ｌ１の電圧は変化する。このとき、制御信号ＰＶＬＯＮはハイレベルであり、遮断スイッチ１１はオンであるため、信号処理回路３の入力ノードＮ１は列信号線Ｌ１の電圧変化の影響を受ける。入力ノードＮ１の電圧の静定時間は、遮断スイッチ１１のＯＮ抵抗、配線抵抗、コンタクト抵抗などの時定数の影響を受け、信号処理回路３ごとに異なり得る。このため、最も長い静定時間を有する信号処理回路３において、入力ノードＮ１の電圧が十分に静定するだけの時間が必要となる。例えば、固体撮像装置１００が４０００列以上の信号処理回路３を有する場合、すべての列の入力ノードＮ１の電圧が静定する時間が必要となる。仮に、４０００列のうちの１列の入力ノードＮ１の電圧が静定する前に信号処理回路３において読み出しを行うと、画像の該当列に縦線のノイズが生じ、画質が損なわれてしまう。

これに対して、図２に示される本実施形態によれば、リセットトランジスタＭ２がオンに遷移する時刻ｔ１ｇまたはオフに遷移する時刻ｔ２２のそれぞれにおいて、信号処理回路３の入力ノードＮ１は列信号線Ｌ１と電気的に非接続になっている。また、選択トランジスタＭ４がオンに遷移する時刻ｔ１１またはオフに遷移する時刻ｔ１ｇのそれぞれにおいて、遮断スイッチ１１はオフの状態である。さらに、転送トランジスタＭ１１、Ｍ１２がオンに遷移する時刻ｔ１８、ｔ２８またはオフに遷移する時刻ｔ１９、ｔ２９においても、遮断スイッチ１１はオフの状態となっている。このように、リセットトランジスタＭ２、転送トランジスタＭ１１、Ｍ１２、選択トランジスタＭ４などの画素トランジスタが遷移する際において、信号処理回路３の入力ノードＮ１は列信号線Ｌ１と電気的に非接続となっている。すなわち、遮断スイッチ１１がオフの状態である間に、画素トランジスタのゲートに印加される制御信号の信号値が変化する。入力ノードＮ１の電圧は画素トランジスタの遷移の影響を受けないため、信号処理回路３における読み出しのタイミング（時刻ｔ１６、ｔ２６等）までの時間を短くすることができる。近年、画素の微細化に伴い、読み出しの高速化が望まれている。本実施形態によれば、読み出しの高速化を図ることにより、画素の微細化を実現することも可能となる。

図２、図３は、画素１０に入射光がない状態における列信号線Ｌ１、入力ノードＮ１の電圧を表しているが、画素１０に入射光がある場合においても同様の効果が奏される。画素１０に入射光がある場合には、リセット動作後に制御信号ＴＸ１（１）がローレベルからハイレベルになる際（時刻ｔ１８）において、列信号線Ｌ１の電圧が低下することがある。しかしながら、この状態においては光ショットノイズ等の影響もあり、暗時に要求されるわずかな静定時間の差は問題とならない場合が多い。したがって、画素１０に入射光がある場合においても、信号処理回路３における読み出しまでの時間を短くすることが可能となる。

なお、特許文献１は、列毎の演算増幅回路が増幅動作している状態における遮断スイッチの駆動タイミングを開示している。これに対して、本実施形態においては、演算増幅回路Ａ１０がリセット状態である場合、すなわち制御信号ＰＳＷ１がハイレベルである場合においても、遮断スイッチ１１はオフに駆動される。演算増幅回路Ａ１０の動作状態の如何によらず、列信号線Ｌ１の電圧変化が生じ得る場合に遮断スイッチ１１をオフにすることで、読み出しの高速化を実現することができる。また、信号処理回路３は、必ずしも演算増幅回路Ａ１０を備えることを要せず、入力ノードＮ１における信号を直接に保持容量ＣＴＳ１、ＣＴＮ１に保持させても良い。このような構成においても、本実施形態における上述の効果を奏することが可能である。

［第２実施形態］
続いて、本実施形態における固体撮像装置およびその駆動方法を説明する。第１実施形態においては、画素１０の光電変換部ＰＤ１、ＰＤ２は２行に割り当てられていたが、本実施形態においては、光電変換部ＰＤ１、ＰＤ２は１行に割り当てられている。例えば、光電変換部ＰＤ１、ＰＤ２には共通のマイクロレンズが設けられており、マイクロレンズにより集光された光が光電変換部ＰＤ１、ＰＤ２に入射する。このように、２つの光電変換部ＰＤ１、ＰＤ２は瞳分割され得る。他の構成は、図１に示された構成と同様であるため、その説明を省略する。

図４は、本実施形態における固体撮像装置の駆動方法を表すタイミングチャートである。図４において、時刻ｔ１１～ｔ１ｅまでの動作は、図２に示された動作と略同様であるため、時刻ｔ１ｆ以後の動作を中心に説明する。但し、時刻ｔ１８～ｔ１９において、制御信号ＴＸ１（１）のみがハイレベルとなり、光電変換部ＰＤ１の電荷のみが浮遊拡散領域ＦＤに転送されているものとする。

時刻ｔ１１において、水平同期信号ＨＤがハイレベルとなり、第１の水平走査期間が開始する。制御信号ＳＥＬ（１）がハイレベルとなり、第１行の画素１０が読み出し行として選択される。このとき、遮断スイッチ１１はオフであるため、入力ノードＮ１は列信号線Ｌ１の電圧変化の影響を受けない。制御信号ＲＥＳ（１）はハイレベルを維持し、第１行の画素１０におけるリセットが行われる。時刻ｔ１１～ｔ１４において、制御信号ＰＳＷ１はハイレベルとなり、演算増幅回路Ａ１０におけるリセットが行われる。

時刻ｔ１２において、制御信号ＲＥＳはハイレベルからローレベルに遷移し、リセットトランジスタＭ２はオフとなる。これにより、浮遊拡散領域ＦＤのリセットが完了し、列信号線Ｌ１の電圧はリセットレベルに変化する。このとき、遮断スイッチ１１はオフであるため、入力ノードＮ１は列信号線Ｌ１の電圧変化の影響を受けない。

時刻ｔ１３～ｔ１７において、制御信号ＰＶＬＯＮはハイレベルであり、遮断スイッチ１１はオンとなる。列信号線Ｌ１は入力ノードＮ１に電気的に接続され、リセット時の画素信号Ｎが信号処理回路３に入力される。

時刻ｔ１５～ｔ１６において、制御信号ＰＣＴＮ１はハイレベルとなり、スイッチＳＷ３がオンとなる。演算増幅回路Ａ１０の出力ノードにおける画素信号Ｎが保持容量ＣＴＮ１に保持される。

時刻ｔ１８において、制御信号ＴＸ１（１）がローレベルからハイレベルに遷移し、転送トランジスタＭ１１はオンとなる。このとき、転送トランジスタＭ１１の寄生容量により、浮遊拡散領域ＦＤの電圧が上昇し、列信号線Ｌ１の電圧も上昇する。時刻ｔ１８～ｔ１９において、光電変換部ＰＤ１に蓄積された電荷が浮遊拡散領域ＦＤに転送され、電荷に応じた電圧が増幅トランジスタＭ３から選択トランジスタＭ４を介して列信号線Ｌ１に出力される。

時刻ｔ１９において、制御信号ＴＸ１（１）がハイレベルからローレベルに遷移し、転送トランジスタＭ１１はオフとなる。転送トランジスタＭ１１の寄生容量により、浮遊拡散領域ＦＤの電位が低下し、列信号線Ｌ１の電圧も低下する。時刻ｔ１７～ｔ１ａにおいて、制御信号ＰＶＬＯＮはローレベルであるため、遮断スイッチ１１はオフとなり、列信号線Ｌ１は信号処理回路３の入力ノードＮ１と電気的に非接続となる。このため、入力ノードＮ１は、転送トランジスタＭ１１がオンまたはオフに遷移することによる列信号線Ｌ１の電圧変化の影響を受けない。

時刻ｔ１ａにおいて、制御信号ＰＶＬＯＮはハイレベルとなり、遮断スイッチ１１はオンとなる。時刻ｔ１ｂ～ｔ１ｃにおいて、制御信号ＰＣＴＳ１はハイレベルとなり、演算増幅回路Ａ１０の出力ノードにおける画素信号Ｓが保持容量ＣＴＳ１に保持される。時刻ｔ１ｄ～時刻ｔ１ｅにおいて、制御信号ＰＣＴ２はハイレベルとなり、画素信号Ｓは保持容量ＣＴＳ２に転送され、画素信号Ｎは保持容量ＣＴＮ２に保持される。時刻ｔ１ｅ以後において、制御信号ＰＣＴ２はローレベルであり、水平走査回路４による読み出しと、画素１０の駆動とが同時に行われる。

時刻ｔ１ｇにおいて、制御信号ＴＸ１（１）、ＴＸ２（１）がともにローレベルからハイレベルに繊維する。転送トランジスタＭ１１、Ｍ１２がオンとなり、光電変換部ＰＤ１、ＰＤ２に蓄積された電荷がともに浮遊拡散領域ＦＤに転送され、加算される。電荷に応じた電圧が増幅トランジスタＭ３から選択トランジスタＭ４を介して列信号線Ｌ１に出力される。このとき、第１実施形態における時刻ｔ１８と同様に、転送トランジスタＭ１１、Ｍ１２の寄生容量により、浮遊拡散領域ＦＤの電圧が上昇し、列信号線Ｌ１の電圧も上昇する。時刻ｔ１ｈにおいて、制御信号ＴＸ１（１）、ＴＸ２（１）がハイレベルからローレベルに遷移すると、転送トランジスタＭ１１、Ｍ１２はとともにオフとなる。転送トランジスタＭ１１、Ｍ１２の寄生容量により、浮遊拡散領域ＦＤの電圧が低下し、列信号線Ｌ１の電圧も低下する。時刻ｔ１ｇ、ｔ１ｈにおいて、遮断スイッチ１１はオフであるため、入力ノードＮ１は列信号線Ｌ１の電圧変化の影響を受けない。なお、図４は、暗時の電圧変化を示しており、光電変換部ＰＤ１、ＰＤ２には電荷が蓄積されていない。このため、時刻ｔ１ｇ～ｔ１ｈの期間の前後において列信号線Ｌ１の電圧は変化しない。すなわち、時刻ｔ１ｈの後、列信号線Ｌ１の電圧は時刻ｔ１ｇ以前の電圧に戻る。

時刻ｔ１ｉにおいて、制御信号ＰＶＬＯＮはハイレベルとなり、遮断スイッチ１１はオンとなる。列信号線Ｌ１は入力ノードＮ１に電気的に接続される。光電変換部ＰＤ１、ＰＤ２に電荷が蓄積されていない場合には、遮断スイッチ１１がオフとなる時刻ｔ１ｆとオンとなる時刻ｔ１ｉとにおいて、列信号線Ｌ１の電圧は等しい。このため、時刻ｔ１ｆ～ｔ１ｉにおいて、信号処理回路３の入力ノードＮ１の電圧は変化しない。

時刻ｔ１ｆ～ｔ１ｈにおいて、水平走査回路４は信号処理回路３の信号を列毎に順次読み出す。すなわち、制御信号ＰＨ１はローレベルからハイレベルとなり、第１列のスイッチＳＷ６、ＳＷ７がオンとなる。保持容量ＣＴＳ２に保持された画素信号ＳはスイッチＳＷ６を介して出力ノードＮ２１から出力され、保持容量ＣＴＮ２に保持された画素信号ＮはスイッチＳＷ７を介して出力ノードＮ２２から出力される。続いて、制御信号ＰＨ２はローレベルからハイレベルとなり、第２列のスイッチＳＷ６、ＳＷ７がオンとなり、画素信号Ｎおよび画素信号Ｓが読み出される。ここで、画素信号Ｓは光電変換部ＰＤ１の電荷に基づく信号である。

時刻ｔ１ｊ～ｔ１ｋにおいて、制御信号ＰＣＴＳ１はハイレベルとなり、スイッチＳＷ２がオンとなることで、演算増幅回路Ａ１０の出力ノードにおける画素信号Ｓが保持容量ＣＴＳ１に保持される。ここで、画素信号Ｓは光電変換部ＰＤ１、ＰＤ２の電荷の加算に基づく信号である。

時刻ｔ１ｌ～ｔｌｍにおいて、制御信号ＰＣＴ２はハイレベルとなり、スイッチＳＷ４、ＳＷ５はオンとなる。バッファ回路Ａ１１の出力ノードから出力された画素信号ＳはスイッチＳＷ４を介して保持容量ＣＴＳ２に保持され、バッファ回路Ａ１２から出力された画素信号ＮはスイッチＳＷ５を介して保持容量ＣＴＮ２に保持される。

時刻ｔ１ｎ～ｔ２１において、水平走査回路４は信号処理回路３の信号を列毎に順次、読みだす。すなわち、制御信号ＰＨ１はローレベルからハイレベルとなり、第１列のスイッチＳＷ６、ＳＷ７がオンとなる。保持容量ＣＴＳ２に保持された画素信号ＳはスイッチＳＷ６を介して出力ノードＮ２１から出力され、保持容量ＣＴＮ２に保持された信号ＮはスイッチＳＷ７を介して出力ノードＮ２２から出力される。続いて、制御信号ＰＨ２はローレベルからハイレベルとなり、第２列のスイッチＳＷ６、ＳＷ７がオンとなり、画素信号Ｎおよび画素信号Ｓが読み出される。ここで、画素信号Ｓは光電変換部ＰＤ１、ＰＤ２の電荷の加算に基づく信号である。

時刻ｔ１ｏにおいて、制御信号ＳＥＬ（１）がハイレベルからローレベルに遷移し、選択トランジスタＭ４がオフとなることで、第１行の画素１０の選択が解除される。制御信号ＲＥＳ（１）はローレベルからハイレベルに遷移し、リセットトランジスタＭ２がオンとなる。リセットトランジスタＭ２の寄生容量により、浮遊拡散領域ＦＤの電圧は上昇し、同様に列信号線Ｌ１の電圧も上昇する。但し、遮断スイッチ１１はオフであるため入力ノードＮ１の電圧は変化しない。

時刻ｔ２１において、水平同期信号ＨＤがハイレベルとなり、第２の水平走査期間が開始する。同時に、制御信号ＳＥＬ（２）はローレベルからハイレベルに遷移し、第２行の画素１０が選択される。時刻ｔ２２において、制御信号ＲＥＳ（２）がハイレベルからローレベルに遷移し、第２行のリセットトランジスタＭ２がオフとなる。リセットトランジスタＭ２の寄生容量により、浮遊拡散領域ＦＤの電圧は低下し、列信号線Ｌ１の電圧も低下する。但し、遮断スイッチ１１はオフであるため入力ノードＮ１の電圧は変化しない。

時刻ｔ２１において、制御信号ＰＳＷ１はハイレベルとなり、演算増幅回路Ａ１０におけるリセット動作が行われる。時刻ｔ２３において、制御信号ＰＶＬＯＮはハイレベルになり、遮断スイッチ１１はオンとなる。列信号線Ｌ１は入力ノードＮ１に電気的に接続され、リセット時の画素信号Ｎが信号処理回路３に入力される。時刻ｔ２４において、制御信号ＰＳＷ１はローレベルに遷移し、スイッチＳＷ１はオフとなり、演算増幅回路Ａ１０の出力ノードからはリセット時の画素信号Ｎが出力される。時刻ｔ２５以後の動作は、時刻ｔ１５以後の動作と同様であるため、その説明を省略する。

上述した駆動方法において、１行の読み出し期間、すなわち、水平同期信号ＨＤがハイレベルに遷移してから次にハイレベルに遷移するまでの１水平走査期間において、リセット時の画素信号Ｎの読み出し、光電変換部ＰＤ１の画素信号Ｓの読み出し、光電変換部ＰＤ１、ＰＤ２の画素信号Ｓの読み出しが行われる。このため、転送トランジスタＭ１１、Ｍ１２を１水平走査期間において複数回、ハイレベルおよびローレベルに遷移させなければならず、列信号線Ｌ１における電圧の静定時間が増大し、１水平走査期間における複数回の読み出しが困難になり得る。ここで、電圧が静定する前に、信号処理回路３が入力ノードＮ１の信号をサンプルホールドすると、画質が損なわれることは上述したとおりである。本実施形態によれば、列信号線Ｌ１の電圧が変動し得る期間において遮断スイッチ１１をオフにすることにより、入力ノードＮ１における電圧の静定時間を短縮することができる。１水平走査期間内に、前記遮断スイッチ１１がオフの状態となる期間が複数含まれることにより、画質を損ねることなく１水平走査期間において複数回の読み出しを高速に行うことが可能となる。

［第３実施形態］
本実施形態の固体撮像装置およびその駆動方法について、図５、図６を用いて説明する実施形態においては、信号処理回路はアナログ・デジタル変換回路を備えている。以下、第１実施形態と異なる構成を中心に説明する。第１実施形態と同一または対応する構成あるいは信号には同一の符号を付する。

図５は本実施形態における固体撮像装置のブロック図である。固体撮像装置１００は画素アレイ１、垂直走査回路２、信号処理回路３、水平走査回路４、タイミングジェネレータ５、遮断スイッチ１１、定電流源１２、クロック発生回路６１、ランプ信号発生回路６２を備えている。

クロック発生回路６１はタイミングジェネレータ５からのトリガ信号に基づき一定周期のクロック信号ＣＬＫを生成する。ランプ信号発生回路６２はクロック信号ＣＬＫおよびタイミングジェネレータ５からのトリガ信号に基づきランプ信号ＶＲＡＭＰを生成する。ランプ信号ＶＲＡＭＰは、時間とともに電圧値が変化（増加または減少）する信号であって、アナログ・デジタル変換のための参照信号として用いられる。

信号処理回路３は画素１０の列毎に設けられ、画素１０からの画素信号を列信号線Ｌ１を介して読み出し、アナログ・デジタル変換を行なう。信号処理回路３は演算増幅回路Ａ１０、バッファ回路Ａ１４、比較回路Ａ１５、スイッチＳＷ１～ＳＷ４、入力容量Ｃ０、帰還容量Ｃ１、容量Ｃ２、Ｃ３、Ｃ４、カウンタ回路３１、メモリ３２を備える。演算増幅回路Ａ１０、バッファ回路Ａ１４、比較回路Ａ１５、カウンタ回路３１、メモリ３２には、図示されていない電流源から駆動電流が供給される。電流源は、タイミングジェネレータ５によって制御され、信号処理回路３に駆動電流を供給することにより、信号処理回路３を活性状態にする。また、電流源は、信号処理回路３へ供給する電流を遮断または制限することにより、信号処理回路３を非活性の状態にし得る。

演算増幅回路Ａ１０、スイッチＳＷ１、入力容量Ｃ０、帰還容量Ｃ１は第１実施形態と同様に構成されている。演算増幅回路Ａ１０の出力ノードはスイッチＳＷ２を介して容量Ｃ２に接続されている。スイッチＳＷ２のゲートにはタイミングジェネレータ５からの制御信号ＰＳＨが入力され、スイッチＳＷ２のオン、オフが制御信号ＰＳＨによって制御される。バッファ回路Ａ１４はソースフォロワ回路などから構成され、バッファ回路Ａ１４の入力ノードには容量Ｃ２が接続されている。容量Ｃ２には演算増幅回路Ａ１０によって増幅された信号が保持（サンプルホールド）される。

比較回路Ａ１５は差動増幅回路などから構成される。非反転入力ノードには容量Ｃ３を介して画素信号が入力され、反転入力ノードには容量Ｃ４を介してランプ信号ＶＲＡＭＰが入力される。非反転入力ノード、反転入力ノードはスイッチＳＷ３、ＳＷ４によって電源電圧などの基準電圧が印加される。すなわち、スイッチＳＷ３、ＳＷ４がオンとなることで、画素信号、ランプ信号ＶＲＡＭＰが基準電圧にクランプされる。スイッチＳＷ３、ＳＷ４は図示されていない制御信号ＰＳＷ３、ＰＳＷ４によって駆動される。比較回路Ａ１５は画素信号とランプ信号ＶＲＡＭＰとを比較し、比較結果を表す比較信号ＬＡＴを出力する。カウンタ回路３１はクロック信号ＣＬＫをカウントし、比較信号ＬＡＴが反転した際におけるカウント値を出力する。メモリ３２はカウンタ回路３１から出力されたカウント値を保持し、水平走査回路４からの制御信号ＰＨ１、ＰＨ２に従いカウント値を出力する。

図６は本実施形態における固体撮像装置の駆動方法を表すタイミングチャートである。
時刻ｔ１１において、水平同期信号ＨＤがハイレベルとなり、第１の水平走査期間が開始する。制御信号ＳＥＬ（１）がハイレベルとなり、第１行の画素１０が読み出し行として選択される。制御信号ＲＥＳ（１）はハイレベルを維持し、第１行の画素１０におけるリセットが行われる。時刻ｔ１２において、制御信号ＲＥＳ（１）がハイレベルからローレベルに遷移し、リセットトランジスタＭ２はオフとなり、列信号線Ｌ１の電圧は変化する。このとき、遮断スイッチ１１はオフであるため、入力ノードＮ１は列信号線Ｌ１の電圧変化の影響を受けない。

時刻ｔ１１において、制御信号ＰＳＷ１、ＰＳＷ３、ＰＳＷ４はハイレベルとなり、演算増幅回路Ａ１０においては、スイッチＳＷ１がオンとなることで、非反転ノードと出力ノードとは短絡される。同様に、制御信号ＰＳＷ３、ＰＳＷ４もハイレベルとなることで、スイッチＳＷ３、ＳＷ４がオンとなり、比較回路Ａ１５において、非反転入力ノード、反転入力ノードに基準電圧が印加される。時刻ｔ１３において、制御信号ＰＶＬＯＮがハイレベルとなり、遮断スイッチ１１はオンとなる。列信号線Ｌ１は入力ノードＮ１に電気的に接続され、入力ノードＮ１にはリセット時の画素信号Ｎが入力される。

時刻ｔ１４において、制御信号ＰＳＷ１、ＰＳＷ３、ＰＳＷ４がローレベルになる。スイッチＳＷ１がオフとなり、演算増幅回路Ａ１０は画素信号Ｎを増幅し、出力する。また、スイッチＳＷ３、ＳＷ４がオフとなり、容量Ｃ３、Ｃ４に印加された電圧が保持される。

時刻ｔ１５～ｔ１６において、制御信号ＰＳＨがハイレベルとなり、スイッチＳＷ２がオンとなることで、演算増幅回路Ａ１０の出力ノードにおける画素信号Ｎが容量Ｃ２に出力される。時刻ｔ１６において、制御信号ＰＳＨがローレベルとなり、スイッチＳＷ２がオフとなることにより、画素信号Ｎは容量Ｃ２に保持される。

時刻ｔ１７において、ランプ信号発生回路６２はランプ信号ＶＲＡＭＰの値を増大させ始める。ランプ信号発生回路６２は、容量Ｃ４を介して比較回路Ａ１５にランプ信号ＶＲＡＭＰを供給する。比較回路Ａ１５は非反転入力ノードにおける画素信号と反転入力ノードにおけるランプ信号ＶＲＡＭＰとを比較し、比較結果を表す比較信号ＬＡＴを出力する。ランプ信号ＶＲＡＭＰが増大し始めると同時に、カウンタ回路３１はクロック信号ＣＬＫの計数を開始する。

時刻ｔ１８において、画素信号とランプ信号との大小関係が逆転すると、比較回路Ａ１５は比較信号ＬＡＴをローレベルからハイレベルに変化させる。カウンタ回路３１は、ハイレベルの比較信号ＬＡＴを受信すると、メモリ３２へのカウント値の出力を停止し、メモリ３２はカウンタ回路３１から最後に出力されたカウント値を保持する。なお、カウンタ回路３１は、ハイレベルの比較信号ＬＡＴを受信した場合に、クロック信号ＣＬＫの計数を停止し、カウント値を保持してもよい。また、カウンタ回路３１は、ハイレベルの比較信号ＬＡＴを受信した場合に、動作を停止してもよい。このようにして、リセット時における画素信号Ｎがデジタル信号に変換される。画素信号Ｎには、画素１０のリセット時におけるノイズ、演算増幅回路Ａ１０のオフセット電圧、比較回路Ａ１５のオフセット電圧などの少なくとも１つが含まれ得る。

時刻ｔ１ａにおいて、ランプ信号ＶＲＡＭＰの増大を開始してから所定時間が経過すると、ランプ信号発生回路６２はランプ信号ＶＲＡＭＰの増大を終了する。

時刻ｔ１８において、制御信号ＴＸ１（１）がローレベルからハイレベルに遷移し、転送トランジスタＭ１１はオンとなることで、光電変換部ＰＤ１に蓄積された電荷が浮遊拡散領域ＦＤに転送される。電荷に応じた電圧が増幅トランジスタＭ３から選択トランジスタＭ４を介して列信号線Ｌ１に出力される。時刻ｔ１９において、制御信号ＴＸ１（１）がハイレベルからローレベルに遷移し、転送トランジスタＭ１１はオフとなる。転送トランジスタＭ１１の寄生容量により、浮遊拡散領域ＦＤの電位が変化し、列信号線Ｌ１の電位も変化する。このとき、遮断スイッチ１１はオフであるため、入力ノードＮ１における電圧は変化しない。

時刻ｔ１ａにおいて、制御信号ＰＶＬＯＮはハイレベルとなり、遮断スイッチ１１はオンとなる。入力ノードＮ１は列信号線Ｌ１に電気的に接続され、画素信号Ｓが入力ノードＮ１に入力される。時刻ｔ１ｂ～ｔ１ｃにおいて、制御信号ＰＳＨはハイレベルとなり、演算増幅回路Ａ１０の出力ノードにおける画素信号Ｓが容量Ｃ２に保持される。

時刻ｔ１ｃにおいて、ランプ信号発生回路６２はランプ信号ＶＲＡＭＰの値を増大させ始める。ランプ信号ＶＲＡＭＰが増大し始めると同時に、カウンタ回路３１はクロック信号ＣＬＫの計数を開始する。時刻ｔ１ｄにおいて、画素信号とランプ信号との大小関係が逆転すると、比較回路Ａ１５は比較信号ＬＡＴをローレベルからハイレベルに変化させ、メモリ３２はカウント値を保持する。これにより、光電変換時における画素信号Ｓがデジタル信号に変換され、メモリ３２に保持される。時刻ｔ２２において、ランプ信号ＶＲＡＭＰの増大を開始してから所定時間が経過すると、ランプ信号発生回路６２はランプ信号ＶＲＡＭＰの増大を終了する。

時刻ｔ１ｆにおいて、制御信号ＰＶＬＯＮはローレベルになり、遮断スイッチ１１はオフとなる。列信号線Ｌ１は信号処理回路３の入力ノードＮ１から電気的に切り離される。

時刻ｔ１ｇにおいて、制御信号ＲＥＳ（１）がハイレベルからローレベルに遷移し、第１行の画素１０の選択が解除される。制御信号ＲＥＳ（１）はローレベルからハイレベルに遷移し、リセットトランジスタＭ２がオンとなる。リセットトランジスタＭ２の寄生容量により、浮遊拡散領域ＦＤの電圧は上昇し、同様に列信号線Ｌ１の電圧も上昇する。時刻ｔ２２において、制御信号ＲＥＳはハイレベルからローレベルに遷移し、リセットトランジスタＭ２はオフとなる。これにより、浮遊拡散領域ＦＤのリセットが完了し、列信号線Ｌ１の電圧はリセットレベルに変化する。一方、時刻ｔ１ｆ～ｔ２３において、制御信号ＰＶＬＯＮはローレベルであり、遮断スイッチ１１はオフの状態を維持し、列信号線Ｌ１は信号処理回路３の入力ノードＮ１と電気的に非接続となっている。このため、入力ノードＮ１は、リセットトランジスタＭ２のオンまたはオフの遷移に起因する列信号線Ｌ１の電圧変化の影響を受けない。

時刻ｔ２１において、水平同期信号ＨＤがローレベルからハイレベルとなり、第２の水平走査期間が開始する。同時に、制御信号ＳＥＬ（１）はローレベルからハイレベルに遷移し、第１行の選択トランジスタＭ４はオンとなり、第１行の画素１０が再び選択される。

時刻ｔ２１において、制御信号ＰＳＷ１、ＰＳＷ３、ＰＳＷ４はハイレベルとなる。演算増幅回路Ａ１０においては、スイッチＳＷ１がオンとなることで、非反転ノードと出力ノードとは短絡される。同様に、制御信号ＰＳＷ３、ＰＳＷ４がハイレベルとなることで、スイッチＳＷ３、ＳＷ４がオンとなり、比較回路Ａ１５において、非反転入力ノード、反転入力ノードに基準電圧が印加される。時刻ｔ２３において、制御信号ＰＶＬＯＮがハイレベルとなり、遮断スイッチ１１はオンとなる。列信号線Ｌ１は入力ノードＮ１に電気的に接続され、入力ノードＮ１にはリセット時の画素信号Ｎが入力される。

時刻ｔ２３～ｔ２６において、水平走査回路４は信号処理回路３を列毎に走査し、デジタル変換された画素信号Ｎ、画素信号Ｓを順次読み出す。ここで、読み出された画素信号Ｎ、画素信号Ｓは第１水平走査期間において画素１０から読み出された信号に基づくものである。

時刻ｔ２３において、制御信号ＰＶＬＯＮはハイレベルとなり、遮断スイッチ１１はオンとなる。列信号線Ｌ１は入力ノードＮ１に電気的に接続され、リセット時の信号Ｎが信号処理回路３に入力される。

時刻ｔ２５～ｔ２６において、制御信号ＰＳＨがハイレベルとなり、スイッチＳＷ２がオンとなることで、演算増幅回路Ａ１０の出力ノードにおける画素信号Ｎが容量Ｃ２に出力される。時刻ｔ２６において、制御信号ＰＳＨがローレベルとなり、スイッチＳＷ２がオフとなり、画素信号Ｎは容量Ｃ２に保持される。

時刻ｔ２７において、ランプ信号発生回路６２はランプ信号ＶＲＡＭＰの値を増大させ始める。ランプ信号発生回路６２は、容量Ｃ４を介して比較回路Ａ１５にランプ信号ＶＲＡＭＰを供給する。比較回路Ａ１５は非反転入力ノードにおける画素信号と反転入力ノードにおけるランプ信号ＶＲＡＭＰとを比較し、比較結果を表す比較信号ＬＡＴを出力する。ランプ信号ＶＲＡＭＰが増大し始めると同時に、カウンタ回路３１はクロック信号ＣＬＫの計数を開始する。

時刻ｔ２８において、画素信号とランプ信号との大小関係が逆転すると、比較回路Ａ１５は比較信号ＬＡＴをローレベルからハイレベルに変化させ、カウンタ回路３１カウント値を保持する。このようにして、リセット時における画素信号Ｎがデジタル信号に変換される。

時刻ｔ２８において、制御信号ＴＸ２（１）がハイレベルになり、転送トランジスタＭ１２はオンとなることで、光電変換部ＰＤ２に蓄積された電荷が浮遊拡散領域ＦＤに転送される。電荷に応じた電圧が増幅トランジスタＭ３から選択トランジスタＭ４を介して列信号線Ｌ１に出力される。時刻ｔ２９において、制御信号ＴＸ２（１）がハイレベルからローレベルに遷移し、転送トランジスタＭ１２はオフとなる。このとき、遮断スイッチ１１はオフであるため、入力ノードＮ１における電圧は変化しない。

時刻ｔ２ａにおいて、制御信号ＰＶＬＯＮはハイレベルとなり、遮断スイッチ１１はオンとなる。入力ノードＮ１は列信号線Ｌ１に電気的に接続され、画素信号Ｓが入力ノードＮ１に入力される。時刻ｔ２ｂ～ｔ２ｃにおいて、制御信号ＰＳＨはハイレベルとなり、演算増幅回路Ａ１０の出力ノードにおける画素信号Ｓが容量Ｃ２に保持される。

時刻ｔ２ｃにおいて、ランプ信号発生回路６２はランプ信号ＶＲＡＭＰの値を増大させ始める。ランプ信号ＶＲＡＭＰが増大し始めると同時に、カウンタ回路３１はクロック信号ＣＬＫの計数を開始する。時刻ｔ２ｄにおいて、画素信号とランプ信号との大小関係が逆転すると、比較回路Ａ１５は比較信号ＬＡＴをローレベルからハイレベルに変化させ、メモリ３２はカウント値を保持する。これにより、光電変換時における画素信号Ｓがデジタル信号に変換され、メモリ３２に保持される。

時刻ｔ２ｆにおいて、制御信号ＰＶＬＯＮはハイレベルからローレベルになり、遮断スイッチ１１はオフとなる。列信号線Ｌ１は信号処理回路３の入力ノードＮ１から電気的に切り離される。

時刻ｔ２ｇにおいて、制御信号ＳＥＬ（１）がハイレベルからローレベルに遷移し、第１行の画素１０の選択が解除される。制御信号ＲＥＳ（１）はローレベルからハイレベルに遷移し、リセットトランジスタＭ２がオンとなる。時刻ｔ２ｆ～ｔ３１において、制御信号ＰＶＬＯＮはローレベルであり、遮断スイッチ１１はオフの状態を維持し、列信号線Ｌ１は信号処理回路３の入力ノードＮ１と電気的に非接続となっている。このため、信号処理回路３の入力ノードＮ１は列信号線Ｌ１の電圧変化の影響を受けない。

時刻ｔ３１以後において、水平同期信号ＨＤがローレベルからハイレベルとなり、第３の水平走査期間が開始する。以下、第１の水平走査期間と同様に、第２行の光電変換部ＰＤ１の読み出しが行われる。

本実施形態によれば、画素トランジスタの遷移によって列信号線Ｌ１の電圧が変化し得る間、遮断スイッチ１１はオフとなり、入力ノードＮ１は列信号線Ｌ１から電気的に切り離される。例えば、時刻ｔ１２においてリセットトランジスタＭ２はオンからオフとなるが、遮断スイッチ１１をオフにすることにより、入力ノードＮ１における電圧の静定時間を短縮することができる。これにより、信号処理回路３において画素信号Ｎのサンプルホールドの時刻ｔ１６を早めることができ、１水平走査期間において複数回の読み出しを行う場合においても、画質を損ねることなく読み出しを高速に行うことが可能となる。

なお、列ごとにカウンタ回路３１を設ける代わりに、各列に共通のカウンタ回路をクロック発生回路６１に設けても良い。この場合、メモリ３２のそれぞれは、共通のカウント値を比較信号ＬＡＴに応じて保持することにより、列ごとにアナログ・デジタル変換を行うことができる。

また、１水平走査期間において、光電変換部ＰＤ１の画素信号のアナログ・デジタル変換、光電変換部ＰＤ１、ＰＤ２の加算信号のアナログ・デジタル変換を行なってもよい。第２実施形態において説明したように、本実施形態によれば、入力ノードＮ１における静定時間を短縮することができるため、１水平走査期間内において複数回のアナログ・デジタル変換を高速に行なうことが可能となる。

［第４実施形態］
本実施形態の固体撮像装置およびその駆動方法について、図７は本実施形態における固体撮像装置のブロック図である。本実施形態における固体撮像装置は積層基板によって構成されている点において、第１～第３実施形態における固体撮像装置と異なっている。以下、第３実施形態と異なる構成を中心に説明する。第１～第３実施形態と同一または対応する構成あるいは信号には同一の符号を付する。

図７において、固体撮像装置は、それぞれシリコン基板である画素回路基板（第１の基板）７１、読み出し回路基板（第２の基板）７２を備えている。画素回路基板７１、読み出し回路基板７２は積層され、張り合わされている。画素回路基板７１は画素アレイ１、垂直走査回路２を備え、画素アレイ１は行列状に配列された複数の画素１０を有する。読み出し回路基板７２は信号処理回路３、水平走査回路４、タイミングジェネレータ５、遮断スイッチ１１、定電流源１２、ランプ信号発生回路６２、クロック発生回路６１備える。接続部７０１、７０２は画素回路基板７１、読み出し回路基板７２のそれぞれの配線を接続する。接続部７０２は垂直走査回路２とタイミングジェネレータ５とを接続し、接続部７０１は画素回路基板７１側の列信号線Ｌ１と読み出し回路基板７２側の列信号線Ｌ１とを接続する。なお、信号処理回路３の入力ノードＮ１と比較回路Ａ１５との間には演算増幅回路が設けられていない。

本実施形態においても、列信号線Ｌ１の電圧が変動し得る際に、遮断スイッチ１１がオフに制御されるため、列信号線Ｌ１の電圧変化は入力ノードＮ１に伝達されない。このため、入力ノードＮ１における電圧静定時間を短縮し、信号処理回路３における読み出しを高速化することが可能となる。また、本実施形態においては、画素回路基板７１と読み出し回路基板７２とはそれぞれ別の基板として配置され、列信号線Ｌ１は接続部７０１を介して入力ノードＮ１に接続されている。接続部７０１は抵抗成分を含むことから、接続部７０１の時定数によって電圧の静定時間が長くなり得る。このため、本実施形態において、遮断スイッチ１１によって列信号線Ｌ１と入力ノードＮ１とを電気的に非接続とすることは特に有効である。

なお、遮断スイッチ１１を画素回路基板７１に配置してよい。また、画素回路基板７１、読み出し回路基板７２のそれぞれに配置する回路要素は、必ずしも図７の例に限定されない。例えば、定電流源１２を画素回路基板７１に配置してもよく、垂直走査回路２を読み出し回路基板７２に配置してもよい。これらの構成においても同様に、本実施形態における効果を奏することが可能である。

［第５実施形態］
上述の実施形態における固体撮像装置は種々の撮像システムに適用可能である。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星、監視カメラなどがあげられる。図８に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

図８に示す撮像システム２００は、バリア２０６、レンズ２０３、絞り２０４、固体撮像装置１００、信号処理部２０８、タイミング発生部２２０、全体制御・演算部２１８、メモリ部２１０、記録媒体制御Ｉ／Ｆ部２１６、記録媒体２１４、外部Ｉ／Ｆ部２１２を含む。バリア２０６はレンズを保護し、レンズ２０３は被写体の光学像を固体撮像装置１００に結像させる。絞り２０４はレンズ２０３を通った光量を可変する。固体撮像装置１００は上述の実施形態のように構成され、レンズ２０３により結像された光学像を画像データに変換する。ここで、固体撮像装置１００の半導体基板にはＡＤ（アナログ・デジタル）変換部が形成されているものとする。信号処理部２０８は固体撮像装置１００より出力された撮像データに各種の補正やデータを圧縮する。

タイミング発生部２２０は固体撮像装置１００および信号処理部２０８に、各種タイミング信号を出力する。全体制御・演算部２１８はデジタルスチルカメラ全体を制御し、メモリ部２１０は画像データを一時的に記憶する。記録媒体制御Ｉ／Ｆ部２１６は記録媒体２１４に画像データの記録または読み出しを行うためのインターフェースであり、記録媒体２１４は撮像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部２１２は外部コンピュータ等と通信するためのインターフェースである。タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも固体撮像装置１００と、固体撮像装置１００から出力された撮像信号を処理する信号処理部２０８とを有すればよい。

本実施形態では、固体撮像装置１００とＡＤ変換部とが別の半導体基板に設けられているが、固体撮像装置１００とＡＤ変換部とが同一の半導体基板に形成されていてもよい。また、固体撮像装置１００と信号処理部２０８とが同一の半導体基板に形成されていてもよい。

また、それぞれの画素が第１の光電変換部と、第２の光電変換部を含んでもよい。信号処理部２０８は、第１の光電変換部で生じた電荷に基づく画素信号と、第２の光電変換部で生じた電荷に基づく画素信号とを処理し、固体撮像装置１００から被写体までの距離情報を取得するように構成されてもよい。

［第６実施形態］
図９（ａ）、図９（ｂ）は、本実施形態における車載カメラに関する撮像システムのブロック図である。撮像システム２０００は、上述した実施形態の固体撮像装置１００を有する。撮像システム２０００は、固体撮像装置１００により取得された複数の画像データに対し、画像処理を行う画像処理部２０３０と、撮像システム２０００より取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部２０４０を有する。また、撮像システム２０００は、算出された視差に基づいて対象物までの距離を算出する距離計測部２０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部２０６０とを有する。ここで、視差算出部２０４０、距離計測部２０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム２０００は車両情報取得装置２３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム２０００には、衝突判定部２０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２４１０が接続されている。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置２４２０とも接続されている。例えば、衝突判定部２０６０の判定結果として衝突可能性が高い場合、制御ＥＣＵ２４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。撮像システム２０００は上述のように車両を制御する動作の制御を行う制御手段として機能する。

本実施形態では車両の周囲、例えば前方または後方を撮像システム２０００で撮像する。図９（ｂ）は、車両前方（撮像範囲２５１０）を撮像する場合の撮像システムを示している。撮像制御手段としての車両情報取得装置２３１０が、上述の第１乃至第５実施形態に記載した動作を行うように撮像システム２０００ないしは固体撮像装置１００に指示を送る。このような構成により、測距の精度をより向上させることができる。

上述では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［他の実施形態］
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

上述の実施形態においては、画素を構成するトランジスタはＮチャネルＭＯＳであるが、ＰチャネルＭＯＳを用いて画素を構成しても良い。さらに、光電変換部は負の電荷を励起するものに限らず、正孔を生じさせるものであっても良い。リセットトランジスタ、転送トランジスタ、選択トランジスタをＰチャネルＭＯＳにより構成する場合には、ゲートに供給される制御信号のハイレベル、ローレベルは上述の実施形態とは逆になる。この場合、正孔を生じさせる光電変換部を用いることにより、電荷の転送効率を改善することができる。さらに、増幅トランジスタを共有する光電変換部の個数は上述の実施形態における個数に限定されず、任意の個数の光電変換部において増幅トランジスタを共有させても良い。また、光電変換部を基板の裏面に形成しても良く、有機光電変換膜のように複数の光電変換部を積層して形成しても良い。

１ 画素アレイ
２ 垂直走査回路
３ 信号処理回路
４ 水平走査回路
５ タイミングジェネレータ
１０ 画素
１１ 遮断スイッチ
１２ 定電流源
１００ 固体撮像装置
７０１、７０２ 接続部
ＦＤ 浮遊拡散領域
ＰＤ 光電変換部
Ｌ１ 列信号線
Ｎ１ 入力ノード

Claims (16)

1. 電荷を生成する光電変換部、前記光電変換部で生じた前記電荷に基づく信号を受ける入力ノードを含む増幅トランジスタ、前記入力ノードの電位をリセットするリセットトランジスタを有する画素と、
   前記画素から信号線を介して信号を読み出す信号処理回路と、
   前記信号線と前記信号処理回路の入力ノードとの間に設けられたスイッチと、を備え、
   第１の時刻に前記リセットトランジスタがオフからオンに遷移し、前記第１の時刻の次に前記リセットトランジスタがオンからオフに遷移する第２の時刻までの期間、前記スイッチがオフの状態を維持しており、
   前記第２の時刻の後に前記スイッチがオフからオンに遷移することによって前記増幅トランジスタの信号が前記信号処理回路に読み出される、
   ことを特徴とする固体撮像装置。
2. 前記スイッチは、前記信号線に接続された第１ノードと、前記入力ノードに接続された第２ノードとを備えるとともに、前記第１ノードと前記第２ノードの電気的接続の制御を行い、前記第１ノードに入力される前記信号と、前記信号のノイズ成分とをそれぞれ前記第２ノードに出力することを特徴とする請求項１に記載の固体撮像装置。
3. 前記スイッチと前記信号処理回路の入力ノードとの間に設けられた容量素子を有し、
   前記容量素子は前記第２ノードに一方のノードが接続され、他方のノードが後段の回路に接続されて信号を前記後段の回路に出力することを特徴とする請求項２に記載の固体撮像装置。
4. 前記増幅トランジスタと前記信号線との間に設けられ、前記増幅トランジスタと前記信号線とを電気的に接続または非接続とする選択トランジスタを備え、
   前記スイッチがオフの状態である間に、前記選択トランジスタのゲートに印加される制御信号の信号値が変化することを特徴とする請求項１～３のいずれか１項に記載の固体撮像装置。
5. 前記入力ノードを構成する浮遊拡散領域と、
   前記浮遊拡散領域に前記電荷を転送する転送トランジスタと、を備え、
   前記スイッチがオフの状態である間に、前記転送トランジスタのゲートに印加される制御信号の信号値が変化することを特徴とする請求項１～４のいずれか１項に記載の固体撮像装置。
6. 前記入力ノードを構成する浮遊拡散領域と、
   前記浮遊拡散領域に前記電荷を転送する転送トランジスタと、を備え、
   前記スイッチは、前記転送トランジスタがオンである期間の全部に亘って、オフの状態に維持されることを特徴とする請求項１～４のいずれか１項に記載の固体撮像装置。
7. 前記画素は複数の前記光電変換部と、複数の前記光電変換部に対応して設けられた複数の転送トランジスタとを備え、
   前記スイッチがオフの状態である間に、前記複数の転送トランジスタの少なくとも１つのゲートに印加される制御信号の信号値が変化することを特徴とする請求項１～５のいずれか１項に記載の固体撮像装置。
8. 前記信号処理回路が非活性状態であり、かつ、前記スイッチがオフの状態である間に、前記リセットトランジスタのゲートに印加される制御信号の信号値が変化することを特徴とする請求項１～７のいずれか１項に記載の固体撮像装置。
9. 前記信号処理回路は、前記スイッチがオンの状態において、前記入力ノードの信号をサンプルホールドすることを特徴とする請求項１～８のいずれか１項に記載の固体撮像装置。
10. 行列状に配置された複数の前記画素と、各列に設けられた複数の前記信号処理回路とを備え、
    前記画素の信号を行単位で読み出す１水平走査期間内に、前記スイッチがオフの状態となる期間が複数含まれることを特徴とする請求項１～９のいずれか１項に記載の固体撮像装置。
11. 前記画素が形成された第１の基板と、
    前記第１の基板に積層されるともに、前記信号処理回路が形成され第２の基板とを備え、
    前記信号線は、前記第１の基板および前記第２の基板の接続部を介して配線されることを特徴とする請求項１～１０のいずれか１項に記載の固体撮像装置。
12. 前記第２の時刻の後に前記信号処理回路に読み出される前記増幅トランジスタの信号は、前記信号のノイズ成分であることを特徴とする請求項１～１１のいずれか１項に記載の固体撮像装置。
13. 請求項１～１２のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置から出力された画素信号を処理する信号処理部と
    を有することを特徴とする撮像システム。
14. 前記画素は複数の前記光電変換部を備え、
    前記信号処理部は、複数の前記光電変換部にて生成された前記画素信号をそれぞれ処理し、前記固体撮像装置から被写体までの距離情報を取得することを特徴とする請求項１３に記載の撮像システム。
15. 電荷を生成する光電変換部、前記光電変換部で生じた前記電荷に基づく信号を受ける入力ノードを有するトランジスタ、前記入力ノードの電位をリセットするリセットトランジスタを含む画素からの信号を伝送する信号線と、
    前記信号線によって伝送された信号を受ける信号処理回路と、
    前記信号線と前記信号処理回路の入力ノードとの間に設けられたスイッチと、
    前記スイッチがオフの状態である期間が、前記リセットトランジスタがオンの状態である期間の全てを含むように、前記リセットトランジスタのゲートに印加される制御信号の信号値を変化させる制御回路と、を備える
    ことを特徴とする信号処理装置。
16. 電荷を生成する光電変換部、前記光電変換部で生じた前記電荷に基づく信号を受ける入力ノードを含む増幅トランジスタ、前記入力ノードの電位をリセットするリセットトランジスタを有する画素と、
    前記画素から信号線を介して信号を読み出す信号処理回路と、前記信号線と前記信号処理回路の入力ノードとの間に設けられたスイッチとを備えた固体撮像装置の駆動方法であって、
    前記スイッチがオフの状態である期間中に前記リセットトランジスタをオフからオンにし、さらにオンからオフにし、
    前記スイッチがオンの状態において、前記信号処理回路によって前記入力ノードの信号をサンプルホールドすることを特徴とする固体撮像装置の駆動方法。

Images