JP2015198315A - 固体撮像装置及び撮像システム - Google Patents

Abstract

【課題】画質を維持しつつ信号の読み出し時間を短縮した固体撮像装置を提供する。
【解決手段】光電変換により電荷を生成する複数の光電変換素子と、複数の光電変換素子とそれぞれ接続され、生成された電荷を同一のフローティングディフュージョンに転送する複数の転送トランジスタとを備え、複数の転送トランジスタは、ゲート端子に入力される電圧によってオン又はオフに制御されるよう構成され、複数の転送トランジスタがオンからオフに切り替わるまでに、ゲート端子に入力される電圧が変化する期間の長さは転送トランジスタごとに異なる。
【選択図】図1

Description

本発明は、固体撮像装置及び撮像システムに関するものである。

特許文献１には、複数のフォトダイオード（ＰＤ）がそれぞれ転送トランジスタを介して同一のフローティングディフュージョン（ＦＤ）に接続された画素を有する固体撮像装置が開示されている。同一のＦＤに接続された各転送トランジスタには、異なる信号線から電荷を転送する制御パルスが供給される構成が、同文献に開示されている。

特開平９−４６５９６号公報

転送トランジスタに制御パルスが入力される際に、パルスの立ち下がり時間（制御パルスの論理レベルがハイからロー、あるいはローからハイに切り替わるまでの時間。言い換えると、転送トランジスタがオンからオフになるまでの時間）が短すぎるとＰＤで生成された電荷のうち、一部がＦＤに転送されずにＰＤに戻ることがある。この現象により、電荷の転送効率が不足し、画素から出力される信号の強度が低下することによる画質劣化が発生し得る。

一方、転送トランジスタに接続された信号線とＦＤの間には容量結合が存在する。そのため、制御信号として電圧が転送トランジスタのゲート端子に入力されると、ＦＤの電位が変化する。複数のＰＤがＦＤを共有する画素構成では、転送トランジスタの信号線とＦＤとの間の容量が転送トランジスタごとに異なる場合がある。この場合、ＰＤの電荷を転送する際のＦＤの電位上昇量がＰＤごとに異なるため、電荷の転送効率がＰＤごとに異なることがある。

上記の要因による画質劣化を抑制するために各ＰＤから電荷を転送するための制御パルスの立ち下がり時間を一様に長くすると、撮影に要する時間が長くなり、固体撮像装置の単位時間当たりの撮影枚数が減ることが問題となり得る。

本発明は、上述した問題の少なくとも１つを解決するためになされたものであって、画質を維持しつつ信号の読み出し時間を短縮した固体撮像装置を提供することを目的とする。

本発明の一態様は、光電変換により電荷を生成する複数の光電変換素子と、複数の光電変換素子とそれぞれ接続され、生成された電荷を同一のフローティングディフュージョンに転送する複数の転送トランジスタとを備え、複数の転送トランジスタは、ゲート端子に入力される電圧によってオン又はオフに制御されるよう構成され、複数の転送トランジスタがオンからオフに切り替わるまでに、ゲート端子に入力される電圧が変化する期間の長さは転送トランジスタごとに異なることを特徴とする。

本発明に係る固体撮像装置によれば、画質を維持しつつ信号の読み出し時間を短縮することができる。

第１の実施形態に係る固体撮像装置の回路構成図である。 第１の実施形態に係る駆動タイミング図である。 戻り電子を説明するためのポテンシャルの模式図である。 第２の実施形態に係る固体撮像装置の回路構成図である。 第２の実施形態に係る駆動タイミング図である。 第３の実施形態に係る駆動タイミング図である。 第４の実施形態に係る撮像システムの構成を示す図である。

図面を参照しつつ、本発明の実施形態を説明する。各図面を通じて同一の構成要素には同一の参照符号を付し、重複する構成要素についてはその説明を省略することもある。

（第１の実施形態）
図１に本発明の第１の実施形態に係る固体撮像装置の回路構成図を示す。固体撮像装置１００は行列状に配置された複数の画素１１０、垂直走査回路１２０、読み出し回路１３０及びバッファ部１４０を備える。垂直走査回路１２０は電流制御回路１２１を備える。

画素１１０は、フォトダイオード（ＰＤ）１１１ａ、１１１ｂ、転送トランジスタ１１２ａ、１１２ｂ、増幅トランジスタ１１３、リセットトランジスタ１１４、選択トランジスタ１１５及びフローティングディフュージョン（ＦＤ）１１６を備える。各トランジスタは、Ｎ型のＭＯＳＦＥＴ等により構成され、スイッチ又は増幅器としての機能を有する。転送トランジスタ１１２ａ、１１２ｂのゲート端子には、転送信号線１４５ａ、１４５ｂを介してバッファ部１４０から第１の制御信号ＰＴＸ１、第２の制御信号ＰＴＸ２がそれぞれ入力される。リセットトランジスタ１１４のゲート端子には、リセット信号線１５０を介して垂直走査回路１２０から制御信号ＰＲＥＳが入力される。選択トランジスタ１１５のゲート端子には、選択信号線１６０を介して垂直走査回路１２０から制御信号ＰＳＥＬが入力される。これらの制御信号の電圧のレベルに依存して、各トランジスタはオン（接続）又はオフ（非接続）に制御される。転送信号線１４５ａ、１４５ｂ、リセット信号線１５０、選択信号線１６０は各行の画素１１０に共通接続されている。なお、本明細書において、各トランジスタは、ゲート端子に入力される信号が、ハイレベルのときにオンになり、ローレベルのときにオフになるものとする。

ＰＤ１１１ａ、１１１ｂは、光が照射されると、照射された光量に応じた信号電荷を生成し蓄積する光電変換素子である。転送トランジスタ１１２ａはＰＤ１１１ａとＦＤ１１６との間に接続され、転送トランジスタ１１２ｂはＰＤ１１１ｂとＦＤ１１６との間に接続される。すなわち、ＰＤ１１１ａ、１１１ｂは同一のＦＤ１１６を共有している。制御信号ＰＴＸ１、ＰＴＸ２がハイレベルになり、転送トランジスタ１１２ａ、１１２ｂがオンになると、ＰＤ１１１ａ、１１１ｂに蓄積された信号電荷はＦＤ１１６に転送される。ＰＤ１１１ａ、１１１ｂは入射光をＰＤの受光部に集中させるための光学系として、マイクロレンズ１１７ａ、１１７ｂをそれぞれ備えている。

ＦＤ１１６は、転送トランジスタ１１２ａ、１１２ｂのドレイン端子、増幅トランジスタ１１３のゲート端子及びリセットトランジスタ１１４のソース端子に接続される。転送トランジスタ１１２ａ、１１２ｂから電荷がＦＤ１１６に転送されると、ＦＤ１１６の電位は変化する。増幅トランジスタ１１３はＦＤ１１６の電位に対応する信号を選択トランジスタ１１５のドレイン端子に出力する。

リセットトランジスタ１１４はＦＤ１１６の電位をリセット電位Ｖｄにリセットするためのトランジスタである。制御信号ＰＲＥＳによりリセットトランジスタ１１４がオンになると、ＦＤ１１６はリセット電位Ｖｄを有する配線に接続され、ＰＤ１１１ａ、１１１ｂから転送された電荷がリセットされる。

選択トランジスタ１１５は信号出力を行う画素行を選択するためのトランジスタである。制御信号ＰＳＥＬにより選択トランジスタ１１５がオンになると、増幅トランジスタ１１３から出力された信号が垂直出力線１７０を介して読み出し回路１３０に出力される。

バッファ部１４０は、バッファ１４１ａ、１４１ｂ及びバッファ１４１ａ、１４１ｂにそれぞれ接続された定電流源１４２ａ、１４２ｂを備える。垂直走査回路１２０は転送トランジスタを制御するための信号をバッファ入力線１４３ａ、１４３ｂを介してバッファ１４１ａ、１４１ｂに出力する。バッファ１４１ａ、１４１ｂは入力された信号を電流増幅して出力する回路である。バッファ１４１ａ、１４１ｂは転送信号線１４５ａ、１４５ｂを介して転送トランジスタ１１２ａ、１１２ｂのゲート端子に制御信号ＰＴＸ１、ＰＴＸ２をそれぞれ出力する。定電流源１４２ａ、１４２ｂは、電流制御回路１２１からの制御信号を受けて、バッファ１４１ａ、１４１ｂの内部電流を供給する。この内部電流により、バッファ１４１ａ、１４１ｂが出力可能な電流量が調整され、転送トランジスタ１１２ａ、１１２ｂのゲート端子に入力される電圧がハイレベルからローレベルに変化するまでの立ち下がり時間が決定される。バッファ１４１ａ、１４１ｂが出力可能な電流量が小さいほど、電荷を蓄積して電圧を変化させるために必要な時間が長くなるため、立ち下がり時間は長くなる。

図２に本発明の第１の実施形態に係る駆動タイミング図を示す。図中の制御信号ＰＳＥＬ、ＰＲＥＳ、ＰＴＸ１、ＰＴＸ２は、それぞれ選択トランジスタ１１５、リセットトランジスタ１１４、転送トランジスタ１１２ａ、１１２ｂに入力される信号を示している。

時刻Ｔ１において、ＰＤ１１１ａ、１１１ｂには、入射された光量に応じた信号電荷が蓄積されている。制御信号ＰＳＥＬ、ＰＴＸ１、ＰＴＸ２はローレベルであり、制御信号ＰＲＥＳはハイレベルである。したがって、転送トランジスタ１１２ａ、１１２ｂはオフである。リセットトランジスタ１１４はオンであるため、ＦＤ１１６はリセット電位Ｖｄにリセットされている。選択トランジスタ１１５はオフであり、垂直出力線１７０に信号は出力されていない。

時刻Ｔ２において、制御信号ＰＳＥＬがハイレベルとなり、選択トランジスタ１１５がオンになる。これにより、画素１１０と垂直出力線１７０とが電気的に接続され、増幅トランジスタ１１３はソースフォロワとして動作する。すなわち、読み出し回路１３０には、垂直出力線１７０を介してＦＤ１１６の電圧に応じた電圧が出力される。時刻Ｔ３において、制御信号ＰＲＥＳがローレベルとなり、リセットトランジスタ１１４がオフになる。これにより、ＦＤ１１６がフローティング状態となり、リセット状態が解除される。

時刻Ｔ４からＴ５において制御信号ＰＴＸ１がハイレベルとなり、転送トランジスタ１１２ａがオンになる。これにより、ＰＤ１１１ａに蓄積された信号電荷がＦＤ１１６に転送される。転送された信号電荷量に応じて、読み出し回路１３０に出力される信号電圧が変化する。

時刻Ｔ５からＴ６は、制御信号ＰＴＸ１がハイレベルからローレベルに立ち下がるまでの立ち下がり時間Δｔ１である。上述のように、立ち下がり時間Δｔ１は電流制御回路１２１によって制御可能である。

時刻Ｔ７において制御信号ＰＲＥＳがハイレベルとなり、リセットトランジスタ１１４がオンになってＦＤ１１６が再びリセット電圧Ｖｄにリセットされる。時刻Ｔ８において制御信号ＰＳＥＬがローレベルになり、選択トランジスタ１１５がオフになって行選択が解除される。時刻Ｔ９において再び制御信号ＰＳＥＬがハイレベルとなり、選択トランジスタ１１５がオンになり、行が選択される。時刻Ｔ１０において制御信号ＰＲＥＳがローレベルとなり、リセットトランジスタ１１４がオフになる。これにより、ＦＤ１１６がフローティング状態となる。

時刻Ｔ１１からＴ１２において制御信号ＰＴＸ２がハイレベルとなり、転送トランジスタ１１２ｂがオンになる。これにより、ＰＤ１１１ｂに蓄積された信号電荷がＦＤ１１６に転送される。転送された信号電荷量に応じてＦＤ１１６の電圧が変化し、読み出し回路１３０に信号電圧が出力される。

時刻Ｔ１２からＴ１３は制御信号ＰＴＸ２がハイレベルからローレベルに立ち下がるまでの立ち下がり時間Δｔ２である。立ち下がり時間Δｔ２も電流制御回路１２１によって制御可能である。立ち下がり時間Δｔ２は立ち下がり時間Δｔ１と駆動タイミングが異なっている。よって、電流制御回路１２１からの制御信号を変えることにより、立ち下がり時間Δｔ２は立ち下がり時間Δｔ１と独立に任意の値に調整され得る。すなわち、転送トランジスタのゲート端子に入力される電圧が変化する期間の長さが、転送トランジスタごとに異なるように調整可能である。なお、図２では、立ち下がり時間Δｔ１が立ち下がり時間Δｔ２よりも短く設定されている場合が図示されているが、逆に立ち下がり時間Δｔ１が立ち下がり時間Δｔ２より短くても良い。

時刻Ｔ１４において制御信号ＰＲＥＳがハイレベルとなり、リセットトランジスタ１１４がオンになり、ＦＤ１１６がリセットされる。時刻Ｔ１５において制御信号ＰＳＥＬがローレベルとなり、選択トランジスタ１１５がオフになり、行選択が解除される。以上の動作により、ＰＤ１１１ａ、１１１ｂからの信号が別の行の信号として個別に読み出される。

次に、ＰＤ１１１ａ、１１１ｂの電荷転送時の立ち下がり時間Δｔ１、Δｔ２を電流制御回路１２１によって制御し、異ならせることの利点を説明する。なお、以下の説明ではＰＤ１１１ａ、１１１ｂにより生成される電荷は、負の電荷を持つ電子であり、ＦＤ１１６のリセット電位は正であるものとする。また、転送トランジスタ１１２ａ、１１２ｂはＮチャネル型であるものとする。この場合、ＰＤ１１１ａ、１１１ｂよりもＦＤ１１６の方が電子にとってはポテンシャルが低いため、転送トランジスタ１１２ａ、１１２ｂがオンになると、電子はＰＤ１１１ａ、１１１ｂからＦＤ１１６に転送される。電子がＦＤ１１６に転送されると、ＦＤ１１６の電位は低下する。

転送信号線１４５ａ、１４５ｂとＦＤ１１６との間には容量結合が存在する。制御信号ＰＴＸ１、ＰＴＸ２の入力レベルがローレベルからハイレベルになり、転送信号線１４５ａ、１４５ｂの電位が上昇すると、容量結合されているＦＤ１１６の電位も上昇する。この上昇量は増幅トランジスタ１１３、リセットトランジスタ１１４、選択トランジスタ１１５等を含めた画素１１０全体のレイアウトに依存する。これらのレイアウトは転送信号線１４５ａ、１４５ｂの配置に対し完全に対称でない場合がある。そのため、ＰＴＸ１がハイレベルになった場合とＰＴＸ２がハイレベルになった場合とではＦＤ１１６の電位の上昇量が異なることがある。

ＰＤ１１１ａ、１１１ｂからＦＤ１１６に電子が転送された後、制御信号ＰＴＸ１、ＰＴＸ２が急峻にローレベルになる場合、すなわち立ち下がり時間が短い場合を考える。この場合、転送トランジスタ１１２ａ、１１２ｂのゲート下に残留している電子の一部がＦＤ１１６に転送されずＰＤ１１１ａ、１１１ｂに戻る現象が発生する。以下、この現象によりＰＤに戻る電子を「戻り電子」と呼ぶ。容量結合による電位上昇量が小さくＦＤ１１６の電位が低い場合、ＦＤ１１６とＰＤ１１１ａ、１１１ｂとのポテンシャル差が小さくなり、戻り電子が多くなる。したがって、ＦＤ１１６に転送される電子は減少し、画素１１０から出力される電圧は本来の信号電圧よりも高くなる。これに対し、容量結合による電位上昇量が大きくＦＤ１１６の電位が高い場合は、ＦＤ１１６に転送される電子は増加し、画素１１０から出力される電圧は本来の信号電圧よりも低くなる。よって、各ＰＤから発生する電荷が同じ場合であっても、ＦＤの電位上昇量の違いにより出力される電圧が一致しない場合がある。このようにして、出力される信号にＰＤごとに異なる誤差が生じ得るため、撮像時に水平シェーディング等の画質劣化が発生することがある。

図３は、信号電荷転送時のＰＤ、ＦＤ及び転送トランジスタのゲート下（ＴＸ）のポテンシャルの変化と信号電荷の動きを示した模式図である。図３は、容量結合によるＦＤ１１６の電位上昇量が大きい場合と小さい場合の電荷の動きを比較して図示している。以下、前者を「ＦＤの電位が高い場合」、後者を「ＦＤの電位が低い場合」と呼ぶ。電子は負の電荷を持つため、電位が高いほどポテンシャルは低くなる。図３の（ａ）〜（ｃ）はＦＤの電位が低い場合の模式図であり、図３の（ａ’）〜（ｃ’）はＦＤの電位が高い場合の模式図である。

図３（ａ）はＰＤに信号電荷が蓄積されているときのポテンシャルを示している。転送トランジスタがオフであるため、信号電荷は転送トランジスタのポテンシャルに阻まれ、ＦＤには移動しない。図３（ｂ）は転送トランジスタがオンになり、ＴＸのポテンシャルが低くなったときの図である。このとき、ＰＤに蓄積された信号電荷はポテンシャルが低いＦＤに転送される。ＦＤの電位が低い、すなわちＦＤのポテンシャルが高い場合、ＴＸに電荷の一部が残留しやすい。図３（ｃ）は、図３（ｂ）の状態に続いてＴＸのゲート電圧をローレベルにしたときの図である。このとき、ＴＸに残留した信号電荷の一部が戻り電子としてＰＤに戻る。

これに対し、ＦＤの電位が高い場合である下段の（ａ’）〜（ｃ’）では、ＦＤの電位が高い、すなわちＦＤのポテンシャルが低いため、前述の場合に比べて、ＴＸに残留する信号電荷が少ない。よって、図３（ｃ’）に示されるように、戻り電子は図３（ｃ）の場合に比べて少ない。以上の理由により、転送トランジスタのゲート電圧をハイレベルにしたときのＦＤの電位上昇量が大きいほど、戻り電子が少なくなる。

また、戻り電子は転送トランジスタの制御信号の立ち下がり時間を長くすると少なくなる。その理由は、立ち下がり時間を長くすると、ＴＸに残留した信号電荷は、立ち下がりの過程でＰＤよりもポテンシャルが低いＦＤの方へ移動しやすくなるためである。したがって、立ち下がり時間を長くすることで、ＰＤへの戻り電子を少なくすることができる。

一方、垂直走査回路１２０から転送トランジスタ１１２ａ、１１２ｂまでの配線長が長いほど、配線に生じる抵抗と容量が大きくなる。抵抗と容量が大きいほど遅延時間が大きくなるため、転送トランジスタ１１２ａ、１１２ｂのゲート入力電圧の波形は、パルスの立ち上がりと立ち下がりが鈍った波形となる。これにより、立ち下がり時間が長くなり、戻り電子が減少する。すなわち、垂直走査回路１２０と画素１１０の距離が遠く、配線が長いほど、戻り電子が減少して出力電圧が高くなるため、水平シェーディングによる画質劣化が発生し得る。

上述のように、ＰＤ１１１ａの行の転送時と、ＰＤ１１１ｂの行の転送時とではＦＤ１１６の電位の上昇量が異なる。この電位上昇量の差により、行ごとに水平シェーディングによる画質劣化の程度に差が発生する。この要因による画質劣化を抑制するためには立ち下がり時間を長くして戻り電子を減少させれば良い。しかしながら、ＰＤ１１１ａ、１１１ｂに関して立ち下がり時間を一様に長くする場合、戻り電子の影響が大きい方のＰＤに合わせて立ち下がり時間を設定する必要がある。この場合、戻り電子の影響が小さい方のＰＤには不必要に長い立ち下がり時間が設定されることになる。

本実施形態においては、定電流源１４２ａ、１４２ｂに流れる電流を個別に制御することにより、立ち下がり時間を戻り電子の程度に応じて制御可能である。すなわち、立ち下がり時間Δｔ１、Δｔ２を戻り電子の程度に応じて異ならせることができる。これにより、戻り電子の影響が小さい方のＰＤに対しては立ち下がり時間を短くすることで、水平シェーディングによる画質劣化を抑制できる。

図２に示した本実施形態のタイミング図では、ＰＤ１１１ｂの方がＰＤ１１１ａよりも戻り電子が多いため、立ち下がり時間Δｔ１がΔｔ２よりも小さく設定されている場合を例示している。この例では、Δｔ１を短縮させることができる。

一方、図２のタイミング図とは逆にＰＤ１１１ａの方がＰＤ１１１ｂよりも戻り電子が多い場合は、Δｔ２がΔｔ１よりも小さくなるように設定される。この場合、Δｔ２を短縮させることができる。

本発明における立ち下がり時間の制御方法は、定電流源１４２ａ、１４２ｂによるバッファ１４１ａ、１４１ｂの出力電流制御に限定されるものではない。例えば、転送信号線１４５ａ、１４５ｂに生じる容量及び抵抗を調整することにより転送信号の遅延時間を変化させるなど、各制御信号の立ち下がり時間を個別に調整することができる構成であれば同様の効果が得られる。

（第２の実施形態）
図４に本発明の第２の実施形態に係る固体撮像装置の回路構成を示す。本実施形態の固体撮像装置２００は、瞳分割方式の焦点検出に用いられる焦点検出信号を取得できるように構成されている。そのため、ＰＤ１１１ａ、１１１ｂは１つのマイクロレンズ２１７を共有している。これ以外の構成要素は図１と同様であるため説明を省略する。

ＰＤ１１１ａ、１１１ｂから出力される信号をそれぞれＡ信号、Ｂ信号とする。Ａ信号とＢ信号は両信号の位相差等を用いて固体撮像装置２００と被写体との距離を検出するために用いられる。Ａ信号が読み出された後、ＦＤ１１６でＡ信号とＢ信号を足し合されることにより、画像信号であるＡ＋Ｂ信号が読み出される。この場合、不図示の差分取得手段によりＡ＋Ｂ信号とＡ信号の差分が取得され、Ｂ信号に相当する信号が得られる。差分取得手段は比較器等のアナログ回路であってもよく、デジタルデータの減算を行う論理回路、プログラム等であってもよい。このようにして、図４の回路により、焦点検出のためのＡ信号とＢ信号とともに、画像信号であるＡ＋Ｂ信号の読み出しも並行して行われる。なお、画素２１０からＡ信号及びＢ信号がそれぞれ独立に読み出されるよう構成してもよい。

図５に、第２の実施形態に係る固体撮像装置の駆動タイミング図を示す。本駆動タイミング図を用いて、Ａ信号が読み出された後、Ａ信号とＢ信号が足し合わされたＡ＋Ｂ信号が読み出される駆動方法を説明する。なお、第１の実施形態と同様の動作については説明を省略する。

時刻Ｔ４からＴ５において、第１の制御信号ＰＴＸ１がハイレベルとなり、転送トランジスタ１１２ａがオンになる。これにより、ＰＤ１１１ａに蓄積された信号電荷（Ａ信号）がＦＤ１１６に転送される。転送された信号電荷量に応じて、読み出し回路１３０に出力される信号電圧が変化する。読み出し回路１３０に出力されるＡ信号は焦点検出用の信号として用いられる。

時刻Ｔ５からＴ６は、第１の制御信号ＰＴＸ１がハイレベルからローレベルに立ち下がるまでの立ち下がり時間Δｔ１である。上述のように、立ち下がり時間Δｔ１は電流制御回路１２１によって制御可能である。

時刻Ｔ７からＴ８において、第１の制御信号ＰＴＸ１、第２の制御信号ＰＴＸ２が同時にハイレベルとなり、転送トランジスタ１１２ａ、１１２ｂがいずれもオンになる。ＰＤ１１１ａ、ＰＤ１１１ｂから転送されるＡ信号、Ｂ信号に相当する電荷は、ＦＤ１１６で加算される。これにより、加算後の信号が読み出し回路１３０に画像信号（Ａ＋Ｂ信号）として出力される。

時刻Ｔ８からＴ９は、第１及び第２の制御信号ＰＴＸ１、ＰＴＸ２がハイレベルからローレベルに立ち下がるまでの立ち下がり時間Δｔ１２である。立ち下がり時間Δｔ１２は電流制御回路１２１によって制御される。立ち下がり時間Δｔ１２は立ち下がり時間Δｔ１と駆動タイミングが異なる。よって、電流制御回路１２１からの制御信号を変えることにより、立ち下がり時間Δｔ１２は立ち下がり時間Δｔ１と独立に任意の値に調整され得る。本実施形態では、立ち下がり時間Δｔ１２が立ち下がり時間Δｔ１よりも短い時間となるように制御される。

以下に、立ち下がり時間Δｔ１２を立ち下がり時間Δｔ１よりも短くすることの利点を説明する。Ａ信号を読み出す時刻Ｔ４において、ＦＤの電位は転送信号線１４５ａのみとの容量結合により上昇する。これに対して、Ａ＋Ｂ信号が読み出される時刻Ｔ７においては転送信号線１４５ａ、１４５ｂの２つとの容量結合により前者よりもさらに大きく上昇する。すなわち、転送時のＦＤの電位はＡ＋Ｂ信号の読み出し時の方がＡ信号の読み出し時よりも高く、戻り電子の影響が小さい。したがって、Ａ＋Ｂ信号の立ち下がり時間Δｔ１２がＡ信号の立ち下がり時間Δｔ１より短い場合であっても、戻り電子は十分に抑制される。よって、立ち下がり時間の関係をΔｔ１＞Δｔ１２とすることにより、転送時間が短縮される。

（第３の実施形態）
本発明の第３の実施形態は第２の実施形態の駆動方法を変形した構成である。回路構成は、第２の実施形態と同一であるため説明を省略する。

図６に本発明の第３の実施形態に係る固体撮像装置の駆動タイミング図を示す。第３の実施形態の第２の実施形態との相違点は立ち下がり時間Δｔ１、Δｔ１２の長さの大小関係である。すなわち、第２の実施形態では立ち下がり時間がΔｔ１＞Δｔ１２の関係であるのに対して、第３の実施形態では、Δｔ１２＞Δｔ１の関係となっている点が相違点である。これにより、Ａ＋Ｂ信号の読み出し時の戻り電子がＡ信号の読み出し時よりも抑制される。

Ａ信号が読み出される際のＦＤの電位とＡ＋Ｂ信号が読み出される際のＦＤの電位との差が無視できるほど小さい場合、各制御信号が同じ立ち下がり時間に設定されている場合であってもＡ信号及びＡ＋Ｂ信号の誤差は同程度となる。この場合、焦点検出用のＡ信号よりも画質に影響する画像信号用のＡ＋Ｂ信号の方がより誤差を小さくされるべき信号である。一方、Ａ信号は高速に読み出されるべき信号である。そのため、Ａ信号が読み出される際の立ち下がり時間Δｔ１をΔｔ１２より短くすることにより、転送時間の短縮と画質の向上が実現される。

第１から第３の実施形態において、制御信号ＰＴＸ１、ＰＴＸ２の立ち下がり時の電圧の変化は、直線状、曲線状のように連続的であってもよく、階段状、すなわち少なくとも一部が不連続であってもよい。

（第４の実施形態）
図７は、本発明の第４の実施形態に係る撮像システムの構成を示す図である。撮像システム８００は、光学部８１０、固体撮像装置８２０、映像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を含む。固体撮像装置８２０には、第１〜第３の実施形態のいずれかに示した構成を含む固体撮像装置を用いることができる。レンズ等の光学系である光学部８１０は、被写体からの光を固体撮像装置８２０の、複数の画素１１０が二次元状に配列された画素アレイに結像させ、被写体の像を形成する。

固体撮像装置８２０はタイミング制御部８５０からの信号に基づくタイミングで、画素アレイに結像された光に応じた信号を出力する。固体撮像装置８２０から出力された信号は、ＡＤ変換等の処理が行われた後、映像信号処理部８３０に入力される。映像信号処理部８３０は、プログラム等によって定められた方法にしたがって、入力された信号の画像データへの変換等の信号処理を行う。映像信号処理部８３０での処理によって得られた信号は、画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行う他、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システム制御部８６０は、撮像システム８００の動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システム８００の動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザーの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的には、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等を行うための信号が供給される。タイミング制御部８５０は、システム制御部８６０による制御に基づいて固体撮像装置８２０及び映像信号処理部８３０の駆動タイミングを制御する。

本実施形態に用いられる固体撮像装置８２０は読み出し時間が短縮されている。したがって、本実施形態では、固体撮像装置８２０を搭載することにより、高速な撮影が可能で、単位時間当たりの撮影枚数が多い撮像システム８００を実現することができる。

１００ 固体撮像装置
１１０ 画素
１１１ａ、１１１ｂ フォトダイオード（光電変換素子）
１１２ａ、１１２ｂ 転送トランジスタ
１１６ フローティングディフュージョン
１２０ 垂直走査回路
１２１ 電流制御回路
１４０ バッファ部

Claims (10)

1. 光電変換により電荷を生成する複数の光電変換素子と、
   前記複数の光電変換素子とそれぞれ接続され、前記生成された電荷を同一のフローティングディフュージョンに転送する複数の転送トランジスタと
   を備え、
   前記複数の転送トランジスタは、ゲート端子に入力される電圧によってオン又はオフに制御されるよう構成され、
   前記複数の転送トランジスタがオンからオフに切り替わるまでに、前記ゲート端子に入力される電圧が変化する期間の長さは前記転送トランジスタごとに異なる、固体撮像装置。
2. 前記複数の転送トランジスタをオン又はオフに制御するための制御信号を出力する垂直走査回路と、
   前記垂直走査回路と前記複数の転送トランジスタのゲート端子との間に接続され、前記制御信号をバッファして前記複数の転送トランジスタのゲート端子に出力するバッファ部と、
   前記バッファ部が供給する電流を制御することによって、前記複数の転送トランジスタのゲート端子に入力される電圧が前記転送トランジスタをオンにする電圧から前記転送トランジスタをオフにする電圧に変化するまでの期間の長さを前記転送トランジスタごとに制御する電流制御回路と
   をさらに備える、請求項１に記載の固体撮像装置。
3. 前記複数の光電変換素子は行列状に配置されており、
   前記電流制御回路は、前記光電変換素子の行ごとに前記制御信号を制御する、請求項２に記載の固体撮像装置。
4. 前記垂直走査回路は、
   一の転送トランジスタをオン又はオフに制御するための第１の制御信号と、
   別の一の転送トランジスタをオン又はオフに制御するための第２の制御信号と
   を送信するよう構成され、
   前記第２の制御信号による電荷の転送は、前記第１の制御信号による電荷の転送の後に行われ、
   前記転送トランジスタがオンからオフに切り替わるまでに、前記第１の制御信号によって制御される前記転送トランジスタのゲート端子に入力される電圧が変化する期間の長さは、前記第２の制御信号によって制御される前記転送トランジスタのゲート端子に入力される電圧が変化する期間の長さと異なる、請求項２に記載の固体撮像装置。
5. 前記第１の制御信号によって転送された電荷と、前記第２の制御信号によって転送された電荷とが前記同一のフローティングディフュージョンにおいて加算される、請求項４に記載の固体撮像装置。
6. 前記第２の制御信号が送信される際に前記第１の制御信号も並行して送信される、請求項４又は５に記載の固体撮像装置。
7. 前記同一のフローティングディフュージョンに電荷を転送する前記複数の光電変換素子に対応して共通のマイクロレンズが設けられた、請求項１乃至６のいずれか１項に記載の固体撮像装置。
8. 前記ゲート端子に入力される電圧の変化は連続的である、請求項１乃至７のいずれか１項に記載の固体撮像装置。
9. 前記ゲート端子に入力される電圧の変化は少なくとも一部が不連続である、請求項１乃至７のいずれか１項に記載の固体撮像装置。
10. 請求項１乃至９のいずれか１項に記載の固体撮像装置を備える、撮像システム。

Images